JP2003070256A - オルタネータ用ｍｏｓ整流装置の駆動方法及び装置 - Google Patents
オルタネータ用ｍｏｓ整流装置の駆動方法及び装置Info
- Publication number
- JP2003070256A JP2003070256A JP2001259122A JP2001259122A JP2003070256A JP 2003070256 A JP2003070256 A JP 2003070256A JP 2001259122 A JP2001259122 A JP 2001259122A JP 2001259122 A JP2001259122 A JP 2001259122A JP 2003070256 A JP2003070256 A JP 2003070256A
- Authority
- JP
- Japan
- Prior art keywords
- conduction
- mos
- output
- alternator
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/80—Technologies aiming to reduce greenhouse gasses emissions common to all road transportation technologies
- Y02T10/92—Energy efficient charging or discharging systems for batteries, ultracapacitors, supercapacitors or double-layer capacitors specially adapted for vehicles
Landscapes
- Control Of Charge By Means Of Generators (AREA)
- Rectifiers (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
(57)【要約】
【課題】ＭＯＳＦＥＴ特有の双方向導通特性や寄生ダイ
オードのリカバリ電流に起因する問題点を解消したＭＯ
Ｓ型整流器の駆動方法を提供する。 【解決手段】ＭＯＳ整流型オルタネータのＭＯＳＦＥＴ
の駆動回路を整流器入出力電圧取り込み部，オンオフ判
定回路部，オンオフ決定論理回路部，出力バッファ部，
診断部、その他で構成する。
オードのリカバリ電流に起因する問題点を解消したＭＯ
Ｓ型整流器の駆動方法を提供する。 【解決手段】ＭＯＳ整流型オルタネータのＭＯＳＦＥＴ
の駆動回路を整流器入出力電圧取り込み部，オンオフ判
定回路部，オンオフ決定論理回路部，出力バッファ部，
診断部、その他で構成する。
Description
【０００１】
【発明の属する技術分野】本発明はＭＯＳ型全波整流器
を備えた車両用のオルタネータに関し、特にMOS型全波
整流器の駆動方法に係る。
を備えた車両用のオルタネータに関し、特にMOS型全波
整流器の駆動方法に係る。
【０００２】
【従来の技術】ＭＯＳ型全波整流器を備えたオルタネー
タが、特開平４−１３８０３０号公報や特開平７−３３
７０２０号公報に開示されている。上記公報には３相全
波整流器を構成する６個のＭＯＳＦＥＴをオン非導通に
する駆動信号をＣＰＵを含むコントローラから供給する
形の原理構成が開示されている。
タが、特開平４−１３８０３０号公報や特開平７−３３
７０２０号公報に開示されている。上記公報には３相全
波整流器を構成する６個のＭＯＳＦＥＴをオン非導通に
する駆動信号をＣＰＵを含むコントローラから供給する
形の原理構成が開示されている。
【０００３】
【発明が解決しようとする課題】従来の整流ダイオード
に換えてＭＯＳＦＥＴを整流素子とする場合、オンオフ
制御を不適切に行うとバッテリから交流発電機への逆流
電流の問題や遮断ノイズの問題を引き起す。またＭＯＳ
ＦＥＴの寄生ダイオードにはＭＯＳＦＥＴの不適切な導
通制御によりリカバリー電流が流れラジオノイズの原因
になる。また、ＭＯＳＦＥＴの駆動回路は通常動作時に
は同一相のハイサイドＭＯＳとロウサイドＭＯＳを仮に
誤指令やノイズによる誤動作が例え有ったとしても同時
に導通にすることによるバッテリ短絡の事態は回避しな
ければならない。さらに整流用ＭＯＳＦＥＴの駆動回路
は車両用に要求されるダンプサージの抑制やジャンプス
タート時の制御に対応できる構成が不可欠である。
に換えてＭＯＳＦＥＴを整流素子とする場合、オンオフ
制御を不適切に行うとバッテリから交流発電機への逆流
電流の問題や遮断ノイズの問題を引き起す。またＭＯＳ
ＦＥＴの寄生ダイオードにはＭＯＳＦＥＴの不適切な導
通制御によりリカバリー電流が流れラジオノイズの原因
になる。また、ＭＯＳＦＥＴの駆動回路は通常動作時に
は同一相のハイサイドＭＯＳとロウサイドＭＯＳを仮に
誤指令やノイズによる誤動作が例え有ったとしても同時
に導通にすることによるバッテリ短絡の事態は回避しな
ければならない。さらに整流用ＭＯＳＦＥＴの駆動回路
は車両用に要求されるダンプサージの抑制やジャンプス
タート時の制御に対応できる構成が不可欠である。
【０００４】本発明の目的は、ＭＯＳＦＥＴ特有の双方
向導通特性や寄生ダイオードのリカバリ電流に起因する
問題点を解消したＭＯＳ型整流器の駆動方法の提供であ
る。
向導通特性や寄生ダイオードのリカバリ電流に起因する
問題点を解消したＭＯＳ型整流器の駆動方法の提供であ
る。
【０００５】
【課題を解決するための手段】本発明のＭＯＳ整流型オ
ルタネータは、ＭＯＳＦＥＴの駆動回路主要部を整流器
入出力電圧取り込み部，オンオフ判定部，オンオフ決定
論理回路部，出力バッファ部を備え、オンオフ判定部で
は整流器の入出力電圧取り込み部からの同一時刻の信号
を見てオンオフタイミングを判定する。オンの判定は整
流器入力電圧が出力電圧を越え、寄生ダイオードに流れ
る電流がサブスレシュホールド領域を越えない所定の電
圧を越えたタイミングで行い、オフの判定は整流器入力
電圧がピークに到達した後に出力電圧と同じ電圧まで降
下したタイミングで行う。
ルタネータは、ＭＯＳＦＥＴの駆動回路主要部を整流器
入出力電圧取り込み部，オンオフ判定部，オンオフ決定
論理回路部，出力バッファ部を備え、オンオフ判定部で
は整流器の入出力電圧取り込み部からの同一時刻の信号
を見てオンオフタイミングを判定する。オンの判定は整
流器入力電圧が出力電圧を越え、寄生ダイオードに流れ
る電流がサブスレシュホールド領域を越えない所定の電
圧を越えたタイミングで行い、オフの判定は整流器入力
電圧がピークに到達した後に出力電圧と同じ電圧まで降
下したタイミングで行う。
【０００６】オンオフ決定論理回路部はオンオフ判定部
の出力信号の他に一つ又は複数の論理信号を入力し、不
正駆動や突発ノイズによる誤判定駆動を論理的に抑止す
る。さらにオンオフ決定論理回路部は前述のオンオフ判
定部の出力に無関係にMOSFETをオン又は非導通にする論
理信号入力を備える。これにより、ダンプサージの抑制
やジャンプスタートなどに必要な各種の制御に対応でき
る。
の出力信号の他に一つ又は複数の論理信号を入力し、不
正駆動や突発ノイズによる誤判定駆動を論理的に抑止す
る。さらにオンオフ決定論理回路部は前述のオンオフ判
定部の出力に無関係にMOSFETをオン又は非導通にする論
理信号入力を備える。これにより、ダンプサージの抑制
やジャンプスタートなどに必要な各種の制御に対応でき
る。
【０００７】さらに本発明のＭＯＳ整流型オルタネータ
は、整流器入出力電圧取り込み部からオンオフ判定部，
オンオフ決定論理回路部，出力バッファ部までの経路で
起きた故障を診断する診断論理回路を有する。これによ
り、同一相のハイサイドMOSとロウサイドＭＯＳを同時
に導通にする故障があった場合、フォルト信号を出力し
て異常状態を報知できる。
は、整流器入出力電圧取り込み部からオンオフ判定部，
オンオフ決定論理回路部，出力バッファ部までの経路で
起きた故障を診断する診断論理回路を有する。これによ
り、同一相のハイサイドMOSとロウサイドＭＯＳを同時
に導通にする故障があった場合、フォルト信号を出力し
て異常状態を報知できる。
【０００８】
【発明の実施の形態】図１は本発明のＭＯＳ型オルタネ
ータの第１の実施例である。図１において符号１００は
交流発電機であり、１ａ，１ｂ，１ｃはステータコイ
ル、１ｆは界磁コイルである。符号１０１〜１０３はハ
イサイドＭＯＳＦＥＴ、１１１〜１１３はロウサイドＭ
ＯＳＦＥＴであり、ハイサイドＭＯＳＦＥＴの各ドレイ
ンは共通接続されてバッテリＶＢの正極に接続され、ロ
ウサイドＭＯＳＦＥＴの各ソースは共通接続されてバッ
テリＶＢの負極に接続されていて、これらのハイサイド
ＭＯＳＦＥＴとロウサイドＭＯＳＦＥＴとで全波整流器
を構成する。
ータの第１の実施例である。図１において符号１００は
交流発電機であり、１ａ，１ｂ，１ｃはステータコイ
ル、１ｆは界磁コイルである。符号１０１〜１０３はハ
イサイドＭＯＳＦＥＴ、１１１〜１１３はロウサイドＭ
ＯＳＦＥＴであり、ハイサイドＭＯＳＦＥＴの各ドレイ
ンは共通接続されてバッテリＶＢの正極に接続され、ロ
ウサイドＭＯＳＦＥＴの各ソースは共通接続されてバッ
テリＶＢの負極に接続されていて、これらのハイサイド
ＭＯＳＦＥＴとロウサイドＭＯＳＦＥＴとで全波整流器
を構成する。
【０００９】Ｕ相Ｖ相Ｗ相それぞれの相のハイサイドＭ
ＯＳＦＥＴのソースと、対応するロウサイドＭＯＳＦＥ
Ｔのドレインとは共通接続され、交流発電機の出力Ｕ，
Ｖ，Ｗに接続する。なお、バッテリＶＢの正極と負極の
間には負荷ＲＬを接続する。符号１６０は３相全波整流
器駆動装置であり、好ましくは１チップの集積回路で実
現される。３相全波整流器駆動装置１６０中、符号１２
１〜１２３はロウサイド駆動回路、１３１〜１３３はハ
イサイド駆動回路、１４１〜１４３は診断論理回路であ
る。また、符号１５０は過電圧，過電流，過熱などを判
定する保護診断回路である。
ＯＳＦＥＴのソースと、対応するロウサイドＭＯＳＦＥ
Ｔのドレインとは共通接続され、交流発電機の出力Ｕ，
Ｖ，Ｗに接続する。なお、バッテリＶＢの正極と負極の
間には負荷ＲＬを接続する。符号１６０は３相全波整流
器駆動装置であり、好ましくは１チップの集積回路で実
現される。３相全波整流器駆動装置１６０中、符号１２
１〜１２３はロウサイド駆動回路、１３１〜１３３はハ
イサイド駆動回路、１４１〜１４３は診断論理回路であ
る。また、符号１５０は過電圧，過電流，過熱などを判
定する保護診断回路である。
【００１０】ロウサイド駆動回路１２１は交流発電機１
００の出力ＵとバッテリＶＢの負極電位とからロウサイ
ドＭＯＳＦＥＴ１１１のオンタイミングとオフタイミン
グを判定し、さらにロウサイド駆動回路１２２，１２３
の出力１２２ａ，１２３ａ及び後述するハイサイド駆動
回路１３１の出力１３１ａとから前述の判定結果の妥当
性をチェックして最終的なオンオフのタイミングを決定
し、決定結果１２１ａをハイサイド駆動回路１３１，他
のロウサイド駆動回路１２２と１２３に出力すると共に
最終ゲート駆動信号ＵＬＤをロウサイドＭＯＳＦＥＴ１
１１のゲートに出力する。
００の出力ＵとバッテリＶＢの負極電位とからロウサイ
ドＭＯＳＦＥＴ１１１のオンタイミングとオフタイミン
グを判定し、さらにロウサイド駆動回路１２２，１２３
の出力１２２ａ，１２３ａ及び後述するハイサイド駆動
回路１３１の出力１３１ａとから前述の判定結果の妥当
性をチェックして最終的なオンオフのタイミングを決定
し、決定結果１２１ａをハイサイド駆動回路１３１，他
のロウサイド駆動回路１２２と１２３に出力すると共に
最終ゲート駆動信号ＵＬＤをロウサイドＭＯＳＦＥＴ１
１１のゲートに出力する。
【００１１】ロウサイド駆動回路１２１はこの他に強制
オン信号１５１と強制オフ信号152を入力できて、前述
の決定結果を無効にしてロウサイドＭＯＳＦＥＴ１１１
を必要に応じて強制的にオン又はオフにできる。ロウサ
イド駆動回路１２２，１２３についても同様であるので
説明は省略する。
オン信号１５１と強制オフ信号152を入力できて、前述
の決定結果を無効にしてロウサイドＭＯＳＦＥＴ１１１
を必要に応じて強制的にオン又はオフにできる。ロウサ
イド駆動回路１２２，１２３についても同様であるので
説明は省略する。
【００１２】ハイサイド駆動回路１３１は交流発電機の
出力ＵとバッテリＶＢの正極電位とからハイサイドＭＯ
ＳＦＥＴ１０１のオンタイミングとオフタイミングを判
定し、さらにハイサイド駆動回路１３２，１３３の出力
１３２ａ，１３３ａと、ロウレベルサイド駆動回路１２
１の出力１２１ａとから前述の判定結果の妥当性をチェ
ックして最終的なオンオフのタイミングを決定し、決定
結果１３１ａを他のハイサイド駆動回路１３２と１３３
に出力すると共にゲート駆動信号ＵＨＤをハイサイドＭ
ＯＳＦＥＴ１０１のゲートに出力する。
出力ＵとバッテリＶＢの正極電位とからハイサイドＭＯ
ＳＦＥＴ１０１のオンタイミングとオフタイミングを判
定し、さらにハイサイド駆動回路１３２，１３３の出力
１３２ａ，１３３ａと、ロウレベルサイド駆動回路１２
１の出力１２１ａとから前述の判定結果の妥当性をチェ
ックして最終的なオンオフのタイミングを決定し、決定
結果１３１ａを他のハイサイド駆動回路１３２と１３３
に出力すると共にゲート駆動信号ＵＨＤをハイサイドＭ
ＯＳＦＥＴ１０１のゲートに出力する。
【００１３】ハイサイド駆動回路１２１はこの他に強制
オン信号１５１と強制オフ信号152を入力できて、前述
の決定結果を無効にしてハイサイドＭＯＳＦＥＴ１０１
を必要に応じて強制的にオン又はオフにできる。ハイサ
イド駆動回路１３２，１３３についても同様であるので
説明は省略する。
オン信号１５１と強制オフ信号152を入力できて、前述
の決定結果を無効にしてハイサイドＭＯＳＦＥＴ１０１
を必要に応じて強制的にオン又はオフにできる。ハイサ
イド駆動回路１３２，１３３についても同様であるので
説明は省略する。
【００１４】ロウサイド駆動回路１２１のオン判定は交
流発電機の出力Ｕがバッテリの負極電位より低くなり、
且つロウサイドＭＯＳＦＥＴの寄生ダイオードの順バイ
アスがサブスレッシュホールド電流領域を越えない所定
の電位になったタイミングで行う。図１２に示すように
ダイオードに所定の順バイアス電圧をかけた時の電流、
例えば１００Ａを１.０とした時、順バイアス電圧が０.
６ボルトだけ小さい場合の電流は１００Ａの１.０×１
０-12以下になる。このような小電流領域では小数キャ
リヤの蓄積が微小であるため寄生ダイオードのリカバリ
電流も無視できる大きさになり、バッテリから交流発電
機への逆流によるラジオノイズの問題が解消される。
流発電機の出力Ｕがバッテリの負極電位より低くなり、
且つロウサイドＭＯＳＦＥＴの寄生ダイオードの順バイ
アスがサブスレッシュホールド電流領域を越えない所定
の電位になったタイミングで行う。図１２に示すように
ダイオードに所定の順バイアス電圧をかけた時の電流、
例えば１００Ａを１.０とした時、順バイアス電圧が０.
６ボルトだけ小さい場合の電流は１００Ａの１.０×１
０-12以下になる。このような小電流領域では小数キャ
リヤの蓄積が微小であるため寄生ダイオードのリカバリ
電流も無視できる大きさになり、バッテリから交流発電
機への逆流によるラジオノイズの問題が解消される。
【００１５】ロウサイド駆動回路１２１のオフ判定は交
流発電機の出力Ｕが上昇しバッテリの負極電位に等しく
なるタイミングすなわちＭＯＳＦＥＴ１１１のソース・
ドレイン間電圧がゼロになるタイミングで行う。ＭＯＳ
ＦＥＴの特性からソース・ドレイン間電圧がゼロになる
とゲート・ソース間電圧にオンバイアスを加えていても
ドレイン電流は自動的にゼロになる。従ってこのタイミ
ングでＭＯＳＦＥＴ１１１をオフにすると遮断時のｄｉ
／ｄｔノイズを無くすことができる。
流発電機の出力Ｕが上昇しバッテリの負極電位に等しく
なるタイミングすなわちＭＯＳＦＥＴ１１１のソース・
ドレイン間電圧がゼロになるタイミングで行う。ＭＯＳ
ＦＥＴの特性からソース・ドレイン間電圧がゼロになる
とゲート・ソース間電圧にオンバイアスを加えていても
ドレイン電流は自動的にゼロになる。従ってこのタイミ
ングでＭＯＳＦＥＴ１１１をオフにすると遮断時のｄｉ
／ｄｔノイズを無くすことができる。
【００１６】ハイサイド駆動回路１３１のオン判定は交
流発電機の出力Ｕがバッテリ電位ＶＢより高くなり、且
つハイサイドＭＯＳＦＥＴの寄生ダイオードの順バイア
スがサブスレッシュホールド電流領域を越えない所定の
電位になったタイミングで行う。この場合、ロウサイド
駆動回路１２１のオン判定と同様の理由でバッテリから
交流発電機への逆流によるラジオノイズの問題が解消さ
れる。
流発電機の出力Ｕがバッテリ電位ＶＢより高くなり、且
つハイサイドＭＯＳＦＥＴの寄生ダイオードの順バイア
スがサブスレッシュホールド電流領域を越えない所定の
電位になったタイミングで行う。この場合、ロウサイド
駆動回路１２１のオン判定と同様の理由でバッテリから
交流発電機への逆流によるラジオノイズの問題が解消さ
れる。
【００１７】ハイサイド駆動回路１３１のオフ判定は交
流発電機の出力Ｕが下降してバッテリ電位に等しくなる
タイミングすなわちＭＯＳＦＥＴ１０１のソース・ドレ
イン間電圧がゼロになるタイミングで行う。ＭＯＳＦＥ
Ｔの特性からソース・ドレイン間電圧がゼロになるとゲ
ート・ソース間電圧にオンバイアスを加えていてもドレ
イン電流は自動的にゼロになる。従ってこのタイミング
でＭＯＳＦＥＴ１０１をオフにすると遮断時のｄｉ／ｄ
ｔノイズを無くすことができる。
流発電機の出力Ｕが下降してバッテリ電位に等しくなる
タイミングすなわちＭＯＳＦＥＴ１０１のソース・ドレ
イン間電圧がゼロになるタイミングで行う。ＭＯＳＦＥ
Ｔの特性からソース・ドレイン間電圧がゼロになるとゲ
ート・ソース間電圧にオンバイアスを加えていてもドレ
イン電流は自動的にゼロになる。従ってこのタイミング
でＭＯＳＦＥＴ１０１をオフにすると遮断時のｄｉ／ｄ
ｔノイズを無くすことができる。
【００１８】図１０に以上で説明した交流発電機のＵ相
Ｖ相Ｗ相の電圧とハイサイドMOSFET，ロウサイドＭＯＳ
ＦＥＴのそれぞれに印加されるゲート電圧のタイムチャ
ートを示す。
Ｖ相Ｗ相の電圧とハイサイドMOSFET，ロウサイドＭＯＳ
ＦＥＴのそれぞれに印加されるゲート電圧のタイムチャ
ートを示す。
【００１９】図１の符号１４１〜１４３はハイサイド駆
動回路とロウサイド駆動回路の一方又は両方の故障を診
断する論理回路である。論理回路１４１の一つの入力は
ロウサイドＭＯＳＦＥＴ１１１のゲート信号ＵＬＤであ
り、他の一つの入力はハイサイドＭＯＳＦＥＴ１０１の
ゲート信号ＵＨＤである。論理回路１４１〜１４３の出
力はオープンドレイン又はオープンコレクタ形式の出力
回路になっており、それぞれの出力がワイヤードＯＲさ
れて端子Ｌに接続する。
動回路とロウサイド駆動回路の一方又は両方の故障を診
断する論理回路である。論理回路１４１の一つの入力は
ロウサイドＭＯＳＦＥＴ１１１のゲート信号ＵＬＤであ
り、他の一つの入力はハイサイドＭＯＳＦＥＴ１０１の
ゲート信号ＵＨＤである。論理回路１４１〜１４３の出
力はオープンドレイン又はオープンコレクタ形式の出力
回路になっており、それぞれの出力がワイヤードＯＲさ
れて端子Ｌに接続する。
【００２０】正常な動作ではＵＬＤ・ＵＨＤ＝１の論理
状態はあり得ないが、故障によりＵＬＤ・ＵＨＤ＝１と
なった場合は端子Ｌに異常状態を出力する。ただし、強
制オン信号１５１が印加する場合はＵＬＤ・ＵＨＤ＝１
となるので異常状態を出力しないようにマスクする。論
理回路１４２，１４３についても同様である。
状態はあり得ないが、故障によりＵＬＤ・ＵＨＤ＝１と
なった場合は端子Ｌに異常状態を出力する。ただし、強
制オン信号１５１が印加する場合はＵＬＤ・ＵＨＤ＝１
となるので異常状態を出力しないようにマスクする。論
理回路１４２，１４３についても同様である。
【００２１】図２は本発明のハイサイド駆動回路の第１
実施例である。図２において、符号２００はソースが交
流発電機のＵ相に接続し、ドレインがバッテリＶＢの正
極に接続したＭＯＳＦＥＴであり、寄生ダイオードＤ１
も示してある。符号２０１はハイサイドステータ電圧取
り込み回路であり、Ｕ相の電圧を取り込み出力する。符
号２０２はハイサイドバッテリ電圧取り込み回路であ
り、バッテリＶＢの正極電圧を取り込み出力する。
実施例である。図２において、符号２００はソースが交
流発電機のＵ相に接続し、ドレインがバッテリＶＢの正
極に接続したＭＯＳＦＥＴであり、寄生ダイオードＤ１
も示してある。符号２０１はハイサイドステータ電圧取
り込み回路であり、Ｕ相の電圧を取り込み出力する。符
号２０２はハイサイドバッテリ電圧取り込み回路であ
り、バッテリＶＢの正極電圧を取り込み出力する。
【００２２】符号２０３は比較器であり、その反転入力
に前記ハイサイドステータ電圧取り込み回路２０１の出
力を入力し、非反転入力にハイサイドバッテリ電圧取り
込み回路２０２の出力を入力して、反転入力の電圧が非
反転入力の電圧より高い場合にロウレベルを出力し、低
い場合にハイレベルを出力する。この比較器の出力信号
がＭＯＳＦＥＴ２００のオンオフタイミングを判定する
信号であり、次段の論理ゲート２０４に出力されるが、
この段階ではまだオンオフを決定する信号ではない。
に前記ハイサイドステータ電圧取り込み回路２０１の出
力を入力し、非反転入力にハイサイドバッテリ電圧取り
込み回路２０２の出力を入力して、反転入力の電圧が非
反転入力の電圧より高い場合にロウレベルを出力し、低
い場合にハイレベルを出力する。この比較器の出力信号
がＭＯＳＦＥＴ２００のオンオフタイミングを判定する
信号であり、次段の論理ゲート２０４に出力されるが、
この段階ではまだオンオフを決定する信号ではない。
【００２３】論理ゲート２０４は負論理のＮＡＮＤゲー
トであり、比較器２０３の出力の他に強制オフ信号２０
４ａと、後述するロウサイド論理回路からの出力２０４
ｂと、論理ゲート２０７の出力２０４ｃとを入力し、全
ての入力がロウレベルの時にハイレベルを出力し、それ
以外はロウレベルを出力する決定論理回路である。
トであり、比較器２０３の出力の他に強制オフ信号２０
４ａと、後述するロウサイド論理回路からの出力２０４
ｂと、論理ゲート２０７の出力２０４ｃとを入力し、全
ての入力がロウレベルの時にハイレベルを出力し、それ
以外はロウレベルを出力する決定論理回路である。
【００２４】すなわち、比較器２０３からのオンオフ判
定信号がロウレベルであっても前記信号２０４ａ，２０
４ｂ，２０４ｃの少なくとも一つがハイレベルの時は論
理ゲート２０４の出力はロウレベルになる。論理ゲート
２０７は負論理のＯＲゲートであり、信号２０７ａと２
０７ｂは他の相の決定論理回路の出力であり、少なくと
もどちらか一方がロウレベルで無い時はオンオフを判定
する比較回路２０３からのオン指令信号は不正信号とし
て無視される。
定信号がロウレベルであっても前記信号２０４ａ，２０
４ｂ，２０４ｃの少なくとも一つがハイレベルの時は論
理ゲート２０４の出力はロウレベルになる。論理ゲート
２０７は負論理のＯＲゲートであり、信号２０７ａと２
０７ｂは他の相の決定論理回路の出力であり、少なくと
もどちらか一方がロウレベルで無い時はオンオフを判定
する比較回路２０３からのオン指令信号は不正信号とし
て無視される。
【００２５】論理ゲート２０４の出力はハイサイドＭＯ
ＳＦＥＴのオンオフ決定信号であり、論理ゲート２０５
に出力される他に後述するロウサイド駆動回路の論理ゲ
ートに出力される。論理ゲート２０５は正論理のＯＲゲ
ートであり、論理ゲート204の出力の他に強制オン信号
２０５ａを入力し、少なくとも一方の入力がハイレベル
の時にハイレベルを出力し、それ以外はロウレベルを出
力する論理回路である。すなわち、論理ゲート２０４か
らの信号２０４ｃがハイレベルの時は論理ゲート２０５
の出力はハイレベルになり、強制オン信号２０５ａがハ
イレベルの時もハイレベルになる。論理ゲート２０５の
出力はハイサイドＭＯＳＦＥＴの最終オンオフ決定信号
であり、バッファ回路２０６を介してハイサイドＭＯＳ
ＦＥＴ２００のゲートに供給され、オンオフを制御す
る。
ＳＦＥＴのオンオフ決定信号であり、論理ゲート２０５
に出力される他に後述するロウサイド駆動回路の論理ゲ
ートに出力される。論理ゲート２０５は正論理のＯＲゲ
ートであり、論理ゲート204の出力の他に強制オン信号
２０５ａを入力し、少なくとも一方の入力がハイレベル
の時にハイレベルを出力し、それ以外はロウレベルを出
力する論理回路である。すなわち、論理ゲート２０４か
らの信号２０４ｃがハイレベルの時は論理ゲート２０５
の出力はハイレベルになり、強制オン信号２０５ａがハ
イレベルの時もハイレベルになる。論理ゲート２０５の
出力はハイサイドＭＯＳＦＥＴの最終オンオフ決定信号
であり、バッファ回路２０６を介してハイサイドＭＯＳ
ＦＥＴ２００のゲートに供給され、オンオフを制御す
る。
【００２６】符号２０８はオープンドレイン又はオープ
ンコレクタ出力形式の論理ゲートであり、回路の故障な
どによる同一相のハイサイドＭＯＳＦＥＴとロウサイド
ＭＯＳＦＥＴの同時オンを検出する。論理ゲートの入力
であるバッファ回路206の出力２０６ａと後述するロウ
サイド駆動回路からの出力２０８ａが共にハイレベルの
時、出力２０８ｂから電流をシンクし、少なくともどち
らか一方がロウレベルの時及び強制オン信号２０５ａが
ハイレベルの時、出力はハイインピーダンス状態にな
る。
ンコレクタ出力形式の論理ゲートであり、回路の故障な
どによる同一相のハイサイドＭＯＳＦＥＴとロウサイド
ＭＯＳＦＥＴの同時オンを検出する。論理ゲートの入力
であるバッファ回路206の出力２０６ａと後述するロウ
サイド駆動回路からの出力２０８ａが共にハイレベルの
時、出力２０８ｂから電流をシンクし、少なくともどち
らか一方がロウレベルの時及び強制オン信号２０５ａが
ハイレベルの時、出力はハイインピーダンス状態にな
る。
【００２７】図３は本発明のロウサイド駆動回路の第１
実施例である。図３において、符号３００はソースがバ
ッテリＶＢの負極にドレインが交流発電機のＵ相に接続
したＭＯＳＦＥＴであり、寄生ダイオードＤ２も付記す
る。符号３０１はロウサイドステータ電圧取り込み回路
であり、Ｕ相の電圧を取り込み出力する。符号３０２は
ロウサイドバッテリ電圧取り込み回路であり、バッテリ
ＶＢの負極電圧を取り込み出力する。
実施例である。図３において、符号３００はソースがバ
ッテリＶＢの負極にドレインが交流発電機のＵ相に接続
したＭＯＳＦＥＴであり、寄生ダイオードＤ２も付記す
る。符号３０１はロウサイドステータ電圧取り込み回路
であり、Ｕ相の電圧を取り込み出力する。符号３０２は
ロウサイドバッテリ電圧取り込み回路であり、バッテリ
ＶＢの負極電圧を取り込み出力する。
【００２８】符号３０３は比較器であり、その非反転入
力に前記ロウサイドステータ電圧取り込み回路３０１の
出力を入力し、反転入力にロウサイドバッテリ電圧取り
込み回路３０２の出力を入力する。比較器の非反転入力
の電圧が反転入力の電圧より低い場合にロウレベルを出
力し、高い場合はハイレベルを出力する。この出力信号
はＭＯＳＦＥＴ３００のオンオフタイミングを判定する
信号であり、次段の論理ゲート３０４に出力されるが、
この段階ではまだオンオフを決定する信号ではない。
力に前記ロウサイドステータ電圧取り込み回路３０１の
出力を入力し、反転入力にロウサイドバッテリ電圧取り
込み回路３０２の出力を入力する。比較器の非反転入力
の電圧が反転入力の電圧より低い場合にロウレベルを出
力し、高い場合はハイレベルを出力する。この出力信号
はＭＯＳＦＥＴ３００のオンオフタイミングを判定する
信号であり、次段の論理ゲート３０４に出力されるが、
この段階ではまだオンオフを決定する信号ではない。
【００２９】論理ゲート３０４は負論理のＮＡＮＤゲー
トであり、比較器３０３の出力の他に強制オフ信号３０
４ａと、前述したハイサイド論理回路からの出力３０４
ｂと、論理ゲート３０７の出力３０７ｃとを入力し、全
ての入力がロウレベルの時にハイレベルを出力し、それ
以外はロウレベルを出力するオンオフ決定論理回路であ
る。
トであり、比較器３０３の出力の他に強制オフ信号３０
４ａと、前述したハイサイド論理回路からの出力３０４
ｂと、論理ゲート３０７の出力３０７ｃとを入力し、全
ての入力がロウレベルの時にハイレベルを出力し、それ
以外はロウレベルを出力するオンオフ決定論理回路であ
る。
【００３０】すなわち、比較器３０３からのオンオフ判
定信号がロウレベルであっても前記信号３０４ａ，３０
４ｂ，３０７ｃの少なくとも一つがハイレベルの時は論
理ゲート３０４の出力はロウレベルになる。
定信号がロウレベルであっても前記信号３０４ａ，３０
４ｂ，３０７ｃの少なくとも一つがハイレベルの時は論
理ゲート３０４の出力はロウレベルになる。
【００３１】論理ゲート３０７は負論理のＯＲゲートで
あり、信号３０７ａと３０７ｂは他の相の決定論理回路
の出力であり、少なくともどちらか一方がロウレベルで
無い時はオンオフ判定回路３０３からのオン指令信号は
不正信号として無視される。論理ゲート３０４の出力は
ロウサイドＭＯＳＦＥＴのオンオフ決定信号であり、論
理ゲート３０５に出力される他に前述したハイサイド駆
動回路の論理ゲートに出力される。
あり、信号３０７ａと３０７ｂは他の相の決定論理回路
の出力であり、少なくともどちらか一方がロウレベルで
無い時はオンオフ判定回路３０３からのオン指令信号は
不正信号として無視される。論理ゲート３０４の出力は
ロウサイドＭＯＳＦＥＴのオンオフ決定信号であり、論
理ゲート３０５に出力される他に前述したハイサイド駆
動回路の論理ゲートに出力される。
【００３２】論理ゲート３０５は正論理のＯＲゲートで
あり、論理ゲート３０４の出力の他に強制オン信号３０
５ａを入力し、少なくとも一方の入力がハイレベルの時
にハイレベルを出力し、それ以外はロウレベルを出力す
る。すなわち、論理ゲート３０４からの信号３０４ｃが
ハイレベルの時は論理ゲート３０５の出力はハイレベル
になり、強制オン信号３０５ａがハイレベルの時もハイ
レベルになる。
あり、論理ゲート３０４の出力の他に強制オン信号３０
５ａを入力し、少なくとも一方の入力がハイレベルの時
にハイレベルを出力し、それ以外はロウレベルを出力す
る。すなわち、論理ゲート３０４からの信号３０４ｃが
ハイレベルの時は論理ゲート３０５の出力はハイレベル
になり、強制オン信号３０５ａがハイレベルの時もハイ
レベルになる。
【００３３】論理ゲート３０５の出力はロウサイドＭＯ
ＳＦＥＴの最終オンオフ決定信号であり、バッファ回路
３０６を介してロウサイドＭＯＳＦＥＴ３００のゲート
に供給され、オンオフを制御する。符号３０８はオープ
ンドレイン又はオープンコレクタ出力形式の論理ゲート
であり、回路の故障などによる同一相のハイサイドＭＯ
ＳＦＥＴとロウサイドＭＯＳＦＥＴの同時オンを検出す
る。論理ゲートの入力であるバッファ回路３０６の出力
３０６ａと前述したハイサイド駆動回路からの出力３０
８ａとが共にハイレベルの時、出力３０８ｂから電流を
シンクし、少なくともどちらか一方がロウレベルの時及
び強制オン信号３０５ａがハイレベルの時、出力はハイ
インピーダンス状態になる。
ＳＦＥＴの最終オンオフ決定信号であり、バッファ回路
３０６を介してロウサイドＭＯＳＦＥＴ３００のゲート
に供給され、オンオフを制御する。符号３０８はオープ
ンドレイン又はオープンコレクタ出力形式の論理ゲート
であり、回路の故障などによる同一相のハイサイドＭＯ
ＳＦＥＴとロウサイドＭＯＳＦＥＴの同時オンを検出す
る。論理ゲートの入力であるバッファ回路３０６の出力
３０６ａと前述したハイサイド駆動回路からの出力３０
８ａとが共にハイレベルの時、出力３０８ｂから電流を
シンクし、少なくともどちらか一方がロウレベルの時及
び強制オン信号３０５ａがハイレベルの時、出力はハイ
インピーダンス状態になる。
【００３４】図４は本発明のハイサイド駆動回路の第２
実施例である。図４において、符号４００はソースが交
流発電機のＵ相に接続し、ドレインがバッテリＶＢの正
極に接続したＭＯＳＦＥＴであり、寄生ダイオードＤ１
も示す。電圧シフト手段401,逆流阻止ダイオード４１
０，定電流源４１１がハイサイドステータ電圧取り込み
回路であり、Ｕ相の電圧を所定電圧ＶＸだけシフトダウ
ンして比較器に出力する。
実施例である。図４において、符号４００はソースが交
流発電機のＵ相に接続し、ドレインがバッテリＶＢの正
極に接続したＭＯＳＦＥＴであり、寄生ダイオードＤ１
も示す。電圧シフト手段401,逆流阻止ダイオード４１
０，定電流源４１１がハイサイドステータ電圧取り込み
回路であり、Ｕ相の電圧を所定電圧ＶＸだけシフトダウ
ンして比較器に出力する。
【００３５】電圧シフト手段４０２，４０８，定電流源
４１２はハイサイドバッテリ電圧取り込み回路であり、
バッテリＶＢの正極電圧を電圧シフト手段４０２で所定
電圧ＶＹ１だけシフトダウンし、さらに電圧シフト手段
４０８で所定電圧ＶＹ２だけシフトダウンしてアナログ
マルチプレクサ４０９に出力する。なお、ＶＸ＝ＶＹ１
＋ＶＹ２の関係である。符号４０９はアナログマルチプ
レクサであり、制御信号により入力信号ａ，ｂのどちら
かを選択して信号ｃとして出力する。
４１２はハイサイドバッテリ電圧取り込み回路であり、
バッテリＶＢの正極電圧を電圧シフト手段４０２で所定
電圧ＶＹ１だけシフトダウンし、さらに電圧シフト手段
４０８で所定電圧ＶＹ２だけシフトダウンしてアナログ
マルチプレクサ４０９に出力する。なお、ＶＸ＝ＶＹ１
＋ＶＹ２の関係である。符号４０９はアナログマルチプ
レクサであり、制御信号により入力信号ａ，ｂのどちら
かを選択して信号ｃとして出力する。
【００３６】符号４０３は比較器であり、その反転入力
に電圧シフト手段４０１の出力を、非反転入力にアナロ
グマルチプレクサ４０９の出力を入力し、反転入力の電
圧が非反転入力の電圧より高い場合にロウレベルを出力
し、低い場合にハイレベルを出力する。この出力信号は
次段の論理ゲート４０４に出力され、ＭＯＳＦＥＴ４０
０のオンオフタイミングを判定する信号となるが、この
段階ではまだオンオフを決定する信号ではない。
に電圧シフト手段４０１の出力を、非反転入力にアナロ
グマルチプレクサ４０９の出力を入力し、反転入力の電
圧が非反転入力の電圧より高い場合にロウレベルを出力
し、低い場合にハイレベルを出力する。この出力信号は
次段の論理ゲート４０４に出力され、ＭＯＳＦＥＴ４０
０のオンオフタイミングを判定する信号となるが、この
段階ではまだオンオフを決定する信号ではない。
【００３７】論理ゲート４０４は負論理のＮＡＮＤゲー
トであり、比較器４０３の出力の他に強制オフ信号４０
４ａ、後述するロウサイド論理回路からの出力４０４ｂ
及び論理ゲート４０７の出力４０７ｃを入力し、全ての
入力がロウレベルの時にハイレベルを出力し、それ以外
はロウレベルを出力するオンオフタイミング決定論理回
路である。すなわち、比較器４０３からのオンオフ判定
信号がロウレベルであっても信号４０４ａ，４０４ｂ，
４０４ｃの少なくとも一つがハイレベルの時は論理ゲー
ト４０４の出力はロウレベルになる。
トであり、比較器４０３の出力の他に強制オフ信号４０
４ａ、後述するロウサイド論理回路からの出力４０４ｂ
及び論理ゲート４０７の出力４０７ｃを入力し、全ての
入力がロウレベルの時にハイレベルを出力し、それ以外
はロウレベルを出力するオンオフタイミング決定論理回
路である。すなわち、比較器４０３からのオンオフ判定
信号がロウレベルであっても信号４０４ａ，４０４ｂ，
４０４ｃの少なくとも一つがハイレベルの時は論理ゲー
ト４０４の出力はロウレベルになる。
【００３８】論理ゲート４０７は負論理のＯＲゲートで
あり、信号４０７ａと４０７ｂは他の相の決定論理回路
の出力であり、少なくともどちらか一方がロウレベルで
無い時は比較器４０３からのオン指令信号は不正信号と
して無視される。論理ゲート４０４の出力４０４ｃはハ
イサイドＭＯＳＦＥＴのオンオフ決定信号であり、論理
ゲート４０５に出力される他に後述するロウサイド駆動
回路のオンオフタイミング決定論理回路に出力され、さ
らにアナログマルチプレクサ４０９の制御信号として出
力される。
あり、信号４０７ａと４０７ｂは他の相の決定論理回路
の出力であり、少なくともどちらか一方がロウレベルで
無い時は比較器４０３からのオン指令信号は不正信号と
して無視される。論理ゲート４０４の出力４０４ｃはハ
イサイドＭＯＳＦＥＴのオンオフ決定信号であり、論理
ゲート４０５に出力される他に後述するロウサイド駆動
回路のオンオフタイミング決定論理回路に出力され、さ
らにアナログマルチプレクサ４０９の制御信号として出
力される。
【００３９】論理ゲート４０４の出力４０４ｃがロウレ
ベルの時、比較器４０３の非反転入力にはアナログマル
チプレクサ４０９のａ入力が供給される。従って、比較
器４０３の出力はステータ電圧Ｕがバッテリの正極電圧
より所定電圧ＶＹ２だけ高くなったタイミングでロウレ
ベルに反転する。論理ゲート４０４の出力４０４ｃがハ
イレベルに反転すると比較器４０３の非反転入力にはア
ナログマルチプレクサ４０９のｂ入力が供給される。従
って、比較器４０３の出力はステータ電圧Ｕがバッテリ
の正極電圧と同じ電位まで低下しタイミングでハイレベ
ルに反転する。
ベルの時、比較器４０３の非反転入力にはアナログマル
チプレクサ４０９のａ入力が供給される。従って、比較
器４０３の出力はステータ電圧Ｕがバッテリの正極電圧
より所定電圧ＶＹ２だけ高くなったタイミングでロウレ
ベルに反転する。論理ゲート４０４の出力４０４ｃがハ
イレベルに反転すると比較器４０３の非反転入力にはア
ナログマルチプレクサ４０９のｂ入力が供給される。従
って、比較器４０３の出力はステータ電圧Ｕがバッテリ
の正極電圧と同じ電位まで低下しタイミングでハイレベ
ルに反転する。
【００４０】なお、ここで所定電圧ＶＹ２はゼロボルト
より大きく、且つ寄生ダイオードＤ１の電流がサブスレ
ッシュホールド電流領域を越えない範囲の順方向電圧領
域に設定する。論理ゲート４０５は正論理のＯＲゲート
であり、論理ゲート４０４の出力の他に強制オン信号４
０５ａを入力し、少なくとも一方の入力がハイレベルの
時にハイレベルを出力し、それ以外はロウレベルを出力
する。すなわち、論理ゲート４０４からの信号４０４ｃ
がハイレベルの時は論理ゲート４０５の出力はハイレベ
ルになり、強制オン信号４０５ａがハイレベルの時にも
ハイレベルになる。論理ゲート４０５の出力はハイサイ
ドＭＯＳＦＥＴの最終オンオフ決定信号であり、バッフ
ァ回路４０６を介してハイサイドＭＯＳＦＥＴ４００の
ゲートに供給され、オンオフを制御する。
より大きく、且つ寄生ダイオードＤ１の電流がサブスレ
ッシュホールド電流領域を越えない範囲の順方向電圧領
域に設定する。論理ゲート４０５は正論理のＯＲゲート
であり、論理ゲート４０４の出力の他に強制オン信号４
０５ａを入力し、少なくとも一方の入力がハイレベルの
時にハイレベルを出力し、それ以外はロウレベルを出力
する。すなわち、論理ゲート４０４からの信号４０４ｃ
がハイレベルの時は論理ゲート４０５の出力はハイレベ
ルになり、強制オン信号４０５ａがハイレベルの時にも
ハイレベルになる。論理ゲート４０５の出力はハイサイ
ドＭＯＳＦＥＴの最終オンオフ決定信号であり、バッフ
ァ回路４０６を介してハイサイドＭＯＳＦＥＴ４００の
ゲートに供給され、オンオフを制御する。
【００４１】図５は本発明のロウサイド駆動回路の第２
実施例である。図５において、符号５００はドレインが
交流発電機のＵ相に接続し、ソースがバッテリＶＢの負
極に接続したＭＯＳＦＥＴであり、寄生ダイオードＤ２
も付記してある。電圧シフト手段５０１と、逆流阻止ダ
イオード５１０と、定電流源５１１とがロウサイドステ
ータ電圧取り込み回路であり、Ｕ相の電圧を所定電圧Ｖ
Ｘだけシフトアップして比較器５０３に出力する。
実施例である。図５において、符号５００はドレインが
交流発電機のＵ相に接続し、ソースがバッテリＶＢの負
極に接続したＭＯＳＦＥＴであり、寄生ダイオードＤ２
も付記してある。電圧シフト手段５０１と、逆流阻止ダ
イオード５１０と、定電流源５１１とがロウサイドステ
ータ電圧取り込み回路であり、Ｕ相の電圧を所定電圧Ｖ
Ｘだけシフトアップして比較器５０３に出力する。
【００４２】電圧シフト手段５０２，定電流源５１２は
ロウサイドバッテリ電圧取り込み回路であり、バッテリ
ＶＢの負極電圧を電圧シフト手段５０２で所定電圧ＶＹ
だけシフトアップしてアナログマルチプレクサ５０９に
出力する。なお、ここではＶＸ＝ＶＹの関係である。
ロウサイドバッテリ電圧取り込み回路であり、バッテリ
ＶＢの負極電圧を電圧シフト手段５０２で所定電圧ＶＹ
だけシフトアップしてアナログマルチプレクサ５０９に
出力する。なお、ここではＶＸ＝ＶＹの関係である。
【００４３】符号５０９のアナログマルチプレクサは、
制御信号により入力信号ａ，ｂのどちらかを選択して信
号ｃとして出力する。符号５０３は比較器であり、その
非反転入力に電圧シフト手段５０１の出力を、反転入力
にアナログマルチプレクサ５０９の出力を入力し、非反
転入力の電圧が反転入力の電圧より低い場合にロウレベ
ルを出力し、高い場合はハイレベルを出力する。この出
力信号は次段の論理ゲート５０４に出力され、ＭＯＳＦ
ＥＴ５００のオンオフタイミングを判定する信号となる
が、この段階ではまだオンオフを決定する信号ではな
い。
制御信号により入力信号ａ，ｂのどちらかを選択して信
号ｃとして出力する。符号５０３は比較器であり、その
非反転入力に電圧シフト手段５０１の出力を、反転入力
にアナログマルチプレクサ５０９の出力を入力し、非反
転入力の電圧が反転入力の電圧より低い場合にロウレベ
ルを出力し、高い場合はハイレベルを出力する。この出
力信号は次段の論理ゲート５０４に出力され、ＭＯＳＦ
ＥＴ５００のオンオフタイミングを判定する信号となる
が、この段階ではまだオンオフを決定する信号ではな
い。
【００４４】論理ゲート５０４は負論理のＮＡＮＤゲー
トであり、比較器５０３の出力の他に強制オフ信号５０
４ａと、ハイサイド論理回路からの出力５０４ｂと、論
理ゲート５０７の出力５０７ｃとを入力し、全ての入力
がロウレベルの時にハイレベルを出力し、それ以外はロ
ウレベルを出力するオンオフタイミング決定論理回路で
ある。
トであり、比較器５０３の出力の他に強制オフ信号５０
４ａと、ハイサイド論理回路からの出力５０４ｂと、論
理ゲート５０７の出力５０７ｃとを入力し、全ての入力
がロウレベルの時にハイレベルを出力し、それ以外はロ
ウレベルを出力するオンオフタイミング決定論理回路で
ある。
【００４５】すなわち、比較器５０３からのオンオフ判
定信号がロウレベルであっても信号５０４ａ，５０４
ｂ，５０４ｃの少なくとも一つがハイレベルの時は論理
ゲート５０４の出力はロウレベルになる。論理ゲート５
０７は負論理のＯＲゲートであり、信号５０７ａと５０
７ｂは他の相の決定論理回路の出力であり、少なくとも
どちらか一方がロウレベルで無い時は比較器５０３から
のオン指令信号は不正信号として無視される。
定信号がロウレベルであっても信号５０４ａ，５０４
ｂ，５０４ｃの少なくとも一つがハイレベルの時は論理
ゲート５０４の出力はロウレベルになる。論理ゲート５
０７は負論理のＯＲゲートであり、信号５０７ａと５０
７ｂは他の相の決定論理回路の出力であり、少なくとも
どちらか一方がロウレベルで無い時は比較器５０３から
のオン指令信号は不正信号として無視される。
【００４６】論理ゲート５０４の出力５０４ｃはロウサ
イドＭＯＳＦＥＴのオンオフ決定信号であり、論理ゲー
ト５０５に出力される他にハイサイド駆動回路のオンオ
フタイミング決定論理回路に出力され、さらにアナログ
マルチプレクサ５０９の制御信号として出力される。論
理ゲート５０４の出力５０４ｃがロウレベルの時、比較
器５０３の反転入力にはアナログマルチプレクサ５０９
のｂ入力が供給される。
イドＭＯＳＦＥＴのオンオフ決定信号であり、論理ゲー
ト５０５に出力される他にハイサイド駆動回路のオンオ
フタイミング決定論理回路に出力され、さらにアナログ
マルチプレクサ５０９の制御信号として出力される。論
理ゲート５０４の出力５０４ｃがロウレベルの時、比較
器５０３の反転入力にはアナログマルチプレクサ５０９
のｂ入力が供給される。
【００４７】従って、比較器５０３の出力はステータ電
圧Ｕがバッテリの負極電圧より所定電圧ＶＹだけ低くな
ったタイミングでロウレベルに反転する。論理ゲート５
０４の出力５０４ｃがハイレベルに反転すると比較器４
０３の非反転入力にはアナログマルチプレクサ５０９の
ａ入力が供給される。従って、比較器５０３の出力はス
テータ電圧Ｕがバッテリの負極電圧と同じ電位まで上昇
したタイミングでハイレベルに反転する。
圧Ｕがバッテリの負極電圧より所定電圧ＶＹだけ低くな
ったタイミングでロウレベルに反転する。論理ゲート５
０４の出力５０４ｃがハイレベルに反転すると比較器４
０３の非反転入力にはアナログマルチプレクサ５０９の
ａ入力が供給される。従って、比較器５０３の出力はス
テータ電圧Ｕがバッテリの負極電圧と同じ電位まで上昇
したタイミングでハイレベルに反転する。
【００４８】なお、ここで所定電圧ＶＹはゼロボルトよ
り大きく、且つ寄生ダイオードＤ２の電流がサブスレッ
シュホールド電流領域を越えない範囲の順方向電圧領域
に設定する。論理ゲート５０５は正論理のＯＲゲートで
あり、論理ゲート５０４の出力の他に強制オン信号５０
５ａを入力し、少なくとも一方の入力がハイレベルの時
にハイレベルを出力し、それ以外はロウレベルを出力す
る論理回路である。すなわち、論理ゲート５０４からの
信号５０４ｃがハイレベルの時は論理ゲート５０５の出
力はハイレベルになり、強制オン信号５０５ａがハイレ
ベルの時もハイレベルになる。論理ゲート５０５の出力
はロウサイドＭＯＳＦＥＴの最終オンオフ決定信号であ
り、バッファ回路５０６を介してハイサイドＭＯＳＦＥ
Ｔ500のゲートに供給され、オンオフを制御する。
り大きく、且つ寄生ダイオードＤ２の電流がサブスレッ
シュホールド電流領域を越えない範囲の順方向電圧領域
に設定する。論理ゲート５０５は正論理のＯＲゲートで
あり、論理ゲート５０４の出力の他に強制オン信号５０
５ａを入力し、少なくとも一方の入力がハイレベルの時
にハイレベルを出力し、それ以外はロウレベルを出力す
る論理回路である。すなわち、論理ゲート５０４からの
信号５０４ｃがハイレベルの時は論理ゲート５０５の出
力はハイレベルになり、強制オン信号５０５ａがハイレ
ベルの時もハイレベルになる。論理ゲート５０５の出力
はロウサイドＭＯＳＦＥＴの最終オンオフ決定信号であ
り、バッファ回路５０６を介してハイサイドＭＯＳＦＥ
Ｔ500のゲートに供給され、オンオフを制御する。
【００４９】図６は本発明のハイサイド駆動回路の第３
実施例である。図６において、符号６００は、ソースが
交流発電機のＵ相に接続し、ドレインがバッテリＶＢの
正極に接続したＭＯＳＦＥＴであり、寄生ダイオードＤ
１も付記する。電圧シフト手段である抵抗６０１と、逆
流阻止ダイオード６１０と、定電流源としてのMOSFET６
１４とがハイサイドステータ電圧取り込み回路であり、
Ｕ相の電圧を所定電圧ＶＸだけシフトダウンして比較器
６０３に出力する。
実施例である。図６において、符号６００は、ソースが
交流発電機のＵ相に接続し、ドレインがバッテリＶＢの
正極に接続したＭＯＳＦＥＴであり、寄生ダイオードＤ
１も付記する。電圧シフト手段である抵抗６０１と、逆
流阻止ダイオード６１０と、定電流源としてのMOSFET６
１４とがハイサイドステータ電圧取り込み回路であり、
Ｕ相の電圧を所定電圧ＶＸだけシフトダウンして比較器
６０３に出力する。
【００５０】電圧シフト手段である抵抗６０２，６０８
と、定電流源としてのＭＯＳＦＥＴ６１３とがハイサイ
ドバッテリ電圧取り込み回路であり、バッテリＶＢの正
極電圧を６０２で所定電圧ＶＹ１だけ、６０８で所定電
圧ＶＹ２だけシフトダウンしてアナログマルチプレクサ
６０９に出力する。なお、ＶＸ＝ＶＹ１＋ＶＹ２の関係
である。
と、定電流源としてのＭＯＳＦＥＴ６１３とがハイサイ
ドバッテリ電圧取り込み回路であり、バッテリＶＢの正
極電圧を６０２で所定電圧ＶＹ１だけ、６０８で所定電
圧ＶＹ２だけシフトダウンしてアナログマルチプレクサ
６０９に出力する。なお、ＶＸ＝ＶＹ１＋ＶＹ２の関係
である。
【００５１】符号６０９のアナログマルチプレクサは、
制御信号により入力信号ａ，ｂのどちらかを選択して信
号ｃとして出力する。なお、本実施例の電圧シフト手段
601,６０２，６０８は抵抗である。定電流源６１１、Ｍ
ＯＳＦＥＴ６１２は基準電流発生回路である。
制御信号により入力信号ａ，ｂのどちらかを選択して信
号ｃとして出力する。なお、本実施例の電圧シフト手段
601,６０２，６０８は抵抗である。定電流源６１１、Ｍ
ＯＳＦＥＴ６１２は基準電流発生回路である。
【００５２】符号６０３は比較器であり、その反転入力
に電圧シフト手段である抵抗６０１の出力を、非反転入
力にアナログマルチプレクサ６０９の出力を入力し、反
転入力の電圧が非反転入力の電圧より高い場合にロウレ
ベルを出力し、低い場合にハイレベルを出力する。この
出力信号は次段の論理ゲート６０４に出力され、ＭＯＳ
ＦＥＴ６００のオンオフタイミングを判定する信号とな
るが、この段階ではまだオンオフを決定する信号ではな
い。
に電圧シフト手段である抵抗６０１の出力を、非反転入
力にアナログマルチプレクサ６０９の出力を入力し、反
転入力の電圧が非反転入力の電圧より高い場合にロウレ
ベルを出力し、低い場合にハイレベルを出力する。この
出力信号は次段の論理ゲート６０４に出力され、ＭＯＳ
ＦＥＴ６００のオンオフタイミングを判定する信号とな
るが、この段階ではまだオンオフを決定する信号ではな
い。
【００５３】論理ゲート６０４は負論理のＮＡＮＤゲー
トであり、比較器６０３の出力の他に強制オフ信号６０
４ａ，ロウサイド論理回路からの出力６０４ｂ及び論理
ゲート６０７の出力６０７ｃを入力し、全ての入力がロ
ウレベルの時にハイレベルを出力し、それ以外はロウレ
ベルを出力するオンオフタイミング決定論理回路であ
る。すなわち、比較器６０３からのオンオフ判定信号が
ロウレベルであっても信号６０４ａ，６０４ｂ，６０４
ｃの少なくとも一つがハイレベルの時は論理ゲート６０
４の出力はロウレベルになる。
トであり、比較器６０３の出力の他に強制オフ信号６０
４ａ，ロウサイド論理回路からの出力６０４ｂ及び論理
ゲート６０７の出力６０７ｃを入力し、全ての入力がロ
ウレベルの時にハイレベルを出力し、それ以外はロウレ
ベルを出力するオンオフタイミング決定論理回路であ
る。すなわち、比較器６０３からのオンオフ判定信号が
ロウレベルであっても信号６０４ａ，６０４ｂ，６０４
ｃの少なくとも一つがハイレベルの時は論理ゲート６０
４の出力はロウレベルになる。
【００５４】論理ゲート６０７は負論理のＯＲゲートで
あり、信号６０７ａと６０７ｂは他の相の決定論理回路
の出力であり、少なくともどちらか一方がロウレベルで
無い時は比較器６０３からのオン指令信号は不正信号と
して無視される。論理ゲート６０４の出力６０４ｃはハ
イサイドＭＯＳＦＥＴのオンオフ決定信号であり、論理
ゲート６０５に出力される他に後述するロウサイド駆動
回路のオンオフタイミング決定論理回路に出力され、さ
らにアナログマルチプレクサ６０９の制御信号として出
力される。
あり、信号６０７ａと６０７ｂは他の相の決定論理回路
の出力であり、少なくともどちらか一方がロウレベルで
無い時は比較器６０３からのオン指令信号は不正信号と
して無視される。論理ゲート６０４の出力６０４ｃはハ
イサイドＭＯＳＦＥＴのオンオフ決定信号であり、論理
ゲート６０５に出力される他に後述するロウサイド駆動
回路のオンオフタイミング決定論理回路に出力され、さ
らにアナログマルチプレクサ６０９の制御信号として出
力される。
【００５５】論理ゲート６０４の出力６０４ｃがロウレ
ベルの時、比較器６０３の非反転入力にはアナログマル
チプレクサ６０９のａ入力が供給される。従って、比較
器６０３の出力はステータ電圧Ｕがバッテリの正極電圧
より所定電圧ＶＹ２だけ高くなったタイミングでロウレ
ベルに反転する。
ベルの時、比較器６０３の非反転入力にはアナログマル
チプレクサ６０９のａ入力が供給される。従って、比較
器６０３の出力はステータ電圧Ｕがバッテリの正極電圧
より所定電圧ＶＹ２だけ高くなったタイミングでロウレ
ベルに反転する。
【００５６】論理ゲート６０４の出力６０４ｃがハイレ
ベルに反転すると比較器６０３の非反転入力にはアナロ
グマルチプレクサ６０９のｂ入力が供給される。従っ
て、比較器６０３の出力はステータ電圧Ｕがバッテリの
正極電圧と同じ電位まで低下したタイミングでハイレベ
ルに反転する。なお、ここで所定電圧ＶＹ２はゼロボル
トより大きく、且つ寄生ダイオードＤ１の電流がサブス
レッシュホールド電流領域を越えない範囲の順方向電圧
領域に設定する。
ベルに反転すると比較器６０３の非反転入力にはアナロ
グマルチプレクサ６０９のｂ入力が供給される。従っ
て、比較器６０３の出力はステータ電圧Ｕがバッテリの
正極電圧と同じ電位まで低下したタイミングでハイレベ
ルに反転する。なお、ここで所定電圧ＶＹ２はゼロボル
トより大きく、且つ寄生ダイオードＤ１の電流がサブス
レッシュホールド電流領域を越えない範囲の順方向電圧
領域に設定する。
【００５７】論理ゲート６０５は正論理のＯＲゲートで
あり、論理ゲート６０４の出力の他に強制オン信号６０
５ａを入力し、少なくとも一方の入力がハイレベルの時
にハイレベルを出力し、それ以外はロウレベルを出力す
る論理回路である。すなわち、論理ゲート６０４からの
信号６０４ｃがハイレベルの時は論理ゲート６０５の出
力はハイレベルになり、強制オン信号６０５ａがハイレ
ベルの時もハイレベルになる。論理ゲート６０５の出力
はハイサイドＭＯＳＦＥＴの最終オンオフ決定信号であ
り、バッファ回路６０６を介してハイサイドＭＯＳＦＥ
Ｔ６００のゲートに供給され、オンオフを制御する。
あり、論理ゲート６０４の出力の他に強制オン信号６０
５ａを入力し、少なくとも一方の入力がハイレベルの時
にハイレベルを出力し、それ以外はロウレベルを出力す
る論理回路である。すなわち、論理ゲート６０４からの
信号６０４ｃがハイレベルの時は論理ゲート６０５の出
力はハイレベルになり、強制オン信号６０５ａがハイレ
ベルの時もハイレベルになる。論理ゲート６０５の出力
はハイサイドＭＯＳＦＥＴの最終オンオフ決定信号であ
り、バッファ回路６０６を介してハイサイドＭＯＳＦＥ
Ｔ６００のゲートに供給され、オンオフを制御する。
【００５８】図７は本発明のロウサイド駆動回路の第３
実施例である。図７において、符号７００はドレインが
交流発電機のＵ相にソースがバッテリＶＢの負極に接続
したＭＯＳＦＥＴであり、寄生ダイオードＤ２も付記し
た。電圧シフト手段である抵抗７０１と、逆流阻止ダイ
オード７１０と、定電流源としてのＭＯＳＦＥＴ714と
がロウサイドステータ電圧取り込み回路であり、Ｕ相の
電圧を所定電圧ＶＸだけシフトアップして比較器に出力
する。電圧シフト手段である抵抗７０２と、定電流源と
してのＭＯＳＦＥＴ７１３とがロウサイドバッテリ電圧
取り込み回路であり、バッテリＶＢの負極電圧を７０２
で所定電圧ＶＹだけシフトアップしてアナログマルチプ
レクサに出力する。なお、ここではＶＸ＝ＶＹの関係が
ある。
実施例である。図７において、符号７００はドレインが
交流発電機のＵ相にソースがバッテリＶＢの負極に接続
したＭＯＳＦＥＴであり、寄生ダイオードＤ２も付記し
た。電圧シフト手段である抵抗７０１と、逆流阻止ダイ
オード７１０と、定電流源としてのＭＯＳＦＥＴ714と
がロウサイドステータ電圧取り込み回路であり、Ｕ相の
電圧を所定電圧ＶＸだけシフトアップして比較器に出力
する。電圧シフト手段である抵抗７０２と、定電流源と
してのＭＯＳＦＥＴ７１３とがロウサイドバッテリ電圧
取り込み回路であり、バッテリＶＢの負極電圧を７０２
で所定電圧ＶＹだけシフトアップしてアナログマルチプ
レクサに出力する。なお、ここではＶＸ＝ＶＹの関係が
ある。
【００５９】符号７０９はアナログマルチプレクサであ
り、制御信号により入力信号ａ，ｂのどちらかを選択し
て信号ｃとして出力する。符号７０３は比較器であり、
その非反転入力に電圧シフト手段である抵抗７０１の出
力を、反転入力にアナログマルチプレクサ７０９の出力
を入力し、非反転入力の電圧が反転入力の電圧より低い
場合にロウレベルを出力し、高い場合はハイレベルを出
力する。この出力信号は次段の論理ゲート７０４に出力
され、ＭＯＳＦＥＴ７００のオンオフタイミングを判定
する信号となるが、この段階ではまだオンオフを決定す
る信号ではない。
り、制御信号により入力信号ａ，ｂのどちらかを選択し
て信号ｃとして出力する。符号７０３は比較器であり、
その非反転入力に電圧シフト手段である抵抗７０１の出
力を、反転入力にアナログマルチプレクサ７０９の出力
を入力し、非反転入力の電圧が反転入力の電圧より低い
場合にロウレベルを出力し、高い場合はハイレベルを出
力する。この出力信号は次段の論理ゲート７０４に出力
され、ＭＯＳＦＥＴ７００のオンオフタイミングを判定
する信号となるが、この段階ではまだオンオフを決定す
る信号ではない。
【００６０】論理ゲート７０４は負論理のＮＡＮＤゲー
トであり、比較器７０３の出力の他に強制オフ信号７０
４ａと、ハイサイド論理回路からの出力７０４ｂと、論
理ゲート７０７の出力７０７ｃとを入力し、全ての入力
がロウレベルの時にハイレベルを出力し、それ以外はロ
ウレベルを出力するオンオフタイミング決定論理回路で
ある。
トであり、比較器７０３の出力の他に強制オフ信号７０
４ａと、ハイサイド論理回路からの出力７０４ｂと、論
理ゲート７０７の出力７０７ｃとを入力し、全ての入力
がロウレベルの時にハイレベルを出力し、それ以外はロ
ウレベルを出力するオンオフタイミング決定論理回路で
ある。
【００６１】すなわち、比較器７０３からのオンオフ判
定信号がロウレベルであっても信号７０４ａ，７０４
ｂ，７０４ｃの少なくとも一つがハイレベルの時は論理
ゲート７０４の出力はロウレベルになる。論理ゲート７
０７は負論理のＯＲゲートであり、信号７０７ａと７０
７ｂは他の相の決定論理回路の出力であり、少なくとも
どちらか一方がロウレベルで無い時は比較器７０３から
のオン指令信号は不正信号として無視される。
定信号がロウレベルであっても信号７０４ａ，７０４
ｂ，７０４ｃの少なくとも一つがハイレベルの時は論理
ゲート７０４の出力はロウレベルになる。論理ゲート７
０７は負論理のＯＲゲートであり、信号７０７ａと７０
７ｂは他の相の決定論理回路の出力であり、少なくとも
どちらか一方がロウレベルで無い時は比較器７０３から
のオン指令信号は不正信号として無視される。
【００６２】論理ゲート７０４の出力７０４ｃはロウサ
イドＭＯＳＦＥＴのオンオフ決定信号であり、論理ゲー
ト７０５に出力される他に前述したハイサイド駆動回路
のオンオフタイミング決定論理回路に出力され、さらに
アナログマルチプレクサ709の制御信号として出力され
る。論理ゲート７０４の出力７０４ｃがロウレベルの
時、比較器７０３の反転入力にはアナログマルチプレク
サ７０９のｂ入力が供給される。
イドＭＯＳＦＥＴのオンオフ決定信号であり、論理ゲー
ト７０５に出力される他に前述したハイサイド駆動回路
のオンオフタイミング決定論理回路に出力され、さらに
アナログマルチプレクサ709の制御信号として出力され
る。論理ゲート７０４の出力７０４ｃがロウレベルの
時、比較器７０３の反転入力にはアナログマルチプレク
サ７０９のｂ入力が供給される。
【００６３】従って、比較器７０３の出力はステータ電
圧Ｕがバッテリの負極電圧より所定電圧ＶＹだけ低くな
ったタイミングでロウレベルに反転する。論理ゲート７
０４の出力７０４ｃがハイレベルに反転すると比較器７
０３の非反転入力にはアナログマルチプレクサ７０９の
ａ入力が供給される。従って、比較器７０３の出力はス
テータ電圧Ｕがバッテリの負極電圧と同じ電位まで上昇
したタイミングでハイレベルに反転する。
圧Ｕがバッテリの負極電圧より所定電圧ＶＹだけ低くな
ったタイミングでロウレベルに反転する。論理ゲート７
０４の出力７０４ｃがハイレベルに反転すると比較器７
０３の非反転入力にはアナログマルチプレクサ７０９の
ａ入力が供給される。従って、比較器７０３の出力はス
テータ電圧Ｕがバッテリの負極電圧と同じ電位まで上昇
したタイミングでハイレベルに反転する。
【００６４】なお、ここで所定電圧ＶＹはゼロボルトよ
り大きく、且つ寄生ダイオードＤ２の電流がサブスレッ
シュホールド電流領域を越えない範囲の順方向電圧領域
に設定する。論理ゲート７０５は正論理のＯＲゲートで
あり、論理ゲート７０４の出力の他に強制オン信号７０
５ａを入力し、少なくとも一方の入力がハイレベルの時
にハイレベルを出力し、それ以外はロウレベルを出力す
る論理回路である。すなわち、論理ゲート７０４からの
信号７０４ｃがハイレベルの時は論理ゲート７０５の出
力はハイレベルになり、強制オン信号７０５ａがハイレ
ベルの時もハイレベルになる。論理ゲート７０５の出力
はロウサイドＭＯＳＦＥＴの最終オンオフ決定信号であ
り、バッファ回路７０６を介してロウサイドＭＯＳＦＥ
Ｔ700のゲートに供給され、オンオフを制御する。
り大きく、且つ寄生ダイオードＤ２の電流がサブスレッ
シュホールド電流領域を越えない範囲の順方向電圧領域
に設定する。論理ゲート７０５は正論理のＯＲゲートで
あり、論理ゲート７０４の出力の他に強制オン信号７０
５ａを入力し、少なくとも一方の入力がハイレベルの時
にハイレベルを出力し、それ以外はロウレベルを出力す
る論理回路である。すなわち、論理ゲート７０４からの
信号７０４ｃがハイレベルの時は論理ゲート７０５の出
力はハイレベルになり、強制オン信号７０５ａがハイレ
ベルの時もハイレベルになる。論理ゲート７０５の出力
はロウサイドＭＯＳＦＥＴの最終オンオフ決定信号であ
り、バッファ回路７０６を介してロウサイドＭＯＳＦＥ
Ｔ700のゲートに供給され、オンオフを制御する。
【００６５】図８は本発明のＭＯＳ型オルタネータの第
２の実施例である。図８で図１と同じ符号は同じ構成要
素である。符号１６１は３相全波整流器駆動装置であ
り、好ましくは１チップの集積回路で実現される。
２の実施例である。図８で図１と同じ符号は同じ構成要
素である。符号１６１は３相全波整流器駆動装置であ
り、好ましくは１チップの集積回路で実現される。
【００６６】ロウサイド駆動回路１２１は交流発電機の
出力Ｕとバッテリの負極電位とからロウサイドＭＯＳＦ
ＥＴ１１１のオンタイミングとオフタイミングを判定
し、さらにロウサイド駆動回路１２２，１２３の出力１
２２ａ，１２３ａとハイサイド駆動回路１３１の出力１
３１ａとから前述の判定結果の妥当性をチェックして最
終的なオンオフのタイミングを決定し、決定結果１２１
ａをハイサイド駆動回路１３１、他のロウサイド駆動回
路１２２と１２３に出力すると共に最終ゲート駆動信号
ＵＬＤをロウサイドＭＯＳＦＥＴ１１１のゲートに出力
する。
出力Ｕとバッテリの負極電位とからロウサイドＭＯＳＦ
ＥＴ１１１のオンタイミングとオフタイミングを判定
し、さらにロウサイド駆動回路１２２，１２３の出力１
２２ａ，１２３ａとハイサイド駆動回路１３１の出力１
３１ａとから前述の判定結果の妥当性をチェックして最
終的なオンオフのタイミングを決定し、決定結果１２１
ａをハイサイド駆動回路１３１、他のロウサイド駆動回
路１２２と１２３に出力すると共に最終ゲート駆動信号
ＵＬＤをロウサイドＭＯＳＦＥＴ１１１のゲートに出力
する。
【００６７】ロウサイド駆動回路１２１はこの他に強制
オン信号１５１とＰＷＭ(Pulsewidth Modulation）信号
１５３を入力できるように構成されており、強制オン信
号１５１が印加されると前述の決定結果を無効にしてロ
ウサイドＭＯＳＦＥＴ１１１を強制的にオンにできる。
また、ＰＷＭ信号１５３を印加すると前述の決定結果に
対してパルス幅変調をかけロウサイドＭＯＳＦＥＴ１１
１のオン期間を変え、出力電流を調整できる。なお、本
実施例ではロウサイド駆動回路１２１〜１２３には強制
オフ信号１５２が供給されていないが、ＰＷＭ信号１５
３のパルスデューティをゼロにすることにより強制オフ
動作ができる。また、ＰＷＭ信号をハイサイド駆動回路
側に入れても同様に整流器の出力電流を調整できる。ロ
ウサイド駆動回路１２２，１２３についても同様である
ので説明は省略する。ハイサイド駆動回路１３１〜１３
３，診断論理回路１４１〜１４３は、構成及び動作が図
１の実施例と同一なので説明を省略する。
オン信号１５１とＰＷＭ(Pulsewidth Modulation）信号
１５３を入力できるように構成されており、強制オン信
号１５１が印加されると前述の決定結果を無効にしてロ
ウサイドＭＯＳＦＥＴ１１１を強制的にオンにできる。
また、ＰＷＭ信号１５３を印加すると前述の決定結果に
対してパルス幅変調をかけロウサイドＭＯＳＦＥＴ１１
１のオン期間を変え、出力電流を調整できる。なお、本
実施例ではロウサイド駆動回路１２１〜１２３には強制
オフ信号１５２が供給されていないが、ＰＷＭ信号１５
３のパルスデューティをゼロにすることにより強制オフ
動作ができる。また、ＰＷＭ信号をハイサイド駆動回路
側に入れても同様に整流器の出力電流を調整できる。ロ
ウサイド駆動回路１２２，１２３についても同様である
ので説明は省略する。ハイサイド駆動回路１３１〜１３
３，診断論理回路１４１〜１４３は、構成及び動作が図
１の実施例と同一なので説明を省略する。
【００６８】図９は本発明のＭＯＳ型オルタネータの第
３の実施例である。図９で図１と同じ符号は同じ構成要
素である。符号１６２は３相全波整流器駆動装置であ
り、好ましくは１チップの集積回路で実現される。本実
施例において、ロウサイド駆動回路１２１〜１２３は外
部のコントローラ９０１からの駆動信号ＵＬＧ，ＶＬ
Ｇ，ＷＬＧによって駆動され、ロウサイドＭＯＳＦＥＴ
１１１〜１１３のオンオフを制御する。同様に、ハイサ
イド駆動回路１３１〜１３３は外部のコントローラ９０
０の駆動信号ＵＨＧ，ＶＨＧ，ＷＨＧで駆動され、ハイ
サイドＭＯＳＦＥＴ１０１〜１０３のオンオフを制御す
る。
３の実施例である。図９で図１と同じ符号は同じ構成要
素である。符号１６２は３相全波整流器駆動装置であ
り、好ましくは１チップの集積回路で実現される。本実
施例において、ロウサイド駆動回路１２１〜１２３は外
部のコントローラ９０１からの駆動信号ＵＬＧ，ＶＬ
Ｇ，ＷＬＧによって駆動され、ロウサイドＭＯＳＦＥＴ
１１１〜１１３のオンオフを制御する。同様に、ハイサ
イド駆動回路１３１〜１３３は外部のコントローラ９０
０の駆動信号ＵＨＧ，ＶＨＧ，ＷＨＧで駆動され、ハイ
サイドＭＯＳＦＥＴ１０１〜１０３のオンオフを制御す
る。
【００６９】ロウサイド駆動回路１２１は上記外部信号
ＵＬＧによってロウサイドMOSFET１１１のオンタイミン
グとオフタイミングを判定し、さらにロウサイド駆動回
路１２２，１２３の出力１２２ａ，１２３ａとハイサイ
ド駆動回路１３１の出力１３１ａとから前述の判定結果
の妥当性をチェックして最終的なオンオフのタイミング
を決定し、決定結果１２１ａをハイサイド駆動回路１３
１，他のロウサイド駆動回路１２２と１２３に出力する
と共に最終ゲート駆動信号ＵＬＤをロウサイドＭＯＳＦ
ＥＴ１１１のゲートに出力する。
ＵＬＧによってロウサイドMOSFET１１１のオンタイミン
グとオフタイミングを判定し、さらにロウサイド駆動回
路１２２，１２３の出力１２２ａ，１２３ａとハイサイ
ド駆動回路１３１の出力１３１ａとから前述の判定結果
の妥当性をチェックして最終的なオンオフのタイミング
を決定し、決定結果１２１ａをハイサイド駆動回路１３
１，他のロウサイド駆動回路１２２と１２３に出力する
と共に最終ゲート駆動信号ＵＬＤをロウサイドＭＯＳＦ
ＥＴ１１１のゲートに出力する。
【００７０】ロウサイド駆動回路１２１はこの他に強制
オン信号１５１と強制オフ信号152を入力できるように
構成されており、強制オン信号１５１が印加されると前
述の決定結果を無効にしてロウサイドＭＯＳＦＥＴ１１
１を強制的にオンにできる。また、強制オフ信号１５２
を印加すると前述の決定結果を無視してロウサイドＭＯ
ＳＦＥＴ１１１を強制的にオフにできる。なお、図８の
実施例で説明したように強制オフ信号１５２に換えてＰ
ＷＭ信号を印加しても良い。ロウサイド駆動回路１２
２，１２３についても同様であるので説明は省略する。
オン信号１５１と強制オフ信号152を入力できるように
構成されており、強制オン信号１５１が印加されると前
述の決定結果を無効にしてロウサイドＭＯＳＦＥＴ１１
１を強制的にオンにできる。また、強制オフ信号１５２
を印加すると前述の決定結果を無視してロウサイドＭＯ
ＳＦＥＴ１１１を強制的にオフにできる。なお、図８の
実施例で説明したように強制オフ信号１５２に換えてＰ
ＷＭ信号を印加しても良い。ロウサイド駆動回路１２
２，１２３についても同様であるので説明は省略する。
【００７１】ハイサイド駆動回路１３１は上記外部信号
ＵＨＧによってハイサイドMOSFET１０１のオンタイミン
グとオフタイミングを判定し、さらにハイサイド駆動回
路１３２，１３３の出力１３２ａ，１３３ａ及びロウサ
イド駆動回路１２１の出力１２１ａとから前述の判定結
果の妥当性をチェックして最終的なオンオフのタイミン
グを決定し、決定結果１３１ａをロウサイド駆動回路１
２１，他のハイサイド駆動回路１３２と１３３に出力す
ると共に最終ゲート駆動信号ＵＨＤをハイサイドＭＯＳ
ＦＥＴ１０１のゲートに出力する。
ＵＨＧによってハイサイドMOSFET１０１のオンタイミン
グとオフタイミングを判定し、さらにハイサイド駆動回
路１３２，１３３の出力１３２ａ，１３３ａ及びロウサ
イド駆動回路１２１の出力１２１ａとから前述の判定結
果の妥当性をチェックして最終的なオンオフのタイミン
グを決定し、決定結果１３１ａをロウサイド駆動回路１
２１，他のハイサイド駆動回路１３２と１３３に出力す
ると共に最終ゲート駆動信号ＵＨＤをハイサイドＭＯＳ
ＦＥＴ１０１のゲートに出力する。
【００７２】ハイサイド駆動回路１３１はこの他に強制
オン信号１５１と強制オフ信号152を入力できるように
構成されており、強制オン信号１５１が印加されると前
述の決定結果を無効にしてハイサイドＭＯＳＦＥＴ１０
１を強制的にオンにできる。また、強制オフ信号１５２
を印加すると前述の決定結果を無視してハイサイドＭＯ
ＳＦＥＴ１０１を強制的にオフにできる。ハイサイド駆
動回路１３２，133についても同様であるので説明は省
略する。
オン信号１５１と強制オフ信号152を入力できるように
構成されており、強制オン信号１５１が印加されると前
述の決定結果を無効にしてハイサイドＭＯＳＦＥＴ１０
１を強制的にオンにできる。また、強制オフ信号１５２
を印加すると前述の決定結果を無視してハイサイドＭＯ
ＳＦＥＴ１０１を強制的にオフにできる。ハイサイド駆
動回路１３２，133についても同様であるので説明は省
略する。
【００７３】なお、診断論理回路１４１〜１４３につい
ては、構成及び動作の説明が図１の実施例と同一なので
省略する。本実施例によれば、整流用ＭＯＳＦＥＴを外
部コントローラからの駆動信号でオンオフ制御する場
合、仮にコントローラ９００からの誤指令があった場合
でもＭＯＳ整流器の誤動作を抑止できる。また、コント
ローラ９００と全波整流器駆動装置を接続する配線の故
障や、配線に結合したノイズによる不正動作を抑止でき
る。
ては、構成及び動作の説明が図１の実施例と同一なので
省略する。本実施例によれば、整流用ＭＯＳＦＥＴを外
部コントローラからの駆動信号でオンオフ制御する場
合、仮にコントローラ９００からの誤指令があった場合
でもＭＯＳ整流器の誤動作を抑止できる。また、コント
ローラ９００と全波整流器駆動装置を接続する配線の故
障や、配線に結合したノイズによる不正動作を抑止でき
る。
【００７４】図１１はＭＯＳ整流型オルタネータにおけ
る交流発電機の出力電圧モニタ回路の実施例である。図
１１において、符号１１０１〜１１０３はダイオードで
あり、ダイオード１１０１のアノードが交流発電機のＵ
相に接続し、カソードが共通接続点に接続する。同様に
ダイオード１１０２のアノードは交流発電機のＶ相に、
カソードは共通接続点に接続され、ダイオード１１０３
のアノードは交流発電機のＷ相に、カソードは共通接続
点に接続する。
る交流発電機の出力電圧モニタ回路の実施例である。図
１１において、符号１１０１〜１１０３はダイオードで
あり、ダイオード１１０１のアノードが交流発電機のＵ
相に接続し、カソードが共通接続点に接続する。同様に
ダイオード１１０２のアノードは交流発電機のＶ相に、
カソードは共通接続点に接続され、ダイオード１１０３
のアノードは交流発電機のＷ相に、カソードは共通接続
点に接続する。
【００７５】カソード共通接続点とＧＮＤの間に、抵抗
１１０４と１１０５とからなる分圧器が設けられてい
る。分圧器の出力は比較器１１０６の非反転入力と比較
器1107の反転入力に接続する。また、比較器１１０６の
反転入力には第１の参照電圧Ｖｒｅｆ１が接続し、比較
器１１０７の非反転入力には第２の参照電圧Ｖref2が接
続する。
１１０４と１１０５とからなる分圧器が設けられてい
る。分圧器の出力は比較器１１０６の非反転入力と比較
器1107の反転入力に接続する。また、比較器１１０６の
反転入力には第１の参照電圧Ｖｒｅｆ１が接続し、比較
器１１０７の非反転入力には第２の参照電圧Ｖref2が接
続する。
【００７６】この回路では３相交流電圧Ｕ，Ｖ，Ｗがダ
イオード１１０１，１１０２，1103によって半波整流さ
れ、分圧器１１０４，１１０５から直流電圧が取り出さ
れる。この電圧は比較器１１０６で参照電圧Ｖｒｅｆ１
と比較され、より高い場合は出力１１０６ａにハイレベ
ルを出力し、低い場合はロウレベルを出力する。この出
力は例えば発電機出力の過電圧モニタとして利用され、
この状態が起きた時、例えば発電機の出力を抑制制御し
たり、整流ＭＯＳの駆動回路のオンオフを制御したりす
る。また、比較器１１０７の出力１１０７ａは発電機出
力の低電圧モニタとして利用され、この状態が起きた
時、発電機の出力を増大制御したり、整流ＭＯＳの駆動
回路のオンオフを制御したりする。なお、分圧器の出力
はリップル成分を含むため、必要に応じて抵抗１１０５
と並列にキャパシタを設ける。
イオード１１０１，１１０２，1103によって半波整流さ
れ、分圧器１１０４，１１０５から直流電圧が取り出さ
れる。この電圧は比較器１１０６で参照電圧Ｖｒｅｆ１
と比較され、より高い場合は出力１１０６ａにハイレベ
ルを出力し、低い場合はロウレベルを出力する。この出
力は例えば発電機出力の過電圧モニタとして利用され、
この状態が起きた時、例えば発電機の出力を抑制制御し
たり、整流ＭＯＳの駆動回路のオンオフを制御したりす
る。また、比較器１１０７の出力１１０７ａは発電機出
力の低電圧モニタとして利用され、この状態が起きた
時、発電機の出力を増大制御したり、整流ＭＯＳの駆動
回路のオンオフを制御したりする。なお、分圧器の出力
はリップル成分を含むため、必要に応じて抵抗１１０５
と並列にキャパシタを設ける。
【００７７】
【発明の効果】本発明によればＭＯＳＦＥＴを３相整流
器として用いる場合の不正駆動の防止，ノイズによる誤
動作防止，駆動回路の故障検出と報知ができ、ダンプサ
ージやジャンプスタート時の各種制御に対応できる。
器として用いる場合の不正駆動の防止，ノイズによる誤
動作防止，駆動回路の故障検出と報知ができ、ダンプサ
ージやジャンプスタート時の各種制御に対応できる。
【図１】本発明のＭＯＳ整流型オルタネータの第１実施
例の説明図である。
例の説明図である。
【図２】本発明のハイサイド駆動回路の第１実施例の説
明図である。
明図である。
【図３】本発明のロウサイド駆動回路の第１実施例の説
明図である。
明図である。
【図４】本発明のハイサイド駆動回路の第２実施例の説
明図である。
明図である。
【図５】本発明のロウサイド駆動回路の第２実施例の説
明図である。
明図である。
【図６】本発明のハイサイド駆動回路の第３実施例の説
明図である。
明図である。
【図７】本発明のロウサイド駆動回路の第３実施例の説
明図である。
明図である。
【図８】本発明のＭＯＳ整流型オルタネータの第２実施
例の説明図である。
例の説明図である。
【図９】本発明のＭＯＳ整流型オルタネータの第３実施
例の説明図である。
例の説明図である。
【図１０】ＭＯＳ整流器の入力波形とＭＯＳゲート駆動
波形の説明図である。
波形の説明図である。
【図１１】交流発電機の出力電圧モニタ回路の実施例の
説明図である。
説明図である。
【図１２】接合ダイオードの電圧−電流特性の説明図で
ある。
ある。
１００…交流発電機、１０１，１０２，１０３，１１
１，１１２，１１３…ＭＯＳＦＥＴ、１２１，１２２，
１２３…ロウサイド駆動回路、１３１，１３２，１３３
…ハイサイド駆動回路、１４１，１４２，１４３…論理
ゲート回路、１５０…保護回路、１６０，１６１，１６
２…３相全波整流器駆動装置、２０１…ハイサイドステ
ータ電圧取り込み部、２０２…ハイサイドバッテリ電圧
取り込み部、２０３…比較回路、２０４，２０５，２０
７，２０８…論理ゲート回路、２０６…バッファ回路、
３０１…ロウレベルサイドステータ電圧取り込み部、３
０２…ロウサイドバッテリ電圧取り込み部、４０１，４
０２，４０８，５０１，５０２…電圧シフト手段、４０
９，５０９，６０９，７０９…アナログマルチプレク
サ、４１０，５１０，１１０１,１１０２,１１０３…ダ
イオード、４１１，４１２，５１１，５１２，６１１，
７１１…定電流源、６０１,６０２,７０１，７０２…抵
抗、６０３，１１０６，１１０７…比較器、６１２,６
１３,６１４…ＮＭＯＳＦＥＴ、７１２，７１３，７１
４…ＰＭＯＳＦＥＴ、９００…コントローラ。
１，１１２，１１３…ＭＯＳＦＥＴ、１２１，１２２，
１２３…ロウサイド駆動回路、１３１，１３２，１３３
…ハイサイド駆動回路、１４１，１４２，１４３…論理
ゲート回路、１５０…保護回路、１６０，１６１，１６
２…３相全波整流器駆動装置、２０１…ハイサイドステ
ータ電圧取り込み部、２０２…ハイサイドバッテリ電圧
取り込み部、２０３…比較回路、２０４，２０５，２０
７，２０８…論理ゲート回路、２０６…バッファ回路、
３０１…ロウレベルサイドステータ電圧取り込み部、３
０２…ロウサイドバッテリ電圧取り込み部、４０１，４
０２，４０８，５０１，５０２…電圧シフト手段、４０
９，５０９，６０９，７０９…アナログマルチプレク
サ、４１０，５１０，１１０１,１１０２,１１０３…ダ
イオード、４１１，４１２，５１１，５１２，６１１，
７１１…定電流源、６０１,６０２,７０１，７０２…抵
抗、６０３，１１０６，１１０７…比較器、６１２,６
１３,６１４…ＮＭＯＳＦＥＴ、７１２，７１３，７１
４…ＰＭＯＳＦＥＴ、９００…コントローラ。
フロントページの続き
(72)発明者 森 睦宏
茨城県日立市大みか町七丁目１番１号 株
式会社日立製作所日立研究所内
(72)発明者 金澤 宏至
茨城県日立市大みか町七丁目１番１号 株
式会社日立製作所日立研究所内
(72)発明者 桝本 正寿
茨城県ひたちなか市高場2477番地 株式会
社日立カーエンジニアリング内
(72)発明者 引田 栄
茨城県ひたちなか市高場2477番地 株式会
社日立カーエンジニアリング内
Ｆターム(参考） 5G060 AA20 DA01 DB01 DB02
5H006 AA01 CA02 CB01 CB08 CC02
DA02
Claims (21)
- 【請求項１】３相交流発電機の出力をハイサイト半導体
素子とローサイト半導体素子とを有するＭＯＳ型整流ブ
リッジを介して２次電池に供給するオルタネータの駆動
方法において、 発電機の各相のステータ電圧と２次電池の正極電圧との
大小関係と、前記各相のステータ電圧と２次電池の負極
電圧との大小関係とを同一のタイミングで取り込み、前
記ＭＯＳ型整流ブリッジのハイサイド半導体素子のゲー
トに、各相のステータ電圧が２次電池の正極電圧より高
くなり、且つハイサイド半導体素子の寄生ダイオードの
順バイアスがサブスレッシュホールド電流領域を越えな
い所定の電位になったタイミングで導通となるゲート信
号を印加し、各相のステータ電圧が２次電池の正極電圧
と等しい電圧まで低くなったタイミングで非導通となる
ゲート信号を印加し、前記ＭＯＳ型整流ブリッジのロウ
サイド半導体素子には各相のステータ電圧が２次電池の
負極電圧より低くなり、且つロウサイド半導体素子の寄
生ダイオードの順バイアスがサブスレッシュホールド電
流領域を越えない所定の電位になったタイミングで導通
となるゲート信号を印加し、各相のステータ電圧が２次
電池の負極電圧と等しい電圧まで高くなったタイミング
で非導通となるゲート信号を印加することを特徴とする
オルタネータ用の駆動方法。 - 【請求項２】３相交流発電機の出力をＭＯＳ型整流ブリ
ッジを介して２次電池に供給するオルタネータにおい
て、 該オルタネータがハイサイドＭＯＳＦＥＴと、ロウサイ
ドＭＯＳＦＥＴと、整流器駆動装置とを備えていて、前
記整流器駆動装置が、前記ＭＯＳ型整流ブリッジのハイ
サイドＭＯＳＦＥＴを、各相のステータ電圧と２次電池
の正極電圧とを同一タイミングの大小関係から導通非導
通を判定する判定手段と、該判定手段の出力を含む複数
の入力信号によって導通非導通を決定する論理回路手段
と、該論理回路手段の出力を受けてハイサイドＭＯＳの
ゲートを駆動するドライバ手段とを備えることを特徴と
するオルタネータ。 - 【請求項３】３相交流発電機の出力をＭＯＳ型整流ブリ
ッジを介して２次電池に供給するオルタネータにおい
て、 該オルタネータがハイサイドＭＯＳＦＥＴと、ロウサイ
ドＭＯＳＦＥＴと、整流器駆動装置とを備えていて、前
記整流器駆動装置が、前記ＭＯＳ型整流ブリッジのロウ
サイドＭＯＳＦＥＴを各相のステータ電圧と２次電池の
負極電圧との同一タイミングでの大小関係から導通非導
通を判定する判定手段と、該判定手段の出力を含む複数
の入力信号によって導通非導通を決定する論理回路手段
と、該論理回路手段の出力を受けてロウサイドＭＯＳの
ゲートを駆動するドライバ手段とを備えることを特徴と
するオルタネータ。 - 【請求項４】交流発電機の出力をＭＯＳ型整流ブリッジ
を介して２次電池に供給するオルタネータにおいて、Ｍ
ＯＳ型整流ブリッジのハイサイドＭＯＳは各相のステー
タ電圧と２次電池の正極電圧との同一タイミングでの大
小関係からＭＯＳの導通非導通を判定する判定手段と該
手段の出力及びロウサイド駆動回路の論理回路手段の出
力とによってＭＯＳの導通非導通を決定する決定論理回
路手段と該論理回路手段の出力を受けてハイサイドＭＯ
Ｓのゲートを駆動するドライバ手段とからなる駆動回路
で導通非導通制御されることを特徴とするオルタネー
タ。 - 【請求項５】交流発電機の出力をＭＯＳ型整流ブリッジ
を介して２次電池に供給するオルタネータにおいて、Ｍ
ＯＳ型整流ブリッジのロウサイドＭＯＳは各相のステー
タ電圧と２次電池の負極電圧との同一タイミングでの大
小関係からＭＯＳの導通非導通を判定する判定手段と該
手段の出力及びハイサイド回路の論理回路手段の出力と
によってＭＯＳの導通非導通を決定する決定論理回路手
段と該論理回路手段の出力を受けてロウサイドＭＯＳの
ゲートを駆動するドライバ手段とからなる駆動回路で導
通非導通制御されることを特徴とするオルタネータ。 - 【請求項６】交流発電機の出力をＭＯＳ型整流ブリッジ
を介して２次電池に供給するオルタネータにおいて、Ｍ
ＯＳ型整流ブリッジのハイサイドＭＯＳは各相のステー
タ電圧と２次電池の正極電圧との同一タイミングでの大
小関係からＭＯＳの導通非導通を判定する判定手段と該
手段の出力及び他の相のハイサイド駆動回路の論理回路
手段の出力とによってＭＯＳの導通非導通を決定する決
定論理回路手段と該論理回路手段の出力を受けてハイサ
イドＭＯＳのゲートを駆動するドライバ手段とからなる
駆動回路で導通非導通制御されることを特徴とするオル
タネータ。 - 【請求項７】交流発電機の出力をＭＯＳ型整流ブリッジ
を介して２次電池に供給するオルタネータにおいて、Ｍ
ＯＳ型整流ブリッジのロウサイドＭＯＳは各相のステー
タ電圧と２次電池の負極電圧との同一タイミングでの大
小関係からＭＯＳの導通非導通を判定する判定手段と該
手段の出力及び他の相のロウサイド駆動回路の論理回路
手段の出力とによってＭＯＳの導通非導通を決定する決
定論理回路手段と該論理回路手段の出力を受けてロウサ
イドＭＯＳのゲートを駆動するドライバ手段とからなる
駆動回路で導通非導通制御されることを特徴とするオル
タネータ。 - 【請求項８】交流発電機の出力をＭＯＳ型整流ブリッジ
を介して２次電池に供給するオルタネータにおいて、Ｍ
ＯＳ型整流ブリッジのハイサイドＭＯＳは各相のステー
タ電圧と２次電池の正極電圧との同一タイミングでの大
小関係からＭＯＳの導通非導通を判定する判定手段と該
手段の出力，自分の相のロウサイド駆動回路の論理回路
手段の出力及び他の相のハイサイド駆動回路の論理回路
手段の出力とによってＭＯＳの導通非導通を決定する決
定論理回路手段と該論理回路手段の出力を受けてハイサ
イドＭＯＳのゲートを駆動するドライバ手段とからなる
駆動回路で導通非導通制御されることを特徴とするオル
タネータ。 - 【請求項９】交流発電機の出力をＭＯＳ型整流ブリッジ
を介して２次電池に供給するオルタネータにおいて、Ｍ
ＯＳ型整流ブリッジのロウサイドＭＯＳは各相のステー
タ電圧と２次電池の負極電圧との同一タイミングでの大
小関係からＭＯＳの導通非導通を判定する判定手段と該
手段の出力，自分の相のハイサイド駆動回路の論理回路
手段の出力及び他の相のロウサイド駆動回路の論理回路
手段の出力とによってＭＯＳの導通非導通を決定する決
定論理回路手段と該論理回路手段の出力を受けてハイサ
イドＭＯＳのゲートを駆動するドライバ手段とからなる
駆動回路で導通非導通制御されることを特徴とするオル
タネータ。 - 【請求項１０】交流発電機の出力をＭＯＳ型整流ブリッ
ジを介して２次電池に供給するオルタネータにおいて、
ＭＯＳ型整流ブリッジのハイサイドＭＯＳは各相のステ
ータ電圧と２次電池の正極電圧との同一タイミングでの
大小関係からＭＯＳの導通非導通を判定する判定手段と
該手段の出力を含む複数の入力信号によってＭＯＳの導
通非導通を決定する決定論理回路手段と該論理回路手段
の出力を受けてハイサイドＭＯＳのゲートを駆動するド
ライバ手段とからなる駆動回路で導通非導通制御され、
ＭＯＳ型整流ブリッジのロウサイドＭＯＳは各相のステ
ータ電圧と２次電池の負極電圧との同一タイミングでの
大小関係からＭＯＳの導通非導通を判定する判定手段と
該手段の出力を含む複数の入力信号によってＭＯＳの導
通非導通を決定する決定論理回路手段と該論理回路手段
の出力を受けてロウサイドＭＯＳのゲートを駆動するド
ライバ手段とからなる駆動回路で導通非導通制御され、
上記ハイサイド論理回路手段とロウサイド論理回路手段
の両方又はどちらか一方の論理回路手段に整流ＭＯＳを
強制的に導通にする入力機能を持つことを特徴とするオ
ルタネータ。 - 【請求項１１】交流発電機の出力をＭＯＳ型整流ブリッ
ジを介して２次電池に供給するオルタネータにおいて、
ＭＯＳ型整流ブリッジのハイサイドＭＯＳは各相のステ
ータ電圧と２次電池の正極電圧との同一タイミングでの
大小関係からＭＯＳの導通非導通を判定する判定手段と
該手段の出力を含む複数の入力信号によってＭＯＳの導
通非導通を決定する決定論理回路手段と該論理回路手段
の出力を受けてハイサイドＭＯＳのゲートを駆動するド
ライバ手段とからなる駆動回路で導通非導通制御され、
ＭＯＳ型整流ブリッジのロウサイドＭＯＳは各相のステ
ータ電圧と２次電池の負極電圧との同一タイミングでの
大小関係からＭＯＳの導通非導通を判定する判定手段と
該手段の出力を含む複数の入力信号によってＭＯＳの導
通非導通を決定する決定論理回路手段と該論理回路手段
の出力を受けてロウサイドＭＯＳのゲートを駆動するド
ライバ手段とからなる駆動回路で導通非導通制御され、
上記ハイサイド論理回路手段とロウサイド論理回路手段
の両方又はどちらか一方の論理回路手段に整流ＭＯＳを
強制的に非導通にする入力機能を持つことを特徴とする
オルタネータ。 - 【請求項１２】交流発電機の出力をＭＯＳ型整流ブリッ
ジを介して２次電池に供給するオルタネータにおいて、
ＭＯＳ型整流ブリッジのハイサイドＭＯＳは各相のステ
ータ電圧と２次電池の正極電圧との同一タイミングでの
大小関係からＭＯＳの導通非導通を判定する判定手段と
該手段の出力を含む複数の入力信号によってＭＯＳの導
通非導通を決定する決定論理回路手段と該論理回路手段
の出力を受けてハイサイドＭＯＳのゲートを駆動するド
ライバ手段とからなる駆動回路で導通非導通制御され、
ＭＯＳ型整流ブリッジのロウサイドＭＯＳは各相のステ
ータ電圧と２次電池の負極電圧との同一タイミングでの
大小関係からＭＯＳの導通非導通を判定する判定手段と
該手段の出力を含む複数の入力信号によってＭＯＳの導
通非導通を決定する決定論理回路手段と該論理回路手段
の出力を受けてロウサイドＭＯＳのゲートを駆動するド
ライバ手段とからなる駆動回路で導通非導通制御され、
上記ハイサイド論理回路手段とロウサイド論理回路手段
の両方又はどちらか一方の論理回路手段に整流ＭＯＳを
強制的に導通にする入力機能と強制的に非導通にする入
力機能を合わせ持つことを特徴とするオルタネータ。 - 【請求項１３】交流発電機の出力をＭＯＳ型整流ブリッ
ジを介して２次電池に供給するオルタネータにおいて、
ＭＯＳ型整流ブリッジのハイサイドＭＯＳは各相のステ
ータ電圧と２次電池の正極電圧との同一タイミングでの
大小関係からＭＯＳの導通非導通を判定する判定手段と
該手段の出力を含む複数の入力信号によってＭＯＳの導
通非導通を決定する決定論理回路手段と該論理回路手段
の出力を受けてハイサイドＭＯＳのゲートを駆動するド
ライバ手段とからなる駆動回路で導通非導通制御され、
ＭＯＳ型整流ブリッジのロウサイドＭＯＳは各相のステ
ータ電圧と２次電池の負極電圧との同一タイミングでの
大小関係からＭＯＳの導通非導通を判定する判定手段と
該手段の出力を含む複数の入力信号によってＭＯＳの導
通非導通を決定する決定論理回路手段と該論理回路手段
の出力を受けてロウサイドＭＯＳのゲートを駆動するド
ライバ手段とからなる駆動回路で導通非導通制御され、
上記ハイサイドドライバ手段とロウサイドドライバ手段
の両方の出力を入力しハイサイド駆動回路とロウサイド
駆動回路の故障を判定する論理回路手段を新たに設けた
ことを特徴とするオルタネータ。 - 【請求項１４】交流発電機の出力をＭＯＳ型整流ブリッ
ジを介して２次電池に供給するオルタネータにおいて、
ＭＯＳ型整流ブリッジのハイサイドＭＯＳは各相のステ
ータ電圧と２次電池の正極電圧との同一タイミングでの
大小関係からＭＯＳの導通非導通を判定する判定手段と
該手段の出力を含む複数の入力信号によってＭＯＳの導
通非導通を決定する決定論理回路手段と該論理回路手段
の出力を受けてハイサイドＭＯＳのゲートを駆動するド
ライバ手段とからなる駆動回路で導通非導通制御される
であって上記のステータ電圧はハイサイドステータ電圧
取り込み手段を介して上記のＭＯＳ導通非導通判定手段
に入力され、上記の２次電池正極電圧はハイサイド２次
電池電圧取り込み手段を介して上記のＭＯＳ導通非導通
判定手段に入力されることを特徴とするオルタネータ。 - 【請求項１５】請求項１４において、ハイサイドステー
タ電圧取り込み手段は所定電位のシフトダウン回路で構
成され、２次電池正極電圧取り込み手段は所定電位のシ
フトダウン回路と可変電位のシフトダウン回路との直列
接続体で構成することを特徴とするオルタネータ。 - 【請求項１６】交流発電機の出力をＭＯＳ型整流ブリッ
ジを介して２次電池に供給するオルタネータにおいて、
ＭＯＳ型整流ブリッジのロウサイドＭＯＳは各相のステ
ータ電圧と２次電池の負極電圧との同一タイミングでの
大小関係からＭＯＳの導通非導通を判定する判定手段と
該手段の出力を含む複数の入力信号によってＭＯＳの導
通非導通を決定する決定論理回路手段と該論理回路手段
の出力を受けてロウサイドＭＯＳのゲートを駆動するド
ライバ手段とからなる駆動回路で導通非導通制御される
であって上記のステータ電圧はロウサイドステータ電圧
取り込み手段を介して上記のＭＯＳ導通非導通判定手段
に入力され、上記の２次電池負極電圧はロウサイド２次
電池電圧取り込み手段を介して上記のＭＯＳ導通非導通
判定手段に入力されることを特徴とするオルタネータ。 - 【請求項１７】請求項１６において、ロウサイドステー
タ電圧取り込み手段は所定電位のシフトアップ回路で構
成され、２次電池負極電圧取り込み手段は可変電位のシ
フトアップ回路で構成することを特徴とするオルタネー
タ。 - 【請求項１８】交流発電機の出力をＭＯＳ型整流ブリッ
ジを介して２次電池に供給するオルタネータにおいて、
ＭＯＳ型整流ブリッジのハイサイドＭＯＳは各相のステ
ータ電圧と２次電池の正極電圧との同一タイミングでの
大小関係からＭＯＳの導通非導通を判定する判定手段と
該手段の出力を含む複数の入力信号によってＭＯＳの導
通非導通を決定する決定論理回路手段と該論理回路手段
の出力を受けてハイサイドＭＯＳのゲートを駆動するド
ライバ手段とからなる駆動回路で導通非導通制御され、
ＭＯＳ型整流ブリッジのロウサイドＭＯＳは各相のステ
ータ電圧と２次電池の負極電圧との同一タイミングでの
大小関係からＭＯＳの導通非導通を判定する判定手段と
該手段の出力を含む複数の入力信号によってＭＯＳの導
通非導通を決定する決定論理回路手段と該論理回路手段
の出力を受けてロウサイドＭＯＳのゲートを駆動するド
ライバ手段とからなる駆動回路で導通非導通制御され、
上記ハイサイド論理回路手段とロウサイド論理回路手段
の両方又はどちらか一方の論理回路手段に整流ＭＯＳを
強制的に非導通にする入力機能を合わせ持たせその入力
としてＰＷＭ信号を供給することを特徴とするオルタネ
ータ。 - 【請求項１９】交流発電機の出力をＭＯＳ型整流ブリッ
ジを介して２次電池に供給するオルタネータにおいて、
ＭＯＳ型整流ブリッジのハイサイドＭＯＳは外部信号の
論理レベルによってＭＯＳの導通非導通を判定する判定
手段と該手段の出力を含む複数の入力信号によってＭＯ
Ｓの導通非導通を決定する決定論理回路手段と該論理回
路手段の出力を受けてハイサイドＭＯＳのゲートを駆動
するドライバ手段とからなる駆動回路で導通非導通制御
され、ＭＯＳ型整流ブリッジのロウサイドＭＯＳは外部
信号の論理レベルによってＭＯＳの導通非導通を判定す
る判定手段と該手段の出力を含む複数の入力信号によっ
てＭＯＳの導通非導通を決定する決定論理回路手段と該
論理回路手段の出力を受けてロウサイドＭＯＳのゲート
を駆動するドライバ手段とからなる駆動回路で導通非導
通制御されることを特徴とするオルタネータ。 - 【請求項２０】交流発電機の出力をＭＯＳ型整流ブリッ
ジを介して２次電池に供給するオルタネータにおいて、
交流発電機のステータ電圧をＭＯＳ型整流ブリッジと別
設された整流回路で直流電圧に変換し、その電圧の大小
を判定して過電圧及び又は不足電圧を判定して前記ＭＯ
Ｓ型整流ブリッジの駆動回路を制御することを特徴とす
るオルタネータ。 - 【請求項２１】交流発電機と２次電池の正極と負極間に
設けられたＭＯＳＦＥＴ型整流ブリッジとＭＯＳＦＥＴ
型整流ブリッジの導通非導通を制御するブリッジ制御装
置からなるオルタネータであって、該ブリッジ制御装置
は発電機の各相に対応してハイサイドＭＯＳＦＥＴとロ
ウサイドＭＯＳＦＥＴのそれぞれのオン，オフを判定す
る判定回路と判定回路の出力の妥当性を判断してオン，
オフを決定する決定論理回路手段とＭＯＳＦＥＴ駆動バ
ッファとを少なくとも含む１チップ集積回路で構成する
ことを特徴とするＭＯＳ整流型オルタネータ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001259122A JP3950653B2 (ja) | 2001-08-29 | 2001-08-29 | Ｍｏｓ整流装置の駆動方法 |
| JP2006152960A JP4284333B2 (ja) | 2001-08-29 | 2006-06-01 | Ｍｏｓ整流型オルタネータ |
| JP2006152961A JP4248564B2 (ja) | 2001-08-29 | 2006-06-01 | Ｍｏｓ整流型オルタネータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001259122A JP3950653B2 (ja) | 2001-08-29 | 2001-08-29 | Ｍｏｓ整流装置の駆動方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006152961A Division JP4248564B2 (ja) | 2001-08-29 | 2006-06-01 | Ｍｏｓ整流型オルタネータ |
| JP2006152960A Division JP4284333B2 (ja) | 2001-08-29 | 2006-06-01 | Ｍｏｓ整流型オルタネータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003070256A true JP2003070256A (ja) | 2003-03-07 |
| JP3950653B2 JP3950653B2 (ja) | 2007-08-01 |
Family
ID=19086544
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001259122A Expired - Fee Related JP3950653B2 (ja) | 2001-08-29 | 2001-08-29 | Ｍｏｓ整流装置の駆動方法 |
| JP2006152960A Expired - Fee Related JP4284333B2 (ja) | 2001-08-29 | 2006-06-01 | Ｍｏｓ整流型オルタネータ |
| JP2006152961A Expired - Fee Related JP4248564B2 (ja) | 2001-08-29 | 2006-06-01 | Ｍｏｓ整流型オルタネータ |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006152960A Expired - Fee Related JP4284333B2 (ja) | 2001-08-29 | 2006-06-01 | Ｍｏｓ整流型オルタネータ |
| JP2006152961A Expired - Fee Related JP4248564B2 (ja) | 2001-08-29 | 2006-06-01 | Ｍｏｓ整流型オルタネータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (3) | JP3950653B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1684409A2 (en) | 2005-01-19 | 2006-07-26 | Hitachi, Ltd. | MOS rectifying device, driving method thereof, and motor generator and motor vehicle using thereof |
| US7208918B2 (en) | 2004-04-12 | 2007-04-24 | Hitachi, Ltd. | Vehicle rotating electric machine |
| JP2009296807A (ja) * | 2008-06-06 | 2009-12-17 | Hitachi Ltd | 車両用充電発電機およびその整流装置 |
| CN102707761A (zh) * | 2012-06-06 | 2012-10-03 | 重庆三信电子股份有限公司 | 摩托车用单相调压器专用集成电路 |
| KR101226361B1 (ko) | 2011-07-19 | 2013-02-01 | 주식회사 카이테크 | 액티브 브릿지 정류기를 이용하는 자동차용 발전기 |
| CN106849632A (zh) * | 2017-03-13 | 2017-06-13 | 广东美的制冷设备有限公司 | 智能功率模块及其控制方法、空调器 |
| WO2021166186A1 (ja) * | 2020-02-20 | 2021-08-26 | 三菱電機株式会社 | 直流電源装置、冷凍サイクル装置、空気調和機及び冷蔵庫 |
| WO2023105943A1 (ja) * | 2021-12-06 | 2023-06-15 | ローム株式会社 | 信号伝達装置、電子機器、車両 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5494445B2 (ja) * | 2010-11-30 | 2014-05-14 | 株式会社デンソー | 車両用回転電機 |
| JP5447261B2 (ja) * | 2010-07-29 | 2014-03-19 | 株式会社デンソー | 車両用発電機 |
| JP5585270B2 (ja) * | 2010-07-26 | 2014-09-10 | 株式会社デンソー | 車両用発電機 |
| KR20160127441A (ko) * | 2015-04-27 | 2016-11-04 | 이래오토모티브시스템 주식회사 | Ｍｏｓｆｅｔ을 이용한 정류 장치 |
-
2001
- 2001-08-29 JP JP2001259122A patent/JP3950653B2/ja not_active Expired - Fee Related
-
2006
- 2006-06-01 JP JP2006152960A patent/JP4284333B2/ja not_active Expired - Fee Related
- 2006-06-01 JP JP2006152961A patent/JP4248564B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7208918B2 (en) | 2004-04-12 | 2007-04-24 | Hitachi, Ltd. | Vehicle rotating electric machine |
| EP1684409A2 (en) | 2005-01-19 | 2006-07-26 | Hitachi, Ltd. | MOS rectifying device, driving method thereof, and motor generator and motor vehicle using thereof |
| US7541758B2 (en) | 2005-01-19 | 2009-06-02 | Hitachi, Ltd. | MOS rectifying device, driving method thereof, and motor generator and motor vehicle using thereof |
| JP2009296807A (ja) * | 2008-06-06 | 2009-12-17 | Hitachi Ltd | 車両用充電発電機およびその整流装置 |
| KR101226361B1 (ko) | 2011-07-19 | 2013-02-01 | 주식회사 카이테크 | 액티브 브릿지 정류기를 이용하는 자동차용 발전기 |
| CN102707761A (zh) * | 2012-06-06 | 2012-10-03 | 重庆三信电子股份有限公司 | 摩托车用单相调压器专用集成电路 |
| CN106849632A (zh) * | 2017-03-13 | 2017-06-13 | 广东美的制冷设备有限公司 | 智能功率模块及其控制方法、空调器 |
| WO2021166186A1 (ja) * | 2020-02-20 | 2021-08-26 | 三菱電機株式会社 | 直流電源装置、冷凍サイクル装置、空気調和機及び冷蔵庫 |
| JPWO2021166186A1 (ja) * | 2020-02-20 | 2021-08-26 | ||
| JP7233599B2 (ja) | 2020-02-20 | 2023-03-06 | 三菱電機株式会社 | 直流電源装置、冷凍サイクル装置、空気調和機及び冷蔵庫 |
| WO2023105943A1 (ja) * | 2021-12-06 | 2023-06-15 | ローム株式会社 | 信号伝達装置、電子機器、車両 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006230198A (ja) | 2006-08-31 |
| JP2006296199A (ja) | 2006-10-26 |
| JP4284333B2 (ja) | 2009-06-24 |
| JP4248564B2 (ja) | 2009-04-02 |
| JP3950653B2 (ja) | 2007-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4284333B2 (ja) | Ｍｏｓ整流型オルタネータ | |
| US11070046B2 (en) | Short-circuit protection circuit for self-arc-extinguishing type semiconductor element | |
| US5748463A (en) | Generating apparatus for vehicle | |
| US9887650B2 (en) | Inverter device and power steering device | |
| US6917169B2 (en) | Driving circuit for rotating motor in forward and reverse direction | |
| US5539610A (en) | Floating drive technique for reverse battery protection | |
| EP3767315A1 (en) | Short circuit detection and protection for a gate driver circuit and methods of detecting the same using logic analysis | |
| US6271712B1 (en) | Synchronous rectifier and method of operation | |
| US8687327B2 (en) | Electronic system for converting DC voltage into AC voltage | |
| US20040178752A1 (en) | Gate driver ASIC for an automotive starter/alternator | |
| US5216587A (en) | Inverter | |
| JPH06165480A (ja) | インバータの故障診断装置 | |
| US20020015272A1 (en) | Switch device and overcurrent controlling method | |
| US20180248355A1 (en) | Reverse connection protection circuit and load system | |
| US5510943A (en) | Control circuit for power device and level shifting circuit and semiconductor integrated circuit device | |
| US5923210A (en) | High side driver circuit with diagnostic output | |
| JP4388573B2 (ja) | 車両用回転電機装置 | |
| JP4696136B2 (ja) | Ｍｏｓ整流装置 | |
| JP2001045740A (ja) | パワー半導体素子の駆動回路 | |
| JP2003133926A (ja) | 突入電流抑止回路 | |
| US7130169B2 (en) | Short circuit protection for a power isolation device and associated diode | |
| CN112640276A (zh) | 开关的驱动电路 | |
| US7215041B2 (en) | Charging circuit for a frequency converter | |
| JP2019047698A (ja) | 半導体装置 | |
| JP3512746B2 (ja) | 電源回路及び電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040816 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060512 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060512 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070423 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |