WO2021157048A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2021157048A1
WO2021157048A1 PCT/JP2020/004744 JP2020004744W WO2021157048A1 WO 2021157048 A1 WO2021157048 A1 WO 2021157048A1 JP 2020004744 W JP2020004744 W JP 2020004744W WO 2021157048 A1 WO2021157048 A1 WO 2021157048A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching element
switching
turn
time
target
Prior art date
Application number
PCT/JP2020/004744
Other languages
English (en)
French (fr)
Inventor
佑弥 高橋
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to CN202080093720.0A priority Critical patent/CN115004527A/zh
Priority to PCT/JP2020/004744 priority patent/WO2021157048A1/ja
Priority to US17/790,305 priority patent/US20230040345A1/en
Priority to JP2021575547A priority patent/JP7254970B2/ja
Priority to EP20917364.0A priority patent/EP4102702A4/en
Publication of WO2021157048A1 publication Critical patent/WO2021157048A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/13—Modifications for switching at zero crossing
    • H03K17/133—Modifications for switching at zero crossing in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present disclosure relates to a power conversion device including a switching circuit including a plurality of switching elements.
  • a general power conversion device is equipped with a switching circuit including a plurality of switching elements.
  • the capacity of the power conversion device can be increased by connecting the power conversion device itself in parallel or by connecting the switching elements in parallel. However, by connecting a plurality of switching elements in parallel to form a switching circuit, the power conversion device can be increased in capacity.
  • the power conversion device can be made smaller than connecting itself in parallel. Further, the power conversion device is required to be miniaturized and at the same time to reduce the power loss.
  • Patent Document 1 describes a technique for equalizing the current flowing through each switching element by equalizing the sum of self-inductance and mutual inductance in each current path of a plurality of switching elements connected in parallel. There is.
  • Patent Document 2 describes a technique for equalizing the current flowing through each switching element by setting the gate resistance of each switching element to a different value in a plurality of switching elements connected in parallel.
  • the gate resistance is set small in the case of a switching element having a large current path inductance, and the gate resistance is set large in the case of a switching element having a small current path inductance.
  • the switching speed of each switching element becomes a different value according to the respective gate resistance value.
  • Patent Document 3 describes a technique for equalizing the switching loss of each switching element based on the switching characteristics of each switching element measured in advance in a plurality of switching elements connected in parallel.
  • each switching element specifically, the gate voltage value and the switching speed di / dt with the slope of the gate voltage value as parameters are measured in advance.
  • the voltage value of each switching element and the slope of the voltage value are variably controlled based on the switching characteristics measured in advance, so that the switching loss of each switching element is equalized. ..
  • Patent Document 1 variations in various characteristics such as threshold voltage and gate voltage of a plurality of switching elements are not taken into consideration. Therefore, the switching loss of a specific switching element may be significantly increased as compared with the switching loss of other switching elements. Therefore, in Patent Document 1, it is not possible to reduce the "maximum switching loss" in a plurality of switching elements, that is, the maximum value of the switching loss in the plurality of switching elements.
  • Patent Document 2 when the gate resistance value of the switching element is set large, the switching speed becomes slower accordingly, and as a result, the switching loss increases. Further, as in Patent Document 1, variations in various characteristics such as threshold voltage and gate voltage of a plurality of switching elements are not taken into consideration. Therefore, even in Patent Document 2, it is not possible to reduce the "maximum switching loss" in a plurality of switching elements.
  • Patent Document 3 it is expected that the "maximum switching loss" in a plurality of switching elements will be reduced by equalizing the switching losses of the plurality of switching elements.
  • an additional component for variably controlling the gate voltage value and the slope of the gate voltage value is required, which is accompanied by a significant increase in manufacturing cost.
  • the present disclosure is for solving the above-mentioned problems, and even if there are variations in various characteristics of a plurality of switching elements connected in parallel, a plurality of switching elements are not accompanied by an increase in manufacturing man-hours and manufacturing costs. It is an object of the present invention to provide a power conversion device capable of reducing the maximum switching loss in the switching element of the above.
  • the power conversion device controls a switching circuit including M parallel-connected switching elements, which are two or more integers, and the switching operation of the M switching elements, respectively.
  • a control unit for controlling the switching circuit is provided, and the control unit has 1 out of M switching elements for each first set cycle which is an integral multiple of 1 or more of the switching cycle of the switching circuit. Select one or more and less than M first target switching elements and one or more and less than M second target switching elements, respectively, and start the turn-on of the first target switching element during the turn-on operation of the switching circuit.
  • the time is controlled so as to be earlier than the turn-on start time of another switching element other than the first target switching element by the first set time, and the first set time is the turn-on operation of the first target switching element.
  • the turn-off start time of the second target switching element is set to be equal to or longer than the turn-on time of the other switching element other than the second target switching element during the turn-off operation of the switching circuit. It is controlled so as to be delayed by the time, and the second set time is set to be equal to or longer than the turn-off time in the turn-off operation of another switching element other than the second target switching element.
  • the maximum switching loss in the plurality of switching elements is not accompanied by an increase in manufacturing man-hours and manufacturing costs. Can be reduced.
  • FIG. It is a circuit diagram of the power conversion apparatus which concerns on Embodiment 1.
  • FIG. It is a figure which shows the operation waveform when the variation of the threshold voltage of the 1st switching element and the 2nd switching element is not taken into consideration in the control which concerns on a comparative example. It is a figure which shows the operation waveform when the variation of the threshold voltage of the 1st switching element and the 2nd switching element is taken into consideration in the control which concerns on a comparative example. It is a figure which shows the operation waveform in the power conversion apparatus of FIG. 1 when there is no variation in various characteristics of a 1st switching element and a 2nd switching element.
  • FIG. It is a circuit diagram of the power conversion apparatus which concerns on Embodiment 4.
  • FIG. It is a circuit diagram of the power conversion apparatus which concerns on Embodiment 5.
  • FIG. 5 is a configuration diagram showing a case where each function of the power conversion device according to the first to sixth embodiments is realized by a processing circuit which is dedicated hardware. It is a block diagram which showed the case where each function of the power conversion apparatus which concerns on Embodiment 1-6 is realized by the processing circuit provided with a processor and a memory.
  • FIG. 1 is a circuit diagram of the power conversion device 100 according to the first embodiment.
  • the power conversion device 100 includes a switching circuit 110 and a control unit 120.
  • the switching circuit 110 includes a first switching element 101 and a second switching element 102.
  • the first switching element 101 and the second switching element 102 are connected in parallel.
  • the first switching element 101 and the second switching element 102 are self-extinguishing semiconductor elements.
  • the first switching element 101 and the second switching element 102 are Si-MOSFETs (Silicon Metal Oxide Semiconductor Field Effect Transistor).
  • first switching element 101 and the second switching element 102 may be wide bandgap semiconductor elements such as SiC (Silicon Carbide) and GaN (Gallium Nitride).
  • first switching element 101 and the second switching element 102 may be diamond semiconductor elements.
  • the control unit 120 controls the switching circuit 110 by controlling the switching operation of the first switching element 101 and the second switching element 102, respectively.
  • control unit 120 controls the switching operation of the first switching element 101 by controlling the gate signal of the first switching element 101.
  • control unit 120 controls the switching operation of the second switching element 102 by controlling the gate signal of the second switching element 102.
  • FIG. 2 is a diagram showing operation waveforms of the first switching element 101 and the second switching element 102 in the control according to the comparative example.
  • FIG. 2 shows an ideal case in which there is no variation in the characteristics of the two switching elements 101 and 102.
  • the threshold voltage, gate resistance, parasitic inductance of the current path, etc. of both are all the same.
  • the control unit 120 increases both the gate signals of the first switching element 101 and the second switching element 102.
  • the gate-source voltage Vgs1 of the first switching element 101 and the gate-source voltage Vgs2 of the second switching element 102 both start to rise.
  • the gate-source voltage Vgs1 of the first switching element 101 and the gate-source voltage Vgs2 of the second switching element 102 both reach the threshold voltage Vth.
  • the turn-on operation of the first switching element 101 and the second switching element 102 is started together.
  • the drain current Id1 of the first switching element 101 and the drain current Id2 of the second switching element 102 both start to flow.
  • the drain-source voltage Vds common to the first switching element 101 and the second switching element 102 begins to decrease.
  • the drain-source voltage Vds becomes zero.
  • both the turn-on operation of the first switching element 101 and the second switching element 102 is completed. That is, both the first switching element 101 and the second switching element 102 are in a conductive state.
  • switching loss occurs in both the first switching element 101 and the second switching element.
  • the switching losses of both are equal.
  • the switching losses of both are not equal.
  • FIG. 3 is a diagram showing an operation waveform when the variation in the threshold voltages of the two switching elements 101 and 102 is taken into consideration in the control according to the comparative example.
  • the control unit 120 increases both the gate signals of the first switching element 101 and the second switching element 102.
  • the gate-source voltage Vgs1 of the first switching element 101 and the gate-source voltage Vgs2 of the second switching element 102 both start to rise.
  • the gate-source voltage Vgs1 of the first switching element 101 reaches the threshold voltage Vth1.
  • the turn-on operation of the first switching element 101 is started.
  • the drain current Id1 of the first switching element 101 begins to flow, and at the same time, the drain-source voltage Vds begins to decrease.
  • the gate-source voltage Vgs2 of the second switching element 102 has not reached the threshold voltage Vth2. Therefore, the second switching element 102 is in a non-conducting state, and the drain current Id2 is zero.
  • the gate-source voltage Vgs2 of the second switching element 102 reaches the threshold voltage Vth2.
  • the turn-on operation of the second switching element 102 is started, and the drain current Id2 starts to flow.
  • the drain-source voltage Vds is zero. Therefore, the turn-on operation of the second switching element 102 is zero volt switching. Therefore, the switching loss during the turn-on operation of the second switching element 102 is zero.
  • a switching loss occurs in the time from time t1 to time t2.
  • the switching loss Psw of a switching element is proportional to the drain-source voltage and drain current during switching operation.
  • the drain current Id1 of the first switching element 101 in FIG. 3 is twice the drain current Id1 of the second switching element 101 in FIG. Therefore, the switching loss of the first switching element 101 of FIG. 3 is twice the switching loss of the first switching element 101 of FIG.
  • the maximum switching loss Psw_max [W] of the first switching element 101 when the variation in the threshold voltage of the two switching elements 101 and 102 in FIG. 3 is taken into consideration is expressed by the following equation. ..
  • Psw_ref is a switching loss in an ideal case in which variation in the threshold voltage of the two switching elements 101 and 102 in FIG. 2 is not taken into consideration. Further, fsw is the switching frequency of the switching circuit 110.
  • FIG. 4 is a diagram showing operation waveforms of the first switching element 101 and the second switching element 102 in the power conversion device 100 according to the first embodiment.
  • FIG. 4 shows an ideal case in which there is no variation in the characteristics of the two switching elements 101 and 102. This is for facilitating the following description, and the subsequent description given with reference to FIG. 4 can be easily extended even in an actual case where the characteristics of the two switching elements 101 and 102 vary. can do.
  • the number of switching elements is two. However, the following description holds true even when the number of switching elements is three or more.
  • the control unit 120 selects the first switching element 101 as the “first target switching element” from the first switching element 101 and the second switching element 102. Then, the control unit 120 increases the gate signal of the first switching element 101, which is the first target switching element. As a result, the gate-source voltage Vgs1 of the first switching element 101 starts to rise.
  • the gate-source voltage Vgs1 of the first switching element 101 reaches the threshold voltage Vth.
  • the turn-on operation of the first switching element 101 is started.
  • the drain current Id1 of the first switching element 101 begins to flow, and at the same time, the drain-source voltage Vds begins to decrease.
  • the gate-source voltage Vgs2 of the second switching element 102 which is the other switching element other than the first target switching element, remains zero and has not reached the threshold voltage Vth. Therefore, the second switching element 102 is in a non-conducting state, and the drain current Id2 is zero.
  • the control unit 120 increases the gate signal of the second switching element 102.
  • the gate-source voltage Vgs2 of the second switching element 102 starts to rise.
  • the drain current Id1 of the first switching element 101 continues to increase, and at the same time, the drain-source voltage Vds continues to decrease.
  • the gate-source voltage Vgs2 of the second switching element 102 reaches the threshold voltage Vth.
  • the turn-on operation of the second switching element 102 is started, and the drain current Id2 starts to flow.
  • the control unit 120 sets the above-mentioned time t2 so that the turn-on operation of the second switching element 102 is started at the timing when the drain-source voltage Vds becomes zero.
  • the turn-on operation of the second switching element 102 is zero volt switching because the drain-source voltage Vds becomes zero at time t3. Therefore, the switching loss during the turn-on operation of the second switching element 102 is zero.
  • a switching loss occurs in the time from time t1 to time t3.
  • the control unit 120 sets the turn-on start time of the first switching element 101, which is the first target switching element, as the first target during the turn-on operation of the switching circuit 110. It is controlled so as to be earlier than the turn-on start time of the second switching element 102, which is the other switching element that is not the switching element, by the first set time ⁇ T1.
  • the switching loss during the turn-on operation of the second switching element 102 can be reduced to zero.
  • the control unit 120 has selected the first switching element 101 as the first target switching element. Then, in the turn-on operation of the switching circuit 110, the control unit 120 makes the turn-on start time of the first switching element 101 earlier than the turn-on start time of the second switching element 102 by the first set time ⁇ T1. Controlled as.
  • the second switching element 102 may be selected as the first target switching element.
  • the control unit 120 sets the turn-on start time of the second switching element 102 earlier than the turn-on start time of the first switching element 101 by the first set time ⁇ T1 during the turn-on operation of the switching circuit 110. Control to be.
  • the first set time ⁇ 1 is set to be the same as the turn-on time in the turn-on operation of the second switching element 102.
  • the switching loss during the turn-on operation of the first switching element 101 can be reduced to zero.
  • the control unit 120 selects the first switching element 101 as the “second target switching element” from the first switching element 101 and the second switching element 102. Then, the control unit 120 reduces the gate signal of the second switching element 102, which is the other switching element that is not the second target switching element. As a result, the gate-source voltage Vgs2 of the second switching element 102 begins to decrease.
  • the gate-source voltage Vgs1 of the first switching element 101 which is the second target switching element, does not change. Therefore, the first switching element 101 remains in the conductive state.
  • the gate-source voltage Vgs2 of the second switching element 102 falls below the mirror voltage Vplat.
  • the turn-off operation of the second switching element 102 is started.
  • the drain current Id2 of the second switching element 102 begins to decrease.
  • the drain-source voltage Vds remains zero.
  • control unit 120 reduces the gate signal of the first switching element 101. As a result, the gate-source voltage Vgs1 of the first switching element 101 begins to decrease.
  • the gate-source voltage Vgs1 of the first switching element 101 falls below the mirror voltage Vplat.
  • the turn-off operation of the first switching element 101 is started. Specifically, the drain current Id1 of the first switching element 101 begins to decrease, and at the same time, the drain-source voltage Vds begins to increase.
  • the control unit 120 sets the above-mentioned time t5 so that the turn-off operation of the first switching element 101 is completed at the timing when the drain current Id2 becomes zero.
  • the turn-off operation of the second switching element 102 is zero volt switching because the drain-source voltage Vds is zero in the time from time t5 to time t6. Therefore, the switching loss during the turn-off operation of the second switching element 102 is zero.
  • a switching loss occurs in the time from time t6 to time t7.
  • the control unit 120 sets the turn-off start time of the first switching element 101, which is the second target switching element, as the second target during the turn-off operation of the switching circuit 110. It is controlled so as to be later than the turn-off start time of the second switching element 102, which is the other switching element that is not the switching element, by the second set time ⁇ T2.
  • the switching loss during the turn-off operation of the second switching element 102 can be reduced to zero.
  • the control unit 120 has selected the first switching element 101 as the second target switching element. Then, in the turn-off operation of the switching circuit 110, the control unit 120 makes the turn-off start time of the first switching element 102 later than the turn-off start time of the second switching element 102 by the second set time ⁇ T2. Controlled as.
  • the second switching element 102 may be selected as the second target switching element.
  • the control unit 120 delays the turn-off start time of the second switching element 102 by the second set time ⁇ T2 from the turn-off start time of the first switching element 101. Control to be.
  • the second set time ⁇ T2 is set to be the same as the turn-off time in the turn-off operation of the first switching element 101.
  • the switching loss during the turn-off operation of the second switching element 102 can be reduced to zero.
  • FIG. 4 shows only one cycle of the switching operation of the switching circuit 110, that is, one turn-on operation and one turn-off operation. However, in the actual operation of the switching circuit 110, the turn-on operation and the turn-off operation are repeated at a constant cycle.
  • control unit 120 changes the first target switching element and the second target switching element for each first setting cycle TP1 which is an integral multiple of 1 or more of the switching cycle of the switching circuit 110.
  • the first switching element 101 and the second switching element 102 perform the first target switching in the second setting cycle which is an integral multiple of 2 or more of the first setting cycle TP1. Make sure that the number of times they are selected as elements is equal.
  • control unit 120 has the first switching element 101 and the second switching element 102 as the second target. Make sure that the number of times they are selected as switching elements is equal.
  • T is the switching cycle of the switching circuit 110.
  • the first target switching element and the second target switching element are the same.
  • the first switching element 101 is selected as the first target switching element and the second target switching element. Further, in the second cycle, the second switching element 102 is selected as the first target switching element and the second target switching element. After that, this is repeated.
  • T is the switching cycle of the switching circuit 110.
  • the first target switching element and the second target switching element are not the same.
  • the first switching element 101 is selected as the first target switching element, and the second switching element 102 is selected as the second target switching element. Further, in the third cycle and the fourth cycle, the second switching element 102 is selected as the first target switching element, and the first switching element 101 is selected as the second target switching element.
  • the first switching element 101 and the second switching element 102 are selected as the first target switching elements at the same number of times, and the first switching element 101 and the second switching element are switched.
  • the number of times the element 102 is selected as the second target switching element is also the same.
  • Psw_ref is a switching loss in an ideal case in which variation in the threshold voltage of the two switching elements 101 and 102 in FIG. 2 is not taken into consideration. Further, fsw is the switching frequency of the switching circuit 110.
  • the maximum switching losses Psw_max and new in the two switching elements 101 and 102 are the maximum switching losses Psw_max according to the comparative example. It is 1/2 of.
  • the first set time ⁇ T1 is set to be equal to the turn-on time in the turn-on operation of the first target switching element.
  • the second set time ⁇ T2 is set to be equal to the turn-off time in the turn-off operation of the other switching element that is not the second target switching element.
  • the first set time ⁇ T1 is set to be equal to or longer than the turn-on time in the turn-on operation of the first target switching element.
  • the second set time ⁇ T2 is set to be equal to or longer than the turn-off time in the turn-off operation of the other switching element that is not the second target switching element.
  • FIG. 7 is a diagram showing operating waveforms of the first switching element 101 and the second switching element 102 in an actual case where various characteristics of the two switching elements 101 and 102 are uneven.
  • the first switching element 101 is selected as the first target switching element and the second target switching element.
  • the power conversion device 100 by setting the first set time ⁇ T1 and the second set time ⁇ T2 as described above, there are variations in various characteristics of the two switching elements 101 and 102. Even in this case, the maximum switching loss in the two switching elements 101 and 102 can be reduced.
  • the turn-on time and turn-off time of a general switching element is about several tens of nanoseconds. Therefore, the first set time ⁇ T1 and the second set time ⁇ T2 in FIG. 7 are about several nanoseconds. Therefore, in one cycle of FIG. 7, the time during which only the first switching element 101 is in the conductive state is about several nanoseconds.
  • the drive frequency of a general power converter is about several tens of kHz to several hundreds of kHz. Therefore, in one cycle of FIG. 7, the total time for the first switching element 101 to be in the conductive state is about several microseconds. Therefore, the effect of the increase in conduction loss during a time of several nanoseconds when only the first switching element 101 is in a conductive state is negligible.
  • the control unit 120 is the first target switching element from the two switching elements 101 and 102 for each first setting cycle TP1. And the second target switching element are selected respectively.
  • the first setting cycle TP1 is an integral multiple of 1 or more of the switching cycle T of the switching circuit 110.
  • control unit 120 has one or more and M out of M switching elements for each first set cycle TP1 which is an integral multiple of 1 or more of the switching cycle T of the switching circuit 110. Less than one first target switching element and one or more and less than M second target switching elements are selected, respectively. At this time, the first target switching element and the second target switching element may be the same or different.
  • the control unit 120 has a first set time ⁇ T1 in which the turn-on start time of the first target switching element is larger than the turn-on start time of another switching element other than the first target switching element. Control to be as fast as possible. However, the first set time ⁇ T1 is set to be equal to or longer than the turn-on time in the turn-on operation of the first target switching element.
  • the control unit 120 sets the turn-off start time of the second target switching element to be second than the turn-off start time of another switching element other than the second target switching element. It is controlled so as to be delayed by the time ⁇ T2.
  • the second set time ⁇ T2 is set to be equal to or longer than the turn-off time in the turn-off operation of another switching element other than the second target switching element.
  • the power conversion device 100 Due to the above characteristics, in the power conversion device 100 according to the first embodiment, even if there are variations in various characteristics of the plurality of switching elements connected in parallel, a plurality of power conversion devices 100 do not increase in manufacturing man-hours and manufacturing costs. The maximum switching loss in the switching element of the above can be reduced.
  • the heat generation of the power conversion device 100 is suppressed by reducing the maximum switching loss in the plurality of switching elements. As a result, it is possible to reduce the size and cost of the cooler (not shown) mounted on the power conversion device 100.
  • each of the plurality of switching elements switches to the first target.
  • the number of times they are selected as the element is the same, and the number of times they are selected as the second target switching element is also the same.
  • the switching loss of each switching element can be equalized.
  • FIG. 8 is an equivalent circuit diagram in consideration of the parasitic inductance of the current path in the power conversion device 200 according to the second embodiment.
  • the power conversion device 200 includes a switching circuit 210 and a control unit 220.
  • L1 to L4 in FIG. 8 are parasitic inductances existing in the board pattern of the switching circuit 210, the current path of the bus bar, and the like.
  • Patent Document 1 it is necessary to devise the layout of the switching circuit in order to make the sum of the self-inductance and the mutual inductance equal in each current path of the plurality of switching elements. As a result, the length of the current path is lengthened, the size of the circuit is increased, and the degree of freedom in layout is reduced.
  • the control unit 220 sets the second setting cycle TP2 based on the parasitic inductance of the current paths of the two switching elements 101 and 102, respectively.
  • Each of the two switching elements 101 and 102 determines the number of times it is selected as the first target switching element and the number of times it is selected as the second target switching element.
  • control unit 220 selects each of the two switching elements 101 and 102 as the first target switching element and the second target switching element in the second setting cycle TP2. The number of times is selected to cancel the conduction loss difference based on the parasitic inductance difference between the two.
  • the conduction loss of each switching element is equalized without causing an increase in the length of the current path, an increase in the size of the circuit, a decrease in the degree of freedom in layout, and the like. can do.
  • FIG. 9 is a circuit diagram of the power conversion device 300 according to the third embodiment.
  • the power conversion device 300 includes a switching circuit 310, a control unit 320, a first temperature detector 301, and a second temperature detector 302.
  • the first temperature detector 301 detects the temperature of the first switching element 101 or the temperature around it.
  • the second temperature detector 302 detects the temperature of the second switching element 102 or the temperature around it.
  • the temperatures of the two switching elements 101 and 102 may differ significantly due to the cooling capacity of a cooler (not shown), thermal interference from other heat-generating components (not shown), and the like. be. Further, the temperatures of the two switching elements 101 and 102 may be significantly different due to the variation in the conduction loss of the two switching elements 101 and 102.
  • the control unit 320 has a second switching element 101 and 102, respectively, based on the temperature detected by the first temperature detector 301 and the second temperature detector 302, respectively. The number of times of selection as one target switching element and the number of times of selection as a second target switching element are determined.
  • control unit 320 selects each of the two switching elements 101 and 102 as the first target switching element and the second target switching element in the second setting cycle TP2. The number of times is determined so that the hot switching element is selected more as the first target switching element and the second target switching element.
  • the temperature of each switching element can be equalized.
  • FIG. 10 is a circuit diagram of the power conversion device 400 according to the fourth embodiment.
  • the power conversion device 400 includes a switching circuit 410, a control unit 420, a first current detector 401, a second current detector 402, and a voltage detector 403.
  • the first current detector 401 detects the drain current Id1 of the first switching element 101.
  • the second current detector 402 detects the drain current Id2 of the second switching element 102.
  • the voltage detector 403 detects a common drain-source voltage Vds in the two switching elements 101 and 102.
  • the control unit 420 determines the end time of the first set time ⁇ T1 as a time when the drain-source voltage Vds detected by the voltage detector 403 falls below a predetermined voltage threshold value.
  • the drain current of the other switching element that is not the second target switching element detected by the first current detector 401 or the second current detector 402 is lower than the predetermined current threshold value. As the time, the end time of the second set time ⁇ T2 is determined.
  • the power conversion device 400 according to the fourth embodiment, only the first target switching element or the second target switching element is in a conductive state by appropriately adjusting the voltage threshold and the current threshold.
  • the time to become can be shortened as much as possible.
  • the operating waveforms of the two switching elements 101 and 102 can be brought close to the operating waveform of FIG. 4 of the first embodiment described above.
  • FIG. 11 is a circuit diagram of the power conversion device 500 according to the fifth embodiment.
  • the power conversion device 500 includes a switching circuit 510 and a control unit 520.
  • the switching circuit 510 includes first to third switching elements 101 to 103 connected in parallel.
  • FIG. 12 is a diagram showing operation waveforms of the first to third switching elements 101 to 103 in the power conversion device 500 according to the fifth embodiment. However, FIG. 12 shows an ideal case in which there is no variation in the characteristics of the three switching elements 101 to 103.
  • Vgs1 to Vgs3 are gate-source voltages of the switching elements 101 to 103. Further, Id1 to Id3 are drain currents of the switching elements 101 to 103.
  • the basic behavior is the same.
  • the drain currents Id1 to Id3 of the switching elements 101 to 103 are the total currents in the conduction time from the time t3 to the time t5, respectively. It is 1/3
  • the turn-on start time of the first switching element 101 which is the first target switching element
  • the second switching element 102 and the third switching which are other switching elements other than the first target switching element.
  • the first set time ⁇ T1 is earlier than the turn-on start time of the element 103. In this case, the switching loss of the second switching element 102 and the third switching element 103 during the turn-on operation becomes zero.
  • the switching loss during the turn-on operation of the first switching element 101 and the third switching element 103 It becomes zero.
  • the switching loss during the turn-on operation of the first switching element 101 and the second switching element 102 becomes zero.
  • the turn-off start time of the first switching element 101 which is the second target switching element
  • the second switching element 102 and the third switching which are other switching elements that are not the second target switching elements.
  • the second set time ⁇ T2 is later than the turn-off start time of the element 103. In this case, the switching loss during the turn-off operation of the second switching element 102 and the third switching element 103 becomes zero.
  • the switching loss during the turn-off operation of the first switching element 101 and the third switching element 103 is increased. It becomes zero.
  • the switching loss during the turn-off operation of the first switching element 101 and the second switching element 102 becomes zero.
  • the switching loss of a plurality of switching elements can be equalized and the maximum switching loss can be reduced.
  • the maximum switching loss is reduced to 1/2 in the first embodiment described above
  • the maximum switching loss is one-third because the number of switching elements is three. Is reduced to.
  • FIG. 13 is a circuit diagram of the power conversion device 600 according to the sixth embodiment.
  • the power conversion device 600 includes a switching circuit 610 and a control unit 620.
  • the switching circuit 610 includes first to fourth switching elements 101 to 104 connected in parallel.
  • FIG. 14 is a diagram showing operation waveforms of the first to fourth switching elements 101 to 104 in the power conversion device 600 according to the sixth embodiment. However, FIG. 14 shows an ideal case in which there is no variation in the characteristics of the four switching elements 101 to 104.
  • Vgs1 to Vgs4 are gate-source voltages of the switching elements 101 to 104. Further, Id1 to Id4 are drain currents of the switching elements 101 to 104.
  • the basic behavior is the same.
  • the drain currents Id1 to Id4 of the switching elements 101 to 104 are the total currents in the conduction time from the time t3 to the time t5, respectively. It is 1/4.
  • the turn-on start time of the first switching element 101 which is the first target switching element
  • the second to fourth switching elements 102 to 104 which are other switching elements that are not the first target switching elements.
  • the first set time ⁇ T1 is earlier than the turn-on start time of. In this case, the switching loss during the turn-on operation of the second to fourth switching elements 102 to 104 becomes zero.
  • the turn-off start time of the first switching element 101 which is the second target switching element
  • the second to fourth switching elements 102 to 104 which are other switching elements that are not the second target switching elements.
  • the second set time ⁇ T2 is later than the turn-off start time of. In this case, the switching loss during the turn-off operation of the second to fourth switching elements 102 to 104 becomes zero.
  • the switching loss of a plurality of switching elements can be equalized and the maximum switching loss can be reduced.
  • the maximum switching loss is reduced to 1/4.
  • the number of switching elements selected as the first target switching element may be two or more. Specifically, assuming that the number of switching elements connected in parallel is M, the number of the first target switching elements may be one or more and less than M.
  • the number of switching elements selected as the second target switching element may be two or more. Specifically, assuming that the number of switching elements connected in parallel is M, the number of the second target switching elements may be one or more and less than M.
  • FIG. 15 shows an example in which two switching elements 101 and 102 are selected as the first target switching element and the second target switching element from the four switching elements 101 to 104 connected in parallel.
  • the operation of the four switching elements 101 to 104 can be controlled by the two gate signals.
  • the driver IC Integrated Circuit
  • the number of driver ICs can be reduced by reducing the number of gate signals required for controlling the switching element.
  • the power conversion device can be miniaturized and reduced in cost.
  • Each function in the power conversion device according to the above-described first to sixth embodiments is realized by a processing circuit.
  • the processing circuit that realizes each function may be dedicated hardware or a processor that executes a program stored in the memory.
  • FIG. 16 is a configuration diagram showing a case where each function of the power conversion device according to the first to sixth embodiments is realized by a processing circuit 4000 which is dedicated hardware.
  • FIG. 17 is a configuration diagram showing a case where each function of the power conversion device according to the first to sixth embodiments is realized by a processing circuit 5000 including a processor 5001 and a memory 5002.
  • the processing circuit 4000 may be, for example, a single circuit, a composite circuit, a programmed processor, a parallel programmed processor, an ASIC (Application Specific Integrated Circuit), or an FPGA (Field Programmable Gate Array). ), Or a combination of these.
  • the functions of each part of the power conversion device may be realized by individual processing circuits 4000, or the functions of each part may be collectively realized by processing circuits 4000.
  • the processing circuit is the processor 5001
  • the functions of each part of the power conversion device are realized by software, firmware, or a combination of software and firmware.
  • the software and firmware are written as programs and stored in memory 5002.
  • the processor 5001 realizes the functions of each part by reading and executing the program stored in the memory 5002. That is, the power conversion device includes a memory 5002 for storing a program in which each of the above-mentioned controls will be executed as a result when executed by the processing circuit 5000.
  • the memory 5002 is, for example, a RAM (Random Access Memory), a ROM (Read Only Memory), a flash memory, an EPROM (Erasable Programmable Read Only Memory), an EPROM (Electric Memory), etc. This applies to sexual or volatile semiconductor memories. Further, magnetic disks, flexible disks, optical disks, compact disks, mini disks, DVDs, and the like also fall under the memory 2002.
  • the processing circuit can realize the functions of the above-mentioned parts by hardware, software, firmware, or a combination thereof.

Abstract

電力変換装置の制御部は、第１の設定周期毎に、並列接続された複数のスイッチング素子の中から、第１の対象スイッチング素子および第２の対象スイッチング素子をそれぞれ選択する。制御部は、スイッチング回路のターンオン動作時において、第１の対象スイッチング素子のターンオン開始時刻が、第１の対象スイッチング素子でない他のスイッチング素子のターンオン開始時刻よりも、第１の設定時間だけ早くなるように制御する。制御部は、スイッチング回路のターンオフ動作時において、第２の対象スイッチング素子のターンオフ開始時刻が、第２の対象スイッチング素子でない他のスイッチング素子のターンオフ開始時刻よりも、第２の設定時間だけ遅くなるように制御する。

Description

電力変換装置
　本開示は、複数のスイッチング素子を含むスイッチング回路を備える電力変換装置に関する。
　一般的な電力変換装置は、複数のスイッチング素子を含むスイッチング回路を備えている。電力変換装置の大容量化は、電力変換装置自体の並列接続、もしくはスイッチング素子の並列接続によって実現可能であるが、複数のスイッチング素子を並列接続してスイッチング回路を構成することにより、電力変換装置自体を並列接続するよりも電力変換装置を小型化することができる。また、電力変換装置では、小型化と同時に電力損失の低減が求められる。
　特許文献１には、並列接続された複数のスイッチング素子のそれぞれの電流経路において、自己インダクタンスと相互インダクタンスとの和を等しくすることによって、各スイッチング素子を流れる電流を均等化する技術が記載されている。
　また、特許文献２には、並列接続された複数のスイッチング素子において、各スイッチング素子のゲート抵抗を異なる値に設定することによって、各スイッチング素子を流れる電流を均等化する技術が記載されている。
　特許文献２では、電流経路のインダクタンスが大きいスイッチング素子の場合には、ゲート抵抗は小さく設定され、電流経路のインダクタンスが小さいスイッチング素子の場合には、ゲート抵抗は大きく設定される。各スイッチング素子のスイッチング速度は、それぞれのゲート抵抗値に応じて異なる値となる。
　また、特許文献３では、並列接続された複数のスイッチング素子において、事前に測定された各スイッチング素子のスイッチング特性に基づいて、各スイッチング素子のスイッチング損失を均等化する技術が記載されている。
　特許文献３では、各スイッチング素子のスイッチング特性、具体的にはゲート電圧値およびゲート電圧値の傾きをパラメータとするスイッチング速度ｄｉ／ｄｔが事前に測定される。各スイッチング素子の実際の動作時には、事前に測定されたスイッチング特性に基づいて、各スイッチング素子の電圧値および電圧値の傾きが可変制御されることによって、各スイッチング素子のスイッチング損失が均等化される。
特開２０１９－２９４５７号公報 特開２００５－２６１０３５号公報 特開２０１８－８２５８７号公報
　特許文献１および２では、各スイッチング素子を流れる電流が均等化されることにより、各スイッチング素子の導通損失が均等化される。結果として、複数のスイッチング素子における導通損失の最大値が低減されることが予想される。
　しかしながら、特許文献１では、複数のスイッチング素子の閾値電圧、ゲート電圧等の諸特性のばらつきまでは考慮されていない。そのため、特定のスイッチング素子のスイッチング損失が、他のスイッチング素子のスイッチング損失に比べて、突出して増大してしまう可能性がある。そのため、特許文献１では、複数のスイッチング素子における「最大スイッチング損失」、すなわち複数のスイッチング素子におけるスイッチング損失の最大値を低減することはできない。
　また、特許文献２では、スイッチング素子のゲート抵抗値を大きく設定した場合には、それに応じてスイッチング速度が遅くなるため、結果としてスイッチング損失が増大してしまう。また、特許文献１と同様に、複数のスイッチング素子の閾値電圧、ゲート電圧等の諸特性のばらつきまでは考慮されていない。そのため、特許文献２でも、複数のスイッチング素子における「最大スイッチング損失」を低減することはできない。
　また、特許文献３では、複数のスイッチング素子のスイッチング損失が均等化されることにより、複数のスイッチング素子における「最大スイッチング損失」が低減されることが予想される。しかしながら、特許文献３では、各スイッチング素子のスイッチング特性を事前に測定する必要があり、これは製造工数の大幅な増加を伴う。また、特許文献３では、ゲート電圧値およびゲート電圧値の傾きを可変制御するための追加部品が必要であり、これは製造コストの大幅な増加を伴う。
　本開示は、上記のような課題を解決するためのものであり、並列接続された複数のスイッチング素子の諸特性にばらつきが存在する場合でも、製造工数および製造コストの増加を伴うことなく、複数のスイッチング素子における最大スイッチング損失を低減することができる、電力変換装置を提供することを目的とする。
　上記の課題を解決するために、本開示に係る電力変換装置は、２以上の整数であるＭ個の並列接続されたスイッチング素子を含むスイッチング回路と、Ｍ個のスイッチング素子のスイッチング動作をそれぞれ制御することによって、スイッチング回路を制御する制御部とを備え、制御部は、スイッチング回路のスイッチング周期の１以上の整数倍である第１の設定周期毎に、Ｍ個のスイッチング素子の中から、１個以上かつＭ個未満の第１の対象スイッチング素子および１個以上かつＭ個未満の第２の対象スイッチング素子をそれぞれ選択し、スイッチング回路のターンオン動作時において、第１の対象スイッチング素子のターンオン開始時刻が、第１の対象スイッチング素子でない他のスイッチング素子のターンオン開始時刻よりも、第１の設定時間だけ早くなるように制御し、第１の設定時間は、第１の対象スイッチング素子のターンオン動作におけるターンオン時間以上に設定され、スイッチング回路のターンオフ動作時において、第２の対象スイッチング素子のターンオフ開始時刻が、第２の対象スイッチング素子でない他のスイッチング素子のターンオフ開始時刻よりも、第２の設定時間だけ遅くなるように制御し、第２の設定時間は、第２の対象スイッチング素子でない他のスイッチング素子のターンオフ動作におけるターンオフ時間以上に設定される。
　本開示に係る電力変換装置によれば、並列接続された複数のスイッチング素子の諸特性にばらつきが存在する場合でも、製造工数および製造コストの増加を伴うことなく、複数のスイッチング素子における最大スイッチング損失を低減することができる。
実施の形態１に係る電力変換装置の回路図である。 比較例に係る制御において、第１のスイッチング素子および第２のスイッチング素子の閾値電圧のばらつきを考慮しない場合の動作波形を示す図である。 比較例に係る制御において、第１のスイッチング素子および第２のスイッチング素子の閾値電圧のばらつきを考慮した場合の動作波形を示す図である。 図１の電力変換装置における、第１のスイッチング素子および第２のスイッチング素子の諸特性にばらつきが存在しない場合の動作波形を示す図である。 図１の電力変換装置における、第１の設定周期ＴＰ１＝Ｔ、第２の設定周期ＴＰ２＝２×Ｔの場合の例である。 図１の電力変換装置における、第１の設定周期ＴＰ１＝２×Ｔ、第２の設定周期ＴＰ２＝４×Ｔの場合の例である。 図１の電力変換装置における、第１のスイッチング素子および第２のスイッチング素子の諸特性にばらつきが存在する場合の動作波形を示す図である。 実施の形態２に係る電力変換装置における、電流経路の寄生インダクタンスを考慮した等価回路図である。 実施の形態３に係る電力変換装置の回路図である。 実施の形態４に係る電力変換装置の回路図である。 実施の形態５に係る電力変換装置の回路図である。 図１１の電力変換装置における、第１～第３のスイッチング素子の動作波形を示す図である。 実施の形態６に係る電力変換装置の回路図である。 図１３の電力変換装置における、第１～第４のスイッチング素子の動作波形の第１の例を示す図である。 図１３の電力変換装置における、第１～第４のスイッチング素子の動作波形の第２の例を示す図である。 実施の形態１～６に係る電力変換装置の各機能を専用のハードウェアである処理回路で実現する場合を示した構成図である。 実施の形態１～６に係る電力変換装置の各機能をプロセッサおよびメモリを備えた処理回路より実現する場合を示した構成図である。
　以下、添付図面を参照して、本開示の実施の形態について、詳細に説明する。ただし、以下に示す実施の形態は一例であり、これらの実施の形態によって、本開示が限定されるものではない。
　実施の形態１．
　図１は、実施の形態１に係る電力変換装置１００の回路図である。電力変換装置１００は、スイッチング回路１１０と、制御部１２０とを備えている。
　スイッチング回路１１０は、第１のスイッチング素子１０１と、第２のスイッチング素子１０２とを含んでいる。第１のスイッチング素子１０１と第２のスイッチング素子１０２とは、並列接続されている。
　第１のスイッチング素子１０１および第２のスイッチング素子１０２は、自己消弧型の半導体素子である。例えば、第１のスイッチング素子１０１および第２のスイッチング素子１０２は、Ｓｉ－ＭＯＳＦＥＴ（Ｓｉｌｉｃｏｎ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）である。
　また、第１のスイッチング素子１０１および第２のスイッチング素子１０２は、ＳｉＣ（Ｓｉｌｉｃｏｎ　Ｃａｒｂｉｄｅ）、ＧａＮ（Ｇａｌｌｉｕｍ　Ｎｉｔｒｉｄｅ）等のワイドバンドギャップ半導体素子であってもよい。あるいは、第１のスイッチング素子１０１および第２のスイッチング素子１０２は、ダイヤモンド半導体素子であってもよい。
　制御部１２０は、第１のスイッチング素子１０１および第２のスイッチング素子１０２のスイッチング動作をそれぞれ制御することによって、スイッチング回路１１０を制御する。
　詳細には、制御部１２０は、第１のスイッチング素子１０１のゲート信号を制御することによって、第１のスイッチング素子１０１のスイッチング動作を制御する。
　また、制御部１２０は、第２のスイッチング素子１０２のゲート信号を制御することによって、第２のスイッチング素子１０２のスイッチング動作を制御する。
　まず、本実施の形態１に係る電力変換装置１００の動作を説明するのに先立って、比較例に係る制御における、図１のスイッチング回路１１０の動作について、図２および図３を参照して説明する。
　図２は、比較例に係る制御における、第１のスイッチング素子１０１および第２のスイッチング素子１０２の動作波形を示す図である。ただし、図２は、２つのスイッチング素子１０１および１０２の諸特性にばらつきが存在しない理想的な場合のものである。２つのスイッチング素子１０１および１０２の諸特性にばらつきが存在しない場合には、両者の閾値電圧、ゲート抵抗、電流経路の寄生インダクタンス等は、全て同一である。
　図２の時刻ｔ０において、制御部１２０は、第１のスイッチング素子１０１および第２のスイッチング素子１０２のゲート信号を、ともに増加させていく。これにより、第１のスイッチング素子１０１のゲート－ソース電圧Ｖｇｓ１および第２のスイッチング素子１０２のゲート－ソース電圧Ｖｇｓ２が、ともに立ち上がり始める。
　時刻ｔ１において、第１のスイッチング素子１０１のゲート－ソース電圧Ｖｇｓ１および第２のスイッチング素子１０２のゲート－ソース電圧Ｖｇｓ２が、ともに閾値電圧Ｖｔｈに到達する。
　これにより、第１のスイッチング素子１０１および第２のスイッチング素子１０２のターンオン動作が、ともに開始される。具体的には、第１のスイッチング素子１０１のドレイン電流Ｉｄ１および第２のスイッチング素子１０２のドレイン電流Ｉｄ２が、ともに流れ始める。同時に、第１のスイッチング素子１０１と第２のスイッチング素子１０２とで共通のドレイン－ソース電圧Ｖｄｓが下降し始める。
　時刻ｔ２において、ドレイン－ソース電圧Ｖｄｓがゼロになる。これにより、第１のスイッチング素子１０１および第２のスイッチング素子１０２のターンオン動作が、ともに完了する。すなわち、第１のスイッチング素子１０１および第２のスイッチング素子１０２が、ともに導通状態になる。
　時刻ｔ１から時刻ｔ２までの時間において、第１のスイッチング素子１０１および第２のスイッチング素子では、ともにスイッチング損失が発生する。このとき、２つのスイッチング素子１０１および１０２の諸特性にばらつきが存在しない理想的な場合には、両者のスイッチング損失は等しくなる。しかしながら、両者の諸特性にばらつきが存在する実際の場合には、両者のスイッチング損失は等しくならない。
　図３は、比較例に係る制御において、２つのスイッチング素子１０１および１０２の閾値電圧のばらつきを考慮した場合における動作波形を示す図である。
　図３の時刻ｔ０において、制御部１２０は、第１のスイッチング素子１０１および第２のスイッチング素子１０２のゲート信号を、ともに増加させていく。これにより、第１のスイッチング素子１０１のゲート－ソース電圧Ｖｇｓ１および第２のスイッチング素子１０２のゲート－ソース電圧Ｖｇｓ２が、ともに立ち上がり始める。
　時刻ｔ１において、第１のスイッチング素子１０１のゲート－ソース電圧Ｖｇｓ１が閾値電圧Ｖｔｈ１に到達する。これにより、第１のスイッチング素子１０１のターンオン動作が開始される。具体的には、第１のスイッチング素子１０１のドレイン電流Ｉｄ１が流れ始め、同時にドレイン－ソース電圧Ｖｄｓが下降し始める。
　この時、第２のスイッチング素子１０２のゲート－ソース電圧Ｖｇｓ２は、閾値電圧Ｖｔｈ２に到達していない。そのため、第２のスイッチング素子１０２は非導通状態であり、ドレイン電流Ｉｄ２はゼロである。
　時刻ｔ２において、第２のスイッチング素子１０２のゲート－ソース電圧Ｖｇｓ２が閾値電圧Ｖｔｈ２に到達する。これにより、第２のスイッチング素子１０２のターンオン動作が開始され、ドレイン電流Ｉｄ２が流れ始める。
　この時、ドレイン－ソース電圧Ｖｄｓはゼロになっている。そのため、第２のスイッチング素子１０２のターンオン動作は、ゼロボルトスイッチングとなる。したがって、第２のスイッチング素子１０２のターンオン動作時のスイッチング損失はゼロである。
　これに対して、第１のスイッチング素子１０１では、時刻ｔ１から時刻ｔ２までの時間において、スイッチング損失が発生する。一般的に、スイッチング素子のスイッチング損失Ｐｓｗは、スイッチング動作時のドレイン－ソース電圧およびドレイン電流に比例する。
　ここで、図３の２つのスイッチング素子１０１および１０２の閾値電圧のばらつきを考慮した場合と、図２の２つのスイッチング素子１０１および１０２の閾値電圧のばらつきを考慮しない理想的な場合とを、比較してみる。
　時刻ｔ１から時刻ｔ２までの時間において、図３の第１のスイッチング素子１０１のドレイン電流Ｉｄ１は、図２の第２のスイッチング素子１０１のドレイン電流Ｉｄ１の２倍になっている。したがって、図３の第１のスイッチング素子１０１のスイッチング損失は、図２の第１のスイッチング素子１０１のスイッチング損失の２倍になる。
　上記を考慮すると、図３の２つのスイッチング素子１０１および１０２の閾値電圧のばらつきを考慮した場合における、第１のスイッチング素子１０１の最大スイッチング損失Ｐｓｗ＿ｍａｘ［Ｗ］は、次式のように表される。
　　Ｐｓｗ＿ｍａｘ＝２×Ｐｓｗ＿ｒｅｆ×ｆｓｗ　　　　　　　　（１）
　上式において、Ｐｓｗ＿ｒｅｆは、図２の２つのスイッチング素子１０１および１０２の閾値電圧のばらつきを考慮しない理想的な場合におけるスイッチング損失である。また、ｆｓｗは、スイッチング回路１１０のスイッチング周波数である。
　次に、本実施の形態１に係る電力変換装置１００の動作について、図４～図６を参照して説明する。
　図４は、本実施の形態１に係る電力変換装置１００における、第１のスイッチング素子１０１および第２のスイッチング素子１０２の動作波形を示す図である。
　ただし、図４は、２つのスイッチング素子１０１および１０２の諸特性にばらつきが存在しない理想的な場合のものである。これは以降の説明を容易にするためであり、図４を参照して行われる以降の説明は、２つのスイッチング素子１０１および１０２の諸特性にばらつきが存在する実際の場合についても、容易に拡張することができる。
　また、図４では、スイッチング素子の数は２個である。しかしながら、以降の説明は、スイッチング素子の数が３個以上の場合についても、同様に成立する。
　まず、スイッチング回路１１０のターンオン動作について説明する。図４の時刻ｔ０において、制御部１２０は、第１のスイッチング素子１０１および第２のスイッチング素子１０２の中から、第１のスイッチング素子１０１を「第１の対象スイッチング素子」として選択する。そして、制御部１２０は、第１の対象スイッチング素子である第１のスイッチング素子１０１のゲート信号を増加させていく。これにより、第１のスイッチング素子１０１のゲート－ソース電圧Ｖｇｓ１が立ち上がり始める。
　時刻ｔ１において、第１のスイッチング素子１０１のゲート－ソース電圧Ｖｇｓ１が閾値電圧Ｖｔｈに到達する。これにより、第１のスイッチング素子１０１のターンオン動作が開始される。具体的には、第１のスイッチング素子１０１のドレイン電流Ｉｄ１が流れ始め、同時にドレイン－ソース電圧Ｖｄｓが下降し始める。
　この時、第１の対象スイッチング素子でない他方のスイッチング素子である第２のスイッチング素子１０２のゲート－ソース電圧Ｖｇｓ２はゼロのままであり、閾値電圧Ｖｔｈに到達していない。そのため、第２のスイッチング素子１０２は非導通状態であり、ドレイン電流Ｉｄ２はゼロである。
　時刻ｔ２において、制御部１２０は、第２のスイッチング素子１０２のゲート信号を増加させていく。これにより、第２のスイッチング素子１０２のゲート－ソース電圧Ｖｇｓ２が立ち上がり始める。この時、第１のスイッチング素子１０１のドレイン電流Ｉｄ１は増加し続け、同時にドレイン－ソース電圧Ｖｄｓは下降し続ける。
　時刻ｔ３において、第２のスイッチング素子１０２のゲート－ソース電圧Ｖｇｓ２が閾値電圧Ｖｔｈに到達する。これにより、第２のスイッチング素子１０２のターンオン動作が開始され、ドレイン電流Ｉｄ２が流れ始める。
　この時、ドレイン－ソース電圧Ｖｄｓはゼロになっている。換言すれば、制御部１２０は、ドレイン－ソース電圧Ｖｄｓがゼロになるタイミングで、第２のスイッチング素子１０２のターンオン動作が開始されるように、前述した時刻ｔ２を設定する。
　第２のスイッチング素子１０２のターンオン動作は、時刻ｔ３でドレイン－ソース電圧Ｖｄｓがゼロになっているため、ゼロボルトスイッチングとなる。したがって、第２のスイッチング素子１０２のターンオン動作時のスイッチング損失はゼロである。
　これに対して、第１のスイッチング素子１０１では、時刻ｔ１から時刻ｔ３までの時間において、スイッチング損失が発生する。
　ここで、スイッチング素子のゲート－ソース電圧の上昇が開始される時刻を「ターンオン開始時刻」と定義する。したがって、第１のスイッチング素子１０１のターンオン開始時刻は、時刻ｔ０である。また、第２のスイッチング素子１０２のターンオン開始時刻は、時刻ｔ２である。さらに、第１の設定時間ΔＴ１＝ｔ２－ｔ０と定義する。
　上記の用語によってこれまでの動作を要約すると、制御部１２０は、スイッチング回路１１０のターンオン動作時において、第１の対象スイッチング素子である第１のスイッチング素子１０１のターンオン開始時刻が、第１の対象スイッチング素子でない他方のスイッチング素子である第２のスイッチング素子１０２のターンオン開始時刻よりも、第１の設定時間ΔＴ１だけ早くなるように制御する。
　ただし、第１の設定時間ΔＴ１＝ｔ２－ｔ０は、第１の対象スイッチング素子である第１のスイッチング素子１０１のターンオン動作におけるターンオン時間ｔ３－ｔ１と同一になるように設定される。これにより、第２のスイッチング素子１０２のターンオン動作時のスイッチング損失をゼロにすることができる。
　なお、図４では、制御部１２０は、第１のスイッチング素子１０１を第１の対象スイッチング素子として選択した。そして、制御部１２０は、スイッチング回路１１０のターンオン動作時において、第１のスイッチング素子１０１のターンオン開始時刻が、第２のスイッチング素子１０２のターンオン開始時刻よりも、第１の設定時間ΔＴ１だけ早くなるように制御した。
　これに替えて、第２のスイッチング素子１０２を第１の対象スイッチング素子として選択してもよい。この場合、制御部１２０は、スイッチング回路１１０のターンオン動作時において、第２のスイッチング素子１０２のターンオン開始時刻が、第１のスイッチング素子１０１のターンオン開始時刻よりも、第１の設定時間ΔＴ１だけ早くなるように制御する。
　また、この場合、第１の設定時間Δ１は、第２のスイッチング素子１０２のターンオン動作におけるターンオン時間と同一になるように設定される。これにより、第１のスイッチング素子１０１のターンオン動作時のスイッチング損失をゼロにすることができる。
　続いて、スイッチング回路１１０のターンオフ時の動作について説明する。図４の時刻ｔ４において、制御部１２０は、第１のスイッチング素子１０１および第２のスイッチング素子１０２の中から、第１のスイッチング素子１０１を「第２の対象スイッチング素子」として選択する。そして、制御部１２０は、第２の対象スイッチング素子でない他方のスイッチング素子である第２のスイッチング素子１０２のゲート信号を減少させていく。これにより、第２のスイッチング素子１０２のゲート－ソース電圧Ｖｇｓ２が下降し始める。
　この時、第２の対象スイッチング素子である第１のスイッチング素子１０１のゲート－ソース電圧Ｖｇｓ１は変化しない。そのため、第１のスイッチング素子１０１は、導通状態のままである。
　時刻ｔ５において、第２のスイッチング素子１０２のゲート－ソース電圧Ｖｇｓ２がミラー電圧Ｖｐｌａｔを下回る。これにより、第２のスイッチング素子１０２のターンオフ動作が開始される。具体的には、第２のスイッチング素子１０２のドレイン電流Ｉｄ２が減少し始める。ただし、ドレイン－ソース電圧Ｖｄｓはゼロのままである。
　また、時刻ｔ５において、制御部１２０は、第１のスイッチング素子１０１のゲート信号を減少させていく。これにより、第１のスイッチング素子１０１のゲート－ソース電圧Ｖｇｓ１が下降し始める。
　時刻ｔ６において、第１のスイッチング素子１０１のゲート－ソース電圧Ｖｇｓ１がミラー電圧Ｖｐｌａｔを下回る。これにより、第１のスイッチング素子１０１のターンオフ動作が開始される。具体的には、第１のスイッチング素子１０１のドレイン電流Ｉｄ１が減少し始め、同時にドレイン－ソース電圧Ｖｄｓが上昇し始める。
　この時、第２のスイッチング素子１０２のターンオフ動作が完了し、ドレイン電流Ｉｄ２はゼロになっている。換言すれば、制御部１２０は、ドレイン電流Ｉｄ２がゼロになるタイミングで、第１のスイッチング素子１０１のターンオフ動作が完了するように、前述した時刻ｔ５を設定する。
　時刻ｔ７において、第１のスイッチング素子１０１のターンオフ動作が完了し、ドレイン電流Ｉｄ１がゼロになる。
　第２のスイッチング素子１０２のターンオフ動作は、時刻ｔ５から時刻ｔ６までの時間において、ドレイン－ソース電圧Ｖｄｓがゼロであるため、ゼロボルトスイッチングとなる。したがって、第２のスイッチング素子１０２のターンオフ動作時のスイッチン損失はゼロである。
　これに対して、第１のスイッチング素子１０１では、時刻ｔ６から時刻ｔ７までの時間において、スイッチング損失が発生する。
　ここで、スイッチング素子のゲート－ソース電圧の下降が開始される時刻を「ターンオフ開始時刻」と定義する。したがって、第２のスイッチング素子１０２のターンオフ開始時刻は、時刻ｔ４である。また、第１のスイッチング素子１０１のターンオフ開始時刻は、時刻ｔ５である。さらに、第２の設定時間ΔＴ２＝ｔ５－ｔ４と定義する。
　上記の用語によってこれまでの動作を要約すると、制御部１２０は、スイッチング回路１１０のターンオフ動作時において、第２の対象スイッチング素子である第１のスイッチング素子１０１のターンオフ開始時刻が、第２の対象スイッチング素子でない他方のスイッチング素子である第２のスイッチング素子１０２のターンオフ開始時刻よりも、第２の設定時間ΔＴ２だけ遅くなるように制御する。
　ただし、第２の設定時間ΔＴ２＝ｔ５－ｔ４は、第２の対象スイッチング素子でない他方のスイッチング素子である第２のスイッチング素子１０２のターンオフ動作のターンオフ時間ｔ６－ｔ５と同一になるように設定される。これにより、第２のスイッチング素子１０２のターンオフ動作時のスイッチング損失をゼロにすることができる。
　なお、図４では、制御部１２０は、第１のスイッチング素子１０１を第２の対象スイッチング素子として選択した。そして、制御部１２０は、スイッチング回路１１０のターンオフ動作時において、第１のスイッチング素子１０２のターンオフ開始時刻が、第２のスイッチング素子１０２のターンオフ開始時刻よりも、第２の設定時間ΔＴ２だけ遅くなるように制御した。
　これに替えて、第２のスイッチング素子１０２を第２の対象スイッチング素子として選択してもよい。この場合、制御部１２０は、スイッチング回路１１０のターンオフ動作時において、第２のスイッチング素子１０２のターンオフ開始時刻が、第１のスイッチング素子１０１のターンオフ開始時刻よりも、第２の設定時間ΔＴ２だけ遅くなるように制御する。
　また、この場合、第２の設定時間ΔＴ２は、第１のスイッチング素子１０１のターンオフ動作におけるターンオフ時間と同一になるように設定される。これにより、第２のスイッチング素子１０２のターンオフ動作時のスイッチング損失をゼロにすることができる。
　なお、図４では、スイッチング回路１１０のスイッチング動作の１周期、すなわち１回のターンオン動作および１回のターンオフ動作のみが記載されている。しかしながら、実際のスイッチング回路１１０の動作では、ターンオン動作およびターンオフ動作が一定の周期で繰り返されることになる。
　そのため、制御部１２０は、スイッチング回路１１０のスイッチング周期の１以上の整数倍である第１の設定周期ＴＰ１毎に、第１の対象スイッチング素子および第２の対象スイッチング素子をそれぞれ変更する。
　また、好ましくは、制御部１２０は、第１の設定周期ＴＰ１の２以上の整数倍である第２の設定周期において、第１のスイッチング素子１０１および第２のスイッチング素子１０２が第１の対象スイッチング素子として選択される回数が等しくなるようにする。
　同様に、好ましくは、制御部１２０は、第１の設定周期ＴＰ１の２以上の整数倍である第２の設定周期において、第１のスイッチング素子１０１および第２のスイッチング素子１０２が第２の対象スイッチング素子として選択される回数が等しくなるようにする。
　図５は、第１の設定周期ＴＰ１＝Ｔ、第２の設定周期ＴＰ２＝２×Ｔの場合の例である。ただし、Ｔはスイッチング回路１１０のスイッチング周期である。図５では、第１の対象スイッチング素子と第２の対象スイッチング素子とは、同一である。
　図５では、１周期目において、第１のスイッチング素子１０１が第１の対象スイッチング素子および第２の対象スイッチング素子として選択される。また、２周期目において、第２のスイッチング素子１０２が第１の対象スイッチング素子および第２の対象スイッチング素子として選択される。以降、これが繰り返される。
　図６は、第１の設定周期ＴＰ１＝２×Ｔ、第２の設定周期ＴＰ２＝４×Ｔの場合の例である。ただし、Ｔはスイッチング回路１１０のスイッチング周期である。図６では、第１の対象スイッチング素子と第２の対象スイッチング素子とは、同一ではない。
　図６では、１周期目および２周期目において、第１のスイッチング素子１０１が第１の対象スイッチング素子として選択され、第２のスイッチング素子１０２が第２の対象スイッチング素子として選択される。また、３周期目および４周期目において、第２のスイッチング素子１０２が第１の対象スイッチング素子として選択され、第１のスイッチング素子１０１が第２の対象スイッチング素子として選択される。
　上記のように制御することによって、第２の設定周期ＴＰ２において、第１のスイッチング素子１０１および第２のスイッチング素子１０２におけるスイッチング損失を均等化することができる。
　引き続き、第２の設定周期ＴＰ２において、第１のスイッチング素子１０１および第２のスイッチング素子１０２が第１の対象スイッチング素子として選択される回数が等しく、かつ第１のスイッチング素子１０１および第２のスイッチング素子１０２が第２の対象スイッチング素子として選択される回数も等しい場合について考える。
　この時、２つのスイッチング素子１０１および１０２における、最大スイッチング損失Ｐｓｗ＿ｍａｘ，ｎｅｗ［Ｗ］は、次式のように表される。
　　Ｐｓｗ＿ｍａｘ，ｎｅｗ＝２×Ｐｓｗ＿ｒｅｆ×ｆｓｗ×（１／２）　　　　　　　　　　　　　　　　　　　　　　　　　（２）　
　上式において、Ｐｓｗ＿ｒｅｆは、図２の２つのスイッチング素子１０１および１０２の閾値電圧のばらつきを考慮しない理想的な場合におけるスイッチング損失である。また、ｆｓｗは、スイッチング回路１１０のスイッチング周波数である。
　式（２）と式（１）を比較すると、本実施の形態１に係る電力変換装置１００では、２つのスイッチング素子１０１および１０２における最大スイッチング損失Ｐｓｗ＿ｍａｘ，ｎｅｗは、比較例に係る最大スイッチング損失Ｐｓｗ＿ｍａｘの１／２になっている。
　ただし、以上の説明は、２つのスイッチング素子１０１および１０２の閾値電圧、ゲート抵抗、電流経路の寄生インダクタンス等の諸特性が等しいと仮定する理想的な場合のものであった。そのため、第１の設定時間ΔＴ１は、第１の対象スイッチング素子のターンオン動作におけるターンオン時間と等しくなるように設定された。また、第２の設定時間ΔＴ２は、第２の対象スイッチング素子でない他方のスイッチング素子のターンオフ動作におけるターンオフ時間と等しくなるように設定された。
　しかしながら、先述したように実際の場合には、２つのスイッチング素子１０１および１０２の閾値電圧、ゲート抵抗、電流経路の寄生インダクタンス等の諸特性にばらつきが存在する。
　これに対応するために、本実施の形態１では、第１の設定時間ΔＴ１を、第１の対象スイッチング素子のターンオン動作におけるターンオン時間以上に設定する。また、第２の設定時間ΔＴ２を、第２の対象スイッチング素子でない他方のスイッチング素子のターンオフ動作におけるターンオフ時間以上に設定する。このように設定することによって、２つのスイッチング素子１０１および１０２の諸特性のばらつきを吸収することができる。
　図７は、２つのスイッチング素子１０１および１０２の諸特性にばらつきが存在する実際の場合における、第１のスイッチング素子１０１および第２のスイッチング素子１０２の動作波形を示す図である。図７では、第１のスイッチング素子１０１が第１の対象スイッチング素子および第２の対象スイッチング素子として選択されている。
　図７において、第１の設定時間ΔＴ１＝ｔ３－ｔ０は、第１の対象スイッチング素子である第１のスイッチング素子１０１のターンオン動作におけるターンオン時間ｔ２－ｔ１よりも長く設定されている。
　また、第２の設定時間ΔＴ２＝ｔ７－ｔ５は、第２の対象スイッチング素子でない他方のスイッチング素子である第２のスイッチング素子１０２のターンオフ動作におけるターンオフ時間ｔ８－ｔ６よりも長く設定されている。
　本実施の形態１に係る電力変換装置１００では、第１の設定時間ΔＴ１および第２の設定時間ΔＴ２を上記のように設定することによって、２つのスイッチング素子１０１および１０２の諸特性にばらつきが存在する場合でも、２つのスイッチング素子１０１および１０２における最大スイッチング損失を低減することができる。
　なお、図７では、時刻ｔ２から時刻ｔ４までの時間、および時刻ｔ８から時刻ｔ９までの時間において、第１のスイッチング素子１０１のみが導通状態になっている。そのため、これらの時間における第１のスイッチング素子１０１の導通損失の増大が懸念される。
　しかしながら、一般的なスイッチング素子のターンオン時間およびターンオフ時間は、数十ナノ秒程度である。そのため、図７における第１の設定時間ΔＴ１および第２の設定時間ΔＴ２は、数ナノ秒程度である。したがって、図７の１周期において、第１のスイッチング素子１０１のみが導通状態になる時間は、数ナノ秒程度である。
　また、一般的な電力変換装置の駆動周波数は、数十ｋＨｚから数百ｋＨｚ程度である。そのため、図７の１周期において、第１のスイッチング素子１０１が導通状態になる総時間は、数マイクロ秒程度である。したがって、第１のスイッチング素子１０１のみが導通状態になる数ナノ秒程度の時間における導通損失の増大の影響はごく僅かである。
　以上説明したように、本実施の形態１に係る電力変換装置１００において、制御部１２０は、第１の設定周期ＴＰ１毎に、２つのスイッチング素子１０１および１０２の中から、第１の対象スイッチング素子および第２の対象スイッチング素子をそれぞれ選択する。ただし、第１の設定周期ＴＰ１は、スイッチング回路１１０のスイッチング周期Ｔの１以上の整数倍である。
　より一般的には、制御部１２０は、スイッチング回路１１０のスイッチング周期Ｔの１以上の整数倍である第１の設定周期ＴＰ１毎に、Ｍ個のスイッチング素子の中から、１個以上かつＭ個未満の第１の対象スイッチング素子および１個以上かつＭ個未満の第２の対象スイッチング素子をそれぞれ選択する。この際、第１の対象スイッチング素子と第２の対象スイッチング素子とは、同一であってもよいし、異なっていてもよい。
　制御部１２０は、スイッチング回路１１０のターンオン動作時において、第１の対象スイッチング素子のターンオン開始時刻が、第１の対象スイッチング素子でない他のスイッチング素子のターンオン開始時刻よりも、第１の設定時間ΔＴ１だけ早くなるように制御する。ただし、第１の設定時間ΔＴ１は、第１の対象スイッチング素子のターンオン動作におけるターンオン時間以上に設定される。
　また、制御部１２０は、スイッチング回路１１０のターンオフ動作時において、第２の対象スイッチング素子のターンオフ開始時刻が、第２の対象スイッチング素子でない他のスイッチング素子のターンオフ開始時刻よりも、第２の設定時間ΔＴ２だけ遅くなるように制御する。ただし、第２の設定時間ΔＴ２は、第２の対象スイッチング素子でない他のスイッチング素子のターンオフ動作におけるターンオフ時間以上に設定される。
　上記の特徴によって、本実施の形態１に係る電力変換装置１００では、並列接続される複数のスイッチング素子の諸特性にばらつきが存在する場合でも、製造工数および製造コストの増加を伴うことなく、複数のスイッチング素子における最大スイッチング損失を低減することができる。
　また、複数のスイッチング素子における最大スイッチング損失が低減されることにより、電力変換装置１００の発熱が抑制される。結果として、電力変換装置１００に搭載される図示しない冷却器の小型化および低コスト化も可能になる。
　さらに近年では、ＳｉＣ、ＧａＮ等の高速スイッチング可能なスイッチング素子を用いた電力変換装置の高周波駆動化が進められている。スイッチング素子の導通損失は、駆動周波数が高周波になると概ね不変である。これに対して、スイッチング素子のスイッチング損失は、駆動周波数に比例して増加する。したがって、複数のスイッチング素子における最大スイッチング損失を低減可能であることは、非常に有利である。
　また、本実施の形態１に係る電力変換装置１００では、第１の設定周期ＴＰ１の２以上の整数倍である第２の設定周期ＴＰ２において、複数のスイッチング素子のそれぞれが、第１の対象スイッチング素子として選択される回数は全て等しく、かつ第２の対象スイッチング素子として選択される回数も全て等しい。これにより、各スイッチング素子のスイッチング損失を均等化することができる。
　実施の形態２．
　図８は、実施の形態２に係る電力変換装置２００における、電流経路の寄生インダクタンスを考慮した等価回路図である。電力変換装置２００は、スイッチング回路２１０と、制御部２２０とを備えている。図８のＬ１～Ｌ４は、スイッチング回路２１０の基板パターン、バスバー等の電流経路に存在する寄生インダクタンスである。
　先述した特許文献１では、複数のスイッチング素子のそれぞれの電流経路において、自己インダクタンスと相互インダクタンスとの和を等しくすることによって、各スイッチング素子を流れる電流を均等化していた。
　しかしながら、特許文献１では、複数のスイッチング素子のそれぞれの電流経路において、自己インダクタンスと相互インダクタンスとの和を等しくするために、スイッチング回路のレイアウトを工夫する必要がある。結果として、電流経路の長大化、回路の大型化、レイアウトの自由度の低下等を招くことになる。
　これに対して、本実施の形態２に係る電力変換装置２００では、制御部２２０は、２つのスイッチング素子１０１および１０２のそれぞれの電流経路の寄生インダクタンスに基づいて、第２の設定周期ＴＰ２において、２つのスイッチング素子１０１および１０２のそれぞれが、第１の対象スイッチング素子として選択される回数および第２の対象スイッチング素子として選択される回数を決定する。
　詳細には、制御部２２０は、第２の設定周期ＴＰ２において、２つのスイッチング素子１０１および１０２のそれぞれが、第１の対象スイッチング素子として選択される回数および第２の対象スイッチング素子として選択される回数を、両者の寄生インダクタンス差分に基づく導通損失差を打ち消すように選択する。
　上記の特徴によって、本実施の形態２に係る電力変換装置２００では、電流経路の長大化、回路の大型化、レイアウトの自由度の低下等を招くことなく、各スイッチング素子の導通損失を均等化することができる。
　実施の形態３．
　図９は、実施の形態３に係る電力変換装置３００の回路図である。電力変換装置３００は、スイッチング回路３１０と、制御部３２０と、第１の温度検出器３０１と、第２の温度検出器３０２とを備えている。
　第１の温度検出器３０１は、第１のスイッチング素子１０１の温度またはその周辺の温度を検出する。第２の温度検出器３０２は、第２のスイッチング素子１０２の温度またはその周辺の温度を検出する。
　スイッチング回路３１０の内部または周辺のレイアウトによっては、図示しない冷却器の冷却能力、図示しない他の発熱部品からの熱干渉等に起因して、２つのスイッチング素子１０１および１０２の温度が大きく異なる場合がある。また、２つのスイッチング素子１０１および１０２の導通損失のばらつきに起因して、２つのスイッチング素子１０１および１０２の温度が大きく異なる場合もある。
　制御部３２０は、第１の温度検出器３０１および第２の温度検出器３０２によってそれぞれ検出される温度に基づいて、第２の設定周期ＴＰ２において、２つのスイッチング素子１０１および１０２のそれぞれが、第１の対象スイッチング素子として選択される回数および第２の対象スイッチング素子として選択される回数を決定する。
　詳細には、制御部３２０は、第２の設定周期ＴＰ２において、２つのスイッチング素子１０１および１０２のそれぞれが、第１の対象スイッチング素子として選択される回数および第２の対象スイッチング素子として選択される回数を、温度の高いスイッチング素子がより多く第１の対象スイッチング素子および第２の対象スイッチング素子として選択されるように決定する。
　上記の特徴によって、本実施の形態３に係る電力変換装置３００では、各スイッチング素子の温度を均等化することができる。
　実施の形態４．
　図１０は、実施の形態４に係る電力変換装置４００の回路図である。電力変換装置４００は、スイッチング回路４１０と、制御部４２０と、第１の電流検出器４０１と、第２の電流検出器４０２と、電圧検出器４０３とを備えている。
　第１の電流検出器４０１は、第１のスイッチング素子１０１のドレイン電流Ｉｄ１を検出する。
　第２の電流検出器４０２は、第２のスイッチング素子１０２のドレイン電流Ｉｄ２を検出する。
　電圧検出器４０３は、２つのスイッチング素子１０１および１０２において共通のドレイン－ソース電圧Ｖｄｓを検出する。
　制御部４２０は、電圧検出器４０３によって検出されるドレイン－ソース電圧Ｖｄｓが予め決定される電圧閾値を下回る時刻として、第１の設定時間ΔＴ１の終了時刻を決定する。
　また、制御部４２０は、第１の電流検出器４０１または第２の電流検出器４０２によって検出される第２の対象スイッチング素子でない他方のスイッチング素子のドレイン電流が、予め決定される電流閾値を下回る時刻として、第２の設定時間ΔＴ２の終了時刻を決定する。
　先述した実施の形態１の図７では、２つのスイッチング素子１０１および１０２の諸特性のばらつきに対応するために、第１の対象スイッチング素子または第２の対象スイッチング素子のみが導通状態になる時間が存在していた。
　これに対して、本実施の形態４に係る電力変換装置４００では、上記の電圧閾値および電流閾値を適切に調整することによって、第１の対象スイッチング素子または第２の対象スイッチング素子のみが導通状態になる時間を最大限短縮することができる。結果として、２つのスイッチング素子１０１および１０２の動作波形を、先述した実施の形態１の図４の動作波形に近づけることができる。
　実施の形態５．
　図１１は、実施の形態５に係る電力変換装置５００の回路図である。電力変換装置５００は、スイッチング回路５１０と、制御部５２０とを備えている。スイッチング回路５１０は、並列接続された第１～第３のスイッチング素子１０１～１０３を含んでいる。
　図１２は、本実施の形態５に係る電力変換装置５００における、第１～第３のスイッチング素子１０１～１０３の動作波形を示す図である。ただし、図１２は、３つのスイッチング素子１０１～１０３の諸特性にばらつきが存在しない理想的な場合のものである。
　図１２において、Ｖｇｓ１～Ｖｇｓ３は、各スイッチング素子１０１～１０３のゲート－ソース電圧である。また、Ｉｄ１～Ｉｄ３は、各スイッチング素子１０１～１０３のドレイン電流である。
　図１２の動作波形と、先述した実施の形態１の図４の動作波形とを比較すると、基本的な振る舞いは同様である。ただし、図１２では、並列接続されるスイッチング素子の数が３個であるため、時刻ｔ３から時刻ｔ５までの導通時間において、各スイッチング素子１０１～１０３のドレイン電流Ｉｄ１～Ｉｄ３は、それぞれトータル電流の１／３になっている
　また、図１２では、第１の対象スイッチング素子である第１のスイッチング素子１０１のターンオン開始時刻が、第１の対象スイッチング素子でない他のスイッチング素子である第２のスイッチング素子１０２および第３のスイッチング素子１０３のターンオン開始時刻よりも、第１の設定時間ΔＴ１だけ早くなっている。この場合、第２のスイッチング素子１０２および第３のスイッチング素子１０３のターンオン動作時のスイッチング損失はゼロになる。
　図１２には示されていないが、第１の対象スイッチング素子が第２のスイッチング素子１０２である場合には、第１のスイッチング素子１０１および第３のスイッチング素子１０３のターンオン動作時のスイッチング損失がゼロになる。
　同様に、第１の対象スイッチング素子が第３のスイッチング素子１０３である場合には、第１のスイッチング素子１０１および第２のスイッチング素子１０２のターンオン動作時のスイッチング損失がゼロになる。
　また、図１２では、第２の対象スイッチング素子である第１のスイッチング素子１０１のターンオフ開始時刻が、第２の対象スイッチング素子でない他のスイッチング素子である第２のスイッチング素子１０２および第３のスイッチング素子１０３のターンオフ開始時刻よりも、第２の設定時間ΔＴ２だけ遅くなっている。この場合、第２のスイッチング素子１０２および第３のスイッチング素子１０３のターンオフ動作時のスイッチング損失はゼロになる。
　図１２には示されていないが、第２の対象スイッチング素子が第２のスイッチング素子１０２である場合には、第１のスイッチング素子１０１および第３のスイッチング素子１０３のターンオフ動作時のスイッチング損失がゼロになる。
　同様に、第２の対象スイッチング素子が第３のスイッチング素子１０３である場合には、第１のスイッチング素子１０１および第２のスイッチング素子１０２のターンオフ動作時のスイッチング損失がゼロになる。
　以上説明したように、並列接続されるスイッチング素子の数が３個の場合でも、複数のスイッチング素子のスイッチング損失を均等化すると共に、最大スイッチング損失を低減することができる。ただし、先述した実施の形態１では最大スイッチング損失が１／２に低減されたのに対して、本実施の形態３では、スイッチング素子の数が３個であるため、最大スイッチング損失は１／３に低減される。
　実施の形態６．
　図１３は、実施の形態６に係る電力変換装置６００の回路図である。電力変換装置６００は、スイッチング回路６１０と、制御部６２０とを備えている。スイッチング回路６１０は、並列接続された第１～第４のスイッチング素子１０１～１０４を含んでいる。
　図１４は、本実施の形態６に係る電力変換装置６００における、第１～第４のスイッチング素子１０１～１０４の動作波形を示す図である。ただし、図１４は、４つのスイッチング素子１０１～１０４の諸特性にばらつきが存在しない理想的な場合のものである。
　図１４において、Ｖｇｓ１～Ｖｇｓ４は、各スイッチング素子１０１～１０４のゲート－ソース電圧である。また、Ｉｄ１～Ｉｄ４は、各スイッチング素子１０１～１０４のドレイン電流である。
　図１４の動作波形と、先述した実施の形態１の図４の動作波形とを比較すると、基本的な振る舞いは同様である。ただし、図１４では、並列接続されるスイッチング素子の数が４個であるため、時刻ｔ３から時刻ｔ５までの導通時間において、各スイッチング素子１０１～１０４のドレイン電流Ｉｄ１～Ｉｄ４は、それぞれトータル電流の１／４になっている。
　また、図１４では、第１の対象スイッチング素子である第１のスイッチング素子１０１のターンオン開始時刻が、第１の対象スイッチング素子でない他のスイッチング素子である第２～第４のスイッチング素子１０２～１０４のターンオン開始時刻よりも、第１の設定時間ΔＴ１だけ早くなっている。この場合、第２～第４のスイッチング素子１０２～１０４のターンオン動作時のスイッチング損失はゼロになる。
　図１４には示されていないが、第１の対象スイッチング素子として、第２のスイッチング素子１０２、第３のスイッチング素子１０３および第４のスイッチング素子１０４がそれぞれ選ばれた場合についても、同様である。
　また、図１４では、第２の対象スイッチング素子である第１のスイッチング素子１０１のターンオフ開始時刻が、第２の対象スイッチング素子でない他のスイッチング素子である第２～第４のスイッチング素子１０２～１０４のターンオフ開始時刻よりも、第２の設定時間ΔＴ２だけ遅くなっている。この場合、第２～第４のスイッチング素子１０２～１０４のターンオフ動作時のスイッチング損失はゼロになる。
　図１４には示されていないが、第２の対象スイッチング素子として、第２のスイッチング素子１０２、第３のスイッチング素子１０３および第４のスイッチング素子１０４がそれぞれ選ばれた場合についても、同様である。
　以上説明したように、並列接続されるスイッチング素子の数が４個の場合でも、複数のスイッチング素子のスイッチング損失を均等化すると共に、最大スイッチング損失を低減することができる。ただし、本実施の形態６では、スイッチング素子の数が４つであるため、最大スイッチング損失は１／４に低減される。
　なお、先述したように、第１の対象スイッチング素子として選択されるスイッチング素子の数は、２個以上であってもよい。詳細には、並列接続されるスイッチング素子の数をＭ個とすると、第１の対象スイッチング素子の数は、１個以上かつＭ個未満であればよい。
　同様に、第２の対象スイッチング素子として選択されるスイッチング素子の数は、２個以上であってもよい。詳細には、並列接続されるスイッチング素子の数をＭ個とすると、第２の対象スイッチング素子の数は、１個以上かつＭ個未満であればよい。
　図１５は、並列接続された４つのスイッチング素子１０１～１０４の中から、第１の対象スイッチング素子および第２の対象スイッチング素子として、２つのスイッチング素子１０１および１０２を選択した場合の例である。
　図１５では、４つのスイッチング素子１０１～１０４の動作を、２つのゲート信号によって制御することができる。通常、スイッチング素子のスイッチング動作を制御するドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）は、１出力または２出力である。そのため、スイッチング素子の制御に必要なゲート信号の数を減らすことにより、ドライバＩＣの数を削減することができる。結果として、電力変換装置の小型化および低コスト化が可能になる。
　なお、上述した実施の形態１～６に係る電力変換装置における各機能は、処理回路によって実現される。各機能を実現する処理回路は、専用のハードウェアであってもよく、メモリに格納されるプログラムを実行するプロセッサであってもよい。図１６は、実施の形態１～６に係る電力変換装置の各機能を専用のハードウェアである処理回路４０００で実現する場合を示した構成図である。また、図１７は、実施の形態１～６に係る電力変換装置の各機能をプロセッサ５００１およびメモリ５００２を備えた処理回路５０００により実現する場合を示した構成図である。
　処理回路が専用のハードウェアである場合、処理回路４０００は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）、またはこれらを組み合わせたものが該当する。電力変換装置の各部の機能それぞれを個別の処理回路４０００で実現してもよいし、各部の機能をまとめて処理回路４０００で実現してもよい。
　一方、処理回路がプロセッサ５００１の場合、電力変換装置の各部の機能は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアおよびファームウェアは、プログラムとして記述され、メモリ５００２に格納される。プロセッサ５００１は、メモリ５００２に記憶されたプログラムを読み出して実行することにより、各部の機能を実現する。すなわち、電力変換装置は、処理回路５０００により実行されるときに、上述した各制御が結果的に実行されることになるプログラムを格納するためのメモリ５００２を備える。
　これらのプログラムは、上述した各部の手順あるいは方法をコンピュータに実行させるものであるともいえる。ここで、メモリ５００２とは、例えば、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、フラッシュメモリ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｅｒａｓａｂｌｅ　ａｎｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）等の、不揮発性または揮発性の半導体メモリが該当する。また、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ等も、メモリ２００２に該当する。
　なお、上述した各部の機能について、一部を専用のハードウェアで実現し、一部をソフトウェアまたはファームウェアで実現するようにしてもよい。
　このように、処理回路は、ハードウェア、ソフトウェア、ファームウェア、またはこれらの組み合わせによって、上述した各部の機能を実現することができる。
　１００，２００，３００，４００，５００，６００　電力変換装置、１０１　第１のスイッチング素子（スイッチング素子）、１０２　第２のスイッチング素子（スイッチング素子）、１０３　第３のスイッチング素子（スイッチング素子）、１０４　第４のスイッチング素子（スイッチング素子）、１１０，２１０，３１０，４１０，５１０，６１０　スイッチング回路、１２０，２２０，３２０，４２０，５２０，６２０　制御部、３０１　第１の温度検出器（温度検出器）、３０２　第２の温度検出器（温度検出器）、４０１　第１の電流検出器（電流検出器）、４０２　第２の電流検出器（電流検出器）、４０３　電圧検出器。

Claims (9)

  1. 　２以上の整数であるＭ個の並列接続されたスイッチング素子を含むスイッチング回路と、
    　前記Ｍ個のスイッチング素子のスイッチング動作をそれぞれ制御することによって、前記スイッチング回路を制御する制御部と
    を備え、
    　前記制御部は、
    　前記スイッチング回路のスイッチング周期の１以上の整数倍である第１の設定周期毎に、前記Ｍ個のスイッチング素子の中から、１個以上かつＭ個未満の第１の対象スイッチング素子および１個以上かつＭ個未満の第２の対象スイッチング素子をそれぞれ選択し、
    　前記スイッチング回路のターンオン動作時において、前記第１の対象スイッチング素子のターンオン開始時刻が、前記第１の対象スイッチング素子でない他のスイッチング素子のターンオン開始時刻よりも、第１の設定時間だけ早くなるように制御し、該第１の設定時間は、前記第１の対象スイッチング素子のターンオン動作におけるターンオン時間以上に設定され、
    　前記スイッチング回路のターンオフ動作時において、前記第２の対象スイッチング素子のターンオフ開始時刻が、前記第２の対象スイッチング素子でない他のスイッチング素子のターンオフ開始時刻よりも、第２の設定時間だけ遅くなるように制御し、該第２の設定時間は、前記第２の対象スイッチング素子でない他のスイッチング素子のターンオフ動作におけるターンオフ時間以上に設定される、電力変換装置。
  2. 　前記第１の設定周期の２以上の整数倍である第２の設定周期において、前記Ｍ個のスイッチング素子のそれぞれが、前記第１の対象スイッチング素子として選択される回数は全て等しく、かつ前記第２の対象スイッチング素子として選択される回数も全て等しい、請求項１に記載の電力変換装置。
  3. 　前記制御部は、前記Ｍ個のスイッチング素子のそれぞれの電流経路の寄生インダクタンスに基づいて、前記第１の設定周期の２以上の整数倍である第２の設定周期において、前記Ｍ個のスイッチング素子のそれぞれが、前記第１の対象スイッチング素子として選択される回数および前記第２の対象スイッチング素子として選択される回数を決定する、請求項１に記載の電力変換装置。
  4. 　前記Ｍ個のスイッチング素子の温度または前記Ｍ個のスイッチング素子の周辺の温度をそれぞれ検出する温度検出器をさらに備え、
    　前記制御部は、前記温度検出器によってそれぞれ検出される温度に基づいて、前記第１の設定周期の２以上の整数倍である第２の設定周期において、前記Ｍ個のスイッチング素子のそれぞれが、前記第１の対象スイッチング素子として選択される回数および前記第２の対象スイッチング素子として選択される回数を決定する、請求項１に記載の電力変換装置。
  5. 　前記制御部は、前記Ｍ個のスイッチング素子のゲート信号をそれぞれ制御することによって、前記Ｍ個のスイッチング素子のスイッチング動作をそれぞれ制御する、請求項１～４のいずれか一項に記載の電力変換装置。
  6. 　前記Ｍ個のスイッチング素子に共通のドレイン－ソース電圧を検出する電圧検出器と、
    　前記Ｍ個のスイッチング素子のドレイン電流をそれぞれ検出する電流検出器と
    をさらに備え、
    　前記制御部は、前記電圧検出器によって検出される前記ドレイン－ソース電圧が予め決定される電圧値を下回る時刻によって、前記第１の設定時間の終了時刻を決定し、
    　前記電流検出器によって検出される前記第２の対象スイッチング素子でない他のスイッチング素子のドレイン電流が予め決定される電流値を下回る時刻によって、前記第２の設定時間の終了時刻を決定する、請求項５に記載の電力変換装置。
  7. 　前記第１の対象スイッチング素子の数および前記第２の対象スイッチング素子の数は、それぞれ１個である、請求項１～６のいずれか一項に記載の電力変換装置。
  8. 　前記第１の対象スイッチング素子と前記第２の対象スイッチング素子とは、同一である、請求項１～７のいずれか一項に記載の電力変換装置。
  9. 　前記Ｍ個のスイッチング素子は、ワイドバンドギャップ半導体である、請求項１～８のいずれか一項に記載の電力変換装置。
PCT/JP2020/004744 2020-02-07 2020-02-07 電力変換装置 WO2021157048A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202080093720.0A CN115004527A (zh) 2020-02-07 2020-02-07 功率转换装置
PCT/JP2020/004744 WO2021157048A1 (ja) 2020-02-07 2020-02-07 電力変換装置
US17/790,305 US20230040345A1 (en) 2020-02-07 2020-02-07 Power conversion device
JP2021575547A JP7254970B2 (ja) 2020-02-07 2020-02-07 電力変換装置
EP20917364.0A EP4102702A4 (en) 2020-02-07 2020-02-07 CURRENT TRANSFORMING DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/004744 WO2021157048A1 (ja) 2020-02-07 2020-02-07 電力変換装置

Publications (1)

Publication Number Publication Date
WO2021157048A1 true WO2021157048A1 (ja) 2021-08-12

Family

ID=77200595

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/004744 WO2021157048A1 (ja) 2020-02-07 2020-02-07 電力変換装置

Country Status (5)

Country Link
US (1) US20230040345A1 (ja)
EP (1) EP4102702A4 (ja)
JP (1) JP7254970B2 (ja)
CN (1) CN115004527A (ja)
WO (1) WO2021157048A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011096232A1 (ja) * 2010-02-05 2011-08-11 パナソニック株式会社 電力変換装置
JP2012249509A (ja) * 2011-05-02 2012-12-13 Mitsubishi Electric Corp 電力用半導体装置
WO2018225436A1 (ja) * 2017-06-07 2018-12-13 富士電機株式会社 ゲート駆動装置
JP2019024312A (ja) * 2018-10-04 2019-02-14 株式会社デンソー 制御装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977492B2 (en) * 2002-07-10 2005-12-20 Marvell World Trade Ltd. Output regulator
US9030054B2 (en) * 2012-03-27 2015-05-12 Raytheon Company Adaptive gate drive control method and circuit for composite power switch
JP2016135070A (ja) * 2015-01-22 2016-07-25 株式会社デンソー 制御装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011096232A1 (ja) * 2010-02-05 2011-08-11 パナソニック株式会社 電力変換装置
JP2012249509A (ja) * 2011-05-02 2012-12-13 Mitsubishi Electric Corp 電力用半導体装置
WO2018225436A1 (ja) * 2017-06-07 2018-12-13 富士電機株式会社 ゲート駆動装置
JP2019024312A (ja) * 2018-10-04 2019-02-14 株式会社デンソー 制御装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4102702A4 *

Also Published As

Publication number Publication date
JPWO2021157048A1 (ja) 2021-08-12
US20230040345A1 (en) 2023-02-09
EP4102702A4 (en) 2023-01-25
EP4102702A1 (en) 2022-12-14
JP7254970B2 (ja) 2023-04-10
CN115004527A (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
JP6836342B2 (ja) 駆動装置および電力供給システム
JP4935266B2 (ja) 電圧駆動型半導体素子の駆動方法、及び、ゲート駆動回路
KR100641862B1 (ko) 반도체장치
JP5119894B2 (ja) ドライバ回路
JP5777537B2 (ja) パワーデバイス制御回路およびパワーデバイス回路
EP3270513B1 (en) Igbt gate current slope measure to estimate miller plateau
JPH10173500A (ja) Ｍｏｓゲートパワートランジスタのｄｉ／ｄｔおよびｄｖ／ｄｔの切替制御方法
JP5700095B2 (ja) パワーデバイス制御回路およびそれを用いたｉｐｍ
JP2014075694A (ja) ゲートドライバ、及びスイッチング方法
JP5692717B2 (ja) ゲート駆動回路及びゲート駆動方法
JP2006222593A (ja) 電圧駆動型半導体素子の駆動装置および方法
Liu et al. Full custom design of an arbitrary waveform gate driver with 10-GHz waypoint rates for GaN FETs
JP2011082764A (ja) パワーデバイス制御回路およびそれを用いたｉｐｍ
Luedecke et al. Optimized IGBT turn-on switching performance using the full device safe operating area
Lüdecke et al. Optimized IGBT turn-off switching performance using the full device safe operating area
JP6355775B2 (ja) ゲートドライバ、及びスイッチング方法
WO2021157048A1 (ja) 電力変換装置
JP4952112B2 (ja) 電圧駆動型素子の駆動回路
JP4092246B2 (ja) パワースイッチデバイス
JP6429222B2 (ja) マルチダイパワーモジュールを備えるシステム及びマルチダイパワーモジュールの動作を制御する方法
Ewanchuk et al. A gate driver based approach to improving the current density in a power module by equalizing the individual die temperatures
US20190140632A1 (en) Switch Driver
JP2016181606A (ja) 半導体装置
Tan et al. Investigation of optimal IGBT switching behaviours under advanced gate control
JP7051008B2 (ja) 並列駆動装置及び電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20917364

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021575547

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020917364

Country of ref document: EP

Effective date: 20220907