WO2021080028A1 - 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 - Google Patents

마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 Download PDF

Info

Publication number
WO2021080028A1
WO2021080028A1 PCT/KR2019/013898 KR2019013898W WO2021080028A1 WO 2021080028 A1 WO2021080028 A1 WO 2021080028A1 KR 2019013898 W KR2019013898 W KR 2019013898W WO 2021080028 A1 WO2021080028 A1 WO 2021080028A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
semiconductor light
assembly
electrode
emitting device
Prior art date
Application number
PCT/KR2019/013898
Other languages
English (en)
French (fr)
Inventor
김도한
권정효
김수현
정인도
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to EP19949870.0A priority Critical patent/EP4050657A4/en
Priority to US17/770,855 priority patent/US20220375915A1/en
Publication of WO2021080028A1 publication Critical patent/WO2021080028A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0045—Devices characterised by their operation the devices being superluminescent diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
    • H01L2224/03436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/0344—Lamination of a preform, e.g. foil, sheet or layer by transfer printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements

Definitions

  • the present invention is applicable to the technical field related to a display device, and relates to, for example, a display device using a micro LED (Light Emitting Diode) and a method of manufacturing the same.
  • a micro LED Light Emitting Diode
  • LCD Liquid Crystal Display
  • OLED Organic Light Emitting Diodes
  • LED Light Emitting Diode
  • GaAsP compound semiconductors in 1962, along with GaP:N series green LEDs. It has been used as a light source for display images in electronic devices including information and communication devices. Accordingly, a method of solving the above-described problem by implementing a display device using the semiconductor light emitting device may be proposed.
  • the semiconductor light emitting device has various advantages, such as long lifespan, low power consumption, excellent initial driving characteristics, and high vibration resistance compared to the filament-based light emitting device.
  • the size of the individual semiconductor light emitting devices should be miniaturized so that the number of semiconductor light emitting devices that can be produced on the same area of the substrate is increased.
  • An object of an embodiment of the present invention is to provide a display device and a manufacturing method using a semiconductor light emitting device.
  • Another object of an embodiment of the present invention is to provide a new type of display device in which a semiconductor light emitting device having a vertical structure is assembled on a substrate and then stably performs a wiring process without changing the position of the device in a subsequent process.
  • Another object of an embodiment of the present invention is to solve various problems not mentioned herein. Those skilled in the art can understand through the entire purpose of the specification and drawings.
  • a display device using a semiconductor light emitting device for achieving the above object includes: a substrate; A pair of assembly electrodes positioned on the substrate; A dielectric layer on the assembly electrode; A wiring electrode disposed on the dielectric layer and including a base electrode portion and a low melting point junction portion; A partition wall overlapping a partial region of the wiring electrode and positioned on the dielectric layer and defining an assembly groove in which the semiconductor light emitting device is assembled; And a vertical semiconductor light emitting device assembled in the assembly groove and electrically connected to a low melting point junction of the wiring electrode, wherein the low melting point junction has a flow blocking angle for controlling a thermal flow characteristic of the junction. It is characterized.
  • the low melting point junction is located on the base electrode and is formed in the form of a plurality of crossing bars.
  • the flow blocking angle is characterized in that located in the crossing region of the plurality of bars.
  • the thermal flow characteristics of the cross-region having the flow blocking angle are smaller than the thermal flow characteristics of the ends of the plurality of bars.
  • the semiconductor light emitting device is characterized in that it overlaps with the cross region of the low melting point junction.
  • the flow blocking angle is characterized in that less than 90 degrees.
  • the low melting point junction includes a first bar positioned in a first direction and a second bar positioned in a second direction crossing the first direction.
  • first bar and the second bar are characterized in that they intersect the center point of the assembly groove.
  • first bar and the second bar are vertically intersected.
  • first bar and the second bar are located in the assembly groove.
  • the first direction corresponds to a long axis direction of the base electrode portion of the wiring electrode, and the length of the first bar is longer than a diameter of the assembly groove.
  • a predetermined region of both ends of the second bar overlaps the assembly electrode.
  • the height of the barrier rib is smaller than the height of the semiconductor light emitting device.
  • the low melting point junction is characterized in that it includes a metal layer that is melted between 100 degrees and 250 degrees.
  • a method of manufacturing a display device using a plurality of semiconductor light emitting devices includes forming a vertical type semiconductor light emitting device; Preparing an assembly substrate including an assembly electrode, a wiring electrode, and an assembly groove; Injecting the semiconductor light emitting device into a chamber filled with a fluid and placing an assembly substrate on the upper surface of the chamber; Assembling the semiconductor light emitting device into an assembly groove of the assembly substrate using a magnetic field and an electric field; And separating the assembly substrate from the chamber, and electrically connecting the semiconductor light emitting device to a wiring electrode of the assembly substrate.
  • the preparing of the assembly substrate may include forming an assembly electrode on the substrate; Forming a dielectric layer surrounding the assembly electrode; Forming a wiring electrode on the dielectric layer; And forming a partition wall disposed on the wiring electrode and defining an assembly groove.
  • the forming of the wiring electrode includes forming a base electrode portion and forming a low melting point junction on the base electrode portion.
  • the low melting point junction includes a first bar formed on the base electrode in a long axis direction of the base electrode and a second bar crossing the first bar.
  • first bar and the second bar are located inside the assembly groove.
  • the electrically connecting step includes applying pressure on the top of the semiconductor light emitting device and heating and melting the low melting point junction.
  • a display device and a manufacturing method using a semiconductor light emitting device can be provided.
  • a wiring electrode having a low melting point junction is formed under an assembly groove of an assembly substrate in which a vertical semiconductor light emitting device is assembled.
  • the low melting point junction is formed in the form of a plurality of intersecting bars, and has a flow blocking angle at each intersection point.
  • the semiconductor light emitting device can prevent the position of the device from changing due to thermal flow of the low melting point junction in a subsequent wiring process. That is, according to the present invention, there is an advantage in that the wiring process can be stably performed without changing the position of the device.
  • FIG. 1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • FIG. 2 is a partially enlarged view of part A of FIG. 1.
  • 3A and 3B are cross-sectional views taken along lines B-B and C-C of FIG. 2.
  • FIG. 4 is a conceptual diagram illustrating the flip chip type semiconductor light emitting device of FIG. 3.
  • 5A to 5C are conceptual diagrams illustrating various forms of implementing colors in relation to a flip chip type semiconductor light emitting device.
  • FIG. 6 is a cross-sectional view showing a method of manufacturing a display device using the semiconductor light emitting device of the present invention.
  • FIG. 7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the present invention.
  • FIG. 8 is a cross-sectional view taken along line D-D of FIG. 7.
  • FIG. 9 is a conceptual diagram illustrating the vertical semiconductor light emitting device of FIG. 8.
  • FIG. 10 is a flowchart schematically illustrating a method of manufacturing a display device using a semiconductor light emitting device.
  • FIG. 11 is a diagram illustrating an embodiment of a method for assembling a semiconductor light emitting device to a substrate by a self-assembly process.
  • 13 is an example in which a general vertical semiconductor light emitting device is assembled on an assembly substrate.
  • FIG. 14 is a flowchart schematically showing a method of manufacturing a display device using an assembled substrate according to the present invention.
  • 15 is a diagram of a vertical semiconductor light emitting device electrically connected to a wiring electrode of an assembled substrate according to the present invention.
  • 16 is an example of an assembled substrate including a wiring electrode of the present invention.
  • FIG. 17 are diagrams illustrating changes in shape of a wiring electrode of a general assembly board before and after a wiring process.
  • FIGS. 18 are diagrams showing shape changes before and after a wiring process for a low melting point junction formed on a base electrode portion of an assembly substrate of the present invention.
  • 20 is a flow chart showing a process of manufacturing the assembly substrate of the present invention.
  • FIG. 21 is a cross-sectional view illustrating a manufacturing process according to the flow chart of FIG. 20.
  • 22 is a diagram illustrating a process of performing a wiring process for electrically connecting a semiconductor light emitting device to an assembled substrate.
  • FIG. 23 is a cross-sectional view of the semiconductor light emitting device of FIG. 22 after performing an additional wiring process.
  • an element such as a layer, region or substrate is referred to as being “on” another component, it will be understood that it may exist directly on the other element or there may be intermediate elements between them. There will be.
  • the display device described herein is a concept including all display devices that display information as a unit pixel or a set of unit pixels. Therefore, it can be applied to parts, not limited to finished products.
  • a panel corresponding to a part of a digital TV is also independently a display device in the present specification.
  • Finished products include mobile phones, smart phones, laptop computers, digital broadcasting terminals, personal digital assistants (PDAs), portable multimedia players (PMPs), navigation, Slate PC, Tablet PC, and Ultra. This could include books, digital TVs, and desktop computers.
  • the semiconductor light emitting device mentioned in this specification is a concept including LED, micro LED, and the like, and may be used interchangeably.
  • FIG. 1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • information processed by a controller (not shown) of the display apparatus 100 may be displayed using a flexible display.
  • Flexible displays include, for example, displays that can be bent, or bent, or twistable, or foldable, or rollable by an external force.
  • the flexible display may be, for example, a display manufactured on a thin and flexible substrate that can be bent, bent, or foldable or rolled like paper while maintaining the display characteristics of a conventional flat panel display.
  • the display area of the flexible display becomes a flat surface.
  • the display area may be a curved surface.
  • information displayed in the second state may be visual information output on a curved surface.
  • Such visual information is implemented by independently controlling light emission of sub-pixels arranged in a matrix form.
  • the unit pixel means, for example, a minimum unit for implementing one color.
  • the unit pixel of the flexible display may be implemented by a semiconductor light emitting device.
  • a light emitting diode LED
  • the light emitting diode is formed in a small size, and through this, it can serve as a unit pixel even in the second state.
  • FIG. 2 is a partially enlarged view of part A of FIG. 1.
  • 3A and 3B are cross-sectional views taken along lines B-B and C-C of FIG. 2.
  • FIG. 4 is a conceptual diagram illustrating the flip chip type semiconductor light emitting device of FIG. 3.
  • 5A to 5C are conceptual diagrams illustrating various forms of implementing colors in relation to a flip chip type semiconductor light emitting device.
  • a display device 100 using a passive matrix (PM) type semiconductor light emitting device is illustrated as a display device 100 using a semiconductor light emitting device.
  • PM passive matrix
  • AM active matrix
  • the display device 100 illustrated in FIG. 1 includes a substrate 110, a first electrode 120, a conductive adhesive layer 130, a second electrode 140, and at least one semiconductor light emitting device, as illustrated in FIG. 2. Includes 150.
  • the substrate 110 may be a flexible substrate.
  • the substrate 110 may include glass or polyimide (PI).
  • PI polyimide
  • any material such as polyethylene naphthalate (PEN) and polyethylene terephthalate (PET) may be used as long as it has an insulating property and is flexible.
  • the substrate 110 may be a transparent material or an opaque material.
  • the substrate 110 may be a wiring board on which the first electrode 120 is disposed, and thus the first electrode 120 may be positioned on the substrate 110.
  • the insulating layer 160 may be disposed on the substrate 110 on which the first electrode 120 is located, and the auxiliary electrode 170 may be disposed on the insulating layer 160.
  • a state in which the insulating layer 160 is stacked on the substrate 110 may be a single wiring board.
  • the insulating layer 160 is made of an insulating and flexible material such as polyimide (PI), PET, and PEN, and may be formed integrally with the substrate 110 to form a single substrate.
  • the auxiliary electrode 170 is an electrode that electrically connects the first electrode 120 and the semiconductor light emitting device 150, and is positioned on the insulating layer 160 and is disposed corresponding to the position of the first electrode 120.
  • the auxiliary electrode 170 has a dot shape and may be electrically connected to the first electrode 120 by an electrode hole 171 penetrating through the insulating layer 160.
  • the electrode hole 171 may be formed by filling a via hole with a conductive material.
  • a conductive adhesive layer 130 is formed on one surface of the insulating layer 160, but the present invention is not limited thereto.
  • a layer performing a specific function is formed between the insulating layer 160 and the conductive adhesive layer 130, or a structure in which the conductive adhesive layer 130 is disposed on the substrate 110 without the insulating layer 160 It is also possible.
  • the conductive adhesive layer 130 may serve as an insulating layer.
  • the conductive adhesive layer 130 may be a layer having adhesiveness and conductivity, and for this purpose, a conductive material and a material having adhesiveness may be mixed in the conductive adhesive layer 130.
  • the conductive adhesive layer 130 has ductility, thereby enabling a flexible function in the display device.
  • the conductive adhesive layer 130 may be an anisotropic conductive film (ACF), an anisotropic conductive paste, a solution containing conductive particles, or the like.
  • ACF anisotropic conductive film
  • the conductive adhesive layer 130 allows electrical interconnection in the Z direction penetrating through the thickness, but may be configured as a layer having electrical insulation in the horizontal X-Y direction. Therefore, the conductive adhesive layer 130 may be referred to as a Z-axis conductive layer (however, hereinafter referred to as a'conductive adhesive layer').
  • the anisotropic conductive film is a film in which an anisotropic conductive medium is mixed with an insulating base member, and when heat and pressure are applied, only a specific portion becomes conductive by the anisotropic conductive medium.
  • heat and pressure are applied to the anisotropic conductive film, but other methods may be applied in order for the anisotropic conductive film to partially have conductivity.
  • Other methods described above may be, for example, that only one of the above heat and pressure is applied or UV cured or the like.
  • the anisotropic conductive medium may be, for example, conductive balls or conductive particles.
  • the anisotropic conductive film is a film in which conductive balls are mixed with an insulating base member, and when heat and pressure are applied, only a specific portion becomes conductive by the conductive balls.
  • a core of a conductive material may contain a plurality of particles covered by an insulating film made of a polymer material, and in this case, a portion to which heat and pressure are applied becomes conductive by the core as the insulating film is destroyed. .
  • the shape of the core may be deformed to form a layer in contact with each other in the thickness direction of the film.
  • heat and pressure are applied to the anisotropic conductive film as a whole, and an electrical connection in the Z-axis direction is partially formed by a difference in height of a counterpart adhered by the anisotropic conductive film.
  • the anisotropic conductive film may contain a plurality of particles coated with a conductive material in an insulating core.
  • the part to which heat and pressure are applied is deformed (pressed) to have conductivity in the thickness direction of the film.
  • a form in which the conductive material penetrates the insulating base member in the Z-axis direction and has conductivity in the thickness direction of the film is also possible.
  • the conductive material may have a pointed end.
  • the anisotropic conductive film may be a fixed array anisotropic conductive film (ACF) in which conductive balls are inserted into one surface of an insulating base member. More specifically, the insulating base member is formed of an adhesive material, and the conductive ball is intensively disposed on the bottom of the insulating base member, and when heat and pressure are applied from the base member, it is deformed together with the conductive ball. Accordingly, it has conductivity in the vertical direction.
  • ACF fixed array anisotropic conductive film
  • the anisotropic conductive film has a form in which conductive balls are randomly mixed in an insulating base member, or consists of a plurality of layers, and a form in which conductive balls are disposed on any one layer (double- ACF) etc. are all possible.
  • the anisotropic conductive paste is a combination of a paste and conductive balls, and may be a paste in which conductive balls are mixed with an insulating and adhesive base material.
  • a solution containing conductive particles may be a solution containing conductive particles or nanoparticles.
  • the second electrode 140 is positioned on the insulating layer 160 to be spaced apart from the auxiliary electrode 170. That is, the conductive adhesive layer 130 is disposed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are located.
  • the semiconductor light emitting device 150 After forming the conductive adhesive layer 130 with the auxiliary electrode 170 and the second electrode 140 positioned on the insulating layer 160, the semiconductor light emitting device 150 is connected in a flip chip form by applying heat and pressure. Then, the semiconductor light emitting device 150 is electrically connected to the first electrode 120 and the second electrode 140.
  • the semiconductor light emitting device may be a flip chip type light emitting device.
  • the semiconductor light emitting device includes a p-type electrode 156, a p-type semiconductor layer 155 on which the p-type electrode 156 is formed, an active layer 154 formed on the p-type semiconductor layer 155, and an active layer ( And an n-type semiconductor layer 153 formed on 154) and an n-type electrode 152 disposed horizontally apart from the p-type electrode 156 on the n-type semiconductor layer 153.
  • the p-type electrode 156 may be electrically connected to the auxiliary electrode 170 and the conductive adhesive layer 130 shown in FIG. 3, and the n-type electrode 152 is electrically connected to the second electrode 140. Can be connected to.
  • the auxiliary electrode 170 is formed to be elongated in one direction, so that one auxiliary electrode may be electrically connected to the plurality of semiconductor light emitting devices 150.
  • one auxiliary electrode may be electrically connected to the plurality of semiconductor light emitting devices 150.
  • p-type electrodes of the left and right semiconductor light emitting devices with the auxiliary electrode at the center may be electrically connected to one auxiliary electrode.
  • the semiconductor light emitting device 150 is pressed into the conductive adhesive layer 130 by heat and pressure, through which the portion between the p-type electrode 156 and the auxiliary electrode 170 of the semiconductor light emitting device 150 And, only a portion between the n-type electrode 152 and the second electrode 140 of the semiconductor light emitting device 150 has conductivity, and the remaining portion does not have conductivity because there is no press-fitting of the semiconductor light emitting device.
  • the conductive adhesive layer 130 not only mutually couples the semiconductor light emitting device 150 and the auxiliary electrode 170 and between the semiconductor light emitting device 150 and the second electrode 140, but also forms an electrical connection.
  • the plurality of semiconductor light emitting devices 150 constitute a light emitting device array, and a phosphor layer 180 is formed in the light emitting device array.
  • the light emitting device array may include a plurality of semiconductor light emitting devices having different self-luminance values.
  • Each semiconductor light emitting device 150 constitutes a unit pixel and is electrically connected to the first electrode 120.
  • there may be a plurality of first electrodes 120 semiconductor light emitting devices are arranged in, for example, several rows, and semiconductor light emitting devices in each row may be electrically connected to any one of the plurality of first electrodes.
  • the semiconductor light emitting devices are connected in a flip chip form, semiconductor light emitting devices grown on a transparent dielectric substrate can be used.
  • the semiconductor light emitting devices may be, for example, nitride semiconductor light emitting devices. Since the semiconductor light emitting device 150 has excellent luminance, individual unit pixels can be configured with a small size.
  • a partition wall 190 may be formed between the semiconductor light emitting devices 150.
  • the partition wall 190 may serve to separate individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 130.
  • the base member of the anisotropic conductive film may form the partition wall.
  • the partition wall 190 may have reflective properties and a contrast ratio may be increased even without a separate black insulator.
  • a reflective partition wall may be separately provided as the partition wall 190.
  • the partition wall 190 may include a black or white insulator depending on the purpose of the display device. When a partition wall of a white insulator is used, it is possible to increase reflectivity, and when a partition wall of a black insulator is used, it is possible to increase the contrast while having reflective characteristics.
  • the phosphor layer 180 may be located on the outer surface of the semiconductor light emitting device 150.
  • the semiconductor light emitting device 150 is a blue semiconductor light emitting device that emits blue (B) light
  • the phosphor layer 180 performs a function of converting the blue (B) light into a color of a unit pixel.
  • the phosphor layer 180 may be a red phosphor 181 or a green phosphor 182 constituting individual pixels.
  • a red phosphor 181 capable of converting blue light into red (R) light may be stacked on a blue semiconductor light emitting device, and at a position forming a green unit pixel, blue A green phosphor 182 capable of converting blue light into green (G) light may be stacked on the semiconductor light emitting device.
  • a blue semiconductor light emitting device may be used alone in a portion constituting a blue unit pixel.
  • unit pixels of red (R), green (G), and blue (B) may form one pixel.
  • a phosphor of one color may be stacked along each line of the first electrode 120. Accordingly, one line of the first electrode 120 may be an electrode that controls one color. That is, along the second electrode 140, red (R), green (G), and blue (B) may be sequentially disposed, and a unit pixel may be implemented through this.
  • unit pixels of red (R), green (G), and blue (B) may be implemented by combining the semiconductor light emitting device 150 and the quantum dot (QD) instead of the phosphor. have.
  • a black matrix 191 may be disposed between each of the phosphor layers to improve contrast. That is, such a black matrix 191 can improve contrast of light and dark.
  • the present invention is not necessarily limited thereto, and other structures for implementing blue, red, and green colors may be applied.
  • each of the semiconductor light emitting devices 150 is made of gallium nitride (GaN) as a main material, and indium (In) and/or aluminum (Al) are added together to emit various lights including blue. It can be implemented as a light emitting device.
  • GaN gallium nitride
  • Al aluminum
  • the semiconductor light emitting device 150 may be a red, green, and blue semiconductor light emitting device to form a sub-pixel, respectively.
  • red, green, and blue semiconductor light emitting devices R, G, B
  • R, G, B red, green, and blue semiconductor light emitting devices
  • unit pixels of red, green, and blue by red, green, and blue semiconductor light emitting devices They form one pixel, and through this, a full color display can be implemented.
  • the semiconductor light emitting device 150a may include a white light emitting device W in which a yellow phosphor layer is provided for each individual device.
  • a red phosphor layer 181, a green phosphor layer 182, and a blue phosphor layer 183 may be provided on the white light emitting device W.
  • a unit pixel may be formed on the white light emitting device W by using a color filter in which red, green, and blue are repeated.
  • a structure in which a red phosphor layer 184, a green phosphor layer 185, and a blue phosphor layer 186 are provided on the ultraviolet light emitting device 150b is also possible.
  • the semiconductor light emitting device can be used not only in visible light but also in the ultraviolet (UV) region, and the ultraviolet (UV) can be extended in the form of a semiconductor light emitting device that can be used as an excitation source of the upper phosphor. .
  • the semiconductor light emitting device is positioned on the conductive adhesive layer to constitute a unit pixel in the display device. Since the semiconductor light emitting device has excellent luminance, individual unit pixels can be configured even with a small size.
  • the size of the individual semiconductor light emitting device 150 may be, for example, a side length of 80 ⁇ m or less, and may be a rectangular or square device. In the case of a rectangle, the size may be 20 X 80 ⁇ m or less.
  • the distance between the semiconductor light emitting devices is relatively large enough.
  • the display device using the semiconductor light emitting device described above can be manufactured by a new type of manufacturing method. Hereinafter, the manufacturing method will be described with reference to FIG. 6.
  • FIG. 6 is a cross-sectional view showing a method of manufacturing a display device using the semiconductor light emitting device of the present invention.
  • a conductive adhesive layer 130 is formed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are positioned.
  • An insulating layer 160 is stacked on the wiring board 110, and a first electrode 120, an auxiliary electrode 170, and a second electrode 140 are disposed on the wiring board 110.
  • the first electrode 120 and the second electrode 140 may be disposed in a mutually orthogonal direction.
  • the wiring board 110 and the insulating layer 160 may each include glass or polyimide (PI).
  • the conductive adhesive layer 130 may be implemented by, for example, an anisotropic conductive film, and for this purpose, an anisotropic conductive film may be applied to a substrate on which the insulating layer 160 is positioned.
  • a temporary substrate 112 corresponding to the positions of the auxiliary electrodes 170 and the second electrodes 140 and on which the plurality of semiconductor light emitting elements 150 constituting individual pixels are positioned is provided, and the semiconductor light emitting element 150 ) Is disposed to face the auxiliary electrode 170 and the second electrode 140.
  • the temporary substrate 112 is a growth substrate on which the semiconductor light emitting device 150 is grown, and may be a spire substrate or a silicon substrate.
  • the semiconductor light emitting device When the semiconductor light emitting device is formed in a wafer unit, it can be effectively used in a display device by having a gap and a size capable of forming a display device.
  • the wiring board and the temporary board 112 are thermally compressed.
  • the wiring board and the temporary board 112 may be thermally compressed by applying an ACF press head.
  • the wiring board and the temporary board 112 are bonded by the thermal compression. Due to the property of the anisotropic conductive film having conductivity by thermal compression, only the portion between the semiconductor light emitting device 150 and the auxiliary electrode 170 and the second electrode 140 has conductivity, through which the electrodes and the semiconductor light emission.
  • the device 150 may be electrically connected. At this time, the semiconductor light emitting device 150 is inserted into the anisotropic conductive film, and a partition wall may be formed between the semiconductor light emitting devices 150 through this.
  • the temporary substrate 112 is removed.
  • the temporary substrate 112 may be removed using a laser lift-off method (LLO) or a chemical lift-off method (CLO).
  • LLO laser lift-off method
  • CLO chemical lift-off method
  • a transparent insulating layer (not shown) may be formed by coating silicon oxide (SiOx) or the like on the wiring board to which the semiconductor light emitting device 150 is bonded.
  • the step of forming a phosphor layer on one surface of the semiconductor light emitting device 150 may be further included.
  • the semiconductor light-emitting device 150 is a blue semiconductor light-emitting device that emits blue (B) light, and a red or green phosphor for converting the blue (B) light into the color of a unit pixel is used to emit the blue semiconductor light.
  • a layer can be formed on one side of the device.
  • the manufacturing method or structure of a display device using the semiconductor light emitting device described above may be modified in various forms.
  • a vertical semiconductor light emitting device may also be applied to the display device described above.
  • FIG. 7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the present invention
  • FIG. 8 is a cross-sectional view taken along the line DD of FIG. 7
  • FIG. 9 is a vertical semiconductor light emitting device of FIG. It is a conceptual diagram.
  • the display device may be a display device using a passive matrix (PM) type vertical semiconductor light emitting device.
  • PM passive matrix
  • the display device includes a substrate 210, a first electrode 220, a conductive adhesive layer 230, a second electrode 240, and at least one semiconductor light emitting device 250.
  • the substrate 210 is a wiring board on which the first electrode 220 is disposed, and may include polyimide (PI) to implement a flexible display device.
  • PI polyimide
  • any material that has insulation and is flexible may be used.
  • the first electrode 220 is positioned on the substrate 210 and may be formed as a bar-shaped electrode in one direction.
  • the first electrode 220 may be formed to serve as a data electrode.
  • the conductive adhesive layer 230 is formed on the substrate 210 on which the first electrode 220 is located.
  • the conductive adhesive layer 230 is a solution containing anisotropy conductive film (ACF), anisotropic conductive paste, and conductive particles. ), etc.
  • ACF anisotropy conductive film
  • anisotropic conductive paste anisotropic conductive paste
  • conductive particles conductive particles.
  • the present embodiment also illustrates a case in which the conductive adhesive layer 230 is implemented by the anisotropic conductive film.
  • the semiconductor light emitting element 250 is connected by applying heat and pressure to the semiconductor light emitting element 250. It is electrically connected to the electrode 220.
  • the semiconductor light emitting device 250 is preferably disposed to be positioned on the first electrode 220.
  • the electrical connection is created because the anisotropic conductive film partially has conductivity in the thickness direction when heat and pressure are applied. Accordingly, the anisotropic conductive film is divided into a conductive portion and a non-conductive portion in the thickness direction.
  • the conductive adhesive layer 230 implements electrical connection as well as mechanical coupling between the semiconductor light emitting device 250 and the first electrode 220.
  • the semiconductor light emitting device 250 is positioned on the conductive adhesive layer 230, thereby configuring individual pixels in the display device. Since the semiconductor light emitting device 250 has excellent luminance, individual unit pixels can be configured even with a small size.
  • the size of the individual semiconductor light emitting device 250 may be, for example, a side length of 80 ⁇ m or less, and may be a rectangular or square device. In the case of a rectangle, for example, it may have a size of 20 X 80 ⁇ m or less.
  • the semiconductor light emitting device 250 may have a vertical structure.
  • a plurality of second electrodes 240 are disposed between the vertical semiconductor light emitting devices in a direction crossing the length direction of the first electrode 220 and electrically connected to the vertical semiconductor light emitting device 250.
  • such a vertical semiconductor light emitting device 250 includes a p-type electrode 256, a p-type semiconductor layer 255 formed on the p-type electrode 256, and a p-type semiconductor layer 255. And an active layer 254, an n-type semiconductor layer 253 formed on the active layer 254, and an n-type electrode 252 formed on the n-type semiconductor layer 253.
  • the p-type electrode 256 located at the bottom may be electrically connected by the first electrode 220 and the conductive adhesive layer 230, and the n-type electrode 252 located at the top is a second electrode 240 to be described later. ) And can be electrically connected.
  • the vertical semiconductor light emitting device 250 has a great advantage of reducing a chip size since electrodes can be arranged up and down.
  • a phosphor layer 280 may be formed on one surface of the semiconductor light emitting device 250.
  • the semiconductor light emitting device 250 is a blue semiconductor light emitting device 251 that emits blue (B) light, and a phosphor layer 280 for converting the blue (B) light into a color of a unit pixel is provided.
  • the phosphor layer 280 may be a red phosphor 281 and a green phosphor 282 constituting individual pixels.
  • a red phosphor 281 capable of converting blue light into red (R) light may be stacked on a blue semiconductor light emitting device, and at a position forming a green unit pixel, blue A green phosphor 282 capable of converting blue light into green (G) light may be stacked on the semiconductor light emitting device.
  • a blue semiconductor light emitting device may be used alone in a portion constituting a blue unit pixel. In this case, unit pixels of red (R), green (G), and blue (B) may form one pixel.
  • the present invention is not necessarily limited thereto, and other structures for implementing blue, red, and green colors may be applied as described above in a display device to which a flip chip type light emitting device is applied.
  • the second electrode 240 is positioned between the semiconductor light emitting devices 250 and is electrically connected to the semiconductor light emitting devices 250.
  • the semiconductor light emitting devices 250 may be arranged in a plurality of rows, and the second electrode 240 may be located between the rows of the semiconductor light emitting devices 250.
  • the second electrode 240 may be positioned between the semiconductor light emitting devices 250.
  • the second electrode 240 may be formed as a bar-shaped electrode in one direction, and may be disposed in a direction perpendicular to the first electrode.
  • the second electrode 240 and the semiconductor light emitting device 250 may be electrically connected by a connection electrode protruding from the second electrode 240.
  • the connection electrode may be an n-type electrode of the semiconductor light emitting device 250.
  • the n-type electrode is formed as an ohmic electrode for ohmic contact, and the second electrode covers at least a portion of the ohmic electrode by printing or vapor deposition. Through this, the second electrode 240 and the n-type electrode of the semiconductor light emitting device 250 may be electrically connected.
  • the second electrode 240 may be positioned on the conductive adhesive layer 230.
  • a transparent insulating layer (not shown) including silicon oxide (SiOx) or the like may be formed on the substrate 210 on which the semiconductor light emitting device 250 is formed.
  • SiOx silicon oxide
  • the second electrode 240 is positioned after the transparent insulating layer is formed, the second electrode 240 is positioned on the transparent insulating layer.
  • the second electrode 240 may be formed to be spaced apart from the conductive adhesive layer 230 or the transparent insulating layer.
  • a transparent electrode such as ITO Indium Tin Oxide
  • ITO Indium Tin Oxide
  • the ITO material has poor adhesion to the n-type semiconductor layer. have. Accordingly, according to the present invention, by placing the second electrode 240 between the semiconductor light emitting devices 250, there is an advantage in that a transparent electrode such as ITO is not required. Therefore, the light extraction efficiency can be improved by using an n-type semiconductor layer and a conductive material having good adhesion as a horizontal electrode without being restricted by the selection of a transparent material.
  • a partition wall 290 may be positioned between the semiconductor light emitting devices 250. That is, a partition wall 290 may be disposed between the vertical semiconductor light emitting devices 250 to isolate the semiconductor light emitting devices 250 constituting individual pixels. In this case, the partition wall 290 may serve to separate individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 230. For example, when the semiconductor light emitting device 250 is inserted into the anisotropic conductive film, the base member of the anisotropic conductive film may form the partition wall.
  • the partition wall 290 may have reflective properties and a contrast ratio may be increased even without a separate black insulator.
  • a reflective partition wall may be separately provided.
  • the partition wall 290 may include a black or white insulator depending on the purpose of the display device.
  • the partition wall 290 is between the vertical semiconductor light emitting element 250 and the second electrode 240. It can be located between. Accordingly, individual unit pixels can be configured with a small size using the semiconductor light emitting device 250, and the distance of the semiconductor light emitting device 250 is relatively large enough, so that the second electrode 240 is connected to the semiconductor light emitting device 250. ), there is an effect of implementing a flexible display device having HD image quality.
  • a black matrix 291 may be disposed between each phosphor to improve contrast. That is, such a black matrix 291 can improve contrast of light and dark.
  • FIG. 10 is a diagram schematically illustrating a method of manufacturing a display device using a semiconductor light emitting device.
  • semiconductor light emitting devices are formed on a growth substrate (S1010).
  • the semiconductor light emitting devices may include a first conductive type semiconductor layer, an active layer, and a second conductive type semiconductor layer.
  • a first conductive type electrode formed on the first conductive type semiconductor layer and a second conductive type electrode formed on the second conductive type semiconductor layer may be further included.
  • the semiconductor light emitting devices may be horizontal semiconductor light emitting devices or vertical semiconductor light emitting devices. However, in the case of a vertical type semiconductor light emitting device, since the first conductive type electrode and the second conductive type electrode face each other, the semiconductor light emitting device is separated from the growth substrate, and a conductive type electrode in any one direction is formed in a subsequent process. Add a process to do it. In addition, as will be described later, a magnetic layer may be included in the semiconductor light emitting device for the self-assembly process.
  • the semiconductor light emitting devices In order to use the semiconductor light emitting devices in a display device, three types of semiconductor light emitting devices that emit colors corresponding to red (R), green (G), and blue (B) are generally required. Since semiconductor light emitting elements emitting one color are formed on one growth substrate, a separate substrate is required for a display device implementing individual unit pixels using the three types of semiconductor light emitting elements. Accordingly, individual semiconductor light emitting devices must be separated from the growth substrate and assembled or transferred to the final substrate.
  • the final substrate is a substrate on which a process of forming a wiring electrode for applying a voltage to the semiconductor light emitting device so that the semiconductor light emitting device can emit light is performed.
  • the semiconductor light emitting devices emitting each color may be transferred to the transfer substrate or the assembly substrate (S1020) and then transferred back to the final substrate.
  • the transfer substrate or the assembly substrate serves as a final substrate.
  • the method of arranging the semiconductor light emitting device on the transfer substrate or the assembly substrate (S1020) can be roughly divided into three types.
  • the stamping process refers to a process of separating a semiconductor light emitting device from a growth substrate through the protrusions using a substrate made of a flexible material having a protrusion having adhesive force. By adjusting the spacing and arrangement of the protrusions, the semiconductor light emitting device of the growth substrate may be selectively separated.
  • the semiconductor light emitting devices must be separated from the growth substrate and exist individually, and the semiconductor light emitting devices are separated from the growth substrate through a laser lift-off (LLO) process or the like as many as the number of semiconductor light emitting devices required. Thereafter, the semiconductor light emitting devices are dispersed in a fluid and assembled on an assembly substrate using an electromagnetic field.
  • LLO laser lift-off
  • the self-assembly process may simultaneously assemble each of the semiconductor light emitting devices implementing R, G, and B colors on one assembling substrate, or may assemble individual colored semiconductor light emitting devices through individual assembling substrates.
  • the semiconductor light emitting devices are placed on an assembly substrate through a self-assembly process, and then the semiconductor light emitting devices are moved to the final substrate through a stamping process.
  • the semiconductor light emitting devices are moved to the final substrate through a stamping process.
  • it is difficult to implement a large area due to the location of the assembly substrate disposed during the self-assembly process, contact with fluid, and the influence of an electromagnetic field, so after assembling the semiconductor light emitting devices using an assembly substrate of an appropriate area, Subsequently, a process of transferring multiple times to a final substrate having a large area may be performed by a stamping process.
  • the wiring electrode formed through the wiring process electrically connects the semiconductor light emitting devices assembled or transferred to the substrate to the substrate.
  • a transistor for driving an active matrix may be previously formed under the substrate. Accordingly, the wiring electrode may be electrically connected to the transistor.
  • a self-assembly process is preferable. Further, in order to improve the assembly speed, it may be preferred that semiconductor light emitting devices of each color are simultaneously assembled on one assembly substrate during the self-assembly process. In addition, it may be required to have mutually exclusive structures in order for the semiconductor light emitting devices of each color to be assembled at a specific location on the assembly substrate.
  • FIG. 11 is a diagram illustrating an embodiment of a method for assembling a semiconductor light emitting device to a substrate by a self-assembly process.
  • the semiconductor light emitting device 1150 may be introduced into the chamber 1130 filled with the fluid 1120.
  • the assembly substrate 1110 may be disposed on the chamber 1130.
  • the assembly substrate 1110 may be introduced into the chamber 1130.
  • the direction in which the assembly substrate 1110 is inserted is a direction in which the assembly groove 1111 of the assembly substrate 1110 faces the fluid 1120.
  • a pair of electrodes 1112 and 1113 corresponding to each of the semiconductor light emitting devices 1150 to be assembled may be formed on the assembly substrate 1110.
  • the electrodes 1112 and 1113 may be implemented as a transparent electrode (ITO), or may be implemented using other general materials.
  • the electrodes 1112 and 1113 correspond to assembly electrodes for stably fixing the semiconductor light emitting device 1150 in contact with the assembly grooves 1112 and 1113 by generating an electric field as a voltage is applied.
  • an AC voltage may be applied to the electrodes 1112 and 1113, and the semiconductor light emitting device 1150 floating around the electrodes 1112 and 1113 may have a polarity due to dielectric polarization. Further, in the case of the dielectrically polarized semiconductor light emitting device, it may be moved or fixed in a specific direction by a non-uniform electric field formed around the electrodes 1112 and 1113. This is called dielectrophoresis, and in the self-assembly process of the present invention, the semiconductor light emitting device 1150 may be stably fixed to the assembly groove 1111 by using the dielectrophoresis.
  • the distance between the assembly electrodes 1112 and 1113 is, for example, formed smaller than the width of the semiconductor light emitting element 1150 and the diameter of the assembly groove 1111, so that the assembly position of the semiconductor light emitting element 1150 using an electric field Can be fixed more precisely.
  • an assembly insulating film 1114 is formed on the assembly electrodes 1112 and 1113 to protect the electrodes 1112 and 1113 from the fluid 1120 and prevent leakage of current flowing through the assembly electrodes 1112 and 1113 can do.
  • the assembled insulating layer 1114 may be formed of a single layer or multiple layers of inorganic or organic insulators such as silica and alumina.
  • the assembly insulating layer 1114 may have a minimum thickness to prevent damage to the assembly electrodes 1112 and 1113 when assembling the semiconductor light emitting device 1150, and for stably assembling the semiconductor light emitting device 1150 It can have a maximum thickness.
  • a partition wall 1115 may be formed on the assembly insulating layer 1114. A partial region of the partition wall 1115 may be positioned above the assembly electrodes 1112 and 1113, and the remaining region may be positioned above the assembly substrate 1110.
  • an assembly groove 1111 to which the semiconductor light emitting device 1150 is coupled is formed in the assembly substrate 1110, and the surface on which the assembly groove 1111 is formed is in contact with the fluid 1120. I can.
  • the assembly groove 1111 may guide an accurate assembly position of the semiconductor light emitting device 1150.
  • the partition wall 1115 may be formed to have a certain inclination toward the bottom surface from the opening of the assembly groove 1111.
  • the assembly groove 1111 may have an opening and a bottom surface, and an area of the opening may be formed larger than an area of the bottom surface. Accordingly, the semiconductor light emitting device 1150 can be assembled at the correct position of the bottom surface in the assembly groove 1111.
  • the assembly groove 1111 may have a shape and size corresponding to the shape of the semiconductor light emitting device 1150 to be assembled. Accordingly, it is possible to prevent other semiconductor light emitting devices from being assembled in the assembly groove 1111 or from assembling a plurality of semiconductor light emitting devices.
  • the depth of the assembly groove 1111 may be formed to be smaller than the vertical height of the semiconductor light emitting device 1150.
  • the semiconductor light emitting device 1150 may have a structure protruding between the barrier ribs 1115 and may easily contact the protrusions of the transfer substrate during a transfer process that may occur after assembly.
  • the assembly apparatus 1140 including a magnetic material may move along the assembly substrate 1110.
  • the assembly device 1140 may move in a state in contact with the assembly substrate 1110 in order to maximize an area of the magnetic field into the fluid 1120.
  • the assembly apparatus 1140 may include a plurality of magnetic materials, or may include a magnetic material having a size corresponding to that of the assembly substrate 1110. In this case, the moving distance of the assembly device 1140 may be limited within a predetermined range.
  • the semiconductor light emitting element 1150 in the chamber 1130 can move toward the assembling device 1140 by the magnetic field generated by the assembling device 1140.
  • the semiconductor light emitting device 1150 While moving toward the assembly device 1140, the semiconductor light emitting device 1150 may enter the assembly groove 1111 and contact the assembly substrate 1110 as shown in FIG. 12.
  • the semiconductor light emitting device 1150 may include a magnetic layer inside the semiconductor light emitting device so that a self-assembly process can be performed.
  • the semiconductor light emitting element 1150 in contact with the assembly substrate 1110 is separated by the movement of the assembly device 1140 Can be prevented.
  • 13 is an example in which a general vertical semiconductor light emitting device is assembled on an assembly substrate.
  • the device is assembled on a substrate by the self-assembly method described in FIGS. 11 and 12, and thereafter, a process of forming a wiring electrode connected to each conductive type electrode on one surface of the device This is done.
  • a conductive type electrode is formed on both sides of the device.
  • a wiring electrode may be formed in advance on the substrate for electrical connection between the conductive electrode on the opposite side that is not exposed and the substrate.
  • FIG. 13(a) shows a partition wall 1315, an assembly groove 1311 defined by the partition wall 1315, a wiring electrode 1316 disposed under the assembly groove 1311, and the assembly groove 1311. It is a plan view showing the assembled semiconductor light emitting device 1350. For smooth assembly, an area of the assembly groove 1311 is formed larger than an assembly area of the semiconductor light emitting device 1350. Accordingly, the semiconductor light emitting device 1350 may be randomly positioned within the assembly groove 1311. Meanwhile, the wiring electrode 1316 for electrical connection between the semiconductor light emitting device 1350 and the assembled substrate may be positioned in the form of a single bar as shown in FIG. 13A.
  • FIG. 13(b) shows a cross-sectional view of the semiconductor light emitting device 1350 assembled on the assembly substrate of FIG. 13(a).
  • the cross-sectional view is an example of a case where a defect occurs. If it is normal that the semiconductor light emitting device 1350 is positioned horizontally on the assembly substrate, it may be assembled in a form inclined to one side as shown in FIG. 13B. Alternatively, during a wiring process for electrical connection between the wiring electrode 1316 and the semiconductor light emitting device 1350, the wiring electrode 1316 is melted and thermally flowed, and the position of the device may be changed.
  • a pair of assembly electrodes 1312 and 1313 are located on the substrate 1310, and a dielectric film 1314 surrounding the assembly electrodes 1312 and 1313 and assembly It includes a partition wall 1315 for the groove 1311.
  • a wiring electrode 1316 electrically connected to the semiconductor light emitting device 1350 is positioned on the dielectric layer 1314.
  • the wiring electrode 1316 may be melted in a wiring process to be electrically connected to the semiconductor light emitting device 1350 in contact with the wiring electrode 1316.
  • the wiring electrode 1316 may include a low melting point metal layer that is relatively easy to melt.
  • the width of the wiring electrode 1316 may be formed smaller than the width (width) of the semiconductor light emitting device 1350. If the width of the wiring electrode 1316 is larger than the width of the semiconductor light emitting device 1350, the electric field generated through the assembly electrodes 1312 and 1313 in the self-assembly process can be shielded by the wiring electrode 1316. Because. In addition, since the wiring electrode 1316 may melt and flow during the wiring process, an excessive amount of the wiring electrode may cause unintended short circuit defects during the thermal flow process. Accordingly, as shown in FIG. 13(a) or 13(b), the wiring electrode 1316 may be formed in a partial area in the assembly groove. However, in this case, as shown in FIG.
  • the semiconductor light emitting device 1350 assembled on the assembly substrate by the protruding wiring electrode 1316 may be inclined. Accordingly, the contact area with the wiring electrode 1316 may decrease, and thus contact resistance may increase.
  • the actual applied voltage may be different, and thus a difference may occur in light emission uniformity.
  • the wiring electrode is embedded in the groove by forming a separate groove in the lower part of the assembly groove without protruding the wiring electrode to the lower part of the assembly groove.
  • the semiconductor light emitting device is horizontally assembled on the wiring electrode, and furthermore, the change in the position of the horizontally assembled semiconductor light emitting device is minimized in the wiring process.
  • the structure of the assembled substrate and wiring electrode is required.
  • FIGS. 14 to 22 an assembly substrate having wiring electrodes for solving the above problems and a display device using the same will be described later.
  • FIG. 14 is a flowchart schematically showing a method of manufacturing a display device using an assembled substrate according to the present invention.
  • a vertical semiconductor light emitting device is formed (S1410).
  • conductive electrodes may be provided at both ends of the device. Accordingly, one of the conductive electrodes may be formed together in the process of forming the semiconductor light emitting structure on the growth substrate, and the remaining conductive electrodes may be formed after transferring the semiconductor light emitting device using a separate transfer substrate.
  • the semiconductor light emitting device is self-assembled in a fluid using a magnetic field and an electric field, and may include a magnetic layer.
  • an assembly substrate having an assembly electrode, a wiring electrode, and an assembly groove is prepared (S1420).
  • the assembly electrode plays a role of generating a dielectrophoretic force in relation to the semiconductor light emitting device by an electric field, and the wiring electrode serves to electrically connect the vertical semiconductor light emitting device to the substrate.
  • the wiring electrode may include a base electrode portion and a low melting point junction portion positioned on the base electrode portion.
  • the assembly groove guides a position where the semiconductor light emitting device is assembled.
  • a vertical semiconductor light emitting device is introduced into a chamber filled with a fluid, and the assembled substrate is positioned on the upper surface of the chamber (S1430).
  • the semiconductor light emitting device is assembled into the assembly groove of the assembly substrate using a magnetic field and an electric field (S1440).
  • the assembled substrate is separated from the chamber, and the semiconductor light emitting device is electrically connected to the wiring electrode of the assembled substrate (S1450).
  • the conductive electrode of one end of the semiconductor light emitting device and the substrate are electrically connected.
  • an additional wiring process may be performed on the conductive electrode formed at the other end of the semiconductor light emitting device.
  • 15 is a diagram of a vertical semiconductor light emitting device electrically connected to a wiring electrode of an assembled substrate according to the present invention.
  • FIG. 15(a) shows a partition wall 1515, an assembly groove 1511 defined by the partition wall 1515, a low melting point junction 1517 disposed under the assembly groove 1511, and the assembly groove 1511.
  • an area of the assembly groove 1511 is formed larger than an assembly area of the semiconductor light emitting device 1550. Accordingly, the semiconductor light emitting device 1550 may be randomly positioned within the assembly groove 1511.
  • the low melting point junction 1517 for electrical connection between the semiconductor light emitting device 1550 and the assembled substrate may be positioned in a form in which a plurality of bars intersect, as shown in FIG. 15A.
  • the low melting point junction 1517 is formed on the base electrode part.
  • the wiring electrode of the present invention includes the low melting point junction portion 1517 and a base electrode portion.
  • the low melting point junction 1517 may have a flow blocking angle at an intersection point of the plurality of bars.
  • the thermal flow characteristics of the region (intersection point) are lower than other regions of the low melting point junction 1517.
  • the thermal flow characteristics of the cross-region having the flow blocking angle may be smaller than the thermal flow characteristics of the ends of the plurality of bars.
  • FIG. 15(b) shows a cross-sectional view of the semiconductor light emitting device 1350 assembled on the assembly substrate of FIG. 15(a).
  • the semiconductor light emitting device 1350 may be horizontally positioned on the assembled substrate.
  • the assembly substrate includes a pair of assembly electrodes 1512 and 1513 on the substrate 1510, a dielectric film 1514 surrounding the assembly electrodes 1512 and 1513, and assembly It includes a partition wall 1515 for the groove 1511.
  • a wiring electrode 1540 electrically connected to the semiconductor light emitting device 1550 is positioned on the dielectric layer 1514.
  • the wiring electrode 1540 may include a base electrode part 1516 and a low melting point junction 1517 formed on the base electrode part 1516.
  • the low melting point junction 1517 may include a metal layer that is melted at a temperature between 100 degrees and 250 degrees.
  • the low melting point junction 1517 may be melted in a wiring process to be electrically connected to the semiconductor light emitting device 1550.
  • the height of the semiconductor light emitting device 1550 may be greater than the height of the partition wall 1515.
  • 16 is an example of an assembled substrate including a wiring electrode of the present invention.
  • FIGS. 16(a) and 16(b) only the structure of the low melting point junction is slightly different, and the remaining components are the same.
  • the dielectric film and the partition wall positioned between the assembly electrode and the wiring electrode are omitted.
  • a pair of assembly electrodes 1612 and 1613 may be positioned on a substrate 1610 and a wiring electrode may be positioned therebetween.
  • the pair of assembly electrodes 1612 and 1613 are configured to apply an electric field, and may generate a semiconductor light emitting device and a dielectrophoretic force by applying an AC voltage.
  • the assembly electrodes 1612 and 1613 may be positioned to protrude a certain portion and overlap the assembly groove 1611 in which the semiconductor light emitting device is assembled as shown in FIG. 16A.
  • the present invention is not limited thereto, and the assembly electrodes 1612 and 1613 may be arranged side by side in a straight line.
  • the wiring electrode may be positioned between the assembly electrodes 1612 and 1613.
  • the base electrode unit 1616 may be positioned in the same direction as the direction in which the assembly electrodes 1612 and 1613 are formed, and a low melting point junction 1617 may be positioned under the assembly groove 16111.
  • the low melting point junction portion 1617 may be positioned on the base electrode portion 1616 and formed in the form of a plurality of crossing bars.
  • the low melting point junction 1617 includes a first bar 1617-1 positioned in a first direction and a second bar 1617-2 positioned in a second direction crossing the first direction. can do.
  • the first direction corresponds to the major axis direction of the base electrode unit 1616 of the wiring electrode
  • the first bar 1617-1 is the assembly groove 1611. Can be larger than the diameter of.
  • both ends of the second bar 1617-2 may be positioned to overlap the assembly electrodes 1612 and 1613.
  • the assembly electrodes 1612 and 1613 may partially overlap the assembly groove 1611, and if the length of the second bar 1617-2 is formed to be similar to the diameter of the assembly groove 1611, , A predetermined region of both ends of the second bar 1617-2 may be positioned to overlap the assembly electrodes 1612 and 1613.
  • the semiconductor light emitting device assembled in the assembly groove 1611 can be prevented from tilting in the second direction.
  • the semiconductor light emitting device is horizontally assembled on the assembly substrate while minimizing the area of the low melting point junction through such a bar-type cross formation.
  • the degree of melting and deformation of the junction in the subsequent wiring process increases, which may cause a change in the position of the device or a short circuit. It should be considered at an efficient level.
  • FIG. 16B is a diagram illustrating a case where the low melting point junction 1618 on the base electrode portion 1616 is formed only in the assembly groove 1611.
  • the first bar 1617-1 of the low melting point junction 1617 is formed longer than the assembly groove 1611, but in FIG. 16(b), the first bar 1618-1 and the second bar All (1618-2) are formed in the assembly groove (1611).
  • the closer the diameter of the first bar 1618-1 and the second bar 1618-2 is to the diameter of the assembly groove 1611 the more advantageous it is to assemble the semiconductor light emitting device horizontally.
  • two bars may be expressed as intersecting and a plurality of bar low-melting point junctions may be configured, but even in this case, the area of the low-melting point junction relative to the area of the assembly groove must be considered at an efficient level.
  • FIG. 17 are diagrams illustrating changes in shape of a wiring electrode of a general assembly board before and after a wiring process.
  • the 17A may be a general shape of a low melting point junction 1917 formed on a base electrode part of a wiring electrode.
  • the center point F of the low melting point junction 1717 may coincide with the center point of the assembly groove 1711.
  • the semiconductor light emitting device in contact with the low melting point junction 1716 may be positioned horizontally.
  • the low melting point junction 1917 may flow in a random direction as shown by an arrow in FIG. 17A.
  • the low melting point junction 1718 in the assembly groove 1711 may have after the wiring process.
  • the low melting point junction 1718 is melted in the wiring process and may expand or flow, and thus may contact one side of the assembly groove 1711 as shown in FIG. 17B.
  • the center point F'of the low melting point junction 1718 may change in position as much as ⁇ F from the center point F of the low melting point junction 1716 before the wiring process. Therefore, if the semiconductor light emitting device is assembled on the low melting point junction, after the wiring process, the semiconductor light emitting device may be transformed from the existing horizontal structure into an inclined structure due to the position change ( ⁇ F).
  • a wiring process for electrically connecting the conductive electrode of the semiconductor light emitting device in contact with the assembled substrate and the substrate is essential.
  • a low melting point metal layer is placed on a substrate, and the metal layer is melted and electrically connected to the device. Accordingly, even a semiconductor light emitting device assembled horizontally on a substrate may change into an inclined structure due to the deformation of the low melting point metal layer after the wiring process. To prevent this, a structure capable of controlling the positional change of the low melting point metal layer is required even when the wiring process step is performed.
  • FIGS. 18 are diagrams showing shape changes before and after a wiring process for a low melting point junction formed on a wiring electrode of an assembly substrate of the present invention.
  • FIG. 18(a) shows that a low melting point junction 1817 having a first bar 1817-1 and a second bar 1817-2 crossing the first bar 1817-1 is in the assembly groove 1811. It is a view showing the position shape.
  • the first bar 1817-1 and the second bar 1817-2 may cross a center point G of the assembly groove 1811.
  • an intersection point of the first bar 1817-1 and the second bar 1817-2 may have a flow blocking angle 1817a.
  • the flow blocking angle may be 90 degrees or less.
  • the second bar 1817-2 vertically intersects the first bar 1817-1, and the flow blocking angle 1817a may be 90 degrees.
  • an intersection point at which the flow blocking angle 1817a is formed may overlap one surface of the semiconductor light emitting device. That is, the intersection point of the low melting point junction 1817 where the flow retardance 1817a is formed may be located within an area within the assembly area of the semiconductor light emitting device.
  • FIG. 18(b) is a view showing a shape after a wiring process is performed on the low melting point junction portion 1817 of FIG. 18(a).
  • the low melting point junction 1818 after the wiring process in the assembly groove 1811 may expand or flow to deform its shape.
  • the flow blocking angle 1818a in the crossing region of the plurality of bars the deformation of the low melting point junction 1818 may be minimized in the region. This is because when the low melting point junction is melted, the thermal flow characteristics of the cross-region having a flow blocking angle may be smaller than the thermal flow characteristics of the ends of the bars of the low melting point junction. Therefore, as shown in FIG. 18(b), even if the wiring process is in progress, the flow blocking angle 1818a region is less deformed.
  • the low melting point junction 1818 has a symmetrical flow blocking angle 1818a as indicated by the arrow, even after the wiring process, the center of the low melting point junction 1818 is the same as the center point (G) of the assembly groove 1811 Can be located in That is, even if the semiconductor light emitting device is positioned on the low melting point junction 1818, a change in position before and after the wiring process can be minimized. Therefore, if a semiconductor light emitting device has been previously assembled horizontally on a substrate, it can still be positioned horizontally on the substrate even if the wiring process proceeds. Therefore, in the present invention, in order to minimize the position change of the low melting point junction in the wiring process, a plurality of bars are cross-formed to form a flow blocking angle. In addition, since the flow blocking angle is symmetrically present in the low melting point junction, it is possible to more efficiently suppress a change in the position of the low melting point junction.
  • 19(a) is a view showing a low melting point junction 1917 in which a polygonal structure is combined with one straight bar shape in the assembly groove 1911.
  • the flow blocking angle 1917a formed through the shape may exist symmetrically at the low melting point junction 1917, and may be less than 90 degrees.
  • FIG. 19B is a view showing a low melting point junction 2017 formed by crossing three straight bars in the assembly groove 2011.
  • the flow blocking angle 2017a formed through the shape may exist symmetrically at the low melting point junction 2017, and may be less than 90 degrees.
  • one of the technical features of the present invention is that it includes a low melting point junction having a flow blocking angle, and is not specifically limited to the number and shape of the bars.
  • 20 is a flow chart showing a process of manufacturing the assembly substrate of the present invention.
  • an assembly electrode is formed on the substrate (S1421).
  • the assembled electrode may be provided as a pair, and in the future, an electric field is generated by applying an AC voltage having a constant voltage difference to each electrode.
  • a dielectric layer surrounding the assembled electrode is formed (S1422).
  • the dielectric film serves to protect the assembly electrode.
  • the wiring electrode of the present invention may be composed of a base electrode portion and a low melting point junction portion of a basic shape. Accordingly, a base electrode is formed on the dielectric layer (S1423a), and a low melting point junction is formed on the base electrode (S1423b). Meanwhile, the low melting point junction may be located inside an assembly groove to be formed in the future.
  • a partition wall is formed to define the assembly groove (S1424).
  • Part of the partition wall may overlap the wiring electrode.
  • a partition wall may be formed on an upper portion of a region of the wiring electrodes excluding the base electrode portion and the low melting point junction portion positioned inside the assembly groove.
  • FIG. 21 is a cross-sectional view illustrating a manufacturing process according to the flow chart of FIG. 20.
  • a pair of assembly electrodes 2112 and 2113 are formed on the substrate 2110.
  • a dielectric layer 2114 is formed to surround the assembly electrodes 2112 and 2113.
  • the dielectric layer 2114 may be formed by spin coating, bar coating, or chemical vapor deposition.
  • a base electrode portion 2116 is formed on the dielectric layer 2114.
  • the base electrode part 2116 may overlap the assembly electrodes 2112 and 2113 with a partial region.
  • a low melting point junction 2117 is formed on the base electrode part 2116.
  • the base electrode portion 2116 and the low melting point junction portion 2117 serve as wiring electrodes electrically connected to one surface of the semiconductor light emitting device.
  • the low melting point junction may be located in a form in which a plurality of bars intersect.
  • the low melting point junction 2117 includes a first bar 2117-1 disposed in a first direction and a second bar 2117 disposed in a second direction. It can be composed of -2).
  • a flow blocking angle may be formed at the intersection of the bars.
  • a partition wall 2115 defining an assembly groove 2111 in which a semiconductor light emitting device is assembled may be formed on the dielectric layer 2114.
  • 22 is a diagram illustrating a process of performing a wiring process for electrically connecting a semiconductor light emitting device to an assembled substrate.
  • FIG. 22(a) shows a shape in which the semiconductor light emitting device 2250 is assembled in the assembly groove 2211 of the assembly substrate.
  • an assembly groove 2211 is defined by a partition wall 2215 formed on the substrate 2210, and a base electrode part 2216 and a low melting point junction 2217 are located under the assembly groove 2211. do.
  • the semiconductor light emitting device 2250 contacts the low melting point junction 2217.
  • FIG. 22(b) is a diagram showing a wiring process for the semiconductor light emitting device 2250 of FIG. 22(a).
  • the semiconductor light emitting device 2250 is a vertical semiconductor light emitting device, and each conductive electrode may be positioned on both sides of the semiconductor light emitting device 2250.
  • a conductive electrode formed on one surface of the semiconductor light emitting device 2250 and a low melting point junction 2217 positioned on the substrate 2210 may be electrically connected through a wiring process.
  • the wiring process may include applying pressure on the top of the semiconductor light emitting device 2250 and heating and melting the low melting point junction 2217.
  • the low melting point junction 2217 includes a metal layer having a low melting point that is melted between about 100°C and 250°C, and the wiring process may be performed in, for example, a 200°C chamber.
  • FIG. 23 is a cross-sectional view of the semiconductor light emitting device of FIG. 22 after performing an additional wiring process.
  • one surface of the device in contact with the low melting point junction 2217 is electrically connected.
  • the opposite surface of the semiconductor light emitting device 2250 that does not contact the low melting point junction 2217 is electrically connected to the other wiring electrode 2230.
  • an interlayer insulating layer 2220 covering an upper portion of the semiconductor light emitting device 2250 assembled on the assembly substrate is formed, and thereafter, a wiring electrode 2230 electrically connected to the semiconductor light emitting device 2250 through an etching process and a deposition process. ) Can be formed.
  • the assembly substrate includes assembly electrodes 2212 and 2213 for generating an electric field on the substrate 2210, a dielectric film 2214 for protecting the assembly electrodes 2212 and 2214, and a partition wall 2215 for forming an assembly groove. do.
  • the base electrode part 2216 and the low melting point junction 2217 are located inside the assembly groove.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

본 명세서에서는 기판에 수직형 구조의 반도체 발광 소자를 조립한 이후, 후속 공정에서 소자의 위치 변화 없이 안정적으로 배선 공정을 수행할 수 있는 새로운 형태의 디스플레이 장치를 제공한다. 여기서 본 발명의 일 실시예에 따른 디스플레이 장치는, 기판, 상기 기판 상에 위치하는 한 쌍의 조립전극, 상기 조립전극 상에 위치하는 유전막, 상기 유전막 상에 위치하는 베이스 전극부 및 저융점 접합부를 포함하는 배선전극, 상기 배선전극의 일부 영역과 중첩되고 상기 유전막 상에 위치하는, 반도체 발광 소자가 조립되는 조립 홈을 정의하는 격벽; 및 상기 조립 홈에 조립되고, 상기 배선전극의 저융점 접합부와 전기적으로 연결되는 수직형 반도체 발광 소자를 포함하고, 상기 저융점 접합부는 상기 접합부의 열적 유동 특성을 제어하기 위한 유동 저지 각도를 가지는 것을 특징으로 한다.

Description

마이크로 LED를 이용한 디스플레이 장치 및 이의 제조 방법
본 발명은 디스플레이 장치 관련 기술 분야에 적용 가능하며, 예를 들어 마이크로 LED(Light Emitting Diode)를 이용한 디스플레이 장치 및 이의 제조 방법에 관한 것이다.
최근에는 디스플레이 기술 분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liquid Crystal Display)와 OLED(Organic Light Emitting Diodes)로 대표되고 있다.
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 있고, OLED의 경우에 수명이 짧고, 양산 수율이 좋지 않다는 문제점이 있다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 것으로 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 디스플레이 장치를 구현하여, 전술한 문제점을 해결하는 방안이 제시될 수 있다. 상기 반도체 발광 소자는 필라멘트 기반의 발광 소자에 비해 긴 수명, 낮은 전력 소모, 우수한 초기 구동 특성, 및 높은 진동 저항 등의 다양한 장점을 갖는다.
이러한 반도체 발광 소자들을 이용한 디스플레이 장치를 구현하기 위해서는, 매우 많은 수의 반도체 발광 소자들이 필요하다. 따라서 제조 비용을 고려할 때, 동일 면적의 기판에서 생산할 수 있는 반도체 발광 소자의 수량이 증가하도록 상기 개별 반도체 발광 소자의 크기는 소형화되어야 한다.
따라서, 수평형 구조보다는 수직형 구조의 반도체 발광 소자의 개발이 요구된다. 다만 수직형 구조의 반도체 발광 소자의 경우, 기판과 전기적 연결을 위한 배선 공정 과정이 어렵다는 단점이 있다.
본 발명의 일 실시예의 목적은, 반도체 발광 소자를 이용한 디스플레이 장치 및 제조 방법을 제공하는 것이다.
본 발명의 일 실시예의 다른 목적은, 기판에 수직형 구조의 반도체 발광 소자를 조립한 이후, 후속공정에서 소자의 위치 변화 없이, 안정적으로 배선 공정을 수행하는 새로운 형태의 디스플레이 장치를 제공하는 것이다.
나아가, 본 발명의 일 실시예의 또 다른 목적은, 여기에서 언급하지 않은 다양한 문제점들도 해결하고자 한다. 당업자는 명세서 및 도면의 전 취지를 통해 이해할 수 있다.
상기 목적을 달성하기 위한 반도체 발광 소자를 이용한 디스플레이 장치는, 기판; 상기 기판 상에 위치하는 한 쌍의 조립전극; 상기 조립전극 상에 위치하는 유전막; 상기 유전막 상에 위치하는, 베이스 전극부 및 저융점 접합부를 포함하는 배선전극; 상기 배선전극의 일부 영역과 중첩되고, 상기 유전막 상에 위치하는, 반도체 발광 소자가 조립되는 조립 홈을 정의하는 격벽; 및 상기 조립 홈에 조립되고, 상기 배선전극의 저융점 접합부와 전기적으로 연결되는 수직형 반도체 발광 소자를 포함하고, 상기 저융점 접합부는 상기 접합부의 열적 유동 특성을 제어하기 위한 유동 저지 각도를 가지는 것을 특징으로 한다.
실시예로서, 상기 저융점 접합부는 상기 베이스 전극부 상에 위치하고, 교차하는 복수 개의 바(bar) 형태로 이루어지는 것을 특징으로 한다.
실시예로서, 상기 유동 저지 각도는 상기 복수 개의 바의 교차영역에 위치하는 것을 특징으로 한다.
실시예로서, 상기 저융점 접합부가 용융되는 경우 상기 유동 저지 각도를 가지는 상기 교차영역의 열적 유동 특성은 상기 복수 개의 바의 끝단의 열적 유동 특성보다 작은 것을 특징으로 한다.
실시예로서, 상기 반도체 발광 소자는 상기 저융점 접합부의 교차영역과 중첩되는 것을 특징으로 한다.
실시예로서, 상기 유동 저지 각도는 90도 이하인 것을 특징으로 한다.
실시예로서, 상기 저융점 접합부는 제1 방향으로 위치하는 제1 바 및 상기 제1 방향과 교차하는 제2 방향으로 위치하는 제2 바를 포함하는 것을 특징으로 한다.
실시예로서, 상기 제1 바 및 상기 제2 바는 상기 조립 홈의 중심점을 교차하는 것을 특징으로 한다.
실시예로서, 상기 제1 바 및 상기 제2 바는 수직으로 교차하는 것을 특징으로 한다.
실시예로서, 상기 제1 바 및 상기 제2 바는 상기 조립 홈 내에 위치하는 것을 특징으로 한다.
실시예로서, 상기 제1 방향은 상기 배선전극의 베이스 전극부의 장축 방향에 대응하고, 상기 제1 바의 길이는 상기 조립 홈의 직경보다 긴 것을 특징으로 한다.
실시예로서, 상기 제2 바의 양 끝단의 일정 영역은 상기 조립전극과 중첩되는 것을 특징으로 한다.
실시예로서, 상기 격벽의 높이는 상기 반도체 발광 소자의 높이보다 작은 것을 특징으로 한다.
실시예로서, 상기 저융점 접합부는 100도에서 250도 사이에서 용융되는 금속층을 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 복수의 반도체 발광 소자들을 이용한 디스플레이 장치의 제조 방법은 수직형 반도체 발광 소자를 형성하는 단계; 조립전극, 배선전극 및 조립 홈을 포함하는 조립 기판을 준비하는 단계; 유체가 채워진 챔버에 상기 반도체 발광 소자를 투입하고 조립 기판을 상기 챔버의 상면에 위치시키는 단계; 자기장 및 전기장을 이용하여 상기 반도체 발광 소자를 상기 조립 기판의 조립 홈에 조립하는 단계; 및 상기 조립 기판을 상기 챔버로부터 분리하고, 상기 반도체 발광 소자를 상기 조립 기판의 배선전극과 전기적으로 연결하는 단계를 포함한다.
실시예로서, 상기 조립 기판을 준비하는 단계는 기판에 조립전극을 형성하는 단계; 상기 조립전극을 감싸는 유전막을 형성하는 단계; 상기 유전막 상에 배선전극을 형성하는 단계; 및 상기 배선전극 상에 위치하는, 조립 홈을 정의하는 격벽을 형성하는 단계를 포함한다.
실시예로서, 상기 배선전극을 형성하는 단계는 베이스 전극부를 형성하는 단계 및 상기 베이스 전극부 상에 저융점 접합부를 형성하는 단계를 포함한다.
실시예로서, 상기 저융점 접합부는 상기 베이스 전극부 상에서 상기 베이스 전극부의 장축 방향으로 형성되는 제1 바 및 상기 제1 바와 교차하는 제2 바를 포함하는 것을 특징으로 한다.
실시예로서, 상기 제1 바 및 상기 제2 바는 상기 조립 홈의 내부에 위치하는 것을 특징으로 한다.
실시예로서, 상기 전기적으로 연결하는 단계는 상기 반도체 발광 소자의 상부에서 압력을 가하는 단계 및 상기 저융점 접합부를 가열하여 용융하는 단계를 포함한다.
본 발명의 일 실시예에 따르면, 반도체 발광 소자를 이용한 디스플레이 장치 및 제조 방법을 제공할 수 있다.
구체적으로, 수직형 반도체 발광 소자가 조립되는 조립 기판의 조립 홈의 하부에 저융점 접합부가 구비된 배선전극을 형성한다. 상기 저융점 접합부는 교차하는 복수 개의 바(bar) 형태로 이루어지며, 각 교차지점에 유동 저지 각도를 갖는다. 상기 유동 저지 각도를 구비함으로서, 상기 반도체 발광 소자는 후속 배선 공정에서, 저융점 접합부의 열적 유동에 의해 소자의 위치가 변화하는 것을 방지할 수 있다. 즉, 본 발명에 의하면 소자의 위치 변화 없이 안정적으로 배선 공정을 수행할 수 있는 장점이 있다.
나아가, 본 발명의 또 다른 실시예에 따르면, 여기에서 언급하지 않은 추가적인 기술적 효과들도 있다. 당업자는 명세서 및 도면의 전 취지를 통해 이해할 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도 이다.
도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 절단된 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 D-D를 따라 절단된 단면도이다.
도 9는 도 8의 수직형 반도체 발광 소자를 나타내는 개념도이다.
도 10은 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법에 대해 개략적으로 나타내는 순서도이다.
도 11은 반도체 발광 소자가 자가 조립 공정에 의해 기판에 조립되는 방법의 일 실시예를 나타내는 도면이다.
도 12는 도 11의 E부분을 확대한 도면이다.
도 13은 일반적인 수직형 반도체 발광 소자가 조립 기판에 조립되는 경우의 실시예이다.
도 14는 본 발명의 조립기판을 이용한 디스플레이 장치의 제조 방법에 대해 개략적으로 나타내는 순서도이다.
도 15는 본 발명의 조립기판의 배선전극과 전기적으로 연결되는 수직형 반도체 발광 소자에 대한 도면들이다.
도 16은 본 발명의 배선전극을 포함하는 조립기판의 실시예들이다.
도 17은 일반적인 조립 기판의 배선전극의 배선공정 전후의 형상 변화를 나타내는 도면들이다.
도 18은 본 발명의 조립 기판의 베이스 전극부 상에 형성되는 저융점 접합부에 대한 배선 공정 전후의 형상 변화를 나타내는 도면들이다.
도 19는 다양한 형상의 저융점 접합부에 대한 실시예들이다.
도 20은 본 발명의 조립 기판을 제작하는 과정을 나타내는 순서도이다.
도 21은 도20의 순서도에 따른 제작과정을 나타내는 단면도들이다.
도 22는 반도체 발광 소자를 조립기판과 전기적으로 연결하는 배선공정을 수행하는 과정을 나타내는 도면들이다.
도 23은 도 22의 반도체 발광 소자에 대해 추가적인 배선 공정을 수행한 이후의 단면도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
나아가, 설명의 편의를 위해 각각의 도면에 대해 설명하고 있으나, 당업자가 적어도 2개 이상의 도면을 결합하여 다른 실시예를 구현하는 것도 본 발명의 권리범위에 속한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치는 단위 화소 또는 단위 화소의 집합으로 정보를 표시하는 모든 디스플레이 장치를 포함하는 개념이다. 따라서 완성품에 한정하지 않고 부품에도 적용될 수 있다. 예를 들어 디지털 TV의 일 부품에 해당하는 패널도 독자적으로 본 명세서 상의 디스플레이 장치에 해당한다. 완성품으로는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크 탑 컴퓨터 등이 포함될 수 있다.
그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품 형태라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술 분야의 당업자라면 쉽게 알 수 있을 것이다.
또한, 당해 명세서에서 언급된 반도체 발광 소자는 LED, 마이크로 LED 등을 포함하는 개념이며, 혼용되어 사용될 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일실시예를 나타내는 개념도이다.
도 1에 도시된 바와 같이, 디스플레이 장치(100)의 제어부(미도시)에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.
플렉서블 디스플레이는, 예를 들어 외력에 의하여 휘어질 수 있는, 또는 구부러질 수 있는, 또는 비틀어질 수 있는, 또는 접힐 수 있는, 또는 말려질 수 있는 디스플레이를 포함한다.
나아가, 플렉서블 디스플레이는, 예를 들어 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 또는 구부리거나, 또는 접을 수 있거나 또는 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률 반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도 1에 도시된 바와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는, 예를 들어 하나의 색을 구현하기 위한 최소 단위를 의미한다.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여, 이하 도면들을 참조하여 보다 상세히 설명한다.
도 2는 도 1의 A부분의 부분 확대도 이다.
도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 절단된 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.
도 2, 도 3a 및 도 3b에 도시된 바와 같이, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
도 1에 도시된 디스플레이 장치(100)는, 도 2에 도시된 바와 같이 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 적어도 하나의 반도체 발광 소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도 3a에 도시된 바와 같이 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
도 2 또는 도 3a에 도시된 바와 같이, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기 절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법이 적용될 수도 있다. 전술한 다른 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.
또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 예를 들어, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이 차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.
상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)이 될 수 있다. 보다 구체적으로, 절연성 베이스 부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스 부재의 바닥 부분에 집중적으로 배치되며, 상기 베이스 부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직 방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스 부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합 형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 파티클 혹은 나노 입자를 함유한 형태의 솔루션이 될 수 있다.
다시 도3a를 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.
도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chiptype)의 발광 소자가 될 수 있다.
예를 들어, 상기 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 도3에 도시된, 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p 형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.
또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다.
발광 소자 어레이는 자체 휘도 값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 상기 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다.
도3에 도시된 바와 같이, 반도체 발광 소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스 부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.
형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주재료로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광 소자(150a)는 황색 형광체층이 개별 소자 마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 자외선 발광 소자(150b) 상에 적색 형광체층(184), 녹색 형광체층(185), 및 청색 형광체층(186)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전 영역에 사용 가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용 가능한 반도체 발광 소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광 소자는 전도성 접착층 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다.
이와 같은 개별 반도체 발광 소자(150)의 크기는 예를 들어, 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20 X 80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다.
따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한 변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자의 거리가 상대적으로 충분히 크게 된다.
따라서, 이러한 경우, HD화질 이상의 고화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
상기에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조 방법에 대하여 설명한다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법을 나타낸 단면도들이다.
도 6에 도시된 바와 같이, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 배선기판(110)에 절연층(160)이 적층되며, 상기 배선기판(110)에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 배선기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광 소자(150)가 위치된 임시기판(112)을, 상기 반도체 발광 소자(150)가 보조전극(170) 및 제2전극(140)와 마주하도록 배치한다.
이 경우에, 임시기판(112)은 반도체 발광 소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.
상기 반도체 발광 소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.
그 다음에, 배선기판과 임시기판(112)을 열 압착한다. 예를 들어, 배선기판과 임시기판(112)은 ACF 프레스 헤드를 적용하여 열 압착할 수 있다. 상기 열 압착에 의하여 배선기판과 임시기판(112)은 본딩(bonding)된다. 열 압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광 소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광 소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광 소자(150) 사이에 격벽이 형성될 수 있다.
그 다음에, 상기 임시기판(112)을 제거한다. 예를 들어, 임시기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.
마지막으로, 상기 임시기판(112)을 제거하여 반도체 발광 소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광 소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 상기 반도체 발광 소자(150)의 일 면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법이나 구조는 여러 가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광 소자도 적용될 수 있다.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.
도 7은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광 소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치가 될 수 있다.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 적어도 하나의 반도체 발광 소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1 전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(Anisotropy Conductive Film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시 예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광 소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광 소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광 소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께 방향으로 전도성을 가지는 부분과 전도성을 가지지 않는 부분으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광 소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(250)의 크기는 예를 들어, 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 예를 들어, 20 X 80㎛ 이하의 크기가 될 수 있다.
상기 반도체 발광 소자(250)는 수직형 구조가 될 수 있다.
수직형 반도체 발광 소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광 소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광 소자(250)는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다시 도 8을 참조하면, 상기 반도체 발광 소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광 소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광 소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치하고, 반도체 발광 소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광 소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광 소자들(250)의 열들 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광 소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광 소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광 소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광 소자(250)의 n형 전극이 전기적으로 연결될 수 있다.
다시 도 8을 참조하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광 소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
만약 반도체 발광 소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광 소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
다시 도 8을 참조하면, 반도체 발광 소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광 소자(250)를 격리시키기 위하여 수직형 반도체 발광 소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광 소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광 소자(250) 및 제2전극(240)의 사이 사이에 위치될 수 있다. 따라서, 반도체 발광 소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광 소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광 소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.
또한, 도8에 도시된 바와 같이, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다.
도 10은 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법에 대해 개략적으로 나타내는 도면이다.
먼저 성장 기판에서 반도체 발광 소자들을 형성한다(S1010). 상기 반도체 발광 소자들은 제 1도전형 반도체층, 활성층, 제 2도전형 반도체층을 포함할 수 있다. 또한 상기 제 1도전형 반도체층 상에 형성되는 제 1도전형 전극 및 제 2도전형 반도체층 상에 형성되는 제 2도전형 전극이 더 포함될 수 있다.
상기 반도체 발광 소자들은 수평형 반도체 발광 소자 또는 수직형 반도체 발광 소자 모두 가능하다. 다만 수직형 반도체 발광 소자의 경우, 상기 제1도전형 전극과 상기 제 2도전형 전극은 마주보는 구조이기 때문에, 성장 기판에서 반도체 발광 소자를 분리하고, 후속 공정에서 어느 일방향의 도전형 전극을 형성하는 공정을 추가한다. 또한 후술하겠지만, 자가 조립 공정을 위해서 반도체 발광 소자에는 자성층이 포함될 수 있다
상기 반도체 발광 소자들을 디스플레이 장치에 활용하기 위해서는 일반적으로 Red(R), Green(G), Blue(B)에 해당하는 색상을 발광하는 3가지 종류의 반도체 발광 소자들이 필요하다. 하나의 성장 기판에는 하나의 색상을 발광하는 반도체 발광 소자들이 형성되므로, 상기 3종류의 반도체 발광 소자들을 이용하여 개별 단위 화소를 구현하는 디스플레이 장치를 위해서는 별도의 기판이 요구된다. 따라서, 개별 반도체 발광 소자들은 성장 기판에서 분리되어 최종 기판에 조립 또는 전사되어야 한다. 상기 최종 기판은 반도체 발광 소자가 발광할 수 있도록 상기 반도체 발광 소자에 전압을 인가하는 배선전극이 형성되는 공정이 수행되는 기판이다.
따라서 각 색상을 발광하는 반도체 발광 소자들은 일단 전사 기판 또는 조립 기판으로 이동한 후(S1020) 최종 기판으로 다시 전사될 수 있다. 경우에 따라 상기 전사 기판 또는 조립 기판에 바로 배선 공정을 수행하는 경우, 상기 전사 기판 또는 조립 기판은 최종 기판으로서 역할을 수행한다.
전사 기판 또는 조립 기판에 반도체 발광 소자가 배치(S1020)되는 방법은 크게 3가지로 나뉠 수 있다.
첫째, 스탬프 공정에 의해 성장 기판에서 전사 기판으로 반도체 발광 소자를 이동하는 방법이다(S1021). 스탬프 공정이란 접착력이 있는 돌기부를 지닌 유연한 소재의 기판을 이용하여, 상기 돌기부를 통해 성장 기판에서 반도체 발광 소자를 분리하는 공정을 말한다. 돌기부의 간격 및 배치를 조절하여 성장 기판의 반도체 발광 소자를 선택적으로 분리할 수 있다.
두 번째로, 자가 조립 공정을 이용하여 반도체 발광 소자를 조립 기판에 조립하는 방법이다(S1022). 자가 조립 공정을 위해서는 반도체 발광 소자가 성장 기판으로부터 분리되어 낱개로 존재해야 하는 바, 필요한 반도체 발광 소자의 수만큼 레이저 리프트 오프(LLO) 공정 등을 통해 상기 반도체 발광 소자들을 성장 기판으로부터 분리시킨다. 이후 상기 반도체 발광 소자들을 유체 내에 분산하고 전자기장을 이용하여 조립 기판에 조립한다.
상기 자가 조립 공정은 하나의 조립 기판에 R,G,B 색상을 구현하는 각각의 반도체 발광 소자들을 동시에 조립하거나, 개별 조립 기판을 통해 개별 색상의 반도체 발광 소자를 조립할 수 있다.
세번째로는, 상기 스탬프 공정과 자가 조립 공정을 혼용하는 방법이다(S1023). 먼저 자가 조립 공정을 통해 반도체 발광 소자들을 조립 기판에 위치시킨 후 다시 스탬프 공정을 통해 최종 기판으로 상기 반도체 발광 소자들을 이동시킨다. 조립 기판의 경우, 자가 조립 공정 시 배치되는 조립 기판의 위치 및 유체와의 접촉, 전자기장의 영향 등에 의해 대면적으로 구현하기 어렵기 때문에 적당한 면적의 조립 기판을 사용하여 반도체 발광 소자들을 조립한 후, 이후 스탬프 공정으로 대면적의 최종 기판에 여러 번 전사하는 과정이 수행될 수 있다.
최종 기판에 개별 단위 화소를 구성하는 복수 개의 반도체 발광 소자들이 배치되면, 상기 반도체 발광 소자들을 전기적으로 연결하는 배선 공정을 수행한다(S1030).
상기 배선 공정을 통해 형성된 배선전극은 기판에 조립 또는 전사된 반도체 발광 소자들을 상기 기판과 전기적으로 연결시킨다. 또한 상기 기판의 하부에는 액티브 매트릭스 구동을 위한 트랜지스터가 기 형성될 수 있다. 따라서 상기 배선전극은 상기 트랜지스터와 전기적으로 연결될 수 있다.
한편, 대면적의 디스플레이 장치를 위해서는 무수히 많은 반도체 발광 소자들이 필요한 바, 자가 조립 공정이 바람직하다. 나아가 조립 속도를 향상시키기 위해서는 상기 자가 조립 공정 중에서도 각 색상의 반도체 발광 소자들이 하나의 조립 기판에 동시에 조립되는 것이 선호될 수 있다. 또한 각 색상의 반도체 발광 소자들이 조립 기판의 정해진 특정 위치에 조립되기 위해서는 상호 배타적인 구조를 가지는 것이 요구될 수 있다.
도 11은 반도체 발광 소자가 자가 조립 공정에 의해 기판에 조립되는 방법의 일 실시예를 나타내는 도면이다.
도 12는 도 11의 E부분을 확대한 도면이다.
도 11과 도 12를 참조하면, 반도체 발광 소자(1150)는 유체(1120)가 채워진 챔버(1130)에 투입될 수 있다.
이 후, 조립 기판(1110)이 챔버(1130) 상에 배치될 수 있다. 실시 예에 따라, 조립 기판(1110)은 챔버(1130) 내로 투입될 수도 있다. 이때 조립 기판(1110)이 투입되는 방향은 상기 조립 기판(1110)의 조립 홈(1111)이 유체(1120)를 마주보는 방향이다.
조립 기판(1110)에는 조립될 반도체 발광 소자(1150) 각각에 대응하는 한 쌍의 전극(1112,1113)이 형성될 수 있다. 상기 전극(1112,1113)은 투명 전극(ITO)으로 구현되거나, 기타 일반적인 재료를 이용해 구현될 수 있다. 상기 전극(1112,1113)은 전압이 인가됨에 따라 전기장을 생성함으로써, 조립 홈(1112,1113)에 접촉한 반도체 발광 소자(1150)를 안정적으로 고정시키는 조립전극에 해당한다.
구체적으로 상기 전극(1112,1113)에는 교류 전압이 인가될 수 있으며, 상기 전극(1112,1113) 주변부에서 부유하는 반도체 발광 소자(1150)는 유전 분극에 의해 극성을 가질 수 있다. 또한, 유전 분극된 반도체 발광 소자의 경우, 상기 전극(1112,1113) 주변부에 형성되는 불균일한 전기장에 의해 특정 방향으로 이동되거나 고정될 수 있다. 이를 유전 영동이라 하며, 본 발명의 자가 조립 공정에서, 상기 유전 영동을 이용하여 조립 홈(1111)에 반도체 발광 소자(1150)를 안정적으로 고정할 수 있다.
또한, 상기 조립전극(1112,1113)간의 간격은 예를 들어, 반도체 발광 소자(1150)의 너비 및 조립 홈(1111)의 직경보다 작게 형성되어, 전기장을 이용한 반도체 발광 소자(1150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
또한, 상기 조립전극(1112,1113) 상에는 조립 절연막(1114)이 형성되어, 전극(1112,1113)을 유체(1120)로부터 보호하고, 상기 조립전극(1112,1113)에 흐르는 전류의 누출을 방지할 수 있다. 예컨대, 조립 절연막(1114)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다. 또한, 조립 절연막(1114)은 반도체 발광 소자(1150) 조립 시 상기 조립전극(1112,1113)의 손상을 방지하기 위한 최소 두께를 가질 수 있고, 상기 반도체 발광 소자(1150)가 안정적으로 조립되기 위한 최대 두께를 가질 수 있다.
조립 절연막(1114)의 상부에는 격벽(1115)이 형성될 수 있다. 상기 격벽(1115)의 일부 영역은 상기 조립전극(1112,1113)의 상부에 위치하고, 나머지 영역은 상기 조립 기판(1110)의 상부에 위치할 수 있다.
예컨대, 조립 기판(1110)의 제조 시, 조립 절연막(1114) 상부 전체에 형성된 격벽 중 일부가 제거됨으로써, 반도체 발광 소자(1150)들 각각이 상기 조립 기판(1110)에 결합되는 조립 홈(1111)이 형성될 수 있다.
도 12에 도시된 바와 같이, 상기 조립 기판(1110)에는 반도체 발광 소자(1150)가 결합되는 조립 홈(1111)이 형성되고, 상기 조립 홈(1111)이 형성된 면은 유체(1120)와 접촉할 수 있다. 상기 조립 홈(1111)은 반도체 발광 소자(1150)의 정확한 조립 위치를 가이드할 수 있다.
또한 상기 격벽(1115)은 조립 홈(1111)의 개구부에서 바닥 면 방향으로 일정한 경사를 가지고 형성할 수 있다. 예를 들어, 격벽(1115)의 경사도의 조절을 통해, 상기 조립 홈(1111)은 개구부 및 바닥 면을 가지고, 상기 개구부의 면적은 상기 바닥 면의 면적보다 크게 형성할 수 있다. 이에 따라, 조립 홈(1111)내 바닥 면의 정확한 위치에 반도체 발광 소자(1150)는 조립될 수 있다.
한편, 상기 조립 홈(1111)은 조립되는 반도체 발광 소자(1150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홈(1111)에 다른 반도체 발광 소자가 조립되거나 복수의 반도체 발광 소자들이 조립되는 것을 방지할 수 있다.
또한 상기 조립 홈(1111)의 깊이는, 상기 반도체 발광 소자(1150)의 세로 높이보다 작게 형성할 수 있다. 이를 통해 상기 반도체 발광 소자(1150)는 격벽(1115)들 사이로 돌출되는 구조를 가질 수 있고, 조립 이후 발생할 수 있는 전사 과정에서 전사 기판의 돌기부와 쉽게 접촉할 수 있다.
또한, 도 12에 도시된 바와 같이, 조립 기판(1110)이 배치된 후, 자성체를 포함하는 조립 장치(1140)가 상기 조립 기판(1110)을 따라 이동할 수 있다. 상기 조립 장치(1140)는 자기장이 미치는 영역을 유체(1120) 내로 최대화하기 위해, 조립 기판(1110)과 접촉한 상태로 이동할 수 있다. 예를 들어, 조립 장치(1140)는 복수의 자성체를 포함하거나, 조립 기판(1110)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1140)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1140)에 의해 발생하는 자기장에 의해, 챔버(1130) 내의 반도체 발광 소자(1150)는 조립 장치(1140)를 향해 이동할 수 있다.
반도체 발광 소자(1150)는 조립 장치(1140)를 향해 이동 중, 도 12에 도시된 바와 같이, 조립 홈(1111)으로 진입하여 조립 기판(1110)과 접촉될 수 있다.
또한 상기 반도체 발광 소자(1150)는 자가 조립 공정이 수행될 수 있도록, 상기 반도체 발광 소자 내부에 자성층을 포함할 수 있다.
한편, 조립 기판(1110)의 조립전극(1112,1113)에 의해 생성된 전기장으로 인해, 조립 기판(1110)에 접촉된 반도체 발광 소자(1150)는 조립 장치(1140)의 이동에 의해 이탈되는 현상을 방지할 수 있다.
따라서, 도 11및 도 12에 도시한 전자기장을 이용한 자가 조립 방식에 의해, 복수 개의 반도체 발광 소자(1150)들은 동시 다발적으로 상기 조립 기판(1110)에 조립된다.
도 13은 일반적인 수직형 반도체 발광 소자가 조립 기판에 조립되는 경우의 실시예이다.
일반적으로, 수평형 반도체 발광 소자의 경우, 도 11 및 도 12에서 설명한 자가 조립 방법에 의해 기판에 소자가 조립되고, 이후 상기 소자의 일면에 각각의 도전형 전극과 연결되는 배선전극을 형성하는 과정이 수행된다.
반면 수직형 반도체 발광 소자의 경우, 상기 소자의 양면에 도전형 전극이 형성되는 바, 기판에 상기 반도체 발광 소자가 조립되면, 일면의 도전형 전극만이 기판 상에 노출된다. 따라서 노출되지 않은 반대 면의 도전형 전극과 기판의 전기적 연결을 위해 상기 기판 상에는 배선전극이 미리 형성될 수 있다.
도 13(a)는 격벽(1315), 상기 격벽(1315)에 의해 정의되는 조립 홈(1311), 상기 조립 홈(1311)의 하부에 배치된 배선전극(1316) 및 상기 조립 홈(1311)에 조립된 반도체 발광 소자(1350)를 나타내는 평면도이다. 원활한 조립을 위해 상기 조립 홈(1311)의 면적은 상기 반도체 발광 소자(1350)의 조립 면적보다 크게 형성한다. 따라서 반도체 발광 소자(1350)는 상기 조립 홈(1311) 내에서 랜덤하게 위치할 수 있다. 한편, 상기 반도체 발광 소자(1350)와 조립기판의 전기적 연결을 위한 배선전극(1316)은 도 13(a)에 도시된 바와 같이 하나의 바(bar) 형태로 위치할 수 있다.
도 13(b)는 도 13(a)의 조립기판에 조립된 반도체 발광 소자(1350)의 단면도를 나타낸다. 상기 단면도는 불량이 발생한 경우의 예시이다. 반도체 발광 소자(1350)가 조립기판 상에 수평으로 위치하는 것이 정상이라면, 도 13(b)에 도시된 바와 같이 일측으로 기울어진 형태로 조립될 수도 있다. 또는 배선전극(1316)과 반도체 발광 소자(1350)의 전기적 연결을 위한 배선 공정 과정에서 상기 배선전극(1316)이 용융되어 열적 유동하며 소자의 위치가 변형될 수 있다.
구체적으로 도 13(b)에 도시된 바와 같이, 조립기판은 기판(1310) 상 한 쌍의 조립전극(1312,1313)이 위치하고, 상기 조립전극(1312,1313)을 감싸는 유전막(1314) 및 조립 홈(1311)을 위한 격벽(1315)을 포함한다. 또한 상기 유전막(1314) 상부에는 반도체 발광 소자(1350)와 전기적 연결되는 배선전극(1316)이 위치한다. 상기 배선전극(1316)은 배선 공정에서 용융되어 상기 배선전극(1316)과 접촉하는 반도체 발광 소자(1350)와 전기적으로 연결될 수 있다. 따라서 상기 배선전극(1316)은 용융이 비교적 용이한 저융점 금속층을 포함할 수 있다. 한편, 상기 배선전극(1316)의 폭은 반도체 발광 소자(1350)의 너비(폭)보다 작게 형성될 수 있다. 상기 배선전극(1316)의 폭이 반도체 발광 소자(1350)의 폭보다 크다면, 자가조립공정에서 조립전극(1312,1313)을 통해 발생하는 전기장이 상기 배선전극(1316)에 의해 차폐될 수 있기 때문이다. 또한 배선공정에서 상기 배선전극(1316)은 용융되어 유동할 수 있는 바, 너무 많은 양의 배선전극은 열적 유동 과정에서 의도하지 않은 쇼트성 불량을 유발할 수 있다. 따라서 도 13(a) 또는 도 13(b)에 도시된 바와 같이, 배선전극(1316)은 조립 홈 내 일부 영역에 형성될 수 있다. 다만 이 경우, 도 13(b)에서 나타나듯이, 돌출된 배선전극(1316)에 의해 조립기판에 조립되는 반도체 발광 소자(1350)는 기울어질 수 있다. 이에 따라 상기 배선전극(1316)과의 접촉면적이 감소하여 접촉저항이 증가할 수 있다. 또한, 복수 개의 반도체 발광 소자가 기판에 조립된다고 가정하면, 각 반도체 발광 소자가 배선전극과 접촉하는 면적이 달라 실제 인가되는 전압이 상이할 수 있어, 발광 균일도에서 차이가 발생할 수 있다.
한편, 소자의 기울어짐을 방지하기 위해, 배선전극을 조립 홈의 하부에 돌출시키지 않고, 상기 조립 홈의 하부에 별도의 홈을 추가 형성하여 상기 배선전극을 상기 홈에 내장하는 구조를 고안할 수 있다. 다만 이 경우에는 반도체 발광 소자가 배선전극과 제대로 접촉하고 있는지에 대한 신뢰성을 확보하기 어렵다. 따라서, 배선전극이 조립 홈의 하부에서 돌출되는 구조를 기본으로 하여, 반도체 발광 소자가 상기 배선전극 상에서 수평으로 조립되고, 더 나아가 배선공정에서도 상기 수평으로 조립된 반도체 발광 소자의 위치의 변화가 최소화되는 조립기판 및 배선전극의 구조가 요구된다.
이에 도14 내지 도 22에서 상기 문제점을 해결하기 위한 배선전극을 가진 조립 기판 및 이를 이용한 디스플레이 장치에 대해 후술한다.
도 14는 본 발명의 조립기판을 이용한 디스플레이 장치의 제조 방법에 대해 개략적으로 나타내는 순서도이다.
먼저 수직형 반도체 발광 소자를 형성한다(S1410). 수직형 반도체 발광 소자의 경우, 소자의 양단에 도전형 전극을 구비할 수 있다. 따라서 일단의 도전형 전극은 성장기판에서 반도체 발광 구조를 형성하는 과정에서 같이 형성하고, 나머지 도전형 전극은 별도의 전사기판을 이용하여 상기 반도체 발광 소자를 전사시킨 후 형성할 수 있다. 상기 반도체 발광 소자는 자기장과 전기장을 이용하여 유체 내에서 자가조립되는 바, 자성층을 포함할 수 있다.
이후, 조립전극, 배선전극 및 조립 홈을 구비하는 조립기판을 준비한다(S1420). 조립전극은 전기장에 의해 반도체 발광 소자와의 관계에서 유전 영동력을 발생시키는 역할을 하며, 배선전극은 수직형 반도체 발광 소자를 기판과 전기적으로 연결하는 역할을 한다. 또한 상기 배선전극은 베이스 전극부 및 상기 베이스 전극부 상에 위치하는 저융점 접합부로 구성될 수 있다. 또한 상기 조립 홈은 반도체 발광 소자가 조립되는 위치를 가이드한다.
이후, 수직형 반도체 발광 소자를 유체가 채워진 챔버 내에 투입하고, 상기 조립기판을 챔버의 상면에 위치시킨다(S1430).
이후, 전술하였듯이, 자기장과 전기장을 이용하여 반도체 발광 소자를 조립기판의 조립 홈에 조립한다(S1440).
마지막으로 조립기판을 챔버로부터 분리하고, 반도체 발광 소자를 조립기판의 배선전극과 전기적으로 연결한다(S1450). 이를 통해 반도체 발광 소자의 일단의 도전형 전극과 기판은 전기적으로 연결된다.
나아가, 상기 반도체 발광 소자의 타단에 형성된 도전형 전극에 대해서는 추가 배선 공정이 진행될 수 있다.
한편, 본 명세서의 전 취지에 비추어 보아, 당업자가 이해 가능한 수준에서, 도 14에 도시된 순서도의 일부 단계를 삭제, 변경하는 것도 본 발명의 다른 권리범위에 속한다.
도 15는 본 발명의 조립기판의 배선 전극과 전기적으로 연결되는 수직형 반도체 발광 소자에 대한 도면들이다.
도 15(a)는 격벽(1515), 상기 격벽(1515)에 의해 정의되는 조립 홈(1511), 상기 조립 홈(1511)의 하부에 배치된 저융점 접합부(1517) 및 상기 조립 홈(1511)에 조립된 반도체 발광 소자(1550)를 나타내는 평면도이다. 원활한 조립을 위해 상기 조립 홈(1511)의 면적은 상기 반도체 발광 소자(1550)의 조립 면적보다 크게 형성한다. 따라서 반도체 발광 소자(1550)는 상기 조립 홈(1511) 내에서 랜덤하게 위치할 수 있다. 한편, 상기 반도체 발광 소자(1550)와 조립기판의 전기적 연결을 위한 저융점 접합부(1517)는 도 15(a)에 도시된 바와 같이 복수개의 바(bar)가 교차하는 형태로 위치할 수 있다. 상기 저융점 접합부(1517)는 베이스 전극부 상에 형성된다. 본 발명의 배선 전극은 상기 저융점 접합부(1517)와 베이스 전극부를 포함한다. 또한 상기 저융점 접합부(1517)는 상기 복수 개의 바의 교차지점에서 유동 저지 각도를 가질 수 있다. 상기 교차지점에 유동 저지 각도가 형성됨으로써, 상기 저융점 접합부(1517)가 배선 공정에서 용융되는 경우, 해당 영역(교차지점)의 열적 유동 특성은 저융점 접합부(1517)의 다른 영역에 비해 낮게 된다. 예를 들어, 상기 유동 저지 각도를 가지는 상기 교차영역의 열적 유동 특성은 상기 복수 개의 바의 끝단의 열적 유동 특성보다 작을 수 있다. 따라서 저융접 접합부(1517)가 열에 의해 팽창하거나 유동하는 경우, 상기 복수 개의 바의 끝단 방향으로는 움직임이 비교적 용이하나, 상기 교차지점의 유동 저지 각도가 위치한 영역으로는 유동하기 어렵다. 이에 대한 자세한 설명은 도 18에서 후술하도록 한다.
한편, 도 15(b)는 도 15(a)의 조립기판에 조립된 반도체 발광 소자(1350)의 단면도를 나타낸다. 상기 단면도에서 볼 수 있듯이, 도 13(b)와 다르게 반도체 발광 소자(1350)는 조립기판 상에 수평으로 위치할 수 있다.
구체적으로 도 15(b)에 도시된 바와 같이, 조립기판은 기판(1510) 상 한 쌍의 조립전극(1512,1513)이 위치하고, 상기 조립전극(1512,1513)을 감싸는 유전막(1514) 및 조립 홈(1511)을 위한 격벽(1515)을 포함한다. 또한 상기 유전막(1514) 상부에는 반도체 발광 소자(1550)와 전기적 연결되는 배선전극(1540)이 위치한다. 상기 배선전극(1540)은 베이스 전극부(1516) 및 상기 베이스 전극부(1516) 상에 형성되는 저융점 접합부(1517)로 구성될 수 있다. 또한 상기 저융점 접합부(1517)는 100도에서 250도 사이의 온도에서 용융되는 금속층을 포함할 수 있다. 따라서, 반도체 발광 소자를 조리기판에 조립한 이후, 배선 공정에서 상기 저융점 접합부(1517)는 용융되어 반도체 발광 소자(1550)와 전기적으로 연결될 수 있다. 또한 상기 배선 공정 과정에서 반도체 발광 소자(1550)에 일정 압력을 가하기 위해, 상기 반도체 발광 소자(1550)의 높이는 상기 격벽(1515)의 높이보다 클 수 있다.
도 16은 본 발명의 배선 전극을 포함하는 조립기판의 실시예들이다.
도 16(a)와 도 16(b)는 저융점 접합부의 구조만 약간 차이가 있고 나머지 구성요소는 동일하다. 또한 조립전극 및 배선전극의 구조 및 형상을 보다 명확히 관찰하기 위해 상기 조립전극과 배선전극 사이에 위치하는 유전막 및 격벽은 생략하여 표현한다.
도 16(a)에 도시된 바와 같이 기판(1610)상에 한 쌍의 조립전극(1612, 1613)이 위치하고 그 사이에 배선 전극이 위치할 수 있다. 상기 한 쌍의 조립전극(1612, 1613)은 전기장을 인가하기 위해 구성되며, 교류전압을 가하여 반도체 발광 소자와 유전영동력을 발생시킬 수 있다. 상기 조립전극(1612, 1613)은 일정 부분이 돌출되어, 도 16(a)와 같이 반도체 발광 소자가 조립되는 조립 홈(1611)과 중첩되어 위치할 수 있다. 다만 본 발명이 이에 한정하는 것은 아니고, 상기 조립전극(1612, 1613)이 일직선으로 나란히 배열되어 있는 것도 가능하다. 한편 배선전극은 상기 조립전극(1612, 1613) 사이에 위치할 수 있다. 베이스 전극부(1616)가 상기 조립전극(1612, 1613)이 형성된 방향과 동일한 방향으로 위치하고, 상기 조립 홈(16111) 하부에 저융점 접합부(1617)가 위치할 수 있다.
구체적으로, 상기 저융점 접합부(1617)는 상기 베이스 전극부(1616) 상에 위치하고, 교차하는 복수 개의 바(bar) 형태로 이루어질 수 있다. 예를 들어, 상기 저융점 접합부(1617)는 제1 방향으로 위치하는 제1 바(1617-1) 및 상기 제1 방향과 교차하는 제2 방향으로 위치하는 제2 바(1617-2)를 포함할 수 있다. 또한 도 16(a)에 도시된 바와 같이, 상기 제1 방향은 상기 배선전극의 베이스 전극부(1616)의 장축 방향에 대응하고, 상기 제1 바(1617-1)는 상기 조립 홈(1611)의 직경보다 클 수 있다. 상기 제1 바(1617-1)를 상기 조립 홈(1611)보다 더 길게 형성함으로써, 1차적으로 상기 조립 홈(1611)에 조립되는 반도체 발광 소자는 제 1방향으로는 기울어짐을 방지할 수 있다.
또한 상기 제2 바(1617-2)의 양 끝단의 일정 영역은 상기 조립 전극(1612,1613)과 중첩되어 위치할 수 있다. 전술하였듯이, 상기 조립 전극(1612,1613)이 상기 조립 홈(1611)과 일부 중첩될 수 있는 바, 상기 제2 바(1617-2)의 길이를 조립 홈(1611)의 직경과 유사하도록 형성하면, 상기 제2 바(1617-2)의 양 끝단의 일정 영역이 상기 조립 전극(1612,1613)과 중첩되어 위치할 수 있는 것이다. 이를 통해 상기 조립 홈(1611)에 조립되는 반도체 발광 소자는 제 2방향으로 기울어짐을 방지할 수 있다. 본 발명에서는 이러한 바 타입의 교차형성을 통해 저융점 접합부의 면적을 최소화하면서도 수평으로 반도체 발광 소자가 조립기판에 조립되도록 한다. 전술하였듯이 저융점 접합부의 면적이 조립 홈의 면적과 유사하면, 이후 배선 공정에서 상기 접합부가 용융되어 변형되는 정도가 심해져, 소자의 위치 변화 또는 쇼트 불량을 유발할 수 있는 바, 저융점 접합부의 면적은 효율적인 수준에서 고려되어야 한다.
한편, 도 16(b)는 베이스 전극부(1616) 상의 저융점 접합부(1618)가 조립홈(1611) 내에서만 형성된 경우를 도시한 도면이다. 도 16(a)에서는 저융점 접합부(1617)의 제1 바(1617-1)가 조립 홈(1611)보다 길게 형성되었으나, 도 16(b)에서는 제1 바(1618-1) 및 제2 바(1618-2)가 모두 조립 홈(1611) 내 형성된다. 다만 이 경우에도 상기 제1 바(1618-1) 및 제2 바(1618-2)는 상기 조립 홈(1611)의 직경에 가까울수록 반도체 발광 소자의 수평 조립에 유리하다.
다만 도 16에서 저융점 접합부의 제1 바의 길이를 달리 표현한 것은 공정 수준을 고려한 것이다. 조립 홈이 작아질수록 상기 조립 홈과 중첩되는 조립 전극들 사이의 간격 및 상기 조립 전극들 사이에 위치하는 제1 바의 폭이 작아질 수 있다. 공정 수준을 고려하여 제1 바의 폭을 조립 홈 내에서 원하는 길이로 형성 가능하다면 도 16(b)와 같이 저융점 접합부의 모든 영역이 조립 홈 내 위치하는 것이 유리할 수 있다. 다만, 현실적으로 조립 전극의 간격에 대응하여 저융점 접합부의 폭을 미세하기 조절하기 어려운 경우라면, 일부 바를 길게 형성하고, 나머지 바를 짧게 형성하는 것이 공정상 용이하다. 이 경우 제2 바 보다는 베이스 전극부와 동일 방향으로 형성되는 제1바의 길이를 조립 홈의 직경보다 길게 형성하는 것이 유리할 수 있다.
한편, 도 16에서는 2개의 바가 교차하는 것으로 표현하고 그 이상의 복수 개의 바로 저융점 접합부를 구성할 수도 있으나, 이 경우에도 조립 홈의 면적 대비 저융점 접합부의 면적은 효율적인 수준에서 고려되어야 한다.
도 17은 일반적인 조립 기판의 배선전극의 배선공정 전후의 형상 변화를 나타내는 도면들이다.
도 17(a)는 배선전극의 베이스 전극부 상에 형성된 저융점 접합부(1717)의 일반적인 형상일 수 있다. 또한 상기 저융점 접합부(1717)의 중심점(F)은 조립 홈(1711)의 중심점과 일치할 수 있다. 도 17(a)와 같이, 특정 방향성이 없이 원형으로 저융점 접합부(1717)가 형성된 경우, 이후 상기 저융점 접합부(1717)와 접촉하는 반도체 발광소자는 수평하게 위치할 수 있다. 다만, 배선 공정 과정에서, 상기 저융점 접합부(1717)는 도 17(a)의 화살표와 같이 랜덤한 방향으로 유동할 수 있다.
도 17(b)는 배선 공정 이후의 조립 홈(1711) 내 저융점 접합부(1718)가 가질 수 있는 형상에 대한 간단한 예시이다. 상기 저융점 접합부(1718)는 배선 공정에서 용융되며, 팽창하거나 유동할 수 있어, 도 17(b)에 도시된 바와 같이 조립 홈(1711)의 일측면과 맞닿을 수 있다. 이 경우, 상기 저융점 접합부(1718)의 중심점(F')은 배선공정 전의 저융점 접합부(1717)의 중심점(F)에서 ΔF만큼의 위치 변화가 발생할 수 있다. 따라서 반도체 발광 소자가 저융점 접합부 상에 조립된다면, 배선공정 이후, 상기 위치 변화(ΔF)로 인해 반도체 발광 소자는 기존의 수평 구조에서 기울어진 구조로 변형될 수 있다.
수직형 반도체 발광 소자에서는 조립기판과 접촉하는 반도체 발광 소자의 도전형 전극과 상기 기판을 전기적으로 연결하기 위한 배선공정이 필수적이다. 예를 들어 기판 상에 저융점 금속층을 위치시키고 이를 용융시켜 소자와 전기적으로 연결하는 단계를 수행한다. 따라서 기판 상에 수평으로 조립된 반도체 발광 소자라도, 상기 배선공정 후 저융점 금속층의 변형으로 인해 기울어진 구조로 변화할 수 있다. 이를 방지하기 위해서는 배선공정단계가 수행되더라도 상기 저융점 금속층의 위치변화를 제어할 수 있는 구조가 요구된다.
도 18은 본 발명의 조립 기판의 배선 전극 상에 형성되는 저융점 접합부에 대한 배선 공정 전후의 형상 변화를 나타내는 도면들이다.
도 18(a)는 제1 바(1817-1) 및 상기 제1바(1817-1) 에 교차하는 제2 바(1817-2)를 가지는 저융점 접합부(1817)가 조립 홈(1811) 내에 위치한 형상을 도시한 도면이다. 상기 제1바(1817-1) 및 상기 제2 바(1817-2)는 상기 조립 홈(1811)의 중심점(G)을 교차할 수 있다. 또한 상기 제1바(1817-1) 및 상기 제2 바(1817-2)의 교차지점은 유동 저지 각도(1817a)를 가질 수 있다. 상기 유동 저지 각도는 90도 이하일 수 있다. 도 18(a)의 경우는 상기 제1바(1817-1)에 대해 상기 제2 바(1817-2)가 수직으로 교차하는 경우이며, 유동 저지 각도(1817a)는 90도 일 수 있다. 한편, 향후 반도체 발광 소자가 상기 조립 홈(1811)에 조립되는 경우, 상기 유동 저지 각도(1817a)가 형성되는 교차지점은 상기 반도체 발광 소자의 일면과 중첩될 수 있다. 즉, 유동저지각도(1817a)가 형성되는 저융점 접합부(1817)의 교차지점은 반도체 발광 소자의 조립 면적 이내의 영역에 위치할 수 있다.
도 18(b)는 도 18(a)의 저융점 접합부(1817)에 대해 배선공정을 수행한 이후의 형상을 나타낸 도면이다. 조립 홈(1811) 내에서 배선공정 이후의 저융점 접합부(1818)는 팽창되거나 유동하여 그 형상이 변형될 수 있다. 다만 복수 개의 바의 교차 영역에 유동 저지 각도(1818a)를 가짐으로써, 상기 영역으로는 저융점 접합부(1818)의 변형이 최소화될 수 있다. 저융점 접합부가 용융되는 경우, 유동 저지 각도를 가지는 교차영역의 열적 유동 특성은 저융점 접합부의 바의 끝단의 열적 유동 특성보다 작을 수 있기 때문이다. 따라서 도 18(b)에 도시된 바와 같이, 배선 공정이 진행되더라도 상기 유동 저지 각도(1818a) 영역은 변형이 적다. 또한 상기 저융점 접합부(1818)는 화살표에 표시된 바와 같이 대칭되는 유동 저지 각도(1818a)를 가짐으로써 배선 공정 이후에도, 저융점 접합부(1818)의 중심은 동일하게 조립 홈(1811)의 중심점(G)에 위치할 수 있다. 즉, 상기 저융점 접합부(1818) 상에 반도체 발광 소자가 위치하더라도 배선 공정 전후로 위치변화는 최소화될 수 있다. 따라서 기존에 기판 상에서 수평하게 조립된 반도체 발광 소자라면, 배선 공정이 진행되더라도 여전히 기판 상에서 수평하게 위치할 수 있다. 따라서 본 발명에서는 배선 공정에서 저융점 접합부의 위치 변화를 최소화하기 위해 복수 개의 바를 교차형성함으로써 유동 저지 각도를 형성하였다. 또한 상기 유동 저지 각도는 상기 저융점 접합부 내에서 대칭적으로 존재하게 함으로써 더욱 효율적으로 상기 저융점 접합부의 위치 변화를 억제할 수 있다.
도 19는 다양한 형상의 저융점 접합부에 대한 실시예들이다.
도 19(a)는 조립 홈(1911) 내에서 하나의 직선 바 형상에 다각형 구조를 결합한 저융점 접합부(1917)를 도시한 도면이다. 도 19(a)에 도시된 바와 같이 상기 형상을 통해 형성된 유동 저지 각도(1917a)는 상기 저융점 접합부(1917)에서 대칭적으로 존재할 수 있고, 또한 90도 보다 작을 수 있다.
또한, 도 19(b)는 조립 홈(2011) 내에서 3개의 직선 바를 교차하여 형성한 저융점 접합부(2017)를 도시한 도면이다. 도 19(b)에 도시된 바와 같이 상기 형상을 통해 형성된 유동 저지 각도(2017a)는 상기 저융점 접합부(2017)에서 대칭적으로 존재할 수 있고, 또한 90도 보다 작을 수 있다.
이처럼, 본 발명은 유동 저지 각도를 갖는 저융점 접합부를 포함한다는 것이 기술적 특징 중 하나이며, 구체적으로 바의 개수 및 그 형상에 구애받는 것은 아니다.
도 20은 본 발명의 조립 기판을 제작하는 과정을 나타내는 순서도이다.
먼저 기판에 조립 전극을 형성한다(S1421). 상기 조립 전극은 한 쌍으로 구비될 수 있으며, 향후 각 전극에 일정한 전압차이를 가지는 교류전압을 인가하여 전기장을 발생시킨다.
이후 상기 조립 전극을 감싸는 유전막을 형성한다(S1422). 유전막은 조립전극을 보호하는 역할을 한다.
이후 상기 유전막 상에 배선전극을 형성한다(S1423). 전술하였듯이 본 발명의 배선전극은 기본적인 형태의 베이스 전극부 및 저융점 접합부로 구성될 수 있다. 따라서 상기 유전막에 베이스 전극부를 형성하고(S1423a), 상기 베이스 전극부 상에 저융점 접합부를 형성한다(S1423b). 한편 상기 저융점 접합부는 향후 형성될 조립 홈의 내부에 위치할 수 있다.
마지막으로 조립 홈을 정의하기 위해 격벽을 형성한다(S1424). 상기 격벽의 일부 영역은 배선전극과 중첩될 수 있다. 예를 들어 배선 전극 중 조립 홈 내부에 위치하는 베이스전극부 및 저융점 접합부를 제외한 영역의 상부로는 격벽이 형성될 수 있다.
한편, 본 명세서의 전 취지에 비추어 보아, 당업자가 이해 가능한 수준에서, 도 20에 도시된 순서도의 일부 단계를 삭제, 변경하는 것도 본 발명의 다른 권리범위에 속한다.
도 21은 도20의 순서도에 따른 제작과정을 나타내는 단면도들이다.
도 21(a)에 도시된 바와 같이, 기판(2110) 상에 한 쌍의 조립전극(2112,2113)을 형성한다.
이후 도 21(b)에 도시된 바와 같이, 상기 조립전극(2112,2113)을 감싸도록 유전막(2114)을 형성한다. 상기 유전막(2114)은 스핀 코팅이나 바 코팅 또는 화학기상증착법 등에 의해 형성될 수 있다.
이후, 도 21(c)에 도시된 바와 같이, 상기 유전막(2114) 상부에 베이스 전극부(2116)를 형성한다. 상기 베이스 전극부(2116)는 조립전극(2112,2113)과 일부 영역이 중첩될 수 있다.
이후 도 21(d)에 도시된 바와 같이, 상기 베이스 전극부(2116) 상에 저융점 접합부(2117)를 형성한다. 상기 베이스 전극부(2116)와 저융점 접합부(2117)가 반도체 발광 소자의 일면과 전기적으로 연결되는 배선전극 역할을 한다. 또한 상기 저융점 접합부는 복수 개의 바가 교차하는 형태로 위치할 수 있다. 예를 들어, 도 21(d)의 단면도에서는 뚜렷이 구별되지 않으나, 저융점 접합부(2117)는 제1 방향으로 배치되는 제1 바(2117-1) 및 제2 방향으로 배치되는 제2 바(2117-2)로 구성될 수 있다. 또한 상기 바들의 교차지점에는 전술하였듯이 유동 저지 각도가 형성될 수 있다.
마지막으로, 도 21(e)와 같이, 반도체 발광 소자가 조립되는 조립 홈(2111)을 정의하는 격벽(2115)이 유전막(2114) 상에 형성될 수 있다.
도 22는 반도체 발광 소자를 조립기판과 전기적으로 연결하는 배선공정을 수행하는 과정을 나타내는 도면들이다.
도 22(a)는 조립 기판의 조립 홈(2211)에 반도체 발광 소자(2250)가 조립된 형상을 도시한다. 상기 조립 기판은 기판(2210) 상부에 형성된 격벽(2215)에 의해 조립 홈(2211)이 정의되며, 상기 조립 홈(2211)의 하부에는 베이스 전극부(2216) 및 저융점 접합부(2217)이 위치한다. 또한 반도체 발광 소자(2250)는 상기 저융점 접합부(2217) 상에 접촉한다.
도 22(b)는 도 22(a)의 반도체 발광 소자(2250)에 대한 배선공정을 나타내는 도면이다. 상기 반도체 발광 소자(2250)는 수직형 반도체 발광 소자로 양면에 각각의 도전형 전극이 위치할 수 있다. 배선공정을 통해 상기 반도체 발광 소자(2250)의 일면에 형성된 도전형 전극과 상기 기판(2210) 상에 위치하는 저융점 접합부(2217)와 전기적으로 연결될 수 있다. 상기 배선 공정은 반도체 발광 소자(2250)의 상부에서 압력을 가하는 단계 및 상기 저융점 접합부(2217)를 가열하여 용융하는 단계를 포함할 수 있다.
전술하였듯이, 상기 저융점 접합부(2217)는 약 100도에서 250도 온도 사이에서 용융되는, 융점이 낮은 금속층을 포함하는 바, 상기 배선 공정은 예를 들어 200도의 챔버 내에서 수행될 수 있다.
도 23은 도 22의 반도체 발광 소자에 대해 추가적인 배선 공정을 수행한 이후의 단면도이다.
구체적으로 도 22의 반도체 발광 소자(2250)의 경우, 저융점 접합부(2217)와 접촉하는 소자의 일면이 전기적으로 연결되었다. 한편 도 23의 경우, 저융점 접합부(2217)와 접촉하지 않는, 상기 반도체 발광 소자(2250)의 반대 면이 다른 배선전극(2230)과 전기적으로 연결된다. 이를 위해서는 조립기판에 조립된 반도체 발광 소자(2250)의 상부를 덮는 층간 절연막(2220)을 형성하고, 이후 식각공정 및 증착공정을 통해 상기 반도체 발광 소자(2250)와 전기적으로 연결되는 배선 전극(2230)을 형성할 수 있다. 상기 조립기판은 기판(2210) 상에는 전기장을 발생시키기 위한 조립 전극(2212, 2213) 및 상기 조립 전극(2212, 2214)을 보호하기 위한 유전막(2214) 그리고 조립 홈 형성을 위한 격벽(2215)이 위치한다. 또한 조립 홈의 내부로는 베이스 전극부(2216)과 저융점 접합부(2217)이 위치한다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 기판;
    상기 기판 상에 위치하는 한 쌍의 조립전극;
    상기 조립전극 상에 위치하는 유전막;
    상기 유전막 상에 위치하는, 베이스 전극부 및 저융점 접합부를 포함하는 배선전극;
    상기 배선전극의 일부 영역과 중첩되고, 상기 유전막 상에 위치하는, 반도체 발광 소자가 조립되는 조립 홈을 정의하는 격벽; 및
    상기 조립 홈에 조립되고, 상기 배선전극의 저융점 접합부와 전기적으로 연결되는 수직형 반도체 발광 소자를 포함하고,
    상기 저융점 접합부는 상기 접합부의 열적 유동 특성을 제어하기 위한 유동 저지 각도를 가지는 것을 특징으로 하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 저융점 접합부는 상기 베이스 전극부 상에 위치하고, 교차하는 복수 개의 바(bar) 형태로 이루어지는 것을 특징으로 하는 디스플레이 장치.
  3. 제2항에 있어서,
    상기 유동 저지 각도는 상기 복수 개의 바의 교차영역에 위치하는 것을 특징으로 하는 디스플레이 장치.
  4. 제3항에 있어서,
    상기 저융점 접합부가 용융되는 경우, 상기 유동 저지 각도를 가지는 상기 교차영역의 열적 유동 특성은 상기 복수 개의 바의 끝단의 열적 유동 특성보다 작은 것을 특징으로 하는 디스플레이 장치.
  5. 제4항에 있어서,
    상기 반도체 발광 소자는 상기 저융점 접합부의 교차영역과 중첩되는 것을 특징으로 하는 디스플레이 장치.
  6. 제3항에 있어서,
    상기 유동 저지 각도는 90도 이하인 것을 특징으로 하는 디스플레이 장치.
  7. 제2항에 있어서,
    상기 저융점 접합부는 제1 방향으로 위치하는 제1 바 및 상기 제1 방향과 교차하는 제2 방향으로 위치하는 제2 바를 포함하는 것을 특징으로 하는 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제1 바 및 상기 제2 바는 상기 조립 홈의 중심점을 교차하는 것을 특징으로 하는 디스플레이 장치.
  9. 제8항에 있어서,
    상기 제1 바 및 상기 제2 바는 수직으로 교차하는 것을 특징으로 하는 디스플레이 장치.
  10. 제7항에 있어서,
    상기 제1 바 및 상기 제2 바는 상기 조립 홈 내에 위치하는 것을 특징으로 하는 디스플레이 장치.
  11. 제7항에 있어서,
    상기 제1 방향은 상기 배선전극의 베이스 전극부의 장축 방향에 대응하고,
    상기 제1 바의 길이는 상기 조립 홈의 직경보다 긴 것을 특징으로 하는 디스플레이 장치.
  12. 제11항에 있어서,
    상기 제2 바의 양 끝단의 일정 영역은 상기 조립전극과 중첩되는 것을 특징으로 하는 디스플레이 장치.
  13. 제1항에 있어서,
    상기 격벽의 높이는 상기 반도체 발광 소자의 높이보다 작은 것을 특징으로 하는 디스플레이 장치.
  14. 제1항에 있어서,
    상기 저융점 접합부는 100도에서 250도 사이의 온도에서 용융되는 금속층을 포함하는 것을 특징으로 하는 디스플레이 장치.
  15. 수직형 반도체 발광 소자를 형성하는 단계;
    조립전극, 배선전극 및 조립 홈을 포함하는 조립 기판을 준비하는 단계;
    유체가 채워진 챔버에 상기 반도체 발광 소자를 투입하고 조립 기판을 상기 챔버의 상면에 위치시키는 단계;
    자기장 및 전기장을 이용하여 상기 반도체 발광 소자를 상기 조립 기판의 조립 홈에 조립하는 단계; 및
    상기 조립 기판을 상기 챔버로부터 분리하고, 상기 반도체 발광 소자를 상기 조립 기판의 배선전극과 전기적으로 연결하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 조립 기판을 준비하는 단계는,
    기판에 조립전극을 형성하는 단계;
    상기 조립전극을 감싸는 유전막을 형성하는 단계;
    상기 유전막 상에 배선전극을 형성하는 단계; 및
    상기 배선전극 상에 위치하는, 조립 홈을 정의하는 격벽을 형성하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 배선전극을 형성하는 단계는
    베이스 전극부를 형성하는 단계 및 상기 베이스 전극부 상에 저융점 접합부를 형성하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 저융점 접합부는 상기 베이스 전극부 상에서 상기 베이스 전극부의 장축 방향으로 형성되는 제1 바 및 상기 제1 바와 교차하는 제2 바를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  19. 제18항에 있어서,
    상기 제1 바 및 상기 제2 바는 상기 조립 홈의 내부에 위치하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  20. 제17항에 있어서,
    상기 전기적으로 연결하는 단계는,
    상기 반도체 발광 소자의 상부에서 압력을 가하는 단계 및 상기 저융점 접합부를 가열하여 용융하는 단계를 포함하는 디스플레이 장치의 제조 방법.
PCT/KR2019/013898 2019-10-22 2019-10-22 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 WO2021080028A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP19949870.0A EP4050657A4 (en) 2019-10-22 2019-10-22 DISPLAY DEVICE WITH MICRO-LED AND MANUFACTURING METHOD THEREOF
US17/770,855 US20220375915A1 (en) 2019-10-22 2019-10-22 Display device using micro led, and manufacturing method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0131263 2019-10-22
KR1020190131263A KR20190126260A (ko) 2019-10-22 2019-10-22 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
WO2021080028A1 true WO2021080028A1 (ko) 2021-04-29

Family

ID=68535917

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/013898 WO2021080028A1 (ko) 2019-10-22 2019-10-22 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US20220375915A1 (ko)
EP (1) EP4050657A4 (ko)
KR (1) KR20190126260A (ko)
WO (1) WO2021080028A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200026775A (ko) * 2019-11-28 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20210073677A (ko) * 2019-12-10 2021-06-21 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
KR20210073675A (ko) * 2019-12-10 2021-06-21 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
KR20200014868A (ko) * 2020-01-22 2020-02-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR20200021485A (ko) * 2020-02-10 2020-02-28 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102515800B1 (ko) * 2020-04-23 2023-03-31 서울대학교산학협력단 표시 장치 및 그의 제조 방법
KR20210140886A (ko) 2020-05-14 2021-11-23 삼성전자주식회사 디스플레이 모듈 및 디스플레이 모듈의 제조 방법
KR20210143961A (ko) * 2020-05-20 2021-11-30 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
WO2022119018A1 (ko) * 2020-12-04 2022-06-09 엘지전자 주식회사 디스플레이 장치
KR20240026145A (ko) * 2021-06-30 2024-02-27 엘지전자 주식회사 디스플레이 장치
KR20240058909A (ko) * 2021-09-06 2024-05-07 엘지전자 주식회사 디스플레이 장치
WO2023068409A1 (ko) * 2021-10-22 2023-04-27 엘지전자 주식회사 반도체 발광소자를 포함하는 디스플레이 장치
KR20240090349A (ko) * 2021-11-10 2024-06-21 엘지전자 주식회사 반도체 발광 소자를 포함하는 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070252289A1 (en) * 2003-07-25 2007-11-01 Hrl Laboratories, Llc Oriented self-location of microstructures with alignment structures
KR20170091805A (ko) * 2016-01-14 2017-08-10 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
KR20180082003A (ko) * 2017-01-09 2018-07-18 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20180130356A (ko) * 2017-05-29 2018-12-07 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20190099164A (ko) * 2019-08-06 2019-08-26 엘지전자 주식회사 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796169A (en) * 1996-11-19 1998-08-18 International Business Machines Corporation Structurally reinforced ball grid array semiconductor package and systems
KR20190106885A (ko) * 2019-08-28 2019-09-18 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070252289A1 (en) * 2003-07-25 2007-11-01 Hrl Laboratories, Llc Oriented self-location of microstructures with alignment structures
KR20170091805A (ko) * 2016-01-14 2017-08-10 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
KR20180082003A (ko) * 2017-01-09 2018-07-18 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20180130356A (ko) * 2017-05-29 2018-12-07 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20190099164A (ko) * 2019-08-06 2019-08-26 엘지전자 주식회사 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4050657A4 *

Also Published As

Publication number Publication date
EP4050657A4 (en) 2023-08-02
KR20190126260A (ko) 2019-11-11
US20220375915A1 (en) 2022-11-24
EP4050657A1 (en) 2022-08-31

Similar Documents

Publication Publication Date Title
WO2021080028A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021040102A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021040066A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021002490A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021117979A1 (ko) 마이크로 led와 관련된 디스플레이 장치 및 이의 제조 방법
WO2021033802A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021070977A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021025202A1 (ko) 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판
WO2021060595A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021054491A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021066221A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2019151550A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2014163325A1 (en) Display device using semiconductor light emitting device
WO2015133709A1 (en) Display device using semiconductor light emitting device
WO2020251076A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2015060507A1 (en) Display device using semiconductor light emitting device
WO2021125421A1 (ko) 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
WO2015060506A1 (en) Display device using semiconductor light emitting device
WO2021100955A1 (ko) 발광 소자를 이용한 디스플레이 장치
WO2020166777A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021132789A1 (ko) 발광 소자를 이용한 디스플레이의 제조 장치 및 그 제조 방법
WO2021060577A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021033801A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2020179989A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2019135441A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19949870

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019949870

Country of ref document: EP

Effective date: 20220523