WO2021033565A1 - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
WO2021033565A1
WO2021033565A1 PCT/JP2020/030190 JP2020030190W WO2021033565A1 WO 2021033565 A1 WO2021033565 A1 WO 2021033565A1 JP 2020030190 W JP2020030190 W JP 2020030190W WO 2021033565 A1 WO2021033565 A1 WO 2021033565A1
Authority
WO
WIPO (PCT)
Prior art keywords
control
drive
layer
power semiconductor
substrate
Prior art date
Application number
PCT/JP2020/030190
Other languages
English (en)
French (fr)
Inventor
健一 小野寺
聡一郎 高橋
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to DE112020003931.5T priority Critical patent/DE112020003931T5/de
Priority to DE212020000704.7U priority patent/DE212020000704U1/de
Priority to JP2021540724A priority patent/JPWO2021033565A1/ja
Priority to US17/596,558 priority patent/US20220320049A1/en
Priority to CN202080058077.8A priority patent/CN114270510A/zh
Publication of WO2021033565A1 publication Critical patent/WO2021033565A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4811—Connecting to a bonding area of the semiconductor or solid-state body located at the far end of the body with respect to the bonding area outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Definitions

  • This disclosure relates to power modules.
  • This power module includes a power semiconductor element composed of transistors such as an IGBT (Insulated Gate Bipolar Transistor) and a MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
  • IGBT Insulated Gate Bipolar Transistor
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • a first element group in which a plurality of power semiconductor elements are connected in parallel and a second element group in which a plurality of power semiconductor elements are connected in parallel are connected in series. May consist of.
  • a control voltage is supplied from one control terminal of the power module to the control terminals of the plurality of power semiconductor elements constituting the first element group, and the control terminals of the plurality of power semiconductor elements constituting the second element group are supplied with a control voltage.
  • Control voltage is supplied from other control terminals of the power module.
  • the inductance value between the control electrode of each power semiconductor element and the control terminal of the power module varies depending on the arrangement position of the power semiconductor elements constituting the first element group.
  • the on / off timings of the plurality of power semiconductor elements vary, which may result in unstable operation.
  • the power semiconductor element in the second element group may have the same problem as the power semiconductor element in the first element group.
  • the purpose of this disclosure is to provide a power module that can operate stably.
  • a power module that solves the above problems has a substrate main surface and a substrate back surface that face opposite to each other in the thickness direction, and has an electrically insulating substrate and a mounting that is formed on the substrate main surface and has conductivity.
  • a power semiconductor device having an element main surface on which a control electrode is formed, a control side connecting member that connects the control electrode and the control layer, and a drive side that connects the second drive electrode and the drive layer.
  • a power module including a connecting member, a control terminal electrically connected to the control layer, and a detection terminal electrically connected to the drive layer, wherein the power semiconductor element is the said. It is one of a plurality of power semiconductor elements provided on the mounting layer in a state of being arranged in one direction when viewed from the thickness direction, and the control side connecting member is one of the plurality of power semiconductor elements. It is one of a plurality of control side connecting members corresponding to, and the driving side connecting member is one of a plurality of driving side connecting members corresponding to one of the plurality of power semiconductor elements.
  • the path between the control electrode and the control terminal is a first conductive path
  • the path between the second drive electrode and the detection terminal is a second conductive path
  • at least one of the control layer and the drive layer is the said. It has a detour portion that detours the sum of the length of the first conductive path and the length of the second conductive path so as to approach each other between the plurality of power semiconductor elements.
  • the timing of applying the control voltage to the control electrode is the inductance value of the first conductive path between the control electrode and the control terminal and the second. It is determined according to the total inductance value with the inductance value of the second conductive path between the drive electrode and the detection terminal.
  • the inductance value of the first conductive path is mainly determined by the length of the first conductive path
  • the inductance value of the second conductive path is mainly determined by the length of the second conductive path.
  • the plurality of power semiconductor devices having the total inductance value described above can be used. Variations between the two can be suppressed.
  • the sum of the length of the first conductive path and the length of the second conductive path is configured to be close to each other among the plurality of power semiconductor elements by the bypass portion.
  • a power module that solves the above problems has a substrate main surface and a substrate back surface that face opposite sides in the thickness direction, and has an electrically insulating substrate and a mounting that is formed on the substrate main surface and has conductivity.
  • a plurality of power semiconductor elements mounted on the mounting layer in a state of having an element main surface on which a control electrode is formed and arranged in one direction when viewed from the thickness direction, and the plurality of power semiconductor elements.
  • a plurality of control-side connecting members that connect the control electrode and the control layer and are arranged in the same direction as the arrangement direction of the plurality of power semiconductor elements, and the second drive of the plurality of power semiconductor elements.
  • a plurality of drive-side connecting members that connect the electrodes and the drive layer and are arranged in the same direction as the arrangement direction of the plurality of power semiconductor elements, and a control terminal that is electrically connected to the control layer.
  • a power module including a detection terminal electrically connected to the drive layer, and the plurality of power semiconductor elements include a first-end power semiconductor element and a second power semiconductor element located at both ends in the arrangement direction.
  • the path between the control electrode and the control terminal of the first end power semiconductor element including the end power semiconductor element is set as the first control side conductive path, and the second drive electrode and the detection of the first end power semiconductor element.
  • the path between the terminals is defined as the first drive-side conductive path, the sum of the length of the first control-side conductive path and the length of the first drive-side conductive path is defined as the first sum, and the second end power semiconductor element is described.
  • the path between the control electrode and the control terminal is a second control side conductive path, and the path between the second drive electrode and the detection terminal of the second end power semiconductor element is a second drive side conductive path, and the second is said.
  • At least one of the control layer and the drive layer has the first sum and the second sum of each other. It has a detour that bypasses the conductive path so that it approaches.
  • the timing of applying the control voltage to the control electrode is the inductance value of the conductive path between the control electrode and the control terminal and the second drive electrode. It is determined according to the total inductance value with the inductance value of the conductive path between the detection terminals.
  • the inductance value of the conductive path between the control electrode and the control terminal is mainly determined by the length of the conductive path between the control electrode and the control terminal, and the inductance value of the conductive path between the second drive electrode and the detection terminal is the second drive electrode. And it is mainly determined by the length of the conductive path between the detection terminals.
  • the total length of the length of the conductive path between the control electrode and the control terminal and the length of the conductive path between the second drive electrode and the detection terminal is suppressed. It is possible to suppress variations in the total inductance values of a plurality of power semiconductor elements.
  • the length of the conductive path between the control electrode and the control terminal and the variation of the conductive path between the second drive electrode and the detection terminal are different in the power semiconductor elements (first end power) at both ends in the arrangement direction of the plurality of power semiconductor elements, respectively. It is considered to be the maximum between the semiconductor element and the second end power semiconductor element).
  • the first sum which is the sum of the length of the first-end control-side conductive path and the length of the first-end drive-side conductive path of the first-end power semiconductor element, and the second-end power are provided by the bypass portion.
  • the second sum which is the sum of the length of the second-end control-side conductive path and the length of the second-end drive-side conductive path of the semiconductor element, is configured to be close to each other.
  • a power module that solves the above problems has a substrate main surface and a substrate back surface that face opposite to each other in the thickness direction, and has an electrically insulating substrate and a conductive substrate formed on the substrate main surface.
  • the first control layer, the second control layer, the first drive layer, the second drive layer, the first mounting layer, the second mounting layer, and the conductive layer are mounted on the first mounting layer.
  • the first power semiconductor element having the above, the back surface of the second element mounted on the second mounting layer, and the back surface of the second element on which the first driving electrode electrically connected to the output terminal is formed, and the first
  • a second power semiconductor element having a second drive electrode electrically connected to the two input terminals and a second element main surface on which a control electrode is formed, a control electrode of the first power semiconductor element, and the above.
  • a first control-side connection member that connects the first control layer, a first drive-side connection member that connects the second drive electrode of the first power semiconductor element and the first drive layer, and the second power semiconductor.
  • a second control-side connecting member that connects the control electrode of the element and the second control layer, and a second drive-side connecting member that connects the second drive electrode of the second power semiconductor element and the second drive layer.
  • the first control terminal electrically connected to the first control layer
  • the second control terminal electrically connected to the second control layer
  • a power module including a first detection terminal and a second detection terminal electrically connected to the second drive layer, wherein the first power semiconductor element is viewed from the thickness direction. It is one of a plurality of first power semiconductor elements provided on the first mounting layer in a state of being arranged in one direction, and the first control side connecting member is each of the plurality of first power semiconductor elements.
  • the first driving side connecting member is a plurality of firsts corresponding to one of the plurality of first power semiconductor elements.
  • the path between the control electrode of the first power semiconductor element and the first control terminal is a first conductive path, and the second drive electrode of the first power semiconductor element and the said.
  • the path between the first detection terminals is a second conductive path, and at least one of the first control layer and the first drive layer is the sum of the length of the first conductive path and the length of the second conductive path.
  • a first detour that detours between them so that they approach each other.
  • the timing of applying the control voltage to the control electrode of the first power semiconductor element is the first power. It is determined according to the total inductance value of the inductance value between the control electrode and the first control terminal of the semiconductor element and the inductance value between the second drive electrode and the first detection terminal of the first power semiconductor element.
  • the inductance value between the control electrode and the first control terminal of the first power semiconductor element is mainly determined by the length of the first conductive path, and the inductance value between the second drive electrode and the first detection terminal of the first power semiconductor element. Is mainly determined by the length of the second conductive path.
  • the plurality of firsts of the total inductance values are suppressed. It is possible to suppress variations among power semiconductor elements.
  • the sum of the length of the first conductive path and the length of the second conductive path is configured to be close to each other for a plurality of first power semiconductor elements by the first detour portion.
  • the above power module can operate stably.
  • the plan view of the power module of FIG. A side view of the power module of FIG. A side view of the power module of FIG. 1 as viewed from a direction different from that of FIG.
  • the bottom view of the power module of FIG. The plan view which shows the internal structure of the power module of FIG.
  • the circuit diagram which shows the circuit structure of the power module of FIG. FIG. 7 is a cross-sectional view taken along the line 9-9 of FIG.
  • FIG. 7 is a cross-sectional view taken along the line 10-10 of FIG.
  • An enlarged view of a part of FIG. 7. An enlarged view of a part of FIG. 7. An enlarged view of a part of FIG. 7. An enlarged view of a part of FIG. An enlarged view of a part of FIG. 7. An enlarged view of a part of FIG. An enlarged view of a part of FIG. The plan view which shows the internal structure of the power module of the comparative example.
  • An enlarged view of a part of FIG. 20. The graph which shows the relationship between each power semiconductor element and the inductance value of each power semiconductor element about the power module of 1st Embodiment and the power module of a comparative example.
  • Circuit diagram of a three-phase AC inverter to which a power module is applied An enlarged plan view of a part of the internal structure of the modified power module.
  • An enlarged plan view of a part of the internal structure of the modified power module An enlarged plan view of a part of the internal structure of the modified power module.
  • An enlarged plan view of a part of the internal structure of the modified power module An enlarged plan view of a part of the internal structure of the modified power module.
  • FIGS. 1 to 25 show the external shape of the power module 1A.
  • FIG. 7 shows the internal structure of the power module 1A.
  • the case 80 and the terminal 50 are omitted for convenience.
  • the power module 1A includes a substrate 10, a connecting member 30, a power semiconductor element 40, a terminal 50, a sealing resin 60 (see FIG. 10), a heat radiating plate 70, and a case for accommodating them. Mainly equipped with 80.
  • the power module 1A is configured to be able to supply, for example, a current of 300 A or more and 1000 A or less.
  • the sealing resin 60 is omitted for convenience.
  • the substrate 10, the connecting member 30, the power semiconductor element 40, and the sealing resin 60 are housed by the heat radiating plate 70 and the case 80, respectively, and are not exposed to the outside.
  • the terminal 50 is housed in the case 80 in a state where a part thereof is exposed or protrudes to the outside of the case 80.
  • the power module 1A is used, for example, in an inverter device.
  • the shape of the power module 1A is rectangular when viewed from the thickness direction of the substrate 10 (hereinafter, referred to as “planar view”).
  • the direction along the thickness direction of the substrate 10 is defined as the "thickness direction Z”
  • the two directions orthogonal to the thickness direction Z are the "horizontal direction X" and the "vertical direction X", respectively.
  • Direction Y In the present embodiment, the long side direction of the power module 1A is the horizontal direction X, and the short side direction is the vertical direction Y.
  • FIG. 8 shows the circuit configuration of the power module 1A of this embodiment.
  • the power module 1A includes a first power semiconductor element group 40AT composed of a plurality of first power semiconductor elements 40A as a power semiconductor element 40, and a second power semiconductor element group 40BT composed of a plurality of second power semiconductor elements 40B. ..
  • FIG. 8 shows one first power semiconductor element 40A as the first power semiconductor element group 40AT, and one second power semiconductor element 40B as the second power semiconductor element group 40BT.
  • Each of the first power semiconductor element 40A of the first power semiconductor element group 40AT and each second power semiconductor element 40B of the second power semiconductor element group 40BT are used as switching elements.
  • Each of the power semiconductor elements 40A and 40B includes a transistor made of, for example, Si (silicon), SiC (silicon carbide), GaN (gallium nitride), GaAs (gallium arsenide), or Ga 2 O 3 (gallium oxide). It is used.
  • Si silicon
  • SiC silicon carbide
  • GaN gallium nitride
  • GaAs gallium arsenide
  • Ga 2 O 3 gallium oxide
  • the power semiconductor elements 40A and 40B are not limited to MOSFETs, and may be field effect transistors including MISFETs (Metal-Insulator-Semiconductor FETs) or bipolar transistors including IGBTs. Each of the power semiconductor elements 40A and 40B may be an N-channel type MOSFET or a P-channel type MOSFET.
  • Each of the power semiconductor elements 40A and 40B has a drain electrode 41, a source electrode 42, and a gate electrode 43. Further, each of the power semiconductor elements 40A and 40B has a body diode 44.
  • a plurality of first power semiconductor elements 40A of the first power semiconductor element group 40AT are connected in parallel to each other. That is, the drain electrodes 41 of the plurality of first power semiconductor elements 40A are connected to each other, and the source electrodes 42 of the plurality of first power semiconductor elements 40A are connected to each other. Further, a plurality of second power semiconductor elements 40B of the second power semiconductor element group 40BT are connected in parallel to each other.
  • the drain electrodes 41 of the plurality of second power semiconductor elements 40B are connected to each other, and the source electrodes 42 of the plurality of second power semiconductor elements 40B are connected to each other.
  • the first power semiconductor element group 40AT and the second power semiconductor element group 40BT are connected in series with each other.
  • the source electrode 42 of the first power semiconductor element group 40AT (source electrode 42 of the plurality of first power semiconductor elements 40A) is the drain electrode 41 of the second power semiconductor element group 40BT (plurality of second power semiconductor elements). It is electrically connected to the drain electrode 41) of 40B.
  • the power module 1A constitutes an inverter circuit
  • the first power semiconductor element group 40AT constitutes the upper arm
  • the second power semiconductor element group 40BT constitutes the lower arm. doing.
  • the drain electrode 41, source electrode 42, and gate electrode 43 of the plurality of first power semiconductor elements 40A of the first power semiconductor element group 40AT and the plurality of second power semiconductor elements 40B of the second power semiconductor element group 40BT are Each is connected to the terminal 50.
  • the terminal 50 includes a first input terminal 51A, a second input terminal 51B, a first output terminal 52A, a second output terminal 52B, a first control terminal 53A, and a second. It has a control terminal 53B, a first detection terminal 54A, a second detection terminal 54B, a power supply current terminal 55, and a pair of temperature detection terminals 56. Since the pair of temperature detection terminals 56 are not electrically connected to the power semiconductor elements 40A and 40B, they are not shown in FIG. 8 for convenience.
  • the first input terminal 51A is electrically connected to the drain electrode 41 of the first power semiconductor element group 40AT. That is, the first input terminal 51A is electrically connected to each of the drain electrodes 41 of the plurality of first power semiconductor elements 40A.
  • the second input terminal 51B is electrically connected to the source electrode 42 of the second power semiconductor device group 40BT. That is, the second input terminal 51B is electrically connected to each of the source electrodes 42 of the plurality of second power semiconductor elements 40B.
  • the output terminals 52A and 52B are electrically connected to the node N1 between the source electrode 42 of the first power semiconductor device group 40AT and the drain electrode 41 of the second power semiconductor device group 40BT.
  • the output terminals 52A and 52B are electrically connected to the node N1 between the source electrode 42 of the plurality of first power semiconductor elements 40A and the drain electrode 41 of the plurality of second power semiconductor elements 40B.
  • the first control terminal 53A is electrically connected to the gate electrode 43 of the first power semiconductor device group 40AT. That is, the first control terminal 53A is electrically connected to each of the gate electrodes 43 of the plurality of first power semiconductor elements 40A.
  • the second control terminal 53B is electrically connected to the gate electrode 43 of the second power semiconductor device group 40BT. That is, the second control terminal 53B is electrically connected to each of the gate electrodes 43 of the plurality of second power semiconductor elements 40B.
  • the first detection terminal 54A is electrically connected to the source electrode 42 of the first power semiconductor device group 40AT. That is, the first detection terminal 54A is electrically connected to each of the source electrodes 42 of the plurality of first power semiconductor elements 40A.
  • the second detection terminal 54B is electrically connected to the source electrode 42 of the second power semiconductor device group 40BT. That is, the second detection terminal 54B is electrically connected to each of the source electrodes 42 of the plurality of second power semiconductor elements 40B.
  • the power supply current terminal 55 is electrically connected to the node N2 between the drain electrode 41 of the first power semiconductor element group 40AT and the first input terminal 51A.
  • the power supply current terminal 55 is electrically connected to the node N2 between each of the drain electrodes 41 of the plurality of first power semiconductor elements 40A and the first input terminal 51A.
  • the control terminals 53A and 53B, the detection terminals 54A and 54B, the power supply current terminal 55, and the pair of temperature detection terminals 56 are electrically connected to a control circuit (not shown) provided outside the power module 1A. Is connected.
  • the terminals 51A, 51B, 52A, 52B, 53A, 53B, 54A, 54B, 55, 56 are provided in the case 80, respectively.
  • the case 80 is formed in a frame shape surrounding the substrate 10, the connecting member 30, and the power semiconductor element 40 in a plan view.
  • the case 80 is made of a synthetic resin having electrical insulation such as PPS (polyphenylene sulfide) and excellent heat resistance.
  • the case 80 includes a pair of side walls 81A and 81B, a pair of terminal blocks 82A and 82B, a plurality of mounting portions 83, a power supply terminal block 84, and an output terminal block 85.
  • the pair of side walls 81A and 81B are arranged apart from each other in the vertical direction Y and extend along the horizontal direction X. As shown in FIGS. 3 and 5, in the side view, the pair of side walls 81A and 81B extend along the thickness direction Z, respectively.
  • a first control terminal 53A, a first detection terminal 54A, a power supply current terminal 55, and a pair of temperature detection terminals 56 are arranged inside the side wall 81A.
  • the first control terminal 53A, the first detection terminal 54A, the power supply current terminal 55, and the pair of temperature detection terminals 56 are each supported by the side wall 81A. As shown in FIGS.
  • the first control terminal 53A, the first detection terminal 54A, the power supply current terminal 55, and the pair of temperature detection terminals 56 each project from the side wall 81A in the thickness direction Z.
  • a second control terminal 53B and a second detection terminal 54B are arranged inside the side wall 81B.
  • the second control terminal 53B and the second detection terminal 54B are each supported by the side wall 81B.
  • the second control terminal 53B and the second detection terminal 54B each project from the side wall 81B in the thickness direction Z.
  • the control terminals 53A and 53B, the detection terminals 54A and 54B, the power supply current terminal 55, and the pair of temperature detection terminals 56 are each made of, for example, a metal rod made of Cu (copper) as a constituent material.
  • the surface of this metal rod is Sn (tin) plated. Nickel plating may be applied between the surface of the metal rod and the tin plating.
  • the control terminals 53A and 53B, the detection terminals 54A and 54B, the power supply current terminal 55, and the pair of temperature detection terminals 56 have, for example, the same shape, and in one example, the first portion extending in the vertical direction Y and the thickness direction Z. It is formed in an L shape having a second portion extending to.
  • a pair of terminal pedestals 82A and 82B are connected to both ends of the pair of side walls 81A and 81B in the lateral direction X.
  • the pair of side walls 81A and 81B and the pair of terminal pedestals 82A and 82B form a frame shape surrounding the substrate 10, the connecting member 30, and the power semiconductor element 40.
  • the pair of terminal pedestals 82A and 82B are separated from each other in the lateral direction X.
  • a power supply terminal block 84 that protrudes outward in the lateral direction X from the terminal block 82A is connected to the terminal block 82A.
  • An output terminal block 85 that projects outward in the lateral direction X from the terminal block 82B is connected to the terminal block 82B.
  • the power supply terminal block 84 has a first terminal block 84A and a second terminal block 84B.
  • the first terminal block 84A and the second terminal block 84B are arranged in the vertical direction Y in a state of being aligned in the horizontal direction X.
  • the first terminal block 84A is provided with a part of the first input terminal 51A.
  • the first terminal block 84A supports a part of the first input terminal 51A.
  • the second terminal block 84B is provided with a part of the second input terminal 51B.
  • the second terminal block 84B supports a part of the second input terminal 51B.
  • a nut 84N is provided inside the first terminal block 84A.
  • a nut 84N is provided inside the second terminal block 84B as well as the first terminal block 84A.
  • the first input terminal 51A and the second input terminal 51B have a symmetrical shape.
  • Each of the input terminals 51A and 51B has an exposed portion 51a exposed to the outside of the power module 1A, a connecting portion 51b for electrically connecting to each of the power semiconductor elements 40A and 40B, and an exposed portion 51a and a connecting portion 51b. It has a connecting portion 51c to be connected.
  • each of the input terminals 51A and 51B is configured as a single component in which the exposed portion 51a, the connecting portion 51b, and the connecting portion 51c are integrally formed.
  • the exposed portion 51a is provided with a through hole 51d that penetrates the exposed portion 51a in the thickness direction Z.
  • the first input terminal 51A When the first input terminal 51A is viewed from the side in the vertical direction Y, the first input terminal 51A is formed in a stepped shape.
  • the exposed portion 51a of the first input terminal 51A is supported by the first terminal block 84A.
  • the exposed portion 51a of the second input terminal 51B is supported by the second terminal block 84B.
  • the through hole 51d of the exposed portion 51a of the first input terminal 51A is provided corresponding to the nut 84N of the first terminal block 84A.
  • the through hole 51d of the exposed portion 51a of the second input terminal 51B is provided corresponding to the nut 84N of the second terminal block 84B.
  • a plurality of connecting portions 51b are provided and are arranged apart from each other in the vertical direction Y.
  • the output terminal block 85 has a first terminal block 85A and a second terminal block 85B.
  • the first terminal block 85A and the second terminal block 85B are arranged in the vertical direction Y in a state of being aligned in the horizontal direction X.
  • the first terminal block 85A is provided with a part of the first output terminal 52A.
  • the first terminal block 85A supports a part of the first output terminal 52A.
  • the second terminal block 85B is provided with a part of the second output terminal 52B.
  • the second terminal block 85B supports a part of the second output terminal 52B.
  • a nut 85N is provided inside the first terminal block 85A.
  • a nut 85N is provided inside the second terminal block 85B as well as the first terminal block 85A.
  • the first output terminal 52A and the second output terminal 52B have a symmetrical shape.
  • the output terminals 52A and 52B have the same shape as the input terminals 51A and 51B.
  • the output terminals 52A and 52B have an exposed portion 52a exposed to the outside of the power module 1A, a connecting portion 52b for electrically connecting to the power semiconductor elements 40A and 40B, and an exposed portion 52a and a connecting portion 52b. It has a connecting portion 52c to be connected.
  • the output terminals 52A and 52B are configured as a single component in which the exposed portion 52a, the connecting portion 52b, and the connecting portion 52c are integrally formed.
  • the exposed portion 52a is provided with a through hole 52d that penetrates the exposed portion 52a in the thickness direction Z.
  • the first output terminal 52A is viewed from the side in the vertical direction Y, the first output terminal 52A is formed in a stepped shape.
  • the exposed portion 52a of the first output terminal 52A is supported by the first terminal block 85A.
  • the exposed portion 52a of the second output terminal 52B is supported by the second terminal block 85B.
  • the through hole 52d of the exposed portion 52a of the first output terminal 52A is provided corresponding to the nut 85N of the first terminal block 85A.
  • the through hole 52d of the exposed portion 52a of the second output terminal 52B is provided corresponding to the nut 85N of the second terminal block 85B.
  • a plurality of connecting portions 52b are provided and are arranged apart from each other in the vertical direction Y.
  • the heat radiating plate 70 is attached to the case 80 to close one end of the opening opening in the thickness direction Z of the case 80.
  • the heat radiating plate 70 is made of, for example, Cu or a Cu alloy. In this case, the surface of the metal plate may be nickel-plated.
  • the heat radiating plate 70 has a heat radiating main surface 70s and a heat radiating back surface 70r facing opposite sides in the thickness direction Z. The heat radiating back surface 70r is exposed to the outside of the power module 1A.
  • support holes 71 that penetrate the heat radiating plate 70 in the thickness direction Z are provided at the four corners of the heat radiating plate 70.
  • a plurality of mounting portions 83 are provided at the four corners of the case 80 in a plan view.
  • Each mounting portion 83 is provided with a mounting hole 83a that penetrates the mounting portion 83 in the thickness direction Z. Seen from the thickness direction Z, the plurality of mounting portions 83 are arranged so as to overlap the four corners of the heat radiating plate 70. Therefore, the plurality of mounting holes 83a correspond to the support holes 71 (see FIG. 6) of the heat radiating plate 70.
  • the heat radiating plate 70 is supported by the case 80 by fitting a fastening member such as a pin into the plurality of mounting holes 83a and the support holes 71.
  • the case 80 includes a top plate 86.
  • the top plate 86 closes the internal region of the power module 1A formed by the heat radiating plate 70, the pair of side walls 81A and 81B, and the pair of terminal pedestals 82A and 82B.
  • the top plate 86 is supported by a pair of side walls 81A and 81B in a state of being separated from the heat radiating plate 70 and the substrate 10 in the thickness direction Z.
  • FIGS. 7 and 9 to 19 The alternate long and short dash lines in FIGS. 15, 16, 18, and 19 are auxiliary lines for clarifying the positional relationship between each control layer and each drive layer.
  • the internal region of the power module 1A is an opening region surrounded by a pair of side walls 81A and 81B and a pair of terminal pedestals 82A and 82B of the case 80, and an opening region by the heat radiating plate 70. This is a region where one end in the thickness direction Z of is closed.
  • a substrate 10, a connecting member 30, a power semiconductor element 40, and a sealing resin 60 are housed in this internal region.
  • the sealing resin 60 is made of a resin material having electrical insulation, and is filled in an internal region closed by a heat radiating plate 70 and a top plate 86.
  • the sealing resin 60 seals the substrate 10, the connecting member 30, and the power semiconductor element 40.
  • the substrate 10 is bonded to the heat radiating main surface 70s of the heat radiating plate 70 with a bonding material such as Ag (silver) paste or solder.
  • the bonding material is not limited to the conductive bonding material such as Ag paste or solder, and an electrically insulating bonding material may be used.
  • the substrate 10 has a first substrate 11 and a second substrate 12. The first substrate 11 and the second substrate 12 are arranged so as to be aligned in the vertical direction Y and separated in the horizontal direction X.
  • the first substrate 11 is arranged on each input terminal 51A, 51B side of the internal region in the horizontal direction X, and the second substrate 12 is arranged on each output terminal 52A, 52B side of the internal region in the lateral direction X.
  • the first substrate 11 has a first substrate main surface 11s and a first substrate back surface 11r facing opposite sides in the thickness direction Z.
  • the second substrate 12 has a second substrate main surface 12s and a second substrate back surface 12r facing opposite sides in the thickness direction Z.
  • Each of the substrates 11 and 12 is electrically insulated, in which a mounting layer for mounting the power semiconductor element 40 and a conductive layer for electrically connecting to the power semiconductor element 40 are arranged on the substrates 11 and 12. It is a member.
  • the constituent materials of the substrates 11 and 12 are ceramics having excellent thermal conductivity. Examples of such ceramics include AlN (aluminum nitride).
  • DBC Direct Bonding Copper
  • substrates 11 and 12 DBC (Direct Bonding Copper) substrates in which Cu foil is bonded to the main surfaces 11s and 12s of the substrates and the back surfaces 11r and 12r of the substrates can be used.
  • the mounting layer, the conductive layer, and the like can be easily formed by patterning the copper foil bonded to the main surfaces 11s and 12s of each substrate. Further, the copper foil bonded to the back surfaces 11r and 12r of each substrate can be used as a heat transfer layer.
  • the shape of the first substrate 11 in a plan view is a substantially rectangular shape in which the horizontal direction X is the long side direction and the vertical direction Y is the short side direction.
  • the first substrate 11 mainly has a first substrate side surface 11a, a second substrate side surface 11b, a third substrate side surface 11c, and a fourth substrate side surface 11d.
  • the first substrate side surface 11a and the second substrate side surface 11b are surfaces facing opposite to each other in the vertical direction Y, and extend along the horizontal direction X.
  • the first substrate side surface 11a is the side surface of the first substrate 11 on the side wall 81A side
  • the second substrate side surface 11b is the side surface of the first substrate 11 on the side wall 81B side.
  • the third substrate side surface 11c and the fourth substrate side surface 11d are surfaces facing opposite to each other in the lateral direction X, and extend along the vertical direction Y.
  • the third substrate side surface 11c is the side surface of the first substrate 11 on the terminal pedestal 82A side
  • the fourth substrate side surface 11d is the side surface of the first substrate 11 on the terminal pedestal 82B (see FIG. 7) side.
  • the first mounting layer 13A, the second mounting layer 14A, the conductive layer 15A, the first control layer 21, the second control layer 25, and the second The first drive layer 23, the second drive layer 27, and the thermistor mounting layer 16 are arranged.
  • the first mounting layer 13A, the second mounting layer 14A, and the conductive layer 15A are arranged apart from each other in the vertical direction Y.
  • the first mounting layer 13A is arranged on the side surface 11a of the first substrate of the first substrate 11 with respect to the second mounting layer 14A and the conductive layer 15A in the vertical direction Y.
  • the conductive layer 15A is arranged on the side surface 11b of the second substrate of the first substrate 11 with respect to the first mounting layer 13A and the second mounting layer 14A in the vertical direction Y.
  • the second mounting layer 14A is arranged between the first mounting layer 13A and the conductive layer 15A in the vertical direction Y.
  • the first mounting layer 13A is a band-shaped main mounting portion 13a extending in the lateral direction X, and terminals formed at the ends of the main mounting portion 13a in the lateral direction X on the third substrate side surface 11c side of the first substrate 11. It has a side connecting portion 13b and an interlayer connecting portion 13c formed at an end portion of the first substrate 11 on the side surface 11d of the fourth substrate of the main mounting portion 13a in the lateral direction X.
  • the first mounting layer 13A is a single member in which the main mounting portion 13a, the terminal side connecting portion 13b, and the interlayer connecting portion 13c are integrally formed.
  • the terminal-side connection portion 13b extends in the vertical direction Y and protrudes from both sides of the main mounting portion 13a in the vertical direction Y.
  • the terminal side connection portion 13b is arranged so as to be adjacent to the terminal pedestal 82A (see FIG. 7), that is, the first input terminal 51A in the lateral direction X.
  • a plurality of connection portions 51b of the first input terminal 51A are connected to the terminal side connection portion 13b.
  • the width dimension of the main mounting portion 13a (the dimension of the main mounting portion 13a in the vertical direction Y) is larger than the width dimension of the first control layer 21 (the dimension in the direction orthogonal to the direction in which the first control layer 21 extends in a plan view).
  • the width dimension of the main mounting portion 13a is twice or more, preferably four times or more, the width dimension of the first control layer 21 and the width dimension of the first drive layer 23. In the present embodiment, the width dimension of the main mounting portion 13a is about eight times the width dimension of the first control layer 21 and the width dimension of the first drive layer 23.
  • the width dimension of the interlayer connection portion 13c (dimension of the interlayer connection portion 13c in the vertical direction Y) is larger than the width dimension of the main mounting portion 13a (dimension of the main mounting portion 13a in the vertical direction Y).
  • the edge of the interlayer connection portion 13c on the side surface 11a side of the first substrate 11 of the first substrate 11 in the vertical direction is on the side surface 11a of the first substrate 11 of the first substrate 11 in the vertical direction Y of the main mounting portion 13a. It is aligned with the edge in the vertical direction Y. Therefore, the interlayer connection portion 13c projects toward the side surface 11b of the second substrate of the first substrate 11 with respect to the main mounting portion 13a.
  • the conductive layer 15A is a terminal-side connection formed between a strip-shaped main conductive portion 15a extending in the lateral direction X and an end portion of the main conductive portion 15a in the lateral direction X on the third substrate side surface 11c side of the first substrate 11. It has a portion 15b and an interlayer connection portion 15c formed at an end portion of the main conductive portion 15a in the lateral direction X on the side surface 11d side of the fourth substrate 11.
  • the conductive layer 15A is a single member in which the main conductive portion 15a, the terminal side connecting portion 15b, and the interlayer connecting portion 15c are integrally formed.
  • the terminal-side connecting portion 15b extends in the vertical direction Y and protrudes from both sides of the main conductive portion 15a in the vertical direction Y.
  • the width dimension of the main conductive portion 15a (the dimension of the main conductive portion 15a in the vertical direction Y) is equal to the width dimension of the main mounting portion 13a of the first mounting layer 13A (the dimension of the main mounting portion 13a in the vertical direction Y).
  • the terminal-side connecting portion 15b is arranged so as to be adjacent to the terminal-side connecting portion 13b of the first mounting layer 13A in the vertical direction Y. Further, the terminal side connection portion 15b is arranged so as to be adjacent to the terminal pedestal 82A, that is, the second input terminal 51B in the lateral direction X.
  • a plurality of connection portions 51b of the second input terminal 51B are connected to the terminal side connection portion 15b.
  • the width dimension of the interlayer connection portion 15c (dimension of the interlayer connection portion 15c in the vertical direction Y) is larger than the width dimension of the main conductive portion 15a (dimension of the main conductive portion 15a in the vertical direction Y).
  • the edge of the interlayer connection portion 15c on the side surface 11b side of the second substrate 11 of the first substrate 11 in the vertical direction is on the side surface 11b of the second substrate of the first substrate 11 in the vertical direction Y of the main conductive portion 15a. It is aligned with the edge in the vertical direction Y. Therefore, the interlayer connection portion 15c projects toward the first substrate side surface 11a of the first substrate 11 with respect to the main conductive portion 15a.
  • the second mounting layer 14A is arranged on the side surface 11d of the fourth substrate of the first substrate 11 with respect to the terminal-side connecting portion 13b of the first mounting layer 13A and the terminal-side connecting portion 15b of the conductive layer 15A in the lateral direction X. ..
  • the second mounting layer 14A is arranged between the main mounting portion 13a of the first mounting layer 13A and the main conductive portion 15a of the conductive layer 15A in the vertical direction Y.
  • the second mounting layer 14A is arranged at the center of the first substrate 11 in the vertical direction Y.
  • the edge on the side surface 11d of the substrate and the edge on the side surface 11d of the fourth substrate of the main conductive portion 15a of the conductive layer 15A in the lateral direction X are aligned in the vertical direction Y.
  • the second mounting layer 14A is an interlayer formed between a strip-shaped main mounting portion 14a extending in the lateral direction X and an end portion of the main mounting portion 14a in the lateral direction X on the side surface 11d of the fourth substrate of the first substrate 11. It has a connecting portion 14b.
  • the second mounting layer 14A is a single member in which the main mounting portion 14a and the interlayer connecting portion 14b are integrally formed.
  • the width dimension of the main mounting portion 14a of the second mounting layer 14A (the dimension of the main mounting portion 14a in the vertical direction Y) is the width dimension of the main mounting portion 13a of the first mounting layer 13A (the dimension of the main mounting portion 13a in the vertical direction Y). Dimension) and the width dimension of the main conductive portion 15a of the conductive layer 15A (the dimension of the main conductive portion 15a in the vertical direction Y).
  • the width dimension of the interlayer connection portion 14b (the dimension of the interlayer connection portion 14b in the vertical direction Y) is smaller than the width dimension of the main mounting portion 14a.
  • the interlayer connection portion 14b is formed so as to be recessed in the vertical direction Y from both end edges of the main mounting portion 14a in the vertical direction Y.
  • the first control layer 21 and the first drive layer 23 are respectively arranged on the side surface 11a of the first substrate of the first substrate 11 with respect to the main mounting portion 13a of the first mounting layer 13A in the vertical direction Y. Further, the first control layer 21 and the first drive layer 23 are arranged on the side surface 11d of the fourth substrate of the first substrate 11 with respect to the terminal side connection portion 13b of the first mounting layer 13A in the lateral direction X, respectively.
  • the first control layer 21 and the first drive layer 23 are arranged apart from each other in the vertical direction Y.
  • the first drive layer 23 is arranged closer to the main mounting portion 13a of the first mounting layer 13A than the first control layer 21. In other words, the first control layer 21 is arranged on the side surface 11a of the first substrate of the first substrate 11 with respect to the first drive layer 23. Seen from the vertical direction Y, the first control layer 21 overlaps with the first drive layer 23.
  • the second control layer 25 and the second drive layer 27 are respectively arranged on the second substrate side surface 11b side of the first substrate 11 with respect to the main conductive portion 15a of the conductive layer 15A in the vertical direction Y. Further, the second control layer 25 and the second drive layer 27 are respectively arranged on the fourth substrate side surface 11d side of the first substrate 11 with respect to the terminal side connection portion 15b of the conductive layer 15A in the lateral direction X. The second control layer 25 and the second drive layer 27 are arranged apart from each other in the vertical direction Y. The second drive layer 27 is arranged closer to the main conductive portion 15a of the conductive layer 15A than the second control layer 25.
  • the second control layer 25 is arranged on the side surface 11b of the second substrate of the first substrate 11 with respect to the second drive layer 27. Seen from the vertical direction Y, the second drive layer 27 overlaps with the second control layer 25. Seen from the vertical direction Y, the second driving layer 27 overlaps with the main conductive portion 15a of the conductive layer 15A. As described above, the first control layer 21, the first drive layer 23, the second control layer 25, and the second drive layer 27 cause the first mounting layer 13A, the second mounting layer 14A, and the conductive layer in the vertical direction Y. 15A is sandwiched.
  • the thermistor mounting layer 16 is arranged on the side surface 11a of the first substrate of the first substrate 11 with respect to the main mounting portion 13a of the first mounting layer 13A in the vertical direction Y. Further, the thermistor mounting layer 16 is arranged so as to overlap the terminal side connection portion 13b of the first mounting layer 13A, the first control layer 21, and the first driving layer 23 when viewed from the lateral direction X. Further, the thermistor mounting layer 16 is arranged between the first control layer 21 and the first driving layer 23 and the terminal-side connecting portion 13b of the first mounting layer 13A in the lateral direction X.
  • the thermistor 17, which is a temperature detection element, can be mounted on the thermistor mounting layer 16.
  • the thermistor 17 is mounted on the thermistor mounting layer 16.
  • the thermistor mounting layer 16 has a pair of regions separated from each other in the vertical direction Y.
  • the positive electrode of the thermistor 17 can be electrically connected to one region, and the negative electrode of the thermistor 17 can be electrically connected to the other region.
  • the shape of the second substrate 12 in a plan view is a substantially rectangular shape in which the horizontal direction X is the long side direction and the vertical direction Y is the short side direction.
  • the shape of the second substrate 12 is a symmetrical shape centered on the center line along the vertical direction Y with respect to the first substrate 11, and the horizontal direction X, the vertical direction Y, and the thickness of the second substrate 12
  • the size of the vertical direction Z is equal to the size of the first substrate 11 in the horizontal direction X, the vertical direction Y, and the thickness direction Z.
  • the second substrate 12 mainly has a first substrate side surface 12a, a second substrate side surface 12b, a third substrate side surface 12c, and a fourth substrate side surface 12d.
  • the first substrate side surface 12a and the second substrate side surface 12b are surfaces facing opposite to each other in the vertical direction Y, and extend along the horizontal direction X.
  • the first substrate side surface 12a is the side surface of the second substrate 12 on the side wall 81A side
  • the second substrate side surface 12b is the side surface of the second substrate 12 on the side wall 81B side.
  • the third substrate side surface 12c and the fourth substrate side surface 12d are surfaces facing opposite sides in the lateral direction X, and extend along the vertical direction Y.
  • the third substrate side surface 12c is the side surface of the second substrate 12 on the terminal pedestal 82A (see FIG. 7) side
  • the fourth substrate side surface 12d is the terminal pedestal 82B (see FIG. 7) side of the second substrate 12. It is a side.
  • the shape of the second substrate 12 does not have to be symmetrical with that of the first substrate 11, and the size of the second substrate 12 may be different from the size of the first substrate 11.
  • the first mounting layer 13B, the second mounting layer 14B, the conductive layer 15B, the first control layer 22, the second control layer 26, and the second The first drive layer 24 and the second drive layer 28 are arranged.
  • the first mounting layer 13B, the second mounting layer 14B, and the conductive layer 15B are arranged apart from each other in the vertical direction Y.
  • the first mounting layer 13B is arranged on the side surface 12a of the first substrate of the second substrate 12 with respect to the second mounting layer 14B and the conductive layer 15B in the vertical direction Y.
  • the conductive layer 15B is arranged on the side surface 12b of the second substrate of the second substrate 12 with respect to the first mounting layer 13B and the second mounting layer 14B in the vertical direction Y.
  • the second mounting layer 14B is arranged between the first mounting layer 13B and the conductive layer 15B in the vertical direction Y.
  • the first mounting layer 13B has a strip-shaped main mounting portion 13d extending in the lateral direction X and terminals formed at the ends of the main mounting portion 13d in the lateral direction X on the side surface 12d of the fourth substrate of the second substrate 12. It has a side connecting portion 13e and an interlayer connecting portion 13f formed at an end portion of the second substrate 12 on the side surface 12c side of the third substrate in the main mounting portion 13d in the lateral direction X.
  • the first mounting layer 13B is a single member in which the main mounting portion 13d, the terminal side connecting portion 13e, and the interlayer connecting portion 13f are integrally formed.
  • the terminal-side connection portion 13e extends in the vertical direction Y, and projects from the main mounting portion 13d toward the first substrate side surface 12a side of the second substrate 12 in the vertical direction Y.
  • the width dimension of the terminal side connection portion 13e (the dimension of the terminal side connection portion 13e in the horizontal direction X) is smaller than the width dimension of the main mounting portion 13d (the dimension of the main mounting portion 13d in the vertical direction Y).
  • the width dimension of the terminal side connection portion 13e is, for example, equal to the width dimension of the first control layer 22 (the dimension of the first control layer 22 in the vertical direction Y).
  • the width dimension of the main mounting portion 13d (the dimension of the main mounting portion 13d in the vertical direction Y) is larger than the width dimension of the first control layer 22 (the dimension of the first control layer 22 in the vertical direction Y), and the first drive layer It is larger than the width dimension of 24 (the dimension in the direction orthogonal to the direction in which the first drive layer 24 extends in a plan view).
  • the width dimension of the main mounting portion 13d is twice or more, preferably four times or more, the width dimension of the first control layer 22 and the width dimension of the first drive layer 24. In the present embodiment, the width dimension of the main mounting portion 13d is about eight times the width dimension of the first control layer 22 and the width dimension of the first drive layer 24.
  • the width dimension of the main mounting portion 13d is equal to the width dimension of the main mounting portion 13a (see FIG. 11) of the first mounting layer 13A.
  • the width dimension of the interlayer connection portion 13f (dimension of the interlayer connection portion 13f in the vertical direction Y) is larger than the width dimension of the main mounting portion 13d (dimension of the main mounting portion 13d in the vertical direction Y).
  • the edge of the interlayer connection portion 13f on the side surface 12a side of the first substrate 12 of the second substrate 12 in the vertical direction is the side edge 12a of the second substrate 12 in the vertical direction Y of the main mounting portion 13d. It is aligned with the edge in the vertical direction Y. Therefore, the interlayer connection portion 13f projects toward the side surface 12b of the second substrate of the second substrate 12 with respect to the main mounting portion 13d.
  • the conductive layer 15B is an interlayer connection portion formed between a strip-shaped main conductive portion 15d extending in the lateral direction X and an end portion of the main conductive portion 15d in the lateral direction X on the third substrate side surface 12c side of the second substrate 12. It has 15e and.
  • the width dimension of the main conductive portion 15d of the conductive layer 15B (the dimension of the main conductive portion 15d in the vertical direction Y) is the width dimension of the main mounting portion 13d of the first mounting layer 13B (the dimension of the main mounting portion 13d in the vertical direction Y). Is equal to.
  • the width dimension of the interlayer connection portion 15e (dimension of the interlayer connection portion 15e in the vertical direction Y) is larger than the width dimension of the main conductive portion 15d (dimension of the main conductive portion 15d in the vertical direction Y).
  • the edge of the interlayer connection portion 15e on the second substrate side surface 12b side of the second substrate 12 in the vertical direction Y is on the second substrate side surface 12b side of the second substrate 12 in the vertical direction Y of the main conductive portion 15d. It is aligned with the edge in the vertical direction Y. Therefore, the interlayer connection portion 15e projects toward the side surface 12a of the first substrate of the second substrate 12 with respect to the main conductive portion 15d.
  • the second mounting layer 14B has a strip-shaped main mounting portion 14c extending in the lateral direction X and terminals formed at the ends of the main mounting portion 14c in the lateral direction X on the side surface 12d of the fourth substrate of the second substrate 12. It has a side connecting portion 14d and an interlayer connecting portion 14e formed at an end portion of the second substrate 12 on the side surface 12c side of the third substrate in the main mounting portion 14c in the lateral direction X.
  • the second mounting layer 14B is a single member in which the main mounting portion 14c, the terminal side connecting portion 14d, and the interlayer connecting portion 14e are integrally formed.
  • the main mounting portion 14c is arranged between the main mounting portion 13d of the first mounting layer 13B and the conductive layer 15B in the vertical direction Y.
  • the main mounting portion 14c is arranged at the central portion of the second substrate 12 in the vertical direction Y.
  • the width dimension of the main mounting portion 14c (the dimension of the main mounting portion 14c in the vertical direction Y) is larger than the width dimension of the main mounting portion 13d of the first mounting layer 13B and the width dimension of the main conductive portion 15d of the conductive layer 15B.
  • the edge on the side and the edge on the side surface 12c of the third substrate of the second substrate 12 in the conductive layer 15B in the lateral direction X are aligned with each other in the vertical direction Y.
  • the terminal-side connecting portion 14d extends in the vertical direction Y and protrudes from both sides of the main mounting portion 14c in the vertical direction Y.
  • the shape of the second mounting layer 14B in a plan view is T-shaped.
  • the terminal-side connecting portion 14d is arranged on the side surface 12d of the fourth substrate of the second substrate 12 with respect to the first mounting layer 13B and the conductive layer 15B.
  • the terminal side connection portion 14d is arranged so as to be adjacent to the terminal pedestal 82B, that is, the first output terminal 52A and the second output terminal 52B in the lateral direction X.
  • a plurality of connection portions 52b of the output terminals 52A and 52B are connected to the terminal side connection portion 14d.
  • the width dimension of the interlayer connection portion 14e (the dimension of the interlayer connection portion 14e in the vertical direction Y) is smaller than the width dimension of the main mounting portion 14c.
  • the interlayer connection portion 14e is formed so as to be recessed in the vertical direction Y from both end edges of the main mounting portion 14c in the vertical direction Y.
  • the first control layer 22 and the first drive layer 24 are respectively arranged on the side surface 12a of the first substrate of the second substrate 12 with respect to the main mounting portion 13d of the first mounting layer 13B in the vertical direction Y. Further, the first control layer 22 and the first drive layer 24 are arranged on the third substrate side surface 12c side of the second substrate 12 with respect to the terminal side connection portion 13e of the first mounting layer 13B in the lateral direction X, respectively. The first control layer 22 and the first drive layer 24 are arranged apart from each other in the vertical direction Y. The first drive layer 24 is arranged closer to the main mounting portion 13d of the first mounting layer 13B than the first control layer 22.
  • the first control layer 22 is arranged on the side surface 12a of the first substrate of the second substrate 12 with respect to the first drive layer 24.
  • the first drive layer 24 overlaps with the first control layer 22.
  • the first drive layer 24 overlaps with the main mounting portion 13d of the first mounting layer 13B.
  • the first control layer 22 and the first drive layer 24 overlap with the terminal-side connecting portion 13e of the first mounting layer 13B and the terminal-side connecting portion 14d of the second mounting layer 14B, respectively.
  • the second control layer 26 and the second drive layer 28 are respectively arranged on the side surface 12b of the second substrate of the second substrate 12 with respect to the conductive layer 15B in the vertical direction Y. Further, the second control layer 26 and the second drive layer 28 are respectively arranged on the third substrate side surface 12c side of the second substrate 12 with respect to the terminal side connection portion 14d of the second mounting layer 14B in the lateral direction X. The second control layer 26 and the second drive layer 28 are arranged apart from each other in the vertical direction Y. The second drive layer 28 is arranged closer to the conductive layer 15B than the second control layer 26. In other words, the second control layer 26 is arranged on the side surface 12b side of the second substrate of the second substrate 12 with respect to the second drive layer 28.
  • the second drive layer 28 overlaps with the second control layer 26. Seen from the vertical direction Y, the second control layer 26 overlaps with the conductive layer 15B. As described above, the first control layer 22, the first drive layer 24, the second control layer 26, and the second drive layer 28 cause the first mounting layer 13B, the second mounting layer 14B, and the conductive layer in the vertical direction Y. 15B is sandwiched.
  • the main mounting portion 13a and the interlayer connecting portion 13c of the first mounting layer 13A and the main mounting portion 13d and the interlayer connecting portion 13f of the first mounting layer 13B are aligned in the vertical direction Y. They are arranged apart from each other in the lateral direction X.
  • the main mounting portion 14a and the interlayer connecting portion 14b of the second mounting layer 14A and the main mounting portion 14c and the interlayer connecting portion 14e of the second mounting layer 14B are separated from each other in the horizontal direction X while being aligned in the vertical direction Y. Have been placed.
  • the main conductive portion 15a and the interlayer connection portion 15c of the conductive layer 15A and the main conductive portion 15d and the interlayer connection portion 15e of the conductive layer 15B are arranged apart from each other in the horizontal direction X in a state of being aligned in the vertical direction Y. ..
  • the interlayer connecting portion 13c of the first mounting layer 13A and the interlayer connecting portion 13f of the first mounting layer 13B are connected by a plate-shaped connecting member 90A which is an example of the first mounting layer connecting member. ing.
  • the interlayer connection portion 14b of the second mounting layer 14A and the interlayer connection portion 14e of the second mounting layer 14B are connected by a plate-shaped connecting member 90B which is an example of the second mounting layer connecting member.
  • the interlayer connection portion 15c of the conductive layer 15A and the interlayer connection portion 15e of the conductive layer 15B are connected by a plate-shaped connecting member 90C.
  • the shapes of the connecting members 90A to 90C are equal to each other in a plan view.
  • the connecting members 90A-90C are each made of Cu or a Cu alloy.
  • Each of the connecting members 90A to 90C has a pair of connecting portions 91 extending in the lateral direction X and a connecting portion 92 connecting the pair of connecting portions 91 in the vertical direction Y.
  • each of the connecting members 90A to 90C is configured as a single member in which a pair of connecting portions 91 and a connecting portion 92 are integrally formed.
  • the pair of connecting portions 91 are separated from each other in the vertical direction Y, and each extends in the horizontal direction X.
  • the connecting portion 92 is provided so as to connect the central portions of the pair of connecting portions 91 in the lateral direction X to each other. Therefore, the shapes of the connecting members 90A to 90C in a plan view are H-shaped, respectively.
  • the pair of connecting portions 91 of the connecting member 90A are connected to the interlayer connecting portion 13c of the first mounting layer 13A and the interlayer connecting portion 13f of the first mounting layer 13B.
  • the connecting portion 92 of the connecting member 90A is located between the interlayer connecting portion 13c and the interlayer connecting portion 13f in the lateral direction X. In this way, the first mounting layer 13A and the first mounting layer 13B are electrically connected by the connecting member 90A.
  • the pair of connecting portions 91 of the connecting member 90B are connected to the interlayer connecting portion 14b of the second mounting layer 14A and the interlayer connecting portion 14e of the second mounting layer 14B.
  • the connecting portion 92 of the connecting member 90B is located between the interlayer connecting portion 14b and the interlayer connecting portion 14e in the lateral direction X. In this way, the second mounting layer 14A and the second mounting layer 14B are electrically connected by the connecting member 90B.
  • the pair of connecting portions 91 of the connecting member 90C are connected to the interlayer connecting portion 15c of the conductive layer 15A and the interlayer connecting portion 15e of the conductive layer 15B.
  • the connecting portion 92 of the connecting member 90C is located between the interlayer connecting portion 15c and the interlayer connecting portion 15e in the lateral direction X. In this way, the conductive layer 15A and the conductive layer 15B are electrically connected by the connecting member 90C.
  • a plurality of (five in this embodiment) first power semiconductor elements 40A are arranged as power semiconductor elements 40 in the main mounting portion 13a of the first mounting layer 13A.
  • the plurality of first power semiconductor elements 40A are arranged apart from each other in the horizontal direction X in a state of being aligned in the vertical direction Y. Therefore, the lateral direction X, which is the arrangement direction of the plurality of first power semiconductor elements 40A, is the first direction described in the claims.
  • the vertical direction Y orthogonal to the horizontal direction X when viewed from the thickness direction Z is the second direction which intersects the first direction when viewed from the thickness direction.
  • Each of the plurality of first power semiconductor elements 40A is arranged at the end of the main mounting portion 13a in the vertical direction Y on the second mounting layer 14A side. In the lateral direction X, the plurality of first power semiconductor elements 40A are not arranged at the terminal side connection portion 13b and the interlayer connection portion 13c.
  • each first power semiconductor element 40A has an element main surface 40s and an element back surface 40r facing opposite sides in the thickness direction Z.
  • the element main surface 40s of the first power semiconductor element 40A is the first element main surface described in the claims, and the element back surface 40r of the first power semiconductor element 40A is described in the claims. This is the back surface of the first element.
  • Each first power semiconductor element 40A is arranged on the first mounting layer 13A so that the back surface 40r of the element faces the main mounting portion 13a.
  • the back surface 40r of the element is bonded to the main mounting portion 13a by a conductive bonding material. Examples of conductive bonding materials are Ag paste and solder.
  • a drain electrode 41 see FIG.
  • the drain electrode 41 is electrically connected to the first mounting layer 13A. Since the first mounting layer 13A is electrically connected to the first input terminal 51A, the drain electrode 41 is electrically connected to the first input terminal 51A via the first mounting layer 13A.
  • a source electrode 42 which is an example of a second drive electrode, and a gate electrode 43, which is an example of a control electrode, are formed on the element main surface 40s.
  • the source electrode 42 includes a main source electrode 42A, a first source electrode 42B, and a second source electrode 42C.
  • the main source electrode 42A is formed on the portion of the element main surface 40s on the side of the second mounting layer 14A in the vertical direction Y.
  • the shape of the main source electrode 42A in a plan view is a rectangular shape in which the horizontal direction X is the long side direction and the vertical direction Y is the short side direction, and occupies more than half of the area of the element main surface 40s.
  • the first element connecting member 31A is connected to the main source electrode 42A as the connecting member 30. Therefore, in a plan view, the plurality of first element connecting members 31A are arranged apart from each other in the lateral direction X, which is the same direction as the arrangement direction of the plurality of first power semiconductor elements 40A.
  • the first element connecting member 31A is formed in a strip shape extending in the vertical direction Y in a plan view.
  • the first element connecting member 31A is made of, for example, a thin plate of Cu or Cu alloy, or a thin plate of Al (aluminum) or Al alloy.
  • the first element connecting member 31A is connected to the second mounting layer 14A. More specifically, the first element connecting member 31A is connected to the end portion of the second mounting layer 14A in the vertical direction Y on the side of the first mounting layer 13A. In this way, the first element connecting member 31A connects the main source electrode 42A of each first power semiconductor element 40A and the second mounting layer 14A. Therefore, the source electrode 42 (see FIG. 8) of each first power semiconductor element 40A is electrically connected to the second mounting layer 14A.
  • the first source electrode 42B, the second source electrode 42C, and the gate electrode 43 are respectively arranged at the ends of the element main surface 40s on the first drive layer 23 side in the vertical direction Y.
  • the first source electrode 42B, the second source electrode 42C, and the gate electrode 43 are arranged so as to be aligned in the vertical direction Y and separated in the horizontal direction X.
  • the gate electrode 43 is arranged between the first source electrode 42B and the second source electrode 42C in the lateral direction X.
  • the shape of the gate electrode 43 in a plan view is rectangular.
  • the first source electrode 42B is arranged on the side surface 11d of the fourth substrate of the first substrate 11 with respect to the gate electrode 43, and the second source electrode 42C is the third of the first substrate 11 with respect to the gate electrode 43.
  • the shape of the first source electrode 42B and the shape of the second source electrode 42C in a plan view are the same as each other, and are rectangular in which the horizontal direction X is the long side direction and the vertical direction Y is the short side direction.
  • each first power semiconductor element 40A the first source electrode 42B and the first drive layer 23 are connected by the first drive side connection member 33A as a connection member 30, and the gate electrode 43 and the first control layer 21 are connected to each other. Is connected as a connecting member 30 by a first control side connecting member 32A.
  • a plurality of (five in this embodiment) second power semiconductor elements 40B are arranged as power semiconductor elements 40 in the main mounting portion 14a of the second mounting layer 14A.
  • the plurality of second power semiconductor elements 40B are arranged apart from each other in the horizontal direction X (first direction) in a state of being aligned in the vertical direction Y.
  • Each of the plurality of second power semiconductor elements 40B is arranged at the end of the main mounting portion 14a in the vertical direction Y on the conductive layer 15A side.
  • the plurality of second power semiconductor elements 40B are not arranged at the interlayer connection portion 14b.
  • each second power semiconductor element 40B Since the configuration of each second power semiconductor element 40B is the same as the configuration of the first power semiconductor element 40A, the common components are designated by the same reference numerals and the description thereof will be omitted.
  • the bonding structure between each second power semiconductor element 40B and the main mounting portion 14a of the second mounting layer 14A is the same as the bonding structure between each first power semiconductor element 40A and the main mounting portion 13a of the first mounting layer 13A. is there. Therefore, the drain electrode 41 (see FIG. 8) of each second power semiconductor element 40B is electrically connected to the second mounting layer 14A.
  • the drain electrode 41 is connected to the second mounting layer 14A and 14B and the connecting member 90B. It is electrically connected to each of the output terminals 52A and 52B. Further, since the drain electrode 41 of each second power semiconductor element 40B is electrically connected to the second mounting layer 14A, the drain electrode 41 is electrically connected to the source electrode 42 of each first power semiconductor element 40A. Has been done.
  • a second element connecting member 31B is connected as a connecting member 30 to the main source electrode 42A of each second power semiconductor element 40B. Therefore, in a plan view, the plurality of second element connecting members 31B are arranged apart from each other in the lateral direction X, which is the same direction as the arrangement direction of the plurality of second power semiconductor elements 40B.
  • the second element connecting member 31B is formed in a strip shape extending in the vertical direction Y in a plan view.
  • the second element connecting member 31B is made of, for example, a thin plate of Cu or a Cu alloy. Further, the second element connecting member 31B is connected to the conductive layer 15A.
  • the second element connecting member 31B is connected to the end portion of the main conductive portion 15a of the conductive layer 15A in the vertical direction Y on the second mounting layer 14A side.
  • the source electrode 42 (see FIG. 8) of each second power semiconductor element 40B is electrically connected to the conductive layer 15A. Since the conductive layer 15A is electrically connected to the second input terminal 51B, the source electrode 42 of each second power semiconductor element 40B is electrically connected to the second input terminal 51B.
  • each second power semiconductor element 40B the first source electrode 42B and the second drive layer 27 are connected by a second drive side connection member 33B as a connection member 30, and the gate electrode 43 and the second control layer 25 are connected to each other. Is connected as a connecting member 30 by a second control side connecting member 32B.
  • a plurality of (five in this embodiment) first power semiconductor elements 40A are arranged as power semiconductor elements 40 in the main mounting portion 13d of the first mounting layer 13B.
  • the plurality of first power semiconductor elements 40A are arranged apart from each other in the horizontal direction X (first direction) in a state of being aligned in the vertical direction Y.
  • Each of the plurality of first power semiconductor elements 40A is arranged at the end of the main mounting portion 13d in the vertical direction Y on the second mounting layer 14B side.
  • the plurality of first power semiconductor elements 40A are not arranged at the terminal side connection portion 13e and the interlayer connection portion 13f.
  • the drain electrode 41 of each first power semiconductor element 40A is electrically connected to the first mounting layer 13B. Since the first mounting layer 13B is electrically connected to the first input terminal 51A via the connecting member 90A and the first mounting layer 13A, the drain electrode 41 of each first power semiconductor element 40A is a first input terminal. It is electrically connected to the 51A.
  • a first element connecting member 31A is connected as a connecting member 30 to the main source electrode 42A of each first power semiconductor element 40A. Further, the first element connecting member 31A is connected to the second mounting layer 14B. More specifically, the first element connecting member 31A is connected to the end of the second mounting layer 14B in the vertical direction Y on the side of the first mounting layer 13B. As described above, the source electrode 42 (see FIG. 8) of each first power semiconductor element 40A is electrically connected to the second mounting layer 14B.
  • each first power semiconductor element 40A the first source electrode 42B and the first drive layer 24 are connected as a connection member 30 by the first drive side connection member 33A, and the gate electrode 43 and the first control layer 22 are connected to each other. Is connected as a connecting member 30 by a first control side connecting member 32A.
  • a plurality of (five in this embodiment) second power semiconductor elements 40B are arranged as power semiconductor elements 40 in the main mounting portion 14c of the second mounting layer 14B.
  • the plurality of second power semiconductor elements 40B are arranged apart from each other in the horizontal direction X in a state of being aligned in the vertical direction Y.
  • Each of the plurality of second power semiconductor elements 40B is arranged at the end of the main mounting portion 14c in the vertical direction Y on the conductive layer 15B side.
  • the plurality of second power semiconductor elements 40B are not arranged at the terminal side connection portion 14d and the interlayer connection portion 14e.
  • each second power semiconductor element 40B is electrically connected to the second mounting layer 14B. Since the second mounting layer 14B is connected to the output terminals 52A and 52B, the drain electrode 41 is electrically connected to the output terminals 52A and 52B via the second mounting layer 14B. Further, since the drain electrode 41 of each second power semiconductor element 40B is electrically connected to the second mounting layer 14B, the drain electrode 41 is electrically connected to the source electrode 42 of each first power semiconductor element 40A. Has been done.
  • a second element connecting member 31B is connected as a connecting member 30 to the main source electrode 42A of each second power semiconductor element 40B. Further, the second element connecting member 31B is connected to the conductive layer 15B. More specifically, the second element connecting member 31B is connected to the end portion of the main conductive portion 15d of the conductive layer 15B in the vertical direction Y on the second mounting layer 14B side. In this way, the first element connecting member 31A connects the main source electrode 42A of each first power semiconductor element 40A and the second mounting layer 14A. Therefore, the source electrode 42 (see FIG. 8) of each second power semiconductor element 40B is electrically connected to the conductive layer 15B. Since the conductive layer 15B is electrically connected to the second input terminal 51B via the connecting member 90C and the conductive layer 15A, the source electrode 42 of each second power semiconductor element 40B is electrically connected to the second input terminal 51B. It is connected to the.
  • each second power semiconductor element 40B the first source electrode 42B and the second drive layer 28 are connected by a second drive side connection member 33B as a connection member 30, and the gate electrode 43 and the second control layer 26 are connected to each other. Is connected as a connecting member 30 by a second control side connecting member 32B.
  • control layers 21, 22, 25, 26 and the drive layers 23, 24, 27, 28, as well as the power semiconductor elements 40A, 40B, the control terminals 53A, 53B, and the detection terminals 54A, 54B.
  • connection structure with and is described.
  • the side wall 81A of the case 80 is provided so as to be adjacent to the first control layer 21, the first drive layer 24, and the thermistor mounting layer 16 in the vertical direction Y. Therefore, the first control terminal 53A, the first detection terminal 54A, the power supply current terminal 55, and the pair of temperature detection terminals 56 provided on the side wall 81A are the first control layer 21 and the first drive layer, respectively, in the vertical direction Y. It is arranged so as to be adjacent to the 24 and the thermistor mounting layer 16.
  • the first control terminal 53A and the first detection terminal 54A are arranged closer to the second substrate 12 than the first control layer 21 so as to be adjacent to the first drive layer 24 in the vertical direction Y. Have been placed.
  • the first control terminal 53A and the first detection terminal 54A are arranged so as to overlap with the second substrate 12 when viewed from the vertical direction Y.
  • the first control terminal 53A and the first detection terminal 54A are arranged so as to be adjacent to each other in the lateral direction X.
  • the first control terminal 53A and the first detection terminal 54A are arranged closer to the side surface 12c of the third substrate of the second substrate 12 in the lateral direction X.
  • the first detection terminal 54A is arranged closer to the terminal pedestal 82B than the first control terminal 53A.
  • the first control terminal 53A and the first control layer 21 are connected as a connecting member 30 by a first control terminal side connecting member 35A.
  • the first detection terminal 54A and the first drive layer 23 are connected as a connection member 30 by a first detection terminal side connection member 36A.
  • the gate electrode 43 of each first power semiconductor element 40A of the first substrate 11 is first connected via the first control side connecting member 32A, the first control layer 21, and the first control terminal side connecting member 35A. It is electrically connected to the control terminal 53A. Since the first control layer 22 is electrically connected to the first control layer 21 via the first control layer connecting member 93A, the gate electrode 43 of each first power semiconductor element 40A of the second substrate 12 is the first. 1 It is electrically connected to the first control terminal 53A via the control side connection member 32A, the first control layer 22, the first control layer connection member 93A, the first control layer 21, and the first control terminal side connection member 35A. ing.
  • the source electrode 42 of each first power semiconductor element 40A of the first substrate 11 is Electrically to the first detection terminal 54A via the first drive side connection member 33A, the first drive layer 24, the first drive layer connection member 94A, the first drive layer 23, and the first detection terminal side connection member 36A. It is connected.
  • the source electrode 42 of each first power semiconductor element 40A of the second substrate 12 is connected to the first detection terminal 54A via the first drive side connection member 33A, the first drive layer 23, and the first detection terminal side connection member 36A. It is electrically connected.
  • the power supply current terminal 55 is arranged on the terminal pedestal 82B side of the first control terminal 53A and the first detection terminal 54A in the lateral direction X.
  • the power supply current terminal 55 is arranged so as to be adjacent to the terminal-side connection portion 13e of the first mounting layer 13B in the vertical direction Y.
  • the power supply current terminal 55 and the first mounting layer 13B are connected by a power supply current detection side connecting member 34.
  • the power supply current detection side connection member 34 is connected to the end portion of the terminal side connection portion 13e of the first mounting layer 13B on the side surface 12a of the first substrate of the second substrate 12 in the vertical direction Y.
  • One of the pair of temperature detection terminals 56 is arranged on the side surface 11c of the third substrate of the first substrate 11 with respect to the first control layer 21, and the other is of the first control layer 21 when viewed from the vertical direction Y. It is arranged so as to overlap the end portion of the first substrate 11 on the side surface 11c side of the third substrate.
  • the pair of temperature detection terminals 56 are arranged so as to be adjacent to the thermistor mounting layer 16 in the vertical direction Y.
  • the pair of temperature detection terminals 56 and the thermistor mounting layer 16 are connected by a thermistor side connecting member 37 as a connecting member 30.
  • the thermistor side connecting member 37 is composed of two wires formed by wire bonding.
  • One wire connects one region of the pair of regions of the thermistor mounting layer 16 and one of the pair of temperature detection terminals 56.
  • the remaining one wire connects the other region of the pair of regions of the thermistor mounting layer 16 to the other of the pair of temperature detection terminals 56.
  • the thermistor 17 and the temperature detection terminal 56 are electrically connected by the thermistor side connecting member 37.
  • the first control layer 21 has a first control side wiring unit 21a, a first control side detour unit 21b, a first control side connection unit 21c, and a first control side connection unit 21d.
  • the first control layer 21 is integrally formed with the first control side wiring portion 21a, the first control side bypass portion 21b, the first control side connection portion 21c, and the first control side connection portion 21d. It is a single member.
  • the first control layer 21 is made of, for example, copper foil.
  • the shapes of the first control side wiring portion 21a, the first control side bypass portion 21b, and the first control side connecting portion 21c in a plan view are strip-shaped.
  • the first control side wiring portion 21a extends along the lateral direction X.
  • the end portion 21e on the side surface 11d of the fourth substrate of the first substrate 11 of the first control side wiring portion 21a in the lateral direction X is the fourth of the plurality of first power semiconductor elements 40A in the lateral direction X. It is located on the side surface 11d of the fourth substrate of the first substrate 11 with respect to the first power semiconductor element 40Aa on the side surface 11d of the substrate.
  • the end portion 21e overlaps with the interlayer connection portion 13c of the first mounting layer 13A when viewed from the vertical direction Y.
  • the first control side wiring portion 21a is four first power semiconductor elements other than the first power semiconductor element 40Ab on the third substrate side surface 11c side of the plurality of first power semiconductor elements 40A. It extends laterally X so as to overlap 40A.
  • the first control side connection member 32A connected to each of the plurality of first power semiconductor elements 40A is connected to the first control side wiring unit 21a.
  • the plurality of first control side connecting members 32A are arranged apart from each other in the lateral direction X, which is the same direction as the arrangement direction of the plurality of first power semiconductor elements 40A.
  • the first control side connecting member 32A connected to the first power semiconductor element 40A other than the first power semiconductor element 40Ab among the plurality of first power semiconductor elements 40A extends along the vertical direction Y in a plan view. There is.
  • the first control-side connecting member 32A connected to the first power semiconductor element 40Ab is connected to the first control-side connecting portion 21c.
  • the gate electrode 43 of the first power semiconductor element 40Ab is located on the third substrate side surface 11c side of the first substrate 11 with respect to the first control side connecting portion 21c in the lateral direction X, it is connected to the first power semiconductor element 40Ab.
  • the first control-side connecting member 32A is obliquely extended toward the fourth substrate side surface 11d of the first substrate 11 toward the first control-side connecting portion 21c.
  • the first control side detour portion 21b is arranged apart from the first control side wiring portion 21a in the vertical direction Y.
  • the first control side detour portion 21b is arranged on the side opposite to the first drive layer 23 side with respect to the first control side wiring portion 21a in the vertical direction Y.
  • the first control side detour portion 21b extends along the lateral direction X.
  • the length of the first control side detour portion 21b in the lateral direction X is longer than the length of the first control side wiring portion 21a in the lateral direction X.
  • the first control side connecting member 32A is not connected to the first control side detour portion 21b. That is, the first control side connecting member 32A is electrically connected to the first control side detour portion 21b, but is not in physical contact.
  • the first control side connecting portion 21c connects the first control side wiring portion 21a and the first control side detour portion 21b. More specifically, the first control-side connecting portion 21c includes an end portion of the first control-side wiring portion 21a of the first control-side wiring portion 21a in the lateral direction X on the third substrate side surface 11c side and a first in the lateral direction X. The end portion of the control side detour portion 21b on the side surface 11c side of the third substrate is connected.
  • the first control side connecting portion 21c extends in the vertical direction Y. When viewed from the vertical direction Y, the first control side connecting portion 21c is arranged so as to overlap the end portion of the first power semiconductor element 40Ab on the fourth substrate side surface 11d side of the first substrate 11 in the lateral direction X. ..
  • the first control side connection portion 21d is formed at the tip of the first control side detour portion 21b.
  • the first control side connection portion 21d is located on the fourth substrate side surface 11d side of the first substrate 11 with respect to the first control side wiring portion 21a in the lateral direction X.
  • the first control side connection portion 21d extends in the vertical direction Y.
  • the width dimension of the first control side connection portion 21d (the dimension of the first control side connection portion 21d in the lateral direction X) is the width dimension of the first control side bypass portion 21b (the dimension of the first control side bypass portion 21b in the vertical direction Y). Dimension) is larger.
  • the edge of the first control side connection unit 21d in the vertical direction Y on the first drive layer 23 side is the first drive of the first control side wiring unit 21a in the vertical direction Y. It is arranged apart from the first control side wiring portion 21a in the horizontal direction X in a state of being aligned with the edge on the layer 23 side in the vertical direction Y.
  • the first drive layer 23 extends along the lateral direction X.
  • the shape of the first drive layer 23 in a plan view is a strip shape.
  • the width dimension of the first drive layer 23 (the dimension of the first drive layer 23 in the vertical direction Y) is the width dimension of the first control side wiring portion 21a in the first control layer 21 (first control side wiring). It is equal to the dimension of the portion 21a in the vertical direction Y).
  • the width dimension of the first drive layer 23 is equal to the width dimension of the first control side detour portion 21b in the first control layer 21 (the dimension of the first control side detour portion 21b in the vertical direction Y).
  • the difference between the vertical direction Y dimension of the first drive layer 23 and the vertical direction Y dimension of the first control side wiring portion 21a in the first control layer 21 is, for example, the first control side wiring in the first control layer 21. If it is within 5% of the dimension of the portion 21a in the vertical direction Y, it can be said that the width dimension of the first drive layer 23 is equal to the width dimension of the first control side wiring portion 21a in the first control layer 21. Further, the difference between the vertical direction Y dimension of the first drive layer 23 and the vertical direction Y dimension of the first control side detour portion 21b in the first control layer 21 is, for example, the first control side detour portion in the first control layer 21. If it is within 5% of the dimension of the vertical direction Y of 21b, it can be said that the width dimension of the first drive layer 23 is equal to the width dimension of the first control side bypass portion 21b in the first control layer 21.
  • the length of the first drive layer 23 in the lateral direction X is longer than the length of the first control side wiring portion 21a in the first control layer 21 in the lateral direction X. Further, the length of the first drive layer 23 in the lateral direction X is longer than the length of the first control side detour portion 21b in the first control layer 21 in the lateral direction X.
  • the end portion of the first substrate 11 on the third substrate side surface 11c side of the first drive layer 23 in the horizontal direction X is aligned with the first control side connecting portion 21c of the first control layer 21. There is.
  • the end portion of the first substrate 11 of the first drive layer 23 on the side surface 11d side of the fourth substrate in the horizontal direction X is aligned with the first control side connection portion 21d of the first control layer 21.
  • the end portion of the first substrate 11 on the side surface 11d side of the fourth substrate and the connection portion 21d on the first control side of the first control layer 21 of the first drive layer 23 in the horizontal direction X are respectively. , It is aligned with the interlayer connection portion 13c of the first mounting layer 13A.
  • the first drive side connecting member 33A connected to each of the plurality of first power semiconductor elements 40A is connected to the first drive layer 23.
  • the plurality of first drive side connecting members 33A are arranged apart from each other in the lateral direction X, which is the same direction as the arrangement direction of the plurality of first power semiconductor elements 40A.
  • the first drive-side connecting members 33A connected to the plurality of first power semiconductor elements 40A each extend along the vertical direction Y in a plan view.
  • the first drive layer 24 has a first drive side wiring portion 24a, a first drive side detour portion 24b, a first drive side connection portion 24c, and a first drive side connection portion 24d.
  • the first drive layer 24 is integrally formed with the first drive side wiring portion 24a, the first drive side bypass portion 24b, the first drive side connection portion 24c, and the first drive side connection portion 24d. It is a single member.
  • the first drive layer 24 is made of, for example, copper foil.
  • the shapes of the first drive-side wiring portion 24a, the first drive-side detour portion 24b, and the first drive-side connecting portion 24c in a plan view are strip-shaped.
  • the first drive side wiring portion 24a extends along the lateral direction X.
  • the end portion 24e on the side surface 12c of the third substrate of the second substrate 12 of the first drive side wiring portion 24a in the lateral direction X is the third most of the plurality of first power semiconductor elements 40A in the lateral direction X. It is located on the third substrate side surface 12c side of the second substrate 12 with respect to the first power semiconductor element 40Ac on the substrate side surface 12c side.
  • the first drive-side connection member 33A connected to each of the plurality of first power semiconductor elements 40A is connected to the first drive-side wiring portion 24a.
  • the plurality of first drive side connecting members 33A are arranged apart from each other in the lateral direction X, which is the same direction as the arrangement direction of the plurality of first power semiconductor elements 40A.
  • the first drive-side connecting members 33A connected to the plurality of first power semiconductor elements 40A each extend along the vertical direction Y in a plan view.
  • the first drive side detour portion 24b is arranged apart from the first drive side wiring portion 24a in the vertical direction Y.
  • the first drive-side detour portion 24b is arranged on the side opposite to the first drive-side wiring portion 24a side with respect to the first control layer 22 in the vertical direction Y.
  • the first drive side detour portion 24b extends along the lateral direction X.
  • the length of the first drive-side detour portion 24b in the lateral direction X is slightly longer than the length of the first drive-side wiring portion 24a in the lateral direction X.
  • the first drive side connecting member 33A is not connected to the first drive side detour portion 24b. That is, the first drive side connecting member 33A is electrically connected to the first drive side detour portion 24b, but is not physically in contact with the first drive side connection member 33A.
  • the first drive side connecting portion 24c connects the first drive side wiring portion 24a and the first drive side detour portion 24b. More specifically, the first drive-side connecting portion 24c includes an end portion of the second substrate 12 of the first drive-side wiring portion 24a in the lateral direction X on the side surface 12d of the fourth substrate and a first portion in the lateral direction X. The end portion of the drive-side detour portion 24b on the side surface 12d side of the fourth substrate is connected. The first drive side connecting portion 24c extends in the vertical direction Y. In the lateral direction X, the first drive-side connecting portion 24c is arranged so as to be adjacent to the terminal-side connecting portion 13e of the first mounting layer 13B.
  • the first drive side connecting portion 24c is the first power semiconductor element 40Ad on the side surface 12d side of the fourth substrate of the second substrate 12 in the lateral direction X among the plurality of first power semiconductor elements 40A. They are arranged so that they overlap.
  • the first drive side connection portion 24d is formed at the tip end portion of the first drive side detour portion 24b.
  • the first drive-side connection portion 24d is located on the third substrate side surface 12c side of the second substrate 12 with respect to the first drive-side wiring portion 24a in the lateral direction X.
  • the first drive side connection portion 24d extends in the vertical direction Y. In the vertical direction Y, the first drive side connection portion 24d is arranged so as to be adjacent to the interlayer connection portion 13f of the first mounting layer 13B.
  • the width dimension of the first drive side connection portion 24d (the dimension of the first drive side connection portion 24d in the lateral direction X) is the width dimension of the first drive side bypass portion 24b (the dimension of the first drive side bypass portion 24b in the vertical direction Y).
  • the first drive-side connection portion 24d is the first mount of the first drive-side wiring portion 24a whose edge on the first mounting layer 13B side of the first drive-side connection portion 24d in the vertical direction Y is the vertical direction Y. It is arranged apart from the first drive side wiring portion 24a in the horizontal direction X in a state of being aligned with the edge on the layer 13B side in the vertical direction Y.
  • the first control layer 22 extends along the lateral direction X.
  • the shape of the first control layer 22 in a plan view is a strip shape.
  • the width dimension of the first control layer 22 (the dimension Y in the vertical direction of the first control layer 22) is the width dimension of the first drive side wiring portion 24a in the first drive layer 24 (first drive side wiring). It is equal to the dimension of the vertical direction Y of the portion 24a).
  • the width dimension of the first control layer 22 is equal to the width dimension of the first drive side detour portion 24b in the first drive layer 24 (the dimension of the first drive side detour portion 24b in the vertical direction Y).
  • the difference between the vertical direction Y dimension of the first control layer 22 and the vertical direction Y dimension of the first drive side wiring portion 24a in the first drive layer 24 is, for example, the first drive side wiring in the first drive layer 24. If it is within 5% of the dimension of the portion 24a in the vertical direction Y, it can be said that the width dimension of the first control layer 22 is equal to the width dimension of the first drive side wiring portion 24a in the first drive layer 24. Further, the difference between the vertical direction Y dimension of the first control layer 22 and the vertical direction Y dimension of the first drive side detour portion 24b in the first drive layer 24 is, for example, the first drive side detour portion in the first drive layer 24. If it is within 5% of the dimension of the vertical direction Y of 24b, it can be said that the width dimension of the first control layer 22 is equal to the width dimension of the first drive side bypass portion 24b in the first drive layer 24.
  • the length of the first control layer 22 in the lateral direction X is slightly shorter than the length of the first drive side wiring portion 24a in the first drive layer 24 in the lateral direction X.
  • the end portion of the second substrate 12 on the third substrate side surface 12c side of the first control layer 22 in the horizontal direction X is the end portion of the first drive side wiring portion 24a of the first drive layer 24. It is complete with 24e.
  • the first control layer 22 overlaps with the first drive side connection portion 24d of the first drive layer 24.
  • a first control side connecting member 32A connected to each of a plurality of first power semiconductor elements 40A of the second substrate 12 is connected to the first control layer 22.
  • the plurality of first control side connecting members 32A are arranged apart from each other in the lateral direction X, which is the same direction as the arrangement direction of the plurality of first power semiconductor elements 40A.
  • Each of the control side connecting members 32A extends along the vertical direction Y in a plan view.
  • the gate electrode 43 of the first power semiconductor element 40Ad is arranged on the side surface 12d of the fourth substrate of the second substrate 12 with respect to the first control layer 22, the first control side connected to the first power semiconductor element 40Ad
  • the connecting member 32A extends obliquely toward the third substrate side surface 12c side toward the first substrate side surface 12a of the second substrate 12.
  • the first control terminal side connection member 35A and the first control layer connection member 93A are connected to the first control side connection unit 21d, respectively. More specifically, the first control terminal side connecting member 35A is connected to the end portion of the first control side connecting portion 21d in the vertical direction Y on the side surface 11a of the first substrate 11.
  • the first control layer connecting member 93A is connected to the end on the first drive layer 23 side of the first control side connecting portion 21d in the vertical direction Y. Further, the first control layer connecting member 93A is connected to the end portion of the first control layer 22 in the lateral direction X on the side surface 12c side of the third substrate of the second substrate 12. In a plan view, the first control layer connecting member 93A extends along the lateral direction X. As can be seen from FIG. 16, the first control layer connecting member 93A is formed so as to straddle the first driving side connecting portion 24d of the first driving layer 24 in the lateral direction X.
  • the first detection terminal side connection member 36A and the first drive layer connection member 94A are connected to the first drive side connection unit 24d, respectively. More specifically, the first detection terminal side connecting member 36A is connected to the end portion of the first driving side connecting portion 24d in the vertical direction Y on the side surface 12a of the first substrate of the second substrate 12.
  • the first drive layer connecting member 94A is connected to the end of the first substrate 11 of the first drive layer 23 in the lateral direction X on the side surface 11d of the fourth substrate.
  • the first drive layer connecting member 94A is connected to the end portion of the first drive side connecting portion 24d in the vertical direction Y on the first mounting layer 13B side. In a plan view, the first drive layer connecting member 94A extends along the lateral direction X.
  • the side wall 81B of the case 80 is provided so as to be adjacent to the second control layer 26 and the second drive layer 27 in the vertical direction Y. Therefore, the second control terminal 53B and the second detection terminal 54B provided on the side wall 81B are arranged so as to be adjacent to the second control layer 26 and the second drive layer 27 in the vertical direction Y, respectively.
  • the second control terminal 53B and the second detection terminal 54B are respectively arranged on the first substrate 11 side of the second control layer 26 so as to be adjacent to the second drive layer 27 in the vertical direction Y. Is located in.
  • the second control terminal 53B and the second detection terminal 54B are arranged so as to overlap with the first substrate 11 when viewed from the vertical direction Y.
  • the second control terminal 53B and the second detection terminal 54B are arranged so as to be adjacent to each other in the lateral direction X.
  • the second control terminal 53B and the second detection terminal 54B are arranged closer to the side surface 11d of the fourth substrate of the first substrate 11 in the lateral direction X.
  • the second detection terminal 54B is arranged closer to the terminal pedestal 82A than the second control terminal 53B.
  • the second control terminal 53B and the second control layer 26 are connected as a connecting member 30 by a second control terminal side connecting member 35B.
  • the second detection terminal 54B and the second drive layer 27 are connected as a connection member 30 by a second detection terminal side connection member 36B.
  • each second power semiconductor element 40B of the first substrate 11 43 supplies electricity to the second control terminal 53B via the second control side connection member 32B, the second control layer 25, the second control layer connection member 93B, the second control layer 26, and the second control terminal side connection member 35B. Is connected.
  • the gate electrode 43 of each second power semiconductor element 40B of the second substrate 12 is connected to the first control terminal 53A via the second control side connection member 32B, the second control layer 26, and the second control terminal side connection member 35B. It is electrically connected.
  • the source electrode 42 of each second power semiconductor element 40B of the first substrate 11 has a second detection terminal via a second drive side connection member 33B, a second drive layer 27, and a second detection terminal side connection member 36B. It is electrically connected to 54B.
  • the second drive layer 28 is electrically connected to the second drive layer 27 via the second drive layer connecting member 94B
  • the source electrode 42 of each second power semiconductor element 40B of the second substrate 12 is Electrically to the second detection terminal 54B via the second drive side connection member 33B, the second drive layer 27, the second drive layer connection member 94B, the second drive layer 28, and the second detection terminal side connection member 36B. It is connected.
  • the second drive layer 27 has a second drive side wiring portion 27a, a second drive side detour portion 27b, a second drive side connection portion 27c, and a second drive side connection portion 27d.
  • the second drive layer 27 is integrally formed with the second drive side wiring portion 27a, the second drive side bypass portion 27b, the second drive side connection portion 27c, and the second drive side connection portion 27d. It is a single member.
  • the second drive layer 27 is made of, for example, copper foil.
  • the shapes of the second drive-side wiring portion 27a, the second drive-side detour portion 27b, and the second drive-side connecting portion 27c in a plan view are strip-shaped.
  • the second drive side wiring portion 27a extends along the lateral direction X.
  • the second drive-side wiring portion 27a is arranged so as to be adjacent to the conductive layer 15A.
  • the end portion 27e on the side surface 11d of the fourth substrate of the first substrate 11 of the second drive-side wiring portion 27a in the lateral direction X is the fourth of the plurality of second power semiconductor elements 40B in the lateral direction X. It is located on the side surface 11d of the fourth substrate of the first substrate 11 with respect to the second power semiconductor element 40Ba on the side surface 11d of the substrate.
  • the second drive-side wiring portion 27a extends in the horizontal direction X so as to overlap all the second power semiconductor elements 40B arranged on the first substrate 11.
  • a second drive-side connection member 33B connected to each of the plurality of second power semiconductor elements 40B is connected to the second drive-side wiring portion 27a.
  • the plurality of second drive side connecting members 33B are arranged apart from each other in the lateral direction X, which is the same direction as the arrangement direction of the plurality of second power semiconductor elements 40B.
  • the second drive-side connecting members 33B connected to the plurality of second power semiconductor elements 40B each extend along the vertical direction Y in a plan view.
  • the second drive side detour portion 27b is arranged apart from the second drive side wiring portion 27a in the vertical direction Y.
  • the second drive-side detour portion 27b is arranged on the side opposite to the second drive-side wiring portion 27a side with respect to the second control layer 25 in the vertical direction Y.
  • the second drive side detour portion 27b is arranged on the second substrate side surface 11b side of the first substrate 11 with respect to the second control layer 25 in the vertical direction Y.
  • the second drive side detour portion 27b is arranged so as to be adjacent to the second substrate side surface 11b of the first substrate 11.
  • the second drive side detour portion 27b extends along the lateral direction X.
  • the length of the second drive-side detour portion 27b in the lateral direction X is slightly longer than the length of the second drive-side wiring portion 27a in the lateral direction X.
  • the second drive side connecting member 33B is not connected to the second drive side detour portion 27b. That is, the second drive side connecting member 33B is electrically connected to the second drive side detour portion 27b, but is not physically in contact with the second drive side connection member 33B.
  • the second drive side connecting portion 27c connects the second drive side wiring portion 27a and the second drive side detour portion 27b. More specifically, the second drive-side connecting portion 27c includes an end portion of the first substrate 11 on the third substrate side surface 11c side of the second drive-side wiring portion 27a in the lateral direction X and a second portion in the lateral direction X. The end of the drive-side detour portion 27b on the side surface 11c side of the third substrate is connected.
  • the second drive side connecting portion 27c extends in the vertical direction Y. When viewed from the vertical direction Y, the second drive-side connecting portion 27c is the first substrate 11 in the horizontal direction X of the second power semiconductor element 40Bb on the side 11c side of the third substrate of the second power semiconductor element 40B. It is arranged so as to overlap the end portion on the side surface 11c side of the third substrate.
  • the second drive side connection portion 27d is formed at the tip of the second drive side detour portion 27b.
  • the second drive-side connection portion 27d is located on the fourth substrate side surface 11d side of the first substrate 11 with respect to the second drive-side wiring portion 27a in the lateral direction X.
  • the second drive side connection portion 27d extends in the vertical direction Y.
  • the width dimension of the second drive side connection portion 27d (the dimension of the second drive side connection portion 27d in the lateral direction X) is the width dimension of the second drive side bypass portion 27b (the dimension of the second drive side bypass portion 27b in the vertical direction Y). Dimension) is larger.
  • the second drive-side connection portion 27d has an edge on the conductive layer 15A side of the second drive-side connection portion 27d in the vertical direction Y on the conductive layer 15A side of the second drive-side wiring portion 27a in the vertical direction Y. It is arranged apart from the second drive side wiring portion 27a in the horizontal direction X in a state of being aligned with the edge in the vertical direction Y.
  • the second control layer 25 extends along the lateral direction X.
  • the shape of the second control layer 25 in a plan view is a strip shape.
  • the width dimension of the second control layer 25 (the dimension Y in the vertical direction of the second control layer 25) is the width dimension of the second drive side wiring portion 27a in the second drive layer 27 (second drive side wiring). It is equal to the dimension of the portion 27a in the vertical direction Y).
  • the width dimension of the second control layer 25 is equal to the width dimension of the second drive side detour portion 27b in the second drive layer 27 (the dimension of the second drive side detour portion 27b in the vertical direction Y).
  • the difference between the vertical direction Y dimension of the second control layer 25 and the vertical direction Y dimension of the second drive side wiring portion 27a in the second drive layer 27 is, for example, the second drive side wiring in the second drive layer 27. If it is within 5% of the dimension of the portion 27a in the vertical direction Y, it can be said that the width dimension of the second control layer 25 is equal to the width dimension of the second drive side wiring portion 27a in the second drive layer 27. Further, the difference between the vertical direction Y dimension of the second control layer 25 and the vertical direction Y dimension of the second drive side detour portion 27b in the second drive layer 27 is, for example, the second drive side detour portion in the second drive layer 27. If it is within 5% of the dimension of the vertical direction Y of 27b, it can be said that the width dimension of the second control layer 25 is equal to the width dimension of the second drive side bypass portion 27b in the second drive layer 27.
  • the length of the second control layer 25 in the lateral direction X is slightly shorter than the length of the second drive side wiring portion 27a in the second drive layer 27 in the lateral direction X.
  • the end portion 25x on the side surface 11d of the fourth substrate of the first substrate 11 of the second control layer 25 in the lateral direction X is the end of the second drive side wiring portion 27a of the second drive layer 27. It is aligned with the part 27e.
  • the second control layer 25 is connected to the second control side connecting member 32B connected to each of the plurality of second power semiconductor elements 40B.
  • the plurality of second control side connecting members 32B are arranged apart from each other in the lateral direction X, which is the same direction as the arrangement direction of the plurality of second power semiconductor elements 40B.
  • the second control side connecting members 32B connected to the plurality of second power semiconductor elements 40B each extend along the vertical direction Y in a plan view.
  • the first drive layer connecting member 94A is connected to the end of the first substrate 11 of the first drive layer 23 in the lateral direction X on the side surface 11d of the fourth substrate.
  • the second control layer 26 has a second control side wiring unit 26a, a second control side detour unit 26b, a second control side connection unit 26c, and a second control side connection unit 26d.
  • the second control layer 26 is integrally formed with the second control side wiring portion 26a, the second control side bypass portion 26b, the second control side connection portion 26c, and the second control side connection portion 26d. It is a single member.
  • the second control layer 26 is made of, for example, copper foil.
  • the shapes of the second control side wiring portion 26a, the second control side bypass portion 26b, and the second control side connecting portion 26c in a plan view are strip-shaped.
  • the second control side wiring portion 26a extends along the lateral direction X.
  • the end portion 26e of the second substrate 12 on the side surface 12c side of the third substrate of the second control side wiring portion 26a in the lateral direction X is the third most of the plurality of second power semiconductor elements 40B in the lateral direction X. It is located on the third substrate side surface 12c side of the second substrate 12 with respect to the second power semiconductor element 40Bc on the substrate side surface 12c side.
  • the second control side connection member 32B connected to each of the plurality of second power semiconductor elements 40B is connected to the second control side wiring unit 26a.
  • the plurality of second control side connecting members 32B are arranged apart from each other in the lateral direction X, which is the same direction as the arrangement direction of the plurality of second power semiconductor elements 40B.
  • the second control side connecting members 32B connected to the plurality of second power semiconductor elements 40B each extend along the vertical direction Y in a plan view.
  • the second control side detour portion 26b is arranged apart from the second control side wiring portion 26a in the vertical direction Y.
  • the second control side detour portion 26b is arranged on the side opposite to the second drive layer 28 side with respect to the second control side wiring portion 26a in the vertical direction Y.
  • the second control side detour portion 26b is arranged so as to be adjacent to the second substrate side surface 12b of the second substrate 12 in the vertical direction Y.
  • the second control side detour portion 26b extends along the lateral direction X.
  • the length of the second control side detour portion 26b in the lateral direction X is slightly longer than the length of the second control side wiring portion 26a in the lateral direction X.
  • the second control side connecting member 32B is not connected to the second control side detour portion 26b. That is, the second control side connecting member 32B is electrically connected to the second control side detour portion 26b, but is not in physical contact.
  • the second control side connecting portion 26c connects the second control side wiring portion 26a and the second control side detour portion 26b. More specifically, the second control-side connecting portion 26c includes an end portion of the second control-side wiring portion 26a of the second control-side wiring portion 26a in the lateral direction X on the side surface 12d of the fourth substrate and a second portion in the lateral direction X. The end of the control side detour portion 26b on the side surface 12d side of the fourth substrate is connected. The second control side connecting portion 26c extends in the vertical direction Y. In the lateral direction X, the second control side connecting portion 26c is arranged so as to be adjacent to the terminal side connecting portion 14d of the second mounting layer 14B.
  • the second control side connecting portion 26c is the second power semiconductor element 40Bd on the fourth substrate side surface 12d side of the second substrate 12 in the lateral direction X among the plurality of second power semiconductor elements 40B. They are arranged so that they overlap.
  • the second control side connecting portion 26d is formed at the tip of the second control side detour portion 26b.
  • the second control side connection portion 26d is located on the third substrate side surface 12c side of the second substrate 12 with respect to the second control side wiring portion 26a in the lateral direction X.
  • the second control side connecting portion 26d extends in the vertical direction Y. In the vertical direction Y, the second control side connecting portion 26d is arranged so as to be adjacent to the second driving layer 28.
  • the width dimension of the second control side connection portion 26d (the dimension of the second control side connection portion 26d in the horizontal direction X) is the width dimension of the second control side bypass portion 26b (the dimension of the second control side bypass portion 26b in the vertical direction Y). Dimension) is larger.
  • the edge of the second control side connection unit 26d in the vertical direction Y on the second drive layer 28 side is the second drive of the second control side wiring unit 26a in the vertical direction Y. It is arranged so as to be aligned with the edge on the layer 28 side in the vertical direction Y and separated from the second control side wiring portion 26a in the horizontal direction X.
  • the second drive layer 28 extends along the lateral direction X.
  • the shape of the second drive layer 28 in a plan view is a strip shape.
  • the width dimension of the second drive layer 28 (the dimension Y in the vertical direction of the second drive layer 28) is the width dimension of the second control side wiring portion 26a in the second control layer 26 (second control side wiring). It is equal to the dimension of the vertical direction Y of the portion 26a).
  • the width dimension of the second drive layer 28 is equal to the width dimension of the second control side detour portion 26b in the second control layer 26 (the dimension of the second control side detour portion 26b in the vertical direction Y).
  • the difference between the vertical direction Y dimension of the second drive layer 28 and the vertical direction Y dimension of the second control side wiring portion 26a in the second control layer 26 is, for example, the second control side wiring in the second control layer 26. If it is within 5% of the dimension of the portion 26a in the vertical direction Y, it can be said that the width dimension of the second drive layer 28 is equal to the width dimension of the second control side wiring portion 26a in the second control layer 26. Further, the difference between the vertical direction Y dimension of the second drive layer 28 and the vertical direction Y dimension of the second control side detour portion 26b in the second control layer 26 is, for example, the second control side detour portion in the second control layer 26. If it is within 5% of the dimension of the vertical direction Y of 26b, it can be said that the width dimension of the second drive layer 28 is equal to the width dimension of the second control side bypass portion 26b in the second control layer 26.
  • the length of the second drive layer 28 in the lateral direction X is longer than the length of the second control side wiring portion 26a in the second control layer 26 in the lateral direction X.
  • the end portion of the second substrate 12 on the side surface 12d of the second substrate 12 of the second drive layer 28 in the horizontal direction X is aligned with the second control side connecting portion 26c of the second control layer 26.
  • the end portion of the second substrate 12 on the third substrate side surface 12c side of the second drive layer 28 in the horizontal direction X is aligned with the second control side connection portion 26d of the second control layer 26.
  • a second drive side connecting member 33B connected to each of the plurality of second power semiconductor elements 40B of the second substrate 12 is connected to the second drive layer 28.
  • the plurality of second drive side connecting members 33B are arranged apart from each other in the lateral direction X, which is the same direction as the arrangement direction of the plurality of second power semiconductor elements 40B.
  • the second drive-side connecting member 33B connected to the plurality of second power semiconductor elements 40B extends along the vertical direction Y in a plan view.
  • a second detection terminal side connecting member 36B is connected to the second drive side detour portion 27b. More specifically, the second detection terminal side connecting member 36B is connected to the end of the second driving side detour portion 27b on the second driving side connecting portion 27d side.
  • the second drive layer connecting member 94B is connected to the second drive side connecting portion 27d, respectively. More specifically, the second drive layer connecting member 94B is connected to the end of the second drive side connecting portion 27d in the vertical direction Y on the conductive layer 15A side. Further, the second drive layer connecting member 94B is connected to the end portion of the second drive layer 28 in the lateral direction X on the side surface 12c side of the third substrate of the second substrate 12. In a plan view, the second drive layer connecting member 94B extends along the lateral direction X.
  • a second control layer connecting member 93B is connected to an end portion 25x of the first substrate 11 of the second control layer 25 on the side surface 11d side of the fourth substrate. Further, the second control layer connecting member 93B is connected to the second control side connecting portion 26d of the second control layer 26. The second control layer connecting member 93B is connected to the end of the second control side connecting portion 26d in the vertical direction Y on the second drive layer 28 side. In a plan view, the second control layer connecting member 93B extends along the lateral direction X. Further, as shown in FIG. 18, the second control layer connecting member 93B is formed so as to straddle the second driving side connecting portion 27d of the second driving layer 27 in the lateral direction X.
  • the second control terminal side connection member 35B is connected to the second control side connection unit 26d. More specifically, the second control terminal side connecting member 35B is connected to the end of the second control side connecting portion 26d in the vertical direction Y on the side surface 12b side of the second substrate 12.
  • the connecting members 36A and 36B, the thermista side connecting member 37, the control layer connecting members 93A and 93B, and the driving layer connecting members 94A and 94B are Au (gold), Au alloy, Al, Al alloy, Cu, or Cu, respectively. It is a wire made of alloy.
  • control-side conductive path which is the first conductive path between the power semiconductor elements 40A and 40B and the control terminals 53A and 53B, and between the power semiconductor elements 40A and 40B and the detection terminals 54A and 54B.
  • the drive-side conductive path which is the second conductive path of the above, will be described.
  • the first control-side conductive paths from the gate electrodes 43 of the plurality of first power semiconductor elements 40A of the first substrate 11 to the first control terminal 53A are the first control-side connection members 32A and the first. It is composed of a control layer 21 and a first control terminal side connecting member 35A. Therefore, the first control-side conductive paths of the plurality of first power semiconductor elements 40A of the first substrate 11 become longer in order from the first power semiconductor element 40Ab toward the first power semiconductor element 40Aa. In other words, the first power semiconductor element 40Aa and the second end as the first power semiconductor element which are both ends of the first power semiconductor element 40A among the plurality of first power semiconductor elements 40A in the arrangement direction (horizontal direction X).
  • the difference in the lengths of the first control-side conductive paths for each of the first power semiconductor elements 40Ab as power semiconductor elements is the largest.
  • the length of the first end control side conductive path which is the first control side conductive path of the first power semiconductor element 40Aa is the longest, and the second end which is the first control side conductive path of the first power semiconductor element 40Ab.
  • the length of the control side conductive path is the shortest.
  • the first drive-side conductive path from the source electrode 42 of the plurality of first power semiconductor elements 40A of the first substrate 11 to the first detection terminal 54A includes a first drive-side connection member 33A, a first drive layer 23, and a first drive. It is composed of a layer connecting member 94A, a first driving side connecting portion 24d of the first driving layer 24, and a first detecting terminal side connecting member 36A. Therefore, the first drive-side conductive paths of the plurality of first power semiconductor elements 40A of the first substrate 11 become longer in order from the first power semiconductor element 40Aa toward the first power semiconductor element 40Ab.
  • the difference in the lengths of the first drive-side conductive paths for each of the first power semiconductor elements 40Ab as power semiconductor elements is the largest.
  • the length of the first end drive side conductive path, which is the first drive side conductive path of the first power semiconductor element 40Aa is the shortest, and the second end, which is the first drive side conductive path of the first power semiconductor element 40Ab.
  • the length of the drive-side conductive path is the longest.
  • the first control-side conductive paths from the gate electrode 43 of the plurality of first power semiconductor elements 40A of the second substrate 12 to the first control terminal 53A are the first control-side connection member 32A, the first control layer 22, and the first control. It is composed of a layer connecting member 93A, a first control side connecting portion 21d of the first control layer 21, and a first control terminal side connecting member 35A. Therefore, the first control-side conductive paths of the plurality of first power semiconductor elements 40A of the second substrate 12 become longer in order from the first power semiconductor element 40Ac toward the first power semiconductor element 40Ad.
  • the difference in the lengths of the first control-side conductive paths for each of the first power semiconductor elements 40Ad as power semiconductor elements is the largest.
  • the length of the first end control side conductive path which is the first control side conductive path of the first power semiconductor element 40Ac is the shortest, and the second end which is the first control side conductive path of the first power semiconductor element 40Ad.
  • the length of the control side conductive path is the longest.
  • the first drive-side conductive path from the source electrode 42 of the plurality of first power semiconductor elements 40A of the second substrate 12 to the first detection terminal 54A includes the first drive-side connection member 33A, the first drive layer 24, and the first. It is composed of a detection terminal side connecting member 36A. Therefore, the first drive-side conductive paths of the plurality of first power semiconductor elements 40A of the second substrate 12 become longer in order from the first power semiconductor element 40Ad toward the first power semiconductor element 40Ac. In other words, the first power semiconductor element 40Ac and the second end as the first power semiconductor element which are both ends of the first power semiconductor element 40A among the plurality of first power semiconductor elements 40A in the arrangement direction (horizontal direction X).
  • the difference in the lengths of the first drive-side conductive paths for each of the first power semiconductor elements 40Ad as power semiconductor elements is the largest.
  • the length of the first end drive side conductive path which is the first drive side conductive path of the first power semiconductor element 40Ac, is the longest, and the second end, which is the first drive side conductive path of the first power semiconductor element 40Ad.
  • the length of the drive-side conductive path is the shortest.
  • the variation in the total length of the length of the first control side conductive path and the length of the first drive side conductive path among the plurality of first power semiconductor elements 40A is reduced.
  • the first control side detour portion 21b and the first drive side detour portion 24b are formed, respectively. That is, in the power module 1A of the present embodiment, the length of the first control side conductive path, which is an example of the first conductive path, and the second conductive path are provided by the first control side bypass portion 21b and the first drive side bypass portion 24b.
  • the sum with the length of the first driving side conductive path, which is an example, is configured to approach each other among the plurality of first power semiconductor elements 40A.
  • the total length of the length of the first end control side conductive path and the length of the first end drive side conductive path, the length of the second end control side conductive path, and the length of the second end drive side conductive path are formed, respectively, so as to reduce the variation with the total length.
  • the total length of the length of the first-end control-side conductive path and the length of the first-end drive-side conductive path is an example of the first sum described in the claims. Further, the total length of the length of the second end control side conductive path and the length of the second end drive side conductive path is an example of the second sum described in the claims. Therefore, the power module 1A of the present embodiment is configured such that the first sum and the second sum are close to each other by the first control side detour portion 21b and the first drive side detour portion 24b.
  • the second control-side conductive paths from the gate electrode 43 of the plurality of second power semiconductor elements 40B of the first substrate 11 to the second control terminal 53B are the second control-side connection members 32B and the second. It is composed of a control layer 25, a second control layer connecting member 93B, a second control side connecting portion 26d of the second control layer 26, and a second control terminal side connecting member 35B. Therefore, the second control-side conductive path, which is an example of the third conductive path related to the plurality of second power semiconductor elements 40B of the first substrate 11, is sequentially arranged from the second power semiconductor element 40Ba toward the second power semiconductor element 40Bb. become longer.
  • the difference in the lengths of the second control-side conductive paths for each of the second power semiconductor elements 40Bb as power semiconductor elements is the largest.
  • the length of the third end control side conductive path which is the second control side conductive path of the second power semiconductor element 40Ba is the shortest, and the fourth end which is the second control side conductive path of the second power semiconductor element 40Bb.
  • the length of the control side conductive path is the longest.
  • the second drive-side conductive path from the source electrode 42 of the plurality of second power semiconductor elements 40B of the first substrate 11 to the second detection terminal 54B includes the second drive-side connection member 33B, the second drive layer 27, and the second drive layer 27. It is composed of a detection terminal side connecting member 36B. Therefore, the second drive-side conductive path, which is an example of the fourth conductive path related to the plurality of second power semiconductor elements 40B of the first substrate 11, is sequentially arranged from the second power semiconductor element 40Bb toward the second power semiconductor element 40Ba. become longer.
  • the difference in the lengths of the second drive-side conductive paths for each of the second power semiconductor elements 40Bb as power semiconductor elements is the largest.
  • the length of the third end drive side conductive path, which is the second drive side conductive path of the second power semiconductor element 40Bb is the longest, and the fourth end, which is the second drive side conductive path of the second power semiconductor element 40Bb.
  • the length of the drive-side conductive path is the shortest.
  • the second control-side conductive path from the gate electrode 43 of the plurality of second power semiconductor elements 40B of the second substrate 12 to the second control terminal 53B includes the second control-side connection member 32B, the second control layer 26, and the second control layer 26. It is composed of a control terminal side connecting member 35B. Therefore, the second control-side conductive path, which is an example of the third conductive path related to the plurality of second power semiconductor elements 40B of the second substrate 12, is sequentially arranged from the second power semiconductor element 40Bd toward the second power semiconductor element 40Bc. become longer.
  • the difference in the length of the second control side conductive path for each of the second power semiconductor element 40Bd as the power semiconductor element becomes the largest.
  • the length of the third end control side conductive path which is the second control side conductive path of the second power semiconductor element 40Bc is the longest, and the fourth end which is the second control side conductive path of the second power semiconductor element 40Bd.
  • the length of the control side conductive path is the shortest.
  • the second drive-side conductive path from the source electrode 42 of the plurality of second power semiconductor elements 40B of the second substrate 12 to the second detection terminal 54B includes a second drive-side connection member 33B, a second drive layer 28, and a second drive. It is composed of a layer connecting member 94B, a second driving side connecting portion 27d of the second driving layer 27, and a second detection terminal side connecting member 36B. Therefore, the second drive-side conductive path, which is an example of the fourth conductive path related to the plurality of second power semiconductor elements 40B of the second substrate 12, is sequentially arranged from the second power semiconductor element 40Bc toward the second power semiconductor element 40Bd. become longer.
  • the difference in the lengths of the second drive-side conductive paths for each of the second power semiconductor elements 40Bd as the power semiconductor elements is the largest.
  • the length of the third end drive side conductive path which is the second drive side conductive path of the second power semiconductor element 40Bc is the shortest, and the fourth end which is the second drive side conductive path of the second power semiconductor element 40Bd.
  • the length of the drive-side conductive path is the longest.
  • the variation in the total length of the length of the second control side conductive path and the length of the second drive side conductive path among the plurality of second power semiconductor elements 40B is reduced.
  • the second control side detour portion 26b and the second drive side detour portion 27b are formed, respectively. That is, in the power module 1A of the present embodiment, the length of the second control side conductive path, which is an example of the third conductive path, and the fourth conductive path are provided by the second control side bypass portion 26b and the second drive side bypass portion 27b.
  • the sum with the length of the second drive-side conductive path, which is an example, is configured to approach each other among the plurality of second power semiconductor elements 40B.
  • the total length of the length of the third end control side conductive path and the length of the third end drive side conductive path, the length of the fourth end control side conductive path, and the length of the fourth end drive side conductive path are formed so as to reduce the variation with the total length.
  • the total length of the length of the conductive path on the third end control side and the length of the conductive path on the third end drive side is an example of the third sum described in the claims. Further, the total length of the length of the fourth end control side conductive path and the length of the fourth end drive side conductive path is an example of the fourth sum described in the claims. Therefore, the power module 1A of the present embodiment is configured such that the third sum and the fourth sum come close to each other by the second control side detour portion 26b and the second drive side detour portion 27b.
  • FIG. 20 shows the internal structure of the power module 1X of the comparative example.
  • the case 80 is omitted.
  • the configuration of the power module 1X of the comparative example will be described.
  • the power module 1X has a different configuration of each control layer and each drive layer as compared with the power module 1A of the present embodiment.
  • "X" is added after the reference numeral for each control layer 21, 22, 25, 26 of the power module 1A, and each control layer and each drive layer corresponding to each drive layer 23, 24, 27, 28. Is attached.
  • the first control layer 21X and the first drive layer 23X are arranged apart from each other in the vertical direction Y.
  • the first drive layer 23X is arranged on the first mounting layer 13A side with respect to the first control layer 21X. Both the first control layer 21X and the first drive layer 23X extend in the lateral direction X.
  • the first control layer 21X and the first control terminal 53A are electrically connected by the first control terminal side connecting member 35A.
  • the first control layer 21X and each of the gate electrodes 43 of the plurality of first power semiconductor elements 40A of the first substrate 11 are electrically connected by the first control side connecting member 32A.
  • the first drive layer 23X and each of the source electrodes 42 of the plurality of first power semiconductor elements 40A of the first substrate 11 are electrically connected by the first drive side connecting member 33A.
  • the first control layer 22X and the first drive layer 24X are arranged apart from each other in the vertical direction Y.
  • the first drive layer 24X is arranged on the first mounting layer 13B side with respect to the first control layer 22X. Both the first control layer 22X and the first drive layer 24X extend in the lateral direction X.
  • the first control layer 22X and the first control layer 21X are electrically connected by the first control layer connecting member 93A.
  • the first drive layer 24X and the first drive layer 23X are electrically connected by the first drive layer connecting member 94A.
  • the first drive layer 24X and the first detection terminal 54A are electrically connected by the first detection terminal side connecting member 36A.
  • the first control layer 22X and each of the gate electrodes 43 of the plurality of first power semiconductor elements 40A of the second substrate 12 are electrically connected by the first control side connecting member 32A.
  • the first drive layer 24X and each of the source electrodes 42 of the plurality of first power semiconductor elements 40A of the second substrate 12 are electrically connected by the first drive side connecting member 33A.
  • the first control-side conductive path from the gate electrode 43 of the plurality of first power semiconductor elements 40A of the first substrate 11 to the first control terminal 53A includes a first control-side connection member 32A, a first control layer 21X, and a first control layer. It is composed of a control terminal side connecting member 35A. Therefore, the first control-side conductive paths of the plurality of first power semiconductor elements 40A of the first substrate 11 become longer in order from the first power semiconductor element 40Aa toward the first power semiconductor element 40Ab. In other words, the first power semiconductor element 40Aa and the second end as the first power semiconductor element which are both ends of the first power semiconductor element 40A among the plurality of first power semiconductor elements 40A in the arrangement direction (horizontal direction X).
  • the difference in the lengths of the first control-side conductive paths for each of the first power semiconductor elements 40Ab as power semiconductor elements is the largest.
  • the length of the first end control side conductive path which is the first control side conductive path of the first power semiconductor element 40Aa is the shortest, and the second end which is the first control side conductive path of the first power semiconductor element 40Ab.
  • the length of the control side conductive path is the longest.
  • the first drive-side conductive path from the source electrode 42 of the plurality of first power semiconductor elements 40A of the first substrate 11 to the first detection terminal 54A includes a first drive-side connection member 33A, a first drive layer 23X, and a first drive. It is composed of a layer connecting member 94A, a first driving layer 24X, and a first detection terminal side connecting member 36A. Therefore, the first drive-side conductive paths of the plurality of first power semiconductor elements 40A of the first substrate 11 become longer in order from the first power semiconductor element 40Aa toward the first power semiconductor element 40Ab.
  • the difference in the lengths of the first drive-side conductive paths for each of the first power semiconductor elements 40Ab as power semiconductor elements is the largest.
  • the length of the first end drive side conductive path, which is the first drive side conductive path of the first power semiconductor element 40Aa is the shortest, and the second end, which is the first drive side conductive path of the first power semiconductor element 40Ab.
  • the length of the drive-side conductive path is the longest.
  • the first control-side conductive paths from the gate electrode 43 of the plurality of first power semiconductor elements 40A of the second substrate 12 to the first control terminal 53A are the first control-side connection member 32A, the first control layer 22X, and the first control. It is composed of a layer connecting member 93A, a first control layer 21X, and a first control terminal side connecting member 35A. Therefore, the first control-side conductive paths of the plurality of first power semiconductor elements 40A of the second substrate 12 become longer in order from the first power semiconductor element 40Ac toward the first power semiconductor element 40Ad.
  • the difference in the lengths of the first control-side conductive paths for each of the first power semiconductor elements 40Ad as power semiconductor elements is the largest.
  • the length of the first end control side conductive path which is the first control side conductive path of the first power semiconductor element 40Ac is the shortest, and the second end which is the first control side conductive path of the first power semiconductor element 40Ad.
  • the length of the control side conductive path is the longest.
  • the first drive-side conductive path from the source electrode 42 of the plurality of first power semiconductor elements 40A of the second substrate 12 to the first detection terminal 54A includes the first drive-side connection member 33A, the first drive layer 24X, and the first. It is composed of a detection terminal side connecting member 36A. Therefore, the first drive-side conductive paths of the plurality of first power semiconductor elements 40A of the second substrate 12 become longer in order from the first power semiconductor element 40Ac toward the first power semiconductor element 40Ad. In other words, the first power semiconductor element 40Ac and the second end as the first power semiconductor element which are both ends of the first power semiconductor element 40A among the plurality of first power semiconductor elements 40A in the arrangement direction (horizontal direction X).
  • the difference in the lengths of the first drive-side conductive paths for each of the first power semiconductor elements 40Ad as power semiconductor elements is the largest.
  • the length of the first end drive side conductive path which is the first drive side conductive path of the first power semiconductor element 40Ac
  • the second end which is the first drive side conductive path of the first power semiconductor element 40Ad.
  • the length of the drive-side conductive path is the longest.
  • both the first control side conductive path and the first drive side conductive path of the plurality of first power semiconductor elements 40A of the first substrate 11 are from the first power semiconductor element 40Aa to the first. Since the length increases toward the power semiconductor element 40Ab, the total variation between the first control side conductive path and the first drive side conductive path in the plurality of first power semiconductor elements 40A of the first substrate 11 is large. In particular, the length of the first control-side conductive path of the first power semiconductor element 40Aa is the shortest, and the length of the first drive-side conductive path of the first power semiconductor element 40Aa is the shortest.
  • the length of the first control side conductive path of the first power semiconductor element 40Ab is the longest, and the length of the first drive side conductive path of the first power semiconductor element 40Ab is the longest. Therefore, the sum of the length of the first control side conductive path and the length of the first drive side conductive path in the first power semiconductor element 40Aa, the length of the first control side conductive path in the first power semiconductor element 40Ab, and the first first. There is a large variation in the sum with the length of the drive-side conductive path.
  • both the first control side conductive path and the first drive side conductive path of the plurality of first power semiconductor elements 40A of the second substrate 12 are sequentially arranged from the first power semiconductor element 40Ac toward the first power semiconductor element 40Ad. Since the length is long, the total variation between the first control side conductive path and the first drive side conductive path in the plurality of first power semiconductor elements 40A of the second substrate 12 is large. In particular, the length of the first control-side conductive path of the first power semiconductor element 40Ac is the shortest, and the length of the first drive-side conductive path of the first power semiconductor element 40Ac is the shortest.
  • the length of the first control-side conductive path of the first power semiconductor element 40Ad is the longest, and the length of the first drive-side conductive path of the first power semiconductor element 40Ad is the longest. Therefore, the sum of the length of the first control side conductive path and the length of the first drive side conductive path in the first power semiconductor element 40Ac, the length of the first control side conductive path in the first power semiconductor element 40Ad, and the first first. There is a large variation in the sum with the length of the drive-side conductive path.
  • the second control-side conductive paths from the gate electrode 43 of the plurality of second power semiconductor elements 40B of the first substrate 11 to the second control terminal 53B are the second control-side connecting members 32B and the second. It is composed of a control layer 25X, a second control layer connecting member 93B, a second control layer 26X, and a second control terminal side connecting member 35B. Therefore, the second control-side conductive paths of the plurality of second power semiconductor elements 40B of the first substrate 11 become longer in order from the second power semiconductor element 40Ba toward the second power semiconductor element 40Bb.
  • the difference in the lengths of the second control-side conductive paths for each of the second power semiconductor elements 40Bb as power semiconductor elements is the largest.
  • the length of the third end control side conductive path which is the second control side conductive path of the second power semiconductor element 40Ba is the shortest, and the fourth end which is the second control side conductive path of the second power semiconductor element 40Bb.
  • the length of the control side conductive path is the longest.
  • the second drive-side conductive path from the source electrode 42 of the plurality of second power semiconductor elements 40B of the first substrate 11 to the second detection terminal 54B includes a second drive-side connection member 33B, a second drive layer 27X, and a second drive layer. It is composed of a detection terminal side connecting member 36B. Therefore, the second drive-side conductive paths of the plurality of second power semiconductor elements 40B of the first substrate 11 become longer in order from the second power semiconductor element 40Ba toward the second power semiconductor element 40Bb. In other words, the second power semiconductor element 40Ba and the second end as the first power semiconductor element which are both ends of the second power semiconductor element 40B among the plurality of second power semiconductor elements 40B in the arrangement direction (horizontal direction X).
  • the difference in the lengths of the second drive-side conductive paths for each of the second power semiconductor elements 40Bb as power semiconductor elements is the largest.
  • the length of the third end drive side conductive path which is the second drive side conductive path of the second power semiconductor element 40Bb
  • the fourth end which is the second drive side conductive path of the second power semiconductor element 40Bb.
  • the length of the drive-side conductive path is the longest.
  • the second control-side conductive paths from the gate electrode 43 of the plurality of second power semiconductor elements 40B of the second substrate 12 to the second control terminal 53B are the second control-side connection member 32B, the second control layer 26X, and the second control layer 26X. It is composed of a control terminal side connecting member 35B. Therefore, the second control-side conductive paths of the plurality of second power semiconductor elements 40B of the second substrate 12 become longer in order from the second power semiconductor element 40Bc toward the second power semiconductor element 40Bd. In other words, the second power semiconductor element 40Bc and the second end as the first power semiconductor element which are both ends of the second power semiconductor element 40B among the plurality of second power semiconductor elements 40B in the arrangement direction (horizontal direction X).
  • the difference in the length of the second control side conductive path for each of the second power semiconductor element 40Bd as the power semiconductor element becomes the largest.
  • the length of the third end control side conductive path which is the second control side conductive path of the second power semiconductor element 40Bc is the shortest, and the fourth end which is the second control side conductive path of the second power semiconductor element 40Bd.
  • the length of the control side conductive path is the longest.
  • the second drive-side conductive path from the source electrode 42 of the plurality of second power semiconductor elements 40B of the second substrate 12 to the second detection terminal 54B includes a second drive-side connection member 33B, a second drive layer 28X, and a second drive. It is composed of a layer connecting member 94B, a second driving layer 27X, and a second detection terminal side connecting member 36B. Therefore, the second drive-side conductive paths of the plurality of second power semiconductor elements 40B of the second substrate 12 become longer in order from the second power semiconductor element 40Bc toward the second power semiconductor element 40Bd.
  • the difference in the lengths of the second drive-side conductive paths for each of the second power semiconductor elements 40Bd as the power semiconductor elements is the largest.
  • the length of the third end drive side conductive path which is the second drive side conductive path of the second power semiconductor element 40Bc is the shortest, and the fourth end which is the second drive side conductive path of the second power semiconductor element 40Bd.
  • the length of the drive-side conductive path is the longest.
  • both the second control side conductive path and the second drive side conductive path of the plurality of second power semiconductor elements 40B of the first substrate 11 are from the second power semiconductor element 40Ba to the second. Since the length increases in order toward the power semiconductor element 40Bb, the total length of the total conductive path, which is the total of the second control side conductive path and the second drive side conductive path in the plurality of second power semiconductor elements 40B of the first substrate 11. There is a large variation in. In particular, the length of the second control-side conductive path of the second power semiconductor element 40Ba is the shortest, and the length of the second drive-side conductive path of the second power semiconductor element 40Ba is the shortest.
  • the length of the second control side conductive path of the second power semiconductor element 40Bb is the longest, and the length of the second drive side conductive path of the second power semiconductor element 40Bb is the longest. Therefore, the sum of the length of the second control side conductive path and the length of the second drive side conductive path in the second power semiconductor element 40Bb, and the length of the second control side conductive path and the second in the second power semiconductor element 40Bb. There is a large variation in the sum with the length of the drive-side conductive path.
  • both the second control side conductive path and the second drive side conductive path of the plurality of second power semiconductor elements 40B of the second substrate 12 are sequentially arranged from the second power semiconductor element 40Bc toward the second power semiconductor element 40Bd. Since the length is long, the length of the total conductive path, which is the total of the second control side conductive path and the second drive side conductive path in the plurality of second power semiconductor elements 40B of the second substrate 12, varies widely. In particular, the length of the second control side conductive path of the second power semiconductor element 40Bc is the shortest, and the length of the second drive side conductive path of the second power semiconductor element 40Bc is the shortest.
  • the length of the second control side conductive path of the second power semiconductor element 40Bd is the longest, and the length of the second drive side conductive path of the second power semiconductor element 40Bd is the longest. Therefore, the sum of the length of the second control side conductive path and the length of the second drive side conductive path in the second power semiconductor element 40Bc, and the length of the second control side conductive path and the second in the second power semiconductor element 40Bd. There is a large variation in the sum with the length of the drive-side conductive path.
  • the inductance value between the first power semiconductor element 40A and the first control terminal 53A in each first power semiconductor element 40A, the first power semiconductor element 40A, and the first detection terminal 54A The total inductance value with the inductance value between the two varies.
  • the inductance value of the first power semiconductor element 40Aa is the smallest among the plurality of first power semiconductor elements 40A mounted on the first mounting layer 13A, and the inductance value of the first power semiconductor element 40Ab is the largest. large. That is, the variation between the inductance value of the first power semiconductor element 40Aa and the inductance value of the first power semiconductor element 40Ab is the largest.
  • the first power semiconductor element 40Ac has the smallest inductance value
  • the first power semiconductor element 40Ad has the largest inductance value. That is, the variation between the inductance value of the first power semiconductor element 40Ac and the inductance value of the first power semiconductor element 40Ad is the largest.
  • Inductance value varies.
  • the inductance value of the second power semiconductor element 40Ba is the smallest and the inductance value of the second power semiconductor element 40Bb is the largest among the plurality of second power semiconductor elements 40B mounted on the second mounting layer 14A. large. That is, the variation between the inductance value of the second power semiconductor element 40Ba and the inductance value of the second power semiconductor element 40Bb is the largest.
  • the second power semiconductor element 40Bc has the smallest inductance value
  • the second power semiconductor element 40Bd has the largest inductance value. That is, the variation between the inductance value of the second power semiconductor element 40Bc and the inductance value of the second power semiconductor element 40Bd is the largest.
  • the waveform of the gate voltage Vg may fluctuate due to the variation in the inductance value.
  • ringing may occur as shown in FIG. 24.
  • the first control side detour portion 21b and the first drive side detour portion 24b are formed so as to reduce the above.
  • the drive side detour portion 27b is formed respectively. Therefore, as shown in FIG.
  • the inductance value between the first power semiconductor element 40A and the first control terminal 53A in each first power semiconductor element 40A, the first power semiconductor element 40A, and the first detection terminal 54A The variation of the total inductance value with the inductance value between the two is reduced. Further, the sum of the inductance value between the second power semiconductor element 40B and the second control terminal 53B and the inductance value between the second power semiconductor element 40B and the second detection terminal 54B in each second power semiconductor element 40B.
  • the variation in the inductance value of is reduced.
  • ringing is performed as shown in FIG. 25 even when high-speed switching is performed by using SiC MOSFETs as each first power semiconductor element 40A and each second power semiconductor element 40B. Can be suppressed.
  • the first control layer 21 has a first control side detour portion 21b
  • the first drive layer 24 has a first drive side detour portion 24b. Therefore, the variation in the total length of the first control side conductive path and the length of the first drive side conductive path with respect to the plurality of first power semiconductor elements 40A can be suppressed, and the variation in the inductance value due to these lengths can be suppressed. Can be suppressed. Therefore, since the occurrence of ringing can be suppressed in the plurality of first power semiconductor elements 40A, the power module 1A can operate stably.
  • the power module 1A has a shape in which the horizontal direction X is the long side direction and the vertical direction Y is the short side direction.
  • the first control side detour portion 21b of the first control layer 21 is arranged apart from the first control side wiring portion 21a in the vertical direction Y, and extends along the horizontal direction X.
  • the first drive-side detour portion 24b of the first drive layer 24 is arranged apart from the first drive-side wiring portion 24a in the vertical direction Y, and extends along the lateral direction X.
  • the second drive-side detour portion 27b of the second drive layer 27 is arranged apart from the second drive-side wiring portion 27a in the vertical direction Y, and extends along the lateral direction X.
  • the second control side detour portion 26b of the second control layer 26 is arranged apart from the second control side wiring portion 26a in the vertical direction Y, and extends along the horizontal direction X. As described above, since each of the detour portions 21b, 24b, 26b, 27b extends in the horizontal direction X which is the long side direction of the power module 1A, it is possible to suppress an increase in the size of the power module 1A in the vertical direction Y.
  • the first control layer 21 is composed of a single member in which the first control side wiring portion 21a, the first control side bypass portion 21b, and the first control side connecting portion 21c are integrally formed. According to this configuration, for example, the first control side wiring unit 21a, the first control side bypass unit 21b, and the first control side connection unit 21c are individually formed, and the first control side wiring unit 21a and the first control side detour are formed.
  • the first control layer 21 is easily formed on the first substrate 11 as compared with the configuration in which the portion 21b and the first control side connecting portion 21c are connected by a wire.
  • the first drive layer 24 is composed of a single member in which the first drive side wiring portion 24a, the first drive side bypass portion 24b, and the first drive side connecting portion 24c are integrally formed. According to this configuration, for example, the first drive side wiring portion 24a, the first drive side detour portion 24b, and the first drive side connecting portion 24c are individually formed, and the first drive side wiring portion 24a and the first drive side detour are formed.
  • the first drive layer 24 is more likely to be formed on the second substrate 12 as compared with the configuration in which the portion 24b and the first drive side connecting portion 24c are connected by a wire.
  • the second drive layer 27 is composed of a single member in which the second drive side wiring portion 27a, the second drive side bypass portion 27b, and the second drive side connecting portion 27c are integrally formed. According to this configuration, for example, the second drive side wiring portion 27a, the second drive side bypass portion 27b, and the second drive side connecting portion 27c are individually formed, and the second drive side wiring portion 27a and the second drive side detour are formed.
  • the second drive layer 27 is more likely to be formed on the first substrate 11 as compared with the configuration in which the portion 27b and the second drive side connecting portion 27c are connected by a wire.
  • the second control layer 26 is composed of a single member in which the second control side wiring portion 26a, the second control side bypass portion 26b, and the second control side connecting portion 26c are integrally formed. According to this configuration, for example, the second control side wiring unit 26a, the second control side bypass unit 26b, and the second control side connection unit 26c are individually formed, and the second control side wiring unit 26a and the second control side detour are formed.
  • the second control layer 26 is more easily formed on the second substrate 12 as compared with the configuration in which the portion 26b and the second control side connecting portion 26c are connected by a wire.
  • the first drive layer 23 is arranged closer to the first mounting layer 13A than the first control layer 21. According to this configuration, the length of the first drive side connecting member 33A that connects the first drive layer 23 and the source electrode 42 of each first power semiconductor element 40A of the first substrate 11 can be shortened. Therefore, the inductance caused by the first drive side connecting member 33A can be reduced.
  • the first drive layer 24 is arranged closer to the first mounting layer 13B than the first control layer 22. According to this configuration, the length of the first drive side connecting member 33A that connects the first drive layer 24 and the source electrode 42 of each first power semiconductor element 40A of the second substrate 12 can be shortened. Therefore, the inductance caused by the first drive side connecting member 33A can be reduced.
  • the second drive layer 27 is arranged closer to the conductive layer 15A than the second control layer 25. According to this configuration, the length of the second drive side connecting member 33B that connects the second drive layer 27 and the source electrode 42 of each second power semiconductor element 40B of the first substrate 11 can be shortened. Therefore, the inductance caused by the second drive side connecting member 33B can be reduced.
  • the second drive layer 28 is arranged closer to the conductive layer 15B than the second control layer 26. According to this configuration, the length of the second drive side connecting member 33B that connects the second drive layer 28 and the source electrode 42 of each second power semiconductor element 40B of the second substrate 12 can be shortened. Therefore, the inductance caused by the second drive side connecting member 33B can be reduced.
  • the first control side detour portion 21b of the first control layer 21 is arranged on the side opposite to the first drive layer 23 with respect to the first control side wiring portion 21a in the vertical direction Y.
  • the first control side detour portion 21b is arranged on the side wall 81A side of the case 80, that is, on the side closer to the first control terminal 53A in the vertical direction Y. Therefore, the length of the first control terminal side connecting member 35A that connects the first control side connecting portion 21d formed at the tip of the first control side detour portion 21b and the first control terminal 53A can be shortened. Therefore, the inductance caused by the first control terminal side connecting member 35A can be reduced.
  • the second control side detour portion 26b of the second control layer 26 is arranged on the side opposite to the second drive layer 28 with respect to the second control side wiring portion 26a in the vertical direction Y.
  • the second control side detour portion 26b is arranged on the side wall 81B side of the case 80, that is, on the side closer to the second control terminal 53B in the vertical direction Y. Therefore, the length of the second control terminal side connecting member 35B that connects the second control side connecting portion 26d formed at the tip of the second control side detour portion 26b and the second control terminal 53B can be shortened. Therefore, the inductance caused by the second control terminal side connecting member 35B can be reduced.
  • the first drive side detour portion 24b of the first drive layer 24 is arranged on the side opposite to the first drive side wiring portion 24a with respect to the first control layer 22 in the vertical direction Y.
  • the first drive side detour portion 24b is arranged on the side wall 81A side of the case 80, that is, on the side closer to the first detection terminal 54A in the vertical direction Y. Therefore, the length of the first detection terminal side connecting member 36A that connects the first driving side connecting portion 24d formed at the tip of the first driving side detour portion 24b and the first detection terminal 54A can be shortened. Therefore, the inductance caused by the first detection terminal side connecting member 36A can be reduced.
  • the second drive side detour portion 27b of the second drive layer 27 is arranged on the side opposite to the second drive side wiring portion 27a with respect to the second control layer 25 in the vertical direction Y.
  • the second drive side detour portion 27b is arranged on the side wall 81A side of the case 80, that is, on the side closer to the second detection terminal 54B in the vertical direction Y. Therefore, the length of the second detection terminal side connecting member 36B that connects the second driving side connecting portion 27d formed at the tip of the second driving side detour portion 27b and the second detection terminal 54B can be shortened. Therefore, the inductance caused by the second detection terminal side connecting member 36B can be reduced.
  • the first control side connecting member 32A is not connected to the first control side detour portion 21b of the first control layer 21.
  • the first control side connection member 32A is connected to the first control side wiring portion 21a.
  • the length of the first control-side conductive path between the gate electrode 43 of the first power semiconductor element 40A of the first substrate 11 and the first control terminal 53A is a plurality of thirds of the first substrate 11.
  • the length increases in order from the first power semiconductor element 40Ab on the third substrate side surface 11c side toward the first power semiconductor element 40Aa on the fourth substrate side surface 11d side.
  • the length of the first drive-side conductive path between the source electrode 42 of the first power semiconductor element 40A of the first substrate 11 and the first detection terminal 54A is from the first power semiconductor element 40Aa to the first power semiconductor element 40Ab. Since the lengths gradually increase toward, it is possible to suppress variations in the total length of the length of the first control side conductive path and the length of the first drive side conductive path in the plurality of first power semiconductor elements 40A of the first substrate 11. ..
  • the first drive side connecting member 33A is not connected to the first drive side detour portion 24b of the first drive layer 24.
  • the first drive-side connection member 33A is connected to the first drive-side wiring portion 24a.
  • the length of the first drive-side conductive path between the source electrode 42 of the first power semiconductor element 40A and the first detection terminal 54A is such that the length of the plurality of first power semiconductor elements 40A of the second substrate 12 Of these, the length increases in order from the first power semiconductor element 40Ad on the side surface 12d of the fourth substrate to the first power semiconductor element 40Ac on the side surface 12c of the third substrate.
  • the length of the first control-side conductive path between the gate electrode 43 of the first power semiconductor element 40A of the second substrate 12 and the first control terminal 53A is from the first power semiconductor element 40Ac to the first power semiconductor element. Since the lengths gradually increase toward 40 Ad, it is possible to suppress variations in the total length of the length of the first control side conductive path and the length of the first drive side conductive path in the plurality of first power semiconductor elements 40A of the second substrate 12. it can.
  • the second drive side connecting member 33B is not connected to the second drive side detour portion 27b of the second drive layer 27.
  • the second drive-side connection member 33B is connected to the second drive-side wiring portion 27a.
  • the length of the second drive-side conductive path between the source electrode 42 of the second power semiconductor element 40B of the first substrate 11 and the second detection terminal 54B is a plurality of first substrates 11. Of the two power semiconductor elements 40B, the length increases in order from the second power semiconductor element 40Bb on the third substrate side surface 11c side toward the second power semiconductor element 40B on the fourth substrate side surface 11d side.
  • the length of the second control side conductive path between the gate electrode 43 of the second power semiconductor element 40B of the first substrate 11 and the second control terminal 53B is the length from the second power semiconductor element 40Ba to the second power semiconductor element. Since the lengths gradually increase toward 40Bb, variation in the total length of the length of the second control-side conductive path and the length of the second drive-side conductive path in the plurality of second power semiconductor elements 40B of the first substrate 11 is suppressed. it can.
  • the second control side connecting member 32B is not connected to the second control side detour portion 26b of the second control layer 26.
  • the second control side connection member 32B is connected to the second control side wiring portion 26a.
  • the length of the second control side conductive path between the gate electrode 43 of the second power semiconductor element 40B of the second substrate 12 and the second control terminal 53B is a plurality of second substrates of the second substrate 12. Of the two power semiconductor elements 40B, the length increases in order from the second power semiconductor element 40Bd on the side surface 12d of the fourth substrate to the second power semiconductor element 40Bc on the side surface 12c of the third substrate.
  • the length of the second drive-side conductive path between the source electrode 42 of the second power semiconductor element 40B of the second substrate 12 and the second detection terminal 54B is from the second power semiconductor element 40Bc to the second power semiconductor element 40Bd. Since the lengths gradually increase toward, it is possible to suppress variations in the total length of the length of the second control side conductive path and the length of the second drive side conductive path in the plurality of second power semiconductor elements 40B of the second substrate 12. ..
  • the first control side connecting member 32A connected to each of the plurality of first power semiconductor elements 40A extends along the vertical direction Y.
  • the first drive-side connecting member 33A connected to each of the plurality of first power semiconductor elements 40A extends along the vertical direction Y.
  • the second control side connecting member 32B connected to each of the plurality of second power semiconductor elements 40B extends along the vertical direction Y.
  • the second drive-side connecting member 33B connected to each of the plurality of second power semiconductor elements 40B extends along the vertical direction Y. According to these configurations, each connecting member 32A, 32B, 33A, 33B can be easily formed by wire bonding.
  • the first control side connection portion 21d of the first control layer 21 extends in the vertical direction Y and overlaps with the first control layer 22 when viewed from the horizontal direction X. Therefore, the first control layer connecting member 93A that connects the first control side connecting portion 21d and the first control layer 22 is likely to be formed along the lateral direction X.
  • first drive side connection portion 24d of the first drive layer 24 extends in the vertical direction Y and overlaps with the first drive layer 23 when viewed from the horizontal direction X. Therefore, the first drive layer connecting member 94A that connects the first drive side connecting portion 24d and the first drive layer 23 is likely to be formed along the lateral direction X.
  • the second drive side connection portion 27d of the second drive layer 27 extends in the vertical direction Y and overlaps with the second drive layer 28 when viewed from the horizontal direction X. Therefore, the second drive layer connecting member 94B that connects the second drive side connecting portion 27d and the second drive layer 28 is likely to be formed along the lateral direction X.
  • the second control side connection portion 26d of the second control layer 26 extends in the vertical direction Y and overlaps with the second control layer 25 when viewed from the horizontal direction X. Therefore, the second control layer connecting member 93B that connects the second control side connecting portion 26d and the second control layer 25 is likely to be formed along the lateral direction X.
  • the power module 1B of the second embodiment will be described with reference to FIGS. 26 to 32.
  • the power module 1B of the present embodiment is different from the power module 1A of the first embodiment mainly in the configurations of the control layer and the drive layer.
  • the points different from the power module 1A of the first embodiment will be described in detail, and the components common to the power module 1A of the first embodiment may be designated by the same reference numerals and the description thereof may be omitted.
  • the alternate long and short dash lines in FIGS. 28, 29, 31 and 32 are auxiliary lines for clarifying the positional relationship between each control layer and each drive layer.
  • the first control layer 21 has a first control side wiring portion 21a, a first control side detour portion 21b, and a first control side connecting portion 21c.
  • the first control side wiring portion 21a, the first control side bypass portion 21b, and the first control side connecting portion 21c are individually formed.
  • the first control side wiring portion 21a and the first control side bypass portion 21b are each made of, for example, copper foil.
  • the first control side connecting portion 21c is made of, for example, a wire formed by wire bonding.
  • the first control side connecting portion 21c is made of, for example, Au, Au alloy, Al, Al alloy, Cu, or Cu alloy.
  • the first control side wiring portion 21a and the first control side detour portion 21b each extend in the lateral direction X.
  • the first control side detour portion 21b is arranged on the side opposite to the first drive layer 23 side with respect to the first control side wiring portion 21a in the vertical direction Y.
  • the end portion on the side surface 11d side of the substrate is aligned in the lateral direction X. These ends are aligned with the interlayer connection portion 13c of the first mounting layer 13A when viewed from the vertical direction Y.
  • the length of the first control side wiring portion 21a in the lateral direction X is longer than the length of the first control side bypass portion 21b in the lateral direction X. That is, the end portion of the first substrate 11 of the first control side wiring portion 21a in the lateral direction X on the side surface 11c side of the third substrate is the first substrate 11 of the first control side bypass portion 21b in the lateral direction X. It is located on the side surface 11c side of the third substrate with respect to the end portion on the side surface 11c side of the third substrate.
  • the first control side wiring portion 21a is formed so as to overlap the plurality of first power semiconductor elements 40A when viewed from the vertical direction Y.
  • the end of the first substrate 11 of the first control side wiring portion 21a in the lateral direction X on the side surface 11c side of the third substrate is the third substrate of the first substrate 11 of the plurality of first power semiconductor elements 40A.
  • the first power semiconductor element 40Ab on the side surface 11c side is formed so as to overlap the end portion of the first substrate 11 in the lateral direction X on the side surface 11d side of the fourth substrate.
  • the first control side connection member 32A connected to each of the plurality of first power semiconductor elements 40A of the first substrate 11 is connected to the first control side wiring unit 21a.
  • the plurality of first control side connecting members 32A are arranged apart from each other in the lateral direction X, which is the same direction as the arrangement direction of the plurality of first power semiconductor elements 40A.
  • Each of the control side connecting members 32A extends along the vertical direction Y in a plan view.
  • the control side connecting member 32A extends obliquely toward the fourth substrate side surface 11d side toward the first substrate side surface 11a of the first substrate 11.
  • the first control side detour portion 21b is formed so as to overlap the first power semiconductor element 40A other than the first power semiconductor element 40Ab when viewed from the vertical direction Y. That is, the end portion of the first substrate 11 on the third substrate side surface 11c side of the first control side bypass portion 21b in the lateral direction X is the fourth substrate side surface 11d of the first substrate 11 rather than the first power semiconductor element 40Ab. It is located on the side. As can be seen from FIGS. 26 to 28, the first control side connecting member 32A is not connected to the first control side detour portion 21b.
  • the first control side connecting portion 21c includes an end portion of the first substrate 11 on the third substrate side surface 11c side of the first control side wiring portion 21a in the lateral direction X and a first control side detour portion 21b in the lateral direction X.
  • the end of the first substrate 11 on the side surface 11c side of the third substrate is connected.
  • the first control side wiring portion 21a and the first control side bypass portion 21b are electrically connected.
  • the first control side connecting portion 21c is arranged on the third substrate side surface 11c side of the first substrate 11 with respect to the first control side connecting member 32A connected to the first power semiconductor element 40Ab.
  • the first control side connecting portion 21c extends obliquely toward the fourth substrate side surface 11d side toward the first substrate side surface 11a side of the first substrate 11.
  • the first drive layer 23 extends along the lateral direction X.
  • the first drive layer 23 is arranged so as to be adjacent to the first mounting layer 13A in the vertical direction Y. In the vertical direction Y, the first drive layer 23 is arranged between the first control side wiring portion 21a and the first mounting layer 13A.
  • the length of the first drive layer 23 in the lateral direction X is longer than the length of the first control side wiring portion 21a in the lateral direction X and the length of the first control side bypass portion 21b in the lateral direction X.
  • the end portion of the first substrate 11 of the first drive layer 23 in the lateral direction X on the side surface 11d side of the fourth substrate is the fourth substrate of the first control side wiring portion 21a in the lateral direction X in the vertical direction Y.
  • the first drive layer 23 overlaps with the plurality of first power semiconductor elements 40A of the first substrate 11. Further, when viewed from the vertical direction Y, the first drive layer 23 overlaps with the thermistor mounting layer 16.
  • the first drive side connecting member 33A connected to each of the plurality of first power semiconductor elements 40A of the first substrate 11 is connected to the first drive layer 23.
  • the plurality of first drive side connecting members 33A are arranged apart from each other in the lateral direction X, which is the same direction as the arrangement direction of the plurality of first power semiconductor elements 40A.
  • Each of the drive side connecting members 33A extends along the vertical direction Y in a plan view.
  • the first drive-side connecting member 33A connected to the first power semiconductor element 40Ab extends obliquely toward the fourth substrate side surface 11d side toward the first substrate side surface 11a of the first substrate 11.
  • the thermistor mounting layer 16 has a different arrangement orientation with respect to the first substrate 11 as compared with the thermistor mounting layer 16 of the first embodiment.
  • the thermistor mounting layer 16 is arranged so as to be rotated by 90 ° in the clockwise direction with respect to the thermistor mounting layer 16 of the first embodiment. Seen from the lateral direction X, the thermistor mounting layer 16 overlaps with the first control layer 21. In the vertical direction Y, the thermistor mounting layer 16 is arranged on the side surface 11a of the first substrate of the first substrate 11 with respect to the first drive layer 23.
  • the first drive layer 24 includes a first drive side wiring portion 24a, a first drive side detour portion 24b, a first drive side connection portion 24c, and a first drive side connection portion 24d.
  • the first drive side wiring portion 24a, the first drive side detour portion 24b, and the first drive side connecting portion 24c are individually formed, and the first drive side detour portion 24b and the first drive side connection are formed.
  • the portions 24d are integrally formed.
  • the first drive-side wiring portion 24a, the first drive-side bypass portion 24b, and the first drive-side connection portion 24d are each made of, for example, copper foil.
  • the first drive-side connecting portion 24c is made of, for example, a wire formed by wire bonding.
  • the first drive side connecting portion 24c is made of, for example, Au, Au alloy, Al, Al alloy, Cu, or Cu alloy.
  • the first drive side wiring portion 24a and the first drive side detour portion 24b each extend in the lateral direction X.
  • the first drive side detour portion 24b is arranged on the side opposite to the first drive layer 24 side with respect to the first drive side wiring portion 24a in the vertical direction Y.
  • the end portion on the side surface 12d side of the substrate is aligned in the lateral direction X. These ends are adjacent to the interlayer connection portion 13f of the first mounting layer 13B when viewed from the vertical direction Y.
  • the length of the first drive-side detour portion 24b in the lateral direction X is slightly longer than the length of the first drive-side wiring portion 24a in the lateral direction X.
  • the first drive side wiring portion 24a is formed so as to overlap the plurality of first power semiconductor elements 40A when viewed from the vertical direction Y.
  • the end of the second substrate 12 of the first drive-side wiring portion 24a in the lateral direction X on the side surface 12d side of the fourth substrate is the fourth substrate of the second substrate 12 of the plurality of first power semiconductor elements 40A.
  • the first power semiconductor element 40Ad on the side surface 12d side is formed so as to overlap the end portion of the second substrate 12 in the lateral direction X on the side surface 12c side of the third substrate.
  • the first drive-side connection member 33A connected to each of the plurality of first power semiconductor elements 40A of the second substrate 12 is connected to the first drive-side wiring portion 24a.
  • the plurality of first drive side connecting members 33A are arranged apart from each other in the lateral direction X, which is the same direction as the arrangement direction of the plurality of first power semiconductor elements 40A.
  • the first drive-side connecting members 33A connected to the four first power semiconductor elements 40A other than the first power semiconductor element 40Ad among the plurality of first power semiconductor elements 40A are respectively along the vertical direction Y in a plan view. It extends.
  • the drive-side connecting member 33A extends obliquely toward the third substrate side surface 12c side toward the first substrate side surface 12a of the second substrate 12.
  • the first drive side detour portion 24b is formed so as to overlap the first power semiconductor element 40A when viewed from the vertical direction Y. As can be seen from FIGS. 26, 27, and 29, the first drive side connecting member 33A is not connected to the first drive side detour portion 24b.
  • the first drive-side connecting portion 24c is a portion of the first drive-side wiring portion 24a in the lateral direction X on the side surface 12d of the fourth substrate of the second substrate 12 and a detour portion 24b on the first drive-side in the lateral direction X.
  • the portion of the second substrate 12 on the side surface 12d of the fourth substrate is connected.
  • the first drive-side connecting portion 24c extends along the vertical direction Y.
  • the first drive side connecting portion 24c is formed so as to straddle the first control layer 22.
  • the first drive side connection portion 24d is formed at the end portion of the first drive side detour portion 24b in the lateral direction X on the side surface 12c side of the third substrate of the second substrate 12.
  • the first drive-side connection portion 24d is located on the third substrate side surface 12c side of the second substrate 12 with respect to the first drive-side wiring portion 24a in the lateral direction X.
  • the first drive side connection portion 24d extends in the vertical direction Y. In the vertical direction Y, the first drive side connection portion 24d is arranged so as to be adjacent to the interlayer connection portion 13f of the first mounting layer 13B.
  • the width dimension of the first drive side connection portion 24d (the dimension of the first drive side connection portion 24d in the lateral direction X) is the width dimension of the first drive side bypass portion 24b (the dimension of the first drive side bypass portion 24b in the vertical direction Y). Dimension) is larger.
  • the first drive-side connection portion 24d is the first mount of the first drive-side wiring portion 24a whose edge on the first mounting layer 13B side of the first drive-side connection portion 24d in the vertical direction Y is the vertical direction Y. It is arranged apart from the first drive side wiring portion 24a in the horizontal direction X in a state of being aligned with the edge on the layer 13B side in the vertical direction Y.
  • the first control layer 22 is arranged between the first drive side wiring portion 24a and the first drive side detour portion 24b in the first drive layer 24 in the vertical direction Y.
  • the first control layer 22 extends along the lateral direction X.
  • the shape of the first control layer 22 in a plan view is a strip shape.
  • the width dimension of the first control layer 22 (the dimension Y in the vertical direction of the first control layer 22) is the width dimension of the first drive side wiring portion 24a in the first drive layer 24 (first drive side wiring). It is equal to the dimension of the vertical direction Y of the portion 24a).
  • the width dimension of the first control layer 22 is equal to the width dimension of the first drive side detour portion 24b in the first drive layer 24 (the dimension of the first drive side detour portion 24b in the vertical direction Y).
  • the difference between the vertical direction Y dimension of the first control layer 22 and the vertical direction Y dimension of the first drive side wiring portion 24a in the first drive layer 24 is, for example, the first drive side wiring in the first drive layer 24. If it is within 5% of the dimension of the portion 24a in the vertical direction Y, it can be said that the width dimension of the first control layer 22 is equal to the width dimension of the first drive side wiring portion 24a in the first drive layer 24. Further, the difference between the vertical direction Y dimension of the first control layer 22 and the vertical direction Y dimension of the first drive side detour portion 24b in the first drive layer 24 is, for example, the first drive side detour portion in the first drive layer 24. If it is within 5% of the dimension of the vertical direction Y of 24b, it can be said that the width dimension of the first control layer 22 is equal to the width dimension of the first drive side bypass portion 24b in the first drive layer 24.
  • the length of the first control layer 22 in the lateral direction X is equal to the length of the first drive side wiring portion 24a in the first drive layer 24 in the lateral direction X.
  • the end portion of the second substrate 12 on the third substrate side surface 12c side of the first control layer 22 in the horizontal direction X is the end portion of the first drive side wiring portion 24a of the first drive layer 24. It is complete with 24e.
  • the end portion of the second substrate 12 on the side surface 12c side of the third substrate of the first control layer 22 in the lateral direction X is adjacent to the interlayer connection portion 13f of the first mounting layer 13B in the lateral direction X. Seen from the lateral direction X, the first control layer 22 overlaps with the first drive side connection portion 24d of the first drive layer 24.
  • a first control side connecting member 32A connected to each of a plurality of first power semiconductor elements 40A of the second substrate 12 is connected to the first control layer 22.
  • the plurality of first control side connecting members 32A are arranged apart from each other in the lateral direction X, which is the same direction as the arrangement direction of the plurality of first power semiconductor elements 40A.
  • Each of the control side connecting members 32A extends along the vertical direction Y in a plan view.
  • the gate electrode 43 of the first power semiconductor element 40Ad is arranged on the side surface 12d of the fourth substrate of the second substrate 12 with respect to the first control layer 22, the first control side connected to the first power semiconductor element 40Ad
  • the connecting member 32A extends obliquely toward the third substrate side surface 12c side toward the first substrate side surface 12a of the second substrate 12.
  • the first control terminal side connecting member 35A is connected to the portion of the first control side detour portion 21b in the lateral direction X on the side surface 11d of the fourth board of the first board 11. Has been done. Seen from the vertical direction Y, the first control terminal side connecting member 35A is formed so as to overlap with the first power semiconductor element 40Aa.
  • the first control layer connecting member 93A is connected to the end of the first substrate 11 on the side surface 11d of the fourth substrate of the first control side detour portion 21b in the lateral direction X.
  • the first control layer connecting member 93A is located on the side surface 11d of the fourth substrate of the first substrate 11 with respect to the first power semiconductor element 40Aa.
  • the first control layer connecting member 93A is connected to the end portion of the first control layer 22 in the lateral direction X on the side surface 12c side of the third substrate of the second substrate 12. Since the first control side detour portion 21b is located closer to the side wall 81A of the case 80 than the first control layer 22 in the vertical direction Y, the first control layer connecting member 93A is the first control layer 22 in a plan view.
  • the first control layer connecting member 93A is formed so as to straddle the first driving side connecting portion 24d of the first driving layer 24 in the lateral direction X.
  • the first detection terminal side connection member 36A is connected to the first drive side detour portion 24b. More specifically, the first detection terminal side connecting member 36A is connected to the end of the first driving side detour portion 24b in the lateral direction X on the first driving side connecting portion 24d side.
  • the first drive layer connecting member 94A is connected to the end of the first substrate 11 of the first drive layer 23 in the lateral direction X on the side surface 11d of the fourth substrate.
  • the first drive layer connecting member 94A is connected to the end portion of the first drive side connecting portion 24d in the vertical direction Y on the first mounting layer 13B side. In a plan view, the first drive layer connecting member 94A extends along the lateral direction X.
  • the second drive layer 27 includes a second drive side wiring portion 27a, a second drive side detour portion 27b, a second drive side connection portion 27c, and a second drive side connection portion 27d.
  • the second drive side wiring portion 27a, the second drive side bypass portion 27b, and the second drive side connecting portion 27c are individually formed, and the second drive side bypass portion 27b and the second drive side connection are formed.
  • the portion 27d is integrally formed.
  • the second drive-side wiring portion 27a, the second drive-side bypass portion 27b, and the second drive-side connection portion 27d are each made of, for example, copper foil.
  • the second drive-side connecting portion 27c is a wire formed by wire bonding.
  • the shapes of the second drive-side wiring portion 27a and the second drive-side detour portion 27b in a plan view are strip-shaped.
  • the second drive side wiring portion 27a extends along the lateral direction X. In the vertical direction Y, the second drive-side wiring portion 27a is arranged so as to be adjacent to the conductive layer 15A.
  • the end portion 27e on the side surface 11d of the fourth substrate of the first substrate 11 of the second drive-side wiring portion 27a in the lateral direction X is the fourth of the plurality of second power semiconductor elements 40B in the lateral direction X. It is located on the side surface 11d of the fourth substrate of the first substrate 11 with respect to the second power semiconductor element 40Ba on the side surface 11d of the substrate.
  • the end portion 27f of the first substrate 11 on the third substrate side surface 11c side of the second drive side wiring portion 27a in the lateral direction X is the third most of the plurality of second power semiconductor elements 40B in the lateral direction X. It is located on the third substrate side surface 11c side of the first substrate 11 with respect to the second power semiconductor element 40Bb on the substrate side surface 11c side. That is, when viewed from the vertical direction Y, the second drive-side wiring portion 27a extends in the horizontal direction X so as to overlap all the second power semiconductor elements 40B arranged on the first substrate 11.
  • a second drive-side connection member 33B connected to each of the plurality of second power semiconductor elements 40B is connected to the second drive-side wiring portion 27a.
  • the plurality of second drive side connecting members 33B are arranged apart from each other in the lateral direction X, which is the same direction as the arrangement direction of the plurality of second power semiconductor elements 40B.
  • the second drive-side connecting members 33B connected to the plurality of second power semiconductor elements 40B each extend along the vertical direction Y in a plan view.
  • the second drive side detour portion 27b is arranged apart from the second drive side wiring portion 27a in the vertical direction Y.
  • the second drive-side detour portion 27b is arranged on the side opposite to the conductive layer 15A side with respect to the second drive-side wiring portion 27a in the vertical direction Y.
  • the second drive side detour portion 27b is arranged on the second substrate side surface 11b side of the first substrate 11 with respect to the second control layer 25 in the vertical direction Y.
  • the second drive side detour portion 27b is arranged so as to be adjacent to the second substrate side surface 11b of the first substrate 11.
  • the second drive side detour portion 27b extends along the lateral direction X.
  • the length of the second drive-side detour portion 27b in the lateral direction X is slightly longer than the length of the second drive-side wiring portion 27a in the lateral direction X.
  • the second drive side connecting member 33B is not connected to the second drive side detour portion 27b.
  • the second drive side connecting portion 27c connects the second drive side wiring portion 27a and the second drive side detour portion 27b. More specifically, the second drive-side connecting portion 27c includes an end portion of the first substrate 11 on the third substrate side surface 11c side of the second drive-side wiring portion 27a in the lateral direction X and a second portion in the lateral direction X. The end of the drive-side detour portion 27b on the side surface 11c side of the third substrate is connected.
  • the second drive side connecting portion 27c extends in the vertical direction Y. When viewed from the vertical direction Y, the second drive-side connecting portion 27c is the first substrate 11 in the horizontal direction X of the second power semiconductor element 40Bb on the side 11c side of the third substrate of the second power semiconductor element 40B.
  • the second drive-side connecting portion 27c is a third substrate of the first substrate 11 rather than the second control-side connecting member 32B and the second driving-side connecting member 33B connected to the second power semiconductor element 40Bb. It is arranged on the side surface 11c side.
  • the second drive side connection portion 27d is formed at the tip of the second drive side detour portion 27b.
  • the second drive-side connection portion 27d is located on the fourth substrate side surface 11d side of the first substrate 11 with respect to the second drive-side wiring portion 27a in the lateral direction X.
  • the second drive side connection portion 27d extends in the vertical direction Y.
  • the width dimension of the second drive side connection portion 27d (the dimension of the second drive side connection portion 27d in the lateral direction X) is the width dimension of the second drive side bypass portion 27b (the dimension of the second drive side bypass portion 27b in the vertical direction Y). Dimension) is larger.
  • the second drive-side connection portion 27d has an edge on the conductive layer 15A side of the second drive-side connection portion 27d in the vertical direction Y on the conductive layer 15A side of the second drive-side wiring portion 27a in the vertical direction Y. It is arranged apart from the second drive side wiring portion 27a in the horizontal direction X in a state of being aligned with the edge in the vertical direction Y.
  • the second control layer 25 extends along the lateral direction X.
  • the shape of the second control layer 25 in a plan view is a strip shape.
  • the second control layer 25 is arranged between the second drive side wiring portion 27a and the second drive side detour portion 27b.
  • the width dimension of the second control layer 25 (the dimension Y in the vertical direction of the second control layer 25) is the width dimension of the second drive side wiring portion 27a in the second drive layer 27 (second drive side wiring). It is equal to the dimension of the portion 27a in the vertical direction Y).
  • the width dimension of the second control layer 25 is equal to the width dimension of the second drive side detour portion 27b in the second drive layer 27 (the dimension of the second drive side detour portion 27b in the vertical direction Y).
  • the difference between the vertical direction Y dimension of the second control layer 25 and the vertical direction Y dimension of the second drive side wiring portion 27a in the second drive layer 27 is, for example, the second drive side wiring in the second drive layer 27. If it is within 5% of the dimension of the portion 27a in the vertical direction Y, it can be said that the width dimension of the second control layer 25 is equal to the width dimension of the second drive side wiring portion 27a in the second drive layer 27. Further, the difference between the vertical direction Y dimension of the second control layer 25 and the vertical direction Y dimension of the second drive side detour portion 27b in the second drive layer 27 is, for example, the second drive side detour portion in the second drive layer 27. If it is within 5% of the dimension of the vertical direction Y of 27b, it can be said that the width dimension of the second control layer 25 is equal to the width dimension of the second drive side bypass portion 27b in the second drive layer 27.
  • the length of the second control layer 25 in the lateral direction X is equal to the length of the second drive side wiring portion 27a in the second drive layer 27 in the lateral direction X.
  • both ends of the second control layer 25 in the horizontal direction X are aligned with both ends of the second drive side wiring portion 27a of the second drive layer 27 in the horizontal direction X.
  • the second control layer 25 is connected to the second control side connecting member 32B connected to each of the plurality of second power semiconductor elements 40B.
  • the plurality of second control side connecting members 32B are arranged apart from each other in the lateral direction X, which is the same direction as the arrangement direction of the plurality of second power semiconductor elements 40B.
  • the second control side connecting member 32B connected to the plurality of second power semiconductor elements 40B extends along the vertical direction Y in a plan view.
  • the first drive layer connecting member 94A is connected to the end of the first substrate 11 of the first drive layer 23 in the lateral direction X on the side surface 11d of the fourth substrate.
  • the second control layer 26 has a second control side wiring portion 26a, a second control side bypass portion 26b, and a second control side connecting portion 26c.
  • the second control side wiring portion 26a, the second control side bypass portion 26b, and the second control side connecting portion 26c are individually formed.
  • the second control side wiring portion 26a, the second control side bypass portion 26b, and the second control side connection portion 26d are each made of, for example, copper foil.
  • the second control side connecting portion 26c is a wire formed by wire bonding.
  • the shapes of the second control side wiring portion 26a and the second control side detour portion 26b in a plan view are strip-shaped.
  • the second control side wiring portion 26a extends along the lateral direction X.
  • the end portion 26e of the second substrate 12 on the side surface 12c side of the third substrate of the second control side wiring portion 26a in the lateral direction X is the third most of the plurality of second power semiconductor elements 40B in the lateral direction X. It is located on the third substrate side surface 12c side of the second substrate 12 with respect to the second power semiconductor element 40Bc on the substrate side surface 12c side.
  • the end portion 26f of the second substrate 12 on the side surface 12d side of the fourth substrate of the second control side wiring portion 26a in the lateral direction X is the fourth most of the plurality of second power semiconductor elements 40B in the lateral direction X. It is located on the side surface 12d of the fourth substrate of the second substrate 12 with respect to the second power semiconductor element 40Bd on the side surface 12d of the substrate.
  • the second control side connection member 32B connected to each of the plurality of second power semiconductor elements 40B is connected to the second control side wiring unit 26a.
  • the plurality of second control side connecting members 32B are arranged apart from each other in the lateral direction X, which is the same direction as the arrangement direction of the plurality of second power semiconductor elements 40B.
  • the second control side connecting member 32B connected to the plurality of second power semiconductor elements 40B extends along the vertical direction Y in a plan view.
  • the second control side detour portion 26b is arranged apart from the second control side wiring portion 26a in the vertical direction Y.
  • the second control side detour portion 26b is arranged on the side opposite to the second drive layer 28 side with respect to the second control side wiring portion 26a in the vertical direction Y.
  • the second control side detour portion 26b is arranged so as to be adjacent to the second substrate side surface 12b of the second substrate 12 in the vertical direction Y.
  • the second control side detour portion 26b extends along the lateral direction X.
  • the length of the second control side detour portion 26b in the lateral direction X is equal to the length of the second control side wiring portion 26a in the lateral direction X.
  • Both ends of the second control side detour portion 26b in the lateral direction X are aligned with both ends of the second control side wiring portion 26a in the lateral direction X.
  • the second control side connecting member 32B is not connected to the second control side detour portion 26b.
  • the second control side connecting portion 26c connects the second control side wiring portion 26a and the second control side detour portion 26b. More specifically, the second control-side connecting portion 26c includes an end portion of the second control-side wiring portion 26a of the second control-side wiring portion 26a in the lateral direction X on the side surface 12d of the fourth substrate and a second portion in the lateral direction X. The end of the control side detour portion 26b on the side surface 12d side of the fourth substrate is connected. The second control side connecting portion 26c extends in the vertical direction Y.
  • the second control side connecting portion 26c When viewed from the vertical direction Y, the second control side connecting portion 26c is the second power semiconductor element 40Bd on the fourth substrate side surface 12d side of the second substrate 12 in the lateral direction X among the plurality of second power semiconductor elements 40B. They are arranged so that they overlap. In the lateral direction X, the second control side connecting portion 26c is a side surface of the fourth substrate of the second substrate 12 rather than the second control side connecting member 32B and the second driving side connecting member 33B connected to the second power semiconductor element 40Bd. It is located on the 12d side.
  • the second drive layer 28 extends along the lateral direction X.
  • the shape of the second drive layer 28 in a plan view is a strip shape.
  • the second driving layer 28 is arranged so as to be adjacent to the conductive layer 15B.
  • the width dimension of the second drive layer 28 (the dimension Y in the vertical direction of the second drive layer 28) is the width dimension of the second control side wiring portion 26a in the second control layer 26 (second control side wiring). It is equal to the dimension of the vertical direction Y of the portion 26a).
  • the width dimension of the second drive layer 28 is equal to the width dimension of the second control side detour portion 26b in the second control layer 26 (the dimension of the second control side detour portion 26b in the vertical direction Y).
  • the difference between the vertical direction Y dimension of the second drive layer 28 and the vertical direction Y dimension of the second control side wiring portion 26a in the second control layer 26 is, for example, the second control side wiring in the second control layer 26. If it is within 5% of the dimension of the portion 26a in the vertical direction Y, it can be said that the width dimension of the second drive layer 28 is equal to the width dimension of the second control side wiring portion 26a in the second control layer 26. Further, the difference between the vertical direction Y dimension of the second drive layer 28 and the vertical direction Y dimension of the second control side detour portion 26b in the second control layer 26 is, for example, the second control side detour portion in the second control layer 26. If it is within 5% of the dimension of the vertical direction Y of 26b, it can be said that the width dimension of the second drive layer 28 is equal to the width dimension of the second control side bypass portion 26b in the second control layer 26.
  • the length of the second drive layer 28 in the lateral direction X is equal to the length of the second control side wiring portion 26a in the second control layer 26 in the lateral direction X. Both ends of the second drive layer 28 in the lateral direction X are aligned with both ends of the second control side wiring portion 26a of the second control layer 26 in the lateral direction X. Further, the length of the second drive layer 28 in the lateral direction X is equal to the length of the second control side detour portion 26b in the second control layer 26 in the lateral direction X. Both ends of the second drive layer 28 in the lateral direction X are aligned with both ends of the second control side detour portion 26b of the second control layer 26 in the lateral direction X.
  • a second drive side connecting member 33B connected to each of the plurality of second power semiconductor elements 40B of the second substrate 12 is connected to the second drive layer 28.
  • the plurality of second drive side connecting members 33B are arranged apart from each other in the lateral direction X, which is the same direction as the arrangement direction of the plurality of second power semiconductor elements 40B.
  • the second drive-side connecting member 33B connected to the plurality of second power semiconductor elements 40B extends along the vertical direction Y in a plan view.
  • the second detection terminal side connecting member 36B is connected to the second driving side detour portion 27b. More specifically, the second detection terminal side connecting member 36B is connected to the end of the second driving side detour portion 27b in the lateral direction X on the second driving side connecting portion 27d side.
  • the second drive layer connecting member 94B is connected to the second drive side connecting portion 27d. More specifically, the second drive layer connecting member 94B is connected to the end of the second drive side connecting portion 27d in the vertical direction Y on the conductive layer 15A side. Further, the second drive layer connecting member 94B is connected to the end portion of the second drive layer 28 in the lateral direction X on the side surface 12c side of the third substrate of the second substrate 12. In a plan view, the second drive layer connecting member 94B extends along the lateral direction X.
  • the second control terminal side connecting member 35B and the second control layer connecting member 93B are connected to the second control side detour portion 26b, respectively.
  • the second control terminal side connecting member 35B is connected to a portion of the second control side detour portion 26b in the lateral direction X on the side surface 12c of the third substrate of the second substrate 12.
  • the second control layer connecting member 93B is connected to the end portion 26e of the second substrate 12 on the third substrate side surface 12c side of the second control side detour portion 26b in the lateral direction X.
  • the second control layer connecting member 93B is connected to the end portion 25x of the second control layer 25 in the lateral direction X on the side surface 11d of the fourth substrate of the first substrate 11.
  • the second control layer connecting member 93B extends obliquely from the end portion 25x of the second control layer 25 toward the end portion 26e of the second control side bypass portion 26b toward the second substrate side surface 12b side of the second substrate 12. ing. As can be seen from FIG. 32, the second control layer connecting member 93B is formed so as to straddle the second driving side connecting portion 27d of the second driving layer 27.
  • control-side conductive path which is the first conductive path between the power semiconductor elements 40A and 40B and the control terminals 53A and 53B, and between the power semiconductor elements 40A and 40B and the detection terminals 54A and 54B.
  • the drive-side conductive path which is the second conductive path of the above, will be described.
  • the first control-side conductive path from the gate electrode 43 of the plurality of first power semiconductor elements 40A of the first substrate 11 to the first control terminal 53A is the first control-side connection member 32A, the first. It is composed of a control layer 21 and a first control terminal side connecting member 35A. Therefore, the first control-side conductive paths of the plurality of first power semiconductor elements 40A of the first substrate 11 become longer in order from the first power semiconductor element 40Ab toward the first power semiconductor element 40Aa. In other words, the first power semiconductor element 40Aa as the first end power semiconductor element and the second end power semiconductor element as both ends in the arrangement direction of the first power semiconductor element 40A among the plurality of first power semiconductor elements 40A.
  • the difference in the lengths of the first control-side conductive paths for each of the first power semiconductor elements 40Ab is the largest.
  • the length of the first end control side conductive path which is the first control side conductive path of the first power semiconductor element 40Aa is the longest, and the second end which is the first control side conductive path of the first power semiconductor element 40Ab.
  • the length of the control side conductive path is the shortest.
  • the first drive-side conductive path from the source electrode 42 of the plurality of first power semiconductor elements 40A of the first substrate 11 to the first detection terminal 54A includes a first drive-side connection member 33A, a first drive layer 23, and a first drive. It is composed of a layer connecting member 94A, a first driving side connecting portion 24d of the first driving layer 24, and a first detecting terminal side connecting member 36A. Therefore, the first drive-side conductive paths of the plurality of first power semiconductor elements 40A of the first substrate 11 become longer in order from the first power semiconductor element 40Aa toward the first power semiconductor element 40Ab.
  • the difference in length of the first drive-side conductive path with respect to each of the first power semiconductor elements 40Ab becomes the largest.
  • the length of the first end drive side conductive path, which is the first drive side conductive path of the first power semiconductor element 40Aa, is the shortest, and the second end, which is the first drive side conductive path of the first power semiconductor element 40Ab.
  • the length of the drive-side conductive path is the longest.
  • the first control-side conductive paths from the gate electrode 43 of the plurality of first power semiconductor elements 40A of the second substrate 12 to the first control terminal 53A are the first control-side connection member 32A, the first control layer 22, and the first control. It is composed of a layer connecting member 93A, a first control layer 21, and a first control terminal side connecting member 35A. Therefore, the first control-side conductive paths of the plurality of first power semiconductor elements 40A of the second substrate 12 become longer in order from the first power semiconductor element 40Ac toward the first power semiconductor element 40Ad. In other words, the first power semiconductor element 40Ac as the first end power semiconductor element and the second end power semiconductor element as both ends in the arrangement direction of the first power semiconductor element 40A among the plurality of first power semiconductor elements 40A.
  • the difference in length of the first control-side conductive path with respect to each of the first power semiconductor elements 40Ad is the largest.
  • the length of the first end control side conductive path which is the first control side conductive path of the first power semiconductor element 40Ac is the shortest, and the second end which is the first control side conductive path of the first power semiconductor element 40Ad.
  • the length of the control side conductive path is the longest.
  • the first drive-side conductive path from the source electrode 42 of the plurality of first power semiconductor elements 40A of the second substrate 12 to the first detection terminal 54A includes the first drive-side connection member 33A, the first drive layer 24, and the first. It is composed of a detection terminal side connecting member 36A. Therefore, the first drive-side conductive paths of the plurality of first power semiconductor elements 40A of the second substrate 12 become longer in order from the first power semiconductor element 40Ad toward the first power semiconductor element 40Ac. In other words, the first power semiconductor element 40Ac as the first end power semiconductor element and the second end power semiconductor element as both ends in the arrangement direction of the first power semiconductor element 40A among the plurality of first power semiconductor elements 40A.
  • the difference in the lengths of the first drive-side conductive paths for each of the first power semiconductor elements 40Ad is the largest.
  • the length of the first end drive side conductive path which is the first drive side conductive path of the first power semiconductor element 40Ac, is the longest, and the second end, which is the first drive side conductive path of the first power semiconductor element 40Ad.
  • the length of the drive-side conductive path is the shortest.
  • the variation in the total length of the length of the first control side conductive path and the length of the first drive side conductive path among the plurality of first power semiconductor elements 40A is reduced.
  • the first control side detour portion 21b and the first drive side detour portion 24b are formed, respectively. That is, in the power module 1B of the present embodiment, the length of the first control side conductive path, which is an example of the first conductive path, and the second conductive path are provided by the first control side bypass portion 21b and the first drive side bypass portion 24b.
  • the sum with the length of the first drive-side conductive path, which is an example, is configured to approach each other among the plurality of first power semiconductor elements 40A.
  • the total length of the length of the first end control side conductive path and the length of the first end drive side conductive path, the length of the second end control side conductive path, and the length of the second end drive side conductive path are formed, respectively, so as to reduce the variation with the total length.
  • the total length of the length of the first-end control-side conductive path and the length of the first-end drive-side conductive path is an example of the first sum described in the claims. Further, the total length of the length of the second end control side conductive path and the length of the second end drive side conductive path is an example of the second sum described in the claims. Therefore, the power module 1B of the present embodiment is configured such that the first sum and the second sum come close to each other by the first control side detour portion 21b and the first drive side detour portion 24b.
  • the second control-side conductive paths from the gate electrode 43 of the plurality of second power semiconductor elements 40B of the first substrate 11 to the second control terminal 53B are the second control-side connection members 32B and the second. It is composed of a control layer 25, a second control layer connecting member 93B, a second control side connecting portion 26d of the second control layer 26, and a second control terminal side connecting member 35B. Therefore, the second control-side conductive path, which is an example of the third conductive path related to the plurality of second power semiconductor elements 40B of the first substrate 11, is sequentially arranged from the second power semiconductor element 40Ba toward the second power semiconductor element 40Bb. become longer.
  • the second power semiconductor element 40Ba as the first end power semiconductor element and the second end power semiconductor element as both ends in the arrangement direction of the second power semiconductor element 40B among the plurality of second power semiconductor elements 40B.
  • the difference in the lengths of the second control-side conductive paths for each of the second power semiconductor elements 40Bb is the largest.
  • the length of the third end control side conductive path which is the second control side conductive path of the second power semiconductor element 40Ba is the shortest, and the fourth end which is the second control side conductive path of the second power semiconductor element 40Bb.
  • the length of the control side conductive path is the longest.
  • the second drive-side conductive path from the source electrode 42 of the plurality of second power semiconductor elements 40B of the first substrate 11 to the second detection terminal 54B includes the second drive-side connection member 33B, the second drive layer 27, and the second drive layer 27. It is composed of a detection terminal side connecting member 36B. Therefore, the second drive-side conductive path, which is an example of the fourth conductive path related to the plurality of second power semiconductor elements 40B of the first substrate 11, is sequentially arranged from the second power semiconductor element 40Bb toward the second power semiconductor element 40Ba. become longer. In other words, the second power semiconductor element 40Ba as the first end power semiconductor element and the second end power semiconductor element as both ends in the arrangement direction of the second power semiconductor element 40B among the plurality of second power semiconductor elements 40B.
  • the difference in the lengths of the second drive-side conductive paths for each of the second power semiconductor elements 40Bb is the largest.
  • the length of the third end drive side conductive path which is the second drive side conductive path of the second power semiconductor element 40Bb, is the longest, and the fourth end, which is the second drive side conductive path of the second power semiconductor element 40Bb.
  • the length of the drive-side conductive path is the shortest.
  • the second control-side conductive path from the gate electrode 43 of the plurality of second power semiconductor elements 40B of the second substrate 12 to the second control terminal 53B includes the second control-side connection member 32B, the second control layer 26, and the second control layer 26. It is composed of a control terminal side connecting member 35B. Therefore, the second control-side conductive path, which is an example of the third conductive path related to the plurality of second power semiconductor elements 40B of the second substrate 12, is sequentially arranged from the second power semiconductor element 40Bd toward the second power semiconductor element 40Bc. become longer. In other words, the second power semiconductor element 40Bc as the first end power semiconductor element and the second end power semiconductor element as both ends in the arrangement direction of the second power semiconductor element 40B among the plurality of second power semiconductor elements 40B.
  • the difference in the lengths of the second control-side conductive paths for each of the second power semiconductor elements 40Bd is the largest.
  • the length of the third end control side conductive path which is the second control side conductive path of the second power semiconductor element 40Bc is the longest, and the fourth end which is the second control side conductive path of the second power semiconductor element 40Bd.
  • the length of the control side conductive path is the shortest.
  • the second drive-side conductive path from the source electrode 42 of the plurality of second power semiconductor elements 40B of the second substrate 12 to the second detection terminal 54B includes a second drive-side connection member 33B, a second drive layer 28, and a second drive. It is composed of a layer connecting member 94B, a second driving side connecting portion 27d of the second driving layer 27, and a second detection terminal side connecting member 36B. Therefore, the second drive-side conductive path, which is an example of the fourth conductive path related to the plurality of second power semiconductor elements 40B of the second substrate 12, is sequentially arranged from the second power semiconductor element 40Bc toward the second power semiconductor element 40Bd. become longer.
  • the difference in the lengths of the second drive-side conductive paths for each of the second power semiconductor elements 40Bd is the largest.
  • the length of the third end drive side conductive path which is the second drive side conductive path of the second power semiconductor element 40Bc is the shortest, and the fourth end which is the second drive side conductive path of the second power semiconductor element 40Bd.
  • the length of the drive-side conductive path is the longest.
  • the variation in the total length of the length of the second control side conductive path and the length of the second drive side conductive path among the plurality of second power semiconductor elements 40B is reduced.
  • the second control side detour portion 26b and the second drive side detour portion 27b are formed, respectively. That is, in the power module 1B of the present embodiment, the length of the second control side conductive path, which is an example of the third conductive path, and the fourth conductive path are provided by the second control side bypass portion 26b and the second drive side bypass portion 27b.
  • the sum with the length of the second drive-side conductive path, which is an example, is configured to approach each other among the plurality of second power semiconductor elements 40B.
  • the total length of the length of the third end control side conductive path and the length of the third end drive side conductive path, the length of the fourth end control side conductive path, and the length of the fourth end drive side conductive path are formed so as to reduce the variation with the total length.
  • the total length of the length of the conductive path on the third end control side and the length of the conductive path on the third end drive side is an example of the third sum described in the claims. Further, the total length of the length of the fourth end control side conductive path and the length of the fourth end drive side conductive path is an example of the fourth sum described in the claims. Therefore, the power module 1B of the present embodiment is configured such that the third sum and the fourth sum come close to each other by the second control side detour portion 26b and the second drive side detour portion 27b.
  • the first control side connecting portion 21c of the first control layer 21 is made of a wire. Further, the first drive side connecting portion 24c of the first drive layer 24 is made of a wire. According to this configuration, since it is possible to straddle other wiring provided on the substrate 10, the degree of freedom in arranging the first control side connecting portion 21c and the first driving side connecting portion 24c is increased. Therefore, it becomes easy to design the layout of each of the first control layer 21 and the first drive layer 24.
  • FIG. 33 shows a three-phase AC inverter 200 configured by using power modules 1A and 1B.
  • the power module 1A constituting the U-phase inverter, the power module 1A constituting the V-phase inverter, and the power module 1A constituting the W-phase inverter are connected in parallel to each other.
  • the three-phase AC inverter 200 has a configuration in which a SiC MOSFET is applied as a power semiconductor element 40 and a snubber capacitor C is connected between the power supply terminal PL and the ground terminal NL.
  • the three-phase AC inverter 200 further includes a diode connected to the IGBT in antiparallel.
  • the value of the surge voltage Ldi / dt changes depending on the value of the inductance L, but this surge voltage Ldi / dt is superimposed on the power supply E.
  • This surge voltage Ldi / dt can be absorbed by the snubber capacitor C connected between the power supply terminal PL and the ground terminal NL.
  • FIG. 34 shows a three-phase AC inverter 210 configured by using the power modules 1A and 1B.
  • the three-phase AC inverter 210 includes a power module unit 212 connected to the gate driver 211, a power supply or storage battery 213, and a converter 214, and controls the drive of the three-phase AC motor unit 215.
  • a U-phase inverter, a V-phase inverter, and a W-phase inverter are connected to the power module unit 212 corresponding to the U-phase, V-phase, and W-phase of the three-phase AC motor unit 215.
  • the gate driver 211 includes the gate electrode 43 of the first power semiconductor element group 40AT of the power module 1A constituting the U-phase inverter, the gate electrode 43 of the second power semiconductor element group 40BT, and the power module 1A constituting the V-phase inverter.
  • the gate driver 211 includes the source electrode 42 of the first power semiconductor element group 40AT of the power module 1A constituting the U-phase inverter, the source electrode 42 of the second power semiconductor element group 40BT, and the power module 1A constituting the V-phase inverter.
  • the power module unit 212 is connected between the positive terminal (+) P and the negative terminal (-) N of the converter 214 to which the power supply or the storage battery (E) 213 is connected, and constitutes a U-phase inverter.
  • a freewheel diode 216 is connected in antiparallel between the source electrode 42 and the drain electrode 41 of each power semiconductor element group 40AT and 40BT of each phase inverter.
  • Each of the above embodiments is an example of possible embodiments of the power module according to the present disclosure, and is not intended to limit the embodiments.
  • the power module according to the present disclosure may take a form different from the form exemplified in each of the above-described embodiments.
  • An example thereof is a form in which a part of the configuration of each of the above embodiments is replaced, changed, or omitted, or a new configuration is added to each of the above embodiments.
  • the parts common to each of the above embodiments are designated by the same reference numerals as those of the above embodiments, and the description thereof will be omitted.
  • the first control layer 21 and the first drive layer 23 can be replaced, and the first control layer 22 and the first drive layer 24 can be replaced.
  • the first control layer 21 in the first substrate 11, the first control layer 21 is arranged so as to be adjacent to the first mounting layer 13A in the vertical direction Y, and the first drive layer 23 is the first. It is arranged on the side opposite to the first mounting layer 13A with respect to the control layer 21.
  • the first control layer 21 extends in the lateral direction X.
  • the shape of the first control layer 21 is the same as the shape of the first drive layer 23 of the first embodiment.
  • a first control-side connecting member 32A connected to each first power semiconductor element 40A of the first substrate 11 is connected to the first control layer 21.
  • the shape of the first drive layer 23 is the same as the shape of the first control layer 21 of the first embodiment.
  • the first drive layer 23 includes a first drive side wiring portion 23a, a first drive side bypass portion 23b, a first drive side connection portion 23c, and a first drive side connection portion 23d.
  • the first drive layer 23 is a single member in which the first drive side wiring portion 23a, the first drive side bypass portion 23b, the first drive side connection portion 23c, and the first drive side connection portion 23d are integrally formed. ..
  • the first drive-side detour portion 23b is arranged on the side opposite to the first control layer 21 with respect to the first drive-side wiring portion 23a.
  • a first drive-side connection member 33A connected to each first power semiconductor element 40A of the first substrate 11 is connected to the first drive-side wiring portion 23a of the first drive layer 23. As shown in FIG. 35, the first drive side connecting member 33A connected to each first power semiconductor element 40A of the first substrate 11 is not connected to the first drive side bypass portion 23b.
  • the first detection terminal side connection member 36A and the first drive layer connection member 94A are connected to the first drive side connection unit 23d.
  • the first control layer 22 is arranged so as to be adjacent to the first mounting layer 13B in the vertical direction Y, and the first drive layer 24 is the first with respect to the first control layer 22. It is arranged on the opposite side of the mounting layer 13B.
  • the shape of the first control layer 22 is the same as the shape of the first drive layer 24 of the first embodiment.
  • the first control layer 22 includes a first control side wiring unit 22a, a first control side bypass unit 22b, a first control side connection unit 22c, and a first control side connection unit 22d.
  • the first control layer 22 is a single member in which the first control side wiring portion 22a, the first control side bypass portion 22b, the first control side connection portion 22c, and the first control side connection portion 22d are integrally formed. .. In the vertical direction Y, the first control side detour portion 22b is arranged on the side opposite to the first control side wiring portion 22a with respect to the first drive layer 24.
  • a first control side connection member 32A connected to each first power semiconductor element 40A of the second substrate 12 is connected to the first control side wiring portion 22a. As shown in FIG. 35, the first control side connecting member 32A connected to each first power semiconductor element 40A of the second substrate 12 is not connected to the first control side detour portion 22b.
  • a first control terminal side connection member 35A and a first control layer connection member 93A are connected to the first control side connection unit 22d. In a plan view, the first control layer connecting member 93A extends in the lateral direction X.
  • the shape of the first drive layer 24 is the same as the shape of the first control layer 22 of the first embodiment.
  • the first drive layer 24 extends in the lateral direction X.
  • the first drive layer 24 is arranged between the first control side wiring portion 22a and the first control side detour portion 22b.
  • the first drive layer connecting member 94A is connected to the end of the second substrate 12 on the side surface 12c side of the third substrate in the first drive layer 24 in the lateral direction X. In a plan view, the first drive layer connecting member 94A extends in the lateral direction X.
  • the arrangement positions of the first control terminal 53A and the first detection terminal 54A in the lateral direction X may be reversed from those of the first embodiment. As a result, it is possible to prevent the first control terminal side connecting member 35A and the first detection terminal side connecting member 36A from intersecting each other in a plan view.
  • the second control layer 25 and the second drive layer 27 can be replaced, and the second control layer 26 and the second drive layer 28 can be replaced.
  • the second control layer 25 in the first substrate 11, the second control layer 25 is arranged so as to be adjacent to the conductive layer 15A in the vertical direction Y, and the second drive layer 27 is the second control layer. It is arranged on the side opposite to the conductive layer 15A with respect to 25.
  • the shape of the second control layer 25 is the same as the shape of the second drive layer 27 of the first embodiment.
  • the second control layer 25 includes a second control side wiring unit 25a, a second control side bypass unit 25b, a second control side connection unit 25c, and a second control side connection unit 25d.
  • the second control layer 25 is a single member in which the second control side wiring portion 25a, the second control side bypass portion 25b, the second control side connection portion 25c, and the second control side connection portion 25d are integrally formed. ..
  • the second control side detour portion 25b is arranged on the side opposite to the second control side wiring portion 25a with respect to the second drive layer 27.
  • a second control side connection member 32B connected to each second power semiconductor element 40B of the first substrate 11 is connected to the second control side wiring portion 25a. As shown in FIG. 36, the second control side connecting member 32B connected to each second power semiconductor element 40B of the first substrate 11 is not connected to the second control side detour portion 25b. A second control terminal side connecting member 35B and a second control layer connecting member 93B are connected to the second control side connecting portion 25d.
  • the shape of the second drive layer 27 is the same as the shape of the second control layer 25 of the first embodiment.
  • the second drive layer 27 extends in the lateral direction X.
  • the second drive layer 27 is arranged between the second control side wiring portion 25a and the second control side detour portion 25b in the second control layer 25.
  • the second drive layer connecting member 94B is connected to the end of the first substrate 11 on the side surface 11d of the fourth substrate of the second drive layer 27 in the lateral direction X.
  • the second control layer 26 is arranged so as to be adjacent to the conductive layer 15B in the vertical direction Y, and the second drive layer 28 is arranged with the conductive layer 15B with respect to the second control layer 26. Is located on the opposite side.
  • the shape of the second drive layer 28 is the same as the shape of the second control layer 26 of the first embodiment.
  • the second drive layer 28 has a second drive side wiring portion 28a, a second drive side bypass portion 28b, a second drive side connection portion 28c, and a second drive side connection portion 28d.
  • the second drive layer 28 is a single member in which the second drive side wiring portion 28a, the second drive side bypass portion 28b, the second drive side connection portion 28c, and the second drive side connection portion 28d are integrally formed. ..
  • the second drive-side detour portion 28b is arranged on the side opposite to the second control layer 26 with respect to the second drive-side wiring portion 28a.
  • a second drive-side connection member 33B connected to each second power semiconductor element 40B of the second substrate 12 is connected to the second drive-side wiring portion 28a. As shown in FIG. 36, the second drive side connecting member 33B connected to each of the second power semiconductor elements 40B of the second substrate 12 is not connected to the second drive side bypass portion 28b.
  • a second detection terminal side connection member 36B and a second drive layer connection member 94B are connected to the second drive side connection portion 28d. In a plan view, the second drive layer connecting member 94B extends in the lateral direction X.
  • the shape of the second control layer 26 is the same as the shape of the second drive layer 28 of the first embodiment.
  • the second control layer 26 extends in the lateral direction X.
  • the second control layer 26 is arranged between the second drive side wiring portion 28a and the second drive side detour portion 28b.
  • a second control layer connecting member 93B is connected to the end of the second substrate 12 on the side surface 12c of the third substrate of the second driving layer 28 in the lateral direction X.
  • the second control layer connecting member 93B extends in the lateral direction X.
  • the arrangement positions of the second control terminal 53B and the second detection terminal 54B in the lateral direction X may be reversed from those in the first embodiment. As a result, it is possible to prevent the second control terminal side connecting member 35B and the second detection terminal side connecting member 36B from intersecting each other in a plan view.
  • the first control layer 21 and the first drive layer 23 can be replaced, and the first control layer 22 and the first drive layer 24 can be replaced.
  • the first control layer 21 in the first substrate 11, the first control layer 21 is arranged so as to be adjacent to the first mounting layer 13A in the vertical direction Y, and the first drive layer 23 is the first. It is arranged on the side opposite to the first mounting layer 13A with respect to the control layer 21.
  • the first control layer 21 extends in the lateral direction X.
  • the shape of the first control layer 21 is the same as the shape of the first drive layer 23 of the second embodiment.
  • a first control-side connecting member 32A connected to each first power semiconductor element 40A of the first substrate 11 is connected to the first control layer 21.
  • the shape of the first drive layer 23 is the same as the shape of the first control layer 21 of the second embodiment.
  • the first drive layer 23 has a first drive side wiring portion 23a, a first drive side bypass portion 23b, and a first drive side connection portion 23c.
  • the first drive-side wiring portion 23a, the first drive-side bypass portion 23b, and the first drive-side connecting portion 23c are individually formed.
  • the first drive-side wiring portion 23a and the first drive-side bypass portion 23b are each made of, for example, copper foil.
  • the first drive-side connecting portion 23c is, for example, a wire made of wire bonding.
  • the first drive-side detour portion 23b is arranged on the side opposite to the first control layer 21 with respect to the first drive-side wiring portion 23a.
  • a first drive-side connection member 33A connected to each first power semiconductor element 40A of the first substrate 11 is connected to the first drive-side wiring portion 23a of the first drive layer 23.
  • the first drive-side connecting member 33A connected to each first power semiconductor element 40A of the first substrate 11 is not connected to the first drive-side bypass portion 23b.
  • the first detection terminal side connection member 36A and the first drive layer connection member 94A are connected to the first drive side connection unit 23d.
  • the first control layer 22 is arranged so as to be adjacent to the first mounting layer 13B in the vertical direction Y, and the first drive layer 24 is the first with respect to the first control layer 22. It is arranged on the opposite side of the mounting layer 13B.
  • the shape of the first control layer 22 is the same as the shape of the first drive layer 24 of the first embodiment.
  • the first control layer 22 includes a first control side wiring unit 22a, a first control side bypass unit 22b, a first control side connection unit 22c, and a first control side connection unit 22d.
  • the first control side wiring unit 22a, the first control side detour unit 22b, the first control side connection unit 22c, and the first control side connection unit 22d are individually formed, and the first control side detour unit 22b and the first control side detour unit 22b. 1
  • the control side connection portion 22d is integrally formed.
  • the first control side wiring portion 22a, the first control side bypass portion 22b, and the first control side connection portion 22d are each made of, for example, copper foil.
  • the first control side connecting portion 22c is, for example, a wire made of wire bonding.
  • the first control side detour portion 22b is arranged on the side opposite to the first control side wiring portion 22a with respect to the first drive layer 24.
  • a first control side connection member 32A connected to each first power semiconductor element 40A of the second substrate 12 is connected to the first control side wiring portion 22a.
  • the first control side connecting member 32A connected to each first power semiconductor element 40A of the second substrate 12 is not connected to the first control side detour portion 22b.
  • a first control terminal side connection member 35A and a first control layer connection member 93A are connected to the first control side connection unit 22d. In a plan view, the first control layer connecting member 93A extends in the lateral direction X.
  • the shape of the first drive layer 24 is the same as the shape of the first control layer 22 of the first embodiment.
  • the first drive layer 24 extends in the lateral direction X.
  • the first drive layer 24 is arranged between the first control side wiring portion 22a and the first control side detour portion 22b.
  • the first drive layer connecting member 94A is connected to the end of the second substrate 12 on the side surface 12c side of the third substrate in the first drive layer 24 in the lateral direction X.
  • the arrangement positions of the first control terminal 53A and the first detection terminal 54A in the lateral direction X may be reversed from those of the first embodiment. As a result, it is possible to prevent the first control terminal side connecting member 35A and the first detection terminal side connecting member 36A from intersecting each other in a plan view.
  • the second control layer 25 and the second drive layer 27 can be replaced, and the second control layer 26 and the second drive layer 28 can be replaced.
  • the second control layer 25 in the first substrate 11, the second control layer 25 is arranged so as to be adjacent to the conductive layer 15A in the vertical direction Y, and the second drive layer 27 is the second control layer. It is arranged on the side opposite to the conductive layer 15A with respect to 25.
  • the shape of the second control layer 25 is the same as the shape of the second drive layer 27 of the second embodiment.
  • the second control layer 25 includes a second control side wiring unit 25a, a second control side bypass unit 25b, a second control side connection unit 25c, and a second control side connection unit 25d.
  • the second control side wiring portion 25a, the second control side bypass portion 25b, and the second control side connection portion 25c are individually formed, and the second control side bypass portion 25b and the second control side connection portion 25d are integrally formed. It is formed.
  • the second control side detour portion 25b is arranged on the side opposite to the second control side wiring portion 25a with respect to the second drive layer 27.
  • a second control side connection member 32B connected to each second power semiconductor element 40B of the first substrate 11 is connected to the second control side wiring portion 25a. As shown in FIG. 38, the second control side connecting member 32B connected to each second power semiconductor element 40B of the first substrate 11 is not connected to the second control side detour portion 25b.
  • a second control terminal side connecting member 35B and a second control layer connecting member 93B are connected to the second control side connecting portion 25d.
  • the shape of the second drive layer 27 is the same as the shape of the second control layer 25 of the second embodiment.
  • the second drive layer 27 extends in the lateral direction X.
  • the second drive layer 27 is arranged between the second control side wiring portion 25a and the second control side detour portion 25b in the second control layer 25.
  • the second drive layer connecting member 94B is connected to the end of the first substrate 11 on the side surface 11d of the fourth substrate of the second drive layer 27 in the lateral direction X.
  • the second control layer 26 is arranged so as to be adjacent to the conductive layer 15B in the vertical direction Y, and the second drive layer 28 is arranged with the conductive layer 15B with respect to the second control layer 26. Is located on the opposite side.
  • the shape of the second drive layer 28 is the same as the shape of the second control layer 26 of the second embodiment.
  • the second drive layer 28 has a second drive side wiring portion 28a, a second drive side bypass portion 28b, and a second drive side connecting portion 28c.
  • the second drive-side wiring portion 28a, the second drive-side bypass portion 28b, and the second drive-side connecting portion 28c are individually formed.
  • the second drive-side detour portion 28b is arranged on the side opposite to the second control layer 26 with respect to the second drive-side wiring portion 28a.
  • a second drive-side connection member 33B connected to each second power semiconductor element 40B of the second substrate 12 is connected to the second drive-side wiring portion 28a. As shown in FIG.
  • the second drive side connecting member 33B connected to each of the second power semiconductor elements 40B of the second substrate 12 is not connected to the second drive side bypass portion 28b.
  • a second detection terminal side connection member 36B and a second drive layer connection member 94B are connected to the second drive side connection portion 28d.
  • the shape of the second control layer 26 is the same as the shape of the second drive layer 28 of the second embodiment.
  • the second control layer 26 extends in the lateral direction X.
  • the second control layer 26 is arranged between the second drive side wiring portion 28a and the second drive side detour portion 28b.
  • a second control layer connecting member 93B is connected to the end of the second substrate 12 on the side surface 12c of the third substrate of the second driving layer 28 in the lateral direction X.
  • the second control layer connecting member 93B extends in the lateral direction X.
  • the arrangement positions of the second control terminal 53B and the second detection terminal 54B in the lateral direction X may be reversed from those in the first embodiment. As a result, it is possible to prevent the second control terminal side connecting member 35B and the second detection terminal side connecting member 36B from intersecting each other in a plan view.
  • the first control layer 21 may have a first control side connection portion 21d as in the first embodiment.
  • the first control side connection portion 21d is formed at the end portion of the first control side bypass portion 21b in the lateral direction X on the side surface 11d of the fourth substrate of the first substrate 11.
  • the length of the wiring portion 21a on the first control side of the first control layer 21 in the lateral direction X is shortened.
  • the first control side connecting portion 21d can form the first control layer connecting member 93A so as to extend along the lateral direction X in a plan view.
  • the second control layer 26 may have a second control side connection unit 26d as in the first embodiment.
  • the second control side connection portion 26d is formed at the end portion of the second control side bypass portion 26b in the lateral direction X on the side surface 12c side of the third substrate of the second substrate 12.
  • the length of the second control side wiring portion 26a of the second control layer 26 in the lateral direction X is shortened.
  • the second control side connecting portion 26d can be formed so that the second control layer connecting member 93B extends along the lateral direction X in a plan view.
  • the first control side connecting portion 21c of the first control layer 21 may be formed of a strip-shaped thin plate instead of the wire.
  • the material of the strip-shaped thin plate Cu or Cu alloy, or Al or Al alloy is used.
  • the first drive side connecting portion 24c of the first drive layer 24 may be formed of a strip-shaped thin plate instead of the wire.
  • the material of the strip-shaped thin plate Cu or Cu alloy, or Al or Al alloy is used.
  • the second control side connecting portion 26c of the second control layer 26 may be formed of a strip-shaped thin plate instead of the wire.
  • the material of the strip-shaped thin plate Cu or Cu alloy, or Al or Al alloy is used.
  • the second drive side connecting portion 27c of the second drive layer 27 may be formed of a strip-shaped thin plate instead of the wire.
  • the material of the strip-shaped thin plate Cu or Cu alloy, or Al or Al alloy is used.
  • At least one of the first element connecting member 31A and the second element connecting member 31B may be composed of one or a plurality of wires.
  • at least one of the connecting members 90A to 90C may be composed of one or a plurality of wires.
  • the configuration of the power semiconductor element 40 (40A, 40B) can be arbitrarily changed.
  • a source electrode 42 and a gate electrode 43 are formed on the element main surface 40s of the first power semiconductor element 40A.
  • the source electrode 42 is formed over most of the element main surface 40s.
  • the source electrode 42 includes a first source electrode 42D and a second source electrode 42E.
  • the first source electrode 42D and the second source electrode 42E are arranged apart from each other in the lateral direction X.
  • the gate electrode 43 is arranged in the recess 42x formed in the source electrode 42.
  • the first drive side connecting member 33A is connected to the second source electrode 42E.
  • the first drive side connecting member 33A may be connected to the first source electrode 42D.
  • the second power semiconductor element 40B can also be changed as shown in FIG. 39.
  • either the first output terminal 52A or the second output terminal 52B may be omitted.
  • the first substrate 11 and the second substrate 12 may be integrally formed as the substrate 10.
  • the connecting members 90A to 90C are omitted.
  • the first control layer 21 and the first control layer 22 may be integrated.
  • the first control layer connecting member 93A is omitted.
  • the first drive layer 23 and the first drive layer 24 may be integrated.
  • the first drive layer connecting member 94A is omitted.
  • the second control layer 25 and the second control layer 26 may be integrated.
  • the second control layer connecting member 93B is omitted.
  • the second drive layer 27 and the second drive layer 28 may be integrated.
  • the second drive layer connecting member 94B is omitted.
  • any one of the first substrate 11 and the second substrate 12 may be omitted from the substrate 10.
  • the first mounting layer 13B, the second mounting layer 14B, the conductive layer 15B, the first control layer 22, the first drive layer 24, the second control layer 26, and the second drive The power semiconductor elements 40A and 40B of the layer 28 and the second substrate 12 are mainly omitted.
  • the first substrate 11 is omitted from the substrate 10
  • the power semiconductor elements 40A and 40B of the two drive layers 27 and the first substrate 11 are mainly omitted.
  • the power supply current terminal 55 may be omitted.
  • the power supply current detection side connection member 34 is omitted.
  • the thermistor 17 may be omitted.
  • the thermistor mounting layer 16, the pair of temperature detection terminals 56, and the pair of thermistor-side connecting members 37 may be omitted.
  • the power module includes one substrate, a mounting layer, a conductive layer, a control layer, and a driving layer arranged on the main surface of the substrate, and a plurality of power semiconductors arranged on the mounting layer.
  • the configuration may include an element, a control terminal, and a detection terminal.
  • a detour portion is formed on at least one of the control layer and the drive layer so that the total length of the length of the control side conductive path and the length of the drive side conductive path in the plurality of power semiconductor elements approaches each other.
  • a substrate having an electrically insulating property having a substrate main surface and a substrate back surface facing opposite sides in the thickness direction.
  • the conductive mounting layer, control layer, and drive layer formed on the main surface of the substrate, respectively,
  • Power semiconductor devices with A control-side connecting member that connects the control electrode and the control layer, A drive-side connecting member that connects the second drive electrode and the drive layer, A control terminal that is electrically connected to the control layer, A detection terminal that is electrically connected to the drive layer, It is a power module equipped with
  • the power semiconductor element is one of a plurality of power semiconductor elements provided on the mounting layer in a state of being arranged in one direction when viewed from the thickness direction.
  • the control-side connecting member is one of a plurality of control-side connecting members corresponding to one of the plurality of power semiconductor elements.
  • the drive-side connection member is one of a plurality of drive-side connection members corresponding to one of the plurality of power semiconductor elements.
  • the path between the control electrode and the control terminal is a first conductive path
  • the path between the second drive electrode and the detection terminal is a second conductive path.
  • At least one of the control layer and the drive layer has a detour portion that bypasses the sum of the length of the first conductive path and the length of the second conductive path so as to approach each other among the plurality of power semiconductor elements. Power module.
  • a substrate having an electrically insulating property having a substrate main surface and a substrate back surface facing opposite sides in the thickness direction.
  • the conductive mounting layer, control layer, and drive layer formed on the main surface of the substrate, respectively,
  • a plurality of power semiconductor elements mounted on the mounting layer in a state of being arranged in one direction when viewed from the thickness direction.
  • a plurality of control-side connecting members that connect the control electrodes of the plurality of power semiconductor elements and the control layer, and are arranged in the same direction as the arrangement direction of the plurality of power semiconductor elements.
  • a plurality of drive-side connecting members that connect the second drive electrode of the plurality of power semiconductor elements and the drive layer, and are arranged in the same direction as the arrangement direction of the plurality of power semiconductor elements.
  • a control terminal that is electrically connected to the control layer A detection terminal that is electrically connected to the drive layer, It is a power module equipped with
  • the plurality of power semiconductor elements include a first-end power semiconductor element and a second-end power semiconductor element located at both ends in the array direction.
  • the path between the control electrode and the control terminal of the first end power semiconductor element is a first control side conductive path, and the path between the second drive electrode and the detection terminal of the first end power semiconductor element is the first.
  • the drive-side conductive path is defined, and the sum of the length of the first control-side conductive path and the length of the first drive-side conductive path is defined as the first sum.
  • the path between the control electrode and the control terminal of the second end power semiconductor element is a second control side conductive path, and the path between the second drive electrode and the detection terminal of the second end power semiconductor element is the second.
  • the drive side conductive path is used and the sum of the length of the second control side conductive path and the length of the second drive side conductive path is the second sum, it is assumed.
  • At least one of the control layer and the drive layer is a power module having a detour portion that bypasses a conductive path so that the first sum and the second sum approach each other.
  • the control layer and the drive layer each have a wiring portion extending in the first direction.
  • At least one of the control layer and the drive layer has a connecting portion that connects the bypass portion and the wiring portion.
  • At least one of the control layer and the drive layer has a connecting portion that connects the bypass portion and the wiring portion.
  • control layer has the detour portion and The power module according to Appendix 6, wherein the bypass portion is arranged on the side opposite to the drive layer with respect to the wiring portion of the control layer.
  • the drive layer has the detour portion and The power module according to Appendix 6, wherein the detour portion is arranged on the side opposite to the mounting layer with respect to the control layer.
  • control terminal and the control layer are electrically connected by a control terminal side connecting member.
  • the power module according to any one of Supplementary note 1 to 10, wherein the detection terminal and the drive layer are electrically connected by a detection terminal side connecting member.
  • Appendix 12 The power module according to Appendix 11, wherein the control layer has a detour portion and a first connection portion formed at the tip end portion of the detour portion and to which the control terminal side connecting member is connected.
  • the substrate has a first substrate and a second substrate.
  • the mounting layer, the control layer, and the driving layer are arranged on the main surface of the first substrate and the main surface of the second substrate, respectively.
  • the plurality of power semiconductor elements are arranged in the one direction in the mounting layer of the first substrate and the mounting layer of the second substrate, respectively.
  • the first substrate and the second substrate are arranged so as to be separated from each other in the one direction.
  • the mounting layer of the first substrate and the mounting layer of the second substrate are electrically connected by a mounting layer connecting member.
  • the control layer of the first substrate and the control layer of the second substrate are electrically connected by a control layer connecting member.
  • the drive layer of the first substrate and the drive layer of the second substrate are electrically connected by a drive layer connecting member.
  • One of the control layer and the drive layer of the first substrate has the bypass portion.
  • the power module according to any one of Supplementary note 1 to 13, wherein the control layer and the other of the drive layer of the second substrate have the bypass portion.
  • the power semiconductor element is made of SiC MOSFET.
  • the power module according to any one of Supplementary note 1 to 15, wherein the first drive electrode is a drain electrode, the second drive electrode is a source electrode, and the control electrode is a gate electrode.
  • a substrate having an electrically insulating property having a substrate main surface and a substrate back surface facing opposite sides in the thickness direction.
  • a first power semiconductor device having a drive electrode and a first element main surface on which a control electrode is formed, A second element mounted on the second mounting layer and formed with a first drive electrode electrically connected to the output terminal, and a second element electrically connected to the second input terminal.
  • a second power semiconductor device having two drive electrodes and a second element main surface on which control electrodes are formed, and A first control-side connecting member that connects the control electrode of the first power semiconductor element and the first control layer, A first drive-side connecting member that connects the second drive electrode of the first power semiconductor element and the first drive layer, A second control-side connecting member that connects the control electrode of the second power semiconductor element and the second control layer, A second drive side connecting member that connects the second drive electrode of the second power semiconductor element and the second drive layer, and A first control terminal electrically connected to the first control layer, A second control terminal electrically connected to the second control layer, A first detection terminal that is electrically connected to the first drive layer, A second detection terminal that is electrically connected to the second drive layer, It is a power module equipped with The first power semiconductor element is one of a plurality of first power semiconductor elements provided on the first mounting layer in a state of being arranged in one direction when viewed from the thickness direction.
  • the first control-side connecting member is one of a plurality of first control-side connecting members corresponding to one of the plurality of first power semiconductor elements.
  • the first drive-side connection member is one of a plurality of first drive-side connection members corresponding to one of the plurality of first power semiconductor elements.
  • the path between the control electrode of the first power semiconductor element and the first control terminal is a first conductive path, and the path between the second drive electrode of the first power semiconductor element and the first detection terminal is a second conductive path. age, At least one of the first control layer and the first drive layer is such that the sum of the length of the first conductive path and the length of the second conductive path approaches each other among the plurality of first power semiconductor elements.
  • a power module having a first detour to detour.
  • a substrate having an electrically insulating property having a substrate main surface and a substrate back surface facing opposite sides in the thickness direction.
  • a plurality of first powers having a drive electrode and a first element main surface on which a control electrode is formed and mounted on the first mounting layer in a state of being arranged in one direction when viewed from the thickness direction.
  • a plurality of second power semiconductor elements having two drive electrodes and a second element main surface on which control electrodes are formed and mounted on the second mounting layer in a state of being arranged in the one direction.
  • a plurality of first control side connections that connect the control electrodes of the plurality of first power semiconductor elements and the first control layer, and are arranged in the same direction as the arrangement direction of the plurality of first power semiconductor elements.
  • Members and A plurality of first drives that connect the second drive electrodes of the plurality of first power semiconductor elements and the first drive layer and are arranged in the same direction as the arrangement direction of the plurality of first power semiconductor elements.
  • the plurality of first power semiconductor elements include a first end power semiconductor element and a second end power semiconductor element located at both ends in the arrangement direction of the plurality of first power semiconductor elements.
  • the path between the control electrode and the first control terminal of the first-end power semiconductor element is defined as the first-end control-side conductive path, and between the second drive electrode and the first detection terminal of the first-end power semiconductor element.
  • Is the first end drive side conductive path, and the sum of the length of the first end control side conductive path and the length of the first end drive side conductive path is the first sum.
  • the path between the control electrode and the first control terminal of the second end power semiconductor element is defined as the second end control side conductive path, and between the second drive electrode and the first detection terminal of the second end power semiconductor element.
  • Is the second end drive side conductive path, and the sum of the length of the second end control side conductive path and the length of the second end drive side conductive path is the second sum.
  • At least one of the first control layer and the first drive layer is a power module having a first detour portion that bypasses a conductive path so that the first sum and the second sum approach each other.
  • the control voltage to the control electrode of the first power semiconductor element since the voltage between the first control terminal and the first detection terminal is applied to the control electrode of the first power semiconductor element as a control voltage, the control voltage to the control electrode of the first power semiconductor element.
  • the application timing of is the sum of the inductance value between the control electrode and the first control terminal of the first power semiconductor element and the inductance value between the second drive electrode and the first detection terminal of the first power semiconductor element. It is determined according to the inductance value.
  • the inductance value between the control electrode and the first control terminal of the first power semiconductor element is mainly determined by the length of the conductive path between the control electrode and the first control terminal of the first power semiconductor element, and is determined by the length of the conductive path between the control electrode and the first control terminal of the first power semiconductor element.
  • the inductance value between the second drive electrode and the first detection terminal is mainly determined by the length of the conductive path between the second drive electrode and the first detection terminal of the first power semiconductor element. Therefore, the total length of the length of the conductive path between the control electrode and the first control terminal of the first power semiconductor element and the length of the conductive path between the second drive electrode and the first detection terminal of the first power semiconductor element. By suppressing the variation among the plurality of first power semiconductor elements, it is possible to suppress the variation in the total inductance value in the plurality of first power semiconductor elements.
  • the length of the conductive path between the first control electrode and the first control terminal and the variation of the conductive path between the second drive electrode and the first detection terminal are both at both ends in the arrangement direction of the plurality of first power semiconductor elements, respectively. It is considered to be the maximum among the first power semiconductor elements (first end power semiconductor element and second end power semiconductor element).
  • the first detour portion is the sum of the length of the first-end control-side conductive path and the length of the first-end drive-side conductive path of the first-end power semiconductor element.
  • the second sum which is the sum of the length of the second-end control-side conductive path and the length of the second-end drive-side conductive path of the second-end power semiconductor element, is configured to approach each other.
  • the second mounting layer is arranged between the first mounting layer and the conductive layer.
  • the first control layer and the first drive layer are respectively arranged on the opposite side of the first mounting layer from the second mounting layer.
  • the first control layer and the first drive layer each have a first wiring portion extending in the first direction.
  • At least one of the first control layer and the first drive layer has a first connecting portion that connects the first detour portion and the first wiring portion.
  • At least one of the first control layer and the first drive layer has a first connecting portion that connects the first detour portion and the first wiring portion.
  • the first drive layer is arranged so as to be adjacent to the first mounting layer.
  • the power module according to any one of Supplementary note 17 to 22, wherein the first control layer is arranged on the side opposite to the first mounting layer with respect to the first drive layer.
  • the first control layer has the first detour portion.
  • the first drive layer has the first detour portion.
  • the first control terminal and the first control layer are electrically connected by a connecting member on the first control terminal side.
  • the power module according to any one of Supplementary note 17 to 26, wherein the first detection terminal and the first drive layer are electrically connected by a connection member on the first detection terminal side.
  • the first control layer has the first detour portion and the first connection portion formed at the tip end portion of the first detour portion and to which the first control terminal side connecting member is connected. Power module.
  • the first drive layer has a first detour portion and a second connection portion formed at the tip end portion of the first detour portion and to which the first detection terminal side connecting member is connected. Power module.
  • the substrate has a first substrate and a second substrate.
  • the first control layer, the second control layer, the first drive layer, the second drive layer, the first mounting layer, and the first mounting layer are on the main surface of the first substrate and the second substrate, respectively.
  • 2 mounting layers and the conductive layer are arranged.
  • the plurality of first power semiconductor elements are arranged apart from each other in the one direction in the first mounting layer of the first substrate and the first mounting layer of the second substrate, respectively.
  • the plurality of second power semiconductor elements are arranged apart from each other in the one direction in the second mounting layer of the first substrate and the second mounting layer of the second substrate, respectively.
  • the first substrate and the second substrate are arranged so as to be separated from each other in the one direction.
  • the first mounting layer of the first substrate and the first mounting layer of the second substrate are electrically connected by a first mounting layer connecting member.
  • the first control layer of the first substrate and the first control layer of the second substrate are electrically connected by a first control layer connecting member.
  • the first drive layer of the first substrate and the first drive layer of the second substrate are electrically connected by a first drive layer connecting member.
  • One of the first control layer and the first drive layer of the first substrate has the first detour portion.
  • the power module according to any one of Supplementary note 17 to 29, wherein the other of the first control layer and the first drive layer of the second substrate has the first detour portion.
  • the first substrate and the second substrate are respectively arranged so that the first drive layer is adjacent to the first mounting layer in the second direction, and the first control layer is placed on the first drive layer. On the other hand, it is arranged on the side opposite to the first mounting layer.
  • the first control layer of the first substrate has the first bypass portion.
  • the first drive layer of the second substrate has the first bypass portion.
  • the length of the first detour portion of the first control layer of the first substrate is shorter than the length of the first detour portion of the first drive layer of the second substrate.
  • the second power semiconductor element is one of a plurality of second power semiconductor elements provided on the second mounting layer in a state of being arranged in the one direction when viewed from the thickness direction.
  • the second control-side connecting member is one of a plurality of second control-side connecting members corresponding to one of the plurality of second power semiconductor elements.
  • the second drive-side connecting member is one of a plurality of second drive-side connecting members, each of which corresponds to one of the plurality of second power semiconductor elements.
  • the path between the control electrode of the second power semiconductor element and the second control terminal is a third conductive path
  • the path between the second drive electrode of the second power semiconductor element and the second detection terminal is a fourth conductive path.
  • At least one of the second control layer and the second drive layer is such that the sum of the length of the third conductive path and the length of the fourth conductive path approaches each other among the plurality of second power semiconductor elements.
  • the plurality of second power semiconductor elements include a first end power semiconductor element and a second end power semiconductor element located at both ends in the arrangement direction of the plurality of second power semiconductor elements.
  • the path between the control electrode and the second control terminal of the first end power semiconductor element among the plurality of second power semiconductor elements is set as the third end control side conductive path, and the plurality of second power semiconductor elements
  • the path between the second drive electrode and the second detection terminal of the first end power semiconductor element is defined as the third end drive side conductive path, and the length of the third end control side conductive path and the third end drive.
  • the sum with the length of the side conductive path is defined as the third sum.
  • the path between the control electrode and the second control terminal of the second end power semiconductor element among the plurality of second power semiconductor elements is set as the fourth end control side conductive path, and the plurality of second power semiconductor elements
  • the path between the second drive electrode and the second detection terminal of the second end power semiconductor element is defined as the fourth end drive side conductive path, and the length of the fourth end control side conductive path and the fourth end drive. If the sum with the length of the side conductive path is the fourth sum,
  • the power module according to Appendix 18, wherein at least one of the second control layer and the second drive layer has a second bypass portion that bypasses the conductive path so that the third sum and the fourth sum approach each other.
  • the second control layer and the second drive layer each have a second wiring portion extending in the first direction.
  • At least one of the second control layer and the second drive layer has a second connecting portion that connects the second detour portion and the second wiring portion.
  • At least one of the second control layer and the second drive layer has a second connecting portion that connects the second detour portion and the second wiring portion.
  • the second driving layer is arranged so as to be adjacent to the conductive layer.
  • the power module according to any one of Supplementary note 33 to 37, wherein the second control layer is arranged on the side opposite to the conductive layer with respect to the second drive layer.
  • the second control layer has the second detour portion.
  • the second drive layer has the second detour portion.
  • the second control terminal and the second control layer are electrically connected by a second control terminal side connecting member.
  • the power module according to any one of Supplementary note 33 to 41, wherein the second detection terminal and the second drive layer are electrically connected by a connection member on the second detection terminal side.
  • the second control layer has a second detour portion and a third connecting portion formed at the tip end portion of the second detour portion and to which the second control terminal side connecting member is connected. Power module.
  • the second drive layer has a second detour portion and a fourth connection portion formed at the tip end portion of the second detour portion and to which the second detection terminal side connecting member is connected. Power module described in.
  • the substrate has a first substrate and a second substrate.
  • the first control layer, the second control layer, the first drive layer, the second drive layer, the first mounting layer, and the first mounting layer are on the main surface of the first substrate and the second substrate, respectively.
  • 2 mounting layers and the conductive layer are arranged.
  • the plurality of first power semiconductor elements are arranged apart from each other in the one direction in the first mounting layer of the first substrate and the first mounting layer of the second substrate, respectively.
  • the plurality of second power semiconductor elements are arranged apart from each other in the one direction in the second mounting layer of the first substrate and the second mounting layer of the second substrate, respectively.
  • the first substrate and the second substrate are arranged apart from each other in the one direction.
  • the second mounting layer of the first substrate and the second mounting layer of the second substrate are electrically connected by a second mounting layer connecting member.
  • the second control layer of the first substrate and the second control layer of the second substrate are electrically connected by a second control layer connecting member.
  • the second drive layer of the first substrate and the second drive layer of the second substrate are electrically connected by a second drive layer connecting member.
  • One of the second control layer and the second drive layer of the first substrate has the second bypass portion.
  • the power module according to any one of Supplementary note 33 to 44, wherein the other of the second control layer and the second drive layer of the second substrate has the second detour portion.
  • Appendix 47 A first element connecting member that connects the second driving electrode of the first power semiconductor element and the second mounting layer, and A second element connecting member that connects the second driving electrode of the second power semiconductor element and the conductive layer, and The power module according to any one of Appendix 17 to 46.
  • the first power semiconductor element and the second power semiconductor element are each made of a SiC MOSFET.
  • a substrate having a substrate main surface and a substrate back surface facing opposite sides in the thickness direction and having electrical insulation, and a conductive first control layer, second control layer, and a first control layer formed on the substrate main surface.
  • a first power semiconductor device having a back surface of a first element on which one drive electrode is formed, a second drive electrode electrically connected to an output terminal, and a main surface of the first element on which a control electrode is formed.
  • a first power semiconductor element having a second drive electrode and a second element main surface on which a control electrode is formed, and a first connecting the control electrode of the first power semiconductor element and the first control layer.
  • a control-side connection member a first drive-side connection member that connects the second drive electrode of the first power semiconductor element and the first drive layer, a control electrode of the second power semiconductor element, and the second control layer.
  • a second control-side connection member that connects the two, a second drive-side connection member that connects the second drive electrode of the second power semiconductor element and the second drive layer, and electrically the first control layer.
  • a plurality of the second control side connecting member and the second driving side connecting member are provided on the two mounting layers, and a plurality of the second control side connecting member and the second driving side connecting member are provided corresponding to the plurality of second power semiconductor elements, and the second power semiconductor is provided.
  • the path between the control electrode of the element and the second control terminal is a third conductive path
  • the path between the second drive electrode of the second power semiconductor element and the second detection terminal is a fourth conductive path
  • the second At least one of the control layer and the second drive layer detours so that the sum of the length of the third conductive path and the length of the fourth conductive path approaches each other among the plurality of second power semiconductor elements.
  • the timing of applying the control voltage to the control electrode of the second power semiconductor element is the second power. It is determined according to the total inductance value of the inductance value between the control electrode and the second control terminal of the semiconductor element and the inductance value between the second drive electrode and the second detection terminal of the second power semiconductor element.
  • the inductance value between the control electrode and the second control terminal of the second power semiconductor element is mainly determined by the length of the third conductive path, and the inductance value between the second drive electrode and the second detection terminal of the second power semiconductor element. Is mainly determined by the length of the fourth conductive path.
  • the plurality of second of the total inductance values are suppressed. It is possible to suppress variations among power semiconductor elements.
  • the sum of the length of the third conductive path and the length of the fourth conductive path is configured to be close to each other among the plurality of second power semiconductor elements by the second bypass portion.
  • a substrate having a substrate main surface and a substrate back surface facing opposite sides in the thickness direction and having electrical insulation, and a conductive first control layer, second control layer, and a first control layer formed on the substrate main surface.
  • the plurality of first control side connecting members arranged in the same direction as the arrangement direction of the plurality of first power semiconductor elements, the second drive electrodes of the plurality of first power semiconductor elements, and the first drive layer.
  • a plurality of first drive-side connecting members arranged in the same direction as the arrangement direction of the plurality of first power semiconductor elements, control electrodes of the plurality of second power semiconductor elements, and the first
  • a plurality of second control-side connecting members arranged in the same direction as the arrangement direction of the plurality of second power semiconductor elements, which are connected to the two control layers, and a second drive electrode of the second power semiconductor element.
  • the path between the control electrode and the second control terminal of the first end power semiconductor element is defined as the third end control side conductive path, and the first end power semiconductor element and the second end power semiconductor element are included.
  • the path between the second drive electrode and the second detection terminal is defined as the third end drive side conductive path, and the sum of the length of the third end control side conductive path and the length of the third end drive side conductive path is the first.
  • the sum is 3 and the path between the control electrode and the 2nd control terminal of the 2nd end power semiconductor element is the 4th end control side conductive path, and the 2nd drive electrode and the 2nd drive of the 2nd end power semiconductor element.
  • the second A power module in which at least one of the control layer and the second drive layer has a second bypass portion that bypasses the conductive path so that the third sum and the fourth sum come close to each other.
  • the timing of applying the control voltage to the control electrode of the second power semiconductor element is the second. Determined according to the total inductance value of the inductance value between the control electrode of the 2-power semiconductor element and the second control terminal and the inductance value between the second drive electrode and the second detection terminal of the second power semiconductor element. Be done.
  • the inductance value between the control electrode of the second power semiconductor element and the second control terminal is mainly determined by the length of the conductive path between the control electrode of the second power semiconductor element and the second control terminal, and of the second power semiconductor element.
  • the inductance value between the second drive electrode and the second detection terminal is mainly determined by the length of the conductive path between the second drive electrode and the second detection terminal of the second power semiconductor element. Therefore, the total length of the length of the conductive path between the control electrode of the second power semiconductor element and the second control terminal and the length of the conductive path between the second drive electrode and the second detection terminal of the second power semiconductor element. By suppressing the variation among the plurality of second power semiconductor elements, it is possible to suppress the variation in the total inductance value in the plurality of second power semiconductor elements.
  • the length of the conductive path between the second control electrode and the second control terminal and the variation of the conductive path between the second drive electrode and the second detection terminal are both at both ends in the arrangement direction of the plurality of second power semiconductor elements, respectively. It is considered to be the maximum among the second power semiconductor elements (the first end power semiconductor element and the second end power semiconductor element).
  • the third sum which is the sum of the length of the third end control side conductive path and the length of the third end drive side conductive path of the first end power semiconductor element, and the second sum, are obtained by the second detour portion.
  • the fourth sum which is the sum of the length of the fourth-end control-side conductive path and the length of the fourth-end drive-side conductive path of the end power semiconductor element, is configured to be close to each other.
  • At least one of the second control layer and the second drive layer has a second connecting portion that connects the second detour portion and the second wiring portion, and the second wiring portion and the second detour portion.
  • At least one of the second control layer and the second drive layer has a second connecting portion that connects the second detour portion and the second wiring portion, and the second connecting portion is made of a wire.
  • the second drive layer is formed in the second direction.
  • the second control layer is arranged so as to be adjacent to the conductive layer, and the second control layer is arranged on the side opposite to the conductive layer with respect to the second driving layer, any one of Supplementary note 49 to 53.
  • the power module described in one.
  • the second control layer has the second detour portion, and the second detour portion is on the side opposite to the second drive layer with respect to the second wiring portion of the second control layer in the second direction.
  • the power module according to Appendix 54 which is arranged in.
  • the second drive layer has the second detour portion, and the second detour portion is arranged on the side opposite to the conductive layer with respect to the second control layer in the second direction. 55.
  • the power module is not limited to
  • the second control terminal and the second control layer are electrically connected by a second control terminal side connection member, and the second detection terminal and the second drive layer are connected to the second detection terminal side.
  • the power module according to any one of Appendix 49 to 57, which is electrically connected by a member.
  • the second control layer has a second detour portion and a third connecting portion formed at the tip end portion of the second detour portion and to which the second control terminal side connecting member is connected. Described power module.
  • the second drive layer has a second detour portion and a fourth connection portion formed at the tip end portion of the second detour portion and to which the second detection terminal side connecting member is connected. Described power module.
  • the substrate has a first substrate and a second substrate, and the first control layer, the second control layer, and the first drive layer are on the substrate main surfaces of the first substrate and the second substrate, respectively.
  • the second drive layer, the first mounting layer, the second mounting layer, and the conductive layer are arranged, and the first mounting layer of the first substrate and the first mounting layer of the second substrate are arranged.
  • the plurality of first power semiconductor elements are arranged apart from each other in the one direction, respectively, in the second mounting layer of the first substrate and the second mounting layer of the second substrate, respectively.
  • the plurality of second power semiconductor elements are arranged so as to be separated from each other in the one direction, and the first substrate and the second substrate are arranged so as to be separated from each other in the one direction.
  • the second mounting layer of the first substrate and the second mounting layer of the second substrate are electrically connected by a second mounting layer connecting member, and the second control layer of the first substrate is used.
  • the second control layer of the second substrate are electrically connected by a second control layer connecting member, and the second drive layer of the first substrate and the second drive layer of the second substrate are connected.
  • Appendix 62 The power module according to Appendix 61, wherein the second control terminal and the second detection terminal are respectively arranged so as to overlap with the first substrate when viewed from the first direction.
  • Appendix 63 The power module according to any one of Appendix 49 to 62, wherein the second power semiconductor element is made of an SiC MOSFET.
  • 1st control side detour (1st detour, detour) 21c First control side connecting portion (first connecting portion, connecting portion) 21d ... 1st control side connection part (1st connection part) 22a ... 1st control side wiring part (1st wiring part, wiring part) 22b ... 1st control side detour (1st detour, detour) 22c ... First control side connecting portion (first connecting portion, connecting portion) 22d ... 1st control side connection part (1st connection part) 23, 24 ... 1st drive layer (drive layer) 23a ... 1st drive side wiring part (1st wiring part, wiring part) 23b ... 1st drive side detour (1st detour, detour) 23c ...
  • Second control side connection part (3rd connection part) 26a ... Second control side wiring unit (second wiring unit, wiring unit) 26b ... Second control side detour (second detour, detour) 26c ... Second control side connecting portion (second connecting portion, connecting portion) 26d ... Second control side connection (third connection) 27, 28 ... Second drive layer (drive layer) 27a ... Second drive side wiring unit (second wiring unit, wiring unit) 27b ... 2nd drive side detour (2nd detour, detour) 27c ... Second drive side connecting portion (second connecting portion, connecting portion) 27d ... 2nd drive side connection (4th connection) 28a ... Second drive side wiring unit (second wiring unit, wiring unit) 28b ...
  • 2nd drive side detour (2nd detour, detour) 28c Second drive side connecting portion (second connecting portion, connecting portion) 28d ... 2nd drive side connection (4th connection) 31A ... 1st element connecting member 31B ... 2nd element connecting member 32A ... 1st control side connecting member (control side connecting member) 32B ... Second control side connection member (control side connection member) 33A ... 1st drive side connection member (drive side connection member) 33B ... Second drive side connection member (drive side connection member) 35A ... 1st control terminal side connection member 35B ... 2nd control terminal side connection member 36A ... 1st detection terminal side connection member 36B ... 2nd detection terminal side connection member 40 ... Power semiconductor element 40A ...

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Abstract

パワーモジュール（１Ａ）は、複数の第１パワー半導体素子（４０Ａ）と、複数の第１パワー半導体素子（４０Ａ）のゲート電極（４３）と電気的に接続される第１制御層（２１，２２）と、複数の第１パワー半導体素子（４０Ａ）のソース電極（４２）と電気的に接続される第１駆動層（２３，２４）と、第１制御層（２１，２２）と電気的に接続する第１制御端子（５３Ａ）と、第１駆動層（２３，２４）と電気的に接続する第１検出端子（５４Ａ）とを備える。第１制御層（２１）及び第１駆動層（２４）は、複数の第１パワー半導体素子（４０Ａ）におけるゲート電極（４３）と第１制御端子（５３Ａ）との間の第１制御側導電経路の長さとソース電極（４２）と第１検出端子（５４Ａ）との間の第１駆動側導電経路の長さとの和が互いに近づくように迂回する第１制御側迂回部（２１ｂ）及び第１駆動側迂回部（２４ｂ）を有する。

Description

パワーモジュール
　本開示は、パワーモジュールに関する。
　上記パワーモジュールの一例として、インバータ装置として構成されるパワーモジュールが知られている（例えば、特許文献１参照）。このパワーモジュールは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのトランジスタからなるパワー半導体素子を備える。
特開２０１２－３８８０３号公報
　ところで、大電流を供給する用途のパワーモジュールでは、複数のパワー半導体素子を並列に接続した第１素子群と、複数のパワー半導体素子を並列に接続した第２素子群とを直列に接続することによって構成される場合がある。第１素子群を構成する複数のパワー半導体素子の制御端子には、パワーモジュールの１つの制御端子から制御電圧が供給され、第２素子群を構成する複数のパワー半導体素子の制御端子には、パワーモジュールの他の制御端子から制御電圧が供給される。この場合、例えば、第１素子群を構成するパワー半導体素子の配置位置によって、各パワー半導体素子の制御電極と、パワーモジュールの制御端子との間のインダクタンス値にばらつきが生じる。これにより、複数のパワー半導体素子のオンオフのタイミングがばらつくため、動作が不安定となるおそれがある。なお、第２素子群におけるパワー半導体素子についても第１素子群におけるパワー半導体素子と同様の問題が生じ得る。
　本開示の目的は、安定して動作できるパワーモジュールを提供することにある。
　上記課題を解決するパワーモジュールは、厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、前記基板主面に形成された各々導電性を有する搭載層、制御層、及び駆動層と、前記搭載層に搭載されているものであって、前記搭載層と電気的に接続された第１駆動電極が形成された素子裏面と、第２駆動電極及び制御電極が形成された素子主面と、を有するパワー半導体素子と、前記制御電極と前記制御層とを接続する制御側接続部材と、前記第２駆動電極と前記駆動層とを接続する駆動側接続部材と、前記制御層と電気的に接続されている制御端子と、前記駆動層と電気的に接続されている検出端子と、を備えたパワーモジュールであって、前記パワー半導体素子は、前記厚さ方向からみて一方向に配列された状態で前記搭載層に設けられた複数のパワー半導体素子のうちの１つであり、前記制御側接続部材は、各々前記複数のパワー半導体素子の１つに対応する複数の制御側接続部材のうちの１つであり、前記駆動側接続部材は、各々前記複数のパワー半導体素子の１つに対応する複数の駆動側接続部材のうちの１つであり、前記制御電極及び前記制御端子間の経路を第１導電経路とし、前記第２駆動電極及び前記検出端子間の経路を第２導電経路とし、前記制御層及び前記駆動層の少なくとも一方は、前記第１導電経路の長さと前記第２導電経路の長さとの和が前記複数のパワー半導体素子の間で互いに近づくように迂回する迂回部を有する。
　制御端子と検出端子との間の電圧が制御電圧として制御電極に印加されるため、制御電極への制御電圧の印加タイミングは、制御電極及び制御端子間の第１導電経路のインダクタンス値と第２駆動電極及び検出端子間の第２導電経路のインダクタンス値との合計のインダクタンス値に応じて決められる。第１導電経路のインダクタンス値は第１導電経路の長さによって主に決められ、第２導電経路のインダクタンス値は第２導電経路の長さによって主に決められる。このため、第１導電経路の長さと第２導電経路の長さとの合計の長さの複数のパワー半導体素子の間でのばらつきを抑えることによって、上記合計のインダクタンス値の複数のパワー半導体素子の間でのばらつきを抑制できる。
　そこで、本パワーモジュールでは、迂回部によって第１導電経路の長さと第２導電経路の長さとの和を複数のパワー半導体素子の間で互いに近づけるように構成している。これにより、第１導電経路の長さと第２導電経路の長さとの合計の長さの複数のパワー半導体素子の間でのばらつきを抑制できるため、上記合計のインダクタンス値の複数のパワー半導体素子の間でのばらつきを抑制できる。したがって、複数のパワー半導体素子のオンオフのタイミングがばらつきを抑制できるため、パワーモジュールを安定して動作できる。
　上記課題を解決するパワーモジュールは、厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、前記基板主面に形成された各々導電性を有する搭載層、制御層、及び駆動層と、前記搭載層に搭載されているものであって、前記搭載層と電気的に接続された第１駆動電極が形成された素子裏面と、第２駆動電極及び制御電極が形成された素子主面と、を有し、前記厚さ方向からみて一方向に配列された状態で前記搭載層に搭載された複数のパワー半導体素子と、前記複数のパワー半導体素子の前記制御電極と前記制御層とを接続するものであって、前記複数のパワー半導体素子の配列方向と同一方向に並んだ複数の制御側接続部材と、前記複数のパワー半導体素子の前記第２駆動電極と前記駆動層とを接続するものであって、前記複数のパワー半導体素子の配列方向と同一方向に並んだ複数の駆動側接続部材と、前記制御層と電気的に接続されている制御端子と、前記駆動層と電気的に接続されている検出端子と、を備えたパワーモジュールであって、前記複数のパワー半導体素子は、前記配列方向の両端にある第１端パワー半導体素子及び第２端パワー半導体素子を含み、前記第１端パワー半導体素子の前記制御電極及び前記制御端子間の経路を第１制御側導電経路とし、前記第１端パワー半導体素子の前記第２駆動電極及び前記検出端子間の経路を第１駆動側導電経路とし、前記第１制御側導電経路の長さと前記第１駆動側導電経路の長さとの和を第１和とし、前記第２端パワー半導体素子の前記制御電極及び前記制御端子間の経路を第２制御側導電経路とし、前記第２端パワー半導体素子の前記第２駆動電極及び前記検出端子間の経路を第２駆動側導電経路とし、前記第２制御側導電経路の長さと前記第２駆動側導電経路の長さとの和を第２和とすると、前記制御層及び前記駆動層の少なくとも一方は、前記第１和と前記第２和とが互いに近づくように導電経路を迂回させる迂回部を有する。
　制御端子と検出端子との間の電圧が制御電圧として制御電極に印加されるため、制御電極への制御電圧の印加タイミングは、制御電極及び制御端子間の導電経路のインダクタンス値と第２駆動電極及び検出端子間の導電経路のインダクタンス値との合計のインダクタンス値に応じて決められる。制御電極及び制御端子間の導電経路のインダクタンス値は制御電極及び制御端子間の導電経路の長さによって主に決められ、第２駆動電極及び検出端子間の導電経路のインダクタンス値は第２駆動電極及び検出端子間の導電経路の長さによって主に決められる。このため、制御電極及び制御端子間の導電経路の長さと第２駆動電極及び検出端子間の導電経路の長さとの合計の長さの複数のパワー半導体素子の間でのばらつきを抑えることによって、複数のパワー半導体素子における上記合計のインダクタンス値のばらつきを抑制できる。
　また、制御電極及び制御端子間の導電経路の長さ及び第２駆動電極及び検出端子間の導電経路のばらつきはそれぞれ、複数のパワー半導体素子の配列方向において両端のパワー半導体素子（第１端パワー半導体素子及び第２端パワー半導体素子）の間で最大になると考えられる。
　そこで、本パワーモジュールでは、迂回部によって第１端パワー半導体素子の第１端制御側導電経路の長さと第１端駆動側導電経路の長さとの和である第１和と、第２端パワー半導体素子の第２端制御側導電経路の長さと第２端駆動側導電経路の長さとの和である第２和とが互いに近づけるように構成している。これにより、第１端制御側導電経路におけるインダクタンス値及び第１端駆駆動側導電経路におけるインダクタンス値の合計のインダクタンス値と、第２端制御側導電経路におけるインダクタンス値及び第２端駆動側導電経路におけるインダクタンス値の合計のインダクタンス値とのばらつきを抑制できる。したがって、複数のパワー半導体素子のうちの最もインダクタンス値がばらつく第１端パワー半導体素子と第２端パワー半導体素子とのオンオフのタイミングのばらつきを抑制できるため、パワーモジュールを安定して動作できる。
　上記課題を解決するパワーモジュールは、厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、前記基板主面に形成された各々導電性を有する第１制御層、第２制御層、第１駆動層、第２駆動層、第１搭載層、第２搭載層、及び導電層と、前記第１搭載層に搭載されるものであって、第１入力端子に電気的に接続される第１駆動電極が形成された第１素子裏面と、出力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第１素子主面と、を有する第１パワー半導体素子と、前記第２搭載層に搭載されるものであって、前記出力端子に電気的に接続される第１駆動電極が形成された第２素子裏面と、第２入力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第２素子主面と、を有する第２パワー半導体素子と、前記第１パワー半導体素子の制御電極と前記第１制御層とを接続する第１制御側接続部材と、前記第１パワー半導体素子の第２駆動電極と前記第１駆動層とを接続する第１駆動側接続部材と、前記第２パワー半導体素子の制御電極と前記第２制御層とを接続する第２制御側接続部材と、前記第２パワー半導体素子の第２駆動電極と前記第２駆動層とを接続する第２駆動側接続部材と、前記第１制御層と電気的に接続されている第１制御端子と、前記第２制御層と電気的に接続されている第２制御端子と、前記第１駆動層と電気的に接続されている第１検出端子と、前記第２駆動層と電気的に接続されている第２検出端子と、を備えたパワーモジュールであって、前記第１パワー半導体素子は、前記厚さ方向からみて一方向に配列された状態で前記第１搭載層に設けられた複数の第１パワー半導体素子のうちの１つであり、前記第１制御側接続部材は、各々前記複数の第１パワー半導体素子の１つに対応する複数の第１制御側接続部材のうちの１つであり、前記第１駆動側接続部材は、各々前記複数の第１パワー半導体素子の１つに対応する複数の第１駆動側接続部材のうちの１つであり、前記第１パワー半導体素子の制御電極及び前記第１制御端子間の経路を第１導電経路とし、前記第１パワー半導体素子の第２駆動電極及び前記第１検出端子間の経路を第２導電経路とし、前記第１制御層及び前記第１駆動層の少なくとも一方は、前記第１導電経路の長さと前記第２導電経路の長さとの和が前記複数の第１パワー半導体素子の間で互いに近づくように迂回する第１迂回部を有する。
　第１制御端子及び第１検出端子間の電圧が制御電圧として第１パワー半導体素子の制御電極に印加されるため、第１パワー半導体素子の制御電極への制御電圧の印加タイミングは、第１パワー半導体素子の制御電極及び第１制御端子間のインダクタンス値と第１パワー半導体素子の第２駆動電極及び第１検出端子間のインダクタンス値との合計のインダクタンス値に応じて決められる。第１パワー半導体素子の制御電極及び第１制御端子間のインダクタンス値は第１導電経路の長さによって主に決められ、第１パワー半導体素子の第２駆動電極及び第１検出端子間のインダクタンス値は第２導電経路の長さによって主に決められる。このため、第１導電経路の長さと第２導電経路の長さとの合計の長さの複数の第１パワー半導体素子の間でのばらつきを抑えることによって、上記合計のインダクタンス値の複数の第１パワー半導体素子の間でのばらつきを抑制できる。
　そこで、本パワーモジュールでは、第１迂回部によって第１導電経路の長さと第２導電経路の長さとの和を複数の第１パワー半導体素子について互いに近づけるように構成している。これにより、第１導電経路の長さと第２導電経路の長さとの合計の長さの複数の第１パワー半導体素子の間でのばらつきを抑制できるため、上記合計のインダクタンス値の複数の第１パワー半導体素子の間でのばらつきを抑制できる。したがって、複数の第１パワー半導体素子のオンオフのタイミングがばらつきを抑制できるため、パワーモジュールを安定して動作できる。
　上記パワーモジュールは、安定して動作できる。
第１実施形態のパワーモジュールの斜視図。 図１のパワーモジュールの平面図。 図１のパワーモジュールの側面図。 図１のパワーモジュールについて、図３とは異なる方向からみた側面図。 図１のパワーモジュールについて、図３及び図４とは異なる方向からみた側面図。 図１のパワーモジュールの底面図。 図１のパワーモジュールの内部構造を示す平面図。 図１のパワーモジュールの回路構成を示す回路図。 図７の９－９線の断面図。 図７の１０－１０線の断面図。 図７の一部の拡大図。 図７の一部の拡大図。 図７の一部の拡大図。 図７の一部の拡大図。 図１４の一部の拡大図。 図１４の一部の拡大図。 図７の一部の拡大図。 図１７の一部の拡大図。 図１７の一部の拡大図。 比較例のパワーモジュールの内部構造を示す平面図。 図２０の一部の拡大図。 図２０の一部の拡大図。 第１実施形態のパワーモジュール及び比較例のパワーモジュールについて、各パワー半導体素子と、各パワー半導体素子のインダクタンス値との関係を示すグラフ。 比較例のパワーモジュールの所定のパワー半導体素子のゲート電極に印加される電圧の一例を示すグラフ。 本実施形態のパワーモジュールの所定のパワー半導体素子のゲート電極に印加される電圧の一例を示すグラフ。 第２実施形態のパワーモジュールについて、その内部構造を示す平面図。 図２６の一部の拡大図。 図２７の一部の拡大図。 図２７の一部の拡大図。 図２６の一部の拡大図。 図３０の一部の拡大図。 図３０の一部の拡大図。 パワーモジュールが適用された３相交流インバータの回路図。 パワーモジュールが適用された３相交流インバータの回路図。 変更例のパワーモジュールについて、その内部構造の一部を拡大した平面図。 変更例のパワーモジュールについて、その内部構造の一部を拡大した平面図。 変更例のパワーモジュールについて、その内部構造の一部を拡大した平面図。 変更例のパワーモジュールについて、その内部構造の一部を拡大した平面図。 変更例のパワーモジュールについて、第１パワー半導体素子の平面図。
　以下、パワーモジュールの実施形態について図面を参照して説明する。以下に示す実施形態は、技術的思想を具体化するための構成や方法を例示するものであり、各構成部品の材質、形状、構造、配置、寸法等を下記のものに限定するものではない。以下の実施形態は、種々の変更を加えることができる。
　［第１実施形態］
　図１～図２５を参照して、第１実施形態のパワーモジュール１Ａについて説明する。
　図１～図６は、パワーモジュール１Ａの外観形状を示している。図７は、パワーモジュール１Ａの内部構造を示している。図９では、便宜上、ケース８０及び端子５０を省略して示している。
　図１～図７に示すように、パワーモジュール１Ａは、基板１０、接続部材３０、パワー半導体素子４０、端子５０、封止樹脂６０（図１０参照）、放熱板７０、及びこれらを収容するケース８０を主に備える。パワーモジュール１Ａは、例えば３００Ａ以上１０００Ａ以下の電流を供給可能に構成されている。なお、図７では、便宜上、封止樹脂６０を省略して示している。図１～図７に示すように、基板１０、接続部材３０、パワー半導体素子４０、及び封止樹脂６０はそれぞれ放熱板７０及びケース８０によって収容されて外部に露出していない。一方、端子５０は、一部がケース８０の外部に露出又は突出した状態でケース８０に収容されている。パワーモジュール１Ａは、例えばインバータ装置に用いられる。図１、図２、及び図７に示すように、基板１０の厚さ方向からみて（以下、「平面視」という）、パワーモジュール１Ａの形状は矩形状である。ここで、説明の便宜上、基板１０の厚さ方向に沿う方向を「厚さ方向Ｚ」とし、厚さ方向Ｚに直交する方向のうち互いに直交する２方向をそれぞれ「横方向Ｘ」及び「縦方向Ｙ」とする。本実施形態では、パワーモジュール１Ａの長辺方向が横方向Ｘとなり、短辺方向が縦方向Ｙとなる。
　図８では、本実施形態のパワーモジュール１Ａの回路構成を示している。パワーモジュール１Ａは、パワー半導体素子４０としての複数の第１パワー半導体素子４０Ａからなる第１パワー半導体素子群４０ＡＴ、及び複数の第２パワー半導体素子４０Ｂからなる第２パワー半導体素子群４０ＢＴとを有する。なお、便宜上、図８では、第１パワー半導体素子群４０ＡＴとして１個の第１パワー半導体素子４０Ａを示し、第２パワー半導体素子群４０ＢＴとして１個の第２パワー半導体素子４０Ｂを示している。
　第１パワー半導体素子群４０ＡＴの各第１パワー半導体素子４０Ａ及び第２パワー半導体素子群４０ＢＴの各第２パワー半導体素子４０Ｂはそれぞれ、スイッチング素子として用いられている。各パワー半導体素子４０Ａ，４０Ｂは、例えばＳｉ（ケイ素）、ＳｉＣ（炭化ケイ素）、又は、ＧａＮ（窒化ガリウム）やＧａＡｓ（ヒ化ガリウム）、あるいはＧａ２Ｏ３（酸化ガリウム）などからなるトランジスタが用いられている。各パワー半導体素子４０Ａ，４０ＢがＳｉＣからなる場合、スイッチングの高速化に適している。本実施形態では、各パワー半導体素子４０Ａ，４０Ｂは、ＳｉＣからなるＮ型のＭＯＳＦＥＴが用いられている。なお、各パワー半導体素子４０Ａ，４０Ｂは、ＭＯＳＦＥＴに限定されず、ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor FET）を含む電界効果トランジスタ、又は、ＩＧＢＴを含むバイポーラトランジスタなどのトランジスタであってもよい。各パワー半導体素子４０Ａ，４０Ｂは、Ｎチャネル型のＭＯＳＦＥＴであってもよいし、Ｐチャネル型のＭＯＳＦＥＴであってもよい。
　各パワー半導体素子４０Ａ，４０Ｂは、ドレイン電極４１、ソース電極４２、及びゲート電極４３を有する。また各パワー半導体素子４０Ａ，４０Ｂは、ボディダイオード４４を有する。図８では図示していないが、第１パワー半導体素子群４０ＡＴの複数の第１パワー半導体素子４０Ａは互いに並列に接続されている。すなわち、複数の第１パワー半導体素子４０Ａのドレイン電極４１が互いに接続されており、複数の第１パワー半導体素子４０Ａのソース電極４２が互いに接続されている。また、第２パワー半導体素子群４０ＢＴの複数の第２パワー半導体素子４０Ｂは互いに並列に接続されている。すなわち、複数の第２パワー半導体素子４０Ｂのドレイン電極４１が互いに接続されており、複数の第２パワー半導体素子４０Ｂのソース電極４２が互いに接続されている。第１パワー半導体素子群４０ＡＴと第２パワー半導体素子群４０ＢＴは、互いに直列接続されている。具体的には、第１パワー半導体素子群４０ＡＴのソース電極４２（複数の第１パワー半導体素子４０Ａのソース電極４２）が第２パワー半導体素子群４０ＢＴのドレイン電極４１（複数の第２パワー半導体素子４０Ｂのドレイン電極４１）に電気的に接続されている。このように、本実施形態では、パワーモジュール１Ａはインバータ回路を構成しており、第１パワー半導体素子群４０ＡＴは上側アームを構成しており、第２パワー半導体素子群４０ＢＴは下側アームを構成している。
　第１パワー半導体素子群４０ＡＴの複数の第１パワー半導体素子４０Ａ、及び第２パワー半導体素子群４０ＢＴの複数の第２パワー半導体素子４０Ｂのそれぞれのドレイン電極４１、ソース電極４２、及びゲート電極４３はそれぞれ端子５０に接続されている。
　図１、図２、及び図８に示すように、端子５０は、第１入力端子５１Ａ、第２入力端子５１Ｂ、第１出力端子５２Ａ、第２出力端子５２Ｂ、第１制御端子５３Ａ、第２制御端子５３Ｂ、第１検出端子５４Ａ、第２検出端子５４Ｂ、電源電流端子５５、及び一対の温度検出端子５６を有する。なお、一対の温度検出端子５６は、各パワー半導体素子４０Ａ，４０Ｂと電気的に接続されていないため、便宜上、図８に示していない。
　第１入力端子５１Ａは、第１パワー半導体素子群４０ＡＴのドレイン電極４１に電気的に接続されている。すなわち、第１入力端子５１Ａは、複数の第１パワー半導体素子４０Ａのドレイン電極４１のそれぞれに電気的に接続されている。第２入力端子５１Ｂは、第２パワー半導体素子群４０ＢＴのソース電極４２に電気的に接続されている。すなわち、第２入力端子５１Ｂは、複数の第２パワー半導体素子４０Ｂのソース電極４２のそれぞれに電気的に接続されている。各出力端子５２Ａ，５２Ｂは、第１パワー半導体素子群４０ＡＴのソース電極４２と第２パワー半導体素子群４０ＢＴのドレイン電極４１との間のノードＮ１に電気的に接続されている。すなわち、各出力端子５２Ａ，５２Ｂは、複数の第１パワー半導体素子４０Ａのソース電極４２と複数の第２パワー半導体素子４０Ｂのドレイン電極４１との間のノードＮ１に電気的に接続されている。第１制御端子５３Ａは、第１パワー半導体素子群４０ＡＴのゲート電極４３に電気的に接続されている。すなわち、第１制御端子５３Ａは、複数の第１パワー半導体素子４０Ａのゲート電極４３のそれぞれに電気的に接続されている。第２制御端子５３Ｂは、第２パワー半導体素子群４０ＢＴのゲート電極４３に電気的に接続されている。すなわち第２制御端子５３Ｂは、複数の第２パワー半導体素子４０Ｂのゲート電極４３のそれぞれに電気的に接続されている。第１検出端子５４Ａは、第１パワー半導体素子群４０ＡＴのソース電極４２に電気的に接続されている。すなわち、第１検出端子５４Ａは、複数の第１パワー半導体素子４０Ａのソース電極４２のそれぞれに電気的に接続されている。第２検出端子５４Ｂは、第２パワー半導体素子群４０ＢＴのソース電極４２に電気的に接続されている。すなわち、第２検出端子５４Ｂは、複数の第２パワー半導体素子４０Ｂのソース電極４２のそれぞれに電気的に接続されている。電源電流端子５５は、第１パワー半導体素子群４０ＡＴのドレイン電極４１と第１入力端子５１Ａとの間のノードＮ２に電気的に接続されている。すなわち、電源電流端子５５は、複数の第１パワー半導体素子４０Ａのドレイン電極４１のそれぞれと第１入力端子５１Ａとの間のノードＮ２に電気的に接続されている。本実施形態では、各制御端子５３Ａ，５３Ｂ、各検出端子５４Ａ，５４Ｂ、電源電流端子５５、及び一対の温度検出端子５６は、パワーモジュール１Ａの外部に設けられた制御回路（図示略）に電気的に接続される。
　図１及び図２に示すように、上記端子５１Ａ，５１Ｂ，５２Ａ，５２Ｂ，５３Ａ，５３Ｂ，５４Ａ，５４Ｂ，５５，５６はそれぞれ、ケース８０に設けられている。
　図１、図２、及び図７に示すように、ケース８０は、平面視において、基板１０、接続部材３０、及びパワー半導体素子４０を取り囲む枠状に形成されている。ケース８０は、例えばＰＰＳ（ポリフェニレンサルファイド）などの電気絶縁性を有し、かつ耐熱性に優れた合成樹脂からなる。ケース８０は、一対の側壁８１Ａ，８１Ｂ、一対の端子台座８２Ａ，８２Ｂ、複数の取付部８３、電源端子台８４、及び出力端子台８５を備える。
　図２、図６、及び図７に示すように、平面視において、一対の側壁８１Ａ，８１Ｂは、縦方向Ｙにおいて互いに離間して配置されており、横方向Ｘに沿って延びている。図３及び図５に示すように、側面視において、一対の側壁８１Ａ，８１Ｂはそれぞれ、厚さ方向Ｚに沿って延びている。図２及び図７に示すように、側壁８１Ａの内部には、第１制御端子５３Ａ、第１検出端子５４Ａ、電源電流端子５５、及び一対の温度検出端子５６が配置されている。第１制御端子５３Ａ、第１検出端子５４Ａ、電源電流端子５５、及び一対の温度検出端子５６はそれぞれ、側壁８１Ａによって支持されている。図１及び図３に示すように、第１制御端子５３Ａ、第１検出端子５４Ａ、電源電流端子５５、及び一対の温度検出端子５６はそれぞれ、厚さ方向Ｚにおいて側壁８１Ａから突出している。また、図２及び図７に示すように、側壁８１Ｂの内部には、第２制御端子５３Ｂ及び第２検出端子５４Ｂが配置されている。第２制御端子５３Ｂ、第２検出端子５４Ｂはそれぞれ、側壁８１Ｂによって支持されている。図１及び図３に示すように、第２制御端子５３Ｂ、第２検出端子５４Ｂはそれぞれ、厚さ方向Ｚにおいて側壁８１Ｂから突出している。各制御端子５３Ａ，５３Ｂ、各検出端子５４Ａ，５４Ｂ、電源電流端子５５、及び一対の温度検出端子５６はそれぞれ、例えばＣｕ（銅）を構成材料とする金属棒からなる。この金属棒の表面には、Ｓｎ（錫）めっきが施されている。なお、金属棒の表面と錫めっきとの間には、ニッケルめっきが施されていてもよい。各制御端子５３Ａ，５３Ｂ、各検出端子５４Ａ，５４Ｂ、電源電流端子５５、及び一対の温度検出端子５６は、例えば互いに同一形状であり、一例では縦方向Ｙに延びる第１部分と厚さ方向Ｚに延びる第２部分を有するＬ字状に形成されている。
　図７に示すように、横方向Ｘにおける一対の側壁８１Ａ，８１Ｂのそれぞれの両端部には、一対の端子台座８２Ａ，８２Ｂが繋がっている。これら一対の側壁８１Ａ，８１Ｂ及び一対の端子台座８２Ａ，８２Ｂによって、基板１０、接続部材３０、及びパワー半導体素子４０を取り囲む枠状を構成している。一対の端子台座８２Ａ，８２Ｂは、横方向Ｘにおいて互いに離間している。端子台座８２Ａには、その端子台座８２Ａから横方向Ｘの外側に向けて突出する電源端子台８４が繋がっている。端子台座８２Ｂには、その端子台座８２Ｂから横方向Ｘの外側に向けて突出する出力端子台８５が繋がっている。
　図２、図４、及び図７に示すように、電源端子台８４は、第１端子台８４Ａ及び第２端子台８４Ｂを有する。第１端子台８４Ａ及び第２端子台８４Ｂは、横方向Ｘに揃った状態で縦方向Ｙに配列されている。第１端子台８４Ａには、第１入力端子５１Ａの一部が設けられている。第１端子台８４Ａは、第１入力端子５１Ａの一部を支持している。第２端子台８４Ｂには、第２入力端子５１Ｂの一部が設けられている。第２端子台８４Ｂは、第２入力端子５１Ｂの一部を支持している。図７に示すように、第１端子台８４Ａの内部にはナット８４Ｎが設けられている。また図７に示すように、第１端子台８４Ａと同様に、第２端子台８４Ｂの内部にもナット８４Ｎが設けられている。
　図７に示すように、平面視において、第１入力端子５１Ａ及び第２入力端子５１Ｂは対称形状である。各入力端子５１Ａ，５１Ｂは、パワーモジュール１Ａの外部に露出する露出部５１ａと、各パワー半導体素子４０Ａ，４０Ｂに電気的に接続するための接続部５１ｂと、露出部５１ａと接続部５１ｂとを連結する連結部５１ｃとを有する。本実施形態では、各入力端子５１Ａ，５１Ｂは、露出部５１ａ、接続部５１ｂ、及び連結部５１ｃが一体に形成された単一部品として構成されている。露出部５１ａには、露出部５１ａを厚さ方向Ｚに貫通する貫通孔５１ｄが設けられている。第１入力端子５１Ａを縦方向Ｙからみた側面視において、第１入力端子５１Ａは階段状に形成されている。第１入力端子５１Ａの露出部５１ａは、第１端子台８４Ａによって支持されている。第２入力端子５１Ｂの露出部５１ａは、第２端子台８４Ｂによって支持されている。図７に示すように、第１入力端子５１Ａの露出部５１ａの貫通孔５１ｄは、第１端子台８４Ａのナット８４Ｎに対応して設けられている。第２入力端子５１Ｂの露出部５１ａの貫通孔５１ｄは、第２端子台８４Ｂのナット８４Ｎに対応して設けられている。接続部５１ｂは、複数個設けられており、縦方向Ｙにおいて離間して配列されている。
　図２、図５、及び図７に示すように、出力端子台８５は、第１端子台８５Ａ及び第２端子台８５Ｂを有する。第１端子台８５Ａ及び第２端子台８５Ｂは、横方向Ｘに揃った状態で縦方向Ｙに配列されている。第１端子台８５Ａには、第１出力端子５２Ａの一部が設けられている。第１端子台８５Ａは、第１出力端子５２Ａの一部を支持している。第２端子台８５Ｂには、第２出力端子５２Ｂの一部が設けられている。第２端子台８５Ｂは、第２出力端子５２Ｂの一部を支持している。図７に示すように、第１端子台８５Ａの内部にはナット８５Ｎが設けられている。また図７に示すように、第１端子台８５Ａと同様に、第２端子台８５Ｂの内部にもナット８５Ｎが設けられている。
　図７に示すように、平面視において、第１出力端子５２Ａ及び第２出力端子５２Ｂは対称形状である。本実施形態では、各出力端子５２Ａ，５２Ｂは、各入力端子５１Ａ，５１Ｂと同じ形状である。各出力端子５２Ａ，５２Ｂは、パワーモジュール１Ａの外部に露出する露出部５２ａと、各パワー半導体素子４０Ａ，４０Ｂに電気的に接続するための接続部５２ｂと、露出部５２ａと接続部５２ｂとを連結する連結部５２ｃとを有する。本実施形態では、各出力端子５２Ａ，５２Ｂは、露出部５２ａ、接続部５２ｂ、及び連結部５２ｃが一体に形成された単一部品として構成されている。露出部５２ａには、露出部５２ａを厚さ方向Ｚに貫通する貫通孔５２ｄが設けられている。第１出力端子５２Ａを縦方向Ｙからみた側面視において、第１出力端子５２Ａは階段状に形成されている。第１出力端子５２Ａの露出部５２ａは、第１端子台８５Ａによって支持されている。第２出力端子５２Ｂの露出部５２ａは、第２端子台８５Ｂによって支持されている。図７に示すように、第１出力端子５２Ａの露出部５２ａの貫通孔５２ｄは、第１端子台８５Ａのナット８５Ｎに対応して設けられている。第２出力端子５２Ｂの露出部５２ａの貫通孔５２ｄは、第２端子台８５Ｂのナット８５Ｎに対応して設けられている。接続部５２ｂは、複数個設けられており、縦方向Ｙにおいて離間して配列されている。
　図３及び図６に示すように、放熱板７０は、ケース８０に取り付けられることによって、ケース８０の厚さ方向Ｚに開口する開口部の一端を塞いでいる。放熱板７０は、例えばＣｕ又はＣｕ合金から構成されている。この場合、金属板の表面には、ニッケルめっきが施されていてもよい。図９に示すように、放熱板７０は、厚さ方向Ｚに反対側を向く放熱主面７０ｓ及び放熱裏面７０ｒを有する。放熱裏面７０ｒは、パワーモジュール１Ａの外部に露出している。図６に示すように、平面視において、放熱板７０の四隅には、放熱板７０を厚さ方向Ｚに貫通する支持孔７１が設けられている。
　図２及び図７に示すように、複数の取付部８３は、平面視において、ケース８０の四隅に設けられている。各取付部８３には、取付部８３を厚さ方向Ｚに貫通する取付孔８３ａが設けられている。厚さ方向Ｚからみて、複数の取付部８３は、放熱板７０の四隅と重なるように配置されている。このため、複数の取付孔８３ａは、放熱板７０の支持孔７１（図６参照）と対応している。複数の取付孔８３ａ及び支持孔７１にピンなどの締結部材を嵌め込むことによって、放熱板７０はケース８０に支持される。
　図１及び図２に示すように、ケース８０は、天板８６を備える。天板８６は、放熱板７０、一対の側壁８１Ａ，８１Ｂ、及び一対の端子台座８２Ａ，８２Ｂによって形成されたパワーモジュール１Ａの内部領域を塞いでいる。天板８６は、厚さ方向Ｚにおいて放熱板７０及び基板１０に対して離間した状態で一対の側壁８１Ａ，８１Ｂに支持されている。
　次に、図７及び図９～図１９を参照して、パワーモジュール１Ａの内部領域の詳細な構成について説明する。なお、図１５、図１６、図１８、及び図１９の二点鎖線は、各制御層及び各駆動層の位置関係を明確にするための補助線である。
　図７及び図１０に示すように、パワーモジュール１Ａの内部領域は、ケース８０の一対の側壁８１Ａ，８１Ｂ及び一対の端子台座８２Ａ，８２Ｂによって囲まれた開口領域であり、放熱板７０によって開口領域の厚さ方向Ｚの一端が塞がれている領域である。この内部領域には、基板１０、接続部材３０、パワー半導体素子４０、及び封止樹脂６０（図７では図示略）が収容されている。
　図１０に示すように、封止樹脂６０は、電気絶縁性を有する樹脂材料からなり、放熱板７０及び天板８６によって塞がれた内部領域に充填されている。封止樹脂６０は、基板１０、接続部材３０、及びパワー半導体素子４０を封止している。
　図９に示すように、基板１０は、放熱板７０の放熱主面７０ｓに例えばＡｇ（銀）ペーストや半田などの接合材によって接合されている。なお、接合材としては、Ａｇペーストや半田などの導電性接合材に限られず、電気絶縁性の接合材が用いられてもよい。図７に示すように、基板１０は、第１基板１１及び第２基板１２を有する。第１基板１１及び第２基板１２は、縦方向Ｙに揃った状態で横方向Ｘに離間して配列されている。第１基板１１は横方向Ｘにおいて内部領域のうちの各入力端子５１Ａ，５１Ｂ側に配置されており、第２基板１２は横方向Ｘにおいて内部領域のうちの各出力端子５２Ａ，５２Ｂ側に配置されている。図１０に示すように、第１基板１１は、厚さ方向Ｚにおいて互いに反対側を向く第１基板主面１１ｓ及び第１基板裏面１１ｒを有する。第２基板１２は、厚さ方向Ｚにおいて互いに反対側を向く第２基板主面１２ｓ及び第２基板裏面１２ｒを有する。
　各基板１１，１２は、各基板１１，１２上に、パワー半導体素子４０が搭載されるための搭載層、及びパワー半導体素子４０と電気的に接続されるための導電層が配置された電気絶縁部材である。各基板１１，１２の構成材料は、熱伝導性に優れたセラミックスである。このようなセラミックスとして、例えばＡｌＮ（窒化アルミニウム）が挙げられる。各基板１１，１２は、各基板主面１１ｓ，１２ｓ及び各基板裏面１１ｒ，１２ｒにＣｕ箔が接合されたＤＢＣ（Direct Bonding Copper）基板を用いることができる。ＤＢＣ基板を用いることによって、各基板主面１１ｓ，１２ｓに接合された銅箔をパターニングすることによって搭載層及び導電層などを容易に形成することができる。また、各基板裏面１１ｒ，１２ｒに接合された銅箔は、伝熱層とすることができる。
　図７及び図１１に示すように、平面視における第１基板１１の形状は、横方向Ｘが長辺方向となり、縦方向Ｙが短辺方向となる略矩形状である。図１１に示すように、第１基板１１は、第１基板側面１１ａ、第２基板側面１１ｂ、第３基板側面１１ｃ、及び第４基板側面１１ｄを主に有する。第１基板側面１１ａ及び第２基板側面１１ｂは、縦方向Ｙにおいて互いに反対側を向く面であり、横方向Ｘに沿って延びている。第１基板側面１１ａは第１基板１１のうちの側壁８１Ａ側の側面であり、第２基板側面１１ｂは第１基板１１のうちの側壁８１Ｂ側の側面である。第３基板側面１１ｃ及び第４基板側面１１ｄは、横方向Ｘにおいて互いに反対側を向く面であり、縦方向Ｙに沿って延びている。第３基板側面１１ｃは第１基板１１のうちの端子台座８２Ａ側の側面であり、第４基板側面１１ｄは第１基板１１のうちの端子台座８２Ｂ（図７参照）側の側面である。
　図１１に示すように、第１基板１１の第１基板主面１１ｓには、第１搭載層１３Ａ、第２搭載層１４Ａ、導電層１５Ａ、第１制御層２１、第２制御層２５、第１駆動層２３、第２駆動層２７、及びサーミスタ搭載層１６が配置されている。
　第１搭載層１３Ａ、第２搭載層１４Ａ、及び導電層１５Ａは、縦方向Ｙにおいて離間して配置されている。第１搭載層１３Ａは、縦方向Ｙにおいて第２搭載層１４Ａ及び導電層１５Ａよりも第１基板１１の第１基板側面１１ａ側に配置されている。導電層１５Ａは、縦方向Ｙにおいて第１搭載層１３Ａ及び第２搭載層１４Ａよりも第１基板１１の第２基板側面１１ｂ側に配置されている。第２搭載層１４Ａは、縦方向Ｙにおいて第１搭載層１３Ａと導電層１５Ａとの間に配置されている。
　第１搭載層１３Ａは、横方向Ｘに延びる帯状の主搭載部１３ａと、横方向Ｘにおける主搭載部１３ａのうちの第１基板１１の第３基板側面１１ｃ側の端部に形成された端子側接続部１３ｂと、横方向Ｘにおける主搭載部１３ａのうちの第１基板１１の第４基板側面１１ｄ側の端部に形成された層間接続部１３ｃとを有する。本実施形態では、第１搭載層１３Ａは、主搭載部１３ａ、端子側接続部１３ｂ、及び層間接続部１３ｃが一体に形成された単一部材である。端子側接続部１３ｂは、縦方向Ｙに延びており、主搭載部１３ａの縦方向Ｙの両側から突出している。端子側接続部１３ｂは、横方向Ｘにおいて端子台座８２Ａ（図７参照）、すなわち第１入力端子５１Ａと隣り合うように配置されている。端子側接続部１３ｂには、第１入力端子５１Ａの複数の接続部５１ｂが接続されている。主搭載部１３ａの幅寸法（主搭載部１３ａの縦方向Ｙの寸法）は、第１制御層２１の幅寸法（平面視において第１制御層２１が延びる方向と直交する方向の寸法）よりも大きく、第１駆動層２３の幅寸法（第１駆動層２３の縦方向Ｙの寸法）よりも大きい。主搭載部１３ａの幅寸法は、第１制御層２１の幅寸法及び第１駆動層２３の幅寸法の２倍以上であり、好ましくは、４倍以上である。本実施形態では、主搭載部１３ａの幅寸法は、第１制御層２１の幅寸法及び第１駆動層２３の幅寸法の約８倍である。層間接続部１３ｃの幅寸法（層間接続部１３ｃの縦方向Ｙの寸法）は、主搭載部１３ａの幅寸法（主搭載部１３ａの縦方向Ｙの寸法）よりも大きい。層間接続部１３ｃのうちの縦方向Ｙの第１基板１１の第１基板側面１１ａ側の端縁は、主搭載部１３ａのうちの縦方向Ｙの第１基板１１の第１基板側面１１ａ側の端縁と縦方向Ｙにおいて揃っている。このため、層間接続部１３ｃは、主搭載部１３ａに対して第１基板１１の第２基板側面１１ｂ側に突出している。
　導電層１５Ａは、横方向Ｘに延びる帯状の主導電部１５ａと、横方向Ｘにおける主導電部１５ａのうちの第１基板１１の第３基板側面１１ｃ側の端部に形成された端子側接続部１５ｂと、横方向Ｘにおける主導電部１５ａのうちの第１基板１１の第４基板側面１１ｄ側の端部に形成された層間接続部１５ｃとを有する。本実施形態では、導電層１５Ａは、主導電部１５ａ、端子側接続部１５ｂ、及び層間接続部１５ｃが一体に形成された単一部材である。端子側接続部１５ｂは、縦方向Ｙに延びており、主導電部１５ａの縦方向Ｙの両側から突出している。主導電部１５ａの幅寸法（主導電部１５ａの縦方向Ｙの寸法）は、第１搭載層１３Ａの主搭載部１３ａの幅寸法（主搭載部１３ａの縦方向Ｙの寸法）と等しい。端子側接続部１５ｂは、第１搭載層１３Ａの端子側接続部１３ｂと縦方向Ｙに隣り合うように配置されている。また、端子側接続部１５ｂは、横方向Ｘにおいて端子台座８２Ａ、すなわち第２入力端子５１Ｂと隣り合うように配置されている。端子側接続部１５ｂには、第２入力端子５１Ｂの複数の接続部５１ｂが接続されている。層間接続部１５ｃの幅寸法（層間接続部１５ｃの縦方向Ｙの寸法）は、主導電部１５ａの幅寸法（主導電部１５ａの縦方向Ｙの寸法）よりも大きい。層間接続部１５ｃのうちの縦方向Ｙの第１基板１１の第２基板側面１１ｂ側の端縁は、主導電部１５ａのうちの縦方向Ｙの第１基板１１の第２基板側面１１ｂ側の端縁と縦方向Ｙにおいて揃っている。このため、層間接続部１５ｃは、主導電部１５ａに対して第１基板１１の第１基板側面１１ａ側に突出している。
　第２搭載層１４Ａは、横方向Ｘにおいて第１搭載層１３Ａの端子側接続部１３ｂ及び導電層１５Ａの端子側接続部１５ｂよりも第１基板１１の第４基板側面１１ｄ側に配置されている。第２搭載層１４Ａは、縦方向Ｙにおいて、第１搭載層１３Ａの主搭載部１３ａと導電層１５Ａの主導電部１５ａとの間に配置されている。本実施形態では、第２搭載層１４Ａは、縦方向Ｙにおいて、第１基板１１の中央部に配置されている。本実施形態では、横方向Ｘにおける第２搭載層１４Ａの第１基板１１の第４基板側面１１ｄ側の端縁と、横方向Ｘにおける第１搭載層１３Ａのうちの主搭載部１３ａの第４基板側面１１ｄ側の端縁と、横方向Ｘにおける導電層１５Ａのうちの主導電部１５ａの第４基板側面１１ｄ側の端縁とは、縦方向Ｙに揃っている。第２搭載層１４Ａは、横方向Ｘに延びる帯状の主搭載部１４ａと、横方向Ｘにおける主搭載部１４ａのうちの第１基板１１の第４基板側面１１ｄ側の端部に形成された層間接続部１４ｂとを有する。本実施形態では、第２搭載層１４Ａは、主搭載部１４ａ及び層間接続部１４ｂが一体に形成された単一部材である。第２搭載層１４Ａの主搭載部１４ａの幅寸法（主搭載部１４ａの縦方向Ｙの寸法）は、第１搭載層１３Ａの主搭載部１３ａの幅寸法（主搭載部１３ａの縦方向Ｙの寸法）及び導電層１５Ａの主導電部１５ａの幅寸法（主導電部１５ａの縦方向Ｙの寸法）よりも大きい。層間接続部１４ｂの幅寸法（層間接続部１４ｂの縦方向Ｙの寸法）は、主搭載部１４ａの幅寸法よりも小さい。層間接続部１４ｂは、主搭載部１４ａの縦方向Ｙの両端縁から縦方向Ｙに凹むように形成されている。
　第１制御層２１及び第１駆動層２３はそれぞれ、縦方向Ｙにおいて第１搭載層１３Ａの主搭載部１３ａよりも第１基板１１の第１基板側面１１ａ側に配置されている。また、第１制御層２１及び第１駆動層２３はそれぞれ、横方向Ｘにおいて第１搭載層１３Ａの端子側接続部１３ｂよりも第１基板１１の第４基板側面１１ｄ側に配置されている。第１制御層２１及び第１駆動層２３は、縦方向Ｙに離間して配置されている。第１駆動層２３は、第１制御層２１よりも第１搭載層１３Ａの主搭載部１３ａ側に配置されている。換言すると、第１制御層２１は、第１駆動層２３よりも第１基板１１の第１基板側面１１ａ側に配置されている。縦方向Ｙからみて、第１制御層２１は、第１駆動層２３と重なっている。
　第２制御層２５及び第２駆動層２７はそれぞれ、縦方向Ｙにおいて導電層１５Ａの主導電部１５ａよりも第１基板１１の第２基板側面１１ｂ側に配置されている。また、第２制御層２５及び第２駆動層２７はそれぞれ、横方向Ｘにおいて導電層１５Ａの端子側接続部１５ｂよりも第１基板１１の第４基板側面１１ｄ側に配置されている。第２制御層２５及び第２駆動層２７は、縦方向Ｙに離間して配置されている。第２駆動層２７は、第２制御層２５よりも導電層１５Ａの主導電部１５ａ側に配置されている。換言すると、第２制御層２５は、第２駆動層２７よりも第１基板１１の第２基板側面１１ｂ側に配置されている。縦方向Ｙからみて、第２駆動層２７は、第２制御層２５と重なっている。縦方向Ｙからみて、第２駆動層２７は、導電層１５Ａの主導電部１５ａと重なっている。このように、第１制御層２１及び第１駆動層２３と、第２制御層２５及び第２駆動層２７とによって、縦方向Ｙにおいて第１搭載層１３Ａ、第２搭載層１４Ａ、及び導電層１５Ａは挟まれている。
　サーミスタ搭載層１６は、縦方向Ｙにおいて第１搭載層１３Ａの主搭載部１３ａよりも第１基板１１の第１基板側面１１ａ側に配置されている。また、サーミスタ搭載層１６は、横方向Ｘからみて、第１搭載層１３Ａの端子側接続部１３ｂ、第１制御層２１、及び第１駆動層２３に重なるように配置されている。また、サーミスタ搭載層１６は、横方向Ｘにおいて第１制御層２１及び第１駆動層２３と第１搭載層１３Ａの端子側接続部１３ｂとの間に配置されている。
　サーミスタ搭載層１６には、温度検出素子であるサーミスタ１７が実装可能である。本実施形態では、サーミスタ搭載層１６にサーミスタ１７が実装されている。サーミスタ搭載層１６は、縦方向Ｙにおいて互いに離間した一対の領域を有する。一方の領域には、サーミスタ１７の正極が電気的に接続可能であり、他方の領域には、サーミスタ１７の負極が電気的に接続可能である。
　図７及び図１２に示すように、平面視における第２基板１２の形状は、横方向Ｘが長辺方向となり、縦方向Ｙが短辺方向となる略矩形状である。本実施形態では、第２基板１２の形状は第１基板１１に対して縦方向Ｙに沿う中心線を中心とした対称形状であり、第２基板１２の横方向Ｘ、縦方向Ｙ、及び厚さ方向Ｚのサイズは第１基板１１の横方向Ｘ、縦方向Ｙ、及び厚さ方向Ｚのサイズと等しい。第２基板１２は、第１基板側面１２ａ、第２基板側面１２ｂ、第３基板側面１２ｃ、及び第４基板側面１２ｄを主に有する。第１基板側面１２ａ及び第２基板側面１２ｂは、縦方向Ｙにおいて互いに反対側を向く面であり、横方向Ｘに沿って延びている。第１基板側面１２ａは第２基板１２のうちの側壁８１Ａ側の側面であり、第２基板側面１２ｂは第２基板１２のうちの側壁８１Ｂ側の側面である。第３基板側面１２ｃ及び第４基板側面１２ｄは、横方向Ｘにおいて互いに反対側を向く面であり、縦方向Ｙに沿って延びている。第３基板側面１２ｃは第２基板１２のうちの端子台座８２Ａ（図７参照）側の側面であり、第４基板側面１２ｄは第２基板１２のうちの端子台座８２Ｂ（図７参照）側の側面である。なお、第２基板１２の形状は第１基板１１と対称形状でなくてもよく、第２基板１２のサイズは第１基板１１のサイズと異なってもよい。
　図１２に示すように、第２基板１２の第２基板主面１２ｓには、第１搭載層１３Ｂ、第２搭載層１４Ｂ、導電層１５Ｂ、第１制御層２２、第２制御層２６、第１駆動層２４、及び第２駆動層２８が配置されている。
　第１搭載層１３Ｂ、第２搭載層１４Ｂ、及び導電層１５Ｂは、縦方向Ｙにおいて離間して配置されている。第１搭載層１３Ｂは、縦方向Ｙにおいて第２搭載層１４Ｂ及び導電層１５Ｂよりも第２基板１２の第１基板側面１２ａ側に配置されている。導電層１５Ｂは、縦方向Ｙにおいて第１搭載層１３Ｂ及び第２搭載層１４Ｂよりも第２基板１２の第２基板側面１２ｂ側に配置されている。第２搭載層１４Ｂは、縦方向Ｙにおいて第１搭載層１３Ｂと導電層１５Ｂとの間に配置されている。
　第１搭載層１３Ｂは、横方向Ｘに延びる帯状の主搭載部１３ｄと、横方向Ｘにおける主搭載部１３ｄのうちの第２基板１２の第４基板側面１２ｄ側の端部に形成された端子側接続部１３ｅと、横方向Ｘにおける主搭載部１３ｄのうちの第２基板１２の第３基板側面１２ｃ側の端部に形成された層間接続部１３ｆとを有する。本実施形態では、第１搭載層１３Ｂは、主搭載部１３ｄ、端子側接続部１３ｅ、及び層間接続部１３ｆが一体に形成された単一部材である。端子側接続部１３ｅは、縦方向Ｙに延びており、縦方向Ｙにおいて主搭載部１３ｄから第２基板１２の第１基板側面１２ａ側に向けて突出している。端子側接続部１３ｅの幅寸法（端子側接続部１３ｅの横方向Ｘの寸法）は、主搭載部１３ｄの幅寸法（主搭載部１３ｄの縦方向Ｙの寸法）よりも小さい。端子側接続部１３ｅの幅寸法は、例えば第１制御層２２の幅寸法（第１制御層２２の縦方向Ｙの寸法）と等しい。主搭載部１３ｄの幅寸法（主搭載部１３ｄの縦方向Ｙの寸法）は、第１制御層２２の幅寸法（第１制御層２２の縦方向Ｙの寸法）よりも大きく、第１駆動層２４の幅寸法（平面視において第１駆動層２４が延びる方向と直交する方向の寸法）よりも大きい。主搭載部１３ｄの幅寸法は、第１制御層２２の幅寸法及び第１駆動層２４の幅寸法の２倍以上であり、好ましくは、４倍以上である。本実施形態では、主搭載部１３ｄの幅寸法は、第１制御層２２の幅寸法及び第１駆動層２４の幅寸法の約８倍である。本実施形態では、主搭載部１３ｄの幅寸法は、第１搭載層１３Ａの主搭載部１３ａ（図１１参照）の幅寸法と等しい。層間接続部１３ｆの幅寸法（層間接続部１３ｆの縦方向Ｙの寸法）は、主搭載部１３ｄの幅寸法（主搭載部１３ｄの縦方向Ｙの寸法）よりも大きい。層間接続部１３ｆのうちの縦方向Ｙの第２基板１２の第１基板側面１２ａ側の端縁は、主搭載部１３ｄのうちの縦方向Ｙの第２基板１２の第１基板側面１２ａ側の端縁と縦方向Ｙにおいて揃っている。このため、層間接続部１３ｆは、主搭載部１３ｄに対して第２基板１２の第２基板側面１２ｂ側に突出している。
　導電層１５Ｂは、横方向Ｘに延びる帯状の主導電部１５ｄと、横方向Ｘにおける主導電部１５ｄのうちの第２基板１２の第３基板側面１２ｃ側の端部に形成された層間接続部１５ｅとを有する。導電層１５Ｂの主導電部１５ｄの幅寸法（主導電部１５ｄの縦方向Ｙの寸法）は、第１搭載層１３Ｂの主搭載部１３ｄの幅寸法（主搭載部１３ｄの縦方向Ｙの寸法）と等しい。層間接続部１５ｅの幅寸法（層間接続部１５ｅの縦方向Ｙの寸法）は、主導電部１５ｄの幅寸法（主導電部１５ｄの縦方向Ｙの寸法）よりも大きい。層間接続部１５ｅのうちの縦方向Ｙの第２基板１２の第２基板側面１２ｂ側の端縁は、主導電部１５ｄのうちの縦方向Ｙの第２基板１２の第２基板側面１２ｂ側の端縁と縦方向Ｙにおいて揃っている。このため、層間接続部１５ｅは、主導電部１５ｄに対して第２基板１２の第１基板側面１２ａ側に突出している。
　第２搭載層１４Ｂは、横方向Ｘに延びる帯状の主搭載部１４ｃと、横方向Ｘにおける主搭載部１４ｃのうちの第２基板１２の第４基板側面１２ｄ側の端部に形成された端子側接続部１４ｄと、横方向Ｘにおける主搭載部１４ｃのうちの第２基板１２の第３基板側面１２ｃ側の端部に形成された層間接続部１４ｅとを有する。本実施形態では、第２搭載層１４Ｂは、主搭載部１４ｃ、端子側接続部１４ｄ、及び層間接続部１４ｅが一体に形成された単一部材である。主搭載部１４ｃは、縦方向Ｙにおいて第１搭載層１３Ｂの主搭載部１３ｄと導電層１５Ｂとの間に配置されている。本実施形態では、主搭載部１４ｃは、縦方向Ｙにおいて、第２基板１２の中央部に配置されている。主搭載部１４ｃの幅寸法（主搭載部１４ｃの縦方向Ｙの寸法）は、第１搭載層１３Ｂの主搭載部１３ｄの幅寸法及び導電層１５Ｂの主導電部１５ｄの幅寸法よりも大きい。横方向Ｘにおける第２搭載層１４Ｂのうちの第２基板１２の第３基板側面１２ｃ側の端縁と、横方向Ｘにおける第１搭載層１３Ｂのうちの第２基板１２の第３基板側面１２ｃ側の端縁と、横方向Ｘにおける導電層１５Ｂのうちの第２基板１２の第３基板側面１２ｃ側の端縁とは、縦方向Ｙに互いに揃っている。端子側接続部１４ｄは、縦方向Ｙに延びており、主搭載部１４ｃの縦方向Ｙの両側から突出している。このように、平面視における第２搭載層１４Ｂの形状は、Ｔ字状である。また、端子側接続部１４ｄは、第１搭載層１３Ｂ及び導電層１５Ｂよりも第２基板１２の第４基板側面１２ｄ側に配置されている。端子側接続部１４ｄは、横方向Ｘにおいて端子台座８２Ｂ、すなわち第１出力端子５２Ａ及び第２出力端子５２Ｂと隣り合うように配置されている。端子側接続部１４ｄには、各出力端子５２Ａ，５２Ｂの複数の接続部５２ｂが接続されている。層間接続部１４ｅの幅寸法（層間接続部１４ｅの縦方向Ｙの寸法）は、主搭載部１４ｃの幅寸法よりも小さい。層間接続部１４ｅは、主搭載部１４ｃの縦方向Ｙの両端縁から縦方向Ｙに凹むように形成されている。
　第１制御層２２及び第１駆動層２４はそれぞれ、縦方向Ｙにおいて第１搭載層１３Ｂの主搭載部１３ｄよりも第２基板１２の第１基板側面１２ａ側に配置されている。また、第１制御層２２及び第１駆動層２４はそれぞれ、横方向Ｘにおいて第１搭載層１３Ｂの端子側接続部１３ｅよりも第２基板１２の第３基板側面１２ｃ側に配置されている。第１制御層２２及び第１駆動層２４は、縦方向Ｙに離間して配置されている。第１駆動層２４は、第１制御層２２よりも第１搭載層１３Ｂの主搭載部１３ｄ側に配置されている。換言すると、第１制御層２２は、第１駆動層２４よりも第２基板１２の第１基板側面１２ａ側に配置されている。縦方向Ｙからみて、第１駆動層２４は、第１制御層２２と重なっている。縦方向Ｙからみて、第１駆動層２４は、第１搭載層１３Ｂの主搭載部１３ｄと重なっている。横方向Ｘからみて、第１制御層２２及び第１駆動層２４はそれぞれ、第１搭載層１３Ｂの端子側接続部１３ｅ及び第２搭載層１４Ｂの端子側接続部１４ｄと重なっている。
　第２制御層２６及び第２駆動層２８はそれぞれ、縦方向Ｙにおいて導電層１５Ｂよりも第２基板１２の第２基板側面１２ｂ側に配置されている。また、第２制御層２６及び第２駆動層２８はそれぞれ、横方向Ｘにおいて第２搭載層１４Ｂの端子側接続部１４ｄよりも第２基板１２の第３基板側面１２ｃ側に配置されている。第２制御層２６及び第２駆動層２８は、縦方向Ｙに離間して配置されている。第２駆動層２８は、第２制御層２６よりも導電層１５Ｂ側に配置されている。換言すると、第２制御層２６は、第２駆動層２８よりも第２基板１２の第２基板側面１２ｂ側に配置されている。縦方向Ｙからみて、第２駆動層２８は、第２制御層２６と重なっている。縦方向Ｙからみて、第２制御層２６は、導電層１５Ｂと重なっている。このように、第１制御層２２及び第１駆動層２４と、第２制御層２６及び第２駆動層２８とによって、縦方向Ｙにおいて第１搭載層１３Ｂ、第２搭載層１４Ｂ、及び導電層１５Ｂは挟まれている。
　図７に示すように、第１搭載層１３Ａの主搭載部１３ａ及び層間接続部１３ｃと、第１搭載層１３Ｂの主搭載部１３ｄ及び層間接続部１３ｆとは、縦方向Ｙに揃った状態で横方向Ｘに離間して配置されている。第２搭載層１４Ａの主搭載部１４ａ及び層間接続部１４ｂと、第２搭載層１４Ｂの主搭載部１４ｃ及び層間接続部１４ｅとは、縦方向Ｙに揃った状態で横方向Ｘに離間して配置されている。導電層１５Ａの主導電部１５ａ及び層間接続部１５ｃと、導電層１５Ｂの主導電部１５ｄ及び層間接続部１５ｅとは、縦方向Ｙに揃った状態で横方向Ｘに離間して配置されている。
　図１３に示すように、第１搭載層１３Ａの層間接続部１３ｃと第１搭載層１３Ｂの層間接続部１３ｆとは、第１搭載層接続部材の一例である板状の連結部材９０Ａによって接続されている。第２搭載層１４Ａの層間接続部１４ｂと第２搭載層１４Ｂの層間接続部１４ｅとは、第２搭載層接続部材の一例である板状の連結部材９０Ｂによって接続されている。導電層１５Ａの層間接続部１５ｃと導電層１５Ｂの層間接続部１５ｅとは、板状の連結部材９０Ｃによって接続されている。
　図１３に示すとおり、平面視において、連結部材９０Ａ～９０Ｃの形状は互いに等しい。一例では、連結部材９０Ａ～９０Ｃはそれぞれ、Ｃｕ又はＣｕ合金によって構成されている。連結部材９０Ａ～９０Ｃはそれぞれ、横方向Ｘに延びる一対の接続部９１と、縦方向Ｙにおいて一対の接続部９１を連結する連結部９２とを有する。本実施形態では、連結部材９０Ａ～９０Ｃはそれぞれ、一対の接続部９１と連結部９２とが一体に形成された単一部材として構成されている。一対の接続部９１は、縦方向Ｙにおいて互いに離間しており、それぞれが横方向Ｘに延びている。連結部９２は、一対の接続部９１の横方向Ｘの中央部同士を連結するように設けられている。このため、平面視における連結部材９０Ａ～９０Ｃの形状はそれぞれ、Ｈ字状である。
　連結部材９０Ａの一対の接続部９１は、第１搭載層１３Ａの層間接続部１３ｃと、第１搭載層１３Ｂの層間接続部１３ｆとに接続されている。連結部材９０Ａの連結部９２は、層間接続部１３ｃと層間接続部１３ｆとの横方向Ｘの間に位置している。このように連結部材９０Ａによって第１搭載層１３Ａと第１搭載層１３Ｂとが電気的に接続されている。
　連結部材９０Ｂの一対の接続部９１は、第２搭載層１４Ａの層間接続部１４ｂと、第２搭載層１４Ｂの層間接続部１４ｅとに接続されている。連結部材９０Ｂの連結部９２は、層間接続部１４ｂと層間接続部１４ｅとの横方向Ｘの間に位置している。このように連結部材９０Ｂによって第２搭載層１４Ａと第２搭載層１４Ｂとが電気的に接続されている。
　連結部材９０Ｃの一対の接続部９１は、導電層１５Ａの層間接続部１５ｃと、導電層１５Ｂの層間接続部１５ｅとに接続されている。連結部材９０Ｃの連結部９２は、層間接続部１５ｃと層間接続部１５ｅとの横方向Ｘの間に位置している。このように連結部材９０Ｃによって導電層１５Ａと導電層１５Ｂとが電気的に接続されている。
　図１１に示すように、第１搭載層１３Ａの主搭載部１３ａには、パワー半導体素子４０として複数（本実施形態では５個）の第１パワー半導体素子４０Ａが配置されている。複数の第１パワー半導体素子４０Ａは、縦方向Ｙに揃った状態で横方向Ｘにおいて互いに離間して配列されている。このため、複数の第１パワー半導体素子４０Ａの配列方向である横方向Ｘは、特許請求の範囲に記載の第１方向である。また、本実施形態では、厚さ方向Ｚからみて、横方向Ｘと直交する縦方向Ｙは、厚さ方向からみて第１方向と交差する第２方向である。複数の第１パワー半導体素子４０Ａはそれぞれ、縦方向Ｙにおける主搭載部１３ａのうちの第２搭載層１４Ａ側の端部に配置されている。横方向Ｘにおいて、複数の第１パワー半導体素子４０Ａは、端子側接続部１３ｂ及び層間接続部１３ｃに配置されていない。
　図９及び図１０に示すように、各第１パワー半導体素子４０Ａは、厚さ方向Ｚにおいて互いに反対側を向く素子主面４０ｓ及び素子裏面４０ｒを有する。ここで、第１パワー半導体素子４０Ａの素子主面４０ｓは、特許請求の範囲に記載の第１素子主面であり、第１パワー半導体素子４０Ａの素子裏面４０ｒは、特許請求の範囲に記載の第１素子裏面である。各第１パワー半導体素子４０Ａは、素子裏面４０ｒが主搭載部１３ａと対面するように第１搭載層１３Ａに配置されている。素子裏面４０ｒは、導電性接合材によって主搭載部１３ａに接合されている。導電性接合材の一例は、Ａｇペーストや半田である。素子裏面４０ｒには、第１駆動電極の一例であるドレイン電極４１（図８参照）が形成されている。このため、ドレイン電極４１は、第１搭載層１３Ａに電気的に接続されている。第１搭載層１３Ａが第１入力端子５１Ａと電気的に接続されているため、ドレイン電極４１は、第１搭載層１３Ａを介して第１入力端子５１Ａと電気的に接続されている。
　図１１に示すように、素子主面４０ｓには、第２駆動電極の一例であるソース電極４２及び制御電極の一例であるゲート電極４３が形成されている。ソース電極４２は、主ソース電極４２Ａ、第１ソース電極４２Ｂ、及び第２ソース電極４２Ｃを含む。
　主ソース電極４２Ａは、素子主面４０ｓのうちの縦方向Ｙにおける第２搭載層１４Ａ側の部分に形成されている。主ソース電極４２Ａの平面視における形状は、横方向Ｘが長辺方向となり、縦方向Ｙが短辺方向となる矩形状であり、素子主面４０ｓの面積の半分以上を占めている。主ソース電極４２Ａには、接続部材３０として第１素子接続部材３１Ａが接続されている。このため、平面視において、複数の第１素子接続部材３１Ａは、複数の第１パワー半導体素子４０Ａの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。第１素子接続部材３１Ａは、平面視において縦方向Ｙに延びる帯状に形成されている。第１素子接続部材３１Ａは、例えばＣｕ又はＣｕ合金の薄板、あるいはＡｌ（アルミニウム）又Ａｌ合金の薄板からなる。また、第１素子接続部材３１Ａは、第２搭載層１４Ａに接続されている。より詳細には、第１素子接続部材３１Ａは、縦方向Ｙにおける第２搭載層１４Ａのうちの第１搭載層１３Ａ側の端部に接続されている。このように、第１素子接続部材３１Ａは、各第１パワー半導体素子４０Ａの主ソース電極４２Ａと第２搭載層１４Ａとを接続している。このため、各第１パワー半導体素子４０Ａのソース電極４２（図８参照）は、第２搭載層１４Ａに電気的に接続されている。
　第１ソース電極４２Ｂ、第２ソース電極４２Ｃ、及びゲート電極４３はそれぞれ、素子主面４０ｓのうちの縦方向Ｙにおける第１駆動層２３側の端部に配置されている。第１ソース電極４２Ｂ、第２ソース電極４２Ｃ、及びゲート電極４３は、縦方向Ｙに揃った状態で横方向Ｘに離間して配列されている。ゲート電極４３は、横方向Ｘにおいて第１ソース電極４２Ｂと第２ソース電極４２Ｃとの間に配置されている。平面視におけるゲート電極４３の形状は、矩形状である。第１ソース電極４２Ｂは、ゲート電極４３に対して第１基板１１の第４基板側面１１ｄ側に配置されており、第２ソース電極４２Ｃは、ゲート電極４３に対して第１基板１１の第３基板側面１１ｃ側に配置されている。平面視における第１ソース電極４２Ｂの形状及び第２ソース電極４２Ｃの形状は、互いに同じであり、横方向Ｘが長辺方向となり、縦方向Ｙが短辺方向となる矩形状である。
　各第１パワー半導体素子４０Ａにおいて、第１ソース電極４２Ｂと第１駆動層２３とは、接続部材３０として第１駆動側接続部材３３Ａによって接続されており、ゲート電極４３と第１制御層２１とは、接続部材３０として第１制御側接続部材３２Ａによって接続されている。
　第２搭載層１４Ａの主搭載部１４ａには、パワー半導体素子４０として複数（本実施形態では５個）の第２パワー半導体素子４０Ｂが配置されている。複数の第２パワー半導体素子４０Ｂは、縦方向Ｙに揃った状態で横方向Ｘ（第１方向）において互いに離間して配列されている。複数の第２パワー半導体素子４０Ｂはそれぞれ、縦方向Ｙにおける主搭載部１４ａのうちの導電層１５Ａ側の端部に配置されている。横方向Ｘにおいて、複数の第２パワー半導体素子４０Ｂは、層間接続部１４ｂに配置されていない。
　各第２パワー半導体素子４０Ｂの構成は、第１パワー半導体素子４０Ａの構成と同じであるため、共通する構成要素には同一符号を付し、その説明を省略する。また各第２パワー半導体素子４０Ｂと第２搭載層１４Ａの主搭載部１４ａとの接合構造は、各第１パワー半導体素子４０Ａと第１搭載層１３Ａの主搭載部１３ａとの接合構造と同じである。このため、各第２パワー半導体素子４０Ｂのドレイン電極４１（図８参照）は、第２搭載層１４Ａに電気的に接続されている。第２搭載層１４Ａが連結部材９０Ｂ及び第２搭載層１４Ｂを介して各出力端子５２Ａ，５２Ｂに接続されているため、ドレイン電極４１は、第２搭載層１４Ａ，１４Ｂ及び連結部材９０Ｂを介して各出力端子５２Ａ，５２Ｂと電気的に接続されている。また、各第２パワー半導体素子４０Ｂのドレイン電極４１が第２搭載層１４Ａに電気的に接続されているため、ドレイン電極４１は、各第１パワー半導体素子４０Ａのソース電極４２と電気的に接続されている。
　各第２パワー半導体素子４０Ｂの主ソース電極４２Ａには、接続部材３０として第２素子接続部材３１Ｂが接続されている。このため、平面視において、複数の第２素子接続部材３１Ｂは、複数の第２パワー半導体素子４０Ｂの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。第２素子接続部材３１Ｂは、平面視において縦方向Ｙに延びる帯状に形成されている。第２素子接続部材３１Ｂは、例えばＣｕ又はＣｕ合金の薄板からなる。また、第２素子接続部材３１Ｂは、導電層１５Ａに接続されている。より詳細には、第２素子接続部材３１Ｂは、縦方向Ｙにおける導電層１５Ａの主導電部１５ａのうちの第２搭載層１４Ａ側の端部に接続されている。このように、各第２パワー半導体素子４０Ｂのソース電極４２（図８参照）は、導電層１５Ａに電気的に接続されている。導電層１５Ａが第２入力端子５１Ｂと電気的に接続されているため、各第２パワー半導体素子４０Ｂのソース電極４２は、第２入力端子５１Ｂと電気的に接続されている。
　各第２パワー半導体素子４０Ｂにおいて、第１ソース電極４２Ｂと第２駆動層２７とは、接続部材３０として第２駆動側接続部材３３Ｂによって接続されており、ゲート電極４３と第２制御層２５とは、接続部材３０として第２制御側接続部材３２Ｂによって接続されている。
　図１２に示すように、第１搭載層１３Ｂの主搭載部１３ｄには、パワー半導体素子４０として複数（本実施形態では５個）の第１パワー半導体素子４０Ａが配置されている。複数の第１パワー半導体素子４０Ａは、縦方向Ｙに揃った状態で横方向Ｘ（第１方向）において互いに離間して配列されている。複数の第１パワー半導体素子４０Ａはそれぞれ、縦方向Ｙにおける主搭載部１３ｄのうちの第２搭載層１４Ｂ側の端部に配置されている。横方向Ｘにおいて、複数の第１パワー半導体素子４０Ａは、端子側接続部１３ｅ及び層間接続部１３ｆに配置されていない。
　各第１パワー半導体素子４０Ａのドレイン電極４１は、第１搭載層１３Ｂと電気的に接続されている。第１搭載層１３Ｂが連結部材９０Ａ及び第１搭載層１３Ａを介して第１入力端子５１Ａに電気的に接続されているため、各第１パワー半導体素子４０Ａのドレイン電極４１は、第１入力端子５１Ａと電気的に接続されている。
　各第１パワー半導体素子４０Ａの主ソース電極４２Ａには、接続部材３０として第１素子接続部材３１Ａが接続されている。また、第１素子接続部材３１Ａは、第２搭載層１４Ｂに接続されている。より詳細には、第１素子接続部材３１Ａは、縦方向Ｙにおける第２搭載層１４Ｂのうちの第１搭載層１３Ｂ側の端部に接続されている。このように、各第１パワー半導体素子４０Ａのソース電極４２（図８参照）は、第２搭載層１４Ｂに電気的に接続されている。
　各第１パワー半導体素子４０Ａにおいて、第１ソース電極４２Ｂと第１駆動層２４とは、接続部材３０として第１駆動側接続部材３３Ａによって接続されており、ゲート電極４３と第１制御層２２とは、接続部材３０として第１制御側接続部材３２Ａによって接続されている。
　第２搭載層１４Ｂの主搭載部１４ｃには、パワー半導体素子４０として複数（本実施形態では５個）の第２パワー半導体素子４０Ｂが配置されている。複数の第２パワー半導体素子４０Ｂは、縦方向Ｙに揃った状態で横方向Ｘにおいて互いに離間して配列されている。複数の第２パワー半導体素子４０Ｂはそれぞれ、縦方向Ｙにおける主搭載部１４ｃのうちの導電層１５Ｂ側の端部に配置されている。横方向Ｘにおいて、複数の第２パワー半導体素子４０Ｂは、端子側接続部１４ｄ及び層間接続部１４ｅに配置されていない。
　各第２パワー半導体素子４０Ｂのドレイン電極４１（図８参照）は、第２搭載層１４Ｂに電気的に接続されている。第２搭載層１４Ｂが各出力端子５２Ａ，５２Ｂに接続されているため、ドレイン電極４１は、第２搭載層１４Ｂを介して各出力端子５２Ａ，５２Ｂと電気的に接続されている。また、各第２パワー半導体素子４０Ｂのドレイン電極４１が第２搭載層１４Ｂに電気的に接続されているため、ドレイン電極４１は、各第１パワー半導体素子４０Ａのソース電極４２と電気的に接続されている。
　各第２パワー半導体素子４０Ｂの主ソース電極４２Ａには、接続部材３０として第２素子接続部材３１Ｂが接続されている。また、第２素子接続部材３１Ｂは、導電層１５Ｂに接続されている。より詳細には、第２素子接続部材３１Ｂは、縦方向Ｙにおける導電層１５Ｂの主導電部１５ｄのうちの第２搭載層１４Ｂ側の端部に接続されている。このように、第１素子接続部材３１Ａは、各第１パワー半導体素子４０Ａの主ソース電極４２Ａと第２搭載層１４Ａとを接続している。このため、各第２パワー半導体素子４０Ｂのソース電極４２（図８参照）は、導電層１５Ｂに電気的に接続されている。導電層１５Ｂが連結部材９０Ｃ及び導電層１５Ａを介して第２入力端子５１Ｂと電気的に接続されているため、各第２パワー半導体素子４０Ｂのソース電極４２は、第２入力端子５１Ｂと電気的に接続されている。
　各第２パワー半導体素子４０Ｂにおいて、第１ソース電極４２Ｂと第２駆動層２８とは、接続部材３０として第２駆動側接続部材３３Ｂによって接続されており、ゲート電極４３と第２制御層２６とは、接続部材３０として第２制御側接続部材３２Ｂによって接続されている。
　次に、各制御層２１，２２，２５，２６及び各駆動層２３，２４，２７，２８の形状、並びに、各パワー半導体素子４０Ａ，４０Ｂと各制御端子５３Ａ，５３Ｂ及び各検出端子５４Ａ，５４Ｂとの接続構造について説明する。
　図１４に示すように、ケース８０の側壁８１Ａは、縦方向Ｙにおいて第１制御層２１、第１駆動層２４、及びサーミスタ搭載層１６と隣り合うように設けられている。このため、側壁８１Ａに設けられた第１制御端子５３Ａ、第１検出端子５４Ａ、電源電流端子５５、及び一対の温度検出端子５６はそれぞれ、縦方向Ｙにおいて第１制御層２１、第１駆動層２４、及びサーミスタ搭載層１６と隣り合うように配置されている。
　より詳細には、第１制御端子５３Ａ及び第１検出端子５４Ａは、第１制御層２１よりも第２基板１２側に配置されており、縦方向Ｙにおいて第１駆動層２４と隣り合うように配置されている。縦方向Ｙからみて、第１制御端子５３Ａ及び第１検出端子５４Ａはそれぞれ、第２基板１２と重なるように配置されている。第１制御端子５３Ａ及び第１検出端子５４Ａは、横方向Ｘにおいて隣り合うように配置されている。第１制御端子５３Ａ及び第１検出端子５４Ａは、横方向Ｘにおいて第２基板１２の第３基板側面１２ｃ寄りに配置されている。横方向Ｘにおいて、第１検出端子５４Ａは、第１制御端子５３Ａよりも端子台座８２Ｂ側に配置されている。第１制御端子５３Ａと第１制御層２１とは、接続部材３０として第１制御端子側接続部材３５Ａによって接続されている。第１検出端子５４Ａと第１駆動層２３とは、接続部材３０として第１検出端子側接続部材３６Ａによって接続されている。
　このように、第１基板１１の各第１パワー半導体素子４０Ａのゲート電極４３は、第１制御側接続部材３２Ａ、第１制御層２１、及び第１制御端子側接続部材３５Ａを介して第１制御端子５３Ａに電気的に接続されている。第１制御層２２が第１制御層接続部材９３Ａを介して第１制御層２１と電気的に接続されているため、第２基板１２の各第１パワー半導体素子４０Ａのゲート電極４３は、第１制御側接続部材３２Ａ、第１制御層２２、第１制御層接続部材９３Ａ、第１制御層２１、及び第１制御端子側接続部材３５Ａを介して第１制御端子５３Ａに電気的に接続されている。
　また、第１駆動層２３が第１駆動層接続部材９４Ａを介して第１駆動層２４と電気的に接続されているため、第１基板１１の各第１パワー半導体素子４０Ａのソース電極４２は、第１駆動側接続部材３３Ａ、第１駆動層２４、第１駆動層接続部材９４Ａ、第１駆動層２３、及び第１検出端子側接続部材３６Ａを介して第１検出端子５４Ａに電気的に接続されている。第２基板１２の各第１パワー半導体素子４０Ａのソース電極４２は、第１駆動側接続部材３３Ａ、第１駆動層２３、及び第１検出端子側接続部材３６Ａを介して第１検出端子５４Ａに電気的に接続されている。
　電源電流端子５５は、横方向Ｘにおいて第１制御端子５３Ａ及び第１検出端子５４Ａよりも端子台座８２Ｂ側に配置されている。電源電流端子５５は、縦方向Ｙにおいて第１搭載層１３Ｂの端子側接続部１３ｅと隣り合うように配置されている。電源電流端子５５と第１搭載層１３Ｂとは、電源電流検出側接続部材３４によって接続されている。電源電流検出側接続部材３４は、第１搭載層１３Ｂの端子側接続部１３ｅのうちの縦方向Ｙの第２基板１２の第１基板側面１２ａ側の端部に接続されている。
　一対の温度検出端子５６の一方は、第１制御層２１よりも第１基板１１の第３基板側面１１ｃ側に配置されており、他方は、縦方向Ｙからみて第１制御層２１のうちの第１基板１１の第３基板側面１１ｃ側の端部と重なるように配置されている。一対の温度検出端子５６は、縦方向Ｙにおいてサーミスタ搭載層１６と隣り合うように配置されている。一対の温度検出端子５６とサーミスタ搭載層１６とは、接続部材３０としてサーミスタ側接続部材３７によって接続されている。サーミスタ側接続部材３７は、ワイヤボンディングによって形成される２本のワイヤからなる。１本のワイヤは、サーミスタ搭載層１６の一対の領域の一方の領域と一対の温度検出端子５６の一方とを接続している。残りの１本のワイヤは、サーミスタ搭載層１６の一対の領域の他方の領域と一対の温度検出端子５６の他方とを接続している。このように、サーミスタ側接続部材３７によって、サーミスタ１７と温度検出端子５６とが電気的に接続されている。
　図１５に示すように、第１制御層２１は、第１制御側配線部２１ａ、第１制御側迂回部２１ｂ、第１制御側連結部２１ｃ、及び第１制御側接続部２１ｄを有する。本実施形態では、第１制御層２１は、第１制御側配線部２１ａ、第１制御側迂回部２１ｂ、第１制御側連結部２１ｃ、及び第１制御側接続部２１ｄが一体に形成された単一部材である。第１制御層２１は、例えば銅箔からなる。平面視における第１制御側配線部２１ａ、第１制御側迂回部２１ｂ、及び第１制御側連結部２１ｃのそれぞれの形状は、細帯状である。
　第１制御側配線部２１ａは、横方向Ｘに沿って延びている。横方向Ｘにおける第１制御側配線部２１ａのうちの第１基板１１の第４基板側面１１ｄ側の端部２１ｅは、横方向Ｘにおいて、複数の第１パワー半導体素子４０Ａのうちの最も第４基板側面１１ｄ側の第１パワー半導体素子４０Ａａよりも第１基板１１の第４基板側面１１ｄ側に位置している。端部２１ｅは、縦方向Ｙからみて、第１搭載層１３Ａの層間接続部１３ｃと重なっている。縦方向Ｙからみて、第１制御側配線部２１ａは、複数の第１パワー半導体素子４０Ａのうちの最も第３基板側面１１ｃ側の第１パワー半導体素子４０Ａｂ以外の４個の第１パワー半導体素子４０Ａと重なるように横方向Ｘに延びている。
　第１制御側配線部２１ａには、複数の第１パワー半導体素子４０Ａのそれぞれに接続された第１制御側接続部材３２Ａが接続されている。複数の第１制御側接続部材３２Ａは、複数の第１パワー半導体素子４０Ａの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａｂ以外の第１パワー半導体素子４０Ａに接続された第１制御側接続部材３２Ａはそれぞれ、平面視において縦方向Ｙに沿って延びている。第１パワー半導体素子４０Ａｂに接続された第１制御側接続部材３２Ａは、第１制御側連結部２１ｃに接続されている。第１パワー半導体素子４０Ａｂのゲート電極４３が横方向Ｘにおいて第１制御側連結部２１ｃよりも第１基板１１の第３基板側面１１ｃ側に位置しているため、第１パワー半導体素子４０Ａｂに接続された第１制御側接続部材３２Ａは、第１制御側連結部２１ｃに向かうにつれて第１基板１１の第４基板側面１１ｄに向けて斜めに延びている。
　第１制御側迂回部２１ｂは、縦方向Ｙにおいて第１制御側配線部２１ａと離間して配置されている。第１制御側迂回部２１ｂは、縦方向Ｙにおいて、第１制御側配線部２１ａに対して第１駆動層２３側とは反対側に配置されている。第１制御側迂回部２１ｂは、横方向Ｘに沿って延びている。第１制御側迂回部２１ｂの横方向Ｘの長さは、第１制御側配線部２１ａの横方向Ｘの長さよりも長い。図１５から分かるとおり、第１制御側迂回部２１ｂには、第１制御側接続部材３２Ａが接続されていない。すなわち、第１制御側接続部材３２Ａは、第１制御側迂回部２１ｂに電気的には接続されているが、物理的に接触していない。
　第１制御側連結部２１ｃは、第１制御側配線部２１ａと第１制御側迂回部２１ｂとを連結している。より詳細には、第１制御側連結部２１ｃは、横方向Ｘにおける第１制御側配線部２１ａのうちの第１基板１１の第３基板側面１１ｃ側の端部と、横方向Ｘにおける第１制御側迂回部２１ｂのうちの第３基板側面１１ｃ側の端部とを連結している。第１制御側連結部２１ｃは、縦方向Ｙに延びている。縦方向Ｙからみて、第１制御側連結部２１ｃは、第１パワー半導体素子４０Ａｂのうちの横方向Ｘにおける第１基板１１の第４基板側面１１ｄ側の端部と重なるように配置されている。
　第１制御側接続部２１ｄは、第１制御側迂回部２１ｂの先端部に形成されている。第１制御側接続部２１ｄは、横方向Ｘにおいて、第１制御側配線部２１ａよりも第１基板１１の第４基板側面１１ｄ側に位置している。第１制御側接続部２１ｄは、縦方向Ｙに延びている。第１制御側接続部２１ｄの幅寸法（第１制御側接続部２１ｄの横方向Ｘの寸法）は、第１制御側迂回部２１ｂの幅寸法（第１制御側迂回部２１ｂの縦方向Ｙの寸法）よりも大きい。第１制御側接続部２１ｄは、縦方向Ｙにおける第１制御側接続部２１ｄのうちの第１駆動層２３側の端縁が縦方向Ｙにおける第１制御側配線部２１ａのうちの第１駆動層２３側の端縁と縦方向Ｙに揃った状態で横方向Ｘにおいて第１制御側配線部２１ａから離間して配置されている。
　第１駆動層２３は、横方向Ｘに沿って延びている。平面視における第１駆動層２３の形状は、細帯状である。本実施形態では、第１駆動層２３の幅寸法（第１駆動層２３の縦方向Ｙの寸法）は、第１制御層２１における第１制御側配線部２１ａの幅寸法（第１制御側配線部２１ａの縦方向Ｙの寸法）と等しい。また、第１駆動層２３の幅寸法は、第１制御層２１における第１制御側迂回部２１ｂの幅寸法（第１制御側迂回部２１ｂの縦方向Ｙの寸法）と等しい。
　ここで、第１駆動層２３の縦方向Ｙの寸法と第１制御層２１における第１制御側配線部２１ａの縦方向Ｙの寸法との差が例えば第１制御層２１における第１制御側配線部２１ａの縦方向Ｙの寸法の５％以内であれば、第１駆動層２３の幅寸法が第１制御層２１における第１制御側配線部２１ａの幅寸法と等しいといえる。また、第１駆動層２３の縦方向Ｙの寸法と第１制御層２１における第１制御側迂回部２１ｂの縦方向Ｙの寸法との差が例えば第１制御層２１における第１制御側迂回部２１ｂの縦方向Ｙの寸法の５％以内であれば、第１駆動層２３の幅寸法が第１制御層２１における第１制御側迂回部２１ｂの幅寸法と等しいといえる。
　第１駆動層２３の横方向Ｘの長さは、第１制御層２１における第１制御側配線部２１ａの横方向Ｘの長さよりも長い。また、第１駆動層２３の横方向Ｘの長さは、第１制御層２１における第１制御側迂回部２１ｂの横方向Ｘの長さよりも長い。縦方向Ｙからみて、横方向Ｘにおける第１駆動層２３のうちの第１基板１１の第３基板側面１１ｃ側の端部は、第１制御層２１の第１制御側連結部２１ｃと揃っている。縦方向Ｙからみて、横方向Ｘにおける第１駆動層２３のうちの第１基板１１の第４基板側面１１ｄ側の端部は、第１制御層２１の第１制御側接続部２１ｄと揃っている。また、縦方向Ｙからみて、横方向Ｘにおける第１駆動層２３のうちの第１基板１１の第４基板側面１１ｄ側の端部及び第１制御層２１の第１制御側接続部２１ｄはそれぞれ、第１搭載層１３Ａの層間接続部１３ｃと揃っている。
　第１駆動層２３には、複数の第１パワー半導体素子４０Ａのそれぞれに接続された第１駆動側接続部材３３Ａが接続されている。複数の第１駆動側接続部材３３Ａは、複数の第１パワー半導体素子４０Ａの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第１パワー半導体素子４０Ａに接続された第１駆動側接続部材３３Ａはそれぞれ、平面視において縦方向Ｙに沿って延びている。
　図１６に示すように、第１駆動層２４は、第１駆動側配線部２４ａ、第１駆動側迂回部２４ｂ、第１駆動側連結部２４ｃ、及び第１駆動側接続部２４ｄを有する。本実施形態では、第１駆動層２４は、第１駆動側配線部２４ａ、第１駆動側迂回部２４ｂ、第１駆動側連結部２４ｃ、及び第１駆動側接続部２４ｄが一体に形成された単一部材である。第１駆動層２４は、例えば銅箔からなる。平面視における第１駆動側配線部２４ａ、第１駆動側迂回部２４ｂ、及び第１駆動側連結部２４ｃのそれぞれの形状は、細帯状である。
　第１駆動側配線部２４ａは、横方向Ｘに沿って延びている。横方向Ｘにおける第１駆動側配線部２４ａのうちの第２基板１２の第３基板側面１２ｃ側の端部２４ｅは、横方向Ｘにおいて、複数の第１パワー半導体素子４０Ａのうちの最も第３基板側面１２ｃ側の第１パワー半導体素子４０Ａｃよりも第２基板１２の第３基板側面１２ｃ側に位置している。
　第１駆動側配線部２４ａには、複数の第１パワー半導体素子４０Ａのそれぞれに接続された第１駆動側接続部材３３Ａが接続されている。複数の第１駆動側接続部材３３Ａは、複数の第１パワー半導体素子４０Ａの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第１パワー半導体素子４０Ａに接続された第１駆動側接続部材３３Ａはそれぞれ、平面視において縦方向Ｙに沿って延びている。
　第１駆動側迂回部２４ｂは、縦方向Ｙにおいて第１駆動側配線部２４ａと離間して配置されている。第１駆動側迂回部２４ｂは、縦方向Ｙにおいて、第１制御層２２に対して第１駆動側配線部２４ａ側とは反対側に配置されている。第１駆動側迂回部２４ｂは、横方向Ｘに沿って延びている。第１駆動側迂回部２４ｂの横方向Ｘの長さは、第１駆動側配線部２４ａの横方向Ｘの長さよりも僅かに長い。図１６から分かるとおり、第１駆動側迂回部２４ｂには、第１駆動側接続部材３３Ａが接続されていない。すなわち、第１駆動側接続部材３３Ａは、第１駆動側迂回部２４ｂに電気的には接続されているが、物理的に接触していない。
　第１駆動側連結部２４ｃは、第１駆動側配線部２４ａと第１駆動側迂回部２４ｂとを連結している。より詳細には、第１駆動側連結部２４ｃは、横方向Ｘにおける第１駆動側配線部２４ａのうちの第２基板１２の第４基板側面１２ｄ側の端部と、横方向Ｘにおける第１駆動側迂回部２４ｂのうちの第４基板側面１２ｄ側の端部とを連結している。第１駆動側連結部２４ｃは、縦方向Ｙに延びている。横方向Ｘにおいて、第１駆動側連結部２４ｃは、第１搭載層１３Ｂの端子側接続部１３ｅと隣り合うように配置されている。縦方向Ｙからみて、第１駆動側連結部２４ｃは、複数の第１パワー半導体素子４０Ａのうちの横方向Ｘにおける最も第２基板１２の第４基板側面１２ｄ側の第１パワー半導体素子４０Ａｄと重なるように配置されている。
　第１駆動側接続部２４ｄは、第１駆動側迂回部２４ｂの先端部に形成されている。第１駆動側接続部２４ｄは、横方向Ｘにおいて、第１駆動側配線部２４ａよりも第２基板１２の第３基板側面１２ｃ側に位置している。第１駆動側接続部２４ｄは、縦方向Ｙに延びている。縦方向Ｙにおいて、第１駆動側接続部２４ｄは、第１搭載層１３Ｂの層間接続部１３ｆと隣り合うように配置されている。第１駆動側接続部２４ｄの幅寸法（第１駆動側接続部２４ｄの横方向Ｘの寸法）は、第１駆動側迂回部２４ｂの幅寸法（第１駆動側迂回部２４ｂの縦方向Ｙの寸法）よりも大きい。第１駆動側接続部２４ｄは、縦方向Ｙにおける第１駆動側接続部２４ｄのうちの第１搭載層１３Ｂ側の端縁が縦方向Ｙにおける第１駆動側配線部２４ａのうちの第１搭載層１３Ｂ側の端縁と縦方向Ｙに揃った状態で横方向Ｘにおいて第１駆動側配線部２４ａから離間して配置されている。
　第１制御層２２は、横方向Ｘに沿って延びている。平面視における第１制御層２２の形状は、細帯状である。本実施形態では、第１制御層２２の幅寸法（第１制御層２２の縦方向Ｙの寸法）は、第１駆動層２４における第１駆動側配線部２４ａの幅寸法（第１駆動側配線部２４ａの縦方向Ｙの寸法）と等しい。また、第１制御層２２の幅寸法は、第１駆動層２４における第１駆動側迂回部２４ｂの幅寸法（第１駆動側迂回部２４ｂの縦方向Ｙの寸法）と等しい。
　ここで、第１制御層２２の縦方向Ｙの寸法と第１駆動層２４における第１駆動側配線部２４ａの縦方向Ｙの寸法との差が例えば第１駆動層２４における第１駆動側配線部２４ａの縦方向Ｙの寸法の５％以内であれば、第１制御層２２の幅寸法が第１駆動層２４における第１駆動側配線部２４ａの幅寸法と等しいといえる。また、第１制御層２２の縦方向Ｙの寸法と第１駆動層２４における第１駆動側迂回部２４ｂの縦方向Ｙの寸法との差が例えば第１駆動層２４における第１駆動側迂回部２４ｂの縦方向Ｙの寸法の５％以内であれば、第１制御層２２の幅寸法が第１駆動層２４における第１駆動側迂回部２４ｂの幅寸法と等しいといえる。
　第１制御層２２の横方向Ｘの長さは、第１駆動層２４における第１駆動側配線部２４ａの横方向Ｘの長さよりも僅かに短い。縦方向Ｙからみて、横方向Ｘにおける第１制御層２２のうちの第２基板１２の第３基板側面１２ｃ側の端部は、第１駆動層２４の第１駆動側配線部２４ａの端部２４ｅと揃っている。横方向Ｘからみて、第１制御層２２は、第１駆動層２４の第１駆動側接続部２４ｄと重なっている。
　第１制御層２２には、第２基板１２の複数の第１パワー半導体素子４０Ａのそれぞれに接続された第１制御側接続部材３２Ａが接続されている。複数の第１制御側接続部材３２Ａは、複数の第１パワー半導体素子４０Ａの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第１パワー半導体素子４０Ａのうちの最も第２基板１２の第４基板側面１２ｄ寄りに配置された第１パワー半導体素子４０Ａｄ以外の４個の第１パワー半導体素子４０Ａに接続された第１制御側接続部材３２Ａはそれぞれ、平面視において縦方向Ｙに沿って延びている。第１パワー半導体素子４０Ａｄのゲート電極４３が第１制御層２２よりも第２基板１２の第４基板側面１２ｄ側に配置されているため、第１パワー半導体素子４０Ａｄに接続された第１制御側接続部材３２Ａは、第２基板１２の第１基板側面１２ａに向かうにつれて第３基板側面１２ｃ側に向けて斜めに延びている。
　図１４～図１６に示すように、第１制御側接続部２１ｄには、第１制御端子側接続部材３５Ａ及び第１制御層接続部材９３Ａがそれぞれ接続されている。より詳細には、第１制御端子側接続部材３５Ａは、縦方向Ｙにおける第１制御側接続部２１ｄのうちの第１基板１１の第１基板側面１１ａ側の端部に接続されている。
　第１制御層接続部材９３Ａは、縦方向Ｙにおける第１制御側接続部２１ｄのうちの第１駆動層２３側の端部に接続されている。また第１制御層接続部材９３Ａは、横方向Ｘにおける第１制御層２２のうちの第２基板１２の第３基板側面１２ｃ側の端部に接続されている。平面視において、第１制御層接続部材９３Ａは、横方向Ｘに沿って延びている。図１６からわかるとおり、第１制御層接続部材９３Ａは、第１駆動層２４の第１駆動側接続部２４ｄを横方向Ｘに跨ぐように形成されている。
　第１駆動側接続部２４ｄには、第１検出端子側接続部材３６Ａ及び第１駆動層接続部材９４Ａがそれぞれ接続されている。より詳細には、第１検出端子側接続部材３６Ａは、縦方向Ｙにおける第１駆動側接続部２４ｄのうちの第２基板１２の第１基板側面１２ａ側の端部に接続されている。
　横方向Ｘにおける第１駆動層２３のうちの第１基板１１の第４基板側面１１ｄ側の端部には、第１駆動層接続部材９４Ａが接続されている。第１駆動層接続部材９４Ａは、縦方向Ｙにおける第１駆動側接続部２４ｄのうちの第１搭載層１３Ｂ側の端部に接続されている。平面視において、第１駆動層接続部材９４Ａは、横方向Ｘに沿って延びている。
　図１７に示すように、ケース８０の側壁８１Ｂは、縦方向Ｙにおいて第２制御層２６及び第２駆動層２７と隣り合うように設けられている。このため、側壁８１Ｂに設けられた第２制御端子５３Ｂ及び第２検出端子５４Ｂはそれぞれ、縦方向Ｙにおいて第２制御層２６及び第２駆動層２７と隣り合うように配置されている。
　より詳細には、第２制御端子５３Ｂ及び第２検出端子５４Ｂはそれぞれ、第２制御層２６よりも第１基板１１側に配置されており、縦方向Ｙにおいて第２駆動層２７と隣り合うように配置されている。縦方向Ｙからみて、第２制御端子５３Ｂ及び第２検出端子５４Ｂはそれぞれ、第１基板１１と重なるように配置されている。第２制御端子５３Ｂ及び第２検出端子５４Ｂは、横方向Ｘにおいて隣り合うように配置されている。第２制御端子５３Ｂ及び第２検出端子５４Ｂは、横方向Ｘにおいて第１基板１１の第４基板側面１１ｄ寄りに配置されている。横方向Ｘにおいて、第２検出端子５４Ｂは、第２制御端子５３Ｂよりも端子台座８２Ａ側に配置されている。第２制御端子５３Ｂと第２制御層２６とは、接続部材３０として第２制御端子側接続部材３５Ｂによって接続されている。第２検出端子５４Ｂと第２駆動層２７とは、接続部材３０として第２検出端子側接続部材３６Ｂによって接続されている。
　このように、第２制御層２５が第２制御層接続部材９３Ｂを介して第２制御層２６と電気的に接続されているため、第１基板１１の各第２パワー半導体素子４０Ｂのゲート電極４３は、第２制御側接続部材３２Ｂ、第２制御層２５、第２制御層接続部材９３Ｂ、第２制御層２６、及び第２制御端子側接続部材３５Ｂを介して第２制御端子５３Ｂに電気的に接続されている。第２基板１２の各第２パワー半導体素子４０Ｂのゲート電極４３は、第２制御側接続部材３２Ｂ、第２制御層２６、及び第２制御端子側接続部材３５Ｂを介して第１制御端子５３Ａに電気的に接続されている。
　また、第１基板１１の各第２パワー半導体素子４０Ｂのソース電極４２は、第２駆動側接続部材３３Ｂ、第２駆動層２７、及び第２検出端子側接続部材３６Ｂを介して第２検出端子５４Ｂに電気的に接続されている。また、第２駆動層２８が第２駆動層接続部材９４Ｂを介して第２駆動層２７と電気的に接続されているため、第２基板１２の各第２パワー半導体素子４０Ｂのソース電極４２は、第２駆動側接続部材３３Ｂ、第２駆動層２７、第２駆動層接続部材９４Ｂ、第２駆動層２８、及び第２検出端子側接続部材３６Ｂを介して第２検出端子５４Ｂに電気的に接続されている。
　図１８に示すように、第２駆動層２７は、第２駆動側配線部２７ａ、第２駆動側迂回部２７ｂ、第２駆動側連結部２７ｃ、及び第２駆動側接続部２７ｄを有する。本実施形態では、第２駆動層２７は、第２駆動側配線部２７ａ、第２駆動側迂回部２７ｂ、第２駆動側連結部２７ｃ、及び第２駆動側接続部２７ｄが一体に形成された単一部材である。第２駆動層２７は、例えば銅箔からなる。平面視における第２駆動側配線部２７ａ、第２駆動側迂回部２７ｂ、及び第２駆動側連結部２７ｃのそれぞれの形状は、細帯状である。
　第２駆動側配線部２７ａは、横方向Ｘに沿って延びている。縦方向Ｙにおいて、第２駆動側配線部２７ａは、導電層１５Ａと隣り合うように配置されている。横方向Ｘにおける第２駆動側配線部２７ａのうちの第１基板１１の第４基板側面１１ｄ側の端部２７ｅは、横方向Ｘにおいて、複数の第２パワー半導体素子４０Ｂのうちの最も第４基板側面１１ｄ側の第２パワー半導体素子４０Ｂａよりも第１基板１１の第４基板側面１１ｄ側に位置している。縦方向Ｙからみて、第２駆動側配線部２７ａは、第１基板１１に配置された全ての第２パワー半導体素子４０Ｂと重なるように横方向Ｘに延びている。
　第２駆動側配線部２７ａには、複数の第２パワー半導体素子４０Ｂのそれぞれに接続された第２駆動側接続部材３３Ｂが接続されている。複数の第２駆動側接続部材３３Ｂは、複数の第２パワー半導体素子４０Ｂの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第２パワー半導体素子４０Ｂに接続された第２駆動側接続部材３３Ｂはそれぞれ、平面視において縦方向Ｙに沿って延びている。
　第２駆動側迂回部２７ｂは、縦方向Ｙにおいて第２駆動側配線部２７ａと離間して配置されている。第２駆動側迂回部２７ｂは、縦方向Ｙにおいて、第２制御層２５に対して第２駆動側配線部２７ａ側とは反対側に配置されている。第２駆動側迂回部２７ｂは、縦方向Ｙにおいて、第２制御層２５よりも第１基板１１の第２基板側面１１ｂ側に配置されている。縦方向Ｙにおいて、第２駆動側迂回部２７ｂは、第１基板１１の第２基板側面１１ｂと隣り合うように配置されている。第２駆動側迂回部２７ｂは、横方向Ｘに沿って延びている。第２駆動側迂回部２７ｂの横方向Ｘの長さは、第２駆動側配線部２７ａの横方向Ｘの長さよりも僅かに長い。図１８から分かるとおり、第２駆動側迂回部２７ｂには、第２駆動側接続部材３３Ｂが接続されていない。すなわち、第２駆動側接続部材３３Ｂは、第２駆動側迂回部２７ｂに電気的には接続されているが、物理的に接触していない。
　第２駆動側連結部２７ｃは、第２駆動側配線部２７ａと第２駆動側迂回部２７ｂとを連結している。より詳細には、第２駆動側連結部２７ｃは、横方向Ｘにおける第２駆動側配線部２７ａのうちの第１基板１１の第３基板側面１１ｃ側の端部と、横方向Ｘにおける第２駆動側迂回部２７ｂのうちの第３基板側面１１ｃ側の端部とを連結している。第２駆動側連結部２７ｃは、縦方向Ｙに延びている。縦方向Ｙからみて、第２駆動側連結部２７ｃは、第２パワー半導体素子４０Ｂのうちの最も第３基板側面１１ｃ側の第２パワー半導体素子４０Ｂｂのうちの横方向Ｘにおける第１基板１１の第３基板側面１１ｃ側の端部と重なるように配置されている。
　第２駆動側接続部２７ｄは、第２駆動側迂回部２７ｂの先端部に形成されている。第２駆動側接続部２７ｄは、横方向Ｘにおいて、第２駆動側配線部２７ａよりも第１基板１１の第４基板側面１１ｄ側に位置している。第２駆動側接続部２７ｄは、縦方向Ｙに延びている。第２駆動側接続部２７ｄの幅寸法（第２駆動側接続部２７ｄの横方向Ｘの寸法）は、第２駆動側迂回部２７ｂの幅寸法（第２駆動側迂回部２７ｂの縦方向Ｙの寸法）よりも大きい。第２駆動側接続部２７ｄは、縦方向Ｙにおける第２駆動側接続部２７ｄのうちの導電層１５Ａ側の端縁が縦方向Ｙにおける第２駆動側配線部２７ａのうちの導電層１５Ａ側の端縁と縦方向Ｙに揃った状態で横方向Ｘにおいて第２駆動側配線部２７ａから離間して配置されている。
　第２制御層２５は、横方向Ｘに沿って延びている。平面視における第２制御層２５の形状は、細帯状である。本実施形態では、第２制御層２５の幅寸法（第２制御層２５の縦方向Ｙの寸法）は、第２駆動層２７における第２駆動側配線部２７ａの幅寸法（第２駆動側配線部２７ａの縦方向Ｙの寸法）と等しい。また、第２制御層２５の幅寸法は、第２駆動層２７における第２駆動側迂回部２７ｂの幅寸法（第２駆動側迂回部２７ｂの縦方向Ｙの寸法）と等しい。
　ここで、第２制御層２５の縦方向Ｙの寸法と第２駆動層２７における第２駆動側配線部２７ａの縦方向Ｙの寸法との差が例えば第２駆動層２７における第２駆動側配線部２７ａの縦方向Ｙの寸法の５％以内であれば、第２制御層２５の幅寸法が第２駆動層２７における第２駆動側配線部２７ａの幅寸法と等しいといえる。また、第２制御層２５の縦方向Ｙの寸法と第２駆動層２７における第２駆動側迂回部２７ｂの縦方向Ｙの寸法との差が例えば第２駆動層２７における第２駆動側迂回部２７ｂの縦方向Ｙの寸法の５％以内であれば、第２制御層２５の幅寸法が第２駆動層２７における第２駆動側迂回部２７ｂの幅寸法と等しいといえる。
　第２制御層２５の横方向Ｘの長さは、第２駆動層２７における第２駆動側配線部２７ａの横方向Ｘの長さよりも僅かに短い。縦方向Ｙからみて、横方向Ｘにおける第２制御層２５のうちの第１基板１１の第４基板側面１１ｄ側の端部２５ｘは、第２駆動層２７の第２駆動側配線部２７ａの端部２７ｅと揃っている。
　第２制御層２５には、複数の第２パワー半導体素子４０Ｂのそれぞれに接続された第２制御側接続部材３２Ｂが接続されている。複数の第２制御側接続部材３２Ｂは、複数の第２パワー半導体素子４０Ｂの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第２パワー半導体素子４０Ｂに接続された第２制御側接続部材３２Ｂはそれぞれ、平面視において縦方向Ｙに沿って延びている。横方向Ｘにおける第１駆動層２３のうちの第１基板１１の第４基板側面１１ｄ側の端部には、第１駆動層接続部材９４Ａが接続されている。
　図１９に示すように、第２制御層２６は、第２制御側配線部２６ａ、第２制御側迂回部２６ｂ、第２制御側連結部２６ｃ、及び第２制御側接続部２６ｄを有する。本実施形態では、第２制御層２６は、第２制御側配線部２６ａ、第２制御側迂回部２６ｂ、第２制御側連結部２６ｃ、及び第２制御側接続部２６ｄが一体に形成された単一部材である。第２制御層２６は、例えば銅箔からなる。平面視における第２制御側配線部２６ａ、第２制御側迂回部２６ｂ、及び第２制御側連結部２６ｃのそれぞれの形状は、細帯状である。
　第２制御側配線部２６ａは、横方向Ｘに沿って延びている。横方向Ｘにおける第２制御側配線部２６ａのうちの第２基板１２の第３基板側面１２ｃ側の端部２６ｅは、横方向Ｘにおいて、複数の第２パワー半導体素子４０Ｂのうちの最も第３基板側面１２ｃ側の第２パワー半導体素子４０Ｂｃよりも第２基板１２の第３基板側面１２ｃ側に位置している。
　第２制御側配線部２６ａには、複数の第２パワー半導体素子４０Ｂのそれぞれに接続された第２制御側接続部材３２Ｂが接続されている。複数の第２制御側接続部材３２Ｂは、複数の第２パワー半導体素子４０Ｂの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第２パワー半導体素子４０Ｂに接続された第２制御側接続部材３２Ｂはそれぞれ、平面視において縦方向Ｙに沿って延びている。
　第２制御側迂回部２６ｂは、縦方向Ｙにおいて第２制御側配線部２６ａと離間して配置されている。第２制御側迂回部２６ｂは、縦方向Ｙにおいて、第２制御側配線部２６ａに対して第２駆動層２８側とは反対側に配置されている。第２制御側迂回部２６ｂは、縦方向Ｙにおいて第２基板１２の第２基板側面１２ｂと隣り合うように配置されている。第２制御側迂回部２６ｂは、横方向Ｘに沿って延びている。第２制御側迂回部２６ｂの横方向Ｘの長さは、第２制御側配線部２６ａの横方向Ｘの長さよりも僅かに長い。図１９から分かるとおり、第２制御側迂回部２６ｂには、第２制御側接続部材３２Ｂが接続されていない。すなわち、第２制御側接続部材３２Ｂは、第２制御側迂回部２６ｂに電気的には接続されているが、物理的に接触していない。
　第２制御側連結部２６ｃは、第２制御側配線部２６ａと第２制御側迂回部２６ｂとを連結している。より詳細には、第２制御側連結部２６ｃは、横方向Ｘにおける第２制御側配線部２６ａのうちの第２基板１２の第４基板側面１２ｄ側の端部と、横方向Ｘにおける第２制御側迂回部２６ｂのうちの第４基板側面１２ｄ側の端部とを連結している。第２制御側連結部２６ｃは、縦方向Ｙに延びている。横方向Ｘにおいて、第２制御側連結部２６ｃは、第２搭載層１４Ｂの端子側接続部１４ｄと隣り合うように配置されている。縦方向Ｙからみて、第２制御側連結部２６ｃは、複数の第２パワー半導体素子４０Ｂのうちの横方向Ｘにおける最も第２基板１２の第４基板側面１２ｄ側の第２パワー半導体素子４０Ｂｄと重なるように配置されている。
　第２制御側接続部２６ｄは、第２制御側迂回部２６ｂの先端部に形成されている。第２制御側接続部２６ｄは、横方向Ｘにおいて、第２制御側配線部２６ａよりも第２基板１２の第３基板側面１２ｃ側に位置している。第２制御側接続部２６ｄは、縦方向Ｙに延びている。縦方向Ｙにおいて、第２制御側接続部２６ｄは、第２駆動層２８と隣り合うように配置されている。第２制御側接続部２６ｄの幅寸法（第２制御側接続部２６ｄの横方向Ｘの寸法）は、第２制御側迂回部２６ｂの幅寸法（第２制御側迂回部２６ｂの縦方向Ｙの寸法）よりも大きい。第２制御側接続部２６ｄは、縦方向Ｙにおける第２制御側接続部２６ｄのうちの第２駆動層２８側の端縁が縦方向Ｙにおける第２制御側配線部２６ａのうちの第２駆動層２８側の端縁と縦方向Ｙに揃った状態で横方向Ｘにおいて第２制御側配線部２６ａから離間して配置されている。
　第２駆動層２８は、横方向Ｘに沿って延びている。平面視における第２駆動層２８の形状は、細帯状である。本実施形態では、第２駆動層２８の幅寸法（第２駆動層２８の縦方向Ｙの寸法）は、第２制御層２６における第２制御側配線部２６ａの幅寸法（第２制御側配線部２６ａの縦方向Ｙの寸法）と等しい。また、第２駆動層２８の幅寸法は、第２制御層２６における第２制御側迂回部２６ｂの幅寸法（第２制御側迂回部２６ｂの縦方向Ｙの寸法）と等しい。
　ここで、第２駆動層２８の縦方向Ｙの寸法と第２制御層２６における第２制御側配線部２６ａの縦方向Ｙの寸法との差が例えば第２制御層２６における第２制御側配線部２６ａの縦方向Ｙの寸法の５％以内であれば、第２駆動層２８の幅寸法が第２制御層２６における第２制御側配線部２６ａの幅寸法と等しいといえる。また、第２駆動層２８の縦方向Ｙの寸法と第２制御層２６における第２制御側迂回部２６ｂの縦方向Ｙの寸法との差が例えば第２制御層２６における第２制御側迂回部２６ｂの縦方向Ｙの寸法の５％以内であれば、第２駆動層２８の幅寸法が第２制御層２６における第２制御側迂回部２６ｂの幅寸法と等しいといえる。
　第２駆動層２８の横方向Ｘの長さは、第２制御層２６における第２制御側配線部２６ａの横方向Ｘの長さよりも長い。縦方向Ｙからみて、横方向Ｘにおける第２駆動層２８のうちの第２基板１２の第４基板側面１２ｄ側の端部は、第２制御層２６の第２制御側連結部２６ｃと揃っている。縦方向Ｙからみて、横方向Ｘにおける第２駆動層２８のうちの第２基板１２の第３基板側面１２ｃ側の端部は、第２制御層２６の第２制御側接続部２６ｄと揃っている。
　第２駆動層２８には、第２基板１２の複数の第２パワー半導体素子４０Ｂのそれぞれに接続された第２駆動側接続部材３３Ｂが接続されている。複数の第２駆動側接続部材３３Ｂは、複数の第２パワー半導体素子４０Ｂの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第２パワー半導体素子４０Ｂに接続された第２駆動側接続部材３３Ｂは、平面視において縦方向Ｙに沿って延びている。
　図１７～図１９に示すように、第２駆動側迂回部２７ｂには、第２検出端子側接続部材３６Ｂが接続されている。より詳細には、第２検出端子側接続部材３６Ｂは、第２駆動側迂回部２７ｂのうちの第２駆動側接続部２７ｄ側の端部に接続されている。
　第２駆動側接続部２７ｄには、第２駆動層接続部材９４Ｂがそれぞれ接続されている。より詳細には、第２駆動層接続部材９４Ｂは、縦方向Ｙにおける第２駆動側接続部２７ｄのうちの導電層１５Ａ側の端部に接続されている。また、第２駆動層接続部材９４Ｂは、横方向Ｘにおける第２駆動層２８のうちの第２基板１２の第３基板側面１２ｃ側の端部に接続されている。平面視において、第２駆動層接続部材９４Ｂは、横方向Ｘに沿って延びている。
　第２制御層２５のうちの第１基板１１の第４基板側面１１ｄ側の端部２５ｘには、第２制御層接続部材９３Ｂが接続されている。また、第２制御層接続部材９３Ｂは、第２制御層２６の第２制御側接続部２６ｄに接続されている。第２制御層接続部材９３Ｂは、縦方向Ｙにおける第２制御側接続部２６ｄのうちの第２駆動層２８側の端部に接続されている。平面視において、第２制御層接続部材９３Ｂは、横方向Ｘに沿って延びている。また、図１８に示すとおり、第２制御層接続部材９３Ｂは、第２駆動層２７の第２駆動側接続部２７ｄを横方向Ｘに跨ぐように形成されている。
　第２制御側接続部２６ｄには、第２制御端子側接続部材３５Ｂが接続されている。より詳細には、第２制御端子側接続部材３５Ｂは、縦方向Ｙにおける第２制御側接続部２６ｄのうちの第２基板１２の第２基板側面１２ｂ側の端部に接続されている。
　図１１～図１９に示すように、各制御側接続部材３２Ａ，３２Ｂ、各駆動側接続部材３３Ａ，３３Ｂ、電源電流検出側接続部材３４、各制御端子側接続部材３５Ａ，３５Ｂ、各検出端子側接続部材３６Ａ，３６Ｂ、サーミスタ側接続部材３７、各制御層接続部材９３Ａ，９３Ｂ、及び各駆動層接続部材９４Ａ，９４Ｂはそれぞれ、Ａｕ（金）、Ａｕ合金、Ａｌ、Ａｌ合金、Ｃｕ、又はＣｕ合金からなるワイヤである。
　（導電経路）
　次に、各パワー半導体素子４０Ａ，４０Ｂと各制御端子５３Ａ，５３Ｂとの間の第１導電経路である制御側導電経路と、各パワー半導体素子４０Ａ，４０Ｂと各検出端子５４Ａ，５４Ｂとの間の第２導電経路である駆動側導電経路とについて説明する。
　図１４に示すように、第１基板１１の複数の第１パワー半導体素子４０Ａのゲート電極４３から第１制御端子５３Ａまでの第１制御側導電経路は、第１制御側接続部材３２Ａ、第１制御層２１、及び第１制御端子側接続部材３５Ａによって構成されている。このため、第１基板１１の複数の第１パワー半導体素子４０Ａに関する第１制御側導電経路は、第１パワー半導体素子４０Ａｂから第１パワー半導体素子４０Ａａに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａａ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｂのそれぞれに関する第１制御側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａａの第１制御側導電経路である第１端制御側導電経路の長さが最も長く、第１パワー半導体素子４０Ａｂの第１制御側導電経路である第２端制御側導電経路の長さが最も短い。
　第１基板１１の複数の第１パワー半導体素子４０Ａのソース電極４２から第１検出端子５４Ａまでの第１駆動側導電経路は、第１駆動側接続部材３３Ａ、第１駆動層２３、第１駆動層接続部材９４Ａ、第１駆動層２４の第１駆動側接続部２４ｄ、及び第１検出端子側接続部材３６Ａによって構成されている。このため、第１基板１１の複数の第１パワー半導体素子４０Ａに関する第１駆動側導電経路は、第１パワー半導体素子４０Ａａから第１パワー半導体素子４０Ａｂに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａａ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｂのそれぞれに関する第１駆動側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａａの第１駆動側導電経路である第１端駆動側導電経路の長さが最も短く、第１パワー半導体素子４０Ａｂの第１駆動側導電経路である第２端駆動側導電経路の長さが最も長い。
　第２基板１２の複数の第１パワー半導体素子４０Ａのゲート電極４３から第１制御端子５３Ａまでの第１制御側導電経路は、第１制御側接続部材３２Ａ、第１制御層２２、第１制御層接続部材９３Ａ、第１制御層２１の第１制御側接続部２１ｄ、及び第１制御端子側接続部材３５Ａによって構成されている。このため、第２基板１２の複数の第１パワー半導体素子４０Ａに関する第１制御側導電経路は、第１パワー半導体素子４０Ａｃから第１パワー半導体素子４０Ａｄに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａｃ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｄのそれぞれに関する第１制御側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａｃの第１制御側導電経路である第１端制御側導電経路の長さが最も短く、第１パワー半導体素子４０Ａｄの第１制御側導電経路である第２端制御側導電経路の長さが最も長い。
　第２基板１２の複数の第１パワー半導体素子４０Ａのソース電極４２から第１検出端子５４Ａまでの第１駆動側導電経路は、第１駆動側接続部材３３Ａ、第１駆動層２４、及び第１検出端子側接続部材３６Ａによって構成されている。このため、第２基板１２の複数の第１パワー半導体素子４０Ａに関する第１駆動側導電経路は、第１パワー半導体素子４０Ａｄから第１パワー半導体素子４０Ａｃに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａｃ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｄのそれぞれに関する第１駆動側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａｃの第１駆動側導電経路である第１端駆動側導電経路の長さが最も長く、第１パワー半導体素子４０Ａｄの第１駆動側導電経路である第２端駆動側導電経路の長さが最も短い。
　このように、本実施形態では、第１制御側導電経路の長さと第１駆動側導電経路の長さの合計の長さの複数の第１パワー半導体素子４０Ａの間でのばらつきを低減するように、第１制御側迂回部２１ｂ及び第１駆動側迂回部２４ｂがそれぞれ形成されている。すなわち、本実施形態のパワーモジュール１Ａは、第１制御側迂回部２１ｂ及び第１駆動側迂回部２４ｂによって、第１導電経路の一例である第１制御側導電経路の長さと、第２導電経路の一例である第１駆動側導電経路の長さとの和が複数の第１パワー半導体素子４０Ａの間で互いに近づくように構成されている。
　また、本実施形態では、第１端制御側導電経路の長さと第１端駆動側導電経路の長さとの合計の長さと、第２端制御側導電経路の長さと第２端駆動側導電経路の長さとの合計の長さとのばらつきを低減するように、第１制御側迂回部２１ｂ及び第１駆動側迂回部２４ｂがそれぞれ形成されている。
　なお、第１端制御側導電経路の長さと第１端駆動側導電経路の長さとの合計の長さは、特許請求の範囲に記載の第１和の一例である。また、第２端制御側導電経路の長さと第２端駆動側導電経路の長さとの合計の長さは、特許請求の範囲に記載の第２和の一例である。このため、本実施形態のパワーモジュール１Ａは、第１制御側迂回部２１ｂ及び第１駆動側迂回部２４ｂによって、第１和と第２和とが互いに近づくように構成されている。
　図１７に示すように、第１基板１１の複数の第２パワー半導体素子４０Ｂのゲート電極４３から第２制御端子５３Ｂまでの第２制御側導電経路は、第２制御側接続部材３２Ｂ、第２制御層２５、第２制御層接続部材９３Ｂ、第２制御層２６の第２制御側接続部２６ｄ、及び第２制御端子側接続部材３５Ｂによって構成されている。このため、第１基板１１の複数の第２パワー半導体素子４０Ｂに関する第３導電経路の一例である第２制御側導電経路は、第２パワー半導体素子４０Ｂａから第２パワー半導体素子４０Ｂｂに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂａ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｂのそれぞれに関する第２制御側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂａの第２制御側導電経路である第３端制御側導電経路の長さが最も短く、第２パワー半導体素子４０Ｂｂの第２制御側導電経路である第４端制御側導電経路の長さが最も長い。
　第１基板１１の複数の第２パワー半導体素子４０Ｂのソース電極４２から第２検出端子５４Ｂまでの第２駆動側導電経路は、第２駆動側接続部材３３Ｂ、第２駆動層２７、及び第２検出端子側接続部材３６Ｂによって構成されている。このため、第１基板１１の複数の第２パワー半導体素子４０Ｂに関する第４導電経路の一例である第２駆動側導電経路は、第２パワー半導体素子４０Ｂｂから第２パワー半導体素子４０Ｂａに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂａ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｂのそれぞれに関する第２駆動側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂａの第２駆動側導電経路である第３端駆動側導電経路の長さが最も長く、第２パワー半導体素子４０Ｂｂの第２駆動側導電経路である第４端駆動側導電経路の長さが最も短い。
　第２基板１２の複数の第２パワー半導体素子４０Ｂのゲート電極４３から第２制御端子５３Ｂまでの第２制御側導電経路は、第２制御側接続部材３２Ｂ、第２制御層２６、及び第２制御端子側接続部材３５Ｂによって構成されている。このため、第２基板１２の複数の第２パワー半導体素子４０Ｂに関する第３導電経路の一例である第２制御側導電経路は、第２パワー半導体素子４０Ｂｄから第２パワー半導体素子４０Ｂｃに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂｃ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｄのそれぞれに関する第２制御側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂｃの第２制御側導電経路である第３端制御側導電経路の長さが最も長く、第２パワー半導体素子４０Ｂｄの第２制御側導電経路である第４端制御側導電経路の長さが最も短い。
　第２基板１２の複数の第２パワー半導体素子４０Ｂのソース電極４２から第２検出端子５４Ｂまでの第２駆動側導電経路は、第２駆動側接続部材３３Ｂ，第２駆動層２８、第２駆動層接続部材９４Ｂ、第２駆動層２７の第２駆動側接続部２７ｄ、及び第２検出端子側接続部材３６Ｂによって構成されている。このため、第２基板１２の複数の第２パワー半導体素子４０Ｂに関する第４導電経路の一例である第２駆動側導電経路は、第２パワー半導体素子４０Ｂｃから第２パワー半導体素子４０Ｂｄに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂｃ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｄのそれぞれに関する第２駆動側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂｃの第２駆動側導電経路である第３端駆動側導電経路の長さが最も短く、第２パワー半導体素子４０Ｂｄの第２駆動側導電経路である第４端駆動側導電経路の長さが最も長い。
　このように、本実施形態では、第２制御側導電経路の長さと第２駆動側導電経路の長さの合計の長さの複数の第２パワー半導体素子４０Ｂの間でのばらつきを低減するように、第２制御側迂回部２６ｂ及び第２駆動側迂回部２７ｂがそれぞれ形成されている。すなわち、本実施形態のパワーモジュール１Ａは、第２制御側迂回部２６ｂ及び第２駆動側迂回部２７ｂによって、第３導電経路の一例である第２制御側導電経路の長さと、第４導電経路の一例である第２駆動側導電経路の長さとの和が複数の第２パワー半導体素子４０Ｂの間で互いに近づくように構成されている。
　また、本実施形態では、第３端制御側導電経路の長さと第３端駆動側導電経路の長さとの合計の長さと、第４端制御側導電経路の長さと第４端駆動側導電経路の長さとの合計の長さとのばらつきを低減するように、第１制御側迂回部２１ｂ及び第１駆動側迂回部２４ｂがそれぞれ形成されている。
　なお、第３端制御側導電経路の長さと第３端駆動側導電経路の長さとの合計の長さは、特許請求の範囲に記載の第３和の一例である。また、第４端制御側導電経路の長さと第４端駆動側導電経路の長さとの合計の長さは、特許請求の範囲に記載の第４和の一例である。このため、本実施形態のパワーモジュール１Ａは、第２制御側迂回部２６ｂ及び第２駆動側迂回部２７ｂによって、第３和と第４和とが近づくように構成されている。
　（作用）
　本実施形態のパワーモジュール１Ａの作用について説明する。なお、図２０は、比較例のパワーモジュール１Ｘの内部構造を示している。図２０では、便宜上、ケース８０を省略して示している。以下では、まず、比較例のパワーモジュール１Ｘの構成について説明する。
　図２０に示すように、パワーモジュール１Ｘは、本実施形態のパワーモジュール１Ａと比較して、各制御層及び各駆動層の構成が異なる。便宜上、パワーモジュール１Ｘでは、パワーモジュール１Ａの各制御層２１，２２，２５，２６、及び各駆動層２３，２４，２７，２８と対応する各制御層及び各駆動層について符号の後に「Ｘ」を付す。
　図２１に示すように、第１制御層２１Ｘ及び第１駆動層２３Ｘは、縦方向Ｙに離間して配置されている。第１駆動層２３Ｘは、第１制御層２１Ｘに対して第１搭載層１３Ａ側に配置されている。第１制御層２１Ｘ及び第１駆動層２３Ｘはともに、横方向Ｘに延びている。第１制御層２１Ｘと第１制御端子５３Ａとは、第１制御端子側接続部材３５Ａによって電気的に接続されている。第１制御層２１Ｘと、第１基板１１の複数の第１パワー半導体素子４０Ａのゲート電極４３のそれぞれとは、第１制御側接続部材３２Ａによって電気的に接続されている。第１駆動層２３Ｘと、第１基板１１の複数の第１パワー半導体素子４０Ａのソース電極４２のそれぞれとは、第１駆動側接続部材３３Ａによって電気的に接続されている。
　第１制御層２２Ｘ及び第１駆動層２４Ｘは、縦方向Ｙに離間して配置されている。第１駆動層２４Ｘは、第１制御層２２Ｘに対して第１搭載層１３Ｂ側に配置されている。第１制御層２２Ｘ及び第１駆動層２４Ｘはともに、横方向Ｘに延びている。第１制御層２２Ｘと第１制御層２１Ｘとは、第１制御層接続部材９３Ａによって電気的に接続されている。第１駆動層２４Ｘと第１駆動層２３Ｘとは、第１駆動層接続部材９４Ａによって電気的に接続されている。第１駆動層２４Ｘと第１検出端子５４Ａとは、第１検出端子側接続部材３６Ａによって電気的に接続されている。第１制御層２２Ｘと、第２基板１２の複数の第１パワー半導体素子４０Ａのゲート電極４３のそれぞれとは、第１制御側接続部材３２Ａによって電気的に接続されている。第１駆動層２４Ｘと、第２基板１２の複数の第１パワー半導体素子４０Ａのソース電極４２のそれぞれとは、第１駆動側接続部材３３Ａによって電気的に接続されている。
　第１基板１１の複数の第１パワー半導体素子４０Ａのゲート電極４３から第１制御端子５３Ａまでの第１制御側導電経路は、第１制御側接続部材３２Ａ、第１制御層２１Ｘ、及び第１制御端子側接続部材３５Ａによって構成されている。このため、第１基板１１の複数の第１パワー半導体素子４０Ａに関する第１制御側導電経路は、第１パワー半導体素子４０Ａａから第１パワー半導体素子４０Ａｂに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａａ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｂのそれぞれに関する第１制御側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａａの第１制御側導電経路である第１端制御側導電経路の長さが最も短く、第１パワー半導体素子４０Ａｂの第１制御側導電経路である第２端制御側導電経路の長さが最も長い。
　第１基板１１の複数の第１パワー半導体素子４０Ａのソース電極４２から第１検出端子５４Ａまでの第１駆動側導電経路は、第１駆動側接続部材３３Ａ、第１駆動層２３Ｘ、第１駆動層接続部材９４Ａ、第１駆動層２４Ｘ、及び第１検出端子側接続部材３６Ａによって構成されている。このため、第１基板１１の複数の第１パワー半導体素子４０Ａに関する第１駆動側導電経路は、第１パワー半導体素子４０Ａａから第１パワー半導体素子４０Ａｂに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａａ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｂのそれぞれに関する第１駆動側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａａの第１駆動側導電経路である第１端駆動側導電経路の長さが最も短く、第１パワー半導体素子４０Ａｂの第１駆動側導電経路である第２端駆動側導電経路の長さが最も長い。
　第２基板１２の複数の第１パワー半導体素子４０Ａのゲート電極４３から第１制御端子５３Ａまでの第１制御側導電経路は、第１制御側接続部材３２Ａ、第１制御層２２Ｘ、第１制御層接続部材９３Ａ、第１制御層２１Ｘ、及び第１制御端子側接続部材３５Ａによって構成されている。このため、第２基板１２の複数の第１パワー半導体素子４０Ａに関する第１制御側導電経路は、第１パワー半導体素子４０Ａｃから第１パワー半導体素子４０Ａｄに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａｃ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｄのそれぞれに関する第１制御側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａｃの第１制御側導電経路である第１端制御側導電経路の長さが最も短く、第１パワー半導体素子４０Ａｄの第１制御側導電経路である第２端制御側導電経路の長さが最も長い。
　第２基板１２の複数の第１パワー半導体素子４０Ａのソース電極４２から第１検出端子５４Ａまでの第１駆動側導電経路は、第１駆動側接続部材３３Ａ、第１駆動層２４Ｘ、及び第１検出端子側接続部材３６Ａによって構成されている。このため、第２基板１２の複数の第１パワー半導体素子４０Ａに関する第１駆動側導電経路は、第１パワー半導体素子４０Ａｃから第１パワー半導体素子４０Ａｄに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａｃ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｄのそれぞれに関する第１駆動側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａｃの第１駆動側導電経路である第１端駆動側導電経路の長さが最も短く、第１パワー半導体素子４０Ａｄの第１駆動側導電経路である第２端駆動側導電経路の長さが最も長い。
　このように、パワーモジュール１Ｘにおいては、第１基板１１の複数の第１パワー半導体素子４０Ａの第１制御側導電経路と第１駆動側導電経路とがともに、第１パワー半導体素子４０Ａａから第１パワー半導体素子４０Ａｂに向かうにつれて順に長くなるため、第１基板１１の複数の第１パワー半導体素子４０Ａにおける第１制御側導電経路と第１駆動側導電経路との合計のばらつきが大きい。特に、第１パワー半導体素子４０Ａａの第１制御側導電経路の長さが最も短く、かつ第１パワー半導体素子４０Ａａの第１駆動側導電経路の長さが最も短い。第１パワー半導体素子４０Ａｂの第１制御側導電経路の長さが最も長く、かつ第１パワー半導体素子４０Ａｂの第１駆動側導電経路の長さが最も長い。このため、第１パワー半導体素子４０Ａａにおける第１制御側導電経路の長さと第１駆動側導電経路の長さとの和と、第１パワー半導体素子４０Ａｂにおける第１制御側導電経路の長さと第１駆動側導電経路の長さとの和とのばらつきが大きい。
　また、第２基板１２の複数の第１パワー半導体素子４０Ａの第１制御側導電経路と第１駆動側導電経路とがともに、第１パワー半導体素子４０Ａｃから第１パワー半導体素子４０Ａｄに向かうにつれて順に長くなるため、第２基板１２の複数の第１パワー半導体素子４０Ａにおける第１制御側導電経路と第１駆動側導電経路との合計のばらつきが大きい。特に、第１パワー半導体素子４０Ａｃの第１制御側導電経路の長さが最も短く、かつ第１パワー半導体素子４０Ａｃの第１駆動側導電経路の長さが最も短い。第１パワー半導体素子４０Ａｄの第１制御側導電経路の長さが最も長く、かつ第１パワー半導体素子４０Ａｄの第１駆動側導電経路の長さが最も長い。このため、第１パワー半導体素子４０Ａｃにおける第１制御側導電経路の長さと第１駆動側導電経路の長さとの和と、第１パワー半導体素子４０Ａｄにおける第１制御側導電経路の長さと第１駆動側導電経路の長さとの和とのばらつきが大きい。
　図２２に示すように、第１基板１１の複数の第２パワー半導体素子４０Ｂのゲート電極４３から第２制御端子５３Ｂまでの第２制御側導電経路は、第２制御側接続部材３２Ｂ、第２制御層２５Ｘ、第２制御層接続部材９３Ｂ、第２制御層２６Ｘ、及び第２制御端子側接続部材３５Ｂによって構成されている。このため、第１基板１１の複数の第２パワー半導体素子４０Ｂに関する第２制御側導電経路は、第２パワー半導体素子４０Ｂａから第２パワー半導体素子４０Ｂｂに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂａ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｂのそれぞれに関する第２制御側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂａの第２制御側導電経路である第３端制御側導電経路の長さが最も短く、第２パワー半導体素子４０Ｂｂの第２制御側導電経路である第４端制御側導電経路の長さが最も長い。
　第１基板１１の複数の第２パワー半導体素子４０Ｂのソース電極４２から第２検出端子５４Ｂまでの第２駆動側導電経路は、第２駆動側接続部材３３Ｂ、第２駆動層２７Ｘ、及び第２検出端子側接続部材３６Ｂによって構成されている。このため、第１基板１１の複数の第２パワー半導体素子４０Ｂに関する第２駆動側導電経路は、第２パワー半導体素子４０Ｂａから第２パワー半導体素子４０Ｂｂに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂａ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｂのそれぞれに関する第２駆動側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂａの第２駆動側導電経路である第３端駆動側導電経路の長さが最も短く、第２パワー半導体素子４０Ｂｂの第２駆動側導電経路である第４端駆動側導電経路の長さが最も長い。
　第２基板１２の複数の第２パワー半導体素子４０Ｂのゲート電極４３から第２制御端子５３Ｂまでの第２制御側導電経路は、第２制御側接続部材３２Ｂ、第２制御層２６Ｘ、及び第２制御端子側接続部材３５Ｂによって構成されている。このため、第２基板１２の複数の第２パワー半導体素子４０Ｂに関する第２制御側導電経路は、第２パワー半導体素子４０Ｂｃから第２パワー半導体素子４０Ｂｄに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂｃ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｄのそれぞれに関する第２制御側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂｃの第２制御側導電経路である第３端制御側導電経路の長さが最も短く、第２パワー半導体素子４０Ｂｄの第２制御側導電経路である第４端制御側導電経路の長さが最も長い。
　第２基板１２の複数の第２パワー半導体素子４０Ｂのソース電極４２から第２検出端子５４Ｂまでの第２駆動側導電経路は、第２駆動側接続部材３３Ｂ，第２駆動層２８Ｘ、第２駆動層接続部材９４Ｂ、第２駆動層２７Ｘ、及び第２検出端子側接続部材３６Ｂによって構成されている。このため、第２基板１２の複数の第２パワー半導体素子４０Ｂに関する第２駆動側導電経路は、第２パワー半導体素子４０Ｂｃから第２パワー半導体素子４０Ｂｄに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂｃ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｄのそれぞれに関する第２駆動側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂｃの第２駆動側導電経路である第３端駆動側導電経路の長さが最も短く、第２パワー半導体素子４０Ｂｄの第２駆動側導電経路である第４端駆動側導電経路の長さが最も長い。
　このように、パワーモジュール１Ｘにおいては、第１基板１１の複数の第２パワー半導体素子４０Ｂの第２制御側導電経路と第２駆動側導電経路とがともに、第２パワー半導体素子４０Ｂａから第２パワー半導体素子４０Ｂｂに向かうにつれて順に長くなるため、第１基板１１の複数の第２パワー半導体素子４０Ｂにおける第２制御側導電経路と第２駆動側導電経路との合計である総導電経路の長さのばらつきが大きい。特に、第２パワー半導体素子４０Ｂａの第２制御側導電経路の長さが最も短く、かつ第２パワー半導体素子４０Ｂａの第２駆動側導電経路の長さが最も短い。第２パワー半導体素子４０Ｂｂの第２制御側導電経路の長さが最も長く、かつ第２パワー半導体素子４０Ｂｂの第２駆動側導電経路の長さが最も長い。このため、第２パワー半導体素子４０Ｂａにおける第２制御側導電経路の長さと第２駆動側導電経路の長さとの和と、第２パワー半導体素子４０Ｂｂにおける第２制御側導電経路の長さと第２駆動側導電経路の長さとの和とのばらつきが大きい。
　また、第２基板１２の複数の第２パワー半導体素子４０Ｂの第２制御側導電経路と第２駆動側導電経路とがともに、第２パワー半導体素子４０Ｂｃから第２パワー半導体素子４０Ｂｄに向かうにつれて順に長くなるため、第２基板１２の複数の第２パワー半導体素子４０Ｂにおける第２制御側導電経路と第２駆動側導電経路との合計である総導電経路の長さのばらつきが大きい。特に、第２パワー半導体素子４０Ｂｃの第２制御側導電経路の長さが最も短く、かつ第２パワー半導体素子４０Ｂｃの第２駆動側導電経路の長さが最も短い。第２パワー半導体素子４０Ｂｄの第２制御側導電経路の長さが最も長く、かつ第２パワー半導体素子４０Ｂｄの第２駆動側導電経路の長さが最も長い。このため、第２パワー半導体素子４０Ｂｃにおける第２制御側導電経路の長さと第２駆動側導電経路の長さとの和と、第２パワー半導体素子４０Ｂｄにおける第２制御側導電経路の長さと第２駆動側導電経路の長さとの和とのばらつきが大きい。
　その結果、図２３に示すように、各第１パワー半導体素子４０Ａにおける第１パワー半導体素子４０Ａと第１制御端子５３Ａとの間のインダクタンス値と第１パワー半導体素子４０Ａと第１検出端子５４Ａとの間のインダクタンス値との合計のインダクタンス値がばらつく。図２３から分かるとおり、第１搭載層１３Ａに搭載された複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａａのインダクタンス値が最も小さく、第１パワー半導体素子４０Ａｂのインダクタンス値が最も大きい。すなわち、第１パワー半導体素子４０Ａａのインダクタンス値と第１パワー半導体素子４０Ａｂのインダクタンス値とのばらつきが最も大きくなる。第１搭載層１３Ｂに搭載された複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａｃのインダクタンス値が最も小さく、第１パワー半導体素子４０Ａｄのインダクタンス値が最も大きい。すなわち、第１パワー半導体素子４０Ａｃのインダクタンス値と第１パワー半導体素子４０Ａｄのインダクタンス値とのばらつきが最も大きくなる。
　また、各第２パワー半導体素子４０Ｂにおける第２パワー半導体素子４０Ｂと第２制御端子５３Ｂとの間のインダクタンス値と第２パワー半導体素子４０Ｂと第２検出端子５４Ｂとの間のインダクタンス値との合計のインダクタンス値がばらつく。図２３から分かるとおり、第２搭載層１４Ａに搭載された複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂａのインダクタンス値が最も小さく、第２パワー半導体素子４０Ｂｂのインダクタンス値が最も大きい。すなわち、第２パワー半導体素子４０Ｂａのインダクタンス値と第２パワー半導体素子４０Ｂｂのインダクタンス値とのばらつきが最も大きくなる。第２搭載層１４Ｂに搭載された複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂｃのインダクタンス値が最も小さく、第２パワー半導体素子４０Ｂｄのインダクタンス値が最も大きい。すなわち、第２パワー半導体素子４０Ｂｃのインダクタンス値と第２パワー半導体素子４０Ｂｄのインダクタンス値とのばらつきが最も大きくなる。
　これにより、各第１パワー半導体素子４０Ａ及び各第２パワー半導体素子４０Ｂにゲート電圧Ｖｇを印加する場合、インダクタンス値のばらつきに起因してゲート電圧Ｖｇの波形が揺れてしまう場合がある。特に、パワーモジュール１Ｘにおいて、各第１パワー半導体素子４０Ａ及び各第２パワー半導体素子４０ＢとしてＳｉＣＭＯＳＦＥＴを用いて、高速スイッチングを行う場合、図２４に示すように、リンギングを生じる場合がある。
　このような点に鑑みて、本実施形態では、上述のように、複数の第１パワー半導体素子４０Ａにおいて、第１制御側導電経路の長さと第１駆動側導電経路の長さの合計のばらつきを低減するように、第１制御側迂回部２１ｂ及び第１駆動側迂回部２４ｂがそれぞれ形成されている。また、複数の第２パワー半導体素子４０Ｂにおいて、第２制御側導電経路の長さと第２駆動側導電経路の長さの合計のばらつきを低減するように、第２制御側迂回部２６ｂ及び第２駆動側迂回部２７ｂがそれぞれ形成されている。このため、図２３に示すように、各第１パワー半導体素子４０Ａにおける第１パワー半導体素子４０Ａと第１制御端子５３Ａとの間のインダクタンス値と第１パワー半導体素子４０Ａと第１検出端子５４Ａとの間のインダクタンス値との合計のインダクタンス値のばらつきが低減されている。また、各第２パワー半導体素子４０Ｂにおける第２パワー半導体素子４０Ｂと第２制御端子５３Ｂとの間のインダクタンス値と第２パワー半導体素子４０Ｂと第２検出端子５４Ｂとの間のインダクタンス値との合計のインダクタンス値のばらつきが低減されている。これにより、本実施形態のパワーモジュール１Ａにおいて、各第１パワー半導体素子４０Ａ及び各第２パワー半導体素子４０ＢとしてＳｉＣＭＯＳＦＥＴを用いて、高速スイッチングを行う場合であっても図２５に示すように、リンギングの発生を抑制できる。
　（効果）
　本実施形態のパワーモジュール１Ａによれば、以下の効果が得られる。
　（１－１）第１制御層２１は第１制御側迂回部２１ｂを有し、第１駆動層２４は第１駆動側迂回部２４ｂを有する。このため、複数の第１パワー半導体素子４０Ａに関する第１制御側導電経路の長さと第１駆動側導電経路の長さの合計のばらつきが抑えられるため、これら長さに起因するインダクタンス値のばらつきを抑制できる。したがって、複数の第１パワー半導体素子４０Ａにおいてリンギングの発生を抑制できるため、パワーモジュール１Ａが安定して動作できる。
　（１－２）平面視において、パワーモジュール１Ａは、横方向Ｘが長辺方向となり、縦方向Ｙが短辺方向となる形状を有する。第１制御層２１の第１制御側迂回部２１ｂは、縦方向Ｙにおいて第１制御側配線部２１ａと離間して配置されており、横方向Ｘに沿って延びている。第１駆動層２４の第１駆動側迂回部２４ｂは、縦方向Ｙにおいて第１駆動側配線部２４ａと離間して配置されており、横方向Ｘに沿って延びている。第２駆動層２７の第２駆動側迂回部２７ｂは、縦方向Ｙにおいて第２駆動側配線部２７ａと離間して配置されており、横方向Ｘに沿って延びている。第２制御層２６の第２制御側迂回部２６ｂは、縦方向Ｙにおいて第２制御側配線部２６ａと離間して配置されており、横方向Ｘに沿って延びている。このように、各迂回部２１ｂ，２４ｂ，２６ｂ，２７ｂは、パワーモジュール１Ａの長辺方向となる横方向Ｘに延びているため、パワーモジュール１Ａの縦方向Ｙの大型化を抑制できる。
　（１－３）第１制御層２１は、第１制御側配線部２１ａ、第１制御側迂回部２１ｂ、及び第１制御側連結部２１ｃが一体に形成された単一部材からなる。この構成によれば、例えば第１制御側配線部２１ａ、第１制御側迂回部２１ｂ、及び第１制御側連結部２１ｃが個別に形成され、第１制御側配線部２１ａと第１制御側迂回部２１ｂと第１制御側連結部２１ｃとの間をワイヤで接続する構成と比較して、第１基板１１に第１制御層２１が形成し易くなる。
　また、第１駆動層２４は、第１駆動側配線部２４ａ、第１駆動側迂回部２４ｂ、及び第１駆動側連結部２４ｃが一体に形成された単一部材からなる。この構成によれば、例えば第１駆動側配線部２４ａ、第１駆動側迂回部２４ｂ、及び第１駆動側連結部２４ｃが個別に形成され、第１駆動側配線部２４ａと第１駆動側迂回部２４ｂと第１駆動側連結部２４ｃとの間をワイヤで接続する構成と比較して、第２基板１２に第１駆動層２４が形成し易くなる。
　また、第２駆動層２７は、第２駆動側配線部２７ａ、第２駆動側迂回部２７ｂ、及び第２駆動側連結部２７ｃが一体に形成された単一部材からなる。この構成によれば、例えば第２駆動側配線部２７ａ、第２駆動側迂回部２７ｂ、及び第２駆動側連結部２７ｃが個別に形成され、第２駆動側配線部２７ａと第２駆動側迂回部２７ｂと第２駆動側連結部２７ｃとの間をワイヤで接続する構成と比較して、第１基板１１に第２駆動層２７が形成し易くなる。
　また、第２制御層２６は、第２制御側配線部２６ａ、第２制御側迂回部２６ｂ、及び第２制御側連結部２６ｃが一体に形成された単一部材からなる。この構成によれば、例えば第２制御側配線部２６ａ、第２制御側迂回部２６ｂ、及び第２制御側連結部２６ｃが個別に形成され、第２制御側配線部２６ａと第２制御側迂回部２６ｂと第２制御側連結部２６ｃとの間をワイヤで接続する構成と比較して、第２基板１２に第２制御層２６が形成し易くなる。
　（１－４）縦方向Ｙにおいて、第１駆動層２３は、第１制御層２１よりも第１搭載層１３Ａ側に配置されている。この構成によれば、第１駆動層２３と第１基板１１の各第１パワー半導体素子４０Ａのソース電極４２とを接続する第１駆動側接続部材３３Ａの長さを短くできる。したがって、第１駆動側接続部材３３Ａに起因するインダクタンスを低減できる。
　また、縦方向Ｙにおいて、第１駆動層２４は、第１制御層２２よりも第１搭載層１３Ｂ側に配置されている。この構成によれば、第１駆動層２４と第２基板１２の各第１パワー半導体素子４０Ａのソース電極４２とを接続する第１駆動側接続部材３３Ａの長さを短くできる。したがって、第１駆動側接続部材３３Ａに起因するインダクタンスを低減できる。
　また、縦方向Ｙにおいて、第２駆動層２７は、第２制御層２５よりも導電層１５Ａ側に配置されている。この構成によれば、第２駆動層２７と第１基板１１の各第２パワー半導体素子４０Ｂのソース電極４２とを接続する第２駆動側接続部材３３Ｂの長さを短くできる。したがって、第２駆動側接続部材３３Ｂに起因するインダクタンスを低減できる。
　また、縦方向Ｙにおいて、第２駆動層２８は、第２制御層２６よりも導電層１５Ｂ側に配置されている。この構成によれば、第２駆動層２８と第２基板１２の各第２パワー半導体素子４０Ｂのソース電極４２とを接続する第２駆動側接続部材３３Ｂの長さを短くできる。したがって、第２駆動側接続部材３３Ｂに起因するインダクタンスを低減できる。
　（１－５）第１制御層２１の第１制御側迂回部２１ｂは、縦方向Ｙにおいて第１制御側配線部２１ａに対して第１駆動層２３とは反対側に配置されている。この構成によれば、第１制御側迂回部２１ｂは、ケース８０の側壁８１Ａ側、すなわち縦方向Ｙにおいて第１制御端子５３Ａに近い側に配置されている。このため、第１制御側迂回部２１ｂの先端部に形成された第１制御側接続部２１ｄと、第１制御端子５３Ａとを接続する第１制御端子側接続部材３５Ａの長さを短くできる。したがって、第１制御端子側接続部材３５Ａに起因するインダクタンスを低減できる。
　また、第２制御層２６の第２制御側迂回部２６ｂは、縦方向Ｙにおいて第２制御側配線部２６ａに対して第２駆動層２８とは反対側に配置されている。この構成によれば、第２制御側迂回部２６ｂは、ケース８０の側壁８１Ｂ側、すなわち縦方向Ｙにおいて第２制御端子５３Ｂに近い側に配置されている。このため、第２制御側迂回部２６ｂの先端部に形成された第２制御側接続部２６ｄと、第２制御端子５３Ｂとを接続する第２制御端子側接続部材３５Ｂの長さを短くできる。したがって、第２制御端子側接続部材３５Ｂに起因するインダクタンスを低減できる。
　（１－６）第１駆動層２４の第１駆動側迂回部２４ｂは、縦方向Ｙにおいて第１制御層２２に対して第１駆動側配線部２４ａとは反対側に配置されている。この構成によれば、第１駆動側迂回部２４ｂは、ケース８０の側壁８１Ａ側、すなわち縦方向Ｙにおいて第１検出端子５４Ａに近い側に配置されている。このため、第１駆動側迂回部２４ｂの先端部に形成された第１駆動側接続部２４ｄと、第１検出端子５４Ａとを接続する第１検出端子側接続部材３６Ａの長さを短くできる。したがって、第１検出端子側接続部材３６Ａに起因するインダクタンスを低減できる。
　また、第２駆動層２７の第２駆動側迂回部２７ｂは、縦方向Ｙにおいて第２制御層２５に対して第２駆動側配線部２７ａとは反対側に配置されている。この構成によれば、第２駆動側迂回部２７ｂは、ケース８０の側壁８１Ａ側、すなわち縦方向Ｙにおいて第２検出端子５４Ｂに近い側に配置されている。このため、第２駆動側迂回部２７ｂの先端部に形成された第２駆動側接続部２７ｄと、第２検出端子５４Ｂとを接続する第２検出端子側接続部材３６Ｂの長さを短くできる。したがって、第２検出端子側接続部材３６Ｂに起因するインダクタンスを低減できる。
　（１－７）第１制御層２１の第１制御側迂回部２１ｂには、第１制御側接続部材３２Ａが接続されていない。第１制御側接続部材３２Ａは、第１制御側配線部２１ａに接続されている。この構成によれば、第１基板１１の第１パワー半導体素子４０Ａのゲート電極４３と第１制御端子５３Ａとの間の第１制御側導電経路の長さが、第１基板１１の複数の第１パワー半導体素子４０Ａのうちの最も第３基板側面１１ｃ側の第１パワー半導体素子４０Ａｂから最も第４基板側面１１ｄ側の第１パワー半導体素子４０Ａａに向かって順に長くなる。一方、第１基板１１の第１パワー半導体素子４０Ａのソース電極４２と第１検出端子５４Ａとの間の第１駆動側導電経路の長さが第１パワー半導体素子４０Ａａから第１パワー半導体素子４０Ａｂに向かって順に長くなるため、第１基板１１の複数の第１パワー半導体素子４０Ａにおける第１制御側導電経路の長さと第１駆動側導電経路の長さとの合計の長さのばらつきを抑制できる。
　また、第１駆動層２４の第１駆動側迂回部２４ｂには、第１駆動側接続部材３３Ａが接続されていない。第１駆動側接続部材３３Ａは、第１駆動側配線部２４ａに接続されている。この構成によれば、第１パワー半導体素子４０Ａのソース電極４２と第１検出端子５４Ａとの間の第１駆動側導電経路の長さが、第２基板１２の複数の第１パワー半導体素子４０Ａのうちの最も第４基板側面１２ｄ側の第１パワー半導体素子４０Ａｄから最も第３基板側面１２ｃ側の第１パワー半導体素子４０Ａｃに向かって順に長くなる。一方、第２基板１２の第１パワー半導体素子４０Ａのゲート電極４３と第１制御端子５３Ａとの間の第１制御側導電経路の長さは、第１パワー半導体素子４０Ａｃから第１パワー半導体素子４０Ａｄに向かって順に長くなるため、第２基板１２の複数の第１パワー半導体素子４０Ａにおける第１制御側導電経路の長さと第１駆動側導電経路の長さとの合計の長さのばらつきを抑制できる。
　また、第２駆動層２７の第２駆動側迂回部２７ｂには、第２駆動側接続部材３３Ｂが接続されていない。第２駆動側接続部材３３Ｂは、第２駆動側配線部２７ａに接続されている。この構成によれば、第１基板１１の第２パワー半導体素子４０Ｂのソース電極４２と第２検出端子５４Ｂとの間の第２駆動側導電経路の長さが、第１基板１１の複数の第２パワー半導体素子４０Ｂのうちの最も第３基板側面１１ｃ側の第２パワー半導体素子４０Ｂｂから最も第４基板側面１１ｄ側の第２パワー半導体素子４０Ｂａに向かって順に長くなる。一方、第１基板１１の第２パワー半導体素子４０Ｂのゲート電極４３と第２制御端子５３Ｂとの間の第２制御側導電経路の長さは、第２パワー半導体素子４０Ｂａから第２パワー半導体素子４０Ｂｂに向かって順に長くなるため、第１基板１１の複数の第２パワー半導体素子４０Ｂにおける第２制御側導電経路の長さと第２駆動側導電経路の長さとの合計の長さのばらつきを抑制できる。
　また、第２制御層２６の第２制御側迂回部２６ｂには、第２制御側接続部材３２Ｂが接続されていない。第２制御側接続部材３２Ｂは、第２制御側配線部２６ａに接続されている。この構成によれば、第２基板１２の第２パワー半導体素子４０Ｂのゲート電極４３と第２制御端子５３Ｂとの間の第２制御側導電経路の長さが、第２基板１２の複数の第２パワー半導体素子４０Ｂのうちの最も第４基板側面１２ｄ側の第２パワー半導体素子４０Ｂｄから最も第３基板側面１２ｃ側の第２パワー半導体素子４０Ｂｃに向かって順に長くなる。一方、第２基板１２の第２パワー半導体素子４０Ｂのソース電極４２と第２検出端子５４Ｂとの間の第２駆動側導電経路の長さが第２パワー半導体素子４０Ｂｃから第２パワー半導体素子４０Ｂｄに向かって順に長くなるため、第２基板１２の複数の第２パワー半導体素子４０Ｂにおける第２制御側導電経路の長さと第２駆動側導電経路の長さとの合計の長さのばらつきを抑制できる。
　（１－８）複数の第１パワー半導体素子４０Ａにそれぞれ接続された第１制御側接続部材３２Ａは、縦方向Ｙに沿って延びている。複数の第１パワー半導体素子４０Ａにそれぞれ接続された第１駆動側接続部材３３Ａは、縦方向Ｙに沿って延びている。複数の第２パワー半導体素子４０Ｂにそれぞれ接続された第２制御側接続部材３２Ｂは、縦方向Ｙに沿って延びている。複数の第２パワー半導体素子４０Ｂにそれぞれ接続された第２駆動側接続部材３３Ｂは、縦方向Ｙに沿って延びている。これらの構成によれば、ワイヤボンディングによって各接続部材３２Ａ，３２Ｂ，３３Ａ，３３Ｂが形成し易くなる。
　（１－９）第１制御層２１の第１制御側接続部２１ｄは、縦方向Ｙに延びており、横方向Ｘからみて、第１制御層２２と重なっている。このため、第１制御側接続部２１ｄと第１制御層２２とを接続する第１制御層接続部材９３Ａが横方向Ｘに沿って形成され易くなる。
　また、第１駆動層２４の第１駆動側接続部２４ｄは、縦方向Ｙに延びており、横方向Ｘからみて、第１駆動層２３と重なっている。このため、第１駆動側接続部２４ｄと第１駆動層２３とを接続する第１駆動層接続部材９４Ａが横方向Ｘに沿って形成され易くなる。
　また、第２駆動層２７の第２駆動側接続部２７ｄは、縦方向Ｙに延びており、横方向Ｘからみて、第２駆動層２８と重なっている。このため、第２駆動側接続部２７ｄと第２駆動層２８とを接続する第２駆動層接続部材９４Ｂが横方向Ｘに沿って形成され易くなる。
　また、第２制御層２６の第２制御側接続部２６ｄは、縦方向Ｙに延びており、横方向Ｘからみて、第２制御層２５と重なっている。このため、第２制御側接続部２６ｄと第２制御層２５とを接続する第２制御層接続部材９３Ｂが横方向Ｘに沿って形成され易くなる。
　［第２実施形態］
　図２６～図３２を参照して、第２実施形態のパワーモジュール１Ｂについて説明する。本実施形態のパワーモジュール１Ｂは、第１実施形態のパワーモジュール１Ａと比較して、主に、制御層及び駆動層の構成がそれぞれ異なる。以下では、第１実施形態のパワーモジュール１Ａと異なる点を詳細に説明し、第１実施形態のパワーモジュール１Ａと共通した構成要素には同一符号を付し、その説明を省略する場合がある。なお、図２８、図２９、図３１、及び図３２の二点鎖線は、各制御層及び各駆動層の位置関係を明確にするための補助線である。
　図２６～図２８に示すように、第１制御層２１は、第１制御側配線部２１ａ、第１制御側迂回部２１ｂ、及び第１制御側連結部２１ｃを有する。本実施形態では、第１制御側配線部２１ａ、第１制御側迂回部２１ｂ、及び第１制御側連結部２１ｃは個別に形成されている。第１制御側配線部２１ａ及び第１制御側迂回部２１ｂはそれぞれ、例えば銅箔からなる。第１制御側連結部２１ｃは、例えばワイヤボンディングによって形成されたワイヤからなる。第１制御側連結部２１ｃは、例えばＡｕ、Ａｕ合金、Ａｌ、Ａｌ合金、Ｃｕ、又はＣｕ合金からなる。
　第１制御側配線部２１ａ及び第１制御側迂回部２１ｂはそれぞれ、横方向Ｘに延びている。第１制御側迂回部２１ｂは、縦方向Ｙにおいて第１制御側配線部２１ａに対して第１駆動層２３側とは反対側に配置されている。横方向Ｘにおける第１制御側配線部２１ａのうちの第１基板１１の第４基板側面１１ｄ側の端部と、横方向Ｘにおける第１制御側迂回部２１ｂのうちの第１基板１１の第４基板側面１１ｄ側の端部とは、横方向Ｘにおいて揃っている。これら端部は、縦方向Ｙからみて、第１搭載層１３Ａの層間接続部１３ｃと揃っている。すなわちこれら端部は、複数の第１パワー半導体素子４０Ａのうちの最も第１基板１１の第４基板側面１１ｄ側の第１パワー半導体素子４０Ａａよりも第１基板１１の第４基板側面１１ｄ側に位置している。第１制御側配線部２１ａの横方向Ｘの長さは、第１制御側迂回部２１ｂの横方向Ｘの長さよりも長い。すなわち、横方向Ｘにおける第１制御側配線部２１ａのうちの第１基板１１の第３基板側面１１ｃ側の端部は、横方向Ｘにおける第１制御側迂回部２１ｂのうちの第１基板１１の第３基板側面１１ｃ側の端部よりも第３基板側面１１ｃ側に位置している。
　第１制御側配線部２１ａは、縦方向Ｙからみて、複数の第１パワー半導体素子４０Ａと重なるように形成されている。横方向Ｘにおける第１制御側配線部２１ａのうちの第１基板１１の第３基板側面１１ｃ側の端部は、複数の第１パワー半導体素子４０Ａのうちの最も第１基板１１の第３基板側面１１ｃ側の第１パワー半導体素子４０Ａｂにおける横方向Ｘの第１基板１１の第４基板側面１１ｄ側の端部と重なるように形成されている。
　第１制御側配線部２１ａには、第１基板１１の複数の第１パワー半導体素子４０Ａのそれぞれに接続された第１制御側接続部材３２Ａが接続されている。複数の第１制御側接続部材３２Ａは、複数の第１パワー半導体素子４０Ａの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第１パワー半導体素子４０Ａのうちの最も第１基板１１の第３基板側面１１ｃ側に配置された第１パワー半導体素子４０Ａｂ以外の４個の第１パワー半導体素子４０Ａに接続された第１制御側接続部材３２Ａはそれぞれ、平面視において縦方向Ｙに沿って延びている。第１パワー半導体素子４０Ａｂのゲート電極４３が第１制御側配線部２１ａよりも第１基板１１の第３基板側面１１ｃ側に配置されているため、第１パワー半導体素子４０Ａｂに接続された第１制御側接続部材３２Ａは、第１基板１１の第１基板側面１１ａに向かうにつれて第４基板側面１１ｄ側に向けて斜めに延びている。
　第１制御側迂回部２１ｂは、縦方向Ｙからみて、第１パワー半導体素子４０Ａｂ以外の第１パワー半導体素子４０Ａと重なるように形成されている。すなわち、横方向Ｘにおける第１制御側迂回部２１ｂのうちの第１基板１１の第３基板側面１１ｃ側の端部は、第１パワー半導体素子４０Ａｂよりも第１基板１１の第４基板側面１１ｄ側に位置している。図２６～図２８からわかるとおり、第１制御側迂回部２１ｂには、第１制御側接続部材３２Ａが接続されていない。
　第１制御側連結部２１ｃは、横方向Ｘにおける第１制御側配線部２１ａのうちの第１基板１１の第３基板側面１１ｃ側の端部と、横方向Ｘにおける第１制御側迂回部２１ｂのうちの第１基板１１の第３基板側面１１ｃ側の端部とを接続している。これにより、第１制御側配線部２１ａと第１制御側迂回部２１ｂとが電気的に接続されている。第１制御側連結部２１ｃは、第１パワー半導体素子４０Ａｂに接続された第１制御側接続部材３２Ａよりも第１基板１１の第３基板側面１１ｃ側に配置されている。第１制御側連結部２１ｃは、第１基板１１の第１基板側面１１ａ側に向かうにつれて第４基板側面１１ｄ側に向けて斜めに延びている。
　第１駆動層２３は、横方向Ｘに沿って延びている。第１駆動層２３は、縦方向Ｙにおいて第１搭載層１３Ａと隣り合うように配置されている。縦方向Ｙにおいて、第１駆動層２３は、第１制御側配線部２１ａと第１搭載層１３Ａとの間に配置されている。第１駆動層２３の横方向Ｘの長さは、第１制御側配線部２１ａの横方向Ｘの長さ及び第１制御側迂回部２１ｂの横方向Ｘの長さよりも長い。横方向Ｘにおける第１駆動層２３のうちの第１基板１１の第４基板側面１１ｄ側の端部は、縦方向Ｙにおいて、横方向Ｘにおける第１制御側配線部２１ａのうちの第４基板側面１１ｄ側の端部及び第１制御側迂回部２１ｂのうちの第４基板側面１１ｄ側の端部と揃っている。縦方向Ｙからみて、第１駆動層２３は、第１基板１１の複数の第１パワー半導体素子４０Ａと重なっている。また、縦方向Ｙからみて、第１駆動層２３は、サーミスタ搭載層１６と重なっている。
　第１駆動層２３には、第１基板１１の複数の第１パワー半導体素子４０Ａのそれぞれに接続された第１駆動側接続部材３３Ａが接続されている。複数の第１駆動側接続部材３３Ａは、複数の第１パワー半導体素子４０Ａの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第１パワー半導体素子４０Ａのうちの最も第１基板１１の第３基板側面１１ｃ側に配置された第１パワー半導体素子４０Ａｂ以外の４個の第１パワー半導体素子４０Ａに接続された第１駆動側接続部材３３Ａはそれぞれ、平面視において縦方向Ｙに沿って延びている。第１パワー半導体素子４０Ａｂに接続された第１駆動側接続部材３３Ａは、第１基板１１の第１基板側面１１ａに向かうにつれて第４基板側面１１ｄ側に向けて斜めに延びている。
　サーミスタ搭載層１６は、第１実施形態のサーミスタ搭載層１６と比較して、第１基板１１に対する配置向きが異なる。サーミスタ搭載層１６は、第１実施形態のサーミスタ搭載層１６に対して時計回り方向に９０°回転させた状態となるように配置されている。横方向Ｘからみて、サーミスタ搭載層１６は、第１制御層２１と重なっている。縦方向Ｙにおいて、サーミスタ搭載層１６は、第１駆動層２３よりも第１基板１１の第１基板側面１１ａ側に配置されている。
　図２７及び図２９に示すように、第１駆動層２４は、第１駆動側配線部２４ａ、第１駆動側迂回部２４ｂ、第１駆動側連結部２４ｃ、及び第１駆動側接続部２４ｄを有する。本実施形態では、第１駆動側配線部２４ａ、第１駆動側迂回部２４ｂ、及び第１駆動側連結部２４ｃは個別に形成されており、第１駆動側迂回部２４ｂ及び第１駆動側接続部２４ｄは一体に形成されている。第１駆動側配線部２４ａ、第１駆動側迂回部２４ｂ、及び第１駆動側接続部２４ｄはそれぞれ、例えば銅箔からなる。第１駆動側連結部２４ｃは、例えばワイヤボンディングによって形成されたワイヤからなる。第１駆動側連結部２４ｃは、例えばＡｕ、Ａｕ合金、Ａｌ、Ａｌ合金、Ｃｕ、又はＣｕ合金からなる。
　第１駆動側配線部２４ａ及び第１駆動側迂回部２４ｂはそれぞれ、横方向Ｘに延びている。第１駆動側迂回部２４ｂは、縦方向Ｙにおいて第１駆動側配線部２４ａに対して第１駆動層２４側とは反対側に配置されている。横方向Ｘにおける第１駆動側配線部２４ａのうちの第２基板１２の第４基板側面１２ｄ側の端部と、横方向Ｘにおける第１駆動側迂回部２４ｂのうちの第２基板１２の第４基板側面１２ｄ側の端部とは、横方向Ｘにおいて揃っている。これら端部は、縦方向Ｙからみて、第１搭載層１３Ｂの層間接続部１３ｆと隣り合っている。第１駆動側迂回部２４ｂの横方向Ｘの長さは、第１駆動側配線部２４ａの横方向Ｘの長さよりも僅かに長い。
　第１駆動側配線部２４ａは、縦方向Ｙからみて、複数の第１パワー半導体素子４０Ａと重なるように形成されている。横方向Ｘにおける第１駆動側配線部２４ａのうちの第２基板１２の第４基板側面１２ｄ側の端部は、複数の第１パワー半導体素子４０Ａのうちの最も第２基板１２の第４基板側面１２ｄ側の第１パワー半導体素子４０Ａｄにおける横方向Ｘの第２基板１２の第３基板側面１２ｃ側の端部と重なるように形成されている。
　第１駆動側配線部２４ａには、第２基板１２の複数の第１パワー半導体素子４０Ａのそれぞれに接続された第１駆動側接続部材３３Ａが接続されている。複数の第１駆動側接続部材３３Ａは、複数の第１パワー半導体素子４０Ａの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａｄ以外の４個の第１パワー半導体素子４０Ａに接続された第１駆動側接続部材３３Ａはそれぞれ、平面視において縦方向Ｙに沿って延びている。第１パワー半導体素子４０Ａｄのゲート電極４３が第１駆動側配線部２４ａよりも第２基板１２の第４基板側面１２ｄ側に配置されているため、第１パワー半導体素子４０Ａｄに接続された第１駆動側接続部材３３Ａは、第２基板１２の第１基板側面１２ａに向かうにつれて第３基板側面１２ｃ側に向けて斜めに延びている。
　第１駆動側迂回部２４ｂは、縦方向Ｙからみて、第１パワー半導体素子４０Ａと重なるように形成されている。図２６、図２７、及び図２９からわかるとおり、第１駆動側迂回部２４ｂには、第１駆動側接続部材３３Ａが接続されていない。
　第１駆動側連結部２４ｃは、横方向Ｘにおける第１駆動側配線部２４ａのうちの第２基板１２の第４基板側面１２ｄ側の部分と、横方向Ｘにおける第１駆動側迂回部２４ｂのうちの第２基板１２の第４基板側面１２ｄ側の部分とを連結している。平面視において、第１駆動側連結部２４ｃは、縦方向Ｙに沿って延びている。第１駆動側連結部２４ｃは、第１制御層２２を跨ぐように形成されている。
　第１駆動側接続部２４ｄは、横方向Ｘにおける第１駆動側迂回部２４ｂのうちの第２基板１２の第３基板側面１２ｃ側の端部に形成されている。第１駆動側接続部２４ｄは、横方向Ｘにおいて、第１駆動側配線部２４ａよりも第２基板１２の第３基板側面１２ｃ側に位置している。第１駆動側接続部２４ｄは、縦方向Ｙに延びている。縦方向Ｙにおいて、第１駆動側接続部２４ｄは、第１搭載層１３Ｂの層間接続部１３ｆと隣り合うように配置されている。第１駆動側接続部２４ｄの幅寸法（第１駆動側接続部２４ｄの横方向Ｘの寸法）は、第１駆動側迂回部２４ｂの幅寸法（第１駆動側迂回部２４ｂの縦方向Ｙの寸法）よりも大きい。第１駆動側接続部２４ｄは、縦方向Ｙにおける第１駆動側接続部２４ｄのうちの第１搭載層１３Ｂ側の端縁が縦方向Ｙにおける第１駆動側配線部２４ａのうちの第１搭載層１３Ｂ側の端縁と縦方向Ｙに揃った状態で横方向Ｘにおいて第１駆動側配線部２４ａから離間して配置されている。
　第１制御層２２は、縦方向Ｙにおいて第１駆動層２４における第１駆動側配線部２４ａと第１駆動側迂回部２４ｂとの間に配置されている。第１制御層２２は、横方向Ｘに沿って延びている。平面視における第１制御層２２の形状は、細帯状である。本実施形態では、第１制御層２２の幅寸法（第１制御層２２の縦方向Ｙの寸法）は、第１駆動層２４における第１駆動側配線部２４ａの幅寸法（第１駆動側配線部２４ａの縦方向Ｙの寸法）と等しい。また、第１制御層２２の幅寸法は、第１駆動層２４における第１駆動側迂回部２４ｂの幅寸法（第１駆動側迂回部２４ｂの縦方向Ｙの寸法）と等しい。
　ここで、第１制御層２２の縦方向Ｙの寸法と第１駆動層２４における第１駆動側配線部２４ａの縦方向Ｙの寸法との差が例えば第１駆動層２４における第１駆動側配線部２４ａの縦方向Ｙの寸法の５％以内であれば、第１制御層２２の幅寸法が第１駆動層２４における第１駆動側配線部２４ａの幅寸法と等しいといえる。また、第１制御層２２の縦方向Ｙの寸法と第１駆動層２４における第１駆動側迂回部２４ｂの縦方向Ｙの寸法との差が例えば第１駆動層２４における第１駆動側迂回部２４ｂの縦方向Ｙの寸法の５％以内であれば、第１制御層２２の幅寸法が第１駆動層２４における第１駆動側迂回部２４ｂの幅寸法と等しいといえる。
　第１制御層２２の横方向Ｘの長さは、第１駆動層２４における第１駆動側配線部２４ａの横方向Ｘの長さと等しい。縦方向Ｙからみて、横方向Ｘにおける第１制御層２２のうちの第２基板１２の第３基板側面１２ｃ側の端部は、第１駆動層２４の第１駆動側配線部２４ａの端部２４ｅと揃っている。また、横方向Ｘにおける第１制御層２２のうちの第２基板１２の第３基板側面１２ｃ側の端部は、横方向Ｘにおいて第１搭載層１３Ｂの層間接続部１３ｆと隣り合っている。横方向Ｘからみて、第１制御層２２は、第１駆動層２４の第１駆動側接続部２４ｄと重なっている。
　第１制御層２２には、第２基板１２の複数の第１パワー半導体素子４０Ａのそれぞれに接続された第１制御側接続部材３２Ａが接続されている。複数の第１制御側接続部材３２Ａは、複数の第１パワー半導体素子４０Ａの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第１パワー半導体素子４０Ａのうちの最も第２基板１２の第４基板側面１２ｄ寄りに配置された第１パワー半導体素子４０Ａｄ以外の４個の第１パワー半導体素子４０Ａに接続された第１制御側接続部材３２Ａはそれぞれ、平面視において縦方向Ｙに沿って延びている。第１パワー半導体素子４０Ａｄのゲート電極４３が第１制御層２２よりも第２基板１２の第４基板側面１２ｄ側に配置されているため、第１パワー半導体素子４０Ａｄに接続された第１制御側接続部材３２Ａは、第２基板１２の第１基板側面１２ａに向かうにつれて第３基板側面１２ｃ側に向けて斜めに延びている。
　図２６～図２９に示すように、横方向Ｘにおける第１制御側迂回部２１ｂのうちの第１基板１１の第４基板側面１１ｄ側の部分には、第１制御端子側接続部材３５Ａが接続されている。縦方向Ｙからみて、第１制御端子側接続部材３５Ａは、第１パワー半導体素子４０Ａａと重なるように形成されている。
　横方向Ｘにおける第１制御側迂回部２１ｂのうちの第１基板１１の第４基板側面１１ｄ側の端部には、第１制御層接続部材９３Ａが接続されている。第１制御層接続部材９３Ａは、第１パワー半導体素子４０Ａａよりも第１基板１１の第４基板側面１１ｄ側に位置している。また、第１制御層接続部材９３Ａは、横方向Ｘにおける第１制御層２２のうちの第２基板１２の第３基板側面１２ｃ側の端部に接続されている。縦方向Ｙにおいて第１制御側迂回部２１ｂが第１制御層２２よりもケース８０の側壁８１Ａ側に位置しているため、平面視において、第１制御層接続部材９３Ａは、第１制御層２２から第１制御層２１に向かうにつれて側壁８１Ａ側に向けて斜めに延びている。図２６からわかるとおり、第１制御層接続部材９３Ａは、第１駆動層２４の第１駆動側接続部２４ｄを横方向Ｘに跨ぐように形成されている。
　第１駆動側迂回部２４ｂには、第１検出端子側接続部材３６Ａが接続されている。より詳細には、第１検出端子側接続部材３６Ａは、横方向Ｘにおける第１駆動側迂回部２４ｂのうちの第１駆動側接続部２４ｄ側の端部に接続されている。
　横方向Ｘにおける第１駆動層２３のうちの第１基板１１の第４基板側面１１ｄ側の端部には、第１駆動層接続部材９４Ａが接続されている。第１駆動層接続部材９４Ａは、縦方向Ｙにおける第１駆動側接続部２４ｄのうちの第１搭載層１３Ｂ側の端部に接続されている。平面視において、第１駆動層接続部材９４Ａは、横方向Ｘに沿って延びている。
　図３０及び図３１に示すように、第２駆動層２７は、第２駆動側配線部２７ａ、第２駆動側迂回部２７ｂ、第２駆動側連結部２７ｃ、及び第２駆動側接続部２７ｄを有する。本実施形態では、第２駆動側配線部２７ａ、第２駆動側迂回部２７ｂ、及び第２駆動側連結部２７ｃが個別に形成されており、第２駆動側迂回部２７ｂ及び第２駆動側接続部２７ｄが一体に形成されている。第２駆動側配線部２７ａ、第２駆動側迂回部２７ｂ、及び第２駆動側接続部２７ｄはそれぞれ、例えば銅箔からなる。第２駆動側連結部２７ｃは、ワイヤボンディングによって形成されたワイヤである。平面視における第２駆動側配線部２７ａ及び第２駆動側迂回部２７ｂのそれぞれの形状は、細帯状である。
　第２駆動側配線部２７ａは、横方向Ｘに沿って延びている。縦方向Ｙにおいて、第２駆動側配線部２７ａは、導電層１５Ａと隣り合うように配置されている。横方向Ｘにおける第２駆動側配線部２７ａのうちの第１基板１１の第４基板側面１１ｄ側の端部２７ｅは、横方向Ｘにおいて、複数の第２パワー半導体素子４０Ｂのうちの最も第４基板側面１１ｄ側の第２パワー半導体素子４０Ｂａよりも第１基板１１の第４基板側面１１ｄ側に位置している。横方向Ｘにおける第２駆動側配線部２７ａのうちの第１基板１１の第３基板側面１１ｃ側の端部２７ｆは、横方向Ｘにおいて、複数の第２パワー半導体素子４０Ｂのうちの最も第３基板側面１１ｃ側の第２パワー半導体素子４０Ｂｂよりも第１基板１１の第３基板側面１１ｃ側に位置している。すなわち、縦方向Ｙからみて、第２駆動側配線部２７ａは、第１基板１１に配置された全ての第２パワー半導体素子４０Ｂと重なるように横方向Ｘに延びている。
　第２駆動側配線部２７ａには、複数の第２パワー半導体素子４０Ｂのそれぞれに接続された第２駆動側接続部材３３Ｂが接続されている。複数の第２駆動側接続部材３３Ｂは、複数の第２パワー半導体素子４０Ｂの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第２パワー半導体素子４０Ｂに接続された第２駆動側接続部材３３Ｂはそれぞれ、平面視において縦方向Ｙに沿って延びている。
　第２駆動側迂回部２７ｂは、縦方向Ｙにおいて第２駆動側配線部２７ａと離間して配置されている。第２駆動側迂回部２７ｂは、縦方向Ｙにおいて、第２駆動側配線部２７ａに対して導電層１５Ａ側とは反対側に配置されている。第２駆動側迂回部２７ｂは、縦方向Ｙにおいて、第２制御層２５よりも第１基板１１の第２基板側面１１ｂ側に配置されている。縦方向Ｙにおいて、第２駆動側迂回部２７ｂは、第１基板１１の第２基板側面１１ｂと隣り合うように配置されている。第２駆動側迂回部２７ｂは、横方向Ｘに沿って延びている。第２駆動側迂回部２７ｂの横方向Ｘの長さは、第２駆動側配線部２７ａの横方向Ｘの長さよりも僅かに長い。図３１から分かるとおり、第２駆動側迂回部２７ｂには、第２駆動側接続部材３３Ｂが接続されていない。
　第２駆動側連結部２７ｃは、第２駆動側配線部２７ａと第２駆動側迂回部２７ｂとを連結している。より詳細には、第２駆動側連結部２７ｃは、横方向Ｘにおける第２駆動側配線部２７ａのうちの第１基板１１の第３基板側面１１ｃ側の端部と、横方向Ｘにおける第２駆動側迂回部２７ｂのうちの第３基板側面１１ｃ側の端部とを連結している。第２駆動側連結部２７ｃは、縦方向Ｙに延びている。縦方向Ｙからみて、第２駆動側連結部２７ｃは、第２パワー半導体素子４０Ｂのうちの最も第３基板側面１１ｃ側の第２パワー半導体素子４０Ｂｂのうちの横方向Ｘにおける第１基板１１の第３基板側面１１ｃ側の端部と重なるように配置されている。横方向Ｘにおいて、第２駆動側連結部２７ｃは、第２パワー半導体素子４０Ｂｂに接続されている第２制御側接続部材３２Ｂ及び第２駆動側接続部材３３Ｂよりも第１基板１１の第３基板側面１１ｃ側に配置されている。
　第２駆動側接続部２７ｄは、第２駆動側迂回部２７ｂの先端部に形成されている。第２駆動側接続部２７ｄは、横方向Ｘにおいて、第２駆動側配線部２７ａよりも第１基板１１の第４基板側面１１ｄ側に位置している。第２駆動側接続部２７ｄは、縦方向Ｙに延びている。第２駆動側接続部２７ｄの幅寸法（第２駆動側接続部２７ｄの横方向Ｘの寸法）は、第２駆動側迂回部２７ｂの幅寸法（第２駆動側迂回部２７ｂの縦方向Ｙの寸法）よりも大きい。第２駆動側接続部２７ｄは、縦方向Ｙにおける第２駆動側接続部２７ｄのうちの導電層１５Ａ側の端縁が縦方向Ｙにおける第２駆動側配線部２７ａのうちの導電層１５Ａ側の端縁と縦方向Ｙに揃った状態で横方向Ｘにおいて第２駆動側配線部２７ａから離間して配置されている。
　第２制御層２５は、横方向Ｘに沿って延びている。平面視における第２制御層２５の形状は、細帯状である。縦方向Ｙにおいて、第２制御層２５は、第２駆動側配線部２７ａと第２駆動側迂回部２７ｂとの間に配置されている。本実施形態では、第２制御層２５の幅寸法（第２制御層２５の縦方向Ｙの寸法）は、第２駆動層２７における第２駆動側配線部２７ａの幅寸法（第２駆動側配線部２７ａの縦方向Ｙの寸法）と等しい。また、第２制御層２５の幅寸法は、第２駆動層２７における第２駆動側迂回部２７ｂの幅寸法（第２駆動側迂回部２７ｂの縦方向Ｙの寸法）と等しい。
　ここで、第２制御層２５の縦方向Ｙの寸法と第２駆動層２７における第２駆動側配線部２７ａの縦方向Ｙの寸法との差が例えば第２駆動層２７における第２駆動側配線部２７ａの縦方向Ｙの寸法の５％以内であれば、第２制御層２５の幅寸法が第２駆動層２７における第２駆動側配線部２７ａの幅寸法と等しいといえる。また、第２制御層２５の縦方向Ｙの寸法と第２駆動層２７における第２駆動側迂回部２７ｂの縦方向Ｙの寸法との差が例えば第２駆動層２７における第２駆動側迂回部２７ｂの縦方向Ｙの寸法の５％以内であれば、第２制御層２５の幅寸法が第２駆動層２７における第２駆動側迂回部２７ｂの幅寸法と等しいといえる。
　第２制御層２５の横方向Ｘの長さは、第２駆動層２７における第２駆動側配線部２７ａの横方向Ｘの長さと等しい。縦方向Ｙにおいて、第２制御層２５の横方向Ｘの両端部は、第２駆動層２７の第２駆動側配線部２７ａの横方向Ｘの両端部と揃っている。
　第２制御層２５には、複数の第２パワー半導体素子４０Ｂのそれぞれに接続された第２制御側接続部材３２Ｂが接続されている。複数の第２制御側接続部材３２Ｂは、複数の第２パワー半導体素子４０Ｂの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第２パワー半導体素子４０Ｂに接続された第２制御側接続部材３２Ｂは、平面視において縦方向Ｙに沿って延びている。横方向Ｘにおける第１駆動層２３のうちの第１基板１１の第４基板側面１１ｄ側の端部には、第１駆動層接続部材９４Ａが接続されている。
　図３０及び図３２に示すように、第２制御層２６は、第２制御側配線部２６ａ、第２制御側迂回部２６ｂ、及び第２制御側連結部２６ｃを有する。本実施形態では、第２制御側配線部２６ａ、第２制御側迂回部２６ｂ、及び第２制御側連結部２６ｃが個別に形成されている。第２制御側配線部２６ａ、第２制御側迂回部２６ｂ、及び第２制御側接続部２６ｄはそれぞれ、例えば銅箔からなる。第２制御側連結部２６ｃは、ワイヤボンディングによって形成されたワイヤである。平面視における第２制御側配線部２６ａ及び第２制御側迂回部２６ｂのそれぞれの形状は、細帯状である。
　第２制御側配線部２６ａは、横方向Ｘに沿って延びている。横方向Ｘにおける第２制御側配線部２６ａのうちの第２基板１２の第３基板側面１２ｃ側の端部２６ｅは、横方向Ｘにおいて、複数の第２パワー半導体素子４０Ｂのうちの最も第３基板側面１２ｃ側の第２パワー半導体素子４０Ｂｃよりも第２基板１２の第３基板側面１２ｃ側に位置している。横方向Ｘにおける第２制御側配線部２６ａのうちの第２基板１２の第４基板側面１２ｄ側の端部２６ｆは、横方向Ｘにおいて、複数の第２パワー半導体素子４０Ｂのうちの最も第４基板側面１２ｄ側の第２パワー半導体素子４０Ｂｄよりも第２基板１２の第４基板側面１２ｄ側に位置している。
　第２制御側配線部２６ａには、複数の第２パワー半導体素子４０Ｂのそれぞれに接続された第２制御側接続部材３２Ｂが接続されている。複数の第２制御側接続部材３２Ｂは、複数の第２パワー半導体素子４０Ｂの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第２パワー半導体素子４０Ｂに接続された第２制御側接続部材３２Ｂは、平面視において縦方向Ｙに沿って延びている。
　第２制御側迂回部２６ｂは、縦方向Ｙにおいて第２制御側配線部２６ａと離間して配置されている。第２制御側迂回部２６ｂは、縦方向Ｙにおいて、第２制御側配線部２６ａに対して第２駆動層２８側とは反対側に配置されている。第２制御側迂回部２６ｂは、縦方向Ｙにおいて第２基板１２の第２基板側面１２ｂと隣り合うように配置されている。第２制御側迂回部２６ｂは、横方向Ｘに沿って延びている。第２制御側迂回部２６ｂの横方向Ｘの長さは、第２制御側配線部２６ａの横方向Ｘの長さと等しい。第２制御側迂回部２６ｂの横方向Ｘの両端部は、第２制御側配線部２６ａの横方向Ｘの両端部と揃っている。図３２から分かるとおり、第２制御側迂回部２６ｂには、第２制御側接続部材３２Ｂが接続されていない。
　第２制御側連結部２６ｃは、第２制御側配線部２６ａと第２制御側迂回部２６ｂとを連結している。より詳細には、第２制御側連結部２６ｃは、横方向Ｘにおける第２制御側配線部２６ａのうちの第２基板１２の第４基板側面１２ｄ側の端部と、横方向Ｘにおける第２制御側迂回部２６ｂのうちの第４基板側面１２ｄ側の端部とを連結している。第２制御側連結部２６ｃは、縦方向Ｙに延びている。縦方向Ｙからみて、第２制御側連結部２６ｃは、複数の第２パワー半導体素子４０Ｂのうちの横方向Ｘにおける最も第２基板１２の第４基板側面１２ｄ側の第２パワー半導体素子４０Ｂｄと重なるように配置されている。横方向Ｘにおいて、第２制御側連結部２６ｃは、第２パワー半導体素子４０Ｂｄに接続された第２制御側接続部材３２Ｂ及び第２駆動側接続部材３３Ｂよりも第２基板１２の第４基板側面１２ｄ側に位置している。
　第２駆動層２８は、横方向Ｘに沿って延びている。平面視における第２駆動層２８の形状は、細帯状である。縦方向Ｙにおいて、第２駆動層２８は、導電層１５Ｂと隣り合うように配置されている。本実施形態では、第２駆動層２８の幅寸法（第２駆動層２８の縦方向Ｙの寸法）は、第２制御層２６における第２制御側配線部２６ａの幅寸法（第２制御側配線部２６ａの縦方向Ｙの寸法）と等しい。また、第２駆動層２８の幅寸法は、第２制御層２６における第２制御側迂回部２６ｂの幅寸法（第２制御側迂回部２６ｂの縦方向Ｙの寸法）と等しい。
　ここで、第２駆動層２８の縦方向Ｙの寸法と第２制御層２６における第２制御側配線部２６ａの縦方向Ｙの寸法との差が例えば第２制御層２６における第２制御側配線部２６ａの縦方向Ｙの寸法の５％以内であれば、第２駆動層２８の幅寸法が第２制御層２６における第２制御側配線部２６ａの幅寸法と等しいといえる。また、第２駆動層２８の縦方向Ｙの寸法と第２制御層２６における第２制御側迂回部２６ｂの縦方向Ｙの寸法との差が例えば第２制御層２６における第２制御側迂回部２６ｂの縦方向Ｙの寸法の５％以内であれば、第２駆動層２８の幅寸法が第２制御層２６における第２制御側迂回部２６ｂの幅寸法と等しいといえる。
　第２駆動層２８の横方向Ｘの長さは、第２制御層２６における第２制御側配線部２６ａの横方向Ｘの長さと等しい。横方向Ｘにおける第２駆動層２８の両端部は、横方向Ｘにおける第２制御層２６の第２制御側配線部２６ａの両端部と揃っている。また、第２駆動層２８の横方向Ｘの長さは、第２制御層２６における第２制御側迂回部２６ｂの横方向Ｘの長さと等しい。横方向Ｘにおける第２駆動層２８の両端部は、横方向Ｘにおける第２制御層２６の第２制御側迂回部２６ｂの両端部と揃っている。
　第２駆動層２８には、第２基板１２の複数の第２パワー半導体素子４０Ｂのそれぞれに接続された第２駆動側接続部材３３Ｂが接続されている。複数の第２駆動側接続部材３３Ｂは、複数の第２パワー半導体素子４０Ｂの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第２パワー半導体素子４０Ｂに接続された第２駆動側接続部材３３Ｂは、平面視において縦方向Ｙに沿って延びている。
　図３０～図３２に示すように、第２駆動側迂回部２７ｂには、第２検出端子側接続部材３６Ｂが接続されている。より詳細には、第２検出端子側接続部材３６Ｂは、横方向Ｘにおける第２駆動側迂回部２７ｂのうちの第２駆動側接続部２７ｄ側の端部に接続されている。
　第２駆動側接続部２７ｄには、第２駆動層接続部材９４Ｂが接続されている。より詳細には、第２駆動層接続部材９４Ｂは、縦方向Ｙにおける第２駆動側接続部２７ｄのうちの導電層１５Ａ側の端部に接続されている。また、第２駆動層接続部材９４Ｂは、横方向Ｘにおける第２駆動層２８のうちの第２基板１２の第３基板側面１２ｃ側の端部に接続されている。平面視において、第２駆動層接続部材９４Ｂは、横方向Ｘに沿って延びている。
　第２制御側迂回部２６ｂには、第２制御端子側接続部材３５Ｂ及び第２制御層接続部材９３Ｂがそれぞれ接続されている。第２制御端子側接続部材３５Ｂは、横方向Ｘにおける第２制御側迂回部２６ｂのうちの第２基板１２の第３基板側面１２ｃ側の部分に接続されている。第２制御層接続部材９３Ｂは、横方向Ｘにおける第２制御側迂回部２６ｂのうちの第２基板１２の第３基板側面１２ｃ側の端部２６ｅに接続されている。また、第２制御層接続部材９３Ｂは、横方向Ｘにおける第２制御層２５のうちの第１基板１１の第４基板側面１１ｄ側の端部２５ｘに接続されている。縦方向Ｙにおいて、第２制御側迂回部２６ｂの端部２６ｅが第２制御層２５の端部２５ｘよりも第２基板１２の第２基板側面１２ｂ側に位置しているため、平面視において、第２制御層接続部材９３Ｂは、第２制御層２５の端部２５ｘから第２制御側迂回部２６ｂの端部２６ｅに向かうにつれて第２基板１２の第２基板側面１２ｂ側に向けて斜めに延びている。図３２から分かるとおり、第２制御層接続部材９３Ｂは、第２駆動層２７の第２駆動側接続部２７ｄを跨ぐように形成されている。
　（導電経路）
　次に、各パワー半導体素子４０Ａ，４０Ｂと各制御端子５３Ａ，５３Ｂとの間の第１導電経路である制御側導電経路と、各パワー半導体素子４０Ａ，４０Ｂと各検出端子５４Ａ，５４Ｂとの間の第２導電経路である駆動側導電経路とについて説明する。
　図２７に示すように、第１基板１１の複数の第１パワー半導体素子４０Ａのゲート電極４３から第１制御端子５３Ａまでの第１制御側導電経路は、第１制御側接続部材３２Ａ、第１制御層２１、及び第１制御端子側接続部材３５Ａによって構成されている。このため、第１基板１１の複数の第１パワー半導体素子４０Ａに関する第１制御側導電経路は、第１パワー半導体素子４０Ａｂから第１パワー半導体素子４０Ａａに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａａ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｂのそれぞれに関する第１制御側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａａの第１制御側導電経路である第１端制御側導電経路の長さが最も長く、第１パワー半導体素子４０Ａｂの第１制御側導電経路である第２端制御側導電経路の長さが最も短い。
　第１基板１１の複数の第１パワー半導体素子４０Ａのソース電極４２から第１検出端子５４Ａまでの第１駆動側導電経路は、第１駆動側接続部材３３Ａ、第１駆動層２３、第１駆動層接続部材９４Ａ、第１駆動層２４の第１駆動側接続部２４ｄ、及び第１検出端子側接続部材３６Ａによって構成されている。このため、第１基板１１の複数の第１パワー半導体素子４０Ａに関する第１駆動側導電経路は、第１パワー半導体素子４０Ａａから第１パワー半導体素子４０Ａｂに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａａ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｂのそれぞれに関する第１駆動側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａａの第１駆動側導電経路である第１端駆動側導電経路の長さが最も短く、第１パワー半導体素子４０Ａｂの第１駆動側導電経路である第２端駆動側導電経路の長さが最も長い。
　第２基板１２の複数の第１パワー半導体素子４０Ａのゲート電極４３から第１制御端子５３Ａまでの第１制御側導電経路は、第１制御側接続部材３２Ａ、第１制御層２２、第１制御層接続部材９３Ａ、第１制御層２１、及び第１制御端子側接続部材３５Ａによって構成されている。このため、第２基板１２の複数の第１パワー半導体素子４０Ａに関する第１制御側導電経路は、第１パワー半導体素子４０Ａｃから第１パワー半導体素子４０Ａｄに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａｃ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｄのそれぞれに関する第１制御側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａｃの第１制御側導電経路である第１端制御側導電経路の長さが最も短く、第１パワー半導体素子４０Ａｄの第１制御側導電経路である第２端制御側導電経路の長さが最も長い。
　第２基板１２の複数の第１パワー半導体素子４０Ａのソース電極４２から第１検出端子５４Ａまでの第１駆動側導電経路は、第１駆動側接続部材３３Ａ、第１駆動層２４、及び第１検出端子側接続部材３６Ａによって構成されている。このため、第２基板１２の複数の第１パワー半導体素子４０Ａに関する第１駆動側導電経路は、第１パワー半導体素子４０Ａｄから第１パワー半導体素子４０Ａｃに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａｃ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｄのそれぞれに関する第１駆動側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａｃの第１駆動側導電経路である第１端駆動側導電経路の長さが最も長く、第１パワー半導体素子４０Ａｄの第１駆動側導電経路である第２端駆動側導電経路の長さが最も短い。
　このように、本実施形態では、第１制御側導電経路の長さと第１駆動側導電経路の長さの合計の長さの複数の第１パワー半導体素子４０Ａの間でのばらつきを低減するように、第１制御側迂回部２１ｂ及び第１駆動側迂回部２４ｂがそれぞれ形成されている。すなわち、本実施形態のパワーモジュール１Ｂは、第１制御側迂回部２１ｂ及び第１駆動側迂回部２４ｂによって、第１導電経路の一例である第１制御側導電経路の長さと、第２導電経路の一例である第１駆動側導電経路の長さとの和が複数の第１パワー半導体素子４０Ａの間で互いに近づくように構成されている。
　また、本実施形態では、第１端制御側導電経路の長さと第１端駆動側導電経路の長さとの合計の長さと、第２端制御側導電経路の長さと第２端駆動側導電経路の長さとの合計の長さとのばらつきを低減するように、第１制御側迂回部２１ｂ及び第１駆動側迂回部２４ｂがそれぞれ形成されている。
　なお、第１端制御側導電経路の長さと第１端駆動側導電経路の長さとの合計の長さは、特許請求の範囲に記載の第１和の一例である。また、第２端制御側導電経路の長さと第２端駆動側導電経路の長さとの合計の長さは、特許請求の範囲に記載の第２和の一例である。このため、本実施形態のパワーモジュール１Ｂは、第１制御側迂回部２１ｂ及び第１駆動側迂回部２４ｂによって、第１和と第２和とが近づくように構成されている。
　図３０に示すように、第１基板１１の複数の第２パワー半導体素子４０Ｂのゲート電極４３から第２制御端子５３Ｂまでの第２制御側導電経路は、第２制御側接続部材３２Ｂ、第２制御層２５、第２制御層接続部材９３Ｂ、第２制御層２６の第２制御側接続部２６ｄ、及び第２制御端子側接続部材３５Ｂによって構成されている。このため、第１基板１１の複数の第２パワー半導体素子４０Ｂに関する第３導電経路の一例である第２制御側導電経路は、第２パワー半導体素子４０Ｂａから第２パワー半導体素子４０Ｂｂに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂａ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｂのそれぞれに関する第２制御側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂａの第２制御側導電経路である第３端制御側導電経路の長さが最も短く、第２パワー半導体素子４０Ｂｂの第２制御側導電経路である第４端制御側導電経路の長さが最も長い。
　第１基板１１の複数の第２パワー半導体素子４０Ｂのソース電極４２から第２検出端子５４Ｂまでの第２駆動側導電経路は、第２駆動側接続部材３３Ｂ、第２駆動層２７、及び第２検出端子側接続部材３６Ｂによって構成されている。このため、第１基板１１の複数の第２パワー半導体素子４０Ｂに関する第４導電経路の一例である第２駆動側導電経路は、第２パワー半導体素子４０Ｂｂから第２パワー半導体素子４０Ｂａに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂａ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｂのそれぞれに関する第２駆動側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂａの第２駆動側導電経路である第３端駆動側導電経路の長さが最も長く、第２パワー半導体素子４０Ｂｂの第２駆動側導電経路である第４端駆動側導電経路の長さが最も短い。
　第２基板１２の複数の第２パワー半導体素子４０Ｂのゲート電極４３から第２制御端子５３Ｂまでの第２制御側導電経路は、第２制御側接続部材３２Ｂ、第２制御層２６、及び第２制御端子側接続部材３５Ｂによって構成されている。このため、第２基板１２の複数の第２パワー半導体素子４０Ｂに関する第３導電経路の一例である第２制御側導電経路は、第２パワー半導体素子４０Ｂｄから第２パワー半導体素子４０Ｂｃに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂｃ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｄのそれぞれに関する第２制御側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂｃの第２制御側導電経路である第３端制御側導電経路の長さが最も長く、第２パワー半導体素子４０Ｂｄの第２制御側導電経路である第４端制御側導電経路の長さが最も短い。
　第２基板１２の複数の第２パワー半導体素子４０Ｂのソース電極４２から第２検出端子５４Ｂまでの第２駆動側導電経路は、第２駆動側接続部材３３Ｂ，第２駆動層２８、第２駆動層接続部材９４Ｂ、第２駆動層２７の第２駆動側接続部２７ｄ、及び第２検出端子側接続部材３６Ｂによって構成されている。このため、第２基板１２の複数の第２パワー半導体素子４０Ｂに関する第４導電経路の一例である第２駆動側導電経路は、第２パワー半導体素子４０Ｂｃから第２パワー半導体素子４０Ｂｄに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂｃ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｄのそれぞれに関する第２駆動側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂｃの第２駆動側導電経路である第３端駆動側導電経路の長さが最も短く、第２パワー半導体素子４０Ｂｄの第２駆動側導電経路である第４端駆動側導電経路の長さが最も長い。
　このように、本実施形態では、第２制御側導電経路の長さと第２駆動側導電経路の長さの合計の長さの複数の第２パワー半導体素子４０Ｂの間でのばらつきを低減するように、第２制御側迂回部２６ｂ及び第２駆動側迂回部２７ｂがそれぞれ形成されている。すなわち、本実施形態のパワーモジュール１Ｂは、第２制御側迂回部２６ｂ及び第２駆動側迂回部２７ｂによって、第３導電経路の一例である第２制御側導電経路の長さと、第４導電経路の一例である第２駆動側導電経路の長さとの和が複数の第２パワー半導体素子４０Ｂの間で互いに近づくように構成されている。
　また、本実施形態では、第３端制御側導電経路の長さと第３端駆動側導電経路の長さとの合計の長さと、第４端制御側導電経路の長さと第４端駆動側導電経路の長さとの合計の長さとのばらつきを低減するように、第１制御側迂回部２１ｂ及び第１駆動側迂回部２４ｂがそれぞれ形成されている。
　なお、第３端制御側導電経路の長さと第３端駆動側導電経路の長さとの合計の長さは、特許請求の範囲に記載の第３和の一例である。また、第４端制御側導電経路の長さと第４端駆動側導電経路の長さとの合計の長さは、特許請求の範囲に記載の第４和の一例である。このため、本実施形態のパワーモジュール１Ｂは、第２制御側迂回部２６ｂ及び第２駆動側迂回部２７ｂによって、第３和と第４和とが近づくように構成されている。
　（効果）
　本実施形態のパワーモジュール１Ｂによれば、第１実施形態のパワーモジュール１Ａの効果と同様の効果に加え、以下の効果が得られる。
　（２－１）第１制御層２１の第１制御側連結部２１ｃはワイヤからなる。また第１駆動層２４の第１駆動側連結部２４ｃはワイヤからなる。この構成によれば、基板１０に設けられた他の配線を跨ぐことができるため、第１制御側連結部２１ｃ及び第１駆動側連結部２４ｃの配置の自由度が高くなる。したがって、第１制御層２１及び第１駆動層２４のそれぞれのレイアウトを設計し易くなる。
　［パワーモジュールの適用例］
　パワーモジュール１Ａ，１Ｂを用いて構成される回路構成例について説明する。なお、図３３及び図３４では、便宜上、ボディダイオード４４を省略して示している。
　上記回路構成の第１例として、図３３は、パワーモジュール１Ａ，１Ｂを用いて構成される３相交流インバータ２００を示している。３相交流インバータ２００では、Ｕ相インバータを構成するパワーモジュール１Ａ、Ｖ相インバータを構成するパワーモジュール１Ａ、及びＷ相インバータを構成するパワーモジュール１Ａが互いに並列に接続されている。３相交流インバータ２００は、パワー半導体素子４０としてＳｉＣＭＯＳＦＥＴを適用し、電源端子ＰＬと接地端子ＮＬとの間にスナバコンデンサＣを接続した構成である。なお、パワー半導体素子４０としてＩＧＢＴを適用し、電源端子ＰＬと接地端子ＮＬとの間にスナバコンデンサＣを接続した３相交流インバータ（図示略）を実現することもできる。この場合、３相交流インバータ２００は、ＩＧＢＴに逆並列に接続されるダイオードをさらに備える。
　図３３に示すように、パワーモジュール１Ａ，１Ｂを電源Ｅに接続し、スイッチング動作を行うと、ＳｉＣＭＯＳＦＥＴのスイッチング速度が速いため、接続ラインの有するインダクタンスＬによって大きなサージ電圧Ｌｄｉ／ｄｔを生じる。例えば、電流変化ｄｉ＝３００Ａとし、スイッチングに伴う時間変化ｄｔ＝１００ｎｓｅｃとすると、ｄｉ／ｄｔ＝３×１０９（Ａ／ｓ）となる。
　インダクタンスＬの値により、サージ電圧Ｌｄｉ／ｄｔの値は変化するが、電源Ｅに、このサージ電圧Ｌｄｉ／ｄｔが重畳される。電源端子ＰＬと接地端子ＮＬとの間に接続されるスナバコンデンサＣによって、このサージ電圧Ｌｄｉ／ｄｔを吸収できる。
　上記回路構成の第２例として、図３４は、パワーモジュール１Ａ，１Ｂを用いて構成される３相交流インバータ２１０を示している。
　３相交流インバータ２１０は、ゲートドライバ２１１に接続されたパワーモジュール部２１２と、電源もしくは蓄電池２１３と、コンバータ２１４とを備え、３相交流モータ部２１５の駆動を制御する。パワーモジュール部２１２は、３相交流モータ部２１５のＵ相、Ｖ相、Ｗ相に対応して、Ｕ相インバータ、Ｖ相インバータ、Ｗ相インバータが接続されている。
　ゲートドライバ２１１は、Ｕ相インバータを構成するパワーモジュール１Ａの第１パワー半導体素子群４０ＡＴのゲート電極４３及び第２パワー半導体素子群４０ＢＴのゲート電極４３と、Ｖ相インバータを構成するパワーモジュール１Ａの第１パワー半導体素子群４０ＡＴのゲート電極４３及び第２パワー半導体素子群４０ＢＴのゲート電極４３と、Ｗ相インバータを構成するパワーモジュール１Ａの第１パワー半導体素子群４０ＡＴのゲート電極４３及び第２パワー半導体素子群４０ＢＴのゲート電極４３とにそれぞれ接続されている。またゲートドライバ２１１は、Ｕ相インバータを構成するパワーモジュール１Ａの第１パワー半導体素子群４０ＡＴのソース電極４２及び第２パワー半導体素子群４０ＢＴのソース電極４２と、Ｖ相インバータを構成するパワーモジュール１Ａの第１パワー半導体素子群４０ＡＴのソース電極４２及び第２パワー半導体素子群４０ＢＴのソース電極４２と、Ｗ相インバータを構成するパワーモジュール１Ａの第１パワー半導体素子群４０ＡＴのソース電極４２及び第２パワー半導体素子群４０ＢＴのソース電極４２とにそれぞれ接続されている。
　パワーモジュール部２１２は、電源もしくは蓄電池（Ｅ）２１３が接続されたコンバータ２１４のプラス端子（＋）Ｐとマイナス端子（－）Ｎとの間に接続されており、Ｕ相インバータを構成するパワーモジュール１Ａの各パワー半導体素子群４０ＡＴ，４０ＢＴ、Ｖ相インバータを構成するパワーモジュール１Ａの各パワー半導体素子群４０ＡＴ，４０ＢＴ、及びＷ相インバータを構成するパワーモジュール１Ａの各パワー半導体素子群４０ＡＴ，４０ＢＴを備える。
　各相インバータの各パワー半導体素子群４０ＡＴ，４０ＢＴのソース電極４２とドレイン電極４１との間には、フリーホイールダイオード２１６がそれぞれ逆並列に接続されている。
　［変更例］
　上記各実施形態は本開示に関するパワーモジュールが取り得る形態の例示であり、その形態を制限することを意図していない。本開示に関するパワーモジュールは、上記各実施形態に例示された形態とは異なる形態を取り得る。その一例は、上記各実施形態の構成の一部を置換、変更、もしくは、省略した形態、又は上記各実施形態に新たな構成を付加した形態である。以下の変更例において、上記各実施形態と共通する部分については、上記各実施形態と同一の符号を付してその説明を省略する。
　・上記第１実施形態において、第１制御層２１及び第１駆動層２３を入れ替え、第１制御層２２及び第１駆動層２４を入れ替えることができる。
　一例では、図３５に示すように、第１基板１１では、縦方向Ｙにおいて、第１制御層２１が第１搭載層１３Ａと隣り合うように配置されており、第１駆動層２３が第１制御層２１に対して第１搭載層１３Ａとは反対側に配置されている。
　第１制御層２１は、横方向Ｘに延びている。第１制御層２１の形状は、第１実施形態の第１駆動層２３の形状と同じである。第１制御層２１には、第１基板１１の各第１パワー半導体素子４０Ａに接続された第１制御側接続部材３２Ａが接続されている。
　第１駆動層２３の形状は、第１実施形態の第１制御層２１の形状と同じである。第１駆動層２３は、第１駆動側配線部２３ａ、第１駆動側迂回部２３ｂ、第１駆動側連結部２３ｃ、及び第１駆動側接続部２３ｄを有する。第１駆動層２３は、第１駆動側配線部２３ａ、第１駆動側迂回部２３ｂ、第１駆動側連結部２３ｃ、及び第１駆動側接続部２３ｄが一体に形成された単一部材である。縦方向Ｙにおいて、第１駆動側迂回部２３ｂは、第１駆動側配線部２３ａに対して第１制御層２１とは反対側に配置されている。第１駆動層２３の第１駆動側配線部２３ａには、第１基板１１の各第１パワー半導体素子４０Ａに接続された第１駆動側接続部材３３Ａが接続されている。図３５に示すとおり、第１駆動側迂回部２３ｂには、第１基板１１の各第１パワー半導体素子４０Ａに接続された第１駆動側接続部材３３Ａが接続されていない。第１駆動側接続部２３ｄには、第１検出端子側接続部材３６Ａ及び第１駆動層接続部材９４Ａが接続されている。
　また、第２基板１２では、縦方向Ｙにおいて、第１制御層２２が第１搭載層１３Ｂと隣り合うように配置されており、第１駆動層２４が第１制御層２２に対して第１搭載層１３Ｂとは反対側に配置されている。
　第１制御層２２の形状は、第１実施形態の第１駆動層２４の形状と同じである。第１制御層２２は、第１制御側配線部２２ａ、第１制御側迂回部２２ｂ、第１制御側連結部２２ｃ、及び第１制御側接続部２２ｄを有する。第１制御層２２は、第１制御側配線部２２ａ、第１制御側迂回部２２ｂ、第１制御側連結部２２ｃ、及び第１制御側接続部２２ｄが一体に形成された単一部材である。縦方向Ｙにおいて、第１制御側迂回部２２ｂは、第１駆動層２４に対して第１制御側配線部２２ａとは反対側に配置されている。第１制御側配線部２２ａには、第２基板１２の各第１パワー半導体素子４０Ａに接続された第１制御側接続部材３２Ａが接続されている。図３５に示すとおり、第１制御側迂回部２２ｂには、第２基板１２の各第１パワー半導体素子４０Ａに接続された第１制御側接続部材３２Ａが接続されていない。第１制御側接続部２２ｄには、第１制御端子側接続部材３５Ａ及び第１制御層接続部材９３Ａが接続されている。平面視において、第１制御層接続部材９３Ａは、横方向Ｘに延びている。
　第１駆動層２４の形状は、第１実施形態の第１制御層２２の形状と同じである。第１駆動層２４は、横方向Ｘに延びている。縦方向Ｙにおいて、第１駆動層２４は、第１制御側配線部２２ａと第１制御側迂回部２２ｂとの間に配置されている。横方向Ｘにおける第１駆動層２４のうちの第２基板１２の第３基板側面１２ｃ側の端部には、第１駆動層接続部材９４Ａが接続されている。平面視において、第１駆動層接続部材９４Ａは、横方向Ｘに延びている。
　また、図３５に示すように、第１制御端子５３Ａ及び第１検出端子５４Ａの横方向Ｘにおける配置位置を上記第１実施形態と逆配置としてもよい。これにより、平面視において、第１制御端子側接続部材３５Ａと第１検出端子側接続部材３６Ａとが交差することを回避できる。
　・上記第１実施形態において、第２制御層２５及び第２駆動層２７を入れ替え、第２制御層２６及び第２駆動層２８を入れ替えることができる。
　一例では、図３６に示すように、第１基板１１では、縦方向Ｙにおいて、第２制御層２５が導電層１５Ａと隣り合うように配置されており、第２駆動層２７が第２制御層２５に対して導電層１５Ａとは反対側に配置されている。
　第２制御層２５の形状は、第１実施形態の第２駆動層２７の形状と同じである。第２制御層２５は、第２制御側配線部２５ａ、第２制御側迂回部２５ｂ、第２制御側連結部２５ｃ、及び第２制御側接続部２５ｄを有する。第２制御層２５は、第２制御側配線部２５ａ、第２制御側迂回部２５ｂ、第２制御側連結部２５ｃ、及び第２制御側接続部２５ｄが一体に形成された単一部材である。縦方向Ｙにおいて、第２制御側迂回部２５ｂは、第２駆動層２７に対して第２制御側配線部２５ａとは反対側に配置されている。第２制御側配線部２５ａには、第１基板１１の各第２パワー半導体素子４０Ｂに接続された第２制御側接続部材３２Ｂが接続されている。図３６に示すとおり、第２制御側迂回部２５ｂには、第１基板１１の各第２パワー半導体素子４０Ｂに接続された第２制御側接続部材３２Ｂが接続されていない。第２制御側接続部２５ｄには、第２制御端子側接続部材３５Ｂ及び第２制御層接続部材９３Ｂが接続されている。
　第２駆動層２７の形状は、第１実施形態の第２制御層２５の形状と同じである。第２駆動層２７は、横方向Ｘに延びている。縦方向Ｙにおいて、第２駆動層２７は、第２制御層２５における第２制御側配線部２５ａと第２制御側迂回部２５ｂとの間に配置されている。横方向Ｘにおける第２駆動層２７のうちの第１基板１１の第４基板側面１１ｄ側の端部には、第２駆動層接続部材９４Ｂが接続されている。
　また、第２基板１２では、縦方向Ｙにおいて、第２制御層２６が導電層１５Ｂと隣り合うように配置されており、第２駆動層２８が第２制御層２６に対して導電層１５Ｂとは反対側に配置されている。
　第２駆動層２８の形状は、第１実施形態の第２制御層２６の形状と同じである。第２駆動層２８は、第２駆動側配線部２８ａ、第２駆動側迂回部２８ｂ、第２駆動側連結部２８ｃ、及び第２駆動側接続部２８ｄを有する。第２駆動層２８は、第２駆動側配線部２８ａ、第２駆動側迂回部２８ｂ、第２駆動側連結部２８ｃ、及び第２駆動側接続部２８ｄが一体に形成された単一部材である。縦方向Ｙにおいて、第２駆動側迂回部２８ｂは、第２駆動側配線部２８ａに対して第２制御層２６とは反対側に配置されている。第２駆動側配線部２８ａには、第２基板１２の各第２パワー半導体素子４０Ｂに接続された第２駆動側接続部材３３Ｂが接続されている。図３６に示すとおり、第２駆動側迂回部２８ｂには、第２基板１２の各第２パワー半導体素子４０Ｂに接続された第２駆動側接続部材３３Ｂが接続されていない。第２駆動側接続部２８ｄには、第２検出端子側接続部材３６Ｂ及び第２駆動層接続部材９４Ｂが接続されている。平面視において、第２駆動層接続部材９４Ｂは、横方向Ｘに延びている。
　第２制御層２６の形状は、第１実施形態の第２駆動層２８の形状と同じである。第２制御層２６は、横方向Ｘに延びている。縦方向Ｙにおいて、第２制御層２６は、第２駆動側配線部２８ａと第２駆動側迂回部２８ｂとの間に配置されている。横方向Ｘにおける第２駆動層２８のうちの第２基板１２の第３基板側面１２ｃ側の端部には、第２制御層接続部材９３Ｂが接続されている。平面視において、第２制御層接続部材９３Ｂは、横方向Ｘに延びている。
　また、図３６に示すように、第２制御端子５３Ｂ及び第２検出端子５４Ｂの横方向Ｘにおける配置位置を上記第１実施形態と逆配置としてもよい。これにより、平面視において、第２制御端子側接続部材３５Ｂと第２検出端子側接続部材３６Ｂとが交差することを回避できる。
　・上記第２実施形態において、第１制御層２１及び第１駆動層２３を入れ替え、第１制御層２２及び第１駆動層２４を入れ替えることができる。
　一例では、図３７に示すように、第１基板１１では、縦方向Ｙにおいて、第１制御層２１が第１搭載層１３Ａと隣り合うように配置されており、第１駆動層２３が第１制御層２１に対して第１搭載層１３Ａとは反対側に配置されている。
　第１制御層２１は、横方向Ｘに延びている。第１制御層２１の形状は、第２実施形態の第１駆動層２３の形状と同じである。第１制御層２１には、第１基板１１の各第１パワー半導体素子４０Ａに接続された第１制御側接続部材３２Ａが接続されている。
　第１駆動層２３の形状は、第２実施形態の第１制御層２１の形状と同じである。第１駆動層２３は、第１駆動側配線部２３ａ、第１駆動側迂回部２３ｂ、及び第１駆動側連結部２３ｃを有する。第１駆動側配線部２３ａ、第１駆動側迂回部２３ｂ、及び第１駆動側連結部２３ｃは、個別に形成されている。第１駆動側配線部２３ａ及び第１駆動側迂回部２３ｂはそれぞれ、例えば銅箔からなる。第１駆動側連結部２３ｃは、例えばワイヤボンディングからなるワイヤである。縦方向Ｙにおいて、第１駆動側迂回部２３ｂは、第１駆動側配線部２３ａに対して第１制御層２１とは反対側に配置されている。第１駆動層２３の第１駆動側配線部２３ａには、第１基板１１の各第１パワー半導体素子４０Ａに接続された第１駆動側接続部材３３Ａが接続されている。図３７に示すとおり、第１駆動側迂回部２３ｂには、第１基板１１の各第１パワー半導体素子４０Ａに接続された第１駆動側接続部材３３Ａが接続されていない。第１駆動側接続部２３ｄには、第１検出端子側接続部材３６Ａ及び第１駆動層接続部材９４Ａが接続されている。
　また、第２基板１２では、縦方向Ｙにおいて、第１制御層２２が第１搭載層１３Ｂと隣り合うように配置されており、第１駆動層２４が第１制御層２２に対して第１搭載層１３Ｂとは反対側に配置されている。
　第１制御層２２の形状は、第１実施形態の第１駆動層２４の形状と同じである。第１制御層２２は、第１制御側配線部２２ａ、第１制御側迂回部２２ｂ、第１制御側連結部２２ｃ、及び第１制御側接続部２２ｄを有する。第１制御側配線部２２ａ、第１制御側迂回部２２ｂ、第１制御側連結部２２ｃ、及び第１制御側接続部２２ｄは、個別に形成されており、第１制御側迂回部２２ｂ及び第１制御側接続部２２ｄが一体に形成されている。第１制御側配線部２２ａ、第１制御側迂回部２２ｂ、及び第１制御側接続部２２ｄはそれぞれ、例えば銅箔からなる。第１制御側連結部２２ｃは、例えばワイヤボンディングからなるワイヤである。縦方向Ｙにおいて、第１制御側迂回部２２ｂは、第１駆動層２４に対して第１制御側配線部２２ａとは反対側に配置されている。第１制御側配線部２２ａには、第２基板１２の各第１パワー半導体素子４０Ａに接続された第１制御側接続部材３２Ａが接続されている。図３７に示すとおり、第１制御側迂回部２２ｂには、第２基板１２の各第１パワー半導体素子４０Ａに接続された第１制御側接続部材３２Ａが接続されていない。第１制御側接続部２２ｄには、第１制御端子側接続部材３５Ａ及び第１制御層接続部材９３Ａが接続されている。平面視において、第１制御層接続部材９３Ａは、横方向Ｘに延びている。
　第１駆動層２４の形状は、第１実施形態の第１制御層２２の形状と同じである。第１駆動層２４は、横方向Ｘに延びている。縦方向Ｙにおいて、第１駆動層２４は、第１制御側配線部２２ａと第１制御側迂回部２２ｂとの間に配置されている。横方向Ｘにおける第１駆動層２４のうちの第２基板１２の第３基板側面１２ｃ側の端部には、第１駆動層接続部材９４Ａが接続されている。
　また、図３７に示すように、第１制御端子５３Ａ及び第１検出端子５４Ａの横方向Ｘにおける配置位置を上記第１実施形態と逆配置としてもよい。これにより、平面視において、第１制御端子側接続部材３５Ａと第１検出端子側接続部材３６Ａとが交差することを回避できる。
　・上記第２実施形態において、第２制御層２５及び第２駆動層２７を入れ替え、第２制御層２６及び第２駆動層２８を入れ替えることができる。
　一例では、図３８に示すように、第１基板１１では、縦方向Ｙにおいて、第２制御層２５が導電層１５Ａと隣り合うように配置されており、第２駆動層２７が第２制御層２５に対して導電層１５Ａとは反対側に配置されている。
　第２制御層２５の形状は、第２実施形態の第２駆動層２７の形状と同じである。第２制御層２５は、第２制御側配線部２５ａ、第２制御側迂回部２５ｂ、第２制御側連結部２５ｃ、及び第２制御側接続部２５ｄを有する。第２制御側配線部２５ａ、第２制御側迂回部２５ｂ、及び第２制御側連結部２５ｃは個別に形成されており、第２制御側迂回部２５ｂ及び第２制御側接続部２５ｄは一体に形成されている。縦方向Ｙにおいて、第２制御側迂回部２５ｂは、第２駆動層２７に対して第２制御側配線部２５ａとは反対側に配置されている。第２制御側配線部２５ａには、第１基板１１の各第２パワー半導体素子４０Ｂに接続された第２制御側接続部材３２Ｂが接続されている。図３８に示すとおり、第２制御側迂回部２５ｂには、第１基板１１の各第２パワー半導体素子４０Ｂに接続された第２制御側接続部材３２Ｂが接続されていない。第２制御側接続部２５ｄには、第２制御端子側接続部材３５Ｂ及び第２制御層接続部材９３Ｂが接続されている。
　第２駆動層２７の形状は、第２実施形態の第２制御層２５の形状と同じである。第２駆動層２７は、横方向Ｘに延びている。縦方向Ｙにおいて、第２駆動層２７は、第２制御層２５における第２制御側配線部２５ａと第２制御側迂回部２５ｂとの間に配置されている。横方向Ｘにおける第２駆動層２７のうちの第１基板１１の第４基板側面１１ｄ側の端部には、第２駆動層接続部材９４Ｂが接続されている。
　また、第２基板１２では、縦方向Ｙにおいて、第２制御層２６が導電層１５Ｂと隣り合うように配置されており、第２駆動層２８が第２制御層２６に対して導電層１５Ｂとは反対側に配置されている。
　第２駆動層２８の形状は、第２実施形態の第２制御層２６の形状と同じである。第２駆動層２８は、第２駆動側配線部２８ａ、第２駆動側迂回部２８ｂ、及び第２駆動側連結部２８ｃを有する。第２駆動側配線部２８ａ、第２駆動側迂回部２８ｂ、及び第２駆動側連結部２８ｃは、個別に形成されている。縦方向Ｙにおいて、第２駆動側迂回部２８ｂは、第２駆動側配線部２８ａに対して第２制御層２６とは反対側に配置されている。第２駆動側配線部２８ａには、第２基板１２の各第２パワー半導体素子４０Ｂに接続された第２駆動側接続部材３３Ｂが接続されている。図３８に示すとおり、第２駆動側迂回部２８ｂには、第２基板１２の各第２パワー半導体素子４０Ｂに接続された第２駆動側接続部材３３Ｂが接続されていない。第２駆動側接続部２８ｄには、第２検出端子側接続部材３６Ｂ及び第２駆動層接続部材９４Ｂが接続されている。
　第２制御層２６の形状は、第２実施形態の第２駆動層２８の形状と同じである。第２制御層２６は、横方向Ｘに延びている。縦方向Ｙにおいて、第２制御層２６は、第２駆動側配線部２８ａと第２駆動側迂回部２８ｂとの間に配置されている。横方向Ｘにおける第２駆動層２８のうちの第２基板１２の第３基板側面１２ｃ側の端部には、第２制御層接続部材９３Ｂが接続されている。平面視において、第２制御層接続部材９３Ｂは、横方向Ｘに延びている。
　また、図３８に示すように、第２制御端子５３Ｂ及び第２検出端子５４Ｂの横方向Ｘにおける配置位置を上記第１実施形態と逆配置としてもよい。これにより、平面視において、第２制御端子側接続部材３５Ｂと第２検出端子側接続部材３６Ｂとが交差することを回避できる。
　・上記第２実施形態において、第１制御層２１は、第１実施形態のように第１制御側接続部２１ｄを有してもよい。第１制御側接続部２１ｄは、横方向Ｘにおける第１制御側迂回部２１ｂのうちの第１基板１１の第４基板側面１１ｄ側の端部に形成される。この場合、第１制御層２１の第１制御側配線部２１ａの横方向Ｘの長さを短くする。第１制御側接続部２１ｄによって、平面視において第１制御層接続部材９３Ａが横方向Ｘに沿って延びるように形成できる。
　・上記第２実施形態において、第２制御層２６は、第１実施形態のように第２制御側接続部２６ｄを有してもよい。第２制御側接続部２６ｄは、横方向Ｘにおける第２制御側迂回部２６ｂのうちの第２基板１２の第３基板側面１２ｃ側の端部に形成される。この場合、第２制御層２６の第２制御側配線部２６ａの横方向Ｘの長さを短くする。第２制御側接続部２６ｄによって、平面視において第２制御層接続部材９３Ｂが横方向Ｘに沿って延びるように形成できる。
　・上記第２実施形態において、第１制御層２１の第１制御側連結部２１ｃをワイヤに代えて帯状の薄板によって形成されてもよい。帯状の薄板の材料としては、Ｃｕ又はＣｕ合金、あるいはＡｌ又はＡｌ合金が用いられる。
　・上記第２実施形態において、第１駆動層２４の第１駆動側連結部２４ｃをワイヤに代えて帯状の薄板によって形成されてもよい。帯状の薄板の材料としては、Ｃｕ又はＣｕ合金、あるいはＡｌ又はＡｌ合金が用いられる。
　・上記第２実施形態において、第２制御層２６の第２制御側連結部２６ｃをワイヤに代えて帯状の薄板によって形成されてもよい。帯状の薄板の材料としては、Ｃｕ又はＣｕ合金、あるいはＡｌ又はＡｌ合金が用いられる。
　・上記第２実施形態において、第２駆動層２７の第２駆動側連結部２７ｃをワイヤに代えて帯状の薄板によって形成されてもよい。帯状の薄板の材料としては、Ｃｕ又はＣｕ合金、あるいはＡｌ又はＡｌ合金が用いられる。
　・上記各実施形態において、第１素子接続部材３１Ａ及び第２素子接続部材３１Ｂの少なくとも１つを１本又は複数本のワイヤで構成してもよい。
　・上記各実施形態において、連結部材９０Ａ～９０Ｃのうちの少なくとも１つを１本又は複数本のワイヤで構成してもよい。
　・上記各実施形態において、パワー半導体素子４０（４０Ａ，４０Ｂ）の構成は任意に変更可能である。一例では、図３９に示すように、第１パワー半導体素子４０Ａの素子主面４０ｓには、ソース電極４２及びゲート電極４３が形成されている。ソース電極４２は、素子主面４０ｓの大部分にわたり形成されている。本実施形態では、ソース電極４２は、第１ソース電極４２Ｄ及び第２ソース電極４２Ｅを含む。平面視において、第１ソース電極４２Ｄ及び第２ソース電極４２Ｅは、横方向Ｘに離間して配置されている。平面視において、ゲート電極４３は、ソース電極４２に形成された凹部４２ｘ内に配置されている。図３９では、第１駆動側接続部材３３Ａが第２ソース電極４２Ｅに接続されている。なお、第１駆動側接続部材３３Ａは、第１ソース電極４２Ｄに接続されてもよい。また、第２パワー半導体素子４０Ｂも図３９のように変更できる。
　・上記各実施形態において、第１出力端子５２Ａ及び第２出力端子５２Ｂのいずれかを省略してもよい。
　・上記各実施形態において、基板１０として、第１基板１１及び第２基板１２が一体に形成された構成であってもよい。この場合、連結部材９０Ａ～９０Ｃが省略される。また、第１制御層２１と第１制御層２２とを一体化してもよい。この場合、第１制御層接続部材９３Ａが省略される。また、第１駆動層２３と第１駆動層２４とを一体化してもよい。この場合、第１駆動層接続部材９４Ａが省略される。また、第２制御層２５と第２制御層２６とを一体化してもよい。この場合、第２制御層接続部材９３Ｂが省略される。また、第２駆動層２７と第２駆動層２８とを一体化してもよい。この場合、第２駆動層接続部材９４Ｂが省略される。
　・上記各実施形態において、基板１０から第１基板１１及び第２基板１２のいずれかを省略してもよい。基板１０から第２基板１２が省略された場合、第１搭載層１３Ｂ、第２搭載層１４Ｂ、導電層１５Ｂ、第１制御層２２、第１駆動層２４、第２制御層２６、第２駆動層２８、及び第２基板１２の各パワー半導体素子４０Ａ，４０Ｂが主に省略される。また、基板１０から第１基板１１が省略された場合、第１搭載層１３Ａ、第２搭載層１４Ａ、導電層１５Ａ、第１制御層２１、第１駆動層２３、第２制御層２５、第２駆動層２７、及び第１基板１１の各パワー半導体素子４０Ａ，４０Ｂが主に省略される。
　・上記各実施形態において、電源電流端子５５を省略してもよい。この場合、電源電流検出側接続部材３４が省略される。
　・上記各実施形態において、サーミスタ１７を省略してもよい。加えて、サーミスタ搭載層１６、一対の温度検出端子５６、及び一対のサーミスタ側接続部材３７を省略してもよい。
　・上記各実施形態において、パワーモジュールは、１個の基板と、基板の基板主面に配置された搭載層、導電層、制御層、及び駆動層と、搭載層に配置された複数のパワー半導体素子と、制御端子及び検出端子と、を備える構成であってもよい。この場合、制御層及び駆動層の少なくとも一方に、複数のパワー半導体素子における制御側導電経路の長さと駆動側導電経路の長さとの合計の長さが互いに近づくように迂回部が形成される。
　（付記）
　次に、上記各実施形態及び上記各変更例から把握できる技術的思想について説明する。
　（付記１）
　厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、
　前記基板主面に形成された各々導電性を有する搭載層、制御層、及び駆動層と、
　前記搭載層に搭載されているものであって、前記搭載層と電気的に接続された第１駆動電極が形成された素子裏面と、第２駆動電極及び制御電極が形成された素子主面と、を有するパワー半導体素子と、
　前記制御電極と前記制御層とを接続する制御側接続部材と、
　前記第２駆動電極と前記駆動層とを接続する駆動側接続部材と、
　前記制御層と電気的に接続されている制御端子と、
　前記駆動層と電気的に接続されている検出端子と、
を備えたパワーモジュールであって、
　前記パワー半導体素子は、前記厚さ方向からみて一方向に配列された状態で前記搭載層に設けられた複数のパワー半導体素子のうちの１つであり、
　前記制御側接続部材は、各々前記複数のパワー半導体素子の１つに対応する複数の制御側接続部材のうちの１つであり、
　前記駆動側接続部材は、各々前記複数のパワー半導体素子の１つに対応する複数の駆動側接続部材のうちの１つであり、
　前記制御電極及び前記制御端子間の経路を第１導電経路とし、前記第２駆動電極及び前記検出端子間の経路を第２導電経路とし、
　前記制御層及び前記駆動層の少なくとも一方は、前記第１導電経路の長さと前記第２導電経路の長さとの和が前記複数のパワー半導体素子の間で互いに近づくように迂回する迂回部を有する
　パワーモジュール。
　（付記２）
　厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、
　前記基板主面に形成された各々導電性を有する搭載層、制御層、及び駆動層と、
　前記搭載層に搭載されているものであって、前記搭載層と電気的に接続された第１駆動電極が形成された素子裏面と、第２駆動電極及び制御電極が形成された素子主面と、を有し、前記厚さ方向からみて一方向に配列された状態で前記搭載層に搭載された複数のパワー半導体素子と、
　前記複数のパワー半導体素子の前記制御電極と前記制御層とを接続するものであって、前記複数のパワー半導体素子の配列方向と同一方向に並んだ複数の制御側接続部材と、
　前記複数のパワー半導体素子の前記第２駆動電極と前記駆動層とを接続するものであって、前記複数のパワー半導体素子の配列方向と同一方向に並んだ複数の駆動側接続部材と、
　前記制御層と電気的に接続されている制御端子と、
　前記駆動層と電気的に接続されている検出端子と、
を備えたパワーモジュールであって、
　前記複数のパワー半導体素子は、前記配列方向の両端にある第１端パワー半導体素子及び第２端パワー半導体素子を含み、
　前記第１端パワー半導体素子の前記制御電極及び前記制御端子間の経路を第１制御側導電経路とし、前記第１端パワー半導体素子の前記第２駆動電極及び前記検出端子間の経路を第１駆動側導電経路とし、前記第１制御側導電経路の長さと前記第１駆動側導電経路の長さとの和を第１和とし、
　前記第２端パワー半導体素子の前記制御電極及び前記制御端子間の経路を第２制御側導電経路とし、前記第２端パワー半導体素子の前記第２駆動電極及び前記検出端子間の経路を第２駆動側導電経路とし、前記第２制御側導電経路の長さと前記第２駆動側導電経路の長さとの和を第２和とすると、
　前記制御層及び前記駆動層の少なくとも一方は、前記第１和と前記第２和とが互いに近づくように導電経路を迂回させる迂回部を有する
　パワーモジュール。
　（付記３）
　前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
　前記制御層及び前記駆動層はそれぞれ、前記第１方向に延びる配線部を有し、
　前記迂回部は、前記第２方向において前記配線部と離間して配置されており、前記第１方向に延びている
　付記１又は２に記載のパワーモジュール。
　（付記４）
　前記制御層及び前記駆動層の少なくとも一方は、前記迂回部と前記配線部とを連結する連結部を有し、
　前記配線部、前記迂回部、及び前記連結部は、一体に形成された単一部材からなる
　付記３に記載のパワーモジュール。
　（付記５）
　前記制御層及び前記駆動層の少なくとも一方は、前記迂回部と前記配線部とを連結する連結部を有し、
　前記連結部は、ワイヤからなる
　付記３に記載のパワーモジュール。
　（付記６）
　前記駆動層は、前記制御層よりも前記搭載層側に配置されている
　付記１～５のいずれか一つに記載のパワーモジュール。
　（付記７）
　前記制御層は、前記迂回部を有し、
　前記迂回部は、前記制御層の配線部に対して前記駆動層とは反対側に配置されている
　付記６に記載のパワーモジュール。
　（付記８）
　前記駆動層は、前記迂回部を有し、
　前記迂回部は、前記制御層に対して前記搭載層とは反対側に配置されている
　付記６に記載のパワーモジュール。
　（付記９）
　前記迂回部には、前記制御側接続部材及び前記駆動側接続部材が接続されていない
　付記１～８のいずれか一つに記載のパワーモジュール。
　（付記１０）
　前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
　前記厚さ方向からみて、前記制御側接続部材及び前記駆動側接続部材の少なくとも一方は、前記第２方向に延びている
　付記１～９のいずれか一つに記載のパワーモジュール。
　（付記１１）
　前記制御端子と前記制御層とは、制御端子側接続部材によって電気的に接続されており、
　前記検出端子と前記駆動層とは、検出端子側接続部材によって電気的に接続されている
　付記１～１０のいずれか一つに記載のパワーモジュール。
　（付記１２）
　前記制御層は、前記迂回部と、前記迂回部の先端部に形成されて前記制御端子側接続部材が接続されている第１接続部とを有する
　付記１１に記載のパワーモジュール。
　（付記１３）
　前記駆動層は、前記迂回部と、前記迂回部の先端部に形成されて前記検出端子側接続部材が接続されている第２接続部とを有する
　付記１１又は１２に記載のパワーモジュール。
　（付記１４）
　前記基板は、第１基板及び第２基板を有し、
　前記第１基板及び前記第２基板の前記基板主面にはそれぞれ、前記搭載層、前記制御層、及び前記駆動層が配置されており、
　前記第１基板の前記搭載層及び前記第２基板の前記搭載層にはそれぞれ、前記複数のパワー半導体素子が前記一方向に配列されており、
　前記第１基板及び前記第２基板は、前記一方向に互いに離間して配列されており、
　前記第１基板の前記搭載層と前記第２基板の前記搭載層とは、搭載層接続部材によって電気的に接続されており、
　前記第１基板の前記制御層と前記第２基板の前記制御層とは、制御層接続部材によって電気的に接続されており、
　前記第１基板の前記駆動層と前記第２基板の前記駆動層とは、駆動層接続部材によって電気的に接続されており、
　前記第１基板の前記制御層及び前記駆動層の一方は、前記迂回部を有し、
　前記第２基板の前記制御層及び前記駆動層の他方は、前記迂回部を有する
　付記１～１３のいずれか一つに記載のパワーモジュール。
　（付記１５）
　前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
　前記第２方向からみて、前記制御端子及び前記検出端子はそれぞれ、前記第２基板と重なるように配置されている
　付記１４に記載のパワーモジュール。
　（付記１６）
　前記パワー半導体素子は、ＳｉＣＭＯＳＦＥＴからなり、
　前記第１駆動電極はドレイン電極であり、前記第２駆動電極はソース電極であり、前記制御電極はゲート電極である
　付記１～１５のいずれか一つに記載のパワーモジュール。
　（付記１７）
　厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、
　前記基板主面に形成された各々導電性を有する第１制御層、第２制御層、第１駆動層、第２駆動層、第１搭載層、第２搭載層、及び導電層と、
　前記第１搭載層に搭載されるものであって、第１入力端子に電気的に接続される第１駆動電極が形成された第１素子裏面と、出力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第１素子主面と、を有する第１パワー半導体素子と、
　前記第２搭載層に搭載されるものであって、前記出力端子に電気的に接続される第１駆動電極が形成された第２素子裏面と、第２入力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第２素子主面と、を有する第２パワー半導体素子と、
　前記第１パワー半導体素子の制御電極と前記第１制御層とを接続する第１制御側接続部材と、
　前記第１パワー半導体素子の第２駆動電極と前記第１駆動層とを接続する第１駆動側接続部材と、
　前記第２パワー半導体素子の制御電極と前記第２制御層とを接続する第２制御側接続部材と、
　前記第２パワー半導体素子の第２駆動電極と前記第２駆動層とを接続する第２駆動側接続部材と、
　前記第１制御層と電気的に接続されている第１制御端子と、
　前記第２制御層と電気的に接続されている第２制御端子と、
　前記第１駆動層と電気的に接続されている第１検出端子と、
　前記第２駆動層と電気的に接続されている第２検出端子と、
を備えたパワーモジュールであって、
　前記第１パワー半導体素子は、前記厚さ方向からみて一方向に配列された状態で前記第１搭載層に設けられた複数の第１パワー半導体素子のうちの１つであり、
　前記第１制御側接続部材は、各々前記複数の第１パワー半導体素子の１つに対応する複数の第１制御側接続部材のうちの１つであり、
　前記第１駆動側接続部材は、各々前記複数の第１パワー半導体素子の１つに対応する複数の第１駆動側接続部材のうちの１つであり、
　前記第１パワー半導体素子の制御電極及び前記第１制御端子間の経路を第１導電経路とし、前記第１パワー半導体素子の第２駆動電極及び前記第１検出端子間の経路を第２導電経路とし、
　前記第１制御層及び前記第１駆動層の少なくとも一方は、前記第１導電経路の長さと前記第２導電経路の長さとの和が前記複数の第１パワー半導体素子の間で互いに近づくように迂回する第１迂回部を有する
　パワーモジュール。
　（付記１８）
　厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、
　前記基板主面に形成された各々導電性を有する第１制御層、第２制御層、第１駆動層、第２駆動層、第１搭載層、第２搭載層、及び導電層と、
　前記第１搭載層に搭載されるものであって、第１入力端子に電気的に接続される第１駆動電極が形成された第１素子裏面と、出力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第１素子主面と、を有し、前記厚さ方向からみて一方向に配列された状態で前記第１搭載層に搭載された複数の第１パワー半導体素子と、
　前記第２搭載層に搭載されるものであって、前記出力端子に電気的に接続される第１駆動電極が形成された第２素子裏面と、第２入力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第２素子主面と、を有し、前記一方向に配列された状態で前記第２搭載層に搭載された複数の第２パワー半導体素子と、
　前記複数の第１パワー半導体素子の制御電極と前記第１制御層とを接続するものであって、前記複数の第１パワー半導体素子の配列方向と同一方向に並んだ複数の第１制御側接続部材と、
　前記複数の第１パワー半導体素子の第２駆動電極と前記第１駆動層とを接続するものであって、前記複数の第１パワー半導体素子の配列方向と同一方向に並んだ複数の第１駆動側接続部材と、
　前記複数の第２パワー半導体素子の制御電極と前記第２制御層とを接続するものであって、前記複数の第２パワー半導体素子の配列方向と同一方向に並んだ複数の第２制御側接続部材と、
　前記第２パワー半導体素子の第２駆動電極と前記第２駆動層とを接続するものであって、前記複数の第２パワー半導体素子の配列方向と同一方向に並んだ複数の第２駆動側接続部材と、
　前記第１制御層と電気的に接続されている第１制御端子と、
　前記第２制御層と電気的に接続されている第２制御端子と、
　前記第１駆動層と電気的に接続されている第１検出端子と、
　前記第２駆動層と電気的に接続されている第２検出端子と、
を備えたパワーモジュールであって、
　前記複数の第１パワー半導体素子は、前記複数の第１パワー半導体素子の配列方向の両端にある第１端パワー半導体素子及び第２端パワー半導体素子を含み、
　前記第１端パワー半導体素子の前記制御電極及び前記第１制御端子間の経路を第１端制御側導電経路とし、前記第１端パワー半導体素子の前記第２駆動電極及び前記第１検出端子間の経路を第１端駆動側導電経路とし、前記第１端制御側導電経路の長さと前記第１端駆動側導電経路の長さとの和を第１和とし、
　前記第２端パワー半導体素子の前記制御電極及び前記第１制御端子間の経路を第２端制御側導電経路とし、前記第２端パワー半導体素子の前記第２駆動電極及び前記第１検出端子間の経路を第２端駆動側導電経路とし、前記第２端制御側導電経路の長さと前記第２端駆動側導電経路の長さとの和を第２和とすると、
　前記第１制御層及び前記第１駆動層の少なくとも一方は、前記第１和と前記第２和とが互いに近づくように導電経路を迂回させる第１迂回部を有する
　パワーモジュール。
　付記１８によれば、第１制御端子と第１検出端子との間の電圧が制御電圧として第１パワー半導体素子の制御電極に印加されるため、第１パワー半導体素子の制御電極への制御電圧の印加タイミングは、第１パワー半導体素子の制御電極と第１制御端子との間のインダクタンス値と第１パワー半導体素子の第２駆動電極と第１検出端子との間のインダクタンス値との合計のインダクタンス値に応じて決められる。第１パワー半導体素子の制御電極及び第１制御端子間のインダクタンス値は第１パワー半導体素子の制御電極及び第１制御端子間の導電経路の長さによって主に決められ、第１パワー半導体素子の第２駆動電極及び第１検出端子間のインダクタンス値は第１パワー半導体素子の第２駆動電極及び第１検出端子間の導電経路の長さによって主に決められる。このため、第１パワー半導体素子の制御電極及び第１制御端子間の導電経路の長さと第１パワー半導体素子の第２駆動電極及び第１検出端子間の導電経路の長さとの合計の長さの複数の第１パワー半導体素子の間でのばらつきを抑えることによって、複数の第１パワー半導体素子における上記合計のインダクタンス値のばらつきを抑制できる。
　また、第１制御電極及び第１制御端子間の導電経路の長さ及び第２駆動電極及び第１検出端子間の導電経路のばらつきはそれぞれ、複数の第１パワー半導体素子の配列方向において両端の第１パワー半導体素子（第１端パワー半導体素子及び第２端パワー半導体素子）の間で最大になると考えられる。
　そこで、付記１８によるパワーモジュールでは、第１迂回部が、第１端パワー半導体素子の第１端制御側導電経路の長さと第１端駆動側導電経路の長さとの和である第１和と、第２端パワー半導体素子の第２端制御側導電経路の長さと第２端駆動側導電経路の長さとの和である第２和とが互いに近づくように構成されている。これにより、第１端制御側導電経路におけるインダクタンス値及び第１端駆駆動側導電経路におけるインダクタンス値の合計のインダクタンス値と、第２端制御側導電経路におけるインダクタンス値及び第２端駆動側導電経路におけるインダクタンス値の合計のインダクタンス値とのばらつきを抑制できる。したがって、複数の第１パワー半導体素子のうちの最もインダクタンス値がばらつく第１端パワー半導体素子と第２端パワー半導体素子とのオンオフのタイミングのばらつきを抑制できるため、パワーモジュールを安定して動作できる。
　（付記１９）
　前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
　前記第２方向において、前記第１搭載層と前記導電層との間に前記第２搭載層が配置されており、
　前記第１制御層及び前記第１駆動層はそれぞれ、前記第１搭載層に対して前記第２搭載層とは反対側に配置されており、
　前記第２制御層及び前記第２駆動層はそれぞれ、前記導電層に対して前記第２搭載層とは反対側に配置されている
　付記１７又は１８に記載のパワーモジュール。
　（付記２０）
　前記第１制御層及び前記第１駆動層はそれぞれ、前記第１方向に延びる第１配線部を有し、
　前記第１迂回部は、前記第２方向において前記第１配線部と離間して配置されており、前記第１方向に延びている
　付記１９に記載のパワーモジュール。
　（付記２１）
　前記第１制御層及び前記第１駆動層の少なくとも一方は、前記第１迂回部と前記第１配線部とを連結する第１連結部を有し、
　前記第１配線部、前記第１迂回部、及び前記第１連結部は、一体に形成された単一部材からなる
　付記２０に記載のパワーモジュール。
　（付記２２）
　前記第１制御層及び前記第１駆動層の少なくとも一方は、前記第１迂回部と前記第１配線部とを連結する第１連結部を有し、
　前記第１連結部は、ワイヤからなる
　付記２０に記載のパワーモジュール。
　（付記２３）
　前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
　前記第２方向において、前記第１駆動層は、前記第１搭載層と隣り合うように配置されており、
　前記第１制御層は、前記第１駆動層に対して前記第１搭載層とは反対側に配置されている
　付記１７～２２のいずれか一つに記載のパワーモジュール。
　（付記２４）
　前記第１制御層は、前記第１迂回部を有し、
　前記第１迂回部は、前記第１制御層の第１配線部に対して前記第１駆動層とは反対側に配置されている
　付記２３に記載のパワーモジュール。
　（付記２５）
　前記第１駆動層は、前記第１迂回部を有し、
　前記第１迂回部は、前記第１制御層に対して前記第１搭載層とは反対側に配置されている
　付記２３に記載のパワーモジュール。
　（付記２６）
　前記第１迂回部には、前記第１制御側接続部材及び前記第１駆動側接続部材が接続されていない
　付記１７～２５のいずれか一つに記載のパワーモジュール。
　（付記２７）
　前記第１制御端子と前記第１制御層とは、第１制御端子側接続部材によって電気的に接続されており、
　前記第１検出端子と前記第１駆動層とは、第１検出端子側接続部材によって電気的に接続されている
　付記１７～２６のいずれか一つに記載のパワーモジュール。
　（付記２８）
　前記第１制御層は、前記第１迂回部と、前記第１迂回部の先端部に形成されて前記第１制御端子側接続部材が接続されている第１接続部とを有する
　付記２７に記載のパワーモジュール。
　（付記２９）
　前記第１駆動層は、前記第１迂回部と、前記第１迂回部の先端部に形成されて前記第１検出端子側接続部材が接続されている第２接続部とを有する
　付記２７に記載のパワーモジュール。
　（付記３０）
　前記基板は、第１基板及び第２基板を有し、
　前記第１基板及び前記第２基板の前記基板主面にはそれぞれ、前記第１制御層、前記第２制御層、前記第１駆動層、前記第２駆動層、前記第１搭載層、前記第２搭載層、及び前記導電層が配置されており、
　前記第１基板の前記第１搭載層及び前記第２基板の前記第１搭載層にはそれぞれ、前記複数の第１パワー半導体素子が前記一方向に互いに離間して配置されており、
　前記第１基板の前記第２搭載層及び前記第２基板の前記第２搭載層にはそれぞれ、前記複数の第２パワー半導体素子が前記一方向に互いに離間して配置されており、
　前記第１基板及び前記第２基板は、前記一方向に互いに離間して配列されており、
　前記第１基板の前記第１搭載層と前記第２基板の前記第１搭載層とは、第１搭載層接続部材によって電気的に接続されており、
　前記第１基板の前記第１制御層と前記第２基板の前記第１制御層とは、第１制御層接続部材によって電気的に接続されており、
　前記第１基板の前記第１駆動層と前記第２基板の前記第１駆動層とは、第１駆動層接続部材によって電気的に接続されており、
　前記第１基板の前記第１制御層及び前記第１駆動層の一方は、前記第１迂回部を有し、
　前記第２基板の前記第１制御層及び前記第１駆動層の他方は、前記第１迂回部を有する
　付記１７～２９のいずれか一つに記載のパワーモジュール。
　（付記３１）
　前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
　前記第２方向からみて、前記第１制御端子及び前記第１検出端子はそれぞれ、前記第２基板と重なるように配置されている
　付記３０に記載のパワーモジュール。
　（付記３２）
　前記第１基板及び前記第２基板はそれぞれ、前記第２方向において前記第１駆動層が前記第１搭載層と隣り合うように配置されており、前記第１制御層が前記第１駆動層に対して前記第１搭載層とは反対側に配置されており、
　前記第１基板の前記第１制御層は、前記第１迂回部を有し、
　前記第２基板の前記第１駆動層は、前記第１迂回部を有し、
　前記第１基板の前記第１制御層の前記第１迂回部の長さは、前記第２基板の前記第１駆動層の前記第１迂回部の長さよりも短く、
　前記第１制御側接続部材の長さは、前記第１駆動側接続部材の長さよりも長い
　付記３１に記載のパワーモジュール。
　（付記３３）
　前記第２パワー半導体素子は、前記厚さ方向からみて前記一方向に配列された状態で前記第２搭載層に設けられた複数の第２パワー半導体素子のうちの１つであり、
　前記第２制御側接続部材は、各々前記複数の第２パワー半導体素子の１つに対応する複数の第２制御側接続部材のうちの１つであり、
　前記第２駆動側接続部材は、各々前記複数の第２パワー半導体素子の１つに対応する複数の第２駆動側接続部材のうちの１つであり、
　前記第２パワー半導体素子の制御電極及び前記第２制御端子間の経路を第３導電経路とし、前記第２パワー半導体素子の第２駆動電極及び前記第２検出端子間の経路を第４導電経路とし、
　前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第３導電経路の長さと前記第４導電経路の長さとの和が前記複数の第２パワー半導体素子の間で互いに近づくように迂回する第２迂回部を有する
　付記１７に記載のパワーモジュール。
　（付記３４）
　前記複数の第２パワー半導体素子は、前記複数の第２パワー半導体素子の配列方向の両端にある第１端パワー半導体素子及び第２端パワー半導体素子を含み、
　前記複数の第２パワー半導体素子のうちの前記第１端パワー半導体素子の前記制御電極及び前記第２制御端子間の経路を第３端制御側導電経路とし、前記複数の第２パワー半導体素子のうちの前記第１端パワー半導体素子の前記第２駆動電極及び前記第２検出端子間の経路を第３端駆動側導電経路とし、前記第３端制御側導電経路の長さと前記第３端駆動側導電経路の長さとの和を第３和とし、
　前記複数の第２パワー半導体素子のうちの前記第２端パワー半導体素子の前記制御電極及び前記第２制御端子間の経路を第４端制御側導電経路とし、前記複数の第２パワー半導体素子のうちの前記第２端パワー半導体素子の前記第２駆動電極及び前記第２検出端子間の経路を第４端駆動側導電経路とし、前記第４端制御側導電経路の長さと前記第４端駆動側導電経路の長さとの和を第４和とすると、
　前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第３和と前記第４和とが互いに近づくように導電経路を迂回させる第２迂回部を有する
　付記１８に記載のパワーモジュール。
　（付記３５）
　前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
　前記第２制御層及び前記第２駆動層はそれぞれ、前記第１方向に延びる第２配線部を有し、
　前記第２迂回部は、前記第２方向において前記第２配線部と離間して配置されており、前記第１方向に延びている
　付記３３又は３４に記載のパワーモジュール。
　（付記３６）
　前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第２迂回部と前記第２配線部とを連結する第２連結部を有し、
　前記第２配線部、前記第２迂回部、及び前記第２連結部は、一体に形成された単一部材からなる
　付記３５に記載のパワーモジュール。
　（付記３７）
　前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第２迂回部と前記第２配線部とを連結する第２連結部を有し、
　前記第２連結部は、ワイヤからなる
　付記３５に記載のパワーモジュール。
　（付記３８）
　前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
　前記第２方向において、前記第２駆動層は、前記導電層と隣り合うように配置されており、
　前記第２制御層は、前記第２駆動層に対して前記導電層とは反対側に配置されている
　付記３３～３７のいずれか一つに記載のパワーモジュール。
　（付記３９）
　前記第２制御層は、前記第２迂回部を有し、
　前記第２迂回部は、前記第２制御層の第２配線部に対して前記第２駆動層とは反対側に配置されている
　付記３８に記載のパワーモジュール。
　（付記４０）
　前記第２駆動層は、前記第２迂回部を有し、
　前記第２迂回部は、前記第２制御層に対して前記導電層とは反対側に配置されている
　付記３９に記載のパワーモジュール。
　（付記４１）
　前記第２迂回部には、前記第２制御側接続部材及び前記第２駆動側接続部材が接続されていない
　付記３３～４０のいずれか一つに記載のパワーモジュール。
　（付記４２）
　前記第２制御端子と前記第２制御層とは、第２制御端子側接続部材によって電気的に接続されており、
　前記第２検出端子と前記第２駆動層とは、第２検出端子側接続部材によって電気的に接続されている
　付記３３～４１のいずれか一つに記載のパワーモジュール。
　（付記４３）
　前記第２制御層は、前記第２迂回部と、前記第２迂回部の先端部に形成されて前記第２制御端子側接続部材が接続されている第３接続部とを有する
　付記４２に記載のパワーモジュール。
　（付記４４）
　前記第２駆動層は、前記第２迂回部と、前記第２迂回部の先端部に形成されて前記第２検出端子側接続部材が接続されている第４接続部とを有する
　付記４２又は４３に記載のパワーモジュール。
　（付記４５）
　前記基板は、第１基板及び第２基板を有し、
　前記第１基板及び前記第２基板の前記基板主面にはそれぞれ、前記第１制御層、前記第２制御層、前記第１駆動層、前記第２駆動層、前記第１搭載層、前記第２搭載層、及び前記導電層が配置されており、
　前記第１基板の前記第１搭載層及び前記第２基板の前記第１搭載層にはそれぞれ、前記複数の第１パワー半導体素子が前記一方向に互いに離間して配置されており、
　前記第１基板の前記第２搭載層及び前記第２基板の前記第２搭載層にはそれぞれ、前記複数の第２パワー半導体素子が前記一方向に互いに離間して配置されており、
　前記第１基板及び前記第２基板は、前記一方向に互いに離間して配置されており、
　前記第１基板の前記第２搭載層と前記第２基板の前記第２搭載層とは、第２搭載層接続部材によって電気的に接続されており、
　前記第１基板の前記第２制御層と前記第２基板の前記第２制御層とは、第２制御層接続部材によって電気的に接続されており、
　前記第１基板の前記第２駆動層と前記第２基板の前記第２駆動層とは、第２駆動層接続部材によって電気的に接続されており、
　前記第１基板の前記第２制御層及び前記第２駆動層の一方は、前記第２迂回部を有し、
　前記第２基板の前記第２制御層及び前記第２駆動層の他方は、前記第２迂回部を有する
　付記３３～４４のいずれか一つに記載のパワーモジュール。
　（付記４６）
　前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
　前記第２方向からみて、前記第２制御端子及び前記第２検出端子はそれぞれ、前記第１基板と重なるように配置されている
　付記４５に記載のパワーモジュール。
　（付記４７）
　前記第１パワー半導体素子の前記第２駆動電極と前記第２搭載層とを接続する第１素子接続部材と、
　前記第２パワー半導体素子の前記第２駆動電極と前記導電層とを接続する第２素子接続部材と、
を備える
　付記１７～４６のいずれか一つに記載のパワーモジュール。
　（付記４８）
　前記第１パワー半導体素子及び前記第２パワー半導体素子はそれぞれ、ＳｉＣＭＯＳＦＥＴからなり、
　前記第１駆動電極はドレイン電極であり、前記第２駆動電極はソース電極であり、前記制御電極はゲート電極である
　付記１７～４７のいずれか一つに記載のパワーモジュール。
　（付記４９）
　厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、前記基板主面に形成された導電性を有する第１制御層、第２制御層、第１駆動層、第２駆動層、第１搭載層、第２搭載層、及び導電層と、前記第１搭載層に搭載されるものであって、第１入力端子に電気的に接続される第１駆動電極が形成された第１素子裏面と、出力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第１素子主面と、を有する第１パワー半導体素子と、前記第２搭載層に搭載されるものであって、前記出力端子に電気的に接続される第１駆動電極が形成された第２素子裏面と、第２入力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第２素子主面と、を有する第２パワー半導体素子と、前記第１パワー半導体素子の制御電極と前記第１制御層とを接続する第１制御側接続部材と、前記第１パワー半導体素子の第２駆動電極と前記第１駆動層とを接続する第１駆動側接続部材と、前記第２パワー半導体素子の制御電極と前記第２制御層とを接続する第２制御側接続部材と、前記第２パワー半導体素子の第２駆動電極と前記第２駆動層とを接続する第２駆動側接続部材と、前記第１制御層と電気的に接続されている第１制御端子と、前記第２制御層と電気的に接続されている第２制御端子と、前記第１駆動層と電気的に接続されている第１検出端子と、前記第２駆動層と電気的に接続されている第２検出端子と、を備えたパワーモジュールであって、前記第２パワー半導体素子は、前記厚さ方向からみて一方向に配列された状態で前記第２搭載層に複数設けられており、前記第２制御側接続部材及び前記第２駆動側接続部材は、前記複数の第２パワー半導体素子に対応させて複数設けられており、前記第２パワー半導体素子の制御電極及び前記第２制御端子間の経路を第３導電経路とし、前記第２パワー半導体素子の第２駆動電極及び前記第２検出端子間の経路を第４導電経路とし、前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第３導電経路の長さと前記第４導電経路の長さとの和が前記複数の第２パワー半導体素子の間で互いに近づくように迂回する第２迂回部を有する、パワーモジュール。
　第２制御端子及び第２検出端子間の電圧が制御電圧として第２パワー半導体素子の制御電極に印加されるため、第２パワー半導体素子の制御電極への制御電圧の印加タイミングは、第２パワー半導体素子の制御電極及び第２制御端子間のインダクタンス値と第２パワー半導体素子の第２駆動電極及び第２検出端子間のインダクタンス値との合計のインダクタンス値に応じて決められる。第２パワー半導体素子の制御電極及び第２制御端子間のインダクタンス値は第３導電経路の長さによって主に決められ、第２パワー半導体素子の第２駆動電極及び第２検出端子間のインダクタンス値は第４導電経路の長さによって主に決められる。このため、第３導電経路の長さと第４導電経路の長さとの合計の長さの複数の第２パワー半導体素子の間でのばらつきを抑えることによって、上記合計のインダクタンス値の複数の第２パワー半導体素子の間でのばらつきを抑制できる。
　そこで、本パワーモジュールでは、第２迂回部によって第３導電経路の長さと第４導電経路の長さとの和を複数の第２パワー半導体素子の間で互いに近づけるように構成している。これにより、第３導電経路の長さと第４導電経路の長さとの合計の長さの複数の第２パワー半導体素子の間でのばらつきを抑制できるため、上記合計のインダクタンス値の複数の第２パワー半導体素子の間でのばらつきを抑制できる。したがって、複数の第２パワー半導体素子のオンオフのタイミングがばらつきを抑制できるため、パワーモジュールを安定して動作できる。
　（付記５０）
　厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、前記基板主面に形成された導電性を有する第１制御層、第２制御層、第１駆動層、第２駆動層、第１搭載層、第２搭載層、及び導電層と、前記第１搭載層に搭載されるものであって、第１入力端子に電気的に接続される第１駆動電極が形成された第１素子裏面と、出力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第１素子主面と、を有し、前記厚さ方向からみて一方向に配列された状態で前記第１搭載層に搭載された複数の第１パワー半導体素子と、前記第２搭載層に搭載されるものであって、前記出力端子に電気的に接続される第１駆動電極が形成された第２素子裏面と、第２入力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第２素子主面と、を有し、前記一方向に配列された状態で前記第２搭載層に搭載された複数の第２パワー半導体素子と、前記複数の第１パワー半導体素子の制御電極と前記第１制御層とを接続するものであって、前記複数の第１パワー半導体素子の配列方向と同一方向に並んだ複数の第１制御側接続部材と、前記複数の第１パワー半導体素子の第２駆動電極と前記第１駆動層とを接続するものであって、前記複数の第１パワー半導体素子の配列方向と同一方向に並んだ複数の第１駆動側接続部材と、前記複数の第２パワー半導体素子の制御電極と前記第２制御層とを接続するものであって、前記複数の第２パワー半導体素子の配列方向と同一方向に並んだ複数の第２制御側接続部材と、前記第２パワー半導体素子の第２駆動電極と前記第２駆動層とを接続するものであって、前記複数の第２パワー半導体素子の配列方向と同一方向に並んだ複数の第２駆動側接続部材と、前記第１制御層と電気的に接続されている第１制御端子と、前記第２制御層と電気的に接続されている第２制御端子と、前記第１駆動層と電気的に接続されている第１検出端子と、前記第２駆動層と電気的に接続されている第２検出端子と、を備えたパワーモジュールであって、前記複数の第２パワー半導体素子は、前記複数の第２パワー半導体素子の配列方向の両端にある第１端パワー半導体素子及び第２端パワー半導体素子を含み、前記第１端パワー半導体素子の前記制御電極及び前記第２制御端子間の経路を第３端制御側導電経路とし、前記第１端パワー半導体素子の前記第２駆動電極及び前記第２検出端子間の経路を第３端駆動側導電経路とし、前記第３端制御側導電経路の長さと前記第３端駆動側導電経路の長さとの和を第３和とし、前記第２端パワー半導体素子の前記制御電極及び前記第２制御端子間の経路を第４端制御側導電経路とし、前記第２端パワー半導体素子の前記第２駆動電極及び前記第２検出端子間の経路を第４端駆動側導電経路とし、前記第４端制御側導電経路の長さと前記第４端駆動側導電経路の長さとの和を第４和とすると、前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第３和と前記第４和とが近づくように導電経路を迂回させる第２迂回部を有する、パワーモジュール。
　第２制御端子と第２検出端子との間の電圧が制御電圧として第２パワー半導体素子の制御電極に印加されるため、第２パワー半導体素子の制御電極への制御電圧の印加タイミングは、第２パワー半導体素子の制御電極と第２制御端子との間のインダクタンス値と第２パワー半導体素子の第２駆動電極と第２検出端子との間のインダクタンス値との合計のインダクタンス値に応じて決められる。第２パワー半導体素子の制御電極と第２制御端子間のインダクタンス値は第２パワー半導体素子の制御電極と第２制御端子間の導電経路の長さによって主に決められ、第２パワー半導体素子の第２駆動電極と第２検出端子間のインダクタンス値は第２パワー半導体素子の第２駆動電極と第２検出端子間の導電経路の長さによって主に決められる。このため、第２パワー半導体素子の制御電極と第２制御端子間の導電経路の長さと第２パワー半導体素子の第２駆動電極と第２検出端子間の導電経路の長さとの合計の長さの複数の第２パワー半導体素子の間でのばらつきを抑えることによって、複数の第２パワー半導体素子における上記合計のインダクタンス値のばらつきを抑制できる。
　また、第２制御電極と第２制御端子間の導電経路の長さ及び第２駆動電極と第２検出端子間の導電経路のばらつきはそれぞれ、複数の第２パワー半導体素子の配列方向において両端の第２パワー半導体素子（第１端パワー半導体素子及び第２端パワー半導体素子）の間で最大になると考えられる。
　そこで、本パワーモジュールでは、第２迂回部によって第１端パワー半導体素子の第３端制御側導電経路の長さと第３端駆動側導電経路の長さとの和である第３和と、第２端パワー半導体素子の第４端制御側導電経路の長さと第４端駆動側導電経路の長さとの和である第４和とを互いに近づけるように構成している。これにより、第３端制御側導電経路におけるインダクタンス値及び第３端駆駆動側導電経路におけるインダクタンス値の合計のインダクタンス値と、第４端制御側導電経路におけるインダクタンス値及び第４端駆動側導電経路におけるインダクタンス値の合計のインダクタンス値とのばらつきを抑制できる。したがって、複数の第２パワー半導体素子のうちの最もインダクタンス値がばらつく第１端パワー半導体素子と第２端パワー半導体素子とのオンオフのタイミングのばらつきを抑制できるため、パワーモジュールを安定して動作できる。
　（付記５１）
　前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、前記第２制御層及び前記第２駆動層はそれぞれ、前記第１方向に延びる第２配線部を有し、前記第２迂回部は、前記第２方向において前記第２配線部と離間して配置されており、前記第１方向に延びている、付記４９又は５０に記載のパワーモジュール。
　（付記５２）
　前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第２迂回部と前記第２配線部とを連結する第２連結部を有し、前記第２配線部、前記第２迂回部、及び前記第２連結部は、一体に形成された単一部材からなる、付記５１に記載のパワーモジュール。
　（付記５３）
　前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第２迂回部と前記第２配線部とを連結する第２連結部を有し、前記第２連結部は、ワイヤからなる、付記５１に記載のパワーモジュール。
　（付記５４）
　前記厚さ方向からみて前記複数の第２パワー半導体素子の配列方向を第１方向とし、前記第１方向と交差する方向を第２方向とすると、前記第２方向において、前記第２駆動層は、前記導電層と隣り合うように配置されており、前記第２制御層は、前記第２駆動層に対して前記導電層とは反対側に配置されている、付記４９～５３のいずれか一つに記載のパワーモジュール。
　（付記５５）
　前記第２制御層は、前記第２迂回部を有し、前記第２迂回部は、前記第２方向において前記第２制御層の第２配線部に対して前記第２駆動層とは反対側に配置されている、付記５４に記載のパワーモジュール。
　（付記５６）
　前記第２駆動層は、前記第２迂回部を有し、前記第２迂回部は、前記第２方向において前記第２制御層に対して前記導電層とは反対側に配置されている、付記５５に記載のパワーモジュール。
　（付記５７）
　前記第２迂回部には、前記第２制御側接続部材及び前記第２駆動側接続部材が接続されていない、付記４９～５６のいずれか一つに記載のパワーモジュール。
　（付記５８）
　前記第２制御端子と前記第２制御層とは、第２制御端子側接続部材によって電気的に接続されており、前記第２検出端子と前記第２駆動層とは、第２検出端子側接続部材によって電気的に接続されている、付記４９～５７のいずれか一つに記載のパワーモジュール。
　（付記５９）
　前記第２制御層は、前記第２迂回部と、前記第２迂回部の先端部に形成されて前記第２制御端子側接続部材が接続されている第３接続部とを有する、付記５８に記載のパワーモジュール。
　（付記６０）
　前記第２駆動層は、前記第２迂回部と、前記第２迂回部の先端部に形成されて前記第２検出端子側接続部材が接続されている第４接続部とを有する、付記５９に記載のパワーモジュール。
　（付記６１）
　前記基板は、第１基板及び第２基板を有し、前記第１基板及び前記第２基板の前記基板主面にはそれぞれ、前記第１制御層、前記第２制御層、前記第１駆動層、前記第２駆動層、前記第１搭載層、前記第２搭載層、及び前記導電層が配置されており、前記第１基板の前記第１搭載層及び前記第２基板の前記第１搭載層にはそれぞれ、前記複数の第１パワー半導体素子が前記一方向に互いに離間して配置されており、前記第１基板の前記第２搭載層及び前記第２基板の前記第２搭載層にはそれぞれ、前記複数の第２パワー半導体素子が前記一方向に互いに離間して配置されており、前記第１基板及び前記第２基板は、前記一方向に互いに離間して配列されており、前記一方向において前記第１基板の前記第２搭載層と前記第２基板の前記第２搭載層とは、第２搭載層接続部材によって電気的に接続されており、前記第１基板の前記第２制御層と前記第２基板の前記第２制御層とは、第２制御層接続部材によって電気的に接続されており、前記第１基板の前記第２駆動層と前記第２基板の前記第２駆動層とは、第２駆動層接続部材によって電気的に接続されており、前記第１基板の前記第２制御層及び前記第２駆動層の一方は、前記第２迂回部を有し、前記第２基板の前記第２制御層及び前記第２駆動層の他方は、前記第２迂回部を有する、付記４９～６０のいずれか一つに記載のパワーモジュール。
　（付記６２）
　前記第１方向からみて、前記第２制御端子及び前記第２検出端子はそれぞれ、前記第１基板と重なるように配置されている、付記６１に記載のパワーモジュール。
　（付記６３）
　前記第２パワー半導体素子は、ＳｉＣＭＯＳＦＥＴからなる、付記４９～６２のいずれか一つに記載のパワーモジュール。
　１Ａ，１Ｂ…パワーモジュール
　１０…基板
　１１…第１基板（基板）
　１１ｓ…第１基板主面（基板主面）
　１１ｒ…第１基板裏面（基板裏面）
　１２…第２基板（基板）
　１２ｓ…第２基板主面（基板主面）
　１２ｒ…第２基板裏面（基板裏面）
　１３Ａ，１３Ｂ…第１搭載層（搭載層）
　１４Ａ，１４Ｂ…第２搭載層（搭載層）
　１５Ａ，１５Ｂ…導電層
　２１，２２…第１制御層（制御層）
　２１ａ…第１制御側配線部（第１配線部、配線部）
　２１ｂ…第１制御側迂回部（第１迂回部、迂回部）
　２１ｃ…第１制御側連結部（第１連結部、連結部）
　２１ｄ…第１制御側接続部（第１接続部）
　２２ａ…第１制御側配線部（第１配線部、配線部）
　２２ｂ…第１制御側迂回部（第１迂回部、迂回部）
　２２ｃ…第１制御側連結部（第１連結部、連結部）
　２２ｄ…第１制御側接続部（第１接続部）
　２３，２４…第１駆動層（駆動層）
　２３ａ…第１駆動側配線部（第１配線部、配線部）
　２３ｂ…第１駆動側迂回部（第１迂回部、迂回部）
　２３ｃ…第１駆動側連結部（第１連結部、連結部）
　２３ｄ…第１駆動側接続部（第２接続部）
　２４ａ…第１駆動側配線部（第１配線部、配線部）
　２４ｂ…第１駆動側迂回部（第１迂回部、迂回部）
　２４ｃ…第１駆動側連結部（第１連結部、連結部）
　２４ｄ…第１駆動側接続部（第２接続部）
　２５，２６…第２制御層（制御層）
　２５ａ…第２制御側配線部（第２配線部、配線部）
　２５ｂ…第２制御側迂回部（第２迂回部、迂回部）
　２５ｃ…第２制御側連結部（第２連結部、連結部）
　２５ｄ…第２制御側接続部（第３接続部）
　２６ａ…第２制御側配線部（第２配線部、配線部）
　２６ｂ…第２制御側迂回部（第２迂回部、迂回部）
　２６ｃ…第２制御側連結部（第２連結部、連結部）
　２６ｄ…第２制御側接続部（第３接続部）
　２７，２８…第２駆動層（駆動層）
　２７ａ…第２駆動側配線部（第２配線部、配線部）
　２７ｂ…第２駆動側迂回部（第２迂回部、迂回部）
　２７ｃ…第２駆動側連結部（第２連結部、連結部）
　２７ｄ…第２駆動側接続部（第４接続部）
　２８ａ…第２駆動側配線部（第２配線部、配線部）
　２８ｂ…第２駆動側迂回部（第２迂回部、迂回部）
　２８ｃ…第２駆動側連結部（第２連結部、連結部）
　２８ｄ…第２駆動側接続部（第４接続部）
　３１Ａ…第１素子接続部材
　３１Ｂ…第２素子接続部材
　３２Ａ…第１制御側接続部材（制御側接続部材）
　３２Ｂ…第２制御側接続部材（制御側接続部材）
　３３Ａ…第１駆動側接続部材（駆動側接続部材）
　３３Ｂ…第２駆動側接続部材（駆動側接続部材）
　３５Ａ…第１制御端子側接続部材
　３５Ｂ…第２制御端子側接続部材
　３６Ａ…第１検出端子側接続部材
　３６Ｂ…第２検出端子側接続部材
　４０…パワー半導体素子
　４０Ａ…第１パワー半導体素子
　４０Ａａ，４０Ａｃ…第１パワー半導体素子（第１端パワー半導体素子）
　４０Ａｂ，４０Ａｄ…第１パワー半導体素子（第２端パワー半導体素子）
　４０Ｂ…第２パワー半導体素子
　４０Ｂａ，４０Ｂｃ…第２パワー半導体素子（第１端パワー半導体素子）
　４０Ｂｂ，４０Ｂｄ…第２パワー半導体素子（第２端パワー半導体素子）
　４０ｓ…素子主面（第１素子主面、第２素子主面）
　４０ｒ…素子裏面（第１素子裏面、第２素子裏面）
　４１…ドレイン電極（第１駆動電極）
　４２…ソース電極（第２駆動電極）
　４２Ａ…主ソース電極
　４２Ｂ…第１ソース電極
　４２Ｃ…第２ソース電極
　４３…ゲート電極（制御電極）
　５１Ａ…第１入力端子
　５１Ｂ…第２入力端子
　５２Ａ…第１出力端子（出力端子）
　５２Ｂ…第２出力端子（出力端子）
　５３Ａ…第１制御端子
　５３Ｂ…第２制御端子
　５４Ａ…第１検出端子
　５４Ｂ…第２検出端子
　９０Ａ…連結部材（第１搭載層接続部材）
　９０Ｂ…連結部材（第２搭載層接続部材）
　９３Ａ…第１制御層接続部材
　９３Ｂ…第２制御層接続部材
　９４Ａ…第１駆動層接続部材
　９４Ｂ…第２駆動層接続部材
　Ｘ…横方向（第１方向）
　Ｙ…縦方向（第２方向）
　Ｚ…厚さ方向

Claims (20)

  1. 　厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、
    　前記基板主面に形成された各々導電性を有する搭載層、制御層、及び駆動層と、
    　前記搭載層に搭載されているものであって、前記搭載層と電気的に接続された第１駆動電極が形成された素子裏面と、第２駆動電極及び制御電極が形成された素子主面と、を有するパワー半導体素子と、
    　前記制御電極と前記制御層とを接続する制御側接続部材と、
    　前記第２駆動電極と前記駆動層とを接続する駆動側接続部材と、
    　前記制御層と電気的に接続されている制御端子と、
    　前記駆動層と電気的に接続されている検出端子と、
    を備えたパワーモジュールであって、
    　前記パワー半導体素子は、前記厚さ方向からみて一方向に配列された状態で前記搭載層に設けられた複数のパワー半導体素子のうちの１つであり、
    　前記制御側接続部材は、各々前記複数のパワー半導体素子の１つに対応する複数の制御側接続部材のうちの１つであり、
    　前記駆動側接続部材は、各々前記複数のパワー半導体素子の１つに対応する複数の駆動側接続部材のうちの１つであり、
    　前記制御電極及び前記制御端子間の経路を第１導電経路とし、前記第２駆動電極及び前記検出端子間の経路を第２導電経路とし、
    　前記制御層及び前記駆動層の少なくとも一方は、前記第１導電経路の長さと前記第２導電経路の長さとの和が前記複数のパワー半導体素子の間で互いに近づくように迂回する迂回部を有する
    　パワーモジュール。
  2. 　厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、
    　前記基板主面に形成された各々導電性を有する搭載層、制御層、及び駆動層と、
    　前記搭載層に搭載されているものであって、前記搭載層と電気的に接続された第１駆動電極が形成された素子裏面と、第２駆動電極及び制御電極が形成された素子主面と、を有し、前記厚さ方向からみて一方向に配列された状態で前記搭載層に搭載された複数のパワー半導体素子と、
    　前記複数のパワー半導体素子の前記制御電極と前記制御層とを接続するものであって、前記複数のパワー半導体素子の配列方向と同一方向に並んだ複数の制御側接続部材と、
    　前記複数のパワー半導体素子の前記第２駆動電極と前記駆動層とを接続するものであって、前記複数のパワー半導体素子の配列方向と同一方向に並んだ複数の駆動側接続部材と、
    　前記制御層と電気的に接続されている制御端子と、
    　前記駆動層と電気的に接続されている検出端子と、
    を備えたパワーモジュールであって、
    　前記複数のパワー半導体素子は、前記配列方向の両端にある第１端パワー半導体素子及び第２端パワー半導体素子を含み、
    　前記第１端パワー半導体素子の前記制御電極及び前記制御端子間の経路を第１制御側導電経路とし、前記第１端パワー半導体素子の前記第２駆動電極及び前記検出端子間の経路を第１駆動側導電経路とし、前記第１制御側導電経路の長さと前記第１駆動側導電経路の長さとの和を第１和とし、
    　前記第２端パワー半導体素子の前記制御電極及び前記制御端子間の経路を第２制御側導電経路とし、前記第２端パワー半導体素子の前記第２駆動電極及び前記検出端子間の経路を第２駆動側導電経路とし、前記第２制御側導電経路の長さと前記第２駆動側導電経路の長さとの和を第２和とすると、
    　前記制御層及び前記駆動層の少なくとも一方は、前記第１和と前記第２和とが互いに近づくように導電経路を迂回させる迂回部を有する
    　パワーモジュール。
  3. 　前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
    　前記制御層及び前記駆動層はそれぞれ、前記第１方向に延びる配線部を有し、
    　前記迂回部は、前記第２方向において前記配線部と離間して配置されており、前記第１方向に延びている
    　請求項１又は２に記載のパワーモジュール。
  4. 　前記制御層及び前記駆動層の少なくとも一方は、前記迂回部と前記配線部とを連結する連結部を有し、
    　前記配線部、前記迂回部、及び前記連結部は、一体に形成された単一部材からなる
    　請求項３に記載のパワーモジュール。
  5. 　前記制御層及び前記駆動層の少なくとも一方は、前記迂回部と前記配線部とを連結する連結部を有し、
    　前記連結部は、ワイヤからなる
    　請求項３に記載のパワーモジュール。
  6. 　前記駆動層は、前記制御層よりも前記搭載層側に配置されている
    　請求項１～５のいずれか一項に記載のパワーモジュール。
  7. 　前記制御層は、前記迂回部を有し、
    　前記迂回部は、前記制御層の配線部に対して前記駆動層とは反対側に配置されている
    　請求項６に記載のパワーモジュール。
  8. 　前記駆動層は、前記迂回部を有し、
    　前記迂回部は、前記制御層に対して前記搭載層とは反対側に配置されている
    　請求項６に記載のパワーモジュール。
  9. 　前記迂回部には、前記制御側接続部材及び前記駆動側接続部材が接続されていない
    　請求項１～８のいずれか一項に記載のパワーモジュール。
  10. 　前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
    　前記厚さ方向からみて、前記制御側接続部材及び前記駆動側接続部材の少なくとも一方は、前記第２方向に延びている
    　請求項１～９のいずれか一項に記載のパワーモジュール。
  11. 　前記制御端子と前記制御層とは、制御端子側接続部材によって電気的に接続されており、
    　前記検出端子と前記駆動層とは、検出端子側接続部材によって電気的に接続されている
    　請求項１～１０のいずれか一項に記載のパワーモジュール。
  12. 　前記制御層は、前記迂回部と、前記迂回部の先端部に形成されて前記制御端子側接続部材が接続されている第１接続部とを有する
    　請求項１１に記載のパワーモジュール。
  13. 　前記駆動層は、前記迂回部と、前記迂回部の先端部に形成されて前記検出端子側接続部材が接続されている第２接続部とを有する
    　請求項１１又は１２に記載のパワーモジュール。
  14. 　前記基板は、第１基板及び第２基板を有し、
    　前記第１基板及び前記第２基板の前記基板主面にはそれぞれ、前記搭載層、前記制御層、及び前記駆動層が配置されており、
    　前記第１基板の前記搭載層及び前記第２基板の前記搭載層にはそれぞれ、前記複数のパワー半導体素子が前記一方向に配列されており、
    　前記第１基板及び前記第２基板は、前記一方向に互いに離間して配列されており、
    　前記第１基板の前記搭載層と前記第２基板の前記搭載層とは、搭載層接続部材によって電気的に接続されており、
    　前記第１基板の前記制御層と前記第２基板の前記制御層とは、制御層接続部材によって電気的に接続されており、
    　前記第１基板の前記駆動層と前記第２基板の前記駆動層とは、駆動層接続部材によって電気的に接続されており、
    　前記第１基板の前記制御層及び前記駆動層の一方は、前記迂回部を有し、
    　前記第２基板の前記制御層及び前記駆動層の他方は、前記迂回部を有する
    　請求項１～１３のいずれか一項に記載のパワーモジュール。
  15. 　前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
    　前記第２方向からみて、前記制御端子及び前記検出端子はそれぞれ、前記第２基板と重なるように配置されている
    　請求項１４に記載のパワーモジュール。
  16. 　前記パワー半導体素子は、ＳｉＣＭＯＳＦＥＴからなり、
    　前記第１駆動電極はドレイン電極であり、前記第２駆動電極はソース電極であり、前記制御電極はゲート電極である
    　請求項１～１５のいずれか一項に記載のパワーモジュール。
  17. 　厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、
    　前記基板主面に形成された各々導電性を有する第１制御層、第２制御層、第１駆動層、第２駆動層、第１搭載層、第２搭載層、及び導電層と、
    　前記第１搭載層に搭載されるものであって、第１入力端子に電気的に接続される第１駆動電極が形成された第１素子裏面と、出力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第１素子主面と、を有する第１パワー半導体素子と、
    　前記第２搭載層に搭載されるものであって、前記出力端子に電気的に接続される第１駆動電極が形成された第２素子裏面と、第２入力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第２素子主面と、を有する第２パワー半導体素子と、
    　前記第１パワー半導体素子の制御電極と前記第１制御層とを接続する第１制御側接続部材と、
    　前記第１パワー半導体素子の第２駆動電極と前記第１駆動層とを接続する第１駆動側接続部材と、
    　前記第２パワー半導体素子の制御電極と前記第２制御層とを接続する第２制御側接続部材と、
    　前記第２パワー半導体素子の第２駆動電極と前記第２駆動層とを接続する第２駆動側接続部材と、
    　前記第１制御層と電気的に接続されている第１制御端子と、
    　前記第２制御層と電気的に接続されている第２制御端子と、
    　前記第１駆動層と電気的に接続されている第１検出端子と、
    　前記第２駆動層と電気的に接続されている第２検出端子と、
    を備えたパワーモジュールであって、
    　前記第１パワー半導体素子は、前記厚さ方向からみて一方向に配列された状態で前記第１搭載層に設けられた複数の第１パワー半導体素子のうちの１つであり、
    　前記第１制御側接続部材は、各々前記複数の第１パワー半導体素子の１つに対応する複数の第１制御側接続部材のうちの１つであり、
    　前記第１駆動側接続部材は、各々前記複数の第１パワー半導体素子の１つに対応する複数の第１駆動側接続部材のうちの１つであり、
    　前記第１パワー半導体素子の制御電極及び前記第１制御端子間の経路を第１導電経路とし、前記第１パワー半導体素子の第２駆動電極及び前記第１検出端子間の経路を第２導電経路とし、
    　前記第１制御層及び前記第１駆動層の少なくとも一方は、前記第１導電経路の長さと前記第２導電経路の長さとの和が前記複数の第１パワー半導体素子の間で互いに近づくように迂回する第１迂回部を有する
    　パワーモジュール。
  18. 　前記第２パワー半導体素子は、前記厚さ方向からみて前記一方向に配列された状態で前記第２搭載層に設けられた複数の第２パワー半導体素子のうちの１つであり、
    　前記第２制御側接続部材は、各々前記複数の第２パワー半導体素子の１つに対応する複数の第２制御側接続部材のうちの１つであり、
    　前記第２駆動側接続部材は、各々前記複数の第２パワー半導体素子の１つに対応する複数の第２駆動側接続部材のうちの１つであり、
    　前記第２パワー半導体素子の制御電極及び前記第２制御端子間の経路を第３導電経路とし、前記第２パワー半導体素子の第２駆動電極及び前記第２検出端子間の経路を第４導電経路とし、
    　前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第３導電経路の長さと前記第４導電経路の長さとの和が前記複数の第２パワー半導体素子の間で互いに近づくように迂回する第２迂回部を有する
    　請求項１７に記載のパワーモジュール。
  19. 　前記複数の第１パワー半導体素子は、前記複数の第１パワー半導体素子の配列方向の両端にある第１端パワー半導体素子及び第２端パワー半導体素子を含み、
    　前記複数の第２パワー半導体素子は、前記複数の第２パワー半導体素子の配列方向の両端にある第１端パワー半導体素子及び第２端パワー半導体素子を含み、
    　前記複数の第１パワー半導体素子のうちの前記第１端パワー半導体素子の前記制御電極及び前記第１制御端子間の経路を第１端制御側導電経路とし、前記複数の第１パワー半導体素子のうちの前記第１端パワー半導体素子の前記第２駆動電極及び前記第１検出端子間の経路を第１端駆動側導電経路とし、前記第１端制御側導電経路の長さと前記第１端駆動側導電経路の長さとの和を第１和とし、
    　前記複数の第１パワー半導体素子のうちの前記第２端パワー半導体素子の前記制御電極及び前記第１制御端子間の経路を第２端制御側導電経路とし、前記複数の第１パワー半導体素子のうちの前記第２端パワー半導体素子の前記第２駆動電極及び前記第１検出端子間の経路を第２端駆動側導電経路とし、前記第２端制御側導電経路の長さと前記第２端駆動側導電経路の長さとの和を第２和とし、
    　前記複数の第２パワー半導体素子のうちの前記第１端パワー半導体素子の前記制御電極及び前記第２制御端子間の経路を第３端制御側導電経路とし、前記複数の第２パワー半導体素子のうちの前記第１端パワー半導体素子の前記第２駆動電極及び前記第２検出端子間の経路を第３端駆動側導電経路とし、前記第３端制御側導電経路の長さと前記第３端駆動側導電経路の長さとの和を第３和とし、
    　前記複数の第２パワー半導体素子のうちの前記第２端パワー半導体素子の前記制御電極及び前記第２制御端子間の経路を第４端制御側導電経路とし、前記複数の第２パワー半導体素子のうちの前記第２端パワー半導体素子の前記第２駆動電極及び前記第２検出端子間の経路を第４端駆動側導電経路とし、前記第４端制御側導電経路の長さと前記第４端駆動側導電経路の長さとの和を第４和とすると、
    　前記第１迂回部は、前記第１和と前記第２和とが互いに近づくように配置されており、
    　前記第２迂回部は、前記第３和と前記第４和とが互いに近づくように配置されている
    　請求項１８に記載のパワーモジュール。
  20. 　前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
    　前記第１制御層及び前記第１駆動層はそれぞれ、前記第１方向に延びる第１配線部を有し、
    　前記第１迂回部は、前記第２方向において前記第１配線部と離間して配置されており、前記第１方向に延びており、
    　前記第２制御層及び前記第２駆動層はそれぞれ、前記第１方向に延びる第２配線部を有し、
    　前記第２迂回部は、前記第２方向において前記第２配線部と離間して配置されており、前記第１方向に延びている
    　請求項１８又は１９に記載のパワーモジュール。
PCT/JP2020/030190 2019-08-21 2020-08-06 パワーモジュール WO2021033565A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE112020003931.5T DE112020003931T5 (de) 2019-08-21 2020-08-06 Leistungsmodul
DE212020000704.7U DE212020000704U1 (de) 2019-08-21 2020-08-06 Leistungsmodul
JP2021540724A JPWO2021033565A1 (ja) 2019-08-21 2020-08-06
US17/596,558 US20220320049A1 (en) 2019-08-21 2020-08-06 Power module
CN202080058077.8A CN114270510A (zh) 2019-08-21 2020-08-06 功率模块

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019150978 2019-08-21
JP2019-150978 2019-08-21

Publications (1)

Publication Number Publication Date
WO2021033565A1 true WO2021033565A1 (ja) 2021-02-25

Family

ID=74660935

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/030190 WO2021033565A1 (ja) 2019-08-21 2020-08-06 パワーモジュール

Country Status (5)

Country Link
US (1) US20220320049A1 (ja)
JP (1) JPWO2021033565A1 (ja)
CN (1) CN114270510A (ja)
DE (2) DE212020000704U1 (ja)
WO (1) WO2021033565A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220165627A1 (en) * 2020-11-23 2022-05-26 Cree Fayetteville, Inc. Methods and systems for component analysis, sorting, and sequencing based on component parameters and devices utilizing the methods and systems
EP4203019A1 (en) * 2021-12-23 2023-06-28 Hitachi Energy Switzerland AG Power module and method for manufacturing a power module
US11742332B2 (en) 2019-12-06 2023-08-29 Wolfspeed, Inc. Methods and systems for matching both dynamic and static parameters in dies, discretes, and/or modules, and methods and systems based on the same
US12002720B2 (en) * 2020-11-23 2024-06-04 Wolfspeed, Inc. Methods and systems for component analysis, sorting, and sequencing based on component parameters and devices utilizing the methods and systems

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022185464A (ja) * 2021-06-02 2022-12-14 ルネサスエレクトロニクス株式会社 半導体装置
KR20230172344A (ko) * 2022-06-15 2023-12-22 현대자동차주식회사 파워 모듈 및 이를 이용한 모터 구동 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340082A (ja) * 1995-06-09 1996-12-24 Origin Electric Co Ltd 電力用半導体装置
JP2015099843A (ja) * 2013-11-19 2015-05-28 パナソニックＩｐマネジメント株式会社 半導体装置
JP2016184667A (ja) * 2015-03-26 2016-10-20 住友電気工業株式会社 半導体装置
WO2018186353A1 (ja) * 2017-04-05 2018-10-11 ローム株式会社 パワーモジュール
WO2019202866A1 (ja) * 2018-04-18 2019-10-24 富士電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340082A (ja) * 1995-06-09 1996-12-24 Origin Electric Co Ltd 電力用半導体装置
JP2015099843A (ja) * 2013-11-19 2015-05-28 パナソニックＩｐマネジメント株式会社 半導体装置
JP2016184667A (ja) * 2015-03-26 2016-10-20 住友電気工業株式会社 半導体装置
WO2018186353A1 (ja) * 2017-04-05 2018-10-11 ローム株式会社 パワーモジュール
WO2019202866A1 (ja) * 2018-04-18 2019-10-24 富士電機株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11742332B2 (en) 2019-12-06 2023-08-29 Wolfspeed, Inc. Methods and systems for matching both dynamic and static parameters in dies, discretes, and/or modules, and methods and systems based on the same
US20220165627A1 (en) * 2020-11-23 2022-05-26 Cree Fayetteville, Inc. Methods and systems for component analysis, sorting, and sequencing based on component parameters and devices utilizing the methods and systems
US12002720B2 (en) * 2020-11-23 2024-06-04 Wolfspeed, Inc. Methods and systems for component analysis, sorting, and sequencing based on component parameters and devices utilizing the methods and systems
EP4203019A1 (en) * 2021-12-23 2023-06-28 Hitachi Energy Switzerland AG Power module and method for manufacturing a power module
WO2023117345A1 (en) 2021-12-23 2023-06-29 Hitachi Energy Switzerland Ag Power module and method for manufacturing a power module

Also Published As

Publication number Publication date
DE212020000704U1 (de) 2022-03-30
DE112020003931T5 (de) 2022-05-25
US20220320049A1 (en) 2022-10-06
CN114270510A (zh) 2022-04-01
JPWO2021033565A1 (ja) 2021-02-25

Similar Documents

Publication Publication Date Title
WO2021033565A1 (ja) パワーモジュール
JP7153649B2 (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
JP7053461B2 (ja) 半導体パワーモジュール
TWI539561B (zh) 半導體裝置
US8115294B2 (en) Multichip module with improved system carrier
US6465875B2 (en) Semiconductor device package with plural pad lead frame
US7298027B2 (en) SMT three phase inverter package and lead frame
EP2099119B1 (en) Power converter apparatus
US8045335B2 (en) Semiconductor device
US9806029B2 (en) Transistor arrangement with semiconductor chips between two substrates
JPWO2018186353A1 (ja) パワーモジュール
CN108933116B (zh) 具有引线框的半导体封装
US20190150268A1 (en) Semiconductor device
JP2009284604A (ja) 電力変換装置
TWI753996B (zh) 電子裝置
KR20150022742A (ko) 반도체 장치
JP4220731B2 (ja) 電力用半導体装置
US20170213783A1 (en) Multi-chip semiconductor power package
US9362215B2 (en) Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
JP4196001B2 (ja) 半導体パワーモジュール
JP2002203941A (ja) 半導体実装構造
KR102041939B1 (ko) 다상 파워 인버터용 리드프레임 아일랜드들을 갖는 파워 쿼드 플랫 노-리드 반도체 패키지
JP5062029B2 (ja) 半導体装置
JP3922698B2 (ja) 半導体装置
WO2021029220A1 (ja) パワーモジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20855416

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021540724

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 20855416

Country of ref document: EP

Kind code of ref document: A1