WO2020183881A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2020183881A1
WO2020183881A1 PCT/JP2020/000408 JP2020000408W WO2020183881A1 WO 2020183881 A1 WO2020183881 A1 WO 2020183881A1 JP 2020000408 W JP2020000408 W JP 2020000408W WO 2020183881 A1 WO2020183881 A1 WO 2020183881A1
Authority
WO
WIPO (PCT)
Prior art keywords
glass substrate
semiconductor device
semiconductor
hole
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/000408
Other languages
English (en)
French (fr)
Inventor
直樹 栫山
修一 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2021505540A priority Critical patent/JP7449920B2/ja
Priority to CN202080018337.9A priority patent/CN113519058B/zh
Priority to US17/434,937 priority patent/US12074185B2/en
Publication of WO2020183881A1 publication Critical patent/WO2020183881A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/692—Ceramics or glasses

Definitions

  • This technology relates to semiconductor devices. More specifically, the present invention relates to a semiconductor device provided with a heat radiating member by joining a semiconductor element to a substrate.
  • Image sensors such as CCD (Charge Coupled Device) and CMOS (Complementary Metal Oxide Semiconductor) image sensors that apply semiconductor microfabrication technology are widely used in digital cameras, mobile phones, and the like. These image sensors are mounted on electronic devices as camera modules by mounting a lens structure. In order to reduce the size and thickness of this camera module, for example, an image pickup device has been proposed in which a rectangular opening hole penetrating the front and back of a package member is formed and an image pickup element is provided on one end side of the opening hole (for example). , Patent Document 1).
  • the package member is formed with opening holes penetrating the front and back to reduce the size and thickness of the module.
  • the package member is made of a resin molded product, and there is a possibility that warpage may occur due to the difference in linear expansion coefficient between the package member and the imaging measure.
  • the image sensor is mounted, if the flatness cannot be ensured due to warpage or the like, the light incident on the image sensor may be out of focus and the image quality of the image obtained by the image pickup may be deteriorated.
  • the present technology has been made to solve the above-mentioned problems, and the first side surface thereof includes a through hole penetrating the front and back surfaces, a glass substrate having a step portion on the outer periphery of the through hole, and the step. It is a semiconductor device including a semiconductor element bonded to a portion. As a result, the difference in the coefficient of linear expansion between the glass substrate and the semiconductor element is reduced, and the effect of suppressing warpage and tilt caused by the difference in coefficient of linear expansion is brought about.
  • the glass substrate may be provided with a wiring layer on its surface. It is intended to be used as a glass substrate. Then, the semiconductor element may be arranged at a position where its surface is substantially on the same plane as the wiring layer. This has the effect of enclosing the semiconductor element and the wiring layer in the glass substrate to reduce the height of the semiconductor device.
  • the stepped portion includes a first stepped portion provided on the outer periphery of the through hole and a second stepped portion provided on the outer periphery of the first stepped portion.
  • the semiconductor element may be joined to the first step portion. This has the effect of keeping the mounting position of the semiconductor element low.
  • the glass substrate may be provided with a wiring layer on each of the surface thereof and the second step portion. It is intended to be used as a glass substrate.
  • the semiconductor element may be arranged at a position where its surface is substantially on the same plane as the wiring layer on the bottom surface of the second step portion. This has the effect of enclosing the semiconductor element and the wiring layer in the glass substrate to reduce the height of the semiconductor device.
  • the semiconductor element is, for example, an image pickup device.
  • the semiconductor element may be joined to the glass substrate on a surface opposite to the light receiving portion of the image pickup element. This has the effect of securing the bonding area between the semiconductor element and the glass substrate.
  • the semiconductor element may be joined to the glass substrate on a surface opposite to the light receiving portion of the image pickup element. This has the effect of securing the heat dissipation area.
  • a heat radiating member to be bonded to the semiconductor element may be further provided. This has the effect of improving heat dissipation.
  • the heat radiating member may be further bonded to the glass substrate. This has the effect of further improving heat dissipation.
  • a flexible heat radiating sheet may be used as the heat radiating member.
  • the heat radiating member may use a clad material.
  • the side surface of the opening in the through hole of the glass substrate may be tapered.
  • wet etching is used in the manufacturing process, such a tapered shape is usually obtained.
  • the side surface of the opening in the through hole may be substantially perpendicular to the surface of the glass substrate. For that purpose, it is conceivable to combine laser irradiation. This has the effect of reducing the size in the plane direction.
  • the glass substrate may include at least two substrates bonded to each other. As a result, the flatness is processed to be high, and the side surface of the stepped portion is formed vertically.
  • a resin having a light-shielding property that covers the side surface of the opening in the through hole of the glass substrate may be further provided.
  • a lens structure in which a plurality of lenses are laminated may be further provided, and the image pickup device may be provided with light focused by the plurality of lenses. This has the effect of integrating the optical system into the semiconductor device.
  • the glass substrate may be provided with a plurality of the through holes, and may be provided with a plurality of the semiconductor elements bonded to the stepped portions of the plurality of through holes. This has the effect of compounding the image sensor.
  • FIG. 1 is a first diagram showing an example of a method for manufacturing a semiconductor device according to a sixth embodiment of the present technology.
  • FIG. 2 is a second diagram showing an example of a method for manufacturing a semiconductor device according to a sixth embodiment of the present technology.
  • FIG. 3 is a third diagram showing an example of a method for manufacturing a semiconductor device according to a sixth embodiment of the present technology.
  • FIG. 1 is a cross-sectional view showing an example of a semiconductor device according to the first embodiment of the present technology.
  • This semiconductor device has a package structure in which the image sensor package 200 is bonded to the through hole of the glass substrate 100, and the heat radiating member 300 is bonded to the opposite surface of the light receiving surface of the image sensor package 200.
  • a lid 400 and a lens structure 500 are provided on the light receiving surface side of the image sensor package 200.
  • the glass substrate 100 is subjected to counterbore processing with different opening areas from the main surfaces on the front and back surfaces and penetrated to form a stepped surface.
  • the image sensor package 200 is in contact with and joined to the stepped surface of the glass substrate 100. Further, a heat radiating member 300 is joined to the opposite surface of the light receiving surface of the image sensor package 200 exposed from the through hole.
  • the image sensor package 200 is an example of the semiconductor element described in the claims.
  • the glass substrate 100 is a substrate made of glass.
  • a material having a coefficient of linear expansion (CTE: Coefficient of Thermal Expansion) close to that of silicon (Si) is used.
  • CTE Coefficient of Thermal Expansion
  • non-alkali glass such as Eagle-XG and EN-A1
  • borosilicate glass such as PYREX (registered trademark) can be used.
  • the coefficient of linear expansion of silicon is 3 ppm / ° C.
  • the coefficient of linear expansion of the glass substrate 100 using the above-mentioned material is about 3 to 4 ppm / ° C.
  • the heat radiating member 300 radiates heat generated in the glass substrate 100.
  • a clad material such as CIC (Cupper-Inver-Cupper) or CMC (Cu-Mo-Cu) is used.
  • CIC Cupper-Inver-Cupper
  • CMC Cu-Mo-Cu
  • the coefficient of linear expansion of copper (Cu) is 16 ppm / ° C.
  • the coefficient of linear expansion of Inver is 1.2 ppm / ° C.
  • Mo molybdenum
  • the coefficient of linear expansion as a clad material is about 8 to 13 ppm / ° C. Therefore, it can be seen that it is more advantageous than using a copper plate (linear expansion coefficient 16 ppm / ° C.) or the like for heat dissipation.
  • the difference in linear expansion coefficient between the glass substrate 100 and the image sensor package 200 and between the heat radiating member 300 and the image sensor package 200 is reduced to suppress warpage and tilt caused by the difference in linear expansion coefficient. be able to.
  • a through hole is formed by connecting counterbore with different opening areas from the upper and lower surfaces of the glass substrate 100, and a step portion is formed around the through hole.
  • the side surface of the opening of the step portion is formed in a tapered shape.
  • the image sensor package 200 including an image sensor, a processing circuit, and the like is formed of, for example, a WLP (Wafer Level Package), then separated into individual pieces, and is brought into contact with a step portion of a glass substrate 100 on the opposite surface to the light receiving portion. It will be mounted.
  • WLP Wafer Level Package
  • the flatness of the bottom surface is several ⁇ m or less, and the height variation between the glass surface and the stepped portion is as small as ten and several ⁇ m or less, so that warpage and tilt due to initial shape variation can be reduced.
  • a pad is formed on the light receiving surface of the image sensor package 200, and is bonded to the pad which is a part formed as a wiring layer 140 on the surface of the glass substrate 100 by a bonding wire 210.
  • a dam material 230 is formed on the light receiving surface side of the image sensor package 200 so as to surround the light receiving portion, and is potted by a light shielding resin 220 from the outer peripheral portion of the dam material 230 to the counterbore side surface.
  • the light-shielding resin 220 is an example of the light-shielding resin 220 described in the claims.
  • the surface of the glass substrate 100 is covered with a lid 400 to protect the image sensor package 200.
  • a light-shielding film 410 is patterned on the lid 400 to limit the light incident on the light receiving portion.
  • the surface of the glass substrate 100 is covered with the lens structure 500 so as to cover the lid 400, and the light is condensed.
  • the light collected by the lens structure 500 is incident on the light receiving surface of the image sensor package 200.
  • t1 is the counterbore depth on the front surface side of the glass substrate 100
  • t2 is the counterbore depth on the back surface side of the glass substrate 100. That is, t1 represents the distance from the surface of the glass substrate 100 to the stepped portion.
  • t1 is substantially the same as the thickness of the image sensor package 200.
  • the heights of the pad on the glass substrate 100 side and the pad on the image sensor package 200 side are substantially the same, the loop height of the bonding wire 210 can be lowered, and the bonding wire 210 and the lid 400 can be combined with each other. Interference can be reduced.
  • the reference surface caused by the difference in the coefficient of linear expansion is formed.
  • the mounting component can be included in the glass substrate 100, the height of the semiconductor device can be reduced.
  • FIG. 2 is a cross-sectional view showing a first modification of the semiconductor device according to the first embodiment of the present technology.
  • the pad on the light receiving surface of the image sensor package 200 and the wiring layer 140 on the surface of the glass substrate 100 are electrically connected by a bonding wire 210.
  • a through electrode 160 that connects the stepped portion of the glass substrate 100 and the back surface of the glass substrate 100 is provided, and the through electrode 160 is used for electrical connection.
  • FIG. 3 is a cross-sectional view showing a second modification of the semiconductor device according to the first embodiment of the present technology.
  • a clad material was used as the heat radiating member 300.
  • a graphite sheet which is a flexible heat radiating sheet, is used as the heat radiating member 310. Since the heat radiating member 310 has flexibility, it can be joined by following the counterbore shape on the back surface side of the glass substrate 100, and continuously covers the back surface of the image sensor package 200 and the back surface of the glass substrate 100. Can be done. As a result, the heat generated from the image sensor package 200 can be spread over the entire back surface of the glass substrate 100, and heat dissipation can be improved.
  • t2 the rigidity of the stepped portion of the glass substrate 100 to which the image sensor package 200 is joined becomes small, so that cracks are likely to occur. Therefore, it is necessary to set t2 in a balance between the rigidity of the step portion of the glass substrate 100 and the step followability of the graphite sheet as the heat radiating member 310.
  • FIG. 4 is a cross-sectional view showing an example of a semiconductor device according to the second embodiment of the present technology.
  • the stepped portion of the glass substrate 100 has two steps.
  • the image sensor package 200 is brought into contact with the first step portion, which is the deepest when viewed from the surface of the glass substrate 100, and is joined. Further, it is electrically connected by the bonding wire 210 at the step portion of the second stage.
  • the counterbore depth t1 on the surface side of the glass substrate 100 is equal to or greater than the loop height of the bonding wire 210. Thereby, the interference between the bonding wire 210 and the lid 400 can be avoided as in the first embodiment described above.
  • the counterbore depth t2 on the back surface of the glass substrate 100 is substantially the same as the thickness of the image sensor package 200.
  • the pad surface on the glass substrate 100 side and the pad surface on the image sensor package 200 side have the same height, and the loop height of the bonding wire 210 can be lowered.
  • FIG. 5 is a diagram showing an example of a method for manufacturing a semiconductor device according to a second embodiment of the present technology.
  • a glass substrate 100 is prepared as a base material, a through via 110 is formed, and after plating is applied to the inside of the through via 110, a metal is embedded inside the through via electrode 120 to form a through electrode 120. Then, as shown in a in the figure, the wiring layers 140 are formed on both sides of the glass substrate 100.
  • the resist 151 is patterned and protected at a portion of the glass substrate 100 other than the position where the first step portion is formed, and the opened portion is wet-etched.
  • the first step portion 191 is formed.
  • the step portion 191 is an example of the second step portion described in the claims.
  • resists 152 and 153 are patterned and protected on the portion of the glass substrate 100 excluding the second step portion and the position where the through hole is formed, and wet etching is performed on the opened portion. multiply.
  • the second step portion 192 and the through hole 193 are formed.
  • the step portion 192 is an example of the first step portion described in the claims.
  • the etching process can be easily performed by injecting an etching solution while conveying the glass substrate 100 in the horizontal direction.
  • the stepped portion of the glass substrate 100 is formed into two steps, the image sensor package 200 is joined to the deep stepped portion, and the bonding wire 210 is formed in the shallow stepped portion. .. As a result, interference between the bonding wire 210 and the lid 400 can be avoided.
  • FIG. 6 is a cross-sectional view showing an example of a semiconductor device according to the third embodiment of the present technology.
  • the image sensor package 200 is bonded to the glass substrate 100 on the surface opposite to the light receiving portion, but in the third embodiment, the image sensor package 200 has a light receiving surface. Is joined to the glass substrate 100.
  • a margin is provided on the outer periphery of the light receiving portion on the light receiving surface of the image sensor package 200, and the margin portion and the step portion are joined.
  • a dam material 230 is formed on the outer periphery of the light receiving portion, a pad for electrical connection is formed between the dam material 230 and the margin portion, and the pad formed on the surface of the glass substrate 100 and the bonding wire 210 are formed. It is more electrically connected between them.
  • the counterbore depth t2 on the back surface of the glass substrate 100 and the thickness of the image sensor package 200 are substantially the same, and the back surface of the glass substrate 100 and the back surface of the image sensor package 200 are located on substantially the same plane. ing.
  • the heat radiating member 320 is joined to both the back surface of the glass substrate 100 and the back surface of the image sensor package 200. As a result, a large area of the heat radiating member 320 can be secured, so that the heat radiating property can be improved. Further, since this structure can secure a long distance from the surface of the glass substrate 100 to the light receiving surface, the focal length of the lens can be lengthened.
  • the area of the heat radiating member 320 is widened by arranging the back surface of the glass substrate 100 and the back surface of the image sensor package 200 on substantially the same plane. It can be secured and the heat dissipation can be improved.
  • FIG. 7 is a cross-sectional view showing an example of the semiconductor device according to the fourth embodiment of the present technology.
  • the side surface of the opening of the step portion was formed in a tapered shape.
  • the glass substrate 100 is processed vertically by using laser irradiation and wet processing.
  • vertical processing can be realized by modifying the glass in the thickness direction by irradiating the laser and performing wet etching starting from the modified portion.
  • wet etching can be completed in a short time, taper can be suppressed and miniaturization in the plane direction can be realized.
  • the fourth embodiment of the present technology by using laser irradiation and wet processing in the counterbore processing process of the glass substrate 100, it is possible to prevent the side surface of the stepped portion from becoming tapered. , Can be miniaturized in the plane direction.
  • FIG. 8 is a cross-sectional view showing an example of the semiconductor device according to the fifth embodiment of the present technology.
  • a through hole was formed by performing sag processing on one glass substrate 100.
  • two or more glass substrates 101 and 102 having different sizes of through holes are bonded together to form a stepped portion.
  • wet processing In the process of forming the through hole, wet processing, laser irradiation and wet processing, machining, sandblasting, etc. can be used.
  • polishing since it is a plate material, polishing can be used, so that it can be manufactured with high flatness. Therefore, as in the fourth embodiment described above, the side surface of the stepped portion can be formed vertically. As a result, the taper is suppressed, so that miniaturization in the plane direction can be realized.
  • the fifth embodiment of the present technology by laminating two or more glass substrates 101 and 102 having different through hole sizes, it is possible to prevent the side surface of the stepped portion from becoming tapered. However, it can be miniaturized in the plane direction.
  • FIG. 9 is a cross-sectional view showing an example of the semiconductor device according to the sixth embodiment of the present technology.
  • the compound eye is planned as an imaging device. That is, a mounting structure in which a plurality of imaging devices 11 and 12 are integrated is realized.
  • FIGS. 10 to 12 are diagrams showing an example of a method for manufacturing a semiconductor device according to a sixth embodiment of the present technology.
  • a glass substrate 100 is prepared as a base material.
  • the penetrating via 110 is formed.
  • plating 121 such as copper is applied to the inside of the through via 110 as shown in c in the figure, a metal 131 such as copper is embedded in the inside as shown in d in the figure to form a through electrode 120. Will be done.
  • the wiring layers 140 are formed on both sides of the glass substrate 100.
  • the resist 150 is patterned and protected at a portion of the glass substrate 100 other than the position where the through hole is formed, and the opened portion is wet-etched. At this time, resists 150 having different sizes are formed on both sides of the glass substrate 100 in order to form the stepped portion. After wet etching, the resist 150 is removed to obtain a cross-sectional structure as shown in g in the figure.
  • the image sensor package 200 is brought into contact with the stepped portion of the glass substrate 100 and joined.
  • the heat radiating member 300 is joined to the surface opposite to the light receiving surface of the image sensor package 200.
  • bonding by a bonding wire 210 is formed between the pad of the wiring layer 140 of the glass substrate 100 and the image sensor package 200.
  • the lid 400 is formed on the light receiving surface side of the image sensor package 200. Then, as shown in l in the figure, the lens structure 500 is formed so as to cover the lid 400.
  • the initial warp and the warp due to the tilt and the difference in the coefficient of linear expansion are mounted while mounting two or more image sensor packages 200. And tilting can be reduced.
  • the present technology can have the following configurations.
  • the step portion includes a first step portion provided on the outer periphery of the through hole and a second step portion provided on the outer periphery of the first step portion.
  • the semiconductor device according to (1) above, wherein the semiconductor element is joined to the first step portion.
  • the glass substrate includes at least two substrates bonded to each other.
  • a lens structure in which a plurality of lenses are laminated is further provided.
  • the glass substrate is provided with a plurality of the through holes.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)

Abstract

基板と他の材料との間の線膨張係数差に起因する影響を解消して、半導体素子の安定した実装構造を確保する。　半導体装置は、ガラス基板と半導体素子とを備える。ガラス基板は、表裏面を貫通する貫通孔を備える。また、ガラス基板は、貫通孔の外周に段差部を備える。半導体素子は、ガラス基板の段差部に接合される。半導体素子として、例えば撮像素子を用いた場合、撮像素子に入射する光の焦点ずれを防止することにより、撮像により得られる画像の画質を向上させる。

Description

半導体装置
　本技術は、半導体装置に関する。詳しくは、基板に半導体素子を接合して、放熱部材を備えた半導体装置に関する。
　半導体微細加工技術を応用したＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等の撮像素子は、デジタルカメラや携帯電話等に広く採用されている。これらの撮像素子はレンズ構造体を装着することでカメラモジュールとして電子機器に搭載される。このカメラモジュールを小型化および薄型化するため、例えば、パッケージ部材に表裏貫通する矩形状の開口孔を形成して、開口孔の一端側に撮像素子を設けた撮像デバイスが提案されている（例えば、特許文献１参照。）。
特開２０１３－０８５０９５号公報
　上述の従来技術では、表裏貫通する開口孔をパッケージ部材に形成することにより、モジュールとしての小型化および薄型化を図っている。しかしながら、この従来技術では、パッケージ部材を樹脂成形品で構成することを前提としており、パッケージ部材と撮像措置との間の線膨張係数差によって反りが生じるおそれがある。特に、撮像素子を実装する場合、反りなどが生じて平坦性が確保できないと撮像素子に入射する光の焦点ずれが発生し、撮像により得られる画像の画質が低下するおそれがある。
　本技術はこのような状況に鑑みて生み出されたものであり、基板と他の材料との間の線膨張係数差に起因する影響を解消して、半導体素子の安定した実装構造を確保することを目的とする。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、表裏面を貫通する貫通孔および上記貫通孔の外周に段差部を備えるガラス基板と、上記段差部に接合された半導体素子とを具備する半導体装置である。これにより、ガラス基板と半導体素子との線膨張係数の差を小さくして、線膨張係数差に起因する反りやアオリを抑制するという作用をもたらす。
　また、この第１の側面において、上記ガラス基板は、その表面に配線層を備えてもよい。ガラス基板としての使用態様を想定したものである。そして、上記半導体素子は、その表面が上記配線層と実質的に同一平面上になる位置に配置されるようにしてもよい。これにより、半導体素子および配線層をガラス基板に内包させて、半導体装置を低背化するという作用をもたらす。
　また、この第１の側面において、上記段差部は、上記貫通孔の外周に設けられた第１の段差部と、上記第１の段差部の外周に設けられた第２の段差部とを備え、上記半導体素子は、上記第１の段差部に接合されるようにしてもよい。これにより、半導体素子の実装位置を低く抑えるという作用をもたらす。
　また、この第１の側面において、上記ガラス基板は、その表面および上記第２の段差部の各々に配線層を備えてもよい。ガラス基板としての使用態様を想定したものである。そして、上記半導体素子は、その表面が上記第２の段差部の底面の配線層と実質的に同一平面上になる位置に配置されるようにしてもよい。これにより、半導体素子および配線層をガラス基板に内包させて、半導体装置を低背化するという作用をもたらす。
　また、この第１の側面において、上記半導体素子は、例えば撮像素子であることを想定する。このとき、上記半導体素子は、上記撮像素子の受光部とは反対側の面において上記ガラス基板と接合されるようにしてもよい。これにより、半導体素子とガラス基板との接合面積を確保するという作用をもたらす。一方、上記半導体素子は、上記撮像素子の受光部とは反対側の面において上記ガラス基板と接合されるようにしてもよい。これにより、放熱面積を確保するという作用をもたらす。
　また、この第１の側面において、上記半導体素子と接合する放熱部材をさらに具備してもよい。これにより、放熱性を向上させるという作用をもたらす。この場合において、上記放熱部材は、上記ガラス基板にさらに接合されてもよい。これにより、放熱性をさらに向上させるという作用をもたらす。このとき、上記放熱部材は、可撓性の放熱シートを利用してもよい。また、上記放熱部材は、クラッド材を利用してもよい。これにより、シリコンとの線膨張係数の差を小さくして、線膨張係数差に起因する反りやアオリを抑制するという作用をもたらす。
　また、この第１の側面において、上記ガラス基板は、上記貫通孔における開口部の側面がテーパー状であってもよい。製造工程においてウェットエッチングを利用した際にはこのようなテーパー状となるのが通常である。一方、上記ガラス基板は、上記貫通孔における開口部の側面が上記ガラス基板の表面に対し略垂直であってもよい。そのためには、レーザー照射を組み合わせることが考えられる。これにより、平面方向に小型化するという作用をもたらす。
　また、この第１の側面において、上記ガラス基板は、互いに接合された少なくとも２つの基材を備えてもよい。これにより、平坦性を高く加工し、段差部の側面を垂直に形成するという作用をもたらす。
　また、この第１の側面において、上記ガラス基板の上記貫通孔における開口部の側面を覆う遮光性を有する樹脂をさらに具備してもよい。これにより、ガラス基板に撮像素子を搭載した場合に、ガラス基板における外光による撮像素子への影響を回避するという作用をもたらす。
　また、この第１の側面において、複数のレンズが積層されたレンズ構造体をさらに具備し、上記撮像素子は、上記複数のレンズによって集光された光が入射されるようにしてもよい。これにより、半導体装置に光学系を一体化するという作用をもたらす。
　また、この第１の側面において、上記ガラス基板は、上記貫通孔を複数備え、上記複数の貫通孔の各々の上記段差部に接合される上記半導体素子を複数備えるようにしてもよい。これにより、撮像素子を複眼化するという作用をもたらす。
本技術の第１の実施の形態における半導体装置の一例を示す断面図である。 本技術の第１の実施の形態における半導体装置の第１の変形例を示す断面図である。 本技術の第１の実施の形態における半導体装置の第２の変形例を示す断面図である。 本技術の第２の実施の形態における半導体装置の一例を示す断面図である。 本技術の第２の実施の形態における半導体装置の製造方法の一例を示す図である。 本技術の第３の実施の形態における半導体装置の一例を示す断面図である。 本技術の第４の実施の形態における半導体装置の一例を示す断面図である。 本技術の第５の実施の形態における半導体装置の一例を示す断面図である。 本技術の第６の実施の形態における半導体装置の一例を示す断面図である。 本技術の第６の実施の形態における半導体装置の製造方法の一例を示す第１の図である。 本技術の第６の実施の形態における半導体装置の製造方法の一例を示す第２の図である。 本技術の第６の実施の形態における半導体装置の製造方法の一例を示す第３の図である。
　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．第１の実施の形態（ガラス基板に貫通孔を形成した例）
　２．第２の実施の形態（段差部を２段設けた例）
　３．第３の実施の形態（受光面の外周で接合した例）
　４．第４の実施の形態（側面を垂直に加工した例）
　５．第５の実施の形態（２つの基材を貼り合せて段差部を形成した例）
　６．第６の実施の形態（２つの撮像素子を実装した例）
　＜１．第１の実施の形態＞
　［実装構造］
　図１は、本技術の第１の実施の形態における半導体装置の一例を示す断面図である。
　この半導体装置は、ガラス基板１００の貫通孔にイメージセンサパッケージ２００が接合され、イメージセンサパッケージ２００の受光面の反対面に放熱部材３００が接合されたパッケージ構造である。イメージセンサパッケージ２００の受光面側には、リッド４００およびレンズ構造体５００が設けられている。
　ガラス基板１００には、表裏の主面から開口面積の異なるザグリ加工が施されて貫通され、段差面が形成されている。このガラス基板１００の段差面には、イメージセンサパッケージ２００が当接して接合されている。また、貫通孔から露出したイメージセンサパッケージ２００の受光面の反対面には放熱部材３００が接合されている。なお、イメージセンサパッケージ２００は、特許請求の範囲に記載の半導体素子の一例である。
　ガラス基板１００は、ガラスを材料とする基板である。このガラス基板１００としては、シリコン（Ｓｉ）と線膨張係数（ＣＴＥ：Coefficient of Thermal Expansion）の近い材料が用いられる。具体的には、Ｅａｇｌｅ―ＸＧ、ＥＮ―Ａ１等の無アルカリガラスや、ＰＹＲＥＸ（登録商標）等のホウケイ酸ガラス等を利用することができる。なお、シリコンの線膨張係数は３ｐｐｍ／℃であり、上述の材料を用いたガラス基板１００の線膨張係数は３乃至４ｐｐｍ／℃程度である。
　放熱部材３００は、ガラス基板１００において発生した熱を放熱するものである。この放熱部材３００としては、ＣＩＣ（Cupper-Inver-Cupper）やＣＭＣ（Cu-Mo-Cu）等のクラッド材を用いられる。このクラッド材を用いることにより、シリコンとの線膨張係数の差を小さくすることができる。ここで、銅（Ｃｕ）の線膨張係数は１６ｐｐｍ／℃、インバー（Inver）の線膨張係数は１．２ｐｐｍ／℃、モリブデン（Mo）の線膨張係数は５．１ｐｐｍ／℃である。クラッド材としての線膨張係数は８乃至１３ｐｐｍ／℃程度である。したがって、放熱のために銅板（線膨張係数１６ｐｐｍ／℃）などを用いるよりも有利であることが分かる。
　すなわち、ガラス基板１００とイメージセンサパッケージ２００との間、および、放熱部材３００とイメージセンサパッケージ２００と間の線膨張係数の差を小さくして、線膨張係数差に起因する反りやアオリを抑制することができる。
　ガラス基板１００の上下面から異なる開口面積のザグリがつながることにより貫通孔が形成され、貫通孔の周囲に段差部が形成されている。この例では、段差部の開口部の側面はテーパー状に形成されている。撮像素子および処理回路等からなるイメージセンサパッケージ２００は、例えばＷＬＰ（Wafer Level Package）で形成された後、個片化され、受光部とは反対面のガラス基板１００の段差部と当接されてマウントされる。
　ガラスのザグリ加工は底面の平坦度が数μｍ以下であり、ガラス表面と段差部の高さばらつきも十数μｍ以下と小さいため、初期的な形状ばらつきによる反りやアオリも低減することができる。
　イメージセンサパッケージ２００の受光面にはパッドが形成され、ガラス基板１００の表面に配線層１４０として形成された一部であるパッドとボンディングワイヤ２１０によってボンディングされている。
　イメージセンサパッケージ２００の受光面側には受光部を取り囲むようにダム材２３０が形成され、ダム材２３０の外周部からザグリ側面に亘って遮光樹脂２２０によってポッティングされている。なお、遮光樹脂２２０は、特許請求の範囲に記載の遮光樹脂２２０の一例である。
　ガラス基板１００の表面には、イメージセンサパッケージ２００を保護するためにリッド４００が被せられている。リッド４００には遮光膜４１０がパターニングされており、受光部に入射する光を制限している。
　さらに、ガラス基板１００の表面にはリッド４００を覆うようにレンズ構造体５００が被せられ、光が集光される。このレンズ構造体５００によって集光された光は、イメージセンサパッケージ２００の受光面に入射される。
　同図において、ｔ１はガラス基板１００の表面側のザグリの深さであり、ｔ２はガラス基板１００の裏面のザグリの深さである。すなわち、ｔ１はガラス基板１００の表面から段差部までの距離を表している。ここで、ｔ１はイメージセンサパッケージ２００の厚さと実質的に同じとすることが好ましい。これにより、ガラス基板１００側のパッドとイメージセンサパッケージ２００側のパッドとの高さが実質的に同じとなり、ボンディングワイヤ２１０のループ高さを低くすることができ、ボンディングワイヤ２１０とリッド４００との干渉を低減することができる。
　このように、本技術の第１の実施の形態によれば、ガラス基板１００の貫通孔の外周に設けた段差部にイメージセンサパッケージ２００を接合することにより、線膨張係数差に起因する基準面および受光面の反りやアオリを低減して、安定した実装構造を確保することができる。また、実装部品をガラス基板１００に内包することができるため、半導体装置を低背化することができる。
　［第１の変形例］
　図２は、本技術の第１の実施の形態における半導体装置の第１の変形例を示す断面図である。
　上述の第１の実施の形態では、イメージセンサパッケージ２００の受光面のパッドとガラス基板１００の表面の配線層１４０との間をボンディングワイヤ２１０によって電気的に接続していた。これに対し、この第１の変形例では、ガラス基板１００における段差部とガラス基板１００の裏面とをつなぐ貫通電極１６０を設けて、この貫通電極１６０を利用して電気的接続を行う。これにより、イメージセンサパッケージ２００の裏面から電極を取り出して受光面側でボンディングワイヤ２１０を形成する必要がなくなるため、ボンディングワイヤ２１０とリッド４００との間の干渉を解消することができる。
　［第２の変形例］
　図３は、本技術の第１の実施の形態における半導体装置の第２の変形例を示す断面図である。
　上述の第１の実施の形態では、放熱部材３００としてクラッド材を用いていた。これに対し、この第２の変形例では、可撓性を有する放熱シートであるグラファイトシートを放熱部材３１０として用いる。放熱部材３１０が可撓性を有することにより、ガラス基板１００の裏面側のザグリ形状に追従して接合させることができ、イメージセンサパッケージ２００の裏面とガラス基板１００の裏面とを連続して覆うことができる。これにより、イメージセンサパッケージ２００から生じた熱をガラス基板１００の裏面全体に広げることができ、放熱性を向上させることができる。
　ここで、ガラス基板１００の裏面のザグリの深さｔ２は、小さいほど段差が小さくなるため、放熱部材３１０としてのグラファイトシートが追従しやすくなる。ただし、ｔ２が小さいとイメージセンサパッケージ２００を接合するガラス基板１００の段差部の剛性が小さくなるため、割れが生じやすくなる。したがって、ガラス基板１００の段差部の剛性と放熱部材３１０としてのグラファイトシートの段差追従性とのバランスをとって、ｔ２を設定する必要がある。
　＜２．第２の実施の形態＞
　［実装構造］
　図４は、本技術の第２の実施の形態における半導体装置の一例を示す断面図である。
　この第２の実施の形態では、ガラス基板１００の段差部が２段になっている。この構造において、ガラス基板１００の表面からみて最も深い１段目の段差部にイメージセンサパッケージ２００を当接させて接合させる。また、２段目の段差部においてボンディングワイヤ２１０により電気的に接続する。
　ここで、ガラス基板１００の表面側のザグリの深さｔ１は、ボンディングワイヤ２１０のループ高さ以上とすることが好ましい。これにより、上述の第１の実施の形態と同様に、ボンディングワイヤ２１０とリッド４００の干渉を回避することができる。
　また、ガラス基板１００の裏面のザグリの深さｔ２は、イメージセンサパッケージ２００の厚さと実質的に同じとすることが好ましい。これにより、ガラス基板１００側のパッド面とイメージセンサパッケージ２００側のパッド面とが同一の高さとなり、ボンディングワイヤ２１０のループ高さを低くすることができる。
　［製造方法］
　図５は、本技術の第２の実施の形態における半導体装置の製造方法の一例を示す図である。
　まず、ガラス基板１００が基材として用意され、貫通ビア１１０が形成され、貫通ビア１１０の内側にメッキが施された後に、その内部に金属が埋め込まれて貫通電極１２０が形成される。そして、同図におけるａに示すように、ガラス基板１００の両面に配線層１４０が形成される。
　次に、同図におけるｂに示すように、ガラス基板１００の１段目の段差部を形成する位置を除く部分にレジスト１５１をパターニングして保護し、開口した部分にウェットエッチングをかける。これにより、同図におけるｃに示すように、１段目の段差部１９１が形成される。なお、段差部１９１は、特許請求の範囲に記載の第２の段差部の一例である。
　次に、同図におけるｄに示すように、ガラス基板１００の２段目の段差部および貫通孔を形成する位置を除く部分にレジスト１５２および１５３をパターニングして保護し、開口した部分にウェットエッチングをかける。これにより、同図におけるｅに示すように、２段目の段差部１９２および貫通孔１９３が形成される。なお、段差部１９２は、特許請求の範囲に記載の第１の段差部の一例である。
　なお、このようなエッチング工程としては、例えば、ガラス基板１００を水平方向に搬送しながらエッチング液を噴射することにより、エッチング処理を容易に行うことが考えられる。
　このように、本技術の第２の実施の形態では、ガラス基板１００の段差部を２段にして、深い段差部にイメージセンサパッケージ２００を接合して、浅い段差部においてボンディングワイヤ２１０を形成する。これにより、ボンディングワイヤ２１０とリッド４００の干渉を回避することができる。
　＜３．第３の実施の形態＞
　［実装構造］
　図６は、本技術の第３の実施の形態における半導体装置の一例を示す断面図である。
　上述の第１の実施の形態では、イメージセンサパッケージ２００は受光部とは反対側の面においてガラス基板１００と接合されていたが、この第３の実施の形態では、イメージセンサパッケージ２００は受光面においてガラス基板１００と接合される。そのために、イメージセンサパッケージ２００の受光面の受光部外周に余白を設け、その余白部と段差部とを接合する。
　受光部の外周にはダム材２３０が形成され、ダム材２３０と余白部の間には電気接続用のパッドが形成されており、ガラス基板１００の表面に形成されたパッドとボンディングワイヤ２１０との間により電気的に接続される。
　ガラス基板１００の裏面のザグリの深さｔ２とイメージセンサパッケージ２００の厚さとは実質的に同じであり、ガラス基板１００の裏面とイメージセンサパッケージ２００の裏面とは実質的に同一平面上に位置している。放熱部材３２０は、ガラス基板１００の裏面およびイメージセンサパッケージ２００の裏面の双方と接合されている。これにより放熱部材３２０の面積を広く確保することができるため、放熱性を向上させることができる。また、この構造によりガラス基板１００の表面から受光面までの距離を長く確保することができるため、レンズの焦点距離を長くすることができる。
　このように、本技術の第３の実施の形態によれば、ガラス基板１００の裏面とイメージセンサパッケージ２００の裏面とを実質的に同一平面上に配置することにより、放熱部材３２０の面積を広く確保して、放熱性を向上させることができる。
　＜４．第４の実施の形態＞
　［実装構造］
　図７は、本技術の第４の実施の形態における半導体装置の一例を示す断面図である。
　上述の第１の実施の形態では、ウェットエッチングを前提としていたため、段差部の開口部の側面がテーパー状に形成されていた。これに対し、この第４の実施の形態では、ガラス基板１００のザグリ加工過程において、レーザー照射とウェット加工とを用いることにより、垂直に加工する。
　すなわち、レーザーを照射することによって厚さ方向にガラスを改質し、改質した箇所を起点にウェットエッチングすることにより、垂直加工を実現することができる。この場合、ウェットエッチングを短時間で済ませることができるため、テーパーが抑制され、平面方向の小型化を実現することができる。
　このように、本技術の第４の実施の形態によれば、ガラス基板１００のザグリ加工過程において、レーザー照射とウェット加工とを用いることにより、段差部の側面がテーパー状になることを抑制し、平面方向に小型化することができる。
　＜５．第５の実施の形態＞
　［実装構造］
　図８は、本技術の第５の実施の形態における半導体装置の一例を示す断面図である。
　上述の第１の実施の形態では、１つのガラス基板１００に対してサグリ加工を行うことにより、貫通孔を形成することを想定していた。これに対し、この第５の実施の形態では、２枚以上の貫通孔のサイズの異なるガラス基板１０１および１０２を貼り合わせて、段差部を形成する。
　貫通孔を形成する過程においては、ウェット加工、レーザー照射とウェット加工、機械加工、サンドブラスト等を用いることができる。特に、板材であることにより研磨を利用することが可能なため、平坦性を高く製造することができる。したがって、上述の第４の実施の形態と同様に、段差部の側面を垂直に形成することができる。これにより、テーパーが抑制されるため、平面方向の小型化を実現することができる。
　このように、本技術の第５の実施の形態によれば、２枚以上の貫通孔のサイズの異なるガラス基板１０１および１０２を貼り合わせることにより、段差部の側面がテーパー状になることを抑制し、平面方向に小型化することができる。
　＜６．第６の実施の形態＞
　［実装構造］
　図９は、本技術の第６の実施の形態における半導体装置の一例を示す断面図である。
　上述の第１の実施の形態では、１つのイメージセンサパッケージ２００を搭載することを想定していた。これに対し、この第６の実施の形態では、２以上のイメージセンサパッケージ２００を実装する。これにより、撮像装置として複眼化を図る。すなわち、複数の撮像装置１１および１２を一体化した実装構造を実現する。
　この複眼化により実装面積が大きくなっても、ガラス基板１００を用いていることにより、初期的な反りやアオリ、および、線膨張係数差による反りやアオリを低減することができる。
　［製造方法］
　図１０乃至１２は、本技術の第６の実施の形態における半導体装置の製造方法の一例を示す図である。
　まず、同図におけるａに示すように、ガラス基板１００が基材として用意される。そして、同図におけるｂに示すように、貫通ビア１１０が形成される。同図におけるｃに示すように貫通ビア１１０の内側に銅などのメッキ１２１が施された後に、同図におけるｄに示すようにその内部に銅などの金属１３１が埋め込まれて貫通電極１２０が形成される。そして、同図におけるｅに示すように、ガラス基板１００の両面に配線層１４０が形成される。
　次に、同図におけるｆに示すように、ガラス基板１００の貫通孔を形成する位置を除く部分にレジスト１５０をパターニングして保護し、開口した部分にウェットエッチングをかける。このとき、段差部を形成するために、ガラス基板１００の両面には異なる大きさのレジスト１５０が形成される。ウェットエッチングの後、レジスト１５０が除去され、同図におけるｇに示すような断面構造となる。
　次に、同図におけるｈに示すように、ガラス基板１００の段差部にイメージセンサパッケージ２００が当接されて接合される。そして、同図におけるｉに示すように、イメージセンサパッケージ２００の受光面の反対面に放熱部材３００が接合される。同図におけるｊに示すように、ガラス基板１００の配線層１４０のパッドとイメージセンサパッケージ２００との間に、ボンディングワイヤ２１０によるボンディングが形成される。
　次に、同図におけるｋに示すように、イメージセンサパッケージ２００の受光面側にリッド４００が形成される。そして、同図におけるｌに示すように、リッド４００を覆うようにレンズ構造体５００が形成される。
　なお、この製造方法は、上述の他の実施の形態においても同様に適用することができる。また、この例では、第６の実施の形態のように複眼化した実装構造を想定しているため、ダイシング前にリッド４００およびレンズ構造体５００を搭載した例を示しているが、これらはダイシング後に搭載するようにしてもよい。
　このように、本技術の第６の実施の形態によれば、ガラス基板１００を用いることにより、２以上のイメージセンサパッケージ２００を実装しながら、初期的な反りおよびアオリ、線膨張係数差による反りおよびアオリを低減することができる。
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
　なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
　なお、本技術は以下のような構成もとることができる。
（１）表裏面を貫通する貫通孔および前記貫通孔の外周に段差部を備えるガラス基板と、
　前記段差部に接合された半導体素子と
を具備する半導体装置。
（２）前記ガラス基板は、その表面に配線層を備える
前記（１）に記載の半導体装置。
（３）前記半導体素子は、その表面が前記配線層と実質的に同一平面上になる位置に配置される
前記（２）に記載の半導体装置。
（４）前記段差部は、前記貫通孔の外周に設けられた第１の段差部と、前記第１の段差部の外周に設けられた第２の段差部とを備え、
　前記半導体素子は、前記第１の段差部に接合される
前記（１）に記載の半導体装置。
（５）前記ガラス基板は、その表面および前記第２の段差部の各々に配線層を備える
前記（４）に記載の半導体装置。
（６）前記半導体素子は、その表面が前記第２の段差部の底面の配線層と実質的に同一平面上になる位置に配置される
前記（５）に記載の半導体装置。
（７）前記半導体素子は、撮像素子である
前記（１）から（６）のいずれかに記載の半導体装置。
（８）前記半導体素子は、前記撮像素子の受光部とは反対側の面において前記ガラス基板と接合される
前記（７）に記載の半導体装置。
（９）前記半導体素子は、前記撮像素子の受光部の外周において前記ガラス基板と接合される
前記（７）に記載の半導体装置。
（１０）前記半導体素子と接合する放熱部材をさらに具備する
前記（１）から（９）のいずれかに記載の半導体装置。
（１１）前記放熱部材は、前記ガラス基板にさらに接合される
前記（１０）に記載の半導体装置。
（１２）前記放熱部材は、可撓性の放熱シートである
前記（１０）または（１１）に記載の半導体装置。
（１３）前記放熱部材は、クラッド材である
前記（１０）に記載の半導体装置。
（１４）前記ガラス基板は、前記貫通孔における開口部の側面がテーパー状である
前記（１）から（１３）のいずれかに記載の半導体装置。
（１５）前記ガラス基板は、前記貫通孔における開口部の側面が前記ガラス基板の表面に対し略垂直である
前記（１）から（１３）のいずれかに記載の半導体装置。
（１６）前記ガラス基板は、互いに接合された少なくとも２つの基材を備える
前記（１）から（１５）のいずれかに記載の半導体装置。
（１７）前記ガラス基板の前記貫通孔における開口部の側面を覆う遮光性を有する樹脂をさらに具備する前記（１）から（１６）のいずれかに記載の半導体装置。
（１８）複数のレンズが積層されたレンズ構造体をさらに具備し、
　前記撮像素子は、前記複数のレンズによって集光された光が入射される
前記（７）に記載の半導体装置。
（１９）前記ガラス基板は、前記貫通孔を複数備え、
　前記複数の貫通孔の各々の前記段差部に接合される前記半導体素子を複数備える
前記（１）から（１８）のいずれかに記載の半導体装置。
　１１、１２　撮像装置
　１００～１０２　ガラス基板
　１１０　貫通ビア
　１２０　貫通電極
　１２１　メッキ
　１３１　金属
　１４０　配線層
　１５０～１５２　レジスト
　１６０　貫通電極
　１９１、１９２　段差部
　１９３　貫通孔
　２００　イメージセンサパッケージ
　２１０　ボンディングワイヤ
　２２０　遮光樹脂
　２３０　ダム材
　３００、３１０、３２０　放熱部材
　４００　リッド
　４１０　遮光膜
　５００　レンズ構造体

Claims (19)

  1. 　表裏面を貫通する貫通孔および前記貫通孔の外周に段差部を備えるガラス基板と、
    　前記段差部に接合された半導体素子と
    を具備する半導体装置。
  2. 　前記ガラス基板は、その表面に配線層を備える
    請求項１記載の半導体装置。
  3. 　前記半導体素子は、その表面が前記配線層と実質的に同一平面上になる位置に配置される
    請求項２記載の半導体装置。
  4. 　前記段差部は、前記貫通孔の外周に設けられた第１の段差部と、前記第１の段差部の外周に設けられた第２の段差部とを備え、
    　前記半導体素子は、前記第１の段差部に接合される
    請求項１記載の半導体装置。
  5. 　前記ガラス基板は、その表面および前記第２の段差部の各々に配線層を備える
    請求項４記載の半導体装置。
  6. 　前記半導体素子は、その表面が前記第２の段差部の底面の配線層と実質的に同一平面上になる位置に配置される
    請求項５記載の半導体装置。
  7. 　前記半導体素子は、撮像素子である
    請求項１記載の半導体装置。
  8. 　前記半導体素子は、前記撮像素子の受光部とは反対側の面において前記ガラス基板と接合される
    請求項７記載の半導体装置。
  9. 　前記半導体素子は、前記撮像素子の受光部の外周において前記ガラス基板と接合される
    請求項７記載の半導体装置。
  10. 　前記半導体素子と接合する放熱部材をさらに具備する
    請求項１記載の半導体装置。
  11. 　前記放熱部材は、前記ガラス基板にさらに接合される
    請求項１０記載の半導体装置。
  12. 　前記放熱部材は、可撓性の放熱シートである
    請求項１０記載の半導体装置。
  13. 　前記放熱部材は、クラッド材である
    請求項１０記載の半導体装置。
  14. 　前記ガラス基板は、前記貫通孔における開口部の側面がテーパー状である
    請求項１記載の半導体装置。
  15. 　前記ガラス基板は、前記貫通孔における開口部の側面が前記ガラス基板の表面に対し略垂直である
    請求項１記載の半導体装置。
  16. 　前記ガラス基板は、互いに接合された少なくとも２つの基材を備える
    請求項１記載の半導体装置。
  17. 　前記ガラス基板の前記貫通孔における開口部の側面を覆う遮光性を有する樹脂をさらに具備する請求項１記載の半導体装置。
  18. 　複数のレンズが積層されたレンズ構造体をさらに具備し、
    　前記撮像素子は、前記複数のレンズによって集光された光が入射される
    請求項７記載の半導体装置。
  19. 　前記ガラス基板は、前記貫通孔を複数備え、
    　前記複数の貫通孔の各々の前記段差部に接合される前記半導体素子を複数備える
    請求項１記載の半導体装置。
PCT/JP2020/000408 2019-03-12 2020-01-09 半導体装置 Ceased WO2020183881A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021505540A JP7449920B2 (ja) 2019-03-12 2020-01-09 半導体装置
CN202080018337.9A CN113519058B (zh) 2019-03-12 2020-01-09 半导体装置
US17/434,937 US12074185B2 (en) 2019-03-12 2020-01-09 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019045052 2019-03-12
JP2019-045052 2019-03-12

Publications (1)

Publication Number Publication Date
WO2020183881A1 true WO2020183881A1 (ja) 2020-09-17

Family

ID=72427431

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/000408 Ceased WO2020183881A1 (ja) 2019-03-12 2020-01-09 半導体装置

Country Status (4)

Country Link
US (1) US12074185B2 (ja)
JP (1) JP7449920B2 (ja)
CN (1) CN113519058B (ja)
WO (1) WO2020183881A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023049489A (ja) * 2021-09-29 2023-04-10 富士フイルム株式会社 ポリマーフィルム、積層体及び高速通信用基板
WO2023058413A1 (ja) * 2021-10-07 2023-04-13 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器
WO2025105035A1 (ja) * 2023-11-13 2025-05-22 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、半導体装置、および、半導体パッケージの製造方法
WO2025115947A1 (ja) * 2023-11-28 2025-06-05 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、電子機器、製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12341116B2 (en) * 2021-01-06 2025-06-24 Huawei Technologies Co., Ltd. Chip package structure, preparation method, and electronic device
KR20230053241A (ko) * 2021-10-14 2023-04-21 삼성전기주식회사 이미지 센서 모듈 및 이를 포함하는 카메라 모듈

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165671A (ja) * 2002-11-14 2004-06-10 Agilent Technol Inc 半導体パッケージング構造
JP2014216394A (ja) * 2013-04-23 2014-11-17 株式会社ニコン 固体撮像装置及び電子カメラ
JP2015015529A (ja) * 2013-07-03 2015-01-22 株式会社ニコン 撮像ユニット及び撮像装置
JP2017040723A (ja) * 2015-08-18 2017-02-23 株式会社フジクラ 車載用カメラ
JP2018532352A (ja) * 2015-08-04 2018-11-01 ニンボー サニー オプテック カンパニー，リミテッド マルチレンズカメラモジュール結合スタンド、マルチレンズカメラモジュール、およびその利用
WO2019044172A1 (ja) * 2017-08-29 2019-03-07 ソニーセミコンダクタソリューションズ株式会社 撮像装置、および、撮像装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673354B1 (ko) * 2004-06-18 2007-01-24 주식회사 네패스 반도체 촬상소자 패키지 및 그 제조방법
JP4304163B2 (ja) 2005-03-09 2009-07-29 パナソニック株式会社 撮像モジュールおよびその製造方法
JP5037450B2 (ja) * 2008-08-08 2012-09-26 シャープ株式会社 表示素子・電子素子モジュールおよび電子情報機器
KR101175970B1 (ko) * 2009-08-28 2012-08-22 가부시키가이샤 알박 배선층, 반도체 장치, 액정 표시 장치
JP2013085095A (ja) 2011-10-07 2013-05-09 Fujifilm Corp 撮像デバイス
JP5964858B2 (ja) 2011-11-30 2016-08-03 京セラ株式会社 撮像素子収納用パッケージおよび撮像装置
JP6308007B2 (ja) 2013-07-16 2018-04-11 ソニー株式会社 配線基板および配線基板の製造方法
JP6416269B2 (ja) * 2014-08-26 2018-10-31 シャープ株式会社 カメラモジュール
US10763286B2 (en) * 2015-07-23 2020-09-01 Sony Corporation Semiconductor device, manufacturing method thereof, and electronic apparatus
TWI604258B (zh) 2015-08-04 2017-11-01 Ningbo Sunny Opotech Co Ltd Multi-camera module assembly bracket and multi-lens camera module and their application
JP6191728B2 (ja) * 2015-08-10 2017-09-06 大日本印刷株式会社 イメージセンサモジュール
US9748293B1 (en) * 2016-08-02 2017-08-29 Omnivision Technologies, Inc. Image sensor packages with folded cover-glass sealing interface

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165671A (ja) * 2002-11-14 2004-06-10 Agilent Technol Inc 半導体パッケージング構造
JP2014216394A (ja) * 2013-04-23 2014-11-17 株式会社ニコン 固体撮像装置及び電子カメラ
JP2015015529A (ja) * 2013-07-03 2015-01-22 株式会社ニコン 撮像ユニット及び撮像装置
JP2018532352A (ja) * 2015-08-04 2018-11-01 ニンボー サニー オプテック カンパニー，リミテッド マルチレンズカメラモジュール結合スタンド、マルチレンズカメラモジュール、およびその利用
JP2017040723A (ja) * 2015-08-18 2017-02-23 株式会社フジクラ 車載用カメラ
WO2019044172A1 (ja) * 2017-08-29 2019-03-07 ソニーセミコンダクタソリューションズ株式会社 撮像装置、および、撮像装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023049489A (ja) * 2021-09-29 2023-04-10 富士フイルム株式会社 ポリマーフィルム、積層体及び高速通信用基板
JP7812631B2 (ja) 2021-09-29 2026-02-10 富士フイルム株式会社 ポリマーフィルム、積層体及び高速通信用基板
WO2023058413A1 (ja) * 2021-10-07 2023-04-13 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器
WO2025105035A1 (ja) * 2023-11-13 2025-05-22 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、半導体装置、および、半導体パッケージの製造方法
WO2025115947A1 (ja) * 2023-11-28 2025-06-05 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、電子機器、製造方法

Also Published As

Publication number Publication date
CN113519058A (zh) 2021-10-19
CN113519058B (zh) 2025-06-10
US20220149099A1 (en) 2022-05-12
US12074185B2 (en) 2024-08-27
JP7449920B2 (ja) 2024-03-14
JPWO2020183881A1 (ja) 2020-09-17

Similar Documents

Publication Publication Date Title
JP7449920B2 (ja) 半導体装置
JP6597729B2 (ja) 撮像ユニットおよび撮像装置
JP5175620B2 (ja) 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
US7265916B2 (en) Module for optical devices, and manufacturing method of module for optical devices
JP4483896B2 (ja) 半導体装置及びその製造方法
CN102376731B (zh) 图像拾取模块和照相机
CN104576570B (zh) 电子部件、电子装置以及用于制造电子部件的方法
JP2013004534A (ja) 半導体パッケージ
CN102386192B (zh) 制造光学传感器的方法、光学传感器和包括其的照相机
JP6067262B2 (ja) 半導体装置およびその製造方法、ならびにカメラ
TWI380381B (ja)
CN104037182A (zh) 半导体装置、制造方法和电子设备
CN101569178A (zh) 固态成像设备及其制造方法
US9484372B2 (en) Substrate for embedding imaging device and method for manufacturing same, and imaging apparatus
WO2023162713A1 (ja) 半導体装置、電子機器および半導体装置の製造方法
JP2007129164A (ja) 光学装置用モジュール、光学装置用モジュールの製造方法、及び、構造体
US10763293B2 (en) Image sensing chip package and image sensing chip packaging method
US20050168845A1 (en) Optical device
KR101232886B1 (ko) 재배선용 기판을 이용한 반도체 패키지 및 그 제조 방법
CN1979882B (zh) 固态成像装置及其制造方法以及照相机模块
US20120052612A1 (en) Method of manufacturing optical sensor
JP2018142680A (ja) 電子部品、電子機器及び電子部品の製造方法
JP2013218252A (ja) カメラ装置、及び測距装置
JP2015159449A (ja) 半導体装置及び電子カメラ
JP2010161784A (ja) カメラモジュールの組み立て方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20770125

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021505540

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20770125

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 202080018337.9

Country of ref document: CN