WO2020179171A1

WO2020179171A1 - 半導体装置

Info

Publication number: WO2020179171A1
Application number: PCT/JP2019/048467
Authority: WO
Inventors: 成瀬峰信; 荒城浩義
Original assignee: Aisin AW Co Ltd
Current assignee: Aisin AW Co Ltd
Priority date: 2019-03-05
Filing date: 2019-12-11
Publication date: 2020-09-10
Anticipated expiration: 2021-09-05
Also published as: JP7173278B2; CN113519052B; US11848251B2; CN113519052A; JPWO2020179171A1; US20220028755A1

Abstract

半導体装置（１）は、半導体モジュール（２０）とファン装置（３０）とを備える。半導体モジュール（２０）は、モジュール基板（２１）と、モジュール基板（２１）に実装された第１素子（２２）及びそれよりも発熱量が小さくかつ耐熱性が低い第２素子（２３ａ）とを備える。ファン装置（３０）の駆動によって形成される空気流（Ｆ）の流れ方向において、ファン装置（３０）が第１素子（２２）及び第２素子（２３ａ）よりも下流側に配置され、かつ、第１素子（２２）が第２素子（２３ａ）よりも下流側に配置されている。

Description

半導体装置

　本発明は、半導体装置に関する。

　半導体モジュールを備えた半導体装置が利用されている。ＳｏＣ（System on a Chip）やＳｉＰ（System in a Package）等のシステムＬＳＩを中核とした半導体モジュールでは、そこに備えられるプロセッサ等の素子は動作に伴って発熱するため、空冷等によって冷却する必要がある。このため、半導体装置には、駆動によって気流を生じさせるためのファン装置が備えられる場合がある。

　半導体モジュールとファン装置とを備えた半導体装置の一例が、特開２０１８－１１３４０２号公報（特許文献１）に開示されている。特許文献１の半導体装置では、ファン４２が空気を吸引することで、筐体２０の内部に空気流が形成される。基板５０に実装された発熱デバイス５２及びその他のデバイス５３は、空気流の流れ方向において、発熱デバイス５２が上流側に位置し、その他のデバイス５３が下流側に位置するように配置されている（特許文献１の図１１を参照）。

特開２０１８－１１３４０２号公報

　しかし、特許文献１の半導体装置の構成では、発熱デバイス５２との熱交換によって熱せられた空気流がその他のデバイス５３に供給されることになる。このため、例えばその他のデバイスの耐熱性が比較的低いような場合には、発熱デバイス５２との間隔を広く確保しなければならず装置の大型化の要因となる。逆に大型化を回避しようとすれば、耐熱性の高い高価な素子を採用しなければならず高コスト化の要因となる。

　そこで、半導体モジュールとファン装置とを備えた半導体装置において、大型化及び高コスト化を回避しつつ、モジュール基板に実装された各素子を適切に冷却できるようにすることが望まれる。

　本開示に係る半導体装置は、
　半導体モジュールと、ファン装置と、を備えた半導体装置であって、
　前記半導体モジュールは、モジュール基板と、前記モジュール基板の一方の素子配置面に実装された第１素子及び第２素子と、を備え、
　前記第２素子は、前記第１素子よりも発熱量が小さくかつ耐熱性が低い素子であり、
　前記ファン装置の駆動によって形成される空気流の流れ方向において、前記ファン装置が前記第１素子及び前記第２素子よりも下流側に配置され、かつ、前記第１素子が前記第２素子よりも下流側に配置されている。

　この構成によれば、相対的に発熱量が大きい第１素子が第２素子よりも下流側に配置されるので、ファン装置の駆動によって形成される空気流が第１素子との熱交換によって熱せられても、第２素子に与える影響は少ない。よって、第２素子として、耐熱性があまり高くない安価な素子を採用したり、第２素子を第１素子に近づけて配置したりすることができる。また、相対的に発熱量が小さい第２素子を冷却しただけの空気流が第１素子に供給されるので、第１素子の冷却性能も確保することができる。従って、半導体モジュールとファン装置とを備えた半導体装置において、大型化及び高コスト化を回避しつつ、モジュール基板に実装された各素子を適切に冷却することができる。

　本開示に係る技術のさらなる特徴と利点は、図面を参照して記述する以下の例示的かつ非限定的な実施形態の説明によってより明確になるであろう。

第１実施形態の半導体装置の斜視図半導体装置の平面図半導体装置の断面図半導体装置の斜視図第２実施形態の半導体装置の斜視図半導体装置の断面図

〔第１実施形態〕
　半導体装置の第１実施形態について、図面を参照して説明する。本実施形態においては、この半導体装置が、例えば車両に搭載されて、車載情報機器を制御するＥＣＵ（Electronic Control Unit）として構成される形態を例として説明するが、当然ながら半導体装置の用途は、これに限定されるものではない。

　図１に示すように、半導体装置１は、主基板１０と、半導体モジュール２０と、ファン装置３０とを備えている。また、半導体装置１は、ヒートシンク４０をさらに備えている（図２及び図３を参照）。図３及び図４に示すように、これらは、筐体５０の内部に収容されている。筐体５０は、直方体状に形成されていると好適である。なお、図４は、筐体５０の内部を視認しやすいように、蓋部を取り外した状態での斜視図としている。

　主基板１０は、例えばマザーボードである。主基板１０の一方の面である第１面１０ａには、少なくとも半導体モジュール２０が実装されている。また、主基板１０の第１面１０ａには、主電源ＩＣ１１と、回路１２とが実装されている。主電源ＩＣ１１は、複数種の電力を生成可能な電源機能ブロックを有して構成されている。回路１２は、半導体モジュール２０に備えられるシステムＬＳＩ２２と接続されている。

　半導体モジュール２０は、モジュール基板２１と、システムＬＳＩ２２と、メモリ２３と、モジュール電源ＩＣ２４とを備えている。モジュール基板２１は、主基板１０よりも小型に形成されている。モジュール基板２１の一方の面である第１面２１ａに、システムＬＳＩ２２と、メモリ２３と、モジュール電源ＩＣ２４とが実装されている。また、半導体モジュール２０は、メモリ２３として、第１メモリ２３ａと第２メモリ２３ｂとを備えており、これらの第１メモリ２３ａ及び第２メモリ２３ｂは、いずれもモジュール基板２１の第１面２１ａに実装されている。

　なお、システムＬＳＩ２２は、動作に伴って発熱することが予定されており、その分、耐熱性が高い。一方、システムＬＳＩ２２の動作時に当該システムＬＳＩ２２と協働するだけのメモリ２３（第１メモリ２３ａ及び第２メモリ２３ｂ）は、システムＬＳＩ２２よりも発熱量が小さく、耐熱性も低い。本実施形態では、システムＬＳＩ２２が「第１素子」に相当し、第１メモリ２３ａが「第２素子」に相当し、第２メモリ２３ｂが「第３素子」に相当する。また、システムＬＳＩ２２、第１メモリ２３ａ、及び第２メモリ２３ｂが共通に実装される第１面２１ａが、「素子載置面」に相当する。

　システムＬＳＩ２２は、各種の演算処理を行うプロセッサである。本実施形態では、図２に示すように、システムＬＳＩ２２としてＳｏＣ（System on a Chip）が用いられている。但し、このような構成に限定されることなく、システムＬＳＩ２２として、ＳｉＰ（System in a Package）を用いても良い。

　また、メモリ２３（第１メモリ２３ａ及び第２メモリ２３ｂ）として、２つのＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）が用いられている。ＳＤＲＡＭは、例えば、ＤＤＲ３（Double Data Rate3）ＳＤＲＡＭ、ＤＤＲ４（Double Data Rate4）ＳＤＲＡＭ等であると好適である。但し、このような構成に限定されることなく、メモリ２３として、フラッシュメモリやＳＲＡＭ（Static RAM）等を用いても良い。

　モジュール電源ＩＣ２４は、少なくとも１つの電力を生成可能な電源機能ブロックを有して構成されている。

　図３に示すように、システムＬＳＩ２２、第１メモリ２３ａ、及び第２メモリ２３ｂは、モジュール基板２１の第１面２１ａに規則的に配置された半球状のチップ端子２６を介して、モジュール基板２１の第１面２１ａに実装されている。すなわち、半導体モジュール２０は、プロセッサであるシステムＬＳＩ２２と、当該システムＬＳＩ２２と協働するメモリ２３（第１メモリ２３ａ，第２メモリ２３ｂ）と、をモジュール基板２１上に備えたマルチチップモジュールとして構成されている。

　半導体モジュール２０は、主基板１０の第１面１０ａとモジュール基板２１におけるシステムＬＳＩ２２等が載置された面とは反対側の面である第２面２１ｂとの間に規則的に配置された半球状のモジュール端子２７を介して、主基板１０の第１面１０ａに実装されている。

　ヒートシンク４０は、システムＬＳＩ２２、第１メモリ２３ａ、及び第２メモリ２３ｂを覆うように形成されている。本実施形態では、図２に示すように、ヒートシンク４０は、モジュール基板２１と同程度の大きさ（やや小さい程度の大きさ）に形成されている。
ヒートシンク４０は、システムＬＳＩ２２、第１メモリ２３ａ、及び第２メモリ２３ｂに対して、モジュール基板２１側とは反対側に配置されている。そして、ヒートシンク４０は、システムＬＳＩ２２におけるチップ端子２６が設けられた側とは反対側で、システムＬＳＩ２２と接する状態に配置されている。ヒートシンク４０は、システムＬＳＩ２２側に向かって突出する隆起部４１を備えており、この隆起部４１の突出端面とシステムＬＳＩ２２とが接している。

　なお、ヒートシンク４０は、第１メモリ２３ａ及び第２メモリ２３ｂには接していない。すなわち、ヒートシンク４０は、第１メモリ２３ａ及び第２メモリ２３ｂに対して上下方向（モジュール基板２１に直交する方向）に隙間を隔てた状態に配置されている。ヒートシンク４０におけるシステムＬＳＩ２２及びメモリ２３の側とは反対側の面には、複数のフィンが設けられていると好適である。

　ファン装置３０は、筐体５０内の空気を当該筐体５０の外部に排出するための排気装置である。ファン装置３０は、例えばファンモータ等によって回転駆動され、筐体５０内の空気を外部に排出する排気ファンで構成されている。図３及び図４に示すように、筐体５０には、外部の空気を筐体５０内に取り込むための吸気口５２も設けられている。本実施形態では、筐体５０は、半導体モジュール２０及びヒートシンク４０を取り囲む周壁部５１を有しており、この周壁部５１に吸気口５２が設けられている。なお、本実施形態のように筐体５０が直方体状に形成される場合には、周壁部５１における、半導体モジュール２０を挟んで対向する部分に、吸気口５２とファン装置３０とが分かれて設けられると好適である。言い換えれば、吸気口５２は、周壁部５１のうち、ファン装置３０が設置された壁部に対して半導体モジュール２０を挟んで対向する壁部に設けられると好適である。

　図１及び図２に示すように、ファン装置３０は、主基板１０における半導体モジュール２０の設置領域に対応する位置に配置されている。ファン装置３０は、排気ファンの回転軸心が半導体モジュール２０の設置領域を通る位置関係となるように配置されている。
このようにすることで、ファン装置３０の駆動によって吸気口５２から筐体５０内に流入し、筐体５０内に形成される空気流Ｆは、図２に示すように、半導体モジュール２０及びヒートシンク４０を縦断するものとなる。

　さらに、吸気口５２及びファン装置３０は、半導体モジュール２０の中で、システムＬＳＩ２２が配置されている側の位置に設けられている。また、吸気口５２は半導体モジュール２０の中で第１メモリ２３ａに近い位置に設けられ、ファン装置３０は半導体モジュール２０の中でシステムＬＳＩ２２に近い位置に設けられている。このようにすることで、ファン装置３０の駆動によって形成される空気流Ｆを、発熱量が多いシステムＬＳＩ２２の周辺に誘導しやすくなる。よって、システムＬＳＩ２２を効率的に冷却することができる。

　図２及び図３に示すように、筐体５０内の空気を外部に排出するファン装置３０は、当然ながら、空気流Ｆの流れ方向において、システムＬＳＩ２２及び第１メモリ２３ａよりも下流側に配置されている。本実施形態では、システムＬＳＩ２２は、空気流Ｆの流れ方向において、第１メモリ２３ａよりも下流側（ファン装置３０側）に配置されている。相対的に発熱量が大きいシステムＬＳＩ２２が第１メモリ２３ａよりも下流側に配置されているので、空気流ＦがシステムＬＳＩ２２によって熱せられても、第１メモリ２３ａに与える影響は少ない。よって、第１メモリ２３ａとして、耐熱性があまり高くない安価な素子を採用することができ、低コスト化を図ることができる。

　図２に示すように、第２メモリ２３ｂは、システムＬＳＩ２２に対して、空気流Ｆの流れ方向に直交する方向に並んで配置されている。ここで、「空気流Ｆの流れ方向に直交する方向に並んで配置」とは、それぞれ所定範囲を占める大きさのシステムＬＳＩ２２と第２メモリ２３ｂとが、全体として、空気流Ｆの流れ方向における同程度の位置において空気流Ｆの通路を挟んで配置されることを意味する。従って、図２に示す例のようにシステムＬＳＩ２２よりも第２メモリ２３ｂが、若干、ファン装置３０側に寄って配置されていても良いし、その逆であっても良い。

　システムＬＳＩ２２よりも上流側に配置される第１メモリ２３ａは、システムＬＳＩ２２に対して横に並んで配置される第２メモリ２３ｂよりも、システムＬＳＩ２２の熱の影響が及びにくい。そこで、本実施形態では、システムＬＳＩ２２と第１メモリ２３ａとの間の配置間隔Ｄ１が、システムＬＳＩ２２と第２メモリ２３ｂとの間の配置間隔Ｄ２よりも狭く設定されている（Ｄ１＜Ｄ２）。つまり、システムＬＳＩ２２の熱の影響が相対的に及びにくい第１メモリ２３ａを、第２メモリ２３ｂに比べてシステムＬＳＩ２２に対してより近づけて配置している。これにより、半導体モジュール２０、ひいては半導体装置１の全体の小型化を図ることができる。

　なお、システムＬＳＩ２２と第２メモリ２３ｂとの間の配置間隔Ｄ２を相対的に広くすることで、これらの間の領域に、アンダーフィル（例えばエポキシ樹脂等の液状硬化性樹脂）を充填するためのノズルの差込口を設けることができる。このノズル差込口は、システムＬＳＩ２２に係るチップ端子２６への充填と、第２メモリ２３ｂに係るチップ端子２６への充填とを兼用するものであると好適である。

　図３に示すように、ファン装置３０の駆動によって形成される空気流Ｆは、ヒートシンク４０よりも上方を通る流れと、下方を通る流れとに分かれる。ヒートシンク４０よりも上方を通る空気流Ｆは、これを遮るものが存在せず、或いは存在してもヒートシンク４０の複数のフィンだけであるため、ファン装置３０に向かって直線状に延びる流れとなる（図２における破線矢印の右側部分）。一方、ヒートシンク４０よりも下方を通る空気流Ｆの一部は、第１メモリ２３ａとヒートシンク４０との間の隙間を通って流れた後、第１メモリ２３ａ及びヒートシンク４０の隆起部４１に流れを遮られるため、当該隆起部４１を迂回してファン装置３０に向かう、平面視クランク状の流れとなる（図２における破線矢印の左側部分）。

〔第２実施形態〕
　半導体装置の第２実施形態について、図面を参照して説明する。本実施形態の半導体装置１は、筐体５０におけるファン装置３０の設置位置が第１実施形態とは異なっている。以下、本実施形態の半導体装置１について、主に第１実施形態との相違点について説明する。なお、特に明記しない点に関しては、第１実施形態と同様であり、同一の符号を付して詳細な説明は省略する。

　図５に示すように、本実施形態の筐体５０も、半導体モジュール２０及びヒートシンク４０を取り囲む周壁部５１を有している。なお、図５では、周壁部５１の上部開口を覆う蓋部５３も表示している。本実施形態の半導体装置１では、周壁部５１に吸気口５２が設けられているとともに、蓋部５３にファン装置３０が設けられている。吸気口５２は、周壁部５１のうち、半導体モジュール２０の中で第１メモリ２３ａに近い位置に設けられている。ファン装置３０は、図６に示すように、蓋部５３のうち、システムＬＳＩ２２の上方（平面視でシステムＬＳＩ２２と重なる部分を有する位置）に設けられている。

　このような構成では、図６に示すように、ファン装置３０の駆動によって形成される空気流Ｆは、ヒートシンク４０に沿って流れた後、上方へと屈曲してファン装置３０へと向かう、側面視略Ｌ字状の流れとなる。

〔その他の実施形態〕
（１）上記の実施形態では、半導体モジュール２０が、メモリ２３として第１メモリ２３ａ及び第２メモリ２３ｂの両方を備えている構成を例として説明した。しかし、そのような構成に限定されることなく、例えばメモリ２３として第１メモリ２３ａだけが備えられて第２メモリ２３ｂが備えられなくても良い。

（２）上記の実施形態では、システムＬＳＩ２２と第１メモリ２３ａとの間の配置間隔Ｄ１が、システムＬＳＩ２２と第２メモリ２３ｂとの間の配置間隔Ｄ２よりも狭く設定されている構成を例として説明した。しかし、そのような構成に限定されることなく、例えばシステムＬＳＩ２２と第１メモリ２３ａとの間の配置間隔Ｄ１とシステムＬＳＩ２２と第２メモリ２３ｂとの間の配置間隔Ｄ２とが等しく設定されても良い。或いは、他の条件次第では、システムＬＳＩ２２と第１メモリ２３ａとの間の配置間隔Ｄ１が、システムＬＳＩ２２と第２メモリ２３ｂとの間の配置間隔Ｄ２よりも広く設定されても良い。

（３）上記の実施形態では、半導体モジュール２０が、システムＬＳＩ２２と、当該システムＬＳＩ２２と協働するメモリ２３とを備えたマルチチップモジュールである構成を例として説明した。しかし、そのような構成に限定されることなく、例えば半導体モジュール２０が、システムＬＳＩ２２を備えたシングルチップモジュールと、メモリ２３を備えたシングルチップモジュールとを組み合わせて構成されても良い。

（４）上記の実施形態では、半導体装置１が、システムＬＳＩ２２と接するとともにメモリ２３とは接しない状態に配置されたヒートシンク４０を備える構成を例として説明した。しかし、そのような構成に限定されることなく、例えばヒートシンク４０が、システムＬＳＩ２２とメモリ２３との両方に接する状態に配置されていても良い。或いは、半導体装置１がヒートシンク４０を備えない構成であっても良い。

（５）上述した各実施形態（上記の実施形態及びその他の実施形態を含む；以下同様）で開示される構成は、矛盾が生じない限り、他の実施形態で開示される構成と組み合わせて適用することも可能である。その他の構成に関しても、本明細書において開示された実施形態は全ての点で例示であって、本開示の趣旨を逸脱しない範囲内で適宜改変することが可能である。

〔実施形態の概要〕
　以上をまとめると、本開示に係る半導体装置は、好適には、以下の各構成を備える。

　半導体モジュール（２０）と、ファン装置（３０）と、を備えた半導体装置（１）であって、
　前記半導体モジュール（２０）は、モジュール基板（２１）と、前記モジュール基板（２１）の一方の素子配置面（２１ａ）に実装された第１素子（２２）及び第２素子（２３ａ）と、を備え、
　前記第２素子（２３ａ）は、前記第１素子（２２）よりも発熱量が小さくかつ耐熱性が低い素子であり、
　前記ファン装置（３０）の駆動によって形成される空気流（Ｆ）の流れ方向において、前記ファン装置（３０）が前記第１素子（２２）及び前記第２素子（２３ａ）よりも下流側に配置され、かつ、前記第１素子（２２）が前記第２素子（２３ａ）よりも下流側に配置されている。

　この構成によれば、相対的に発熱量が大きい第１素子（２２）が第２素子（２３ａ）よりも下流側に配置されるので、ファン装置（３０）の駆動によって形成される空気流（Ｆ）が第１素子（２２）との熱交換によって熱せられても、第２素子（２３ａ）に与える影響は少ない。よって、第２素子（２３ａ）として、耐熱性があまり高くない安価な素子を採用したり、第２素子（２３ａ）を第１素子（２２）に近づけて配置したりすることができる。また、相対的に発熱量が小さい第２素子（２３ａ）を冷却しただけの空気流（Ｆ）が第１素子（２２）に供給されるので、第１素子（２２）の冷却性能も確保することができる。従って、半導体モジュール（２０）とファン装置（３０）とを備えた半導体装置（１）において、大型化及び高コスト化を回避しつつ、モジュール基板（２１）に実装された各素子を適切に冷却することができる。

　一態様として、
　前記半導体モジュール（２０）は、前記第１素子（２２）よりも発熱量が小さくかつ耐熱性が低い第３素子（２３ｂ）を、前記素子配置面（２１ａ）に実装された状態でさらに備え、
　前記第３素子（２３ｂ）は、前記第１素子（２２）に対して、前記空気流（Ｆ）の流れ方向に直交する方向に並んで配置され、
　前記第１素子（２２）と前記第２素子（２３ａ）との間の配置間隔（Ｄ１）が、前記第１素子（２２）と前記第３素子（２３ｂ）との間の配置間隔（Ｄ２）よりも狭く設定されていることが好ましい。

　第１素子（２２）に対して空気流（Ｆ）の流れ方向に直交する方向に並んで配置される第３素子（２３ｂ）よりも、第１素子（２２）に対して空気流（Ｆ）の流れ方向における上流側に配置される第２素子（２３ａ）に対しての方が、第１素子（２２）からの熱が伝わりにくい。そこで、上記の構成のように、第１素子（２２）と第２素子（２３ａ）との間の配置間隔（Ｄ１）を第１素子（２２）と第３素子（２３ｂ）との間の配置間隔（Ｄ２）よりも狭くすることで、半導体装置（１）の大型化を適切に抑制することができる。

　一態様として、
　前記第１素子（２２）と接する状態に配置されたヒートシンク（４０）をさらに備えることが好ましい。

　この構成によれば、第１素子（２２）の動作に伴って生じる熱を、迅速にヒートシンク（４０）へと拡散させることができる。そして、空気流（Ｆ）とヒートシンク（４０）との熱交換によって、第１素子（２２）をより適切に冷却することができる。

　一態様として、
　前記半導体モジュール（２０）は、前記第１素子（２２）としてのプロセッサと、前記プロセッサと協働する前記第２素子（２３ａ）としてのメモリと、を前記モジュール基板（２１）上に備えたマルチチップモジュールであることが好ましい。

　この構成によれば、マルチチップモジュールで構成される半導体モジュール（２０）を小型化することができる。よって、半導体装置（１）の小型化を図ることができる。

　一態様として、
　前記半導体モジュール（２０）を収容する筐体（５０）と、前記筐体（５０）に設けられた吸気口（５２）と、をさらに備え、
　前記筐体（５０）は、前記半導体モジュール（２０）を取り囲む周壁部（５１）を有し、
　前記周壁部（５１）における、前記第１素子（２２）及び前記第２素子（２３ａ）を挟んで対向する部分に、前記吸気口（５２）と前記ファン装置（３０）とが分かれて設けられていることが好ましい。

　この構成によれば、吸気口（５２）からファン装置（３０）へと向かう空気流（Ｆ）を適切に半導体モジュール（２０）へと向かわせることができる。よって、第１素子（２２）及び第２素子（２３ａ）を適切に冷却することができる。

　一態様として、
　前記半導体モジュール（２０）を収容する筐体（５０）と、前記筐体（５０）に設けられた吸気口（５２）と、をさらに備え、
　前記筐体（５０）は、前記半導体モジュール（２０）を取り囲む周壁部（５１）と、前記周壁部（５１）の上部開口を覆う蓋部（５３）と、を有し、
　前記周壁部（５１）に前記吸気口（５２）が設けられているとともに、前記蓋部（５３）に前記ファン装置（３０）が設けられていることが好ましい。

　この構成によれば、例えばファン装置（３０）を蓋部（５３）における半導体モジュール（２０）の上方に設けることで、吸気口（５２）からファン装置（３０）へと向かう空気流（Ｆ）を適切に半導体モジュール（２０）へと向かわせることができる。よって、第１素子（２２）及び第２素子（２３ａ）を適切に冷却することができる。

　本開示に係る半導体装置は、上述した各効果のうち、少なくとも１つを奏することができれば良い。

１　　　　半導体装置
２０　　　半導体モジュール
２１　　　モジュール基板
２１ａ　　第１面（素子載置面）
２２　　　システムＬＳＩ（第１素子）
２３ａ　　第１メモリ（第２素子）
２３ｂ　　第２メモリ（第３素子）
３０　　　ファン装置
４０　　　ヒートシンク
５０　　　筐体
５１　　　周壁部
５２　　　吸気口
５３　　　蓋部
Ｆ　　　　空気流

Claims

　半導体モジュールと、ファン装置と、を備えた半導体装置であって、
　前記半導体モジュールは、モジュール基板と、前記モジュール基板の一方の素子配置面に実装された第１素子及び第２素子と、を備え、
　前記第２素子は、前記第１素子よりも発熱量が小さくかつ耐熱性が低い素子であり、
　前記ファン装置の駆動によって形成される空気流の流れ方向において、前記ファン装置が前記第１素子及び前記第２素子よりも下流側に配置され、かつ、前記第１素子が前記第２素子よりも下流側に配置されている、半導体装置。
　前記半導体モジュールは、前記第１素子よりも発熱量が小さくかつ耐熱性が低い第３素子を、前記素子配置面に実装された状態でさらに備え、
　前記第３素子は、前記第１素子に対して、前記空気流の流れ方向に直交する方向に並んで配置され、
　前記第１素子と前記第２素子との間の配置間隔が、前記第１素子と前記第３素子との間の配置間隔よりも狭く設定されている、請求項１に記載の半導体装置。
　前記第１素子と接する状態に配置されたヒートシンクをさらに備える、請求項１又は２に記載の半導体装置。
　前記半導体モジュールは、前記第１素子としてのプロセッサと、前記プロセッサと協働する前記第２素子としてのメモリと、を前記モジュール基板上に備えたマルチチップモジュールである、請求項１から３のいずれか一項に記載の半導体装置。
　前記半導体モジュールを収容する筐体と、前記筐体に設けられた吸気口と、をさらに備え、
　前記筐体は、前記半導体モジュールを取り囲む周壁部を有し、
　前記周壁部における、前記第１素子及び前記第２素子を挟んで対向する部分に、前記吸気口と前記ファン装置とが分かれて設けられている、請求項１から４のいずれか一項に記載の半導体装置。
　前記半導体モジュールを収容する筐体と、前記筐体に設けられた吸気口と、をさらに備え、
　前記筐体は、前記半導体モジュールを取り囲む周壁部と、前記周壁部の上部開口を覆う蓋部と、を有し、
　前記周壁部に前記吸気口が設けられているとともに、前記蓋部に前記ファン装置が設けられている、請求項１から４のいずれか一項に記載の半導体装置。