WO2020179171A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- WO2020179171A1 WO2020179171A1 PCT/JP2019/048467 JP2019048467W WO2020179171A1 WO 2020179171 A1 WO2020179171 A1 WO 2020179171A1 JP 2019048467 W JP2019048467 W JP 2019048467W WO 2020179171 A1 WO2020179171 A1 WO 2020179171A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- module
- memory
- semiconductor
- semiconductor module
- semiconductor device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
- H05K7/20009—Modifications to facilitate cooling, ventilating, or heating using a gaseous coolant in electronic enclosures
- H05K7/20136—Forced ventilation, e.g. by fans
- H05K7/20154—Heat dissipaters coupled to components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
- H05K7/20009—Modifications to facilitate cooling, ventilating, or heating using a gaseous coolant in electronic enclosures
- H05K7/20136—Forced ventilation, e.g. by fans
- H05K7/20145—Means for directing air flow, e.g. ducts, deflectors, plenum or guides
Definitions
- the present invention relates to a semiconductor device.
- a semiconductor device equipped with a semiconductor module is used.
- a semiconductor module whose core is a system LSI such as SoC (System on a Chip) or SiP (System in a Package)
- the elements such as the processor provided therein generate heat during operation, so it is necessary to cool it by air cooling or the like.
- the semiconductor device may be provided with a fan device for generating an air flow by driving.
- Patent Document 1 An example of a semiconductor device including a semiconductor module and a fan device is disclosed in JP2018-113402A (Patent Document 1).
- the fan 42 sucks air to form an air flow inside the housing 20.
- the heat generating device 52 and the other device 53 mounted on the substrate 50 are arranged such that the heat generating device 52 is located on the upstream side and the other device 53 is located on the downstream side in the flow direction of the air flow ( (See FIG. 11 of Patent Document 1).
- a semiconductor device comprising a semiconductor module and a fan device
- the semiconductor module includes a module substrate and a first element and a second element mounted on one element arrangement surface of the module substrate.
- the second element is an element that generates less heat and has lower heat resistance than the first element,
- the fan device In the flow direction of the air flow formed by driving the fan device, the fan device is arranged on the downstream side of the first element and the second element, and the first element is located on the downstream side of the second element. It is located on the downstream side.
- the first element which generates a relatively large amount of heat
- the second element it is possible to adopt an inexpensive element having not so high heat resistance or to dispose the second element close to the first element.
- the cooling performance of the first element can be ensured. Therefore, in a semiconductor device including a semiconductor module and a fan device, each element mounted on the module substrate can be appropriately cooled while avoiding an increase in size and cost.
- a first embodiment of a semiconductor device will be described with reference to the drawings.
- this semiconductor device for example, a form in which this semiconductor device is mounted on a vehicle and configured as an ECU (Electronic Control Unit) for controlling an in-vehicle information device will be described as an example, but of course, the use of the semiconductor device is described. It is not limited to this.
- ECU Electronic Control Unit
- the semiconductor device 1 includes a main board 10, a semiconductor module 20, and a fan device 30. Further, the semiconductor device 1 further includes a heat sink 40 (see FIGS. 2 and 3). As shown in FIGS. 3 and 4, these are housed inside the housing 50. It is preferable that the housing 50 is formed in a rectangular parallelepiped shape. Note that FIG. 4 is a perspective view with the lid removed so that the inside of the housing 50 can be easily viewed.
- the main board 10 is, for example, a motherboard. At least the semiconductor module 20 is mounted on the first surface 10a, which is one surface of the main substrate 10. A main power supply IC 11 and a circuit 12 are mounted on the first surface 10a of the main board 10. The main power supply IC 11 is configured to have a power supply function block capable of generating a plurality of types of electric power. The circuit 12 is connected to the system LSI 22 provided in the semiconductor module 20.
- the semiconductor module 20 includes a module substrate 21, a system LSI 22, a memory 23, and a module power supply IC 24.
- the module substrate 21 is formed to be smaller than the main substrate 10.
- the system LSI 22, the memory 23, and the module power supply IC 24 are mounted on the first surface 21 a, which is one surface of the module substrate 21.
- the semiconductor module 20 also includes a first memory 23a and a second memory 23b as the memory 23.
- the first memory 23a and the second memory 23b are both located on the first surface 21a of the module substrate 21. It is implemented.
- the system LSI 22 is expected to generate heat as it operates, and its heat resistance is correspondingly high.
- the memory 23 (first memory 23a and second memory 23b) that only cooperates with the system LSI 22 during operation of the system LSI 22 has a smaller heat generation amount and lower heat resistance than the system LSI 22.
- the system LSI 22 corresponds to the "first element”
- the first memory 23a corresponds to the "second element”
- the second memory 23b corresponds to the "third element”.
- the first surface 21a on which the system LSI 22, the first memory 23a, and the second memory 23b are commonly mounted corresponds to the "element mounting surface".
- the system LSI 22 is a processor that performs various arithmetic processes.
- a SoC System on a Chip
- SiP System in Package
- the SDRAM is preferably, for example, DDR3 (Double Data Rate 3) SDRAM, DDR4 (Double Data Rate 4) SDRAM, or the like.
- the memory 23 is not limited to such a configuration, and may be a flash memory, an SRAM (Static RAM), or the like.
- the module power supply IC 24 is configured to have at least one power supply function block capable of generating electric power.
- the system LSI 22, the first memory 23a, and the second memory 23b are connected to the module board 21 via hemispherical chip terminals 26 regularly arranged on the first surface 21a of the module board 21. It is mounted on the first surface 21a of the above. That is, the semiconductor module 20 is configured as a multi-chip module including a system LSI 22 which is a processor and a memory 23 (first memory 23a, second memory 23b) that cooperates with the system LSI 22 on a module substrate 21. ing.
- the semiconductor module 20 is a hemisphere regularly arranged between the first surface 10a of the main substrate 10 and the second surface 21b of the module substrate 21 which is a surface opposite to the surface on which the system LSI 22 and the like are placed. It is mounted on the first surface 10 a of the main board 10 via the module terminals 27 in the shape of a circle.
- the heat sink 40 is formed so as to cover the system LSI 22, the first memory 23a, and the second memory 23b.
- the heat sink 40 is formed to have the same size (slightly smaller size) as the module substrate 21.
- the heat sink 40 is arranged on the side opposite to the module board 21 side with respect to the system LSI 22, the first memory 23a, and the second memory 23b.
- the heat sink 40 is arranged in a state of being in contact with the system LSI 22 on the side opposite to the side where the chip terminal 26 is provided in the system LSI 22.
- the heat sink 40 includes a raised portion 41 that protrudes toward the system LSI 22 side, and the protruding end surface of the raised portion 41 is in contact with the system LSI 22.
- the heat sink 40 is not in contact with the first memory 23a and the second memory 23b. That is, the heat sink 40 is arranged with a gap in the vertical direction (direction orthogonal to the module substrate 21) with respect to the first memory 23a and the second memory 23b. It is preferable that a plurality of fins be provided on the surface of the heat sink 40 opposite to the side of the system LSI 22 and the memory 23.
- the fan device 30 is an exhaust device for discharging the air in the housing 50 to the outside of the housing 50.
- the fan device 30 is configured to be an exhaust fan that is rotationally driven by, for example, a fan motor or the like and discharges the air inside the housing 50 to the outside.
- the housing 50 is also provided with an intake port 52 for taking in outside air into the housing 50.
- the housing 50 has a peripheral wall portion 51 that surrounds the semiconductor module 20 and the heat sink 40, and an intake port 52 is provided in the peripheral wall portion 51.
- the intake port 52 and the fan device 30 are separately provided at the portions of the peripheral wall portion 51 that face each other with the semiconductor module 20 interposed therebetween. Is preferable. In other words, it is preferable that the intake port 52 be provided on the wall portion of the peripheral wall portion 51 that faces the wall portion on which the fan device 30 is installed with the semiconductor module 20 interposed therebetween.
- the fan device 30 is arranged at a position corresponding to the installation area of the semiconductor module 20 on the main board 10.
- the fan device 30 is arranged so that the rotation axis of the exhaust fan passes through the installation area of the semiconductor module 20.
- the air flow F that flows into the housing 50 from the intake port 52 by the drive of the fan device 30 and is formed in the housing 50 is the semiconductor module 20 and the heat sink, as shown in FIG. 40 will be cut vertically.
- the intake port 52 and the fan device 30 are provided in the semiconductor module 20 at the side where the system LSI 22 is arranged.
- the intake port 52 is provided in the semiconductor module 20 at a position close to the first memory 23a
- the fan device 30 is provided in the semiconductor module 20 at a position close to the system LSI 22.
- the fan device 30 that discharges the air inside the housing 50 to the outside is, of course, arranged downstream of the system LSI 22 and the first memory 23a in the flow direction of the air flow F.
- the system LSI 22 is arranged on the downstream side (fan device 30 side) of the first memory 23a in the flow direction of the airflow F. Since the system LSI 22 having a relatively large heat generation amount is arranged on the downstream side of the first memory 23a, even if the airflow F is heated by the system LSI 22, the influence on the first memory 23a is small. Therefore, as the first memory 23a, an inexpensive element having not so high heat resistance can be adopted, and the cost can be reduced.
- the second memory 23b is arranged side by side in the direction orthogonal to the flow direction of the airflow F with respect to the system LSI 22.
- “arranged side by side in a direction orthogonal to the flow direction of the air flow F” means that the system LSI 22 and the second memory 23b each having a size occupying a predetermined range in the flow direction of the air flow F as a whole. This means that they are arranged at the same position with the passage of the airflow F interposed therebetween. Therefore, as in the example shown in FIG. 2, the second memory 23b may be arranged slightly closer to the fan device 30 side than the system LSI 22, and vice versa.
- the first memory 23a arranged on the upstream side of the system LSI 22 is less affected by the heat of the system LSI 22 than the second memory 23b arranged side by side with respect to the system LSI 22. Therefore, in the present embodiment, the arrangement interval D1 between the system LSI 22 and the first memory 23a is set to be narrower than the arrangement interval D2 between the system LSI 22 and the second memory 23b (D1 ⁇ D2). That is, the first memory 23a, which is relatively less affected by the heat of the system LSI 22, is arranged closer to the system LSI 22 than the second memory 23b. This makes it possible to reduce the size of the semiconductor module 20 and the semiconductor device 1 as a whole.
- the nozzle insertion port serves both to fill the chip terminal 26 related to the system LSI 22 and to fill the chip terminal 26 related to the second memory 23b.
- the air flow F formed by driving the fan device 30 is divided into a flow passing above the heat sink 40 and a flow passing below the heat sink 40.
- the air flow F passing above the heat sink 40 does not have anything to block it, or even if there is only a plurality of fins of the heat sink 40, it becomes a flow that extends linearly toward the fan device 30. (The part on the right side of the dashed arrow in FIG. 2).
- a part of the air flow F passing below the heat sink 40 flows through the gap between the first memory 23 a and the heat sink 40 and then flows to the raised portions 41 of the first memory 23 a and the heat sink 40. Since it is blocked, the flow becomes a crank-like flow in a plan view, bypassing the raised portion 41 and heading for the fan device 30 (the left side portion of the dashed arrow in FIG. 2 ).
- a second embodiment of the semiconductor device will be described with reference to the drawings.
- the semiconductor device 1 of the present embodiment is different from the first embodiment in the installation position of the fan device 30 in the housing 50.
- the semiconductor device 1 of this embodiment will be described below mainly with respect to the differences from the first embodiment.
- the points not particularly specified are the same as those in the first embodiment, and the same reference numerals are given and detailed description thereof will be omitted.
- the housing 50 of this embodiment also has a peripheral wall portion 51 that surrounds the semiconductor module 20 and the heat sink 40.
- FIG. 5 also shows a lid portion 53 that covers the upper opening of the peripheral wall portion 51.
- the peripheral wall portion 51 is provided with the intake port 52
- the lid portion 53 is provided with the fan device 30.
- the intake port 52 is provided in the peripheral wall portion 51 at a position near the first memory 23a in the semiconductor module 20.
- the fan device 30 is provided above the system LSI 22 (a position having a portion overlapping the system LSI 22 in a plan view) in the lid portion 53.
- the air flow F formed by driving the fan device 30 flows along the heat sink 40 and then bends upward toward the fan device 30.
- the flow is approximately L-shaped.
- the configuration in which the semiconductor module 20 includes both the first memory 23a and the second memory 23b as the memory 23 has been described as an example.
- the first memory 23a may be provided as the memory 23, and the second memory 23b may not be provided.
- the arrangement interval D1 between the system LSI 22 and the first memory 23a is set narrower than the arrangement interval D2 between the system LSI 22 and the second memory 23b. explained. However, without being limited to such a configuration, for example, even if the arrangement interval D1 between the system LSI 22 and the first memory 23a and the arrangement interval D2 between the system LSI 22 and the second memory 23b are set to be equal. good. Alternatively, depending on other conditions, the arrangement interval D1 between the system LSI 22 and the first memory 23a may be set wider than the arrangement interval D2 between the system LSI 22 and the second memory 23b.
- the semiconductor module 20 has been described as an example of a configuration that is a multi-chip module including the system LSI 22 and the memory 23 that cooperates with the system LSI 22.
- the semiconductor module 20 may be configured by combining a single chip module including the system LSI 22 and a single chip module including the memory 23.
- the semiconductor device 1 has been described as an example of the configuration including the heat sink 40 arranged in contact with the system LSI 22 and not in contact with the memory 23.
- the heat sink 40 may be arranged so as to be in contact with both the system LSI 22 and the memory 23.
- the semiconductor device 1 may not have the heat sink 40.
- the semiconductor device preferably includes the following configurations.
- a semiconductor device (1) comprising a semiconductor module (20) and a fan device (30), comprising:
- the semiconductor module (20) includes a module board (21) and a first element (22) and a second element (23a) mounted on one element placement surface (21a) of the module board (21).
- the second element (23a) is an element that generates less heat and has lower heat resistance than the first element (22)
- the fan device (30) is arranged downstream of the first element (22) and the second element (23a) in the flow direction of the airflow (F) formed by driving the fan device (30).
- the first element (22) is arranged downstream of the second element (23a).
- the first element (22) having a relatively large calorific value is arranged on the downstream side of the second element (23a), the air flow formed by driving the fan device (30) ( Even if F) is heated by heat exchange with the first element (22), the influence on the second element (23a) is small. Therefore, as the second element (23a), an inexpensive element having not so high heat resistance can be adopted, or the second element (23a) can be arranged close to the first element (22). Further, since the air flow (F) obtained by cooling the second element (23a) having a relatively small calorific value is supplied to the first element (22), the cooling performance of the first element (22) is also ensured. be able to. Therefore, in the semiconductor device (1) including the semiconductor module (20) and the fan device (30), each element mounted on the module substrate (21) is appropriately cooled while avoiding an increase in size and cost. can do.
- the semiconductor module (20) further includes a third element (23b) having a smaller amount of heat generation and lower heat resistance than the first element (22) mounted on the element placement surface (21a).
- the third element (23b) is arranged side by side in the direction orthogonal to the flow direction of the airflow (F) with respect to the first element (22),
- An arrangement interval (D1) between the first element (22) and the second element (23a) is an arrangement interval (D2) between the first element (22) and the third element (23b). It is preferable that the width is set narrower than that.
- the air flow (F) with respect to the first element (22) is more than that of the third element (23b) arranged side by side in the direction orthogonal to the flow direction of the air flow (F) with respect to the first element (22).
- the heat from the first element (22) is less likely to be transferred to the second element (23a) arranged on the upstream side in the flow direction of. Therefore, as in the above configuration, the arrangement interval (D1) between the first element (22) and the second element (23a) is set to the arrangement distance between the first element (22) and the third element (23b).
- the heat generated by the operation of the first element (22) can be quickly diffused to the heat sink (40). Then, the first element (22) can be cooled more appropriately by heat exchange between the airflow (F) and the heat sink (40).
- the semiconductor module (20) includes a processor as the first element (22) and a memory as the second element (23a) cooperating with the processor on the module substrate (21). It is preferably a chip module.
- the semiconductor module (20) including the multi-chip module can be downsized. Therefore, the semiconductor device (1) can be miniaturized.
- the housing (50) has a peripheral wall portion (51) surrounding the semiconductor module (20),
- the intake port (52) and the fan device (30) are separately provided in portions of the peripheral wall portion (51) that face each other with the first element (22) and the second element (23a) interposed therebetween.
- the air flow (F) from the intake port (52) toward the fan device (30) can be appropriately directed to the semiconductor module (20). Therefore, the first element (22) and the second element (23a) can be appropriately cooled.
- a housing (50) for accommodating the semiconductor module (20) and an intake port (52) provided in the housing (50) are further provided.
- the housing (50) has a peripheral wall portion (51) that surrounds the semiconductor module (20) and a lid portion (53) that covers the upper opening of the peripheral wall portion (51). It is preferable that the peripheral wall portion (51) is provided with the intake port (52) and the lid portion (53) is provided with the fan device (30).
- the fan device (30) above the semiconductor module (20) in the lid portion (53), the air flow (F) flowing from the intake port (52) toward the fan device (30). Can be appropriately directed to the semiconductor module (20). Therefore, the first element (22) and the second element (23a) can be appropriately cooled.
- the semiconductor device according to the present disclosure only needs to be able to exhibit at least one of the above effects.
- semiconductor device 20 semiconductor module 21 module substrate 21a 1st surface (element mounting surface) 22 System LSI (first element) 23a First memory (second element) 23b Second memory (third element) 30 fan device 40 heat sink 50 housing 51 peripheral wall portion 52 intake port 53 lid portion F air flow
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Thermal Sciences (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Abstract
半導体装置(1)は、半導体モジュール(20)とファン装置(30)とを備える。半導体モジュール(20)は、モジュール基板(21)と、モジュール基板(21)に実装された第1素子(22)及びそれよりも発熱量が小さくかつ耐熱性が低い第2素子(23a)とを備える。ファン装置(30)の駆動によって形成される空気流(F)の流れ方向において、ファン装置(30)が第1素子(22)及び第2素子(23a)よりも下流側に配置され、かつ、第1素子(22)が第2素子(23a)よりも下流側に配置されている。
Description
本発明は、半導体装置に関する。
半導体モジュールを備えた半導体装置が利用されている。SoC(System on a Chip)やSiP(System in a Package)等のシステムLSIを中核とした半導体モジュールでは、そこに備えられるプロセッサ等の素子は動作に伴って発熱するため、空冷等によって冷却する必要がある。このため、半導体装置には、駆動によって気流を生じさせるためのファン装置が備えられる場合がある。
半導体モジュールとファン装置とを備えた半導体装置の一例が、特開2018-113402号公報(特許文献1)に開示されている。特許文献1の半導体装置では、ファン42が空気を吸引することで、筐体20の内部に空気流が形成される。基板50に実装された発熱デバイス52及びその他のデバイス53は、空気流の流れ方向において、発熱デバイス52が上流側に位置し、その他のデバイス53が下流側に位置するように配置されている(特許文献1の図11を参照)。
しかし、特許文献1の半導体装置の構成では、発熱デバイス52との熱交換によって熱せられた空気流がその他のデバイス53に供給されることになる。このため、例えばその他のデバイスの耐熱性が比較的低いような場合には、発熱デバイス52との間隔を広く確保しなければならず装置の大型化の要因となる。逆に大型化を回避しようとすれば、耐熱性の高い高価な素子を採用しなければならず高コスト化の要因となる。
そこで、半導体モジュールとファン装置とを備えた半導体装置において、大型化及び高コスト化を回避しつつ、モジュール基板に実装された各素子を適切に冷却できるようにすることが望まれる。
本開示に係る半導体装置は、
半導体モジュールと、ファン装置と、を備えた半導体装置であって、
前記半導体モジュールは、モジュール基板と、前記モジュール基板の一方の素子配置面に実装された第1素子及び第2素子と、を備え、
前記第2素子は、前記第1素子よりも発熱量が小さくかつ耐熱性が低い素子であり、
前記ファン装置の駆動によって形成される空気流の流れ方向において、前記ファン装置が前記第1素子及び前記第2素子よりも下流側に配置され、かつ、前記第1素子が前記第2素子よりも下流側に配置されている。
半導体モジュールと、ファン装置と、を備えた半導体装置であって、
前記半導体モジュールは、モジュール基板と、前記モジュール基板の一方の素子配置面に実装された第1素子及び第2素子と、を備え、
前記第2素子は、前記第1素子よりも発熱量が小さくかつ耐熱性が低い素子であり、
前記ファン装置の駆動によって形成される空気流の流れ方向において、前記ファン装置が前記第1素子及び前記第2素子よりも下流側に配置され、かつ、前記第1素子が前記第2素子よりも下流側に配置されている。
この構成によれば、相対的に発熱量が大きい第1素子が第2素子よりも下流側に配置されるので、ファン装置の駆動によって形成される空気流が第1素子との熱交換によって熱せられても、第2素子に与える影響は少ない。よって、第2素子として、耐熱性があまり高くない安価な素子を採用したり、第2素子を第1素子に近づけて配置したりすることができる。また、相対的に発熱量が小さい第2素子を冷却しただけの空気流が第1素子に供給されるので、第1素子の冷却性能も確保することができる。従って、半導体モジュールとファン装置とを備えた半導体装置において、大型化及び高コスト化を回避しつつ、モジュール基板に実装された各素子を適切に冷却することができる。
本開示に係る技術のさらなる特徴と利点は、図面を参照して記述する以下の例示的かつ非限定的な実施形態の説明によってより明確になるであろう。
〔第1実施形態〕
半導体装置の第1実施形態について、図面を参照して説明する。本実施形態においては、この半導体装置が、例えば車両に搭載されて、車載情報機器を制御するECU(Electronic Control Unit)として構成される形態を例として説明するが、当然ながら半導体装置の用途は、これに限定されるものではない。
半導体装置の第1実施形態について、図面を参照して説明する。本実施形態においては、この半導体装置が、例えば車両に搭載されて、車載情報機器を制御するECU(Electronic Control Unit)として構成される形態を例として説明するが、当然ながら半導体装置の用途は、これに限定されるものではない。
図1に示すように、半導体装置1は、主基板10と、半導体モジュール20と、ファン装置30とを備えている。また、半導体装置1は、ヒートシンク40をさらに備えている(図2及び図3を参照)。図3及び図4に示すように、これらは、筐体50の内部に収容されている。筐体50は、直方体状に形成されていると好適である。なお、図4は、筐体50の内部を視認しやすいように、蓋部を取り外した状態での斜視図としている。
主基板10は、例えばマザーボードである。主基板10の一方の面である第1面10aには、少なくとも半導体モジュール20が実装されている。また、主基板10の第1面10aには、主電源IC11と、回路12とが実装されている。主電源IC11は、複数種の電力を生成可能な電源機能ブロックを有して構成されている。回路12は、半導体モジュール20に備えられるシステムLSI22と接続されている。
半導体モジュール20は、モジュール基板21と、システムLSI22と、メモリ23と、モジュール電源IC24とを備えている。モジュール基板21は、主基板10よりも小型に形成されている。モジュール基板21の一方の面である第1面21aに、システムLSI22と、メモリ23と、モジュール電源IC24とが実装されている。また、半導体モジュール20は、メモリ23として、第1メモリ23aと第2メモリ23bとを備えており、これらの第1メモリ23a及び第2メモリ23bは、いずれもモジュール基板21の第1面21aに実装されている。
なお、システムLSI22は、動作に伴って発熱することが予定されており、その分、耐熱性が高い。一方、システムLSI22の動作時に当該システムLSI22と協働するだけのメモリ23(第1メモリ23a及び第2メモリ23b)は、システムLSI22よりも発熱量が小さく、耐熱性も低い。本実施形態では、システムLSI22が「第1素子」に相当し、第1メモリ23aが「第2素子」に相当し、第2メモリ23bが「第3素子」に相当する。また、システムLSI22、第1メモリ23a、及び第2メモリ23bが共通に実装される第1面21aが、「素子載置面」に相当する。
システムLSI22は、各種の演算処理を行うプロセッサである。本実施形態では、図2に示すように、システムLSI22としてSoC(System on a Chip)が用いられている。但し、このような構成に限定されることなく、システムLSI22として、SiP(System in a Package)を用いても良い。
また、メモリ23(第1メモリ23a及び第2メモリ23b)として、2つのSDRAM(Synchronous Dynamic Random Access Memory)が用いられている。SDRAMは、例えば、DDR3(Double Data Rate3)SDRAM、DDR4(Double Data Rate4)SDRAM等であると好適である。但し、このような構成に限定されることなく、メモリ23として、フラッシュメモリやSRAM(Static RAM)等を用いても良い。
モジュール電源IC24は、少なくとも1つの電力を生成可能な電源機能ブロックを有して構成されている。
図3に示すように、システムLSI22、第1メモリ23a、及び第2メモリ23bは、モジュール基板21の第1面21aに規則的に配置された半球状のチップ端子26を介して、モジュール基板21の第1面21aに実装されている。すなわち、半導体モジュール20は、プロセッサであるシステムLSI22と、当該システムLSI22と協働するメモリ23(第1メモリ23a,第2メモリ23b)と、をモジュール基板21上に備えたマルチチップモジュールとして構成されている。
半導体モジュール20は、主基板10の第1面10aとモジュール基板21におけるシステムLSI22等が載置された面とは反対側の面である第2面21bとの間に規則的に配置された半球状のモジュール端子27を介して、主基板10の第1面10aに実装されている。
ヒートシンク40は、システムLSI22、第1メモリ23a、及び第2メモリ23bを覆うように形成されている。本実施形態では、図2に示すように、ヒートシンク40は、モジュール基板21と同程度の大きさ(やや小さい程度の大きさ)に形成されている。
ヒートシンク40は、システムLSI22、第1メモリ23a、及び第2メモリ23bに対して、モジュール基板21側とは反対側に配置されている。そして、ヒートシンク40は、システムLSI22におけるチップ端子26が設けられた側とは反対側で、システムLSI22と接する状態に配置されている。ヒートシンク40は、システムLSI22側に向かって突出する隆起部41を備えており、この隆起部41の突出端面とシステムLSI22とが接している。
ヒートシンク40は、システムLSI22、第1メモリ23a、及び第2メモリ23bに対して、モジュール基板21側とは反対側に配置されている。そして、ヒートシンク40は、システムLSI22におけるチップ端子26が設けられた側とは反対側で、システムLSI22と接する状態に配置されている。ヒートシンク40は、システムLSI22側に向かって突出する隆起部41を備えており、この隆起部41の突出端面とシステムLSI22とが接している。
なお、ヒートシンク40は、第1メモリ23a及び第2メモリ23bには接していない。すなわち、ヒートシンク40は、第1メモリ23a及び第2メモリ23bに対して上下方向(モジュール基板21に直交する方向)に隙間を隔てた状態に配置されている。ヒートシンク40におけるシステムLSI22及びメモリ23の側とは反対側の面には、複数のフィンが設けられていると好適である。
ファン装置30は、筐体50内の空気を当該筐体50の外部に排出するための排気装置である。ファン装置30は、例えばファンモータ等によって回転駆動され、筐体50内の空気を外部に排出する排気ファンで構成されている。図3及び図4に示すように、筐体50には、外部の空気を筐体50内に取り込むための吸気口52も設けられている。本実施形態では、筐体50は、半導体モジュール20及びヒートシンク40を取り囲む周壁部51を有しており、この周壁部51に吸気口52が設けられている。なお、本実施形態のように筐体50が直方体状に形成される場合には、周壁部51における、半導体モジュール20を挟んで対向する部分に、吸気口52とファン装置30とが分かれて設けられると好適である。言い換えれば、吸気口52は、周壁部51のうち、ファン装置30が設置された壁部に対して半導体モジュール20を挟んで対向する壁部に設けられると好適である。
図1及び図2に示すように、ファン装置30は、主基板10における半導体モジュール20の設置領域に対応する位置に配置されている。ファン装置30は、排気ファンの回転軸心が半導体モジュール20の設置領域を通る位置関係となるように配置されている。
このようにすることで、ファン装置30の駆動によって吸気口52から筐体50内に流入し、筐体50内に形成される空気流Fは、図2に示すように、半導体モジュール20及びヒートシンク40を縦断するものとなる。
このようにすることで、ファン装置30の駆動によって吸気口52から筐体50内に流入し、筐体50内に形成される空気流Fは、図2に示すように、半導体モジュール20及びヒートシンク40を縦断するものとなる。
さらに、吸気口52及びファン装置30は、半導体モジュール20の中で、システムLSI22が配置されている側の位置に設けられている。また、吸気口52は半導体モジュール20の中で第1メモリ23aに近い位置に設けられ、ファン装置30は半導体モジュール20の中でシステムLSI22に近い位置に設けられている。このようにすることで、ファン装置30の駆動によって形成される空気流Fを、発熱量が多いシステムLSI22の周辺に誘導しやすくなる。よって、システムLSI22を効率的に冷却することができる。
図2及び図3に示すように、筐体50内の空気を外部に排出するファン装置30は、当然ながら、空気流Fの流れ方向において、システムLSI22及び第1メモリ23aよりも下流側に配置されている。本実施形態では、システムLSI22は、空気流Fの流れ方向において、第1メモリ23aよりも下流側(ファン装置30側)に配置されている。相対的に発熱量が大きいシステムLSI22が第1メモリ23aよりも下流側に配置されているので、空気流FがシステムLSI22によって熱せられても、第1メモリ23aに与える影響は少ない。よって、第1メモリ23aとして、耐熱性があまり高くない安価な素子を採用することができ、低コスト化を図ることができる。
図2に示すように、第2メモリ23bは、システムLSI22に対して、空気流Fの流れ方向に直交する方向に並んで配置されている。ここで、「空気流Fの流れ方向に直交する方向に並んで配置」とは、それぞれ所定範囲を占める大きさのシステムLSI22と第2メモリ23bとが、全体として、空気流Fの流れ方向における同程度の位置において空気流Fの通路を挟んで配置されることを意味する。従って、図2に示す例のようにシステムLSI22よりも第2メモリ23bが、若干、ファン装置30側に寄って配置されていても良いし、その逆であっても良い。
システムLSI22よりも上流側に配置される第1メモリ23aは、システムLSI22に対して横に並んで配置される第2メモリ23bよりも、システムLSI22の熱の影響が及びにくい。そこで、本実施形態では、システムLSI22と第1メモリ23aとの間の配置間隔D1が、システムLSI22と第2メモリ23bとの間の配置間隔D2よりも狭く設定されている(D1<D2)。つまり、システムLSI22の熱の影響が相対的に及びにくい第1メモリ23aを、第2メモリ23bに比べてシステムLSI22に対してより近づけて配置している。これにより、半導体モジュール20、ひいては半導体装置1の全体の小型化を図ることができる。
なお、システムLSI22と第2メモリ23bとの間の配置間隔D2を相対的に広くすることで、これらの間の領域に、アンダーフィル(例えばエポキシ樹脂等の液状硬化性樹脂)を充填するためのノズルの差込口を設けることができる。このノズル差込口は、システムLSI22に係るチップ端子26への充填と、第2メモリ23bに係るチップ端子26への充填とを兼用するものであると好適である。
図3に示すように、ファン装置30の駆動によって形成される空気流Fは、ヒートシンク40よりも上方を通る流れと、下方を通る流れとに分かれる。ヒートシンク40よりも上方を通る空気流Fは、これを遮るものが存在せず、或いは存在してもヒートシンク40の複数のフィンだけであるため、ファン装置30に向かって直線状に延びる流れとなる(図2における破線矢印の右側部分)。一方、ヒートシンク40よりも下方を通る空気流Fの一部は、第1メモリ23aとヒートシンク40との間の隙間を通って流れた後、第1メモリ23a及びヒートシンク40の隆起部41に流れを遮られるため、当該隆起部41を迂回してファン装置30に向かう、平面視クランク状の流れとなる(図2における破線矢印の左側部分)。
〔第2実施形態〕
半導体装置の第2実施形態について、図面を参照して説明する。本実施形態の半導体装置1は、筐体50におけるファン装置30の設置位置が第1実施形態とは異なっている。以下、本実施形態の半導体装置1について、主に第1実施形態との相違点について説明する。なお、特に明記しない点に関しては、第1実施形態と同様であり、同一の符号を付して詳細な説明は省略する。
半導体装置の第2実施形態について、図面を参照して説明する。本実施形態の半導体装置1は、筐体50におけるファン装置30の設置位置が第1実施形態とは異なっている。以下、本実施形態の半導体装置1について、主に第1実施形態との相違点について説明する。なお、特に明記しない点に関しては、第1実施形態と同様であり、同一の符号を付して詳細な説明は省略する。
図5に示すように、本実施形態の筐体50も、半導体モジュール20及びヒートシンク40を取り囲む周壁部51を有している。なお、図5では、周壁部51の上部開口を覆う蓋部53も表示している。本実施形態の半導体装置1では、周壁部51に吸気口52が設けられているとともに、蓋部53にファン装置30が設けられている。吸気口52は、周壁部51のうち、半導体モジュール20の中で第1メモリ23aに近い位置に設けられている。ファン装置30は、図6に示すように、蓋部53のうち、システムLSI22の上方(平面視でシステムLSI22と重なる部分を有する位置)に設けられている。
このような構成では、図6に示すように、ファン装置30の駆動によって形成される空気流Fは、ヒートシンク40に沿って流れた後、上方へと屈曲してファン装置30へと向かう、側面視略L字状の流れとなる。
〔その他の実施形態〕
(1)上記の実施形態では、半導体モジュール20が、メモリ23として第1メモリ23a及び第2メモリ23bの両方を備えている構成を例として説明した。しかし、そのような構成に限定されることなく、例えばメモリ23として第1メモリ23aだけが備えられて第2メモリ23bが備えられなくても良い。
(1)上記の実施形態では、半導体モジュール20が、メモリ23として第1メモリ23a及び第2メモリ23bの両方を備えている構成を例として説明した。しかし、そのような構成に限定されることなく、例えばメモリ23として第1メモリ23aだけが備えられて第2メモリ23bが備えられなくても良い。
(2)上記の実施形態では、システムLSI22と第1メモリ23aとの間の配置間隔D1が、システムLSI22と第2メモリ23bとの間の配置間隔D2よりも狭く設定されている構成を例として説明した。しかし、そのような構成に限定されることなく、例えばシステムLSI22と第1メモリ23aとの間の配置間隔D1とシステムLSI22と第2メモリ23bとの間の配置間隔D2とが等しく設定されても良い。或いは、他の条件次第では、システムLSI22と第1メモリ23aとの間の配置間隔D1が、システムLSI22と第2メモリ23bとの間の配置間隔D2よりも広く設定されても良い。
(3)上記の実施形態では、半導体モジュール20が、システムLSI22と、当該システムLSI22と協働するメモリ23とを備えたマルチチップモジュールである構成を例として説明した。しかし、そのような構成に限定されることなく、例えば半導体モジュール20が、システムLSI22を備えたシングルチップモジュールと、メモリ23を備えたシングルチップモジュールとを組み合わせて構成されても良い。
(4)上記の実施形態では、半導体装置1が、システムLSI22と接するとともにメモリ23とは接しない状態に配置されたヒートシンク40を備える構成を例として説明した。しかし、そのような構成に限定されることなく、例えばヒートシンク40が、システムLSI22とメモリ23との両方に接する状態に配置されていても良い。或いは、半導体装置1がヒートシンク40を備えない構成であっても良い。
(5)上述した各実施形態(上記の実施形態及びその他の実施形態を含む;以下同様)で開示される構成は、矛盾が生じない限り、他の実施形態で開示される構成と組み合わせて適用することも可能である。その他の構成に関しても、本明細書において開示された実施形態は全ての点で例示であって、本開示の趣旨を逸脱しない範囲内で適宜改変することが可能である。
〔実施形態の概要〕
以上をまとめると、本開示に係る半導体装置は、好適には、以下の各構成を備える。
以上をまとめると、本開示に係る半導体装置は、好適には、以下の各構成を備える。
半導体モジュール(20)と、ファン装置(30)と、を備えた半導体装置(1)であって、
前記半導体モジュール(20)は、モジュール基板(21)と、前記モジュール基板(21)の一方の素子配置面(21a)に実装された第1素子(22)及び第2素子(23a)と、を備え、
前記第2素子(23a)は、前記第1素子(22)よりも発熱量が小さくかつ耐熱性が低い素子であり、
前記ファン装置(30)の駆動によって形成される空気流(F)の流れ方向において、前記ファン装置(30)が前記第1素子(22)及び前記第2素子(23a)よりも下流側に配置され、かつ、前記第1素子(22)が前記第2素子(23a)よりも下流側に配置されている。
前記半導体モジュール(20)は、モジュール基板(21)と、前記モジュール基板(21)の一方の素子配置面(21a)に実装された第1素子(22)及び第2素子(23a)と、を備え、
前記第2素子(23a)は、前記第1素子(22)よりも発熱量が小さくかつ耐熱性が低い素子であり、
前記ファン装置(30)の駆動によって形成される空気流(F)の流れ方向において、前記ファン装置(30)が前記第1素子(22)及び前記第2素子(23a)よりも下流側に配置され、かつ、前記第1素子(22)が前記第2素子(23a)よりも下流側に配置されている。
この構成によれば、相対的に発熱量が大きい第1素子(22)が第2素子(23a)よりも下流側に配置されるので、ファン装置(30)の駆動によって形成される空気流(F)が第1素子(22)との熱交換によって熱せられても、第2素子(23a)に与える影響は少ない。よって、第2素子(23a)として、耐熱性があまり高くない安価な素子を採用したり、第2素子(23a)を第1素子(22)に近づけて配置したりすることができる。また、相対的に発熱量が小さい第2素子(23a)を冷却しただけの空気流(F)が第1素子(22)に供給されるので、第1素子(22)の冷却性能も確保することができる。従って、半導体モジュール(20)とファン装置(30)とを備えた半導体装置(1)において、大型化及び高コスト化を回避しつつ、モジュール基板(21)に実装された各素子を適切に冷却することができる。
一態様として、
前記半導体モジュール(20)は、前記第1素子(22)よりも発熱量が小さくかつ耐熱性が低い第3素子(23b)を、前記素子配置面(21a)に実装された状態でさらに備え、
前記第3素子(23b)は、前記第1素子(22)に対して、前記空気流(F)の流れ方向に直交する方向に並んで配置され、
前記第1素子(22)と前記第2素子(23a)との間の配置間隔(D1)が、前記第1素子(22)と前記第3素子(23b)との間の配置間隔(D2)よりも狭く設定されていることが好ましい。
前記半導体モジュール(20)は、前記第1素子(22)よりも発熱量が小さくかつ耐熱性が低い第3素子(23b)を、前記素子配置面(21a)に実装された状態でさらに備え、
前記第3素子(23b)は、前記第1素子(22)に対して、前記空気流(F)の流れ方向に直交する方向に並んで配置され、
前記第1素子(22)と前記第2素子(23a)との間の配置間隔(D1)が、前記第1素子(22)と前記第3素子(23b)との間の配置間隔(D2)よりも狭く設定されていることが好ましい。
第1素子(22)に対して空気流(F)の流れ方向に直交する方向に並んで配置される第3素子(23b)よりも、第1素子(22)に対して空気流(F)の流れ方向における上流側に配置される第2素子(23a)に対しての方が、第1素子(22)からの熱が伝わりにくい。そこで、上記の構成のように、第1素子(22)と第2素子(23a)との間の配置間隔(D1)を第1素子(22)と第3素子(23b)との間の配置間隔(D2)よりも狭くすることで、半導体装置(1)の大型化を適切に抑制することができる。
一態様として、
前記第1素子(22)と接する状態に配置されたヒートシンク(40)をさらに備えることが好ましい。
前記第1素子(22)と接する状態に配置されたヒートシンク(40)をさらに備えることが好ましい。
この構成によれば、第1素子(22)の動作に伴って生じる熱を、迅速にヒートシンク(40)へと拡散させることができる。そして、空気流(F)とヒートシンク(40)との熱交換によって、第1素子(22)をより適切に冷却することができる。
一態様として、
前記半導体モジュール(20)は、前記第1素子(22)としてのプロセッサと、前記プロセッサと協働する前記第2素子(23a)としてのメモリと、を前記モジュール基板(21)上に備えたマルチチップモジュールであることが好ましい。
前記半導体モジュール(20)は、前記第1素子(22)としてのプロセッサと、前記プロセッサと協働する前記第2素子(23a)としてのメモリと、を前記モジュール基板(21)上に備えたマルチチップモジュールであることが好ましい。
この構成によれば、マルチチップモジュールで構成される半導体モジュール(20)を小型化することができる。よって、半導体装置(1)の小型化を図ることができる。
一態様として、
前記半導体モジュール(20)を収容する筐体(50)と、前記筐体(50)に設けられた吸気口(52)と、をさらに備え、
前記筐体(50)は、前記半導体モジュール(20)を取り囲む周壁部(51)を有し、
前記周壁部(51)における、前記第1素子(22)及び前記第2素子(23a)を挟んで対向する部分に、前記吸気口(52)と前記ファン装置(30)とが分かれて設けられていることが好ましい。
前記半導体モジュール(20)を収容する筐体(50)と、前記筐体(50)に設けられた吸気口(52)と、をさらに備え、
前記筐体(50)は、前記半導体モジュール(20)を取り囲む周壁部(51)を有し、
前記周壁部(51)における、前記第1素子(22)及び前記第2素子(23a)を挟んで対向する部分に、前記吸気口(52)と前記ファン装置(30)とが分かれて設けられていることが好ましい。
この構成によれば、吸気口(52)からファン装置(30)へと向かう空気流(F)を適切に半導体モジュール(20)へと向かわせることができる。よって、第1素子(22)及び第2素子(23a)を適切に冷却することができる。
一態様として、
前記半導体モジュール(20)を収容する筐体(50)と、前記筐体(50)に設けられた吸気口(52)と、をさらに備え、
前記筐体(50)は、前記半導体モジュール(20)を取り囲む周壁部(51)と、前記周壁部(51)の上部開口を覆う蓋部(53)と、を有し、
前記周壁部(51)に前記吸気口(52)が設けられているとともに、前記蓋部(53)に前記ファン装置(30)が設けられていることが好ましい。
前記半導体モジュール(20)を収容する筐体(50)と、前記筐体(50)に設けられた吸気口(52)と、をさらに備え、
前記筐体(50)は、前記半導体モジュール(20)を取り囲む周壁部(51)と、前記周壁部(51)の上部開口を覆う蓋部(53)と、を有し、
前記周壁部(51)に前記吸気口(52)が設けられているとともに、前記蓋部(53)に前記ファン装置(30)が設けられていることが好ましい。
この構成によれば、例えばファン装置(30)を蓋部(53)における半導体モジュール(20)の上方に設けることで、吸気口(52)からファン装置(30)へと向かう空気流(F)を適切に半導体モジュール(20)へと向かわせることができる。よって、第1素子(22)及び第2素子(23a)を適切に冷却することができる。
本開示に係る半導体装置は、上述した各効果のうち、少なくとも1つを奏することができれば良い。
1 半導体装置
20 半導体モジュール
21 モジュール基板
21a 第1面(素子載置面)
22 システムLSI(第1素子)
23a 第1メモリ(第2素子)
23b 第2メモリ(第3素子)
30 ファン装置
40 ヒートシンク
50 筐体
51 周壁部
52 吸気口
53 蓋部
F 空気流
20 半導体モジュール
21 モジュール基板
21a 第1面(素子載置面)
22 システムLSI(第1素子)
23a 第1メモリ(第2素子)
23b 第2メモリ(第3素子)
30 ファン装置
40 ヒートシンク
50 筐体
51 周壁部
52 吸気口
53 蓋部
F 空気流
Claims (6)
- 半導体モジュールと、ファン装置と、を備えた半導体装置であって、
前記半導体モジュールは、モジュール基板と、前記モジュール基板の一方の素子配置面に実装された第1素子及び第2素子と、を備え、
前記第2素子は、前記第1素子よりも発熱量が小さくかつ耐熱性が低い素子であり、
前記ファン装置の駆動によって形成される空気流の流れ方向において、前記ファン装置が前記第1素子及び前記第2素子よりも下流側に配置され、かつ、前記第1素子が前記第2素子よりも下流側に配置されている、半導体装置。 - 前記半導体モジュールは、前記第1素子よりも発熱量が小さくかつ耐熱性が低い第3素子を、前記素子配置面に実装された状態でさらに備え、
前記第3素子は、前記第1素子に対して、前記空気流の流れ方向に直交する方向に並んで配置され、
前記第1素子と前記第2素子との間の配置間隔が、前記第1素子と前記第3素子との間の配置間隔よりも狭く設定されている、請求項1に記載の半導体装置。 - 前記第1素子と接する状態に配置されたヒートシンクをさらに備える、請求項1又は2に記載の半導体装置。
- 前記半導体モジュールは、前記第1素子としてのプロセッサと、前記プロセッサと協働する前記第2素子としてのメモリと、を前記モジュール基板上に備えたマルチチップモジュールである、請求項1から3のいずれか一項に記載の半導体装置。
- 前記半導体モジュールを収容する筐体と、前記筐体に設けられた吸気口と、をさらに備え、
前記筐体は、前記半導体モジュールを取り囲む周壁部を有し、
前記周壁部における、前記第1素子及び前記第2素子を挟んで対向する部分に、前記吸気口と前記ファン装置とが分かれて設けられている、請求項1から4のいずれか一項に記載の半導体装置。 - 前記半導体モジュールを収容する筐体と、前記筐体に設けられた吸気口と、をさらに備え、
前記筐体は、前記半導体モジュールを取り囲む周壁部と、前記周壁部の上部開口を覆う蓋部と、を有し、
前記周壁部に前記吸気口が設けられているとともに、前記蓋部に前記ファン装置が設けられている、請求項1から4のいずれか一項に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021503410A JP7173278B2 (ja) | 2019-03-05 | 2019-12-11 | 半導体装置 |
CN201980093371.XA CN113519052A (zh) | 2019-03-05 | 2019-12-11 | 半导体装置 |
US17/311,386 US11848251B2 (en) | 2019-03-05 | 2019-12-11 | Semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019039472 | 2019-03-05 | ||
JP2019-039472 | 2019-03-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2020179171A1 true WO2020179171A1 (ja) | 2020-09-10 |
Family
ID=72338520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2019/048467 WO2020179171A1 (ja) | 2019-03-05 | 2019-12-11 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11848251B2 (ja) |
JP (1) | JP7173278B2 (ja) |
CN (1) | CN113519052A (ja) |
WO (1) | WO2020179171A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11901264B2 (en) * | 2018-10-31 | 2024-02-13 | Sk Hynix Nand Product Solutions Corp. | Choked flow cooling |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6428896A (en) * | 1987-07-23 | 1989-01-31 | Fujitsu Ltd | Cooling device for semiconductor element |
JPH03153095A (ja) * | 1989-11-10 | 1991-07-01 | Hitachi Ltd | 電子機器の放熱構造 |
JPH10275883A (ja) * | 1997-03-28 | 1998-10-13 | Nec Corp | 集積回路装置の冷却構造 |
JP2005110428A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Elevator Co Ltd | 電力変換素子冷却装置 |
JP2007208116A (ja) * | 2006-02-03 | 2007-08-16 | Fuji Electric Systems Co Ltd | 風冷式冷却体 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6525936B2 (en) * | 2001-04-30 | 2003-02-25 | Hewlett-Packard Company | Air jet cooling arrangement for electronic systems |
DE202005004448U1 (de) * | 2005-03-18 | 2005-06-16 | Schroff Gmbh | Gehäuse zur Aufnahme von elektronischen Steckbaugruppen |
US20080041562A1 (en) * | 2006-08-18 | 2008-02-21 | Sun Microsystems, Inc. | Airflow bypass and cooling of processors in series |
JP4735528B2 (ja) * | 2006-12-21 | 2011-07-27 | 株式会社デンソー | 車載用の電子機器の冷却構造 |
US8787022B2 (en) * | 2009-07-24 | 2014-07-22 | Kabushiki Kaisha Toshiba | Semiconductor storage device and method of manufacturing the same |
CN102480895A (zh) * | 2010-11-22 | 2012-05-30 | 鸿富锦精密工业(深圳)有限公司 | 电子装置及其导风罩 |
CN102810001B (zh) * | 2011-06-02 | 2015-02-11 | 赛恩倍吉科技顾问(深圳)有限公司 | 散热系统 |
TWM433583U (en) * | 2012-02-29 | 2012-07-11 | Aopen Inc | Fixing device and combination thereof with heat dissipation module |
WO2015093169A1 (ja) * | 2013-12-19 | 2015-06-25 | 富士電機株式会社 | 半導体モジュールおよび電気駆動車両 |
US9578786B1 (en) * | 2014-06-10 | 2017-02-21 | Amazon Technologies, Inc. | Computer system with bypass air plenum |
EP3411773A4 (en) * | 2016-04-15 | 2019-10-02 | Hewlett Packard Enterprise Development LP | EXTENSION PART OF A THERMAL DISSIPATOR ABOVE A PROCESSING COMPONENT |
JP2018113402A (ja) | 2017-01-13 | 2018-07-19 | 富士通株式会社 | 電子装置 |
CN111655008A (zh) * | 2020-06-24 | 2020-09-11 | 珠海格力电器股份有限公司 | 电器盒、空调器 |
-
2019
- 2019-12-11 CN CN201980093371.XA patent/CN113519052A/zh active Pending
- 2019-12-11 US US17/311,386 patent/US11848251B2/en active Active
- 2019-12-11 JP JP2021503410A patent/JP7173278B2/ja active Active
- 2019-12-11 WO PCT/JP2019/048467 patent/WO2020179171A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6428896A (en) * | 1987-07-23 | 1989-01-31 | Fujitsu Ltd | Cooling device for semiconductor element |
JPH03153095A (ja) * | 1989-11-10 | 1991-07-01 | Hitachi Ltd | 電子機器の放熱構造 |
JPH10275883A (ja) * | 1997-03-28 | 1998-10-13 | Nec Corp | 集積回路装置の冷却構造 |
JP2005110428A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Elevator Co Ltd | 電力変換素子冷却装置 |
JP2007208116A (ja) * | 2006-02-03 | 2007-08-16 | Fuji Electric Systems Co Ltd | 風冷式冷却体 |
Also Published As
Publication number | Publication date |
---|---|
US20220028755A1 (en) | 2022-01-27 |
CN113519052A (zh) | 2021-10-19 |
JPWO2020179171A1 (ja) | 2021-10-21 |
US11848251B2 (en) | 2023-12-19 |
JP7173278B2 (ja) | 2022-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4735528B2 (ja) | 車載用の電子機器の冷却構造 | |
JP5024600B2 (ja) | 発熱体冷却構造及びその構造を備えた駆動装置 | |
US7031165B2 (en) | Electronic control unit | |
JP3657714B2 (ja) | 情報処理装置 | |
US7262965B2 (en) | Thermal structure for electric devices | |
KR101344016B1 (ko) | 열 발산 메모리 모듈, 상기 열 발산 메모리 모듈과전기적으로 접속하는 열 발산 모듈 소켓, 상기 열 발산메모리 모듈 및 상기 열 발산 모듈 소켓을 구비하는 컴퓨터시스템, 그리고 그 컴퓨터 시스템의 사용방법 | |
US20120175094A1 (en) | Liquid Cooling System Cold Plate Assembly | |
US20110075360A1 (en) | Electronic apparatus | |
JP2006207881A (ja) | 冷却装置及びそれを備えた電子機器 | |
JPH09172113A (ja) | 半導体装置用ヒートシンク | |
US6243263B1 (en) | Heat radiation device for a thin electronic apparatus | |
JP2000013069A (ja) | 回路部品の冷却装置、冷却装置を有する電子機器および回路部品用のヒートシンク | |
US8014149B2 (en) | Fan module for electronic device | |
WO2020179171A1 (ja) | 半導体装置 | |
JP4593416B2 (ja) | 電子制御装置 | |
TWI686691B (zh) | 電子裝置及被動元件 | |
JP2007312539A (ja) | 電気接続箱 | |
JP2006054481A (ja) | 電子制御装置 | |
TW202408342A (zh) | 半導體記憶裝置 | |
CN108304048B (zh) | 服务器及其固态储存装置 | |
JP2007335624A (ja) | 電子機器用の液冷装置 | |
US20020080579A1 (en) | Cooling unit for cooling a heat-generating component, and electronic apparatus having a cooling unit | |
JP7059530B2 (ja) | 電子制御装置 | |
JP2008130173A (ja) | 記録再生装置 | |
TWI808545B (zh) | 冷卻液流量控制裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 19918215 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2021503410 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 19918215 Country of ref document: EP Kind code of ref document: A1 |