WO2020093475A1 - 显示面板的制造方法 - Google Patents

显示面板的制造方法 Download PDF

Info

Publication number
WO2020093475A1
WO2020093475A1 PCT/CN2018/117731 CN2018117731W WO2020093475A1 WO 2020093475 A1 WO2020093475 A1 WO 2020093475A1 CN 2018117731 W CN2018117731 W CN 2018117731W WO 2020093475 A1 WO2020093475 A1 WO 2020093475A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor oxide
display panel
manufacturing
metal layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2018/117731
Other languages
English (en)
French (fr)
Inventor
胡小波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Publication of WO2020093475A1 publication Critical patent/WO2020093475A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Definitions

  • the invention relates to the field of displays, in particular to a method for manufacturing a display panel.
  • the present invention provides a method for manufacturing a display panel, to solve the problem that the etching liquid in the prior art may damage the semiconductor oxide, thereby affecting the device characteristics of the semiconductor layer.
  • An object of the present invention is to provide a method for manufacturing a display panel, which can provide a titanium layer on the semiconductor oxide layer as an etching barrier layer, and after etching, doping oxygen ions into the titanium layer by ion implantation , So that the titanium layer on the semiconductor oxide layer forms an electrically insulating titanium dioxide layer.
  • an embodiment of the invention provides a method for manufacturing a display panel, wherein the method for manufacturing a display panel includes the steps of: providing a substrate; forming a gate pattern layer on the substrate; covering A gate insulating layer on the gate pattern layer and the substrate; forming a semiconductor oxide layer on the gate insulating layer, wherein a position of the semiconductor oxide layer corresponds to the gate pattern layer A position of forming a plurality of metal layers on the semiconductor oxide layer and the gate insulating layer, wherein the plurality of metal layers include the semiconductor oxide layer and the gate insulating layer formed in sequence A titanium layer, a molybdenum layer and a copper layer on the top; performing a gray-scale masking process on the plurality of metal layers to form a plurality of thin film transistors, wherein the gray-scale masking process is selected from A group consisting of a photomask process and a gray dimming mask process, and the gray-scale mask process includes: patterning the plurality of metal layers;
  • the method for manufacturing the display panel further includes the step of forming a pixel electrode layer on the passivation layer, wherein the pixel electrode layer passes through a hole of the passivation layer and The plurality of thin film transistors are electrically connected.
  • the gray-scale masking process includes: forming a photoresist pattern layer on the copper layer, the photoresist pattern layer defining a plurality of positions of the plurality of thin film transistors .
  • the photoresist pattern layer has a first portion and a second portion, the first portion of the photoresist pattern layer corresponds to a source / drain region of the plurality of thin film transistors , And the second portion of the photoresist pattern layer corresponds to the semiconductor oxide layer, wherein the first portion and the second portion have a first thickness and a second thickness, respectively, the second thickness is less than The first thickness.
  • the step of patterning the plurality of metal layers includes: patterning the plurality of metal layers with hydrogen peroxide containing fluorine components.
  • the step of removing the copper layer and the molybdenum layer on the semiconductor oxide layer includes: removing hydrogen peroxide on the semiconductor layer The copper layer and the molybdenum layer on the semiconductor oxide layer.
  • an embodiment of the invention provides a method for manufacturing a display panel, wherein the method for manufacturing a display panel includes the steps of: providing a substrate; forming a gate pattern layer on the substrate; covering A gate insulating layer on the gate pattern layer and the substrate; forming a semiconductor oxide layer on the gate insulating layer, wherein a position of the semiconductor oxide layer corresponds to the gate pattern layer A position of forming a plurality of metal layers on the semiconductor oxide layer and the gate insulating layer, wherein the plurality of metal layers include the semiconductor oxide layer and the gate insulating layer formed in sequence A titanium layer, a molybdenum layer and a copper layer on the top; and performing a gray scale mask process on the plurality of metal layers to form a plurality of thin film transistors, wherein the gray scale mask process includes: patterning the A plurality of metal layers; removing the copper layer and the molybdenum layer on the semiconductor oxide layer to expose the titanium layer on the semiconductor oxide layer; and aligning on the
  • the method for manufacturing the display panel further includes the step of covering a passivation layer on the plurality of thin film transistors and the gate insulating layer.
  • the method for manufacturing the display panel further includes the step of forming a pixel electrode layer on the passivation layer, wherein the pixel electrode layer passes through a hole of the passivation layer and The plurality of thin film transistors are electrically connected.
  • the gray scale masking process is selected from a group consisting of a half-tone photomasking process and a gray dimming masking process.
  • the gray-scale masking process includes: forming a photoresist pattern layer on the copper layer, the photoresist pattern layer defining a plurality of positions of the plurality of thin film transistors .
  • the photoresist pattern layer has a first portion and a second portion, the first portion of the photoresist pattern layer corresponds to a source / drain region of the plurality of thin film transistors , And the second portion of the photoresist pattern layer corresponds to the semiconductor oxide layer, wherein the first portion and the second portion have a first thickness and a second thickness, respectively, the second thickness is less than The first thickness.
  • the step of patterning the plurality of metal layers includes: patterning the plurality of metal layers with hydrogen peroxide containing fluorine components.
  • the step of removing the copper layer and the molybdenum layer on the semiconductor oxide layer includes: removing hydrogen peroxide on the semiconductor layer The copper layer and the molybdenum layer on the semiconductor oxide layer.
  • another embodiment of the present invention provides a method for manufacturing a display panel, wherein the method for manufacturing a display panel includes the steps of: providing a substrate; forming a gate pattern layer on the substrate; Covering a gate insulating layer on the gate pattern layer and the substrate; forming a semiconductor oxide layer on the gate insulating layer, a position of the semiconductor oxide layer corresponding to the gate pattern layer A position where the semiconductor oxide layer is selected from the group consisting of indium zinc oxide, indium gallium zinc oxide and indium gallium zinc tin oxide; forming a plurality of metal layers on the semiconductor oxide layer And the gate insulating layer, wherein the plurality of metal layers include a titanium layer, a molybdenum layer, and a copper layer that are sequentially formed on the semiconductor oxide layer and the gate insulating layer; and A gray scale mask process is performed on the plurality of metal layers to form a plurality of thin film transistors, wherein the gray scale mask process includes: patterning the plurality of metal
  • the manufacturing method of the display panel of the present invention is to provide a titanium layer on the semiconductor oxide layer as an etching barrier layer, and dope oxygen ions into the titanium layer by ion implantation after etching,
  • the titanium layer on the semiconductor oxide layer forms an electrically insulating titanium dioxide layer, and then forms a plurality of thin film transistors.
  • FIG. 1 is a schematic flowchart of a method of manufacturing a display panel according to an embodiment of the invention.
  • FIGS. 2A to 2G are schematic cross-sectional views of various manufacturing steps of the method for manufacturing a display panel according to an embodiment of the invention.
  • 3A to 3E are schematic cross-sectional views of various steps of a gray-scale masking process of a method of manufacturing a display panel according to an embodiment of the invention.
  • a manufacturing method 10 of a display panel includes the following steps 11 to 16: providing a substrate (step 11); forming a gate pattern layer on the substrate (step 12) ); Covering a gate insulating layer on the gate pattern layer and the substrate (step 13); forming a semiconductor oxide layer on the gate insulating layer, wherein the semiconductor oxide layer has a position Corresponding to a position of the gate pattern layer (step 14); forming a plurality of metal layers on the semiconductor oxide layer and the gate insulating layer, wherein the plurality of metal layers are sequentially formed on the A semiconductor oxide layer and a titanium layer, a molybdenum layer and a copper layer on the gate insulating layer (step 15); and performing a gray-scale masking process on the plurality of metal layers to form a plurality of thin film transistors , Wherein the gray-scale masking process includes: patterning the plurality of metal layers; removing the copper layer and the molybdenum layer on the
  • a manufacturing method 10 of a display panel according to an embodiment of the present invention is first a step 11: providing a substrate 21.
  • the substrate 21 is, for example, a base substrate, which can be used to carry various components of the display panel.
  • the substrate 21 is, for example, a flexible substrate, a transparent substrate or a flexible transparent substrate.
  • a manufacturing method 10 of a display panel according to an embodiment of the present invention is followed by step 12: forming a gate pattern layer 22 on the substrate 21.
  • the gate pattern layer 22 is, for example, a composite layer containing molybdenum and copper.
  • the gate pattern layer 22 can be manufactured by a general semiconductor process (such as lithography).
  • the thickness of the gate pattern layer 22 can be adjusted according to requirements, so it is not limited herein.
  • a method 10 for manufacturing a display panel according to an embodiment of the present invention is followed by step 13: covering a gate insulating layer 23 on the gate pattern layer 22 and the substrate 21.
  • the gate insulating layer 23 can electrically insulate the gate pattern layer 22 from the source / drain regions formed later.
  • the gate insulating layer 23 can be manufactured by a general semiconductor process (such as deposition or sputtering).
  • the thickness of the gate insulating layer 23 can be adjusted according to requirements, so it is not limited herein.
  • a method 10 for manufacturing a display panel according to an embodiment of the invention is followed by step 14: forming a semiconductor oxide layer 24 on the gate insulating layer 23, wherein the semiconductor oxide layer A position of 24 corresponds to a position of the gate pattern layer 22.
  • the semiconductor oxide layer is selected from the group consisting of indium zinc oxide, indium gallium zinc oxide, and indium gallium zinc tin oxide.
  • the semiconductor oxide layer can be formed by a general semiconductor process (such as deposition or sputtering). It should be mentioned that the semiconductor oxide layer 24 mainly serves as a channel of a thin film transistor to be formed later.
  • a manufacturing method 10 of a display panel is followed by step 15: forming a plurality of metal layers 25 on the semiconductor oxide layer 24 and the gate insulating layer 23,
  • the plurality of metal layers 25 include a titanium layer 251, a molybdenum layer 252, and a copper layer 253 formed on the semiconductor oxide layer 24 and the gate insulating layer 23 in sequence.
  • the titanium layer 251 is manufactured by deposition or sputtering.
  • the thickness of the titanium layer 251 is between 1 nanometer and 10 nanometers.
  • the molybdenum layer 252 is made by deposition or sputtering.
  • the thickness of the molybdenum layer 252 is between 10 nm and 50 nm.
  • the copper layer 253 is made by deposition or sputtering, for example.
  • the thickness of the copper layer 253 is between 200 nm and 1000 nm. It is worth mentioning that the molybdenum layer 252 can be used as a diffusion barrier layer of the copper layer 253 barrier layer), the copper layer 253 acts as a conductive layer.
  • a method 10 for manufacturing a display panel finally includes step 16: performing a gray scale masking process on the plurality of metal layers 25 to form a plurality of thin film transistors 26
  • the gray-scale masking process includes: patterning the plurality of metal layers 25; removing the copper layer 253 and the molybdenum layer 252 on the semiconductor oxide layer 24 to expose the metal layer 25
  • the titanium layer 251 on the semiconductor oxide layer 24; and the titanium layer positioned on the semiconductor oxide layer is doped with oxygen ions, wherein the titanium layer forms a titanium dioxide layer.
  • the plurality of metal layers 25 can be formed into a plurality of thin film transistors 26 through a gray-scale mask process only once, so the cost of using a photo mask can be saved.
  • the gray-scale masking process is selected from a group consisting of a half-tone photomasking process and a gray dimming masking process.
  • the gray scale masking process may include: forming a photoresist pattern layer 27 on the copper layer, the photoresist pattern layer 27 defining the plurality of thin film transistors 26 Multiple locations.
  • the photoresist pattern layer 27 has a first portion 27A and a second portion 27B.
  • the first portion 27A of the photoresist pattern layer 27 corresponds to a source / drain region of the plurality of thin film transistors 26 ( Including the source region and the drain region)
  • the second portion 27B of the photoresist pattern layer 27 corresponds to the semiconductor oxide layer 24, wherein the first portion 27A and the second portion 27B have a first A thickness and a second thickness, the second thickness being smaller than the first thickness.
  • the plurality of metal layers 25 can be etched by selecting the type of etchant.
  • the step of patterning the plurality of metal layers 25 includes: patterning the plurality of metal layers 25 with fluorine-containing hydrogen peroxide. In this step, if there is no photoresist pattern layer 27 above the plurality of metal layers 25, it will be etched by hydrogen peroxide containing fluorine component, and then the plurality of metal layers 25 will be patterned.
  • hydrogen peroxide containing fluorine as an etchant can etch the titanium layer 251, the molybdenum layer 252 and the copper layer 253 of the plurality of metal layers 25 together, thereby exposing the gate insulating layer 23 .
  • the method further includes the step of removing the second portion 27B of the photoresist pattern layer 27.
  • this step it is mainly to expose the plurality of metal layers 25 located on the semiconductor oxide layer 24, so as to facilitate the subsequent steps. It is worth mentioning that, while removing the second portion 27B of the photoresist pattern layer 27, the thickness of the first portion 27A of the photoresist pattern layer 27 can also be reduced (ie, the first thickness is reduced) .
  • the second portion 27B of the photoresist pattern layer 27 is removed by, for example, oxygen plasma ashing
  • the oxygen plasma ashing method is integral to the photoresist pattern
  • the layer 27 has an effect, so the first portion 27A of the photoresist pattern layer 27 will also be reduced in thickness by the oxygen plasma ashing method.
  • the second thickness of the second portion 27B is smaller than the first thickness of the first portion 27A, the parameters of the ashing method of the oxygen plasma can be controlled, so that the second portion can be completely removed On the premise of 27B, the first portion 27A of reduced thickness is retained.
  • the step of removing the copper layer 253 and the molybdenum layer 252 located on the semiconductor oxide layer 24 includes: passing hydrogen peroxide containing no fluorine component To remove the copper layer 253 and the molybdenum layer 252 on the semiconductor oxide layer 24.
  • the copper layer 253 and the molybdenum layer 252 on the semiconductor oxide layer 24 will pass through without fluorine component
  • the hydrogen peroxide is etched.
  • hydrogen peroxide containing no fluorine component as an etchant can etch the molybdenum layer 252 and the copper layer 253 of the plurality of metal layers 25 at the same time, but does not produce an etching effect on the titanium layer 251.
  • the titanium layer 251 located on the semiconductor oxide layer 24 serves as an etching barrier layer to prevent the etching liquid from damaging the semiconductor oxide layer 24.
  • the titanium layer 251 located on the semiconductor oxide layer 24 is electrically conductive, the titanium layer located on the semiconductor oxide layer can be doped with oxygen ions 261 , So that the titanium layer 251 forms a substantially electrically insulating titanium dioxide layer 28.
  • the titanium dioxide layer 28 (as shown in FIG. 2F) is formed, the plurality of metal layers 25, the semiconductor oxide layer 24, and the gate pattern layer 22 processed through the above steps will form the plurality of thin film transistors 26.
  • the titanium dioxide layer 28 is basically electrically insulating, the titanium layers on both sides of the semiconductor oxide layer 24 can serve as the source / drain regions of the plurality of thin film transistors 26.
  • the semiconductor oxide layer 24 serves as a channel of the plurality of thin film transistors 26, and the gate pattern layer 22 serves as a gate of the plurality of thin film transistors 26.
  • the first portion 27A of the photoresist pattern layer 27 may be removed.
  • the titanium layer doped with oxygen ions 261 251 An annealing process is performed, wherein the annealing temperature of the annealing process is between 200 and 400 ° C., and the annealing time is between 30 and 120 minutes.
  • the annealing temperature of the annealing process is between 200 and 400 ° C.
  • the annealing time is between 30 and 120 minutes.
  • the manufacturing method of the display panel further includes the step of covering a passivation layer 29 on the plurality of thin film transistors 26 and the gate insulating layer 23.
  • the passivation layer 29 can be used to avoid oxidation of the plurality of thin film transistors 26.
  • the passivation layer 29 can be made of materials and steps used in a general semiconductor process, so it will not be repeated here.
  • the manufacturing method of the display panel further includes the step of forming a pixel electrode layer 30 on the passivation layer 29, wherein the pixel electrode layer 30 passes through the passivation A hole 291 of layer 29 is electrically connected to the plurality of thin film transistors 26.
  • the pixel electrode layer 30 can be made of materials and steps used in a general semiconductor process, so details are not described here.
  • the manufacturing method of the display panel of the present invention is to provide a titanium layer on the semiconductor oxide layer as an etching barrier layer, and after the etching, oxygen ions are doped into the titanium layer by ion implantation, so that A titanium layer on the semiconductor oxide layer forms an electrically insulating titanium dioxide layer, and further forms a plurality of thin film transistors.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种显示面板的制造方法，通过设置钛层（251）在半导体氧化物层（24）上作为蚀刻阻挡层，并且在蚀刻后再通过离子布植将氧离子（261）掺杂到钛层（251）中，以使位在半导体氧化物层（24）上的钛层（251）形成电性绝缘的二氧化钛层（28），进而形成多个薄膜晶体管（26）。

Description

显示面板的制造方法 技术领域
本发明是有关于显示器领域，特别是有关于一种显示面板的制造方法。
 背景技术
使用半导体氧化物来制造晶体管的技术已受到注目，且所述晶体管具有迁移率高、均一性好、透明、工艺简单等优点。然而，在具有背沟道蚀刻型(back channel etch；BCE)结构的晶体管中，由于半导体氧化物没有蚀刻阻挡层(etch stop layer；ESL)的保护，蚀刻液会对半导体氧化物造成损伤，从而影响半导体层的器件特性。
故，有必要提供一种显示面板的制造方法，以解决现有技术所存在的问题。
 技术问题
有鉴于此，本发明提供一种显示面板的制造方法，以解决现有技术所存在的蚀刻液会对半导体氧化物造成损伤，从而影响半导体层的器件特性问题。
 技术解决方案
本发明的一目的在于提供一种显示面板的制造方法，其可以通过设置钛层在半导体氧化物层上作为蚀刻阻挡层，并且在蚀刻后再通过离子布植将氧离子掺杂到钛层中，以使位在半导体氧化物层上的钛层形成电性绝缘的二氧化钛层。
为达成本发明的前述目的，本发明一实施例提供一种显示面板的制造方法，其中所述显示面板的制造方法包含步骤：提供一基板；形成一栅极图案层于所述基板上；覆盖一栅极绝缘层于所述栅极图案层及所述基板上；形成一半导体氧化物层于所述栅极绝缘层上，其中所述半导体氧化物层的一位置对应所述栅极图案层的一位置；形成多个金属层于所述半导体氧化物层及所述栅极绝缘层上，其中所述多个金属层包含依序形成在所述半导体氧化物层及所述栅极绝缘层上的一钛层、一钼层及一铜层；对所述多个金属层进行一灰阶掩膜工艺以形成多个薄膜晶体管，其中所述灰阶掩膜工艺是选自于由一半色调光掩膜工艺及一灰色调光掩膜工艺所组成的一族群，及所述灰阶掩膜工艺包含：图案化所述多个金属层；移除位在所述半导体氧化物层上的所述铜层及所述钼层，以暴露位在所述半导体氧化物层上的所述钛层；及对位在所述半导体氧化物层上的所述钛层掺杂氧离子，其中所述钛层形成一二氧化钛层；以及覆盖一钝化层于所述多个薄膜晶体管及所述栅极绝缘层上。
在本发明的一实施例中，所述显示面板的制造方法更包含步骤：形成一像素电极层于所述钝化层上，其中所述像素电极层穿过所述钝化层的一孔洞并与电性连接所述多个薄膜晶体管。
在本发明的一实施例中，所述灰阶掩膜工艺包含：形成一光刻胶图案层于所述铜层上，所述光刻胶图案层定义所述多个薄膜晶体管的多个位置。
在本发明的一实施例中，所述光刻胶图案层具有一第一部分及一第二部分，所述光刻胶图案层的第一部分对应所述多个薄膜晶体管的一源/漏极区，以及所述光刻胶图案层的第二部分对应所述半导体氧化物层，其中所述第一部分及所述第二部分分别具有一第一厚度及一第二厚度，所述第二厚度小于所述第一厚度。
在本发明的一实施例中，所述图案化所述多个金属层的步骤包含：通过含氟成分的过氧化氢来图案化所述多个金属层。
在本发明的一实施例中，在所述图案化所述多个金属层的步骤之后以及所述移除位在所述半导体氧化物层上的所述铜层及所述钼层的步骤之前，更包含步骤：移除所述光刻胶图案层的第二部分。
在本发明的一实施例中，所述移除位在所述半导体氧化物层上的所述铜层及所述钼层的步骤包含：通过不含氟成分的过氧化氢来移除位在所述半导体氧化物层上的所述铜层及所述钼层。
为达成本发明的前述目的，本发明一实施例提供一种显示面板的制造方法，其中所述显示面板的制造方法包含步骤：提供一基板；形成一栅极图案层于所述基板上；覆盖一栅极绝缘层于所述栅极图案层及所述基板上；形成一半导体氧化物层于所述栅极绝缘层上，其中所述半导体氧化物层的一位置对应所述栅极图案层的一位置；形成多个金属层于所述半导体氧化物层及所述栅极绝缘层上，其中所述多个金属层包含依序形成在所述半导体氧化物层及所述栅极绝缘层上的一钛层、一钼层及一铜层；及对所述多个金属层进行一灰阶掩膜工艺以形成多个薄膜晶体管，其中所述灰阶掩膜工艺包含：图案化所述多个金属层；移除位在所述半导体氧化物层上的所述铜层及所述钼层，以暴露位在所述半导体氧化物层上的所述钛层；及对位在所述半导体氧化物层上的所述钛层掺杂氧离子，其中所述钛层形成一二氧化钛层。
在本发明的一实施例中，所述显示面板的制造方法更包含步骤：覆盖一钝化层于所述多个薄膜晶体管及所述栅极绝缘层上。
在本发明的一实施例中，所述显示面板的制造方法更包含步骤：形成一像素电极层于所述钝化层上，其中所述像素电极层穿过所述钝化层的一孔洞并与电性连接所述多个薄膜晶体管。
在本发明的一实施例中，所述灰阶掩膜工艺是选自于由一半色调光掩膜工艺及一灰色调光掩膜工艺所组成的一族群。
在本发明的一实施例中，所述灰阶掩膜工艺包含：形成一光刻胶图案层于所述铜层上，所述光刻胶图案层定义所述多个薄膜晶体管的多个位置。
在本发明的一实施例中，所述光刻胶图案层具有一第一部分及一第二部分，所述光刻胶图案层的第一部分对应所述多个薄膜晶体管的一源/漏极区，以及所述光刻胶图案层的第二部分对应所述半导体氧化物层，其中所述第一部分及所述第二部分分别具有一第一厚度及一第二厚度，所述第二厚度小于所述第一厚度。
在本发明的一实施例中，所述图案化所述多个金属层的步骤包含：通过含氟成分的过氧化氢来图案化所述多个金属层。
在本发明的一实施例中，在所述图案化所述多个金属层的步骤之后以及所述移除位在所述半导体氧化物层上的所述铜层及所述钼层的步骤之前，更包含步骤：移除所述光刻胶图案层的第二部分。
在本发明的一实施例中，所述移除位在所述半导体氧化物层上的所述铜层及所述钼层的步骤包含：通过不含氟成分的过氧化氢来移除位在所述半导体氧化物层上的所述铜层及所述钼层。
为达成本发明的前述目的，本发明另一实施例提供一种显示面板的制造方法，其中所述显示面板的制造方法包含步骤：提供一基板；形成一栅极图案层于所述基板上；覆盖一栅极绝缘层于所述栅极图案层及所述基板上；形成一半导体氧化物层于所述栅极绝缘层上，所述半导体氧化物层的一位置对应所述栅极图案层的一位置，其中所述半导体氧化物层选自于由铟锌氧化物、铟镓锌氧化物及铟镓锌锡氧化物所组成的一族群；形成多个金属层于所述半导体氧化物层及所述栅极绝缘层上，其中所述多个金属层包含依序形成在所述半导体氧化物层及所述栅极绝缘层上的一钛层、一钼层及一铜层；及对所述多个金属层进行一灰阶掩膜工艺以形成多个薄膜晶体管，其中所述灰阶掩膜工艺包含：图案化所述多个金属层；移除位在所述半导体氧化物层上的所述铜层及所述钼层，以暴露位在所述半导体氧化物层上的所述钛层；及对位在所述半导体氧化物层上的所述钛层掺杂氧离子，其中所述钛层形成一二氧化钛层。
 有益效果
与现有技术相比较，本发明的显示面板的制造方法是通过设置钛层在半导体氧化物层上作为蚀刻阻挡层，并且在蚀刻后再通过离子布植将氧离子掺杂到钛层中，以使位在半导体氧化物层上的钛层形成电性绝缘的二氧化钛层，进而形成多个薄膜晶体管。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
 附图说明
图1是本发明实施例的显示面板的制造方法的流程示意图。
图2A至2G是本发明实施例的显示面板的制造方法的各个制造步骤的剖面示意图。
图3A至3E是本发明实施例的显示面板的制造方法的灰阶掩膜工艺的各个步骤的剖面示意图。
 本发明的最佳实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图1及2A至2G，本发明一实施例的显示面板的制造方法10包含下列步骤11至16：提供一基板(步骤11)；形成一栅极图案层于所述基板上(步骤12)；覆盖一栅极绝缘层于所述栅极图案层及所述基板上(步骤13)；形成一半导体氧化物层于所述栅极绝缘层上，其中所述半导体氧化物层的一位置对应所述栅极图案层的一位置(步骤14)；形成多个金属层于所述半导体氧化物层及所述栅极绝缘层上，其中所述多个金属层包含依序形成在所述半导体氧化物层及所述栅极绝缘层上的一钛层、一钼层及一铜层(步骤15)；及对所述多个金属层进行一灰阶掩膜工艺以形成多个薄膜晶体管，其中所述灰阶掩膜工艺包含：图案化所述多个金属层；移除位在所述半导体氧化物层上的所述铜层及所述钼层，以暴露位在所述半导体氧化物层上的所述钛层；及对位在所述半导体氧化物层上的所述钛层掺杂氧离子，其中所述钛层形成一二氧化钛层(步骤16)。本发明将于下文详细说明实施例的各步骤的实施细节及其原理。
请一并参考图1及2A，本发明一实施例的显示面板的制造方法10首先是步骤11：提供一基板21。在本步骤11中，所述基板21例如是一衬底基板，可用于承载显示面板的各个构件。在一实施例中，所述基板21例如是一柔性基板、一透光基板或者一柔性透光基板。
请一并参考图1及2B，本发明一实施例的显示面板的制造方法10接着是步骤12：形成一栅极图案层22于所述基板21上。在本步骤12中，所述栅极图案层22例如是包含有钼与铜的一复合层。在一实施例中，所述栅极图案层22可通过一般半导体工艺的方式(例如微影蚀刻法)制作。在另一实施例中，所述栅极图案层22的厚度可根据需求来调整，故在此不做限制。
请一并参考图1及2C，本发明一实施例的显示面板的制造方法10接着是步骤13：覆盖一栅极绝缘层23于所述栅极图案层22及所述基板21上。在本步骤13中，所述栅极绝缘层23可使所述栅极图案层22电性绝缘于后面所形成的源/漏极区。在一实施例中，所述栅极绝缘层23可通过一般半导体工艺的方式(例如沉积或溅镀等方式)制作。在另一实施例中，所述栅极绝缘层23的厚度可根据需求来调整，故在此不做限制。
请一并参考图1及2D，本发明一实施例的显示面板的制造方法10接着是步骤14：形成一半导体氧化物层24于所述栅极绝缘层23上，其中所述半导体氧化物层24的一位置对应所述栅极图案层22的一位置。在一实施例中，所述半导体氧化物层选自于由铟锌氧化物、铟镓锌氧化物及铟镓锌锡氧化物所组成的一族群。在另一实施例中，所述半导体氧化物层可通过一般半导体工艺的方式(例如沉积或溅镀等方式)制作。要提到的是，所述半导体氧化物层24主要作为后续所形成的薄膜晶体管的沟道。
请一并参考图1及2E，本发明一实施例的显示面板的制造方法10接着是步骤15：形成多个金属层25于所述半导体氧化物层24及所述栅极绝缘层23上，其中所述多个金属层25包含依序形成在所述半导体氧化物层24及所述栅极绝缘层23上的一钛层251、一钼层252及一铜层253。在一实施例中，所述钛层251例如是通过沉积或溅镀等方式制作。在一范例中，所述钛层251的厚度介于1纳米至10纳米之间。在另一实施例中，所述钼层252例如是通过沉积或溅镀等方式制作。在一范例中，所述钼层252的厚度介于10纳米至50纳米之间。在又一实施例中，所述铜层253例如是通过沉积或溅镀等方式制作。在一范例中，所述铜层253的厚度介于200纳米至1000纳米之间。值得一提的是，所述钼层252可作为所述铜层253的扩散阻障层(diffusion barrier layer)，所述铜层253作为则是作为导电层。
请一并参考图1及2F，本发明一实施例的显示面板的制造方法10最后是步骤16：对所述多个金属层25进行一灰阶掩膜工艺以形成多个薄膜晶体管26，其中所述灰阶掩膜工艺包含：图案化所述多个金属层25；移除位在所述半导体氧化物层24上的所述铜层253及所述钼层252，以暴露位在所述半导体氧化物层24上的所述钛层251；及对位在所述半导体氧化物层上的所述钛层掺杂氧离子，其中所述钛层形成一二氧化钛层。在本步骤16中，可仅通过一次的灰阶掩膜工艺来使所述多个金属层25形成多个薄膜晶体管26，故可节省使用光掩膜的成本。在一实施例中，所述灰阶掩膜工艺是选自于由一半色调光掩膜工艺及一灰色调光掩膜工艺所组成的一族群。
具体而言，请参考图3A，所述灰阶掩膜工艺可包含：形成一光刻胶图案层27于所述铜层上，所述光刻胶图案层27定义所述多个薄膜晶体管26的多个位置。另外，所述光刻胶图案层27具有一第一部分27A及一第二部分27B，所述光刻胶图案层27的第一部分27A对应所述多个薄膜晶体管26的一源/漏极区(包含源极区与漏极区)，以及所述光刻胶图案层27的第二部分27B对应所述半导体氧化物层24，其中所述第一部分27A及所述第二部分27B分别具有一第一厚度及一第二厚度，所述第二厚度小于所述第一厚度。
续言之，请参考图3B，在完成上述的光刻胶图案层27后，可通过选择蚀刻剂的种类来对所述多个金属层25进行蚀刻。首先，所述图案化所述多个金属层25的步骤包含：通过含氟成分的过氧化氢来图案化所述多个金属层25。在此步骤中，若是所述多个金属层25的上方没有光刻胶图案层27，就会被含氟成分的过氧化氢所蚀刻，进而图案化所述所述多个金属层25。这边要提到的是，含氟成分的过氧化氢作为蚀刻剂可一并蚀刻所述多个金属层25的钛层251、钼层252及铜层253，进而暴露出栅极绝缘层23。
在一实施例中，请参考图3C，在通过含氟成分的过氧化氢来图案化所述多个金属层25的步骤之后，并且在所述移除位在所述半导体氧化物层24上的所述铜层253及所述钼层252的步骤之前，更包含步骤：移除所述光刻胶图案层27的第二部分27B。在本步骤中，主要是为了露出位在所述半导体氧化物层24上的多个金属层25，以便于后续的步骤的进行。值得一提的是，在移除所述光刻胶图案层27的第二部分27B的同时，也可使所述光刻胶图案层27的第一部分27A的厚度减少(即第一厚度减少)。举例而言，例如通过氧电浆灰化方式来移除所述光刻胶图案层27的第二部分27B时，由于所述氧电浆灰化方式是整体性的对所述光刻胶图案层27产生影响，故所述光刻胶图案层27的第一部分27A也会受到所述氧电浆灰化方式而减少厚度。然而，由于所述第二部分27B的第二厚度小于所述第一部分27A的第一厚度，故可通过控制所述氧电浆灰化方式的参数，进而可在完整移除所述第二部分27B的前提下，保留厚度减少的所述第一部分27A。
在一实施例中，请参考图3D，所述移除位在所述半导体氧化物层24上的所述铜层253及所述钼层252的步骤包含：通过不含氟成分的过氧化氢来移除位在所述半导体氧化物层24上的所述铜层253及所述钼层252。在此步骤中，因为所述光刻胶图案层27的第二部分已被移除，因此所述半导体氧化物层24上的所述铜层253及所述钼层252会通过不含氟成分的过氧化氢而被蚀刻。这边要提到的是，不含氟成分的过氧化氢作为蚀刻剂可一并蚀刻所述多个金属层25的钼层252及铜层253，但是对钛层251不产生蚀刻效果。换言之，位在所述半导体氧化物层24上的钛层251是作为蚀刻阻挡层，以避免蚀刻液对半导体氧化物层24造成损伤。
请参考图2F及3E，由于位在所述半导体氧化物层24上的钛层251是具备导电性的，故可对位在所述半导体氧化物层上的所述钛层掺杂氧离子261，以使所述钛层251形成基本上是电性绝缘的二氧化钛层28。在所述二氧化钛层28(如图2F)形成时，经过上述步骤处理的所述多个金属层25、所述半导体氧化物层24与所述栅极图案层22会形成所述多个薄膜晶体管26。具体而言，由于所述二氧化钛层28基本上是电性绝缘的，所以位在所述半导体氧化物层24的两侧的钛层可作为所述多个薄膜晶体管26的源/漏极区。另一方面，所述半导体氧化物层24则作为所述多个薄膜晶体管26的沟道，以及所述栅极图案层22则作为所述多个薄膜晶体管26的栅极。在一实施例中，在掺杂氧离子261的步骤后，可将所述光刻胶图案层27的第一部分27A移除。
在一实施例中，对位在所述半导体氧化物层24上的所述钛层251掺杂氧离子261以形成所述二氧化钛层的步骤后，可对掺杂氧离子261的所述钛层251进行退火处理，其中所述退火处理的退火温度介于200至400℃之间，以及退火时间介于30至120分之间。通过上述的退火处理，所述钛层251的缺陷可被修补，并且形成绝缘且致密性高的二氧化钛层28。
在一实施例中，请参考图2G，所述显示面板的制造方法更包含步骤：覆盖一钝化层29于所述多个薄膜晶体管26及所述栅极绝缘层23上。所述钝化层29可用于避免所述多个薄膜晶体管26的氧化。在一实施例中，所述钝化层29例如可使用一般半导体工艺所使用的材质及步骤制成，故在此不再赘述。
在一实施例中，请参考图2G，所述显示面板的制造方法更包含步骤：形成一像素电极层30于所述钝化层29上，其中所述像素电极层30穿过所述钝化层29的一孔洞291并与电性连接所述多个薄膜晶体管26。在一实施例中，所述像素电极层30例如可使用一般半导体工艺所使用的材质及步骤制成，故在此不再赘述。
由上可知，本发明的显示面板的制造方法是通过设置钛层在半导体氧化物层上作为蚀刻阻挡层，并且在蚀刻后再通过离子布植将氧离子掺杂到钛层中，以使位在半导体氧化物层上的钛层形成电性绝缘的二氧化钛层，进而形成多个薄膜晶体管。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (17)

  1. 一种显示面板的制造方法，其包含步骤：
    提供一基板；
    形成一栅极图案层于所述基板上；
    覆盖一栅极绝缘层于所述栅极图案层及所述基板上；
    形成一半导体氧化物层于所述栅极绝缘层上，其中所述半导体氧化物层的一位置对应所述栅极图案层的一位置；
    形成多个金属层于所述半导体氧化物层及所述栅极绝缘层上，其中所述多个金属层包含依序形成在所述半导体氧化物层及所述栅极绝缘层上的一钛层、一钼层及一铜层；
    对所述多个金属层进行一灰阶掩膜工艺以形成多个薄膜晶体管，其中所述灰阶掩膜工艺是选自于由一半色调光掩膜工艺及一灰色调光掩膜工艺所组成的一族群，及所述灰阶掩膜工艺包含：
    图案化所述多个金属层；
    移除位在所述半导体氧化物层上的所述铜层及所述钼层，以暴露位在所述半导体氧化物层上的所述钛层；及
    对位在所述半导体氧化物层上的所述钛层掺杂氧离子，其中所述钛层形成一二氧化钛层；以及
    覆盖一钝化层于所述多个薄膜晶体管及所述栅极绝缘层上。
  2. 如权利要求1所述的显示面板的制造方法，其中所述显示面板的制造方法更包含步骤：形成一像素电极层于所述钝化层上，其中所述像素电极层穿过所述钝化层的一孔洞并与电性连接所述多个薄膜晶体管。
  3. 如权利要求1所述的显示面板的制造方法，其中所述灰阶掩膜工艺包含：形成一光刻胶图案层于所述铜层上，所述光刻胶图案层定义所述多个薄膜晶体管的多个位置。
  4. 如权利要求3所述的显示面板的制造方法，其中所述光刻胶图案层具有一第一部分及一第二部分，所述光刻胶图案层的第一部分对应所述多个薄膜晶体管的一源/漏极区，以及所述光刻胶图案层的第二部分对应所述半导体氧化物层，其中所述第一部分及所述第二部分分别具有一第一厚度及一第二厚度，所述第二厚度小于所述第一厚度。
  5. 如权利要求4所述的显示面板的制造方法，其中所述图案化所述多个金属层的步骤包含：通过含氟成分的过氧化氢来图案化所述多个金属层。
  6. 如权利要求5所述的显示面板的制造方法，其中在所述图案化所述多个金属层的步骤之后以及所述移除位在所述半导体氧化物层上的所述铜层及所述钼层的步骤之前，更包含步骤：移除所述光刻胶图案层的第二部分。
  7. 如权利要求6所述的显示面板的制造方法，其特中所述移除位在所述半导体氧化物层上的所述铜层及所述钼层的步骤包含：通过不含氟成分的过氧化氢来移除位在所述半导体氧化物层上的所述铜层及所述钼层。
  8. 一种显示面板的制造方法，其包含步骤：
    提供一基板；
    形成一栅极图案层于所述基板上；
    覆盖一栅极绝缘层于所述栅极图案层及所述基板上；
    形成一半导体氧化物层于所述栅极绝缘层上，其中所述半导体氧化物层的一位置对应所述栅极图案层的一位置；
    形成多个金属层于所述半导体氧化物层及所述栅极绝缘层上，其中所述多个金属层包含依序形成在所述半导体氧化物层及所述栅极绝缘层上的一钛层、一钼层及一铜层；及
    对所述多个金属层进行一灰阶掩膜工艺以形成多个薄膜晶体管，其中所述灰阶掩膜工艺包含：
    图案化所述多个金属层；
    移除位在所述半导体氧化物层上的所述铜层及所述钼层，以暴露位在所述半导体氧化物层上的所述钛层；及
    对位在所述半导体氧化物层上的所述钛层掺杂氧离子，其中所述钛层形成一二氧化钛层。
  9. 如权利要求8所述的显示面板的制造方法，其中所述显示面板的制造方法更包含步骤：覆盖一钝化层于所述多个薄膜晶体管及所述栅极绝缘层上。
  10. 如权利要求9所述的显示面板的制造方法，其中所述显示面板的制造方法更包含步骤：形成一像素电极层于所述钝化层上，其中所述像素电极层穿过所述钝化层的一孔洞并与电性连接所述多个薄膜晶体管。
  11. 如权利要求8所述的显示面板的制造方法，其中所述灰阶掩膜工艺是选自于由一半色调光掩膜工艺及一灰色调光掩膜工艺所组成的一族群。
  12. 如权利要求8所述的显示面板的制造方法，其中所述灰阶掩膜工艺包含：形成一光刻胶图案层于所述铜层上，所述光刻胶图案层定义所述多个薄膜晶体管的多个位置。
  13. 如权利要求12所述的显示面板的制造方法，其中所述光刻胶图案层具有一第一部分及一第二部分，所述光刻胶图案层的第一部分对应所述多个薄膜晶体管的一源/漏极区，以及所述光刻胶图案层的第二部分对应所述半导体氧化物层，其中所述第一部分及所述第二部分分别具有一第一厚度及一第二厚度，所述第二厚度小于所述第一厚度。
  14. 如权利要求13所述的显示面板的制造方法，其中所述图案化所述多个金属层的步骤包含：通过含氟成分的过氧化氢来图案化所述多个金属层。
  15. 如权利要求14所述的显示面板的制造方法，其中在所述图案化所述多个金属层的步骤之后以及所述移除位在所述半导体氧化物层上的所述铜层及所述钼层的步骤之前，更包含步骤：移除所述光刻胶图案层的第二部分。
  16. 如权利要求15所述的显示面板的制造方法，其中所述移除位在所述半导体氧化物层上的所述铜层及所述钼层的步骤包含：通过不含氟成分的过氧化氢来移除位在所述半导体氧化物层上的所述铜层及所述钼层。
  17. 一种显示面板的制造方法，其包含步骤：
    提供一基板；
    形成一栅极图案层于所述基板上；
    覆盖一栅极绝缘层于所述栅极图案层及所述基板上；
    形成一半导体氧化物层于所述栅极绝缘层上，所述半导体氧化物层的一位置对应所述栅极图案层的一位置，其中所述半导体氧化物层选自于由铟锌氧化物、铟镓锌氧化物及铟镓锌锡氧化物所组成的一族群；
    形成多个金属层于所述半导体氧化物层及所述栅极绝缘层上，其中所述多个金属层包含依序形成在所述半导体氧化物层及所述栅极绝缘层上的一钛层、一钼层及一铜层；及
    对所述多个金属层进行一灰阶掩膜工艺以形成多个薄膜晶体管，其中所述灰阶掩膜工艺包含：
    图案化所述多个金属层；
    移除位在所述半导体氧化物层上的所述铜层及所述钼层，以暴露位在所述半导体氧化物层上的所述钛层；及
    对位在所述半导体氧化物层上的所述钛层掺杂氧离子，其中所述钛层形成一二氧化钛层。
PCT/CN2018/117731 2018-11-06 2018-11-27 显示面板的制造方法 Ceased WO2020093475A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811312166.1A CN109638034B (zh) 2018-11-06 2018-11-06 显示面板的制造方法
CN201811312166.1 2018-11-06

Publications (1)

Publication Number Publication Date
WO2020093475A1 true WO2020093475A1 (zh) 2020-05-14

Family

ID=66067347

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/117731 Ceased WO2020093475A1 (zh) 2018-11-06 2018-11-27 显示面板的制造方法

Country Status (2)

Country Link
CN (1) CN109638034B (zh)
WO (1) WO2020093475A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259557B (zh) * 2020-10-15 2022-12-06 Tcl华星光电技术有限公司 显示面板及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060180816A1 (en) * 2005-02-14 2006-08-17 Sharp Laboratories Of America, Inc. Wide wavelength range silicon electroluminescence device
CN102709329A (zh) * 2012-06-14 2012-10-03 深超光电（深圳）有限公司 薄膜晶体管及其制造方法
CN103050441A (zh) * 2012-12-10 2013-04-17 华映视讯（吴江）有限公司 氧化物薄膜晶体管制程方法
US9397124B2 (en) * 2014-12-03 2016-07-19 Apple Inc. Organic light-emitting diode display with double gate transistors
CN107275350A (zh) * 2017-07-19 2017-10-20 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120032165A1 (en) * 2010-08-06 2012-02-09 Korea Advanced Institute Of Science And Technology Aqueous solution composition for fluorine doped metal oxide semiconductor and thin film transistor including the same
KR20140084417A (ko) * 2012-12-26 2014-07-07 동우 화인켐 주식회사 박막 트랜지스터의 채널 형성용 식각액 조성물 및 채널 형성 방법
CN103208526B (zh) * 2012-12-28 2016-04-13 南京中电熊猫液晶显示科技有限公司 一种半导体器件及其制造方法
CN103915508B (zh) * 2013-01-17 2017-05-17 上海天马微电子有限公司 一种底栅结构的氧化物薄膜晶体管及其制作方法
TWI559555B (zh) * 2014-03-13 2016-11-21 國立臺灣師範大學 薄膜電晶體及其製造方法
CN104934481B (zh) * 2014-03-21 2017-10-13 北京大学深圳研究生院 一种薄膜晶体管及其制备方法
CN108550625B (zh) * 2018-04-18 2021-04-02 Tcl华星光电技术有限公司 一种薄膜晶体管及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060180816A1 (en) * 2005-02-14 2006-08-17 Sharp Laboratories Of America, Inc. Wide wavelength range silicon electroluminescence device
CN102709329A (zh) * 2012-06-14 2012-10-03 深超光电（深圳）有限公司 薄膜晶体管及其制造方法
CN103050441A (zh) * 2012-12-10 2013-04-17 华映视讯（吴江）有限公司 氧化物薄膜晶体管制程方法
US9397124B2 (en) * 2014-12-03 2016-07-19 Apple Inc. Organic light-emitting diode display with double gate transistors
CN107275350A (zh) * 2017-07-19 2017-10-20 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置

Also Published As

Publication number Publication date
CN109638034A (zh) 2019-04-16
CN109638034B (zh) 2021-04-27

Similar Documents

Publication Publication Date Title
CN107275350B (zh) 阵列基板及其制作方法和显示装置
CN104617102B (zh) 阵列基板及阵列基板制造方法
CN104409518B (zh) 薄膜晶体管及其制备方法
WO2015100894A1 (zh) 显示装置、阵列基板及其制造方法
US7674658B2 (en) Semiconductor device and manufacturing method thereof
WO2013127229A1 (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
WO2016070581A1 (zh) 阵列基板制备方法
US20210366942A1 (en) Array substrate and manufacturing method thereof
CN108511464A (zh) Cmos型ltps tft基板的制作方法
WO2017016152A1 (zh) 阵列基板及其制造方法、显示装置
CN107799466B (zh) Tft基板及其制作方法
CN104022079A (zh) 薄膜晶体管基板的制造方法
TWI471948B (zh) 氧化物薄膜電晶體製程方法
CN105977205B (zh) 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
US20190333944A1 (en) Ltps type tft and method for manufacturing same
CN109742089B (zh) 显示基板、显示装置和显示基板的制造方法
CN111081551A (zh) 阵列基板的制造方法
CN107195689B (zh) 一种薄膜晶体管及其制作方法、oled显示面板
WO2016197399A1 (zh) Ltps阵列基板及其制造方法
WO2020093475A1 (zh) 显示面板的制造方法
CN100437948C (zh) 薄膜晶体管及半导体元件的制作方法
WO2019095562A1 (zh) Tft基板的制作方法
WO2018000947A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示面板
WO2017024718A1 (zh) 薄膜晶体管的制作方法和阵列基板的制作方法
WO2016197400A1 (zh) Ltps阵列基板及其制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18939223

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18939223

Country of ref document: EP

Kind code of ref document: A1