WO2020012916A1 - 積層構造体及びその製造方法並びに半導体デバイス - Google Patents

積層構造体及びその製造方法並びに半導体デバイス Download PDF

Info

Publication number
WO2020012916A1
WO2020012916A1 PCT/JP2019/024679 JP2019024679W WO2020012916A1 WO 2020012916 A1 WO2020012916 A1 WO 2020012916A1 JP 2019024679 W JP2019024679 W JP 2019024679W WO 2020012916 A1 WO2020012916 A1 WO 2020012916A1
Authority
WO
WIPO (PCT)
Prior art keywords
alloy layer
atoms
laminated structure
layer
atom
Prior art date
Application number
PCT/JP2019/024679
Other languages
English (en)
French (fr)
Inventor
富永　淳二
典幸 宮田
善己 鎌田
巌 國島
Original Assignee
国立研究開発法人産業技術総合研究所
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立研究開発法人産業技術総合研究所, 株式会社東芝 filed Critical 国立研究開発法人産業技術総合研究所
Priority to US17/259,111 priority Critical patent/US20210202839A1/en
Priority to KR1020207033698A priority patent/KR102452296B1/ko
Priority to EP19833991.3A priority patent/EP3796372A4/en
Priority to JP2020530068A priority patent/JP7416382B2/ja
Priority to CN201980038005.4A priority patent/CN112292758B/zh
Publication of WO2020012916A1 publication Critical patent/WO2020012916A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B19/00—Selenium; Tellurium; Compounds thereof
    • C01B19/007—Tellurides or selenides of metals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B19/00—Selenium; Tellurium; Compounds thereof
    • C01B19/04—Binary compounds including binary selenium-tellurium compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe

Definitions

  • the present invention relates to a laminated structure in which two alloy layers are laminated, a method of manufacturing the same, and a semiconductor device having the laminated structure.
  • a ternary alloy (hereinafter, referred to as a “GST alloy”) composed of germanium (Ge) -antimony (Sb) -tellurium (Te) is used.
  • a recording process called “SET” for changing the state to a crystalline phase and an erasing process called “RESET” for returning from the crystalline phase to the amorphous phase are changed by changing the intensity and application time of a current pulse.
  • SET for changing the state to a crystalline phase
  • REET erasing process
  • a laminated structure type phase change memory using a laminated structure in which a GeTe alloy layer having a thickness of about 1 nm and an SbTe alloy layer having a thickness of 1 nm to 4 nm are alternately laminated in a crystalline state has been proposed.
  • a first crystal phase having a low resistance state (SET phase) and a second crystal phase having a high resistance state (RESET phase) are generated by applying a current pulse to the laminated structure.
  • the valence of Ge atoms in the GeTe alloy layer is exchanged with the position of adjacent Te atoms, so that the high-resistance state crystal phase and the low-resistance state crystal phase are exchanged, and the ON-state is changed.
  • Obtaining the OFF state is the recording principle.
  • the GeTe alloy layer forms an uneven atomic layer in which Ge atoms and Te atoms are alternately arranged vertically, and the thickness of the atomic layer is about 0.4 nm.
  • GeTe alloy layer in which two atomic layers are stacked four types of arrangements can be taken depending on the arrangement in the thickness direction of the layers. Specifically, a Ge—Te—Ge—Te arrangement (see FIG. 1) and a reverse arrangement thereof, ie, a Te—Ge—Te—Ge arrangement (FIG. 1) ), A Ge-Te-Te-Ge sequence (see FIG. 2), and a Te-Ge-Ge-Te sequence (see FIG. 3).
  • the Ge—Te—Ge—Te arrangement (see FIG. 1) can be further grown, and the number of repetitions can be increased as in Ge—Te—Ge—Te—Ge—Te.
  • FIG. 1 is a schematic diagram (1) showing an example of a laminated structure in a low-resistance state
  • FIG. 2 is a schematic diagram (2) showing an example of a laminated structure in a low-resistance state.
  • FIG. 2 is a schematic diagram showing an example of a laminated structure in a high resistance state.
  • ⁇ indicates a Te atom
  • ⁇ indicates a Ge atom
  • ⁇ indicates an Sb atom
  • Sb 2 Te 3 alloy layer composed of a composition ratio of Sb 2 Te 3 has a particularly stable structure, configured to overlap the 5 atomic layers 1 It is known to have a layer structure of layers (see FIGS. 1 to 3). As shown in FIGS. 1 to 3, the Sb 2 Te 3 alloy layer has a Te—Sb—Te—Sb—Te arrangement in the order from the bottom surface of the layer toward the thickness direction.
  • the Sb 2 Te 3 alloy layer has a hexagonal crystal structure in which Te atoms and Sb atoms in the layer are strongly bonded by covalent bonds (see Non-Patent Document 4).
  • the five-atom layer that is a constituent unit of the Sb 2 Te 3 alloy layer is referred to as a QL (quintuple layer).
  • the GeTe alloy layer and the Sb 2 Te 3 alloy layer constitute, for example, the laminated structure in which these layers are alternately and repeatedly laminated with the crystal axes aligned. Specifically, the ⁇ 111> crystal face of the GeTe alloy layer and the ⁇ 0001> crystal face of the Sb 2 Te 3 alloy layer are shared to form the laminated structure (see FIG. 1). Further, in the GeTe alloy layer and the Sb 2 Te 3 alloy layer, Te atoms are weakly bonded to each other by van der Waals bonds (see Patent Document 1 and Non-Patent Document 4). Analysis results by cross-sectional transmission electron micrographs have also been reported (see Non-Patent Document 5). The horizontal lines in FIGS. 1 to 3 indicate the interface where the van der Waals coupling acts, and the same applies to the subsequent drawings.
  • the laminated structure is manufactured using a vacuum film forming apparatus. There is a sequence of film formation in the production, and it is necessary to form a thin Sb 2 Te 3 alloy layer on the substrate first. Further, the Sb 2 Te 3 alloy layer is preferably formed of 3QL to 5QL, and when formed in this manner, a beautiful laminated film can be obtained (see Patent Document 1). When the Sb 2 Te 3 alloy layer is formed, the terminal ends on a Te atomic surface. Therefore, when the GeTe alloy layer is successively laminated, Ge—Te—Ge is applied in the thickness direction of the layer from the Te atomic surface side.
  • thermodynamic phase stability there is a phase transition temperature around 230 ° C., below which the Te—Ge—Ge—Te phase, and above that the Ge—Te—Ge— phase. It is known that the Te phase is stable. It is known that a Ge—Te—Te—Ge phase is formed in addition to a Te—Ge—Ge—Te phase from around 160 ° C. to room temperature (see Non-Patent Document 5).
  • the laminated structure is manufactured from a repeating structure of these basic configurations.
  • the electric resistance is high. Is as low as 1 k ⁇ to 10 k ⁇ , and when a large number of Te—Ge—Ge—Te phases (see FIG. 3) are present, it is reported that the electric resistance is as high as 1 M ⁇ to 10 M ⁇ (see Non-Patent Document 6).
  • a phase change occurs between these phases, and a memory operation is realized.
  • This phenomenon is necessary for the memory operation because the energy of the electron beam applied to the laminated structure was absorbed and Ge atoms and Sb atoms moved between atoms during the observation with the scanning transmission electron microscope. This means that the atomic arrangement of the laminated structure is easily destroyed by absorption of external energy.
  • an object of the present invention is to provide a laminated structure having excellent atomic arrangement stability, a method for manufacturing the same, and a semiconductor device using the laminated structure.
  • the present inventors have conducted intensive studies in order to solve the above problems, and obtained the following knowledge.
  • the cause of the laminate structure losing the function of phase change is that Ge atoms in the GeTe alloy layer involved in the phase change diffuse toward the QL.
  • a concentration gradient of Ge atoms and Sb atoms which are atoms other than Te atoms, exists at an interface between the two and is caused by the concentration gradient between the two. Since a chemical potential is generated, the Ge atom and the Sb atom tend to mutually diffuse to the side where they should not exist (see FIG. 4).
  • FIG. 4 is an explanatory diagram (A) for explaining the state of mutual diffusion of Ge atoms and Sb atoms.
  • (1) shows the chemical potential of Te atoms
  • (2a) shows the lower side in the diagram.
  • (2b) the chemical potential of the Sb atom in the QL shown in the upper part of the figure
  • (3a) the chemical potential of the Ge atom in the GeTe alloy layer shown in the lower part of the figure
  • (3b) shows the chemical potential of Ge atoms in the GeTe alloy layer shown in the upper part of the figure.
  • the laminated structure absorbs external energy such as energy required for phase change and energy of an electron beam irradiated at the time of observation by the scanning transmission electron microscope, first, the Te-Sb in the QL Is released, and the Sb atoms in the QL diffuse into the GeTe alloy layer.
  • the bond-dissociation energy between Te and Sb is about 120 kJ / mol smaller than the bond-dissociation energy between Ge and Te.
  • FIG. 5 is an explanatory view (B) for explaining the interdiffusion state of Ge atoms and Sb atoms.
  • (1) shows the chemical potential of Te atoms
  • (2a) shows the lower side in the figure.
  • (2b) is a chemical potential corresponding to Sb atoms before mutual diffusion in the QL
  • (3a) is a lower potential in the figure.
  • (3b) is a chemical potential corresponding to Ge atoms before mutual diffusion in the GeTe alloy layer shown in the upper part of the figure, and a chemical potential corresponding to Ge atoms before mutual diffusion in the GeTe alloy layer. The figure shows that the chemical potentials decrease as compared with before the mutual diffusion.
  • Table 1 below is a table showing the bond dissociation energy between two atoms, and is based on Reference Document 1 below. Reference 1: Luo, Y.R., Comprehensive Handbook of Chemical Bond Energys, CRC Press, Boca Raton, FL, 2007.
  • the bond between the S atom, which is a chalcogen atom belonging to the same group 16 as the Te atom, and the Ge atom is such that the bond dissociation energy between Ge—S is about twice as large as the bond dissociation energy between Te—Sb. High and more difficult to break than the bond between Te and Ge atoms (see Table 1 above). Also, the bond between the Se atom and the Ge atom, which are also chalcogen atoms, is harder to be broken than the bond between the Te atom and the Ge atom from the comparison of bond dissociation energies (see Table 1 above).
  • FIG. 6 is an explanatory diagram (C) illustrating the state of mutual diffusion of Ge atoms and Sb atoms.
  • (1) shows the chemical potential of Te atoms
  • (2a) shows the lower side in the figure.
  • (2b) the chemical potential of the Sb atom in the QL shown in the upper part of the figure
  • (3a) the chemical potential of the Ge atom in the GeTe alloy layer shown in the lower part of the figure
  • (3b) shows the chemical potential of Ge atoms in the GeTe alloy layer shown in the upper part of the figure.
  • an S atom is taken as an example of an atom to be introduced, and the S atom is indicated by “ ⁇ ” in the figure.
  • the bond between the Sb atom and the S atom is less likely to be broken than the bond between the Sb atom and the Te atom from the comparison of bond dissociation energies (see Table 1 above).
  • the bond between the Sb atom and the Se atom is also less likely to be broken than the bond between the Sb atom and the Te atom. Therefore, when the S atom or Se atom is introduced into the QL and a part of the Te atom is replaced with the S atom or Se atom to form a Sb—S or Sb—Se bond, It is considered that the diffusion of Ge atoms in the GeTe alloy layer to the QL side is suppressed as compared with.
  • the diffusion of Ge atoms in the GeTe alloy layer to the QL side is induced by the diffusion of Sb atoms in the QL to the GeTe alloy layer side, so that Sb—S or Sb—Se If the bonding suppresses the diffusion of Sb atoms in the QL to the GeTe alloy layer side, the diffusion of Ge atoms in the GeTe alloy layer to the QL side is also suppressed.
  • the SbTe alloy layer has been described as an example, but the same description can be applied to a BiTe alloy layer using Bi atoms belonging to the same Group 15 as Sb atoms.
  • the description has been given by taking the laminated structure phase change memory as an example, the same description can be applied to any semiconductor device that performs a device operation using the phase change of the laminated structure.
  • the present invention is based on the above findings, and means for solving the above problems are as follows. That is, ⁇ 1> An alloy layer A formed mainly of germanium and tellurium, and an alloy layer B formed mainly of one of antimony and bismuth and tellurium, wherein the alloy layer A and the alloy A laminated structure, wherein at least one of the layers B contains at least one of chalcogen atoms of sulfur and selenium. ⁇ 2> The multilayer structure according to ⁇ 1>, wherein the chalcogen atom is contained in the alloy layer A. ⁇ 3> The multilayer structure according to any one of ⁇ 1> to ⁇ 2>, wherein the content of chalcogen in the alloy layer A is 0.05 at% to 10.0 at%.
  • the alloy layer A has a cubic crystal structure
  • the alloy layer B has a hexagonal crystal structure
  • the alloy layer A has a structure in which the alloy layer A is laminated on the alloy layer B.
  • ⁇ 6> The method for producing a laminated structure according to any one of ⁇ 1> to ⁇ 5>, including a step of heating each of the alloy layers A and B at a temperature of 200 ° C to 300 ° C.
  • a method for manufacturing a laminated structure characterized in that: ⁇ 7> A semiconductor device comprising the laminated structure according to any one of ⁇ 1> to ⁇ 5>.
  • the said problem in prior art can be solved and the laminated structure excellent in the stability of an atomic arrangement, its manufacturing method, and the semiconductor device using the said laminated structure can be provided. .
  • FIG. 4 is a diagram showing an X-ray diffraction chart of each laminated structure according to Example 1 and Comparative Example 1.
  • FIG. 4 is a diagram showing an X-ray diffraction chart of each laminated structure according to Example 1 and Comparative Example 1.
  • FIG. 3 is a view showing an electron microscope image of the laminated structure according to Example 1.
  • FIG. 9 is a view showing an electron microscope image of the laminated structure according to Comparative Example 1.
  • FIG. 9 is an explanatory diagram illustrating a configuration of a semiconductor device according to a third embodiment.
  • FIG. 14 is a diagram illustrating voltage-electrical resistance characteristics of each semiconductor device according to Example 3 and Comparative Example 5 from a high resistance state (RESET phase) to a low resistance state (SET phase).
  • FIG. 14 is a diagram illustrating voltage-electrical resistance characteristics of each semiconductor device according to Example 3 and Comparative Example 5 from a low resistance state (SET phase) to a high resistance state (RESET phase).
  • the laminated structure of the present invention has an alloy layer A and an alloy layer B.
  • the alloy layer A is formed with germanium (Ge) and tellurium (Te) as main components.
  • germanium (Ge) and tellurium (Te) two phases having different properties called a SET phase and a RESET phase are given to the laminated structure by an atomic arrangement of germanium atoms and tellurium atoms, and a voltage is applied to the laminated structure. This causes a phase transition between the two phases.
  • the “main component” indicates an atom forming a basic unit cell of a layer, and the layer is formed of at least one of chalcogen atoms (S atom and Se atom) of sulfur and selenium. When it contains, it shows that it is the said chalcogen atom (S atom, Se atom) and the said atom which forms the said basic unit cell.
  • the alloy layer A is not particularly limited, but is preferably a layer in which the crystal orientation is oriented in a fixed direction.
  • the alloy layer A has a cubic crystal structure, and its (111) plane is the same as that of the alloy layer B. It is preferable that they are arranged on adjacent surfaces.
  • the crystal layer has a face-centered cubic crystal structure and that the (111) plane is oriented in a plane adjacent to the alloy layer B.
  • the method of forming the alloy layer A is not particularly limited and may be appropriately selected depending on the purpose. Examples thereof include a sputtering method, a molecular beam epitaxy method, an ALD (Atomic Layer Deposition) method, and a CVD (Chemical Vapor Deposition). And the like.
  • the thickness of the alloy layer A is not particularly limited, but is preferably more than 0 nm and 4 nm or less. When the thickness exceeds 4 nm, independent and unique characteristics may be exhibited, which may affect the characteristics of the laminated structure.
  • the alloy layer B is formed mainly of one of antimony (Sb) and bismuth (Bi) and tellurium (Te).
  • the alloy layer B is not particularly limited, and includes a layer formed of SbTe or BiTe having an atomic composition ratio of 1: 1 and a layer formed with another atomic composition ratio. In view of the stability of the compound, it is preferable to be formed of any one of Sb 2 Te 3 and Bi 2 Te 3 whose atomic composition ratio is 2: 3.
  • the alloy layer B is not particularly limited, but is preferably a layer in which the crystal orientation is oriented in a fixed direction. Among them, the alloy layer B has a hexagonal crystal structure and its c-axis is oriented in the stacking direction. Is more preferred. With such a crystal structure, a layer to be laminated next becomes a template for generating an orientation with this layer as a base, and a superlattice structure of these laminates is easily obtained.
  • the method for forming the alloy layer B is not particularly limited and can be appropriately selected depending on the purpose. Examples thereof include a sputtering method, a molecular beam epitaxy method, an ALD method, and a CVD method.
  • the thickness of the alloy layer B is not particularly limited, but is preferably 2 nm to 10 nm because a c-axis oriented crystal structure is easily obtained.
  • the laminated structure is not particularly limited, but preferably has a structure in which the alloy layers A and the alloy layers B are alternately and repeatedly laminated from the viewpoint of easily causing the phase transition.
  • the alloy layer A is laminated on the alloy layer B using the alloy layer B as a base layer (the lowermost layer), and the alloy layers A and It is preferable that the alloy layers B are alternately and repeatedly laminated.
  • the alloy layer B is provided as the outermost layer of the multilayer structure, it functions as an antioxidant layer for the multilayer structure.
  • the number of layers in the multilayer structure is not particularly limited, and may be about 10 to 50 when each of the alloy layers A and B is counted as one layer.
  • an orientation control layer formed of any of germanium, silicon, tungsten, germanium-silicon, germanium-tungsten, and silicon-tungsten as a base of the laminated structure is provided.
  • the laminated structure can be produced on the orientation control layer.
  • At least one of the alloy layer A and the alloy layer B contains at least one of chalcogen atoms of sulfur (S) and selenium (Se).
  • S sulfur
  • Se selenium
  • the chalcogen atoms (S atoms, Se atoms) are replaced with Te atoms in each of the alloy layers A and B. Te atoms belong to Group 16 like the chalcogen atoms (S atoms, Se atoms). However, if the amount of substitution from the Te atom to the chalcogen atom (S atom, Se atom) is too large, the properties of the laminated structure that causes the phase transition are impaired. It becomes difficult to suppress the diffusion of Ge atoms to the alloy layer B side. Therefore, the content of the chalcogen atoms is preferably 0.05 at% to 10.0 at% with respect to each of the alloy layer A and the alloy layer B.
  • the chalcogen atom may be contained in at least one of the alloy layer A and the alloy layer B, but effectively prevents Ge atoms in the alloy layer A from diffusing to the alloy layer B side. From the viewpoint of suppression, it is preferably contained in the alloy layer A, and particularly preferably contained in the alloy layer A at a content of 0.05 at% to 10.0 at%.
  • the method for adding the chalcogen atoms to each of the alloy layers A and B is not particularly limited, and the chalcogen atoms may be added to the material for forming the alloy layers A and B to form the alloy. Any method of forming the layer A and the alloy layer B can be used.
  • the method for producing a laminated structure of the present invention is a method for producing the laminated structure of the present invention, wherein at least each of the alloy layers A and B is heated at a temperature of 200 ° C. to 300 ° C. including.
  • the alloy layer A and the alloy layer B the matters described for the laminated structure including the forming method can be applied.
  • each layer of the alloy layer A and the alloy layer B is heated at a temperature of 200 ° C. to 300 ° C. It is important to heat. That is, by heating at such a temperature, the laminated structure having excellent orientation can be obtained.
  • a semiconductor device is configured to include the laminated structure according to the present invention.
  • the laminated structure can undergo a phase transition between two phases having different characteristics called the SET phase and the RESET phase, and can be used for various devices by utilizing this phase transition phenomenon.
  • the device characteristics of the original atomic arrangement can be stably exhibited.
  • the semiconductor device is not particularly limited as long as it has the laminated structure.
  • Japanese Patent No. 4599598, Japanese Patent No. 4621897 (Patent Document 1), Japanese Patent No. 5750791, and Japanese Patent No. 6124320 can be used.
  • Example 1 First, a 200 ⁇ m-thick sapphire substrate (manufactured by Shinko Co., Ltd.) was transferred to a sputtering apparatus (manufactured by Shibaura Mechatronics, Inc., 4 EP-LL, three 3-inch targets), and a vacuum back pressure of 1.0 ⁇ 10 ⁇ 4 Pa, Sputtering was performed using a silicon material (Mitsubishi Materials Corporation, B-doped Si) as a target under the conditions of an Ar film forming gas pressure of 0.5 Pa, a temperature of 25 ° C., and an RF power of 100 W, on the sapphire substrate. An amorphous silicon layer as a base layer was formed with a thickness of 40 nm.
  • a silicon material Mitsubishi Materials Corporation, B-doped Si
  • the Sb 2 Te 3 alloy material manufactured by Mitsubishi Materials Corporation, purity: 99.9%
  • the Sb 2 Te 3 alloy material under the conditions of maintaining a vacuum back pressure, an Ar film forming gas pressure of 0.5 Pa, a temperature of 25 ° C., and an RF power of 20 W was used as a target to form a Sb 2 Te 3 alloy layer (first layer) with a thickness of 3.0 nm on the amorphous silicon layer.
  • the Sb 2 Te 3 alloy layer was crystallized by heating at 210 ° C.
  • the RF power is set to 20 W
  • the S atom-added GeTe alloy material (Ge 50 Te 47 S 3 , Mitsubishi Materials Sputtering using a target of purity 99.9%)
  • a GeTe alloy layer (first layer) containing S atoms at a content of 3 at% with a thickness of 0.8 nm on the Sb 2 Te 3 alloy layer. And crystallized.
  • the Sb 2 Te 3 alloy layer and the GeTe alloy layer are alternately formed under the same conditions as the first layer, respectively.
  • the Sb 2 Te 3 alloy layer and the GeTe alloy layer were alternately laminated by 10 layers each other to form a laminated structure having a total laminated structure of 20 layers.
  • the thickness of the second and subsequent layers of the Sb 2 Te 3 alloy layer was changed to 1.0 nm from 3.0 nm of the first layer. That is, in the configuration of the ten Sb 2 Te 3 alloy layers, the thickness of the first layer is 3.0 nm, and the thickness of each of the second to tenth layers is 1.0 nm.
  • the GeTe alloy layer serving as the outermost layer of the multilayer structure was replaced with an Sb 2 Te 3 alloy layer as an antioxidant layer under the same conditions as the first layer. Formed on top and crystallized. As described above, the laminated structure according to Example 1 was manufactured.
  • Comparative Example 1 The target material was changed from an S atom-added GeTe alloy material (Ge 50 Te 47 S 3 ) to a GeTe alloy material (Mitsubishi Materials Corp., purity 99.9%) to which S atoms were not added, and the GeTe alloy layer was formed in the same manner as in Example 1 except that the layered structure did not contain S atoms, thereby producing a multilayer structure according to Comparative Example 1.
  • S atom-added GeTe alloy material Ge 50 Te 47 S 3
  • GeTe alloy material Mitsubishi Materials Corp., purity 99.9%
  • the multilayer structure according to Example 1 has a smaller half-width of each diffraction peak than the multilayer structure according to Comparative Example 1, and has higher crystallinity. It is confirmed. Note that the arrows shown in FIG. 7 indicate the peak shift of the diffraction peak of the multilayer structure according to Example 1 as viewed from the multilayer structure according to Comparative Example 1.
  • FIG. 8 shows an electron microscope image of the laminated structure according to the first embodiment.
  • a van der Waals is located between a 9-unit structural unit composed of Ge 2 Te 2 and Sb 2 Te 3 and an adjacent structural unit. The gap based on the connection (see the dark horizontal line in the figure) is clearly confirmed.
  • FIG. 9 shows an electron microscope image of the laminated structure according to Comparative Example 1.
  • the multilayer structure according to Comparative Example 1 in which S atoms are added and the multilayer structure according to Comparative Example 1 in which S atoms are not added, a stack having a stable atomic arrangement by adding S atoms is shown. It is confirmed that a structure can be obtained and diffusion of Ge atoms can be suppressed.
  • Example 2 The target material is changed from an S atom-added GeTe alloy material (Ge 50 Te 47 S 3 ) to a Se atom added GeTe alloy material (Ge 50 Te 47 Se 3 , manufactured by Mitsubishi Materials Corporation, purity: 99.9%).
  • S atom-added GeTe alloy material Ge 50 Te 47 S 3
  • Se atom added GeTe alloy material Ge 50 Te 47 Se 3 , manufactured by Mitsubishi Materials Corporation, purity: 99.9%
  • Example 2 When the same structural analysis as in Example 1 was performed on the laminated structure according to Example 2, the same analysis result as in Example 1 was obtained. Even when Se atoms were added instead of S atoms, It was confirmed that a laminated structure having a stable atomic arrangement was obtained and that diffusion of Ge atoms could be suppressed.
  • Comparative Example 2 The target material is changed from an S atom-added GeTe alloy material (Ge 50 Te 47 S 3 ) to an Al atom-added GeTe alloy material (Ge 50 Te 47 Al 3 , manufactured by Mitsubishi Materials Corporation, purity: 99.9%).
  • S atom-added GeTe alloy material Ge 50 Te 47 S 3
  • Al atom-added GeTe alloy material Ga 50 Te 47 Al 3 , manufactured by Mitsubishi Materials Corporation, purity: 99.9%.
  • a laminated structure according to Comparative Example 2 was manufactured in the same manner as in Example 1, except that Al atoms were added to the GeTe alloy layer.
  • Example 3 The target material was changed from an S atom-added GeTe alloy material (Ge 50 Te 47 S 3 ) to a Ge atom alloy material (Mitsubishi Materials Corp., purity 99.9%) to which S atoms were not added, and sputtering was performed during sputtering.
  • S atom-added GeTe alloy material Ge 50 Te 47 S 3
  • Ge atom alloy material Mitsubishi Materials Corp., purity 99.9%
  • Comparative Example 4 A laminated structure according to Comparative Example 4 was manufactured in the same manner as in Comparative Example 3 except that nitrogen gas was used instead of oxygen gas and N atoms were added to the GeTe alloy layer.
  • Example 3 A semiconductor device according to Example 3 was manufactured according to the configuration of the semiconductor device 10 shown in FIG. Specific manufacturing conditions will be described below.
  • FIG. 10 is an explanatory diagram illustrating the configuration of the semiconductor device according to the third embodiment.
  • the structure on the bottom surface side of the laminated structure 18 a structure in which a lower electrode in which a W layer 13 and a TiN layer 14 were laminated in this order on an SiO 2 layer 12 on a silicon substrate 11 was used. Note that the diameter of the TiN layer 14 is 90 nm.
  • the first Sb 2 Te 3 alloy layer in the multilayer structure according to Example 1 was changed.
  • the underlayer 15 made of the Sb 2 Te 3 alloy was formed according to the method described in the above.
  • a GeTe alloy layer 16 was formed on the underlayer 15 according to the first GeTe alloy layer in the multilayer structure according to the first embodiment.
  • Sb was formed according to the second Sb 2 Te 3 alloy layer in the multilayer structure according to the first embodiment. to form a 2 Te 3 alloy layer 17.
  • the GeTe alloy layers 16 and the Sb 2 Te 3 alloy layers 17 are alternately and repeatedly laminated, and the GeTe alloy layers 16 and the Sb 2 Te 3 alloy layers 17 are alternately laminated by eight layers each.
  • a laminated structure 18 having a 17-layer laminated structure was produced.
  • sputtering is performed using Ti and N as targets (composition ratio: 1: 1) using the sputtering apparatus, and a TiN layer 19 is formed on the Sb 2 Te 3 alloy layer 17 constituting the outermost layer of the multilayer structure 18. Was formed. This TiN layer 19 forms an upper electrode.
  • S atoms are added to each GeTe alloy layer 16 at a concentration of 3 at%.
  • Comparative Example 5 A semiconductor device according to Comparative Example 5 was manufactured in the same manner as in Example 3 except that each GeTe alloy layer 16 was formed according to the GeTe layer in the multilayer structure according to Comparative Example 1 in which S atoms were not added. did.
  • FIG. 11 shows the voltage-electrical resistance characteristics of each semiconductor device according to Example 3 and Comparative Example 5 from the high resistance state (RESET phase) to the low resistance state (SET phase).
  • FIG. 12 shows the voltage-electrical resistance characteristics of each semiconductor device according to Example 3 and Comparative Example 5 from the low resistance state (SET phase) to the high resistance state (RESET phase).
  • the voltage-electrical resistance characteristic when changing the phase from the high resistance state (RESET phase) to the low resistance state (SET phase) is between the two semiconductor devices according to Example 3 and Comparative Example 5. , There is no significant difference.
  • the voltage-electrical resistance characteristics when the phase is changed from the high resistance state (RESET phase) to the low resistance state (SET phase) are as shown in FIG.
  • the phase change can be performed at a voltage value that is 39% lower than that of the semiconductor device according to the comparative example 5.
  • the semiconductor device according to the third embodiment can change the phase at a current value that is 27% lower than that of the semiconductor device according to the comparative example 5.
  • the semiconductor device even if external energy necessary for a memory operation is applied, the original atomic arrangement of Sb atoms and Ge atoms is stably maintained by the addition of S atoms. Is suppressed, and the inherent device characteristics (phase change characteristics) can be exhibited and maintained.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】本発明は、原子配列の安定性に優れる積層構造体及びその製造方法、並びに前記積層構造体を用いた半導体デバイスを提供することを課題とする。 【解決手段】本発明の積層構造体は、ゲルマニウムとテルルとを主成分として形成される合金層Ａと、アンチモン及びビスマスのいずれかとテルルとを主成分として形成される合金層Ｂと、を有し、前記合金層Ａ及び前記合金層Ｂの少なくともいずれかの層に硫黄及びセレンの少なくともいずれかのカルコゲン原子が含まれることを特徴とする。

Description

積層構造体及びその製造方法並びに半導体デバイス
　本発明は、２つの合金層を積層させた積層構造体及びその製造方法並びに前記積層構造体を有する半導体デバイスに関する。
　従来型の相変化メモリにおいては、ゲルマニウム（Ｇｅ）－アンチモン（Ｓｂ）－テルル（Ｔｅ）からなる三元合金（以下、「ＧＳＴ合金」と称す）を用い、高抵抗状態のアモルファス相から低抵抗状態の結晶相へ変化させるセット（ＳＥＴ）と呼ばれる記録過程と、逆に前記結晶相から前記アモルファス相へ戻すリセット（ＲＥＳＥＴ）と呼ばれる消去過程とを、電流パルスの強弱と印加時間とを変化させることで達成している。
　しかし、前記消去過程では、前記アモルファス相を形成するため、一旦、前記ＧＳＴ合金に融点以上の温度を発生させる大電流を注入する必要があり、省電力の観点から問題があった（非特許文献１，２参照）。
　この問題を解決するために、厚みが約１ｎｍのＧｅＴｅ合金層と厚みが１ｎｍ～４ｎｍのＳｂＴｅ合金層とを結晶状態で交互に積層した積層構造体を用いた積層構造型相変化メモリが提案されている（特許文献１、非特許文献３参照）。
　この提案によれば、低抵抗状態を持つ第一の結晶相（ＳＥＴ相）と高抵抗状態を持つ第二の結晶相（ＲＥＳＥＴ相）とを電流パルスを前記積層構造体に加えることで発生させ、構成合金の融点を経ることなく融点未満の温度で結晶－結晶間相転移を実現することで、従来比で１／１０以下の省電力化が達成される。
　しかしながら、前記積層構造型相変化メモリについて、解決すべき問題が幾つか提起されている。以下、前記積層構造型相変化メモリの具体的な構成とともに説明する。
　前記積層構造型相変化メモリでは、ＧｅＴｅ合金層にあるＧｅ原子の原子価を隣接するＴｅ原子の位置と交換することで、高抵抗状態結晶相と低抵抗状態結晶相とを往来させ、ＯＮ－ＯＦＦ状態を得ることを記録原理とする。
　前記ＧｅＴｅ合金層は、Ｇｅ原子とＴｅ原子とが上下交互に配置された凸凹状の原子層を形成しており、前記原子層一層の厚みは、約０．４ｎｍである。
　この原子層が二枚重ねられた状態の前記ＧｅＴｅ合金層では、層の厚み方向での配列の仕方により、４通りの配列をとり得る。具体的には、層の底面側から厚み方向に向けた順で、Ｇｅ－Ｔｅ－Ｇｅ－Ｔｅ配列（図１参照）と、その逆配列であるＴｅ－Ｇｅ－Ｔｅ－Ｇｅ配列（図１中の両矢印参照）と、Ｇｅ－Ｔｅ－Ｔｅ－Ｇｅ配列（図２参照）と、Ｔｅ－Ｇｅ－Ｇｅ－Ｔｅ配列（図３参照）との４通りの配列が存在する。特に、Ｇｅ－Ｔｅ－Ｇｅ－Ｔｅ配列（図１参照）は、更に成長が可能で、Ｇｅ－Ｔｅ－Ｇｅ－Ｔｅ－Ｇｅ－Ｔｅ・・・のように繰返し数を増やすことができ、その結晶構造は、立方晶である（非特許文献４参照）。
　なお、図１は、低抵抗状態の積層構造体の例を示す模式図（１）であり、図２は、低抵抗状態の積層構造体の例を示す模式図（２）であり、図３は、高抵抗状態の積層構造体の例を示す模式図である。各図中、「◆」は、Ｔｅ原子を示し、「▼」は、Ｇｅ原子を示し、「▲」は、Ｓｂ原子を示しており、以降の図においても同様である。
　また、前記積層構造体の前記ＳｂＴｅ合金層の中でも、Ｓｂ２Ｔｅ３の組成比で構成されるＳｂ２Ｔｅ３合金層は、特に安定した構造を持ち、５原子層を重ねて構成される１層の層構造を持つことが知られている（図１～図３参照）。
　前記Ｓｂ２Ｔｅ３合金層は、図１～図３に示すように、層の底面側から厚み方向に向けた順で、Ｔｅ－Ｓｂ－Ｔｅ－Ｓｂ－Ｔｅ配列を持つ。また、前記Ｓｂ２Ｔｅ３合金層は、層内のＴｅ原子とＳｂ原子とが共有結合によって強く結合し、六方晶の結晶構造を持つ（非特許文献４参照）。
　なお、以下では、前記Ｓｂ２Ｔｅ３合金層の構成単位となる前記５原子層のことをＱＬ（ｑｕｉｎｔｕｐｌｅ　ｌａｙｅｒ）と称する。
　前記ＧｅＴｅ合金層と前記Ｓｂ２Ｔｅ３合金層とは、例えば、結晶軸を一致させて、これらの層が交互に繰返し積層された前記積層構造体を構成する。具体的には、前記ＧｅＴｅ合金層の＜１１１＞結晶面と、前記Ｓｂ２Ｔｅ３合金層の＜０００１＞結晶面とを共有させて前記積層構造体が構成される（図１参照）。
　また、前記ＧｅＴｅ合金層と前記Ｓｂ２Ｔｅ３合金層とでは、Ｔｅ原子同士がファンデルワールス結合によって弱く結合し（特許文献１、非特許文献４参照）、実際に作製した前記積層構造体に対する断面透過電子顕微鏡写真による解析結果も報告されている（非特許文献５参照）。
　なお、図１～３中の横線は、前記ファンデルワールス結合が作用する界面を示しており、以降の図においても同様である。
　前記積層構造体は、真空成膜装置を用いて作製される。
　作製には成膜の順番があり、基板に対して先に前記Ｓｂ２Ｔｅ３合金層を薄く成膜する必要がある。また、このＳｂ２Ｔｅ３合金層としては、３ＱＬ～５ＱＬで形成することが好ましく、このように形成すると綺麗な積層膜を得ることができる（特許文献１参照）。
　前記Ｓｂ２Ｔｅ３合金層を形成すると、終端がＴｅ原子面となるため、引き続き、前記ＧｅＴｅ合金層を積層する場合、前記Ｔｅ原子面側から層の厚み方向に向けて、Ｇｅ－Ｔｅ－Ｇｅ－Ｔｅ配列、Ｔｅ－Ｇｅ－Ｔｅ－Ｇｅ配列、Ｇｅ－Ｔｅ－Ｔｅ－Ｇｅ配列及びＴｅ－Ｇｅ－Ｇｅ－Ｔｅ配列の原子層が形成される。熱力学的な相の安定性を計算すると、約２３０℃付近に相転移温度が存在し、それ以下の温度でＴｅ－Ｇｅ－Ｇｅ－Ｔｅ相が、それ以上の温度でＧｅ－Ｔｅ－Ｇｅ－Ｔｅ相が安定であることが知られている。また、１６０℃付近から室温まではＴｅ－Ｇｅ－Ｇｅ－Ｔｅ相の他にＧｅ－Ｔｅ－Ｔｅ－Ｇｅ相が生成することが知られている（非特許文献５参照）。
　前記積層構造体は、これらの基本構成の繰り返し構造から作製される。
　前記積層構造体は、Ｇｅ－Ｔｅ－Ｇｅ－Ｔｅ相（図１参照）、Ｔｅ－Ｇｅ－Ｔｅ－Ｇｅ相及びＧｅ－Ｔｅ－Ｔｅ－Ｇｅ相（図２参照）が多数存在する場合、電気抵抗が１ｋΩ～１０ｋΩと低く、他方、Ｔｅ－Ｇｅ－Ｇｅ－Ｔｅ相（図３参照）が多数存在する場合、電気抵抗が１ＭΩ～１０ＭΩと高いことが報告されている（非特許文献６参照）。
　前記積層構造型相変化メモリでは、これらの相の間で相変化を生じさせ、メモリ動作が実現される。
　現在、前記積層構造型相変化メモリは、世界各国で盛んに研究開発が展開されているが、素材解析分野の進歩とともに次の問題が報告されている。
　先ず、原子レベルで解析が可能な高解像の走査型透過電子顕微鏡を用いた解析結果として、前記ＱＬと前記ＧｅＴｅ合金層との間で相互拡散が発生し、本来Ｇｅ原子が存在しなければならない位置に多数のＳｂ原子が置き換わった構造配列が観察されることが報告されている（非特許文献７参照）。置換されたＳｂ原子は、メモリ動作に必要な前記相変化に関与しないことから、Ｓｂ原子への置換により前記ＧｅＴｅ合金層からＧｅ原子の数が減少すると、前記相変化による電気抵抗の変化が次第に小さくなり、メモリ動作が実行できなくなる。
　次に、Ｇｅ２Ｔｅ２層とＳｂ２Ｔｅ３層とを繰り返し積層した積層構造体を高解像度の走査型透過電子顕微鏡で観察すると、一部のＧｅ原子が本来存在すべき場所と異なる場所に移動し、Ｇｅ原子の正確な位置情報が得られないことが報告されている（非特許文献８参照）。この現象は、前記走査型透過電子顕微鏡による観察の際、前記積層構造体に照射された電子ビームのエネルギーを吸収してＧｅ原子及びＳｂ原子が原子間移動したことに起因し、メモリ動作に必要な前記積層構造体の原子配列が外部エネルギーの吸収により崩れ易いことを意味している。
特許第４６２１８９７号公報
S. Raoux and M. Wuttig, Phase Change Materials, スプリンガー出版 (2009). M. Wuttig and N. Yamada, Nature Mater. 6, 824 - 832 (2007). R. Simpson, P. Fons, A. V. Kolobov, T. Fukaya, M. Krbal, T. Yagi, and J. Tominaga, Nature Nanotechnol. 6, 501 (2011). J. Tominaga, A. V. Kolobov, P. Fons, T. Nakano and S. Murakami, Adv. Mater. Interfaces 2013, DOI: 10.1002/admi.201300027 J. Tominaga, A. V. Kolobov, P. J. Fons, X. Wang, Y. Saito, T. Nakano, M. Hase, S. Murakami, J. Herfort, Y. Takagaki, Sci. Technol. Adv. Mater. 16, 014402, 2015. H. Nakamura, I. Rugger, S. Sanvito, N. Inoue, J. Tominaga and Y. Asai, Nanoscale, 9, 9386 - 9395, 2017. Ruining Wang, Valeria Bragaglia, Jos E. Boschker, and Raffaella Calarco, Cryst. Growth 16, 3596 - 3601 (2016). Andriy Lotnyk, Isom Hilmi, Ulrich Ross, and Bernd Rauschenbach, Nano Research, 11, 1676 - 1686, 2018.
　本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、原子配列の安定性に優れる積層構造体及びその製造方法、並びに前記積層構造体を用いた半導体デバイスを提供することを課題とする。
　本発明者は、前記課題を解決するため鋭意検討を行い、次の知見を得た。
　前記積層構造体が相変化の機能を失う原因は、相変化に関与する前記ＧｅＴｅ合金層中のＧｅ原子が前記ＱＬ側に拡散することにある。
　前記積層構造体メモリにおける前記ＧｅＴｅ合金層と前記ＱＬ間では、Ｔｅ原子以外の原子であるＧｅ原子及びＳｂ原子の濃度勾配が両者の界面を境にして存在し、両者間で濃度勾配に起因する化学ポテンシャルが生じるため、Ｇｅ原子及びＳｂ原子の各原子が本来存在すべきでない側に相互拡散し易い状況にある（図４参照）。
　なお、図４は、Ｇｅ原子及びＳｂ原子の相互拡散状況を説明する説明図（Ａ）であり、図中、（１）がＴｅ原子の化学ポテンシャル、（２ａ）が図中下側に示される前記ＱＬにおけるＳｂ原子の化学ポテンシャル、（２ｂ）が図中上側に示される前記ＱＬにおけるＳｂ原子の化学ポテンシャル、（３ａ）が図中下側に示される前記ＧｅＴｅ合金層におけるＧｅ原子の化学ポテンシャル、（３ｂ）が図中上側に示される前記ＧｅＴｅ合金層におけるＧｅ原子の化学ポテンシャルを示している。
　今、相変化に必要なエネルギーや前記走査型透過電子顕微鏡による観察の際に照射される電子ビームのエネルギー等の外部エネルギーを前記積層構造体が吸収すると、先ず、前記ＱＬ中のＴｅ－Ｓｂ間の結合が解かれ、前記ＱＬ中のＳｂ原子が前記ＧｅＴｅ合金層に拡散する。下記表１に示すようにＴｅ－Ｓｂ間の結合解離エネルギーがＧｅ－Ｔｅ間の結合解離エネルギーよりも約１２０ｋＪ／ｍｏｌ程小さいためである。
　前記ＱＬ中のＳｂ原子が前記ＧｅＴｅ合金層に拡散すると、この拡散に誘起される形で前記ＧｅＴｅ合金層中のＧｅ－Ｔｅ間の結合が解かれ、前記ＧｅＴｅ合金層中のＧｅ原子が前記ＱＬに拡散する。濃度勾配の低下に伴う前記ＱＬ中のＳｂ原子の化学ポテンシャルの低下に誘起される形で、前記ＧｅＴｅ合金層中の相互拡散前のＧｅ原子に相当する化学ポテンシャルが下がり、前記積層構造体全体の系の自由エネルギーをより低い状態に保持しようとする作用が働くためである。
　その結果、前記ＧｅＴｅ合金層と前記ＱＬ間で、相互拡散に伴うＳｂ原子とＧｅ原子との置換が生じることとなる（図５参照）。
　また、Ｓｂ原子及びＧｅ原子の相互拡散に伴い、Ｔｅ原子間の界面に生じていたファンデルワールス結合（図１～図３参照）による弱い結合に基づくＴｅ原子間の隙間が消失する（図５参照）。
　なお、図５は、Ｇｅ原子及びＳｂ原子の相互拡散状況を説明する説明図（Ｂ）であり、図中、（１）がＴｅ原子の化学ポテンシャル、（２ａ）が図中下側に示される前記ＱＬにおける相互拡散前のＳｂ原子に相当する化学ポテンシャル、（２ｂ）が図中上側に示される前記ＱＬにおける相互拡散前のＳｂ原子に相当する化学ポテンシャル、（３ａ）が図中下側に示される前記ＧｅＴｅ合金層における相互拡散前のＧｅ原子に相当する化学ポテンシャル、（３ｂ）が図中上側に示される前記ＧｅＴｅ合金層における相互拡散前のＧｅ原子に相当する化学ポテンシャルであり、濃度勾配の低下に伴い、相互拡散前に比べて、各化学ポテンシャルが低下する様子を示している。
　また、下記表１は、二原子間の結合解離エネルギーを示す表であり、下記参考文献１に基づく。
　参考文献１：Luo, Y . R ., Comprehensive Handbook of Chemical Bond Energies, CRC Press, Boca Raton, FL, 2007.
Figure JPOXMLDOC01-appb-T000001
　ところで、Ｔｅ原子と同じ第１６族に属するカルコゲン原子であるＳ原子とＧｅ原子との間の結合は、Ｇｅ－Ｓ間の結合解離エネルギーがＴｅ－Ｓｂ間の結合解離エネルギーと比べて２倍程度高く、Ｔｅ原子とＧｅ原子との間の結合よりも解かれにくい（上掲表１参照）。また、同じくカルコゲン原子であるＳｅ原子とＧｅ原子との間の結合も、結合解離エネルギーの比較からＴｅ原子とＧｅ原子との間の結合よりも解かれにくい（上掲表１参照）。
　したがって、Ｓ原子やＳｅ原子を前記ＧｅＴｅ合金層に導入して、Ｔｅ原子の一部をＳ原子やＳｅ原子で置換し、Ｇｅ－ＳやＧｅ－Ｓｅの結合を形成すれば、置換しない場合と比べて、Ｇｅ原子の前記ＱＬ側への拡散を抑制することができると考えられる。即ち、Ｇｅ－Ｓ間及びＧｅ－Ｓｅ間の強い結合に基づき、Ｇｅ原子及びＳｂ原子の高い濃度勾配が維持されることで、Ｇｅ原子の前記ＱＬ側への拡散が抑制されることとなる（図６参照）。
　なお、図６は、Ｇｅ原子及びＳｂ原子の相互拡散状況を説明する説明図（Ｃ）であり、図中、（１）がＴｅ原子の化学ポテンシャル、（２ａ）が図中下側に示される前記ＱＬにおけるＳｂ原子の化学ポテンシャル、（２ｂ）が図中上側に示される前記ＱＬにおけるＳｂ原子の化学ポテンシャル、（３ａ）が図中下側に示される前記ＧｅＴｅ合金層におけるＧｅ原子の化学ポテンシャル、（３ｂ）が図中上側に示される前記ＧｅＴｅ合金層におけるＧｅ原子の化学ポテンシャルを示している。また、導入する原子としてＳ原子を例とし、図中、Ｓ原子を「■」で示している。
　加えて、Ｓｂ原子とＳ原子との間の結合は、結合解離エネルギーの比較からＳｂ原子とＴｅ原子との間の結合よりも解かれにくい（上掲表１参照）。Ｓｂ原子とＳｅ原子との間の結合も、Ｓｂ原子とＴｅ原子との間の結合よりも解かれにくい。
　よって、Ｓ原子やＳｅ原子を前記ＱＬの方に導入して、Ｔｅ原子の一部をＳ原子やＳｅ原子で置換し、Ｓｂ－ＳやＳｂ－Ｓｅの結合を形成した場合も、置換しない場合と比べて、前記ＧｅＴｅ合金層中のＧｅ原子の前記ＱＬ側への拡散が抑制されると考えられる。
　即ち、前記ＧｅＴｅ合金層中のＧｅ原子の前記ＱＬ側への拡散は、前記ＱＬ中のＳｂ原子が前記ＧｅＴｅ合金層側に拡散することにより誘起されることから、Ｓｂ－ＳやＳｂ－Ｓｅの結合により前記ＱＬ中のＳｂ原子が前記ＧｅＴｅ合金層側へ拡散することを抑制すれば、併せて、前記ＧｅＴｅ合金層中のＧｅ原子の前記ＱＬ側への拡散も抑制されることとなる。
　なお、以上では、前記ＳｂＴｅ合金層を例に挙げて説明をしたが、Ｓｂ原子と同じ１５族に属するＢｉ原子を用いたＢｉＴｅ合金層についても、同様の説明を適用することができる。
　また、前記積層構造体相変化メモリを例に挙げて説明をしたが、前記積層構造体の相変化を利用してデバイス動作させる半導体デバイスであれば、同様の説明を適用することができる。
　本発明は、前記知見に基づくものであり、前記課題を解決するための手段としては、以下の通りである。即ち、
　＜１＞　ゲルマニウムとテルルとを主成分として形成される合金層Ａと、アンチモン及びビスマスのいずれかとテルルとを主成分として形成される合金層Ｂと、を有し、前記合金層Ａ及び前記合金層Ｂの少なくともいずれかの層に硫黄及びセレンの少なくともいずれかのカルコゲン原子が含まれることを特徴とする積層構造体。
　＜２＞　カルコゲン原子が合金層Ａに含まれる前記＜１＞に記載の積層構造体。
　＜３＞　合金層Ａにおけるカルコゲンの含有量が０．０５ａｔ％～１０．０ａｔ％である前記＜１＞から＜２＞のいずれかに記載の積層構造体。
　＜４＞　合金層Ａと合金層Ｂとが交互に繰返し積層される構造を有する前記＜１＞から＜３＞のいずれかに記載の積層構造体。
　＜５＞　合金層Ａが立方晶の結晶構造を有するとともに合金層Ｂが六方晶の結晶構造を有し、前記合金層Ｂ上に前記合金層Ａが積層された構造を有し、前記合金層Ｂのｃ軸が積層方向に配向され、前記合金層Ａの（１１１）面が前記合金層Ｂとの隣接面に配向される前記＜１＞から＜４＞のいずれかに記載の積層構造体。
　＜６＞　前記＜１＞から＜５＞のいずれかに記載の積層構造体の製造方法であって、合金層Ａ及び合金層Ｂの各層を２００℃～３００℃の温度で加熱する工程を含むことを特徴とする積層構造体の製造方法。
　＜７＞　前記＜１＞から＜５＞のいずれかに記載の積層構造体を有して構成されることを特徴とする半導体デバイス。
　本発明によれば、従来技術における前記諸問題を解決することができ、原子配列の安定性に優れる積層構造体及びその製造方法、並びに前記積層構造体を用いた半導体デバイスを提供することができる。
低抵抗状態の積層構造体の例を示す模式図（１）である。 低抵抗状態の積層構造体の例を示す模式図（２）である。 高抵抗状態の積層構造体の例を示す模式図である。 Ｇｅ原子及びＳｂ原子の相互拡散状況を説明する説明図（Ａ）である。 Ｇｅ原子及びＳｂ原子の相互拡散状況を説明する説明図（Ｂ）である。 Ｇｅ原子及びＳｂ原子の相互拡散状況を説明する説明図（Ｃ）である。 実施例１及び比較例１に係る各積層構造体のＸ線回折チャートを示す図である。 実施例１に係る積層構造体の電子顕微鏡像を示す図である。 比較例１に係る積層構造体の電子顕微鏡像を示す図である。 実施例３に係る半導体デバイスの構成を説明する説明図である。 高抵抗状態（ＲＥＳＥＴ相）から低抵抗状態（ＳＥＴ相）に至る実施例３及び比較例５に係る各半導体デバイスの電圧－電気抵抗特性を示す図である。 低抵抗状態（ＳＥＴ相）から高抵抗状態（ＲＥＳＥＴ相）に至る実施例３及び比較例５に係る各半導体デバイスの電圧－電気抵抗特性を示す図である。
（積層構造体）
　本発明の積層構造体は、合金層Ａと、合金層Ｂとを有する。
＜合金層Ａ＞
　前記合金層Ａは、ゲルマニウム（Ｇｅ）とテルル（Ｔｅ）とを主成分として形成される。
　前記合金層Ａでは、ゲルマニウム原子とテルル原子との原子配列により、前記積層構造体に対して、ＳＥＴ相及びＲＥＳＥＴ相と呼ばれる特性の異なる二つの相を付与し、前記積層構造体に電圧を印加することで、二つの相間で相転移を生じさせる。
　なお、本明細書において「主成分」とは、層の基本単位格子を形成する原子であることを示し、また、前記層が硫黄及びセレンの少なくともいずれかのカルコゲン原子（Ｓ原子、Ｓｅ原子）を含む場合、前記カルコゲン原子（Ｓ原子、Ｓｅ原子）と前記基本単位格子を形成する前記原子であることを示す。
　前記合金層Ａとしては、特に制限はないが、結晶方位が一定の方位に配向される層が好ましく、中でも、立方晶の結晶構造を有するとともに、その（１１１）面が前記合金層Ｂとの隣接面に配されていることが好ましい。中でも、面心立方晶の結晶構造を有するとともに、その（１１１）面が前記合金層Ｂとの隣接面に配向されることがより好ましい。
　このような結晶構造を有すると、その次に積層される層が、この層を下地として配向を生み出すテンプレートとなって、これら積層体の超格子構造が得られやすい。
　前記合金層Ａの形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタリング法、分子線エピタキシー法、ＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等が挙げられる。
　前記合金層Ａの厚みとしては、特に制限はないが、０ｎｍを超え４ｎｍ以下であることが好ましい。前記厚みが４ｎｍを超えると、独立した固有の特性を示すことがあり、前記積層構造体の特性に影響を及ぼすことがある。
＜合金層Ｂ＞
　前記合金層Ｂは、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）のいずれかとテルル（Ｔｅ）とを主成分として形成される。
　前記合金層Ｂとしては、特に制限はなく、原子組成比が１：１とされるＳｂＴｅやＢｉＴｅで形成される層やこの他の原子組成比で形成される層を含むが、中でも、原子配列の安定性の観点から、原子組成比が２：３とされるＳｂ２Ｔｅ３及びＢｉ２Ｔｅ３のいずれかにより形成されることが好ましい。
　前記合金層Ｂとしては、特に制限はないが、結晶方位が一定の方位に配向される層が好ましく、中でも、六方晶の結晶構造を有するとともに、そのｃ軸が積層方向に配向されていることがより好ましい。
　このような結晶構造を有すると、その次に積層される層が、この層を下地として配向を生み出すテンプレートとなって、これら積層体の超格子構造が得られやすい。
　前記合金層Ｂの形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタリング法、分子線エピタキシー法、ＡＬＤ法、ＣＶＤ法等が挙げられる。
　また、前記合金層Ｂの厚みとしては、特に制限はないが、ｃ軸配向の結晶構造が得られ易いことから、２ｎｍ～１０ｎｍであることが好ましい。
　前記積層構造体としては、特に制限はないが、前記相転移を生じさせ易くする観点から、前記合金層Ａと前記合金層Ｂとが交互に繰返し積層される構造を有することが好ましい。
　この場合、前記積層構造体に配向性を付与する観点から、前記合金層Ｂを下地層（最下層）として前記合金層Ｂ上に前記合金層Ａを積層させ、この順で前記合金層Ａ及び前記合金層Ｂとが交互に繰返し積層されることが好ましい。また、前記積層構造体の最表層として、前記合金層Ｂを配すると前記積層構造体に対する酸化防止層として機能する。
　また、前記積層構造体における積層数としては、特に制限はなく、前記合金層Ａ及び前記合金層Ｂの各層を１層と計数したときに、１０層～５０層程度とすればよい。
　なお、前記積層構造体に配向性を付与する観点から、前記積層構造体の下地としてゲルマニウム、シリコン、タングステン、ゲルマニウム－シリコン、ゲルマニウム－タングステン及びシリコン－タングステンのいずれかで形成される配向制御層が形成された基板を用い、前記配向制御層上に前記積層構造体を作製することもできる。
＜カルコゲン原子＞
　前記積層構造体では、前記合金層Ａ及び前記合金層Ｂの少なくともいずれかの層に硫黄（Ｓ）及びセレン（Ｓｅ）の少なくともいずれかのカルコゲン原子が含まれる。
　前記カルコゲン原子を含むことで前記合金層Ａ中のＧｅ原子が前記合金層Ｂ側に拡散することを抑制することができ、延いては、Ｇｅ原子及びＴｅ原子の原子配列に基づく前記合金層Ａの相変化を安定化させることができる。
　前記カルコゲン原子（Ｓ原子，Ｓｅ原子）は、前記合金層Ａ及び前記合金層Ｂの各層におけるＴｅ原子と置換される。Ｔｅ原子は、前記カルコゲン原子（Ｓ原子，Ｓｅ原子）と同じく第１６族に属する。
　しかしながら、Ｔｅ原子から前記カルコゲン原子（Ｓ原子，Ｓｅ原子）への置換量が多すぎると、前記相転移を生じさせる前記積層構造体の特性が損なわれ、少なすぎると、前記合金層Ａ中のＧｅ原子が前記合金層Ｂ側に拡散することを抑制しにくくなる。
　したがって、前記カルコゲン原子の含有量としては、前記合金層Ａ及び前記合金層Ｂの各層に対して、０．０５ａｔ％～１０．０ａｔ％であることが好ましい。
　前記カルコゲン原子としては、前記合金層Ａ及び前記合金層Ｂの少なくともいずれかの層に含まれればよいが、前記合金層Ａ中のＧｅ原子が前記合金層Ｂ側に拡散することを効果的に抑制する観点から、前記合金層Ａに含まれることが好ましく、また、前記合金層Ａに対して、０．０５ａｔ％～１０．０ａｔ％の含有量で含まれることが特に好ましい。
　なお、前記カルコゲン原子を前記合金層Ａ及び前記合金層Ｂの各層に加える方法としては、特に制限はなく、前記合金層Ａ及び前記合金層Ｂの形成材料中に前記カルコゲン原子を加え、前記合金層Ａ及び前記合金層Ｂを形成する任意の方法をとり得る。
（積層構造体の製造方法）
　本発明の積層構造体の製造方法は、本発明の前記積層構造体を製造する方法であり、少なくとも、前記合金層Ａ及び前記合金層Ｂの各層を２００℃～３００℃の温度で加熱する工程を含む。
　前記合金層Ａ及び前記合金層Ｂとしては、形成方法を含め、前記積層構造体について説明した事項を適用できるが、前記合金層Ａ及び前記合金層Ｂの各層を２００℃～３００℃の温度で加熱することが肝要である。
　即ち、このような温度で加熱を行うことで、優れた配向性を持つ前記積層構造体が得られる。
（半導体デバイス）
　本発明の半導体デバイスは、本発明の前記積層構造体を有して構成される。
　前記積層構造体は、前記ＳＥＴ相及び前記ＲＥＳＥＴ相と呼ばれる特性の異なる二つの相間で相転移させることができ、この相転移現象を利用して種々のデバイスに利用することができる。特に、前記カルコゲン原子を含むことで本来の原子配列が持つデバイス特性を安定して発揮させることができる。
　前記半導体デバイスとしては、前記積層構造体を有するものであれば特に制限はなく、例えば、特許第４５９９５９８号公報、特許第４６２１８９７号公報（特許文献１）、特許第５７５０７９１号公報、特許第６１２４３２０号公報、特許第６２３８４９５号公報、国際公開第２０１６／１４７８０２号公報等に開示される公知の相変化デバイスやスピン電子デバイスを挙げることができる。
［積層構造体］
（実施例１）
　先ず、スパッタリング装置（芝浦メカトロニクス社製、４ＥＰ－ＬＬ、３インチターゲットを３個搭載）に厚みが２００μｍのサファイヤ基板（信光社製）を移し、真空背圧を１．０×１０－４Ｐａ、Ａｒの成膜ガス圧０．５Ｐａ、温度を２５℃、ＲＦパワーを１００Ｗとする条件下でシリコン材（三菱マテリアル社製、ＢドープＳｉ）をターゲットに用いたスパッタリングを行い、前記サファイヤ基板上に下地層としてのアモルファスシリコン層を４０ｎｍの厚みで形成した。
　次いで、真空背圧を維持し、Ａｒの成膜ガス圧０．５Ｐａ、温度を２５℃、ＲＦパワーを２０Ｗとする条件でＳｂ２Ｔｅ３合金材（三菱マテリアル社製、純度９９．９％）をターゲットに用いたスパッタリングを行い、前記アモルファスシリコン層上にＳｂ２Ｔｅ３合金層（一層目）を３．０ｎｍの厚みで形成した。また、形成後、２１０℃で加熱し、Ｓｂ２Ｔｅ３合金層を結晶化させた。
　次いで、真空背圧及びＡｒの成膜ガス圧を維持し、温度を２１０℃に保持しながら、ＲＦパワーを２０Ｗとする条件で、Ｓ原子添加ＧｅＴｅ合金材（Ｇｅ５０Ｔｅ４７Ｓ３、三菱マテリアル社製、純度９９．９％）をターゲットに用いたスパッタリングを行い、Ｓ原子を３ａｔ％の含有量で含むＧｅＴｅ合金層（一層目）を前記Ｓｂ２Ｔｅ３合金層上に０．８ｎｍの厚みで形成するとともに結晶化させた。
　次いで、真空背圧及びＡｒの成膜ガス圧を維持し、温度を２１０℃に保持しながら、前記Ｓｂ２Ｔｅ３合金層と前記ＧｅＴｅ合金層とを、それぞれ一層目と同じ条件で、交互に繰り返し積層し、前記Ｓｂ２Ｔｅ３合金層と前記ＧｅＴｅ合金層とが交互に１０層ずつ積層され、合計２０層の積層構造を持つ積層構造体を作製した。ただし、二層目以降の前記Ｓｂ２Ｔｅ３合金層の厚みは、一層目の３．０ｎｍから変更して、１．０ｎｍとした。即ち、１０層の前記Ｓｂ２Ｔｅ３合金層の構成は、一層目の厚みが３．０ｎｍとされ、二層目から十層目の各層の厚みが１．０ｎｍとされる。
　最後に、厚みを３．０ｎｍから５．０ｎｍに変更したこと以外は、一層目と同じ条件で酸化防止層としてのＳｂ２Ｔｅ３合金層を前記積層構造体の最表層となる前記ＧｅＴｅ合金層上に形成するとともに結晶化させた。
　以上により、実施例１に係る積層構造体を製造した。
（比較例１）
　ターゲット材を、Ｓ原子添加ＧｅＴｅ合金材（Ｇｅ５０Ｔｅ４７Ｓ３）から、Ｓ原子が添加されていないＧｅＴｅ合金材（三菱マテリアル社製、純度９９．９％）に変更し、前記ＧｅＴｅ合金層をＳ原子を含まない形で形成したこと以外は、実施例１と同様にして、比較例１に係る積層構造体を製造した。
（構造解析）
　Ｘ線回折装置（リガク社製、ＳｍａｒｔＬａｂ）を用いて実施例１及び比較例１に係る各積層構造体のＸ線解析を２シータ／オメガ法で行った。
　図７に実施例１及び比較例１に係る各積層構造体のＸ線回折チャートを示す。
　また、図７に示す（００３）、（００６）、（００９）、（００１２）、（００１５）及び（００１８）の各回折ピークにおける半値幅（ＦＷＨＭ）を下記表２に示す。
Figure JPOXMLDOC01-appb-T000002
　図７及び表２に示されるように、実施例１に係る積層構造体では、比較例１に係る積層構造体と比べて各回折ピークの半値幅が小さくなり、より高い結晶性を持つことが確認される。
　なお、図７中に示す矢印は、比較例１に係る積層構造体からみた実施例１に係る積層構造体の回折ピークのピークシフトを示している。
　走査型透過電子顕微鏡（日本電子株式社製、ＪＥＭ－ＡＲＭ２００Ｆ）を用いて実施例１及び比較例１に係る各積層構造体の構造解析を行った。
　先ず、図８に実施例１に係る積層構造体の電子顕微鏡像を示す。
　図８に示されるように、実施例１に係る積層構造体では、Ｇｅ２Ｔｅ２とＳｂ２Ｔｅ３とで構成される９原子の構造単位と、隣接する前記構造単位の間にファンデルワールス結合に基づく隙間（図中、暗色の横ライン参照）が明確に確認される。
　更に、実施例１に係る積層構造体の一部をエネルギー分散型Ｘ線アナライザを用いて元素マッピングすると、Ｔｅ－Ｓｂ－Ｔｅ－Ｓｂ－Ｔｅからなる５原子層の上にＧｅ－Ｔｅ－Ｇｅ－Ｔｅの層が積層されていることが確認でき、この様子は、図１に示す原子配列モデルとよく一致した。即ち、外部エネルギーを付加して行う構造観察を実施しても、Ｓ原子が添加されることで、Ｇｅ原子及びＳｂ原子の相互拡散が抑制された本来の原子配列が維持される。
　次に、図９に比較例１に係る積層構造体の電子顕微鏡像を示す。
　図９に示されるように、比較例１に係る積層構造体では、Ｇｅ原子及びＳｂ原子が相互拡散して一様な合金となっていることが確認される。
　以上のＳ原子が添加された実施例１に係る積層構造体とＳ原子が添加されない比較例１に係る積層構造体との比較から、Ｓ原子を添加することで安定的な原子配列を持つ積層構造体が得られ、Ｇｅ原子の拡散を抑制することができることが確認される。
（実施例２）
　ターゲット材を、Ｓ原子添加ＧｅＴｅ合金材（Ｇｅ５０Ｔｅ４７Ｓ３）から、Ｓｅ原子添加ＧｅＴｅ合金材（Ｇｅ５０Ｔｅ４７Ｓｅ３、三菱マテリアル社製、純度９９．９％）に変更することで、前記ＧｅＴｅ合金層にＳｅ原子を添加したこと以外は、実施例１と同様にして、実施例２に係る積層構造体を製造した。
　実施例２に係る積層構造体に対し、実施例１と同様の構造解析を行ったところ、実施例１と同様の解析結果が得られ、Ｓ原子に代えてＳｅ原子を添加した場合においても、安定的な原子配列を持つ積層構造体が得られ、Ｇｅ原子の拡散を抑制することができることが確認された。
（比較例２）
　ターゲット材を、Ｓ原子添加ＧｅＴｅ合金材（Ｇｅ５０Ｔｅ４７Ｓ３）から、Ａｌ原子添加ＧｅＴｅ合金材（Ｇｅ５０Ｔｅ４７Ａｌ３、三菱マテリアル社製、純度９９．９％）に変更することで、前記ＧｅＴｅ合金層にＡｌ原子を添加したこと以外は、実施例１と同様にして、比較例２に係る積層構造体を製造した。
　比較例２に係る積層構造体に対し、比較例１と同様の構造解析を行ったところ、Ｓ原子を添加しない比較例１と同様の解析結果が得られ、Ａｌ原子を添加した比較例２に係る積層構造体では、Ｇｅ原子及びＳｂ原子が相互拡散して一様な合金となることが確認された。
（比較例３）
　ターゲット材を、Ｓ原子添加ＧｅＴｅ合金材（Ｇｅ５０Ｔｅ４７Ｓ３）から、Ｓ原子が添加されていないＧｅＴｅ合金材（三菱マテリアル社製、純度９９．９％）に変更するとともに、スパッタリング時にスパッタリングガス（Ａｒガス）に酸素ガスを１０：１（Ａｒガス：酸素ガス）のガス流量比で添加し、前記ＧｅＴｅ合金層にＯ原子を添加したこと以外は、実施例１と同様にして、比較例３に係る積層構造体を製造した。
　比較例３に係る積層構造体に対し、比較例１と同様の構造解析を行ったところ、Ｓ原子を添加しない比較例１と同様の解析結果が得られ、Ｏ原子を添加した比較例３に係る積層構造体では、Ｇｅ原子及びＳｂ原子が相互拡散して一様な合金となることが確認された。
（比較例４）
　酸素ガスに代えて窒素ガスを用い、前記ＧｅＴｅ合金層にＮ原子を添加したこと以外は、比較例３と同様にして、比較例４に係る積層構造体を製造した。
　比較例４に係る積層構造体に対し、比較例１と同様の構造解析を行ったところ、Ｓ原子を添加しない比較例１と同様の解析結果が得られ、Ｎ原子を添加した比較例４に係る積層構造体では、Ｇｅ原子及びＳｂ原子が相互拡散して一様な合金となることが確認された。
［半導体デバイス］
（実施例３）
　図１０に示す半導体デバイス１０の構成に従って実施例３に係る半導体デバイスを製造した。具体的な製造条件を以下説明する。なお、図１０は、実施例３に係る半導体デバイスの構成を説明する説明図である。
　積層構造体１８底面側の構造物としては、シリコン基板１１上のＳｉＯ２層１２中にＷ層１３とＴｉＮ層１４とがこの順で積層された下部電極が形成されたものを用いた。なお、ＴｉＮ層１４の直径は、９０ｎｍである。
　前記構造物のＴｉＮ層１４が形成される面上に、厚みを３．０ｎｍから５．０ｎｍに変更したこと以外は、実施例１に係る積層構造体における一層目の前記Ｓｂ２Ｔｅ３合金層に準じてＳｂ２Ｔｅ３合金で構成される下地層１５を形成した。
　次に、下地層１５上に実施例１に係る積層構造体における一層目の前記ＧｅＴｅ合金層に準じてＧｅＴｅ合金層１６を形成した。
　次に、ＧｅＴｅ合金層１６上に、厚みを１．０ｎｍから４．０ｎｍに変更したこと以外は、実施例１に係る積層構造体における二層目の前記Ｓｂ２Ｔｅ３合金層に準じてＳｂ２Ｔｅ３合金層１７を形成した。
　更に、これらＧｅＴｅ合金層１６及びＳｂ２Ｔｅ３合金層１７を交互に繰返し積層し、ＧｅＴｅ合金層１６とＳｂ２Ｔｅ３合金層１７とが交互に８層ずつ積層され、下地層１５を含め合計１７層の積層構造を持つ積層構造体１８を作製した。
　最後に、前記スパッタリング装置を用いてＴｉとＮをターゲット（組成比１：１）とするスパッタリングを行い、積層構造体１８の最表層を構成するＳｂ２Ｔｅ３合金層１７上に、ＴｉＮ層１９を形成した。このＴｉＮ層１９は、上部電極を構成する。
　以上により、実施例３に係る半導体デバイスを製造した。この実施例３に係る半導体デバイスでは、各ＧｅＴｅ合金層１６中にＳ原子が３ａｔ％の濃度で添加される。
（比較例５）
　各ＧｅＴｅ合金層１６を、Ｓ原子を添加しない比較例１に係る積層構造体における前記ＧｅＴｅ層に準じて形成したこと以外は、実施例３と同様にして、比較例５に係る半導体デバイスを製造した。
（デバイス特性）
　実施例３及び比較例５に係る各半導体デバイスに外部電源を接続し、前記上部電極－前記下部電極間に電圧を加え、デバイス特性の測定を行った。
　図１１に高抵抗状態（ＲＥＳＥＴ相）から低抵抗状態（ＳＥＴ相）に至る実施例３及び比較例５に係る各半導体デバイスの電圧－電気抵抗特性を示す。
　また、図１２に低抵抗状態（ＳＥＴ相）から高抵抗状態（ＲＥＳＥＴ相）に至る実施例３及び比較例５に係る各半導体デバイスの電圧－電気抵抗特性を示す。
　図１１に示されるように、高抵抗状態（ＲＥＳＥＴ相）から低抵抗状態（ＳＥＴ相）に相変化させる際の電圧－電気抵抗特性は、実施例３及び比較例５に係る両半導体デバイス間で、大きな差がないことが確認される。
　一方、高抵抗状態（ＲＥＳＥＴ相）から低抵抗状態（ＳＥＴ相）に相変化させる際の電圧－電気抵抗特性は、図１２に示されるように、実施例３及び比較例５に係る両半導体デバイス間で、大きな差が確認された。
　即ち、実施例３に係る半導体デバイスでは、比較例５に係る半導体デバイスと比較して３９％も低い電圧値で相変化させることができている。
　また、図示しないものの、実施例３に係る半導体デバイスでは、比較例５に係る半導体デバイスと比較して２７％も低い電流値で相変化させることができている。
　したがって、実施例３に係る半導体デバイスでは、メモリ動作に必要な外部エネルギーを加えても、Ｓ原子の添加によりＳｂ原子及びＧｅ原子の本来の原子配列が安定的に維持されることから、Ｇｅ原子の拡散が抑制され、延いては、本来的に有するデバイス特性（相変化特性）を発揮、維持することができる。
　　　１０　　半導体デバイス
　　　１１　　シリコン基板
　　　１２　　ＳｉＯ２層
　　　１３　　Ｗ層
　１４，１９　ＴｉＮ層
　　　１５　　下地層
　　　１６　　ＧｅＴｅ合金層
　　　１７　　Ｓｂ２Ｔｅ３合金層
　　　１８　　積層構造体

Claims (7)

  1. 　ゲルマニウムとテルルとを主成分として形成される合金層Ａと、
    　アンチモン及びビスマスのいずれかとテルルとを主成分として形成される合金層Ｂと、を有し、
    　前記合金層Ａ及び前記合金層Ｂの少なくともいずれかの層に硫黄及びセレンの少なくともいずれかのカルコゲン原子が含まれることを特徴とする積層構造体。
  2. 　カルコゲン原子が合金層Ａに含まれる請求項１に記載の積層構造体。
  3. 　合金層Ａにおけるカルコゲンの含有量が０．０５ａｔ％～１０．０ａｔ％である請求項１から２のいずれかに記載の積層構造体。
  4. 　合金層Ａと合金層Ｂとが交互に繰返し積層される構造を有する請求項１から３のいずれかに記載の積層構造体。
  5. 　合金層Ａが立方晶の結晶構造を有するとともに合金層Ｂが六方晶の結晶構造を有し、前記合金層Ｂ上に前記合金層Ａが積層された構造を有し、前記合金層Ｂのｃ軸が積層方向に配向され、前記合金層Ａの（１１１）面が前記合金層Ｂとの隣接面に配向される請求項１から４のいずれかに記載の積層構造体。
  6. 　請求項１から５のいずれかに記載の積層構造体の製造方法であって、
    　合金層Ａ及び合金層Ｂの各層を２００℃～３００℃の温度で加熱する工程を含むことを特徴とする積層構造体の製造方法。
  7. 　請求項１から５のいずれかに記載の積層構造体を有して構成されることを特徴とする半導体デバイス。

     
PCT/JP2019/024679 2018-07-10 2019-06-21 積層構造体及びその製造方法並びに半導体デバイス WO2020012916A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US17/259,111 US20210202839A1 (en) 2018-07-10 2019-06-21 Stacked structure and method of manufacturing same, and semiconductor device
KR1020207033698A KR102452296B1 (ko) 2018-07-10 2019-06-21 적층 구조체 및 그 제조 방법 그리고 반도체 디바이스
EP19833991.3A EP3796372A4 (en) 2018-07-10 2019-06-21 LAMINATE STRUCTURE AND METHOD OF MAKING IT, AND SEMICONDUCTOR DEVICE
JP2020530068A JP7416382B2 (ja) 2018-07-10 2019-06-21 積層構造体及びその製造方法並びに半導体デバイス
CN201980038005.4A CN112292758B (zh) 2018-07-10 2019-06-21 积层构造体及积层构造体的制造方法以及半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-130365 2018-07-10
JP2018130365 2018-07-10

Publications (1)

Publication Number Publication Date
WO2020012916A1 true WO2020012916A1 (ja) 2020-01-16

Family

ID=69143048

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/024679 WO2020012916A1 (ja) 2018-07-10 2019-06-21 積層構造体及びその製造方法並びに半導体デバイス

Country Status (6)

Country Link
US (1) US20210202839A1 (ja)
EP (1) EP3796372A4 (ja)
JP (1) JP7416382B2 (ja)
KR (1) KR102452296B1 (ja)
TW (1) TWI713153B (ja)
WO (1) WO2020012916A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023062918A1 (ja) 2021-10-15 2023-04-20 国立研究開発法人産業技術総合研究所 結晶化積層構造体の製造方法
US12029145B2 (en) 2020-05-29 2024-07-02 Kioxia Corporation Memory device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022147390A (ja) * 2021-03-23 2022-10-06 キオクシア株式会社 記憶装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5750791B1 (ja) 1971-05-11 1982-10-28
JPS6124320B2 (ja) 1979-03-15 1986-06-10 Shin Meiwa Ind Co Ltd
JPS6238495B2 (ja) 1978-10-06 1987-08-18 Komatsu Mfg Co Ltd
JP4599598B2 (ja) 2009-03-04 2010-12-15 独立行政法人産業技術総合研究所 固体メモリ
JP2010287744A (ja) * 2009-06-11 2010-12-24 Elpida Memory Inc 固体メモリ、データ処理システム及びデータ処理装置
JP4621897B2 (ja) 2007-08-31 2011-01-26 独立行政法人産業技術総合研究所 固体メモリ
JP2013051245A (ja) * 2011-08-30 2013-03-14 Elpida Memory Inc 結晶性化合物及びこれを用いた可変抵抗素子並びに電子デバイス
JP2016111219A (ja) * 2014-12-08 2016-06-20 公立大学法人大阪府立大学 光伝導素子、テラヘルツ波発生装置、テラヘルツ波検出装置、テラヘルツ波発生方法およびテラヘルツ波検出方法
WO2016147802A1 (ja) 2015-03-16 2016-09-22 国立研究開発法人産業技術総合研究所 マルチフェロイック素子の初期化方法
JP2017143153A (ja) * 2016-02-09 2017-08-17 株式会社東芝 超格子メモリ及びクロスポイント型メモリ装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101150994B1 (ko) 2004-11-11 2012-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7750333B2 (en) 2006-06-28 2010-07-06 Intel Corporation Bit-erasing architecture for seek-scan probe (SSP) memory storage
US9984745B2 (en) 2013-11-15 2018-05-29 National Institute Of Advanced Industrial Science And Technology Spin electronic memory, information recording method and information reproducing method
JP6162031B2 (ja) * 2013-11-26 2017-07-12 株式会社日立製作所 相変化メモリおよび半導体記録再生装置
KR102297252B1 (ko) * 2014-01-17 2021-09-03 소니 세미컨덕터 솔루션즈 가부시키가이샤 스위치 소자 및 기억 장치
KR101882604B1 (ko) * 2014-05-12 2018-08-24 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지 결정 배향층 적층 구조체, 전자 메모리 및 결정 배향층 적층 구조체의 제조 방법
JP6567441B2 (ja) * 2016-02-09 2019-08-28 株式会社東芝 超格子メモリ及びクロスポイント型メモリ装置
JP2018006557A (ja) 2016-06-30 2018-01-11 東芝メモリ株式会社 記憶装置
KR102584288B1 (ko) * 2016-08-03 2023-09-27 삼성전자주식회사 비휘발성 메모리 장치
JP6697366B2 (ja) * 2016-10-20 2020-05-20 キオクシア株式会社 超格子メモリ及びクロスポイント型メモリ装置
US10868245B1 (en) * 2019-06-05 2020-12-15 Sandisk Technologies Llc Phase change memory device with crystallization template and method of making the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5750791B1 (ja) 1971-05-11 1982-10-28
JPS6238495B2 (ja) 1978-10-06 1987-08-18 Komatsu Mfg Co Ltd
JPS6124320B2 (ja) 1979-03-15 1986-06-10 Shin Meiwa Ind Co Ltd
JP4621897B2 (ja) 2007-08-31 2011-01-26 独立行政法人産業技術総合研究所 固体メモリ
JP4599598B2 (ja) 2009-03-04 2010-12-15 独立行政法人産業技術総合研究所 固体メモリ
JP2010287744A (ja) * 2009-06-11 2010-12-24 Elpida Memory Inc 固体メモリ、データ処理システム及びデータ処理装置
JP2013051245A (ja) * 2011-08-30 2013-03-14 Elpida Memory Inc 結晶性化合物及びこれを用いた可変抵抗素子並びに電子デバイス
JP2016111219A (ja) * 2014-12-08 2016-06-20 公立大学法人大阪府立大学 光伝導素子、テラヘルツ波発生装置、テラヘルツ波検出装置、テラヘルツ波発生方法およびテラヘルツ波検出方法
WO2016147802A1 (ja) 2015-03-16 2016-09-22 国立研究開発法人産業技術総合研究所 マルチフェロイック素子の初期化方法
JP2017143153A (ja) * 2016-02-09 2017-08-17 株式会社東芝 超格子メモリ及びクロスポイント型メモリ装置

Non-Patent Citations (10)

* Cited by examiner, † Cited by third party
Title
ANDRIY LOTNYKISOM HILMIULRICH ROSSBERND RAUSCHENBACH, NANO RESEARCH, vol. 11, 2018, pages 1676 - 1686
H. NAKAMURAI. RUGGERS. SANVITON. INOUEJ. TOMINAGAY. ASAI, NANOSCALE, vol. 9, 2017, pages 9386 - 9395
J. TOMINAGAA. V. KOLOBOVP. FONST. NAKANOS. MURAKAMI, ADV. MATER. INTERFACES, 2013
J. TOMINAGAA. V. KOLOBOVP. J. FONSX. WANGY. SAITOT. NAKANOM. HASES. MURAKAMIJ. HERFORTY. TAKAGAKI, SCI. TECHNOL. ADV. MATER., vol. 16, 2015, pages 014402
LUO, Y. R.: "Comprehensive Handbook of Chemical Bond Energies", 2007, CRC PRESS
M. WUTTIGN. YAMADA, NATURE MATER, vol. 6, 2007, pages 824 - 832
R. SIMPSONP. FONSA. V. KOLOBOVT. FUKAYAM. KRBALT. YAGIJ. TOMINAGA, NATURE NANOTECHNOL, vol. 6, 2011, pages 501
RUINING WANGVALERIA BRAGAGLIAJOS E. BOSCHKERRAFFAELLA CALARCO, CRYST. GROWTH, vol. 16, 2016, pages 3596 - 3601
S. RAOUXM. WUTTIG: "Phase Change Materials", 2009, SPRINGER VERLAG
See also references of EP3796372A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12029145B2 (en) 2020-05-29 2024-07-02 Kioxia Corporation Memory device
WO2023062918A1 (ja) 2021-10-15 2023-04-20 国立研究開発法人産業技術総合研究所 結晶化積層構造体の製造方法
KR20240049309A (ko) 2021-10-15 2024-04-16 가부시키가이샤 알박 결정화 적층 구조체의 제조 방법

Also Published As

Publication number Publication date
KR20210002620A (ko) 2021-01-08
JPWO2020012916A1 (ja) 2021-07-15
CN112292758A (zh) 2021-01-29
EP3796372A4 (en) 2022-03-16
TW202017112A (zh) 2020-05-01
JP7416382B2 (ja) 2024-01-17
US20210202839A1 (en) 2021-07-01
EP3796372A1 (en) 2021-03-24
TWI713153B (zh) 2020-12-11
KR102452296B1 (ko) 2022-10-06

Similar Documents

Publication Publication Date Title
Kolobov et al. Atomic reconfiguration of van der Waals gaps as the key to switching in GeTe/Sb2Te3 superlattices
Luo et al. High thermoelectric performance in the new cubic semiconductor AgSnSbSe3 by high-entropy engineering
Momand et al. Dynamic reconfiguration of van der Waals gaps within GeTe–Sb 2 Te 3 based superlattices
Lv et al. Two-dimensional GeSe for high performance thin-film solar cells
Shen et al. Thermal barrier phase change memory
CN102893371B (zh) 基于硫属化物的材料及制备这种材料的改进方法
Luo et al. Cubic AgMnSbTe3 semiconductor with a high thermoelectric performance
KR20130124893A (ko) 초박형 및 다층 구조의 상변화 메모리 소자
Chen et al. Sb2Te3 nanoparticles with enhanced Seebeck coefficient and low thermal conductivity
US8530314B2 (en) Solid-state memory manufacturing method
KR20180037177A (ko) 헤테로 구조 및 상기 헤테로 구조를 사용하여 제조된 전자 장치
Takashiri et al. Enhanced thermoelectric properties of phase-separating bismuth selenium telluride thin films via a two-step method
WO2020012916A1 (ja) 積層構造体及びその製造方法並びに半導体デバイス
Kim et al. Ternary Bi2Te3In2Te3Ga2Te3 (n-type) thermoelectric film on a flexible PET substrate for use in wearables
Kolobov et al. Local instability of p-type bonding makes amorphous GeTe a lone-pair semiconductor
Saito et al. High-quality sputter-grown layered chalcogenide films for phase change memory applications and beyond
Thelander et al. Low temperature epitaxy of Ge-Sb-Te films on BaF2 (111) by pulsed laser deposition
Giri et al. Surface Diffusion and Epitaxial Self‐Planarization for Wafer‐Scale Single‐Grain Metal Chalcogenide Thin Films
Yang et al. Heterogeneously structured phase-change materials and memory
Zhang et al. Bi doping modulating structure and phase-change properties of GeTe nanowires
Kim et al. Effect of selenium doping on the crystallization behaviors of GeSb for phase-change memory applications
CN105723521B (zh) 光电转换装置
CN112292758B (zh) 积层构造体及积层构造体的制造方法以及半导体装置
Kim et al. Conversion between metavalent and covalent bond in metastable superlattices composed of 2D and 3D sublayers
Saha et al. Pulsed laser deposition of highly oriented stoichiometric thin films of topological insulator Sb2Te3

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19833991

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020530068

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20207033698

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2019833991

Country of ref document: EP

Effective date: 20201216

NENP Non-entry into the national phase

Ref country code: DE