KR20240049309A - 결정화 적층 구조체의 제조 방법 - Google Patents

결정화 적층 구조체의 제조 방법 Download PDF

Info

Publication number
KR20240049309A
KR20240049309A KR1020247008532A KR20247008532A KR20240049309A KR 20240049309 A KR20240049309 A KR 20240049309A KR 1020247008532 A KR1020247008532 A KR 1020247008532A KR 20247008532 A KR20247008532 A KR 20247008532A KR 20240049309 A KR20240049309 A KR 20240049309A
Authority
KR
South Korea
Prior art keywords
layer
gete
crystallization
crystallized
temperature
Prior art date
Application number
KR1020247008532A
Other languages
English (en)
Inventor
준지 도미나가
노리유키 미야타
슈타로 아사누마
유우스케 미야구치
가즈야 사이토
다케히토 진보
가즈마사 호리타
다케시 마스다
Original Assignee
가부시키가이샤 알박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 알박 filed Critical 가부시키가이샤 알박
Publication of KR20240049309A publication Critical patent/KR20240049309A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thermal Transfer Or Thermal Recording In General (AREA)
  • Glass Compositions (AREA)
  • Surface Treatment Of Glass (AREA)
  • Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)
  • Semiconductor Memories (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(과제) 제조 효율이 우수한 결정화 적층 구조체의 제조 방법의 제공.
(해결 수단) 본 발명은, 실온을 포함하는 100 ℃ 미만의 온도하에서 실시되고, 두께가 2 ㎚ ∼ 10 ㎚ 인 Sb2Te3 층 (5) 과 두께가 0 ㎚ 를 초과하고 4 ㎚ 이하인 GeTe 층 (6) 이 적층됨과 함께 GeTe 층 (6) 에 미량 첨가 원소 (S, Se) 가 0.05 at％ ∼ 10.0 at％ 의 함유량으로 포함되는 적층 구조체 (7) 를, 결정화시의 Sb2Te3 층 (5) 및 GeTe 층 (6) 에 대해 공통된 결정축을 부여하는 배향 제어층 (4) 상에 형성하는 적층 구조체 형성 공정과, 적층 구조체 (7) 를 100 ℃ 이상 170 ℃ 미만의 제 1 결정화 온도에서 가열 유지하여, Sb2Te3 층 (5) 을 결정화시키는 Sb2Te3 층 결정화 공정과, Sb2Te3 층 (5) 이 결정화된 적층 구조체 (7) 를 170 ℃ 이상 400 ℃ 이하의 제 2 결정화 온도에서 가열 유지하여, GeTe 층 (6) 을 결정화시키는 GeTe 층 결정화 공정을 포함하는 것을 특징으로 한다.

Description

결정화 적층 구조체의 제조 방법
본 발명은, Sb2Te3 화합물층과 GeTe 화합물층을 적층, 결정화시킨 결정화 적층 구조체를 효율적으로 제조하는 결정화 적층 구조체의 제조 방법에 관한 것이다.
Sb2Te3 화합물층과 GeTe 화합물층의 적층 구조체를 결정화시킨 초격자에 의해 메모리 동작이 가능한 초격자형 상변화 메모리가 알려져 있다 (특허문헌 1, 2 참조).
상기 적층 구조체로는, 일반적으로 진공 성막 장치를 사용하여 형성된다. 전형적으로는, 스퍼터링 장치를 사용하여 형성된다. 예를 들어, 조성이 Sb2Te3 인 화합물판과 조성이 Ge1Te1 인 화합물판을 타깃으로서 사용하고, 상기 타깃에 아르곤 가스를 사용하여 플라즈마를 발생시키고, 아르곤 이온을 상기 타깃의 표면에 충돌시켜 타깃 원자를 튕겨내고, 상기 타깃에 대향하여 설치된 대향 전극에 놓여진 기판 상에 비산한 상기 타깃 원자의 퇴적층을 형성한다.
이 때, 상기 기판의 온도가 낮으면, 상기 퇴적층이 아모르퍼스 상태가 되기 때문에, 상기 적층 구조체를 결정화시키기 위해, 미리 상기 기판을 Ge1Te1 화합물과 Sb2Te3 화합물의 고유의 결정화 온도가 높은 쪽의 온도까지 가열하고, 이 온도를 유지한 후에 스퍼터링이 실시된다. 전형적으로는, 상기 Ge1Te1 화합물의 결정화 온도가 230 ℃ 이고, 상기 Sb2Te3 화합물의 결정화 온도가 70 ℃ 부근에 있으므로, 보다 높은 쪽의 온도인 230 ℃ 로 가열된 상태의 상기 기판 상에 Sb2Te3 화합물층과 GeTe 화합물층을 적층하여, 이들 화합물층이 결정화된 초격자 구조를 얻는다.
그 때문에, 상기 기판의 가열 조건으로는, 200 ℃ ∼ 250 ℃ 사이에서 설정되는 것이 대부분이고, 이 이외의 온도에서는 양질인 상기 초격자 구조가 얻어지기 어렵다.
또, 상기 적층 구조체에 대해, 상기 Sb2Te3 화합물층과 상기 GeTe 화합물층의 계면에서 계면 확산 (계면 혼합) 이 발생하기 쉬워, 양호한 계면이 얻어지기 어려운 것이 보고되어 있다 (비특허문헌 1, 2 참조).
상기 계면에서는, 상기 Sb2Te3 화합물층 및 상기 GeTe 화합물층과는 별종의 GeSbTe 화합물층이 형성되고, 고유의 결정화 온도에서 결정화된다. 이 결정화 온도는, 예상되는 바와 같이 상기 Ge1Te1 화합물의 결정화 온도와 상기 Sb2Te3 화합물의 결정화 온도 사이에 존재하고, 상기 GeSbTe 화합물층이 Ge2Sb2Te5 의 조성으로 형성되는 경우, 160 ℃ 부근에 결정화 온도가 나타난다. 또, GeSbTe 결정층이 형성되면, 상기 Sb2Te3 화합물층과 상기 GeTe 화합물층에 의한 상기 초격자 구조에서는 볼 수 없는 [200] 이나 [220] 등의 X 선 회절 피크가 확인된다.
상기 GeSbTe 결정층은, 메모리 동작에 관여하지 않으므로, 상기 초격자형 상변화 메모리가 기능 상실하는 원인이 된다.
이러한 문제에 대해, 본 발명자들은, 상기 GeTe 화합물층의 주성분인 제 1 칼코겐 원소인 Te 외에, 상기 타깃에 약간의 제 2 칼코겐 원소 (황이나 셀렌) 를 첨가하여 상기 적층 구조체를 형성함으로써, 계면 확산 (계면 혼합) 이 억제된 양질인 상기 초격자 구조를 제조할 수 있는 것을 발견하여, 상기 초격자형 상변화 메모리에 대한 기능면에서의 해결을 얻었다 (특허문헌 3, 비특허문헌 3 참조). 상기 GeTe 화합물층에 상기 칼코겐 원자를 첨가하면, 상기 GeSbTe 결정층의 형성이 억제된다.
그러나, 현실의 제조 장면에서는, 상기 기판을 200 ℃ ∼ 250 ℃ 로 가열한 후에 상기 적층 구조체를 형성하는 전술한 제조 조건이 큰 부하로 되어 있어, 추가적인 개선이 기대되는 상황이다.
즉, 이 제조 조건에서는, 개개의 상기 초격자형 상변화 메모리의 제조마다 다음의 공정이 필요해진다. 먼저, 상기 기판을 스퍼터링 장치에 넣고, 상기 기판을 200 ℃ ∼ 250 ℃ 로 가열한 후에 상기 온도를 유지한 채로 스퍼터링에 의한 상기 적층 구조체의 구성층을 결정 상태로 하여 성막할 필요가 있다. 다음으로, 상기 기판에 대한 가열을 정지하고, 안전하게 취출할 수 있는 온도까지 식는 것을 기다려, 상기 적층 구조체가 형성된 상기 기판을 상기 스퍼터링 장치로부터 취출할 필요가 있다.
따라서, 이러한 개개의 상기 초격자형 상변화 메모리의 제조마다 발생하는, 저온의 상기 기판을 200 ℃ ∼ 250 ℃ 의 고온까지 승온시키기 위한 승온 시간, 온도가 목적으로 하는 승온 온도로 안정될 때까지의 대기 시간 및 안전하게 취출하기 위한 냉각 시간이, 상기 적층 구조체의 형성 시간보다 길어지기 때문에 제조 율속 (律速) 이 되어, 대량의 상기 초격자형 상변화 메모리를 연속적으로 제조하는 경우의 제조 시간이 장시간화되어, 상기 초격자형 상변화 메모리의 효율적인 제조가 방해된다.
일본 특허공보 제4635236호 일본 특허공보 제6238495호 국제 공개 제2020/012916호
R. Wang, V. Bragaglia, J. E. Boschker and R. Calarco, "Intermixing during Epitaxial Growth of van der Waals bonded Normal GeTe/Sb2Te3 Superlattices", Cryst. Growth Des. 16, 3596 - 3601(2016) A. Lotnyk, I. Hilmi, U. Ross and B. Rauschenbach, "Van Der Waals interfacial bonding and intermixing in GeTe- Sb2Te3- based superlattices", Nano Res. 11, 1676 - 1686(2018). J. Tominaga and H. Awano, "Intermixing suppression through the interface in GeTe/ Sb2Te3 superlattice", Appl. Phys. Express 13, 075503(2020).
본 발명은, 종래에 있어서의 상기 여러 문제를 해결하여, 이하의 목적을 달성하는 것을 과제로 한다. 즉, 본 발명은, 제조 효율이 우수한 결정화 적층 구조체의 제조 방법을 제공하는 것을 과제로 한다.
본 발명자는, 상기 과제를 해결하기 위해 예의 검토를 실시하여, 다음의 지견을 얻었다.
종래법에서 제조 시간이 장시간화되는 이유는, 상기 Sb2Te3 화합물층 및 상기 GeTe 화합물층의 각 화합물층을 상기 온도 범위까지 가열하고, 온도를 안정적으로 유지한 상태에서 결정 상태로 하여 성막하여 실시하는 적층 구조체의 성막 공정과, 상기 적층 구조체를 취출하기 위해서 실온까지 온도를 냉각시키는 냉각 공정이, 1 개의 상기 진공 성막 장치 내에서 실시하는 연속된 공정이고, 1 개의 상기 결정화 적층 구조체의 형성을 실시하고 비로소, 다음의 상기 결정화 적층 구조체의 형성으로 진행되는 제조 시퀀스에 있다.
지금, 상기 결정화 적층 구조체의 제조 프로세스를, 결정화 온도 미만의 저온하에서 성막만을 실시하는 성막 프로세스와 결정화 온도 이상의 고온하에서 결정화만을 실시하는 결정화 프로세스의 2 개로 분리하여 실시하고, 이들 프로세스를 별도 장치를 사용하여 동시 병행으로 실시하는 것으로 하면, 제조 시간이 단번에 단축화된다.
즉, 1 회째의 상기 성막 프로세스 후, 1 회째의 상기 결정화 프로세스가 실시되지만, 1 회째의 상기 결정화 프로세스를 실시하는 한중간에, 별도 장치로 2 회째의 상기 성막 프로세스가 진행되므로, 단순히 1 회째의 상기 결정화 프로세스의 완료를 기다리지 않는 분만큼 제조 시간을 단축화할 수 있다.
게다가, 상기 성막 프로세스와 상기 결정화 프로세스를 분리한 프로세스로 하면, 상기 결정화 프로세스를, 한 번에 대해, 복수개의 상기 적층 구조체를 대상으로 한 프로세스로 할 수 있다. 요컨대, 상기 결정화 프로세스가 복수개의 상기 적층 구조체를 대상으로 한 배치 처리가 되고, 대상으로 한 상기 적층 구조체의 수로 나눈 1 개당 제조 시간은, 상기 성막 프로세스와 상기 결정화 프로세스를 연속된 프로세스로 제조한 1 개의 제조 시간과 비교하여 현저하게 단축화된다.
그러나, 이와 같은 분리 프로세스를 채용했을 때, 과연, 종래법으로 제조된 상기 결정화 적층 구조체와 동등한 구조가 얻어지는지의 여부가 문제가 된다. 얻어지지 않는 경우, 최종적으로 제조되는 상기 초격자형 상변화 메모리가 필요한 기능을 갖지 않아, 제조 자체의 의미를 상실하기 때문이다.
이 점에 대해, 본 발명자들은, 상기 분리 프로세스를 채용해도, 종래법으로 제조된 상기 결정화 적층 구조체와 동등한 구조가 얻어지는 것의 실증 결과를 얻음과 함께, 이러한 구조를 얻기 위한 조건의 해명에도 성공하였다.
구체적으로는, (1) 상기 성막 프로세스를 비가열 상태의 실온 환경하에서 실시했을 때, 상기 결정화 프로세스에 있어서, 종래법에 준하여 상기 GeTe 화합물층 고유의 결정화 온도와 상기 Sb2Te3 화합물층 고유의 결정화 온도 중, 높은 쪽의 결정화 온도만으로 가열 유지해도, 종래법으로 제조된 상기 결정화 적층 구조체와 동등한 구조가 얻어지지 않지만, 상기 GeTe 화합물층과 상기 Sb2Te3 화합물층의 각각의 결정화 온도에서 2 단계로 나누어 가열 유지하면, 종래법으로 제조된 상기 결정화 적층 구조체와 동등한 구조가 얻어지는 것, (2) 계면 확산을 억제하기 위해서 상기 GeTe 화합물층에 첨가되는 상기 제 2 칼코겐 원소는, 상기 GeTe 화합물층 고유의 결정화 온도에 영향을 미치고, 고유의 결정화 온도와는 다른 온도 범위에, 종래법으로 제조된 상기 결정화 적층 구조체와 동등한 구조를 얻기 위해서 필요한 온도 범위가 존재하는 것, (3) 상기 GeTe 화합물층은, 단층 상태와 적층 상태에서 결정화 온도가 상이하고, 상기 GeTe 화합물층 고유의 결정화 온도와는 다른 온도 범위에, 종래법으로 제조된 상기 결정화 적층 구조체와 동등한 구조를 얻기 위해서 필요한 온도 범위가 존재한다는 지견을 얻었다.
본 발명은, 상기 지견에 기초하는 것으로, 상기 과제를 해결하기 위한 수단으로는, 이하와 같다. 즉,
<1> 실온을 포함하는 100 ℃ 미만의 온도하에서 실시되고, Sb2Te3 을 주성분으로 하고 두께가 2 ㎚ ∼ 10 ㎚ 인 Sb2Te3 층과 GeTe 를 주성분으로 하고 두께가 0 ㎚ 를 초과하고 4 ㎚ 이하인 GeTe 층이 적층됨과 함께 상기 GeTe 층에 S 및 Se 중 적어도 어느 미량 첨가 원소가 0.05 at％ ∼ 10.0 at％ 의 함유량으로 포함되는 적층 구조체를, 결정화시의 상기 Sb2Te3 층 및 상기 GeTe 층에 대해 공통된 결정축을 부여하는 배향 제어층 상에 형성하는 적층 구조체 형성 공정과, 상기 적층 구조체를 100 ℃ 이상 170 ℃ 미만의 제 1 결정화 온도에서 가열 유지하여, 상기 Sb2Te3 층을 결정화시키는 Sb2Te3 층 결정화 공정과, 상기 Sb2Te3 층이 결정화된 상기 적층 구조체를 170 ℃ 이상 400 ℃ 이하의 제 2 결정화 온도에서 가열 유지하여, 상기 GeTe 층을 결정화시키는 GeTe 층 결정화 공정을 포함하는 것을 특징으로 하는 결정화 적층 구조체의 제조 방법.
<2> 미량 첨가 원소가 S 인 상기 <1> 에 기재된 결정화 적층 구조체의 제조 방법.
<3> 적층 구조체 형성 공정이, GeTe 를 주성분으로 하고 두께가 3 ㎚ ∼ 10 ㎚ 인 GeTe 하지층 및 Sb2Te3 을 주성분으로 하고 두께가 3 ㎚ ∼ 10 ㎚ 인 Sb2Te3 하지층 중 어느 하지층을 배향 제어층으로 하고, 상기 하지층이 상기 GeTe 하지층일 때 상기 하지층 상에 Sb2Te3 층과 GeTe 층을 이 순서로 적층하고, 상기 하지층이 상기 Sb2Te3 하지층일 때 상기 하지층 상에 상기 GeTe 층과 상기 Sb2Te3 층을 이 순서로 적층하여 적층 구조체를 형성하는 공정인 상기 <1> 내지 <2> 중 어느 하나에 기재된 결정화 적층 구조체의 제조 방법.
<4> 적층 구조체 형성 공정이 실온하에서 비가열 상태의 배향 제어층 상에 적층 구조체를 형성하는 공정인 상기 <1> 내지 <3> 중 어느 하나에 기재된 결정화 적층 구조체의 제조 방법.
<5> Sb2Te3 층 결정화 공정 및 GeTe 층 결정화 공정이 복수의 적층 구조체를 대상으로 하여 실시되는 상기 <1> 내지 <4> 중 어느 하나에 기재된 결정화 적층 구조체의 제조 방법.
<6> Sb2Te3 층 결정화 공정 및 GeTe 층 결정화 공정 중 적어도 어느 공정이 대기 분위기하에서 실시되는 상기 <1> 내지 <5> 중 어느 하나에 기재된 결정화 적층 구조체의 제조 방법.
<7> Sb2Te3 층 결정화 공정이 적층 구조체의 부분을 가열하는 공정 및 상기 적층 구조체의 전체를 가열하는 공정 중 어느 공정으로서 실시되고, 또한, GeTe 층 결정화 공정이 상기 Sb2Te3 층 결정화 공정에서 가열된 상기 적층 구조체의 영역의 부분 또는 전체를 포함하여 상기 적층 구조체를 가열하는 공정인 상기 <1> 내지 <6> 중 어느 하나에 기재된 결정화 적층 구조체의 제조 방법.
<8> 추가로, GeTe 층 결정화 공정 후의 적층 구조체 상에 에피택셜 성장층을 형성하는 에피택셜 성장층 형성 공정을 포함하는 상기 <1> 내지 <7> 중 어느 하나에 기재된 결정화 적층 구조체의 제조 방법.
본 발명에 의하면, 종래 기술에 있어서의 상기 여러 문제를 해결할 수 있고, 제조 효율이 우수한 결정화 적층 구조체의 제조 방법을 제공할 수 있다.
도 1 은, 본 제조 방법에 의해 제조되는 결정화 적층 구조체의 설명도이다.
도 2 는, 결정화 적층 구조체의 변형예를 나타내는 설명도이다.
도 3 은, GeTe 층 (Ge(45)Te(55-x)S(x)) 에 있어서의 Te 원자를 S 원자로 치환한 치환 농도와 결정화 온도의 관계를 나타내는 도면이다.
도 4 는, 참고예 1 에 관련된 결정화 적층 구조체에 대한 X 선 회절의 측정 결과를 나타내는 도면이다.
도 5 는, 실시예 1 에 있어서, Sb2Te3 층을 결정화시킨 단계에서의 X 선 회절의 측정 결과를 나타내는 도면이다.
도 6 은, 실시예 1 에 관련된 결정화 적층 구조체에 대한 X 선 회절의 측정 결과를 나타내는 도면이다.
도 7 은, 실시예 1 에 관련된 결정화 적층 구조체의 고해상 투과 전자 현미경에 의한 단면 관찰 이미지를 나타내는 도면이다.
도 8 은, 실시예 2 에 관련된 결정화 적층 구조체의 고해상 투과 전자 현미경에 의한 단면 관찰 이미지를 나타내는 도면이다.
(결정화 적층 구조체의 제조 방법)
본 발명의 결정화 적층 구조체의 제조 방법은, 적층 구조체 형성 공정과, Sb2Te3 층 결정화 공정과, GeTe 층 결정화 공정을 포함하고, 필요에 따라, 그 밖의 공정을 포함할 수 있다.
이하, 상기 결정화 적층 구조체의 제조 방법의 예를 도면을 참조하면서 설명한다. 도 1 은, 본 제조 방법에 의해 제조되는 상기 결정화 적층 구조체의 설명도이다.
<적층 구조체 형성 공정>
상기 적층 구조체 형성 공정은, 실온을 포함하는 100 ℃ 미만의 온도하에서 실시되고, Sb2Te3 층 (5) 과 GeTe 층 (6) 이 적층됨과 함께 GeTe 층 (6) 에 미량 첨가 원소가 포함되는 적층 구조체 (7) 를, 결정화시의 Sb2Te3 층 (5) 및 GeTe 층 (6) 에 대해 공통된 결정축을 부여하는 배향 제어층 (4) 상에 형성하는 공정이다.
Sb2Te3 층 (5) 은, Sb2Te3 을 주성분으로 하고 두께가 2 ㎚ ∼ 10 ㎚ 인 층으로서 형성된다. 두께가 2 ㎚ ∼ 10 ㎚ 이면, 결정화시에 c 축 배향의 결정 구조가 얻어지기 쉽고, GeTe 층 (6) 과 결정축을 공유한 결정 구조가 얻어지기 쉽다.
Sb2Te3 층 (5) 의 형성 방법으로는, 특별히 제한은 없고, 공지된 진공 성막 방법, 예를 들어, 스퍼터링법, 분자선 에피택시법, ALD 법, CVD 법 등을 들 수 있다.
또, Sb2Te3 층 (5) 의 형성재로는, 특별히 제한은 없고, 적층시에 Sb2Te3 의 조성이 얻어지도록 조정된 SbTe 화합물재 (예를 들어, Sb30Te70 화합물재) 를 사용할 수 있다. 상기 SbTe 화합물재로는, 시판되는 것 (미쓰비시 머티리얼사 제조) 이나 공지된 방법으로 제조된 것을 사용할 수 있다.
GeTe 층 (6) 은, GeTe 를 주성분으로 하고 두께가 0 ㎚ 를 초과하고 4 ㎚ 이하인 층으로서 형성된다. 두께가 4 ㎚ 를 초과하면, 독립된 고유의 특성을 나타내는 경우가 있고, 초격자형 상변화 메모리를 구성하는 경우에 그 특성에 영향을 미치는 경우가 있다.
또한, 본 명세서에 있어서 「주성분」 이란, 층의 기본 단위 격자를 구성하는 원자의 화합물인 것을 나타내고, 또, 상기 층이 상기 미량 첨가 원소 (S, Se) 를 포함하는 경우, 상기 미량 첨가 원소의 원자와 상기 기본 단위 격자를 구성하는 원자의 화합물인 것을 나타낸다.
GeTe 층 (6) 에는, S (황) 및 Se (셀렌) 의 적어도 어느 것의 상기 미량 첨가 원소가 포함된다. 이들 원소는, GeTe 층 (6) 중의 원소 Te 와 동일하게 칼코겐 원소로 분류되는 성질의 원소이고, 이들 원자는, GeTe 층 (6) 중의 Te 원자와 치환되는 형태로 상기 기본 단위 격자를 구성한다.
상기 미량 첨가 원소는, Sb2Te3 층 (5) 과 GeTe 층 (6) 의 계면에 있어서, 계면 확산 (계면 혼합) 에 의한 Sb 원자와 Ge 원자의 치환에 의해 상기 계면에 GeSbTe 결정층이 형성되는 것을 억제할 목적으로 첨가된다.
상기 미량 첨가 원소로는, 그 중에서도 상기 GeSbTe 결정층의 형성을 효과적으로 억제하는 관점에서 S (황) 가 바람직하다.
Sb2Te3 층 (5) 및 GeTe 층 (6) 의 각 층 중에 있어서의 상기 미량 첨가 원소의 함유량은, 상기 GeSbTe 결정층의 형성이 억제된 초격자 구조를 얻는 관점에서 0.05 at％ ∼ 10.0 at％ 이고, 바람직하게는 1.0 at％ ∼ 5.0 at％ 이다. 상기 미량 첨가 원소의 함유량이 지나치게 많으면, 상기 초격자형 상변화 메모리의 상변화 특성이 저해되고, 지나치게 적으면, 상기 GeSbTe 결정층의 형성을 억제하기 어렵다.
GeTe 층 (6) 의 형성 방법으로는, 특별히 제한은 없고, 공지된 진공 성막 방법, 예를 들어, 스퍼터링법, 분자선 에피택시법, ALD 법, CVD 법 등을 들 수 있다.
GeTe 층 (6) 의 형성 방법으로는, 특별히 제한은 없고, 적층시에 Ge1Te1 의 조성이 얻어지도록 조정된 GeTe 화합물재 (Ge45Te55) 에 상기 미량 첨가 원소를 첨가한 화합물재, 예를 들어, Te(55-x) 를 S(x) 의 조성으로 치환한 것을 사용할 수 있다. 이와 같은 화합물재로는, 시판되는 것 (미쓰비시 머티리얼사 제조) 이나 공지된 방법으로 제조된 것을 사용할 수 있다.
상기 적층 구조체 형성 공정으로는, 이들 Sb2Te3 층 (5) 과 GeTe 층 (6) 을 1 층씩 적층해도 되고, 도 1 에 나타내는 바와 같이 Sb2Te3 층 (5) 과 GeTe 층 (6) 을 교대로 반복해서 적층하여 적층 구조체 (7) 를 형성하는 공정이어도 된다.
Sb2Te3 층 (5) 과 GeTe 층 (6) 을 교대로 반복해서 적층하는 경우의 적층수로는, 도시된 예 (8 층씩 합계 16 층) 에 한정되지 않는다.
상기 적층수로는, 상기 초격자형 상변화 메모리에 있어서 양호한 메모리 동작을 실현하는 관점에서, Sb2Te3 층 (5) 및 GeTe 층 (6) 의 각 층을 1 층으로 계수했을 때, 10 층 ∼ 50 층 정도로 하는 것이 바람직하다.
적층 구조체 (7) 는, 결정화시의 Sb2Te3 층 (5) 및 GeTe 층 (6) 에 대해 공통된 결정축을 부여하는 배향 제어층 (4) 상에 형성된다.
적층 구조체 (7) 를 배향 제어층 (4) 상에 형성하면, 결정화시의 Sb2Te3 층 (5) 및 GeTe 층 (6) 에 대해, 입방정의 결정 구조를 갖는 GeTe 결정의 (111) 면 방향축과, 육방정의 결정 구조를 갖는 Sb2Te3 결정의 (0001) 면 방향축을 공유하여 배향 성장하는 결정 배향성이 부여되고, 적층 구조체 (7) 에 Sb2Te3 층 (5) 및 GeTe 층 (6) 의 결정층에 의한 초격자 구조가 부여된다.
도 1 의 예에 있어서, 배향 제어층 (4) 은, GeTe 를 주성분으로 하고 두께가 3 ㎚ ∼ 10 ㎚ 인 GeTe 하지층에 의해 구성된다.
배향 제어층 (4) 을 상기 GeTe 하지층으로 구성하는 경우, 상기 GeTe 하지층 상에 Sb2Te3 층 (5) 과 GeTe 층 (6) 을 이 순서로 적층하여 적층 구조체 (7) 를 형성한다.
상기 GeTe 하지층으로는, GeTe 층 (6) 과 동일한 형성 방법에 의해 형성할 수 있고, 또, 상기 GeTe 하지층 상의 Sb2Te3 층 (5) 과의 사이에서 계면 확산 (계면 혼합) 이 일어나는 것을 억제하는 관점에서, GeTe 층 (6) 과 동일하게 상기 미량 첨가 원소를 첨가해도 된다. 상기 GeTe 하지층은, 이후에 상세히 서술하는 상기 GeTe 층 결정화 공정에 있어서의 가열시에 GeTe 층 (6) 과 함께 결정화된다.
또, 상기 GeTe 하지층으로는, 임의의 기초 하지층 상에 형성할 수 있다. 또한, 상기 GeTe 하지층을, 상기 미량 첨가 원소를 포함하지 않는 층으로서 형성하는 경우, 형성재에 상기 GeTe 화합물재 (Ge45Te55) 를 사용하면 된다.
또, 배향 제어층 (4) 은, Sb2Te3 을 주성분으로 하고 두께가 3 ㎚ ∼ 10 ㎚ 인 Sb2Te3 하지층에 의해 형성되어도 된다. 이 경우, 도 2 에 나타내는 바와 같이, 상기 Sb2Te3 하지층으로서의 배향 제어층 (4) 상에 GeTe 층 (6) 과 Sb2Te3 층 (5) 을 이 순서로 적층하여 적층 구조체 (7') 를 형성한다. 이 이외에는, 적층 구조체 (7) 와 변화가 없다. 또한, 도 2 는, 상기 결정화 적층 구조체의 변형예를 나타내는 설명도이다.
상기 Sb2Te3 하지층으로는, 두께 이외에는, Sb2Te3 층 (5) 과 동일한 형성 방법에 의해 형성할 수 있다. 상기 Sb2Te3 하지층은, 이후에 상세히 서술하는 상기 Sb2Te3 하지층 결정화 공정에 있어서의 가열시에 Sb2Te3 층 (5) 과 함께 결정화된다.
또, 상기 Sb2Te3 하지층으로는, 공지된 Si (실리콘) 기판이나 Si 막 등으로 형성되는 Si 층, W (텅스텐) 나 TiN 으로 형성되는 전극층을 기초 하지층으로 하여, 이 기초 하지층 상에 형성하면, 결정화시의 Sb2Te3 층 (5) 및 GeTe 층 (6) 에 대해 공통된 결정축을 부여하기 쉽다.
또한, 도 1, 2 중의 부호 2 는, 기판을 나타내고, 부호 3 은, 기초 하지층을 나타낸다.
이들 상기 GeTe 하지층 및 상기 Sb2Te3 하지층에 의해 배향 제어층 (4) 을 형성하는 경우, 이들 하지층은, 전술한 바와 같이, Sb2Te3 층 (5) 및 GeTe 층 (6) 과 동일하게 형성할 수 있으므로, 제조 공정이 간소화된다.
또, 종래의 가열 성막에 의한 상기 적층 구조체의 제조 방법에서는, 상기 Sb2Te3 하지층을 배향 제어층에 사용하는 것이 알려져 있지만, 2 단계의 결정화 온도에서 가열을 실시하는 본 발명에서는, 상기 Sb2Te3 하지층에 더하여, 이후에 게재하는 실시예의 란에 나타내는 바와 같이, 상기 GeTe 하지층을 템플릿으로 한 Sb2Te3 층 (5) 및 GeTe 층 (6) 의 각 결정층의 배향 성장도 가능하고, 재료 선택의 자유도가 넓어진다.
또, 상기 GeTe 하지층으로 배향 제어층 (4) 을 구성하는 경우, 공지된 Si (실리콘) 기판이나 Si 막 등으로 형성되는 Si 층, W (텅스텐) 나 TiN 으로 형성되는 전극층에 더하여, 임의 재료로 형성되는 기초 하지층 (3) 을 적용할 수 있다. 이것은, 상기 GeTe 하지층 상에 형성되고, 상기 Sb2Te3 층 결정화 공정 (1 단계째의 결정화 공정) 에 의해 결정화되는 각 Sb2Te3 층 (5) 이, 상기 GeTe 층 결정화 공정 (2 단계째의 결정화 공정) 시에, 각 Sb2Te3 층 (5) 의 상방에 인접하는 GeTe 층 (6) 뿐만 아니라, 하방에 인접하는 GeTe 층 (6) 에 대해서도 배향막으로서의 작용을 미치기 때문이다. 따라서, 상기 GeTe 하지층으로 배향 제어층 (4) 을 구성하는 경우의 기초 하지층 (3) 으로는, 특별히 제한은 없고, 목적에 따라 선택할 수 있고, 폴리이미드 등으로 형성되는 내열성 플라스틱 필름 등이어도 된다. 게다가, 상기 GeTe 하지층으로는, 기초 하지층 (3) 의 형성을 생략하고, 기판 (2) (공지된 내열성 기판) 상에 직접 형성해도 된다.
또한, 배향 제어층 (4) 으로는, 상기 GeTe 하지층 및 상기 Sb2Te3 하지층 이외의 층으로서 구성되어도 되고, 공지된 구성에서 적절히 선택할 수 있다.
이와 같은 구성으로는, 예를 들어, 국제 공개 제2015/174240호에 개시되는 게르마늄, 실리콘, 텅스텐, 게르마늄-실리콘, 게르마늄-텅스텐 및 실리콘-텅스텐 중 어느 것으로 형성되는 배향 제어층의 구성 등을 들 수 있다.
상기 적층 구조체 형성 공정은, 실온을 포함하는 100 ℃ 미만의 온도하에서 실시된다. 구체적으로는, 다시 도 1 을 참조하여, 배향 제어층 (4) 의 온도 조건 (기초 하지층 (3) 및 배향 제어층 (4) 을 개재하여 기판 (2) 의 온도에서 적층 구조체 (7) 의 온도가 설정된다) 을 100 ℃ 미만으로 하는 조건으로 적층 구조체 (7) 가 형성된다.
100 ℃ 미만의 상기 온도 조건은, 이후에 상세히 서술하는 상기 Sb2Te3 결정 공정에 있어서의 제 1 결정화 온도와 구별되는 온도 조건이고, 실제로는, 1 회째의 성막 프로세스 후에 동일한 상기 진공 성막 장치를 사용하여 다음 번의 성막 프로세스를 실시할 때의 승온 시간 및 냉각 시간을 줄이기 위해, 50 ℃ 이하가 바람직하다. 특히, 실온하에서 비가열 상태의 배향 제어층 (4) 상에 적층 구조체 (7) 를 형성하는 경우, 배향 제어층 (4) 의 승온 및 냉각에 필요한 시간이 존재하지 않아, 제조 시간이 현저하게 단축화된다.
또한, 상기 온도 조건에 관해, 실온 미만의 온도로 배향 제어층 (4) 을 냉각시켜 상기 적층 구조체 형성 공정을 실시하는 것에 의미는 없지만, 상기 적층 구조체 형성 공정을 실시하는 하한 온도로는 -50 ℃ 정도이다.
또, 상기 적층 구조체 형성 공정에 있어서의 온도 관리는, 예를 들어, 배향 제어층 (4) 을 포함하는 적층 구조체 (7) 를 형성하기 위한 하지 기판에 대한 기판 가열 등에 의해 실시된다.
<Sb2Te3 층 결정화 공정>
상기 Sb2Te3 층 결정화 공정은, 적층 구조체 (7) 를 제 1 결정화 온도에서 가열 유지하여, Sb2Te3 층 (5) 을 결정화시키는 공정이다.
상기 Sb2Te3 층 결정화 공정으로는, 진공 분위기하에서 실시해도 되고, 대기 분위기하에서 실시해도 된다. 특히, 대기 분위기하에서 실시하는 경우, 제조 프로세스가 현저하게 간소화된다.
또, 상기 Sb2Te3 층 결정화 공정으로는, 적층 구조체 (7) 의 부분을 가열하는 공정이어도 되고, 적층 구조체 (7) 의 전체를 가열하는 공정이어도 된다.
적층 구조체 (7) 의 부분을 가열하는 예로는, 대면적으로 적층 구조체 (7) 의 여러 층을 성막한 후, 상기 초격자형 상변화 메모리의 구조를 제조하는 데에 필요한 지점만 가열하는 예를 들 수 있다.
가열 수단으로는, 특별히 제한은 없고, 상기 Sb2Te3 층 결정화 공정의 실시양태에 따라, 공지된 가열 수단 중에서 적절히 선택할 수 있다.
예를 들어, 진공 분위기하에서 실시하는 경우에는, 예를 들어 가열부를 구비하는 진공 용기를 들 수 있고, 대기 분위기하에서 실시하는 경우에는, 핫 플레이트, 가열로 등을 들 수 있고, 부분 가열을 실시하는 경우에는, 니크롬선 히터, 램프 가열 장치, 레이저 가열 장치 등의 부분 가열 수단을 들 수 있다. 특히, 집광 레이저 빔 등을 사용하는 경우에는, 목적으로 하는 위치에 상기 초격자형 상변화 메모리를 만들 수 있다.
가열 유지에 있어서의 유지 시간으로는, 10 분간 이상이면 된다. 또한, 상기 유지 시간이 장시간화되면 제조 효율이 저하되기 때문에, 상한으로는, 2 시간 정도이다.
상기 제 1 결정화 온도는, 100 ℃ 이상 170 ℃ 미만의 온도가 된다.
Sb2Te3 층 (5) 이 단층일 때의 결정화 온도, 요컨대, Sb2Te3 의 고유의 결정화 온도는, 78 ℃ 부근에 확인되지만, 이 결정화 온도에 매우 가까운 온도에서의 가열에서는, 균일한 결정화에 도달할 때까지 긴 시간을 필요로 하여, 실용적이지 않다. 그 이유는, 이 가열 에너지를 받아 적층된 원자가 인접 원자와 공유 결합을 생성하여 결정핵을 생성할 수 있어도, 상기 결정핵을 중심으로 결정 성장하기 위한 추가 에너지가 추가로 필요하기 때문이다. 요컨대, 원자끼리가 공유 결합을 형성해도, 결정 성장하는 단계에서 미결정끼리의 계면에서 격자 정합 (원자의 위치를 쌍방의 계면에서 재배치하여 결합한다) 할 수 없는 한, 크고 균일한 결정을 형성할 수 없어, 상기 격자 정합에 필요한 추가 에너지가 더욱 요구된다.
그 때문에, 상기 제 1 결정화 온도는, Sb2Te3 층 (5) 의 고유의 결정화 온도보다 수십 ℃ 높은 100 ℃ 를 하한으로 한다. 그 중에서도, 양호한 균질막을 얻는 관점에서 120 ℃ 이상인 것이 바람직하다.
한편, 상기 제 1 결정화 온도의 상한은, GeTe 와 Sb2Te3 이 혼합된 상기 GeSbTe 화합물층의 결정화 온도를 넘지 않는 온도인 것이 필요하다. 이 온도를 초과하면 Sb2Te3 층 (5) 과 GeTe 층 (6) 이 서로 독립적으로 결정화되어, 결정축을 공유하지 않은 채로 각 층이 결정화되어 버리므로, 양호한 초격자 구조가 얻어지지 않는다. 또한, 또, GeTe 미결정립이 Sb2Te3 미결정립을 도입하여, GeSbTe 결정층이 발생하기 쉽다.
그 때문에, 상기 제 1 결정화 온도의 상한은, 170 ℃ 미만이고, 그 중에서도, 양호한 균질막을 얻는 관점에서 150 ℃ 이하인 것이 바람직하다.
<GeTe 층 결정화 공정>
상기 GeTe 층 결정화 공정은, Sb2Te3 층 (5) 이 결정화된 적층 구조체 (7) 를 170 ℃ 이상 400 ℃ 이하의 제 2 결정화 온도에서 가열 유지하여, GeTe 층 (6) 을 결정화시키는 공정이다.
상기 GeTe 층 결정화 공정으로는, 상기 Sb2Te3 층 결정화 공정과 동일하게, 진공 분위기하에서 실시해도 되고, 대기 분위기하에서 실시해도 된다. 특히, 대기 분위기하에서 실시하는 경우, 제조 프로세스가 현저하게 간소화된다.
또, 상기 GeTe 층 결정화 공정으로는, 상기 Sb2Te3 층 결정화 공정과 동일하게, 적층 구조체 (7) 의 부분을 가열하는 공정이어도 되고, 적층 구조체 (7) 의 전체를 가열하는 공정이어도 된다. 적층 구조체 (7) 의 부분을 가열하는 경우, 상기 Sb2Te3 층 결정화 공정에서 가열된 적층 구조체 (7) 의 영역의 부분 또는 전체를 포함하여 적층 구조체 (7) 를 가열한다.
가열 수단으로는, 특별히 제한은 없고, 상기 Sb2Te3 층 결정화 공정에 대해 설명한 사항을 적용할 수 있다.
가열 유지에 있어서의 유지 시간으로서도, 상기 Sb2Te3 층 결정화 공정과 동일하게, 10 분간 이상이면 된다. 또한, 상기 유지 시간이 장시간화되면 제조 효율이 저하되기 때문에, 상한으로는, 2 시간 정도이다.
상기 제 2 결정화 온도는, 170 ℃ 이상 400 ℃ 이하의 온도가 된다.
본 발명은, Sb2Te3 층 (5) 을 결정화시키는 상기 제 1 결정화 온도와, GeTe 층 (6) 을 결정화시키는 상기 제 2 결정화 온도가 겹치지 않는 온도역에 존재하는 것의 지견에 기초한다. 이들 온도가 공통된 온도이면, Sb2Te3 층 (5) 과 GeTe 층 (6) 이 서로 독립적으로 결정화되고, 결정축을 공유하지 않은 채로 각 층이 결정화되어 양호한 초격자 구조가 얻어지지 않는다.
상기 미량 첨가 원소 (S, Se) 를 포함하지 않고 GeTe 층 (6) 이 단층일 때의 결정화 온도, 요컨대, GeTe 고유의 결정화 온도는, 230 ℃ 부근에 존재하지만, 두께가 0 ㎚ 를 초과하고 4 ㎚ 이하의 얇은 GeTe 층 (6) 으로서 형성되면, 그 자체로 결정핵을 형성할 수 없어, 결정화된 Sb2Te3 층 (5) 의 (0001) 계면을 사용하여 결정 성장한다. 그 때문에, 상기 결정핵의 형성에 필요한 열에너지가 불필요하여 결정화 온도가 고유의 온도보다 낮아진다. 또, 전 (前) 공정의 상기 Sb2Te3 층 결정화 공정 실시시에 Sb2Te3 층 (5) 의 체적이 결정화에 수반하여 수축되지만, 이 단계에서 아모르퍼스 상태인 GeTe 층 (6) 에는, 큰 압축 응력이 발생한다. 이 압축 응력에 의해서도 GeTe 층 (6) 의 결정화 온도가 고유의 결정화 온도보다 낮아진다. 또한, 상기 미량 첨가 원소에 첨가에 의해 초래되는 결정 격자의 수축은, 격자 부정합을 발생시키고, 상기 미량 첨가 원소의 첨가는, 미량이어도, 결정화 온도에 큰 영향을 미친다. Sb2Te3 층 (5) 과 GeTe 층 (6) 이 GeTe 결정의 (111) 면 방향축과, Sb2Te3 결정의 (0001) 면 방향축을 공유하여 초격자 구조를 구성하는 경우, 각각의 격자 정수는, 4.172 Å 및 4.262 Å 이고, 약 2 ％ 의 부정합이 있다.
그 결과, Sb2Te3 층 (5) 및 GeTe 층 (6) 의 적층 상태에 있어서의 GeTe 층 (6) 에서는, 상기 미량 첨가 원소를 포함하지 않은 상태에서 160 ℃ 부근에 결정화 온도가 확인된다.
한편, 도 3 에 나타내는 바와 같이, GeTe 층 (6) 이 상기 미량 첨가 원소 (S 원자, Se 원자) 를 포함하면, GeTe 층 (6) 의 결정화 온도는, 상기 미량 첨가 원소의 함유량의 증가에 수반하여 상승한다. 특히, 단층 상태의 GeTe 층 (6) 과 비교하여, Sb2Te3 층 (5) 및 GeTe 층 (6) 의 적층 상태에 있어서의 GeTe (6) 층에서는, GeTe 층 (6) 에 약간의 상기 미량 첨가 원소를 첨가하는 것만으로 현저하게 상승한다. 또한, 도 3 은, GeTe 층 (6) (Ge(45)Te(55-x)S(x)) 에 있어서의 Te 원자를 S 원자로 치환한 치환 농도와 결정화 온도의 관계를 나타내는 도면이고, 직선의 「1」 로 나타내는 계열이 단층 상태의 GeTe 층 (6) 을 대상으로 하고, 파선의 「2」 로 나타내는 계열이 적층 상태의 GeTe 층 (6) 을 대상으로 하고 있다.
그 때문에, 상기 미량 첨가 원소에 의한 상승분을 고려하여, 상기 제 2 결정화 온도의 하한을 170 ℃ 로 한다. 그 중에서도, 양호한 균질막을 얻는 관점에서 200 ℃ 이상인 것이 바람직하다.
상기 제 2 결정화 온도의 상한은, 막 산화가 발생하지 않는 400 ℃ 정도이다. 400 ℃ 를 크게 초과하면, 상기 GeSbTe 결정층 유래의 X 선 회절 피크가 확인되어, 양호한 초격자 구조가 얻어지지 않는다. 양호한 균질막을 얻으면서 승온 시간의 단축을 도모하는 관점에서, 상기 제 2 결정화 온도의 상한으로는, 300 ℃ 정도여도 충분하다.
이상에 의해, 적층 구조체 (7) 가 결정화된 결정화 적층 구조체 (1) 가 형성된다.
또한, 상기 Sb2Te3 층 결정화 공정 및 상기 GeTe 층 결정화 공정으로는, 복수의 적층 구조체 (7) 를 대상으로 하여 실시하는 것이 바람직하다. 이와 같은 실시 방법을 채용하면, 복수의 적층 구조체 (7) 를 대상으로 한 배치 처리가 되어, 제조 시간의 단축화를 도모할 수 있다.
<그 밖의 공정>
상기 그 밖의 공정으로는, 특별히 제한은 없고, 예를 들어, 보호층 형성 공정, 에피택셜 성장층 형성 공정을 들 수 있다.
상기 보호층 형성 공정은, 적층 구조체 (7) 상에 보호층을 형성하는 공정이다.
상기 보호층으로는, 특별히 제한은 없고, 예를 들어, 디바이스 제조시에 형성되는 공지된 보호층을 들 수 있다.
또한, 도 1, 2 중의 부호 8 로 나타내는 층이 상기 보호층에 해당한다.
상기 에피택셜 성장층 형성 공정은, 상기 GeTe 층 결정화 공정 후의 적층 구조체 (7) 상에 에피택셜 성장층을 형성하는 공정이다.
본 발명의 상기 결정화 적층 구조체의 제조 방법에서는, 큰 결정립에 의한 Sb2Te3 층 (5) 및 GeTe 층 (6) 의 결정층이 생성된다.
그 때문에, 적층 구조체 (7) 상에 상기 에피택셜 성장층을 형성하면, 상기 에피택셜 성장층이 큰 결정립으로 얻어지기 쉽다.
상기 에피택셜 성장층의 구성으로는, 특별히 제한은 없고, Sb2Te3 이나 GeTe 로 구성되는 층이어도 되고, 임의의 형성재에 의한 층이어도 된다.
상기 에피택셜 성장층을 상기 Sb2Te3 이나 GeTe 로 구성되는 층으로 하는 경우, 종래법에 있어서의 가열 성막에 의해 형성하여, 적층 구조체 (7) 의 적층 결함을 제거하는 것으로 해도 된다. 이 경우, 상기 에피택셜 성장층 형성 공정을 상기 GeTe 층 결정화 공정 후에 연속해서 실시함으로써, 가열 성막에 필요한 기판 가열에 있어서의 승온 시간을 생략할 수 있다.
실시예
(단층의 결정화 온도)
상기 GeTe 층 및 상기 Sb2Te3 층의 결정화 온도를 확인하기 위한 사전 측정을 실시하였다.
먼저, GeTe 층 형성용의 타깃으로서, Ge45Te55 재에 있어서의 Te 의 일부가 S 로 치환된 Ge45Te52S3 (S 를 3 at％ 포함한다) 타깃과, Ge45Te45S10 (S 를 10 at％ 포함한다) 타깃을 준비하였다. 또, Sb2Te3 층 형성용의 타깃으로서 조성이 조정된 Sb30Te70 타깃을 준비하였다.
이어서, 스퍼터링 장치 (알박사 제조, QAM) 를 사용하여, 이들 3 개의 타깃에 의한 스퍼터링을 실온하에서 실시하고, 메틀러·토레도사 제조의 초고속 시차 주사 열량 계측 장치 (Flash DSC) 전용의 시료 제조 유닛에 형성된 SiN 박막 상에, 아모르퍼스상으로 단층으로 이루어지는 Ge45Te52S3 층, Ge45Te45S10 층 및 Sb2Te3 층을 각각 50 ㎚ 의 두께로 성막하였다. 또한, 성막은, 압력 0.5 Pa 이고 RF 파워 20 W 를 인가하는 성막 조건으로 실시하였다.
이어서, 이들 Ge45Te52S3 층, Ge45Te45S10 층 및 Sb2Te3 층에 대해, 상기 시차열 분석 장치를 사용하여, 각각의 결정화 온도를 측정하였다. 또한, 상기 측정은, 상기 시차열 측정 장치의 승온 레이트를 10 ℃/초로 하는 조건으로 실시하였다.
단층 상태에 있어서의 상기 결정화 온도의 측정 결과를 하기 표 1 에 나타낸다.
Figure pct00001
상기 게재된 표 1 에 나타내는 바와 같이, 상기 GeTe 층에서는, S 의 함유율의 증가에 수반하여, 상기 결정화 온도가 상승하는 것이 확인된다.
(적층 구조체의 결정화 온도 : 샘플 A ∼ C)
상기 GeTe 층 및 상기 Sb2Te3 층의 적층 상태에 있어서의 상기 결정화 온도를 확인하기 위한 사전 측정을 실시하였다.
먼저, 상기 Ge45Te52S3 타깃 및 상기 Sb30Te70 타깃을 상기 스퍼터링 장치에 세트하고, 실온하에서, 상기 시료 제조 유닛의 SiN 박막 상에 두께가 0.8 ㎚ 인 상기 Ge45Te52S3 층과 두께가 4.0 ㎚ 인 Sb2Te3 층을 이 순서로 교대로 8 회 성막하여, 합계 16 층의 화합물층이 성막된 샘플 A 에 관련된 적층 구조체를 얻었다.
또한, 상기 두께의 조정은, 상기 스퍼터링의 시간 및 파워를 조정함으로써 실시하고, 또, 상기 스퍼터링은, 진공도를 2 x 10-4 Pa 로 하고, 아르곤 가스압을 0.5 Pa 로 하고, 각 타깃에 20 W 의 RF 파워를 인가하는 조건으로 실시하였다. 상기 스퍼터링의 시간은, 조성에 의존하지만, 두께 1 ㎚ 당 15 초간 내지 25 초간이다. 이 스퍼터링 시간은, 미리 Si 기판을 사용하여 소정 시간에서의 성막 후, 단차계를 사용하여 측정한 시간당 두께에 의해 결정하였다.
다음으로, 상기 Ge45Te52S3 타깃 대신에 상기 Ge45Te45S10 타깃을 사용한 것 이외에는, 샘플 A 에 관련된 적층 구조체의 형성 방법과 동일하게 하여, 상기 시료 제조 유닛의 SiN 박막 상에 상기 Ge45Te45S10 층과 상기 Sb2Te3 층이 합계 16 층 성막된 샘플 B 에 관련된 적층 구조체를 얻었다.
다음으로, S 첨가되어 있지 않은 Ge45Te55 타깃 (미쓰비시 머티리얼사 제조, 2 인치) 을 준비하고, 상기 Ge45Te52S3 타깃 대신에 상기 Ge45Te55 타깃을 사용한 것 이외에는, 샘플 A 에 관련된 적층 구조체의 형성 방법과 동일하게 하여, 상기 시료 제조 유닛의 SiN 박막 상에 상기 GeTe 층과 상기 Sb2Te3 층이 합계 16 층 성막된 샘플 C 에 관련된 적층 구조체를 얻었다.
샘플 A ∼ C 에 관련된 각 적층 구조체에 대해, 상기 단층의 경우와 동일하게 하여 상기 시차 열분석 장치를 사용한 상기 결정화 온도의 측정을 실시하였다.
적층 상태에 있어서의 상기 결정화 온도의 측정 결과를 하기 표 2 에 나타낸다.
Figure pct00002
상기 게재된 표 2 에 나타내는 바와 같이, 샘플 A, B 에 관련된 각 적층 구조체에서는, 제 1 결정화 온도가 72 ℃ 로 확인되고, 제 2 결정화 온도가 218 ℃, 232 ℃ 로 확인되었다.
한편, 샘플 C 에 관련된 적층 구조체에서는, 160 ℃ 부근에도 결정화 온도가 확인되었다. 즉, 먼저 72 ℃ 부근에 1 번째의 결정화 온도가 확인되고, 다음으로 162 ℃ 이상의 온도역에 2 번째의 결정화 온도가 확인되었다.
이것은, 계면 확산 (계면 혼합) 에 의한 Sb 원자와 Ge 원자의 치환이 일어나, 상기 GeTe 층과 상기 Sb2Te3 층의 계면에 상기 GeSbTe 결정층이 형성된 것이 원인으로 생각된다.
이상의 결과로부터, 상기 미량 첨가 원소를 포함하는 샘플 A, B 에 관련된 각 적층 구조체에서는, 상기 GeTe 층과 상기 Sb2Te3 층에 대응하는 2 개의 결정화 온도를 갖고, 또한 이들 층은, 2 개의 결정화 온도 사이에 충분한 온도차를 가지고 결정화되는 것이 확인된다.
(참고예 1)
다음으로, 종래 기술 (전술한 특허문헌 3 (국제 공개 제2020/012916호) 등 참조) 에 준하여, 참고예 1 에 관련된 결정화 적층 구조체를 제조하였다. 구체적으로는, 다음의 제조 방법에 의해 제조하였다.
먼저, 상기 스퍼터링 장치에 200 ㎛ 의 사파이어 기판 (신코사 제조) 을 옮기고, 진공 배압을 1.0 × 10-4 Pa, Ar 의 성막 가스압 0.5 Pa, 온도를 25 ℃, RF 파워를 100 W 로 하는 조건하에서 실리콘재 (미쓰비시 머티리얼사 제조, B 도프 Si) 를 타깃으로 사용한 스퍼터링을 실시하여, 상기 사파이어 기판 상에 하지층으로서의 아모르퍼스 실리콘층을 50 ㎚ 의 두께로 형성하였다.
이어서, 진공 배압을 유지하고, 아르곤 가스압 0.5 Pa, 온도를 25 ℃, RF 파워를 20 W 로 하는 조건으로 상기 Sb2Te3 타깃을 사용한 스퍼터링을 실시하여, 상기 아모르퍼스 실리콘층 상에 상기 Sb2Te3 하지층을 4.0 ㎚ 의 두께로 형성하였다. 또, 형성 후, 상기 사파이어 기판을 210 ℃ 로 가열하여, 상기 Sb2Te3 하지층을 결정화시켰다.
이어서, 진공 배압 및 Ar 의 성막 가스압을 유지하고, 기판 가열 온도를 210 ℃ 로 유지하면서, RF 파워를 20 W 로 하는 조건으로, 상기 Ge45Te52S3 타깃을 사용하여 스퍼터링을 실시하고, S 원자를 3 at％ 의 함유량으로 포함하는 상기 GeTe 층을 상기 Sb2Te3 하지층 상에 0.8 ㎚ 의 두께로 형성함과 함께 결정화시켰다.
이어서, 상기 Sb2Te3 하지층과 동일한 성막 조건으로, 상기 GeTe 층 상에 상기 Sb2Te3 층을 4.0 ㎚ 의 두께로 형성함과 함께 결정화시켰다
이어서, 상기 GeTe 층과, 상기 Sb2Te3 층을, 각각 1 층째와 동일한 조건으로 교대로 반복해서 적층하고, 결정화된 상기 Sb2Te3 층과 상기 GeTe 층이 교대로 8 층씩 합계 16 층 적층된 상기 결정화 적층 구조체를 형성하였다.
마지막으로, 상기 스퍼터링 장치를 사용하여 상기 결정화 적층 구조체의 최상층을 이루는 상기 Sb2Te3 층 상에 보호층으로서의 텅스텐 (W) 층을 20 ㎚ 의 두께로 형성하였다.
다음으로, 이상에 의해 제조된 참고예 1 에 관련된 결정화 적층 구조체에 대해, X 선 회절 장치 (리가쿠사 제조, 시료 수평형 다목적 X 선 회절 장치) 를 사용하여 X 선 회절 측정을 실시하였다. 측정 결과를 도 4 에 나타낸다.
도 4 에 나타내는 바와 같이, 참고예 1 에 관련된 결정화 적층 구조체에서는, 결정화된 상기 GeTe 층과 상기 Sb2Te3 층의 적층 구조에 의한 초격자 구조의 형성을 뒷받침하는 (006), (009), (0015), (0018) 의 각 피크를 확인할 수 있고, 종래부터 보고된, 상기 GeTe 층과 상기 Sb2Te3 층을 공통되는 결정축으로 결정 성장시킨 상기 초격자 구조를 갖는 것이 확인된다.
(실시예 1)
다음으로, 상기 사파이어 기판을 210 ℃ 에서 가열하는 일 없이 실온 성막에 의해 형성된 상기 적층 구조체를, 성막 후에 2 단계의 결정화 온도에서 가열 유지하여 실시예 1 에 관련된 결정화 적층 구조체를 제조하였다. 구체적으로는, 다음의 제조 방법에 의해 제조하였다.
먼저, 상기 스퍼터링 장치를 사용하여, 참고예 1 과 동일하게, 상기 사파이어 기판 상에 상기 아모르퍼스 실리콘층을 50 ㎚ 의 두께로 형성하였다.
이어서, 실온하에서 실시하는 샘플 A ∼ C 에 관련된 각 적층 구조체 형성시의 스퍼터링 조건과 동일한 조건으로, 상기 아모르퍼스 실리콘층 상에 상기 Ge45Te52S3 타깃에 의한 상기 GeTe 하지층 (S 원자를 3 at％ 포함한다) 을 3.2 ㎚ 의 두께로 형성하였다.
이어서, 실온하에서 실시하는 샘플 A ∼ C 에 관련된 각 적층 구조체 형성시의 스퍼터링 조건과 동일한 조건인 채로, 상기 GeTe 하지층 상에 상기 Sb30Te70 타깃에 의한 상기 Sb2Te3 층을 4.0 ㎚ 의 두께로 형성하였다.
이어서, 실온하에서 실시하는 샘플 A ∼ C 에 관련된 각 적층 구조체 형성시의 스퍼터링 조건과 동일한 조건인 채로, 상기 Sb2Te3 층 상에 상기 Ge45Te52S3 타깃에 의한 상기 GeTe 층 (S 원자를 3 at％ 포함한다) 을 0.8 ㎚ 의 두께로 형성하였다.
이어서, 상기 Sb2Te3 층과 상기 GeTe 층을, 각각 1 층째와 동일한 조건으로 교대로 반복해서 적층하여, 상기 Sb2Te3 층과 상기 GeTe 층이 교대로 8 층씩 합계 16 층 적층된 상기 적층 구조체를 형성하였다 (상기 적층 구조체 형성 공정).
또, 실온 조건을 유지한 채로 상기 스퍼터링 장치를 사용하여 상기 적층 구조체의 최상층을 이루는 상기 GeTe 층 상에 상기 보호층으로서의 텅스텐 (W) 층을 20 ㎚ 의 두께로 형성하였다.
이어서, 상기 적층 구조체가 형성된 상기 사파이어 기판을 상기 스퍼터링 장치로부터 취출한 후, 진공 용기 내 (알박사 제조, 적외선 램프 어닐 장치) 에 세트하고, 진공도 1 × 10-4 Pa, 가열 온도 140 ℃, 유지 시간 0.5 시간의 조건으로 가열 유지를 실시하여, 상기 Sb2Te3 층을 결정화시켰다 (상기 Sb2Te3 층 결정화 공정).
상기 Sb2Te3 층을 결정화시킨 상기 사파이어 기판을 일단 상기 진공 용기로부터 취출하고, 상기 X 선 회절 장치에 의한 X 선 회절 측정을 실시하였다. 측정 결과를 도 5 에 나타낸다.
도 5 에 나타내는 바와 같이, 결정화된 상기 Sb2Te3 층의 형성을 뒷받침하는, Sb2Te3 의 (009) 면 및 (0018) 면에 상당하는 결정 피크를 확인할 수 있다.
다시, 상기 적층 구조체가 형성된 상기 사파이어 기판을 상기 진공 용기 내에 세트하고, 이번에는, 진공도 1 × 10-4 Pa, 가열 온도 230 ℃, 유지 시간 0.5 시간의 조건으로 가열 유지를 실시하여, 상기 GeTe 층을 결정화시켰다 (상기 GeTe 층 결정화 공정).
이상에 의해, 실시예 1 에 관련된 결정화 적층 구조체를 제조하였다.
계속해서, 냉각 후의 실시예 1 에 관련된 결정화 적층 구조체에 대해, 상기 X 선 회절 장치에 의한 X 선 회절 측정을 실시하였다. 측정 결과를 도 6 에 나타낸다.
도 6 에 나타내는 바와 같이, Sb2Te3 의 (009) 면 및 (0018) 면에 상당하는 결정 피크에 더하여, 결정화된 상기 GeTe 층의 형성을 뒷받침하는, GeTe 의 (006) 면 및 (0015) 면에 상당하는 결정 피크를 확인할 수 있다.
또, 도 6 에 나타내는 실시예 1 에 관련된 결정화 적층 구조체의 X 선 회절 측정의 측정 결과는, 도 4 에 나타내는 참고예 1 에 관련된 결정화 적층 구조체의 X 선 회절 측정의 측정 결과와 매유 유사하며, 모두 (006), (009), (0015), (0018) 의 각 피크가 확인되는 한편으로, 이들 이외의 피크가 확인되지 않으므로, 실시예 1 에 관련된 결정화 적층 구조체에서는, 종래법에 의한 참고예 1 에 관련된 결정화 적층 구조체와 동일하게, 상기 GeTe 층과 상기 Sb2Te3 층을 공통되는 결정축으로 결정 성장시킨 상기 초격자 구조를 형성할 수 있다.
또, 실시예 1 에 관련된 결정화 적층 구조체의 고해상 투과 전자 현미경 (일본 전자사 제조, 주사 투과 전자 현미경) 에 의한 단면 관찰 이미지를 도 7 에 나타낸다.
도 7 에 나타내는 바와 같이, 실시예 1 에 관련된 결정화 적층 구조체에서는, 상기 GeTe 층과 상기 Sb2Te3 층의 원자 배열이 가지런한 균일한 결정 배향성을 갖는 상기 초격자 구조가 얻어지고 있다.
(실시예 2)
상기 진공 용기를 사용하여 진공도 1 × 10-4 Pa, 가열 온도 140 ℃, 유지 시간 0.5 시간의 조건으로 가열 유지를 실시하는 것 대신에, 핫 플레이트 (야마토 과학사 제조, 핫 플레이트) 를 사용하여 대기 분위기하, 가열 온도 140 ℃, 유지 시간 0.5 시간의 조건으로 가열 유지를 실시하는 것 (상기 Sb2Te3 층 결정화 공정), 및 상기 진공 용기를 사용하여 진공도 1 × 10-4 Pa, 가열 온도 230 ℃, 유지 시간 0.5 시간의 조건으로 가열 유지를 실시하는 것 대신에, 상기 핫 플레이트를 사용하여 대기 분위기하, 가열 온도 230 ℃, 유지 시간 0.5 시간의 조건으로 가열 유지를 실시하는 것 (상기 GeTe 층 결정화 공정) 이외에는, 실시예 1 과 동일하게 하여, 실시예 2 에 관련된 결정화 적층 구조체를 제조하였다.
계속해서, 냉각 후의 실시예 2 에 관련된 결정화 적층 구조체에 대해, 상기 X 선 회절 장치에 의한 X 선 회절 측정을 실시하였다.
놀랍게도, 도 6 과 거의 동일한 측정 결과가 얻어지고, 대기 분위기하에서 결정화를 실시한 실시예 2 에 관련된 결정화 적층 구조체에 있어서도, 상기 GeTe 층과 상기 Sb2Te3 층을 공통되는 결정축으로 결정 성장시킨 상기 초격자 구조를 형성할 수 있다.
또, 실시예 2 에 관련된 결정화 적층 구조체의 상기 고해상 투과 전자 현미경에 의한 단면 관찰 이미지를 도 8 에 나타낸다.
도 8 에 나타내는 바와 같이, 실시예 2 에 관련된 결정화 적층 구조체에 있어서도, 실시예 1 에 관련된 결정화 적층 구조체 (도 7 참조) 와 동일하게, 상기 GeTe 층과 상기 Sb2Te3 층의 원자 배열이 가지런한 균일한 결정 배향성을 갖는 상기 초격자 구조가 얻어지고 있다.
이러한 점에서, 상기 Sb2Te3 층 결정화 공정 및 상기 GeTe 층 결정화 공정은, 진공 분위기하에서 실시하는 것 대신에, 대기 분위기하에서 실시할 수도 있다.
(비교예 1)
상기 Sb2Te3 층 결정화 공정에 있어서의 가열 온도를 140 ℃ 에서 80 ℃ 로 변경한 것 및 상기 GeTe 층 결정화 공정에 있어서의 가열 온도를 230 ℃ 에서 220 ℃ 로 변경한 것 이외에는, 실시예 1 과 동일하게 하여, 비교예 1 에 관련된 결정화 적층 구조체의 제조를 실시하였다.
비교예 1 에 관련된 결정화 적층 구조체에 대해, 상기 X 선 회절 장치에 의한 X 선 회절 측정을 실시한 결과, 상기 초격자 구조의 형성을 확인할 수 있는 (006), (009), (0015), (0018) 의 각 피크가 나타났지만, 각 피크의 높이는, 실시예 1, 2 에 관련된 각 결정화 적층 구조체의 반 정도였다.
상기 GeTe 층 결정화 공정에 있어서의 가열 온도는, 실시예 1 과 거의 동일하기 때문에, 이 결과로부터는, 상기 Sb2Te3 층 결정화 공정의 가열 온도가 낮은 것이 원인으로 상기 Sb2Te3 층이 결정화가 충분히 진행되지 않고, 이 상태의 상기 Sb2Te3 층 상에서 상기 GeTe 층의 결정화가 실시되었기 때문에, Sb2Te3 과 GeTe 의 어느 결정화도 결정립이 작은 상태에서 상기 초격자 구조의 형성에 도달한 것으로 추찰된다.
(비교예 2)
상기 Sb2Te3 층 결정화 공정에 있어서의 가열 온도를 140 ℃ 에서 180 ℃ 로 변경한 것 및 상기 GeTe 층 결정화 공정에 있어서의 가열 온도를 230 ℃ 에서 220 ℃ 로 변경한 것 이외에는, 실시예 1 과 동일하게 하여, 비교예 2 에 관련된 결정화 적층 구조체의 제조를 실시하였다.
비교예 2 에 관련된 결정화 적층 구조체에 대해, 상기 X 선 회절 장치에 의한 X 선 회절 측정을 실시한 결과, (006), (009) 의 각 피크가 나타났지만, 상기 GeSbTe 결정층에 보이는 (220) 의 피크도 확인되어, 일부에 상기 초격자형 상변화 메모리의 메모리 동작에 관여하지 않는 상기 GeSbTe 결정층이 형성된 것이 확인된다.
상기 GeTe 층 결정화 공정에 있어서의 가열 온도는, 실시예 1 과 거의 동일하기 때문에, 이 결과로부터는, 상기 Sb2Te3 층 결정화 공정의 가열 온도가 높은 것이 원인으로 상기 Sb2Te3 층의 결정화와 상기 GeTe 층의 결정화가 독립적으로 진행되어, 이들 층이 결정축을 공유하지 않는 채로 결정화된 것이 추찰된다. 또, 고온하에서 Sb2Te3 의 결정립과 GeTe 의 결정화가 진행되면, GeTe 미결정립이 Sb2Te3 미결정립을 도입하여, 상기 GeSbTe 결정층이 형성되는 것이 추찰된다.
(비교예 3)
상기 GeTe 층 결정화 공정에 있어서의 가열 온도를 230 ℃ 에서 450 ℃ 로 변경한 것 이외에는, 실시예 1 과 동일하게 하여, 비교예 3 에 관련된 결정화 적층 구조체의 제조를 실시하였다.
비교예 3 에 관련된 결정화 적층 구조체에 대해, 상기 X 선 회절 장치에 의한 X 선 회절 측정을 실시한 결과, (009) 의 피크가 나타났지만, 상기 GeSbTe 결정층에 보이는 (200) 및 (220) 의 각 피크가 커져, 상기 초격자형 상변화 메모리의 메모리 동작에 관여하지 않는 상기 GeSbTe 결정층이 크게 형성된 것이 확인된다.
이 결과로부터는, 상기 GeTe 의 결정화가 한계를 초과한 고온 가열을 받아 상기 Sb2Te3 층의 배향 템플릿을 이용 가능한 결정 성장 속도를 초과하는 속도로 급격하게 진행되었기 때문에, 상기 GeTe 층이 일부에 Sb2Te3 을 도입하여 배향성을 무너뜨리면서 결정 성장한 것이 추찰된다.
1 : 결정화 적층 구조체
2 : 기판
3 : 기초 하지층
4 : 배향 제어층
5 : Sb2Te3 층
6 : GeTe 층
7 : 적층 구조체
8 : 보호층

Claims (8)

  1. 실온을 포함하는 100 ℃ 미만의 온도하에서 실시되고, Sb2Te3 을 주성분으로 하고 두께가 2 ㎚ ∼ 10 ㎚ 인 Sb2Te3 층과, GeTe 를 주성분으로 하고 두께가 0 ㎚ 를 초과하고 4 ㎚ 이하인 GeTe 층이 적층됨과 함께 상기 GeTe 층에 S 및 Se 중 적어도 어느 미량 첨가 원소가 0.05 at％ ∼ 10.0 at％ 의 함유량으로 포함되는 적층 구조체를, 결정화시의 상기 Sb2Te3 층 및 상기 GeTe 층에 대해 공통된 결정축을 부여하는 배향 제어층 상에 형성하는 적층 구조체 형성 공정과,
    상기 적층 구조체를 100 ℃ 이상 170 ℃ 미만의 제 1 결정화 온도에서 가열 유지하여, 상기 Sb2Te3 층을 결정화시키는 Sb2Te3 층 결정화 공정과,
    상기 Sb2Te3 층이 결정화된 상기 적층 구조체를 170 ℃ 이상 400 ℃ 이하의 제 2 결정화 온도에서 가열 유지하여, 상기 GeTe 층을 결정화시키는 GeTe 층 결정화 공정을 포함하는 것을 특징으로 하는 결정화 적층 구조체의 제조 방법.
  2. 제 1 항에 있어서,
    미량 첨가 원소가 S 인 결정화 적층 구조체의 제조 방법.
  3. 제 1 항 내지 제 2 항 중 어느 한 항에 있어서,
    적층 구조체 형성 공정이, GeTe 를 주성분으로 하고 두께가 3 ㎚ ∼ 10 ㎚ 인 GeTe 하지층 및 Sb2Te3 을 주성분으로 하고 두께가 3 ㎚ ∼ 10 ㎚ 인 Sb2Te3 하지층 중 어느 하지층을 배향 제어층으로 하고, 상기 하지층이 상기 GeTe 하지층일 때 상기 하지층 상에 Sb2Te3 층과 GeTe 층을 이 순서로 적층하고, 상기 하지층이 상기 Sb2Te3 하지층일 때 상기 하지층 상에 상기 GeTe 층과 상기 Sb2Te3 층을 이 순서로 적층하여 적층 구조체를 형성하는 공정인 결정화 적층 구조체의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    적층 구조체 형성 공정이 실온하에서 비가열 상태의 배향 제어층 상에 적층 구조체를 형성하는 공정인 결정화 적층 구조체의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    Sb2Te3 층 결정화 공정 및 GeTe 층 결정화 공정이 복수의 적층 구조체를 대상으로 하여 실시되는 결정화 적층 구조체의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    Sb2Te3 층 결정화 공정 및 GeTe 층 결정화 공정 중 적어도 어느 공정이 대기 분위기하에서 실시되는 결정화 적층 구조체의 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    Sb2Te3 층 결정화 공정이 적층 구조체의 부분을 가열하는 공정 및 상기 적층 구조체의 전체를 가열하는 공정 중 어느 공정으로서 실시되고, 또한, GeTe 층 결정화 공정이 상기 Sb2Te3 층 결정화 공정에서 가열된 상기 적층 구조체의 영역의 부분 또는 전체를 포함하여 상기 적층 구조체를 가열하는 공정인 결정화 적층 구조체의 제조 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    추가로, GeTe 층 결정화 공정 후의 적층 구조체 상에 에피택셜 성장층을 형성하는 에피택셜 성장층 형성 공정을 포함하는 결정화 적층 구조체의 제조 방법.
KR1020247008532A 2021-10-15 2022-08-04 결정화 적층 구조체의 제조 방법 KR20240049309A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-169702 2021-10-15
JP2021169702A JP2023059603A (ja) 2021-10-15 2021-10-15 結晶化積層構造体の製造方法
PCT/JP2022/029978 WO2023062918A1 (ja) 2021-10-15 2022-08-04 結晶化積層構造体の製造方法

Publications (1)

Publication Number Publication Date
KR20240049309A true KR20240049309A (ko) 2024-04-16

Family

ID=85988275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247008532A KR20240049309A (ko) 2021-10-15 2022-08-04 결정화 적층 구조체의 제조 방법

Country Status (5)

Country Link
JP (1) JP2023059603A (ko)
KR (1) KR20240049309A (ko)
CN (1) CN118056489A (ko)
TW (1) TWI827204B (ko)
WO (1) WO2023062918A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4635236Y1 (ko) 1969-07-26 1971-12-04
JPS6238495U (ko) 1985-08-26 1987-03-07
WO2020012916A1 (ja) 2018-07-10 2020-01-16 国立研究開発法人産業技術総合研究所 積層構造体及びその製造方法並びに半導体デバイス

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007119733A1 (ja) * 2006-04-13 2007-10-25 Ulvac, Inc. 抵抗変化素子の製造方法
JP4635236B2 (ja) 2008-10-30 2011-02-23 独立行政法人産業技術総合研究所 固体メモリの製造方法
CN102687243B (zh) * 2009-10-26 2016-05-11 Asm国际公司 用于含va族元素的薄膜ald的前体的合成和使用
EP3144976B1 (en) 2014-05-12 2018-12-26 National Institute of Advanced Industrial Science and Technology Crystalline alignment layer laminate structure, electronic memory, and method for manufacturing crystalline alignment layer laminate structure
JP6457803B2 (ja) * 2014-12-08 2019-01-23 公立大学法人大阪府立大学 光伝導素子、テラヘルツ波発生装置、テラヘルツ波検出装置、テラヘルツ波発生方法およびテラヘルツ波検出方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4635236Y1 (ko) 1969-07-26 1971-12-04
JPS6238495U (ko) 1985-08-26 1987-03-07
WO2020012916A1 (ja) 2018-07-10 2020-01-16 国立研究開発法人産業技術総合研究所 積層構造体及びその製造方法並びに半導体デバイス

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A. Lotnyk, I. Hilmi, U. Ross and B. Rauschenbach, "Van Der Waals interfacial bonding and intermixing in GeTe- Sb2Te3- based superlattices", Nano Res. 11, 1676 - 1686(2018).
J. Tominaga and H. Awano, "Intermixing suppression through the interface in GeTe/ Sb2Te3 superlattice", Appl. Phys. Express 13, 075503(2020).
R. Wang, V. Bragaglia, J. E. Boschker and R. Calarco, "Intermixing during Epitaxial Growth of van der Waals bonded Normal GeTe/Sb2Te3 Superlattices", Cryst. Growth Des. 16, 3596 - 3601(2016)

Also Published As

Publication number Publication date
TW202321534A (zh) 2023-06-01
CN118056489A (zh) 2024-05-17
TWI827204B (zh) 2023-12-21
JP2023059603A (ja) 2023-04-27
WO2023062918A1 (ja) 2023-04-20

Similar Documents

Publication Publication Date Title
JP2011503883A5 (ko)
CN105576111B (zh) 一种铋层状化合物超晶格的制备方法
TW200941559A (en) Semiconductor substrate and method of making same
JP6450675B2 (ja) 多層基板構造を形成する方法
CN105745366A (zh) GaN模板基板和器件基板
KR101952501B1 (ko) 전이금속 칼코제나이드 이종 접합 박막, 이의 제조 방법 및 이의 제조 장치
JP2006319310A (ja) 積層層構造およびその形成方法
KR20240049309A (ko) 결정화 적층 구조체의 제조 방법
WO1999013139A1 (fr) SiC MONOCRISTALLIN ET SON PROCEDE DE FABRICATION
Jardine et al. Investigation into the thin-film fabrication of intermetallic NiTi
JP2000178713A (ja) β−ＦｅＳｉ２薄膜の形成方法
KR20190064015A (ko) 단결정 금속 박막 및 이의 제조 방법
JPH04298020A (ja) シリコン薄膜結晶の製造方法
JP5185051B2 (ja) 熱電変換材料の製造方法
JP6985711B2 (ja) 半導体装置の製造方法
KR101155340B1 (ko) 상변화 물질의 나노와이어 제조 방법
Andre et al. Low-temperature GaAs films grown on Ge and Ge/SiGe/Si substrates
KR20080111886A (ko) 텔루르 원소층의 나노스케일 조정을 통해 합성한 안티몬텔루라이드 화합물 및 그 제조방법
JP7360180B2 (ja) 半導体装置とその製造方法
JP4016102B2 (ja) パルスレーザ蒸着によるダイアモンドの結晶薄膜の作製方法及び同方法で作製した薄膜
JP6043487B2 (ja) 超電導薄膜作製用ターゲットの製造方法と酸化物超電導線材の製造方法
JP2007266106A (ja) 鉄シリサイド結晶を含有する薄膜及びその薄膜の製造方法
US7507290B2 (en) Flux assisted solid phase epitaxy
JP4069198B2 (ja) α−ＳｉＣのヘテロエピタキシャル薄膜の作製方法及び同方法で作製した薄膜
CN106057642B (zh) 半导体结构以及制备半导体结构的方法