KR20180037177A - 헤테로 구조 및 상기 헤테로 구조를 사용하여 제조된 전자 장치 - Google Patents

헤테로 구조 및 상기 헤테로 구조를 사용하여 제조된 전자 장치 Download PDF

Info

Publication number
KR20180037177A
KR20180037177A KR1020187001302A KR20187001302A KR20180037177A KR 20180037177 A KR20180037177 A KR 20180037177A KR 1020187001302 A KR1020187001302 A KR 1020187001302A KR 20187001302 A KR20187001302 A KR 20187001302A KR 20180037177 A KR20180037177 A KR 20180037177A
Authority
KR
South Korea
Prior art keywords
graphene
layer
heterostructure
hbn
wse
Prior art date
Application number
KR1020187001302A
Other languages
English (en)
Other versions
KR102053240B1 (ko
Inventor
프레드릭 위더스
콘스탄틴 노보셀로브
Original Assignee
나노코 2디 매테리얼 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나노코 2디 매테리얼 리미티드 filed Critical 나노코 2디 매테리얼 리미티드
Publication of KR20180037177A publication Critical patent/KR20180037177A/ko
Application granted granted Critical
Publication of KR102053240B1 publication Critical patent/KR102053240B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H05B33/145—Arrangements of the electroluminescent material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/20—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the material in which the electroluminescent material is embedded
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/34—Materials of the light emitting region containing only elements of group IV of the periodic system

Abstract

그래핀(graphene) 및 관련 2D 물질의 출현은 최근에 새로운 기술을 이끌어 냈다: 이러한 원자적으로 얇은 결정을 바탕으로 한 헤테로 구조. 이 패러다임은 매우 다용도인 것으로 판명되었고, 음의 차동 저항, 터널링 트랜지스터, 광전지 소자 등으로 터널링 다이오드를 신속하게 시연하게 하였다.
본 발명에서, 이러한 반데르발스 헤테로 구조의 복잡성 및 기능성은 1 원자 평면 정밀도로 조작된 양자 우물(QW)을 도입함으로써 다음 단계로 나아 간다. 금속 그래핀, 절연 육각형 붕소 질화물 및 다양한 반도체 단일층(monolayer)을 복잡하지만 신중하게 설계된 순서로 적층한 발광 다이오드(LED)에 대해 설명한다.

Description

헤테로 구조 및 상기 헤테로 구조를 사용하여 제조된 전자 장치
그래핀(graphene) 및 관련 2D 물질의 출현은 최근에 새로운 기술을 이끌어 냈다: 이러한 원자적으로 얇은 결정을 바탕으로 한 헤테로 구조. 이 패러다임은 매우 다용도인 것으로 판명되었고, 음의 차동 저항, 터널링 트랜지스터, 광전지 소자 등으로 터널링 다이오드를 신속하게 시연하게 하였다.
본 발명에서, 이러한 반데르발스 헤테로 구조의 복잡성 및 기능성은 1 원자 평면 정밀도로 조작된 양자 우물(QW)을 도입함으로써 다음 단계로 나아 간다. 금속 그래핀, 절연 육각형 붕소 질화물 및 다양한 반도체 단일층(monolayer)을 복잡하지만 신중하게 설계된 순서로 적층한 발광 다이오드(LED)에 대해 설명한다.
따라서, 본 발명은 수직 헤테로 구조 및 그로부터 유도된 장치 예를 들어 발광 다이오드(LED)와 같은 구조에 대한 것이다. 특히, 헤테로 구조물은 단일 양자 우물 또는 헤테로 구조물에 적층된 일련의 양자 우물을 형성하도록 배치된 그래핀 층들, 절연체 층들 및 반도체 물질 층들을 포함하는 적층 구조를 포함한다. 반도체 물질은 수직 헤테로 구조의 하나 이상의 층들에 제공되는 전이 금속 이칼코겐화물(dichalcogenide)이다. 그래핀은 그래핀 그 자체이거나, 그 전기적 특성을 변형시키기 위해 화학적으로 또는 물리적으로 변형된 그래핀 일 수도 있다.
첫 번째 소자는 이미 거의 10%의 외부 양자 효율을 나타내며 2D 반도체들(전이 금속 이칼코겐화물의 단일층들)을 적절히 선택하고 결합함으로써 넓은 범위의 주파수에 걸쳐 방출을 조정할 수 있다.
탄성 기판 및/또는 투명 기판상에 헤테로 구조를 준비함으로써, 이는 또한 유연성 및/또는 반투명 전자 장치의 제조를 위한 기초를 제공할 수 있다. 입증된 헤테로 구조에 대한 기능 범위는 사용 가능한 2D 결정의 수의 증가와 전자 품질의 향상에 따라 더 커질 것으로 예상된다.
그래핀은 탄소의 2차원 동소체이며, 여기서 sp2 하이브리드화된 탄소 원자들에 의한 평면 시트가 모자이크형 육각형의 '벌집 패턴'으로 배열된다. 기본적으로 그래핀은 흑연의 단층(single layer)이다. 그래핀은 상온에서 전하 캐리어 이동도가 높은 반-금속물질이다. 그래핀은 주변 조건에서 안정적이며 그 전자 특성은 전통적인 실리콘 트랜지스터와 같이 전기장 인가를 통해 제어할 수 있다(K.S. Novoselov, A.K. Geim, S.V. Morozov, D. Jiang, Y. Zhang, S.V. Dubonos, I.V. Grigorieva 및 A.A. Firsov, "Electric field Effect in Atomically Thin Carbon Films" Science, Vol.316, No.5696, pp.666-669, 2004.).
그래핀의 출현 및 그 후 많은 우수한 특성의 발견은 그래핀의 화학적 변형 및 다른 층상 화합물의 박리를 통해 많은 다른 2차원 결정의 동정을 이끌어 냈다. 분리된 다른 2차원 물질로는 NbSe2, 비스무스 스트론튬 칼슘 구리 산화물(BSCCO) 및 M0S2가 있다. 이들은 또한 안정적이며 절연체, 반도체 또는 초전도체와 같은 그래핀(graphene)에 보완적인 전자 특성을 나타낼 수 있다.
그래핀의 특성은 대개 대부분의 기판에 대한 근접성으로 인해 제약을 받는다. 그래핀을 떠 있게 하는 것은 가능하지만, 그러한 장치의 취약한 특성 때문에 기술적으로 바람직하지 않다. 그러나 붕소 질화물(BN); 우수한 절연체인 2차원 적층재는 이전에 보고된 물질보다 그래핀의 특성에 훨씬 적은 영향을 미치는 우수한 기판을 제공한다. 이것은 그래핀의 전자 이동도가 증가하고 전하 불균일성이 감소하는 것에서 명백하다. 또한, 얇은 결정 플레이크(flake)를 서로의 표면에 매우 깨끗하고 정확하게 전달하는 것이 가능해지고 전기적으로 절연된 2개의 그래핀층을 포함하는 소자를 준비할 수 있다.
품질을 유지하면서 결정의 정확한 전사에 있어서 이 새로운 영역의 연구 및 발전으로 2차원 결정 기반 헤테로 구조라는 새로운 종류의 물질이 출현하게 되었다. 보다 구체적으로, 상이한 특성을 갖는 2차원 결정의 조합을 적층함으로써 하이브리드 물질을 생성할 수 있는 가능성이 있다. 이러한 구조는 기본 및 응용 프로그램 기반 관점 모두에서 흥미롭다. 예를 들어, 그래핀/붕소 질화물/그래핀의 3 중 적층이 터널링 트랜지스터로서 동작할 수 있다는 것이 밝혀졌습니다. 이것은 두 개의 분리된 그래핀층 사이의 전자 흐름에 대한 장벽(BN)의 크기가 게이트 전극에 의해 변경될 수 있음을 의미한다. 이러한 터널링 소자는 본질적으로 빠르며 고주파수 애플리케이션에 적합할 수 있습니다. 온/오프 비율은 붕소 질화물층을 MoS2와 같은 더 작은 밴드갭을 갖는 물질로 대체함으로써 향상되었다.
터널링 트랜지스터의 동작을 가능하게 하는 것뿐만 아니라, 그래핀 및 붕소 질화물 또는 몰리브덴 이황화물 시트의 적층은 쿨롱 드래그(Coulomb drag)와 같은 현상을 허용한다. 쿨롱 드래그는 그래핀/BN/그래핀 헤테로 구조의 한 그래핀층에서 전자의 흐름이 다른 그래핀층의 전자를 끄는 것을 가리킨다. 이러한 효과는 이전에 GaAlAs 헤테로 구조에서 발견되었지만 그래핀 기반 헤테로 구조의 경우 중요한 특징은 두 층의 분리가 아주 가까워 전자가 자체 층 내에서보다 다른 층의 전자와 더 가까이 위치할 수 있다는 것이다. 전자와 정공 사이를 조정할 수 있는 가능성 또한 존재 하는데, 이는 종래의 반도체에서는 가능하지 않았다.
그래핀은 이제 롤-투-롤 처리(roll-to-roll processing)로 기판 상에 합성되고 전사될 수 있어 터치 스크린과 같은 장치의 상업적 생산을 가능하게 한다 (S Bae, H. Kim, X. Xu, J-S. Park, Y. Zheng, J. Balakrishnan, T. Lei, H.R. Kim, Y. I. Song Song, Y.-J. Kim, K.S. im, B. Ozyilmaz, J.-H. Ann, S. ijima Roll-to-roll production of 30-inch graphene films for transparent electrodes; Nature Nanotechnoiogy, 5, 574- 578, 2010).
그래핀은 또한 본질적으로 매우 강하다. 지금까지 측정된 가장 강한 물질 중 하나인 것으로 판명되었다. 이것은 그래핀이 본질적으로 큰 변형력을 견딜 수 있음을 의미한다. 최대 20% 신축성이 있는 특성과 함께 그래핀의 강한 특성은 유연한 전자 응용 분야에 적합하도록 한다. 이것은 디스플레이 기술 분야에서 특히 중요 할 것으로 보이며 그래핀 기반 유연한 디스플레이에 대한 길을 열어준다. 이러한 물질은 유연한 디스플레이가 유리한 다수의 휴대용 및 소형 휴대용 장치에 유용성을 발견할 수 있다.
전이금속 이칼코겐화물(TMDC)은 기계적 및 화학적 방법에 의해 단일층으로 박리되는 것으로 판명된 층상 물질 그룹이다. M0S2, WS2, TaS2와 같은 많은 물질은 구조적으로 유사하지만 정확한 조성과 두께에 따라 반도체에서 금속에 이르는 일련의 전자 특성을 가지고 있다. 텅스텐 이황화물(WS2)는 고체 윤활 및 산업용 표면 보호를 비롯한 다양한 응용 분야에 사용된다.
본 발명의 어떤 실시 예들의 목적은 양자 우물들을 함유하는 헤테로 구조물을 제공하는 것이다. 추가의 목적은 수직 헤테로 구조를 제공하는 것이다. 어떤 실시 예들에서, 종래의 양자 우물(QW) 구조들에 비해 제조하기 쉽고 그리고/또는 개선된 특성들을 갖는 다수의 양자 우물(MQW) 소자를 생산하는 것이 목적이다. 본 발명의 또 다른 목적은 새로운 단일 양자 우물(SQW) 헤테로 구조물을 제공하는 것이다. 또한, 어떤 실시 예들의 목적은 현재 이용 가능한 물질에 비해 높은 전계 발광 양자 효율을 갖는 헤테로 구조를 제공하는 것이다. 본 발명의 어떤 실시 예들의 또 다른 목적은 LED와 같은 전자 장치에 합체될 수 있는 수직 헤테로 구조를 제공하는 것이다. 그것은 실행 가능한 LED 장치를 생성하기에 충분한 양자 효율을 갖는 장치를 제공하는 것을 목적으로 한다. 본 발명의 또 다른 목적은 보다 높은 양자 효율을 갖는 LED를 제조하는 것 그리고/또는 현재의 LED와 비교하여 더 넓은 범위의 가시 광선을 방출할 수 있는 LED를 제조하는 것이다.
본 발명의 실시 예의 또 다른 목적은 종래 기술에 비해서 입력 에너지의 더 높은 백분율을 가시광선 또는 근적외선 방사선으로 변환시키는 장치를 제공하는 것이다. 즉, 종래 기술의 것보다 높은 에너지 변환 효율을 갖는 셀 또는 장치를 제공하는 것이 목적이다. 또 다른 목적은 종래 기술의 것보다 더 견고하고 그리고/또는 보다 유연하고 그리고/또는 보다 긴 수명을 갖는 헤테로 구조 또는 전자 장치를 제공하는 것이다.
본 발명은 일반적으로 그래핀의 새로운 응용에 관한 것이다. 특히, 본 발명은 새로운 그래핀 헤테로 구조, 그래핀 헤테로 구조의 응용 및 그래핀 헤테로 구조의 제조 방법에 관한 것이다.
본 발명의 목적은 기존의 방법보다 에너지 효율이 높은 그래핀 헤테로 구조를 제조하는 방법을 제공하는 것이다. 이 방법은 기존 방법보다 빠를 수 있다. 이 방법은 기존 방법보다 낭비가 적다.
본 발명의 목적은 기존의 방법을 사용하여 만들 수없는 그래핀 헤테로 구조에 대한 접근을 허용하는 방법을 제공하는 것이다.
본 발명의 목적은 기존의 방법보다 큰 스케일에서 그래핀 헤테로 구조의 효율적인 생산을 가능하게 하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 새로운 그래핀 헤테로 구조의 제공이다. 이러한 헤테로 구조는 기존의 그래핀 헤테로 구조와 유사한 성질을 지니지만 생산하기 쉽다. 새로운 그래핀 헤테로 구조는 공지된 그래핀 헤테로 구조에 비해 개선된 특성을 가질 수 있거나 공지된 비-그래핀 기반 물질에 비해 개선된 특성을 가질 수 있다. 그래핀 헤테로 구조는 이전에 그래핀 헤테로 구조에서 관찰되지 않은 새로운 특성을 가질 수 있습니다. 특히, 새로운 헤테로 구조는 그 물질이 그래핀 기반이든 아니든 간에 단일 소재에서 이전에 관찰되지 않은 새로운 특성 조합을 가질 수 있다.
본 발명의 또 다른 목적은 LED와 같은 새로운 광자 장치에 사용하기 위한 헤테로 구조를 제공하는 것이다. 본 발명의 다른 장점 및 목적은 다음의 설명으로부터 명백해질 것이다.
다음의 발명의 실시 예들은 상기 목적 중 적어도 하나를 달성할 수 있다.
본 발명의 제1 양태에 따르면, 적어도 2개의 그래핀층, 적어도 하나의 절연층 및 적어도 2개의 반도체층을 포함하는 그래핀 기반 수직 헤테로 구조가 제공된다.
각각의 경우의 반도체층은 MX 또는 MX2(M은 전이 금속 또는 In 또는 Ga이고, X는 칼코겐) 형태의 화합물 일 수 있다.
일반적으로, 적어도 하나의 그래핀층은 적어도 하나의 절연층에 의해 반도체층으로부터 항상 분리된다. 일 실시 예에서, 모든 (예를 들어, 둘 다) 그래핀층은 적어도 하나의 (통상적으로 하나의) 절연층에 의해 임의의 반도체층으로부터 분리된다. 반도체층들은 일반적으로 절연층에 의해 서로 분리된다. 복수의 반도체층을 갖는 구조에서, 그 사이에 개재된 절연층은 동일하거나 상이할 수 있다. 유사하게, 개재된 절연층은 동일한 두께이거나 상이한 두께를 가질 수 있다. 바람직하게는, 개재된 절연층의 두께는 동일하다.
본 발명의 제1 양태의 실시 예에서, 헤테로 구조는 보다 큰 헤테로 구조의 일 성분을 형성할 수 있다. 따라서, 하나 이상의 추가의 층이 제1 그래핀층의 상부에 존재할 수 있다. 독립적으로, 하나 이상의 추가의 층이 제2 그래핀층의 상부에 존재할 수 있다. 추가의 층은 각각의 경우에 hBN, SiO2 및 Si로부터 독립적으로 선택될 수 있다.
헤테로 구조는 플라스틱 또는 금속과 같은 기판 또는 다른 구조물 상에 장착될 수 있다.
본 발명의 헤테로 구조는 샌드위치 형태의 구조로 구성 성분 물질들의 2차원 어레이가 서로 적층된 라미네이트 형태로 제공된다. 본 발명의 헤테로 구조는 많은 경우에 유연성일 수 있다. 유연성이라 함은 헤테로 구조로 성형(shaping) (예를 들어, 굽힘, 롤링 또는 몰딩에 의해)이 그 구조를 손상시키지 않거나 효율 및 광 출력을 현저히 저해하지 않는다는 것을 의미한다. 이것은 종래의 기술이 헤테로 구조물이 평면 내에 고정되어야 하는 기술로 종종 제한되기 때문에 본 발명의 의도 된 응용에 대한 중요한 장점이다.
전체로서의 헤테로 구조 (상이한 물질의 시트가 서로 적층된 라미네이트 구조)와 관련하여 "층"이라는 용어는 본 발명의 제1 및 제2 양태 모두에서 동일한 조성을 갖는 물질의 개개의 시트를 가리킨다. 이러한 시트 물질은 헤테로 구조에서 별도의 층을 나타내는 것으로 인식되는 상이한 조성의 물질의 다른 시트에 인접한다. 즉 헤테로 접합이 헤테로 구조 내의 2개의 인접한 층 사이에 형성된다. 헤테로 구조의 본체 내에 포함된 층들의 경우, 층의 각 면에 다른 물질과 헤테로 접합이 형성된다.
본 발명의 제1 및 제2 양태에서 헤테로 구조의 개별 성분, 즉 라미네이트 내의 성분 물질의 단일 시트를 언급할 때, 용어 "층"은 또한 그 물질 내의 원자층의 개수를 기술하는데 사용될 수 있다. 그래핀이나 변형된 그래핀(modified graphene)과 같은 물질의 경우, "층"이라는 용어는 그래핀이 단일층 즉 한 원자 두께 또는 여러 층 두께 일 수 있다는 사실을 나타내는 데 사용될 수 있으며 예를 들어, 2 내지 15 원자 층 두께일 수 있다. 그래핀이나 변형된 그래핀과 유사한 구조를 가진 hBN에도 비슷하게 적용된다. 그러나 TMDC와 같은 반도체 물질의 경우, 물질의 화학 양론으로 인해 물질의 단결정은 반드시 3 원자 층 두께 또는 그 배수이다. TMDC의 단결정 내에 존재하는 3 원자 층 세트 각각은 단일 분자 층으로 지칭 될 수 있다.
본 발명의 어떤 실시 예들에서, 헤테로 구조의 하나 이상의 구성 요소 층, 즉, 헤테로 구조를 구성하는 하나 이상의 물질의 시트는 단결정으로 형성될 수 있다. 다른 실시 예들에서, 헤테로 구조의 하나 이상의 성분 원자 또는 분자 층, 즉 물질의 시트는 층의 평면을 따라 서로 또는 심지어 약간 겹쳐서 위치되는 물질의 복수의 플레이크(flake)를 포함할 수 있다. 따라서, 이러한 층은 플레이크의 복합체이다. 따라서, 예를 들어, 이 실시 예에서, 그래핀 플레이크들이 헤테로 구조에서 (시트의 벌크(bulk) 의미로) 그래핀층을 생성하기 위해 사용될 수 있다. 이것은 제조의 용이성 그리고/또는 제조 비용면에서 유리한 헤테로 구조의 그래핀의 인쇄 층을 형성할 수 있는 가능성을 열어 준다. 절연체 그리고/또는 반도체 물질의 플레이크들이 헤테로 구조 내의 각각의 벌크 층 (시트) 하나 이상을 생성하는데 사용될 수 있다.
본 발명의 헤테로 구조에서 몇몇 상이한 2D 결정을 결합함으로써, 전자가 살기 위한 잠재적인 전망을 생성할 수 있다. 원자 정밀도로 밴드 구조를 렌더링하면 2D 물질의 넓은 선택에 기초하여 터널 장벽, QW 및 다른 구조가 가능하다.
투명 전도층으로서 그래핀을 사용하고, 터널 장벽으로서 육각형 붕소 질화물(hBN)을 사용하고 QW 물질로서 다른 전이 금속 이칼코겐화물(TMDC)을 사용하여, 효율적인 LED를 생성할 수 있다. 본 발명의 장치에서 전자와 정공은 두 개의 그래핀 전극에서 TMDC 층으로 주입된다. QW에서 준입자(quasiparticles)의 긴 수명 (인접한 hBN 장벽의 높이와 두께로 결정됨)의 결과로 전자와 정공이 재결합하여 광자를 방출한다. 방출 파장은 TMDC의 적절한 선택에 의해 미세 조정될 수 있으며 양자 효율(QE)은 다중 QW(MQW)를 사용함으로써 향상될 수 있다.
지금까지, TMDC 장치에서의 전계 발광(electroluminescence:EL)은 측 방향 단일층 장치(lateral monolayer device)에 대해서만 보고되었으며, p-n 접합의 형성 및 쇼트 키 장벽을 가로지르는 충돌 이온화로부터 발생하는 열 보조 프로세스에 기인하였다. 수직 헤테로 구조를 사용하면 LED의 성능을 여러 측면에서 향상시킬 수 있다. 이러한 개선 사항에는 접촉 저항 감소, 보다 밝은 LED를 가능케 하는 더 높은 전류 밀도, 전체 소자 영역에서의 발광, 그러한 헤테로 구조를 설계할 때 TMDC 및 그 조합의 폭 넓은 선택 가능 여부 등이 포함된다.
따라서, 하나의 특정 실시 양태에서, 헤테로 구조는 적어도 다음의 층을 순차로 포함한다:
그래핀 또는 변형된 그래핀을 포함하는 제1 그래핀층;
제1 절연층 (바람직하게는 hBN);
제1 TMDC층 (바람직하게는 MoS2 또는 WS2 또는 WSe2);
제2 절연층 (바람직하게는 hBN);
제2 TMDC층 (바람직하게는 MoS2 또는 WS2 또는 WSe2);
제3 절연층 (바람직하게는 hBN);과
그래핀 또는 변형된 그래핀을 포함하는 제2 그래핀층.
상기 층들은 기재된 순서로 순차적으로 적층되어 라미네이트 구조를 형성한다.
따라서, 또 다른 특정 실시 양태에서, 헤테로 구조는 적어도 다음 층을 순차로 포함한다:
그래핀 또는 변형된 그래핀을 포함하는 제1 그래핀층;
제1 절연층 (바람직하게는 hBN);
제1 TMDC층 (바람직하게는 MMoS2 또는 WS2 또는 WSe2);
제2 절연층 (바람직하게는 hBN);
제2 TMDC층 (바람직하게는 MoS2 또는 WS2 또는 WSe2);
제3 절연층 (바람직하게는 hBN);
제3 TMDC층 (바람직하게는 MMoS2 또는 WS2 또는 WSe2);
제4 절연층 (바람직하게는 hBN);과
그래핀 또는 변형된 그래핀을 포함하는 제2 그래핀층.
상기 층들은 기재된 순서로 순차적으로 적층되어 라미네이트 구조를 형성한다.
따라서, 또 다른 특정 실시 양태에서, 헤테로 구조는 적어도 다음 층을 순차로 포함한다:
그래핀 또는 변형된 그래핀을 포함하는 제1 그래핀층;
제1 절연층 (바람직하게는 hBN);
제1 TMDC층 (바람직하게는 MMoS2 또는 WS2 또는 WSe2);
제2 절연층 (바람직하게는 hBN);
제2 TMDC층 (바람직하게는 MoS2 또는 WS2 또는 WSe2);
제3 절연층 (바람직하게는 hBN);
제3 TMDC층 (바람직하게는 MMoS2 또는 WS2 또는 WSe2);
제4 절연층 (바람직하게는 hBN);
제4 TMDC층 (바람직하게는 MMoS2 또는 WS2 또는 WSe2);
제5 절연층 (바람직하게는 hBN);과
그래핀 또는 변형된 그래핀을 포함하는 제2 그래핀층.
상기 층들은 기재된 순서로 순차적으로 적층되어 라미네이트 구조를 형성한다.
따라서, 또 다른 특정 실시 양태에서, 헤테로 구조는 적어도 다음 층을 순차로 포함한다:
그래핀 또는 변형된 그래핀을 포함하는 제1 그래핀층;
제1 절연층 (바람직하게는 hBN);
제1 TMDC층 (바람직하게는 MMoS2 또는 WS2 또는 WSe2);
제2 절연층 (바람직하게는 hBN);
제2 TMDC층 (바람직하게는 MoS2 또는 WS2 또는 WSe2);
제3 절연층 (바람직하게는 hBN);
제3 TMDC층 (바람직하게는 MMoS2 또는 WS2 또는 WSe2);
제4 절연층 (바람직하게는 hBN);
제4 TMDC층 (바람직하게는 MMoS2 또는 WS2 또는 WSe2);
제5 절연층 (바람직하게는 hBN);
제5 TMDC층 (바람직하게는 MMoS2 또는 WS2 또는 WSe2);
제6 절연층 (바람직하게는 hBN)
그래핀 또는 변형된 그래핀을 포함하는 제2 그래핀층.
상기 층들은 기재된 순서로 순차적으로 적층되어 라미네이트 구조를 형성한다.
일 실시 예에서, 상기 각각의 헤테로 구조에서 전술한 순서의 층들은 절연 물질의 층이 제1 및 제2 그래핀층 상에 각각 배치되도록 두 절연 물질의 층(바람직하게는 각각의 경우에 hBN) 사이에 샌드위치 될 수 있다.
본 발명의 또 다른 양태에서, 전술한 바와 같은 헤테로 구조를 제조하는 방법이 제공된다.
본 발명의 임의의 양태에서 사용되는 그래핀은 프리스틴 그래핀(pristine graphene) 이거나 또는 화학적으로 또는 물리적으로 변형된 그래핀 일 수 있다. 화학적으로 또는 물리적으로 변형된 그래핀의 많은 방법이 당 업계에 공지되어 있다. 그래핀은 헤테로 구조에서 전도성이 있고 투명한 매개체로서 기능을 한다. 그래핀 또는 변형된 그래핀은 금속 전도성을 유지하는 것이 중요하다. 그래핀 또는 변형된 그래핀이 투명한 것이 중요하다. "투명"이라는 용어는 전자기 복사가 구조를 통과하게 하는 능력을 말하며, 특히 전자기 스펙트럼의 가시광선 또는 가시광선 부근의 방사선을 통과하게 하는 성질을 말한다. 다른 금속 물질은 기계적 제약 그리고/또는 투명하지 않기 때문에 본 발명의 헤테로 구조에 부적합하다.
본 발명의 임의의 양태에서 사용되는 반도체는 직접 밴드(direct band) 반도체 일 수 있다. 이러한 화합물은 금속 칼코겐화물(metal chalcogenide) 이다. 이들은 화학식 MX 또는 MX2 (여기서, M은 전이 금속 또는 In 또는 Ga이고, X는 칼코겐이다)의 화합물로서 나타낼 수 있다. 바람직한 물질은 전이 금속 이칼코겐화물(TMDC, transition metal dichalcogenide), 즉 M이 전이 금속인 MX2 형태의 화합물이다. 적합한 물질은 MoS2, WS2 및 WSe2를 포함한다. 반도체로서 사용될 수 있는 다른 물질은 MoSe2, MoTe2, WTe2, InSe 및 GaSe를 포함한다. 이 물질들은 일반적으로 전이 금속 이칼코겐화물로 알려진 물질의 부류에 속하지만, 엄격히 말하면 InSe와 GaSe는 TMDC가 아니다. 그러나 본 발명의 목적상, 이들은 본 발명의 범위 내에 포함되는 다른 바람직한 화합물 군을 나타낸다. 따라서 TMDC가 본 발명의 임의의 특정 실시 예 또는 특징에서 아래에 기술되는 경우, InS 또는 GaSe가 또한 특정된 TMDC 대신에 사용될 수 있다.
상기 또는 각 전이 금속 이칼코겐화물(TMDC) 층은 양자 우물에 대한 기초를 형성하는 광활성 층이다. TMDC는 그 자체로 물질의 각 분자 층이 3개의 원자 평면으로 구성되도록 한다: 한 원자 두께의 두 칼코겐 원자(예를 들어, S, Se 또는 Te) 층 사이에 샌드위치된 한 원자 두께의 천이 금속 원자 (예를 들어, Mo, Ta, W ...) 층. 따라서, 일 실시 예에서, TMDC는 S, Se 및 Te 중 하나 이상과 Mo, Ta 및 W 중 하나 이상의 화합물이다. 전이 금속 칼코겐화물의 각 층 내의 원자들 사이에는 강한 공유결합이 있고, 인접한 층들 사이에는 주로 약한 반데르발스 결합이 있다.
본 발명의 임의의 양태에서 사용된 절연 물질은 세심히 선택되어야 하며 모든 절연 물질이 적합한 것은 아니다. 절연 물질은 바람직하게는 hBN이다; 그러나 운모(mica)가 또한 절연체로 사용될 수 있다. SiO2는 절연체로서 적합한 전기적 특성을 갖지만, 본 발명에 의해 상정되는 일부 최종 용도에는 기계적으로(기계적 강도 면에서) 부적합하다. 어떤 경우 기계적 특성이 덜 중요 할 때 SiO2가 절연체로 사용될 수 있다.
따라서, 일 실시 예에서, 헤테로 구조는 제1 그래핀층, 그래핀층과 헤테로 접합을 형성하는 hBN층, hBN층에 인접하여 hBN층과 헤테로 접합을 형성하는 전이 금속 이칼코겐화물(TMDC) 층, 그리고 TMDC 층에 인접하여 헤테로 접합을 형성하는 제2 그래핀층을 포함한다. 이 구조에서, TMDC는 반도체로서 동작한다. hBN은 절연체의 역할을 하고 그래핀층은 금속층처럼 거동한다.
각 그래핀층, 절연층 및 반도체층은 원자 두께만큼 얇다.
어떤 경우들에서, 이들 상이한 유형의 층들 각각은 완전히 서로 독립적으로, 적절히 단일 원자 또는 분자 층, 즉 단일층(monolayer) 또는 단일 분자 층(single molecular layer)을 포함하거나, 각각이 독립적으로 하나 이상의 원자 또는 분자 층, 예를 들어 2 내지 15 원자 또는 분자 층을 적절하게 포함한다. 그래핀의 경우, 그 물질의 단층은 원자 층이고, hBN의 경우, 그 물질의 단층은 단일 분자 층이다. TMDC의 경우, 분자 단일층은 실제로는 3개의 원자 층 두께이다.
다시 말해서, 그래핀층은 단일층일 수 있는 반면, 절연층은 독립적으로 단일층이거나 2 내지 15 원자 층을 가질 수도 있고 그 반대 일수 도 있다. 유사하게, 절연층은 독립적으로 단일층일 수 있거나 2 내지 15 분자 층 (hBN의 경우, 2 내지 15 원자 층)을 가질 수 있다. 유사하게, 반도체층은 독립적으로 단일층이거나 2 내지 15개의 분자 층을 가질 수 있다. 마찬가지로, 상기 TMDC 층 또는 각 TMDC 층은 다른 층들과는 독립적으로 단일층 또는 2 내지 15 분자 층일 수 있다.
이상적으로, 그래핀층은 단일 원자 층이다. 그래핀층이 더 추가됨에 따라 흡수량이 증가한다. 그러나 그래핀 몇 개의 층을 가질 수 있으며, 따라서 본 발명은 2, 3, 4 및 5층의 그래핀을 고려한다. 결과적으로 그래핀의 각 층 (헤테로 구조 라미네이트 층 중 하나를 대표하는 벌크 의미에서)은 약 0.3nm에서 2nm 두께이다. 그래핀층이 너무 두꺼운 경우, 흡수가 크고 투명성이 떨어진다. 즉, 다른 이유로 인해 바람직한 경우 헤테로 구조의 한 면에 더 두꺼운 그래핀 층을 가질 수 있다. 그러한 경우, 이 그래핀층의 두께는, 예를 들어, 최대 50nm 또는 100nm 두께 일 수 있다.
상기 또는 각 절연층(헤테로 구조 라미네이트 층들 중 하나를 나타내는 벌크 의미에서)은 통상 약 3 또는 4층 두께이다. hBN의 경우, 단층은 약 0.3nm 내지 0.5nm 두께이고, 결과적으로 각 절연층은 독립적으로 약 0.3nm 내지 2nm 두께 일 수 있다.
일 실시 예에서, 각 TMDC층 (예를 들어, MoS2, WS2 또는 WSe2 등의 층)은 1 분자 층에서 6 분자 층 두께이다. 바람직하게는, 각각의 TMDC층은 단일 분자 층이며, 단일 분자 층인 경우 더 나은 구속(confinement) 초래하기 때문이다. 따라서, 각각의 TMDC는 독립적으로 약 0.5nm 내지 3nm 두께 일 수 있다.
동일한 유형의 물질에 의한 둘 이상의 층이 있는 헤테로 구조의 경우, 즉 2개 이상의 절연층 그리고/또는 2개 이상의 반도체층이 있는 헤테로 구조의 경우, 동일한 유형의 물질의 상이한 층 (라미네이트 구조에서 서로 떨어져 위치)은 상이한 물질로 형성될 수 있다. 따라서, 헤테로 구조는 동일한 헤테로 구조 내에 반도체층으로서 MoS2 및 WSe2 양자 모두를 가질 수 있다. 유사하게, 헤테로 구조는 hBN 및 SiO2 둘 모두의 층을 갖는 것과 같이 둘 이상의 유형의 절연체를 가질 수 있다. 동일 유형의 물질의 상이한 층들이 헤테로 구조에 존재하는 경우에도, 상이한 층들이 상이한 원자 두께 그리고/또는 상이한 배향(orientation) (상이한 결정 배향이 가능한 물질에 대해)을 가질 수 있다.
또 다른 실시 예에서, 2개의 그래핀층은 항상 hBN의 층과 접촉하도록 hBN 및 MoS2 같은 TMDC의 교번 층을 반복함으로써 분리된다.
본 발명의 어떤 실시 예들에서, 헤테로 구조의 일측(one side) 또는 양측(both sides) 상의 외부 층(outer layer)은 그래핀 또는 변형된 그래핀이다. 다른 실시 예에서, 헤테로 구조의 일측 또는 양측상의 외부 층은 hBN 또는 Si 또는 SiO2와 같은 물질 일 수 있다. 일 실시 예에서, 헤테로 구조의 각 측 상의 외부 층은 hBN이다.
본 발명의 헤테로 구조는 전자기 스펙트럼의 가시광선 및 가시광선 부근의 광의 효율적이고 유연한 방출체(emitter)인 이점을 갖는다. 이는 본 발명의 헤테로 구조가 특히 LED, 유연성 투명 디스플레이, 단거리 통신 장치 및 계곡 편광(valley polarised) 발광 소스와 같은 장치에 사용하기에 적합하게 만든다.
일 실시 예에서, 헤테로 구조의 절연층 및 반도체층은 순차적으로 적층되어 제1 그래핀층 및 제2 그래핀층 사이에 라미네이트 구조를 형성한다. 둘 이상의 양자 우물, 즉 MQW 구조를 포함하는 헤테로 구조의 경우, 각각의 전이 금속 디칼코겐화물 층, 즉 반도체층은 절연층과 전기적으로 접촉하여 이들 2가지 유형의 물질의 교번 구조(alternating structure)를 형성하며 (비록 동일한 유형의 각각의 후속 층에 대한 구성 요소 물질은 상이할 수 있음), 교번 라미네이트는 그래핀 또는 변형된 그래핀 두 층 사이에 샌드위치 된다. 상술 한 바와 같이, 그래핀 또는 변형된 그래핀층은 절연층과 항상 접촉하고 임의의 반도체층과 접촉하지 않는다. 그러나 가장 단순한 단일 양자 우물(single quantum well) 구조의 경우, 단일 반도체층(single semiconductor layer)은 제2 그래핀층과 접촉한다.
상기 또는 각 그래핀층은 독립적으로 변형된 그래핀(예를 들어, 도핑된 그래핀)을 포함할 수 있다. 그래핀은 우수한 전도체이고 화학 방사선(actinic radiation)에 대해 실질적으로 투명, 즉 가시광선 및 가시광선 근처광에 대해 투명하다. 그래핀은 또한 매우 유연합니다. 그 유도체(예: 도핑된 그래핀)의 대부분은 이러한 특성을 유지한다. 그래핀은 정전식 게이팅(electrostatic gating)을 사용하여 쉽게 변경할 수 있는 다양한 일합수를 가진다.
따라서, 일 실시 예에서, 제1 그래핀층은 그래핀의 하나 이상의 2차원 결정으로 형성된다. 대안적으로, 제1 그래핀층은 변형된 그래핀(예컨대, 도핑된 그래핀)의 하나 이상의 2차원 결정으로부터 형성된다.
일 실시 예에서, 제2 그래핀층은 그래핀 또는 변형된 그래핀(예컨대, 도핑된 그래핀)을 포함한다. 또 다른 실시 예에서, 제2 그래핀층은 그래핀을 포함한다. 대안적인 실시 예에서, 제2 그래핀층은 변형된 그래핀 (예컨대, 도핑된 그래핀)을 포함한다.
일 실시 예에서, 제1 및 제2 그래핀층은 상이한 물질로 형성된다. 이 문맥에서, '상이한 물질'이라는 용어는 상이하게 도핑된 그래핀(한 층은 그래핀으로 형성되고 다른 층은 도핑된 그래핀으로 형성되는 경우를 포함)을 포함하는 것을 의도한 것이다.
본 발명의 헤테로 구조는 양호한 양자 효율을 나타낸다. 양자 우물의 수를 늘리면 구조 전체의 양자 효율이 증가하고 결과적으로 예상되는 광 출력이 증가한다. 동시에 광 출력은 구조를 통과하는 전류에 따라 달라지며 양자 우물의 수가 증가함에 따라 전류는 어느 정도 감소하지만 양자 효율이 향상되어 광 출력은 일반적으로 동일하게 유지된다.
헤테로 구조의 터널 전도도는 헤테로 구조의 모든 양자 우물의 저항의 합으로서 편리하게 고려될 수 있다. 바람직하게는, 절연층들, 일반적으로 hBN은 개별적으로 및 전체는 전하 캐리어(정공 또는 전자)가 우물로부터 그래핀으로 누설되는 것을 방지하기에 충분한 두께를 갖는다. 일반적으로 말하면, 현재 이용 가능한 물질의 품질로, 헤테로 구조물은 이상적으로 양자 우물을 형성하는 대응하는 수의 반도체층에 의해 차단된 hBN과 같은 절연층을 최대 20, 15 또는 10개를 포함할 것으로 예상된다. 그러나 물질이 사용 가능해지면 구조가 50, 100 또는 심지어 200개의 층으로 생성될 수 있다는 것은 숙고의 영역 내에 있다.
일 실시 예에서, TMDC는 WS2 또는 MoS2이다. MoS2와 WS2는 모두 가시광선 영역에서 빛을 생성하는 능력을 가지고 있으며, 이것은 대략 500 ~ 850nm에서 일정하다. 다른 실시 예에서, TMDC는 WS2이다. 벌크 WS2는 약 2.0eV의 직접 밴드 갭을 갖는다. WS2의 2D 결정의 한 가지 이점은 유연하다는 것입니다. 이것은 디스플레이 제조 등에서 유용하다는 것을 의미한다.
WS2의 사용은 유연성 구조가 쉽게 만들어질 수 있기 때문에 헤테로 구조에서 특히 유리하다. WS2의 또 다른 장점은 화학적 안정성과 광 안정 (photostability) 이며, 실리콘과 동일한 방식으로 광분해 되지 않는다는 것을 의미한다. 이러한 안정성, 그리고 결과적으로 발생하는 긴 수명은 WS2에 내재되어 있으며 디스플레이 유형 애플리케이션에 사용되도록 의도된 이 같은 유형의 헤테로 구조에 유용한 물질로 사용된다. 대조적으로, 이러한 응용 분야에 사용되는 기존 물질은 수명을 늘리기 위해 추가 처리 단계가 필요할 수 있다. MoS2도 안정하다.
가장 단순한 레벨에서, 본 발명의 헤테로 구조는 원하는 효과를 달성하기 위해 세심한 순서로 배열된 3가지 상이한 유형의 물질을 함유한다. 이들 층은 금속층(그패핀), 절연층 (hBN) 및 반도체층(예: WS2 및 MoS2) 이다.
양자 효율(QE)은 직렬로 적층된 다중 양자 우물을 사용함으로써 개선되는데, 왜냐하면, 터널 장벽의 두께를 증가시키기 때문이다. 동시에, 전체 전류는 감소하므로 양자 효율의 증가와, 결국 개별 양자 우물로부터의 광 출력을 감소시키는 전류 감소의 균형을 유지해야 한다. 다시 말하면, 효율은 양자 우물의 수가 증가함에 따라 증가할 것으로 예상된다.
실행 가능할 수 있는 본 발명에 따른 가장 간단한 구조는 Gr-hBN-TMDC-Gr과 같은 구조이며, 여기서 Gr은 그래핀 또는 변형된 그래핀을 나타낸다. 흥미롭게도, 하나의 hBN층을 생략하여 헤테로 구조의 한 면에서 그래핀이 TMDC와 직접 접촉하도록 할 수 있다.
따라서, 본 발명의 제2 양태에서, 헤테로 구조는 다음의 층만을 순서대로 포함한다:
그래핀 또는 변형된 그래핀을 포함하는 제1 그래핀층;
제1 절연층 (바람직하게는 hBN);
제1 TMDC층 (바람직하게는 MoS2 또는 WS2 또는 WSe2);과
그래핀 또는 변형된 그래핀을 포함하는 제2 그래핀층;
상기 층들은 설명된 순서로 순차적으로 적층되어 라미네이트 구조를 형성하고, 선택적으로 상기 헤테로 구조를 캡슐화하기 위해 상기 제1 그래핀층 및 제2 그래핀층 중 하나 또는 둘 모두의 상부에 hBN 외부층이 적층된다.
본 발명의 이 양태에서, 헤테로 구조는 절연 물질의 층 및 반도체의 층에 의해 분리된 2개의 그래핀층을 포함한다. 이것은 단일 양자 우물 장치입니다.
본 발명의 제1 양태와 관련하여 전술 한 실시 예는 물리적으로 가능할 경우 본 발명의 제2 양태에도 적용될 수 있다.
본 발명의 제2 양태의 실시 예에서, 헤테로 구조는 보다 큰 헤테로 구조의 한 성분을 형성할 수 있다. 따라서, 하나 이상의 추가 층이 제1 그래핀의 상부에 존재할 수 있다. 독립적으로, 하나 이상의 추가 층이 제2 그래핀층의 상부에 존재할 수 있다. 추가 층은 각각의 경우에 hBN, SiO2 및 Si로부터 독립적으로 선택될 수 있다.
헤테로 구조는 플라스틱 또는 금속과 같은 기판 또는 다른 구조물 상에 장착될 수 있다.
몇몇 경우들에서, 본 발명에서 예시된 헤테로 구조는 대칭적이지만 몇몇 경우는 비대칭이다. 비대칭성은 TMDC층 위와 아래에 hBN 층의 두께가 다르기 때문에 발생할 수 있다. 비대칭을 도입하면 다른 전하 상태(charge state)에서 전계발광(EL, electroluminescence)에 액세스할 수 있다. 따라서 어떤 경우에는 장치를 비대칭으로 만드는 것이 바람직할 수 있다.
본 발명의 헤테로 구조는 헤테로 구조에 하나보다 많은 다른 유형의 반도체 층을 가질 수 있다. 이상적으로는, 가장 작은 밴드 갭 반도체가 구조의 바닥에 배치되어 빛이 큰 갭 반도체를 통해 방해받지 않고 위쪽으로 통과할 수 있다. 그럼에도 불구하고, 본 발명의 헤테로 구조 (아직 최대로 최적화되지는 않음)에 의해 얻어진 효율은 이미 유기 발광 다이오드(OLED)에 필적한다. 약 40%의 효율을 가진 기존 상업용 LED의 효율성은 물질 품질이 향상됨에 따라 동등하거나 초과할 것으로 예상된다.
본 발명의 제3 측면에서, 제1 측면 또는 제2 측면에 따른 헤테로 구조를 포함하는 전기 장치가 제공된다. 상기 장치는 예를 들어, LED 일 수 있거나 또는 본 명세서에 설명 된 임의의 다른 형태의 전기 장치 일 수 있다.
본 발명의 실시 예는 첨부된 도면을 참조하여 이하에서 더 설명된다.
도 1은 전형적인 장치(도 1e)의 광학 이미지와 함께 단일[SH1]-양자-우물(SQW) 및 MQW의 구조를 개략적으로 도시한다. 도 1a는 SQW 헤테로 구조 hBN/GrB/2hBN/WS2/2hBN/GrT/hBN의 개략도를 나타낸다. 도 1b는 a에 제시된 헤테로 구조 유형의 단면 명시야 STEM 이미지이다. 스케일 바, 5nm. 도 1c 및 d는 MQW 헤테로 구조 hBN/GrB/2hBN/MoS2/2hBN/MoS2/2hBN/MoS2/2hBN/MoS2/2hBN/GrT/hBN의 개략도 및 STEM 이미지를 나타낸다. 도 1d에서 MoS2 QW들 사이의 hBN 층의 수는 다양하다. 스케일 바, 5nm. 도 1e는 작동 장치(hBN/GrB/3hBN/MoS2/3hBN/GrT/hBN)의 광학 이미지. 점선으로 된 곡선은 헤테로 구조 영역을 개략적으로 보여준다. 스케일 바, 10마이크로미터. 도 1F는 동일한 장치로부터의 EL의 광학 이미지를 도시한다. Vb = 2.5V, T=300K이다. 2hBN 및 3hBN은 각각 2층 및 3층 hBN을 나타낸다. 도 1g는 본 발명에 따른 또 다른 헤테로 구조(Si/SiO2/hBN/GrB/3hBN/MoS2/3hBN/GrT/hBN의 개략도를 도시한다. 도 1h-j는 도 1g에 제시된 헤테로 구조에 대해 0 바이어스 (h), 중간 바이어스 (i) 및 높은 바이어스 (j)의 경우에 대한 밴드 다이어그램이다.
도 2는 SQW 장치들(T=7K)의 광학 및 전송 특성을 나타낸다. 도 2a는 MoS2- 기반 SQW에 대한 Vb의 함수로서 PL 스펙트럼의 컬러 지도(color map)를 도시한다. 흰색 곡선은 장치의 dI/dV 이다. 여기 에너지 EL=2.33eV. 도 2b는 도 2a에서와 동일한 장치에 대한 Vb의 함수로서 EL 스펙트럼을 도시한다. 백색 곡선: j-Vb 특성 (j는 전류 밀도). 도 2c는 동일한 장치에 대한 PL 및 EL 스펙트럼의 비교를 도시한다. PL과 EL이 동일한 스펙트럼 범위에서 발생하므로, 그것들을 개별적으로 측정했습니다. 도 2d 내지 도 2g는 이중층 (도 2d 및 e) 및 단일층 (도 2f 및 g) WS2QW에 대하여 도 2b 및 c와 동일한 것에 대하여 도시한다. PL 곡선은 Vb=2.4V (도 2c), 2.5V (도 2e) 및 2V (도 2g)에서 취해졌다. EL 곡선은 Vb=2.5V (도 2c), 2.5V (도 2e) 및 2.3V (도 2g)에서 취해졌다.
도 3은 MQW 장치의 광학 및 수송 특성, T=7K를 도시한다. 도 3a는 MoS2에 기반한 삼중 QW 구조를 통한 전류 밀도의 계수(modulus)를 보여주며 도 3b는 개략적인 구조를 보여준다. 도 3c 및 d는 이 장치에 대한 PL 및 EL 스펙트럼 지도를 도시한다. EL=2.33eV. 도 3e는 1.8nA ㎛-2 (파란색 곡선)에서 EL의 온셋(onset)을 보여주는 대수 눈금에 플롯된 개별 EL 스펙트럼을 보여준다. 올리브 및 적색은 각각 j=18 및 130nA ㎛-2. 도 3f는 EL (Vb=8.3V에서 취해진)과 PL (Vb=4.5V에서 취해진) 스펙트럼의 비교이다.
도 4는 상이한 QW 물질을 결합하고 유연성 기판상의 장치를 도시한다. 도 4a-c는 도 4d의 인셋(inset)에 개략적으로 도시된 MoS2와 WSe2로 만들어진 두 개의 QW을 갖는 장치에 대한 음의 (a) 및 양 (c) 바이어스 전압에서의 EL을 보여준다. 이 장치의 PL 바이어스 종속성이 도 4b에 도시되어 있고, 레이저 여기 EL=2.33eV, T=7K. 백색 곡선: 장치 |j|-Vb 특성. 도 4d는 MoS2와 WSe2로 만든 두 개의 QW가 있는 장치에 대한 EQE의 온도 의존성을 보여준다. 인셋: 서로 다른 물질로 제작된 두 개의 QW가 있는 장치의 개략도. 도 4e는 PET상의 SQW (MoS2) 장치의 반사 모드에서 얻어진 광학 현미경 사진을 나타낸다. 도 4f는 도 4e에서와 동일한 장치에 대한 투과 모드에서의 광학 현미경 사진을 나타낸다. 도 4e 및 f에서, 적층의 영역은 적색 사각형으로 표시된다; 스케일 바는 10㎛이다. 도 4e 및 f의 장치에 대한 EL 스펙트럼은 0 (파란 점) 및 1% (붉은 점) 변형에서의 값이다. 상온에서 Vb=-2.3 V, I=-40μA.
도 5는 WSe2 양자 우물 구조를 도시한다. (A) WSe2 단일 양자 우물 도식. (B) (A)에 표시된 QW LED의 밴드 정렬 다이어그램. (C) QW LED의 단면 주사 전자 현미경(STEM) 고각 환형 암 필드(HAADF) 이미지. (D) 질소와 셀레늄의 확인 장치 구조의 전자 에너지 손실 분광법(EELS) 화학 지도(chemical map). 스케일 바 5nm.
도 6은 (A) 바이어스에 대해 전류 밀도를 플롯팅(plot) 하면서, 음의 바이어스에 대한 전기발광(EL)의 윤곽 지도 (오른쪽 축), (B) 전류 밀도의 계수를 플롯팅 하면서, 상이한 바이어스 전압에 대한 전계발광의 윤곽 지도(오른쪽 축)(P=10 uW, E=2.33 eV), (C) 전류 밀도를 플로팅 하면서, 양의 바이어스 전압에 대한 전계발광의 윤곽 지도(오른쪽 축).
도 7은 (A) 전류 밀도=(D) T=6K에서 T=300K까지의 집적 전기발광 강도의 비를 나타낸다.
도 8은 T=6K 내지 T=300K에서 측정된 6개의 분리된 WSe2 단일 양자 우물에 대한 양자 효율의 온도 의존성을 도시한다. (B) Vb=1.3에서 2.3V까지 측정된 전기 발광 스펙트럼의 상온 바이어스 의존성. (C) (왼쪽/아래 축) 양자 효율의 바이어스 전압 의존성, (오른쪽/상단 축) 전류 밀도 의존성.
'수직 헤테로 구조'(vertical heterostructure)라는 용어는 적층(stack)으로 배열된 복수의 2차원 결정을 말한다. 헤테로 구조는 적어도 2개의 상이한 물질을 포함한다. 2차원 결정은 헤테로 구조물이 실질적으로 평행하고 대면(face-to-face) 배치되어 라미네이트(laminate)를 형성하도록 배열된다. 이러한 헤테로 구조는 2차원 헤테로 구조라고 불릴 수도 있다.
본 발명의 목적을 위해, 헤테로 구조는 전체적으로 2차원 결정으로 형성된다. 이것은 헤테로 구조가 기판상에 장착되거나 그리고/또는 보호 코팅을 갖는 것을 배제하지 않는다. 2차원 헤테로 구조는 2차원 결정으로 구성되어 있기 때문에 소위 그렇게 불린다. 그것은 물론 그 자체가 3차원 구조가 될 것이다.
본 발명의 헤테로 구조에 포함될 수 있는 2차원 결정의 예로는 그래핀, 변형된 그래핀 (예를 들어, 도핑된 그래핀, 그래핀, 플루오로그래핀(fluorographene), 염소화 그래핀(chlorinated graphene)), BN, MoS2, NbSe2, Bi2Te3, MgB2, WS2, MoSe2, TaSe2, NiTe2가 있다.
헤테로 구조는 용액으로부터 기계적으로, 에피탁시적으로 그리고/또는 당업자에게 자명한 임의의 다른 수단을 사용하여 2차원 결정을 서로에 배치함으로써 형성될 수 있다.
그래핀 헤테로 구조는 적어도 그래핀 또는 변형된 그래핀의 2차원 결정의 층을 포함한다.
'2차원 결정'이라는 용어는 벌크 상태일 때의 동일한 물질과는 다른 특성을 나타내는 매우 얇은 결정을 의미한다. 물질의 모든 특성이 2차원 결정과 벌크 물질간에 다를 수는 없지만 하나 이상의 특성이 다를 수 있습니다. 더 편리한 정의는 '2차원 결정'이라는 용어가 10개 이하의 분자 층 두께를, 예를 들어 분자 하나의 층 두께를 결정을 의미할 수 있지만 이것은 물질에 따라 다르다. 10개 이상의 분자 층 (즉, 10 원자 층)을 갖는 그래핀의 결정은 일반적으로 그래핀보다 그라파이트(graphite)와 유사한 특성을 나타낸다. 분자 층(molecular layer)은 해당 물질에 대해 화학적으로 가능한 최소 두께입니다. 그래핀의 경우 하나의 분자 층은 단일 원자 두께(singe atom thickness)입니다. 붕소-질화물도 마찬가지입니다. 전이 금속 이칼코겐화물(예:M0S2 및 WS2)의 경우, 분자 층은 3개 원자 두께 (1개의 전이 금속 원자 및 2개의 칼코겐 원자)이다. 따라서, 2차원 결정은 일반적으로 물질에 따라 두께가 50nm 미만이고 바람직하게는 20nm 미만이다. 그래핀 2차원 결정은 일반적으로 3.5nm 미만의 두께이며 2nm 미만의 두께 일 수 있다.
'2차원 결정'이라는 용어는 후술하는 바와 같이 도핑된 결정(doped crystal)을 포함한다.
'변형된 그래핀'(modified graphene)이라는 용어는 어떤 방식으로든 변형된 그래핀 유사 구조를 의미한다. 따라서, 변형된 그래핀은 도핑된 그래핀 일 수 있다. 변형된 그래핀은 그래핀의 전도성을 크게 감소시키지 않으면서 그래핀의 일함수를 수정하는 목적을 가질 수 있다. 그래핀을 도핑하는 데 사용될 수 있는 화합물의 예는 다음과 같다: p-도핑된 그래핀을 제공하기 위한 억셉터(acceptor)서 작용하는 NO2, H2O 및 I2; 또는 n-도핑된 그래핀을 제공하기 위한 도너(donor)로서 작용하는 NH3, CO 및 C1-C3 알코올(예: 에탄올). 소량의 도핑은 그래핀에 비해 도핑된 그래핀의 투명도를 증가시킬 수 있지만 도펀트 자체는 빛을 흡수하거나 반사할 수 있습니다. 그래핀을 도핑하는 종래의 방법은 화학 방사선(actinic radiation)에 대한 투명성을 포함하여 그래핀의 기능을 향상시키는데 사용될 수 있다. 이러한 도핑 방법은 문헌에 기술되어 있으므로 여기서 재차 설명하지 않는다. 도핑에 대한 또 다른 방법은 그래핀의 표면상에 금속(예를 들어, 금) 나노 구조를 배치하는 것이다. 이것은 그래핀을 도핑하고 또한 국소 전기장을 증가시킬 것이다. 바람직한 도펀트는 그래핀에 화학적으로 결합하지는 않지만 그래핀에 전하를 전달할 수 있어 효과적으로 그래핀의 일함수를 변경시키는 것이다.
그래핀이 전이 금속 이칼코겐화물 층과 접촉하여 배치되는 경우, 도펀트 효과가 존재한다. 즉, 그래핀의 일 함수가 변화된다.
본 명세서에 사용된 바와 같이, 불질의 '층'은 그 물질의 평면을 의미한다. 각각의 '층'은 동일한 화학 조성의 임의의 수의 분자 층을 포함할 수 있다. 따라서 비록 그래도 그래핀의 층(그래핀층)은 반드시 그래핀 단일층을 의미하지는 않는다. 마찬가지로 WS2층은 WS2 단일층을 가리킬 수 있지만, WS2 단일층을 반드시 가리키는 것은 아니다. 본 발명의 많은 실시 예에서, 임의의 물질의 '층'은 그 물질의 2차원 결정을 의미한다.
도 1은 전형적인 장치(도 1e)의 광학 이미지와 함께 단일 양자 우물 (SQW) 및 MQW 구조의 구조를 개략적으로 도시한다. 본 발명의 장치를 제조하기 위해 박리/리프트(peel/lift) 반데르발스 기술을 사용했다. 전체적으로 다른 물질인 MoS2, WS2 및 WSe2의 단층 및 다중 층 TMDC 플레이크(flake)를 포함하는 12개 이상의 QW 구조를 측정했다. 수율은 100%였으며, 모든 장치가 강한 EL을 보여 주며, 이는 몇 달 동안 정기적으로 측정한 후에도 변함없이 유지되었으며, 기술 및 관련 물질의 견고성을 입증한다.
본 발명의 SQW 및 MQW 장치의 횡단 명-시야 투과 전자 현미경(STEM) 이미지는 헤테로 구조가 원자적으로 편평하고 층간 오염이 없음을 입증한다(도 1b, 도 1d). TMDC는 원자가 많아(large atomic numbers) 강한 전자빔 산란 (도 1b 및 도 1d에서 관찰되는 짙은 명암(dark contrast))으로 인해 반도체 결정을 명확하게 식별할 수 있게 한다. 다른 층들은 에너지 분산형 X선 분광법으로 확인되었다. 큰 세기 변화는 부분적으로 인접한 층 사이의 격자 명암(lattice contrast)을 불투명하게 하지만, 이것에도 불구하고 hBN 격자 주변(lattice fringe)이 도 1b, 도 1d에서 명확하게 보인다. 도 1d의 MQW에서의 4개의 MoS2 단일층의 상이한 명암은 상이한 결정학적 방향(헤테로 구조의 수직 방향 주위로 샘플을 회전시킴으로써 확인되며, 샘플의 회전은 상이한 층의 상대적 강도를 변화시킴)에 기인한다.
간결성을 위해, MoS2에 기초한 대칭 장치로부터의 전류-전압(I-V) 특성, 광 발광(PL) 및 EL 스펙트럼에 집중한다(도 2a-도 2c). WS2 기반 장치와 비대칭 장벽이있는 장치도 조사되었다.
낮은 Vb에서, 도 2a의 PL은 X0, 1.93eV에서 피크인 중성 A 엑시톤이 지배적이다. 1.87과 1.79 eV에서의 두 개의 약하고 더 넓은 피크는 결합 엑시톤(bound excition)에 의한 것이다. 특정 Vb에서 PL 스펙트럼은 1.90eV에서 다른 피크를 나타내면서 갑자기 변한다. 이 전이는 차동 전도도(differential conductivity)의 증가와 관련이 있다(도 2a). 이 전이는 이 전압에서 하단 그래핀 전극(GrB)의 페르미 준위가 MoS2의 전도대 위로 상승하여 QW로 전자를 주입할 수 있는 것에 기인한 것으로 보인다(도 1). 이것은 우리가 그래핀의 디락 점(Dirac point)과 MoS2의 도전대의 바닥 사이의 밴드 정렬을 결정할 수 있게 해준다: 오프셋은 MoS2의 도전대의 터널링 상태가 처음 관찰되는 바이어스 전압의 절반과 같다. hBN 장벽의 두께에서의 가능한 변동성과 그래핀의 적은 고유 도핑에 의한 영향을 고려하기 위해, 양과 음의 바이어스 전압에 대해 MoS2를 통한 터널링의 온셋을 평균하였으며(도 2a), 이론적인 예측에 맞게, 오프셋은 -0.5로 만든다.
MoS2의 전도대에 전자를 주입하면 터널링 전도도가 증가할 뿐만 아니라 MoS2에 전자가 축적되어 음으로 하전된 엑시톤 X-가 형성된다. X- 피크는 X-의 결합 에너지(EB) 때문에 X0 피크와 비교하여 낮은 에너지에 위치한다. MoS2의 경우 X-의 EB는 온셋 근처에서 대략 36 meV로 추정된다. 바이어스가 증가함에 따라, X- 피크의 에너지는 더 낮은 값으로 이동하며, 이는 스타크(Stark) 효과 또는 MoS2에서의 페르미 에너지의 증가에 기인할 수 있다.
PL과 대조적으로, EL은 특정 임계 값 보다 높은 Vb에서만 시작한다(도 2b). 본 출원인은 이러한 거동을 도 1j에서 스케치한 것처럼, 상부 그래핀(GrT) (Grb에서 이미 주입된 전자뿐만 아니라)에서 MoS2로 주입할 수 있도록 가전자대의 가장자리 아래로 가져온 상부 그래핀 (GrT)의 페르미 레벨과 연관시킨다. 이것은 QW 내부의 엑시톤 형성 및 그의 방사성 재조합을 위한 조건을 생성한다. 본 출원인은 EL 주파수가 대략 Vb=2.4V에서 PL의 주파수에 가깝다는 것을 발견했으며(도 2a-도 2c) 이로부터 EL이 X-의 방사성 재결합에 의한 것으로 판단할 수 있다. 질적으로 비슷한 거동이 WS2 QWs에서 관찰된다(도 2d-g).
임의의 발광 장치에 대한 중요한 파라미터는 η= N2e/I (여기서, e는 전자 전하, N은 방출된 광자의 수, I는 전류)로 정의되는 QE이다. SQW의 경우 ~ 1%의 양자 효율성을 얻는다. 이 값은 기존의 평면 pn 다이오드보다 10배 크고 쇼트키 장벽 장치의 EL보다 100배 큰 값이다. 대략적인 견해는 PL에 대한 외부 QE(EQE)가 EL에 대한 것보다 낮다는 것을 보여준다. PL에서 발견되는 상대적으로 낮은 EQE는 결정 품질 자체가 향상을 필요로 하며 EL에서 더 높은 EQE가 달성될 수 있음을 나타낸다.
QE를 더욱 향상시키기 위해, 본 발명자들은 직렬로 적층된 다수의 QW를 사용하여 터널 장벽의 전체 두께를 증가시키고 주입된 캐리어가 방사상으로 재결합할 확률을 증가시킨다. 도 3은 3개의 MoS2 QW (층 순서: Si/SiO2/hBN/GrB/3hBN/MoS2/3hBN/MoS2/3hBN/MoS2/3hBN/GrT/hBN)을 갖는 MQW 구조들 중 하나에 대한 결과를 보여주며, 4개의 비대칭 MoS2 QW를 갖는 다른 MQW(도 1c, 도 1d)에 대해서도 조사되었다. 전류는 단계적으로 Vb와 함께 증가하며 이는 개별 MoS2 QW를 통한 터널링 전류의 순차적 스위칭에 기인한다. MQW 장치의 PL은 정성적으로 SQW 장치의 PL과 유사하지만 X0 피크는 Vb=0.4V에서 X- 피크로 대체된다(도 3c).
XO 피크는 Vb>1.2V에서 다시 나타난다. 이것은 상이한 QW 사이의 전하 재분배에 의해 설명될 수 있다. EL은 Vb>3.9V 및 j=1.8nA ㎛-2에서 처음으로 관찰 가능해진다(도 3d, 도 3e). 이 전류 밀도는 유사한 SQW에서 EL을 보기 위해 필요한 문턱 전류보다 거의 2차(2 order) 정도 더 작다. 중요한 것은 증가된 방사성 재조합 확률은 QE에 반영된다는 것이며 QE는 높아져 약 8.4% 값(4중 QW의 장치에 대해서, 3중 QW의 경우 6%)에 도달한다. 이 같이 높은 QE는 현재 최고의 유기 LED의 효율과 비슷하다(참고 문헌 29).
MQW를 제조하는 설명된 기술은 하나의 장치에서 다양한 반도체 QW들을 조합 할 수 있는 가능성을 제공한다. 도 4a-c는 WSe2 및 MoS2 QW로 만들어진 LED를 나타낸다: Si/SiO2/hBN/GrB/3hBN/WSe2/3hBN/MoS2/3hBN/GrT/hBN. EL 및 PL은 스펙트럼의 낮은 E 부분에서 발생하며 WSe2에서 엑시톤 및 하전된 엑시톤과 관련될 수 있다. 그러나, SQW 장치와 비교하여, 도 4의 조합 장치는 PL 및 EL 모두에 대해 승수(an order of magnitude)의 더 강한 의 강도를 나타내어 약 5%의 QE를 산출한다. 이것은, 전자-정공 쌍이 MoS2 층과 WSe2 층 모두에서 생성되지만 더 작은 밴드 갭을 갖는 물질로 이동하고 재결합하도록 하는 MoS2 층과 WSe2 층 사이의 전하 이동과 연관된 것으로 생각된다. 이러한 프로세스는 바이어스 전압 및 게이트 전압에 의해 제어되는 밴드 정렬에 크게 의존할 것으로 예상된다. 이것은 도 4에서 PL과 EL의 복잡하고 비대칭인 Vb 의존성을 설명한다.
일반적으로, 터널 장벽에 대한 미세 제어는 양자 우물로부터 벗어나는 전자 및 정공의 수를 감소시킴으로써, EQE를 향상시킨다. EQE는 일반적으로 물질에 의존하며, 약 50-150K의 오도에서 피크를 나타낸다. 특정 구조물에 따라, 상온서의 MoS2 및 WS2 기반 장치의 EQE의 전형적인 값이 낮은 온도에서의 것보다 근접하거나 2-3 배 낮은 것으로 확인되었다(도 4d).
마지막으로, 본 발명의 전형적인 적층이 단지 10-40 원자 두께이기 때문에, 이들은 유연하고 구부릴 수 있으며, 따라서 유연하고 반투명한 장치를 제조하는데 사용될 수 있다는 것을 알 수 있다. 이 개념을 실험적으로 증명하기 위해 얇은 PET (폴리에틸렌 테레프탈레이트) 필름에 MoS2 SQW를 제조했다(도 4e, f). 이 장치는 도 2a-c와 매우 유사한 PL 및 EL을 보여주었다. 또한 (굴곡을 사용하여) 최대 1%의 일축 변형(uniaxial strain) 하에서 장치의 성능을 테스트했으며 EL 스펙트럼에서 변화가 없음을 발견했다(도 4g).
요약하면, 여러 개의 TMDC, hBN 및 그래핀을 포함하는 다양한 2D 결정으로부터 QW 헤테로 구조를 생성함으로써 하나의 원자 층 정밀도로 밴드-구조 공학을 입증 하였다. 단일 QW를 기반으로 한 본 출원인의 LED는 사용 가능한 TMDC층들의 품질이 상대적으로 좋지 않음에도 불구하고 이미 1% 이상의 QE 및 18meV 까지의 낮은 라인 폭을 입증한다. EQE는 여러 개의 QW를 사용하여 크게 향상시킬 수 있다. 3 ~ 4개의 QW로 구성된 장치는 EQE를 최대 8.4%까지 나타낸다. 서로 다른 2D 반도체 물질을 결합하면 방출 스펙트럼을 미세 조정할 수 있고 5%의 양자 수율로 EL을 향상시킬 수 있다. 이 같은 수치의 QE는 현대의 유기 LED 조명에 필적하며, 이 개념은 인기있는 유연하고 투명한 전자 기기와 양립할 수 있다. 화학 기상 증착 성장 기술의 급속한 발전은 그러한 헤테로 구조의 생산 규모를 확대할 수 있게 할 것이다.
방법들
샘플 제조. 그래핀 플레이크, hBN 및 TMDC는 벌크 결정의 마이크로기계적 박리에 의해 준비된다. 단층의 또는 몇몇 층의 플레이크가 광학적 대비 및 라만 분광법으로 식별된다. 헤테로 구조는 건식 박리/리프트(peel/lift) 방법을 사용하여 조립된다. 상부 그래핀 및 하부 그래 핀 전극에 대한 전기적 접촉은 5nm Cr/60nm Au의 전자짐 리소그라피 및 증발을 사용하여 패턴화된다.
전기 및 광학 측정. 샘플은 T=6K의 기본 온도를 갖는 액체 헬륨 흐름 크라이오스태트(cryostat) 내에 장착된다. 전기 주입이 케이틀리(Keithley) 2400 소스 미터를 사용하여 수행된다. PL을 측정하기 위해 스펙트럼 선 모양을 수정하는 데 필요한 전력보다 적은 전력으로 x 50 대물렌즈(objective)(NA=0.55)를 통해 ~ 1μm의 스폿 크기로 초점이 된 연속파 532nm 레이저로 샘플이 여기 되었다. 단일 분광기 및 질소 냉각 CCD(charge-coupled device)를 사용하여 신호를 수집하고 분석했다.
주사 투과 전자 현미경. STEM 이미징은 200 kV에서 작동하고 고효율 ChemiSTEM 에너지 분산 X선 검출기가 장착된 티탄 G2 프로브-측 수차-보정 STEM을 사용하여 수행되었다. 수렴 각은 19mrad이고 3차 구면 수차는 0으로 설정되었다(±5μm). 다층 구조들은 실리콘 기판의 키쿠치(Kikuchi) 밴드를 이용하여 hklO 결정학적 방향을 따라 배향되었다.
본 발명의 다른 실시 예에서, 또한 WSe2 단일층에 기초한 고효율 양자 우물 LED를 조사하였다. 따라서 위의 발견 외에도, WSe2 단일 양자 우물이 전기 발광(EL) 양자 효율에서 비정상적인 온도 의존성을 보임을 개별적으로 보였다. 놀랍게도, 온도가 T=300K에서 T=300K로 증가할 때 몇몇 샘플에서 EL 양자 효율이 2 승수(2 order of magnitude) 증가한다는 것을 발견했다. 상온 양자 효율은 현재의 LED에 필적하는 ~20%에 접근한다. 기존의 LED 장치와 달리 본 발명의 WSe2 LED는 최대 1000A/cm2의 방출 효율로, 저하가 나타나지 않았다. 다시 말하지만, 이것은 예기치 못한 발전이며, 이러한 장치가 초-고휘도 유연성 조명, 2D 레이저 및 미래의 근적외선 통신 장치를 향한 길을 열 수 있음을 의미한다.
상기 헤테로 구조와 같이, 본 발명의 실시 예의 장치는, 박리된 그래핀 플레이크들, 몇몇 층의 육방 정계 붕소 질화물(hBN) 및 WSe2 단일층들을 개별적으로 양자 우물 구조로 기계적으로 전사함으로써, 세심히 제조된다.
보다 구체적으로, WSe2 단층으로 구성된 QW가 MoS2, WS2 및 MoSe2 같은 다른 TMDC에 비해서 전기발광(EL)에서 2-승수 더 밝고, EL 프로세스의 양자 효율은 T=6K에서 T=300K로 증가할 때 250배 증가하여 거의 20%임을 발견하였으며 이 같은 야자 효율은 현지 LED 장치에 필적하고 이 같은 방출 효율의 온도 의존성은 다른 시스템에서는 전혀 보고되지 않았다. 또한, 더 얇은 hBN 터널 장벽이 있는 일부 장치의 경우 최대 출력 전류 밀도 1000A/cm2까지 광 출력 대 주입 전류에서의 저하가 없었다.
도 5A는 장치 구조를 도시한다. 원래의 낮은 도핑 레벨로 인해 전자 또는 정공을 주입할 수 있는 투명 및 도전 윈도우로서 그래핀을, 원자적으로 평탄하고 결점이 없는 터널 장벽으로서 hBN을, 양자 우물의 반도체 요소로서 WSe2를 사용한다. 발광 과정은 얇은 hBN 터널 장벽을 통과해 WSe2층의 전도대와 가전자대로 전자와 정공이 동시에 주입될 때 발생한다(도 5B). 이는 중요한 임계값 바이어스가 그래핀 전극 양단에 인가될 때만 발생할 수 있다.
공정상 오염(processing contamination)은 반데르발스 헤테로 구조 장치의 성능을 제한하는 것으로 밝혀졌으며, 헤테로 구조 적층물에 대한 단면 슬라이스를 취하고 주사 투과 현미경(STEM)을 사용하여 원자 해상도로 이미지를 찍고 본 발명의 장치의 기하학적 구조를 확인하고 장치 내의 오염 레벨에 액세스한다. 도 5C는 본 발명의 장치들 중 하나에 대한 명시야 단면 이미지로서 hBN에 의해 캡슐화된 중심의 WSe2 단일층 및 h-BN 개별적인 원자 층들을 보여준다. 전자 에너지 손실 분광학(EELS) 매핑에서, 도 5D는 원자적으로 평평하고 깨끗한 경계면의 형성과 몇 층의 hBN 터널 장벽들 사이의 캡슐화를 확인하는 질소(hBN의 영역에 해당) 및 셀레늄(WSe2의 영역에 해당)의 존재를 확인한다(단면 이미지에 대한 자세한 내용은 방법 및 보충 자료 참조).
T=6K의 기본 온도를 갖는 가변 온도 흐름 크라이오스태트를 이용함으로써 이들 QW LED의 PL 및 EL 특성을 연구한다(측정 세부 사항에 대해서는 방법 참조). 저온(T=6K )에서의 소자 구조 Grb-2L hBN-1L WSe2-2L hBN-Grt를 갖는 전형적인 WSe2 양자 우물의 광 발광 및 전계 발광 특성을 먼저 설명한다. 도 6(B)는 광 발광의 바이어스 전압 의존성을 보여준다. 본 발명의 장치는 중성 액시톤에 기인하는 E=1.70eV의 에너지에서 PL에서 뚜렷한 피크를 보이며, 라인 폭은, ~40meV의 라인 폭을 갖는 1.68 eV의 낮은 에너지에서 해상도가 불량한 전하를 띤 엑시톤을 갖는 ~16meV 이다. 이 라인 폭은 다른 곳에서 보고된 것보다 더 넓으며 불균일한 확장으로 인한 것일 수 있고 물질의 소스에 따라 다르지만 다른 소스의 클리너(cleaner) WSe2에서도 비슷한 거동이 관찰될 수 있다(추가 정보 부분 참조).
PL 라인 형상은 인가된 바이어스 전압에 둔감하며 큰 바이어스 전압에 대해서만 강도가 변함을 나타낸다. 바이어스 전압이 Vb=2.0V로 증가함에 따라 PL은 전계 발광의 출현으로 인해 급격히 증가하는데, 이는 여기 레이저가 꺼지고 EL만이 수집된 경우에 도 (A, C)에 분명하게 나타난다. 전계 발광은 그래핀 전극들 중 한 전극의 페르미 레벨이 TMDC의 전도대의 에너지와 일치하거나 초과할 때 그리고 다른 그래핀 전극의 페르미 레벨이 가전자대와 일치하거나 그 미만일 때 발생하는데, 이때 전자와 정공의 동시 주입이 가능하게 되고 이는 엑시톤과 붕괴 방출 광자를 형성한다.
종래의 발광 장치의 하나의 주요 한계는 양자 효율의 온도 의존성이다. 이러한 많은 장치에서, 양자 효율은 저온에서 상온까지 10배 감소한다. 이것은 일반적으로 결정 성장 결함 및 기타 결함으로 인한 불순물의 고온 이온화에 의해 발생한다. 뒤에 남은 전하를 띤 불순물은, 비-방사 재결합을 야기하여 감소된 효율을 야기하는 산란 중심으로 작용할 수 있다.
WSe2 QW에서 고유하게, 몇몇 경우, 온도가 T=6K에서 T=300K로 증가함에 따라 양자 효율이 250배 증가하는 것을 관찰하였다.
이제, 텅스텐 기반 TMDC와 관련하여 특히 흥미로운 결과를 설명한다.
많은 종래의 반데르발스 LED에 의해 입증된 외부 양자 효율(EQE)은 1%의 차수이며, 평면 장치에 대해서는 훨씬 더 작다. 본 발명의 수직 LED에서 발광층으로 사용될 때 특정 텅스텐 기반 TMDC(예: WSe2 및 WS2)가 온도에 따라 증가하고 상온에서 쉽게 20%에 도달할 수 있는 EQE를 제공할 수 있음을 발견했다. 따라서 이러한 장치는 실생활 응용에 상당히 흥미롭다. 그러한 거동은 본 발명의 헤테로 구조 중 하나에 포함될 때 기저 상태로서 긴 수명의 암 엑시톤(dark exiton)을 갖는 텅스텐 기반 TMDC의 특이한 밴드 구조의 결과라고 생각한다. 따라서, 본 발명의 다른 실시 예는 외부 양자 효율이 10%보다 크고, 보다 바람직하게는 20%보다 큰 반데르발스 구조, 즉 전술 한 바와 같은 헤테로 구조를 제공한다.
W-기반 TMDC에서 강한 스핀-궤도 상호 작용은 전도대에서 가장 낮은 에너지 상태를 낳고, 가전자대에서 가장 높은 에너지 상태를 낳아 반대 스핀 배향을 갖는다. WSe2 또는 WS2 LED에 대한 전계 발광(EL)에서 관찰된 흥미로운 효과는, 전자와 정공이 개별적으로 주입되어 전자-정공 불균형을 생성하고 엑시톤 재결합의 새로운 채널을 야기하기 때문에, 발생한다.
본 발명자들은 발광 QW로서 WSe2 및 WS2를 사용하여 수직 LED 반데르발스 헤테로 구조를 제조하였다. 구조는 얇은 (2-3 단일층) hBN 장벽에 의해 그래핀 전극으로부터 분리된 W 기반 TMDC의 단일층으로 구성된다. 이것은 도 5C 및 F에 나와 있다 (hBN 스페이서는 효율적인 방사 재결합을 허용하기 위해 QW 내부의 전하 캐리어 수명을 제어해야 한다). 적층물은 인접한 결정 사이의 반데르발스 상호작용을 이용하여 여러 번의 '필/리프트' 절차를 통해 형성된다. 샘플의 높은 품질은 단면 TEM 측정에 의해 확인되며(도 5D 참조), 층 사이의 오염이 없음을 보여준다.
두 개의 그래핀 전극 사이에 바이어스 전압 Vb를 인가함으로써, TMDC QW의 전도대(가전자대)에 전자(정공) 주입이 발생하는 방식으로 페르미 레벨을 설정할 수 있다(도 5E 참조). QW 내의 준 입자의 체류 시간 (hBN의 두께에 의해 제어되는)이 충분히 길면, 도 5F에 도시된 바와 같이, 이들은 엑시톤을 형성하고 재결합으로 발광할 수 있다.
도 6A는 본 발명의 WSe2-기반 샘플들 중 하나에 대한 PL 및 EL을 도시한다. 이것은 거의 0인 Vb에 대해서 3개의 피크를 명확하게 보여주며, 3개의 피크는 중성 엑시톤 X- ~1.72eV, 하전된 엑시톤 X- ~1.70eV 및 국소화된 엑시톤 ~1.67eV이다. 피크의 진폭은 복잡한 방식으로 Vb에 의존하지만, 일반적인 경향은 인가된 바이어스에 따라 PL 강도는 감소한다.
|Vb|>2V에서, 발광은 EL 신호가 지배적이다. 전형적으로 대부분의 [SH2] 샘플에서 충분히 높은 Vb에서 EL 신호는 X- 피크가 지배적이며, 이는 바이어스에 따라 낮은 에너지로 이동한다. 그러나 가장 흥미로운 것은 EL의 온도 특성이다.
본 발명자들은 도 7A 및 7C에 도시된 바와 같이 헬륨으로부터 상온으로 300배만큼 EL [SH3]의 성장이 있음을 발견했다. 온도와 함께, 모든 3개의 피크는 일반적으로 하나에 합쳐지며 이때 X- 가 지배적인 상태이다. 본 발명자들은 WS2 QW를 기반으로 하는 LED에서 비슷한 현상을 관찰하였다. 상온에서 EL의 강한 증가는 상온에서의 큰 외부 양자 효율을 야기하며, 샘플들 중 몇몇에서 외부 양자 효율이 20%까지 나타났다. 이로 인해 W 함유 TMDC는 미래의 박막, 투명 및 유연성 LED에 매우 유망한 재료가 된다.
이러한 거동은 WS2에 기초한 LED에서 또한 관찰된다. 동시에, Mo-함유 TMDC (도 7B, 7C 및 7D 참조)에 기초한 LED는 온도에 따른 EL의 강한 감소를 나타낸다. 따라서 W 기반 LED에서 EL의 비정상적인 T-의존성에 대한 메커니즘은 W 함유 TMDC의 특정 밴드 구조에 놓여있을 가능성이 높다.
도 7E 및 7F에 도시된 바와 같이, Mo- 및 W- 함유 TMDC에 기초한 LED를 위한 EL의 활성화 온도를 측정 하였다. 결과는 놀랍게도 달랐으며, EL의 강도는 W 기반 LED의 경우 T에 대해서 지수 함수적으로 증가하고 Mo 함유 LED의 경우 감소한다. W 기반 LED의 추출된 활성화 온도는 30meV 정도입니다.
온도에 따른 EL의 지수적 증가는 W-기반 TMDC가 LED 응용에 사용되는 매우 흥미로운 기회를 열어 준다. 이러한 응용의 가장 중요한 매개 변수는 EQE이다. 도 8A는 세 가지 일반적인 장치에 대한 EQE의 일반적인 거동을 보여준다. WSe2 LED의 양자 효율, QE = 2N/j의 온도 의존성은 항상 온도에 따라 특징적인 증가를 보여주며, 단일 QW LED의 경우 MoX2 기반 TMDC와 비교하여 100배 개선된 10-20%의 공칭 값에 도달한다.
또 다른 흥미로운 특성은 ~ 107Vcm-1의 높은 전기장 및 1000A/cm2의 전류 밀도에서의 지속적인 높은 양자 효율이다. 상업 및 국내 LED 조명의 공통적인 단점은 양자 효율을 제한하는 가열 효과 및 증가된 비-방사성 산란 메커니즘으로 인한 높은 주입 전류에서의 드룹 효과(droop effect)이다. 그러나 본 발명의 장치는 높은 온도에서 더 밝아지고 극도로 높은 전류 밀도에서도 높은 효율을 유지한다. TMDC의 결정 품질 향상과 그래핀 리드 저항의 감소는 양자 효율을 더욱 증가시킬 것으로 기대된다.
이들 헤테로 구조는 다음과 같이 제조되었다. 우선, 벌크 육각형 붕소 질화물 hBN은 기계적으로 쪼개지고, 갓 세정된 Si/SiO2 기판상에 박리된다. 이후, 그래핀 플레이크는 PMMA 막(membrane)으로부터 벗겨져서 hBN 결정상으로 옮겨지고, 이어서 얇은 hBN 터널 장벽이 박리되어 옮겨지고, 이어서 PMMA상의 hBN 터널 장벽이 제2 기판으로부터 WSe2 또는 MoSe2 단층을 들어올리는데(lift) 사용되며, 이어 이들 두 결정이 PMMA에서 벗겨져 hBN/Gr/hBN 적층 상으로 옮겨져 hBN/Gr/hBN/WX2/hBN을 형성한다. 마지막으로 상부 그래핀 전극이 적층물 상에 박리되어 LED 구조가 완성된다. 적층물이 완성된 후 상부 및 하부 그래핀 전극에 전기 접점을 추가하기 위한 표준 마이크로 제작 절차를 따르거나 전체 적충물이 고반사 분산형 브래그 반사기 기판으로 전달되며, Si/SiO2 기판으로부터 단지 2%에 비해서, LED로부터 방출된 광의 30%까지 수집할 수 있다.
따라서, 본 발명의 헤테로 구조는 전계 발광 효율 그리고/또는 양자 효율 면에서 상당한 이점을 제공하며, 전자 장치를 제조하기 위한 잠재적으로 가치있는 물질을 나타내는 것으로 이해 될 수 있다.

Claims (16)

  1. 적어도 2개의 그래핀층, 적어도 하나의 절연층 및 적어도 2개의 반도체층을 포함하는 그래핀 기반 수직 헤테로 구조.
  2. 청구항 1에 있어서,
    상기 적어도 2개의 그래핀층은 적어도 하나의 절연층에 의해 반도체층들로부터 분리되는 헤테로 구조.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 헤테로 구조는:
    그래핀 또는 변형된 그래핀을 포함하는 제1 그래핀층;
    제1 절연층 (바람직하게는 hBN);
    제1 TMDC층 (바람직하게는 MoS2 또는 WS2 또는 WSe2);
    제2 절연층 (바람직하게는 hBN);
    제2 TMDC층 (바람직하게는 MoS2 또는 WS2 또는 WSe2);
    제3 절연층 (바람직하게는 hBN);과
    그래핀 또는 변형된 그래핀을 포함하는 제2 그래핀층을 순차로 포함하며,
    상기 층들은 기재된 순서로 순차적으로 적층되어 라미네이트 구조를 형성하는 헤테로 구조.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 헤테로 구조는:
    그래핀 또는 변형된 그래핀을 포함하는 제1 그래핀층;
    제1 절연층 (바람직하게는 hBN);
    제1 TMDC층 (바람직하게는 MMoS2 또는 WS2 또는 WSe2);
    제2 절연층 (바람직하게는 hBN);
    제2 TMDC층 (바람직하게는 MoS2 또는 WS2 또는 WSe2);
    제3 절연층 (바람직하게는 hBN);
    제3 TMDC층 (바람직하게는 MMoS2 또는 WS2 또는 WSe2);
    제4 절연층 (바람직하게는 hBN);과
    그래핀 또는 변형된 그래핀을 포함하는 제2 그래핀층을 포함하며,
    상기 층들은 기재된 순서로 순차적으로 적층되어 라미네이트 구조를 형성하는 헤테로 구조.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 헤테로 구조는:
    그래핀 또는 변형된 그래핀을 포함하는 제1 그래핀층;
    제1 절연층 (바람직하게는 hBN);
    제1 TMDC층 (바람직하게는 MMoS2 또는 WS2 또는 WSe2);
    제2 절연층 (바람직하게는 hBN);
    제2 TMDC층 (바람직하게는 MoS2 또는 WS2 또는 WSe2);
    제3 절연층 (바람직하게는 hBN);
    제3 TMDC층 (바람직하게는 MMoS2 또는 WS2 또는 WSe2);
    제4 절연층 (바람직하게는 hBN);
    제4 TMDC층 (바람직하게는 MMoS2 또는 WS2 또는 WSe2);
    제5 절연층 (바람직하게는 hBN);과
    그래핀 또는 변형된 그래핀을 포함하는 제2 그래핀층을 포함하며,
    상기 층들은 기재된 순서로 순차적으로 적층되어 라미네이트 구조를 형성하는 헤테로 구조.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 헤테로 구조는:
    그래핀 또는 변형된 그래핀을 포함하는 제1 그래핀층;
    제1 절연층 (바람직하게는 hBN);
    제1 TMDC층 (바람직하게는 MMoS2 또는 WS2 또는 WSe2);
    제2 절연층 (바람직하게는 hBN);
    제2 TMDC층 (바람직하게는 MoS2 또는 WS2 또는 WSe2);
    제3 절연층 (바람직하게는 hBN);
    제3 TMDC층 (바람직하게는 MMoS2 또는 WS2 또는 WSe2);
    제4 절연층 (바람직하게는 hBN);
    제4 TMDC층 (바람직하게는 MMoS2 또는 WS2 또는 WSe2);
    제5 절연층 (바람직하게는 hBN);
    제5 TMDC층 (바람직하게는 MMoS2 또는 WS2 또는 WSe2);
    제6 절연층 (바람직하게는 hBN)
    그래핀 또는 변형된 그래핀을 포함하는 제2 그래핀층을 포함하며,
    상기 층들은 기재된 순서로 순차적으로 적층되어 라미네이트 구조를 형성하는 헤테로 구조.
  7. 그래핀 또는 변형된 그래핀을 포함하는 제1 그래핀층;
    제1 절연층(바람직하게는 hBN);
    제1 TMCD층(바람직하게는 MMoS2 또는 WS2 또는 WSe2); 그리고,
    그래핀 또는 변형된 그래핀을 포함하는 제2 그래핀층; 으로만 구성되는 헤테로 구조로서,
    상기 층들은 기재된 순서로 순차적으로 적층되어 라미네이트 구조를 형성하고,
    선택적으로 hBN 외부층은 상기 헤테로 구조를 캡슐화하기 위해서 상기 제1 그래핀층 및 상기 제2 그래핀층 중 하나 또는 둘 모두의 상부에 적층되는 헤테로 구조.
  8. 선행하는 청구항들 중 어느 한 청구항에 있어서,
    하나 이상의 추가 층이 상기 제1 그래핀층 상부에 존재하는 헤테로 구조.
  9. 선행하는 청구항들 중 어느 한 청구항에 있어서,
    하나 이상의 추가 층이 상기 제2 그래핀층 상부에 존재하는 헤테로 구조.
  10. 선행하는 청구항들 중 어느 한 청구항에 있어서,
    상기 추가 층은 각 경우 독립적으로 hBN, SiO2 및 Si에서 선택되는 헤테로 구조.
  11. 선행하는 청구항들 중 어느 한 청구항에 있어서,
    상기 헤테로 구조는 기판 상에 장착되는 헤테로 구조.
  12. 선행하는 청구항들 중 어느 한 청구항에 있어서,
    상기 절연층의 두께는 각각의 경우 동일한 헤테로 구조.
  13. 선행하는 청구항들 중 어느 한 청구항에 있어서,
    상기 헤테로 구조의 하나 이상의 구성성분은 단결정으로 형성되는 헤테로 구조.
  14. 선행하는 청구항들 중 어느 한 청구항에 있어서,
    상기 그래핀은 프리스틴 그래핀인 헤테로 구조.
  15. 청구항 1 내지 청구항 13 중 어느 한 청구항에 있어서,
    상기 그래핀은 화학적으로 변형된 그래핀인 헤테로 구조.
  16. 선행하는 청구항들 중 어느 한 청구항에 있어서,
    상기 TMDC는 MoS2, WS2, WSe2, MoSe2, MoTe2, 및 WTe2 에서 선택되는 헤테로 구조.
KR1020187001302A 2015-06-18 2015-06-18 헤테로 구조 및 상기 헤테로 구조를 사용하여 제조된 전자 장치 KR102053240B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/GB2015/051784 WO2016203184A1 (en) 2015-06-18 2015-06-18 Heterostructures and electronic devices derived therefrom

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020197026958A Division KR20190108199A (ko) 2015-06-18 2015-06-18 헤테로 구조 및 상기 헤테로 구조를 사용하여 제조된 전자 장치

Publications (2)

Publication Number Publication Date
KR20180037177A true KR20180037177A (ko) 2018-04-11
KR102053240B1 KR102053240B1 (ko) 2019-12-09

Family

ID=53502705

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020197026958A KR20190108199A (ko) 2015-06-18 2015-06-18 헤테로 구조 및 상기 헤테로 구조를 사용하여 제조된 전자 장치
KR1020187001302A KR102053240B1 (ko) 2015-06-18 2015-06-18 헤테로 구조 및 상기 헤테로 구조를 사용하여 제조된 전자 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020197026958A KR20190108199A (ko) 2015-06-18 2015-06-18 헤테로 구조 및 상기 헤테로 구조를 사용하여 제조된 전자 장치

Country Status (6)

Country Link
US (1) US10692977B2 (ko)
EP (1) EP3311410A1 (ko)
JP (1) JP6637526B2 (ko)
KR (2) KR20190108199A (ko)
CN (1) CN108064420B (ko)
WO (1) WO2016203184A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200043884A (ko) * 2018-10-18 2020-04-28 한양대학교 산학협력단 막 구조체, 소자 및 멀티레벨 소자
KR102140775B1 (ko) * 2019-02-22 2020-08-04 재단법인 나노기반소프트일렉트로닉스연구단 그래핀 적층체, 그의 제조방법 및 그를 포함하는 유기전자소자
KR20200114797A (ko) * 2019-03-29 2020-10-07 연세대학교 산학협력단 헤테로 구조의 적층 박막, 헤테로 구조의 적층 박막의 제조 방법 및 헤테로 구조의 적층 박막을 포함하는 반도체 소자

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017009394A1 (en) * 2015-07-13 2017-01-19 Crayonano As Nanowires/nanopyramids shaped light emitting diodes and photodetectors
JP7009358B2 (ja) 2015-07-31 2022-01-25 クラヨナノ エーエス グラファイト基板上でのナノワイヤ又はナノピラミッドの成長方法
EP3196946B1 (en) * 2016-01-25 2018-05-09 University - Industry Cooperation Group of Kyung Hee University Solar cell with graphene-silicon quantum dot hybrid structure and method of manufacturing the same
WO2018009931A1 (en) * 2016-07-08 2018-01-11 Cornell University Transition metal chalcogenide van der waals films, methods of making same, and apparatuses and devices comprising same
US9991122B2 (en) * 2016-08-31 2018-06-05 Micron Technology, Inc. Methods of forming semiconductor device structures including two-dimensional material structures
US10121932B1 (en) * 2016-11-30 2018-11-06 The United States Of America As Represented By The Secretary Of The Navy Tunable graphene light-emitting device
CN107634089B (zh) * 2017-09-27 2019-11-19 中国科学院上海微系统与信息技术研究所 一种石墨烯-硒化铌超导异质结器件及其制备方法
CN109004016B (zh) * 2018-06-04 2021-08-17 国家纳米科学中心 非对称范德华异质结器件、其制备方法及用途
WO2020041650A1 (en) * 2018-08-23 2020-02-27 Massachusetts Institute Of Technology Atomic precision control of wafer-scale two-dimensional materials
US11136666B2 (en) 2018-08-30 2021-10-05 University Of Kentucky Research Foundation Ordered nanotubes on a two-dimensional substrate consisting of different material properties
WO2020051401A1 (en) * 2018-09-07 2020-03-12 Graphaudio Transparent electrostatic transducers
JP7196547B2 (ja) 2018-11-08 2022-12-27 富士通株式会社 光検出素子、光センサ、及び光検出素子の製造方法
CN109473522B (zh) * 2018-11-28 2020-07-07 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其制备方法
US11152542B2 (en) * 2018-12-19 2021-10-19 Purdue Research Foundation Semiconductor device and method of making the same
US10505063B1 (en) * 2019-05-24 2019-12-10 Mathew M. Zuckerman Graphene and hexagonal boron nitride van der waals heterostructured solar energy processing unit (SPU)
US20200373451A1 (en) * 2019-05-24 2020-11-26 Seven Z's Trust Graphene and hexagonal boron nitride van der waals heterostructured solar energy processing unit (SPU)
CN110429174B (zh) * 2019-08-14 2021-11-05 孙旭阳 石墨烯/掺杂二维层状材料范德瓦尔斯异质结超导复合结构、超导器件及其制备方法
CN113036043B (zh) * 2019-12-24 2022-05-27 Tcl科技集团股份有限公司 量子点发光二极管及其制备方法
US11908894B2 (en) 2020-04-10 2024-02-20 The Board Of Trustees Of The University Of Illinois Deformable electronic device and method of making a deformable electronic device
US11705200B2 (en) 2020-06-10 2023-07-18 National University of Singapore and Van der Waals heterostructure memory device and switching method
KR102319613B1 (ko) * 2020-09-04 2021-10-29 서울대학교산학협력단 2차원 물질을 이용한 페로브스카이트 유연 투명 태양전지
KR20220040536A (ko) * 2020-09-23 2022-03-31 삼성전자주식회사 부성 미분 저항 소자
US20230066449A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor, manufacturing method of semiconductor device, and manufacturing method of hbnc layer
CN115683440B (zh) * 2022-11-18 2023-11-03 哈尔滨工业大学 一种高分辨力石墨烯异质结气压传感器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140027962A (ko) * 2011-03-22 2014-03-07 더 유니버시티 오브 맨체스터 그래핀 관련 구조들 및 방법들

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04156518A (ja) * 1990-10-19 1992-05-29 Matsushita Electric Ind Co Ltd 空間光変調素子および薄膜の製作方法
JP2014515181A (ja) * 2011-03-22 2014-06-26 ユニバーシティ・オブ・マンチェスター トランジスタデバイスおよびその作製材料
EP2828894A1 (en) * 2012-03-22 2015-01-28 The University Of Manchester Photovoltaic cells
JP6606821B2 (ja) * 2014-11-21 2019-11-20 富士通株式会社 層状物質の積層構造及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140027962A (ko) * 2011-03-22 2014-03-07 더 유니버시티 오브 맨체스터 그래핀 관련 구조들 및 방법들

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MacroMolecular Chemistry and Physics. 213(10-11), 1091-1100. 1부.* *
Nature Materials, volume 14, no. 3, pages 301 - 306. 1부.* *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200043884A (ko) * 2018-10-18 2020-04-28 한양대학교 산학협력단 막 구조체, 소자 및 멀티레벨 소자
KR102140775B1 (ko) * 2019-02-22 2020-08-04 재단법인 나노기반소프트일렉트로닉스연구단 그래핀 적층체, 그의 제조방법 및 그를 포함하는 유기전자소자
KR20200114797A (ko) * 2019-03-29 2020-10-07 연세대학교 산학협력단 헤테로 구조의 적층 박막, 헤테로 구조의 적층 박막의 제조 방법 및 헤테로 구조의 적층 박막을 포함하는 반도체 소자

Also Published As

Publication number Publication date
JP2018519664A (ja) 2018-07-19
US20180158913A1 (en) 2018-06-07
EP3311410A1 (en) 2018-04-25
WO2016203184A1 (en) 2016-12-22
KR20190108199A (ko) 2019-09-23
JP6637526B2 (ja) 2020-01-29
KR102053240B1 (ko) 2019-12-09
US10692977B2 (en) 2020-06-23
CN108064420A (zh) 2018-05-22
CN108064420B (zh) 2020-06-30

Similar Documents

Publication Publication Date Title
KR102053240B1 (ko) 헤테로 구조 및 상기 헤테로 구조를 사용하여 제조된 전자 장치
Duong et al. van der Waals layered materials: opportunities and challenges
Frisenda et al. Atomically thin p–n junctions based on two-dimensional materials
Kang et al. 2D semiconducting materials for electronic and optoelectronic applications: potential and challenge
Solís-Fernández et al. Synthesis, structure and applications of graphene-based 2D heterostructures
Lu et al. Synthesis and applications of wide bandgap 2D layered semiconductors reaching the green and blue wavelengths
Liao et al. Van der Waals heterostructures for optoelectronics: Progress and prospects
Hu et al. Two-dimensional transition metal dichalcogenides: interface and defect engineering
US20170179314A1 (en) Photovoltaic cells
Li et al. Heterostructures based on two-dimensional layered materials and their potential applications
Chernozatonskii et al. Quasi-two-dimensional transition metal dichalcogenides: structure, synthesis, properties, and applications
Venkata Subbaiah et al. Atomically thin MoS2: a versatile nongraphene 2D material
Dou Emerging two-dimensional halide perovskite nanomaterials
Ryu et al. Superlattices based on van der Waals 2D materials
Zhai et al. Recent developments in one‐dimensional inorganic nanostructures for photodetectors
Lee et al. Heterostructures based on inorganic and organic van der Waals systems
Bhopal et al. Past and future of graphene/silicon heterojunction solar cells: a review
Mohl et al. 2D tungsten chalcogenides: synthesis, properties and applications
Zhang et al. Two-dimensional heterostructures and their device applications: progress, challenges and opportunities
Liu et al. 2D hetero-structures based on transition metal dichalcogenides: fabrication, properties and applications
WO2016022527A1 (en) Engineered band gaps
Schulman et al. The prospect of two-dimensional heterostructures: a review of recent breakthroughs
Pradhan et al. Optoelectronic properties of heterostructures: The most recent developments based on graphene and transition-metal dichalcogenides
Maity et al. A progressive journey into 2D-chalcogenide/carbide/nitride-based broadband photodetectors: recent developments and future perspectives
Li et al. Controllable preparation of 2D vertical van der waals heterostructures and superlattices for functional applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant