KR20200114797A - 헤테로 구조의 적층 박막, 헤테로 구조의 적층 박막의 제조 방법 및 헤테로 구조의 적층 박막을 포함하는 반도체 소자 - Google Patents

헤테로 구조의 적층 박막, 헤테로 구조의 적층 박막의 제조 방법 및 헤테로 구조의 적층 박막을 포함하는 반도체 소자 Download PDF

Info

Publication number
KR20200114797A
KR20200114797A KR1020190037101A KR20190037101A KR20200114797A KR 20200114797 A KR20200114797 A KR 20200114797A KR 1020190037101 A KR1020190037101 A KR 1020190037101A KR 20190037101 A KR20190037101 A KR 20190037101A KR 20200114797 A KR20200114797 A KR 20200114797A
Authority
KR
South Korea
Prior art keywords
transition metal
layer
metal dichalcogenide
thin film
heterostructure
Prior art date
Application number
KR1020190037101A
Other languages
English (en)
Other versions
KR102239885B1 (ko
Inventor
이관형
강소정
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020190037101A priority Critical patent/KR102239885B1/ko
Publication of KR20200114797A publication Critical patent/KR20200114797A/ko
Application granted granted Critical
Publication of KR102239885B1 publication Critical patent/KR102239885B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02581Transition metal or rare earth elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122Single quantum well structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 실시예들은 헤테로 구조의 적층 박막, 그 제조 방법 및 반도체 소자에 관한 것이다. 본 발명의 일 실시예에 따른 이종의 물질이 적층된 헤테로 구조를 갖는 적층 박막은, 제 1 전이금속 원소와 제1 칼코젠(chalcogen) 원소의 화합물을 포함하는 단일층(monolayer)의 제 1 전이금속 디칼코제나이드(dichalcogenide) 층; 및 상기 제 1 전이금속 디칼코제나이드 층 상에 배치되고, 상기 제 1 전이금속 원소의 산화물을 포함하는 제 1 산화물 층을 포함하는 헤테로 구조를 포함할 수 있다.

Description

헤테로 구조의 적층 박막, 헤테로 구조의 적층 박막의 제조 방법 및 헤테로 구조의 적층 박막을 포함하는 반도체 소자{HETEROSTRUCTURE LAMINATED THIN FILM, METHOD FOR PRODUCING HETEROSTRUCTURE LAMINATED THIN FILM AND SEMICONDUCTOR DEVICE COMPRISING HETEROSTRUCTURE LAMINATED THIN FILM}
본 발명은 반도체 기술에 관한 것으로서, 더욱 상세하게는, 이종의 물질이 적층된 헤테로 구조의 적층 박막, 그 제조 방법 및 반도체 소자에 관한 것이다.
차세대 나노전자 소자의 물질로 2차원 물질들이 각광받고 있다. 트랜지스터와 같은 반도체 소자로의 응용을 위해 적용 물질이 밴드갭을 가져야 하는 경우가 있다. 상기 밴드갭을 가지며 동시에 2차원 구조를 갖는 칼코제나이드(chalcogenide) 계열의 물질에 대한 연구가 최근 활발히 이루어지고 있다.
종래 기술에서, 이종의 2차원 물질이 적층된 헤테로 구조의 적층 박막을 제조하기 위해서는 기판 상에 2차원 물질의 제1 단일층(monolayer)을 형성한 후, 다른 기판 상에 형성된 다른 2차원 물질의 제2 단일층을 상기 제1 단일층 상에 전사하고, 상기 다른 기판을 제거하는 등의 복잡한 처리가 필요하였다.
또한, LED 등의 반도체 발광 소자는 서로 밴드갭이 상이한 물질을 적층한 양자 우물(quantum well) 구조를 포함하는데, 이러한 LED 등의 반도체 발광 소자의 전계 발광 양자 효율을 더 높이고자 하는 요구가 존재하였다.
본 발명이 이루고자 하는 기술적 과제는, 반도체 소자로의 적용을 위해 요구되는 밴드갭 구조의 설계가 자유로운 헤테로 구조의 적층 박막을 용이하게 제조하는 방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 반도체 소자로의 적용을 위해 요구되는 밴드갭 구조의 설계가 자유로운 다중 전자 우물 구조를 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 종래 기술 보다 발광 효율이 향상되고 저전류 제어가 가능한 반도체 소자를 제공하는 것이다.
본 발명의 일 실시예에 따르면, 이종의 물질이 적층된 헤테로 구조를 갖는 적층 박막으로서, 상기 헤테로 구조는, 제 1 전이금속 원소와 제 1 칼코젠(chalcogen) 원소의 화합물을 포함하는 단일층(monolayer)의 제 1 전이금속 디칼코제나이드(dichalcogenide) 층; 및 상기 제 1 전이금속 디칼코제나이드 층 상에 배치되고, 상기 제 1 전이금속 원소의 산화물을 포함하는 제 1 산화물 층을 포함하는 헤테로 구조의 적층 박막이 제공될 수 있다.
일 실시예에서, 상기 헤테로 구조는, 상기 제 1 산화물 층 상에 배치되고, 제 2 전이금속 원소와 제2 칼코젠 원소의 화합물을 포함하는 단일층의 제 2 전이금속 디칼코제나이드 층; 및 상기 제 2 전이금속 디칼코제나이드 층 상에 배치되고, 상기 제 2 전이 금속 원소의 산화물 포함하는 제 2 산화물 층을 더 포함할 수 있다.
일 실시예에서, 2 이상의 상기 헤테로 구조가 순차적으로 적층된 다중층을 포함할 수 있다.
일 실시예에서, 상기 제 1 전이금속 원소는 Mo, Ta 및 W 중 어느 하나이고, 상기 제1 칼코젠 원소는 S, Se 및 Te 중 어느 하나일 수 있다.
일 실시예에서, 상기 제 1 전이금속 디칼코제나이드 층에 포함된 전이금속 디칼코제나이드와 상기 제 2 전이금속 디칼코제나이드 층에 포함된 전이금속 디칼코제나이드는 동일한 화합물이거나, 상이한 화합물일 수 있다.
일 실시예에서, 상기 헤테로 구조는 양자 우물(Quantum well)을 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 이종의 물질이 적층된 헤테로 구조를 갖는 적층 박막의 제조 방법으로서, a) 기판 상에, 제 1 전이금속 원소와 제1 칼코젠(chalcogen) 원소의 화합물을 포함하는 제 1 전이금속 디칼코제나이드(dichalcogenide) 층의 이중층(bilayer)을 형성하는 단계; 및 b) 제 1 전이금속 디칼코제나이드 층에 대한 산화 처리에 의해, 상기 제 1 전이금속 디칼코제나이드 층의 상부 단일층(monolayer)을 상기 제 1 전이 금속의 산화물을 포함하는 제 1 산화물 층으로 변화시키는 단계를 포함하는 헤테로 구조의 적층 박막의 제조 방법이 제공될 수 있다.
일 실시예에서, c) 상기 제 1 산화물 층 상에, 제 2 전이금속 원소와 제2 칼코젠 원소의 화합물을 포함하는 제 2 전이금속 디칼코제나이드 층의 이중층(bilayer)을 전사하는 단계; 및 d) 상기 제 2 전이금속 디칼코제나이드 층에 대한 산화 처리에 의해, 상기 제 2 전이금속 디칼코제나이드 층의 상부 단일층을 상기 제 2 전이금속의 산화물을 포함하는 제 2 산화물 층으로 변화시키는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 단계 c) 및 d)를 추가적으로 1회 이상 수행하여, 전이금속 디칼코제나이드 층과 산화물층이 교대로 적층된 다중층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 전술한 헤테로 구조의 적층 박막을 포함하는 반도체 소자가 제공될 수 있다.
본 발명의 실시예에 따르면, 전이금속 디칼코제나이드의 이중층을 형성한 후, 산화 처리에 의해 상부 단일층을 전이금속 산화물층으로 변화시킴으로써, 헤테로 구조이지만 층간 안정된 계면을 가지면서 소정 밴드갭 구조의 신뢰성 있는 구현이 용이한 전이금속 디칼코제나이드의 2차원 단일층과 산화물 층을 포함하는 헤테로 구조의 적층 박막 및 그 제조 방법이 제공될 수 있다.
또한, 본 발명의 실시예에 따르면, 전이금속 디칼코제나이드의 이중층을 형성한 후, 산화 처리에 의해 상부 단일층을 전이금속 산화물층으로 변화시키고, 전사에 의해 추가로 전이금속 디칼코제나이드의 이중층을 형성한 후, 산화 처리에 의해 추가로 형성된 전이 금속 디칼코제나이드의 상부 단일층을 전이 금속 산화물층으로 변화시킴으로써, 전이금속 디칼코제나이드의 2차원 단일층과 산화물 층을 갖는 복수의 헤테로 구조를 포함하는 다중 전자 우물 구조가 제공될 수 있다.
또한, 본 발명의 실시예에 따르면, 전이금속 디칼코제나이드의 2차원 단일층과 산화물 층을 포함하는 헤테로 구조가 복수층 형성된 다중 전자 우물 구조를 이용하여, 발광 효율이 향상되고 저전류 제어가 가능한 반도체 소자가 제공될 수 있다.
도 1은 본 발명의 일 실시예에 따른 적층 박막의 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 적층 박막의 단면도이다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 적층 박막의 제조 방법을 나타내는 도면이다.
도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 적층 박막의 제조 방법을 나타내는 도면이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따라 산화 처리를 행하여, 이중층의 MoS2를 상부 단일층의 MoS2를 MoOx로 산화시키는 공정에서 플라즈마 처리시간에 따른 라만 스펙트럼 및 발광 스펙트럼을 나타내는 그래프이다.
도 6은 본 발명의 일 실시예에 따라 MoS2를 MoOx로 산화시킬 때, 산화 처리 시간에 따른 XPS 스펙트럼을 나타내는 도면이다.
도 7은 본 발명의 다른 실시예에 따른 적층 박막(200)의 제조시에 각 공정에 따른 층 구조의 모식도와 상기 층 구조에 따른 발광 스펙트럼의 변화를 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
도면에서 동일 부호는 동일한 요소를 지칭한다. 또한, 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 실시예를 설명하기 위하여 사용되며, 본 발명의 범위를 제한하기 위한 것이 아니다. 또한, 본 명세서에서 단수로 기재되어 있다 하더라도, 문맥상 단수를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"이란 용어는 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. 또한, 본 명세서에서 기판 또는 다른 층 "상에(on)" 형성된 층에 대한 언급은 상기 기판 또는 다른 층의 바로 위에 형성된 층을 지칭하거나, 상기 기판 또는 다른 층 상에 형성된 중간층 또는 중간층들 상에 형성된 층을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 적층 박막(100)의 단면도이다.
도 1을 참조하면, 적층 박막(100)은 이종의 물질이 적층된 헤테로 구조를 갖는다. 기판(S) 상에 형성된 적층 박막(100)의 헤테로 구조는 제 1 전이금속 디칼코제나이드(dichalcogenide) 층(10) 및 제 1 산화물 층(20)을 포함할 수 있다. 제 1 전이금속 디칼코제나이드(dichalcogenide) 층(10)은 제 1 전이금속 원소와 제1 칼코젠(chalcogen) 원소의 화합물을 포함하는 단일층(monolayer)이다. 전이금속 디칼코제나이드 층의 단일층이란, 하나의 전이 금속 원자와 2개의 칼코젠 원소로 구성되는 하나의 층을 의미한다. 제 1 산화물 층(20)은 제 1 전이금속 디칼코제나이드 층(10) 상에 배치되고, 상기 제 1 전이금속 원소의 산화물을 포함하는 층이다.
일 실시예에서는 제 1 전이금속 원소는 몰리브데늄(Mo)을 포함하고, 제1 칼코젠 원소는 황(S)일 수 있다. 그러나, 다른 실시예에서는, 제 1 전이금속 원소는 몰리브덴(Mo)과 함께 또는 몰리브데늄(Mo)를 대체하여, 탄탈륨(Ta) 및 텅스텐(W) 중 어느 하나를 포함할 수 있고, 제1 칼코젠 원소는 황(S)과 함께 또는 황(S)을 대체하여, 셀레늄(Se) 및 텔루륨(Te) 중 어느 하나일 수 있다.
제 1 전이금속 디칼코제나이드 층(10)은 제 1 전이금속 원소인 Mo와 제1 칼코젠 원소인 S의 화합물인 MoS2를 포함할 수 있다. 제 1 산화물 층(20)은 제 1 전이금속 원소인 Mo의 산화물인 MoO3를 포함할 수 있다. 그러나, 다른 실시예에서는 다양한 화학양론을 갖는 몰리브데늄 산화물(MoOx)을 포함할 수 있다.
후술하는 바와 같이, 단일층의 제 1 전이금속 디칼코제나이드 층(10)을 제공하기 위해 먼저 전이금속 디칼코제나이드의 이중층을 형성하고, 상기 이중층 중 상부 단일층의 MoS2를 MoO3로 산화시켜 제 1 산화물 층(20)이 제공될 수 있다. 그 결과, 제 1 산화물 층(20)은 제 1 전이금속 디칼코제나이드 층(10)의 제 1 전이금속과 동일한 전이금속의 산화물을 포함할 수 있다. 또한, 본 발명의 실시예에 따르면, 상기 이중층의 부분 산화에 의해 제 1 전이금속 디칼코제아니이드 층(10)과 제 산화물 층(20)의 이중층의 헤테로 구조를 얻기 때문에, 층간 안정된 계면을 가지면서 소정 밴드갭 구조의 신뢰성 있는 구현이 용이하다.
도 2는 본 발명의 다른 실시예에 따른 적층 박막(200)의 단면도이다.
도 2를 참조하면, 적층 박막(200)은 이종의 물질이 적층된 헤테로 구조를 갖는다. 기판(S) 상에 형성된 적층 박막(200)의 헤테로 구조는, 도 1에 도시된 헤테로 구조에 추가적으로 제 2 전이금속 디칼코제나이드 층(30) 및 제 2 산화물 층(40)을 더 포함할 수 있다. 제 1 전이금속 디칼코제나이드 층(10) 및 제 1 산화물 층(20)에 관하여는 모순되지 않는 한 도 1을 참조하여 개시한 설명이 참조될 수 있다.
제 2 전이금속 디칼코제나이드 층(30)은 제 1 산화물 층(20) 상에 배치되고, 제 2 전이금속 원소와 제2 칼코젠 원소의 화합물을 포함하는 단일층이다. 제 2 산화물 층(40)은 제 2 전이금속 디칼코제나이드 층(30) 상에 배치되고, 상기 제 2 전이 금속 원소의 산화물 포함하는 층이다.
일 실시예에서, 제 2 전이금속 원소는 몰리브데늄(Mo), 탄탈륨(Ta) 및 텅스텐(W) 중 적어도 어느 하나이고, 제2 칼코젠 원소는 황(S), 셀레늄(Se) 및 텔루륨(Te) 중 적어도 어느 하나일 수 있다. 바람직하게는, 상기 제 2 전이금속 원소는 몰리브데늄이고, 상기 제2 칼코젠 원소는 황(S)일 수 있다. 일 실시예에서는 제 1 전이금속 디칼코제나이드 층(10)에 함유된 전이금속 디칼코제나이드와 제 2 전이금속 디칼코제나이드 층(30)에 함유된 전이금속 디칼코제나이드가 동일한 화합물인 MoS2일 수 있으나, 다른 실시예에서는 상이한 전이금속 디칼코제나이드 화합물일 수 있다.
일 실시예에서, 제 2 전이금속 디칼코제나이드 층(30)은 제 2 전이금속 원소인 몰리브데늄(Mo)와 제2 칼코젠 원소인 황(S)의 화합물인 MoS2를 포함한다. 제 2 산화물 층(20)은 상기 제 2 전이금속 원소인 Mo의 산화물인 MoO3를 포함할 수 있다. 그러나, 다른 실시예에서는 비화학양론적인 MO의 다양한 산화물(MoOx)일 수도 있다. 후술하는 바와 같이, 제 2 산화물 층(40)은 산화 처리에 의해 제 2 전이금속 디칼코제나이드 층(30)의 이중층(bilayer) 중 상부 단일층의 MoS2가 MoO3로 산화된 것이므로, 제 2 산화물 층(40)은 제 2 전이금속 디칼코제나이드 층(30)의 제 2 전이금속과 동일한 전이금속의 산화물을 포함한다.
적층 박막(200)의 헤테로 구조는 적층된 헤테로 구조의 서로 다른 에너지 밴드 구조가 인접함으로써 양자 우물(Quantum well)을 제공할 수 있다. MoS2는 좁은 밴드갭을 갖는 반도체의 특성을 갖고, MoO3는 큰 밴드갭을 갖는 절연체의 특성을 갖고 있다. 반도체(밴드갭이 작음)/절연체(밴드갭이 큼)의 연속적인 구조가 반복하여 적층되어, 인접하는 절연체들 사이에 상기 반도체가 삽입되어 양자 우물 구조를 형성한다. 이렇게 생성된 양자 우물 구조는 2차원 물질의 단일층이 적층된 구조이므로, 종래의 양자 우물 구조에 비해 더 높은 효율을 나타내고, 캐리어의 터널링을 저전압으로 유도할 수 있어 저전력으로 구동될 수 있는 반도체 소자가 제공될 수 있다.
도 2에 도시된 적층 박막(200)은 전이금속 디칼코제나이드 층과 산화물 층이 2번 교대로 적층된 것이지만, 본 발명의 기술 사상은 여기에 한정되지 않는다. 예를 들면, 적층 박막(200)은 전이금속 디칼코제나이드 층과 산화물 층의 적층 구조가 2회 이상 순차적으로 적층된 다중층을 포함할 수 있다.
또한, 도 1에 도시된 적층 박막(100), 도 2에 도시된 적층 박막(100), 또는 전이금속 디칼코제나이드 층과 산화물 층의 적층 구조가 2회, 3회, 4회, 또는 5회 이상 순차적으로 적층된 다중 적층 박막을 포함하는 반도체 소자를 이용하여 발광 소자 또는 디스플레이 소자를 제조할 수 있다. 이렇게 제조된 발광 소자 또는 디스플레이 소자는 층의 개수와 단일층의 적층에 의한 헤테로 구조에 의해, 다양한 파장의 발진과 저전류 제어가 가능하므로, 반도체 분야에서 다양하게 활용될 수 있다.
일 실시예에 따른 적층 박막을 포함하는 반도체 소자는 LED 조명 소자 또는 LED 디스플레이 소자로 구현될 수 있고, 상기 LED는 전자주입층으로서 n형 반도체층과, 정공 주입층으로서 p형 반도체층, 또한 그 사이에 양자 우물(quantum well) 구조를 갖는 활성층을 포함할 수 있다. 본 발명의 일 실시예에 따르면, 단일층인 전이금속 디칼코제나이드 층과 산화물 층의 적층 구조가 복수회 반복된 다중 양자 우물 구조(multi-quantum well:MQW)가 활성층에 포함되므로, 종래 기술에 비해 단일 층의 적층에 의한 양자 우물 구조의 실현으로 더 높은 효율과 저전력을 갖는 LED를 구현할 수 있다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 적층 박막(100)의 제조 방법을 나타내는 도면이다.
도 3a를 참조하면, 먼저 기판(S) 상에 제 1 전이금속 디칼코제나이드 층의 이중층(10, 11)을 형성한다. 제 1 전이금속 디칼코제나이드 층의 이중층(10, 11)은 물리적 증착법, 화학적 증착법 또는 원자층 증착과 같은 기상 증착법에 의해 형성될 수 있다. 다른 실시예에서, 이중층(10, 11)은 기판(S) 상에 전사될 수 있다. 상기 전사는 모재로부터의 기계적 박리법 (mechanical exfoliation), 금을 이용한 전사 방법(Au-assisted transfer), 스탬프를 이용한 전사 방법(stamp-assisted transfer), 직접 전사 방법(direct transfer), 고분자 막을 이용한 전사 방법(polymer-assisted transfer) 또는 이의 조합에 의해 수행될 수 있다.
일 실시예에서, 기판(S)의 결정 구조를 따라, 제 1 전이금속 디칼코제나이드 층의 이중층(10, 11)은 에피택셜 성장에 의해 형성될 수도 있다. 이때 기판(S)은 단결정 실리콘 또는 사파이어 기판일 수 있다.
도 3b를 참조하면, 제 1 전이금속 디칼코제나이드 층의 이중층(10, 11)에 대하여 산화 처리를 수행한다. 산화 처리는 산소 플라즈마 장치를 사용하여 수행될 수 있다. 플라즈마 장치 안에 제 1 전이금속 디칼코제나이드 층의 이중층(10, 11)이 형성된 기판(S)을 고정시킨 후, 상기 플라즈마 장치의 전극에, 예를 들면, 저주파(LF, low frequency) 발전기를 이용하여 저주파 전력을 공급하여 플라즈마 처리를 수행한다. 예컨대, 10W의 저주파 전력을 26초 동안 공급하고, 10-3torr의 저진공 상태의 상기 플라즈마 장치에 산소를 주입하고(유량:30sccm) 방전시켜, 산소 기체 분위기 하(540 mTorr)에서 상기 산화 처리를 수행할 수 있다.
도 3c를 참조하면, 산화 처리에 의해 상부 단일층(11)에 포함된 MoS2가 MoO3로 산화되어, MoO3를 포함하는 제 1 산화물 층(20)이 형성된다. 도 3a 내지 도 3c에 도시된 각 공정에 따르면 기판(S) 상에 제 1 전이금속 디칼코제나이드 층(10) 및 제 1 산화물 층(20)가 순차 적층된 헤테로 구조를 갖는 적층 박막(100)을 얻을 수 있다. 본 실시예에 따르면, 각 단일층을 전사(transfer)에 의해 형성하는 종래 기술과 비교하면, 미리 형성된 상기 이중층의 부분 산화에 의해 제작 공정이 더 단순하고, 제 1 전이금속 디칼코제아니이드 층(10)과 제 1 산화물 층(20)의 헤테로 구조에 층간 안정된 계면을 제공하고, 소정 밴드갭 구조의 신뢰성 있는 구현이 용이하다.
도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 적층 박막(200)의 제조 방법을 나타내는 도면이다.
도 4a를 참조하면, 도 3c를 참조하여 개시된 제조 방법에 따라 형성된 적층 박막(100)의 제 1 산화물 층(20) 상에, 제 2 전이금속 원소와 제2 칼코젠 원소의 화합물을 포함하는 제 2 전이금속 디칼코제나이드 층의 이중층(30, 31)을 전사할 수 있다. 이중층(30, 31)의 전사를 위해서 기계적 분리 방법(mechanical exfoliation), 금을 이용한 전사 방법(Au-assisted transfer), 스탬프를 이용한 전사 방법(stamp-assisted transfer), 직접 전사 방법(direct transfer) 및 고분자 막을 이용한 전사 방법(polymer-assisted transfer)이 이용될 수 있다.
도 4b를 참조하면, 제 2 전이금속 디칼코제나이드 층의 이중층(30, 31)에 대하여 산화 처리를 수행한다. 일 실시예에서, 상기 산화 처리는 도 3b를 참조하여 설명한 산소 플라즈마 장치를 사용하여 수행될 수 있다.
도 4c를 참조하면, 상기 산화 처리에 의해 상부 단일층(31)에 포함된 MoS2가 MoO3로 산화되어, MoO3를 포함하는 제 2 산화물 층(40)이 형성된다. 이에 따라, 기판(S) 상에 제 1 전이금속 디칼코제나이드 층(10), 제 1 산화물 층(20), 제 2 전이금속 디칼코제나이드 층(30) 및 제 2 산화물 층(20)이 순차 적층된 헤테로 구조를 갖는 적층 박막(200)을 얻을 수 있다.
적층 박막(200)은 사중층(four layers stack)일 수 있다. 본 발명의 실시예에 따르면, 추가적인 전사를 이용하여 다중층 양자우물 구조의 제조가 얻어질 수 있으며, 제 1 전이금속 디칼코제나이드 층(10)과 제 1 산화물 층(20) 사이에, 그리고 제 2 전이금속 디칼코제나이드 층(30)과 제 2 산화물 층(40) 사이에 층간 안정된 계면을 가지면서 간단한 공정을 통하여 2차원 물질로 구성된 다중층 양자 우물 구조를 실현할 수 있다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따라 산화 처리를 행하여, 이중층의 MoS2를 상부 단일층의 MoS2를 MoOx로 산화시키는 공정에서 플라즈마 처리시간에 따른 라만 스펙트럼 및 발광 스펙트럼을 나타내는 그래프이다.
도 5a를 참조하면, 산화 처리 시간이 각각 10초, 20초, 50초, 80초, 120초, 140초, 155초일 때의 박막의 라만 스펙트럼 및 발광 스펙트럼의 변화를 나타낸다. E1 2g는 평면(in-plane) 진동 신호를 나타내고, A1g는 수직(out-of-plane) 진동 신호를 나타낸다.
도 5b를 잠조하면, 플라즈마 처리 시간에 따른 라만 피크의 위치 변화와 발광 크기의 변화가 도시되어 있다. 140초 이후에 라만 피크의 거리가 작아지고 발광 크기가 크게 증가하는 것으로부터 MoS2의 상부 단일층은 산화되고, MoS2의 하부층은 단일층으로 남아 있음을 알 수 있다.
도 6은 본 발명의 일 실시예에 따라 MoS2를 MoOx로 산화시킬 때, 산화 처리 시간에 따른 XPS 스펙트럼을 나타내는 도면이다.
도 6을 참조하면, 150초 이후에 산화층의 XPS 피크가 관찰되므로, 상부 단일층이 산화되었음을 확인할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 적층 박막(200)의 제조시에 각 공정에 따른 층 구조의 모식도와 상기 층 구조에 따른 발광 스펙트럼의 변화를 나타내는 도면이다.
도 7을 참조하면, 좌측의 모식도는 위에서부터 순차적으로, MoS2 이중층, MoS2 단일층/MoOx단일층, MoS2 단일층/MoOx층/MoS2 이중층, MoS2 단일층/MoOx 층/MoS2 단일층/MoOx층으로 구성된 적층 구조를 나타낸다. 우측의 그래프는 각 적층 구조의 발광 스펙트럼을 나타낸다. 각 적층 구조의 발광 스펙트럼의 변화로부터 MoS2 단일층의 형성과 단일층 형성에 따라 발광 강도가 증가된 것을 알 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (15)

  1. 이종의 물질이 적층된 헤테로 구조를 갖는 적층 박막으로서,
    상기 헤테로 구조는,
    제 1 전이금속 원소와 제1 칼코젠(chalcogen) 원소의 화합물을 포함하는 단일층(monolayer)의 제 1 전이금속 디칼코제나이드(dichalcogenide) 층; 및
    상기 제 1 전이금속 디칼코제나이드 층 상에 배치되고, 상기 제 1 전이금속 원소의 산화물을 포함하는 제 1 산화물 층을 포함하는 헤테로 구조의 적층 박막.
  2. 제 1 항에 있어서,
    상기 헤테로 구조는,
    상기 제 1 산화물 층 상에 배치되고, 제 2 전이금속 원소와 제2 칼코젠 원소의 화합물을 포함하는 단일층의 제 2 전이금속 디칼코제나이드 층; 및
    상기 제 2 전이금속 디칼코제나이드 층 상에 배치되고, 상기 제 2 전이 금속 원소의 산화물 포함하는 제 2 산화물 층을 더 포함하는 헤테로 구조의 적층 박막.
  3. 제 1 항에 있어서,
    2 이상의 상기 헤테로 구조가 순차적으로 적층된 다중층을 포함하는 헤테로 구조의 적층 박막.
  4. 제 1 항에 있어서,
    상기 제 1 전이금속 원소는 Mo, Ta 및 W 중 어느 하나이고, 상기 제1 칼코젠 원소는 S, Se 및 Te 중 어느 하나인 헤테로 구조의 적층 박막.
  5. 제 2 항에 있어서,
    상기 제 1 전이금속 디칼코제나이드 층에 포함된 전이금속 디칼코제나이드와 상기 제 2 전이금속 디칼코제나이드 층에 포함된 전이금속 디칼코제나이드는 동일한 화합물인 헤테로 구조의 적층 박막.
  6. 제 2 항에 있어서,
    상기 제 1 전이금속 디칼코제나이드 층에 포함된 전이금속 디칼코제나이드와 상기 제 2 전이금속 디칼코제나이드 층에 포함된 전이금속 디칼코제나이드는 상이한 화합물인 헤테로 구조의 적층 박막.
  7. 제 2 항에 있어서,
    상기 헤테로 구조는 양자 우물(Quantum well)을 포함하는 헤테로 구조의 적층 박막.
  8. 이종의 물질이 적층된 헤테로 구조를 갖는 적층 박막의 제조 방법으로서,
    a) 기판 상에, 제 1 전이금속 원소와 제1 칼코젠(chalcogen) 원소의 화합물을 포함하는 제 1 전이금속 디칼코제나이드(dichalcogenide) 층의 이중층(bilayer)을 형성하는 단계; 및
    b) 제 1 전이금속 디칼코제나이드 층에 대한 산화 처리에 의해, 상기 제 1 전이금속 디칼코제나이드 층의 상부 단일층(monolayer)을 상기 제 1 전이 금속의 산화물을 포함하는 제 1 산화물 층으로 변화시키는 단계를 포함하는 헤테로 구조의 적층 박막의 제조 방법.
  9. 제8항에 있어서,
    c) 상기 제 1 산화물 층 상에, 제 2 전이금속 원소와 제2 칼코젠 원소의 화합물을 포함하는 제 2 전이금속 디칼코제나이드 층의 이중층(bilayer)을 전사하는 단계; 및
    d) 상기 제 2 전이금속 디칼코제나이드 층에 대한 산화 처리에 의해, 상기 제 2 전이금속 디칼코제나이드 층의 상부 단일층을 상기 제 2 전이금속의 산화물을 포함하는 제 2 산화물 층으로 변화시키는 단계를 더 포함하는 헤테로 구조의 적층 박막의 제조 방법.
  10. 제 9 항에 있어서,
    상기 단계 c) 및 d)를 추가적으로 1회 이상 수행하여, 전이금속 디칼코제나이드 층과 산화물층이 교대로 적층된 다중층을 형성하는 단계를 더 포함하는 헤테로 구조의 적층 박막의 제조 방법.
  11. 제 8 항에 있어서,
    상기 제 1 전이금속 원소는 Mo, Ta 및 W 중 어느 하나이고, 상기 제1 칼코젠 원소는 S, Se 및 Te 중 어느 하나인 헤테로 구조의 적층 박막의 제조 방법.
  12. 제 9 항에 있어서,
    상기 제 1 전이금속 디칼코제나이드 층에 포함된 전이금속 디칼코제나이드와 상기 제 2 전이금속 디칼코제나이드 층에 포함된 전이금속 디칼코제나이드는 동일한 화합물인 헤테로 구조의 적층 박막의 제조 방법.
  13. 제 9 항에 있어서,
    상기 제 1 전이금속 디칼코제나이드 층에 포함된 전이금속 디칼코제나이드와 상기 제 2 전이금속 디칼코제나이드 층에 포함된 전이금속 디칼코제나이드는 상이한 화합물인 헤테로 구조의 적층 박막의 제조 방법.
  14. 제 9 항에 있어서,
    상기 제 1 전이금속 디칼코제나이드 층, 상기 제 1 산화물 층, 상기 제 2 전이금속 디칼코제나이드 층 및 상기 제 2 산화물 층의 다중층은 양자 우물(Quantum well)을 포함하는 헤테로 구조의 적층 박막의 제조 방법.
  15. 제 1 항 내지 제 7 항 중 어느 하나의 항에 기재된 헤테로 구조의 적층 박막을 포함하는 반도체 소자.
KR1020190037101A 2019-03-29 2019-03-29 헤테로 구조의 적층 박막, 헤테로 구조의 적층 박막의 제조 방법 및 헤테로 구조의 적층 박막을 포함하는 반도체 소자 KR102239885B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190037101A KR102239885B1 (ko) 2019-03-29 2019-03-29 헤테로 구조의 적층 박막, 헤테로 구조의 적층 박막의 제조 방법 및 헤테로 구조의 적층 박막을 포함하는 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190037101A KR102239885B1 (ko) 2019-03-29 2019-03-29 헤테로 구조의 적층 박막, 헤테로 구조의 적층 박막의 제조 방법 및 헤테로 구조의 적층 박막을 포함하는 반도체 소자

Publications (2)

Publication Number Publication Date
KR20200114797A true KR20200114797A (ko) 2020-10-07
KR102239885B1 KR102239885B1 (ko) 2021-04-12

Family

ID=72884219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190037101A KR102239885B1 (ko) 2019-03-29 2019-03-29 헤테로 구조의 적층 박막, 헤테로 구조의 적층 박막의 제조 방법 및 헤테로 구조의 적층 박막을 포함하는 반도체 소자

Country Status (1)

Country Link
KR (1) KR102239885B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022181889A1 (ko) * 2021-02-26 2022-09-01 고려대학교 산학협력단 자연 산화막을 이용하여 중간층을 형성하는 터널링 소자 제작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101845470B1 (ko) * 2016-12-22 2018-04-05 홍익대학교 산학협력단 광전 소자 및 그 제조 방법
KR20180037177A (ko) * 2015-06-18 2018-04-11 나노코 2디 매테리얼 리미티드 헤테로 구조 및 상기 헤테로 구조를 사용하여 제조된 전자 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180037177A (ko) * 2015-06-18 2018-04-11 나노코 2디 매테리얼 리미티드 헤테로 구조 및 상기 헤테로 구조를 사용하여 제조된 전자 장치
KR101845470B1 (ko) * 2016-12-22 2018-04-05 홍익대학교 산학협력단 광전 소자 및 그 제조 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Photoresponsivity enhancement in monolayer MoS2 by rapid O2:Ar plasma treatment. Applied Physics Letters. 2019.03.04. Vol. 114, Issue 9, pp091103-1~091103-5 *
Preparation of MoS2-MoO3 Hybrid Nanomaterials for Light-Emitting Diodes. A Journal of the German Chemical Society. 2014.07.22. Vol. 53, Issue 46, pp1-5 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022181889A1 (ko) * 2021-02-26 2022-09-01 고려대학교 산학협력단 자연 산화막을 이용하여 중간층을 형성하는 터널링 소자 제작 방법

Also Published As

Publication number Publication date
KR102239885B1 (ko) 2021-04-12

Similar Documents

Publication Publication Date Title
JP5611522B2 (ja) 伝導性ナノロッドを透明電極として含む発光素子
JP4205075B2 (ja) ナノワイヤー発光素子及びその製造方法
KR100850754B1 (ko) 발광형 트랜지스터
US20070235738A1 (en) Nanowire light emitting device and method of fabricating the same
JP4881491B2 (ja) 半導体発光素子
KR101361129B1 (ko) 발광소자 및 그 제조방법
JP2009055023A (ja) 窒化物半導体発光素子
JP2007053383A (ja) 上面発光型の発光素子およびその製造方法
JP2009272606A (ja) 窒化物半導体発光素子
JP2008517477A (ja) 発光素子及び発光素子の製造方法
WO2004054006A1 (en) Led and fabrication method thereof
JP2009021416A (ja) 半導体発光素子
JP2007158262A (ja) 半導体発光素子の製造方法
JP2016513880A (ja) InGaNを含んでいる活性領域を有している発光ダイオード半導体構造
KR102239885B1 (ko) 헤테로 구조의 적층 박막, 헤테로 구조의 적층 박막의 제조 방법 및 헤테로 구조의 적층 박막을 포함하는 반도체 소자
JP2001077413A (ja) Iii族窒化物半導体発光素子およびその製造方法
KR100830643B1 (ko) 발광 소자의 제조 방법
JP2008071910A (ja) 窒化物半導体発光ダイオード素子およびその製造方法
JP7129630B2 (ja) 発光素子および発光素子の製造方法
US20240099041A1 (en) Light-Emitting Element
KR100737821B1 (ko) 발광 소자 및 그 제조방법
KR101290150B1 (ko) 고효율 반도체 발광 소자
JP5704899B2 (ja) シリコン発光素子に用いる活性層およびその活性層の製造方法
KR102198343B1 (ko) 전계 제어 발광 소자
KR101717623B1 (ko) 초박막 다성분계 이종접합 소재를 이용한 초고속 led 소자

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant