WO2019225122A1 - 固体撮像装置及び固体撮像装置を搭載した電子機器 - Google Patents

固体撮像装置及び固体撮像装置を搭載した電子機器 Download PDF

Info

Publication number
WO2019225122A1
WO2019225122A1 PCT/JP2019/009999 JP2019009999W WO2019225122A1 WO 2019225122 A1 WO2019225122 A1 WO 2019225122A1 JP 2019009999 W JP2019009999 W JP 2019009999W WO 2019225122 A1 WO2019225122 A1 WO 2019225122A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
unit
signal
control
column
Prior art date
Application number
PCT/JP2019/009999
Other languages
English (en)
French (fr)
Inventor
世樹 貝沼
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to EP19807016.1A priority Critical patent/EP3806450A4/en
Priority to US17/056,650 priority patent/US11470269B2/en
Publication of WO2019225122A1 publication Critical patent/WO2019225122A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/443—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading pixels from selected 2D regions of the array, e.g. for windowing or digital zooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Definitions

  • the present technology relates to a solid-state imaging device and an electronic apparatus equipped with the solid-state imaging device, and more particularly to a technology of a solid-state imaging device that can more easily acquire data of an imaging region.
  • CMOS Complementary Metal Oxide Semiconductor
  • image data output from the solid-state imaging device is required to have various output formats due to improvement of information processing technology.
  • a technique relating to a solid-state imaging device capable of supporting various output formats has been studied (see Patent Document 1).
  • a range in which pixel signals are output in the row direction can be set as an imaging region, but a range in which pixel signals are output in the row direction is set. It was difficult.
  • the present technology has been made in view of such a situation, and a solid-state imaging device and a solid-state imaging device capable of outputting pixel signals in the row direction and individually setting imaging regions are provided.
  • the main purpose is to provide an on-board electronic device.
  • the present inventor succeeded in setting an imaging region in a pixel array, and has completed the present technology.
  • a pixel array in which a plurality of pixels are arranged two-dimensionally in a row direction and a column direction;
  • a control unit for setting ranges in which pixel signals of the plurality of pixels of the pixel array are output in the row direction and the column direction, respectively;
  • a vertical scanning unit that outputs pixel signals of the plurality of pixels in the column direction range set by the control unit for each row and in the column direction;
  • a column A / D converter that converts the pixel signals of the plurality of pixels in the range in the row direction set by the control unit for each column and from an analog signal to a digital signal in the row direction, respectively.
  • a solid-state imaging device is provided.
  • At least two or more control signals for outputting pixel signals of the plurality of pixels are assigned to each row,
  • the control unit is A range is formed by setting a range in the row direction and a range in the column direction, A plurality of the areas may be set, and the control signal may be assigned to each of the plurality of areas.
  • the control unit includes: An accumulation time for accumulation may be set for each of the plurality of areas. In this case, the control unit may set the accumulation time set for each of the plurality of regions to be different for each region or to be the same for each region.
  • control unit includes: Each of the two or more control signals is controlled so that the pixel signals of the plurality of pixels corresponding to the two or more control signals are simultaneously output in the column direction range set by the control unit. Good.
  • control unit includes: The plurality of areas may be set independently.
  • a signal line for transmitting the control signal may be connected to at least a reset transistor, an amplification transistor, and a select transistor.
  • the solid-state imaging device may further include a switch that switches pixel signals of the plurality of pixels output from the pixel array for each of the control signals.
  • the present technology further includes a selection unit that selects a signal line that supplies pixel signals of the plurality of pixels to the column / AD conversion unit, The selection unit includes the switch; The pixel signals of the plurality of pixels output from the pixel array may be switched for each control signal.
  • the control unit A pixel signal of the pixel corresponding to the first control for controlling at least some even rows is converted into a digital signal by a first A / D converter, and at least some odd rows are controlled.
  • the pixel signal of the pixel corresponding to the control is converted into a digital signal by a second A / D converter, and the pixel signal of the pixel is output respectively.
  • the pixel signal of the pixel corresponding to the first control is converted into a digital signal by the second A / D converter, and the pixel signal of the pixel corresponding to the second control is converted to the first signal.
  • the switch may be switched so that it is converted into a digital signal by an A / D converter and the pixel signal of each pixel is output.
  • control unit is From the pixels corresponding to both the first control and the second control, the pixel signal of the pixel corresponding to the first control is output as the control signal for performing the first control, or The switch may be switched so that a pixel signal of the pixel corresponding to the second control is output by the control signal for performing the second control.
  • the solid-state imaging device includes a plurality of the column A / D conversion units,
  • the control unit is A standby mode in which at least some of the column A / D converters do not convert the digital signals among the plurality of column A / D converters is set in association with a part of the plurality of areas. It may be.
  • control unit includes: A gain for amplifying the signal converted into the digital signal by the column A / D converter may be set for each control signal.
  • a solid-state imaging device is mounted,
  • the solid-state imaging device has a pixel array in which a plurality of pixels are arranged two-dimensionally in a row direction and a column direction;
  • a control unit for setting ranges in which pixel signals of the plurality of pixels of the pixel array are output in the row direction and the column direction, respectively;
  • a vertical scanning unit that outputs pixel signals of the plurality of pixels in the column direction range set by the control unit for each row and in the column direction;
  • a column A / D converter that converts the pixel signals of the plurality of pixels in the range in the row direction set by the control unit for each column and from an analog signal to a digital signal in the row direction, respectively.
  • the present technology it is possible to improve the image quality of the captured image by setting the imaging region.
  • the effects of the present technology are not necessarily limited to the above-described effects, and may be any of the effects described in the present technology.
  • FIG. 5 is an explanatory diagram showing a concept in which four areas of A system to D system are set in a pixel array unit. It is the elements on larger scale which expanded a part of overlapping area
  • FIG. 5 is an explanatory diagram showing a concept in which four areas of A system to D system are set to overlap in the entire range of the pixel array unit. It is a figure which shows the example of the ramp signal which a D / A conversion part outputs.
  • FIG. 11 is a diagram illustrating a usage example of the solid-state imaging device according to the first to sixth embodiments to which the present technology is applied. It is a functional block diagram of an example of an electronic device to which this art is applied.
  • the present technology relates to a solid-state imaging device that sets a range in which pixel signals of a plurality of pixels are output in a pixel array in a row direction and a column direction, and sets an imaging region, and an electronic device equipped with the solid-state imaging device. According to the present technology, the image quality of a captured image can be improved.
  • the solid-state imaging device includes a vertical scanning unit and outputs a pixel signal of a pixel by controlling an address in a column direction. On the other hand, with respect to the row direction, the solid-state imaging device outputs a pixel signal, and then cuts out the image in the row direction by a subsequent image processing circuit connected to the solid-state imaging device.
  • the solid-state imaging device did not control the range for outputting pixel signals in the row direction, the range for outputting pixel signals of the pixels of the pixel array could not be set freely.
  • This technology has been made in view of the above circumstances, and allows an imaging region to be set in a pixel array. Thereby, this technique can improve the image quality of the captured image imaged with the solid-state imaging device.
  • the solid-state imaging device includes a pixel array in which a plurality of pixels are arranged two-dimensionally in a row direction and a column direction, and a range in which pixel signals of the plurality of pixels of the pixel array are output.
  • a control unit that sets the direction in the row direction and the column direction, and a vertical scanning unit that outputs the pixel signals of the plurality of pixels in the column direction range set by the control unit for each row and in the column direction;
  • a solid-state imaging device comprising: a column A / D converter that converts a pixel signal of a plurality of pixels in a row direction range set by a control unit for each column and an analog signal into a digital signal in a row direction. is there.
  • the solid-state imaging device According to the solid-state imaging device according to the first embodiment of the present technology, it is possible to set a range in which pixel signals are output in the row direction and the column direction, so that it is possible to improve the image quality of the captured image.
  • FIG. 1 shows a solid-state imaging device 100 that is an example of the solid-state imaging device according to the first embodiment of the present technology.
  • FIG. 1 is a block diagram illustrating a configuration example of a part of a CMOS (Complementary Metal Metal Oxide Semiconductor) image sensor which is an embodiment of a solid-state imaging device to which the present technology is applied.
  • CMOS Complementary Metal Metal Oxide Semiconductor
  • “upper” means the upper direction in FIG. 1
  • “lower” means the lower direction in FIG.
  • a solid-state imaging device 100 shown in FIG. 1 is an imaging device that images a subject and obtains digital data of a captured image.
  • a CMOS image sensor will be described as an example, but the present technology can also be applied to an imaging apparatus other than a CMOS image sensor such as a CCD (Charge-Coupled Device) image sensor.
  • CCD Charge-Coupled Device
  • the solid-state imaging device 100 includes a pixel array unit 111, a reading unit 112A, a reading unit 112B, a control unit 131, a vertical scanning unit 132, a horizontal scanning unit 133, and a D / A conversion unit 113. .
  • the pixel array unit 111 has a plurality of pixels arranged two-dimensionally in the row direction and the column direction.
  • the pixel array unit 111 is a pixel region in which pixel configurations (unit pixels) having photoelectric conversion elements such as photodiodes are arranged in a planar shape.
  • Each unit pixel of the pixel array unit 111 receives light from the subject, photoelectrically converts the incident light, and accumulates charges.
  • Each unit pixel of the pixel array unit 111 outputs the charge as a pixel signal at a predetermined timing.
  • a signal line (vertical signal line) for transferring a pixel signal is assigned to each unit pixel column.
  • operations related to reading out pixel signals are controlled for each line (row) of unit pixels.
  • the pixel array unit 111 includes as many column pixel units 121 as the number of columns, which is a configuration of one column (column) of unit pixels.
  • FIG. 1 shows only the configuration for one column (column), for example, when the pixel array unit 111 has P (P is a natural number) unit pixels, the pixel array unit 111 includes P columns.
  • a pixel portion 121 is included.
  • the column pixel unit 121 has a plurality (for example, N (N is a natural number of 2 or more)) of signal lines (vertical signal lines) that transmit pixel signals output from unit pixels of the column. That is, the column pixel unit 121 can output a plurality of (for example, N) pixel signals in parallel.
  • the control unit 131 has a function of setting ranges in which pixel signals of a plurality of pixels of the pixel array unit 111 are output in the row direction and the column direction, respectively. In addition, the control unit 131 has a function of controlling the operation of each processing unit of the solid-state imaging device 100. The control unit 131 controls the vertical scanning unit 132 and the horizontal scanning unit 133 to output a pixel signal from the pixel array unit 111.
  • the vertical scanning unit 132 outputs the pixel signals of a plurality of pixels in the column direction range set by the control unit 131 for each row and in the column direction. That is, the vertical scanning unit 132 is controlled by the control unit 131 to drive each unit pixel of each column of the pixel array unit 111 for each line and output a pixel signal.
  • the vertical scanning unit 132 includes an address decoder 141 and a pixel driving unit 142.
  • the address decoder 141 decodes the address designation information supplied from the control unit 131, and supplies a control signal to the configuration corresponding to the designated address of the pixel driving unit 142.
  • the pixel driving unit 142 is controlled by the control unit 131 to supply a control signal for driving each unit pixel of the pixel array unit 111.
  • the pixel driving unit 142 has a configuration for supplying a control signal for each line of the pixel array unit 111.
  • the pixel driving unit 142 supplies a control signal corresponding to the control content specified by the control unit 131 to each unit pixel of the specified line of the pixel array unit 111 using the configuration specified by the address decoder 141.
  • this control signal may be referred to as a pixel control signal.
  • Read unit 112A reads the pixel signal from pixel array unit 111, performs signal processing such as A / D conversion, and outputs the result.
  • the reading unit 112A includes a selection unit 122A and a column A / D conversion unit 123A for each column (each column pixel unit 121) of the pixel array unit 111.
  • FIG. 1 shows only the configuration for one column (column). For example, when the pixel array unit 111 has P columns of unit pixels, the reading unit 112A includes P selection units 122A and P columns. It has an A / D converter 123A.
  • the selection unit 122A selects a signal line for supplying a pixel signal to the column / AD conversion unit 123A from a plurality of (for example, N) vertical signal lines of the column pixel unit 121 to which the selection unit 122A corresponds. In this case, the selection unit 122A controls the connection between the vertical signal line of the column pixel unit 121 (unit pixel connected to the vertical signal line) and the column A / D conversion unit 123A.
  • the column A / D conversion unit 123A converts the pixel signals of the plurality of pixels in the row direction range set by the control unit 131 from analog signals to digital signals for each column and in the row direction. In this case, the column A / D conversion unit 123A performs A / D conversion on a pixel signal (analog data) transmitted from the column pixel unit 121 via the selection unit 122A to which the column A / D conversion unit 123A corresponds.
  • the column A / D conversion unit 123A includes a plurality of (for example, M (for example, M is a natural number of 2 or more, where M ⁇ N)) A / D conversion units, and a plurality of (for example, the column A / D conversion units 123A are transmitted via the selection unit 122A.
  • M pixel signals can be A / D converted in parallel.
  • the selection unit 122A can select M vertical signal lines from among N and connect them to the column A / D conversion unit 123A.
  • the column A / D conversion unit 123A performs A / D conversion on the pixel signal using the ramp signal supplied from the D / A conversion unit 113. Details will be described later.
  • the reading unit 112A includes a horizontal transfer unit 124A.
  • the horizontal transfer unit 124A sequentially outputs the pixel signal (digital data) output from each column A / D conversion unit 123A, that is, the pixel signal of each column of the pixel array unit 111.
  • the horizontal transfer unit 124A includes P ⁇ M pixels. Signals are supplied in parallel.
  • the horizontal transfer unit 124A sequentially transmits the P ⁇ M pixel signals.
  • the pixel signal output from the horizontal transfer unit 124A is supplied to a processing unit (not shown) such as a signal processing unit connected to the subsequent stage, for example.
  • the subsequent processing unit may be provided inside the solid-state imaging device 100 or may be provided outside.
  • the reading unit 112B is a processing unit that performs the same processing as the reading unit 112A, and has the same configuration as the reading unit 112A. That is, the reading unit 112B includes a selection unit 122B and a column A / D conversion unit 123B for each column of unit pixels of the pixel array unit 111.
  • the selection unit 122B is a processing unit that performs the same processing as the selection unit 122A, and has the same configuration as the selection unit 122A.
  • the column A / D conversion unit 123B is a processing unit that performs the same processing as the column A / D conversion unit 123A, and has the same configuration as the column A / D conversion unit 123A.
  • the reading unit 112B has a horizontal transfer unit 124B.
  • the horizontal transfer unit 124B is a processing unit that performs the same processing as the horizontal transfer unit 124A, and has the same configuration as the horizontal transfer unit 124A.
  • the reading unit 112A and the reading unit 112B are simply referred to as the reading unit 112.
  • the selection unit 122A and the selection unit 122B they are simply referred to as the selection unit 122.
  • the column A / D conversion unit 123 ⁇ / b> A and the column A / D conversion unit 123 ⁇ / b> B are simply referred to as a column A / D conversion unit 123 when it is not necessary to distinguish between them.
  • the horizontal transfer unit 124A and the horizontal transfer unit 124B are simply referred to as the horizontal transfer unit 124 when there is no need to distinguish between them.
  • the D / A converter 113 supplies a predetermined ramp signal to the column A / D converter 123.
  • the D / A converter 113 includes four D / A converters, that is, a D / A converter 113A, a D / A converter 113B, a D / A converter 113C, and a D / A converter 113D. doing. For this reason, the D / A converter 113 can supply four ramp signals.
  • the D / A conversion unit 113 is not limited to the four D / A conversion units 113, and can be changed according to the number of ramp signals.
  • the solid-state imaging device 100 has two paths for outputting pixel signals from the pixel array unit 111. That is, in the case of FIG. 1, the reading unit 112 includes a reading unit 112A and a reading unit 112B.
  • the number of the paths is arbitrary, and may be one system or three or more systems. Hereinafter, the case of two systems and the case of four systems will be described as appropriate.
  • FIG. 1 An example of the main configuration of the column pixel unit 121 is shown in FIG.
  • a plurality of (for example, N (N is a natural number of 2 or more)) vertical signal lines are allocated to the column pixel unit 121.
  • Each unit pixel of the column pixel unit 121 (that is, each unit pixel in the column of the pixel array) is connected to one of the plurality of vertical signal lines. Further, the number of unit pixels included in the column pixel unit 121 is arbitrary.
  • each vertical signal line (VSL0, VLS1, VSL2, VSL3) are assigned, and four unit pixels (unit pixel 151A, unit pixel 151B, unit pixel 151C, unit pixel 151D) are shown.
  • the unit pixel 151A is connected to the vertical signal line VSL0.
  • the unit pixel 151B is connected to the vertical signal line VSL1.
  • the unit pixel 151C is connected to the vertical signal line VSL2.
  • the unit pixel 151D is connected to the vertical signal line VSL3.
  • the other unit pixels are similarly connected to any of the four vertical signal lines (VSL0, VLS1, VSL2, VSL3).
  • unit pixels 151 when it is not necessary to distinguish the unit pixels from each other. Further, when there is no need to distinguish the vertical signal lines from each other, they are simply referred to as a vertical signal line VSL.
  • the unit pixel 151 includes a photodiode 161, a read transistor 162, a reset transistor 163, an amplification transistor 164, and a select transistor 165.
  • the photodiode 161 photoelectrically converts the received light into a photoelectric charge having a charge amount corresponding to the light quantity, and accumulates the photoelectric charge.
  • the anode electrode of the photodiode 161 is connected to the ground (pixel ground) of the pixel region, and the cathode electrode is connected to the floating diffusion (FD) via the read transistor 162.
  • the reading transistor 162 controls reading of the photocharge from the photodiode 161.
  • the read transistor 162 has a drain electrode connected to the floating diffusion and a source electrode connected to the cathode electrode of the photodiode 161.
  • the control signal TRG is supplied from the pixel driver 142 to the gate electrode of the reading transistor 162.
  • the control signal TRG that is, the gate potential of the reading transistor 162
  • the control signal TRG that is, the gate potential of the reading transistor 162
  • the control signal TRG that is, the gate potential of the read transistor 162
  • the control signal TRG that is, the gate potential of the read transistor 162
  • the photocharge accumulated in the photodiode 161 is read and supplied to the floating diffusion (FD).
  • the reset transistor 163 resets the potential of the floating diffusion (FD).
  • the reset transistor 163 has a drain electrode connected to the power supply potential and a source electrode connected to the floating diffusion (FD).
  • a control signal RST is supplied from the pixel driver 142 to the gate electrode of the reset transistor 163. When the control signal RST (that is, the gate potential of the reset transistor 163) is off, the floating diffusion (FD) is disconnected from the power supply potential. When the control signal RST (that is, the gate potential of the reset transistor 163) is on, the charge of the floating diffusion (FD) is discarded to the power supply potential, and the floating diffusion (FD) is reset.
  • the amplification transistor 164 amplifies the potential change of the floating diffusion (FD) and outputs it as an electric signal (analog signal).
  • the amplification transistor 164 has a gate electrode connected to the floating diffusion (FD), a drain electrode connected to the power supply potential, and a source electrode connected to the drain electrode of the select transistor 165.
  • the amplification transistor 164 outputs the potential of the floating diffusion (FD) reset by the reset transistor 163 to the select transistor 165 as a reset signal (reset level).
  • the amplification transistor 164 outputs the potential of the floating diffusion (FD) to which the photocharge has been transferred by the read transistor 162, to the select transistor 165 as a light accumulation signal (signal level).
  • the select transistor 165 controls the output of the electric signal supplied from the amplification transistor 164 to the vertical signal line VSL.
  • the select transistor 165 has a drain electrode connected to the source electrode of the amplification transistor 164 and a source electrode connected to the vertical signal line VSL.
  • a control signal SEL is supplied from the pixel driver 142 to the gate electrode of the select transistor 165. When the control signal SEL (that is, the gate potential of the select transistor 165) is in the off state, the amplification transistor 164 and the vertical signal line VSL are electrically disconnected.
  • a pixel signal is not output from the unit pixel in the off state.
  • the control signal SEL that is, the gate potential of the select transistor 165
  • the unit pixel is selected. That is, the amplification transistor 164 and the vertical signal line VSL are electrically connected, and a signal output from the amplification transistor 164 is supplied to the vertical signal line VSL as a pixel signal of the unit pixel. That is, a pixel signal is read from the unit pixel.
  • the configuration of the unit pixel 151 is arbitrary and is not limited to FIG.
  • the read transistor 162 may be omitted.
  • the number of pixels per unit pixel is arbitrary, and may be one pixel as shown in FIG. 3 or a plurality of pixels.
  • FIG. 4 shows a configuration example of a unit pixel in the case of having a plurality of pixels.
  • the unit pixel 151 includes four photodiodes 161 (photodiode 161-0, photodiode 161-1, photodiode 161-2, and photodiode 161-3).
  • the unit pixel 151 is composed of four pixels.
  • the photodiodes 161 may have the same characteristics as each other, but may have different characteristics. For example, some or all of these photodiodes 161 may photoelectrically convert incident light in a wavelength band different from others.
  • photodiodes 161-0 to 161-3 are arranged in 2 rows and 2 columns.
  • the upper left photodiode 161-0 in the 2nd row and the 2nd column photoelectrically converts the red (R) band.
  • the upper right photodiode 161-1 in 2 rows and 2 columns performs photoelectric conversion in the green (GR) band.
  • the lower left photodiode 161-2 in 2 rows and 2 columns performs photoelectric conversion in the green (GB) band.
  • the lower right photodiode 161-3 in 2 rows and 2 columns performs photoelectric conversion in the blue (B) band.
  • the unit pixel 151 can constitute one unit of the Bayer array.
  • the first embodiment is not limited to the Bayer arrangement, and the same color may be shared by the floating diffusion (FD).
  • FD floating diffusion
  • the unit pixel 151 has four read transistors 162 (read transistor 162-0, read transistor 162-1, read transistor 162-2, read transistor 162-3).
  • the readout transistor 162-0 controls the readout of the photoelectric charge from the photodiode 161-0 based on the control signal TRG (TR0) supplied from the pixel driving unit 142.
  • the read transistor 162-1 controls the reading of the photocharge from the photodiode 161-1 based on the control signal TRG (TR1) supplied from the pixel driver 142.
  • the read transistor 162-2 controls reading of photocharge from the photodiode 161-2 based on the control signal TRG (TR2) supplied from the pixel driver 142.
  • the read transistor 162-3 controls the reading of the photocharge from the photodiode 161-3 based on the control signal TRG (TR3) supplied from the pixel driver 142.
  • the configuration of the floating diffusion (FD), the reset transistor 163, the amplification transistor 164, the select transistor 165, and the like is shared within the unit pixel.
  • the pixel signals of the pixels (photodiode 161-0, photodiode 161-1, photodiode 161-2, photodiode 161-3) are transmitted through the same vertical signal line VSL.
  • the configuration of the unit pixel 151 will be described with reference to FIG.
  • FIG. 5 is a diagram illustrating an example of a main configuration of the selection unit 122.
  • FIG. 5A shows a configuration example of the selection unit 122A.
  • FIG. 5B shows a configuration example of the selection unit 122B.
  • the selection unit 122 is provided for each column pixel unit 121 and includes N vertical signal lines of the column pixel unit 121 and M system A / D conversion units (M vertical signal lines) of the column A / D conversion unit 123. Control connection with.
  • the selection unit 122A selects any two of the four vertical signal lines (VSL0 to VSL3) of the column pixel unit 121 to which the selection unit 122A corresponds, and performs column A / D conversion. Connected to the two vertical signal lines (VSLA0, VSLA1) of the unit 123A.
  • the selection unit 122 may constitute a switch that switches the pixel signals of the plurality of pixels output from the pixel array unit 111 for each control signal.
  • the selection unit 122B has basically the same configuration as the selection unit 122A. That is, in the case of the example of FIG. 5B, the selection unit 122B selects any two of the four vertical signal lines (VSL0, VSL1, VSL2, VSL3) of the column pixel unit 121 to which it corresponds. Are connected to two vertical signal lines (VSLB0, VSLB1) of the column A / D converter 123B.
  • the selection unit 122 can switch pixel signals of a plurality of pixels output from the pixel array unit 111 for each control signal.
  • the selection unit 122 selects a vertical signal line VSL corresponding to a mode in which a pixel signal is output from a plurality of vertical signal lines VSL assigned to the column.
  • the control unit 131 causes the selection unit 122 to select one of the vertical signal lines VSL for each column.
  • the control unit 131 outputs a pixel signal from the pixel connected to the vertical signal line VSL selected by the selection unit 122 in that mode, and outputs the output pixel signal via the signal line selected by the selection unit 122. To control the transmission.
  • the column A / D conversion unit 123 includes M A / D conversion units as described above. In the case of FIG. 6, there are four systems (VSLB0, VSLB1, VSLB2, VSLB3) of A / D converters.
  • the column A / D conversion unit 123B includes a current source 181-0, a comparator 182-0, and a counter 183-0 as an A / D conversion unit of the vertical signal line VSLB0.
  • a current source 181-0 represents a load of a peripheral circuit connected to the vertical signal line VSLB0.
  • the current source 181-0 is connected to the vertical signal line VSLB0 and the ground.
  • the D / A converter 113 supplies a ramp signal to each system of the column A / D converter 123B.
  • the D / A converter 113 has four D / A converters.
  • the D / A conversion unit 113 includes a D / A conversion unit 113A that supplies a ramp signal to the A / D conversion unit of the system of the vertical signal line VSLB0, and an A / D conversion of the system of the vertical signal line VSLB1.
  • a D / A conversion unit 113B that supplies a ramp signal to the unit
  • a D / A conversion unit 113C that supplies a ramp signal to the A / D conversion unit of the system of the vertical signal line VSLB2
  • a D / A converter 113D for supplying a ramp signal to the D converter.
  • the comparison unit 182-0 is supplied with a pixel signal transmitted from the unit pixel 151 of the pixel array unit 111 via the vertical signal line VSL, the selection unit 122B, and the vertical signal line VSLB0 from the D / A conversion unit 113A.
  • the comparison result (information indicating which value is larger) is supplied to the counter 183-0 in comparison with the ramp signal.
  • the counter 183-0 counts the period from the start of counting until the value of the comparison result changes, and outputs the count value as digital data of the pixel signal to the horizontal transfer unit 124B when the value of the comparison result changes. .
  • the column A / D conversion unit 123B includes a current source 181-1, a comparator 182-1, and a counter 183-1 as an A / D conversion unit of the vertical signal line VSLB1.
  • the current source 181-1 has the same configuration as the current source 181-0. That is, the current source 181-1 represents the load of the peripheral circuit connected to the vertical signal line VSLB1.
  • the current source 181-1 is connected to the vertical signal line VSLB1 and the ground.
  • the comparison unit 182-1 has the same configuration as the comparison unit 182-0 and performs the same processing as the comparison unit 182-0. That is, the comparison unit 182-1 supplies the pixel signal transmitted from the unit pixel 151 of the pixel array unit 111 via the vertical signal line VSL, the selection unit 122B, and the vertical signal line VSLB1 from the D / A conversion unit 113B. The comparison result (information indicating which value is larger) is supplied to the counter 183-1.
  • the counter 183-1 has the same configuration as the counter 183-0 and performs the same processing. That is, the counter 183-1 counts the period from the start of counting until the value of the comparison result changes, and when the value of the comparison result changes, the counter value is sent to the horizontal transfer unit 124B as digital data of the pixel signal. Output.
  • the column A / D conversion unit 123B includes a current source 181-2, a comparator 182-2, and a counter 183-2 as an A / D conversion unit of the system of the vertical signal line VSLB1.
  • the current source 181-2 has a configuration similar to that of the current source 181-0. That is, the current source 181-2 represents the load of the peripheral circuit connected to the vertical signal line VSLB1.
  • the current source 181-2 is connected to the vertical signal line VSLB2 and the ground.
  • the comparison unit 182-2 has the same configuration as the comparison unit 182-0 and performs the same processing as the comparison unit 182-0. That is, the comparison unit 182-2 supplies the pixel signal transmitted from the unit pixel 151 of the pixel array unit 111 via the vertical signal line VSL, the selection unit 122B, and the vertical signal line VSLB2 from the D / A conversion unit 113C. The comparison result (information indicating which value is larger) is supplied to the counter 183-2.
  • the counter 183-2 has the same configuration as the counter 183-0 and performs the same processing. That is, the counter 183-2 counts the period from the start of counting until the value of the comparison result changes, and when the value of the comparison result changes, the counter 183-2 outputs the count value as digital data of the pixel signal to the horizontal transfer unit 124B. Output.
  • the column A / D conversion unit 123B includes a current source 181-3, a comparator 182-3, and a counter 183-3 as an A / D conversion unit of the vertical signal line VSLB3.
  • the current source 181-3 has the same configuration as the current source 181-0. That is, the current source 181-3 represents the load of the peripheral circuit connected to the vertical signal line VSLB3.
  • the current source 181-3 is connected to the vertical signal line VSLB3 and the ground.
  • the comparison unit 182-3 has the same configuration as the comparison unit 182-0 and performs the same processing as the comparison unit 182-0. That is, the comparison unit 182-3 supplies a pixel signal transmitted from the unit pixel 151 of the pixel array unit 111 via the vertical signal line VSL, the selection unit 122B, and the vertical signal line VSLB3 from the D / A conversion unit 113D. The comparison result (information indicating which value is larger) is supplied to the counter 183-3.
  • the counter 183-3 has the same configuration as the counter 183-0 and performs the same processing. That is, the counter 183-3 counts the period from the start of counting until the value of the comparison result changes, and when the value of the comparison result changes, the counter value is sent as digital data of the pixel signal to the horizontal transfer unit 124B. Output.
  • the column A / D conversion unit 123A also has the same configuration as the column A / D conversion unit 123B and performs the same processing. That is, regardless of the number of configurations of the column A / D conversion unit 123, each column A / D conversion unit 123 has the same configuration as the example of FIG. 6 and performs the same processing. .
  • the number of A / D conversion units included in the column A / D conversion unit 123 is arbitrary, and may be one or three or more. Regardless of the number of systems, the D / A converter 113 can supply independent ramp signals for each system. That is, for example, when the column A / D converter 123 has M A / D converters, the D / A converter 113 can be provided with M independent D / A converters.
  • FIG. 7 shows an example of a ramp signal output from the D / A converter 113.
  • the D / A converter 113 generates and outputs a ramp signal according to the control of the controller 131.
  • the slope of the ramp signal can set the gain of the ramp signal of the A / D conversion unit of the column A / D conversion unit 123.
  • the gain of the A / D conversion unit of the column A / D conversion unit 123 can be set to be large.
  • the gain of the A / D conversion unit of the column A / D conversion unit 123 can be set to be small.
  • the D / A converter 113 outputs a ramp signal twice with respect to one reading of the pixel signal.
  • the reset level (P phase) of the unit pixel 151 is read out (this period is referred to as the P phase readout period), and the pixel signal of the P phase unit pixel 151 is converted into column A / D conversion.
  • a / D conversion is performed by the unit 123.
  • a signal (D phase) photoelectrically converted by the unit pixel 151 is read out (this period is referred to as a D phase readout period), and the pixel signal of the D phase unit pixel 151 is column A.
  • a / D conversion is performed by the / D conversion unit 123.
  • FIG. 7 shows that, for example, ramp signal 1, ramp signal 2 and ramp signal 3 have different slopes. If the slope of the ramp signal is made steep, the D phase readout period can be shortened. On the other hand, if the slope is made gentle, the D phase readout period can be lengthened.
  • the column A / D conversion unit 123B includes a comparison unit 182-0 and a counter 183-0 (see FIG. 6).
  • the comparison unit 182-0 compares the magnitudes of the pixel signal transmitted via the vertical signal line VSLB0 and the ramp signal supplied from the D / A conversion unit 113A. Then, the comparison unit 182-0 supplies the comparison result to the counter 183-0.
  • the counter 183-0 counts the period from when the comparison unit 182-0 starts the comparison until the comparison result changes, and outputs the count value.
  • the D-phase readout period becomes longer. Therefore, the ramp signal 1 can be set so that the gain of the A / D conversion unit of the column A / D conversion unit 123 is larger than that of the ramp signal 2 and the ramp signal 3.
  • the slope LA2 of the ramp signal 2 is larger than the slope LA1 of the ramp signal 1 and smaller than the slope LA3 of the ramp signal 3
  • the D-phase readout period is between the ramp signal 1 and the ramp signal 3. It is a period between.
  • the ramp signal 2 can be set such that the gain of the A / D conversion unit of the column A / D conversion unit 123 is larger than that of the ramp signal 3 and smaller than that of the ramp signal 1.
  • the slope LA3 of the ramp signal 3 is larger than the slope LA1 of the ramp signal 1 and the slope LA2 of the ramp signal 2, the D-phase readout period is shortened. Therefore, the ramp signal 3 can be set so that the gain of the A / D conversion unit of the column A / D conversion unit 123 is smaller than that of the ramp signal 1 and the ramp signal 2.
  • the D / A conversion unit 113 is not limited to three ramp signal slopes (gradient LA1, slope LA2, and slope LA3).
  • the D / A converter 113A, the D / A converter 113B, Each of the D / A converter 113C and the D / A converter 113D can set the slope of a predetermined ramp signal. Thereby, the D / A converter 113 can set the gain for each system. Further, the D / A conversion unit 113 can relatively offset the offsets of the ramp signals 1, 2, and 3 as shown in FIG.
  • the control unit 131 can avoid the noise in the output data by relatively shifting the offset of the ramp signals 1, 2, and 3 in the vertical direction.
  • FIG. 8 shows the main configuration of the address decoder 141.
  • the address decoder 141 has the logic circuit shown in FIG. 8 for each line of the pixel array.
  • the address decoder 141 includes an address for selecting a pixel (ADD_X), a read latch reset (RLRST), a read latch set (RLSET_X), an electronic shutter latch reset (SLRST), and an electronic shutter latch set (SLSET_X).
  • a control signal designating an address such as is input from the sensor controller 131.
  • the address decoder 141 uses a value “H (high)” as a read latch (RLQ) or an electronic shutter latch (SLQ) based on these input signals in the logic circuit of the line specified by the control unit 131, as a pixel driving unit. 142.
  • the NOT_read latch (XRLQ) and the NOT_electronic shutter latch (XSLQ) are pulses obtained by making these control signals negative logic.
  • FIG. 9 shows a main configuration example of the pixel driving unit 142.
  • the pixel driver 142 has a logic circuit shown in FIG. 9 for each line of the pixel array.
  • the pixel driver 142 includes a read latch output pulse RLQ and an electronic shutter latch SLQ supplied from the address decoder 141, a read transfer pulse RTR, an electronic shutter transfer pulse STR, and an electronic shutter reset pulse SRST supplied from the sensor controller 131.
  • the control signal TRG, the control signal SEL, and the control signal RST are supplied to each transistor of each unit pixel 151 of the line in accordance with the values of various control signals such as the read reset pulse RRST and the read selection pulse RSEL.
  • control unit 131 sets a range in the row direction and a range in the column direction to form a region, sets a plurality of regions, here four, and assigns a control signal to each of the four regions. For example, the control unit 131 assigns the A system control signal to the first area, assigns the B system control signal to the second area, and assigns the C system control signal to the third area. D system control signals are assigned to the first area.
  • FIG. 10 illustrates a concept in which the control unit 131 controls the unit pixel 151A, the unit pixel 151B, the unit pixel 151C, and the unit pixel 151D of the pixel array unit 111 in the solid-state imaging device 100 according to the first embodiment.
  • FIG. 10 is an explanatory diagram showing a concept of outputting each pixel signal of the unit pixel 151A, the unit pixel 151B, the unit pixel 151C, and the unit pixel 151D of the pixel array unit 111.
  • the vertical scanning unit 132 is controlled by the control unit 131 to drive each unit pixel of each column of the pixel array unit 111 for each line and output a pixel signal. That is, the vertical scanning unit 132 outputs pixel signals of a plurality of pixels in a column direction range set by the control unit 131 for each row and for each column direction.
  • the pixel control signal CS1 controls the A system, and outputs a pixel signal from the unit pixel 151A.
  • the pixel control signal CS2 controls the B system, and outputs a pixel signal from the unit pixel 151B.
  • the pixel control signal CS3 controls the C system, and outputs a pixel signal from the unit pixel 151C.
  • the pixel control signal CS4 controls the D system, and outputs a pixel signal from the unit pixel 151D.
  • the reading unit 112 converts pixel signals of a plurality of pixels in the row direction range set by the control unit 131 from analog signals to digital signals for each column and in the row direction. That is, the reading unit 112 performs signal processing such as A / D conversion of A system on the pixel signal output from the unit pixel 151A according to the control signal RS1 of the control unit 131, and outputs the signal. The reading unit 112 performs signal processing such as B-system A / D conversion on the pixel signal output from the unit pixel 151B in accordance with the control signal RS2 of the control unit 131, and outputs the result.
  • the reading unit 112 performs signal processing such as C-system A / D conversion on the pixel signal read from the unit pixel 151 ⁇ / b> C according to the control signal RS ⁇ b> 3 of the control unit 131, and outputs the result.
  • the reading unit 112 performs signal processing such as A / D conversion of the D system on the pixel signal read from the unit pixel 151D according to the control signal RS4 of the control unit 131, and outputs the signal.
  • the control unit 131 can set a plurality of regions (A system to D system regions) independently of each other.
  • FIG. 11 shows a concept in which the control unit 131 sets a region for each pixel control signal in the pixel array unit 111.
  • FIG. 11 is an explanatory diagram showing a concept in which four areas of A system to D system are set in the pixel array unit 111.
  • the direction from 0 to X of the AD address is the row direction
  • the direction from 0 to Y of the pixel address is the column direction.
  • the control part 131 sets the range in a row direction and a column direction, it shall include the case where a start point and an end point are set reversely. In this case, the opposite directions of the row direction and the column direction are also included in the row direction and the column direction.
  • the control unit 131 sets, in the row direction, a range from the start of AD address A to the END of AD address A as the A system area. In addition, the control unit 131 sets a range of output from the START at the pixel address A to the END at the pixel address A in the column direction. Thereby, the control part 131 can set the area
  • control unit 131 sets a range of output from the START of the AD address B to the END of the AD address B in the row direction.
  • control unit 131 sets a range of output from START of the pixel address B to END of the pixel address B in the column direction as a region of the B system. Thereby, the control part 131 can set the area
  • the control unit 131 sets, in the row direction, a range of output from START of the AD address C to END of the AD address C as the C system area. In addition, the control unit 131 sets an output range from START at the pixel address C to END at the pixel address C in the column direction. Thereby, the control part 131 can set the area
  • the control unit 131 sets, in the row direction, a range of output from START of the AD address D to END of the AD address D as the D system area. In addition, the control unit 131 sets an output range from START at the pixel address D to END at the pixel address D in the column direction. Thereby, the control part 131 can set the area
  • FIG. 12 shows a partially enlarged view in which a part of a region P where the region of the A system and the region of the B system overlap is enlarged.
  • FIG. 12 is a partially enlarged view in which a part of the overlapping region P is enlarged.
  • a plurality of unit pixels 151A, a plurality of unit pixels 151B, a plurality of unit pixels 151C, and a plurality of unit pixels 151D are arranged for each row.
  • a plurality of A system rows are controlled by a pixel control signal CS1 from the control unit 131.
  • a plurality of B system rows are controlled by a pixel control signal CS2 from the control unit 131.
  • control unit 131 performs control in the column direction for each row, and the pixel array unit 111 outputs pixel signals in a range in which the A system region and the B system region are set.
  • the control unit 131 controls each of the two or more control signals to cope with the two or more control signals in the column direction range set by the control unit 131. It is possible to simultaneously output pixel signals of a plurality of pixels. For example, in the overlapping region P, two unit pixels 151A and two unit pixels 151B are output in rows in which the control of the A system and the control of the B system are adjacent to each other.
  • the solid-state imaging device 100 can improve the resolution of the region P where the region of the A system and the region of the B system overlap.
  • FIG. 13 shows a concept in which the area of the A system and the area of the B system are controlled by the pixel control signal CS1 and the pixel control signal CS2.
  • FIG. 13 is an explanatory diagram showing control signals constituting the pixel control signal CS1 and the pixel control signal CS2.
  • signal lines for transmitting the pixel control signal CS1 and the pixel control signal CS2 are connected to at least the reset transistor, the amplification transistor, and the select transistor.
  • the pixel control signal CS1 and the pixel control signal CS2 are connected to the control signal TRG, the control signal SEL, and the control signal RST. That is, in the area of the A system, the pixel control signal CS1 is connected to the control signal TRGA1, the control signal SELA1, and the control signal RSTA1, and the pixel signals of a plurality of pixels of the A system are read out. In the B system region, the pixel control signal CS2 is connected to the control signal TRGB1, the control signal SELB1, and the control signal RSTB1 to read out pixel signals of a plurality of B system pixels.
  • control unit 131 of the solid-state imaging device 100 can set the accumulation time for each of the plurality of areas. Specifically, the control unit 131 sets the accumulation time to be accumulated for each of the A system region, the B system region, the C system region, and the D system region as a pixel control signal (pixel control signal CS1, pixel control). Signal CS2, pixel control signal CS3, and pixel control signal CS4).
  • pixel control signal CS1, pixel control pixel control signal
  • Signal CS2, pixel control signal CS3, and pixel control signal CS4 pixel control signal
  • control unit 131 has different accumulation times for each of the plurality of regions (A system region, B system region, C system region, and D system region). Or it can set so that it may become the same for every area
  • the A system and the B system can be configured to have a long accumulation in which the photoelectric conversion element accumulates charges for a long time compared to the C system and the D system.
  • control unit 131 can set a plurality of areas independently. Specifically, the control unit 131 sets the A system area, the B system area, the C system area, and the D system area independently, and the A system area, the B system area, and the C system area.
  • the region and the D-system region can be controlled by pixel control signals (pixel control signal CS1, pixel control signal CS2, pixel control signal CS3, and pixel control signal CS4), respectively. Accordingly, the control unit 131 can individually control the accumulation time for photoelectric conversion for each region of the A system to the D system.
  • the A system and the B system are not limited to one pixel control signal CS1 and one pixel control signal CS2.
  • two systems of the pixel control signal CS1A1 and the pixel control signal CS1A2 may be provided, and two controls may be provided in the A system.
  • the accumulation times of the pixel control signal CS1A1 and the pixel control signal CS1A2 may be different.
  • FIG. 14 shows a concept that the control unit 131 of the solid-state imaging device 100 according to the second embodiment controls the pixel array unit 111 independently for each system.
  • FIG. 14 is an explanatory diagram showing the concept of controlling the pixel array unit 111 for each system.
  • control unit 131 can control the A-system pixel control signal CS1 and the B-system pixel control signal CS2 so that the accumulation is longer than the areas of the C-system and the D-system.
  • the pixel control signal CS3 and the pixel control signal CS4 are accumulated shorter than the regions of the A system and the B system, respectively, but are not limited thereto.
  • the control unit 131 can control the accumulation time of any of the A system, the B system, the C system, and the D system independently.
  • a plurality of unit pixels 151C and a plurality of unit pixels 151D of the C system and the D system can be output, respectively. For this reason, the resolution can be maximized by setting the output range of the A system to the D system to the entire range.
  • FIG. 15 shows a control example in which the output range in the A system to the D system is set to the entire range.
  • FIG. 15 is an explanatory diagram showing a concept in which four areas of A system to D system are set to overlap in the entire range of the pixel array unit 111.
  • the control unit 131 sets, in the row direction, a range from the start of AD address A to the END of AD address A as the A system area. In addition, the control unit 131 sets a range of output from the START at the pixel address A to the END at the pixel address A in the column direction. Thereby, the control part 131 can set the area
  • control unit 131 sets, in the row direction, a range of output from START of AD address B to END of AD address B, which is the same address as the A system. Further, the control unit 131 sets, as the region of the B system, a range in the column direction that is output from START of the pixel address B to END of the pixel address B, which is the same address as the A system. Thereby, the control part 131 can set the area
  • the control unit 131 sets, in the row direction, a range of output from the start of the AD address C to the END of the AD address C, which is the same address as the A system, as the C system area. In addition, the control unit 131 sets a range in the column direction that is output from START of the pixel address C to END of the pixel address C, which is the same address as the A system. Thereby, the control part 131 can set the area
  • the control unit 131 sets, in the row direction, a range of output from the start of the AD address D to the END of the AD address D, which is the same address as the A system, as the D system area.
  • the control unit 131 sets a range in the column direction to be output from START of the pixel address D to END of the pixel address D, which is the same address as the A system.
  • the control part 131 can set the area
  • control unit 131 of the solid-state imaging device 100 can control the pixel array unit 111 to output pixel signals from the A system to the D system.
  • the control unit 131 outputs pixel signals of a plurality of unit pixels (a plurality of unit pixels 151A, a plurality of unit pixels 151B, a plurality of unit pixels C, and a plurality of unit pixels D) from the A system to the D system. Therefore, an image with the maximum resolution can be obtained.
  • the control unit 131 sets the accumulation time from the A system to the D system. Each can be set independently.
  • FIG. 16 shows an example of a ramp signal output from the D / A converter 113.
  • FIG. 16 shows that the gain of the column A / D converter 123 is set according to the slope of the ramp signal.
  • the D / A converter 113 generates and outputs a ramp signal under the control of the controller 131.
  • the slope of the ramp signal can set the gain of the ramp signal of the A / D converter of the column A / D converter 123.
  • the gain of the A / D conversion unit of the column A / D conversion unit 123 can be set to be large.
  • the D / A converter 113 outputs a ramp signal twice with respect to one reading of the pixel signal.
  • the reset level (P phase) of the unit pixel 151 is read out (this period is referred to as the P phase readout period), and the pixel signal of the P phase unit pixel 151 is converted into column A / D conversion.
  • a / D conversion is performed by the unit 123.
  • a signal (D phase) photoelectrically converted by the unit pixel 151 is read out (this period is referred to as a D phase readout period), and the pixel signal of the D phase unit pixel 151 is column A.
  • a / D conversion is performed by the / D conversion unit 123.
  • the slope of the ramp signal during the P-phase readout period and the slope of the ramp signal during the D-phase readout period are the same. Unless otherwise specified, “upper” means the upper direction in FIG. 16, and “lower” means the lower direction in FIG.
  • FIG. 16 shows that, for example, the ramp signal 1, the ramp signal 2 and the ramp signal 3 have different slopes. If the slope of the ramp signal is made steep, the D phase readout period can be shortened. On the other hand, if the slope is made gentle, the D phase readout period can be lengthened.
  • the column A / D conversion unit 123B includes a comparison unit 182-0 and a counter 183-0 (see FIG. 6).
  • the comparison unit 182-0 compares the magnitudes of the pixel signal transmitted via the vertical signal line VSLB0 and the ramp signal supplied from the D / A conversion unit 113A. Then, the comparison unit 182-0 supplies the comparison result to the counter 183-0.
  • the counter 183-0 counts the period from when the comparison unit 182-0 starts the comparison until the comparison result changes, and outputs the count value.
  • the D-phase readout period becomes longer. Therefore, the ramp signal 1 can be set so that the gain of the A / D conversion unit of the column A / D conversion unit 123 is larger than that of the ramp signal 2 and the ramp signal 3.
  • the slope LA2 of the ramp signal 2 is larger than the slope LA1 of the ramp signal 1 and smaller than the slope LA3 of the ramp signal 3
  • the D-phase readout period is between the ramp signal 1 and the ramp signal 3. It is a period between.
  • the ramp signal 2 can be set such that the gain of the A / D conversion unit of the column A / D conversion unit 123 is larger than that of the ramp signal 3 and smaller than that of the ramp signal 1.
  • the slope LA3 of the ramp signal 3 is larger than the slope LA1 of the ramp signal 1 and the slope LA2 of the ramp signal 2, the D-phase readout period is shortened. Therefore, the ramp signal 3 can be set so that the gain of the A / D conversion unit of the column A / D conversion unit 123 is smaller than that of the ramp signal 1 and the ramp signal 2.
  • the D / A converter 113 supplies a ramp signal as shown in FIG. 16 to the column A / D converter 123.
  • the column A / D conversion unit 123 can change the gain according to the gradients of the ramp signal from the D / A conversion unit 113 (gradient LA1, gradient LA2, and gradient LA3).
  • the D / A conversion unit 113 includes a D / A conversion unit 113A, a D / A conversion unit 113B, a D / A conversion unit 113C, and a D / A conversion unit 113D for each system from the A system to the D system. Therefore, the gain can be set for each of the A system to the D system.
  • the control unit 131 sets a first predetermined gain in the A system.
  • the control unit 131 sets a second predetermined gain for the B system.
  • the control unit 131 sets a third predetermined gain for the C system.
  • the control unit 131 sets a fourth predetermined gain in the D system.
  • the D / A conversion unit 113 is not limited to the four D / A conversion units 113, and the number of D / A conversion units 113 may be reduced by sharing the D / A conversion units 113.
  • the method for changing the gain is not limited to this, and various methods can be applied.
  • the D / A conversion unit 113 can shift the offsets of the ramp signals 1, 2, and 3 relatively up and down by the control of the control unit 131, as shown in FIG.
  • the control unit 131 can avoid the noise in the output data by relatively shifting the offset of the ramp signals 1, 2, and 3 in the vertical direction.
  • the solid-state imaging device according to the fourth embodiment of the present technology further includes a switch that switches the pixel signals of the plurality of pixels output from the pixel array unit 111 for each control signal to the solid-state imaging device according to the first embodiment. It comes to be prepared.
  • a case where the selection unit 122 includes a switch will be described.
  • symbol is attached
  • the solid-state imaging device of the fourth embodiment includes a VSL switch SW (VSL switch SW1, VSL switch SW2, VSL switch SW3, VSL switch SW4, VSL switch SW5, VSL switch SW6, VSL switch SW7 and VSL switch SW8. ) Is further provided.
  • FIG. 17 is an explanatory diagram showing a solid-state imaging device including VSL switches SW1 to SW8.
  • FIG. 17 shows the configuration of a solid-state imaging device composed of two systems, an A system and a B system.
  • the vertical scanning unit 132 is controlled by the control unit 131 to drive each unit pixel of each column of the pixel array unit 111 for each line and output a pixel signal.
  • the pixel control signal CS1 controls the A system, and outputs a pixel signal from the unit pixel 151A.
  • the pixel control signal CS2 controls the B system, and outputs a pixel signal from the unit pixel 151B.
  • the unit pixels 151C to 151H output pixel signals in accordance with the pixel control signal CS1 or the pixel control signal CS2.
  • the VSL switches SW1 to SW8 are provided in the selection unit 122.
  • the VSL switches SW1 to SW8 are controlled based on a control signal that controls the VSL switches SW1 to SW8.
  • the column A / D converter 123 is controlled based on a control signal RS1 corresponding to the pixel control signal CS1 and a control signal RS2 corresponding to the pixel control signal CS2.
  • FIG. 18 shows a conceptual diagram when there is no switching operation of the VSL switches SW1 to SW8.
  • FIG. 18 is an explanatory diagram illustrating a state in which the switching of the VSL switches SW1 to SW8 is fixed and there is no switching operation of the VSL switches SW1 to SW8.
  • the column A / D conversion unit 123A and the column A / D conversion unit 123B output pixel signals of pixels in respective rows of the A system or the B system. It has become.
  • the control unit digitally outputs the pixel signal of the pixel corresponding to the first control that controls at least some even rows by the first A / D converter.
  • the pixel signal of the pixel corresponding to the second control for controlling at least some odd-numbered rows is converted into a digital signal by the second A / D converter, and the pixel signal of each pixel is read. Let it come out.
  • the control unit converts the pixel signal of the pixel corresponding to the first control for controlling the even-numbered rows into a digital signal by the second A / D converter and performs the second control for controlling the odd-numbered rows.
  • the switch is switched so that the pixel signal of the corresponding pixel is converted into a digital signal by the first A / D converter and the pixel signal of each pixel is read out.
  • the pixel signal of the pixel corresponding to the first control and the pixel signal of the pixel corresponding to the second control can be alternately output in units of rows. As a result, the resolution can be improved.
  • FIG. 19 shows switching of the VSL switches SW1 to SW8 that alternately output pixel signals of pixels corresponding to the first control and pixel signals of pixels corresponding to the second control in units of rows.
  • FIG. 19 is an explanatory diagram showing switching of the VSL switches SW1 to SW8 of the solid-state imaging device according to the fourth embodiment.
  • the reading unit 112 switches between the column A / D conversion unit 123A and the column A / D conversion unit 123B, and in units of rows. It can output alternately.
  • the column A / D conversion unit 123A outputs a unit pixel 151A, a unit pixel 151C, a unit pixel 151F, and a unit pixel 151H.
  • the column A / D conversion unit 123B outputs the unit pixel 151B, the unit pixel 151D, the unit pixel 151E, and the unit pixel 151D.
  • the column A / D conversion unit 123A outputs the unit pixel 151B, the unit pixel 151D, the unit pixel 151E, and the unit pixel 151G.
  • the column A / D conversion unit 123B outputs the unit pixel 151A, the unit pixel 151C, the unit pixel 151F, and the unit pixel 151H.
  • the pixel signal of the pixel corresponding to the first control and the pixel signal of the pixel corresponding to the second control from the pixel array unit 111 in units of rows. Can be output alternately.
  • the solid-state imaging device according to the fourth embodiment of the present technology can improve the resolution of the image of the set region.
  • FIG. 20 shows a state in which pixel signals of the A system and B system pixels are output from the pixel array unit 111.
  • FIG. 20 is an explanatory diagram showing a concept of alternately outputting even-numbered rows and odd-numbered rows in the A system and the B system of the pixel array unit 111.
  • the resolution in the pixel array unit 111 can be improved. Note that the resolution of the area Q where the area of the A system and the B system overlap is the same as that of the non-overlapping area.
  • the pixel signal of the pixel of the other system is output.
  • the pixel signals can be output alternately for each row.
  • FIG. 21 shows a concept of outputting pixel signals of pixels of the other system when one of the two systems is output.
  • FIG. 21 is an explanatory diagram showing that the pixel signal of the A system pixel is partially output by switching the VSL switches SW1 to SW8 when the pixel signal of the pixel in a certain row of the B system is output. It is.
  • FIG. 21A shows that pixel signals of the A system and B system pixels are output for each row in the overlapping region Q of FIG.
  • FIG. 21B shows that the pixel signal of the A system pixel is output to a part of the pixel signal of the B system pixel, and the pixel signal of the B system pixel is interpolated in the output signal of the A system. Yes.
  • the solid-state imaging device can output the pixel signals of the A-system and B-system pixels alternately for each row by using the VSL switches SW1 to SW8.
  • the pixel signals of adjacent pixels can be interpolated by switching the VSL switches SW1 to SW8, so that the resolution can be improved.
  • the control unit starts from the pixels corresponding to both the first control and the second control.
  • the switch is set so that the pixel signal of the pixel corresponding to the control is output by the control signal for performing the first control, or the pixel signal of the pixel corresponding to the second control is output by the control signal for performing the second control. It is supposed to switch.
  • symbol is attached
  • FIG. 22 shows a concept in which pixel signals of pixels corresponding to both the first control and the second control can be output as both the A system and the B system.
  • FIG. 22 is an explanatory diagram showing that the control unit 131 switches the VSL switches SW1 to SW8 and outputs pixel signals of the same pixel in both the A system and the B system.
  • FIG. 23 shows a concept in which pixel signals of the same pixel can be read in the pixel array unit 111 in both the A system and the B system.
  • FIG. 23 is an explanatory diagram showing that pixel signals of the same pixel are output in both the A system and the B system.
  • the region Q where the A system and the B system overlap can output the pixel signal of the A system pixel and the pixel signal of the B system pixel, respectively.
  • FIG. 24 shows the concept that pixel signals of pixels can be output for both the A system and the B system.
  • FIG. 24 is an explanatory diagram showing that the control unit 131 switches the VSL switches SW1 to SW8 and outputs pixel signals of the same pixel in both the A system and the B system.
  • the A system region and the B system region can output pixel signals of the same pixel both as the A system and as the B system.
  • the same pixel is output, it is necessary to match the accumulation time. Further, even in the area Q where the area of the A system and the area of the B system overlap, it can be output in either the A system or the B system.
  • the frame rate decreases.
  • the solid-state imaging device includes the plurality of column A / D conversion units in the solid-state imaging device according to the first embodiment, and the control unit includes a plurality of column A / D conversion units.
  • the standby mode in which at least some of the column A / D conversion units are not converted into digital signals can be set in association with some areas of the plurality of areas.
  • symbol is attached
  • FIG. 25 shows a state where the control unit 131 sets a standby mode in which a part of the column A / D conversion unit 123 is not converted into a digital signal.
  • FIG. 25 is an explanatory diagram showing a state in which the standby mode is set in the column A / D conversion unit 123.
  • the selection unit 122 has VSL switches SW1 to SW4.
  • the four vertical signal lines (VSL0, VLS1, VSL2, VSL3) are connected to the column A / D converter A, the column A / D converter 123B, the column A / D converter 123C, via the VSL switches SW1 to SW4. It is always connected to the column A / D converter 123D.
  • the control unit 131 controls the column A / D conversion unit 123A with a control signal RS1 corresponding to the pixel control signal CS1. Further, the control unit 131 controls the column A / D conversion unit 123B with a control signal RS2 corresponding to the pixel control signal CS2. In addition, the control unit 131 controls the column A / D conversion unit 123C with a control signal RS3 corresponding to the pixel control signal CS3. Further, the control unit 131 controls the column A / D conversion unit 123D with a control signal RS4 corresponding to the pixel control signal CS4.
  • control unit 131 has a standby mode in which at least some of the column A / D conversion units 123 do not convert the digital signals into digital signals. And set in association with some of the plurality of areas.
  • FIG. 26 shows an example in which the control unit 131 performs setting so that only the column A / D conversion unit 123A among the plurality of column A / D conversion units 123 is effectively converted into a digital signal.
  • FIG. 26 shows that the column A / D conversion unit 123B, the column A / D conversion unit 123C, and the column A / D conversion unit 123D are set to a standby mode (standby mode) in which processing for conversion into a digital signal is not performed. It is explanatory drawing.
  • the column A / D converter 123 only the column A / D converter 123A can execute the digital conversion process.
  • the column A / D conversion unit 123B, the column A / D conversion unit 123C, and the column A / D conversion unit 123D cannot execute the digital conversion process, the column A / D conversion unit 123B, the column A / D All signals to be output from the D conversion unit 123C and the column A / D conversion unit 123D are output from the column A / D conversion unit 123A.
  • FIG. 27 shows the concept of outputting pixel signals of pixels from the column A / D conversion unit 123A as the A system in the pixel array unit 111.
  • FIG. 27 is an explanatory diagram showing that a pixel signal of a pixel is output using only the A system.
  • the control unit 131 sets the accumulation time to be a long time and sets the gain of the column A / D conversion unit 123A to be high.
  • control unit 131 sets a range of output from the START of the AD address A to the END of the AD address A in the row direction as an area of the A system. In addition, the control unit 131 sets a range of output from the START at the pixel address A to the END at the pixel address A in the column direction. Accordingly, the control unit 131 can output the pixel signal of the pixel in the A system region from the column A / D conversion unit 123A.
  • the column A / D conversion unit 123B corresponding to the B system region, the column A / D conversion unit 123C corresponding to the C system region, and the column A / D conversion unit 123D corresponding to the D system region are set in the standby mode. Therefore, the solid-state imaging device 100 can suppress power consumption.
  • control unit 131 can set a standby mode (standby mode) in which the two column A / D conversion units 123C and 123D are not converted into digital signals among the plurality of column A / D conversion units 123.
  • FIG. 28 shows a state in which the two column A / D conversion units 123A and 123B are enabled and the other column A / D conversion units 123C and 123D are set to the standby mode.
  • FIG. 28 is an explanatory diagram showing that a standby mode (standby mode) in which digital conversion processing is not performed is set in the column A / D conversion unit 123C and the column A / D conversion unit 123D.
  • the selection unit 122 always connects the vertical signal line VSL0 or the vertical signal line VSL2 to the column A / D conversion unit 123A, and always connects the vertical signal line VSL1 or the vertical signal line VSL3 to the column A / D conversion unit 123B. Accordingly, the pixel array unit 111 can output pixel signals of pixels from the column A / D conversion unit 123A and the column A / D conversion unit 123B.
  • FIG. 29 illustrates a concept in which the A system and the B system output pixel signals of pixels from the column A / D conversion unit 123A and the column A / D conversion unit 123B in the pixel array unit 111.
  • FIG. 29 is an explanatory diagram showing that pixel signals of pixels are output from the column A / D conversion unit 123A and the column A / D conversion unit 123B.
  • the column A / D converter 123 can output the pixel signals of the A system pixels with the gain of the column A / D converter 123A, and the B system with the gain of the column A / D converter 123B.
  • a pixel signal of the pixel can be output. Since the column A / D conversion unit 123C corresponding to the C system region and the column A / D conversion unit 123D corresponding to the D system region are in the standby mode, the solid-state imaging device 100 can suppress power consumption. it can.
  • An electronic apparatus includes a pixel array in which a solid-state imaging device is mounted and a plurality of pixels are two-dimensionally arranged in a row direction and a column direction, and the plurality of the pixel arrays
  • a control unit that sets a range in which pixel signals of pixels are output in the row direction and the column direction, and pixel signals of the plurality of pixels in the column direction range set by the control unit for each row
  • the pixel signals of the plurality of pixels in the range in the row direction set by the control unit and the vertical direction to be output in the column direction for each column and from the analog signal in the row direction, respectively.
  • An electronic apparatus includes a column A / D converter that converts a digital signal. Further, the electronic device according to the seventh embodiment of the present technology may be an electronic device on which any one solid-state imaging device according to the first to sixth embodiments according to the present technology is mounted.
  • FIG. 30 is a diagram illustrating a usage example of any one of the first to sixth embodiments according to the present technology as an image sensor.
  • the solid-state imaging devices according to the first to sixth embodiments described above can be used in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-ray as follows. it can. That is, as shown in FIG. 30, for example, the field of appreciation for taking images for appreciation, the field of transportation, the field of home appliances, the field of medical / healthcare, the field of security, the field of beauty, sports
  • the solid-state imaging device according to any one of the first to sixth embodiments can be used as a device (for example, the electronic device according to the fifth embodiment described above) used in the fields of No. 1 and agriculture.
  • the first to sixth implementations are provided in an apparatus for shooting an image provided for viewing, such as a digital camera, a smartphone, or a mobile phone with a camera function.
  • an apparatus for shooting an image provided for viewing such as a digital camera, a smartphone, or a mobile phone with a camera function.
  • Any one of the forms of solid-state imaging device can be used.
  • in-vehicle sensors that capture images of the front, rear, surroundings, and interior of a vehicle for safe driving such as automatic stop and recognition of the driver's condition, traveling vehicles and roads are monitored.
  • the solid-state imaging device can be used as a device used for traffic, such as a surveillance camera that performs distance measurement between vehicles, a distance measurement sensor that performs distance measurement between vehicles, and the like. .
  • the solid-state imaging device of any one of the sixth embodiments can be used.
  • first to sixth implementations for devices used for medical or healthcare such as endoscopes and devices that perform angiography by receiving infrared light, etc.
  • Any one of the forms of solid-state imaging device can be used.
  • a solid-state imaging device is used as a security device such as a security camera or a person authentication camera. Can be used.
  • a solid measuring device for photographing skin for example, a microscope for photographing a scalp, etc., and any one of the first to sixth embodiments for a device used for beauty purposes.
  • An imaging device can be used.
  • the solid-state imaging device is used for an apparatus provided for sports, such as an action camera or a wearable camera for sports applications. Can do.
  • the solid-state imaging device is used for a device used for agriculture, such as a camera for monitoring the state of fields and crops. can do.
  • FIG. 31 shows a schematic configuration of an electronic device 102 (camera) as an example.
  • the electronic device 102 is, for example, a video camera capable of shooting a still image or a moving image, and drives the solid-state imaging device 101, the optical system (optical lens) 310, the shutter device 311, the solid-state imaging device 101, and the shutter device 311.
  • the optical system 310 guides image light (incident light) from a subject to the pixel unit 101 a of the solid-state imaging device 101.
  • the optical system 310 may be composed of a plurality of optical lenses.
  • the shutter device 311 controls a light irradiation period and a light shielding period for the solid-state imaging device 101.
  • the drive unit 313 controls the transfer operation of the solid-state imaging device 101 and the shutter operation of the shutter device 311.
  • the signal processing unit 312 performs various signal processing on the signal output from the solid-state imaging device 101.
  • the video signal Dout after the signal processing is stored in a storage medium such as a memory, or is output to a monitor or the like.
  • first to sixth embodiments according to the present technology are not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present technology.
  • this technique can take the following structures.
  • a vertical scanning unit that outputs pixel signals of the plurality of pixels in the column direction range set by the control unit for each row and in the column direction;
  • a column A / D converter that converts the pixel signals of the plurality of pixels in the range in the row direction set by the control unit for each column and from an analog signal to a digital signal in the row direction, respectively.
  • Solid-state imaging device Solid-state imaging device.
  • At least two or more control signals for outputting pixel signals of the plurality of pixels are assigned to each row,
  • the control unit is A range is formed by setting a range in the row direction and a range in the column direction,
  • the solid-state imaging device according to (1) wherein a plurality of the regions are set and the control signal is assigned to each of the plurality of regions.
  • the control unit The solid-state imaging device according to (2), wherein an accumulation time for accumulation is set for each of the plurality of regions.
  • the control unit The solid-state imaging device according to (3), wherein the accumulation time set for each of the plurality of regions is set to be different for each region or the same for each region.
  • the control unit Controlling each of the two or more control signals to simultaneously output pixel signals of the plurality of pixels corresponding to the two or more control signals within the range in the column direction set by the control unit;
  • the solid-state imaging device according to any one of (4) to (4).
  • the control unit The solid-state imaging device according to any one of (2) to (5), wherein the plurality of regions are independently set.
  • a signal line for transmitting the control signal is connected to at least a reset transistor, an amplification transistor, and a select transistor.
  • the solid-state imaging device according to any one of (2) to (7), further including a switch that switches pixel signals of the plurality of pixels output from the pixel array for each control signal.
  • a selection unit that further selects a signal line that supplies pixel signals of the plurality of pixels to the column / AD conversion unit, The selection unit includes the switch;
  • the solid-state imaging device according to (8), wherein pixel signals of the plurality of pixels output from the pixel array are switched for each control signal.
  • the control unit A pixel signal of the pixel corresponding to the first control for controlling at least some even rows is converted into a digital signal by a first A / D converter, and at least some odd rows are controlled.
  • the pixel signal of the pixel corresponding to the control is converted into a digital signal by a second A / D converter, and the pixel signal of the pixel is output respectively.
  • the pixel signal of the pixel corresponding to the first control is converted into a digital signal by the second A / D converter, and the pixel signal of the pixel corresponding to the second control is converted to the first signal.
  • the control unit From the pixels corresponding to both the first control and the second control, the pixel signal of the pixel corresponding to the first control is output as the control signal for performing the first control, or The solid-state imaging device according to (10), wherein the switch is switched so that a pixel signal of the pixel corresponding to the second control is output by the control signal for performing the second control.
  • a plurality of the column A / D conversion units are provided, The control unit is A standby mode in which at least some of the column A / D conversion units do not convert the digital signals among the plurality of column A / D conversion units is set in association with a partial region of the plurality of regions.
  • the solid-state imaging device according to any one of (2) to (11).
  • the control unit The solid-state imaging device according to any one of (2) to (12), wherein a gain for amplifying the signal converted into the digital signal by the column A / D converter is set for each control signal.
  • An electronic apparatus including the solid-state imaging device according to any one of (1) to (13).
  • Solid-state imaging device 111 Pixel array unit 112, 112A, 112B Reading unit 113, 113A, 113B, 113C, 113D D / A conversion unit 121 Column pixel unit 122, 122A, 122B Selection unit 123, 123A, 123B Column A / D conversion Units 124, 124A, 124B Horizontal transfer unit 131 Control unit 132 Vertical scanning unit 133 Horizontal scanning unit 141 Address decoder 142 Pixel drive unit 142 151, 151A, 151B, 151C, 151D Unit pixel 151E, 151F, 151G, 151H Unit pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

画素信号を行方向に出力することを可能とし、撮像領域を個別に設定することができる固体撮像装置及び固体撮像装置を搭載した電子装置を提供する。　行方向及び列方向に複数の画素が二次元状に配列された画素アレイと、前記画素アレイの前記複数の画素の画素信号を出力させる範囲を前記行方向と前記列方向の方向にそれぞれ設定する制御部と、前記制御部によって設定された前記列方向の範囲の前記複数の画素の画素信号を行毎に、かつ、前記列方向にそれぞれ出力させる垂直走査部と、前記制御部によって設定された前記行方向の範囲の前記複数の画素の画素信号を列毎に、かつ、前記行方向にそれぞれアナログ信号からデジタル信号に変換するカラムＡ／Ｄ変換器と、を備える固体撮像装置を提供する。

Description

固体撮像装置及び固体撮像装置を搭載した電子機器
　本技術は、固体撮像装置及び固体撮像装置を搭載した電子機器に関し、特に、より容易に撮像領域のデータを取得することができる固体撮像装置の技術に関する。
　近年、デジタルカメラの中心部品である固体撮像装置（イメージセンサ）の需要が、益々高まっている。例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサの固体撮像装置において、画像データを構成する画素信号を列毎に画素から高速で読み出すことが検討されている。
　同時に、固体撮像装置から出力される画像データは、情報処理技術の向上により、様々な出力形式が要求されている。そこで、例えば、多様な出力形式に対応することが可能な固体撮像装置に関する技術も検討されている（特許文献１参照）。
国際公開第２０１５／１３３３２３号公報
　ところで、複数の画素が二次元状に配列された画素アレイにおいて、撮像領域として画素信号を列方向に出力する範囲を設定することができても、画素信号を行方向に出力する範囲を設定することは困難であった。
　そこで、本技術は、このような状況に鑑みてなされたものであり、画素信号を行方向に出力することを可能とし、撮像領域を個別に設定することができる固体撮像装置及び固体撮像装置を搭載した電子装置を提供することを主目的とする。
　本発明者は、上述の目的を解決するために鋭意研究を行った結果、画素アレイにおいて撮像領域を設定することに成功し、本技術を完成するに至った。
　即ち、本技術では、まず、行方向及び列方向に複数の画素が二次元状に配列された画素アレイと、
　前記画素アレイの前記複数の画素の画素信号を出力させる範囲を前記行方向と前記列方向の方向にそれぞれ設定する制御部と、
　前記制御部によって設定された前記列方向の範囲の前記複数の画素の画素信号を行毎に、かつ、前記列方向にそれぞれ出力させる垂直走査部と、
　前記制御部によって設定された前記行方向の範囲の前記複数の画素の画素信号を列毎に、かつ、前記行方向にそれぞれアナログ信号からデジタル信号に変換するカラムＡ／Ｄ変換器と、を備える、固体撮像装置を提供する。
　本技術に係る固体撮像装置において、前記複数の画素の画素信号を出力させるための制御信号が、行毎に、少なくとも２以上割り当てられ、
　前記制御部が、
　前記行方向の範囲と前記列方向の範囲とを設定し、領域が形成され、
　前記領域を複数設定し、前記複数の領域のそれぞれの領域毎に前記制御信号を割り当てるようにしてもよい。
　本技術に係る固体撮像装置において、前記制御部が、
前記複数の領域のそれぞれの領域毎に、それぞれ蓄積する蓄積時間を設定するようにしてもよい。この場合、前記制御部が、前記複数の領域のそれぞれの領域毎に設定された前記蓄積時間が、前記領域毎に異なる、又は、前記領域毎に同一となるように設定してもよい。
　本技術に係る固体撮像装置において、前記制御部が、
　前記２以上の制御信号のそれぞれを制御して、前記制御部によって設定された前記列方向の範囲で前記２以上の制御信号に対応する前記複数の画素の画素信号を同時に出力させるようにしてもよい。
　本技術に係る固体撮像装置において、前記制御部が、
　前記複数の領域をそれぞれ独立して設定するようにしてもよい。
　本技術に係る固体撮像装置において、前記制御信号を伝送するための信号線が、少なくとも、リセットトランジスタ、増幅トランジスタ及びセレクトトランジスタに接続されるようにしてもよい。
　本技術に係る固体撮像装置において、前記画素アレイから出力される前記複数の画素の画素信号を前記制御信号毎に切り替えるスイッチを、更に備えるようにしてもよい。また、本技術では、前記カラム／ＡＤ変換部に前記複数の画素の画素信号を供給する信号線を選択する選択部を更に備え、
　前記選択部が、前記スイッチを有し、
　前記画素アレイから出力された前記複数の画素の画素信号を前記制御信号毎にそれぞれ切り替えるようにしてもよい。
　この場合、前記制御部が、
　少なくとも一部の偶数の行を制御する第１制御に対応する前記画素の画素信号を第１のＡ／Ｄ変換器でデジタル信号に変換させるとともに、少なくとも一部の奇数の行を制御する第２制御に対応する前記画素の画素信号を第２のＡ／Ｄ変換器でデジタル信号に変換させて、それぞれ前記画素の画素信号を出力させ、
　次に、前記第１制御に対応する前記画素の画素信号を前記第２のＡ／Ｄ変換器でデジタル信号に変換させるとともに、前記第２制御に対応する前記画素の画素信号を前記第１のＡ／Ｄ変換器でデジタル信号に変換させて、それぞれ前記画素の画素信号を出力させるように、前記スイッチを切り替えるようにしてもよい。
　さらに、本技術では、前記制御部が、
　前記第１制御と前記第２制御との両方の制御に対応する前記画素から、前記第１制御に対応する前記画素の画素信号を、前記第１制御を行う前記制御信号で出力させ、又は、前記第２制御に対応する前記画素の画素信号を、前記第２制御を行う前記制御信号で出力させるように、前記スイッチを切り替えるようにしてもよい。
　本技術に係る固体撮像装置において、前記カラムＡ／Ｄ変換部を複数備え、
　前記制御部が、
　前記複数のカラムＡ／Ｄ変換部のうち、少なくとも一部の前記カラムＡ／Ｄ変換部に前記デジタル信号に変換させない待機モードを、前記複数の領域の一部の領域に対応付けて設定するようにしてもよい。
　本技術に係る固体撮像装置において、前記制御部が、
　前記カラムＡ／Ｄ変換器が前記デジタル信号に変換した信号を増幅する利得を前記制御信号毎に設定するようにしてもよい。
　また、本技術では、固体撮像装置が搭載されて、
　前記固体撮像装置が、行方向及び列方向に複数の画素が二次元状に配列された画素アレイと、
　前記画素アレイの前記複数の画素の画素信号を出力させる範囲を前記行方向と前記列方向の方向にそれぞれ設定する制御部と、
　前記制御部によって設定された前記列方向の範囲の前記複数の画素の画素信号を行毎に、かつ、前記列方向にそれぞれ出力させる垂直走査部と、
　前記制御部によって設定された前記行方向の範囲の前記複数の画素の画素信号を列毎に、かつ、前記行方向にそれぞれアナログ信号からデジタル信号に変換するカラムＡ／Ｄ変換器と、を備える電子機器を提供する。
　本技術によれば、撮像領域を設定することにより、撮像画像の画質の向上を図ることができる。なお、本技術の効果は、必ずしも上記の効果に限定されるものではなく、本技術に記載されたいずれかの効果であってもよい。
本技術を適用したイメージセンサの主な構成例を示すブロック図である。 カラム画素部の主な構成例を示す図である。 単位画素の主な構成例を示す図である。 単位画素の他の構成例を示す図である。 選択部の主な構成例を示す図である。 カラムＡ／Ｄ変換部の主な構成例を示す図である。 Ｄ／Ａ変換部が出力するランプ信号の例を示す図である。 アドレスデコーダの主な構成例を示す図である。 画素駆動部の主な構成例を示す図である。 画素アレイ部の単位画素の画素信号を出力する概念を示した説明図である。 画素アレイ部にＡ系統～Ｄ系統の４つの領域が設定される概念を示した説明図である。 重複する領域の一部を拡大した部分拡大図である。 画素制御信号を構成する制御信号を示した説明図である。 画素アレイ部に系統ごとに制御する概念を示した説明図である。 画素アレイ部の全範囲にＡ系統～Ｄ系統の４つの領域が重複して設定された概念を示す説明図である。 Ｄ／Ａ変換部が出力するランプ信号の例を示す図である。 ＶＳＬスイッチを備える固体撮像装置を示した説明図である。 ＶＳＬスイッチの切り替え動作がない状態を示す説明図である。 ＶＳＬスイッチの切り替えを示す説明図である。 画素アレイ部のＡ系統とＢ系統において、偶数の行と奇数の行を互い違いに出力する概念を示す説明図である。 ＶＳＬスイッチを切り替えて、Ｂ系統の出力の一部にＡ系統の画素の画素信号を出力することを示した説明図である。 制御部がＶＳＬスイッチを切り替えて、同一の画素をＡ系統でもＢ系統でも出力することができることを示す説明図である。 Ａ系統でもＢ系統でも同一の画素の画素信号を出力することを示す説明図である。 制御部がＶＳＬスイッチを切り替えて、Ａ系統でもＢ系統でも同じ画素の画素信号を出力することができることを示す説明図である。 カラムＡ／Ｄ変換部に待機モードを設定する状態を示した説明図である。 一部のカラムＡ／Ｄ変換部がデジタル変換の処理をしない待機モードが設定されていることを示す説明図である。 Ａ系統のみで画素の画素信号を出力することを示す説明図である。 ２つのカラムＡ／Ｄ変換部にデジタル変換の処理をしない待機モードが設定されていることを示す説明図である。 ２つのカラムＡ／Ｄ変換部から画素の画素信号を出力することを示す説明図である。 本技術を適用した第１～第６の実施形態の固体撮像装置の使用例を示す図である。 本技術を適用した電子装置の一例の機能ブロック図である。
　以下、本技術を実施するための好適な形態について図面を参照しながら説明する。なお、以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。
　なお、説明は以下の順序で行う。
１．本技術の概要
２．第１の実施形態（固体撮像装置の例１）
３．第２の実施形態（固体撮像装置の例２）
４．第３の実施形態（固体撮像装置の例３）
５．第４の実施形態（固体撮像装置の例４）
６．第５の実施形態（固体撮像装置の例５）
７．第６の実施形態（固体撮像装置の例６）
８．電子機器に関する第７の実施形態
９．本技術を適用した固体撮像装置の使用例
＜１．本技術の概要＞
　まず、本技術の概要について説明する。本技術は、画素アレイにおいて複数の画素の画素信号を出力する範囲を行方向と列方向に設定し、撮像領域を設定する、固体撮像装置及びその固体撮像装置を搭載した電子装置に関する。本技術によれば、撮像画像の画質を向上させることができる。
　固体撮像装置は、垂直走査部を備え、列方向のアドレスを制御することによって画素の画素信号を出力させていた。これに対し、行方向に関しては、固体撮像装置は、画素信号を出力した後に、固体撮像装置に接続された後段の画像処理回路によって、行方向の画像の切り出しを行っていた。
　ここで、固体撮像装置は、行方向に関し、画素信号を出力する範囲を制御していなかったため、画素アレイの画素の画素信号を出力する範囲を自由に設定することができなかった。
　本技術は、上記事情に鑑みてなされたものであり、画素アレイにおいて、撮像領域を設定することができるようにした。これにより、本技術は、固体撮像装置で撮像された撮像画像の画質を向上させることができる。
＜２．第１の実施形態（固体撮像装置の例１）＞
［第１の実施形態の固体撮像装置の構成］
　本技術に係る第１の実施形態の固体撮像装置は、行方向及び列方向に複数の画素が二次元状に配列された画素アレイと、画素アレイの複数の画素の画素信号を出力させる範囲を行方向と列方向の方向にそれぞれ設定する制御部と、制御部によって設定された列方向の範囲の複数の画素の画素信号を行毎に、かつ、列方向にそれぞれ出力させる垂直走査部と、制御部によって設定された行方向の範囲の複数の画素の画素信号を列毎に、かつ、行方向にそれぞれアナログ信号からデジタル信号に変換するカラムＡ／Ｄ変換器と、を備える固体撮像装置である。
　本技術に係る第１の実施形態の固体撮像装置によれば、行方向と列方向とに画素信号を出力する範囲を設定することができるので、撮像画像の画質の向上を図ることができる。
　図１に、本技術に係る第１の実施形態の固体撮像装置の一例である固体撮像装置１００を示す。図１は、本技術を適用した固体撮像装置の一実施の形態であるＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサの一部の構成例を示すブロック図である。なお、特に断りがない限り、「上」とは、図１中の上方向を意味し、「下」とは、図１中の下方向を意味するものとする。
　図１に示す固体撮像装置１００は、被写体を撮像し、撮像画像のデジタルデータを得る撮像装置である。なお、本明細書においては、ＣＭＯＳイメージセンサを例に説明するが、本技術は、例えば、ＣＣＤ（Charge Coupled Device）イメージセンサ等のＣＭＯＳイメージセンサ以外の撮像装置にも適用することができる。
　図１に示すように、固体撮像装置１００は、画素アレイ部１１１、読み出し部１１２Ａ、読み出し部１１２Ｂ、制御部１３１、垂直走査部１３２、水平走査部１３３及びＤ／Ａ変換部１１３を備えている。
　画素アレイ部１１１は、行方向及び列方向に複数の画素が二次元状に配列されている。画素アレイ部１１１は、フォトダイオード等の光電変換素子を有する画素構成（単位画素）が平面状に配置される画素領域である。画素アレイ部１１１の各単位画素は、被写体からの光を受光し、その入射光を光電変換して電荷を蓄積する。そして、画素アレイ部１１１の各単位画素は、所定のタイミングにおいてその電荷を画素信号として出力する。
　画素信号を転送する信号線（垂直信号線）は、単位画素のカラム（列）毎に割り当てられる。また、画素信号の読み出しに関する動作は、単位画素のライン（行）毎に制御される。
　画素アレイ部１１１は、単位画素の１カラム（列）分の構成であるカラム画素部１２１を、カラム数の数だけ有する。図１には、１カラム（列）分の構成のみ示しているが、例えば、画素アレイ部１１１がＰ（Ｐは自然数）列の単位画素を有する場合、画素アレイ部１１１は、Ｐ個のカラム画素部１２１を有する。カラム画素部１２１は、そのカラムの単位画素から出力された画素信号を伝送する信号線（垂直信号線）を複数（例えばＮ本（Ｎは２以上の自然数））有する。即ち、カラム画素部１２１は、複数（例えばＮ個）の画素信号を並列に出力することができる。
　制御部１３１は、画素アレイ部１１１の複数の画素の画素信号を出力させる範囲を行方向と列方向の方向にそれぞれ設定する機能を有している。また、制御部１３１は、固体撮像装置１００の各処理部の動作を制御する機能を備えている。制御部１３１は、垂直走査部１３２や水平走査部１３３を制御して、画素アレイ部１１１から画素信号を出力させる制御をする。
　垂直走査部１３２は、制御部１３１によって設定された列方向の範囲の複数の画素の画素信号を行毎に、かつ、列方向にそれぞれ出力させる。即ち、垂直走査部１３２は、制御部１３１に制御されて、画素アレイ部１１１の各カラムの各単位画素をライン毎に駆動させ、画素信号を出力させる。また、垂直走査部１３２は、アドレスデコーダ１４１及び画素駆動部１４２を有している。
　アドレスデコーダ１４１は、制御部１３１から供給されるアドレス指定情報をデコードし、画素駆動部１４２の指定されたアドレスに対応する構成に制御信号を供給する。
　画素駆動部１４２は、制御部１３１に制御されて、画素アレイ部１１１の各単位画素に対して駆動させる制御信号を供給する。画素駆動部１４２は、制御信号を供給する構成を画素アレイ部１１１のライン毎に有する。画素駆動部１４２は、アドレスデコーダ１４１により指定された構成を用いて、制御部１３１から指定された制御内容に対応する制御信号を画素アレイ部１１１の指定されたラインの各単位画素に供給する。なお、この制御信号を、以下、画素制御信号ということもある。
　読み出し部１１２Ａは、画素アレイ部１１１から画素信号を読み出し、Ａ／Ｄ変換等の信号処理を行って出力する。読み出し部１１２Ａは、画素アレイ部１１１の各カラム（各カラム画素部１２１）に対して、選択部１２２Ａ及びカラムＡ／Ｄ変換部１２３Ａを有する。図１には１カラム（列）分の構成のみ示しているが、例えば、画素アレイ部１１１がＰ列の単位画素を有する場合、読み出し部１１２Ａは、Ｐ個の選択部１２２ＡとＰ個のカラムＡ／Ｄ変換部１２３Ａを有している。
　選択部１２２Ａは、自身が対応するカラム画素部１２１の複数（例えばＮ本）の垂直信号線の中から、画素信号をカラム／ＡＤ変換部１２３Ａに供給する信号線を選択する。この場合、選択部１２２Ａは、カラム画素部１２１の垂直信号線（その垂直信号線に接続される単位画素）とカラムＡ／Ｄ変換部１２３Ａとの接続を制御する。
　カラムＡ／Ｄ変換部１２３Ａは、制御部１３１によって設定された行方向の範囲の複数の画素の画素信号を列毎に、かつ、行方向にそれぞれアナログ信号からデジタル信号に変換する。この場合、カラムＡ／Ｄ変換部１２３Ａは、自身が対応する選択部１２２Ａを介してカラム画素部１２１から伝送される画素信号（アナログデータ）をＡ／Ｄ変換する。カラムＡ／Ｄ変換部１２３Ａは、複数（例えばＭ個（Ｍは２以上の自然数。ただしＭ≦Ｎ））のＡ／Ｄ変換部を有し、選択部１２２Ａを介して伝送される複数（例えばＭ個）の画素信号を並列にＡ／Ｄ変換することができる。これにより、選択部１２２Ａは、例えば、Ｎ本の中からＭ本の垂直信号線を選択し、カラムＡ／Ｄ変換部１２３Ａに接続させることができる。
　カラムＡ／Ｄ変換部１２３Ａは、Ｄ／Ａ変換部１１３から供給されるランプ信号を用いて画素信号をＡ／Ｄ変換する。詳細については、後述する。また、読み出し部１１２Ａは、水平転送部１２４Ａを備えている。
　水平転送部１２４Ａは、各カラムＡ／Ｄ変換部１２３Ａから出力される画素信号（デジタルデータ）、即ち、画素アレイ部１１１の各カラムの画素信号を順次出力する。例えば、画素アレイ部１１１がＰ列の単位画素を有し、各カラムＡ／Ｄ変換部１２３ＡがＭ個のＡ／Ｄ変換部を有する場合、水平転送部１２４Ａには、Ｐ×Ｍ個の画素信号が並列に供給される。水平転送部１２４Ａは、そのＰ×Ｍ個の画素信号を順次伝送する。水平転送部１２４Ａから出力される画素信号は、例えば、後段に接続される信号処理部等の処理部（図示せず）に供給される。この後段の処理部は、固体撮像装置１００の内部に設けられるようにしてもよいし、外部に設けられるようにしてもよい。
　読み出し部１１２Ｂは、読み出し部１１２Ａと同様の処理を行う処理部であり、読み出し部１１２Ａと同様の構成を有している。即ち、読み出し部１１２Ｂは、画素アレイ部１１１の単位画素のカラム毎に、選択部１２２Ｂ及びカラムＡ／Ｄ変換部１２３Ｂを有する。選択部１２２Ｂは、選択部１２２Ａと同様の処理を行う処理部であり、選択部１２２Ａと同様の構成を有する。カラムＡ／Ｄ変換部１２３Ｂは、カラムＡ／Ｄ変換部１２３Ａと同様の処理を行う処理部であり、カラムＡ／Ｄ変換部１２３Ａと同様の構成を有する。読み出し部１１２Ｂは、水平転送部１２４Ｂを有している。水平転送部１２４Ｂは、水平転送部１２４Ａと同様の処理を行う処理部であり、水平転送部１２４Ａと同様の構成を有する。
　以下において、読み出し部１１２Ａ及び読み出し部１１２Ｂを互いに区別して説明をする必要が無い場合、単に読み出し部１１２と称する。同様に、選択部１２２Ａ及び選択部１２２Ｂを互いに区別して説明する必要が無い場合、単に選択部１２２と称する。同様に、カラムＡ／Ｄ変換部１２３Ａ及びカラムＡ／Ｄ変換部１２３Ｂを互いに区別して説明する必要が無い場合、単にカラムＡ／Ｄ変換部１２３と称する。同様に、水平転送部１２４Ａ及び水平転送部１２４Ｂを互いに区別して説明する必要が無い場合、単に水平転送部１２４と称する。
　Ｄ／Ａ変換部１１３は、カラムＡ／Ｄ変換部１２３に所定のランプ信号を供給する。Ｄ／Ａ変換部１１３は、一例として、４つのＤ／Ａ変換部、即ち、Ｄ／Ａ変換部１１３Ａ、Ｄ／Ａ変換部１１３Ｂ、Ｄ／Ａ変換部１１３Ｃ及びＤ／Ａ変換部１１３Ｄを有している。このため、Ｄ／Ａ変換部１１３は、４つのランプ信号を供給することができる。なお、Ｄ／Ａ変換部１１３は、４つのＤ／Ａ変換部１１３に限定されるものではなく、ランプ信号に数に応じて変更することができる。
　以上説明した図１に示す第１の実施形態の固体撮像装置１００は、画素アレイ部１１１から画素信号を出力する経路を２系統有している。即ち、図１の場合、読み出し部１１２が、読み出し部１１２Ａと読み出し部１１２Ｂとから構成されている。この経路の数は、任意であり、１系統であってもよいし、３系統以上あってもよい。以下、適宜、２系統の場合と４系統の場合について説明する。
　カラム画素部１２１の主な構成の例を図２に示す。上述したように、カラム画素部１２１には、複数（例えばＮ本（Ｎは２以上の自然数））の垂直信号線が割り当てられている。カラム画素部１２１の各単位画素（即ち、画素アレイの当該カラムの各単位画素）は、この複数の垂直信号線のいずれかに接続される。また、カラム画素部１２１が有する単位画素の数は任意である。
　図２の場合、４本の垂直信号線（ＶＳＬ０、ＶＬＳ１、ＶＳＬ２、ＶＳＬ３）が割り当てられており、４つの単位画素（単位画素１５１Ａ、単位画素１５１Ｂ、単位画素１５１Ｃ、単位画素１５１Ｄ）が示されている。単位画素１５１Ａは、垂直信号線ＶＳＬ０に接続されている。単位画素１５１Ｂは、垂直信号線ＶＳＬ１に接続されている。単位画素１５１Ｃは、垂直信号線ＶＳＬ２に接続されている。単位画素１５１Ｄは、垂直信号線ＶＳＬ３に接続されている。カラム画素部１２１が５つ以上単位画素を有する場合は、その他の単位画素も同様に、４本の垂直信号線（ＶＳＬ０、ＶＬＳ１、ＶＳＬ２、ＶＳＬ３）のいずれかに接続される。
　なお、以下において、単位画素を互いに区別して説明する必要が無い場合、単に、単位画素１５１と称する。また、垂直信号線を互いに区別して説明する必要が無い場合、単に、垂直信号線ＶＳＬと称する。
　単位画素１５１の主な構成の例を図３に示す。図３に示されるように、単位画素１５１は、フォトダイオード１６１、読み出しトランジスタ１６２、リセットトランジスタ１６３、増幅トランジスタ１６４、およびセレクトトランジスタ１６５を有する。
　フォトダイオード１６１は、受光した光をその光量に応じた電荷量の光電荷に光電変換してその光電荷を蓄積する。フォトダイオード１６１のアノード電極は、画素領域のグランド（画素グランド）に接続され、カソード電極は読み出しトランジスタ１６２を介してフローティングディフュージョン（ＦＤ）に接続される。
　読み出しトランジスタ１６２は、フォトダイオード１６１からの光電荷の読み出しを制御する。読み出しトランジスタ１６２は、ドレイン電極がフローティングディフュージョンに接続され、ソース電極がフォトダイオード１６１のカソード電極に接続される。また、読み出しトランジスタ１６２のゲート電極には、画素駆動部１４２から制御信号ＴＲＧが供給される。制御信号ＴＲＧ（即ち、読み出しトランジスタ１６２のゲート電位）がオフ状態のとき、フォトダイオード１６１からの光電荷の読み出しが行われない（フォトダイオード１６１において光電荷が蓄積される）。制御信号ＴＲＧ（即ち、読み出しトランジスタ１６２のゲート電位）がオン状態のとき、フォトダイオード１６１に蓄積された光電荷が読み出され、フローティングディフュージョン（ＦＤ）に供給される。
　リセットトランジスタ１６３は、フローティングディフュージョン（ＦＤ）の電位をリセットする。リセットトランジスタ１６３は、ドレイン電極が電源電位に接続され、ソース電極がフローティングディフュージョン（ＦＤ）に接続される。また、リセットトランジスタ１６３のゲート電極には、画素駆動部１４２から制御信号ＲＳＴが供給される。制御信号ＲＳＴ（即ち、リセットトランジスタ１６３のゲート電位）がオフ状態のとき、フローティングディフュージョン（ＦＤ）は、電源電位と切り離されている。制御信号ＲＳＴ（即ち、リセットトランジスタ１６３のゲート電位）がオン状態のとき、フローティングディフュージョン（ＦＤ）の電荷が電源電位に捨てられ、フローティングディフュージョン（ＦＤ）がリセットされる。
　増幅トランジスタ１６４は、フローティングディフュージョン（ＦＤ）の電位変化を増幅し、電気信号（アナログ信号）として出力する。増幅トランジスタ１６４は、ゲート電極がフローティングディフュージョン（ＦＤ）に接続され、ドレイン電極が電源電位に接続され、ソース電極がセレクトトランジスタ１６５のドレイン電極に接続されている。例えば、増幅トランジスタ１６４は、リセットトランジスタ１６３によってリセットされたフローティングディフュージョン（ＦＤ）の電位をリセット信号（リセットレベル）としてセレクトトランジスタ１６５に出力する。また、増幅トランジスタ１６４は、読み出しトランジスタ１６２によって光電荷が転送されたフローティングディフュージョン（ＦＤ）の電位を光蓄積信号（信号レベル）としてセレクトトランジスタ１６５に出力する。
　セレクトトランジスタ１６５は、増幅トランジスタ１６４から供給される電気信号の垂直信号線ＶＳＬへの出力を制御する。セレクトトランジスタ１６５は、ドレイン電極が増幅トランジスタ１６４のソース電極に接続され、ソース電極が垂直信号線ＶＳＬに接続されている。また、セレクトトランジスタ１６５のゲート電極には、画素駆動部１４２から制御信号ＳＥＬが供給される。制御信号ＳＥＬ（即ち、セレクトトランジスタ１６５のゲート電位）がオフ状態のとき、増幅トランジスタ１６４と垂直信号線ＶＳＬは電気的に切り離されている。
　したがって、オフ状態のとき、当該単位画素から画素信号が出力されない。制御信号ＳＥＬ（即ち、セレクトトランジスタ１６５のゲート電位）がオン状態のとき、当該単位画素が選択状態となる。つまり、増幅トランジスタ１６４と垂直信号線ＶＳＬが電気的に接続され、増幅トランジスタ１６４から出力される信号が、当該単位画素の画素信号として、垂直信号線ＶＳＬに供給される。即ち、当該単位画素から画素信号が読み出される。
　なお、単位画素１５１の構成は任意であり、図３に限定されるものではない。例えば、読み出しトランジスタ１６２が省略されていてもよい。また、１単位画素当たりの画素数は任意であり、図３のように１画素であってもよいし、複数画素であってもよい。
　ここで、複数画素を有する場合の単位画素の構成例を図４に示す。図４の例では、単位画素１５１は、フォトダイオード１６１を４つ有している（フォトダイオード１６１－０、フォトダイオード１６１－１、フォトダイオード１６１－２、フォトダイオード１６１－３）。この場合、単位画素１５１は、４画素により構成される。各フォトダイオード１６１は、互いに同一の特性を有するようにしてもよいが、互いに異なる特性を有するようにしてもよい。例えば、これらのフォトダイオード１６１のうち、一部若しくは全部が、他と異なる波長帯域の入射光を光電変換するようにしてもよい。
　例えば、フォトダイオード１６１－０乃至フォトダイオード１６１－３を２行２列に配列する。この場合、２行２列の左上のフォトダイオード１６１－０が赤（Ｒ）の帯域を光電変換する。また、２行２列の右上のフォトダイオード１６１－１が緑（ＧＲ）の帯域を光電変換する。また、２行２列の左下のフォトダイオード１６１－２が緑（ＧＢ）の帯域を光電変換する。また、２行２列の右下のフォトダイオード１６１－３が青（Ｂ）の帯域を光電変換する。これにより、単位画素１５１がベイヤ配列の１単位を構成するようにすることができる。
　なお、第１の実施形態は、ベイヤ配列に限定されるものではなく、同一の色をフローティングディフュージョン（ＦＤ）で共有する形態であってもよい。
　また、図４の場合、単位画素１５１は、読み出しトランジスタ１６２を４つ有している（読み出しトランジスタ１６２－０、読み出しトランジスタ１６２－１、読み出しトランジスタ１６２－２、読み出しトランジスタ１６２－３）。
　読み出しトランジスタ１６２－０は、画素駆動部１４２から供給される制御信号ＴＲＧ（ＴＲ０）に基づいて、フォトダイオード１６１－０からの光電荷の読み出しを制御する。読み出しトランジスタ１６２－１は、画素駆動部１４２から供給される制御信号ＴＲＧ（ＴＲ１）に基づいて、フォトダイオード１６１－１からの光電荷の読み出しを制御する。読み出しトランジスタ１６２－２は、画素駆動部１４２から供給される制御信号ＴＲＧ（ＴＲ２）に基づいて、フォトダイオード１６１－２からの光電荷の読み出しを制御する。読み出しトランジスタ１６２－３は、画素駆動部１４２から供給される制御信号ＴＲＧ（ＴＲ３）に基づいて、フォトダイオード１６１－３からの光電荷の読み出しを制御する。
　図４の場合、フローティングディフュージョン（ＦＤ）、リセットトランジスタ１６３、増幅トランジスタ１６４、およびセレクトトランジスタ１６５等の構成は、単位画素内で共有される。そして、各画素（フォトダイオード１６１－０、フォトダイオード１６１－１、フォトダイオード１６１－２、フォトダイオード１６１－３）の画素信号は、互いに同一垂直信号線ＶＳＬを介して伝送される。以下の説明においては、単位画素１５１の構成として、図４を用いて説明することとする。
　図５は、選択部１２２の主な構成の例を示す図である。図５のＡに選択部１２２Ａの構成例を示す。図５のＢに選択部１２２Ｂの構成例を示す。選択部１２２は、カラム画素部１２１毎に設けられ、カラム画素部１２１のＮ本の垂直信号線とカラムＡ／Ｄ変換部１２３のＭ系統のＡ／Ｄ変換部（Ｍ本の垂直信号線）との接続を制御する。図５のＡの例の場合、選択部１２２Ａは、自身が対応するカラム画素部１２１の４本の垂直信号線（ＶＳＬ０乃至ＶＳＬ３）の中のいずれか２本を選択し、カラムＡ／Ｄ変換部１２３Ａの２本の垂直信号線（ＶＳＬＡ０、ＶＳＬＡ１）に接続する。選択部１２２は、画素アレイ部１１１から出力された複数の画素の画素信号を制御信号毎に切り替えるスイッチを構成するようにしてもよい。
　選択部１２２Ｂは、選択部１２２Ａと基本的に同様の構成を有する。即ち、図５のＢの例の場合、選択部１２２Ｂは、自身が対応するカラム画素部１２１の４本の垂直信号線（ＶＳＬ０、ＶＳＬ１、ＶＳＬ２、ＶＳＬ３）の中のいずれか２本を選択し、カラムＡ／Ｄ変換部１２３Ｂの２本の垂直信号線（ＶＳＬＢ０、ＶＳＬＢ１）に接続する。
　即ち、選択部１２２は、画素アレイ部１１１により出力される複数の画素の画素信号を制御信号毎に切り替えることができる。選択部１２２は、各カラムにおいて、画素信号を出力させるモードに対応する垂直信号線ＶＳＬを、そのカラムに割り当てられた複数の垂直信号線ＶＳＬの中から選択する。その際、制御部１３１は、各カラムについて、選択部１２２にいずれかの垂直信号線ＶＳＬを選択させる。そして、制御部１３１は、その選択部１２２により選択された垂直信号線ＶＳＬに接続される画素から画素信号をそのモードで出力し、出力した画素信号を選択部１２２により選択された信号線を介して伝送させるように制御する。
　カラムＡ／Ｄ変換部１２３Ｂの主な構成の例を図６に示す。カラムＡ／Ｄ変換部１２３は、上述したようにＭ系統のＡ／Ｄ変換部を有する。図６の場合、４系統（ＶＳＬＢ０，ＶＳＬＢ１，ＶＳＬＢ２，ＶＳＬＢ３）のＡ／Ｄ変換部を有する。そして、カラムＡ／Ｄ変換部１２３Ｂは、垂直信号線ＶＳＬＢ０の系統のＡ／Ｄ変換部として、電流源１８１－０、比較器１８２－０及びカウンタ１８３－０を有している。電流源１８１－０は、垂直信号線ＶＳＬＢ０に接続される周辺回路の負荷を表している。電流源１８１－０は、垂直信号線ＶＳＬＢ０とグランドとに接続される。
　Ｄ／Ａ変換部１１３は、カラムＡ／Ｄ変換部１２３Ｂの各系統に対してランプ信号を供給する。図６の場合、Ｄ／Ａ変換部１１３は、４つのＤ／Ａ変換部を有してる。具体的には、Ｄ／Ａ変換部１１３は、垂直信号線ＶＳＬＢ０の系統のＡ／Ｄ変換部にランプ信号を供給するＤ／Ａ変換部１１３Ａと、垂直信号線ＶＳＬＢ１の系統のＡ／Ｄ変換部にランプ信号を供給するＤ／Ａ変換部１１３Ｂと、垂直信号線ＶＳＬＢ２の系統のＡ／Ｄ変換部にランプ信号を供給するＤ／Ａ変換部１１３Ｃと、垂直信号線ＶＳＬＢ３の系統のＡ／Ｄ変換部にランプ信号を供給するＤ／Ａ変換部１１３Ｄと、を有している。
　比較部１８２－０は、画素アレイ部１１１の単位画素１５１から垂直信号線ＶＳＬ、選択部１２２Ｂ、及び垂直信号線ＶＳＬＢ０を介して伝送される画素信号を、Ｄ／Ａ変換部１１３Ａから供給されるランプ信号と比較し、比較結果（どちらの値が大きいかを示す情報）をカウンタ１８３－０に供給する。
　カウンタ１８３－０は、カウント開始からその比較結果の値が変化するまでの期間をカウントし、比較結果の値が変化した時点でそのカウント値を画素信号のデジタルデータとして水平転送部１２４Ｂに出力する。
　カラムＡ／Ｄ変換部１２３Ｂは、垂直信号線ＶＳＬＢ１の系統のＡ／Ｄ変換部として、電流源１８１－１、比較器１８２－１、およびカウンタ１８３－１を有する。電流源１８１－１は、電流源１８１－０と同様の構成である。即ち、電流源１８１－１は、垂直信号線ＶＳＬＢ１に接続される周辺回路の負荷を表している。電流源１８１－１は、垂直信号線ＶＳＬＢ１とグランドとに接続される。
　比較部１８２－１は、比較部１８２－０と同様の構成を有し、比較部１８２－０と同様の処理を行う。つまり、比較部１８２－１は、画素アレイ部１１１の単位画素１５１から垂直信号線ＶＳＬ、選択部１２２Ｂ、および垂直信号線ＶＳＬＢ１を介して伝送される画素信号を、Ｄ／Ａ変換部１１３Ｂから供給されるランプ信号と比較し、比較結果（どちらの値が大きいかを示す情報）をカウンタ１８３－１に供給する。
　カウンタ１８３－１は、カウンタ１８３－０と同様の構成を有し、同様の処理を行う。即ち、カウンタ１８３－１は、カウント開始からその比較結果の値が変化するまでの期間をカウントし、比較結果の値が変化した時点でそのカウント値を画素信号のデジタルデータとして水平転送部１２４Ｂに出力する。
　カラムＡ／Ｄ変換部１２３Ｂは、垂直信号線ＶＳＬＢ１の系統のＡ／Ｄ変換部として、電流源１８１－２、比較器１８２－２、およびカウンタ１８３－２を有する。電流源１８１－２は、電流源１８１－０と同様の構成である。即ち、電流源１８１－２は、垂直信号線ＶＳＬＢ１に接続される周辺回路の負荷を表している。電流源１８１－２は、垂直信号線ＶＳＬＢ２とグランドとに接続される。
　比較部１８２－２は、比較部１８２－０と同様の構成を有し、比較部１８２－０と同様の処理を行う。即ち、比較部１８２－２は、画素アレイ部１１１の単位画素１５１から垂直信号線ＶＳＬ、選択部１２２Ｂ、および垂直信号線ＶＳＬＢ２を介して伝送される画素信号を、Ｄ／Ａ変換部１１３Ｃから供給されるランプ信号と比較し、比較結果（どちらの値が大きいかを示す情報）をカウンタ１８３－２に供給する。
　カウンタ１８３－２は、カウンタ１８３－０と同様の構成を有し、同様の処理を行う。即ち、カウンタ１８３－２は、カウント開始からその比較結果の値が変化するまでの期間をカウントし、比較結果の値が変化した時点でそのカウント値を画素信号のデジタルデータとして水平転送部１２４Ｂに出力する。
　カラムＡ／Ｄ変換部１２３Ｂは、垂直信号線ＶＳＬＢ３の系統のＡ／Ｄ変換部として、電流源１８１－３、比較器１８２－３、およびカウンタ１８３－３を有する。電流源１８１－３は、電流源１８１－０と同様の構成である。即ち、電流源１８１－３は、垂直信号線ＶＳＬＢ３に接続される周辺回路の負荷を表している。電流源１８１－３は、垂直信号線ＶＳＬＢ３とグランドとに接続される。
　比較部１８２－３は、比較部１８２－０と同様の構成を有し、比較部１８２－０と同様の処理を行う。即ち、比較部１８２－３は、画素アレイ部１１１の単位画素１５１から垂直信号線ＶＳＬ、選択部１２２Ｂ、および垂直信号線ＶＳＬＢ３を介して伝送される画素信号を、Ｄ／Ａ変換部１１３Ｄから供給されるランプ信号と比較し、比較結果（どちらの値が大きいかを示す情報）をカウンタ１８３－３に供給する。
　カウンタ１８３－３は、カウンタ１８３－０と同様の構成を有し、同様の処理を行う。即ち、カウンタ１８３－３は、カウント開始からその比較結果の値が変化するまでの期間をカウントし、比較結果の値が変化した時点でそのカウント値を画素信号のデジタルデータとして水平転送部１２４Ｂに出力する。
　カラムＡ／Ｄ変換部１２３ＡもカラムＡ／Ｄ変換部１２３Ｂと同様の構成を有し、同様の処理を行う。つまり、カラムＡ／Ｄ変換部１２３が、いくつの構成とされる場合であっても、各カラムＡ／Ｄ変換部１２３は、図６の例と同様の構成を有し、同様の処理を行う。
　なお、カラムＡ／Ｄ変換部１２３が有するＡ／Ｄ変換部の系統数は任意であり、１系統であってもよいし、３系統以上であってもよい。系統数がいくつであっても、Ｄ／Ａ変換部１１３は、各系統毎に互いに独立のランプ信号を供給することができる。即ち、例えば、カラムＡ／Ｄ変換部１２３が、Ｍ系統のＡ／Ｄ変換部を有する場合、Ｄ／Ａ変換部１１３は、Ｍ個の独立したＤ／Ａ変換部を設けることができる。
　図７に、Ｄ／Ａ変換部１１３が出力するランプ信号の例を示す。Ｄ／Ａ変換部１１３は、制御部１３１の制御に従って、ランプ信号を生成し、出力する。ここで、ランプ信号の傾きは、カラムＡ／Ｄ変換部１２３のＡ／Ｄ変換部のランプ信号の利得（ゲイン）を設定することができる。例えば、ランプ信号の傾きが小さい場合には、カラムＡ／Ｄ変換部１２３のＡ／Ｄ変換部の利得が大きくなるように設定することができる。一方、ランプ信号の傾きが大きい場合には、カラムＡ／Ｄ変換部１２３のＡ／Ｄ変換部の利得が小さくなるように設定することができる。また、Ｄ／Ａ変換部１１３は、画素信号の１度の読み出しに対し、２回ランプ信号を出力するようになっている。１回目のランプ信号の出力は、単位画素１５１のリセットレベル（Ｐ相）が読み出され（この期間をＰ相読み出し期間という。）、Ｐ相の単位画素１５１の画素信号がカラムＡ／Ｄ変換部１２３でＡ／Ｄ変換される。２回目のランプ信号の出力は、単位画素１５１で光電変換された信号（Ｄ相）が読み出され（この期間をＤ相読み出し期間という。）、Ｄ相の単位画素１５１の画素信号がカラムＡ／Ｄ変換部１２３でＡ／Ｄ変換される。また、Ｐ相読み出し期間のランプ信号の傾きと、Ｄ相読み出し期間のランプ信号の傾きは、同一である。なお、特に断りがない限り、「上」とは図７中の上方向を意味し、「下」とは図７中の下方向を意味する。
　図７では、例えば、ランプ信号１、ランプ信号２及びランプ信号３は、それぞれ傾きが異なっていることを示している。ランプ信号の傾きは、勾配を急にすればＤ相読み出し期間を短くすることができ、一方、勾配を緩やかにすればＤ相読み出し期間を長くすることができる。例えば、カラムＡ／Ｄ変換部１２３Ｂは、比較部１８２－０とカウンタ１８３－０とを有している（図６参照）。比較部１８２－０は、垂直信号線ＶＳＬＢ０を介して伝送される画素信号とＤ／Ａ変換部１１３Ａから供給されるランプ信号とでその大きさを比較する。そして、比較部１８２－０は、その比較結果をカウンタ１８３－０に供給する。カウンタ１８３－０は、比較部１８２－０において比較を開始してから比較結果が変化するまでの期間をカウントしており、そのカウント値を出力する。
　したがって、例えば、ランプ信号１の傾きＬＡ１は、ランプ信号２の傾きＬＡ２及びランプ信号３の傾きＬＡ３よりも傾きが小さいため、Ｄ相読み出し期間が長くなる。このため、ランプ信号１は、カラムＡ／Ｄ変換部１２３のＡ／Ｄ変換部の利得が、ランプ信号２及びランプ信号３よりも大きくなるように設定することができる。一方、ランプ信号２の傾きＬＡ２は、ランプ信号１の傾きＬＡ１よりも傾きが大きく、また、ランプ信号３の傾きＬＡ３よりも小さいため、Ｄ相読み出し期間は、ランプ信号１とランプ信号３との間の期間となる。このため、ランプ信号２は、カラムＡ／Ｄ変換部１２３のＡ／Ｄ変換部の利得が、ランプ信号３よりも大きく、ランプ信号１よりも小さくなるように設定することができる。他方、ランプ信号３の傾きＬＡ３は、ランプ信号１の傾きＬＡ１及びランプ信号２の傾きＬＡ２よりも傾きが大きいため、Ｄ相読み出し期間が短くなる。このため、ランプ信号３は、カラムＡ／Ｄ変換部１２３のＡ／Ｄ変換部の利得が、ランプ信号１及びランプ信号２よりも小さくなるように設定することができる。
　なお、Ｄ／Ａ変換部１１３は、ランプ信号の傾き（傾きＬＡ１、傾きＬＡ２、傾きＬＡ３）は、３つに限定されるものではなく、Ｄ／Ａ変換部１１３Ａ、Ｄ／Ａ変換部１１３Ｂ、Ｄ／Ａ変換部１１３Ｃ及びＤ／Ａ変換部１１３Ｄのそれぞれが、所定のランプ信号の傾きを設定することができる。これにより、Ｄ／Ａ変換部１１３は、系統毎にそれぞれ利得を設定することができる。また、Ｄ／Ａ変換部１１３は、制御部１３１の制御により、図７に示すように、ランプ信号１、２、３のオフセットを、相対的に上下方向にずらすことができる。制御部１３１は、ランプ信号１、２、３のオフセットを相対的に上下方向にずらすことにより、出力データにノイズがのることを回避することができる。
　図８にアドレスデコーダ１４１の主な構成を示す。アドレスデコーダ１４１は、画素アレイの各ラインに対して、図８に示す論理回路を有する。そして、アドレスデコーダ１４１には、画素を選択するためのアドレス（ＡＤＤ＿Ｘ）、読み出しラッチリセット（ＲＬＲＳＴ）、読みだしラッチセット（ＲＬＳＥＴ＿Ｘ）、電子シャッタラッチリセット（ＳＬＲＳＴ）、及び電子シャッタラッチセット（ＳＬＳＥＴ＿Ｘ）等のアドレスを指定する制御信号がセンサコントローラ１３１から入力される。アドレスデコーダ１４１は、制御部１３１により指定されるラインの論理回路において、これら入力信号を基に、読み出しラッチ（ＲＬＱ）または電子シャッタラッチ（ＳＬＱ）として、値”Ｈ（ハイ）”を画素駆動部１４２に出力する。ＮＯＴ＿読み出しラッチ（ＸＲＬＱ）やＮＯＴ＿電子シャッタラッチ（ＸＳＬＱ）は、それらの制御信号を負論理にしたパルスである。
　画素駆動部１４２の主な構成例を図９に示す。画素駆動部１４２は、画素アレイの各ラインに対して、図９に示す論理回路を有する。
　画素駆動部１４２は、アドレスデコーダ１４１から供給される読み出しラッチ出力パルスＲＬＱや電子シャッタラッチＳＬＱ、センサコントローラ１３１から供給される読み出し時転送パルスＲＴＲ、電子シャッタ時転送パルスＳＴＲ、電子シャッタ時リセットパルスＳＲＳＴ、読み出し時リセットパルスＲＲＳＴ、及び読み出し時選択パルスＲＳＥＬ等の各種制御信号の値に従って、当該ラインの各単位画素１５１の各トランジスタに対し制御信号ＴＲＧ、制御信号ＳＥＬ、及び制御信号ＲＳＴを供給する。
［第１の実施形態の固体撮像装置の領域制御］
　次に、本技術に係る第１の実施形態の固体撮像装置１００が、４つの系統を独立して制御し、画像を生成する領域制御について説明する。
　第１の実施形態では、複数の画素の画素信号を出力させるための制御信号が、行毎に、少なくとも２以上割り当てられる。制御部１３１が、行方向の範囲と列方向の範囲とを設定し、領域が形成され、領域を複数、ここでは４つ設定し、４つの領域のそれぞれの領域毎に制御信号を割り当てる。例えば、制御部１３１は、１つ目の領域にＡ系統の制御信号を割り当て、２つ目の領域にＢ系統の制御信号を割り当て、３つ目の領域にＣ系統の制御信号を割り当て、４つ目の領域にＤ系統の制御信号を割り当てる。
　図１０に、第１の実施形態の固体撮像装置１００が、制御部１３１が画素アレイ部１１１の単位画素１５１Ａ、単位画素１５１Ｂ、単位画素１５１Ｃ、単位画素１５１Ｄを制御する概念を示す。図１０は、画素アレイ部１１１の単位画素１５１Ａ、単位画素１５１Ｂ、単位画素１５１Ｃ、単位画素１５１Ｄの各画素信号を出力する概念を示した説明図である。
　図１０に示すように、垂直走査部１３２は、制御部１３１に制御されて、画素アレイ部１１１の各カラムの各単位画素をライン毎に駆動させ、画素信号を出力させる。即ち、垂直走査部１３２は、制御部１３１によって設定された列方向の範囲の複数の画素の画素信号を行毎に、かつ、列方向にそれぞれ出力させる。具体的には、画素制御信号ＣＳ１は、Ａ系統の制御を行うようになっており、単位画素１５１Ａから画素信号を出力させる。また、画素制御信号ＣＳ２は、Ｂ系統の制御を行うようになっており、単位画素１５１Ｂから画素信号を出力させる。また、画素制御信号ＣＳ３は、Ｃ系統の制御を行うようになっており、単位画素１５１Ｃから画素信号を出力させる。そして、画素制御信号ＣＳ４は、Ｄ系統の制御を行うようになっており、単位画素１５１Ｄから画素信号を出力させる。
　読み出し部１１２は、制御部１３１によって設定された行方向の範囲の複数の画素の画素信号を列毎に、かつ、行方向にそれぞれアナログ信号からデジタル信号に変換する。即ち、読み出し部１１２は、単位画素１５１Ａから出力された画素信号に、制御部１３１の制御信号ＲＳ１に従って、Ａ系統のＡ／Ｄ変換等の信号処理を行って出力する。読み出し部１１２は、単位画素１５１Ｂから出力された画素信号に、制御部１３１の制御信号ＲＳ２に従って、Ｂ系統のＡ／Ｄ変換等の信号処理を行って出力する。読み出し部１１２は、単位画素１５１Ｃから読み出された画素信号に、制御部１３１の制御信号ＲＳ３に従って、Ｃ系統のＡ／Ｄ変換等の信号処理を行って出力する。読み出し部１１２は、単位画素１５１Ｄから読み出された画素信号に、制御部１３１の制御信号ＲＳ４に従って、Ｄ系統のＡ／Ｄ変換等の信号処理を行って出力する。
　次に、Ａ系統～Ｄ系統の領域ごとの領域制御について説明する。制御部１３１は、複数の領域（Ａ系統～Ｄ系統の領域）をそれぞれ独立して設定することができる。
　図１１に、制御部１３１が画素アレイ部１１１に画素制御信号毎に領域を設定する概念を示す。図１１は、画素アレイ部１１１にＡ系統～Ｄ系統の４つの領域が設定される概念を示した説明図である。ここで、図１１において、ＡＤアドレスの０からＸの方向を行方向とし、画素アドレスの０からＹの方向を列方向とする。なお、制御部１３１は、行方向と列方向に範囲を設定するため、始点と終点とが逆に設定される場合も含むものとする。この場合、行方向と列方向のそれぞれの反対方向も、行方向及び列方向に含まれるものとする。
　制御部１３１は、Ａ系統の領域として、行方向に、ＡＤアドレスＡのＳＴＡＲＴからＡＤアドレスＡのＥＮＤまで出力する範囲を設定する。また、制御部１３１は、列方向に、画素アドレスＡのＳＴＡＲＴから画素アドレスＡのＥＮＤまで出力する範囲を設定する。これにより、制御部１３１は、Ａ系統の領域を設定することができる。
　制御部１３１は、同様に、行方向に、ＡＤアドレスＢのＳＴＡＲＴからＡＤアドレスＢのＥＮＤまで出力する範囲を設定する。また、制御部１３１は、Ｂ系統の領域として、列方向に、画素アドレスＢのＳＴＡＲＴから画素アドレスＢのＥＮＤまで出力する範囲を設定する。これにより、制御部１３１は、Ｂ系統の領域を設定することができる。
　制御部１３１は、Ｃ系統の領域として、行方向に、ＡＤアドレスＣのＳＴＡＲＴからＡＤアドレスＣのＥＮＤまで出力する範囲を設定する。また、制御部１３１は、列方向に、画素アドレスＣのＳＴＡＲＴから画素アドレスＣのＥＮＤまで出力する範囲を設定する。これにより、制御部１３１は、Ｃ系統の領域を設定することができる。
　制御部１３１は、Ｄ系統の領域として、行方向に、ＡＤアドレスＤのＳＴＡＲＴからＡＤアドレスＤのＥＮＤまで出力する範囲を設定する。また、制御部１３１は、列方向に、画素アドレスＤのＳＴＡＲＴから画素アドレスＤのＥＮＤまで出力する範囲を設定する。これにより、制御部１３１は、Ｄ系統の領域を設定することができる。
　次に、Ａ系統の領域とＢ系統の領域とが重複する領域Ｐについて、部分拡大図を用いて、説明する。
　図１２に、Ａ系統の領域とＢ系統の領域とが重複する領域Ｐの一部を拡大した部分拡大図を示す。図１２は、重複する領域Ｐの一部を拡大した部分拡大図である。
　画素アレイ部１１１は、複数の単位画素１５１Ａ、複数の単位画素１５１Ｂ、複数の単位画素１５１Ｃ及び複数の単位画素１５１Ｄが、行ごとに配列されている。画素アレイ部１１１のＡ系統の領域は、制御部１３１からの画素制御信号ＣＳ１によって、複数のＡ系統の行が制御される。また、画素アレイ部１１１のＢ系統の領域は、制御部１３１からの画素制御信号ＣＳ２によって、複数のＢ系統の行が制御される。
　このように、制御部１３１は、行ごとに列方向の制御を行っており、画素アレイ部１１１は、Ａ系統の領域及びＢ系統の領域が設定された範囲の画素信号が出力される。
　また、第１の実施形態の固体撮像装置１００は、制御部１３１が、２以上の制御信号のそれぞれを制御して、制御部１３１によって設定された列方向の範囲で２以上の制御信号に対応する複数の画素の画素信号を同時に出力させることができる。例えば、重複する領域Ｐにおいて、Ａ系統の制御とＢ系統の制御が互いに隣接する行では、２つの単位画素１５１Ａ及び２つの単位画素１５１Ｂがそれぞれ出力される。
　これにより、第１の実施形態の固体撮像装置１００は、Ａ系統の領域とＢ系統の領域とが重複する領域Ｐの解像度を向上させることができる。
＜３．第２の実施形態（固体撮像装置の例２）＞
　次に、Ａ系統の画素制御信号ＣＳ１と、Ｂ系統の画素制御信号ＣＳ２について説明する。なお、第１の実施形態の固体撮像装置１００と同一の構成には同一の符号を付して、重複する箇所は、適宜、説明を省略する。
　図１３に、画素制御信号ＣＳ１と画素制御信号ＣＳ２によってＡ系統の領域とＢ系統の領域とが制御される概念を示す。図１３は、画素制御信号ＣＳ１と画素制御信号ＣＳ２を構成する制御信号を示した説明図である。
　本技術の第２の実施形態において、画素制御信号ＣＳ１と画素制御信号ＣＳ２を伝送するための信号線が、少なくとも、リセットトランジスタ、増幅トランジスタ及びセレクトトランジスタに接続されている。
　第２の実施形態では、画素制御信号ＣＳ１と画素制御信号ＣＳ２は、制御信号ＴＲＧ、制御信号ＳＥＬ、及び制御信号ＲＳＴに接続されるようになっている。即ち、Ａ系統の領域では、画素制御信号ＣＳ１は、制御信号ＴＲＧＡ１、制御信号ＳＥＬＡ１及び制御信号ＲＳＴＡ１に接続され、Ａ系統の複数の画素の画素信号を読み出させる。また、Ｂ系統の領域では、画素制御信号ＣＳ２は、制御信号ＴＲＧＢ１、制御信号ＳＥＬＢ１及び制御信号ＲＳＴＢ１に接続され、Ｂ系統の複数の画素の画素信号を読み出させる。
　また、本技術に係る第２の実施形態の固体撮像装置１００の制御部１３１は、複数の領域のそれぞれの領域毎に、それぞれ蓄積する蓄積時間を設定することができる。具体的には、制御部１３１は、Ａ系統の領域、Ｂ系統の領域、Ｃ系統の領域、Ｄ系統の領域ごとに、それぞれ蓄積する蓄積時間を、画素制御信号（画素制御信号ＣＳ１、画素制御信号ＣＳ２、画素制御信号ＣＳ３、画素制御信号ＣＳ４）により設定することができる。
　この場合、制御部１３１は、複数の領域（Ａ系統の領域、Ｂ系統の領域、Ｃ系統の領域、Ｄ系統の領域）のそれぞれの領域毎に設定された蓄積時間が、領域毎に異なる、又は、領域毎に同一となるように設定することができる。例えば、Ａ系統とＢ系統は、Ｃ系統やＤ系統に比べて、光電変換素子が長時間電荷を蓄積する長蓄積とすることができる。
　また、制御部１３１は、複数の領域をそれぞれ独立して設定することができる。具体的には、制御部１３１は、Ａ系統の領域、Ｂ系統の領域、Ｃ系統の領域及びＤ系統の領域をそれぞれ独立して設定し、Ａ系統の領域、Ｂ系統の領域、Ｃ系統の領域及びＤ系統の領域をそれぞれ画素制御信号（画素制御信号ＣＳ１、画素制御信号ＣＳ２、画素制御信号ＣＳ３、画素制御信号ＣＳ４）により制御することができる。これにより、制御部１３１は、Ａ系統～Ｄ系統の領域ごとに光電変換する蓄積時間を個別に制御することができる。
　なお、Ａ系統及びＢ系統は、画素制御信号ＣＳ１と画素制御信号ＣＳ２がそれぞれ１つに限定されるものではない。例えば、Ａ系統の制御であっても、画素制御信号ＣＳ１Ａ１と、画素制御信号ＣＳ１Ａ２との２系統を設け、Ａ系統内において２つの制御を設けるようにしてもよい。この場合、画素制御信号ＣＳ１Ａ１と画素制御信号ＣＳ１Ａ２の蓄積時間は、異なっていてもよい。
　図１４に、第２の実施形態の固体撮像装置１００の制御部１３１が、画素アレイ部１１１に系統ごとに独立して制御する概念を示す。図１４は、画素アレイ部１１１に系統ごとに制御する概念を示した説明図である。
　図１４のＡ系統とＢ系統は、画素アドレスとＡＤアドレスとが同一アドレスとなっている。このため、Ａ系統の領域とＢ系統の領域では、出力される画素が２倍となり、高解像度となる。また、制御部１３１は、Ａ系統の画素制御信号ＣＳ１とＢ系統の画素制御信号ＣＳ２を制御して、Ｃ系統及びＤ系統の領域よりも長蓄積とすることができる。
　Ｃ系統とＤ系統の領域では、画素制御信号ＣＳ３と画素制御信号ＣＳ４により、それぞれＡ系統とＢ系統の領域よりも短蓄積となるが、これに限定されるものではない。制御部１３１は、Ａ系統、Ｂ系統、Ｃ系統及びＤ系統のいずれも独立して蓄積時間を制御することができる。
　また、Ｃ系統とＤ系統の領域では、Ｃ系統とＤ系統の複数の単位画素１５１Ｃと複数の単位画素１５１Ｄをそれぞれ出力することができる。そのため、Ａ系統～Ｄ系統で出力される領域を全範囲に設定すると、解像度を最大にすることができる。
　図１５に、Ａ系統～Ｄ系統において出力する領域を全範囲に設定した制御例を示す。図１５は、画素アレイ部１１１の全範囲にＡ系統～Ｄ系統の４つの領域が重複して設定された概念を示す説明図である。
　制御部１３１は、Ａ系統の領域として、行方向に、ＡＤアドレスＡのＳＴＡＲＴからＡＤアドレスＡのＥＮＤまで出力する範囲を設定する。また、制御部１３１は、列方向に、画素アドレスＡのＳＴＡＲＴから画素アドレスＡのＥＮＤまで出力する範囲を設定する。これにより、制御部１３１は、Ａ系統の領域を設定することができる。
　制御部１３１は、同様に、行方向に、Ａ系統と同一のアドレスである、ＡＤアドレスＢのＳＴＡＲＴからＡＤアドレスＢのＥＮＤまで出力する範囲を設定する。また、制御部１３１は、Ｂ系統の領域として、列方向に、Ａ系統と同一のアドレスである、画素アドレスＢのＳＴＡＲＴから画素アドレスＢのＥＮＤまで出力する範囲を設定する。これにより、制御部１３１は、Ａ系統と同一の領域であるＢ系統の領域を設定することができる。
　制御部１３１は、Ｃ系統の領域として、行方向に、Ａ系統と同一のアドレスである、ＡＤアドレスＣのＳＴＡＲＴからＡＤアドレスＣのＥＮＤまで出力する範囲を設定する。また、制御部１３１は、列方向に、Ａ系統と同一のアドレスである、画素アドレスＣのＳＴＡＲＴから画素アドレスＣのＥＮＤまで出力する範囲を設定する。これにより、制御部１３１は、Ａ系統と同一の領域であるＣ系統の領域を設定することができる。
　制御部１３１は、Ｄ系統の領域として、行方向に、Ａ系統と同一のアドレスである、ＡＤアドレスＤのＳＴＡＲＴからＡＤアドレスＤのＥＮＤまで出力する範囲を設定する。また、制御部１３１は、列方向に、Ａ系統と同一のアドレスである、画素アドレスＤのＳＴＡＲＴから画素アドレスＤのＥＮＤまで出力する範囲を設定する。これにより、制御部１３１は、Ａ系統と同一の領域であるＤ系統の領域を設定することができる。
　これにより、本技術に係る第１の実施形態の固体撮像装置１００の制御部１３１は、画素アレイ部１１１にＡ系統からＤ系統までの画素信号の出力制御を行うことができる。この場合、制御部１３１は、Ａ系統からＤ系統の複数の単位画素（複数の単位画素１５１Ａ、複数の単位画素１５１Ｂ、複数の単位画素Ｃ、複数の単位画素Ｄ）の画素信号を出力させることができるので、解像度を最大とする画像を得ることができる。
　また、Ａ系統からＤ系統は、画素制御信号ＣＳ１、画素制御信号ＣＳ２、画素制御信号ＣＳ３及び画素制御信号ＣＳ４でそれぞれ制御されるので、制御部１３１は、Ａ系統からＤ系統までの蓄積時間をそれぞれ独立して設定することができる。
＜４．第３の実施形態（固体撮像装置の例３）＞
　次に、本技術に係る第３の実施形態の固体撮像装置について説明する。第３の実施形態の固体撮像装置の制御部は、第１の実施形態の固体撮像装置の制御部に、さらに、カラムＡ／Ｄ変換器がデジタル信号に変換した信号を増幅する利得を制御信号毎に設定するようになっている。なお、第１の実施形態の固体撮像装置１００と同一の構成については同一の符号を付し、説明を適宜省略する。
　図１６に、Ｄ／Ａ変換部１１３が出力するランプ信号の例を示す。図１６は、ランプ信号の傾きによって、カラムＡ／Ｄ変換部１２３の利得（ゲイン）を設定することを示している。
　Ｄ／Ａ変換部１１３は、制御部１３１の制御に従って、ランプ信号を生成し、出力する。ここで、ランプ信号の傾きは、カラムＡ／Ｄ変換部１２３のＡ／Ｄ変換部のランプ信号の利得を設定することができる。例えば、ランプ信号の傾きが小さい場合には、カラムＡ／Ｄ変換部１２３のＡ／Ｄ変換部の利得が大きくなるように設定することができる。一方、ランプ信号の傾きが大きい場合には、カラムＡ／Ｄ変換部１２３のＡ／Ｄ変換部の利得が小さくなるように設定することができる。また、Ｄ／Ａ変換部１１３は、画素信号の１度の読み出しに対し、２回ランプ信号を出力するようになっている。１回目のランプ信号の出力は、単位画素１５１のリセットレベル（Ｐ相）が読み出され（この期間をＰ相読み出し期間という。）、Ｐ相の単位画素１５１の画素信号がカラムＡ／Ｄ変換部１２３でＡ／Ｄ変換される。２回目のランプ信号の出力は、単位画素１５１で光電変換された信号（Ｄ相）が読み出され（この期間をＤ相読み出し期間という。）、Ｄ相の単位画素１５１の画素信号がカラムＡ／Ｄ変換部１２３でＡ／Ｄ変換される。また、Ｐ相読み出し期間のランプ信号の傾きと、Ｄ相読み出し期間のランプ信号の傾きは、同一である。なお、特に断りがない限り、「上」とは図１６中の上方向を意味し、「下」とは図１６中の下方向を意味する。
　図１６では、例えば、ランプ信号１、ランプ信号２及びランプ信号３は、それぞれ傾きが異なっていることを示している。ランプ信号の傾きは、勾配を急にすればＤ相読み出し期間を短くすることができ、一方、勾配を緩やかにすればＤ相読み出し期間を長くすることができる。例えば、カラムＡ／Ｄ変換部１２３Ｂは、比較部１８２－０とカウンタ１８３－０とを有している（図６参照）。比較部１８２－０は、垂直信号線ＶＳＬＢ０を介して伝送される画素信号とＤ／Ａ変換部１１３Ａから供給されるランプ信号とでその大きさを比較する。そして、比較部１８２－０は、その比較結果をカウンタ１８３－０に供給する。カウンタ１８３－０は、比較部１８２－０において比較を開始してから比較結果が変化するまでの期間をカウントしており、そのカウント値を出力する。
　したがって、例えば、ランプ信号１の傾きＬＡ１は、ランプ信号２の傾きＬＡ２及びランプ信号３の傾きＬＡ３よりも傾きが小さいため、Ｄ相読み出し期間が長くなる。このため、ランプ信号１は、カラムＡ／Ｄ変換部１２３のＡ／Ｄ変換部の利得が、ランプ信号２及びランプ信号３よりも大きくなるように設定することができる。一方、ランプ信号２の傾きＬＡ２は、ランプ信号１の傾きＬＡ１よりも傾きが大きく、また、ランプ信号３の傾きＬＡ３よりも小さいため、Ｄ相読み出し期間は、ランプ信号１とランプ信号３との間の期間となる。このため、ランプ信号２は、カラムＡ／Ｄ変換部１２３のＡ／Ｄ変換部の利得が、ランプ信号３よりも大きく、ランプ信号１よりも小さくなるように設定することができる。他方、ランプ信号３の傾きＬＡ３は、ランプ信号１の傾きＬＡ１及びランプ信号２の傾きＬＡ２よりも傾きが大きいため、Ｄ相読み出し期間が短くなる。このため、ランプ信号３は、カラムＡ／Ｄ変換部１２３のＡ／Ｄ変換部の利得が、ランプ信号１及びランプ信号２よりも小さくなるように設定することができる。
　したがって、Ｄ／Ａ変換部１１３は、図１６に示すようなランプ信号を、カラムＡ／Ｄ変換部１２３に供給する。これにより、カラムＡ／Ｄ変換部１２３は、Ｄ／Ａ変換部１１３からのランプ信号の傾き（傾きＬＡ１、傾きＬＡ２、傾きＬＡ３）により、利得を変更することができる。また、Ｄ／Ａ変換部１１３は、Ａ系統からＤ系統の各系統毎にＤ／Ａ変換部１１３Ａ、Ｄ／Ａ変換部１１３Ｂ、Ｄ／Ａ変換部１１３ＣおよびＤ／Ａ変換部１１３Ｄを備えているため、Ａ系統からＤ系統の各系統毎にそれぞれ利得を設定することができる。
　例えば、Ｄ／Ａ変換部１１３Ａは、制御部１３１によって、Ａ系統に第１の所定の利得が設定される。また、Ｄ／Ａ変換部１１３Ｂは、制御部１３１によって、Ｂ系統に第２の所定の利得が設定される。また、Ｄ／Ａ変換部１１３Ｃは、制御部１３１によって、Ｃ系統に第３の所定の利得が設定される。また、Ｄ／Ａ変換部１１３Ｄは、制御部１３１によって、Ｄ系統に第４の所定の利得が設定される。なお、Ｄ／Ａ変換部１１３は、４つのＤ／Ａ変換部１１３に限定されるものではなく、共通化を図ることにより、Ｄ／Ａ変換部１１３の個数を削減させてもよい。また、利得を変更する方法はこれに限定されるものではなく、様々な方法が適用可能である。
　また、Ｄ／Ａ変換部１１３は、制御部１３１の制御により、図１６に示すように、ランプ信号１、２、３のオフセットを、相対的に上下方向にずらすことができる。制御部１３１は、ランプ信号１、２、３のオフセットを相対的に上下方向にずらすことにより、出力データにノイズがのることを回避することができる。
＜５．第４の実施形態（固体撮像装置の例４）＞
　本技術に係る第４の実施形態の固体撮像装置は、第１の実施形態の固体撮像装置に、画素アレイ部１１１から出力される複数の画素の画素信号を制御信号毎に切り替えるスイッチを、更に備えるようになっている。一例として、選択部１２２が、スイッチを備える場合について説明する。なお、第１の実施形態の固体撮像装置１００と同一の構成については同一の符号を付し、説明を適宜省略する。
　図１７に、第４の実施形態の固体撮像装置が、ＶＳＬスイッチＳＷ（ＶＳＬスイッチＳＷ１、ＶＳＬスイッチＳＷ２、ＶＳＬスイッチＳＷ３、ＶＳＬスイッチＳＷ４、ＶＳＬスイッチＳＷ５、ＶＳＬスイッチＳＷ６、ＶＳＬスイッチＳＷ７及びＶＳＬスイッチＳＷ８）を、更に備える構成を示す。図１７は、ＶＳＬスイッチＳＷ１～ＳＷ８を備える固体撮像装置を示した説明図である。
　図１７には、Ａ系統とＢ系統の２系統から構成される固体撮像装置の構成が示されている。図１７に示すように、垂直走査部１３２は、制御部１３１に制御されて、画素アレイ部１１１の各カラムの各単位画素をライン毎に駆動させ、画素信号を出力させる。具体的には、画素制御信号ＣＳ１は、Ａ系統の制御を行うようになっており、単位画素１５１Ａから画素信号を出力させる。また、画素制御信号ＣＳ２は、Ｂ系統の制御を行うようになっており、単位画素１５１Ｂから画素信号を出力させる。なお、単位画素１５１Ｃ～単位画素１５１Ｈは、画素制御信号ＣＳ１又は画素制御信号ＣＳ２に従って、画素信号が出力させるものとする。
　また、ＶＳＬスイッチＳＷ１～ＳＷ８は、選択部１２２に設けられる。ＶＳＬスイッチＳＷ１～ＳＷ８は、ＶＳＬスイッチＳＷ１～ＳＷ８を制御する制御信号に基づいて、制御される。また、カラムＡ／Ｄ変換部１２３は、画素制御信号ＣＳ１に対応する制御信号ＲＳ１と、画素制御信号ＣＳ２に対応する制御信号ＲＳ２とに基づいて、制御される。
　図１８に、ＶＳＬスイッチＳＷ１～ＳＷ８の切り替え動作がなかった場合の概念図を示す。図１８は、ＶＳＬスイッチＳＷ１～ＳＷ８の切り替えを固定して、ＶＳＬスイッチＳＷ１～ＳＷ８の切り替え動作がない状態を示す説明図である。
　ＶＳＬスイッチＳＷ１～ＳＷ８の切り替え動作がない場合、例えば、カラムＡ／Ｄ変換部１２３Ａ及びカラムＡ／Ｄ変換部１２３Ｂは、Ａ系統又はＢ系統のそれぞれの行の画素の画素信号を出力するようになっている。
　本技術に係る第４の実施形態の固体撮像装置では、制御部が、少なくとも一部の偶数の行を制御する第１制御に対応する画素の画素信号を第１のＡ／Ｄ変換器でデジタル信号に変換させるとともに、少なくとも一部の奇数の行を制御する第２制御に対応する画素の画素信号を第２のＡ／Ｄ変換器でデジタル信号に変換させて、それぞれ画素の画素信号を読み出させる。次に、制御部は、偶数の行を制御する第１制御に対応する画素の画素信号を第２のＡ／Ｄ変換器でデジタル信号に変換させるとともに、奇数の行を制御する第２制御に対応する画素の画素信号を第１のＡ／Ｄ変換器でデジタル信号に変換させて、それぞれ画素の画素信号を読み出させるように、スイッチを切り替える。
　本技術に係る第４の実施形態の固体撮像装置によれば、第１制御に対応する画素の画素信号と、第２制御に対応する画素の画素信号を、行単位で互い違いに出力することができるので、解像度を向上させることができる。
　図１９に、第１制御に対応する画素の画素信号と、第２制御に対応する画素の画素信号を、行単位で互い違いに出力するＶＳＬスイッチＳＷ１～ＳＷ８の切り替えを示す。図１９は、第４の実施形態の固体撮像装置のＶＳＬスイッチＳＷ１～ＳＷ８の切り替えを示す説明図である。
　図１９に示すように、制御部１３１が、ＶＳＬスイッチＳＷ１～ＳＷ８を切り替えることにより、読み出し部１１２は、カラムＡ／Ｄ変換部１２３ＡとカラムＡ／Ｄ変換部１２３Ｂとを切り替えて、行単位で互い違いに出力することができる。例えば、カラムＡ／Ｄ変換部１２３Ａは、単位画素１５１Ａ、単位画素１５１Ｃ、単位画素１５１Ｆ及び単位画素１５１Ｈを出力する。カラムＡ／Ｄ変換部１２３Ｂは、単位画素１５１Ｂ、単位画素１５１Ｄ、単位画素１５１Ｅ及び単位画素１５１Ｄを出力する。
　次に、制御部１３１が、ＶＳＬスイッチＳＷ１～ＳＷ８を切り替えることにより、カラムＡ／Ｄ変換部１２３Ａは、単位画素１５１Ｂ、単位画素１５１Ｄ、単位画素１５１Ｅ及び単位画素１５１Ｇを出力する。カラムＡ／Ｄ変換部１２３Ｂは、単位画素１５１Ａ、単位画素１５１Ｃ、単位画素１５１Ｆ及び単位画素１５１Ｈを出力する。
　このように、本技術に係る第４の実施形態の固体撮像装置は、画素アレイ部１１１から、第１制御に対応する画素の画素信号と、第２制御に対応する画素の画素信号を行単位で互い違いに出力することができる。これにより、本技術に係る第４の実施形態の固体撮像装置は、設定された領域の画像の解像度を向上させることができる。
　図２０に、画素アレイ部１１１からＡ系統とＢ系統の画素の画素信号を出力する状態を示す。図２０は、画素アレイ部１１１のＡ系統とＢ系統において、偶数の行と奇数の行を互い違いに出力する概念を示す説明図である。
　図２０に示すように、行毎に互い違いに、Ａ系統とＢ系統の画素の画素信号を出力することができるので、画素アレイ部１１１において解像度を向上させることができる。なお、Ａ系統の領域とＢ系統とが重複する領域Ｑは、重複していない領域と解像度は変わらない。
　このように、第４の実施形態では、ＶＳＬスイッチＳＷ１～ＳＷ８を備えていることにより、２系統のうち、一方の系統を出力しているときに、他方の系統の画素の画素信号を出力し、行毎に互い違いに画素信号を出力することができる。
　図２１に、２系統のうち一方の系統を出力しているときに、他方の系統の画素の画素信号を出力する概念を示す。図２１は、Ｂ系統のある行の画素の画素信号を出力している場合において、ＶＳＬスイッチＳＷ１～ＳＷ８を切り替えて、一部にＡ系統の画素の画素信号を出力することを示した説明図である。
　図２１Ａでは、図２０の重複する領域Ｑにおいて、Ａ系統とＢ系統の画素の画素信号が行毎に出力されていることを示している。一方、図２１Ｂでは、Ｂ系統の画素の画素信号の一部にＡ系統の画素の画素信号が出力され、Ａ系統の出力信号において、Ｂ系統の画素の画素信号が補間されることを示している。
　このように、本技術に係る第４の実施形態の固体撮像装置は、ＶＳＬスイッチＳＷ１～ＳＷ８を用いることにより、行毎に互い違いにＡ系統とＢ系統の画素の画素信号を出力することができる。また、本技術に係る第４の実施形態の固体撮像装置では、ＶＳＬスイッチＳＷ１～ＳＷ８を切り替えることにより、隣り合う画素の画素信号の補間を行うこともできるので、解像度を向上させることができる。
＜６．第５の実施形態（固体撮像装置の例５）＞
　本技術に係る第５の実施形態の固体撮像装置は、第４の実施形態の固体撮像装置において、制御部が、第１制御と第２制御との両方の制御に対応する画素から、第１制御に対応する画素の画素信号を、第１制御を行う制御信号で出力させ、又は、第２制御に対応する画素の画素信号を、第２制御を行う制御信号で出力させるように、スイッチを切り替えるようになっている。なお、第５の実施形態と同一の構成については、同一の符号を付し、適宜説明を省略する。
　図２２に、第１制御と第２制御との両方の制御に対応する画素を、Ａ系統としてもＢ系統としてもそれぞれ画素の画素信号を出力することができる概念を示す。図２２は、制御部１３１がＶＳＬスイッチＳＷ１～ＳＷ８を切り替えて、同一の画素の画素信号をＡ系統でもＢ系統でも出力することを示す説明図である。
　図２３に、画素アレイ部１１１において、Ａ系統としてもＢ系統としても、同一の画素の画素信号の読み出しを行うことができる概念を示す。図２３は、Ａ系統でもＢ系統でも同一の画素の画素信号を出力することを示す説明図である。図２３の場合、Ａ系統とＢ系統が重複する領域Ｑは、Ａ系統の画素の画素信号とＢ系統の画素の画素信号をそれぞれ出力することができる。
　また、図２４に、Ａ系統としてもＢ系統してもそれぞれ画素の画素信号を出力することができる概念を示す。図２４は、制御部１３１がＶＳＬスイッチＳＷ１～ＳＷ８を切り替えて、Ａ系統でもＢ系統でも同じ画素の画素信号を出力することを示す説明図である。
　図２４に示すように、Ａ系統の領域とＢ系統の領域は、それぞれＡ系統としても、また、Ｂ系統としても、同一の画素の画素信号を出力することができる。なお、この場合、同一の画素を出力することになるため、蓄積時間を合わせる必要がある。また、Ａ系統の領域とＢ系統の領域の重複する領域Ｑでも、Ａ系統でもＢ系統でも出力することができる。なお、第５の実施形態では、画素信号を出力する数が増えるため、フレームレートは低下する。
＜７．第６の実施形態（固体撮像装置の例６）＞
　本技術に係る第６の実施形態の固体撮像装置は、第１の実施形態の固体撮像装置において、カラムＡ／Ｄ変換部を複数備え、制御部が、複数のカラムＡ／Ｄ変換部のうち、少なくとも一部のカラムＡ／Ｄ変換部にデジタル信号に変換させない待機モードを、複数の領域の一部の領域に対応付けて設定することができる。なお、第１の実施形態の固体撮像装置１００と同一の構成については同一の符号を付し、説明を適宜省略する。
　図２５に、制御部１３１が、カラムＡ／Ｄ変換部１２３の一部にデジタル信号に変換させない待機モードを設定する状態を示す。図２５は、カラムＡ／Ｄ変換部１２３に待機モードを設定する状態を示した説明図である。
　選択部１２２は、ＶＳＬスイッチＳＷ１～ＳＷ４を有している。４本の垂直信号線（ＶＳＬ０、ＶＬＳ１、ＶＳＬ２、ＶＳＬ３）は、ＶＳＬスイッチＳＷ１～ＳＷ４を介して、カラムＡ／Ｄ変換部Ａ、カラムＡ／Ｄ変換部１２３Ｂ、カラムＡ／Ｄ変換部１２３Ｃ、カラムＡ／Ｄ変換部１２３Ｄに常時接続されている。
　制御部１３１は、画素制御信号ＣＳ１に対応する制御信号ＲＳ１により、カラムＡ／Ｄ変換部１２３Ａを制御する。また、制御部１３１は、画素制御信号ＣＳ２に対応する制御信号ＲＳ２により、カラムＡ／Ｄ変換部１２３Ｂを制御する。また、制御部１３１は、画素制御信号ＣＳ３に対応する制御信号ＲＳ３により、カラムＡ／Ｄ変換部１２３Ｃを制御する。また、制御部１３１は、画素制御信号ＣＳ４に対応する制御信号ＲＳ４により、カラムＡ／Ｄ変換部１２３Ｄを制御する。
　ここで、第６の実施形態の固体撮像装置は、制御部１３１が、複数のカラムＡ／Ｄ変換部１２３のうち少なくとも一部のカラムＡ／Ｄ変換部１２３にデジタル信号に変換させない待機モードを、複数の領域の一部の領域に対応付けて設定する。
　図２６に、制御部１３１が、複数のカラムＡ／Ｄ変換部１２３のうち、カラムＡ／Ｄ変換部１２３Ａのみ有効にデジタル信号に変換する設定する例を示す。図２６は、カラムＡ／Ｄ変換部１２３Ｂ、カラムＡ／Ｄ変換部１２３Ｃ、カラムＡ／Ｄ変換部１２３Ｄがデジタル信号に変換の処理をしない待機モード（スタンバイモード）に設定されていることを示す説明図である。
　この場合、カラムＡ／Ｄ変換部１２３では、カラムＡ／Ｄ変換部１２３Ａのみがデジタル変換の処理を実行することができる。一方、カラムＡ／Ｄ変換部１２３Ｂ、カラムＡ／Ｄ変換部１２３Ｃ、カラムＡ／Ｄ変換部１２３Ｄは、デジタル変換の処理を実行することができないので、カラムＡ／Ｄ変換部１２３Ｂ、カラムＡ／Ｄ変換部１２３Ｃ、カラムＡ／Ｄ変換部１２３Ｄから出力すべき信号は、全てカラムＡ／Ｄ変換部１２３Ａから出力される。
　図２７に、画素アレイ部１１１において、Ａ系統としてカラムＡ／Ｄ変換部１２３Ａから画素の画素信号を出力する概念を示す。図２７は、Ａ系統のみで画素の画素信号を出力することを示す説明図である。この場合、制御部１３１は、例えば、Ａ系統として、蓄積時間を長時間と設定し、カラムＡ／Ｄ変換部１２３Ａの利得も高く設定する。
　また、制御部１３１は、Ａ系統の領域として、行方向に、ＡＤアドレスＡのＳＴＡＲＴからＡＤアドレスＡのＥＮＤまで出力する範囲を設定する。また、制御部１３１は、列方向に、画素アドレスＡのＳＴＡＲＴから画素アドレスＡのＥＮＤまで出力する範囲を設定する。これにより、制御部１３１は、Ａ系統の領域の画素の画素信号をカラムＡ／Ｄ変換部１２３Ａから出力することができる。また、Ｂ系統の領域に対応するカラムＡ／Ｄ変換部１２３ＢとＣ系統の領域に対応するカラムＡ／Ｄ変換部１２３ＣとＤ系統の領域に対応するカラムＡ／Ｄ変換部１２３Ｄは、待機モードであるため、固体撮像装置１００は、消費電力を抑制することができる。
　また、制御部１３１は、複数のカラムＡ／Ｄ変換部１２３のうち、２つのカラムＡ／Ｄ変換部１２３Ｃ、１２３Ｄにデジタル信号に変換させない待機モード（スタンバイモード）に設定することもできる。
　図２８に、２つのカラムＡ／Ｄ変換部１２３Ａ、１２３Ｂを有効にして、他のカラムＡ／Ｄ変換部１２３Ｃ、１２３Ｄに待機モードに設定した状態を示す。図２８は、カラムＡ／Ｄ変換部１２３Ｃ、カラムＡ／Ｄ変換部１２３Ｄにデジタル変換の処理をしない待機モード（スタンバイモード）が設定されていることを示す説明図である。
　選択部１２２は、垂直信号線ＶＳＬ０又は垂直信号線ＶＳＬ２をカラムＡ／Ｄ変換部１２３Ａに常時接続し、垂直信号線ＶＳＬ１又は垂直信号線ＶＳＬ３をカラムＡ／Ｄ変換部１２３Ｂに常時接続する。これにより、画素アレイ部１１１は、カラムＡ／Ｄ変換部１２３ＡとカラムＡ／Ｄ変換部１２３Ｂとから、画素の画素信号を出力することができる。
　図２９に、画素アレイ部１１１において、Ａ系統とＢ系統が、カラムＡ／Ｄ変換部１２３ＡとカラムＡ／Ｄ変換部１２３Ｂとから画素の画素信号を出力する概念を示す。図２９は、カラムＡ／Ｄ変換部１２３ＡとカラムＡ／Ｄ変換部１２３Ｂとから画素の画素信号を出力することを示す説明図である。
　この場合、カラムＡ／Ｄ変換部１２３は、カラムＡ／Ｄ変換部１２３Ａの利得でＡ系統の画素の画素信号を出力することができるとともに、カラムＡ／Ｄ変換部１２３Ｂの利得でＢ系統の画素の画素信号を出力することができる。Ｃ系統の領域に対応するカラムＡ／Ｄ変換部１２３ＣとＤ系統の領域に対応するカラムＡ／Ｄ変換部１２３Ｄは、待機モードであるため、固体撮像装置１００は、消費電力を抑制することができる。
＜８．電子装置に関する第７の実施形態＞
　本技術に係る第７の実施形態の電子機器は、固体撮像装置が搭載されて、行方向及び列方向に複数の画素が二次元状に配列された画素アレイと、前記画素アレイの前記複数の画素の画素信号を出力させる範囲を前記行方向と前記列方向の方向にそれぞれ設定する制御部と、前記制御部によって設定された前記列方向の範囲の前記複数の画素の画素信号を行毎に、かつ、前記列方向にそれぞれ出力させる垂直走査部と、前記制御部によって設定された前記行方向の範囲の前記複数の画素の画素信号を列毎に、かつ、前記行方向にそれぞれアナログ信号からデジタル信号に変換するカラムＡ／Ｄ変換器と、を備える電子機器である。また、本技術に係る第７の実施形態の電子機器は、本技術に係る第１乃至第６の実施形態のいずれか１つの固体撮像装置が搭載された電子機器でもよい。
＜９．本技術を適用した固体撮像装置の使用例＞
　図３０は、イメージセンサとしての本技術に係る第１乃至第６の実施形態のいずれか１つの固体撮像装置の使用例を示す図である。
　上述した第１乃至第６の実施形態の固体撮像装置は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングするさまざまなケースに使用することができる。即ち、図３０に示すように、例えば、鑑賞の用に供される画像を撮影する鑑賞の分野、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、農業の分野等において用いられる装置（例えば、上述した第５の実施形態の電子装置）に、第１乃至第６の実施形態のいずれか１つの固体撮像装置を使用することができる。
　具体的には、鑑賞の分野においては、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置に、第１乃至第６の実施形態のいずれか１つの固体撮像装置を使用することができる。
　交通の分野においては、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置に、第１乃至第６の実施形態のいずれか１つの固体撮像装置を使用することができる。
　家電の分野においては、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、第１乃至第６のいずれか１つの実施形態の固体撮像装置を使用することができる。
　医療・ヘルスケアの分野においては、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置に、第１乃至第６の実施形態のいずれか１つの固体撮像装置を使用することができる。
　セキュリティの分野においては、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置に、第１乃至第６の実施形態のいずれか１つの固体撮像装置を使用することができる。
　美容の分野においては、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置に、第１乃至第６の実施形態のいずれか１つの固体撮像装置を使用することができる。
　スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置に、第１乃至第６の実施形態のいずれか１つの固体撮像装置を使用することができる。
　農業の分野においては、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置に、第１乃至第６の実施形態のいずれか１つの固体撮像装置を使用することができる。
　次に、本技術に係る第１から第６の実施形態の固体撮像装置の使用例を具体的に説明する。例えば、上述で説明をした固体撮像装置１００は、例えばデジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話など、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図３１に、その一例として、電子機器１０２（カメラ）の概略構成を示す。この電子機器１０２は、例えば静止画または動画を撮影可能なビデオカメラであり、固体撮像装置１０１と、光学系（光学レンズ）３１０と、シャッタ装置３１１と、固体撮像装置１０１およびシャッタ装置３１１を駆動する駆動部３１３と、信号処理部３１２とを有する。
　光学系３１０は、被写体からの像光（入射光）を固体撮像装置１０１の画素部１０１ａへ導くものである。この光学系３１０は、複数の光学レンズから構成されていてもよい。シャッタ装置３１１は、固体撮像装置１０１への光照射期間および遮光期間を制御するものである。駆動部３１３は、固体撮像装置１０１の転送動作およびシャッタ装置３１１のシャッタ動作を制御するものである。信号処理部３１２は、固体撮像装置１０１から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄoutは、メモリなどの記憶媒体に記憶されるか、あるいは、モニタ等に出力される。
　なお、本技術に係る実施形態は、上述した実施形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　また、本技術に係る第１乃至第６の実施形態は、上述した実施形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　また、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。
　また、本技術は、以下のような構成を取ることができる。
（１）行方向及び列方向に複数の画素が二次元状に配列された画素アレイと、
　前記画素アレイの前記複数の画素の画素信号を出力させる範囲を前記行方向と前記列方向の方向にそれぞれ設定する制御部と、
　前記制御部によって設定された前記列方向の範囲の前記複数の画素の画素信号を行毎に、かつ、前記列方向にそれぞれ出力させる垂直走査部と、
　前記制御部によって設定された前記行方向の範囲の前記複数の画素の画素信号を列毎に、かつ、前記行方向にそれぞれアナログ信号からデジタル信号に変換するカラムＡ／Ｄ変換器と、を備える固体撮像装置。
（２）前記複数の画素の画素信号を出力させるための制御信号が、行毎に、少なくとも２以上割り当てられ、
　前記制御部が、
　前記行方向の範囲と前記列方向の範囲とを設定し、領域が形成され、
　前記領域を複数設定し、前記複数の領域のそれぞれの領域毎に前記制御信号を割り当てる、前記（１）に記載の固体撮像装置。
（３）前記制御部が、
　前記複数の領域のそれぞれの領域毎に、それぞれ蓄積する蓄積時間を設定する、前記（２）に記載の固体撮像装置。
（４）前記制御部が、
　前記複数の領域のそれぞれの領域毎に設定された前記蓄積時間が、前記領域毎に異なる、又は、前記領域毎に同一となるように設定する、前記（３）に記載の固体撮像装置。
（５）前記制御部が、
　前記２以上の制御信号のそれぞれを制御して、前記制御部によって設定された前記列方向の範囲で前記２以上の制御信号に対応する前記複数の画素の画素信号を同時に出力させる、前記（２）乃至（４）のいずれか１つに記載の固体撮像装置。
（６）前記制御部が、
　前記複数の領域をそれぞれ独立して設定する、前記（２）乃至（５）のいずれか１つに記載の固体撮像装置。
（７）前記制御信号を伝送するための信号線が、少なくとも、リセットトランジスタ、増幅トランジスタ及びセレクトトランジスタに接続される、前記（２）乃至（６）のいずれか１つに記載の固体撮像装置。
（８）前記画素アレイから出力される前記複数の画素の画素信号を前記制御信号毎に切り替えるスイッチを、更に備える、前記（２）乃至（７）のいずれか１つに記載の固体撮像装置。
（９）前記カラム／ＡＤ変換部に前記複数の画素の画素信号を供給する信号線を選択する選択部を更に備え、
　前記選択部が、前記スイッチを有し、
　前記画素アレイから出力された前記複数の画素の画素信号を前記制御信号毎にそれぞれ切り替える、前記（８）に記載の固体撮像装置。
（１０）前記制御部が、
　少なくとも一部の偶数の行を制御する第１制御に対応する前記画素の画素信号を第１のＡ／Ｄ変換器でデジタル信号に変換させるとともに、少なくとも一部の奇数の行を制御する第２制御に対応する前記画素の画素信号を第２のＡ／Ｄ変換器でデジタル信号に変換させて、それぞれ前記画素の画素信号を出力させ、
　次に、前記第１制御に対応する前記画素の画素信号を前記第２のＡ／Ｄ変換器でデジタル信号に変換させるとともに、前記第２制御に対応する前記画素の画素信号を前記第１のＡ／Ｄ変換器でデジタル信号に変換させて、それぞれ前記画素の画素信号を出力させるように、前記スイッチを切り替える、前記（８）又は（９）に記載の固体撮像装置。
（１１）前記制御部が、
　前記第１制御と前記第２制御との両方の制御に対応する前記画素から、前記第１制御に対応する前記画素の画素信号を、前記第１制御を行う前記制御信号で出力させ、又は、前記第２制御に対応する前記画素の画素信号を、前記第２制御を行う前記制御信号で出力させるように、前記スイッチを切り替える、前記（１０）に記載の固体撮像装置。
（１２）前記カラムＡ／Ｄ変換部を複数備え、
　前記制御部が、
　前記複数のカラムＡ／Ｄ変換部のうち、少なくとも一部の前記カラムＡ／Ｄ変換部に前記デジタル信号に変換させない待機モードを、前記複数の領域の一部の領域に対応付けて設定する、前記（２）乃至（１１）のいずれか１つに記載の固体撮像装置。
（１３）前記制御部が、
　前記カラムＡ／Ｄ変換器が前記デジタル信号に変換した信号を増幅する利得を前記制御信号毎に設定する、前記（２）乃至（１２）のいずれか１つに記載の固体撮像装置。
（１４）前記（１）乃至（１３）のいずれか１つに記載の固体撮像装置を備える電子機器。
１００　固体撮像装置
１１１　画素アレイ部
１１２、１１２Ａ、１１２Ｂ　読み出し部
１１３、１１３Ａ、１１３Ｂ、１１３Ｃ、１１３Ｄ　Ｄ／Ａ変換部
１２１　カラム画素部
１２２、１２２Ａ、１２２Ｂ　選択部
１２３、１２３Ａ、１２３Ｂ　カラムＡ／Ｄ変換部
１２４、１２４Ａ、１２４Ｂ　水平転送部
１３１　制御部
１３２　垂直走査部
１３３　水平走査部
１４１　アドレスデコーダ
１４２　画素駆動部１４２
１５１、１５１Ａ、１５１Ｂ、１５１Ｃ、１５１Ｄ　単位画素
１５１Ｅ、１５１Ｆ、１５１Ｇ、１５１Ｈ　単位画素

Claims (14)

  1. 　行方向及び列方向に複数の画素が二次元状に配列された画素アレイと、
    　前記画素アレイの前記複数の画素の画素信号を出力させる範囲を前記行方向と前記列方向の方向にそれぞれ設定する制御部と、
    　前記制御部によって設定された前記列方向の範囲の前記複数の画素の画素信号を行毎に、かつ、前記列方向にそれぞれ出力させる垂直走査部と、
    　前記制御部によって設定された前記行方向の範囲の前記複数の画素の画素信号を列毎に、かつ、前記行方向にそれぞれアナログ信号からデジタル信号に変換するカラムＡ／Ｄ変換器と、を備える固体撮像装置。
  2. 　前記複数の画素の画素信号を出力させるための制御信号が、行毎に、少なくとも２以上割り当てられ、
    　前記制御部が、
    　前記行方向の範囲と前記列方向の範囲とを設定し、領域が形成され、
    　前記領域を複数設定し、前記複数の領域のそれぞれの領域毎に前記制御信号を割り当てる、請求項１に記載の固体撮像装置。
  3. 　前記制御部が、
    　前記複数の領域のそれぞれの領域毎に、それぞれ蓄積する蓄積時間を設定する、請求項２に記載の固体撮像装置。
  4. 　前記制御部が、
    　前記複数の領域のそれぞれの領域毎に設定された前記蓄積時間が、前記領域毎に異なる、又は、前記領域毎に同一となるように設定する、請求項３に記載の固体撮像装置。
  5. 　前記制御部が、
    　前記２以上の制御信号のそれぞれを制御して、前記制御部によって設定された前記列方向の範囲で前記２以上の制御信号に対応する前記複数の画素の画素信号を同時に出力させる、請求項２に記載の固体撮像装置。
  6. 　前記制御部が、
    　前記複数の領域をそれぞれ独立して設定する、請求項２に記載の固体撮像装置。
  7. 　前記制御信号を伝送するための信号線が、少なくとも、リセットトランジスタ、増幅トランジスタ及びセレクトトランジスタに接続される、請求項２に記載の固体撮像装置。
  8. 　前記画素アレイから出力される前記複数の画素の画素信号を前記制御信号毎に切り替えるスイッチを、更に備える、請求項２に記載の固体撮像装置。
  9. 　前記カラム／ＡＤ変換部に前記複数の画素の画素信号を供給する信号線を選択する選択部を更に備え、
    　前記選択部が、前記スイッチを有し、
    　前記画素アレイから出力された前記複数の画素の画素信号を前記制御信号毎にそれぞれ切り替える、請求項８に記載の固体撮像装置。
  10. 　前記制御部が、
    　少なくとも一部の偶数の行を制御する第１制御に対応する前記画素の画素信号を第１のＡ／Ｄ変換器でデジタル信号に変換させるとともに、少なくとも一部の奇数の行を制御する第２制御に対応する前記画素の画素信号を第２のＡ／Ｄ変換器でデジタル信号に変換させて、それぞれ前記画素の画素信号を出力させ、
    　次に、前記第１制御に対応する前記画素の画素信号を前記第２のＡ／Ｄ変換器でデジタル信号に変換させるとともに、前記第２制御に対応する前記画素の画素信号を前記第１のＡ／Ｄ変換器でデジタル信号に変換させて、それぞれ前記画素の画素信号を出力させるように、前記スイッチを切り替える、請求項８に記載の固体撮像装置。
  11. 　前記制御部が、
    　前記第１制御と前記第２制御との両方の制御に対応する前記画素から、前記第１制御に対応する前記画素の画素信号を、前記第１制御を行う前記制御信号で出力させ、又は、前記第２制御に対応する前記画素の画素信号を、前記第２制御を行う前記制御信号で出力させるように、前記スイッチを切り替える、請求項１０に記載の固体撮像装置。
  12. 　前記カラムＡ／Ｄ変換部を複数備え、
    　前記制御部が、
    　前記複数のカラムＡ／Ｄ変換部のうち、少なくとも一部の前記カラムＡ／Ｄ変換部に前記デジタル信号に変換させない待機モードを、前記複数の領域の一部の領域に対応付けて設定する、請求項２に記載の固体撮像装置。
  13. 　前記制御部が、
    　前記カラムＡ／Ｄ変換器が前記デジタル信号に変換した信号を増幅する利得を前記制御信号毎に設定する、請求項２に記載の固体撮像装置。
  14. 　前記請求項１に記載の固体撮像装置を備える電子機器。
PCT/JP2019/009999 2018-05-25 2019-03-12 固体撮像装置及び固体撮像装置を搭載した電子機器 WO2019225122A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP19807016.1A EP3806450A4 (en) 2018-05-25 2019-03-12 SEMICONDUCTOR IMAGING DEVICE AND ELECTRONIC DEVICE EQUIPPED WITH A SEMICONDUCTOR IMAGING DEVICE
US17/056,650 US11470269B2 (en) 2018-05-25 2019-03-12 Solid-state imaging device and electronic device equipped with solid-state imaging device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018100799 2018-05-25
JP2018-100799 2018-05-25

Publications (1)

Publication Number Publication Date
WO2019225122A1 true WO2019225122A1 (ja) 2019-11-28

Family

ID=68616683

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/009999 WO2019225122A1 (ja) 2018-05-25 2019-03-12 固体撮像装置及び固体撮像装置を搭載した電子機器

Country Status (4)

Country Link
US (1) US11470269B2 (ja)
EP (1) EP3806450A4 (ja)
TW (1) TWI835795B (ja)
WO (1) WO2019225122A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210102517A (ko) * 2020-02-10 2021-08-20 삼성전자주식회사 듀얼 컨버전 게인을 이용하여 hdr 이미지를 구현하기 위한 이미지 센서

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099909A (ja) * 2010-10-29 2012-05-24 Canon Inc 撮像装置、放射線撮影装置および放射線撮影システム
JP2013046232A (ja) * 2011-08-24 2013-03-04 Nippon Hoso Kyokai <Nhk> 固体撮像装置
WO2015133323A1 (ja) 2014-03-06 2015-09-11 ソニー株式会社 撮像素子、制御方法、並びに、撮像装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001186419A (ja) * 1999-12-24 2001-07-06 Nec Corp イメージセンサ及び画素読出し方法
US20050094012A1 (en) * 2003-09-04 2005-05-05 Yuichi Gomi Solid-state image sensing apparatus
JP5063234B2 (ja) * 2007-07-20 2012-10-31 キヤノン株式会社 撮像装置、撮像システム、及び、撮像装置の動作方法
JP5862126B2 (ja) 2011-09-06 2016-02-16 ソニー株式会社 撮像素子および方法、並びに、撮像装置
US8576979B2 (en) 2011-10-11 2013-11-05 Omnivision Technologies, Inc. Arithmetic counter circuit, configuration and application for high performance CMOS image sensors
EP2665257B1 (en) 2012-05-16 2014-09-10 Harvest Imaging bvba Image sensor and method for power efficient readout of sub-picture
JP2014078901A (ja) * 2012-10-12 2014-05-01 Sony Corp データ転送回路、撮像素子、および撮像装置
JP6548391B2 (ja) * 2014-03-31 2019-07-24 キヤノン株式会社 光電変換装置および撮像システム
KR102382835B1 (ko) 2015-12-03 2022-04-06 삼성전자주식회사 다양한 동작 모드를 지원하는 이미지 센서 및 그 동작 방법
CN106686326B (zh) * 2016-12-27 2019-08-20 上海集成电路研发中心有限公司 一种全画幅图像传感器系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099909A (ja) * 2010-10-29 2012-05-24 Canon Inc 撮像装置、放射線撮影装置および放射線撮影システム
JP2013046232A (ja) * 2011-08-24 2013-03-04 Nippon Hoso Kyokai <Nhk> 固体撮像装置
WO2015133323A1 (ja) 2014-03-06 2015-09-11 ソニー株式会社 撮像素子、制御方法、並びに、撮像装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3806450A4

Also Published As

Publication number Publication date
TWI835795B (zh) 2024-03-21
TW202005073A (zh) 2020-01-16
EP3806450A4 (en) 2021-08-04
US11470269B2 (en) 2022-10-11
EP3806450A1 (en) 2021-04-14
US20210211591A1 (en) 2021-07-08

Similar Documents

Publication Publication Date Title
TWI684363B (zh) 圖像感測器、讀出控制方法、及電子機器
US8411157B2 (en) Solid-state image pickup device and image pickup device
JP7316262B2 (ja) 固体撮像装置
KR102325497B1 (ko) 촬상 소자 및 촬상 장치
JP2016012903A (ja) 撮像素子、撮像方法、および電子機器
JP2013183279A (ja) 撮像装置、撮像システム、撮像装置の駆動方法、撮像システムの駆動方法
US7623175B2 (en) Solid state image sensing device for analog-averaging and sub-sampling of image signals at a variable sub-sampling rate and method of driving the same
JP2005229603A (ja) サブサンプリングモードでディスプレイ品質を改善した固体撮像素子及びその駆動方法
JP2008278453A (ja) 撮像装置及び撮像システム
WO2016147903A1 (ja) 固体撮像装置および駆動方法、並びに電子機器
WO2019225122A1 (ja) 固体撮像装置及び固体撮像装置を搭載した電子機器
JP2009016972A (ja) 固体撮像素子及び電子カメラ
JP6095868B2 (ja) 内視鏡
CN110463189B (zh) 摄像元件及电子相机
JP6137539B2 (ja) 固体撮像素子及びその駆動方法、並びに電子機器
WO2020095659A1 (ja) 固体撮像装置及び電子機器
US20050140806A1 (en) Solid state image sensing device and driving method with sub-sampling mode and improved dynamic range
US20100309348A1 (en) Image pickup device, image pickup system, and method of driving image pickup device
JP2007124053A (ja) 撮像素子及び撮像装置
US20240098385A1 (en) Image sensor and electronic device
WO2019216029A1 (ja) 撮像装置、電子機器および駆動方法
WO2016190127A1 (ja) イメージセンサ、処理方法、及び、電子機器
WO2020203797A1 (ja) 撮像素子、及び、撮像装置
JPH11146280A (ja) 画像信号処理装置及び画像信号処理方法
WO2017187975A1 (ja) 固体撮像素子、駆動方法、および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19807016

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019807016

Country of ref document: EP

Effective date: 20210111

NENP Non-entry into the national phase

Ref country code: JP