WO2019189119A1 - 無線通信装置、データ受信方法及びプログラム - Google Patents

無線通信装置、データ受信方法及びプログラム Download PDF

Info

Publication number
WO2019189119A1
WO2019189119A1 PCT/JP2019/012760 JP2019012760W WO2019189119A1 WO 2019189119 A1 WO2019189119 A1 WO 2019189119A1 JP 2019012760 W JP2019012760 W JP 2019012760W WO 2019189119 A1 WO2019189119 A1 WO 2019189119A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
symbol
control signal
error correction
error
Prior art date
Application number
PCT/JP2019/012760
Other languages
English (en)
French (fr)
Inventor
裕之 井倉
武志 西山
善洋 松村
Original Assignee
日本電気株式会社
東海旅客鉄道株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社, 東海旅客鉄道株式会社 filed Critical 日本電気株式会社
Priority to JP2020510873A priority Critical patent/JP7188793B2/ja
Priority to US16/981,965 priority patent/US11336387B2/en
Publication of WO2019189119A1 publication Critical patent/WO2019189119A1/ja
Priority to JP2022169633A priority patent/JP7347871B2/ja
Priority to JP2023111113A priority patent/JP2023123823A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • H04L1/0003—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0012—Modulated-carrier systems arrangements for identifying the type of modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • H04L1/0003—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes
    • H04L1/0005—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes applied to payload information
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Definitions

  • the present invention is based on the priority claim of Japanese patent application: Japanese Patent Application No. 2018-060462 (filed on Mar. 27, 2018), the entire contents of which are incorporated herein by reference. Shall.
  • the present invention relates to a wireless communication device, a data receiving method, and a program.
  • the likelihood of bit errors varies greatly depending on the channel quality of the wireless propagation path.
  • the channel quality of a wireless propagation path dynamically changes due to a change in the positional relationship between transmitting and receiving apparatuses in mobile wireless communication, in addition to a change in the propagation path itself due to changes in weather and surrounding structures.
  • transmission capacity and the likelihood of bit errors are in a trade-off relationship. If a modulation scheme with a large transmission capacity is used, bit errors are likely to occur, and conversely, if a modulation scheme that is unlikely to cause bit errors is used, Transmission capacity is reduced.
  • the modulation scheme is fixed so that the bit error is within a certain range when the channel quality of the radio channel is degraded, the transmission capacity is fixed low even when the channel quality of the radio channel is good. As a result, the utilization efficiency of radio wave resources is reduced.
  • the channel quality of the radio propagation path is grasped.
  • a modulation scheme with a large transmission capacity is used, and when the channel quality of the radio propagation path deteriorates, transmission is performed.
  • Adaptive modulation has been used to reduce the bit error rate using a modulation scheme with a small capacity.
  • BPSK, QPSK, 16QAM, 64QAM a technique of switching primary modulation schemes such as BPSK, QPSK, 16QAM, 64QAM is often used.
  • BPSK, QPSK, and QAM are the abbreviations for Binary Phase Shift Keying, Quadrature Phase Shift Keying, and Quadrature Amplitude Modulation, respectively.
  • FIG. 5 of Patent Document 1 four primary modulation schemes of BPSK, QPSK, 16QAM, and 64QAM are switched according to channel quality.
  • bit errors are reduced by using a primary modulation scheme with a low modulation degree such as BPSK.
  • High-gain modulation methods include a method using direct diffusion.
  • a processing gain can be obtained in a code division multiplexing transmission system including direct spreading.
  • direct spreading the number of symbols to be transmitted increases. For example, in order to obtain a gain of 3 dB, the number of symbols is twice, and in order to obtain a gain of 6 dB, the number of symbols is four times. Transmission speed decreases.
  • Patent Document 10 describes a method of increasing the gain by repeatedly transmitting the same data and averaging the same data with an averaging processing circuit. In this case as well, the transmission rate decreases as the number of averaging increases as described above.
  • a method for grasping the modulation method in the radio communication apparatus on the receiving side a method is known in which communication is performed using a format in which a control signal with a fixed modulation method and a main signal with a changed modulation method are mixed. ing.
  • a control signal whose modulation method is fixed is used to notify the receiving side radio apparatus of the modulation method of the main signal whose modulation method changes.
  • control signal is sent using a modulation method / coding rate with a low error rate. Modulate.
  • Patent Document 4 what is referred to as an MCS table including information such as a modulation method is held in a wireless communication device on the transmission side and reception side, and the modulation method used in the wireless communication device on the transmission side is stored in the MCS table.
  • MCS table including information such as a modulation method is held in a wireless communication device on the transmission side and reception side, and the modulation method used in the wireless communication device on the transmission side is stored in the MCS table.
  • a technique is described in which an index number is notified to a radio communication apparatus on the receiving side using a PDCCH that is a control signal whose modulation method is fixed.
  • CRC Cyclic Redundancy Check
  • Patent Document 9 discloses a technique of switching either the primary modulation scheme of 64QAM or 16QAM according to the channel quality and selecting the correct primary modulation scheme according to the CRC detection result.
  • JP 2002-199033 A Japanese Patent No. 5704160 Japanese Patent No. 4783217 International Publication No. 2014/119413 Japanese Patent No. 3665315 Japanese Patent No. 3883562 Japanese Patent Laid-Open No. 2002-27537 International Publication No. 2015/145592 JP 2009-33315 A JP-A-1-181250
  • the adaptive modulation method described above has a problem that communication cannot be performed when the channel quality is greatly deteriorated.
  • a primary modulation scheme with a low modulation degree such as BPSK or QPSK, a code
  • An error correction method with a low coding rate such as 1/3 is used.
  • communication cannot be performed if the line quality deteriorates so that the bit error does not fall within the specified range.
  • the control signal is always increased in gain using a modulation method such as direct spreading as described in Patent Document 3 or a modulation method for repeated transmission as described in Patent Document 10.
  • a modulation method such as direct spreading as described in Patent Document 3 or a modulation method for repeated transmission as described in Patent Document 10.
  • the bit error of the control signal can be kept within the specified range.
  • the gain of the control signal is constantly increased, the number of symbols required for the control signal is greatly increased, and there is a problem that the transmission rate is lowered even when the line quality is good.
  • the main signal is demodulated in order while switching the modulation method, and an error is detected for each modulation method using error detection means such as CRC.
  • error detection means such as CRC.
  • the method of performing the thinning-out process as described in Patent Document 9 is effective only between modulation schemes having a high degree of modulation using gray codes, such as 64QAM and 16QAM, and as described above, such as BPSK and QPSK. Even if the modulation method is used, it cannot be used for an application in which the line quality deteriorates so that the bit error does not fall within the specified range.
  • An object of the present invention is to switch to a high gain modulation method of a control signal that can communicate even when the line quality is greatly deteriorated and does not affect the transmission rate when the line quality is good.
  • the purpose is to provide technology that contributes to the enrichment of methods.
  • a symbol synthesis circuit that synthesizes received symbols, a demodulation circuit that demodulates the received symbols before and after the synthesis, an error correction circuit that performs error correction on the received data after demodulation, and the error
  • a detection circuit for detecting a first error detection code from the received data after correction, and a second detection for detecting a second error detection code obtained by inverting any plurality of bits from the received data after error correction
  • a reception data selection circuit for selecting the reception data, wherein the reception data selection circuit determines a modulation scheme used at the time of transmission using detection results of the first and second error detection codes. Then, a wireless communication device that selects received data corresponding to the determined modulation method is provided.
  • a symbol synthesis circuit that synthesizes received symbols, a demodulation circuit that demodulates the received symbols before and after the synthesis, an error correction circuit that performs error correction of the received data after demodulation, and the error
  • a detection circuit for detecting a first error detection code from the received data after correction, and a second detection for detecting a second error detection code obtained by inverting any plurality of bits from the received data after error correction
  • a wireless communication device including a circuit and a reception data selection circuit for selecting the reception data, using the detection results of the first and second error detection codes to determine a modulation scheme used at the time of transmission,
  • a data receiving method is provided for selecting received data corresponding to the determined modulation scheme. This method is associated with a specific wireless communication device including each circuit described above.
  • a symbol synthesis circuit that synthesizes received symbols, a demodulation circuit that demodulates the received symbols before and after the synthesis, an error correction circuit that performs error correction of the received data after demodulation, and the error A detection circuit for detecting a first error detection code from the received data after correction, and a second detection for detecting a second error detection code obtained by inverting any plurality of bits from the received data after error correction
  • a wireless communication apparatus including a circuit and a reception data selection circuit for selecting the reception data, a process of determining a modulation scheme used at the time of transmission using detection results of the first and second error detection codes
  • a program for causing a computer mounted on the wireless communication apparatus to execute a process of selecting received data corresponding to the determined modulation method.
  • This program can be recorded on a computer-readable (non-transitory) storage medium. That is, the present invention can be embodied as a computer program product.
  • this program can be input to the computer device via an input device or from the outside via a communication interface, stored in a storage device, and drive the processor according to predetermined steps or processes. Further, this program can display the processing result including the intermediate state as needed via the display device for each stage, or can communicate with the outside via the communication interface.
  • a computer device for this purpose typically includes a processor, a storage device, an input device, a communication interface, and a display device as necessary, which can be connected to each other via a bus.
  • the present invention it is possible to perform communication even when the line quality is greatly deteriorated, and the control signal is switched to the high gain modulation method without affecting the transmission rate when the line quality is good.
  • Techniques can be provided. That is, the present invention converts the wireless communication device described in the background art into a device that can select received data according to the line quality.
  • FIG. 5 is a processing flow diagram of control signal, main signal demodulation, and decoding processing when switching between two steps, normal time and channel quality deterioration, in the first embodiment of the present invention.
  • FIG. 5 is a process flow diagram of a control signal, main signal demodulation, and decoding processing when switching is performed in three stages of normal time, channel quality degradation, and further channel quality degradation, in the first exemplary embodiment of the present invention.
  • connection lines between blocks such as drawings referred to in the following description include both bidirectional and unidirectional directions.
  • the unidirectional arrow schematically shows the main signal (data) flow and does not exclude bidirectionality.
  • ports and interfaces at input / output connection points of each block in the figure they are not shown.
  • the program is executed via a computer device, and the computer device includes, for example, a processor, a storage device, an input device, a communication interface, and a display device as necessary.
  • the computer device is configured to be able to communicate with an internal device or an external device (including a computer) via a communication interface regardless of wired or wireless.
  • a symbol synthesis circuit 1404, demodulation circuits 1401 and 1405, error correction circuits 1402 and 1406, a detection circuit 1403a, and a second detection circuit 1407a The reception data selection circuit 1408 can be realized.
  • the symbol synthesis circuit 1404 synthesizes the received symbol.
  • Demodulation circuits 1401 and 1405 demodulate the received symbols before and after combining, respectively.
  • Error correction circuits 1402 and 1406 perform error correction on the received data after demodulation output from demodulation circuits 1401 and 1405, respectively.
  • the detection circuit 1403a detects the first error detection code from the received data after error correction.
  • the second detection circuit 1407a detects a second error detection code obtained by inverting any plurality of bits from the received data after error correction.
  • the reception data selection circuit 1408 uses the detection results of the first and second error detection codes to determine the modulation scheme used at the time of transmission, and selects reception data corresponding to the determined modulation scheme.
  • the received data selection circuit 1408 adopts a configuration in which it is determined whether or not the channel quality is deteriorated according to the detection results of the first and second error detection codes, and the received data is selected. It is to have done.
  • FIG. 1 shows a signal flow between wireless communication devices when adaptive modulation is used in the first embodiment of the present invention.
  • the channel quality estimation circuit 101 estimates the channel quality of the radio channel and determines the modulation method according to the estimation result.
  • transmission data is encoded and modulated using modulation scheme determined by channel quality estimation circuit 101 using modulation circuit 102 to generate transmission symbols.
  • the generated transmission symbol is converted into an RF signal by the frequency conversion circuit 103 and transmitted through the transmission antenna.
  • the transmitted RF signal passes through the wireless propagation path to reach the receiving-side wireless device, passes through the receiving antenna, is frequency-converted by the frequency converting circuit 104, and becomes a received symbol.
  • the modulation scheme determining circuit 105 determines the modulation scheme using the received symbol, and the demodulating circuit 106 demodulates and decodes the received symbol using the modulation scheme to generate received data.
  • FIG. 2 shows a slot configuration of received data in this embodiment.
  • Data indicating the modulation method of the main signal is stored in the control signal.
  • the radio communication apparatus on the receiving side first demodulates the received symbol of the control signal and obtains the modulation scheme of the main signal, so that the modulation-variable main signal following the control signal can be demodulated. .
  • FIG. 3 shows the relationship between the required signal-to-noise ratio (SNR) and the transmission rate for realizing a bit error rate of 10 ⁇ 4 or less in a typical modulation system.
  • SNR signal-to-noise ratio
  • the bit error rate of 10 ⁇ 4 indicates 1 ⁇ 10 ⁇ 4 , that is, a state where there is 1 bit error for every 10,000 bits.
  • the bit error rate of 10 ⁇ 4 or less is obtained by using BPSK as the main signal modulation method Is achieved.
  • the bit error rate of 10 ⁇ 4 can be obtained by using QPSK as the main signal modulation method. The following are achieved: As described above, the modulation method of the main signal is switched in accordance with the S / N ratio of the wireless line.
  • control signal Since the control signal stores data indicating the modulation method of the main signal, a primary modulation method with a low required signal-to-noise ratio such as BPSK is usually used.
  • the control signal and the main signal are repeatedly transmitted, and the symbol of the repeatedly transmitted control signal and the main signal is averaged (symbol synthesis) on the receiving side. This improves the gain and enables demodulation.
  • Fig. 4 shows the flow of normal control signal, main signal encoding and modulation processing.
  • the modulation circuit 102 on the transmission side adds an error detection code (CRC) to the control signal bit string and the plurality of main signal bit strings (CRC addition in FIG. 4).
  • CRC error detection code
  • the control signal bit sequence and the main signal bit sequence to which the error detection code is added are encoded with the error correction code (error correction encoding in FIG. 4).
  • the transmission-side modulation circuit 102 modulates the encoded control signal bit string and main signal bit string to generate a control signal symbol string and main signal symbol string (modulation in FIG. 4).
  • Fig. 5 shows the flow of control signal, main signal encoding and modulation processing when the channel quality of the radio channel is significantly degraded.
  • the number of repetitions is two.
  • an error detection code (CRC) is added to a plurality of main signal bit strings, and a code (inverted CRC) obtained by bit-inverting the error detection code is added to a control signal bit string (see FIG. 5 CRC addition).
  • the modulation circuit 102 on the transmission side encodes the error detection code or the control signal bit string to which the error detection code is bit-inverted and the main signal bit string with the error correction code (the error correction code in FIG. 5). ).
  • the encoded control signal and main signal are modulated to generate a control signal symbol sequence and a main signal symbol sequence (modulation in FIG. 5).
  • control signal symbol sequence and the main signal symbol sequence are copied and duplicated (copy in FIG. 5). Also in the case of FIG. 5, parameters such as the main signal modulation scheme and the error correction code coding rate are stored in the control signal. Similarly, parameters such as the control signal modulation method and the error correction code coding rate are fixedly set to the same values as those stored in the normal control signal.
  • control signal and the main signal can be arbitrarily set. A higher gain can be obtained by increasing the number of repetitions.
  • FIG. 6 shows a process flow diagram of the control signal and main signal demodulation and decoding processes in the modulation method determination circuit 105 and the demodulation circuit 106 of the reception-side wireless communication apparatus.
  • the radio communication device on the receiving side demodulates the first control signal symbol to generate a control signal bit string (step 1 in FIG. 6).
  • the radio communication device on the receiving side performs error correction on the control signal bit string obtained by demodulation (step 2 in FIG. 6).
  • the radio communication device on the receiving side checks the error detection code (CRC) of the control signal bit string after performing error correction (step 3 in FIG. 6).
  • CRC error detection code
  • the reception-side radio communication apparatus performs a normal main signal demodulation process.
  • the receiving-side wireless communication apparatus performs a demodulation process of the control signal when the channel quality is deteriorated (to the flow when the line quality deteriorates in FIG. 6). ).
  • the radio communication device on the receiving side derives the modulation method of the main signal stored in the control signal bit string (step 4 in FIG. 6).
  • the radio communication device on the receiving side demodulates the symbol sequence of the main signal using the derived modulation method (step 5 in FIG. 6).
  • the radio communication device on the receiving side performs error correction and error detection on the demodulated main signal bit string (step 6 in FIG. 6).
  • the radio communication device on the receiving side performs symbol synthesis by averaging the symbol sequence of the control signal repeatedly transmitted (step 7 in FIG. 6).
  • the radio communication device on the receiving side demodulates the symbol sequence of the control signal that has been subjected to symbol synthesis to generate a control signal bit sequence (step 8 in FIG. 6).
  • the radio communication device on the receiving side performs error correction on the control signal bit string obtained by demodulation (step 9 in FIG. 6).
  • the radio communication apparatus on the receiving side checks the error detection code (CRC) of the control signal bit string after performing error correction (step 10 in FIG. 6).
  • CRC error detection code
  • the reception-side radio communication apparatus performs the demodulation process of the main signal when the line quality deteriorates.
  • the reception-side wireless communication apparatus performs reception error processing.
  • the radio communication device on the receiving side derives the modulation method of the main signal stored in the control signal bit string (step 11 in FIG. 6).
  • the radio communication device on the receiving side performs symbol synthesis on the symbol sequence of the main signal that is repeatedly transmitted (step 12 in FIG. 6).
  • the radio communication device on the receiving side demodulates the symbol sequence of the main signal symbol-synthesized using the derived modulation scheme (step 13 in FIG. 6).
  • the radio communication device on the receiving side performs error correction and error detection on the demodulated bit string of the main signal (step 14 in FIG. 6).
  • FIG. 7 shows a process flow diagram of control signal, main signal demodulation, and decoding processing when switching in three stages of normal time, channel quality degradation, and further channel quality degradation.
  • the major difference from the flow shown in FIG. 6 is that, when the error detection code does not match in step 10, a reception error is not immediately made, but a transition is made to step 15 to increase the number of symbols to be combined. This is a point where the control signal bit string is tested again.
  • bit inversion position of the bit inversion error detection code it is preferable to set the bit inversion position of the bit inversion error detection code to a different position in order to distinguish between the time of line quality deterioration and the time of further line quality deterioration.
  • FIG. 8 shows reception gains when two symbol sequences repeatedly transmitted are combined (2x combining) and when four repeated symbol sequences are combined (4x combining).
  • the horizontal axis represents the SN ratio and the vertical axis represents the bit error rate.
  • a gain of about 3 dB is obtained when two symbol sequences are combined, and a gain of about 6 dB is obtained when four symbol sequences are combined. Therefore, even in the case where a reception error occurs due to deterioration of the line quality in the flow of FIG. 6, the flow of FIG.
  • FIG. 9 shows a method for generating a bit inversion error detection code (inversion CRC) of the control signal bit string in the above description.
  • the modulation circuit 102 on the transmission side calculates an error detection code (CRC) of the control signal bit string.
  • CRC error detection code
  • the modulation circuit 102 inverts all or some of the bits of the error detection code (CRC) to generate a bit inversion error detection code (inversion CRC).
  • CRC error detection code
  • the number of bits to be inverted should be as large as possible. For example, when the number of bits of the error detection code is 24 bits and the two levels of normal and channel quality degradation are distinguished, if all 24 bits are inverted, the Hamming distance at the time of error detection code inspection is the largest. Since it becomes large, the misjudgment probability becomes the smallest.
  • FIG. 10 shows a configuration example of the modulation circuit 102.
  • the modulation circuit 102 shown in FIG. 10 includes a control signal generation circuit 1001, a control signal modulation unit 1002, a main signal modulation unit 1003, and a transmission symbol string combination circuit 1004.
  • the modulation scheme (information) generated by the external channel quality estimation circuit (reference numeral 101 in FIG. 1) is input to the control signal generation circuit 1001.
  • the control signal generation circuit 1001 stores modulation scheme information in the control signal and generates a control signal bit string.
  • the control signal bit string generated by the control signal generation circuit 1001 is modulated by the control signal modulation unit 1002, and a control signal symbol string is generated.
  • the main signal bit string is modulated by the main signal modulation unit 1003 to generate a main signal symbol string.
  • control signal symbol sequence and the main signal symbol sequence are combined by a transmission symbol sequence combining circuit 1004 to generate a transmission symbol sequence.
  • FIG. 11 shows a configuration example of a circuit that functions as the modulation scheme determination circuit 105 and the demodulation circuit 106.
  • the circuit shown in FIG. 11 includes a reception symbol string selection circuit 1101, a control signal demodulation unit 1102, a main signal modulation scheme determination circuit 1103, and a main signal demodulation unit 1104.
  • a control signal symbol sequence is selected from the received symbol sequence by a reception symbol sequence selection circuit 1101.
  • the control signal symbol sequence is demodulated and decoded by the control signal demodulator 1102 to generate a control signal bit sequence.
  • the main signal modulation method determination circuit 1103 extracts the modulation method information of the main signal stored in the control signal bit string.
  • the main signal modulation system information obtained by the main signal modulation system determination circuit 1103 is transferred to the reception symbol string selection circuit 1101.
  • Reception symbol sequence selection circuit 1101 selects a main signal symbol sequence from the reception symbol sequence based on the main signal modulation scheme information.
  • the main signal demodulating section 1104 performs demodulation and decoding processing of the main signal to generate a main signal bit sequence.
  • FIG. 12 shows a configuration example of the control signal modulation unit 1002.
  • Control signal modulation section 1002 includes a bit inversion CRC generation circuit 1201, an error correction code generation circuit 1202, a modulation circuit 1203, and a symbol copy circuit 1204.
  • the bit inversion CRC generation circuit 1201 adds CRC or bit inversion CRC to the control signal bit string based on the modulation method information.
  • a CRC is added when the control signal modulation method is a modulation method for normal time, and a bit inversion CRC is added when the control signal modulation method is a modulation method for channel quality degradation.
  • control signal bit string to which the CRC or the bit-inverted CRC is added is subjected to error correction coding by the error correction code generation circuit 1202 and modulated by the modulation circuit 1203 to generate a control signal symbol string.
  • control signal modulation method When the control signal modulation method is a modulation method for normal time, it is output as it is, and when the control signal modulation method is a modulation method for channel quality deterioration, the symbol copy circuit 1204 copies the control signal symbol string, A plurality of control signal symbol sequences are output.
  • FIG. 13 shows a configuration example of the main signal modulator 1003.
  • Main signal modulation section 1003 includes a CRC generation circuit 1301, an error correction code generation circuit 1302, a modulation circuit 1303, and a symbol copy circuit 1304.
  • the CRC generation circuit 1301 adds a CRC to the main signal bit string.
  • the main signal bit string to which the CRC is added is subjected to error correction coding by the error correction code generation circuit 1302 and modulated by the modulation circuit 1303.
  • the main signal symbol sequence is copied by the symbol copy circuit 1304.
  • the error correction coding rate and modulation scheme in the error correction code generation circuit 1302 and the modulation circuit 1303 are switched by main signal modulation scheme information given to the main signal modulation section 1003.
  • FIG. 14 shows a configuration example of the control signal demodulator 1102.
  • the control signal demodulator 1102 includes demodulation circuits 1401 and 1405, error correction circuits 1402 and 1406, a CRC check circuit 1403, a symbol synthesis circuit 1404, a bit inversion CRC check circuit 1407, and a reception data selection circuit 1408. Including.
  • the control signal symbol sequence input to the control signal demodulator 1102 is demodulated by the demodulation circuit 1401.
  • error correction is performed by the error correction circuit 1402, and a bit error is detected by the CRC check circuit 1403.
  • the received data selection circuit 1408 outputs a control signal bit string after error correction as a control signal bit string.
  • the symbol combination circuit 1404 When a bit error is detected by the CRC check circuit 1403, the symbol combination circuit 1404 combines a plurality of transmitted control signal symbol sequences. The combined control signal symbol sequence is demodulated by demodulation circuit 1405 and error correction is performed by error correction circuit 1406. Next, an error detection code (CRC) is inspected by the bit inversion CRC check circuit 1407. When the error detection code matches the bit inverted code, the received data selection circuit 1408 performs symbol synthesis as a control signal bit string, A control signal bit string after demodulation and error correction is output.
  • CRC error detection code
  • FIG. 15 shows another configuration example of the control signal demodulator 1102.
  • the modulation method is switched in a total of three stages, that is, a normal time and a line quality deterioration time.
  • the input control signal symbol sequence is demodulated by the demodulation circuit 1501, error correction is performed by the error correction circuit 1502, and a bit error is detected by the CRC check circuit 1503.
  • the received data selection circuit 1512 outputs a control signal bit string after error correction as a control signal bit string.
  • the control signal symbol sequence is subjected to symbol synthesis of the control signal symbol sequence transmitted twice by the double symbol synthesis circuit 1504.
  • the control signal symbol sequence synthesized by the double symbol synthesis circuit 1504 is demodulated by the demodulation circuit 1505, error correction is performed by the error correction circuit 1506, and an error detection code (by the double symbol synthesis bit inversion CRC check circuit 1507). CRC) is performed. If no error is detected as a result of the check, the received data selection circuit 1512 synthesizes a double symbol as a control signal bit string, and outputs a control signal bit string after demodulation and error correction.
  • the above flow corresponds to steps 7 to 10 in FIG.
  • the control signal symbol string is synthesized four times by the quad symbol synthesis circuit 1508 in the control signal symbol string.
  • the control signal symbol sequence synthesized by quadruple symbol synthesizing circuit 1508 is demodulated by demodulation circuit 1509, error correction is performed by error correction circuit 1510, and bit detection CRC check circuit 1511 for quadruple symbol synthesis uses error detection code ( CRC) is performed. If no error is detected as a result of the check, the received data selection circuit 1512 synthesizes a quadruple symbol as a control signal bit string, and outputs a control signal bit string after demodulation and error correction.
  • CRC error detection code
  • FIG. 16 shows a configuration example of the main signal demodulator 1104.
  • Main signal demodulator 1104 includes a symbol synthesis circuit 1601, a demodulation circuit 1602, an error correction circuit 1603, and a CRC check circuit 1604.
  • the main signal symbol sequence is subjected to symbol synthesis processing by a symbol synthesis circuit 1601.
  • the symbol synthesizing circuit 1601 when it is instructed that a plurality of main signal symbol sequences are transmitted as the main signal modulation method, the symbol synthesizing circuit 1601 performs symbol synthesis on the main signal symbol sequence, and otherwise outputs it as it is.
  • the demodulation circuit 1602 performs demodulation processing, and the error correction circuit 1603 performs error correction. Finally, an error check is performed by the CRC check circuit 1604, and when no error is detected, it is output as a main signal bit string.
  • the above flow corresponds to steps 4 to 6 or steps 11 to 14 in FIG. In the case of FIG. 7, the above flow is performed in steps 4 to 6, or steps 11 to 14, or steps 19 to 22.
  • FIG. 17 shows a configuration example of the bit inversion CRC inspection circuit (reference numeral 1407 in FIG. 14).
  • the bit inversion CRC check circuit in FIG. 17 includes a CRC generation circuit 1701, a bit inversion circuit 1702, a CRC selection circuit 1703, and a bit combination circuit 1704.
  • the CRC generation circuit 1701 generates an error detection code (CRC) of the control signal bit string.
  • the error detection code is bit-inverted by a bit inversion circuit 1702.
  • the CRC selection circuit 1703 outputs the error detection code as it is.
  • the control signal modulation method is a line degradation
  • a bit-reversed error detection code is output.
  • bit combination circuit 1704 combines the control signal bit string and the error detection code output from the CRC selection circuit 1703, and outputs the control signal bit string after the CRC is added.
  • FIG. 18 shows another configuration example of the bit inversion CRC inspection circuit.
  • the bit inversion CRC check circuit in FIG. 18 includes a CRC generation circuit 1801, a bit inversion value selection circuit 1802, an XOR circuit 1803, and a bit combination circuit 1804.
  • the control signal bit string after the CRC is added in three stages, that is, two stages at the normal time and when the line quality is deteriorated. Therefore, the bit inversion CRC check circuit of FIG. 18 shows a configuration corresponding to the double symbol synthesis bit inversion CRC check circuit 1507 and quadruple symbol synthesis bit inversion CRC check circuit 1511 of FIG.
  • the CRC generation circuit 1801 generates a 24-bit error detection code (CRC) of the control signal bit string.
  • CRC 24-bit error detection code
  • the XOR circuit 1803 performs an XOR operation on the 24-bit CRC generated by the CRC generation circuit 1801 and the bit inversion value selected by the bit inversion value selection circuit 1802 to generate a bit inversion CRC.
  • the bit combination circuit 1804 combines the control signal bit string and the bit inversion CRC to generate the control signal bit string after the CRC is added.
  • bit inversion value 0x000000 (hexadecimal number) for normal time
  • bit inversion value 0x00FFFF for line quality deterioration bit inversion value 0xFFFF00 for further line quality deterioration are set as three types of bit inversion values. This is because the Hamming distance between the bit inversion values between the respective stages is maximized, so that the erroneous determination probability is minimized.
  • the transmission side repeatedly transmits the control signal and the main signal, and the reception side synthesizes the symbols of the control signal to improve the gain. Further, according to the first embodiment of the present invention, there is no influence on the transmission rate when the line quality is good. The reason is that, when the channel quality is determined to be good by the CRC check of the bit string of the control signal, a configuration in which the main signal is demodulated at the normal time is adopted.
  • the present invention combines the symbol sequence of the control signal included in the received data and detects that the error detection code included in the symbol sequence is bit-inverted, so that the symbol sequence is generated a plurality of times. It can also be grasped as a wireless communication apparatus provided with a modulation scheme determination circuit 105 that determines transmission, and a demodulation circuit 106 that demodulates received data based on the determination result.
  • the OFDM scheme is a technique for improving frequency utilization efficiency and reducing intersymbol interference by mapping a symbol string to be transmitted to subcarriers arranged in the frequency direction, generating an OFDM symbol by inverse Fourier transform, and transmitting it. .
  • FIG. 19 shows an example of a symbol string mapping method in the OFDM system.
  • the vertical axis represents the OFDM carrier subcarrier number, and the horizontal axis represents the OFDM symbol number.
  • a reference signal (Ref in the figure) is mapped with a pattern of a combination of a fixed subcarrier number and OFDM symbol number.
  • the reference signal is used for demodulation and the like on the receiving side.
  • the mapping of the reference signal is repeatedly performed at a constant period. In the example of FIG. 19, it is repeatedly mapped in units of 6 OFDM symbols.
  • the symbol string is mapped to subcarriers other than the reference signal.
  • OFDM symbol number 0 subcarrier number 1 subcarrier first, then OFDM symbol number 1, subcarrier number 1 subcarrier, then OFDM symbol number 0, subcarrier number Symbol sequences are mapped to 2 subcarriers and so on.
  • a Fourier transform process is performed on the receiving side to convert to a subcarrier signal, and then a demodulation process is performed.
  • symbol synthesis is performed by adding sub-carrier signals transmitted repeatedly, but by repeating transmission in units of OFDM symbols, symbol synthesis can be performed by synthesizing OFDM symbols before Fourier transform processing. .
  • FIG. 20 shows the flow of processing when symbol synthesis is performed with a subcarrier signal
  • FIG. 21 shows the flow of processing when symbol synthesis is performed with an OFDM signal.
  • each OFDM signal is converted into a subcarrier signal by Fourier transform circuits 2001 to 2004, and the symbol synthesis circuit 2005 performs symbol synthesis with the subcarrier signal.
  • the synthesized symbol is demodulated by the demodulation circuit 2006, error correction is performed by the error correction circuit 2007, and finally error detection is performed by the CRC check circuit 2008.
  • the symbol synthesis circuit 2101 performs symbol synthesis using the OFDM signal. Then, it is converted into a subcarrier signal by the Fourier transform circuit 2102, demodulated by the demodulation circuit 2103, error correction is performed by the error correction circuit 2104, and finally error detection is performed by the CRC check circuit 2105.
  • FIG. 22 shows an example in which a single OFDM symbol is repeatedly transmitted continuously
  • FIG. 23 shows an example in which an OFDM symbol is repeatedly transmitted in reference signal repetition units.
  • demodulation is performed on the receiving side, error correction is performed, and it is determined whether or not a symbol is repeated by CRC check.
  • CRC check For example, in the example of FIG. 22, the position of the reference signal changes between when the OFDM symbol is not repeated and when it is repeated. For this reason, when the OFDM symbol is repeatedly transmitted, when the demodulation process is performed assuming that the OFDM symbol is not repeatedly transmitted on the receiving side, it cannot be correctly demodulated, and whether or not the symbol is repeatedly transmitted when the channel quality deteriorates. In the determination, the erroneous determination probability increases.
  • the present invention can also be applied when the OFDM method is used for secondary modulation, and the same effects as those of the first embodiment can be achieved.
  • each unit (each circuit) of the wireless communication apparatus shown in FIGS. 10 to 18, 20, 21, etc. does not have to be configured entirely by hardware, and a processor mounted on the wireless communication apparatus.
  • a processor mounted on the wireless communication apparatus using the hardware, it can also be realized by a computer program that executes each of the processes described above.

Abstract

回線品質が大幅に劣化したときにも通信することが可能で、かつ、回線品質が良好なときの伝送速度に影響を与えない、制御信号の高利得変調方式への切り替え手法の提供。無線通信装置は、受信シンボルを合成するシンボル合成回路と、前記合成前後の受信シンボルをそれぞれ復調する復調回路と、前記復調後の受信データの誤り訂正を行う誤り訂正回路と、前記誤り訂正後の受信データから第１の誤り検出符号を検出する検出回路と、前記誤り訂正後の受信データから、任意の複数のビットを反転させた第２の誤り検出符号を検出する第２の検出回路と、前記受信データを選択する受信データ選択回路と、を含む。前記受信データ選択回路は、前記第１、第２の誤り検出符号の検出結果を用いて、送信時に使用した変調方式を判定し、前記判定した変調方式に対応する受信データを選択する。

Description

無線通信装置、データ受信方法及びプログラム
　（関連出願についての記載）
　本発明は、日本国特許出願：特願２０１８－０６０４６２号（２０１８年０３月２７日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
　本発明は、無線通信装置、データ受信方法及びプログラムに関する。
　無線通信では、無線伝搬路の回線品質によって、ビット誤りの起こりやすさが大きく変動する。無線伝搬路の回線品質は、天候や周辺構造物の変化等による伝搬路自体の変化に加え、モバイル無線通信では、送受信装置間の位置関係の変化によってダイナミックに変化する。
　一般に、伝送容量とビット誤りの起こりやすさはトレードオフの関係にあり、伝送容量が大きな変調方式を用いると、ビット誤りが起こりやすくなり、その逆に、ビット誤りが起きにくい変調方式にすると、伝送容量は低下する。
　そのため、無線伝搬路の回線品質が劣化したときにビット誤りが一定範囲内に収まるように変調方式を固定してしまうと、無線伝搬路の回線品質が良いときでも、伝送容量が低く固定されてしまい、電波資源の利用効率が低下してしまう。
　そこで、近年の無線通信装置では、無線伝搬路の回線品質を把握し、無線伝搬路の回線品質が良いときには、伝送容量が大きな変調方式を用い、無線伝搬路の回線品質が劣化したときには、伝送容量が小さな変調方式を用いてビット誤り率を低下させる、適応変調が用いられるようになってきた。
　適応変調による変調方式切り替えの例としては、ＢＰＳＫ、ＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭ等の一次変調方式を切り替える手法が良く用いられる。ここで、ＢＰＳＫ、ＱＰＳＫ、ＱＡＭは、それぞれ、Ｂｉｎａｒｙ　Ｐｈａｓｅ　Ｓｈｉｆｔ　Ｋｅｙｉｎｇ、Ｑｕａｄｒａｔｕｒｅ　Ｐｈａｓｅ　Ｓｈｉｆｔ　Ｋｅｙｉｎｇ、Ｑｕａｄｒａｔｕｒｅ　Ａｍｐｌｉｔｕｄｅ　Ｍｏｄｕｌａｔｉｏｎの略である。
　例えば、特許文献１の図５では、回線品質に応じて、ＢＰＳＫ、ＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭの４つの一次変調方式を切り替えている。回線品質が悪いときは、ＢＰＳＫ等の変調度の低い一次変調方式を用いることにより、ビット誤りを低減している。
　適応変調による変調方式の切り替えの他の手法としては、誤り訂正における符号化率を変化させるという手法もよく用いられる。例えば、特許文献２では、適応変調により、一次変調方式だけでなく、誤り訂正における符号化率も変化させている。
　その他の高利得の変調方式としては、直接拡散を併用する手法がある。例えば、特許文献３の背景技術欄には、直接拡散を含む符号分割多重伝送方式において、処理利得が得られることが書かれている。ただし、直接拡散を行うことにより、伝送するシンボル数が増加し、例えば３ｄＢの利得を得るためには、シンボル数が２倍、６ｄＢの利得を得るためにはシンボル数が４倍必要になり、伝送速度が低下する。
　さらなる、高利得の変調方式としては、同じデータを繰り返し送信し、平均化することによって高利得化する手法がある。例えば、特許文献１０では、同一データを繰り返し送信し、アベレージング処理回路で平均化して、高利得化する手法が述べられている。この場合も、上記と同様に平均化回数が増加すると伝送速度が低下する。
　ところで、適応変調では、電波の変調方式がダイナミックに変化するため、送信側の無線通信装置が送信した電波の変調方式を受信側の無線通信装置で把握する必要がある。
　受信側の無線通信装置で変調方式を把握するための一般的な手法として、変調方式が固定の制御信号と、変調方式が変化する主信号が混在するフォーマットを用いて通信を行う手法が知られている。この方法では、変調方式が固定の制御信号を用いて、変調方式が変化する主信号の変調方式を受信側の無線装置に通知している。
　通常、制御信号を用いて変調方式を通知する方法では、制御信号にビット誤りがあると、主信号も全て誤ってしまうため、誤り率の低い、変調方式・符号化率を用いて制御信号を変調する。
　例えば、特許文献４では、変調方式等の情報を含むＭＣＳテーブルと呼ばれるものを送信側、受信側の無線通信装置で保有し、送信側の無線通信装置で使用している変調方式をＭＣＳテーブルのインデックス番号を変調方式が固定の制御信号であるＰＤＣＣＨを用いて受信側の無線通信装置に通知する手法が記述されている。
　その他の変調方式を把握するための手法として、ブラインド変調を用いる手法がある。ブラインド変調では、可能性のある変調方式を順に試し、正しく復調が行えたかどうかをＣＲＣ等のエラー検出手段を用いて検出し、エラーが検出されなかった変調方式が正しい変調方式だと判断する手法である。ここで、ＣＲＣは、Ｃｙｃｌｉｃ　Ｒｅｄｕｎｄａｎｃｙ　Ｃｈｅｃｋの略である。
　例えば、特許文献５の図７では、解釈装置２２で可能性のある変調方式を用いて復調し、ＦＥＣ復号器２３を用いて誤りを訂正し、ＣＲＣ検出器２４を用いてエラーを検出し、エラーを検出しなくなるまで、これらの処理を繰り返す、という手法が示されている。特許文献９も同様に、回線品質に応じて、６４ＱＡＭ、または、１６ＱＡＭのいずれかの一次変調方式を切り替え、ＣＲＣ検出結果に応じて正しい一次変調方式を選択する手法が示されている。
特開２００２－１９９０３３号公報 特許第５７０４１６０号公報 特許第４７８３２１７号公報 国際公開第２０１４／１１９４１３号 特許第３６６５３１５号公報 特許第３８８３５６２号公報 特開２００２－２７５３７号公報 国際公開第２０１５／１４５５９２号 特開２００９－３３３１５号公報 特開平１－１８１２５０号公報
　以下の分析は、本発明によって与えられたものである。上記した適応変調手法では、回線品質が大幅に劣化したときに通信ができなくなるという課題がある。例えば、特許文献４で示すような、変調方式固定の制御信号を用いて変調方式を通知する手法では、制御信号の変調方式として、ＢＰＳＫやＱＰＳＫのような変調度の低い一次変調方式や、符号化率１／３のような符号化率の低い誤り訂正方式を用いている。しかしながら、このような変調方式を使ってもビット誤りが規定範囲に収まらないほど回線品質が劣化した場合、通信が行えなくなる。
　この場合、制御信号を、特許文献３に記述してあるような直接拡散等の変調方式、もしくは、特許文献１０に記述してあるような繰り返し送信する変調方式を用いて、常に高利得化することによって、制御信号のビット誤りを規定範囲に収めることが可能になる。ところが、制御信号を常に高利得化すると、制御信号に必要なシンボル数が大幅に増加し、回線品質が良いときにも、伝送速度が低下するという問題がある。
　また、特許文献５にあるようなブラインド変調を用いる方法では、変調方式を切り替えながら順に主信号を復調し、ＣＲＣ等のエラー検出手段を用いて、変調方式毎にエラーを検出するため、処理量が大きくなるという問題点がある。また、使用した変調方式以外の変調方式を用いて復調を行ったときに、エラー検出手段を用いて確実にエラーを検出する変調方式でないと、適切な変調方式を選択できないという問題点もある。
　また、特許文献９のような間引き処理を行う手法では、６４ＱＡＭと１６ＱＡＭのような、グレーコードを用いる変調度の高い変調方式間でのみ有効であり、上記のように、ＢＰＳＫやＱＰＳＫのような変調方式を使ってもビット誤りが規定範囲に収まらない程回線品質が劣化するような用途には利用できない。
　本発明の目的は、回線品質が大幅に劣化したときにも通信することが可能で、かつ、回線品質が良好なときの伝送速度に影響を与えない、制御信号の高利得変調方式への切り替え手法の豊富化に貢献する技術を提供することにある。
　第１の視点によれば、受信シンボルを合成するシンボル合成回路と、前記合成前後の受信シンボルをそれぞれ復調する復調回路と、前記復調後の受信データの誤り訂正を行う誤り訂正回路と、前記誤り訂正後の受信データから第１の誤り検出符号を検出する検出回路と、前記誤り訂正後の受信データから、任意の複数のビットを反転させた第２の誤り検出符号を検出する第２の検出回路と、前記受信データを選択する受信データ選択回路と、を含み、前記受信データ選択回路は、前記第１、第２の誤り検出符号の検出結果を用いて、送信時に使用した変調方式を判定し、前記判定した変調方式に対応する受信データを選択する無線通信装置が提供される。
　第２の視点によれば、受信シンボルを合成するシンボル合成回路と、前記合成前後の受信シンボルをそれぞれ復調する復調回路と、前記復調後の受信データの誤り訂正を行う誤り訂正回路と、前記誤り訂正後の受信データから第１の誤り検出符号を検出する検出回路と、前記誤り訂正後の受信データから、任意の複数のビットを反転させた第２の誤り検出符号を検出する第２の検出回路と、前記受信データを選択する受信データ選択回路と、を含む無線通信装置において、前記第１、第２の誤り検出符号の検出結果を用いて、送信時に使用した変調方式を判定し、前記判定した変調方式に対応する受信データを選択する、データ受信方法が提供される。本方法は、上記した各回路を備える特定の無線通信装置に結びつけられている。
　第３の視点によれば、受信シンボルを合成するシンボル合成回路と、前記合成前後の受信シンボルをそれぞれ復調する復調回路と、前記復調後の受信データの誤り訂正を行う誤り訂正回路と、前記誤り訂正後の受信データから第１の誤り検出符号を検出する検出回路と、前記誤り訂正後の受信データから、任意の複数のビットを反転させた第２の誤り検出符号を検出する第２の検出回路と、前記受信データを選択する受信データ選択回路と、を含む無線通信装置において、前記第１、第２の誤り検出符号の検出結果を用いて、送信時に使用した変調方式を判定する処理と、前記判定した変調方式に対応する受信データを選択する処理と、を前記無線通信装置に搭載されたコンピュータに実行させるプログラムが提供される。なお、このプログラムは、コンピュータが読み取り可能な（非トランジトリーな）記憶媒体に記録することができる。即ち、本発明は、コンピュータプログラム製品として具現することも可能である。また、このプログラムは、コンピュータ装置に入力装置又は外部から通信インターフェースを介して入力され、記憶装置に記憶されて、プロセッサを所定のステップないし処理に従って駆動させることができる。また、このプログラムは、必要に応じ中間状態を含めその処理結果を段階毎に表示装置を介して表示することができ、あるいは通信インターフェースを介して、外部と交信することができる。そのためのコンピュータ装置は、一例として、典型的には互いにバスによって接続可能なプロセッサ、記憶装置、入力装置、通信インターフェース、及び必要に応じ表示装置を備える。
　本発明によれば、回線品質が大幅に劣化したときにも通信することが可能で、かつ、回線品質が良好なときの伝送速度に影響を与えない、制御信号の高利得変調方式への切り替え手法を提供することができる。即ち、本発明は、背景技術に記載した無線通信装置を、回線品質に応じた受信データを選択しうるものへと変換するものとなっている。
本発明の第１の実施形態の無線装置間の信号の流れを示すブロック図である。 本発明の第１の実施形態における、受信データのスロット構成を示す図である。 代表的な変調方式におけるビット誤り率１０－４以下を実現する所要ＳＮ比と伝送速度の関係を示す図である。 本発明の第１の実施形態における、通常時の制御信号、主信号の符号化、変調処理の流れを示す図である。 本発明の第１の実施形態における、無線回線の回線品質が大幅に劣化したときの制御信号、主信号の符号化、変調処理の流れを示す図である。 本発明の第１の実施形態における、通常時と回線品質劣化時の２段階で切り替えるときの制御信号、主信号の復調、復号化処理の処理フロー図である。 本発明の第１の実施形態における、通常時と回線品質劣化時と更なる回線品質劣化時の３段階で切り替えるときの制御信号、主信号の復調、復号化処理の処理フロー図である。 繰り返し送信された２つのシンボル列をシンボル合成したときと、繰り返し送信された４つのシンボル列をシンボル合成したときの受信利得を示す図である。 本発明の第１の実施形態における、制御信号ビット列のビット反転誤り検出符号（反転ＣＲＣ）の生成方法を示す図である。 本発明の第１の実施形態の変調回路の構成例を示す図である。 本発明の第１の実施形態の復調回路の構成例を示す図である。 本発明の第１の実施形態の制御信号変調部の構成例を示す図である。 本発明の第１の実施形態の主信号変調部の構成例を示す図である。 本発明の第１の実施形態の制御信号復調部の構成例を示す図である。 本発明の第１の実施形態の制御信号復調部の変形構成例を示す図である。 本発明の第１の実施形態の主信号復調部の構成例を示す図である。 本発明の第１の実施形態のビット反転ＣＲＣ検査回路の構成例を示す図である。 本発明の第１の実施形態のビット反転ＣＲＣ検査回路の他の構成例を示す図である。 本発明の第２の実施形態の説明として、ＯＦＤＭシンボルへのシンボル列のマッピングの例を示す図である。 サブキャリア単位のシンボル合成の処理の例を示す図である。 ＯＦＤＭシンボル単位のシンボル合成の処理の例を示す図である。 ＯＦＤＭシンボル単体単位の繰り返し送信の例を示す図である。 参照信号繰り返し単位の繰り返し送信の例を示す図である。 本発明の一実施形態の構成を示す図である。
　はじめに本発明の一実施形態の概要について図面を参照して説明する。なお、この概要に付記した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、本発明を図示の態様に限定することを意図するものではない。また、以降の説明で参照する図面等のブロック間の接続線は、双方向及び単方向の双方を含む。一方向矢印については、主たる信号（データ）の流れを模式的に示すものであり、双方向性を排除するものではない。また、図中の各ブロックの入出力の接続点には、ポート乃至インターフェースがあるが図示省略する。また、プログラムはコンピュータ装置を介して実行され、コンピュータ装置は、例えば、プロセッサ、記憶装置、入力装置、通信インターフェース、及び必要に応じ表示装置を備える。また、コンピュータ装置は、通信インターフェースを介して装置内又は外部の機器（コンピュータを含む）と、有線、無線を問わず、交信可能に構成される。
　本発明は、その一実施形態において、図２４に示すように、シンボル合成回路１４０４と、復調回路１４０１、１４０５と、誤り訂正回路１４０２、１４０６と、検出回路１４０３ａと、第２の検出回路１４０７ａと、受信データ選択回路１４０８と、を含む構成にて実現できる。
　具体的には、シンボル合成回路１４０４は、受信シンボルを合成する。復調回路１４０１、１４０５は、合成前後の受信シンボルをそれぞれ復調する。誤り訂正回路１４０２、１４０６は、復調回路１４０１、１４０５からそれぞれ出力された復調後の受信データの誤り訂正を行う。検出回路１４０３ａは、誤り訂正後の受信データから第１の誤り検出符号を検出する。第２の検出回路１４０７ａは、誤り訂正後の受信データから、任意の複数のビットを反転させた第２の誤り検出符号を検出する。そして、受信データ選択回路１４０８は、前記第１、第２の誤り検出符号の検出結果を用いて、送信時に使用した変調方式を判定し、前記判定した変調方式に対応する受信データを選択する。
　以上の構成により、回線品質が大幅に劣化したときにも通信することが可能で、かつ、回線品質が良好なときの伝送速度に影響を与えない、制御信号の高利得変調方式への切り替えが可能となる。その理由は、受信データ選択回路１４０８において、前記第１、第２の誤り検出符号の検出結果に応じて、回線品質が劣化しているか否かを判定し、受信データの選択を行う構成を採用したことにある。
［第１の実施形態］
　続いて、本発明の第１の実施形態について図面を参照して詳細に説明する。図１は、本発明の第１の実施形態において、適応変調を用いるときの無線通信装置間の信号の流れを示す。
　まずは、送信側の無線装置において、回線品質推定回路１０１で無線回線の回線品質を推定し、その推定結果に応じて変調方式を決定する。次に変調回路１０２を用いて、回線品質推定回路１０１で決定した変調方式を用いて、送信データを符号化、変調し、送信シンボルを生成する。
　生成された送信シンボルは周波数変換回路１０３によりＲＦ信号に変換され送信アンテナを通って送信される。
　送信されたＲＦ信号は無線伝搬路を通って受信側の無線装置に到達し、受信アンテナを通って、周波数変換回路１０４により周波数変換され受信シンボルになる。
　変調方式判定回路１０５では受信シンボルを用いて変調方式を判定し、その変調方式を用いて、復調回路１０６で受信シンボルを復調、復号化し、受信データを生成する。
　図２は、本実施形態における、受信データのスロット構成について示す。制御信号には、主信号の変調方式を示すデータが格納されている。受信側の無線通信装置は、まず、制御信号の受信シンボルを復調し、主信号の変調方式を得ることによって、制御信号の後に続く、変調方式可変の主信号を復調することができるようになる。
　図３は代表的な変調方式におけるビット誤り率１０－４以下を実現する所要ＳＮ比と伝送速度の関係を示している。一般的に伝送速度が高い変調方式ほど、所要ＳＮ比が高い。ビット誤り率１０－４とは、１×１０－４、即ち、１万ビット毎に１ビットの誤りがある状態を示している。
　例えば、ＢＰＳＫの所要ＳＮ比より無線回線のＳＮ比が高く、ＱＰＳＫの所要ＳＮ比より無線回線のＳＮ比が低い回線では、主信号の変調方式としてＢＰＳＫを用いることでビット誤り率１０－４以下が達成される。同様に、ＱＰＳＫの所要ＳＮ比より無線回線のＳＮ比が高く、１６ＱＡＭの所要ＳＮ比より無線回線のＳＮ比が低い回線では、主信号の変調方式としてＱＰＳＫを用いることでビット誤り率１０－４以下が達成される。このように、無線回線のＳＮ比に応じて、主信号の変調方式を切り替えることが行われている。
　制御信号には、主信号の変調方式を示すデータが格納されているため、通常は、ＢＰＳＫ等の所要ＳＮ比が低い一次変調方式を利用する。
　しかしながら、無線回線の回線品質が大幅に劣化し、無線回線のＳＮ比がＢＰＳＫの所要ＳＮ比を下回ったときには、制御信号のビット誤りが頻出し、受信シンボルの復調が困難になる。
　本実施形態では、無線回線の回線品質が大幅に劣化したときには、制御信号および主信号を繰り返し送信し、受信側で、その繰り返し送信した制御信号および主信号のシンボルを平均化（シンボル合成）することにより利得を向上し復調を可能にする。
　図４に通常時の制御信号、主信号の符号化、変調処理の流れを示す。まず、送信側の変調回路１０２にて、制御信号ビット列、および、複数の主信号ビット列に対し、誤り検出符号（ＣＲＣ）を付加する（図４のＣＲＣ付加）。
　次に、送信側の変調回路１０２にて、誤り検出符号を付加した制御信号ビット列、主信号ビット列に対し誤り訂正符号で符号化する（図４の誤り訂正符号化）。
　最後に、送信側の変調回路１０２にて、符号化後の制御信号ビット列、主信号ビット列を変調し、制御信号シンボル列、主信号シンボル列を生成する（図４の変調）。
　主信号の変調方式、誤り訂正符号の符号化率等のパラメータは制御信号に格納されている。制御信号の変調方式、誤り訂正符号の符号化率等のパラメータは固定的に設定されている（図２参照）。
　図５に無線回線の回線品質が大幅に劣化したときの制御信号、主信号の符号化、変調処理の流れを示す。この例では繰り返し数が２回の例を示している。
　まず、送信側の変調回路１０２にて、複数の主信号ビット列に、誤り検出符号（ＣＲＣ）を付加し、制御信号ビット列には誤り検出符号をビット反転した符号（反転ＣＲＣ）を付加する（図５のＣＲＣ付加）。
　次に、送信側の変調回路１０２にて、誤り検出符号、もしくは誤り検出符号をビット反転した符号を付加した制御信号ビット列、主信号ビット列を誤り訂正符号で符号化する（図５の誤り訂正符号化）。
　次に、送信側の変調回路１０２にて、符号化した制御信号、主信号を変調し、制御信号シンボル列、主信号シンボル列を生成する（図５の変調）。
　最後に、送信側の変調回路１０２にて、制御信号シンボル列、主信号シンボル列をコピーして二重化する（図５のコピー）。図５のケースにおいても、主信号の変調方式、誤り訂正符号の符号化率等のパラメータは制御信号に格納されている。同様に、制御信号の変調方式、誤り訂正符号の符号化率等のパラメータは通常時の制御信号に格納されている値と同じ値に固定的に設定されている。
　なお、制御信号、主信号の繰り返し数は任意の回数とすることが可能である。繰り返し回数を多くする方がより高い利得を得られる。
　図６に、受信側の無線通信装置の変調方式判定回路１０５及び復調回路１０６における、制御信号、主信号の復調、復号化処理の処理フロー図を示す。まず、受信側の無線通信装置は、最初の制御信号シンボルを復調し、制御信号ビット列を生成する（図６のステップ１）。
　次に、受信側の無線通信装置は、復調して得られた制御信号ビット列の誤り訂正を行う（図６のステップ２）。
　次に、受信側の無線通信装置は、誤り訂正を行った後の制御信号ビット列の誤り検出符号（ＣＲＣ）の検査を行う（図６のステップ３）。前記検査の結果、誤り検出符号が一致したとき（図６のステップ３のＯＫ）、受信側の無線通信装置は、通常時の主信号の復調処理を行う。一方、誤り検出符号が一致しないとき（図６のステップ３のＮＧ）、受信側の無線通信装置は、回線品質劣化時の制御信号の復調処理を行う（図６の回線品質劣化時のフローへ）。
　通常時の主信号の復調処理では、まず、受信側の無線通信装置は、制御信号ビット列に格納されている主信号の変調方式を導出する（図６のステップ４）。
　次に、受信側の無線通信装置は、導出した変調方式を用いて主信号のシンボル列を復調する（図６のステップ５）。
　最後に、受信側の無線通信装置は、復調した主信号のビット列に対して誤り訂正、誤り検出を行う（図６のステップ６）。
　回線品質劣化時の制御信号の復調処理では、まず、受信側の無線通信装置は、繰り返し送信されている制御信号のシンボル列を平均化することにより、シンボル合成する（図６のステップ７）。
　次に、受信側の無線通信装置は、シンボル合成した制御信号のシンボル列を復調し、制御信号ビット列を生成する（図６のステップ８）。
　次に、受信側の無線通信装置は、復調して得られた制御信号ビット列の誤り訂正を行う（図６のステップ９）。
　次に、受信側の無線通信装置は、誤り訂正を行った後の制御信号ビット列の誤り検出符号（ＣＲＣ）の検査を行う（図６のステップ１０）。前記検査の結果で、誤り検出符号がビット反転した符号と一致したとき（図６のステップ１０のＯＫ）、受信側の無線通信装置は、回線品質劣化時の主信号の復調処理を行う。一方、誤り検出符号が一致しないとき（図６のステップ１０のＮＧ）、受信側の無線通信装置は、受信エラー処理を行う。
　回線品質劣化時の主信号の復調処理では、まず、受信側の無線通信装置は、制御信号ビット列に格納されている主信号の変調方式を導出する（図６のステップ１１）。
　次に、受信側の無線通信装置は、繰り返し送信されている主信号のシンボル列をシンボル合成する（図６のステップ１２）。
　次に、受信側の無線通信装置は、導出した変調方式を用いてシンボル合成した主信号のシンボル列を復調する（図６のステップ１３）。
　最後に、受信側の無線通信装置は、復調した主信号のビット列に対して誤り訂正、誤り検出を行う（図６のステップ１４）。
　なお、制御信号シンボル列のシンボル合成手法の切り替えは、通常時と回線品質劣化時の２段階だけでなく、さらに、段階を増やすことも可能である。その一例として、図７に、通常時と回線品質劣化時と更なる回線品質劣化時の３段階で切り替えるときの制御信号、主信号の復調、復号化処理の処理フロー図を示す。図６に示したフローとの大きな相違点は、ステップ１０で誤り検出符号が一致しないときに直ちに受信エラーとするのではなく、ステップ１５に遷移し、合成するシンボルの数を増やしたシンボル合成２を再度実施して制御信号ビット列の検査を試みる点である。
　このように、図７の例では、前述の２段階の切り替えに加え、シンボル合成する制御信号シンボル列の繰り返し数を増加させることで、更なる回線品質劣化時に高い受信利得を得られるようにしている。
　また、図７の例では、回線品質劣化時と更なる回線品質劣化時を見分けるために、ビット反転誤り検出符号のビット反転位置を異なる位置に設定することが好ましい。
　図８は、繰り返し送信された２つのシンボル列をシンボル合成したとき（２ｘ　ｃｏｍｂｉｎｉｎｇ）と、繰り返し送信された４つのシンボル列をシンボル合成したとき（４ｘ　ｃｏｍｂｉｎｉｎｇ）の受信利得を示している。
　このグラフでは、横軸にＳＮ比を、縦軸にビット誤り率を示している。２つのシンボル列をシンボル合成したときは約３ｄＢの利得が得られ、４つのシンボル列をシンボル合成したときは約６ｄＢの利得が得られる。従って、図６のフローで回線品質劣化により受信エラーとなるようなケースでも、図７のフローでは、正しく受信できる場合がある。
　図９に、上記説明中における制御信号ビット列のビット反転誤り検出符号（反転ＣＲＣ）の生成方法を示す。まず、送信側の変調回路１０２は、制御信号ビット列の誤り検出符号（ＣＲＣ）を算出する。
　次に、変調回路１０２は、誤り検出符号（ＣＲＣ）の全てのビット、もしくは、一部のビットを反転させ、ビット反転誤り検出符号（反転ＣＲＣ）を生成する。
　復調時の、通常時と回線品質劣化時の復調手法の誤判定を防ぐために、反転するビット数はできるだけ多い方が良い。例えば、誤り検出符号のビット数が２４ビットで、かつ、通常時と回線品質劣化時の２段階を見分けるときは、２４ビット全てのビットを反転すると、誤り検出符号の検査時のハミング距離が最も大きくなるため、誤判定確率が最も小さくなる。
　一般に、誤り検出符号のビット数をＣ、判定する変調方式の種類をＫとすると、２Ｃ／Ｋビットを反転させることにより、各段階相互間のハミング距離を最も大きくすることが可能になり、誤判定確率を最小にすることが可能になる。
　例えば、誤り検出符号のビット数が２４ビットで、かつ、通常時と回線品質劣化時と更なる回線品質劣化時の３段階を見分けるときは、次のようになる。まず、回線品質劣化時にある１６ビットを反転し、更なる回線品質劣化時に、回線品質劣化時に反転するビット８ビットと、反転しないビット８ビットの合計１６ビットを反転するようにする。このようにすると、通常時と回線品質劣化時、回線品質劣化時と更なる回線品質劣化時、回線品質劣化時と更なる回線品質の劣化時の３段階相互間のハミング距離が全て１６ビットとなり、誤判定確率が最も小さくなる。
　続いて、上記した無線通信装置の変調回路１０２及び復調回路１０６の構成例を説明する。図１０は、変調回路１０２の構成例を示す。図１０に示す変調回路１０２は、制御信号生成回路１００１と、制御信号変調部１００２と、主信号変調部１００３と、送信シンボル列結合回路１００４とを含む。外部の回線品質推定回路（図１の符号１０１）で生成された変調方式（情報）は制御信号生成回路１００１に入力される。制御信号生成回路１００１は、制御信号の中に変調方式情報を格納し、制御信号ビット列を生成する。制御信号生成回路１００１で生成された制御信号ビット列は制御信号変調部１００２で変調され、制御信号シンボル列が生成される。同時に、主信号ビット列が主信号変調部１００３で変調され、主信号シンボル列が生成される。
　制御信号シンボル列、および、主信号シンボル列は送信シンボル列結合回路１００４で結合され、送信シンボル列が生成される。
　図１１は、変調方式判定回路１０５及び復調回路１０６として機能する回路の構成例を示す。図１１に示す回路は、受信シンボル列選択回路１１０１と、制御信号復調部１１０２と、主信号変調方式判定回路１１０３と、主信号復調部１１０４とを含む。受信シンボル列から、受信シンボル列選択回路１１０１によって、制御信号シンボル列が選択される。制御信号シンボル列は、制御信号復調部１１０２により、復調、復号処理され、制御信号ビット列が生成される。
　次に、主信号変調方式判定回路１１０３により、制御信号ビット列中に格納されている主信号の変調方式情報が抽出される。
　主信号変調方式判定回路１１０３により得られた主信号の変調方式情報は受信シンボル列選択回路１１０１に転送される。受信シンボル列選択回路１１０１は、その主信号変調方式情報に基づいて、受信シンボル列から主信号シンボル列を選択する。
　最後に、選択された主信号シンボル列、および、抽出された主信号変調方式情報を用いて、主信号復調部１１０４で主信号の復調、復号処理が行われ、主信号ビット列が生成される。
　続いて、図１０、図１１に表された主要な要素の詳細構成について説明する。図１２に制御信号変調部１００２の構成例を示す。制御信号変調部１００２は、ビット反転ＣＲＣ生成回路１２０１と、誤り訂正符号生成回路１２０２と、変調回路１２０３と、シンボルコピー回路１２０４とを含む。
　ビット反転ＣＲＣ生成回路１２０１は、変調方式情報に基づいて、制御信号ビット列に対し、ＣＲＣもしくはビット反転ＣＲＣを付加する。制御信号変調方式が通常時用の変調方式であるときはＣＲＣが付加され、回線品質劣化時用の変調方式であるときはビット反転ＣＲＣが付加される。
　次に、ＣＲＣもしくはビット反転ＣＲＣが付加された制御信号ビット列は、誤り訂正符号生成回路１２０２で誤り訂正符号化され、変調回路１２０３によって変調され、制御信号シンボル列が生成される。
　制御信号変調方式が通常時用の変調方式であるときはそのまま出力され、制御信号変調方式が、回線品質劣化時用の変調方式であるとき、シンボルコピー回路１２０４で制御信号シンボル列がコピーされ、複数の制御信号シンボル列が出力される。
　図１３に主信号変調部１００３の構成例を示す。主信号変調部１００３は、ＣＲＣ生成回路１３０１と、誤り訂正符号生成回路１３０２と、変調回路１３０３と、シンボルコピー回路１３０４とを含む。
　ＣＲＣ生成回路１３０１は、主信号ビット列に対し、ＣＲＣを付加する。ＣＲＣが付加された主信号ビット列は、誤り訂正符号生成回路１３０２にて誤り訂正符号化され、変調回路１３０３で変調される。ここで、回線品質劣化時用の変調方式であるときはシンボルコピー回路１３０４で主信号シンボル列がコピーされる。
　上記誤り訂正符号生成回路１３０２及び変調回路１３０３における誤り訂正の符号化率、変調方式は、主信号変調部１００３に与えられる主信号変調方式情報で切り替わる。
　図１４に制御信号復調部１１０２の構成例を示す。制御信号復調部１１０２は、復調回路１４０１、１４０５と、誤り訂正回路１４０２、１４０６と、ＣＲＣ検査回路１４０３と、シンボル合成回路１４０４と、ビット反転ＣＲＣ検査回路１４０７と、受信データ選択回路１４０８と、を含む。
　制御信号復調部１１０２に入力された制御信号シンボル列は、復調回路１４０１で復調される。次に、誤り訂正回路１４０２で誤り訂正が行われ、ＣＲＣ検査回路１４０３でビット誤りが検出される。ＣＲＣ検査回路１４０３でビット誤りが検出されなかったときは、受信データ選択回路１４０８から制御信号ビット列として、誤り訂正後の制御信号ビット列が出力される。以上の流れが図６のステップ１～３に相当する。
　ＣＲＣ検査回路１４０３でビット誤りが検出された場合、シンボル合成回路１４０４で、複数送信された制御信号シンボル列の合成が行われる。合成後の制御信号シンボル列は、復調回路１４０５で復調され、誤り訂正回路１４０６で誤り訂正が行われる。次に、ビット反転ＣＲＣ検査回路１４０７で誤り検出符号（ＣＲＣ）の検査を行い、誤り検出符号がビット反転した符号と一致したときは、受信データ選択回路１４０８から制御信号ビット列として、シンボル合成し、復調、誤り訂正後の制御信号ビット列が出力される。以上の流れが図６のステップ７～１０に相当する。
　図１５は、制御信号復調部１１０２の別の構成例を示す。この構成例では、通常時と、回線品質劣化時が２段階の計３段階の変調方式の切り替えを行う図７で説明したフローを実施可能である。
　まず、入力された制御信号シンボル列は、復調回路１５０１で復調され、誤り訂正回路１５０２で誤り訂正が行われ、ＣＲＣ検査回路１５０３でビット誤りが検出される。ＣＲＣ検査回路１５０３でビット誤りが検出されなかったときは、受信データ選択回路１５１２から制御信号ビット列として、誤り訂正後の制御信号ビット列が出力される。以上の流れが図７のステップ１～３に相当する。
　ＣＲＣ検査回路１５０３でビット誤りが検出された場合、制御信号シンボル列は２倍シンボル合成回路１５０４で、２回送信された制御信号シンボル列のシンボル合成が行われる。２倍シンボル合成回路１５０４で合成された制御信号シンボル列は、復調回路１５０５で復調され、誤り訂正回路１５０６で誤り訂正が行われ、２倍シンボル合成用ビット反転ＣＲＣ検査回路１５０７で誤り検出符号（ＣＲＣ）の検査が行われる。検査の結果、誤りが検出されなかったときは、受信データ選択回路１５１２から制御信号ビット列として、２倍シンボル合成し、復調、誤り訂正後の制御信号ビット列が出力される。以上の流れが図７のステップ７～１０に相当する。
　２倍シンボル合成用ビット反転ＣＲＣ検査回路１５０７で誤りが検出されたときは、制御信号シンボル列は４倍シンボル合成回路１５０８で、４回送信された制御信号シンボル列のシンボル合成が行われる。４倍シンボル合成回路１５０８で合成された制御信号シンボル列は、復調回路１５０９で復調され、誤り訂正回路１５１０で誤り訂正が行われ、４倍シンボル合成用ビット反転ＣＲＣ検査回路１５１１で誤り検出符号（ＣＲＣ）の検査が行われる。検査の結果、誤りが検出されなかったときは、受信データ選択回路１５１２から制御信号ビット列として、４倍シンボル合成し、復調、誤り訂正後の制御信号ビット列が出力される。以上の流れが図７のステップ１５～１８に相当する。
　図１６に主信号復調部１１０４の構成例を示す。主信号復調部１１０４は、シンボル合成回路１６０１と、復調回路１６０２と、誤り訂正回路１６０３と、ＣＲＣ検査回路１６０４と、を含む。まず、主信号シンボル列はシンボル合成回路１６０１でシンボル合成処理される。
　ここで、シンボル合成回路１６０１では、主信号変調方式として主信号シンボル列が複数送信されたことが指示されているときは、主信号シンボル列をシンボル合成し、そうでないときはそのまま出力する。
　次に、復調回路１６０２で復調処理が行われ、誤り訂正回路１６０３で誤り訂正が行われる。最後にＣＲＣ検査回路１６０４で誤り検査が行われ、誤りが検出されなかったときは、主信号ビット列として出力される。以上の流れが図６のステップ４～６又はステップ１１～１４に相当する。図７の場合、以上の流れは、ステップ４～６又はステップ１１～１４又はステップ１９～２２で行われる。
　図１７にビット反転ＣＲＣ検査回路（図１４の符号１４０７）の構成例を示す。図１７のビット反転ＣＲＣ検査回路は、ＣＲＣ生成回路１７０１と、ビット反転回路１７０２と、ＣＲＣ選択回路１７０３と、ビット結合回路１７０４とを含む。
　まず、ＣＲＣ生成回路１７０１によって、制御信号ビット列の誤り検出符号（ＣＲＣ）が生成される。次に、誤り検出符号はビット反転回路１７０２でビット反転される。制御信号変調方式が通常時のときは、ＣＲＣ選択回路１７０３で誤り検出符号がそのまま出力される。一方、制御信号変調方式が回線劣化時のときはビット反転された誤り検出符号が出力される。
　最後にビット結合回路１７０４によって、制御信号ビット列とＣＲＣ選択回路１７０３から出力された誤り検出符号が結合され、ＣＲＣ付加後の制御信号ビット列が出力される。
　図１８にビット反転ＣＲＣ検査回路の別の構成例を示す。図１８のビット反転ＣＲＣ検査回路は、ＣＲＣ生成回路１８０１と、ビット反転値選択回路１８０２と、ＸＯＲ回路１８０３と、ビット結合回路１８０４とを含む。この構成例では、通常時と、回線品質劣化時が２段階の計３段階のＣＲＣ付加後の制御信号ビット列を生成している。従って、図１８のビット反転ＣＲＣ検査回路は、図１５の２倍シンボル合成用ビット反転ＣＲＣ検査回路１５０７、４倍シンボル合成用ビット反転ＣＲＣ検査回路１５１１に対応する構成を示している。
　まず、ＣＲＣ生成回路１８０１によって、制御信号ビット列の２４ビット誤り検出符号（ＣＲＣ）が生成される。次に、制御信号変調方式に応じて、通常時用のビット反転値０ｘ００００００（１６進数）か、回線品質劣化時用のビット反転値０ｘ００ＦＦＦＦか、更なる回線品質劣化時用のビット反転値０ｘＦＦＦＦ００の３種類のビット反転値が、ビット反転値選択回路１８０２によって選択される。
　次に、ＸＯＲ回路１８０３によって、ＣＲＣ生成回路１８０１によって生成された２４ビットＣＲＣとビット反転値選択回路１８０２によって選択されたビット反転値がＸＯＲ演算され、ビット反転ＣＲＣが生成される。最後に、ビット結合回路１８０４によって、制御信号ビット列とビット反転ＣＲＣが結合され、ＣＲＣ付加後の制御信号ビット列が生成される。
　ここで、通常時用のビット反転値０ｘ００００００（１６進数）、回線品質劣化時用のビット反転値０ｘ００ＦＦＦＦ、更なる回線品質劣化時用のビット反転値０ｘＦＦＦＦ００の３種類のビット反転値としたのは、各段階間のビット反転値間のハミング距離が最大になるため、誤判定確率が最小になるためである。
　以上説明したとおり、本発明の第１の実施形態によれば、回線品質が大幅に劣化したときにも通信することが可能となる。その理由は、送信側で制御信号及び主信号を繰り返し送信し、受信側で、制御信号のシンボルを合成し、利得を向上できる構成を採用したことにある。また、本発明の第１の実施形態によれば、回線品質が良好なときの伝送速度に影響は生じない。その理由は、制御信号のビット列のＣＲＣ検査で回線品質が良好と判定した場合に、通常時の主信号の復調処理を行う構成を採用したことにある。
　換言すると、本発明は、受信データに含まれる制御信号のシンボル列を合成するとともに、前記シンボル列に含まれる誤り検出符号がビット反転されていることを検出することにより、そのシンボル列が複数回送信されていることを判定する変調方式判定回路１０５と、前記判定結果に基づいて受信データの復調を行う復調回路１０６と、を備えた無線通信装置としても把握できる。
［第２の実施形態］
　続いて、２次変調にＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ　Ｆｒｅｑｕｅｎｃｙ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式を適用した本発明の第２の実施形態を説明する。ＯＦＤＭ方式は、周波数方向に配置したサブキャリアに送信するシンボル列をマッピングし、フーリエ逆変換でＯＦＤＭシンボルを生成して送信することにより、周波数利用効率を高め、シンボル間干渉を低減する手法である。
　図１９にＯＦＤＭ方式におけるシンボル列のマッピング手法の例を示す。縦軸はＯＦＤＭシンボルのサブキャリア番号を示し、横軸はＯＦＤＭシンボル番号を示している。通常、ＯＦＤＭ方式では、一定のサブキャリア番号、および、ＯＦＤＭシンボル番号の組み合わせのパターンで参照信号（図中ではＲｅｆ）がマッピングされている。参照信号は受信側で復調等に用いられる。通常、参照信号のマッピングは一定の周期で繰り返しマッピングされる。図１９の例では６ＯＦＤＭシンボル単位で繰り返しマッピングされている。
　シンボル列は、参照信号以外のサブキャリアにマッピングされる。図１９の例では、最初にＯＦＤＭシンボル番号０、サブキャリア番号１のサブキャリアに、次に、ＯＦＤＭシンボル番号１、サブキャリア番号１のサブキャリアに、次に、ＯＦＤＭシンボル番号０、サブキャリア番号２のサブキャリアに、という様にシンボル列がマッピングされている。
　ＯＦＤＭ方式では、受信側でフーリエ変換処理を行うことによりサブキャリア信号に変換し、その後、復調処理を行う。通常、シンボル合成は繰り返し送信されたサブキャリア信号を加算することにより行われるが、ＯＦＤＭシンボル単位で繰り返し送信することにより、フーリエ変換処理前のＯＦＤＭシンボルを合成することでシンボル合成を行えるようになる。
　図２０にサブキャリア信号でシンボル合成を行うときの処理の流れを、図２１にＯＦＤＭ信号でシンボル合成を行うときの処理の流れを示す。
　図２０のサブキャリア信号でシンボル合成を行うときは、各ＯＦＤＭ信号をフーリエ変換回路２００１～２００４でサブキャリア信号に変換し、そのサブキャリア信号をシンボル合成回路２００５でシンボル合成を行う。合成したシンボルを復調回路２００６で復調処理をし、誤り訂正回路２００７で誤り訂正を行い、最後にＣＲＣ検査回路２００８で誤り検出を行う。
　図２１のＯＦＤＭ信号でシンボル合成を行うときは、ＯＦＤＭ信号のままシンボル合成回路２１０１でシンボル合成を行う。そして、フーリエ変換回路２１０２でサブキャリア信号に変換し、復調回路２１０３で復調処理をし、誤り訂正回路２１０４で誤り訂正を行い、最後にＣＲＣ検査回路２１０５で誤り検出を行う。
　このようにＯＦＤＭ信号でシンボル合成を行うときは、フーリエ変換処理を削減することができるため、処理量を削減することができる。
　図２２にＯＦＤＭシンボル単体を連続して繰り返し送信するときの例を示し、図２３に参照信号繰り返し単位でＯＦＤＭシンボルを繰り返し送信するときの例を示す。
　図２２の例も、図２３の例もＯＦＤＭシンボル単位での繰り返し送信を行うため、ＯＦＤＭシンボル単位でのシンボル合成を行うことが可能である。
　先に説明したとおり、本発明では、受信側で復調を行い、誤り訂正を行い、ＣＲＣ検査により、シンボルを繰り返しているかどうかを判定している。例えば図２２の例では、ＯＦＤＭシンボルを繰り返さないときと、繰り返すときでは参照信号の位置が変わる。このため、ＯＦＤＭシンボルを繰り返し送信した時に、受信側でＯＦＤＭシンボルが繰り返し送信されていないとみなして復調処理を行うときに、正しく復調できず、回線品質劣化時におけるシンボルの繰り返し送信時かどうかの判定において誤判定確率が増加する。
　図２３の例では、参照信号の位置は、シンボルを繰り返すときと繰り返さないときで同じ位置になるため、シンボルの繰り返し送信時かどうかの判定において誤判定確率が増加しないという利点がある。
　以上説明したとおり、本発明は、２次変調にＯＦＤＭ方式を用いている場合にも適用することが可能であり、第１の実施形態と同様の効果を奏することが可能となる。
　なお、図１０～図１８、図２０、図２１等に示した無線通信装置の各部（各回路）は、その全てがハードウェアで構成されている必要はなく、無線通信装置に搭載されたプロセッサに、そのハードウェアを用いて、上記した各処理を実行させるコンピュータプログラムにより実現することもできる。
　以上、本発明の各実施形態を説明したが、本発明は、上記した実施形態に限定されるものではなく、本発明の基本的技術的思想を逸脱しない範囲で、更なる変形・置換・調整を加えることができる。例えば、各図面に示したネットワーク構成、各要素の構成、メッセージの表現形態は、本発明の理解を助けるための一例であり、これらの図面に示した構成に限定されるものではない。また、以下の説明において、「Ａ及び／又はＢ」は、Ａ及びＢの少なくともいずれかという意味で用いる。
　なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の開示の枠内において種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ、ないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。特に、本書に記載した数値範囲については、当該範囲内に含まれる任意の数値ないし小範囲が、別段の記載のない場合でも具体的に記載されているものと解釈されるべきである。
１０１　回線品質推定回路
１０２　変調回路
１０３、１０４　周波数変換回路
１０５　変調方式判定回路
１０６　復調回路
１００１　制御信号生成回路
１００２　制御信号変調部
１００３　主信号変調部
１００４　送信シンボル列結合回路
１１０１　受信シンボル列選択回路
１１０２　制御信号復調部
１１０３　主信号変調方式判定回路
１１０４　主信号復調部
１２０１　ビット反転ＣＲＣ生成回路
１２０２　誤り訂正符号生成回路
１２０３　変調回路
１２０４　シンボルコピー回路
１３０１　ＣＲＣ生成回路
１３０２　誤り訂正符号生成回路
１３０３　変調回路
１３０４　シンボルコピー回路
１４０１　復調回路
１４０２　誤り訂正回路
１４０３　ＣＲＣ検査回路
１４０３ａ　検出回路
１４０４　シンボル合成回路
１４０５　復調回路
１４０６　誤り訂正回路
１４０７　ビット反転ＣＲＣ検査回路
１４０７ａ　第２の検出回路
１４０８　受信データ選択回路
１５０１　復調回路
１５０２　誤り訂正回路
１５０３　ＣＲＣ検査回路
１５０４　２倍シンボル合成回路
１５０５　復調回路
１５０６　誤り訂正回路
１５０７　２倍シンボル合成用ビット反転ＣＲＣ検査回路
１５０８　４倍シンボル合成回路
１５０９　復調回路
１５１０　誤り訂正回路
１５１１　４倍シンボル合成用ビット反転ＣＲＣ検査回路
１５１２　受信データ選択回路
１６０１　シンボル合成回路
１６０２　復調回路
１６０３　誤り訂正回路
１６０４　ＣＲＣ検査回路
１７０１　ＣＲＣ生成回路
１７０２　ビット反転回路
１７０３　ＣＲＣ選択回路
１７０４　ビット結合回路
１８０１　ＣＲＣ生成回路
１８０２　ビット反転値選択回路
１８０３　ＸＯＲ回路
１８０４　ビット結合回路
２００１～２００４　フーリエ変換回路
２００５　シンボル合成回路
２００６　復調回路
２００７　誤り訂正回路
２００８　ＣＲＣ検査回路
２１０１　シンボル合成回路
２１０２　フーリエ変換回路
２１０３　復調回路
２１０４　誤り訂正回路
２１０５　ＣＲＣ検査回路

Claims (10)

  1. 　受信シンボルを合成するシンボル合成回路と、
    　前記合成前後の受信シンボルをそれぞれ復調する復調回路と、
    　前記復調回路から復調後の受信データの誤り訂正を行う誤り訂正回路と、
    　前記誤り訂正後の受信データから第１の誤り検出符号を検出する検出回路と、
    　前記誤り訂正後の受信データから、任意の複数のビットを反転させた第２の誤り検出符号を検出する第２の検出回路と、
    　前記受信データを選択する受信データ選択回路と、を含み、
    　前記受信データ選択回路は、前記第１、第２の誤り検出符号の検出結果を用いて、送信時に使用した変調方式を判定し、前記判定した変調方式に対応する受信データを選択することを特徴とする、
    　無線通信装置。
  2. 　前記第２の検出回路は、前記第１の誤り検出符号のビット数をＣ、判定する変調方式の種類をＫとしたときに、２Ｃ／Ｋビットを反転させた第２の誤り検出符号を検出可能である請求項１の無線通信装置。
  3. 　前記シンボル合成回路は、
    　ＯＦＤＭシンボル単位でシンボル合成を行う請求項１又は２の無線通信装置。
  4. 　前記シンボル合成回路は、
    　参照信号繰り返し単位でシンボル合成を行う請求項３の無線通信装置。
  5. 　前記第２の誤り検出符号は、送信側で、回線品質が劣化していると判定した際に変調方式を示す制御信号に付加される請求項１から４いずれか一の無線通信装置。
  6. 　前記第１の誤り検出符号として、ＣＲＣを用いる請求項１から５いずれか一の無線通信装置。
  7. 　受信データに含まれる制御信号のシンボル列を合成するとともに、前記シンボル列に含まれる誤り検出符号がビット反転されていることを検出することにより、そのシンボル列が複数回送信されていることを判定する変調方式判定回路と、
    　前記判定結果に基づいて受信データの復調を行う復調回路と、
    　を備えた無線通信装置。
  8. 　変調方式情報を格納した制御信号ビット列を生成する制御信号生成回路と、
    　前記制御信号ビット列を変調して制御信号シンボル列を生成する制御信号変調部と、
    　主信号ビット列を変調して主信号シンボル列を生成する主信号変調部と、
    　前記制御信号シンボル列、及び、主信号シンボル列を結合して送信シンボル列を生成する送信シンボル列結合回路を含み、
    　受信側の無線通信装置において、受信データの誤り検出符号の検出結果を用いて、変調方式を判定し、前記判定した変調方式に対応する受信データを選択させる、
    　第２の無線通信装置。
  9. 　受信シンボルを合成するシンボル合成回路と、
    　前記合成前後の受信シンボルをそれぞれ復調する復調回路と、
    　前記復調後の受信データの誤り訂正を行う誤り訂正回路と、
    　前記誤り訂正後の受信データから第１の誤り検出符号を検出する検出回路と、
    　前記誤り訂正後の受信データから、任意の複数のビットを反転させた第２の誤り検出符号を検出する第２の検出回路と、
    　前記受信データを選択する受信データ選択回路と、を含む無線通信装置において、
    　前記第１、第２の誤り検出符号の検出結果を用いて、送信時に使用した変調方式を判定し、
    　前記判定した変調方式に対応する受信データを選択する、
    　データ受信方法。
  10. 　受信シンボルを合成するシンボル合成回路と、
    　前記合成前後の受信シンボルをそれぞれ復調する復調回路と、
    　前記復調後の受信データの誤り訂正を行う誤り訂正回路と、
    　前記誤り訂正後の受信データから第１の誤り検出符号を検出する検出回路と、
    　前記誤り訂正後の受信データから、任意の複数のビットを反転させた第２の誤り検出符号を検出する第２の検出回路と、
    　前記受信データを選択する受信データ選択回路と、を含む無線通信装置において、
    　前記第１、第２の誤り検出符号の検出結果を用いて、送信時に使用した変調方式を判定する処理と、
    　前記判定した変調方式に対応する受信データを選択する処理と、
    　を前記無線通信装置に搭載されたコンピュータに実行させるプログラム。
PCT/JP2019/012760 2018-03-27 2019-03-26 無線通信装置、データ受信方法及びプログラム WO2019189119A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020510873A JP7188793B2 (ja) 2018-03-27 2019-03-26 無線通信装置、データ受信方法及びプログラム
US16/981,965 US11336387B2 (en) 2018-03-27 2019-03-26 Wireless communication apparatus, data reception method, and program
JP2022169633A JP7347871B2 (ja) 2018-03-27 2022-10-24 無線通信装置、データ受信方法及びプログラム
JP2023111113A JP2023123823A (ja) 2018-03-27 2023-07-06 無線通信装置、データ受信方法及びプログラム

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-060462 2018-03-27
JP2018060462 2018-03-27

Publications (1)

Publication Number Publication Date
WO2019189119A1 true WO2019189119A1 (ja) 2019-10-03

Family

ID=68061645

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/012760 WO2019189119A1 (ja) 2018-03-27 2019-03-26 無線通信装置、データ受信方法及びプログラム

Country Status (3)

Country Link
US (1) US11336387B2 (ja)
JP (3) JP7188793B2 (ja)
WO (1) WO2019189119A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002027537A (ja) * 2000-07-10 2002-01-25 Sharp Corp 携帯電話機を利用したデータ通信システム
JP3883562B2 (ja) * 2003-08-20 2007-02-21 日本電信電話株式会社 パケット通信方法およびパケット通信装置
JP2013157696A (ja) * 2012-01-27 2013-08-15 Sharp Corp 通信システム、移動局装置、基地局装置、通信方法および集積回路
WO2014119413A1 (ja) * 2013-01-29 2014-08-07 株式会社Ｎｔｔドコモ ユーザ端末、無線基地局及び適応変調符号化方法
WO2015145592A1 (ja) * 2014-03-25 2015-10-01 富士通株式会社 無線通信システム、端末、基地局および処理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722280B2 (ja) 1988-01-13 1995-03-08 日本ビクター株式会社 無線ページングシステム
JP3843329B2 (ja) 2000-12-25 2006-11-08 株式会社日立国際電気 適応変調方式制御方法
CN1194514C (zh) 2001-03-13 2005-03-23 松下电器产业株式会社 用于调制类型的盲目检测的方法和系统
JP2004048637A (ja) 2002-05-20 2004-02-12 Mitsubishi Electric Corp ディジタル無線機の変調方式切り替え装置およびプログラム
JP4071598B2 (ja) 2002-10-04 2008-04-02 株式会社エヌ・ティ・ティ・ドコモ 移動通信システム、移動通信方法、及びこれらに用いて好適な無線局
JP4215601B2 (ja) * 2003-09-05 2009-01-28 富士通株式会社 無線通信装置
US7545870B1 (en) * 2004-04-14 2009-06-09 Panasonic Corporation Reception device
JP4783217B2 (ja) 2006-06-13 2011-09-28 日本電信電話株式会社 符号分割多重通信システム、符号分割多重通信方法および送信装置ならびに受信装置
JP4299854B2 (ja) * 2006-11-27 2009-07-22 Ｏｋｉセミコンダクタ株式会社 通信システム
JP2009033315A (ja) 2007-07-25 2009-02-12 Oki Electric Ind Co Ltd Ｑａｍ方式による通信システムおよびその通信方法、ならびに受信装置およびその受信方法
JP2010074398A (ja) * 2008-09-17 2010-04-02 Ntt Docomo Inc Ｏｆｄｍ変復調方法、ｏｆｄｍ変調装置、ｏｆｄｍ復調装置およびｏｆｄｍ変復調システム
JP5031009B2 (ja) * 2009-09-15 2012-09-19 株式会社エヌ・ティ・ティ・ドコモ 無線基地局及び移動通信方法
US20120320858A1 (en) 2010-02-23 2012-12-20 Nec Corporation Base station and its adaptive modulation control method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002027537A (ja) * 2000-07-10 2002-01-25 Sharp Corp 携帯電話機を利用したデータ通信システム
JP3883562B2 (ja) * 2003-08-20 2007-02-21 日本電信電話株式会社 パケット通信方法およびパケット通信装置
JP2013157696A (ja) * 2012-01-27 2013-08-15 Sharp Corp 通信システム、移動局装置、基地局装置、通信方法および集積回路
WO2014119413A1 (ja) * 2013-01-29 2014-08-07 株式会社Ｎｔｔドコモ ユーザ端末、無線基地局及び適応変調符号化方法
WO2015145592A1 (ja) * 2014-03-25 2015-10-01 富士通株式会社 無線通信システム、端末、基地局および処理方法

Also Published As

Publication number Publication date
JP7188793B2 (ja) 2022-12-13
US20210099246A1 (en) 2021-04-01
JP2022183368A (ja) 2022-12-08
JP2023123823A (ja) 2023-09-05
JPWO2019189119A1 (ja) 2021-03-25
JP7347871B2 (ja) 2023-09-20
US11336387B2 (en) 2022-05-17

Similar Documents

Publication Publication Date Title
JP4806446B2 (ja) 通信システムにおける信号送信方法および信号受信方法、データ送信器ならびにデータ受信器
JP4616338B2 (ja) 多重送受信アンテナを使用する移動通信システムにおける送信モードを制御するための装置，システム及び方法
US8516344B2 (en) Symbol-level random network coded cooperation with hierarchical modulation in relay communication
JP5251984B2 (ja) 送信機及び送信方法並びに受信機及び受信方法
JP4554291B2 (ja) 無線通信システムにおける信号品質の推定
US8661307B2 (en) Transmitter device, communication system, and communication method
KR20070090596A (ko) 다중 입력 다중 출력 방식을 사용하는 통신 시스템에서신호 송수신 장치 및 방법
US20080240273A1 (en) Radio transmitting apparatus and radio receiving apparatus using ofdm
JP5357250B2 (ja) 埋め込み符号化を用いて不均一誤りを防止するためのシステムおよび方法
US20070110108A1 (en) Apparatus for communicating frame control header in wireless access communication system and method thereof
US20080288852A1 (en) Multicarrier communication system capable of switching modulation schemes during communication
EP2226959B1 (en) QAM mapping for an ARQ system
JP4881939B2 (ja) マルチキャリア無線通信システム及びマルチキャリア無線通信方法
JP6292755B2 (ja) 送信機、受信機および送信方法
JP5532055B2 (ja) 無線通信装置、無線通信システムおよび無線通信方法
WO2019189119A1 (ja) 無線通信装置、データ受信方法及びプログラム
JP2004140726A (ja) 無線通信装置
KR101040605B1 (ko) 공간 변조 방법과 장치, 그리고 공간 변조된 신호의 복조 방법과 장치
JP2005269670A (ja) マルチキャリア送信装置、マルチキャリア受信装置及びマルチキャリア送信方法
EP3868044B1 (en) Devices and methods for supporting harq for ieee 802.11
WO2009113763A1 (en) Cooperative reception diversity apparatus and method based on signal point rearrangement or superposition modulation in relay system
JP2006191701A (ja) 送信装置及び送信方法
CN117376077A (zh) 用于wifi通信的高阶qam方法、wifi通信装置
JP2003249916A (ja) 通信装置及び通信方法
JP2008252501A (ja) 再送方法およびそれを利用した送信装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19777015

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020510873

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19777015

Country of ref document: EP

Kind code of ref document: A1