WO2019182314A1 - 태양 전지 및 태양 전지의 제조 방법 - Google Patents

태양 전지 및 태양 전지의 제조 방법 Download PDF

Info

Publication number
WO2019182314A1
WO2019182314A1 PCT/KR2019/003139 KR2019003139W WO2019182314A1 WO 2019182314 A1 WO2019182314 A1 WO 2019182314A1 KR 2019003139 W KR2019003139 W KR 2019003139W WO 2019182314 A1 WO2019182314 A1 WO 2019182314A1
Authority
WO
WIPO (PCT)
Prior art keywords
transparent electrode
conductivity type
solar cell
type region
substrate
Prior art date
Application number
PCT/KR2019/003139
Other languages
English (en)
French (fr)
Inventor
이승윤
박상욱
최민호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Publication of WO2019182314A1 publication Critical patent/WO2019182314A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a solar cell and a manufacturing method thereof maximizing photoelectric conversion efficiency.
  • Solar energy is one of the alternative energy sources replacing existing energy sources, and is used as the most realistic energy source.
  • silicon solar cells among solar cells are representative single junction solar cells and are widely used as commercial solar cells.
  • silicon solar cells are designed and developed while changing various layers and electrodes, and the efficiency of the solar cells may be determined by the design of the various layers and electrodes. Therefore, various layer and electrode design methods are required to maximize the efficiency of silicon solar cells.
  • the prior art is a technique for preventing the deterioration of characteristics in the photoelectric conversion unit by reducing the influence of hydrogen radicals. Accordingly, there is a problem in that it is impossible to improve the light transmittance and the electrical contact characteristics which directly affect the photoelectric conversion efficiency.
  • An object of the present invention is to implement a solar cell that maximizes conversion efficiency in a high efficiency silicon solar cell manufactured by forming a conductive type layer and a transparent electrode on a crystalline silicon wafer.
  • an object of the present invention is to improve the electrical and / or optical characteristics of a solar cell by improving light transmittance and electrical contact characteristics of a transparent electrode toward a specific conductive region regardless of the position of the light receiving surface.
  • the present invention is to improve the light transmittance and electrical conductivity of the transparent electrode by adjusting the doping characteristics in the transparent electrode toward the n-type conductivity type region irrespective of the position of the light receiving surface
  • the purpose is to provide.
  • the object of the present invention is to improve the open circuit voltage (Voc), the short circuit current density (Jsc), the fill factor (curve factor) of the solar cell through this.
  • an n-type crystalline silicon substrate A first conductivity type region on the first surface of the substrate and having the same conductivity type as the substrate; A second conductivity type region located on a second surface of the substrate and having a conductivity type opposite the substrate; A first transparent electrode electrically connected to the first conductivity type region toward the first surface of the substrate; And a second transparent electrode electrically connected to the second conductivity type region on the second surface side of the substrate, wherein the hydrogen content in the first transparent electrode is equal to or greater than the hydrogen content in the second transparent electrode.
  • a solar cell can be provided.
  • the solar cell manufacturing method can improve the conversion efficiency of the solar cell by improving the permeability of the transparent electrode of the n-type conductive type and lowering the electrical contact resistance.
  • the solar cell manufacturing method can improve the conversion efficiency of the solar cell by improving the permeability of the transparent electrode of the n-type conductive type and lowering the electrical contact resistance.
  • another embodiment of the present invention for providing a, forming a first and / or second irregularities on the n-type crystalline silicon substrate; Forming a first conductivity type region on the first surface of the substrate and having the same conductivity type as the substrate; Forming a second conductivity type region on the second side of the substrate and having a conductivity type opposite the substrate; Forming a first transparent electrode on the first side of the substrate, the first transparent electrode being electrically connected to the first conductivity type region; Forming a second transparent electrode electrically connected to the second conductivity type region on the second surface side of the substrate, wherein the hydrogen content in the first transparent electrode is greater than or equal to the hydrogen content in the second transparent
  • the hydrogen content in the transparent electrode electrically connected to the n-type conductivity is higher than the hydrogen content in the transparent electrode electrically connected to the p-type conductivity regardless of the position of the light receiving surface.
  • the electrical conductivity of the transparent electrode on the n-type conductive side is slightly increased or maintained while the light transmittance is increased. It becomes possible.
  • the relatively high hydrogen content in the transparent electrode on the n-type conductive side improves the transmittance of the transparent electrode and lowers the electrical contact resistance, whether the n-type conductive type is on the incidence surface or on the opposite side of the incidence surface. Can be. As a result, the conversion efficiency in the solar cell can be improved.
  • FIG. 1 is a cross-sectional view showing a solar cell according to an embodiment of the present invention.
  • FIG. 2 is a plan view of the first and second metal electrode layers of the solar cell shown in FIG. 1.
  • 3 to 7 are cross-sectional views illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.
  • first, second, A, B, (a), and (b) can be used. These terms are only to distinguish the components from other components, and the terms are not limited in nature, order, order or number of the components. If a component is described as being “connected”, “coupled” or “connected” to another component, that component may be directly connected to or connected to that other component, but between components It is to be understood that the elements may be “interposed” or each component may be “connected”, “coupled” or “connected” through other components.
  • the solar cell 100 includes a semiconductor substrate 110 including a base region 10 and a first passivation film formed on a first surface of the semiconductor substrate 110. 52, a second passivation film 54 formed on the second surface of the semiconductor substrate 110, and a first conductivity type region formed on the first passivation film 52 on the first surface side of the semiconductor substrate 110. 20, a second conductive region 30 formed on the second passivation film 54 on the second surface side of the semiconductor substrate 110, and a transparent electrode electrically connected to the first conductive region 20.
  • a first electrode 42 including 421 and a second electrode 44 electrically connected to the second conductivity type region 30 and including a transparent electrode 441 may be included.
  • the first surface is shown as the incident surface in FIG. 1, this is merely one example for convenience of understanding.
  • the second surface may be an incident surface.
  • the semiconductor substrate 110 may be composed of a crystalline semiconductor.
  • the semiconductor substrate 110 may be formed of a single crystal or polycrystalline semiconductor (eg, single crystal or polycrystalline silicon).
  • the semiconductor substrate 110 may be composed of a single crystal semiconductor (eg, a single crystal semiconductor wafer, more specifically, a single crystal silicon wafer).
  • the solar cell 100 constitutes a single crystal semiconductor solar cell (for example, a single crystal silicon solar cell).
  • the solar cell 100 based on the semiconductor substrate 110 composed of crystalline semiconductors having high crystallinity and few defects may have excellent electrical characteristics.
  • the semiconductor substrate 110 may be formed of only the base region 10 without forming a separate doping region on the semiconductor substrate 110.
  • a separate doped region is not formed in the semiconductor substrate 110, damage to the semiconductor substrate 110, an increase in defects, and the like, which may occur when the doped region is formed, are prevented, thereby providing excellent passivation characteristics of the semiconductor substrate 110. Can have. As a result, surface recombination occurring at the surface of the semiconductor substrate 110 may be minimized.
  • the semiconductor substrate 110 or the base region 10 may have the first conductivity type because the first conductivity type dopant, which is the base dopant, is doped at a low doping concentration.
  • the semiconductor substrate 110 or the base region 10 may have a lower doping concentration, a higher resistance, or a lower carrier concentration than the first conductivity type region region 20 having the same conductivity type.
  • the first and / or second surfaces of the semiconductor substrate 110 may have irregularities 112 and 114 to prevent reflection. More specifically, the recesses and recesses 112 and 114 in the present exemplary embodiment may include the first recesses and recesses 112 formed on the first surface (or the first surface side surface) of the semiconductor substrate 110. It may include a second concave-convex 114 formed on two surfaces (surface of the second surface side). The first concave-convex 112 and the second concave-convex 114 may prevent reflection of light incident on the first and second surfaces of the semiconductor substrate 110, so that a bi-facial light receiving type as in the present exemplary embodiment may be prevented. It is possible to effectively reduce the light loss in the solar cell 100 having a) structure. However, the present invention is not limited thereto, and only one of the first unevenness 112 and the second unevenness 114 may be formed.
  • the first passivation film 52 is formed on the first surface of the semiconductor substrate 110, and the second passivation film 54 is formed on the second surface of the semiconductor substrate 110.
  • the first and second surfaces of the semiconductor substrate 110 may be passivated, respectively.
  • the terms of the first passivation film 52 and the second passivation film 54 are used, but the first passivation film 52 and / or the second passivation film 54 may also serve as a tunneling film. have. That is, the first and second passivation films 52 and 54 act as a kind of barrier to electrons and holes. Specifically, the first and second passivation films 52 and 54 may not pass through minority carriers, and instead, may accumulate in a portion adjacent to the first and second passivation films 52 and 54, and then may be at least a predetermined amount. Only a majority carrier with energy can pass. In this case, the plurality of carriers having a predetermined energy or more may easily pass through the first and second passivation layers 52 and 54 by the tunneling effect. The passivation layers 52 and 54 may be smaller than the first conductivity type region 20 and the second conductivity type region 30 in order to sufficiently realize the tunneling effect.
  • the first and second passivation layers 52 and 54 may include an intrinsic amorphous semiconductor.
  • the first and second passivation films 52 and 54 may be formed of an intrinsic amorphous silicon (i-a-Si) layer. Since the first and second passivation layers 52 and 54 have similar characteristics including the same semiconductor material as the semiconductor substrate 110, the surface characteristics of the semiconductor substrate 110 may be more effectively improved. Thereby, the passivation characteristic can be greatly improved.
  • the first and / or second passivation films 52 and 54 may include an intrinsic amorphous silicon carbide (i-a-SiCx) layer or an intrinsic amorphous silicon oxide (i-a-SiOx) layer. According to this, the effect due to the wide energy band gap can be improved, but the passivation characteristics may be slightly lower than the case of including an intrinsic amorphous silicon (i-a-Si) layer.
  • the first and second passivation layers 52 and 54 may be entirely formed on the first and second surfaces of the semiconductor substrate 110, respectively.
  • the first and second surfaces of the semiconductor substrate 110 may be passivated as a whole and may be easily formed without separate patterning.
  • the first conductivity type region 20 having the first conductivity type may be formed on the first passivation layer 52.
  • a second conductivity type region 30 having a second conductivity type opposite to the first conductivity type may be disposed on the second passivation layer 54.
  • the first conductivity type region 20 may be a region having the first conductivity type, including the first conductivity type dopant.
  • the second conductivity type region 30 may be a region having a second conductivity type including a second conductivity type dopant.
  • the first conductivity type region 20 may contact the first passivation layer 52 and the second conductivity type region 30 may contact the second passivation layer 54. Then, the structure of the solar cell 100 may be simplified and the tunneling effect of the first and second passivation layers 52 and 54 may be maximized.
  • the present invention is not limited thereto.
  • the first conductivity type region 20 and the second conductivity type region 30 are formed on the semiconductor substrate 110 separately from the semiconductor substrate 110. Therefore, the first conductivity type region 20 and the second conductivity type region 30 may be formed on the semiconductor substrate 110 so that the first conductivity type region 20 and the second conductivity type region 30 can be easily formed on the semiconductor substrate 110. It may have a material and / or crystal structure different from (110).
  • each of the first conductivity type region 20 and the second conductivity type region 30 may be formed by doping a first or second conductivity type dopant in an amorphous semiconductor or the like.
  • various methods such as vapor deposition such as chemical vapor deposition (CVD) and evaporation can be easily applied.
  • an amorphous semiconductor that is the basis of the first conductivity type region 20 and the second conductivity type region 54 is formed by the same process as the first passivation film 52 and the second passivation film 54. The advantage is that you can.
  • first and second passivation films 52 and 54 are formed of intrinsic amorphous semiconductors (eg, intrinsic amorphous silicon) as described above, the first and second passivation films 52 and 54 have excellent adhesion characteristics. It has the advantage that it can have excellent electrical conductivity.
  • intrinsic amorphous semiconductors eg, intrinsic amorphous silicon
  • the p-type dopant used as the first or second conductivity type dopant there are group III elements such as boron (B), aluminum (Al), gallium (Ga), and indium (In). Group 5 elements such as P), arsenic (As), bismuth (Bi) and antimony (Sb) may be used.
  • group III elements such as boron (B), aluminum (Al), gallium (Ga), and indium (In).
  • Group 5 elements such as P), arsenic (As), bismuth (Bi) and antimony (Sb) may be used.
  • the present invention is not limited thereto, and various dopants may be used as the first or second conductivity type dopants.
  • the semiconductor substrate 110 having the first conductivity type and the first conductivity type region 20 may have an n type, and the second conductivity type region 30 may have a p type.
  • the semiconductor substrate 110 may have an n-type, so that a life time of the carrier may be excellent.
  • the semiconductor substrate 110 and the first conductivity type region 20 may include phosphorus (P) as an n-type dopant, and the second conductivity type region 30 may include boron (B) as a p-type dopant. can do.
  • the present invention is not limited thereto, and the semiconductor substrate 110 having the first conductivity type and the first conductivity type region 20 may have a p-type, and the second conductivity type region 30 may have an n-type. It may be.
  • the first conductivity type region 20 and the second conductivity type region 30 are an amorphous silicon (a-Si) layer, an amorphous silicon oxide (a-SiOx) layer, and an amorphous silicon carbide (a-SiCx) layer, respectively.
  • a-Si amorphous silicon
  • a-SiOx amorphous silicon oxide
  • a-SiCx amorphous silicon carbide
  • IGZO indium-gallium-zinc oxide
  • TiOx titanium oxide
  • MoOx molybdenum oxide
  • an amorphous silicon (a-Si) layer, an amorphous silicon oxide (a-SiOx) layer, and an amorphous silicon carbide (a-SiCx) layer are applied to the first conductive region 20 or the second conductive region 30. May be doped with a first or second conductivity type dopant.
  • the amorphous silicon (a-Si) layer, the amorphous silicon oxide (a-SiOx) layer, and the amorphous silicon carbide (a-SiCx) layer are semiconductor materials constituting the semiconductor substrate 110 although the crystal structure is different from that of the semiconductor substrate 110. (Eg, silicon), and thus may have characteristics similar to those of the semiconductor substrate 110. As a result, characteristic differences that may occur when the first and second conductivity-type inversions 20 and 30 include a material different from the semiconductor material of the semiconductor substrate 110 may be minimized. Among these, since the amorphous silicon oxide layer and the amorphous silicon carbide layer have a high energy band gap, the carrier can be selectively passed by allowing sufficient energy band bending to occur.
  • indium-gallium-zinc oxide layers, titanium oxide layers, and molybdenum oxide layers applied to the first conductive region 20 or the second conductive region 30 may be formed of the first and second conductive layers. It does not contain Group 3 elements or Group 5 elements (eg boron, phosphorus) used as the type dopant.
  • the indium-gallium-zinc oxide layer, the titanium oxide layer, and the molybdenum oxide layer may themselves collect electrons or holes to perform the same role as the n-type or p-type conductive region. More specifically, the indium-gallium-zinc oxide layer and the titanium oxide layer may have an n-type conductivity, and the molybdenum oxide layer may have a p-type conductivity.
  • the indium-gallium-zinc oxide (IGZO) layer, the titanium oxide (TiOx) layer, and the molybdenum oxide (MoOx) layer have a wide energy bandgap and low light absorption to minimize light loss.
  • the first conductivity type region 20 may include at least one of an indium-gallium-zinc oxide layer, a titanium oxide layer, and a molybdenum oxide layer having low light absorption. As a result, the absorption of light in the first conductivity type region 20 located on the first surface of the semiconductor substrate 110 may be minimized.
  • the first conductivity type region 20 may be formed on the first unevenness 112.
  • An indium gallium zinc oxide layer, a titanium oxide layer, a molybdenum oxide layer, and the like may be formed on the surface of the semiconductor substrate 110. It can have excellent properties regardless of the defect.
  • the second conductivity type region 30 may also include at least one of an amorphous silicon layer, an amorphous silicon oxide layer, and an amorphous silicon carbide layer.
  • the second conductivity-type region 30 is a layer directly involved in photoelectric conversion by forming a pn junction (or a pin junction between the second passivation film 54) and the semiconductor substrate 110 having the first conductivity type.
  • the second conductivity type region 30 may include the same semiconductor material (ie, silicon) as the semiconductor substrate 110 to have characteristics similar to those of the semiconductor substrate 110, thereby enabling the carrier to move more effectively. .
  • the thickness of the second conductivity type region 30 may be greater than or equal to the first conductivity type region 20.
  • the second conductivity-type region 30 directly involved in the photoelectric conversion is located on the opposite surface of the incident surface of the semiconductor substrate 110. Therefore, the second conductivity type region 30 may be formed relatively thick since the second conductive region 30 is positioned without disturbing light absorption to the incident surface. In this case, the first conductivity type region 20 may be formed relatively thin because it is not directly involved in photoelectric conversion and is located at the incident surface of the semiconductor substrate 110 and relates to light absorption into the incident surface.
  • the second conductivity-type region 30 when the second conductivity-type region 30 has a p-type, the second conductivity-type region 30 may be doped with boron (B). Since boron has a small size and can be easily diffused, the dopant may be prevented from being heavily doped into the semiconductor substrate 110 by sufficiently securing the thickness of the second conductivity type region 30. If the dopant included in the second conductivity type region 30 is heavily doped into the semiconductor substrate 110, the solar cell 100 may be degraded due to the degradation of the semiconductor substrate 110.
  • B boron
  • the present invention is not limited thereto, and even when the second conductivity type region 30 has an n type, the thickness of the second conductivity type region 30 may be greater than that of the first conductivity type region 20.
  • the thickness of the second conductivity type region 30 is preferably not greater than the first conductivity type region 20. In this case, since the second conductivity type region 30 is located on the incident surface, it is possible to interfere with light absorption when it is too thick.
  • the thickness of the second passivation film 54 may be equal to or greater than the thickness of the first passivation film 52.
  • the thickness of the second passivation film 54 may be greater than the thickness of the first passivation film 52. This is because the second passivation film 54 is thicker than the first passivation film 52 in consideration of the fact that the second conductivity-type region 30 is formed thicker than the first conductivity-type region 20.
  • the dopant of 30 may be prevented from being undesirably doped into the semiconductor substrate 110.
  • the boron included in the second conductivity-type region 30 may be prevented from being heavily doped into the semiconductor substrate 110.
  • the thickness ratio of the first passivation film 52 to the second passivation film 54 may be 1: 1 to 1: 2.5.
  • the ratio is in consideration of the passivation characteristics of the semiconductor substrate 110 and the characteristics of the dopant of the second conductivity type region 30, but the present invention is not limited thereto.
  • the ratio of the thickness of the second conductivity type region 30 to the thickness of the second passivation layer 54 is greater than the ratio of the thickness of the first conductivity type region 20 to the thickness of the first passivation layer 52. Can be. This is because the thickness of the second conductivity type region 30 is relatively thicker than the thickness of the first conductivity type region 20.
  • a first electrode 42 electrically connected thereto is positioned (eg, contacted) on the first conductive region 20, and a second electrode 44 electrically connected thereto is disposed on the second conductive region 30. This location (eg, contact).
  • the first electrode 42 may include a first transparent electrode 421 and a first metal electrode 422 that are sequentially stacked on the first conductivity type region 20.
  • the second electrode 44 may include a second transparent electrode 441 and a second metal electrode 442 that are sequentially stacked on the second conductivity type region 30.
  • the shape and the like are the same as or similar to the role, material, shape, and the like of the first transparent electrode 421 and the first metal electrode 422 of the first electrode 42.
  • the first electrode 42, the first transparent electrode 421, and the first metal electrode 422 will be mainly described below.
  • the first transparent electrode 421 may be entirely formed (eg, contacted) on the first conductivity type region 20. Forming as a whole may include not only covering the entirety of the first conductivity type region 20 without empty space or empty region, but inevitably not forming a part.
  • the carrier can easily reach the first metal electrode 422 through the first transparent electrode 421, so that the first transparent electrode 421 can be reached in the horizontal direction. May reduce the resistance. Since the crystallinity of the first conductivity-type region 20 composed of an amorphous semiconductor layer or the like may be relatively low, the mobility of the carrier may be low, so that the resistance when the carrier moves in the horizontal direction is the first transparent electrode 421. It can be lowered by providing (). Therefore, the first transparent electrode 421 should basically have a high electric conductivity (electric carrier conductivity) in order to perform a function called an electrode.
  • the first transparent electrode 421 is entirely formed on the first conductivity type region 20, the first transparent electrode 421 is preferably made of a material (transparent material) that can transmit light. In particular, when the first surface is a light receiving surface, transparency of the first transparent electrode 421 is further required.
  • the reflected or refracted sunlight reaches the first conductivity type region 20 positioned below the first transparent electrode 421 on the opposite surface of the light receiving surface.
  • the first transparent electrode 421 should have transparency.
  • the first transparent electrode 421 should be made of a transparent conductive material to enable the carrier to easily move while enabling light transmission. Accordingly, the first transparent electrode 421 does not block the transmission of light even when the first transparent electrode 421 is entirely formed on the first conductivity type region 20.
  • the first transparent electrode 421 may be formed of indium tin oxide (ITO), aluminum zinc oxide (AZO), boron zinc oxide (BZO), and indium tungsten. It may include at least one of an oxide (indium tungsten oxide, IWO) and indium cesium oxide (ICO). Further, the first transparent electrode 421 may be an indium oxide doped with titanium (Ti) and tantalum (Ta), that is, indium-titanium-tantalum oxide. However, the present invention is not limited thereto and may include various materials other than the first transparent electrode 421.
  • the first transparent electrode 421 of the present embodiment may include hydrogen while the above-described material is the main material. That is, the first transparent electrode 421 may include indium-tin oxide (ITO: H) including hydrogen, aluminum-zinc oxide (AZO: H) including hydrogen, and boron-zinc oxide (BZO) including hydrogen. H), indium tungsten oxide containing hydrogen (IWO: H) and indium cesium oxide containing hydrogen (ICO: H).
  • ITO indium-tin oxide
  • AZO aluminum-zinc oxide
  • BZO boron-zinc oxide
  • H indium tungsten oxide containing hydrogen
  • ICO indium cesium oxide containing hydrogen
  • the first transparent electrode 421 may be formed by deposition. When hydrogen gas is injected together during deposition, hydrogen may be included in the first transparent electrode 421. As such, when the first transparent electrode 421 contains hydrogen, the density of electrons or holes may be reduced, but the transmittance may be improved. In addition, the mobility (mobility) of the transparent electrode can be improved up to an added hydrogen concentration of a certain concentration, and as a result, the specific resistance of the transparent electrode is reduced. On the other hand, when the amount of hydrogen concentration exceeds a certain level, the excessive ratio of hydrogen increases the ratio of defects in the lattice of the transparent electrode, and as a result, the film quality of the transparent electrode is deteriorated and the specific resistance is rapidly increased.
  • the optical properties can be further improved by using ICO: H as the first transparent electrode 421.
  • Table 1 below shows the specific resistance and carrier density of hydrogen-doped ITO, IWO, ICO and hydrogen-doped ICO: H.
  • IWO and ICO have lower carrier density and higher resistivity than ITO.
  • ICO: H has a similar resistivity level as ITO, the carrier density is lower than that of ITO.
  • ICO: H having a low carrier density can improve transmittance by lowering light absorption by free carriers while having a low specific resistance. Therefore, ICO: H may have excellent electrical properties due to its low specific resistance and at the same time improve transmittance and have excellent optical properties.
  • TCO transparent electrode
  • the hydrogen content in the first transparent electrode 421 and the second transparent electrode 441 in the present invention is preferably different from each other. More specifically, the hydrogen content in the transparent electrode toward the n-type conductivity type region is preferably equal to or higher than the hydrogen content in the transparent electrode toward the p-type conductivity type side.
  • the hydrogen content in the first transparent electrode 421 is equal to or greater than the hydrogen content in the second transparent electrode 441. It is more preferable.
  • the conductivity type of the semiconductor substrate 110 having the first conductivity type is a p-type conductivity type
  • the hydrogen content in the second transparent electrode 441 is preferably equal to or greater than the hydrogen content in the first transparent electrode.
  • the n-type conductive region is more preferably located in the light-receiving surface direction, but the present invention is not necessarily limited thereto.
  • the n-type conductive region When the n-type conductive region is located on the light receiving surface
  • the hydrogen content in the transparent electrode on the n-type conductive type is equal to or higher than the hydrogen content in the transparent electrode on the p-type conductive side, the transparency and the electrical contact characteristics of the transparent electrode on the light receiving surface Due to the improvement of the electrical characteristics and the photoelectric conversion efficiency of the solar cell.
  • the present inventors describe the characteristics improvement of the solar cell whose hydrogen content in the transparent electrode of an n-type conductive type is more than hydrogen content in the transparent electrode of a p-type conductive type side as follows.
  • the electrical conductivity is, for example, n-type amorphous silicon (na-Si). It is known to be higher than the electrical conductivity of the conductive type. Therefore, the transparent electrode in electrical contact with the n-type conductive region may have a greater margin in terms of electrical conductivity when making electrical contact than the transparent electrode in contact with the p-type conductive region. In other words, the transparent electrode in electrical contact with the n-type conductive region does not have a problem even if the electrical conductivity is lower than that of the transparent electrode in contact with the p-type conductive region.
  • na-Si n-type amorphous silicon
  • the electrical conductivity of the transparent electrode toward the p-type conductivity region should be high.
  • the concentration of the charge in the transparent electrode is reduced, thereby increasing the transparency of the transparent electrode.
  • the electrical conductivity of the transparent electrode is known to increase due to an increase in the mobility (mobility) of the charge even if the concentration of the charge decreases.
  • the amount of hydrogen added in the transparent electrode is excessively high, it is also known that the quality of the film of the transparent electrode is lowered due to the added hydrogen and the electrical conductivity and transmittance are lowered.
  • the amount of hydrogen added to improve the electrical conductivity and transmittance of the transparent electrode is preferably at least 10 21 / cm 3 or more.
  • the input amount of hydrogen is less than the above value, the effect of improving the electrical conductivity and transmittance due to the hydrogen input is difficult to expect.
  • the hydrogen concentration can be measured using secondary ionic mass spectroscopy (SIMS) or Rudford back scattering (RBS).
  • the hydrogen concentration was measured by using an elastic recoil detection (ERD) method using elastic interaction of nuclei between atoms of a sample to be measured and ions of a beam.
  • ETD elastic recoil detection
  • the same amount of hydrogen as the transparent electrode toward the p-type conductive region is added to the transparent electrode in electrical contact with the n-type conductive region.
  • the n-type conductive region has a higher ability to hold hydrogen than the p-type conductive region, so the loss of hydrogen is relatively small even if the added hydrogen partially diffuses back into the n-type conductive region such as na-Si. .
  • the transparent electrode toward the n-type conductive region Due to the relatively high hydrogen trapping ability and high electrical conductivity of the n-type conductive region, the transparent electrode toward the n-type conductive region has a higher hydrogen content at the same hydrogen input than the transparent electrode to the p-type conductive region. You get As a result, the transparent electrode toward the n-type conductive region has a relatively higher solar transmittance and better electrical contact characteristics than the transparent electrode toward the p-type conductive region.
  • the relatively high hydrogen capturing ability and high electrical conductivity of the n-type conductive region compared to the p-type conductive region result in hydrogen in the transparent electrode toward the n-type region and the n-type conductive region under the same hydrogen loading conditions.
  • the content is higher than the hydrogen content in the transparent electrode on the p-type conductive region and the p-type conductive region.
  • the electrical conductivity of the transparent electrode in electrical contact with the p-type conductive region it is more preferable to use another method besides hydrogenation.
  • another method besides hydrogenation it is natural that the electrical conductivity may be increased by methods other than hydrogenation.
  • the transparent electrode is an ionic compound such as ITO, AZO, or IWO, titanium (Ti) and tantalum (Ta), which can replace indium, aluminum, and the like, which are cations of the ionic compound.
  • the transparent electrode is an ionic compound such as ITO, AZO, or IWO, titanium (Ti) and tantalum (Ta), which can replace indium, aluminum, and the like, which are cations of the ionic compound.
  • the content of the metal dopant in the transparent electrode in electrical contact with the p-type conductive region is preferably higher than the content of the metal dopant in the transparent electrode in electrical contact with the n-type conductive region. This is because the transparent electrode toward the n-type conductive region can have improved permeability and electrical contact characteristics of the transparent electrode by adding hydrogen.
  • the content of the metal dopant in the transparent electrode in electrical contact with the p-type conductive region is preferably (2-10) * 10 20 / cm 3.
  • the content of the metal dopant is less than 2 * 10 20 / cm 3, the electrical conductivity of the transparent electrode is not high and it is difficult to expect the effect of doping.
  • the concentration of the dopant is higher than the concentration of the defect which contributes to the electrical conductivity of the transparent electrode by the dopant, or some transparent electrode-
  • a compound is generated or an electric neutral cluster causes an electrical property to decrease while preventing free electrons from moving.
  • the content of the metal dopant in the transparent electrode in electrical contact with the n-type conductive region is lower than the content of the dopant in the transparent electrode in electrical contact with the p-type conductive region (1-5) * 10 20 / cm 3. desirable.
  • the first metal electrode 422 may be formed with a pattern on the first transparent electrode 421.
  • the first metal electrode 422 may be formed in contact with the first transparent electrode 421 to simplify the structure of the first electrode 42.
  • the present invention is not limited thereto, and various modifications may be made, such as a separate layer between the first transparent electrode 421 and the first metal electrode 422.
  • the first metal electrode 422 positioned on the first transparent electrode 421 may be made of a material having an electrical conductivity superior to that of the first transparent electrode 421. Through this, characteristics such as carrier collection efficiency and resistance reduction by the first metal electrode 422 may be further improved.
  • the first metal electrode 422 may be formed of a metal having excellent electrical conductivity and having a lower transparency than the opaque or first transparent electrode 421.
  • the first metal electrode 422 may be opaque or low in transparency, the first metal electrode 422 may interfere with the incident light, and thus may have a predetermined pattern to minimize shading loss. The pattern allows light to enter the portion where the first metal electrode 422 is not formed.
  • the first and second metal electrodes 422 and 442 of the first and second electrodes 42 and 44 of the present invention may be fired by low temperature firing (eg, firing at a process temperature of 300 ° C. or lower). It can be composed of materials.
  • the first and second metal electrodes 422 and 442 may include glass frit formed of a certain metal compound (eg, an oxide including oxygen, a carbide including carbon, a sulfide including sulfur), and the like. ) And only a conductive material and a resin (binder, hardener, additive).
  • the first and second metal electrodes 422 and 442 made of the above material do not have a glass frit and can be easily fired even at low temperatures.
  • the conductive material may include silver (Ag), aluminum (Al), copper (Cu), and the like, and the resin may include a cellulose-based, phenolic-based binder, or the like.
  • first and second metal electrodes 422 and 442 are formed in contact with the first and second transparent electrodes 421 and 441, respectively, fire-through through an insulating film or the like is not required. Do not.
  • the first metal electrodes 422 and 442 do not have a glass frit and include only a conductive material and a resin, the conductive materials may be sintered and not connected to each other, but may be in contact with each other to be conductive. .
  • the first and second metal electrodes 422 and 442 may be formed by plating.
  • planar shape of the first and second metal electrodes 422 and 442 of the first and second electrodes 42 and 44 described above may be described in more detail as follows.
  • FIG. 2 is a plan view of the first and second metal electrodes 422 and 442 of the solar cell 100 shown in FIG. 1.
  • the first and second metal electrodes 422 and 442 of the semiconductor substrate 110 and the first and second electrodes 42 and 44 are mainly illustrated.
  • the first and second metal electrodes 422 and 442 may each include a plurality of finger electrodes 42a and 44a spaced apart from each other with a predetermined pitch.
  • the finger electrodes 42a and 44a are parallel to each other and parallel to the edge of the semiconductor substrate 110, but the present invention is not limited thereto.
  • the first and second metal electrodes 422 and 442 respectively include bus bar electrodes 42b and 44b which are formed in a direction crossing the finger electrodes 42a and 44a to connect the finger electrodes 42a and 44a. can do. Only one bus bar electrode 42b or 44b may be provided, or as shown in FIG.
  • a plurality of busbar electrodes 42b and 44b may be provided while having a larger pitch than that of the finger electrodes 42a and 44a.
  • the widths of the busbar electrodes 42b and 44b may be larger than the widths of the finger electrodes 42a and 44a, but the present invention is not limited thereto. Therefore, the widths of the busbar electrodes 42b and 44b may have a width equal to or smaller than that of the finger electrodes 42a and 44a.
  • the present invention is not limited thereto.
  • the width, pitch, and the like of the finger electrode 42a and the busbar electrode 42b of the first metal electrode 422 are the width and pitch of the finger electrode 44a and the busbar electrode 44b of the second metal electrode 442. It may have different values.
  • the planar shapes of the first and second metal electrodes 422 and 442 may be different from each other, and various other modifications are possible.
  • the first and second metal electrodes 422 and 442 that are opaque or include metals among the first and second electrodes 42 and 44 of the solar cell 100 have a constant pattern so that light is emitted. It has a double-sided bi-facial structure that can be incident on the first and second surfaces of the semiconductor substrate 110.
  • the present embodiment may contribute to improving the efficiency of the solar cell 100 by increasing the amount of light used in the solar cell 100.
  • the present invention is not limited thereto and may have a structure in which the second metal electrode 442 of the second electrode 44 is formed entirely on the second surface side of the semiconductor substrate 110.
  • the solar cell 100 of the present invention can be manufactured by the manufacturing method with reference to FIGS. 3 to 7 as follows.
  • 3 to 7 are cross-sectional views illustrating a method of manufacturing the solar cell 100 according to the embodiment of the present invention.
  • first and second unevennesses 112 and 114 are formed on the first and second surfaces of the semiconductor substrate 110.
  • first and second surfaces of the crystalline silicon substrate 110 are planarized, and then a texturing pattern is formed by texturing at least one or more of the first and second surfaces.
  • the introduction of the texture structure of the crystalline silicon substrate 110 may be any one of a wet chemical etching method, a dry chemical etching method, an electrochemical etching method, a mechanical etching method, but is not necessarily limited thereto.
  • the texture structure may be introduced by etching at least one of the first and second surfaces of the crystalline silicon substrate 110 in a basic aqueous solution.
  • an n-type silicon single crystal substrate having a thickness of several tens to hundreds of micrometers sliced along the (100) plane is prepared.
  • the surface of the substrate contains additives such as organic solvents, phosphates, reaction regulators and / or surfactants in a 1-5% by weight aqueous sodium hydroxide (NaOH) solution or potassium hydroxide (KOH) solution at a temperature ranging from room temperature to 150 ° C. It is etched using an aqueous solution.
  • the organic solvent is 2-methyl-2,4-pentanediol (2-methyl-2,4-pentanediol), propylene glycol (Propylene glycol), 2,2,4-trimethyl-1,3-pentanediol (2, 2,4-trimethyl-1,3-pentanediol), 1,3-butanediol (1,3-butanediol), 1,4-butanediol (1,4-butanediol), 1,6-hexanediol (1,6- hexanediol), 2,2-dimethyl-1,3-propanediol (2,2-dimethyl-1,3-propanediol), hydroquinone, 1,4-cyclohexanediol, And N-methyl propyl (N-methyl proline).
  • the phosphate may be at least one of K 3 PO 4 and K 2 HPO 4 .
  • a texture having pyramidal irregularities is formed on the silicon single crystal substrate. Since the silicon single crystal has a diamond cubic structure, the ⁇ 111 ⁇ plane is the closest plane and is chemically stable. Therefore, the etching rate for the aqueous sodium hydroxide solution is the ⁇ 111 ⁇ plane is the slowest, as a result anisotropic etching occurs along the ⁇ 111 ⁇ plane of the silicon substrate after etching. As a result, a texture having a depth of 0.1 to 10 ⁇ m is uniformly formed on the entire surface of the silicon substrate.
  • first and second passivation layers 52 and 54 may be formed on the semiconductor substrate 110.
  • the first and second passivation films 52 and 54 may be formed by, for example, a thermal growth method, a deposition method (eg, chemical vapor deposition (PECVD), atomic layer deposition (ALD)), or the like. However, the present invention is not limited thereto, and the first and second passivation layers 52 and 54 may be formed by various methods. The first and second passivation films 52 and 54 may be formed simultaneously or sequentially.
  • a thermal growth method eg, chemical vapor deposition (PECVD), atomic layer deposition (ALD)
  • PECVD chemical vapor deposition
  • ALD atomic layer deposition
  • an amorphous intrinsic silicon (ia-Si: H) layer is a silicon source material (SiH 4 , Si 2 H 6 ) as passivation layers 52 and 54 on both sides of an n-type silicon crystalline substrate 110 having a uniform texture. Etc.) and hydrogen (H 2 ).
  • the PECVD method has a merit that the process temperature can be lowered compared to the general CVD method, and thus is particularly preferable as a method of manufacturing a heterojunction silicon solar cell.
  • the first conductivity type region 20 and the second conductivity type region 30 are formed on the first and second passivation films 52 and 54.
  • the first passivation film is formed.
  • the first conductive region 20 is formed on the semiconductor substrate 110 and the side surface of the semiconductor substrate 110
  • the second conductive region 30 is formed on the second passivation layer 52 and the side surface of the semiconductor substrate 110. Can be.
  • the first conductivity type region 20 and the second conductivity type region 30 may be formed by, for example, a deposition method (eg, chemical vapor deposition (PECVD), low pressure chemical vapor deposition (LPCVD), etc.). have.
  • the first or second conductivity type dopant may be included together in a process of growing a semiconductor layer forming the first conductivity type region 20 and the second conductivity type region 30, and after the semiconductor layer is formed, an ion implantation method, It may be doped by a thermal diffusion method, a laser doping method, or the like.
  • the present invention is not limited thereto, and the first conductive region 20 and the second conductive region 30 may be formed by various methods.
  • the first conductivity type region 20 and the second conductivity type region 30 may be simultaneously formed and then doped or deposited and / or doped sequentially.
  • the first conductivity type region 20 and the second conductivity type region 30 may be formed of raw materials (eg, SiH 4 , Si 2 H 6 , SiHCl 3, and SiH 2 Cl 2 ) of the main materials constituting them.
  • the gas containing the dopant material may use phosphine gas PH 3 , and the second conductive region 30 may be p-type.
  • the gas containing the dopant material may use a giborane gas (B 2 H 6 ).
  • B 2 H 6 giborane gas
  • the deposition temperature may be 100 to 250 ° C., and the ratio of hydrogen gas to silane gas may be 2 to 30%. It is more preferable not to exceed 250 degreeC especially in the case of deposition temperature. This is because, when the process temperature is high, the hydrogen that forms the hydrogen bond in the passivation film formed in the previous step may diffuse and escape from the passivation film.
  • the deposition temperature and the ratio of the hydrogen gas to the silane gas are in proportion to each other. Accordingly, as the deposition temperature is higher, the ratio of the hydrogen gas to the silane gas may be higher. Within this range, stability by hydrogen gas may be improved, and an appropriate deposition rate may be maintained.
  • first and second transparent electrodes 421 and 441 are formed on the first conductivity type region 20 and the second conductivity type region 30. More specifically, the first transparent electrode 421 may be formed on the first conductive region 20, and the second transparent electrode layer 441 may be formed on the second conductive region 30.
  • the first and second transparent electrodes 421 and 441 may be formed by, for example, a deposition method (eg, physical vapor deposition (PVD) such as sputtering, chemical vapor deposition (PECVD), or coating). .
  • a deposition method eg, physical vapor deposition (PVD) such as sputtering, chemical vapor deposition (PECVD), or coating.
  • PVD physical vapor deposition
  • PECVD chemical vapor deposition
  • the first and second transparent electrodes 421 and 441 may be formed of hydrogen gas (H 2 ) and carrier gas (eg, argon gas ( Ar) or nitrogen gas (N 2 )) may be formed by injecting a gas mixed. Then, hydrogen is included in the first and second transparent electrodes 421 and 441 to realize the effect of hydrogen addition. At this time, the hydrogen content in the first transparent electrode 421 toward the first conductive region 20 and the hydrogen content in the second transparent electrode 441 toward the second conductive region 441 are preferably different from each other.
  • carrier gas eg, argon gas ( Ar) or nitrogen gas (N 2 )
  • the ratio of hydrogen gas to carrier gas may be 0.5 to 5% (eg, volume percent). If the ratio is less than 0.5%, the effect by hydrogen may not be sufficient. However, the present invention is not limited to this numerical ratio. And when the ratio exceeds 5%, the stability may be lowered by the hydrogen gas and the deposition rate may be lowered.
  • the ratio of hydrogen gas to the carrier gas (that is, the ratio of H 2 / N 2 ) may be 0.5% to 2%.
  • the ratio of hydrogen gas to carrier gas (that is, the ratio of H 2 / N 2 ) may be 2% to 5%.
  • the stability can be further improved and the deposition rate can be increased, and as a result, the efficiency of the solar cell is improved.
  • the present invention is not limited to this numerical range.
  • first and second metal electrodes 422 and 442 are formed on the first and second transparent electrodes 421 and 441.
  • the first low temperature paste layer may be disposed on one of the first conductivity type region 20 and the second conductivity type region 30, specifically, on one of the first and second transparent electrodes 421 and 441. Formed and dried to form one of the first and second metal electrodes 422 and 442.
  • a second low temperature paste layer is formed on the other of the first conductivity type region 20 and the second conductivity type region 30 and dried to form the other one of the first and second metal electrodes 422 and 442. Can be.
  • the first and second low temperature paste layers having fluidity may be difficult to be formed together to have a desired pattern on both sides.
  • the second low temperature paste layer having fluidity on the other side is formed when one of the first and second metal electrodes 422 and 442 is formed. Is formed. As a result, problems such as the flow of the first low temperature paste layer when the second low temperature paste layer is formed can be prevented.
  • the present invention is not limited thereto, and the first and second low temperature paste layers may be simultaneously formed on both sides and then dried together.
  • the first or second low temperature paste layer may comprise a conductive material, a resin (binder, hardener, additive, etc.) and a solvent. Since the conductive material and the constituent material of the resin have already been described, they are omitted. Various solvents may be used as the solvent, for example, an ether solvent may be used. In this case, the first or second low temperature paste layer may include 85 to 90 parts by weight of the conductive material, 1 to 15 parts by weight of the resin, and 5 to 10 parts by weight of the solvent, based on 100 parts by weight of the paste layer. have. However, the present invention is not limited thereto.
  • the first or second low temperature paste layer may be formed by various methods, for example, may be formed by printing (pattern printing) in a state having a desired pattern. As described above, the first or second low temperature paste layer may be formed in a desired pattern by a simple process.
  • Drying of the first or second low temperature paste layer may be performed at a temperature of 250 ° C. or less.
  • the drying temperature is limited to a low temperature capable of preventing deterioration of the first and second passivation films 52 and 54 and the second conductive region 20 and the second conductive region 30.
  • the present invention is not limited thereto.
  • the solvent of the first or second low temperature paste layer is blown away by the drying step so that the first or second metal electrodes 422 and 442 do not contain a compound including oxygen, carbon, sulfur, and the like, and the conductive material and the resin. It consists of.
  • the present invention is not limited thereto, and at least one of the first and second metal electrodes 422 and 442 may be formed by plating.
  • the first or second metal electrodes 422 and 442 may be formed by electroplating copper to be an electroplating layer including copper.
  • Table 2 shows the characteristic results of the solar cell according to the hydrogenation in the transparent electrode toward the n-type conductivity region in the present invention.
  • the specific resistances of ITO and IWO without hydrogen doping are 1.98E-04 and 3.57E-04, respectively. If a transparent electrode of a solar cell is fabricated from ITO and IWO not doped with hydrogen, the specific resistance data means that ITO is advantageous over IWO, at least in terms of electrical properties.
  • the solar cell of the hydrogen-doped IWO transparent electrode was measured that all LIV data is inferior to the solar cell of the hydrogen-doped ITO transparent electrode as a comparative example.
  • Example 1 in which the n-type conductive region was formed on the light receiving surface, the solar cell in which the transparent electrode toward the n-type conductive region was replaced with IWO: H was compared with the solar cell (comparative example) of the reference ITO transparent electrode. All the properties were found to be excellent. The excellent characteristic of Example 1 is believed to be due to the improved transparency and charge mobility of the transparent electrode toward the n-type conductivity type, although the density of the charge in the transparent electrode is reduced due to the doped hydrogen.
  • Example 2 in which the n-type conductive region was formed on the opposite side of the light-receiving surface, the solar cell in which the transparent electrode on the n-type conductive region side was replaced with IWO: H is the solar cell of the reference ITO transparent electrode.
  • FF fill factor
  • the solar cell in which the hydrogen content in the transparent electrode in contact with the n-type conductive region according to the present invention is greater than or equal to the hydrogen content in the transparent electrode toward the p-type conductive region, irrespective of the position of the light receiving surface. It was confirmed that it can have a better conversion efficiency.

Abstract

본 발명은 변환효율을 극대화 한 태양 전지 및 이의 제조 방법에 관한 것으로, n형 도전형 쪽의 투명 전극에서의 수소 함량이 p형 도전형 쪽의 투명 전극에서의 수소 함량 이상인 태양 전지를 적용함으로써, 투명 전극의 투과도 향상과 전기적 컨택 저항을 낮출 수 있어 그 결과 태양 전지에서의 변환효율을 개선시키는 효과를 얻을 수 있다.

Description

태양 전지 및 태양 전지의 제조 방법
본 발명은 광전 변환 효율을 극대화 한 태양 전지 및 이의 제조 방법에 관한 것이다.
태양광 에너지는 기존 에너지 자원을 대체하는 대체 에너지원들 가운데 하나로, 가장 현실적인 에너지원으로 사용되고 있다.
이러한 태양광 에너지를 실용화하기 위한 소자로써, 태양광 에너지를 전기 에너지로 변화시키는 태양 전지의 개발이 활발히 진행되고 있다.
한편 태양 전지들 가운데 실리콘(silicon) 태양 전지는 대표적인 단일접합(single junction) 태양 전지로, 현재 상업적 태양 전지로 널리 사용되고 있다.
그러나 결정질 실리콘 태양 전지의 상대적으로 낮은 광전 변환 효율로 인해, 광전 변환 효율을 높이기 위한 다양한 시도들이 진행되고 있다.
일반적으로 실리콘 태양 전지에서는 다양한 층 및 전극을 변화시키면서 설계 및 개발되는데, 이러한 다양한 층 및 전극의 설계에 따라 태양 전지의 효율이 결정될 수 있다. 따라서 다양한 층 및 전극의 설계 방안이 실리콘 태양 전지의 효율 극대화를 위해 요구된다.
이러한 다양한 시도 중 하나의 예로써, 수광면인 p타입쪽 투명전극 내의 수소농도보다 수광면 반대면인 n타입쪽 투명전극 내의 수소농도를 더 작게 하려는 종래기술이 있다.
그러나 상기 종래기술은 수소 라디컬의 영향을 감소시켜 광전 변환부에서의 특성 열화를 방지하기 위한 기술이다. 이에 따라 광전 변환 효율에 직접적인 영향을 미치는 광투과도 및 전기적 컨택 특성 향상은 도모하지 못하는 문제가 있다.
본 발명은 결정질 실리콘 웨이퍼에 도전형층과 투명전극을 형성하여 제조되는 고효율 실리콘 태양전지에 있어서 변환효율을 극대화 한 태양 전지를 구현하는 것을 목적으로 한다.
구체적으로 본 발명은 수광면의 위치에 상관없이 특정 도전형 영역 쪽의 투명 전극에서의 광투과도 및 전기적 컨택 특성을 개선 시킴으로써 태양전지 셀의 전기적 및/또는 광학적 특성을 개선시키는 것을 목적으로 한다.
보다 구체적으로, 본 발명은 수광면의 위치와는 무관하게 n형(n-type) 도전형 영역 쪽의 투명 전극 내에서의 도핑 특성을 조절함으로써 투명 전극의 광투과도 및 전기 전도도를 향상시킨 태양 전지를 제공하는 것을 목적으로 한다. 본 발명은 이를 통해 태양전지 셀의 개방전압(open circuit voltage, Voc), 단락전류(short circuit current density, Jsc), 곡선인자(fill factor, 곡선인자)를 개선시키는 것을 목적으로 한다.
n형 도전형 쪽의 투명 전극 내의 상대적으로 높은 수소 함량으로 인해 n형 도전형 쪽의 투명 전극의 투과도가 향상되고 전기적 컨택 저항이 낮아져서 태양 전지에서의 변환효율이 개선될 수 있는 본 발명의 일실시예에 따르면, n형의 결정질 실리콘 기판; 상기 기판의 제1 면 위에 위치하며 상기 기판과 동일한 도전형을 가지는 제1 도전형 영역; 상기 기판의 제2 면 위에 위치하며 상기 기판과 반대되는 도전형을 가지는 제2 도전형 영역; 상기 기판의 제1 면 쪽에서 상기 제1 도전형 영역에 전기적으로 연결되는 제1 투명 전극; 상기 기판의 제2 면 쪽에서 상기 제2 도전형 영역에 전기적으로 연결되는 제2 투명 전극;을 포함하며, 상기 제1 투명 전극 내의 수소 함유량이 상기 제2 투명 전극 내의 수소 함유량 이상인 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
n형 도전형 쪽의 투명 전극 내의 상대적으로 높은 수소 함량으로 인해 n형 도전형 쪽의 투명 전극의 투과도가 향상되고 전기적 컨택 저항이 낮아져서 태양 전지에서의 변환효율이 개선될 수 있는 태양전지의 제조방법을 제공하기 위한 본 발명의 다른 실시예에 따르면, n형의 결정질 실리콘 기판 상에 제1 및/또는 제2 요철을 형성하는 단계; 상기 기판의 제1 면 위에 위치하며 상기 기판과 동일한 도전형을 가지는 제1 도전형 영역을 형성하는 단계; 상기 기판의 제2 면 위에 위치하며 상기 기판과 반대되는 도전형을 가지는 제2 도전형 영역을 형성하는 단계; 상기 기판의 제1 면 쪽에서 상기 제1 도전형 영역에 전기적으로 연결되는 제1 투명 전극을 형성하는 단계; 상기 기판의 제2 면 쪽에서 상기 제2 도전형 영역에 전기적으로 연결되는 제2 투명 전극을 형성하는 단계;를 포함하며,상기 제1 투명 전극 내의 수소 함유량이 상기 제2 투명 전극 내의 수소 함유량 이상인 것;을 특징으로 하는 태양 전지의 제조 방법이 제공될 수 있다.
본 발명에 따르면, 수광 면의 위치에 상관없이 n형 도전형과 전기적으로 연결되는 투명 전극 내의 수소 함유량이 p형 도전형과 전기적으로 연결되는 투명 전극 내의 수소 함유량보다 높게 된다.
이와 같은 n형 도전형 쪽의 투명 전극 내에 수소 함유량을 p형 도전형 쪽의 투명 전극 내의 함유량 보다 높임으로써, n형 도전형 쪽의 투명 전극의 전기 전도도는 약간 증가되거나 유지되면서 동시에 광투과도는 증가될 수 있게 된다.
이로 인해 n형 도전형이 입사면에 있는 경우 또는 입사면의 반대면에 있는 경우 모두 n형 도전형 쪽의 투명 전극 내의 상대적으로 높은 수소 함량으로 인해 투명 전극의 투과도가 향상되고 전기적 컨택 저항을 낮출 수 있다. 결과 태양 전지에서의 변환효율이 개선될 수 있게 된다.
이와 함께 p형 도전형 쪽의 투명 전극 내의 수소 함유량을 상대적으로 낮게 유지함으로써, p형 도전형 쪽의 투명 전극의 전기적 컨택 저항의 증가가 억제될 수 있고 이로 인해 태양 전지의 효율 극대화가 도모될 수 있다.
도 1은 본 발명의 일 실시예에 따른 태양 전지를 도시한 단면도이다.
도 2는 도 1에 도시한 태양 전지의 제1 및 제2 금속 전극층의 평면도이다.
도 3 내지 도 7은 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
이하, 본원에 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 태양전지와 이를 제조하는 방법을 상세히 설명하기로 한다.
본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 또한, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
또한, 본 발명을 구현함에 있어서 설명의 편의를 위하여 구성요소를 세분화하여 설명할 수 있으나, 이들 구성요소가 하나의 장치 또는 모듈 내에 구현될 수도 있고, 혹은 하나의 구성요소가 다수의 장치 또는 모듈들에 나뉘어져서 구현될 수도 있다.
[태양 전지]
도 1을 참조하면, 본 실시예에 따른 태양 전지(100)는, 베이스 영역(10)을 포함하는 반도체 기판(110)과, 반도체 기판(110)의 제1면 위에 형성되는 제1 패시베이션막(52)과, 반도체 기판(110)의 제2면 위에 형성되는 제2 패시베이션막(54)과, 반도체 기판(110)의 제1면 쪽에서 제1 패시베이션막(52) 위에 형성되는 제1 도전형 영역(20)과, 반도체 기판(110)의 제2면 쪽에서 제2 패시베이션막(54) 위에 형성되는 제2 도전형 영역(30)과, 제1 도전형 영역(20)에 전기적으로 연결되며 투명 전극(421)을 포함하는 제1 전극(42)과, 제2 도전형 영역(30)에 전기적으로 연결되며 투명 전극(441)을 포함하는 제2 전극(44)을 포함할 수 있다.
이때 도 1에서는 제1면이 입사면인 것으로 도시되어 있으나, 이는 다만 이해의 편리를 위한 하나의 예시일 뿐이다. 도 1과는 달리, 본 발명에서는 제2면이 입사면일 수 있음을 미리 밝히는 바이다.
이하 본 발명의 태양 전지(100)가 보다 상세하게 설명된다.
반도체 기판(110)은 결정질 반도체로 구성될 수 있다. 일 예로, 반도체 기판(110)은 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 반도체 기판(110)은 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 반도체 기판(110)이 단결정 반도체(예를 들어, 단결정 실리콘)로 구성되면, 태양 전지(100)가 단결정 반도체 태양 전지(예를 들어, 단결정 실리콘 태양 전지)를 구성하게 된다. 이와 같이 결정성이 높아 결함이 적은 결정질 반도체로 구성되는 반도체 기판(110)을 기반으로 하는 태양 전지(100)는 우수한 전기적 특성을 가질 수 있다.
본 실시예에서의 반도체 기판(110)은 반도체 기판(110)에 별도의 도핑 영역이 형성되지 않고 베이스 영역(10)만으로 구성될 수 있다. 이와 같이 반도체 기판(110)에 별도의 도핑 영역이 형성되지 않으면, 도핑 영역을 형성할 때 발생할 수 있는 반도체 기판(110)의 손상, 결함 증가 등이 방지되어 반도체 기판(110)이 우수한 패시베이션 특성을 가질 수 있다. 이에 의하여 반도체 기판(110)의 표면에서 발생하는 표면 재결합이 최소화될 수 있다.
본 실시예에서 반도체 기판(110) 또는 베이스 영역(10)은 베이스 도펀트인 제1 도전형 도펀트가 낮은 도핑 농도로 도핑되어 제1 도전형을 가질 수 있다. 이때, 반도체 기판(110) 또는 베이스 영역(10)은 이들과 동일한 도전형을 가지는 제1 도전형 영역 영역(20)보다 낮은 도핑 농도, 높은 저항 또는 낮은 캐리어 농도를 가질 수 있다.
반도체 기판(110)의 제1면 및/또는 제2면은 반사를 방지할 수 있도록 요철(112, 114)을 가질 수 있다. 좀더 구체적으로, 본 실시예에서의 요철(112, 114)은 반도체 기판(110)의 제1면(또는 제1면 쪽 표면)에 형성되는 제1 요철(112)과 반도체 기판(110)의 제2면(제2면 쪽 표면)에 형성되는 제2 요철(114)을 포함할 수 있다. 제1 요철(112)과 제2 요철(114)는 반도체 기판(110)의 제1면 및 제2면으로 입사하는 광의 반사를 모두 방지할 수 있어 본 실시예와 같은 양면 수광형(bi-facial) 구조를 가지는 태양 전지(100)에서의 광 손실을 효과적으로 감소시킬 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 요철(112) 및 제2 요철(114) 중 어느 하나만 형성되는 것도 가능하다.
반도체 기판(110)의 제1면 위에는 제1 패시베이션막(52)이 형성되고, 반도체 기판(110)의 제2면 위에는 제2 패시베이션막(54)이 형성된다. 이에 의하여 반도체 기판(110)의 제1면 및 제2면이 각기 패시베이션 될 수 있다.
본 명세서에서는 제1 패시베이션막(52) 및 제2 패시베이션막(54)이라는 용어를 사용하였으나, 제1 패시베이션막(52) 및/또는 제2 패시베이션막(54)이 터널링막으로서의 역할도 수행할 수 있다. 즉, 제1 및 제2 패시베이션막(52, 54)은 전자 및 정공에게 일종의 배리어(barrier)로 작용한다. 구체적으로 제1 및 제2 패시베이션막들(52, 54)은 소수 캐리어(minority carrier)가 통과되지 않도록 하고 그 대신 제1 및 제2 패시베이션막(52, 54)에 인접한 부분에서 축적된 후에 일정 이상의 에너지를 가지는 다수 캐리어(majority carrier)만을 통과시킬 수 있다. 이때, 일정 이상의 에너지를 가지는 다수 캐리어는 터널링 효과에 의하여 쉽게 제1 및 제2 패시베이션막(52, 54)을 통과할 수 있다. 여기서 패시베이션막(52, 54)의 두께는 터널링 효과를 충분하게 구현할 수 있도록 하기 위해 제1 도전형 영역(20) 및 제2 도전형 영역(30)보다 작을 수 있다.
하나의 예로써 제1 및 제2 패시베이션막(52, 54)은 진성 비정질 반도체를 포함할 수 있다. 예를 들어, 제1 및 제2 패시베이션막(52, 54)이 진성 비정질 실리콘(i-a-Si)층으로 이루어질 수 있다. 제1 및 제2 패시베이션막(52, 54)이 반도체 기판(110)과 동일한 반도체 물질을 포함하여 유사한 특성을 가지기 때문에 반도체 기판(110)의 표면 특성은 좀더 효과적으로 향상될 수 있다. 이에 의하여 패시베이션 특성은 크게 향상될 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니다. 제1 및/또는 제2 패시베이션막(52, 54)은 진성 비정질 실리콘 탄화물(i-a-SiCx)층 또는 진성 비정질 실리콘 산화물(i-a-SiOx)층을 포함할 수도 있다. 이에 의하면 넓은 에너지 밴드갭에 의한 효과가 향상될 수 있으나, 패시베이션 특성은 진성 비정질 실리콘(i-a-Si)층을 포함하는 경우보다 다소 낮을 수 있다.
제1 및 제2 패시베이션막(52, 54)은 반도체 기판(110)의 제1면 및 제2면에 각각 전체적으로 형성될 수 있다. 이 경우 반도체 기판(110)의 제1면 및 제2면을 전체적으로 패시베이션할 수 있고, 별도의 패터닝 없이 쉽게 형성될 수 있다.
제1 패시베이션막(52) 위에는 제1 도전형을 가지는 제1 도전형 영역(20)이 형성될 수 있다. 그리고 제2 패시베이션막(54) 위에는 제1 도전형과 반대되는 제2 도전형을 가지는 제2 도전형 영역(30)이 위치할 수 있다.
제1 도전형 영역(20)은 제1 도전형 도펀트를 포함하여 제1 도전형을 가지는 영역일 수 있다. 그리고 제2 도전형 영역(30)은 제2 도전형 도펀트를 포함하여 제2 도전형을 가지는 영역일 수 있다. 일 예로, 제1 도전형 영역(20)이 제1 패시베이션막(52)에 접촉하고 제2 도전형 영역(30)이 제2 패시베이션막(54)에 접촉할 수 있다. 그러면 태양 전지(100)의 구조가 단순화되고 제1 및 제2 패시베이션막(52, 54)의 터널링 효과가 최대화될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
제1 도전형 영역(20) 및 제2 도전형 영역(30)이 반도체 기판(110) 위에서 반도체 기판(110)과 별개로 형성된다. 그러므로 제1 도전형 영역(20) 및 제2 도전형 영역(30)이 반도체 기판(110) 위에서 쉽게 형성될 수 있도록 제1 도전형 영역(20) 및 제2 도전형 영역(30)은 반도체 기판(110)과 다른 물질 및/또는 결정 구조를 가질 수도 있다.
예를 들어, 제1 도전형 영역(20) 및 제2 도전형 영역(30) 각각은 비정질 반도체 등에 제1 또는 제2 도전형 도펀트를 도핑하여 형성될 수 있다. 비한정적인 예로써 화학 기상 증착법(CVD), 증발법(evaporation)과 같은 증착 등의 다양한 방법 등이 쉽게 적용 가능하다. 이 경우 제1 도전형 영역(20) 및 제2 도전형 영역(54)의 기초가 되는 비정질 반도체 등이 앞서의 제1 패시베이션막(52) 및 제2 패시베이션막(54)과 동일한 공정에 의해 형성할 수 있다는 장점이 있다.
만일, 상술한 바와 같이 제1 및 제2 패시베이션막(52, 54)이 진성 비정질 반도체(일 예로, 진성 비정질 실리콘)으로 구성되면, 제1 및 제2 패시베이션막(52, 54)은 우수한 접착 특성, 우수한 전기 전도도 등을 가질 수 있다는 장점이 있다.
제1 또는 제2 도전형 도펀트로 사용되는 p형 도펀트로는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소가 있고, n형 도펀트로는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소가 사용될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 도펀트가 제1 또는 제2 도전형 도펀트로 사용될 수 있다.
한편, 제1 도전형을 가지는 반도체 기판(110)과 제1 도전형 영역(20)은 n형을 가질 수 있고 제2 도전형 영역(30)이 p형을 가질 수 있다. 이에 의하면 반도체 기판(110)이 n형을 가져서 캐리어의 수명(life time)이 우수할 수 있다. 이 경우에 반도체 기판(110)과 제1 도전형 영역(20)은 n형 도펀트로 인(P)을 포함할 수 있고 제2 도전형 영역(30)은 p형 도펀트로 보론(B)을 포함할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며, 제1 도전형을 가지는 반도체 기판(110)과 제1 도전형 영역(20)이 p형을 가질 수 있고 제2 도전형 영역(30)이 n형을 가질 수도 있다.
본 발명에서 제1 도전형 영역(20) 및 제2 도전형 영역(30)은 각각 비정질 실리콘(a-Si)층, 비정질 실리콘 산화물(a-SiOx)층, 비정질 실리콘 탄화물(a-SiCx)층, 인듐-갈륨-아연 산화물(indium-gallium-zinc oxide, IGZO)층, 티타늄 산화물(TiOx)층 및 몰리브덴 산화물(MoOx)층 중 적어도 하나를 포함할 수 있다.
이때, 제1 도전형 영역(20) 또는 제2 도전형 영역(30)에 적용되는 비정질 실리콘(a-Si)층, 비정질 실리콘 산화물(a-SiOx)층, 비정질 실리콘 탄화물(a-SiCx)층은 제1 또는 제2 도전형 도펀트로 도핑될 수 있다.
비정질 실리콘(a-Si)층, 비정질 실리콘 산화물(a-SiOx)층, 비정질 실리콘 탄화물(a-SiCx)층은 비록 결정 구조는 반도체 기판(110)과 다르지만 반도체 기판(110)을 구성하는 반도체 물질(일 예로, 실리콘)을 포함하므로 반도체 기판(110)과 유사한 특성을 가질 수 있다. 그 결과 제1 및 제2 도전형 역역(20, 30)이 반도체 기판(110)의 반도체 물질과 다른 물질을 포함할 경우에 발생할 수 있는 특성 차이가 최소화될 수 있다. 이 중에서 비정질 실리콘 산화물층, 비정질 실리콘 탄화물층은 높은 에너지 밴드갭을 가지므로 에너지 밴드 벤딩이 충분히 일어나도록 함으로써 캐리어를 선택적으로 통과시킬 수 있다.
한편 제1 도전형 영역(20) 또는 제2 도전형 영역(30)에 적용되는 인듐-갈륨-아연 산화물층, 티타늄 산화물층 및 몰리브덴 산화물층들은 산화물층 내에 포함된 물질 외에 제1 및 제2 도전형 도펀트로 사용되는 3족 원소 또는 5족 원소(예를 들어, 보론, 인) 등을 포함하지 않는다. 인듐-갈륨-아연 산화물층, 티타늄 산화물층 및 몰리브덴 산화물층은 그 자체로 전자 또는 정공을 선택적으로 수집하여 n형 또는 p형 도전형 영역과 동일한 역할을 수행할 수 있다. 좀더 구체적으로, 인듐-갈륨-아연 산화물층과 티타늄 산화물층은 n형의 도전형을 가질 수 있고, 몰리브덴 산화물층은 p형의 도전형을 가질 수 있다.
인듐-갈륨-아연 산화물(indium-gallium-zinc oxide, IGZO)층, 티타늄 산화물(TiOx)층 및 몰리브덴 산화물(MoOx)층은 넓은 에너지 밴드갭을 가지며 광 흡수율이 낮아서 광 손실을 최소화할 수 있다.
일 예로, 제1 도전형 영역(20)은 광 흡수율이 낮은 인듐-갈륨-아연 산화물층, 티타늄 산화물층 및 몰리브덴 산화물층 중 적어도 하나를 포함할 수 있다. 이에 의하여 광이 반도체 기판(110)의 제1 면에 위치한 제1 도전형 영역(20)에서 흡수되는 것을 최소화할 수 있다. 그리고 본 실시예에서 제1 도전형 영역(20)은 제1 요철(112) 위에 형성될 수 있는데, 인듐-갈륨-아연 산화물층, 티타늄 산화물층, 몰리브덴 산화물층 등은 반도체 기판(110)의 표면 결함과 상관 없이 우수한 특성을 가질 수 있다.
한편, 제2 도전형 영역(30)도 비정질 실리콘층, 비정질 실리콘 산화물층 및 비정질 실리콘 탄화물층 중 적어도 하나를 포함할 수 있다. 제2 도전형 영역(30)은 제1 도전형을 가지는 반도체 기판(110)과 pn 접합(또는 제2 패시베이션막(54)을 사이에 둔 pin 접합)을 형성하여 광전 변환에 직접 관여하는 층이다. 따라서 제2 도전형 영역(30)이 반도체 기판(110)과 동일한 반도체 물질(즉, 실리콘)을 포함함으로써 반도체 기판(110)과 유사한 특성을 가지도록 하여 캐리어의 이동이 좀더 효과적으로 이루어지도록 할 수 있다.
본 실시예에서는 제2 도전형 영역(30)의 두께가 제1 도전형 영역(20)보다 클 수도 또는 동일할 수도 있다.
만일 제1 면이 입사면인 경우 광전 변환에 직접 관여하는 제2 도전형 영역(30)은 반도체 기판(110)의 입사면의 반대면에 위치하게 된다. 따라서 제2 도전형 영역(30)은 입사면으로의 광 흡수를 방해하지 않으면서 위치하기 때문에 상대적으로 두껍게 형성할 수 있다. 이 때, 제1 도전형 영역(20)은 광전 변환에 직접 관여하지 않으며 반도체 기판(110)의 입사면에 위치하여 입사면으로의 광 흡수에 관계되므로 상대적으로 얇게 형성될 수 있다.
또한, 제2 도전형 영역(30)이 p형을 가질 경우에 제2 도전형 영역(30)은 보론(B)으로 도핑될 수 있다. 보론은 작은 크기를 가져 쉽게 확산될 수 있으므로, 제2 도전형 영역(30)의 두께를 충분하게 확보함으로써 도펀트가 반도체 기판(110)으로 많이 도핑되는 것이 방지될 수 있다는 장점도 있다. 왜냐하면 제2 도전형 영역(30)에 포함되는 도펀트가 반도체 기판(110)으로 많이 도핑되면, 반도체 기판(110)의 열화로 인해 태양 전지(100)의 열화가 일어날 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 제2 도전형 영역(30)이 n형을 가질 경우에도 제2 도전형 영역(30)의 두께가 제1 도전형 영역(20)보다 클 수 있다.
이와는 달리, 만일 제2면이 입사면일 경우, 제2 도전형 영역(30)의 두께는 제1 도전형 영역(20)보다 크지 않는 것이 바람직하다. 이 경우, 제2 도전형 영역(30)은 입사면에 위치하기 때문에 지나치게 두꺼운 경우 광 흡수를 방해할 가능성이 있기 때문이다.
한편 제2 패시베이션막(54)의 두께는 제1 패시베이션막(52)의 두께와 같거나 이보다 클 수 있다. 일 예로, 제2 패시베이션막(54)의 두께가 제1 패시베이션막(52)의 두께보다 클 수 있다. 이는 제2 도전형 영역(30)이 제1 도전형 영역(20)보다 두껍게 형성되는 것을 고려하여 제2 패시베이션막(54)을 제1 패시베이션막(52)보다 두껍게 함으로써, 제2 도전형 영역(30)의 도펀트가 원하지 않게 반도체 기판(110)으로 도핑되는 것을 방지할 수 있다. 특히 제2 도전형 영역(30)이 p형을 가질 경우, 제2 도전형 영역(30)에 포함되는 보론이 반도체 기판(110)으로 많이 도핑되는 것이 방지될 수 있다.
예를 들어, 제1 패시베이션막(52) : 제2 패시베이션막(54)의 두께 비율이 1:1 내지 1:2.5일 수 있다. 상기 비율은 반도체 기판(110)의 패시베이션 특성 및 제2 도전형 영역(30)의 도펀트의 특성 등을 고려한 것이나, 본 발명이 이에 한정되는 것은 아니다.
그리고 제1 패시베이션막(52)의 두께에 대한 제1 도전형 영역(20)의 두께의 비율보다 제2 패시베이션막(54)의 두께에 대한 제2 도전형 영역(30)의 두께의 비율이 클 수 있다. 이는 제2 도전형 영역(30)의 두께가 제1 도전형 영역(20)의 두께보다 상대적으로 많이 두껍기 때문이다.
제1 도전형 영역(20) 위에는 이에 전기적으로 연결되는 제1 전극(42)이 위치(일 예로, 접촉)하고, 제2 도전형 영역(30) 위에는 이에 전기적으로 연결되는 제2 전극(44)이 위치(일 예로, 접촉)한다.
제1 전극(42)은 제1 도전형 영역(20) 위에 차례로 적층되는 제1 투명 전극(421) 및 제1 금속 전극(422)을 포함할 수 있다.
제2 전극(44)은 제2 도전형 영역(30) 위에 차례로 적층되는 제2 투명 전극(441) 및 제2 금속 전극(442)을 포함할 수 있다. 제2 전극(44)이 제2 도전형 영역(30) 위에 위치한다는 점을 제외하고, 제2 전극(44)의 제2 투명 전극(441) 및 제2 금속 전극(442)의 역할, 물질, 형상 등은 제1 전극(42)의 제1 투명 전극(421) 및 제1 금속 전극(422)의 역할, 물질, 형상 등과 동일 또는 유사하다.
따라서 이하에서는 제1 전극(42)과 제1 투명 전극(421) 및 제1 금속 전극(422)이 주로 설명될 것이다.
제1 투명 전극(421)은 제1 도전형 영역(20) 위에서 전체적으로 형성(일 예로, 접촉)될 수 있다. 전체적으로 형성된다고 함은 빈 공간 또는 빈 영역 없이 제1 도전형 영역(20)의 전체를 덮는 것뿐만 아니라 불가피하게 일부 부분이 형성되지 않는 경우를 포함할 수 있다.
이와 같이 제1 투명 전극(421)이 제1 도전형 영역(20) 위에 전체적으로 형성되면, 캐리어가 제1 투명 전극(421)을 통하여 쉽게 제1 금속 전극(422)까지 도달할 수 있어 수평 방향에서의 저항이 줄어들 수 있다. 비정질 반도체층 등으로 구성되는 제1 도전형 영역(20)의 결정성이 상대적으로 낮아서 캐리어의 이동도(mobility)가 낮을 수 있으므로, 캐리어가 수평 방향으로 이동할 때의 저항은 제1 투명 전극(421)을 구비함으로써 낮출 수 있다. 따라서 제1 투명 전극(421)은 전극이라는 기능을 수행하기 위해 기본적으로 높은 전하 전도도(electric carrier conductivity)를 가져야 한다.
한편 제1 투명 전극(421)이 제1 도전형 영역(20) 위에서 전체적으로 형성되므로, 상기 제1 투명 전극(421)은 광을 투과할 수 있는 물질(투과성 물질)로 구성되는 것이 바람직하다. 특히 제1면이 수광면인 경우는 제1 투명 전극(421)의 투명도가 더욱 요구된다.
또한 제1면이 수광면의 반대면인 경우에도 반사나 굴절된 태양광이 수광면의 반대면에 있는 제1 투명 전극(421)의 아래에 위치하는 제1 도전형 영역(20)에 도달하기 위해 제1 투명 전극(421)은 투명도를 가져야 한다.
따라서 제1 투명 전극(421)은 투명 전도성 물질로 이루어져서 광의 투과를 가능하게 하면서 캐리어를 쉽게 이동할 수 있도록 해야 한다. 이에 따라 제1 투명 전극(421)은 제1 도전형 영역(20) 위에 전체적으로 형성되어도 광의 투과를 차단하지 않는다.
일 예로, 제1 투명 전극(421)은 인듐-틴 산화물(indium tin oxide, ITO), 알루미늄-아연 산화물(aluminum zinc oxide, AZO), 보론-아연 산화물(boron zinc oxide, BZO), 인듐-텅스텐 산화물(indium tungsten oxide, IWO) 및 인듐-세슘 산화물(indium cesium oxide, ICO) 중 적어도 하나를 포함할 수 있다. 나아가, 제1 투명 전극(421)은 티타늄(Ti)과 탄탈륨(Ta)가 도핑된 인듐 산화물(indium oxide), 즉 인듐-티타늄-탄탈륨 산화물일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 투명 전극(421) 그 외의 다양한 물질을 포함할 수 있다.
이때, 본 실시예의 제1 투명 전극(421)은 상술한 물질을 주요 물질로 하면서 수소를 포함할 수 있다. 즉, 제1 투명 전극(421)은 수소를 포함하는, 인듐-틴 산화물(ITO:H), 수소를 포함하는 알루미늄-아연 산화물(AZO:H), 수소를 포함하는 보론-아연 산화물(BZO:H), 수소를 포함하는 인듐-텅스텐 산화물(IWO:H) 및 수소를 포함하는 인듐-세슘 산화물(ICO:H) 중 적어도 하나를 포함할 수 있다.
제1 투명 전극(421)은 증착에 의하여 형성될 수 있는데, 증착 시에 수소 가스를 함께 주입하면 제1 투명 전극(421)에 수소가 포함될 수 있다. 이와 같이 제1 투명 전극(421)이 수소를 포함하면 전자 또는 정공의 밀도(density)는 감소하는 대신 투과도가 향상되는 효과를 얻을 수 있다. 또한 일정 농도의 첨가된 수소 농도까지는 투명 전극의 이동도(mobility)가 개선될 수 있어 그 결과 투명 전극의 비저항이 감소하는 효과가 있다. 반면, 수소 농도의 첨가량이 일정 수준을 넘어서는 경우는 지나친 수소의 첨가로 인해 투명 전극의 격자 내의 결함 비율이 높아져 그 결과 투명 전극의 막의 품질이 저하되어 비저항이 급격히 증가하게 된다.
본 발명에서의 하나의 실시예에서는 제1 투명 전극(421)으로 ICO:H를 사용하여 광학적 특성이 보다 향상될 수 있음을 확인하였다.
아래 표 1은 수소가 도핑되지 않은 ITO, IWO, ICO와 수소가 도핑된 ICO:H의 비저항과 캐리어 밀도를 나타낸다.
Figure PCTKR2019003139-appb-T000001
IWO 및 ICO는 ITO에 비하여 캐리어 밀도가 낮고 비저항이 큰 것을 알 수 있다. 반면, ICO:H는 ITO와 유사한 비저항 수준을 가지면서도 캐리어 밀도는 ITO보다 낮은 수준인 것을 알 수 있다. 이와 같이 낮은 캐리어 밀도를 가지는 ICO:H는 낮은 비저항을 가지면서도 자유 캐리어에 의한 광 흡수를 낮추는 것에 의하여 투과도를 향상시킬 수 있다. 따라서 ICO:H는 낮은 비저항에 의하여 우수한 전기적 특성을 가지면서 동시에 투과도가 향상되어 우수한 광학적 특성을 가질 수 있다. 또한 ICO 뿐만 아니라 다른 투명 전극(TCO) 재료들도 수소 도핑에 의해 전기적 및/또는 광학적 특성이 조절될 수 있음을 알 수 있다.
한편 본 발명에서의 제1 투명 전극(421)과 제2 투명 전극(441) 내의 수소 함유량은 서로 다른 것이 바람직하다. 보다 구체적으로, n형 도전형 영역 쪽의 투명 전극 내의 수소 함유량은 p형 도전형 쪽의 투명 전극 내의 수소 함유량 이상인 것이 바람직하다.
예를 들면 만일 제1 도전형을 가지는 반도체 기판(110)의 기판의 도전형이 n형의 도전형일 경우, 제1 투명 전극(421) 내의 수소 함유량은 제2 투명 전극(441) 내의 수소 함유량 이상인 것이 보다 바람직하다. 반면 만일 제1 도전형을 가지는 반도체 기판(110)의 도전형이 p형의 도전형일 경우, 제2 투명 전극(441) 내의 수소 함유량이 제1 투명 전극 내의 수소 함유량 이상인 것이 바람직하다.
이 때 n형 도전형 영역이 수광면 방향에 위치하는 것이 보다 바람직하지만, 본 발명은 이에 반드시 한정되는 것은 아니다.
n형 도전형 영역이 수광면에 위치하는 경우 n형 도전형 쪽의 투명 전극 내의 수소 함유량이 p형 도전형 쪽의 투명 전극 내의 수소 함유량 이상이면, 수광면 쪽의 투명 전극의 투명도와 전기적 접촉 특성의 향상으로 인해 태양 전지의 전기적 특성 및 광전변환 효율은 향상되었다.
이에 반해 n형 도전형 영역이 수광면의 반대면에 위치하더라도 n형 도전형 쪽의 투명 전극 내의 수소 함유량이 p형 도전형 쪽의 투명 전극 내의 수소 함유량 이상이면, 태양 전지의 전기적 특성 및 광전변환 효율이 향상됨을 확인하였다.
n형 도전형 쪽의 투명 전극 내의 수소 함유량이 p형 도전형 쪽의 투명 전극 내의 수소 함유량 이상인 태양 전지의 특성 향상에 대한 본 발명자들의 설명은 다음과 같다.
일반적으로 제1 도전형 영역(20) 또는 제2 도전형 영역(30)이 n형의 도전형인 경우의 전기 전도도는, 예를 들면 n형의 비정질 실리콘(n-a-Si)인 경우, p형의 도전형의 전기 전도도보다 높은 것으로 알려져 있다. 따라서 이와 같은 n형의 도전형 영역과 전기적으로 접촉하는 투명 전극은 p형 도전형 영역과 접촉하는 투명 전극보다 전기적인 컨택을 할 때 전기 전도도 측면에서 더 큰 마진(margin)을 가질 수 있다. 다시 말하면, n형의 도전형 영역과 전기적으로 접촉하는 투명 전극은 p형 도전형 영역과 접촉하는 투명 전극보다 전기 전도도가 낮아도 문제가 발생하지 않는다.
따라서 n형 도전형 영역보다 낮은 전기 전도도를 가지는 p형 도전형 영역에서 투명 전극과의 전기적 접촉(contact)을 확보하기 위해서는, p형 도전영 영역 쪽의 투명 전극의 전기 전도도가 높아야 한다.
일반적으로 수소가 투명 전극 내에 투입 되면, 투명 전극 내의 전하의 농도는 감소하게 되고 이로 인해 투명 전극의 투명도는 높아지게 된다. 한편 투명 전극의 전기 전도도는 전하의 농도가 감소하더라도 전하의 이동도(mobility)의 증가로 인해 증가하는 것으로 알려져 있다. 반면 투명 전극 내에 수소의 첨가량이 지나치게 높아지면, 첨가된 수소로 인해 투명 전극의 막의 품질이 떨어져 오히려 전기 전도도와 투과율이 저하되는 것으로도 알려져 있다.
이 때 투명 전극의 전기 전도도 및 투과율 향상을 위해 첨가되는 수소의 함량은 적어도 1021/㎤ 이상이 바람직하다. 수소의 투입량이 상기 값보다 적은 경우, 수소 투입으로 인한 전기 전도도 및 투과율의 개선 효과는 기대하기 어렵다.
한편, 수소 농도의 측정은 통상적으로는 SIMS(secondary ionic mass spectroscopy)나 RBS(Rutherford back scattering) 방법을 이용할 수 있다. 본 발명의 실시예에서는 측정하고자 하는 시료의 원자들과 빔의 이온들 간의 핵의 탄성 상호작용을 이용한 ERD(elastic recoil detection)방법을 이용하여 수소 농도가 측정되었다.
그런데 p형 도전형 영역과 전기적 접촉을 하는 투명 전극의 전기 전도도를 높이기 위해 수소가 투명 전극에 첨가 되면, 상기 첨가된 수소는 다시 p-a-Si과 같은 p형 도전형 영역으로 확산하게 된다. 이 때 p-a-Si은 n-a-Si보다 수소를 내부에 잡을 수 있는(trap) 능력이 떨어지므로 결국 p형 도전형 영역과 전기적 접촉을 하는 투명 전극의 전기 전도도를 높이기 위해서는 더 많은 수소가 투명 전극 내에 투입되어야 한다. 그 결과 수소의 투입만으로 p형 도전형 영역과 전기적 접촉을 하는 투명 전극의 전기 전도도를 달성하기 위해서는, 투명 전극의 막의 품질을 저하시킬 정도의 수소가 투입되어야 된다.
이와는 달리 n형 도전형 영역과 전기적 접촉을 하는 투명 전극의 전기 전도도를 높이기 위해 p형 도전형 영역 쪽의 투명 전극과 동일한 양의 수소가 n형 도전형 영역과 전기적 접촉을 하는 투명 전극에 투입 되면, n형 도전형 영역은 p형 도전형 영역보다 수소를 잡고 있는 능력이 더 높으므로 비록 첨가된 수소가 다시 n-a-Si과 같은 n형 도전형 영역으로 일부 확산하더라도 수소의 손실은 상대적으로 적게 된다.
이와 같은 n형 도전형 영역의 상대적으로 높은 수소 포획 능력과 높은 전기 전도도로 인해, n형 도전형 영역 쪽의 투명 전극은 p형 도전형 영역 쪽의 투명 전극보다 동일한 수소 투입량에서 보다 높은 수소 함유량을 얻게 된다. 그 결과 n형 도전형 영역 쪽의 투명 전극이 p형 도전형 영역 쪽의 투명 전극보다 상대적으로 높은 태양광 투과율을 가지며 전기적인 접촉 특성도 더 우수하게 된다.
결국 p형 도전형 영역과 대비해서 n형 도전형 영역의 상대적으로 높은 수소 포획 능력과 높은 전기 전도도는 동일한 수소 투입량 조건에서 n형 도전형 영역 및 n형 도전형 영역 쪽에서의 투명 전극 내에서의 수소 함유량이 p형 도전형 영역 및 p형 도전형 영역 쪽에서의 투명 전극 내의 수소 함유량보다 더 높은 결과를 가져오게 한다.
한편, p형 도전형 영역과 전기적 접촉을 하는 투명 전극의 전기 전도도를 높이기 위해서 수소 첨가 이외에 다른 방법을 사용하는 것이 보다 바람직하다. 물론 n형 도전형 영역과 전기적 접촉을 하는 투명 전극에서도 수소 첨가 이외의 다른 방법을 통해 전기 전도도가 높아질 수 있음은 당연하다.
예를 들면, 투명 전극이 주로 ITO, AZO, IWO 등의 이온성 화합물인 점에 착안하여, 상기 이온성 화합물의 양이온인 인듐, 알루미늄 등을 치환할 수 있는 티타늄(Ti)과 탄탈륨(Ta)과 같은 도판트를 첨가하는 방법 등을 통해 투명 전극의 전기 전도도는 높아질 수 있다.
이 경우 p형 도전형 영역과 전기적 접촉을 하는 투명 전극 내의 금속 도판트의 함량은 n형 도전형 영역과 전기적 접촉을 하는 투명 전극 내의 금속 도판트의 함량 이상인 것이 바람직하다. 왜냐하면 n형 도전형 영역 쪽의 투명 전극은 수소 첨가에 의해 투명 전극의 투과도와 전기적 접촉 특성이 개선될 수 있기 때문이다.
이 때, p형 도전형 영역과 전기적 접촉을 하는 투명 전극 내의 금속 도판트의 함량은 (2~10)*1020/㎤ 인 것이 바람직하다.
만일 금속 도판트의 함량이 2*1020/㎤ 보다 적은 경우, 투명 전극의 전기 전도도가 높지 않아 도핑의 효과를 기대하기 어렵다.
반면 금속 도판트의 함량이 10*1020/㎤ 보다 높은 경우, 도판트에 의해 투명 전극의 전기 전도도를 높이는데 기여하는 결함(defect)의 농도보다 도판트의 농도가 더 높아지거나 일부 투명 전극-도판트 시스템의 경우 화합물이 생성되거나 전기적 중성 클러스터를 유발하여 자유전자의 움직임을 막으면서 전기적 특성을 떨어뜨리는 문제점이 있다.
한편 n형 도전형 영역과 전기적 접촉을 하는 투명 전극 내의 금속 도판트의 함량은 p형 도전형 영역과 전기적 접촉을 하는 투명 전극 내의 도판트 함량보다 낮은 (1~5)*1020/㎤ 인 것이 바람직하다.
본 발명에서는 제1 금속 전극(422)이 제1 투명 전극(421) 위에 패턴을 가지고 형성될 수 있다. 일 예로, 제1 금속 전극(422)은 제1 투명 전극(421)에 접촉 형성되어 제1 전극(42)의 구조를 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 투명 전극(421)과 제1 금속 전극(422) 사이에 별도의 층이 존재하는 등의 다양한 변형이 가능하다.
제1 투명 전극(421) 위에 위치하는 제1 금속 전극(422)은 제1 투명 전극(421)보다 우수한 전기 전도도를 가지는 물질로 구성될 수 있다. 이를 통해 제1 금속 전극(422)에 의한 캐리어 수집 효율, 저항 저감 등의 특성이 좀더 향상될 수 있다. 일 예로, 제1 금속 전극(422)은 우수한 전기 전도도를 가지며 불투명한 또는 제1 투명 전극(421)보다 투명도가 낮은 금속으로 구성될 수 있다.
이와 같이 제1 금속 전극(422)은 불투명하거나 투명도가 낮아 광의 입사를 방해할 수 있으므로 쉐이딩 손실(shading loss)를 최소화할 수 있도록 일정한 패턴을 가질 수 있다. 상기 패턴에 의하여 광이 제1 금속 전극(422)이 형성되지 않은 부분으로 입사할 수 있도록 한다.
본 발명의 제1 및 제2 전극(42, 44)에서의 제1 및 제2 금속 전극(422, 442)은 저온 소성(일 예로, 300℃ 이하의 공정 온도의 소성)에 의하여 소성될 수 있는 물질로 구성될 수 있다. 일 예로, 제1 및 제2 금속 전극(422, 442)은 일정한 금속 화합물(일 예로, 산소를 포함하는 산화물, 탄소를 포함하는 탄화물, 황을 포함하는 황화물) 등으로 구성되는 유리 프릿(glass frit)을 포함하지 않고, 전도성 물질과 수지(바인더, 경화제, 첨가제)만을 포함할 수 있다. 상기 재료로 이루어진 제1 및 제2 금속 전극(422, 442)은 유리 프릿을 구비하지 않아 저온에서도 쉽게 소성될 수 있다.
전도성 물질로는 은(Ag), 알루미늄(Al), 구리(Cu) 등이 포함될 수 있으며, 수지로는 셀룰오스계, 페놀릭계 또는 등의 바인더 등이 포함될 수 있다.
본 발명에서는 제1 및 제2 금속 전극(422, 442)이 각기 제1 및 제2 투명 전극(421, 441)에 접촉하여 형성되므로, 절연막 등을 관통하는 파이어 스루(fire-through)가 요구되지 않는다.
이에 따라 유리 프릿을 제거한 저온 소성 페이스트가 사용된다. 제1 금속 전극(422, 442)은 유리 프릿을 구비하지 않고 전도성 물질과 수지만을 포함하므로 전도성 물질이 소결(sintering)되어 서로 연결되지 않고 다만 서로 접촉하여 응집(aggregation)되어서 전도성을 가질 수 있다.
제1 및 제2 금속 전극(422, 442)은 도금에 의하여 형성될 수도 있다.
도 2를 참조함으로써 상술한 제1 및 제2 전극(42, 44)의 제1 및 제2 금속 전극(422, 442)의 평면 형상은 아래와 같이 좀더 상세하게 설명될 수 있다.
도 2는 도 1에 도시한 태양 전지(100)의 제1 및 제2 금속 전극(422, 442)의 평면도이다. 도 2에서는 반도체 기판(110)과 제1 및 제2 전극(42, 44)의 제1 및 제2 금속 전극(422, 442)을 위주로 도시하였다.
도 2를 참조하면, 제1 및 제2 금속 전극(422, 442)은 각기 일정한 피치를 가지면서 서로 이격되는 복수의 핑거 전극(42a, 44a)을 포함할 수 있다. 도면에서는 핑거 전극(42a, 44a)이 서로 평행하며 반도체 기판(110)의 가장자리에 평행한 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 그리고 제1 및 제2 금속 전극(422, 442)은 각기 핑거 전극들(42a, 44a)과 교차하는 방향으로 형성되어 핑거 전극(42a, 44a)을 연결하는 버스바 전극(42b, 44b)을 포함할 수 있다. 이러한 버스바 전극(42b, 44b)은 하나만 구비될 수도 있고, 도 2에 도시된 바와 같이, 핑거 전극(42a, 44a)의 피치보다 더 큰 피치를 가지면서 복수 개로 구비될 수도 있다. 이때, 버스바 전극(42b, 44b)의 폭이 핑거 전극(42a, 44a)의 폭보다 클 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 따라서 버스바 전극(42b, 44b)의 폭이 핑거 전극(42a, 44a)의 폭과 동일하거나 그보다 작은 폭을 가질 수 있다.
도 1 및 도2는 제2 금속 전극(422, 442)이 서로 동일한 평면 형상을 가지는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 제1 금속 전극(422)의 핑거 전극(42a) 및 버스바 전극(42b)의 폭, 피치 등은 제2 금속 전극(442)의 핑거 전극(44a) 및 버스바 전극(44b)의 폭, 피치 등과 서로 다른 값을 가질 수 있다. 또한, 제1 및 제2 금속 전극(422, 442)의 평면 형상이 서로 다른 것도 가능하며, 그 외의 다양한 변형이 가능하다.
이와 같이 본 실시예는 태양 전지(100)의 제1 및 제2 전극(42, 44) 중에 불투명한 또는 금속을 포함하는 제1 및 제2 금속 전극(422, 442)이 일정한 패턴을 가져서 광이 반도체 기판(110)의 제1 면 및 제2 면으로 입사될 수 있는 양면 수광형(bi-facial) 구조를 가진다. 본 실시예는 태양 전지(100)에서 사용되는 광량을 증가시켜 태양 전지(100)의 효율 향상에 기여할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 전극(44)의 제2 금속 전극(442)이 반도체 기판(110)의 제2 면 쪽에서 전체적으로 형성되는 구조를 가지는 것도 가능하다.
[태양전지의 제조 방법]
앞에서 살펴본, 본 발명의 태양 전지(100)는 다음과 같이 도 3 내지 7을 참조한 제조 방법에 의해 제조가 가능하다. 도 3 내지 7은 본 발명의 실시예에 따른 태양 전지(100)의 제조 방법을 도시한 단면도이다.
먼저, 도 3에 도시한 바와 같이, 반도체 기판(110)의 제1 면 및 제2 면에 제1 및 제2 요철(112, 114)이 형성된다.
구체적으로, 먼저 결정질 실리콘 기판(110)의 제1 면 및 제2 면이 평탄화된 후, 텍스처링 패턴이 제1 및 제2 면 중 적어도 하나 이상을 텍스처링함으로써 형성된다.
이때, 결정질 실리콘 기판(110)의 텍스처 구조 도입은 습식화학 에칭법, 건식화학 에칭법, 전기화학 에칭법, 기계적 에칭법 중 어느 하나의 방법이 이용될 수 있으나, 이에 반드시 제한되는 것은 아니다. 일 예로, 텍스쳐 구조가 결정질 실리콘 기판(110)의 제1 면 및 제2 면 중 적어도 하나 이상을 염기성 수용액 내에서 식각하여 도입될 수 있다.
보다 구체적으로, 먼저 (100)면을 따라 슬라이스한 두께 수십~수백 ㎛의 n형 실리콘 단결정 기판이 준비된다. 다음으로 기판 표면이 상온~150℃의 온도 범위에서 1~5 중량%의 수산화나트륨(NaOH) 수용액 또는 수산화칼륨(KOH) 수용액에 유기용제, 인산염, 반응 조절제 및/또는 계면활성제 등의 첨가제를 포함한 수용액을 이용하여 식각된다.
상기 유기용제는 2-메틸-2,4-펜탄디올(2-methyl-2,4-pentanediol), 프로필렌 글리콜(Propylene glycol), 2,2,4-트리메틸-1,3-펜탄디올(2,2,4-trimethyl-1,3-pentanediol), 1,3-부탄디올(1,3-butanediol), 1,4-부탄디올(1,4-butanediol), 1,6-헥산디올(1,6-hexanediol), 2,2-디메틸-1,3-프로판디올(2,2-dimethyl-1,3-propanediol), 하이드로퀴논(Hydroquinone), 1,4-사이클로헥산디올(1,4-cyclohexanediol), 및 N-메틸 프로필(N-methyl proline) 중 적어도 어느 하나일 수 있다.
또한 상기 인산염은 K3PO4 및 K2HPO4 중 적어도 어느 하나일 수 있다.
상기 식각을 통해 피라미드 형상의 요철을 가지는 텍스쳐가 실리콘 단결정 기판에 형성된다. 실리콘 단결정은 다이아몬드 큐빅 구조를 가지기 때문에 {111} 면이 가장 최밀면인 동시에 화학적으로도 안정한 면이다. 따라서 수산화나트륨 수용액에 대한 식각속도는 {111} 면이 가장 느리게 되어, 결과적으로 이방성 식각이 식각 후 실리콘 기판의 {111} 면을 따라 발생한다. 그 결과 깊이 0.1~10㎛ 수준의 텍스쳐가 실리콘 기판 상에 전면에 균일하게 형성된다.
이어서, 도 4에 도시한 바와 같이, 반도체 기판(110) 위에 제1 및 제2 패시베이션막(52, 54)이 형성될 수 있다.
제1 및 제2 패시베이션막(52, 54)은, 일례로, 열적 성장법, 증착법(예를 들어, 화학 기상 증착법(PECVD), 원자층 증착법(ALD)) 등에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 제1 및 제2 패시베이션막(52, 54)이 형성될 수 있다. 제1 및 제2 패시베이션막(52, 54)은 동시에 형성될 수도 있고 순차적으로 형성될 수도 있다.
구체적으로, 비정질 진성 실리콘(i-a-Si:H)층이 먼저 텍스쳐가 균일하게 형성된 n 타입 실리콘 결정질 기판(110) 양면에 패시베이션 막(52, 54)으로 실리콘 소스 물질(SiH4, Si2H6 등)과 수소(H2)를 이용하여 PECVD법으로 증착된다. PECVD법은 일반적인 CVD법 대비 공정온도를 낮출 수 있다는 장점이 있어, 이종접합 실리콘 태양 전지의 제조 방법으로 특히 바람직하다.
이어서, 도 5에 도시한 바와 같이, 제1 도전형 영역(20) 및 제2 도전형 영역(30)이 제1 및 제2 패시베이션막(52, 54) 위에 형성된다.또는, 제1 패시베이션막(52) 위와 반도체 기판(110)의 측면에 제1 도전형 영역(20)이 형성되고 제2 패시베이션막(52) 위와 반도체 기판(110)의 측면에 제2 도전형 영역(30)이 형성될 수 있다.
제 제1 도전형 영역(20) 및 제2 도전형 영역(30)은, 일 예로, 증착법(예를 들어, 화학 기상 증착법(PECVD), 저압 화학 기상 증착법(LPCVD) 등)에 의하여 형성될 수 있다. 제1 또는 제2 도전형 도펀트는 제1 도전형 영역(20) 및 제2 도전형 영역(30)을 형성하는 반도체층을 성장시키는 공정에서 함께 포함될 수도 있고, 반도체층을 형성한 후에 이온 주입법, 열 확산법, 레이저 도핑법 등에 의하여 도핑될 수도 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 제1 도전형 영역(20) 및 제2 도전형 영역(30)이 형성될 수 있다. 제1 도전형 영역(20) 및 제2 도전형 영역(30)은 동시에 형성된 후에 도핑될 수도 있고 순차적으로 증착 및/또는 도핑될 수도 있다.
일 예로, 제1 도전형 영역(20) 및 제2 도전형 영역(30)은 이들을 구성하는 주요 물질의 원료 물질(예를 들어, SiH4, Si2H6, SiHCl3 및 SiH2Cl2로 이루어진 군에서 선택된 하나 이상의 가스)과 함께 도펀트 물질을 포함하는 기체, 수소 기체(H2) 및 캐리어 기체(일 예로, 아르곤 기체(Ar) 또는 질소 기체(N2))를 혼합한 기체를 주입하여 형성될 수 있다.
만일 제1 도전형 영역(20)이 n형인 반도체층을 포함하는 경우에, 도펀트 물질을 포함하는 기체는 포스핀 가스(PH3)를 사용할 수 있으며, 제2 도전형 영역(30)이 p형인 경우에는 도펀트 물질을 포함하는 기체는 지보란 가스(B2H6)를 사용할 수 있다. 또한 그 반대의 도핑 형태도 가능하다.
한편 제1 도전형 영역(20)과 제2 도전형 영역(30)의 형성에 있어서 증착 온도는 100 내지 250℃일 수 있고, 실란 가스에 대한 수소 가스의 비율은 2 내지 30%일 수 있다. 특히 증착 온도의 경우 250℃를 넘어서지 않는 것이 보다 바람직하다. 왜냐하면 공정 온도가 높을 경우 직전 단계에서 형성된 패시베이션 막 내의 수소 결합을 이루는 수소가 확산되어서 패시베이션 막에서 빠져 나갈 수 있기 때문이다.
본 실시예에 있어서 증착 온도와 실란 가스에 대한 수소 가스의 비율은 서로 비례 관계에 있으며, 이에 따라 증착 온도가 높을 수록 실란 가스에 대한 수소 가스의 비율은 높을 수 있다. 이와 같은 범위 내에서 수소 기체에 의한 안정성이 향상될 수 있으며, 적절한 증착 속도가 유지될 수 있다.
이어서, 도 6에 도시한 바와 같이, 제1 및 제2 투명 전극(421, 441)이 제1 도전형 영역(20) 및 제2 도전형 영역(30) 위에 형성된다. 좀더 구체적으로, 제1 도전형 영역(20) 위에 제1 투명 전극(421)이 형성되고, 제2 도전형 영역(30) 위에 제2 투명 전극층(441)이 형성될 수 있다.
제1 및 제2 투명 전극(421, 441)은, 일 예로, 증착법(예를 들어, 스퍼터링과 같은 물리 기상 증착법(PVD), 화학 기상 증착법(PECVD), 코팅법 등)에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 제1 및 제2 투명 전극(421, 441)은 형성될 수 있다.
일 예로, 제1 및 제2 투명 전극(421, 441)은 이들을 구성하는 주요 물질의 원료 물질(예: IWO, ICO 등)과 함께 수소 기체(H2) 및 캐리어 기체(일 예로, 아르곤 기체(Ar) 또는 질소 기체(N2))를 혼합한 기체를 주입하여 형성될 수 있다. 그러면 제1 및 제2 투명 전극(421, 441) 내에 수소가 포함되어 수소 첨가에 따른 효과가 구현될 수 있다. 이 때 제1 도전형 영역(20) 쪽의 제1 투명 전극(421) 내의 수소 함유량과 제2 도전형 영역(441) 쪽의 제2 투명 전극(441) 내의 수소 함유량은 서로 다른 것이 바람직하다.
케리어 기체에 대한 수소 기체의 비율(예를 들어, H2/N2의 비율 또는 H2/Ar의 비율)은 0.5 내지 5%(일 예로, 부피%)일 수 있다. 상기 비율이 0.5% 미만이면 수소에 의한 효과가 충분하지 않을 수 있다. 그러나 본 발명이 이러한 수치 비율에 한정되는 것은 아니다. 그리고 상기 비율이 5%를 초과하면, 수소 기체에 의하여 안정성이 저하될 수 있고 증착 속도가 낮아질 수 있다.
보다 구체적으로, 제1 도전형 영역(20) 쪽의 제1 투명 전극(421)에서는 캐리어 기체에 대한 수소 기체의 비율(즉, H2/N2의 비율)이 0.5% 내지 2% 일 수 있다. 반면, 제2 도전형 영역(30) 쪽의 제2 투명 전극(441)에서는 캐리어 기체에 대한 수소 기체의 비율(즉, H2/N2의 비율)은 2% 내지 5% 일 수 있다. 이러한 범위에서 안정성을 좀더 향상하고 증착 속도를 높일 수 있으며, 그 결과 태양 전지의 효율이 향상되기 때문이다. 그러나 본 발명이 이러한 수치 범위에 한정되는 것은 아니다.
이어서, 도 7에 도시한 바와 같이, 제1 및 제2 투명 전극(421, 441) 위에 제1 및 제2 금속 전극(422, 442)이 형성된다.
일 예로, 제1 도전형 영역(20) 및 제2 도전형 영역(30) 중 하나 위(구체적으로, 제1 및 제2 투명 전극(421, 441) 중 하나 위)에 제1 저온 페이스트층이 형성되고 이를 건조하여 제1 및 제2 금속 전극(422, 442) 중 하나가 형성된다. 그리고 제1 도전형 영역(20) 및 제2 도전형 영역(30) 중 다른 하나 위에 제2 저온 페이스트층이 형성되고 이를 건조하여 제1 및 제2 금속 전극(422, 442) 중 나머지 하나가 형성될 수 있다. 유동성을 가지는 제1 및 제2 저온 페이스트층은 양면에 원하는 패턴을 가지도록 함께 형성되기 어려울 수 있다. 상기 페이스트 층의 유동성을 고려하여 일면에 제1 저온 페이스트층이 형성된 후에 건조되어 제1 및 제2 금속 전극(422, 442) 중 하나가 형성된 상태에서 다른 면에 유동성을 가지는 제2 저온 페이스트층이 형성된다. 이를 통해 제2 저온 페이스트층의 형성 시에 제1 저온 페이스트층이 흘러 내리는 등의 문제를 방지할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 및 제2 저온 페이스트층을 양측에서 동시에 형성한 후에 이를 함께 건조하는 것도 가능하다.
제1 또는 제2 저온 페이스트층은 전도성 물질, 수지(바인더, 경화제, 첨가제 등) 및 용매를 포함할 수 있다. 전도성 물질, 수지의 구성 물질은 이미 설명하였으므로 생략한다. 용매로는 다양한 물질을 사용할 수 있는데, 일 예로, 에테르계 용매가 사용될 수 있다. 이때, 제1 또는 제2 저온 페이스트층은 페이스트층 100 중량부에 대하여 전도성 물질이 85 내지 90 중량부로 포함될 수 있고, 수지가 1 내지 15 중량부로 포함될 수 있으며, 용매가 5 내지 10 중량부로 포함될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이러한 제1 또는 제2 저온 페이스트층은 다양한 방법에 의하여 형성될 수 있는데, 일 예로, 원하는 패턴을 가지는 상태로 인쇄(패턴 인쇄)에 의하여 형성될 수 있다. 이와 같이 단순한 공정에 의하여 원하는 패턴으로 제1 또는 제2 저온 페이스트층이 형성될 수 있다.
제1 또는 제2 저온 페이스트층의 건조는 250℃ 이하의 온도에서 수행될 수 있다. 건조 온도는 제1 및 제2 패시베이션막(52, 54), 그리고 제2 도전형 영역(20) 및 제2 도전형 영역(30)의 열화를 방지할 수 있는 낮은 온도로 한정된 것이다. 그러나 본 발명이 이에 한정되는 것은 아니다.
제1 또는 제2 저온 페이스트층의 용매는 상기 건조 단계에 의하여 날아가서 제거되어 제1 또는 제2 금속 전극(422, 442)은 산소, 탄소, 황 등을 포함하는 화합물을 포함하지 않고 전도성 물질과 수지로 구성된다.
그러나 본 발명이 이에 한정되는 것은 아니며 제1 및 제2 금속 전극(422, 442) 중 적어도 하나가 도금에 의하여 형성될 수도 있다. 예를 들어, 제1 또는 제2 금속 전극(422, 442)이 구리를 전기 도금하여 형성되어 구리를 포함하는 전기 도금층일 수 있다.
[실시예]
표 2는 본 발명에서의 n형 도전형 영역 쪽의 투명 전극 내에 수소 첨가에 따른 태양 전지의 특성 결과를 나타낸 것이다.
Figure PCTKR2019003139-appb-T000002
먼저 앞에서의 표 1에서 나타난 바와 같이, 수소가 도핑 되지 않은 상태에서의 ITO와 IWO의 비저항은 각각 1.98E-04와 3.57E-04이다. 만일 수소로 도핑되지 않은 ITO와 IWO로 태양 전지의 투명 전극을 제조하는 경우, 상기 비저항의 데이터는 적어도 전기적 특성 측면에서는 ITO가 IWO보다 유리함을 의미한다.
그런데 IWO에 수소를 도핑하게 되면, 수소가 도핑된 IWO(IWO;H)는 기존 수소 도핑되지 않은 ITO 투명 전극 대비 태양 전지의 특성을 향상시킴을 표 2의 LIV(light current voltage) 측정결과를 통해 알 수 있다.
본 실시예가 기재하지는 않았으나, 수소 도핑 되지 않은 IWO 투명 전극의 태양 전지는 비교예인 수소 도핑 되지 않은 ITO 투명 전극의 태양 전지보다 모든 LIV 데이터가 열위인 것으로 측정되었다.
먼저 n형의 도전형 영역이 수광면에 형성된 실시예 1의 경우, n형 도전형 영역 쪽의 투명 전극이 IWO:H로 치환된 태양 전지는 레퍼런스인 ITO 투명 전극의 태양 전지(비교예) 대비 모든 특성이 우수한 것으로 나타났다. 실시예 1의 우수한 특성은, 도핑된 수소로 인해 투명 전극 내의 전하의 밀도는 감소하더라도, n형 도전형 영역 쪽의 투명 전극의 투명도와 전하 이동도(mobility)가 개선되기 때문인 것으로 판단된다.
한편 n형의 도전형 영역이 수광면의 반대면에 형성된 실시예 2의 경우, n형 도전형 영역 쪽의 투명 전극이 IWO:H로 치환된 태양 전지는 레퍼런스인 ITO 투명 전극의 태양 전지(비교예) 대비 FF(fill factor)를 제외한 다른 모든 특성이 우수한 것으로 나타났다. 실시예 2의 우수한 특성은 도핑된 수소로 인해 n형 도전형 쪽의 투명 전극의 컨택 저항이 감소하여 그 결과 태양 전지의 변환 효율이 향상되기 때문인 것으로 판단된다.
상기 표 2에서 살펴본 바와 같이, 본 발명에 따른 n형 도전형 영역과 접촉하고 있는 투명 전극 내의 수소 함유량이 p형 도전형 영역 쪽의 투명 전극 내의 수소 함유량 이상인 태양 전지는 수광면의 위치와는 무관하게 보다 우수한 변환 효율을 가질 수 있음을 확인하였다.
이상과 같이 본 발명에 대해서 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상의 범위 내에서 통상의 기술자에 의해 다양한 변형이 이루어질 수 있음은 자명하다. 아울러 앞서 본 발명의 실시예를 설명하면서 본 발명의 구성에 따른 작용 효과를 명시적으로 기재하여 설명하지 않았을 지라도, 해당 구성에 의해 예측 가능한 효과 또한 인정되어야 함은 당연하다.

Claims (20)

  1. n형의 결정질 실리콘 기판;
    상기 기판의 제1 면 위에 위치하며 상기 기판과 동일한 도전형을 가지는 제1 도전형 영역;
    상기 기판의 제2 면 위에 위치하며 상기 기판과 반대되는 도전형을 가지는 제2 도전형 영역;
    상기 기판의 제1 면 쪽에서 상기 제1 도전형 영역에 전기적으로 연결되는 제1 투명 전극;
    상기 기판의 제2 면 쪽에서 상기 제2 도전형 영역에 전기적으로 연결되는 제2 투명 전극;을 포함하며,
    상기 제1 투명 전극 내의 수소 함유량이 상기 제2 투명 전극 내의 수소 함유량 이상인 것;
    을 특징으로 하는 태양 전지.
  2. 제1항에 있어서,
    상기 제1 투명 전극 내의 수소 농도는 1021/㎤ 이상인 것;
    을 특징으로 하는 태양 전지.
  3. 제1항에 있어서,
    상기 제2 투명 전극 내의 금속 도판트의 함유량은 상기 제1 투명 전극 내의 금속 도판트의 함유량 이상인 것;
    을 특징으로 하는 태양 전지.
  4. 제3항에 있어서,
    상기 제2 투명 전극 내의 금속 도판트의 함유량은 (2~10)*1020/㎤ 인 것;
    을 특징으로 하는 태양 전지.
  5. 제3항에 있어서,
    상기 제1 투명 전극 내의 금속 도판트의 함유량은 (1~5)*1020/㎤ 인 것;
    을 특징으로 하는 태양 전지.
  6. 제1항에 있어서,
    상기 제1 도전형 영역의 수소 함유량이 제2 도전형 영역의 수소 함유량 보다 더 높은 것;
    을 특징으로 하는 태양 전지.
  7. 제1항에 있어서,
    상기 제1 투명 전극 및 상기 제2 투명 전극은 인듐-틴 산화물(indium tin oxide, ITO), 알루미늄-아연 산화물(aluminum zinc oxide, AZO), 보론-아연 산화물(boron zinc oxide, BZO), 인듐-텅스텐 산화물(indium tungsten oxide, IWO) 및 인듐-세슘 산화물(indium cesium oxide, ICO), 인듐-티타늄-탄탈륨 산화물(indium titanium-tantalum oxide) 중 적어도 하나를 포함하는 것;
    을 특징으로 하는 태양 전지.
  8. 제1항에 있어서,
    상기 기판과 상기 제1 도전형 영역 사이에 위치하는 제1 패시베이션 막;
    상기 기판과 상기 제2 도전형 영역 사이에 위치하는 제2 패시베이션 막;을 포함하고,
    상기 제1 및 제2 패시베이션막 중 적어도 하나는 진성 비정질 실리콘층을 포함하는 것;
    을 특징으로 하는 태양 전지.
  9. 제8항에 있어서,
    상기 제2 패시베이션 막의 두께는 상기 제1 패시베이션 막의 두께 이상인 것;
    을 특징으로 하는 태양 전지.
  10. 제1항에 있어서,
    상기 제1 도전형 영역 및 상기 제2 도전형 영역은 각각 도핑된 비정질 실리콘, 비정질 실리콘 산화물, 비정질 실리콘 탄화물, 인듐-갈륨-아연 산화물, 티타늄 산화물 및 몰리브덴 산화물 중 적어도 하나를 포함하는 것;
    을 특징으로 하는 태양 전지.
  11. 제1항에 있어서,
    상기 제2 도전형 영역의 두께는 상기 제1 도전형 영역의 두께 이상인 것;
    을 특징으로 하는 태양 전지.
  12. n형의 결정질 실리콘 기판 상에 제1 및/또는 제2 요철을 형성하는 단계;
    상기 기판의 제1 면 위에 위치하며 상기 기판과 동일한 도전형을 가지는 제1 도전형 영역을 형성하는 단계;
    상기 기판의 제2 면 위에 위치하며 상기 기판과 반대되는 도전형을 가지는 제2 도전형 영역을 형성하는 단계;
    상기 기판의 제1 면 쪽에서 상기 제1 도전형 영역에 전기적으로 연결되는 제1 투명 전극을 형성하는 단계;
    상기 기판의 제2 면 쪽에서 상기 제2 도전형 영역에 전기적으로 연결되는 제2 투명 전극을 형성하는 단계;를 포함하며,
    상기 제1 투명 전극 내의 수소 함유량이 상기 제2 투명 전극 내의 수소 함유량 이상인 것;
    을 특징으로 하는 태양 전지의 제조 방법.
  13. 제12항에 있어서,
    상기 제1 투명 전극과 제2 투명 전극을 형성하는 단계에서의 캐리어 기체에 대한 수소 기체의 부피 비율은 0.5 내지 5.0%인 것;
    을 특징으로 하는 태양 전지의 제조 방법.
  14. 제13항에 있어서,
    상기 제1 투명 전극을 형성하는 단계에서의 캐리어 기체에 대한 수소 기체의 부피 비율은 0.5 내지 2.0%인 것;
    을 특징으로 하는 태양 전지의 제조 방법.
  15. 상기 제2 투명 전극을 형성하는 단계에서의 캐리어 기체에 대한 수소 기체의 부피 비율은 2.0 내지 5.0%인 것;
    을 특징으로 하는 태양 전지의 제조 방법.
  16. 제12항에 있어서,
    상기 제2 도전형 영역의 두께는 상기 제1 도전형 영역의 두께 이상인 것;
    을 특징으로 하는 태양 전지의 제조 방법.
  17. 제12항에 있어서,
    상기 제1 도전형 영역을 형성하는 단계 이전에 상기 기판과 상기 제1 도전형 영역 사이에 위치하는 제1 패시베이션막을 형성하는 단계;와,
    상기 제2 도전형 영역을 형성하는 단계 이전에 상기 기판과 상기 제2 도전형 영역 사이에 위치하는 제2 패시베이션막을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  18. 제17항에 있어서,
    상기 제2 패시베이션막의 두께는 상기 제1 패시베이션막의 두께 이상인 것;
    을 특징으로 하는 태양 전지의 제조 방법.
  19. 제12항에 있어서,
    상기 제1 투명 전극 상에 제1 금속 전극을 형성하는 단계;와,
    상기 제2 투명 전극 상에 제2 금속 전극을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  20. 제19항에 있어서,
    상기 제1 금속 전극과 상기 제2 금속 전극은 유리 프릿(glass frit)을 포함하지 않는 것;
    을 특징으로 하는 태양 전지의 제조 방법.
PCT/KR2019/003139 2018-03-19 2019-03-18 태양 전지 및 태양 전지의 제조 방법 WO2019182314A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180031718A KR102552891B1 (ko) 2018-03-19 2018-03-19 태양 전지
KR10-2018-0031718 2018-03-19

Publications (1)

Publication Number Publication Date
WO2019182314A1 true WO2019182314A1 (ko) 2019-09-26

Family

ID=67986320

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/003139 WO2019182314A1 (ko) 2018-03-19 2019-03-18 태양 전지 및 태양 전지의 제조 방법

Country Status (2)

Country Link
KR (1) KR102552891B1 (ko)
WO (1) WO2019182314A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114582984A (zh) * 2022-01-20 2022-06-03 南京航空航天大学 一种低成本的太阳电池及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794304B1 (ko) * 2005-12-16 2008-01-11 삼성전자주식회사 광학 소자 및 그 제조 방법
JP2011060970A (ja) * 2009-09-09 2011-03-24 Kaneka Corp 結晶シリコン系太陽電池とその製造方法
JP2013239694A (ja) * 2012-05-14 2013-11-28 Sereebo Inc トンネル酸化物を有する後面接合太陽電池
JP2016072523A (ja) * 2014-09-30 2016-05-09 株式会社カネカ 結晶シリコン太陽電池およびその製造方法、ならびに太陽電池モジュール
KR101799580B1 (ko) * 2016-12-16 2017-11-20 엘지전자 주식회사 이종 접합 태양전지

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101194243B1 (ko) * 2010-04-20 2012-10-29 한국철강 주식회사 탠덤형 광기전력 장치 및 이의 제조 방법
KR101833941B1 (ko) * 2011-06-27 2018-03-02 엘지전자 주식회사 박막 태양 전지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794304B1 (ko) * 2005-12-16 2008-01-11 삼성전자주식회사 광학 소자 및 그 제조 방법
JP2011060970A (ja) * 2009-09-09 2011-03-24 Kaneka Corp 結晶シリコン系太陽電池とその製造方法
JP2013239694A (ja) * 2012-05-14 2013-11-28 Sereebo Inc トンネル酸化物を有する後面接合太陽電池
JP2016072523A (ja) * 2014-09-30 2016-05-09 株式会社カネカ 結晶シリコン太陽電池およびその製造方法、ならびに太陽電池モジュール
KR101799580B1 (ko) * 2016-12-16 2017-11-20 엘지전자 주식회사 이종 접합 태양전지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114582984A (zh) * 2022-01-20 2022-06-03 南京航空航天大学 一种低成本的太阳电池及其制备方法

Also Published As

Publication number Publication date
KR102552891B1 (ko) 2023-07-10
KR20190109971A (ko) 2019-09-27

Similar Documents

Publication Publication Date Title
WO2010058976A2 (en) Solar cell and method of manufacturing the same
WO2015041470A1 (ko) 태양전지
WO2010104340A2 (en) Solar cell and method for manufacturing the same, and method for forming impurity region
WO2011136488A2 (en) Solar cell
WO2015041467A1 (ko) 태양전지 및 이의 제조 방법
WO2010147393A2 (en) Solar cell and method of fabricating the same
KR20140042063A (ko) 태양 전지 및 이의 제조 방법
WO2011040782A2 (ko) 태양광 발전장치 및 이의 제조방법
KR101838278B1 (ko) 태양 전지
WO2020130318A1 (ko) 텐덤 태양전지
WO2011040780A2 (ko) 태양광 발전장치 및 이의 제조방법
WO2015046845A1 (ko) 태양전지
WO2012093845A2 (ko) 태양전지 및 이의 제조 방법
WO2011142510A1 (en) Solar cell and method for manufacturing the same
WO2011129503A1 (en) Solar cell and method for manufacturing the same
WO2019182314A1 (ko) 태양 전지 및 태양 전지의 제조 방법
WO2012046934A1 (ko) 태양광 발전장치 및 이의 제조방법
WO2011083994A2 (ko) 태양광 발전장치
WO2014204182A1 (ko) 태양전지
WO2011004937A1 (en) Solar cell and method of manufacturing the same
KR101847614B1 (ko) 태양 전지 및 이의 제조 방법
WO2017142380A1 (ko) 태양전지 및 그 제조방법
WO2012050280A1 (ko) 태양 전지 및 이의 제조 방법
KR20190110017A (ko) 태양 전지 및 그 제조 방법
WO2019182243A1 (ko) 태양 전지 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19772161

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19772161

Country of ref document: EP

Kind code of ref document: A1