WO2019171506A1 - イメージリジェクションミクサ及び通信回路 - Google Patents

イメージリジェクションミクサ及び通信回路 Download PDF

Info

Publication number
WO2019171506A1
WO2019171506A1 PCT/JP2018/008809 JP2018008809W WO2019171506A1 WO 2019171506 A1 WO2019171506 A1 WO 2019171506A1 JP 2018008809 W JP2018008809 W JP 2018008809W WO 2019171506 A1 WO2019171506 A1 WO 2019171506A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
circuit
terminal
output
mixing
Prior art date
Application number
PCT/JP2018/008809
Other languages
English (en)
French (fr)
Inventor
暁人 平井
充弘 下澤
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2018539923A priority Critical patent/JP6463565B1/ja
Priority to PCT/JP2018/008809 priority patent/WO2019171506A1/ja
Publication of WO2019171506A1 publication Critical patent/WO2019171506A1/ja
Priority to US16/995,352 priority patent/US11405001B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/18—Modifications of frequency-changers for eliminating image frequencies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0019—Gilbert multipliers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay

Definitions

  • the present invention relates to an image rejection mixer including first and second mixing circuits and a communication circuit including an image rejection mixer.
  • the communication circuit may include a mixer for converting the frequency of the high frequency signal.
  • the mixer converts the frequency of the high-frequency signal by multiplying the high-frequency signal by the local signal.
  • the mixer outputs a sum frequency component of the frequency of the high-frequency signal and the frequency of the local signal, and a difference frequency component between the frequency of the high-frequency signal and the frequency of the local signal.
  • the subsequent circuit of the mixer uses one of the sum frequency component and the difference frequency component as a desired signal. Therefore, the communication circuit needs to be mounted with a filter or the like that suppresses the frequency component that is not used as the desired signal among the sum frequency component and the difference frequency component.
  • Non-Patent Document 1 discloses an image rejection mixer including a 90-degree phase shifter.
  • the image rejection mixer disclosed in Non-Patent Document 1 is a mixer that can suppress a frequency component that is not used as a desired signal without using a filter or the like.
  • the conventional image rejection mixer can suppress the frequency component that is not used as a desired signal if the 90-degree phase shifter can accurately shift the phase of the high-frequency signal by 90 degrees. it can.
  • the conventional image rejection mixer cannot suppress the frequency component that is not used as a desired signal when the phase shift amount of the high-frequency signal in the 90-degree phase shifter deviates from 90 degrees. was there.
  • the present invention has been made to solve the above-described problems, and an object thereof is to obtain an image rejection mixer that can suppress frequency components other than a desired signal. Another object of the present invention is to provide a communication circuit including an image rejection mixer that can suppress frequency components other than a desired signal.
  • An image rejection mixer includes a distribution circuit that distributes a first signal into two, a distribution circuit that distributes the first signal into two, and a first signal distributed by the distribution circuit. And the second signal, and a first mixing circuit that outputs a third signal indicating a mixing result of the first signal and the second signal, and the other first signal distributed by the distribution circuit.
  • a second mixing circuit that mixes the first signal and the second signal and outputs a fourth signal indicating a mixing result of the other first signal and the second signal;
  • a synthesis circuit that synthesizes the output third signal and the fourth signal output from the second mixing circuit, and one of the first signal distributed by the distribution circuit and the second mixing circuit.
  • the other signal delayed by the same delay amount as the second signal or distributed by the distribution circuit It is obtained so as to include a delay circuit for delaying a second signal applied to the first signal and the first mixing circuit by the same amount of delay.
  • the first signal distributed by the distribution circuit and the second signal supplied to the second mixing circuit are delayed by the same delay amount, or the other one distributed by the distribution circuit is delayed.
  • the image rejection mixer is configured to include a delay circuit that delays the first signal and the second signal applied to the first mixing circuit by the same delay amount. Therefore, the image rejection mixer according to the present invention can suppress frequency components other than the desired signal.
  • FIG. 1 is a configuration diagram illustrating a communication circuit including an image rejection mixer 1 according to Embodiment 1.
  • FIG. 1 is a configuration diagram illustrating an image rejection mixer 1 according to Embodiment 1.
  • FIG. 3A is a configuration diagram showing the first mixing circuit 16 when the first mixing circuit 16 is a Gilbert mixer
  • FIG. 3B is a second mixing circuit when the second mixing circuit 17 is a Gilbert mixer.
  • FIG. 4A is a configuration diagram showing the first mixing circuit 16 when the first mixing circuit 16 is a switch mixer
  • FIG. 4B is a second mixing circuit when the second mixing circuit 17 is a switch mixer.
  • FIG. FIG. 5 is a configuration diagram showing another image rejection mixer 1 according to the first embodiment.
  • FIG. 5 is a configuration diagram showing another image rejection mixer 1 according to the first embodiment.
  • FIG. 5 is a configuration diagram showing another image rejection mixer 1 according to the first embodiment.
  • FIG. 8A is a configuration diagram showing the first mixing circuit 16 when the first mixing circuit 16 is a Gilbert mixer
  • FIG. 8B is a second mixing circuit when the second mixing circuit 17 is a Gilbert mixer.
  • FIG. 9A is a configuration diagram showing the first mixing circuit 16 when the first mixing circuit 16 is a Gilbert mixer
  • FIG. 9B is a second mixing circuit when the second mixing circuit 17 is a Gilbert mixer.
  • FIG. 8A is a configuration diagram showing the first mixing circuit 16 when the first mixing circuit 16 is a Gilbert mixer
  • FIG. 9B is a second mixing circuit when the second mixing circuit 17 is a Gilbert mixer.
  • FIG. 1 is a configuration diagram illustrating a communication circuit including an image rejection mixer 1 according to the first embodiment.
  • the image rejection mixer 1 receives, for example, an IF (Intermediate Frequency) signal as a first signal and an LO (Local Oscillator) signal as a second signal.
  • the image rejection mixer 1 mixes the IF signal and the LO signal, and outputs an RF (Radio Frequency) signal indicating the mixing result of the IF signal and the LO signal to the amplifier 2.
  • IF Intermediate Frequency
  • LO Local Oscillator
  • the IF signal includes a differential signal including a positive phase IF signal (hereinafter referred to as “IF signal_normal phase”) and a negative phase IF signal (hereinafter referred to as “IF signal_negative phase”).
  • IF signal_normal phase a positive phase IF signal
  • LO signal_negative phase a negative phase LO signal
  • RF signal_negative phase a differential signal including a normal phase RF signal (hereinafter referred to as “RF signal_normal phase”) and a negative phase RF signal (hereinafter referred to as “RF signal_negative phase”). It is.
  • the amplifier 2 amplifies the RF signal output from the image rejection mixer 1 and outputs the amplified RF signal to the antenna 3.
  • the antenna 3 radiates the RF signal output from the amplifier 2 into space.
  • the communication circuit may be used as a receiver.
  • the image rejection mixer 1 receives an RF signal as the first signal.
  • FIG. 2 is a configuration diagram illustrating the image rejection mixer 1 according to the first embodiment.
  • an IF input / output terminal 11a is a terminal for inputting / outputting an IF signal_positive phase.
  • the IF input / output terminal 11b is a terminal for inputting / outputting an IF signal_reverse phase.
  • the LO input terminal 12a is a terminal for inputting LO signal_positive phase.
  • the LO input terminal 12b is a terminal for inputting LO signal_reverse phase.
  • the RF input / output terminal 13a is a terminal for inputting / outputting an RF signal_positive phase.
  • the RF input / output terminal 13b is a terminal for inputting / outputting an RF signal_reverse phase.
  • the distribution circuit 14 When the IF signal_positive phase is input from the IF input / output terminal 11a, the distribution circuit 14 distributes the IF signal_positive phase into two, and outputs one IF signal_positive phase to the delay element 15a. The other IF signal_positive phase is output to the an terminal 17 b of the second mixing circuit 17.
  • the distribution circuit 14 distributes the IF signal_reverse phase into two, and outputs one IF signal_reverse phase to the delay element 15a. The other IF signal_reverse phase is output to the ap terminal 17 a of the second mixing circuit 17.
  • the delay circuit 15 includes a delay element 15a and a delay element 15b.
  • the delay element 15 a delays one IF signal_positive phase output from the distribution circuit 14 by the delay amount d, and outputs the delayed IF signal_positive phase to the ap terminal 16 a of the first mixing circuit 16.
  • the delay element 15 a delays one IF signal_reverse phase output from the distribution circuit 14 by the delay amount d, and outputs the delayed IF signal_reverse phase to the an terminal 16 b of the first mixing circuit 16.
  • the delay element 15 b delays the LO signal_positive phase by the delay amount d, and delays the LO signal_positive phase after the delay of the second mixing circuit 17.
  • the delay element 15 b delays the LO signal_reverse phase by the delay amount d, and delays the LO signal_reverse phase of the second mixing circuit 17. Output to the bp terminal 17c.
  • the delay amount d in the delay element 15a and the delay amount d in the delay element 15b are the same delay amount.
  • the first mixing circuit 16 is a Gilbert mixer, and has an ap terminal 16a, an terminal 16b, a bp terminal 16c, a bn terminal 16d, a cp terminal 16e, and a cn terminal 16f.
  • the first mixing circuit 16 receives the IF signal_normal phase from the ap terminal 16a as the first signal, and receives the IF signal_negative phase from the an terminal 16b as the first signal.
  • the first mixing circuit 16 receives the LO signal_normal phase from the bn terminal 16d as the second signal and the LO signal_reverse phase from the bp terminal 16c as the second signal.
  • the first mixing circuit 16 mixes the first signal and the second signal, and outputs a third signal indicating the mixing result of the first signal and the second signal to the synthesis circuit 18.
  • the first mixing circuit 16 outputs the RF signal_normal phase from the cp terminal 16e to the synthesis circuit 18 as the third signal, and the synthesis signal 18 outputs the RF signal_reverse phase from the cn terminal 16f as the third signal. Output to.
  • the second mixing circuit 17 is a Gilbert mixer, and has an ap terminal 17a, an terminal 17b, a bp terminal 17c, a bn terminal 17d, a cp terminal 17e, and a cn terminal 17f.
  • the second mixing circuit 17 receives the IF signal_normal phase from the an terminal 17b as the first signal, and receives the IF signal_negative phase from the ap terminal 17a as the first signal.
  • the second mixing circuit 17 receives the LO signal_normal phase from the bn terminal 17d as the second signal, and receives the LO signal_reverse phase from the bp terminal 17c as the second signal.
  • the second mixing circuit 17 mixes the first signal and the second signal, and outputs a fourth signal indicating the mixing result of the first signal and the second signal to the synthesis circuit 18.
  • the second mixing circuit 17 outputs the RF signal_positive phase from the cp terminal 17e to the synthesis circuit 18 as the fourth signal, and the synthesis signal 18 outputs the RF signal_reverse phase from the cn terminal 17f as the fourth signal. Output to.
  • the synthesizing circuit 18 synthesizes the RF signal_positive phase output from the first mixing circuit 16 and the RF signal_positive phase output from the second mixing circuit 17, and combines the synthesized RF signal_positive phase. Output to the RF input / output terminal 13a.
  • the synthesizing circuit 18 synthesizes the RF signal_reverse phase output from the first mixing circuit 16 and the RF signal_reverse phase output from the second mixing circuit 17 and combines the synthesized RF signal_reverse phase. Output to the RF input / output terminal 13b.
  • Each of the distribution circuit 14, the delay circuit 15, the first mixing circuit 16, the second mixing circuit 17, and the combining circuit 18 included in the image rejection mixer 1 has a differential configuration.
  • FIG. 3A is a configuration diagram showing the first mixing circuit 16 when the first mixing circuit 16 is a Gilbert mixer.
  • the first mixing circuit 16 includes transistors 21a to 21d and transistors 22a and 22b.
  • the transistor 21a has a base terminal connected to the ap terminal 16a, a collector terminal connected to the cp terminal 16e, and an emitter terminal connected to the collector terminal of the transistor 22a.
  • the transistor 21b has a base terminal connected to the an terminal 16b, a collector terminal connected to the cn terminal 16f, and an emitter terminal connected to the collector terminal of the transistor 22a.
  • the transistor 21c has a base terminal connected to the an terminal 16b, a collector terminal connected to the cp terminal 16e, and an emitter terminal connected to the collector terminal of the transistor 22b.
  • the transistor 21d has a base terminal connected to the ap terminal 16a, a collector terminal connected to the cn terminal 16f, and an emitter terminal connected to the collector terminal of the transistor 22b.
  • the transistor 22a has a base terminal connected to the bn terminal 16d, a collector terminal connected to the emitter terminals of the transistors 21a and 21b, and an emitter terminal grounded.
  • the transistor 22b has a base terminal connected to the bp terminal 16c, a collector terminal connected to the emitter terminals of the transistors 21c and 21d, and an emitter terminal grounded.
  • FIG. 3B is a configuration diagram showing the second mixing circuit 17 when the second mixing circuit 17 is a Gilbert mixer.
  • the second mixing circuit 17 includes transistors 31a to 31d and transistors 32a and 32b.
  • the transistor 31a has a base terminal connected to the bn terminal 17d, a collector terminal connected to the cn terminal 17f, and an emitter terminal connected to the collector terminal of the transistor 32a.
  • the transistor 31b has a base terminal connected to the bp terminal 17c, a collector terminal connected to the cp terminal 17e, and an emitter terminal connected to the collector terminal of the transistor 32a.
  • the transistor 31c has a base terminal connected to the bp terminal 17c, a collector terminal connected to the cn terminal 17f, and an emitter terminal connected to the collector terminal of the transistor 32b.
  • the transistor 31d has a base terminal connected to the bn terminal 17d, a collector terminal connected to the cp terminal 17e, and an emitter terminal connected to the collector terminal of the transistor 32b.
  • the transistor 32a has a base terminal connected to the an terminal 17b, a collector terminal connected to the emitter terminals of the transistors 31a and 31b, and an emitter terminal grounded.
  • the transistor 32b has a base terminal connected to the ap terminal 17a, a collector terminal connected to the emitter terminals of the transistors 31c and 31d, and an emitter terminal grounded.
  • the distribution circuit 14 distributes the IF signal_positive phase cos ( ⁇ 1 t) into two. Then, the distribution circuit 14 outputs one distributed IF signal_positive phase cos ( ⁇ 1 t) to the delay element 15a, and the second mixed IF signal_positive phase cos ( ⁇ 1 t) is second mixed. Output to the an terminal 17 b of the circuit 17.
  • the distribution circuit 14 When the IF signal_reverse phase-cos ( ⁇ 1 t) is input from the IF input / output terminal 11b, the distribution circuit 14 distributes the IF signal_reverse phase ⁇ cos ( ⁇ 1 t) into two. Then, the distribution circuit 14 outputs one distributed IF signal_reverse phase-cos ( ⁇ 1 t) to the delay element 15a, and outputs the other distributed IF signal_reverse phase ⁇ cos ( ⁇ 1 t) to the second phase. Output to the ap terminal 17a of the mixing circuit 17.
  • the delay element 15 a delays the IF signal_positive phase cos ( ⁇ 1 t) by the delay amount d, and the delayed IF signal_positive The phase cos ( ⁇ 1 t + d) is output to the ap terminal 16 a of the first mixing circuit 16. Further, when receiving the IF signal_reverse phase-cos ( ⁇ 1 t) from the distribution circuit 14, the delay element 15a delays the IF signal_reverse phase ⁇ cos ( ⁇ 1 t) by the delay amount d, The IF signal_reverse phase ⁇ cos ( ⁇ 1 t + d) is output to the an terminal 16 b of the first mixing circuit 16.
  • the delay element 15b delays the LO signal_positive phase cos ( ⁇ 2 t) input from the LO input terminal 12a by the delay amount d, and delays the LO signal_positive phase cos ( ⁇ 2 t + d) after the second delay.
  • the signal is output to the bn terminal 17d of the mixing circuit 17.
  • the delay element 15b delays the LO signal_reverse phase ⁇ cos ( ⁇ 2 t) input from the LO input terminal 12b by the delay amount d, and delays the LO signal_reverse phase ⁇ cos ( ⁇ 2 t + d). Is output to the bp terminal 17 c of the second mixing circuit 17.
  • the first mixing circuit 16 includes transistors 21a to 21d and transistors 22a and 22b.
  • An IF signal_positive phase cos ( ⁇ 1) output from the delay element 15a is connected to each base terminal of the transistors 21a and 21d.
  • t + d) is input.
  • the IF signal_reverse phase ⁇ cos ( ⁇ 1 t + d) output from the delay element 15a is input to the base terminals of the transistors 21b and 21c.
  • the LO signal_positive phase cos ( ⁇ 2 t) input from the LO input terminal 12a is input to the base terminal of the transistor 22a.
  • the LO signal_antiphase-cos ( ⁇ 2 t) input from the LO input terminal 12b is input to the base terminal of the transistor 22b.
  • the second mixing circuit 17 includes transistors 31a to 31d and transistors 32a and 32b.
  • An IF signal_positive phase cos ( ⁇ 1 t) input from the IF input / output terminal 11a is supplied to the base terminal of the transistor 32a. Entered.
  • the IF signal_reverse phase-cos ( ⁇ 1 t) input from the IF input / output terminal 11b is input to the base terminal of the transistor 32b.
  • the LO signal_positive phase cos ( ⁇ 2 t + d) output from the delay element 15b is input to the base terminals of the transistors 31a and 31d.
  • the LO signal_reverse phase-cos ( ⁇ 2 t + d) output from the delay element 15b is input to the base terminals of the transistors 31b and 31c.
  • the collector terminal of the transistor 21a which is connected to the cp terminal 16e current flows I 1 shown below, the collector terminal of the transistor 21c which is connected to the cp terminal 16e, a current I 3 shown below Flowing.
  • a current I 2 flows shown below, the collector terminal of the transistor 21d that is connected to the cn terminal 16f, a current flows I 4 shown below.
  • the collector terminal of the transistor 31a which is connected to cn terminal 17f current flows I 5 shown below, the collector terminal of the transistor 31c which is connected to cn terminal 17f, a current I 7 below Flowing.
  • the collector terminal of the transistor 31b that is connected to the cp terminal 17e current flows I 6 below, the collector terminal of the transistor 31d that is connected to the cp terminal 17e, a current flows I 8 below.
  • g n are the respective transconductances of the transistors 21a ⁇ 21d, 31a ⁇ 31d. n corresponds to the order of each signal and takes an integer.
  • A is the voltage gain of each of the transistors 22a, 22b, 32a, 32b.
  • the term ⁇ A cos ⁇ x t (x 1, 2) is the emitter voltage of each transistor.
  • each of the first mixing circuit 16 and the second mixing circuit 17 is a Gilbert mixer and the Gilbert mixer is a double balance mixer, the signals output from the cp terminal 16e and the cn terminal 16f are different from each other. Think of it as a dynamic signal.
  • the signals output from the cp terminal 17e and the cn terminal 17f can be considered as differential signals.
  • n 2
  • the current I 1 ⁇ I 8 is expressed as (a ⁇ b) 2
  • the ⁇ 2ab terms in the currents I 1 to I 8 are expressed as in the following equation (2). Is done.
  • the synthesizing circuit 18 synthesizes the RF signal_positive phase output from the first mixing circuit 16 and the RF signal_positive phase output from the second mixing circuit 17, and combines the synthesized RF signal_positive phase. Output to the RF input / output terminal 13a.
  • the combining circuit 18 combines the RF signal_reverse phase output from the first mixing circuit 16 and the RF signal_reverse phase output from the second mixing circuit 17, and combines the combined RF signal_reverse phase. The phase is output to the RF input / output terminal 13b.
  • the differential component (OUT_P ⁇ OUT_N) between the current I 1 + I 3 + I 6 + I 8 output from the RF input / output terminal 13a and the current I 2 + I 4 + I 5 + I 7 output from the RF input / output terminal 13b is It is expressed as the following formula (5).
  • the image rejection mixer 1 can obtain an RF signal_normal phase output from the RF input / output terminal 13a and an RF signal_reverse phase output from the RF input / output terminal 13b as output signals. Therefore, if the image rejection mixer 1 takes the difference between the RF signal_normal phase output from the RF input / output terminal 13a and the RF signal_reverse phase output from the RF input / output terminal 13b, the desired signal is obtained.
  • a differential component (OUT_P-OUT_N) can be obtained.
  • the differential component (OUT_P-OUT_N) has a value corresponding to the delay amount d of the delay elements 15a and 15b, as shown in Expression (5).
  • the image rejection mixer 1 that obtains the differential component (OUT_P-OUT_N) as the desired signal is shown, but the value obtained by dividing the differential component (OUT_P-OUT_N) by sin (d) as the desired signal is shown.
  • the obtained image rejection mixer 1 may be used. For example, if a division processing unit that divides the differential component (OUT_P-OUT_N) by sin (d) is connected to the RF input / output terminals 13a and 13b, the image rejection mixer 1 can detect the differential component (OUT_P-OUT_N). ) Divided by sin (d). At this time, the signal output from the image rejection mixer 1 is only a desired signal, and for example, a sum frequency component ( ⁇ 1 + ⁇ 2 ) is not output as an unnecessary signal.
  • the image rejection mixer 1 can obtain a desired signal even if the delay amount d is not a value corresponding to a phase shift amount of 90 degrees, for example. That is, the image rejection mixer 1 can obtain a desired signal without being affected by the setting accuracy of the delay amount d.
  • the delay amount d is 0 degrees or 180 degrees
  • the differential component (OUT_P-OUT_N) becomes zero, and therefore 0 degrees and 180 degrees cannot be used as the delay amount d.
  • FIG. 4A is a configuration diagram showing the first mixing circuit 16 when the first mixing circuit 16 is a switch mixer
  • FIG. 4B shows a second configuration when the second mixing circuit 17 is a switch mixer
  • FIG. 3 is a configuration diagram showing a mixing circuit 17.
  • the first mixing circuit 16 illustrated in FIG. 4A does not include the transistors 22a and 22b included in the first mixing circuit 16 illustrated in FIG. 3A.
  • the bn terminal 16d is connected to the emitter terminals of the transistors 21a and 21b, and the bp terminal 16c is connected to the emitter terminals of the transistors 21c and 21d.
  • the second mixing circuit 17 illustrated in FIG. 4B does not include the transistors 32a and 32b included in the second mixing circuit 17 illustrated in FIG. 3B.
  • the an terminal 17b is connected to the emitter terminals of the transistors 31a and 31b, and the ap terminal 17a is connected to the emitter terminals of the transistors 31c and 31d.
  • the delay element 15 a is connected between the distribution circuit 14 and the first mixing circuit 16, and the delay element 15 b is connected to the LO input terminals 12 a and 12 b and the second mixing circuit 17.
  • the example connected between these is shown, it is not restricted to this.
  • the delay element 15a is connected between the distribution circuit 14 and the second mixing circuit 17, and the delay element 15b is connected between the LO input terminals 12a and 12b and the first mixing circuit 16. It may be an image rejection mixer 1 connected to the.
  • FIG. 5 is a configuration diagram showing another image rejection mixer 1 according to the first embodiment.
  • each of the IF signal_normal phase and the IF signal_reverse phase is input as the first signal.
  • the RF signal_ Each of the normal phase and the RF signal_reverse phase may be input.
  • the image rejection mixer 1 to which each of the RF signal_normal phase and the RF signal_reverse phase is input as the first signal is configured as shown in FIG. 6 or FIG. 6 and 7 are configuration diagrams showing another image rejection mixer 1 according to the first embodiment.
  • IF signal_normal phase is output from the IF input / output terminal 11a
  • IF signal_reverse phase is output from the IF input / output terminal 11b.
  • the distribution circuit 14 is used as a synthesis circuit
  • the synthesis circuit 18 is used as a distribution circuit.
  • the delay element 15 a is connected between the synthesis circuit 18 and the first mixing circuit 16, and the delay element 15 b is connected to the LO input terminals 12 a and 12 b and the second mixing circuit 17. Connected between.
  • the delay element 15 a is connected between the synthesis circuit 18 and the second mixing circuit 17, and the delay element 15 b is connected to the LO input terminals 12 a and 12 b and the first mixing circuit 16. Connected between.
  • one of the first signals distributed by the distribution circuit 14 and the second signal supplied to the second mixing circuit 17 are delayed by the same delay amount d, or the distribution circuit 14
  • the image rejection mixer 1 is configured to include the delay circuit 15 that delays the other first signal distributed by the second signal and the second signal supplied to the first mixing circuit 16 by the same delay amount d. Therefore, the image rejection mixer 1 can suppress frequency components other than the desired signal.
  • Embodiment 2 FIG. In the image rejection mixer 1 shown in FIG. 7, the configuration diagram showing the first mixing circuit 16 is FIG. 8A, and the configuration diagram showing the second mixing circuit 17 is FIG. 8B.
  • Each of the amplitude of the LO signal _ positive phase cos ( ⁇ 2 t) and the LO signal _ reverse phase -cos ( ⁇ 2 t) can be determined during the like design of the communication circuit using the image rejection mixer 1.
  • Each LO signal _ positive phase cos ( ⁇ 2 t) and the LO signal _ reverse phase -cos ( ⁇ 2 t) becomes approximately constant amplitude.
  • the amplitude of each of the negative phase-cos ( ⁇ 1 t) is determined by the signal level of the received signal. Therefore, in the first mixing circuit 16, a gain error between the respective gains of the transistors 21a to 21d and the respective gains of the transistors 22a and 22b may occur depending on the signal level of the received signal. In the second mixing circuit 17, gain errors between the respective gains of the transistors 31a to 31d and the respective gains of the transistors 32a and 32b may occur depending on the signal level of the received signal.
  • an LO signal (LO signal_positive phase or LO signal_reverse phase) is supplied to each base terminal of the transistors 21a to 21d (hereinafter referred to as “upper-stage transistors”). Is entered.
  • an RF signal (RF signal_normal phase or RF signal_reverse phase) is supplied to each base terminal of the transistors 22a and 22b (hereinafter referred to as “lower transistors”). Is entered. If an RF signal is input to the base terminal of the upper transistor and an LO signal is input to the base terminal of the lower transistor, the upper transistor may not be switched if a gain error occurs. . However, in the first mixing circuit 16 shown in FIG. 8A, the LO signal is input to the base terminal of the upper transistor, and the RF signal is input to the base terminal of the lower transistor. Therefore, even if a gain error occurs, the upper transistor can be switched.
  • an LO signal (LO signal_positive phase or LO signal_reverse phase) is supplied to each base terminal of the transistors 31a to 31d (hereinafter referred to as “upper stage transistors”). Is entered.
  • an RF signal (RF signal_normal phase or RF signal_reverse phase) is supplied to each base terminal of the transistors 32a and 32b (hereinafter referred to as “lower transistors”). Is entered. If an RF signal is input to the base terminal of the upper transistor and an LO signal is input to the base terminal of the lower transistor, the upper transistor may not be switched if a gain error occurs. . However, in the second mixing circuit 17 shown in FIG. 8B, the LO signal is input to the base terminal of the upper transistor, and the RF signal is input to the base terminal of the lower transistor. Therefore, even if a gain error occurs, the upper transistor can be switched.
  • Embodiment 3 In the third embodiment, in the image rejection mixer 1 shown in FIG. 2, the input signals of the IF input / output terminals 11a and 11b and the input signals of the LO input terminals 12a and 12b are signals having the same frequency ⁇ , and Assume that the signals have different phases.
  • the phase difference between the phase of the input signal at the IF input / output terminals 11a and 11b and the phase of the input signal at the LO input terminals 12a and 12b is ⁇ .
  • the input signal of the IF input / output terminal 11a is IF signal_normal phase cos ( ⁇ t + ⁇ )
  • the input signal of the IF input / output terminal 11b is IF signal_negative phase ⁇ cos ( ⁇ t + ⁇ ).
  • the input signal at the LO input terminal 12a is LO signal_normal phase cos ( ⁇ t)
  • the input signal at the LO input terminal 12b is LO signal_negative phase ⁇ cos ( ⁇ t).
  • FIG. 9A is a configuration diagram showing the first mixing circuit 16 when the first mixing circuit 16 is a Gilbert mixer
  • FIG. 9B shows a second configuration when the second mixing circuit 17 is a Gilbert mixer
  • FIG. 3 is a configuration diagram showing a mixing circuit 17.
  • the currents I 1 to I 8 are expressed as the following Expression (6).
  • ⁇ 2ab in the currents I 1 to I 8 is expressed as the following formula (7).
  • the RF signal_normal phase output from the combining circuit 18 to the RF input / output terminal 13a and the RF signal_negative phase output from the combining circuit 18 to the RF input / output terminal 13b are expressed by the following equation (8) expressed.
  • the differential component (OUT_P ⁇ OUT_N) between the current I 1 + I 3 + I 6 + I 8 output from the RF input / output terminal 13a and the current I 2 + I 4 + I 5 + I 7 output from the RF input / output terminal 13b is It is expressed as the following formula (10).
  • the image rejection mixer 1 can obtain an RF signal_normal phase output from the RF input / output terminal 13a and an RF signal_reverse phase output from the RF input / output terminal 13b as output signals. Therefore, if the image rejection mixer 1 takes the difference between the RF signal_normal phase output from the RF input / output terminal 13a and the RF signal_reverse phase output from the RF input / output terminal 13b, the desired signal is obtained.
  • a differential component (OUT_P-OUT_N) can be obtained.
  • the differential component (OUT_P ⁇ OUT_N) has a value corresponding to the delay amount d of the delay elements 15a and 15b, as shown in Expression (10).
  • the image rejection mixer 1 that obtains the differential component (OUT_P-OUT_N) as the desired signal is shown, but the value obtained by dividing the differential component (OUT_P-OUT_N) by sin (d) as the desired signal is shown.
  • the obtained image rejection mixer 1 may be used. For example, if a division processing unit that divides the differential component (OUT_P-OUT_N) by sin (d) is connected to the RF input / output terminals 13a and 13b, the image rejection mixer 1 can detect the differential component (OUT_P-OUT_N). ) Divided by sin (d). At this time, the signal output from the image rejection mixer 1 is only a desired signal, and for example, a sum frequency component ( ⁇ 1 + ⁇ 2 ) is not output as an unnecessary signal.
  • the image rejection mixer 1 can obtain a signal including a DC component that is directly proportional to the value of the sine function with the phase difference ⁇ as an argument, from Expression (10). Normally, when the mixer detects a phase, a signal including a DC component directly proportional to the value of the cos function is obtained. Therefore, in order to obtain a signal including a DC component directly proportional to the value of the sin function, the mixer is 90 degrees. It is necessary to implement a phase shifter. However, since the image rejection mixer 1 can obtain a signal including a DC component that is directly proportional to the value of the sine function, it is not necessary to mount a 90-degree phase shifter. Further, since the second harmonic component is canceled in the differential component (OUT_P-OUT_N), it is not necessary to mount a filter for removing the second harmonic component.
  • the image rejection mixer 1 shown in FIG. 2 has been described in the third embodiment, for example, the image rejection mixer 1 shown in FIG. 5 may be used.
  • the image rejection mixer 1 illustrated in FIG. 2 an example in which each of the IF signal_normal phase and the IF signal_reverse phase is input as the first signal is illustrated.
  • the RF signal_ Each of the normal phase and the RF signal_reverse phase may be input.
  • the image rejection mixer 1 to which each of the RF signal_normal phase and the RF signal_reverse phase is input as the first signal is configured as shown in FIG. 6 or FIG.
  • the present invention is suitable for an image rejection mixer including first and second mixing circuits. Further, the present invention is suitable for a communication circuit including an image rejection mixer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

分配回路（１４）により分配された一方の第１の信号と第２の混合回路（１７）に与えられる第２の信号とを同じ遅延量ｄだけ遅延させ、あるいは、分配回路（１４）により分配された他方の第１の信号と第１の混合回路（１６）に与えられる第２の信号とを同じ遅延量ｄだけ遅延させる遅延回路（１５）を備えるように、イメージリジェクションミクサ（１）を構成した。

Description

イメージリジェクションミクサ及び通信回路
　この発明は、第１及び第２の混合回路を備えるイメージリジェクションミクサと、イメージリジェクションミクサを備える通信回路とに関するものである。
　通信回路は、高周波信号の周波数を変換するためのミクサを備えていることがある。
　ミクサは、ローカル信号を高周波信号に乗算することで、高周波信号の周波数を変換する。
　ミクサは、高周波信号の周波数とローカル信号の周波数との和周波数成分と、高周波信号の周波数とローカル信号の周波数との差周波数成分とを出力する。
　このとき、ミクサの後段の回路は、和周波数成分と差周波数成分とのうち、いずれか一方の周波数成分を所望信号として用いる。
　したがって、通信回路は、和周波数成分と差周波数成分とのうち、所望信号として用いられない方の周波数成分を抑圧するフィルタなどを実装する必要がある。
　以下の非特許文献１には、９０度移相器を備えるイメージリジェクションミクサが開示されている。
　非特許文献１に開示されているイメージリジェクションミクサは、フィルタなどを用いることなく、所望信号として用いられない方の周波数成分を抑圧することができるミクサである。
Image Rejection Mixer using Tunable Poly Phase Filter with Negative Feedback Control and Reference Resistor
　従来のイメージリジェクションミクサは、９０度移相器が、高周波信号の位相を正確に９０度だけ移相することができていれば、所望信号として用いられない方の周波数成分を抑圧することができる。
　しかし、従来のイメージリジェクションミクサは、９０度移相器における高周波信号の移相量が９０度からずれてしまうと、所望信号として用いられない方の周波数成分を抑圧することができなくなるという課題があった。
　この発明は上記のような課題を解決するためになされたもので、所望信号以外の周波数成分を抑圧することができるイメージリジェクションミクサを得ることを目的とする。
　また、この発明は、所望信号以外の周波数成分を抑圧することができるイメージリジェクションミクサを備える通信回路を得ることを目的とする。
　この発明に係るイメージリジェクションミクサは、第１の信号を２つに分配する分配回路と、第１の信号を２つに分配する分配回路と、分配回路により分配された一方の第１の信号と第２の信号とを混合し、一方の第１の信号と第２の信号との混合結果を示す第３の信号を出力する第１の混合回路と、分配回路により分配された他方の第１の信号と第２の信号とを混合し、他方の第１の信号と第２の信号との混合結果を示す第４の信号を出力する第２の混合回路と、第１の混合回路から出力された第３の信号と第２の混合回路から出力された第４の信号とを合成する合成回路と、分配回路により分配された一方の第１の信号と第２の混合回路に与えられる第２の信号とを同じ遅延量だけ遅延させ、あるいは、分配回路により分配された他方の第１の信号と第１の混合回路に与えられる第２の信号とを同じ遅延量だけ遅延させる遅延回路とを備えるようにしたものである。
　この発明によれば、分配回路により分配された一方の第１の信号と第２の混合回路に与えられる第２の信号とを同じ遅延量だけ遅延させ、あるいは、分配回路により分配された他方の第１の信号と第１の混合回路に与えられる第２の信号とを同じ遅延量だけ遅延させる遅延回路を備えるように、イメージリジェクションミクサを構成した。したがって、この発明に係るイメージリジェクションミクサは、所望信号以外の周波数成分を抑圧することができる。
実施の形態１によるイメージリジェクションミクサ１を備える通信回路を示す構成図である。 実施の形態１によるイメージリジェクションミクサ１を示す構成図である。 図３Ａは、第１の混合回路１６がギルバートミクサである場合の第１の混合回路１６を示す構成図、図３Ｂは、第２の混合回路１７がギルバートミクサである場合の第２の混合回路１７を示す構成図である。 図４Ａは、第１の混合回路１６がスイッチミクサである場合の第１の混合回路１６を示す構成図、図４Ｂは、第２の混合回路１７がスイッチミクサである場合の第２の混合回路１７を示す構成図である。 実施の形態１による他のイメージリジェクションミクサ１を示す構成図である。 実施の形態１による他のイメージリジェクションミクサ１を示す構成図である。 実施の形態１による他のイメージリジェクションミクサ１を示す構成図である。 図８Ａは、第１の混合回路１６がギルバートミクサである場合の第１の混合回路１６を示す構成図、図８Ｂは、第２の混合回路１７がギルバートミクサである場合の第２の混合回路１７を示す構成図である。 図９Ａは、第１の混合回路１６がギルバートミクサである場合の第１の混合回路１６を示す構成図、図９Ｂは、第２の混合回路１７がギルバートミクサである場合の第２の混合回路１７を示す構成図である。
　以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
　図１は、実施の形態１によるイメージリジェクションミクサ１を備える通信回路を示す構成図である。
　図１において、イメージリジェクションミクサ１は、例えば、第１の信号として、ＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ　Ｆｒｅｑｕｅｎｃｙ：中間周波数）信号が入力され、第２の信号として、ＬＯ（Ｌｏｃａｌ　Ｏｓｃｉｌｌａｔｏｒ：局部発振器）信号が入力される。
　イメージリジェクションミクサ１は、ＩＦ信号とＬＯ信号とを混合し、ＩＦ信号とＬＯ信号との混合結果を示すＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ：高周波）信号を増幅器２に出力する。
　ＩＦ信号は、正相のＩＦ信号（以下、「ＩＦ信号＿正相」と称する。）と、逆相のＩＦ信号（以下、「ＩＦ信号＿逆相」と称する。）とを含む差動信号である。
　ＬＯ信号は、正相のＬＯ信号（以下、「ＬＯ信号＿正相」と称する。）と、逆相のＬＯ信号（以下、「ＬＯ信号＿逆相」と称する。）とを含む差動信号である。
　ＲＦ信号は、正相のＲＦ信号（以下、「ＲＦ信号＿正相」と称する。）と、逆相のＲＦ信号（以下、「ＲＦ信号＿逆相」と称する。）とを含む差動信号である。
　増幅器２は、イメージリジェクションミクサ１から出力されたＲＦ信号を増幅し、増幅後のＲＦ信号をアンテナ３に出力する。
　アンテナ３は、増幅器２から出力されたＲＦ信号を空間に放射する。
　ここでは、通信回路が、送信機として用いられる例を示しているが、通信回路が、受信機として用いられるものであってもよい。
　通信回路が、受信機として用いられる場合、イメージリジェクションミクサ１は、第１の信号として、ＲＦ信号が入力される。
　また、通信回路が、受信機として用いられる場合、図１に示されている増幅器２は、向きが左右逆になる。
　図２は、実施の形態１によるイメージリジェクションミクサ１を示す構成図である。
　実施の形態１のイメージリジェクションミクサ１では、第１の信号として、ＩＦ信号＿正相及びＩＦ信号＿逆相のそれぞれが入力される例を説明する。
　図２において、ＩＦ入出力端子１１ａは、ＩＦ信号＿正相を入出力するための端子である。
　ＩＦ入出力端子１１ｂは、ＩＦ信号＿逆相を入出力するための端子である。
　ＬＯ入力端子１２ａは、ＬＯ信号＿正相を入力するための端子である。
　ＬＯ入力端子１２ｂは、ＬＯ信号＿逆相を入力するための端子である。
　ＲＦ入出力端子１３ａは、ＲＦ信号＿正相を入出力するための端子である。
　ＲＦ入出力端子１３ｂは、ＲＦ信号＿逆相を入出力するための端子である。
　分配回路１４は、ＩＦ入出力端子１１ａからＩＦ信号＿正相が入力されると、ＩＦ信号＿正相を２つに分配して、一方のＩＦ信号＿正相を遅延素子１５ａに出力し、他方のＩＦ信号＿正相を第２の混合回路１７のａｎ端子１７ｂに出力する。
　分配回路１４は、ＩＦ入出力端子１１ｂからＩＦ信号＿逆相が入力されると、ＩＦ信号＿逆相を２つに分配して、一方のＩＦ信号＿逆相を遅延素子１５ａに出力し、他方のＩＦ信号＿逆相を第２の混合回路１７のａｐ端子１７ａに出力する。
　遅延回路１５は、遅延素子１５ａと、遅延素子１５ｂとを備えている。
　遅延素子１５ａは、分配回路１４から出力された一方のＩＦ信号＿正相を遅延量ｄだけ遅延させ、遅延後のＩＦ信号＿正相を第１の混合回路１６のａｐ端子１６ａに出力する。
　遅延素子１５ａは、分配回路１４から出力された一方のＩＦ信号＿逆相を遅延量ｄだけ遅延させ、遅延後のＩＦ信号＿逆相を第１の混合回路１６のａｎ端子１６ｂに出力する。
　遅延素子１５ｂは、ＬＯ入力端子１２ａからＬＯ信号＿正相が入力されると、ＬＯ信号＿正相を遅延量ｄだけ遅延させ、遅延後のＬＯ信号＿正相を第２の混合回路１７のｂｎ端子１７ｄに出力する。
　遅延素子１５ｂは、ＬＯ入力端子１２ｂからＬＯ信号＿逆相が入力されると、ＬＯ信号＿逆相を遅延量ｄだけ遅延させ、遅延後のＬＯ信号＿逆相を第２の混合回路１７のｂｐ端子１７ｃに出力する。
　なお、遅延素子１５ａにおける遅延量ｄと、遅延素子１５ｂにおける遅延量ｄとは、同じ遅延量である。
　第１の混合回路１６は、ギルバートミクサであり、ａｐ端子１６ａ、ａｎ端子１６ｂ、ｂｐ端子１６ｃ、ｂｎ端子１６ｄ、ｃｐ端子１６ｅ及びｃｎ端子１６ｆを有している。
　第１の混合回路１６は、第１の信号として、ａｐ端子１６ａからＩＦ信号＿正相が入力され、第１の信号として、ａｎ端子１６ｂからＩＦ信号＿逆相が入力される。
　また、第１の混合回路１６は、第２の信号として、ｂｎ端子１６ｄからＬＯ信号＿正相が入力され、第２の信号として、ｂｐ端子１６ｃからＬＯ信号＿逆相が入力される。
　第１の混合回路１６は、第１の信号と第２の信号とを混合し、第１の信号と第２の信号との混合結果を示す第３の信号を合成回路１８に出力する。
　第１の混合回路１６は、第３の信号として、ｃｐ端子１６ｅからＲＦ信号＿正相を合成回路１８に出力し、第３の信号として、ｃｎ端子１６ｆからＲＦ信号＿逆相を合成回路１８に出力する。
　第２の混合回路１７は、ギルバートミクサであり、ａｐ端子１７ａ、ａｎ端子１７ｂ、ｂｐ端子１７ｃ、ｂｎ端子１７ｄ、ｃｐ端子１７ｅ及びｃｎ端子１７ｆを有している。
　第２の混合回路１７は、第１の信号として、ａｎ端子１７ｂからＩＦ信号＿正相が入力され、第１の信号として、ａｐ端子１７ａからＩＦ信号＿逆相が入力される。
　また、第２の混合回路１７は、第２の信号として、ｂｎ端子１７ｄからＬＯ信号＿正相が入力され、第２の信号として、ｂｐ端子１７ｃからＬＯ信号＿逆相が入力される。
　第２の混合回路１７は、第１の信号と第２の信号との混合し、第１の信号と第２の信号との混合結果を示す第４の信号を合成回路１８に出力する。
　第２の混合回路１７は、第４の信号として、ｃｐ端子１７ｅからＲＦ信号＿正相を合成回路１８に出力し、第４の信号として、ｃｎ端子１７ｆからＲＦ信号＿逆相を合成回路１８に出力する。
　合成回路１８は、第１の混合回路１６から出力されたＲＦ信号＿正相と、第２の混合回路１７から出力されたＲＦ信号＿正相とを合成し、合成したＲＦ信号＿正相をＲＦ入出力端子１３ａに出力する。
　合成回路１８は、第１の混合回路１６から出力されたＲＦ信号＿逆相と、第２の混合回路１７から出力されたＲＦ信号＿逆相とを合成し、合成したＲＦ信号＿逆相をＲＦ入出力端子１３ｂに出力する。
　なお、イメージリジェクションミクサ１が備える分配回路１４、遅延回路１５、第１の混合回路１６、第２の混合回路１７及び合成回路１８のそれぞれは、差動構成である。
　図３Ａは、第１の混合回路１６がギルバートミクサである場合の第１の混合回路１６を示す構成図である。
　図３Ａにおいて、第１の混合回路１６は、トランジスタ２１ａ～２１ｄ及びトランジスタ２２ａ，２２ｂを備えている。
　トランジスタ２１ａは、ベース端子がａｐ端子１６ａと接続され、コレクタ端子がｃｐ端子１６ｅと接続され、エミッタ端子がトランジスタ２２ａのコレクタ端子と接続されている。
　トランジスタ２１ｂは、ベース端子がａｎ端子１６ｂと接続され、コレクタ端子がｃｎ端子１６ｆと接続され、エミッタ端子がトランジスタ２２ａのコレクタ端子と接続されている。
　トランジスタ２１ｃは、ベース端子がａｎ端子１６ｂと接続され、コレクタ端子がｃｐ端子１６ｅと接続され、エミッタ端子がトランジスタ２２ｂのコレクタ端子と接続されている。
　トランジスタ２１ｄは、ベース端子がａｐ端子１６ａと接続され、コレクタ端子がｃｎ端子１６ｆと接続され、エミッタ端子がトランジスタ２２ｂのコレクタ端子と接続されている。
　トランジスタ２２ａは、ベース端子がｂｎ端子１６ｄと接続され、コレクタ端子がトランジスタ２１ａ，２１ｂのエミッタ端子と接続され、エミッタ端子が接地されている。
　トランジスタ２２ｂは、ベース端子がｂｐ端子１６ｃと接続され、コレクタ端子がトランジスタ２１ｃ，２１ｄのエミッタ端子と接続され、エミッタ端子が接地されている。
　図３Ｂは、第２の混合回路１７がギルバートミクサである場合の第２の混合回路１７を示す構成図である。
　図３Ｂにおいて、第２の混合回路１７は、トランジスタ３１ａ～３１ｄ及びトランジスタ３２ａ，３２ｂを備えている。
　トランジスタ３１ａは、ベース端子がｂｎ端子１７ｄと接続され、コレクタ端子がｃｎ端子１７ｆと接続され、エミッタ端子がトランジスタ３２ａのコレクタ端子と接続されている。
　トランジスタ３１ｂは、ベース端子がｂｐ端子１７ｃと接続され、コレクタ端子がｃｐ端子１７ｅと接続され、エミッタ端子がトランジスタ３２ａのコレクタ端子と接続されている。
　トランジスタ３１ｃは、ベース端子がｂｐ端子１７ｃと接続され、コレクタ端子がｃｎ端子１７ｆと接続され、エミッタ端子がトランジスタ３２ｂのコレクタ端子と接続されている。
　トランジスタ３１ｄは、ベース端子がｂｎ端子１７ｄと接続され、コレクタ端子がｃｐ端子１７ｅと接続され、エミッタ端子がトランジスタ３２ｂのコレクタ端子と接続されている。
　トランジスタ３２ａは、ベース端子がａｎ端子１７ｂと接続され、コレクタ端子がトランジスタ３１ａ，３１ｂのエミッタ端子と接続され、エミッタ端子が接地されている。
　トランジスタ３２ｂは、ベース端子がａｐ端子１７ａと接続され、コレクタ端子がトランジスタ３１ｃ，３１ｄのエミッタ端子と接続され、エミッタ端子が接地されている。
　次に、図２に示すイメージリジェクションミクサ１の動作について説明する。
　分配回路１４は、ＩＦ入出力端子１１ａからＩＦ信号＿正相ｃｏｓ（ω１ｔ）が入力されると、ＩＦ信号＿正相ｃｏｓ（ω１ｔ）を２つに分配する。
　そして、分配回路１４は、分配した一方のＩＦ信号＿正相ｃｏｓ（ω１ｔ）を遅延素子１５ａに出力し、分配した他方のＩＦ信号＿正相ｃｏｓ（ω１ｔ）を第２の混合回路１７のａｎ端子１７ｂに出力する。
　分配回路１４は、ＩＦ入出力端子１１ｂからＩＦ信号＿逆相－ｃｏｓ（ω１ｔ）が入力されると、ＩＦ信号＿逆相－ｃｏｓ（ω１ｔ）を２つに分配する。
　そして、分配回路１４は、分配した一方のＩＦ信号＿逆相－ｃｏｓ（ω１ｔ）を遅延素子１５ａに出力し、分配した他方のＩＦ信号＿逆相－ｃｏｓ（ω１ｔ）を第２の混合回路１７のａｐ端子１７ａに出力する。
　遅延素子１５ａは、分配回路１４からＩＦ信号＿正相ｃｏｓ（ω１ｔ）を受けると、ＩＦ信号＿正相ｃｏｓ（ω１ｔ）を遅延量ｄだけ遅延させ、遅延後のＩＦ信号＿正相ｃｏｓ（ω１ｔ＋ｄ）を第１の混合回路１６のａｐ端子１６ａに出力する。
　また、遅延素子１５ａは、分配回路１４からＩＦ信号＿逆相－ｃｏｓ（ω１ｔ）を受けると、ＩＦ信号＿逆相－ｃｏｓ（ω１ｔ）を遅延量ｄだけ遅延させ、遅延後のＩＦ信号＿逆相－ｃｏｓ（ω１ｔ＋ｄ）を第１の混合回路１６のａｎ端子１６ｂに出力する。
　遅延素子１５ｂは、ＬＯ入力端子１２ａから入力されたＬＯ信号＿正相ｃｏｓ（ω２ｔ）を遅延量ｄだけ遅延させ、遅延後のＬＯ信号＿正相ｃｏｓ（ω２ｔ＋ｄ）を第２の混合回路１７のｂｎ端子１７ｄに出力する。
　また、遅延素子１５ｂは、ＬＯ入力端子１２ｂから入力されたＬＯ信号＿逆相－ｃｏｓ（ω２ｔ）を遅延量ｄだけ遅延させ、遅延後のＬＯ信号＿逆相－ｃｏｓ（ω２ｔ＋ｄ）を第２の混合回路１７のｂｐ端子１７ｃに出力する。
　第１の混合回路１６は、トランジスタ２１ａ～２１ｄ及びトランジスタ２２ａ，２２ｂを備えおり、トランジスタ２１ａ及びトランジスタ２１ｄのそれぞれのベース端子には、遅延素子１５ａから出力されたＩＦ信号＿正相ｃｏｓ（ω１ｔ＋ｄ）が入力される。
　トランジスタ２１ｂ及びトランジスタ２１ｃのそれぞれのベース端子には、遅延素子１５ａから出力されたＩＦ信号＿逆相－ｃｏｓ（ω１ｔ＋ｄ）が入力される。
　トランジスタ２２ａのベース端子には、ＬＯ入力端子１２ａから入力されたＬＯ信号＿正相ｃｏｓ（ω２ｔ）が入力される。
　トランジスタ２２ｂのベース端子には、ＬＯ入力端子１２ｂから入力されたＬＯ信号＿逆相－ｃｏｓ（ω２ｔ）が入力される。
　第２の混合回路１７は、トランジスタ３１ａ～３１ｄ及びトランジスタ３２ａ，３２ｂを備えおり、トランジスタ３２ａのベース端子には、ＩＦ入出力端子１１ａから入力されたＩＦ信号＿正相ｃｏｓ（ω１ｔ）が入力される。
　トランジスタ３２ｂのベース端子には、ＩＦ入出力端子１１ｂから入力されたＩＦ信号＿逆相－ｃｏｓ（ω１ｔ）が入力される。
　トランジスタ３１ａ及びトランジスタ３１ｄのそれぞれのベース端子には、遅延素子１５ｂから出力されたＬＯ信号＿正相ｃｏｓ（ω２ｔ＋ｄ）が入力される。
　トランジスタ３１ｂ及びトランジスタ３１ｃのそれぞれのベース端子には、遅延素子１５ｂから出力されたＬＯ信号＿逆相－ｃｏｓ（ω２ｔ＋ｄ）が入力される。
　したがって、ｃｐ端子１６ｅと接続されているトランジスタ２１ａのコレクタ端子には、以下に示す電流Ｉ１が流れ、ｃｐ端子１６ｅと接続されているトランジスタ２１ｃのコレクタ端子には、以下に示す電流Ｉ３が流れる。
　ｃｎ端子１６ｆと接続されているトランジスタ２１ｂのコレクタ端子には、以下に示す電流Ｉ２が流れ、ｃｎ端子１６ｆと接続されているトランジスタ２１ｄのコレクタ端子には、以下に示す電流Ｉ４が流れる。
　また、ｃｎ端子１７ｆと接続されているトランジスタ３１ａのコレクタ端子には、以下に示す電流Ｉ５が流れ、ｃｎ端子１７ｆと接続されているトランジスタ３１ｃのコレクタ端子には、以下に示す電流Ｉ７が流れる。
　ｃｐ端子１７ｅと接続されているトランジスタ３１ｂのコレクタ端子には、以下に示す電流Ｉ６が流れ、ｃｐ端子１７ｅと接続されているトランジスタ３１ｄのコレクタ端子には、以下に示す電流Ｉ８が流れる。
Figure JPOXMLDOC01-appb-I000001
　式（１）において、ｇｎは、トランジスタ２１ａ～２１ｄ，３１ａ～３１ｄにおけるそれぞれのトランスコンダクタンスである。ｎは、各信号の次数に対応しており、整数をとる。
　Ａは、トランジスタ２２ａ，２２ｂ，３２ａ，３２ｂにおけるそれぞれの電圧利得である。
　±Ａｃｏｓωｘｔ（ｘ＝１，２）の項は、それぞれのトランジスタのエミッタ電圧である。
　第１の混合回路１６及び第２の混合回路１７のそれぞれは、ギルバートミクサであり、ギルバートミクサは、ダブルバランスミクサであるため、ｃｐ端子１６ｅとｃｎ端子１６ｆのそれぞれから出力される信号は、差動信号で考えることができる。
　また、ｃｐ端子１７ｅとｃｎ端子１７ｆのそれぞれから出力される信号は、差動信号で考えることができる。
　したがって、式（１）において、ｎ＝２である場合、電流Ｉ１～Ｉ８は、（ａ±ｂ）２のように表され、（ａ±ｂ）２のうち、２乗成分（＝ａ２＋ｂ２）はキャンセルされるため、電流Ｉ１～Ｉ８は、±２ａｂの項だけを考えればよい
　電流Ｉ１～Ｉ８における±２ａｂの項は、以下の式（２）のように表される。
Figure JPOXMLDOC01-appb-I000002
　合成回路１８は、第１の混合回路１６から出力されたＲＦ信号＿正相と、第２の混合回路１７から出力されたＲＦ信号＿正相とを合成し、合成したＲＦ信号＿正相をＲＦ入出力端子１３ａに出力する。
　また、合成回路１８は、第１の混合回路１６から出力されたＲＦ信号＿逆相と、第２の混合回路１７から出力されたＲＦ信号＿逆相とを合成し、合成したＲＦ信号＿逆相をＲＦ入出力端子１３ｂに出力する。
　合成回路１８からＲＦ入出力端子１３ａに出力されるＲＦ信号＿正相と、合成回路１８からＲＦ入出力端子１３ｂに出力されるＲＦ信号＿逆相とは、以下の式（３）のように表される。

ＲＦ信号＿正相＝ＯＵＴ＿Ｐ＝Ｉ１＋Ｉ３＋Ｉ６＋Ｉ８
ＲＦ信号＿逆相＝ＯＵＴ＿Ｎ＝Ｉ２＋Ｉ４＋Ｉ５＋Ｉ７
　　　　　　　　　　　　　（３）
　また、ＲＦ入出力端子１３ａから出力される電流Ｉ１＋Ｉ３＋Ｉ６＋Ｉ８と、ＲＦ入出力端子１３ｂから出力される電流Ｉ２＋Ｉ４＋Ｉ５＋Ｉ７とは、以下の式（４）のように表される。
Figure JPOXMLDOC01-appb-I000003
　ＲＦ入出力端子１３ａから出力される電流Ｉ１＋Ｉ３＋Ｉ６＋Ｉ８と、ＲＦ入出力端子１３ｂから出力される電流Ｉ２＋Ｉ４＋Ｉ５＋Ｉ７との差動成分（ＯＵＴ＿Ｐ－ＯＵＴ＿Ｎ）は、以下の式（５）のように表される。
Figure JPOXMLDOC01-appb-I000004
　イメージリジェクションミクサ１は、出力信号として、ＲＦ入出力端子１３ａから出力されるＲＦ信号＿正相と、ＲＦ入出力端子１３ｂから出力されるＲＦ信号＿逆相とが得られる。
　したがって、イメージリジェクションミクサ１は、ＲＦ入出力端子１３ａから出力されるＲＦ信号＿正相と、ＲＦ入出力端子１３ｂから出力されるＲＦ信号＿逆相との差分をとれば、所望信号として、差動成分（ＯＵＴ＿Ｐ－ＯＵＴ＿Ｎ）を得ることができる。
　差動成分（ＯＵＴ＿Ｐ－ＯＵＴ＿Ｎ）は、式（５）に示すように、遅延素子１５ａ，１５ｂの遅延量ｄに応じた値になる。
　ここでは、所望信号として、差動成分（ＯＵＴ＿Ｐ－ＯＵＴ＿Ｎ）を得るイメージリジェクションミクサ１を示しているが、所望信号として、差動成分（ＯＵＴ＿Ｐ－ＯＵＴ＿Ｎ）をｓｉｎ（ｄ）で除算した値を得るイメージリジェクションミクサ１であってもよい。例えば、差動成分（ＯＵＴ＿Ｐ－ＯＵＴ＿Ｎ）をｓｉｎ（ｄ）で除算する除算処理部がＲＦ入出力端子１３ａ，１３ｂに接続されていれば、イメージリジェクションミクサ１が、差動成分（ＯＵＴ＿Ｐ－ＯＵＴ＿Ｎ）をｓｉｎ（ｄ）で除算した値を得ることができる。
　このとき、イメージリジェクションミクサ１から出力される信号は、所望信号だけであり、不要信号として、例えば、和周波成分（ω１＋ω２）が出力されることはない。
　イメージリジェクションミクサ１は、遅延量ｄが、例えば、９０度の移相量に対応する値でなくても所望信号を得ることができる。つまり、イメージリジェクションミクサ１は、遅延量ｄの設定精度に影響されずに、所望信号を得ることができる。
　ただし、遅延量ｄが、０度又は１８０度である場合、差動成分（ＯＵＴ＿Ｐ－ＯＵＴ＿Ｎ）が零になるため、遅延量ｄとしては、０度と１８０度を用いることができない。
　図２に示すイメージリジェクションミクサ１では、第１の混合回路１６及び第２の混合回路１７のそれぞれがギルバートミクサである例を示しているが、これに限るものではない。
　第１の混合回路１６及び第２の混合回路１７のそれぞれは、乗算する機能があればよく、例えば、スイッチミクサであってもよい。
　図４Ａは、第１の混合回路１６がスイッチミクサである場合の第１の混合回路１６を示す構成図であり、図４Ｂは、第２の混合回路１７がスイッチミクサである場合の第２の混合回路１７を示す構成図である。
　図４Ａに示す第１の混合回路１６は、図３Ａに示す第１の混合回路１６が備えるトランジスタ２２ａ，２２ｂを備えていない。
　図４Ａに示す第１の混合回路１６は、トランジスタ２１ａ，２１ｂのエミッタ端子にｂｎ端子１６ｄが接続され、トランジスタ２１ｃ，２１ｄのエミッタ端子にｂｐ端子１６ｃが接続されている。
　図４Ｂに示す第２の混合回路１７は、図３Ｂに示す第２の混合回路１７が備えるトランジスタ３２ａ，３２ｂを備えていない。
　図４Ｂに示す第２の混合回路１７は、トランジスタ３１ａ，３１ｂのエミッタ端子にａｎ端子１７ｂが接続され、トランジスタ３１ｃ，３１ｄのエミッタ端子にａｐ端子１７ａが接続されている。
　図２に示すイメージリジェクションミクサ１では、遅延素子１５ａが分配回路１４と第１の混合回路１６との間に接続され、遅延素子１５ｂがＬＯ入力端子１２ａ，１２ｂと第２の混合回路１７との間に接続されている例を示しているが、これに限るものではない。
　例えば、図５に示すように、遅延素子１５ａが分配回路１４と第２の混合回路１７との間に接続され、遅延素子１５ｂがＬＯ入力端子１２ａ，１２ｂと第１の混合回路１６との間に接続されているイメージリジェクションミクサ１であってもよい。
　図５は、実施の形態１による他のイメージリジェクションミクサ１を示す構成図である。
　図２に示すイメージリジェクションミクサ１では、第１の信号として、ＩＦ信号＿正相及びＩＦ信号＿逆相のそれぞれが入力される例を示しているが、第１の信号として、ＲＦ信号＿正相及びＲＦ信号＿逆相のそれぞれが入力されるものであってもよい。
　第１の信号として、ＲＦ信号＿正相及びＲＦ信号＿逆相のそれぞれが入力されるイメージリジェクションミクサ１では、図６又は図７に示すように構成される。
　図６及び図７は、実施の形態１による他のイメージリジェクションミクサ１を示す構成図である。
　図６及び図７に示すイメージリジェクションミクサ１では、ＩＦ入出力端子１１ａからＩＦ信号＿正相が出力され、ＩＦ入出力端子１１ｂからＩＦ信号＿逆相が出力される。
　また、図６及び図７に示すイメージリジェクションミクサ１では、分配回路１４が合成回路として用いられ、合成回路１８が分配回路として用いられる。
　図６に示すイメージリジェクションミクサ１では、遅延素子１５ａが合成回路１８と第１の混合回路１６との間に接続され、遅延素子１５ｂがＬＯ入力端子１２ａ，１２ｂと第２の混合回路１７との間に接続されている。
　図７に示すイメージリジェクションミクサ１では、遅延素子１５ａが合成回路１８と第２の混合回路１７との間に接続され、遅延素子１５ｂがＬＯ入力端子１２ａ，１２ｂと第１の混合回路１６との間に接続されている。
　以上の実施の形態１は、分配回路１４により分配された一方の第１の信号と第２の混合回路１７に与えられる第２の信号とを同じ遅延量ｄだけ遅延させ、あるいは、分配回路１４により分配された他方の第１の信号と第１の混合回路１６に与えられる第２の信号とを同じ遅延量ｄだけ遅延させる遅延回路１５を備えるように、イメージリジェクションミクサ１を構成した。したがって、イメージリジェクションミクサ１は、所望信号以外の周波数成分を抑圧することができる。
実施の形態２．
　図７に示すイメージリジェクションミクサ１では、第１の混合回路１６を示す構成図は、図８Ａとなり、第２の混合回路１７を示す構成図は、図８Ｂとなる。
　ＬＯ信号＿正相ｃｏｓ（ω２ｔ）及びＬＯ信号＿逆相－ｃｏｓ（ω２ｔ）のそれぞれの振幅は、イメージリジェクションミクサ１を用いる通信回路の設計時などで決定することができる。ＬＯ信号＿正相ｃｏｓ（ω２ｔ）及びＬＯ信号＿逆相－ｃｏｓ（ω２ｔ）のそれぞれは、概ね一定の振幅となる。
　しかし、ＲＦ信号＿正相ｃｏｓ（ω１ｔ）及びＲＦ信号＿逆相－ｃｏｓ（ω１ｔ）のそれぞれが例えば受信信号である場合、ＲＦ信号＿正相ｃｏｓ（ω１ｔ）及びＲＦ信号＿逆相－ｃｏｓ（ω１ｔ）のそれぞれの振幅は、受信信号の信号レベルによって決定される。
　したがって、第１の混合回路１６では、受信信号の信号レベルによっては、トランジスタ２１ａ～２１ｄにおけるそれぞれの利得と、トランジスタ２２ａ，２２ｂにおけるそれぞれの利得との利得誤差が発生することがある。
　また、第２の混合回路１７では、受信信号の信号レベルによっては、トランジスタ３１ａ～３１ｄにおけるそれぞれの利得と、トランジスタ３２ａ，３２ｂにおけるそれぞれの利得との利得誤差が発生することがある。
　図８Ａに示す第１の混合回路１６では、トランジスタ２１ａ～２１ｄ（以下、「上段のトランジスタ」と称する。）におけるそれぞれのベース端子に、ＬＯ信号（ＬＯ信号＿正相又はＬＯ信号＿逆相）が入力される。
　図８Ａに示す第１の混合回路１６では、トランジスタ２２ａ，２２ｂ（以下、「下段のトランジスタ」と称する。）におけるそれぞれのベース端子に、ＲＦ信号（ＲＦ信号＿正相又はＲＦ信号＿逆相）が入力される。
　仮に、上段のトランジスタのベース端子にＲＦ信号が入力され、下段のトランジスタのベース端子にＬＯ信号が入力される場合、利得誤差が発生すると、上段のトランジスタのスイッチングを行うことができなくなることがある。しかし、図８Ａに示す第１の混合回路１６では、上段のトランジスタのベース端子にＬＯ信号が入力され、下段のトランジスタのベース端子にＲＦ信号が入力される。したがって、利得誤差が発生したとしても、上段のトランジスタのスイッチングを行うことができる。
　図８Ｂに示す第２の混合回路１７では、トランジスタ３１ａ～３１ｄ（以下、「上段のトランジスタ」と称する。）におけるそれぞれのベース端子に、ＬＯ信号（ＬＯ信号＿正相又はＬＯ信号＿逆相）が入力される。
　図８Ｂに示す第２の混合回路１７では、トランジスタ３２ａ，３２ｂ（以下、「下段のトランジスタ」と称する。）におけるそれぞれのベース端子に、ＲＦ信号（ＲＦ信号＿正相又はＲＦ信号＿逆相）が入力される。
　仮に、上段のトランジスタのベース端子にＲＦ信号が入力され、下段のトランジスタのベース端子にＬＯ信号が入力される場合、利得誤差が発生すると、上段のトランジスタのスイッチングを行うことができなくなることがある。しかし、図８Ｂに示す第２の混合回路１７では、上段のトランジスタのベース端子にＬＯ信号が入力され、下段のトランジスタのベース端子にＲＦ信号が入力される。したがって、利得誤差が発生したとしても、上段のトランジスタのスイッチングを行うことができる。
実施の形態３．
　実施の形態３では、図２に示すイメージリジェクションミクサ１において、ＩＦ入出力端子１１ａ，１１ｂの入力信号と、ＬＯ入力端子１２ａ，１２ｂの入力信号とが、同じ周波数ωの信号であり、かつ、互いに異なる位相の信号であるとする。ＩＦ入出力端子１１ａ，１１ｂの入力信号の位相と、ＬＯ入力端子１２ａ，１２ｂの入力信号の位相との位相差は、φである。
　ＩＦ入出力端子１１ａの入力信号は、ＩＦ信号＿正相ｃｏｓ（ωｔ＋φ）であり、ＩＦ入出力端子１１ｂの入力信号は、ＩＦ信号＿逆相－ｃｏｓ（ωｔ＋φ）である。
　ＬＯ入力端子１２ａの入力信号は、ＬＯ信号＿正相ｃｏｓ（ωｔ）であり、ＬＯ入力端子１２ｂの入力信号は、ＬＯ信号＿逆相－ｃｏｓ（ωｔ）である。
　図９Ａは、第１の混合回路１６がギルバートミクサである場合の第１の混合回路１６を示す構成図であり、図９Ｂは、第２の混合回路１７がギルバートミクサである場合の第２の混合回路１７を示す構成図である。
　図９Ａに示す第１の混合回路１６において、電流Ｉ１～Ｉ８は、以下の式（６）のように表される。
Figure JPOXMLDOC01-appb-I000005
　電流Ｉ１～Ｉ８における±２ａｂの項は、以下の式（７）のように表される。
Figure JPOXMLDOC01-appb-I000006
　合成回路１８からＲＦ入出力端子１３ａに出力されるＲＦ信号＿正相と、合成回路１８からＲＦ入出力端子１３ｂに出力されるＲＦ信号＿逆相とは、以下の式（８）のように表される。

ＲＦ信号＿正相＝ＯＵＴ＿Ｐ＝Ｉ１＋Ｉ３＋Ｉ６＋Ｉ８
ＲＦ信号＿逆相＝ＯＵＴ＿Ｐ＝Ｉ２＋Ｉ４＋Ｉ５＋Ｉ７
　　　　　　　　　　　　　（８）
　また、ＲＦ入出力端子１３ａから出力される電流Ｉ１＋Ｉ３＋Ｉ６＋Ｉ８と、ＲＦ入出力端子１３ｂから出力される電流Ｉ２＋Ｉ４＋Ｉ５＋Ｉ７とは、以下の式（９）のように表される。
Figure JPOXMLDOC01-appb-I000007
　ＲＦ入出力端子１３ａから出力される電流Ｉ１＋Ｉ３＋Ｉ６＋Ｉ８と、ＲＦ入出力端子１３ｂから出力される電流Ｉ２＋Ｉ４＋Ｉ５＋Ｉ７との差動成分（ＯＵＴ＿Ｐ－ＯＵＴ＿Ｎ）は、以下の式（１０）のように表される。
Figure JPOXMLDOC01-appb-I000008
　イメージリジェクションミクサ１は、出力信号として、ＲＦ入出力端子１３ａから出力されるＲＦ信号＿正相と、ＲＦ入出力端子１３ｂから出力されるＲＦ信号＿逆相とが得られる。
　したがって、イメージリジェクションミクサ１は、ＲＦ入出力端子１３ａから出力されるＲＦ信号＿正相と、ＲＦ入出力端子１３ｂから出力されるＲＦ信号＿逆相との差分をとれば、所望信号として、差動成分（ＯＵＴ＿Ｐ－ＯＵＴ＿Ｎ）を得ることができる。
　差動成分（ＯＵＴ＿Ｐ－ＯＵＴ＿Ｎ）は、式（１０）に示すように、遅延素子１５ａ，１５ｂの遅延量ｄに応じた値になる。
　ここでは、所望信号として、差動成分（ＯＵＴ＿Ｐ－ＯＵＴ＿Ｎ）を得るイメージリジェクションミクサ１を示しているが、所望信号として、差動成分（ＯＵＴ＿Ｐ－ＯＵＴ＿Ｎ）をｓｉｎ（ｄ）で除算した値を得るイメージリジェクションミクサ１であってもよい。例えば、差動成分（ＯＵＴ＿Ｐ－ＯＵＴ＿Ｎ）をｓｉｎ（ｄ）で除算する除算処理部がＲＦ入出力端子１３ａ，１３ｂに接続されていれば、イメージリジェクションミクサ１が、差動成分（ＯＵＴ＿Ｐ－ＯＵＴ＿Ｎ）をｓｉｎ（ｄ）で除算した値を得ることができる。
　このとき、イメージリジェクションミクサ１から出力される信号は、所望信号だけであり、不要信号として、例えば、和周波成分（ω１＋ω２）が出力されることはない。
　また、イメージリジェクションミクサ１は、式（１０）より、位相差φを引数とするｓｉｎ関数の値に正比例する直流成分を含む信号が得られる。通常、ミクサが、位相を検出する場合、ｃｏｓ関数の値に正比例する直流成分を含む信号が得られるため、ｓｉｎ関数の値に正比例する直流成分を含む信号を得るには、ミクサが、９０度移相器を実装する必要がある。しかし、イメージリジェクションミクサ１は、ｓｉｎ関数の値に正比例する直流成分を含む信号が得られるため、９０度移相器を実装する必要がない。
　また、差動成分（ＯＵＴ＿Ｐ－ＯＵＴ＿Ｎ）は、２倍波成分がキャンセルされているため、２倍波成分を除去するためのフィルタを実装する必要がない。
　実施の形態３では、図２に示すイメージリジェクションミクサ１について説明したが、例えば、図５に示すイメージリジェクションミクサ１であってもよい。
　図２に示すイメージリジェクションミクサ１では、第１の信号として、ＩＦ信号＿正相及びＩＦ信号＿逆相のそれぞれが入力される例を示しているが、第１の信号として、ＲＦ信号＿正相及びＲＦ信号＿逆相のそれぞれが入力されるものであってもよい。
　第１の信号として、ＲＦ信号＿正相及びＲＦ信号＿逆相のそれぞれが入力されるイメージリジェクションミクサ１では、図６又は図７に示すように構成される。
　なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
　この発明は、第１及び第２の混合回路を備えるイメージリジェクションミクサに適している。
　また、この発明は、イメージリジェクションミクサを備える通信回路に適している。
　１　イメージリジェクションミクサ、２　増幅器、３　アンテナ、１１ａ　ＩＦ入出力端子、１１ｂ　ＩＦ入出力端子、１２ａ　ＬＯ入力端子、１２ｂ　ＬＯ入力端子、１３ａ　ＲＦ入出力端子、１３ｂ　ＲＦ入出力端子、１４　分配回路、１５　遅延回路、１５ａ，１５ｂ　遅延素子、１６　第１の混合回路、１６ａ　ａｐ端子、１６ｂ　ａｎ端子、１６ｃ　ｂｐ端子、１６ｄ　ｂｎ端子、１６ｅ　ｃｐ端子、１６ｆ　ｃｎ端子、１７　第２の混合回路、１７ａ　ａｐ端子、１７ｂ　ａｎ端子、１７ｃ　ｂｐ端子、１７ｄ　ｂｎ端子、１７ｅ　ｃｐ端子、１７ｆ　ｃｎ端子、１８　合成回路、２１ａ～２１ｄ　トランジスタ、２２ａ，２２ｂ　トランジスタ、３１ａ～３１ｄ　トランジスタ、３２ａ，３２ｂ　トランジスタ。

Claims (4)

  1. 　第１の信号を２つに分配する分配回路と、
    　前記分配回路により分配された一方の第１の信号と第２の信号とを混合し、前記一方の第１の信号と前記第２の信号との混合結果を示す第３の信号を出力する第１の混合回路と、
    　前記分配回路により分配された他方の第１の信号と前記第２の信号とを混合し、前記他方の第１の信号と前記第２の信号との混合結果を示す第４の信号を出力する第２の混合回路と、
    　前記第１の混合回路から出力された第３の信号と前記第２の混合回路から出力された第４の信号とを合成する合成回路と、
    　前記分配回路により分配された一方の第１の信号と前記第２の混合回路に与えられる第２の信号とを同じ遅延量だけ遅延させ、あるいは、前記分配回路により分配された他方の第１の信号と前記第１の混合回路に与えられる第２の信号とを同じ遅延量だけ遅延させる遅延回路と
    　を備えたイメージリジェクションミクサ。
  2. 　前記分配回路、前記第１の混合回路、前記第２の混合回路、前記合成回路及び前記遅延回路のそれぞれが差動構成であることを特徴とする請求項１記載のイメージリジェクションミクサ。
  3. 　前記分配回路により分配される第１の信号と、前記第２の信号とが、同じ周波数の信号であり、かつ、互いに異なる位相の信号であり、
    　前記合成回路により合成された信号の差動成分には、前記第１の信号の位相と前記第２の信号の位相との差を引数とするｓｉｎ関数の値に正比例する直流成分が含まれていることを特徴とする請求項２記載のイメージリジェクションミクサ。
  4. 　第１の信号と第２の信号とを混合し、前記第１の信号と前記第２の信号との混合結果を示す信号を出力するイメージリジェクションミクサを備え、
    　前記イメージリジェクションミクサは、
    　前記第１の信号を２つに分配する分配回路と、
    　前記分配回路により分配された一方の第１の信号と前記第２の信号とを混合し、前記一方の第１の信号と前記第２の信号との混合結果を示す第３の信号を出力する第１の混合回路と、
    　前記分配回路により分配された他方の第１の信号と前記第２の信号とを混合し、前記他方の第１の信号と前記第２の信号との混合結果を示す第４の信号を出力する第２の混合回路と、
    　前記第１の混合回路から出力された第３の信号と前記第２の混合回路から出力された第４の信号とを合成する合成回路と、
    　前記分配回路により分配された一方の第１の信号と前記第２の混合回路に与えられる第２の信号とを同じ遅延量だけ遅延させ、あるいは、前記分配回路により分配された他方の第１の信号と前記第１の混合回路に与えられる第２の信号とを同じ遅延量だけ遅延させる遅延回路と
    　を備えたことを特徴とする通信回路。
PCT/JP2018/008809 2018-03-07 2018-03-07 イメージリジェクションミクサ及び通信回路 WO2019171506A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018539923A JP6463565B1 (ja) 2018-03-07 2018-03-07 イメージリジェクションミクサ及び通信回路
PCT/JP2018/008809 WO2019171506A1 (ja) 2018-03-07 2018-03-07 イメージリジェクションミクサ及び通信回路
US16/995,352 US11405001B2 (en) 2018-03-07 2020-08-17 Image rejection mixer and communication circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/008809 WO2019171506A1 (ja) 2018-03-07 2018-03-07 イメージリジェクションミクサ及び通信回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/995,352 Continuation US11405001B2 (en) 2018-03-07 2020-08-17 Image rejection mixer and communication circuit

Publications (1)

Publication Number Publication Date
WO2019171506A1 true WO2019171506A1 (ja) 2019-09-12

Family

ID=65270581

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/008809 WO2019171506A1 (ja) 2018-03-07 2018-03-07 イメージリジェクションミクサ及び通信回路

Country Status (3)

Country Link
US (1) US11405001B2 (ja)
JP (1) JP6463565B1 (ja)
WO (1) WO2019171506A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007295419A (ja) * 2006-04-27 2007-11-08 Japan Radio Co Ltd 周波数変換装置
JP2013165335A (ja) * 2012-02-09 2013-08-22 Nec Corp 無線通信装置および無線通信方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3510556B2 (ja) * 2000-03-30 2004-03-29 Ｎｅｃ化合物デバイス株式会社 イメージリジェクションミキサ及びそれを用いた受信機
US6980787B1 (en) * 2000-09-26 2005-12-27 Ati International Srl Image rejection mixing in wideband applications
JP3675438B2 (ja) * 2002-10-31 2005-07-27 松下電器産業株式会社 高周波受信装置
JP6379891B2 (ja) * 2014-09-05 2018-08-29 富士通株式会社 位相調整装置、位相差検出装置及び位相調整方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007295419A (ja) * 2006-04-27 2007-11-08 Japan Radio Co Ltd 周波数変換装置
JP2013165335A (ja) * 2012-02-09 2013-08-22 Nec Corp 無線通信装置および無線通信方法

Also Published As

Publication number Publication date
JPWO2019171506A1 (ja) 2020-04-16
JP6463565B1 (ja) 2019-02-06
US11405001B2 (en) 2022-08-02
US20200382059A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
US6999746B2 (en) Image rejection mixer
US8942621B2 (en) Phase adjustment circuit and phase adjustment method
US20070030063A1 (en) Amplifier circuit
US7242730B2 (en) Mirror suppression circuit and receiver using such circuit
US6628343B1 (en) Television signal reception circuit, automatic phase shift control circuit and equal amplitude addition circuit
JPH05327808A (ja) 直交変調回路
JP6463565B1 (ja) イメージリジェクションミクサ及び通信回路
JP6440911B1 (ja) ミクサ
US7142614B2 (en) Signal generating circuit for generating a reference phase signal and a quadrature signal
JPH0818397A (ja) ９０度移相器
US7443220B2 (en) Phase shift circuit and phase correcting method
JP2010056605A (ja) ミキサ回路、ミキサ回路の製造方法及び半導体集積回路
US20080075198A1 (en) Method for I/Q signal adjustment
JP6921358B2 (ja) ミクサ
JP2003198262A (ja) 受信コンバータモジュール
US8175208B2 (en) Method of reducing d.c. offset
EP0849873A1 (en) Image-reject mixer arrangements
JP2016201619A (ja) イメージリジェクションミクサ
JPH0590841A (ja) 変調器
JP2005311775A (ja) 受信機
JP2000022449A (ja) イメージ抑圧ミキサ
GB2321353A (en) Image reject mixer arrangements
US20040029544A1 (en) Direct conversion circuit capable of eliminating distortion of base band signals
JPH1141063A (ja) 自動移相制御回路
JP2005229459A (ja) 平衡／不平衡変換回路

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018539923

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18908864

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18908864

Country of ref document: EP

Kind code of ref document: A1