WO2019167970A1 - アルミナのダメージを抑制した組成物及びこれを用いた半導体基板の製造方法 - Google Patents

アルミナのダメージを抑制した組成物及びこれを用いた半導体基板の製造方法 Download PDF

Info

Publication number
WO2019167970A1
WO2019167970A1 PCT/JP2019/007408 JP2019007408W WO2019167970A1 WO 2019167970 A1 WO2019167970 A1 WO 2019167970A1 JP 2019007408 W JP2019007408 W JP 2019007408W WO 2019167970 A1 WO2019167970 A1 WO 2019167970A1
Authority
WO
WIPO (PCT)
Prior art keywords
barium
semiconductor substrate
alumina
composition according
dry etching
Prior art date
Application number
PCT/JP2019/007408
Other languages
English (en)
French (fr)
Inventor
俊行 尾家
明伸 堀田
山田　健二
孝裕 菊永
Original Assignee
三菱瓦斯化学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱瓦斯化学株式会社 filed Critical 三菱瓦斯化学株式会社
Priority to KR1020207019597A priority Critical patent/KR20200127151A/ko
Priority to EP19761160.1A priority patent/EP3761345A4/en
Priority to JP2020503538A priority patent/JP7294315B2/ja
Priority to CN201980014145.8A priority patent/CN111742392A/zh
Priority to US16/976,614 priority patent/US11479744B2/en
Priority to IL277045A priority patent/IL277045B1/en
Publication of WO2019167970A1 publication Critical patent/WO2019167970A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/02—Inorganic compounds
    • C11D7/04—Water-soluble compounds
    • C11D7/08—Acids
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/02—Inorganic compounds
    • C11D7/04—Water-soluble compounds
    • C11D7/10—Salts
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/02—Inorganic compounds
    • C11D7/04—Water-soluble compounds
    • C11D7/10—Salts
    • C11D7/105—Nitrates; Nitrites
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/22—Organic compounds
    • C11D7/26—Organic compounds containing oxygen
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/22—Organic compounds
    • C11D7/26—Organic compounds containing oxygen
    • C11D7/265—Carboxylic acids or salts thereof
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/22—Organic compounds
    • C11D7/32—Organic compounds containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/22—Organic compounds
    • C11D7/32—Organic compounds containing nitrogen
    • C11D7/3281—Heterocyclic compounds
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/50—Solvents
    • C11D7/5004—Organic solvents
    • C11D7/5022—Organic solvents containing oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00—Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10—Objects to be cleaned
    • C11D2111/14—Hard surfaces
    • C11D2111/22—Electronic devices, e.g. PCBs or semiconductors

Definitions

  • the present invention relates to a composition capable of suppressing damage of alumina in a manufacturing process of a semiconductor integrated circuit and removing a dry etching residue existing on the surface of the semiconductor integrated circuit, and a method of manufacturing a semiconductor substrate using the composition.
  • a residue (referred to as a dry etching residue) derived from an etching gas component, a layer to be etched, a mask layer (resist, hard mask, etc.), and the like is generated. If the process proceeds to the next step without removing the dry etching residue, the yield decreases, and therefore a step of removing the dry etching residue is required.
  • the dry etching residue is removed with oxygen plasma, the material exposed to oxygen plasma or the like is damaged, resulting in a problem that the electrical characteristics are remarkably deteriorated. Therefore, there is a need for a method that removes dry etching residues to the same extent as in the oxygen plasma process and does not damage other materials.
  • etch stop layer is provided on the cobalt, and vias are formed by dry etching until the etch stop layer is reached.Then, the etch stop layer at the bottom of the via is removed by a method having a small influence on cobalt, and the cobalt is removed.
  • An exposure process is conceivable.
  • a fluorine-based gas is selected.
  • alumina is highly resistant to fluorine-based gases, so even a thin film is etched.
  • Nonpatent literature 1 There exists an advantage which functions as a stop layer (nonpatent literature 1).
  • alumina As the etch stop layer, it is necessary to suppress damage to the alumina at the same time in the step of removing the dry etching residue, and there is a demand for a chemical that can achieve this.
  • a hard mask used as a mask at the time of dry etching a silicon-based or titanium-based hard mask is generally used.
  • a zirconia-based hard mask is also used (Non-patent Document 2). Therefore, when a zirconia hard mask is used, zirconia is included in the dry etching residue.
  • An object of the present invention is to provide a composition capable of suppressing damage to alumina and removing a dry etching residue, and a method for producing a semiconductor substrate using the composition.
  • the present invention is as follows.
  • the barium compound (A) is barium nitrate, barium acetate, barium chloride, barium hydroxide, barium sulfite, barium chlorate, barium perchlorate, barium peroxide, barium chromate, barium oxide, barium cyanide,
  • the composition according to [1] comprising one or more selected from the group consisting of barium bromide, barium carbonate, barium metaborate, barium iodide, barium tetrafluoroborate, barium sulfate and barium sulfide.
  • an etching rate of alumina at 50 ° C. is 40 ⁇ / min (4.0 ⁇ 10 ⁇ 9 nm / min) or less.
  • composition according to any one of [1] to [9] wherein an etching rate of cobalt at 50 ° C.
  • the production method of the present invention includes a step of removing a dry etching residue using the composition according to any one of [1] to [12].
  • the composition of the present invention by using the composition of the present invention, it is possible to remove the dry etching residue on the surface of the object to be processed while suppressing the damage of alumina in the manufacturing process of the semiconductor circuit.
  • a high-precision and high-quality semiconductor substrate can be manufactured with a high yield.
  • composition in the present invention contains a barium compound (A) and a fluorine compound (B). These will be described in detail below.
  • the barium compound (A) of the present application is an inorganic substance containing barium and has an effect of preventing corrosion of alumina.
  • Specific examples of the barium compound (A) include barium nitrate, barium acetate, barium chloride, barium hydroxide, barium sulfite, barium chlorate, barium perchlorate, barium peroxide, barium chromate, barium oxide, barium cyanide, Examples include barium bromide, barium carbonate, barium metaborate, barium iodide, barium tetrafluoroborate, barium sulfate, barium sulfide, and salts obtained by reacting barium hydroxide with an acid.
  • barium nitrate, barium acetate, barium chloride, and barium hydroxide are preferable because of their high water solubility and availability.
  • the concentration (content) of the barium compound (A) in the composition is 0.00005 to 1% by mass, preferably 0.00025 to 0.75% by mass, more preferably 0.001 to 0.1% by mass, especially The amount is preferably 0.004 to 0.06% by mass. By being in this range, damage to alumina can be effectively suppressed.
  • the fluorine compound (B) in the present invention is a compound containing a fluorine atom (excluding those having a carbon-fluorine (C—F) bond).
  • a fluorine atom excluding those having a carbon-fluorine (C—F) bond.
  • Specific examples thereof include hydrofluoric acid, fluoride salt, tetrafluoro Examples thereof include boric acid, tetrafluoroborate, hexafluorosilicate, hexafluorosilicate, hexafluorophosphate, and hexafluorophosphate.
  • the fluoride salt is not particularly limited as long as it is a salt of hydrofluoric acid with an inorganic alkali or an organic alkali.
  • fluoride salts include ammonium fluoride, lithium fluoride, sodium fluoride, potassium fluoride, rubidium fluoride, cesium fluoride, beryllium fluoride, magnesium fluoride, calcium fluoride, strontium fluoride, fluorine Preferred examples include tetramethylammonium fluoride, tetraethylammonium fluoride, tetrapropylammonium fluoride, and tetrabutylammonium fluoride.
  • the fluorine compound (B) has an effect of removing dry etching residues. Of these, hydrofluoric acid and fluoride salts, which have high removability of dry etching residues and are easily available, are preferable.
  • the concentration (content) of the fluorine compound (B) in the composition is 0.01 to 20% by mass, preferably 0.02 to 17.5% by mass, more preferably 0.03 to 15.0% by mass, particularly Preferably, the content is 0.05 to 10.0% by mass. By being in this range, damage to alumina can be effectively suppressed.
  • a benzotriazole compound (C) may be added to enhance the corrosion resistance to cobalt or a cobalt alloy.
  • the benzotriazole compound (C) is a compound having a benzotriazole skeleton. Specific examples thereof include benzotriazole, 5-methyl-1H-benzotriazole, and 2,2 ′-[[(methyl-1H-benzotriazole- 1-yl) methyl] imino] bisethanol and the like.
  • any compound having a benzotriazole skeleton can be used. These can be used alone or in combination of two or more.
  • the concentration (content) of the benzotriazole compound (C) in the composition is usually 0.01 to 10% by mass, preferably 0.025 to 7.5% by mass, More preferably, it is 0.05 to 5.0% by mass, and particularly preferably 0.1 to 1.0% by mass. By being in this range, damage to cobalt or a cobalt alloy can be effectively suppressed.
  • a compound (D) having a pyrrolidone structure may be added in order to improve the corrosion resistance to the low dielectric constant interlayer insulating film and cobalt or cobalt alloy.
  • the compound (D) having a pyrrolidone structure used in the present invention is an oligomer or polymer containing a pyrrolidone unit as a repeating unit.
  • a polyvinyl pyrrolidone a random copolymer containing a pyrrolidone unit, An alternating copolymer containing units, a block copolymer containing pyrrolidone units, and a branched polymer containing pyrrolidone units.
  • the weight average molecular weight of the compound (D) having a pyrrolidone structure is usually 1000 to 5000000, preferably 1300 to 3500000, more preferably 1600 to 2800000, and particularly preferably 2000 to 1200000.
  • the ratio of the repeating unit of the pyrrolidone unit is usually 50% or more, preferably 60% or more, more preferably 65% or more, and particularly preferably 70% or more. By being in these ranges, damage to the low dielectric constant interlayer insulating film and cobalt or cobalt alloy can be effectively suppressed.
  • the compound (D) having a pyrrolidone structure for example, Pitzkor (trademark) series manufactured by Daiichi Kogyo Seiyaku Co., Ltd. is available and can be preferably used.
  • the concentration (content) of the compound (D) having a pyrrolidone structure in the composition is usually 0.0005 to 1% by mass, preferably 0.001 to 0.75. % By mass, more preferably 0.002 to 0.5% by mass, particularly preferably 0.003 to 0.1% by mass.
  • composition of the present invention may be blended with components conventionally used in semiconductor compositions as long as the object of the present invention is not impaired.
  • diethylene glycol monobutyl ether can be added as a solvent, and alkalis, acids, chelating agents, surfactants, antifoaming agents, oxidizing agents, reducing agents, metal anticorrosives, water-soluble organic solvents, and the like can be added as additives.
  • the balance of the composition of the present invention is water.
  • the water that can be used in the present invention is not particularly limited, but water from which metal ions, organic impurities, particles, and the like have been removed by distillation, ion exchange treatment, filter treatment, various adsorption treatments, and the like is preferable, and pure water is more preferable. Ultrapure water is particularly preferable.
  • the concentration (content) of water in the composition is preferably 45 to 100% by mass, more preferably 90 to 100% by mass, and still more preferably 95 to 100% by mass.
  • the composition of the present invention is prepared by adding water (preferably ultrapure water) to the barium compound (A), the fluorine compound (B) and other components as necessary, and stirring until uniform.
  • the pH range of the composition is 2.5 to 8.0, preferably 2.7 to 7.8, more preferably 2.9 to 7.6, particularly preferably 3.1 to 7.4, It is preferably less than 7.0, and more preferably 3.1 to 6.5.
  • dry etching residues can be removed while effectively suppressing damage to cobalt or a cobalt alloy, alumina, a low dielectric constant interlayer insulating film, and silicon nitride.
  • the composition of this invention does not contain hydrogen peroxide substantially, and it is more preferable that the density
  • the temperature at which the composition of the present invention is used is usually 20 to 70 ° C., preferably 30 to 60 ° C., particularly preferably 40 to 55 ° C. What is necessary is just to select suitably by the conditions of dry etching and the structure of the semiconductor substrate to be used.
  • the time for using the composition of the present invention is usually 0.2 to 60 minutes. What is necessary is just to select suitably by the conditions of dry etching and the structure of the semiconductor substrate to be used.
  • the composition of the present invention can be used, for example, in contact with the surface of a semiconductor substrate.
  • the dry etching residue can be removed from the surface of the semiconductor substrate by bringing the composition of the present invention into contact with the surface of the semiconductor substrate.
  • the dry etching residue is removed from the surface of the semiconductor substrate while suppressing damage to the alumina contained in the alumina layer. Can do.
  • the method for bringing the composition of the present invention into contact with the surface of the semiconductor substrate is not particularly limited.
  • the method of bringing the composition of the present invention into contact with the surface of the semiconductor substrate by a method such as dropping (single-leaf spin treatment) or spraying, or A method of immersing a semiconductor substrate in the composition of the present invention can be employed. Any method may be employed in the present invention.
  • the rinsing liquid after using the composition of the present invention both an organic solvent and water can be used.
  • semiconductor substrate As a semiconductor substrate in which the composition of the present invention can be suitably used, Substrate materials such as silicon, amorphous silicon, polysilicon, glass; Insulating materials such as silicon oxide, silicon nitride, silicon carbide and their derivatives; Materials such as cobalt, cobalt alloy, tungsten, titanium-tungsten; Substrates using compound semiconductors such as gallium-arsenide, gallium-phosphorus, indium-phosphorus, indium-gallium-arsenic, indium-aluminum-arsenic, and oxide semiconductors such as chromium oxide, particularly low dielectric constant interlayer insulating films
  • the semiconductor substrate having any material preferably has an alumina layer containing alumina.
  • an alumina layer is provided as an etch stop layer.
  • the content of alumina in the alumina layer is preferably 30% by mass or more, more preferably 50% by mass or more, further preferably 70% by mass or more, still more preferably 90% by mass or more, and particularly preferably 100% by mass.
  • Examples of the dry etching residue to be removed in the present invention include those generated when a via or trench is formed in a low dielectric constant interlayer insulating film by dry etching using a titanium or zirconia hard mask as a mask. In this case, a part of the dry etching residue is generated when the etching gas comes into contact with the titanium hard mask or the zirconia hard mask. Therefore, the dry etching residue to be removed usually contains titanium or zirconium.
  • the composition of this invention can fully suppress the damage of an alumina in the process of removing a dry etching residue.
  • the etching rate of alumina when the semiconductor substrate is immersed in the composition of the present invention and measured at 50 ° C. is preferably 40 ⁇ / min (4.0 ⁇ 10 ⁇ 9 nm / min) or less, more preferably 35 ⁇ / min (3.5 ⁇ 10 -9 nm / min) or less, more preferably 33 ⁇ / min (3.3 ⁇ 10 -9 nm / min) or less, particularly preferably 15 ⁇ / min (1.5 ⁇ 10 - 9 nm / min) or less.
  • the cobalt etching rate when the semiconductor substrate is immersed in the composition of the present invention and measured at 50 ° C. is preferably 5.0 ⁇ / min (5.0 ⁇ 10 ⁇ 10 nm) or less, more preferably 3.0 kg / min (3.0 ⁇ 10 ⁇ 10 nm / min) or less, more preferably 1.0 kg / min (1.0 ⁇ 10 ⁇ 10 nm / min) or less, and even more preferably 0.5 kg / min.
  • the semiconductor substrate is immersed in the composition of the present invention, and the etching rate of the low dielectric constant interlayer insulating film when measured at 50 ° C. is 5.0 ⁇ / min (5.0 ⁇ 10 ⁇ 10 nm) or less, More preferably, 3.0 ⁇ / min (3.0 ⁇ 10 ⁇ 10 nm / min) or less, still more preferably 1.0 ⁇ / min (1.0 ⁇ 10 ⁇ 10 nm / min), and still more preferably 0.5 ⁇ / min. /min(0.5 ⁇ 10 -10 nm / min) or less, particularly preferably 0.2 ⁇ / min (0.2 ⁇ 10 -10 nm / min) or less.
  • the manufacturing method of the semiconductor substrate of this invention includes the process of removing a dry etching residue using the composition of this invention. For example, after a via or trench is formed by dry etching, a semiconductor substrate having an alumina layer before removing the dry etching residue is brought into contact with the composition of the present invention to remove the dry etching residue from the surface of the semiconductor substrate. Process.
  • the use temperature and use time of the composition of the present invention are as described in the above-mentioned “Method of using composition”.
  • the semiconductor substrate having the alumina layer is as described in the above “semiconductor substrate”.
  • the method for bringing the composition of the present invention into contact with the surface of the semiconductor substrate having an alumina layer is not particularly limited.
  • the composition of the present invention is brought into contact with the surface of the semiconductor substrate by a method such as dropping (single wafer spin treatment) or spraying.
  • a method of immersing a semiconductor substrate in the composition of the present invention can be employed. Any method may be employed in the present invention.
  • 1 to 4 show an example of a cross-sectional structure of a semiconductor substrate having an alumina layer after a via is formed by dry etching and before a dry etching residue is removed.
  • FIG. 1 shows an embodiment of a semiconductor substrate having a structure of a low dielectric constant interlayer insulating film, cobalt or a cobalt alloy, alumina, and a titanium-based hard mask in a semiconductor substrate before dry etching residue removal when the bottom of the via is alumina.
  • FIG. 1 cobalt or a cobalt alloy 3 as a wiring material and alumina 4 as an etch stop layer are stacked on a semiconductor substrate, and a low dielectric constant interlayer insulating film 5 and a titanium hard mask 2 are stacked in this order. doing.
  • the bottom of the via is alumina 4, and the titanium dry etching residue 1 is attached to the surface of the via and the titanium hard mask 2.
  • FIG. 2 shows a semiconductor substrate having a structure of a low dielectric constant interlayer insulating film, cobalt or cobalt alloy, alumina, titanium hard mask in a semiconductor substrate before dry etching residue removal when the bottom of the via is made of cobalt or a cobalt alloy.
  • FIG. 2 cobalt or cobalt alloy 3 as a wiring material and alumina 4 as an etch stop layer are laminated on a semiconductor substrate, and further a low dielectric constant interlayer insulating film 5 and a titanium hard mask 2 are laminated in this order. doing.
  • the bottom of the via is made of cobalt or a cobalt alloy 3, and the titanium dry etching residue 1 is attached to the surface of the via and the titanium hard mask 2.
  • FIG. 3 shows an embodiment of a semiconductor substrate having a structure of a low dielectric constant interlayer insulating film, cobalt or a cobalt alloy, alumina, or a zirconia-based hard mask in a semiconductor substrate before dry etching residue removal when the bottom of the via is alumina.
  • FIG. 3 cobalt or cobalt alloy 3 as a wiring material and alumina 4 as an etch stop layer are laminated on a semiconductor substrate, and a low dielectric constant interlayer insulating film 5 and a zirconia hard mask 7 are laminated in this order. doing.
  • the bottom of the via is alumina 4, and a zirconia dry etching residue 6 is attached to the surface of the via and the zirconia hard mask 7.
  • FIG. 4 shows a semiconductor substrate having a structure of a low dielectric constant interlayer insulating film, cobalt or cobalt alloy, alumina, or zirconia hard mask in a semiconductor substrate before dry etching residue removal when the bottom of the via is made of cobalt or a cobalt alloy.
  • FIG. 4 cobalt or a cobalt alloy 3 as a wiring material and alumina 4 as an etch stop layer are laminated on a semiconductor substrate, and further a low dielectric constant interlayer insulating film 5 and a zirconia hard mask 7 are laminated in this order. doing.
  • the bottom of the via is cobalt or a cobalt alloy 3, and zirconia dry etching residue 6 is attached to the surface of the via and the zirconia hard mask 7.
  • the dry etching residue is removed from the surface of the semiconductor substrate by contacting the semiconductor substrate having the alumina layer before removing the dry etching residue and the composition of the present invention. Can be removed. Thereby, a semiconductor substrate can be manufactured with a high yield. According to the preferred embodiment of the present invention, damage to the alumina contained in the alumina layer can be sufficiently suppressed in the step of removing the dry etching residue. In one embodiment of the present invention, in the case where the semiconductor substrate has cobalt or a cobalt alloy, and further, a low dielectric constant interlayer insulating film in addition to alumina, the damage can be suppressed. Thereby, a semiconductor substrate can be manufactured without affecting electrical characteristics.
  • the method for cleaning a semiconductor substrate of the present invention includes a step of removing a dry etching residue using the composition of the present invention. For example, after a via or trench is formed by dry etching, a semiconductor substrate having an alumina layer before removing the dry etching residue is brought into contact with the composition of the present invention to remove the dry etching residue from the surface of the semiconductor substrate. Process.
  • the use temperature and use time of the composition of the present invention are as described in the above-mentioned “Method of using composition”.
  • the method of bringing the composition of the present invention into contact with the surface of a semiconductor substrate having an alumina layer is also as described in the above-mentioned “Method for producing a semiconductor substrate having an alumina layer”.
  • the semiconductor substrate having the alumina layer to be cleaned is also as described in the “semiconductor substrate” and the “method for manufacturing a semiconductor substrate having an alumina layer”.
  • etching residues can be removed from the surface of the semiconductor substrate.
  • alumina damage can be sufficiently suppressed in the step of removing the dry etching residue.
  • those damages can be sufficiently suppressed. Thereby, a semiconductor substrate can be manufactured without affecting electrical characteristics.
  • ⁇ Wafer with film> For evaluation of damage to alumina, cobalt, and low dielectric constant interlayer insulating film by composition Alumina, cobalt, and low dielectric constant interlayer insulating film (TEOS “Tetraethoxysilicate”) are formed into respective films.
  • TEOS low dielectric constant interlayer insulating film
  • Each wafer with a film (a wafer with an alumina film, a wafer with a cobalt film, a wafer with a wafer film with a TEOS film) was used.
  • Each film-coated wafer is treated with a composition at 50 ° C., and the difference in film thickness before and after the treatment is divided by the treatment time. R. was calculated.
  • the film thickness of the film-coated wafer is measured using a fluorescent X-ray apparatus SEA1200VX (film thickness measuring apparatus A) manufactured by SII Nano Technology, Inc. or an optical film thickness meter n & k 1280 (film thickness measuring apparatus B) manufactured by n & k Technology. It was measured.
  • the film thickness was measured using the film thickness measuring apparatus A for the wafer with the cobalt film, and the film thickness measuring apparatus B for the wafer with the alumina film and the wafer film with the TEOS film.
  • Alumina is an E.I. R. Is 40 ⁇ / min or less.
  • TEOS is 1.0 ⁇ / min or less.
  • Examples 1 to 8 and Comparative Examples 1 to 12 In the test, an evaluation wafer A, an evaluation wafer B, and a wafer with an alumina film were used. It was immersed in the composition described in Table 1 at 50 ° C., and then rinsed with ultrapure water and dried by spraying dry nitrogen gas. All of the evaluation wafer A and the evaluation wafer B were subjected to an immersion process for 1 minute, and the processed wafer was observed with an SEM. A wafer with an alumina film is immersed for 5 minutes. R. (In the comparative example, since the alumina film was completely dissolved in the immersion treatment for 5 minutes, the ER was calculated by performing immersion treatment for 30 seconds except for Comparative Example 11).
  • Example 9 to 13 Evaluation in the composition of Table 2 which used together the benzotriazole compound (C) and the compound (D) which has a pyrrolidone structure was performed.
  • an evaluation wafer A, an evaluation wafer B, a wafer with an alumina film, a wafer with a cobalt film, and a wafer with a film of TEOS were used. It was immersed in the composition described in Table 2 at 50 ° C., and then rinsed with ultrapure water and dried by spraying dry nitrogen gas.
  • the immersion treatment was performed for 1 minute in the same manner as in Examples 1 to 8, and the processed wafer was observed with an SEM.
  • the wafer with an alumina film was subjected to an immersion treatment for 5 minutes in the same manner as in Examples 1 to 8.
  • R. was calculated.
  • Each of the wafers with a film of cobalt and TEOS is immersed for 30 minutes.
  • R. was calculated. It can be seen that in Examples 9 and 10, the dry etching residue was completely removed while preventing damage to alumina and cobalt. Further, in Examples 11 to 13, it can be seen that the dry etching residue is completely removed while preventing damage to the alumina, cobalt, and the low dielectric constant interlayer insulating film.
  • Titanium-based dry etching residue 2 Titanium-based hard mask 3: Cobalt or cobalt alloy 4: Alumina 5: Low dielectric constant interlayer insulating film 6: Zirconia-based dry etching residue 7: Zirconia-based hard mask

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Wood Science & Technology (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Emergency Medicine (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Detergent Compositions (AREA)

Abstract

本発明は、半導体集積回路の製造工程においてアルミナのダメージを抑制しながら、半導体集積回路の表面に存在するドライエッチング残渣を除去可能な組成物、およびアルミナを有する半導体基板の洗浄方法、さらにはアルミナ層を有する半導体基板の製造方法に関する。本発明の組成物は、バリウム化合物（Ａ）を０．００００５～１質量％及びフッ素化合物（Ｂ）を０．０１～２０質量％で含有し、ｐＨが２．５～８．０の範囲にあることを特徴とする。

Description

アルミナのダメージを抑制した組成物及びこれを用いた半導体基板の製造方法
　本発明は半導体集積回路の製造工程においてアルミナのダメージを抑制し、半導体集積回路の表面に存在するドライエッチング残渣を除去可能な組成物、およびこれを用いた半導体基板の製造方法に関するものである。
　半導体集積回路のドライエッチング工程において、一般的には、エッチングガス成分、被エッチング層、マスク層（レジストやハードマスク等）等に由来する残渣物（ドライエッチング残渣と称す）が生じる。このドライエッチング残渣を除去せずに次の工程に進むと歩留まりが低下するため、ドライエッチング残渣を除去する工程が必要となる。
　ドライエッチング残渣を酸素プラズマで除去する場合、酸素プラズマなどに曝された材質がダメージを受け、電気特性が著しく劣化するという問題が生じる。そのため、酸素プラズマ工程と同程度にドライエッチング残渣を除去し、その他の材質にはダメージを与えない方法が求められる。
　配線材料であるコバルトに達するまでドライエッチングを行う場合、コバルトがドライエッチングのガスに晒され変質し、電気特性に影響を与える場合がある。そのため、コバルトの上にエッチストップ層を設け、ドライエッチングでエッチストップ層に到達するまでビアを形成し、次いでコバルトへの影響が少ない方法で、ビアの底のエッチストップ層を除去し、コバルトを露出させる工程が考えられる。
　一般的に、ドライエッチングでビアを形成する際は、フッ素系のガスが選択されるが、エッチストップ層としてアルミナを選択すると、アルミナはフッ素系のガスへの耐性が高いため、薄い膜でもエッチストップ層として機能する利点がある（非特許文献１）。
　エッチストップ層としてアルミナを選択する場合、このドライエッチング残渣を除去する工程では、同時にアルミナへのダメージを抑制する必要があり、これを達成可能な薬液が求められている。
　また、アルミナだけでなくコバルトや低誘電率層間絶縁膜のダメージの抑制も基板の構成によっては必要になってくる。
　また、ドライエッチング時にマスクとして使用されるハードマスクはシリコン系やチタン系が一般的に用いられるが、近年ジルコニア系のハードマスクも使用される例もある（非特許文献２）。そのため、ジルコニア系ハードマスクが使用される場合は、ドライエッチング残渣にジルコニアが含まれることになる。
１６ｔｈ　ＭＭＥ　ｗｏｒｋｓｈｏｐ，　Ｇｏｅｔｅｂｏｒｇ，　Ｓｗｅｄｅｎ，　２００５　"Ｅｔｃｈ　ｓｔｏｐ　ｍａｔｅｒｉａｌｓ　ｆｏｒ　ｒｅｌｅａｓｅ　ｂｙ　ｖａｐｏｒ　ＨＦ　ｅｔｃｈｉｎｇ" Ｍ　Ｐａｄｍａｎａｂａｎ　ｅｔ　ａｌ，　Ｊ．　Ｐｈｏｔｏｐｏｌｙｍ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．，２７（２０１４）５０３
　本発明の課題は、アルミナのダメージを抑制し、ドライエッチング残渣を除去可能な組成物、およびこれを用いた半導体基板の製造方法を提供することである。
　本発明者らは鋭意研究を重ねた結果、以下の発明により本課題を解決できることを見出した。本発明は以下の通りである。
［１］　バリウム化合物（Ａ）を０．００００５～１質量％及びフッ素化合物（Ｂ）を０．０１～２０質量％で含有し、ｐＨが２．５～８．０の範囲にある組成物。
［２］　バリウム化合物（Ａ）が、硝酸バリウム、酢酸バリウム、塩化バリウム、水酸化バリウム、亜硫酸バリウム、塩素酸バリウム、過塩素酸バリウム、過酸化バリウム、クロム酸バリウム、酸化バリウム、シアン化バリウム、臭化バリウム、炭酸バリウム、メタホウ酸バリウム、ヨウ化バリウム、テトラフルオロホウ酸バリウム、硫酸バリウム及び硫化バリウムからなる群より選択される１以上を含有する［１］に記載の組成物。
［３］　バリウム化合物（Ａ）が、硝酸バリウム、酢酸バリウム、塩化バリウム及び水酸化バリウムからなる群より選択される１以上を含有する［１］に記載の組成物。
［４］　フッ素化合物（Ｂ）が、フッ酸又はフッ化物塩を含有する［１］～［３］のいずれか一項に記載の組成物。
［５］　ｐＨが３．１～７．４の範囲にある、［１］～［４］のいずれか一項に記載の組成物。
［６］　過酸化水素の含有量が０．００２質量％未満である、［１］～［５］のいずれか一項に記載の組成物。
［７］　ベンゾトリアゾール化合物（Ｃ）を更に０．０１～１０質量％含有する、［１］～［６］のいずれか一項に記載の組成物。
［８］　ピロリドン構造を有する化合物（Ｄ）を更に０．０００５～１質量％含有する、［１］～［７］のいずれか一項に記載の組成物。
［９］　５０℃におけるアルミナのエッチングレートが、４０Å／ｍｉｎ（４．０×１０－９ｎｍ／ｍｉｎ）以下である、［１］～［８］のいずれか一項に記載の組成物。
［１０］　５０℃におけるコバルトのエッチングレートが、１．０Å／ｍｉｎ（１．０×１０－１０ｎｍ／ｍｉｎ）以下である、［１］～［９］のいずれか一項に記載の組成物。
［１１］　５０℃における低誘電率層間絶縁膜のエッチングレートが、１．０Å／ｍｉｎ（１．０×１０－１０ｎｍ／ｍｉｎ）以下である、［１］～［１０］のいずれか一項に記載の組成物。
［１２］　アルミナ層を有する半導体基板のドライエッチング残渣除去に使用される、［１］～［１１］のいずれか一項に記載の組成物。
［１３］　［１］～［１２］のいずれか一項に記載の組成物を用いた、アルミナ層を有する半導体基板の製造方法。なお、本発明の製造方法は、［１］～［１２］のいずれか一項に記載の組成物を用いてドライエッチング残渣を除去する工程を含む。
［１４］　［１］～［１２］のいずれか一項に記載の組成物を用いてドライエッチング残渣を除去する工程を含む、アルミナ層を有する半導体基板の洗浄方法。
　本発明の好ましい態様によれば、本発明の組成物を使用することにより、半導体回路の製造工程において、アルミナのダメージを抑制しつつ、被処理物表面上のドライエッチング残渣を除去することが可能となり、高精度、高品質の半導体基板を歩留まりよく製造することができる。
ビアの底がアルミナの場合における、ドライエッチング残渣除去前の半導体基板における、低誘電率層間絶縁膜、コバルトまたはコバルト合金、アルミナ、チタン系ハードマスクの構造を有する半導体基板の一形態における断面図の模式図である。 ビアの底がコバルトまたはコバルト合金の場合における、ドライエッチング残渣除去前の半導体基板における、低誘電率層間絶縁膜、コバルトまたはコバルト合金、アルミナ、チタン系ハードマスクの構造を有する半導体基板の一形態における断面図の模式図である。 ビアの底がアルミナの場合における、ドライエッチング残渣除去前の半導体基板における、低誘電率層間絶縁膜、コバルトまたはコバルト合金、アルミナ、ジルコニア系ハードマスクの構造を有する半導体基板の一形態における断面図の模式図である。 ビアの底がコバルトまたはコバルト合金の場合における、ドライエッチング残渣除去前の半導体基板における、低誘電率層間絶縁膜、コバルトまたはコバルト合金、アルミナ、ジルコニア系ハードマスクの構造を有する半導体基板の一形態における断面図の模式図である。
　本発明における組成物は、バリウム化合物（Ａ）及びフッ素化合物（Ｂ）を含有する。以下これらについて詳細に説明する。
［バリウム化合物（Ａ）］
　本願のバリウム化合物（Ａ）はバリウムを含有する無機物であり、アルミナを防食する効果がある。
　バリウム化合物（Ａ）の具体例として、硝酸バリウム、酢酸バリウム、塩化バリウム、水酸化バリウム、亜硫酸バリウム、塩素酸バリウム、過塩素酸バリウム、過酸化バリウム、クロム酸バリウム、酸化バリウム、シアン化バリウム、臭化バリウム、炭酸バリウム、メタホウ酸バリウム、ヨウ化バリウム、テトラフルオロホウ酸バリウム、硫酸バリウム、硫化バリウム、及び水酸化バリウムと酸を反応させた塩が挙げられ、これらは単独または２種類以上を組み合わせて使用できる。
　これらの中で硝酸バリウム、酢酸バリウム、塩化バリウム及び水酸化バリウムが高い水溶性があり、入手が容易なため好ましい。
　バリウム化合物（Ａ）の組成物中の濃度（含有量）は０．００００５～１質量％、好ましくは０．０００２５～０．７５質量％、さらに好ましくは０．００１～０．１質量％、特に好ましくは０．００４～０．０６質量％である。この範囲にあることでアルミナへのダメージを効果的に抑制できる。
［フッ素化合物（Ｂ）］
　本発明におけるフッ素化合物（Ｂ）は、フッ素原子を含有する化合物（ただし、炭素－フッ素（Ｃ－Ｆ）結合を有するものを除く）であり、具体例として、フッ酸、フッ化物塩、テトラフルオロホウ酸、テトラフルオロホウ酸塩、ヘキサフルオロケイ酸、ヘキサフルオロケイ酸塩、ヘキサフルオロリン酸及びヘキサフルオロリン酸塩などが挙げられる。
　ここでフッ化物塩は、フッ酸と、無機アルカリ又は有機アルカリとの塩であれば特に限定されない。フッ化物塩の具体例としては、フッ化アンモニウム、フッ化リチウム、フッ化ナトリウム、フッ化カリウム、フッ化ルビジウム、フッ化セシウム、フッ化ベリリウム、フッ化マグネシウム、フッ化カルシウム、フッ化ストロンチウム、フッ化テトラメチルアンモニウム、フッ化テトラエチルアンモニウム、フッ化テトラプロピルアンモニウム及びフッ化テトラブチルアンモニウムなどが好ましく挙げられる。
　フッ素化合物（Ｂ）は、ドライエッチング残渣を除去する効果がある。これらの中でドライエッチング残渣の除去性が高く、入手が容易なフッ酸及びフッ化物塩が好ましい。また、これらは単独または２種類以上を組み合わせて使用できる。
　フッ素化合物（Ｂ）の組成物中の濃度（含有量）は０．０１～２０質量％、好ましくは０．０２～１７．５質量％、さらに好ましくは０．０３～１５．０質量％、特に好ましくは０．０５～１０．０質量％である。この範囲にあることでアルミナへのダメージを効果的に抑制できる。
［ベンゾトリアゾール化合物（Ｃ）］
　本発明では、コバルトまたはコバルト合金への防食性を高めるためにベンゾトリアゾール化合物（Ｃ）を加えても良い。
　ベンゾトリアゾール化合物（Ｃ）とは、ベンゾトリアゾール骨格を有する化合物であり、具体例として、ベンゾトリアゾール、５－メチル－１Ｈ－ベンゾトリアゾール、及び２，２’―［［（メチル―１Ｈ―ベンゾトリアゾール―１―イル）メチル］イミノ］ビスエタノールなどが挙げられる。他にも、ベンゾトリアゾール骨格を有する化合物であれば使用できる。これらは単独または２種類以上を組み合わせて使用できる。
　ベンゾトリアゾール化合物（Ｃ）を使用する場合、ベンゾトリアゾール化合物（Ｃ）の組成物中の濃度（含有量）は、通常０．０１～１０質量％、好ましくは０．０２５～７．５質量％、さらに好ましくは０．０５～５．０質量％、特に好ましくは０．１～１．０質量％である。この範囲にあることでコバルトまたはコバルト合金へのダメージを効果的に抑制できる。
［ピロリドン構造を有する化合物（Ｄ）］
　本発明では、低誘電率層間絶縁膜及びコバルトまたはコバルト合金への防食性を高めるためにピロリドン構造を有する化合物（Ｄ）を加えても良い。
　本発明に使用されるピロリドン構造を有する化合物（Ｄ）とは、繰り返し単位にピロリドンのユニットを含むオリゴマーあるいはポリマーであり、具体的にはポリビニルピロリドン、ピロリドンのユニットを含むランダム共重合体、ピロリドンのユニットを含む交互共重合体、ピロリドンのユニットを含むブロック共重合体、ピロリドンのユニットを含む分岐ポリマーである。
　ピロリドン構造を有する化合物（Ｄ）の重量平均分子量は、通常１０００～５００００００、好ましくは１３００～３５０００００、さらに好ましくは１６００～２８０００００、特に好ましくは２０００～１２０００００であり、ピロリドン構造を有する化合物（Ｄ）中のピロリドンのユニットの繰り返し単位の比率は、通常５０％以上、好ましくは６０％以上、さらに好ましくは６５％以上、特に好ましくは７０％以上である。これらの範囲内にあることで低誘電率層間絶縁膜と、コバルトまたはコバルト合金へのダメージを効果的に抑制できる。
　ピロリドン構造を有する化合物（Ｄ）としては、例えば第一工業製薬株式会社製のピッツコール（商標）シリーズが入手可能であり、好適に使用可能である。
　ピロリドン構造を有する化合物（Ｄ）を使用する場合、ピロリドン構造を有する化合物（Ｄ）の組成物中の濃度（含有量）は通常０．０００５～１質量％、好ましくは０．００１～０．７５質量％、さらに好ましくは０．００２～０．５質量％、特に好ましくは０．００３～０．１質量％である。上記範囲内であると低誘電率層間絶縁膜と、コバルトまたはコバルト合金へのダメージを効果的に抑制できる。
［その他の成分］
　本発明の組成物には、所望により本発明の目的を損なわない範囲で従来から半導体用組成物に使用されている成分を配合してもよい。
　例えば、溶剤としてジエチレングリコールモノブチルエーテル、添加剤として、アルカリ、酸、キレート剤、界面活性剤、消泡剤、酸化剤、還元剤、金属防食剤及び水溶性有機溶剤などを添加することができる。
［水］
　本発明の組成物の残部は水である。本発明に使用できる水としては、特に限定されないが、蒸留、イオン交換処理、フイルター処理、各種吸着処理などによって、金属イオンや有機不純物、パーテイクルなどが除去されたものが好ましく、純水がより好ましく、超純水が特に好ましい。
　組成物中の水の濃度（含有量）は、４５～１００質量％が好ましく、より好ましくは９０～１００質量％、さらに好ましくは９５～１００質量％である。
［組成物の調製方法］
　本発明の組成物は、バリウム化合物（Ａ）、フッ素化合物（Ｂ）及び必要に応じてその他の成分に水（好ましくは超純水）を加えて均一になるまで攪拌することで調製される。
　組成物のｐＨの範囲は、２．５～８．０、好ましくは２．７～７．８、さらに好ましくは２．９～７．６、特に好ましくは３．１～７．４であり、なお好ましくは７．０未満、さらになお好ましくは３．１～６．５である。ｐＨがこの範囲であることにより、コバルトまたはコバルト合金、アルミナ、低誘電率層間絶縁膜、窒化シリコンへのダメージを効果的に抑制しつつ、ドライエッチング残渣を除去できる。
　なお、本発明の組成物は、過酸化水素を実質的に含まないことが好ましく、過酸化水素の組成物中の濃度（含有量）は０．００２質量％未満とすることがより好ましい。
［組成物の使用方法］
　本発明の組成物を使用する温度は、通常２０～７０℃、好ましくは３０～６０℃、特に好ましくは４０～５５℃である。ドライエッチングの条件や使用される半導体基板の構成により適宜選択すればよい。
　本発明の組成物を使用する時間は、通常０．２～６０分である。ドライエッチングの条件や使用される半導体基板の構成により適宜選択すればよい。
　本発明の組成物は、例えば、半導体基板の表面に接触させて使用することができる。本発明の好ましい態様によれば、本発明の組成物を半導体基板の表面に接触させることにより、半導体基板の表面からドライエッチング残渣を除去することができる。本発明の特に好ましい態様によれば、半導体基板がアルミナを含有するアルミナ層を有する場合に、アルミナ層に含有されるアルミナのダメージを抑制しながら、半導体基板の表面からドライエッチング残渣を除去することができる。
　半導体基板の表面に本発明の組成物を接触させる方法は特に制限されなく、例えば滴下（枚葉スピン処理）またはスプレーなどの形式により半導体基板の表面に本発明の組成物を接触させる方法、または半導体基板を本発明の組成物に浸漬させる方法などを採用することができる。本発明においては、いずれの方法を採用してもよい。
　本発明の組成物を使用した後のリンス液としては、有機溶剤も水もどちらも使用できる。
［半導体基板］
　本発明の組成物が好適に使用できる半導体基板としては、
　シリコン、非晶質シリコン、ポリシリコン、ガラスなどの基板材料；
　酸化シリコン、窒化シリコン、炭化シリコン及びこれらの誘導体などの絶縁材料；
　コバルト、コバルト合金、タングステン、チタン－タングステンなどの材料；
　ガリウム－砒素、ガリウム－リン、インジウム－リン、インジウム－ガリウム－砒素、インジウム－アルミニウム－砒素などの化合物半導体及びクロム酸化物などの酸化物半導体、特に低誘電率層間絶縁膜を使用している基板であり、いずれの材料を有する半導体基板も、アルミナを含有するアルミナ層を有することが好ましい。具体的には、例えば、エッチストップ層などとしてアルミナ層を有する。
　アルミナ層におけるアルミナの含有量は、好ましくは３０質量％以上、より好ましくは５０質量％以上、さらに好ましくは７０質量％以上、さらにより好ましくは９０質量％以上、特に好ましくは１００質量％である。
　本発明で除去対象となるドライエッチング残渣は、例えばチタン系やジルコニア系のハードマスクをマスクとし、ドライエッチングにより低誘電率層間絶縁膜にビアやトレンチを形成する際に生じたものが挙げられる。この場合、ドライエッチング残渣の一部は、エッチングガスと、チタン系ハードマスクまたはジルコニア系ハードマスクが接触することで生じる。したがって、除去対象のドライエッチング残渣は、通常チタンまたはジルコニウムを含む。
　本発明の組成物は、ドライエッチング残渣を除去する工程においてアルミナのダメージを十分に抑制できることが好ましい。例えば、本発明の組成物に前記半導体基板を浸漬し、５０℃で測定したときのアルミナのエッチングレートは、好ましくは４０Å／ｍｉｎ（４．０×１０－９ｎｍ／ｍｉｎ）以下、より好ましくは３５Å／ｍｉｎ（３．５×１０－９ｎｍ／ｍｉｎ）以下、さらに好ましくは３３Å／ｍｉｎ（３．３×１０－９ｎｍ／ｍｉｎ）以下、特に好ましくは１５Å／ｍｉｎ（１．５×１０－９ｎｍ／ｍｉｎ）以下である。
　また、本発明の一態様において、半導体基板が、アルミナに加えて、コバルトまたはコバルト合金、さらには低誘電率層間絶縁膜を有する場合は、それらのダメージを抑制できることがより好ましい。
　例えば、本発明の組成物に前記半導体基板を浸漬し、５０℃で測定したときのコバルトのエッチングレートは、好ましくは５．０Å／ｍｉｎ（５．０×１０－１０ｎｍ）以下、より好ましくは３．０Å／ｍｉｎ（３．０×１０－１０ｎｍ／ｍｉｎ）以下、さらに好ましくは１．０Å／ｍｉｎ（１．０×１０－１０ｎｍ／ｍｉｎ）以下、さらにより好ましくは０．５Å／ｍｉｎ（０．５×１０－１０ｎｍ／ｍｉｎ）以下、特に好ましくは０．３Å／ｍｉｎ（０．３×１０－１０ｎｍ／ｍｉｎ）以下である。
　また、本発明の組成物に前記半導体基板を浸漬し、５０℃で測定したときの低誘電率層間絶縁膜のエッチングレートが、５．０Å／ｍｉｎ（５．０×１０－１０ｎｍ）以下、より好ましくは３．０Å／ｍｉｎ（３．０×１０－１０ｎｍ／ｍｉｎ）以下、さらに好ましくは１．０Å／ｍｉｎ（１．０×１０－１０ｎｍ／ｍｉｎ）、さらにより好ましくは０．５Å／ｍｉｎ（０．５×１０－１０ｎｍ／ｍｉｎ）以下、特に好ましくは０．２Å／ｍｉｎ（０．２×１０－１０ｎｍ／ｍｉｎ）以下である。
［アルミナ層を有する半導体基板の製造方法］
　本発明の半導体基板の製造方法は、本発明の組成物を用いてドライエッチング残渣を除去する工程を含む。例えば、ドライエッチングによりビアやトレンチを形成した後、ドライエッチング残渣を除去する前のアルミナ層を有する半導体基板を、本発明の組成物と接触させて、半導体基板の表面からドライエッチング残渣を除去する工程を含む。
　本発明の組成物の使用温度及び使用時間は、前記「組成物の使用方法」において述べたとおりである。アルミナ層を有する半導体基板については、前記「半導体基板」において述べたとおりである。アルミナ層を有する半導体基板の表面に本発明の組成物を接触させる方法は特に制限されなく、例えば滴下（枚葉スピン処理）またはスプレーなどの形式により半導体基板の表面に本発明の組成物を接触させる方法、または半導体基板を本発明の組成物に浸漬させる方法などを採用することができる。本発明においては、いずれの方法を採用してもよい。
　図１から４は、ドライエッチングによりビアを形成した後、ドライエッチング残渣を除去する前のアルミナ層を有する半導体基板の断面構造の一例を示したものである。
　図１は、ビアの底がアルミナの場合における、ドライエッチング残渣除去前の半導体基板における、低誘電率層間絶縁膜、コバルトまたはコバルト合金、アルミナ、チタン系ハードマスクの構造を有する半導体基板の一形態における断面図の模式図である。図１では、半導体基材上に、配線材料としてコバルトまたはコバルト合金３、エッチストップ層としてアルミナ４が積層し、さらにその上に低誘電率層間絶縁膜５、チタン系ハードマスク２がこの順に積層している。ビアの底はアルミナ４であり、ビアおよびチタン系ハードマスク２の表面にチタン系ドライエッチング残渣１が付着している。
　図２は、ビアの底がコバルトまたはコバルト合金の場合における、ドライエッチング残渣除去前の半導体基板における、低誘電率層間絶縁膜、コバルトまたはコバルト合金、アルミナ、チタン系ハードマスクの構造を有する半導体基板の一形態における断面図の模式図である。図２では、半導体基材上に、配線材料としてコバルトまたはコバルト合金３、エッチストップ層としてアルミナ４が積層し、さらにその上に低誘電率層間絶縁膜５、チタン系ハードマスク２がこの順に積層している。ビアの底はコバルトまたはコバルト合金３であり、ビアおよびチタン系ハードマスク２の表面にチタン系ドライエッチング残渣１が付着している。
　図３は、ビアの底がアルミナの場合における、ドライエッチング残渣除去前の半導体基板における、低誘電率層間絶縁膜、コバルトまたはコバルト合金、アルミナ、ジルコニア系ハードマスクの構造を有する半導体基板の一形態における断面図の模式図である。図３では、半導体基材上に、配線材料としてコバルトまたはコバルト合金３、エッチストップ層としてアルミナ４が積層し、さらにその上に低誘電率層間絶縁膜５、ジルコニア系ハードマスク７がこの順に積層している。ビアの底はアルミナ４であり、ビアおよびジルコニア系ハードマスク７の表面にジルコニア系ドライエッチング残渣６が付着している。
　図４は、ビアの底がコバルトまたはコバルト合金の場合における、ドライエッチング残渣除去前の半導体基板における、低誘電率層間絶縁膜、コバルトまたはコバルト合金、アルミナ、ジルコニア系ハードマスクの構造を有する半導体基板の一形態における断面図の模式図である。図４では、半導体基材上に、配線材料としてコバルトまたはコバルト合金３、エッチストップ層としてアルミナ４が積層し、さらにその上に低誘電率層間絶縁膜５、ジルコニア系ハードマスク７がこの順に積層している。ビアの底はコバルトまたはコバルト合金３であり、ビアおよびジルコニア系ハードマスク７の表面にジルコニア系ドライエッチング残渣６が付着している。
　本発明の半導体基板の製造方法では、このようなドライエッチング残渣を除去する前のアルミナ層を有する半導体基板と、本発明の組成物とを接触させることで、半導体基板の表面からドライエッチング残渣を除去することができる。これにより、歩留まりよく、半導体基板を製造することができる。本発明の好ましい態様によれば、ドライエッチング残渣を除去する工程でアルミナ層に含有されるアルミナのダメージを十分に抑制することができる。また、本発明の一態様において、半導体基板が、アルミナに加えて、コバルトまたはコバルト合金、さらには低誘電率層間絶縁膜を有する場合は、それらのダメージを抑制することができる。これにより、電気特性に影響を与えることなく、半導体基板を製造することができる。
［アルミナ層を有する半導体基板の洗浄方法］
　本発明の半導体基板の洗浄方法は、本発明の組成物を用いてドライエッチング残渣を除去する工程を含む。例えば、ドライエッチングによりビアやトレンチを形成した後、ドライエッチング残渣を除去する前のアルミナ層を有する半導体基板を、本発明の組成物と接触させて、半導体基板の表面からドライエッチング残渣を除去する工程を含む。
　本発明の組成物の使用温度及び使用時間は、前記「組成物の使用方法」において述べたとおりである。アルミナ層を有する半導体基板の表面に本発明の組成物を接触させる方法についても、前記「アルミナ層を有する半導体基板の製造方法」で述べたとおりである。また、洗浄対象であるアルミナ層を有する半導体基板についても、前記「半導体基板」及び前記「アルミナ層を有する半導体基板の製造方法」において述べたとおりである。
　本発明の半導体基板の洗浄方法を用いることにより、半導体基板の表面からドライエッチング残渣を除去することができる。本発明の洗浄方法の好ましい態様では、ドライエッチング残渣を除去する工程でアルミナのダメージを十分に抑制できる。また、本発明の洗浄方法の一態様では、半導体基板が、配線材料としてコバルトまたはコバルト合金、さらには低誘電率層間絶縁膜を有する場合は、それらのダメージを十分に抑制できることができる。これにより、電気特性に影響を与えることなく、半導体基板を製造することができる。
　以下、実施例により本発明を具体的に説明するが、本発明の効果を奏する限りにおいて実施形態を適宜変更することができる。
　尚、特に指定しない限り％は質量％を意味する。
［評価用ウェハ］
＜評価ウェハＡ＞：チタン（Ｔｉ）系残渣の除去評価用
　下層から、窒化シリコン、層間絶縁膜、窒化シリコン、酸化チタン、フォトレジストを製膜し、次いでフォトレジストをパターニングした。
　フォトレジストをマスクとしてハードマスクの所定の箇所をドライエッチングで除去し、酸素プラズマによるアッシングでフォトレジストを除去した。さらにハードマスクをマスクとして、ドライエッチングにより窒化シリコン、層間絶縁膜にビアを形成した。
＜評価ウェハＢ＞：ジルコニア（Ｚｒ）系残渣の除去評価用
　下層から、窒化シリコン、層間絶縁膜、窒化シリコン、ジルコニア、フォトレジストを製膜し、次いでフォトレジストをパターニングした。
　フォトレジストをマスクとしてハードマスクの所定の箇所をドライエッチングで除去し、酸素プラズマによるアッシングでフォトレジストを除去した。さらにハードマスクをマスクとして、ドライエッチングにより窒化シリコン、層間絶縁膜にビアを形成した。
＜膜付きウェハ＞：組成物によるアルミナ、コバルト、低誘電率層間絶縁膜へのダメージ評価用
　アルミナ、コバルト、低誘電率層間絶縁膜（ＴＥＯＳ「テトラエトキシシリケート」）のそれぞれの材質が製膜された各膜付きウェハ（アルミナ膜付きウェハ、コバルト膜付きウェハ、ＴＥＯＳ膜付きウェハ膜付きウェハ）を用いた。
［評価方法］
＜残渣の除去評価＞
　各種組成物で処理した後の評価ウェハＡ及び評価ウェハＢについてＳＥＭ観察を行った。
　測定機器；株式会社日立ハイテクノロジーズ社製、超高分解能電界放出形走査電子顕微鏡ＳＵ９０００（倍率１０万倍）
　判定方法：
　　Ｅ：ドライエッチング残渣が完全に除去された。
　　Ｇ：ドライエッチング残渣が概ね完全に除去された。
　　Ｐ：ドライエッチング残渣の除去が不十分であった。
　　Ｅ、Ｇ判定を合格とした。
＜Ｅ．Ｒ．（エッチングレート）＞
　それぞれの膜付きウェハを５０℃の組成物で処理し、処理前後の膜厚差を処理時間で除することでＥ．Ｒ．を算出した。膜付きウェハの膜厚は、エスアイアイ・ナノテクノロジー株式会社製　蛍光Ｘ線装置ＳＥＡ１２００ＶＸ（膜厚測定装置Ａ）、あるいはｎ＆ｋテクノロジー社製光学式膜厚計ｎ＆ｋ１２８０（膜厚測定装置Ｂ）を用いて測定した。コバルト膜付きウェハは膜厚測定装置Ａを、アルミナ膜付きウェハ、ＴＥＯＳ膜付きウェハ膜付きウェハは膜厚測定装置Ｂを用いて膜厚を測定した。
　アルミナはＥ．Ｒ．が４０Å／ｍｉｎ以下
　コバルトはＥ．Ｒ．が１．０Å／ｍｉｎ以下
　ＴＥＯＳは１．０Å／ｍｉｎ以下　の場合を良品とした。
［実施例１～８及び比較例１～１２］
　試験には、評価ウェハＡ、評価ウェハＢおよびアルミナ膜付きウェハを使用した。表１に記した組成物に５０℃で浸漬し、その後、超純水によるリンス、乾燥窒素ガス噴射による乾燥を行った。評価ウェハＡおよび評価ウェハＢに関しては、全て１分間浸漬処理を行い、処理後のウェハをＳＥＭで観察した。
　アルミナ膜付きウェハに対しては５分間浸漬処理を行い、処理前後の膜厚からＥ．Ｒ．を算出した（比較例では、５分間の浸漬処理ではアルミナ膜が完全に溶解したため、比較例１１以外は３０秒間浸漬処理を行いＥ．Ｒ．を算出した）。
　各組成物のｐＨは、２５℃にてｐＨメーター（株式会社堀場製作所製ｐＨメーターＦ－５２）を使用して測定した。
　実施例１～８においては、アルミナのダメージを防ぎながら、ドライエッチング残渣を完全に除去していることがわかる。
　一方、比較例においては、アルミナのダメージを抑制し、被処理物表面のドライエッチング残渣を除去する目的には使用できないことがわかる。特に、比較例４～１０においては、バリウムと同族のＢｅ、Ｍｇ、Ｃａ、Ｓｒにカチオンを変更したものを使用しているが、バリウム塩と同様の効果が得られていないことが分かる。
Figure JPOXMLDOC01-appb-T000001
［実施例９～１３］
　ベンゾトリアゾール化合物（Ｃ）及びピロリドン構造を有する化合物（Ｄ）を併用した表２の組成における評価を行った。試験には、評価ウェハＡ、評価ウェハＢ、アルミナ膜付きウェハ、コバルト膜付きウェハ及びＴＥＯＳの膜付きウェハを使用した。表２に記した組成物に５０℃で浸漬し、その後、超純水によるリンス、乾燥窒素ガス噴射による乾燥を行った。評価ウェハＡ及び評価ウェハＢに関しては、実施例１～８と同様に１分間浸漬処理を行い、処理後のウェハをＳＥＭで観察した。アルミナ膜付きウェハに対しては、実施例１～８と同様に５分間浸漬処理を行い、Ｅ．Ｒ．を算出した。コバルトとＴＥＯＳの膜付きウェハに対してはそれぞれ３０分間浸漬処理を行い、Ｅ．Ｒ．を算出した。実施例９，１０においては、アルミナ、コバルトのダメージを防ぎながら、ドライエッチング残渣を完全に除去していることがわかる。さらに、実施例１１～１３においては、アルミナ、コバルト、低誘電率層間絶縁膜のダメージを防ぎながら、ドライエッチング残渣を完全に除去していることがわかる。
Figure JPOXMLDOC01-appb-T000002
１：チタン系ドライエッチング残渣
２：チタン系ハードマスク
３：コバルトまたはコバルト合金
４：アルミナ
５：低誘電率層間絶縁膜
６：ジルコニア系ドライエッチング残渣
７：ジルコニア系ハードマスク
 

 

Claims (14)

  1. 　バリウム化合物（Ａ）を０．００００５～１質量％及びフッ素化合物（Ｂ）を０．０１～２０質量％で含有し、ｐＨが２．５～８．０の範囲にある組成物。
  2. 　バリウム化合物（Ａ）が、硝酸バリウム、酢酸バリウム、塩化バリウム、水酸化バリウム、亜硫酸バリウム、塩素酸バリウム、過塩素酸バリウム、過酸化バリウム、クロム酸バリウム、酸化バリウム、シアン化バリウム、臭化バリウム、炭酸バリウム、メタホウ酸バリウム、ヨウ化バリウム、テトラフルオロホウ酸バリウム、硫酸バリウム及び硫化バリウムからなる群より選択される１以上を含有する、請求項１に記載の組成物。
  3. 　バリウム化合物（Ａ）が、硝酸バリウム、酢酸バリウム、塩化バリウム及び水酸化バリウムからなる群より選択される１以上を含有する、請求項１に記載の組成物。
  4. 　フッ素化合物（Ｂ）が、フッ酸又はフッ化物塩を含有する、請求項１～３のいずれか一項に記載の組成物。
  5. 　ｐＨが３．１～７．４の範囲にある、請求項１～４のいずれか一項に記載の組成物。
  6. 　過酸化水素の含有量が０．００２質量％未満である、請求項１～５のいずれか一項に記載の組成物。
  7. 　ベンゾトリアゾール化合物（Ｃ）を０．０１～１０質量％更に含有する、請求項１～６のいずれか一項に記載の組成物。
  8. 　ピロリドン構造を有する化合物（Ｄ）を０．０００５～１質量％更に含有する、請求項１～７のいずれか一項に記載の組成物。
  9. 　５０℃におけるアルミナのエッチングレートが、４０Å／ｍｉｎ（４．０×１０－９ｎｍ／ｍｉｎ）以下である、請求項１～８のいずれか一項に記載の組成物。
  10. 　５０℃におけるコバルトのエッチングレートが、１．０Å／ｍｉｎ（１．０×１０－１０ｎｍ／ｍｉｎ）以下である、請求項１～９のいずれか一項に記載の組成物。
  11. 　５０℃における低誘電率層間絶縁膜のエッチングレートが、１．０Å／ｍｉｎ（１．０×１０－１０ｎｍ／ｍｉｎ）以下である、請求項１～１０のいずれか一項に記載の組成物。
  12. 　アルミナ層を有する半導体基板のドライエッチング残渣除去に使用される、請求項１～１１のいずれか一項に記載の組成物。
  13. 　請求項１～１２のいずれか一項に記載の組成物を用いてドライエッチング残渣を除去する工程を含む、アルミナ層を有する半導体基板の製造方法。
  14. 　請求項１～１２のいずれか一項に記載の組成物を用いてドライエッチング残渣を除去する工程を含む、アルミナ層を有する半導体基板の洗浄方法。
     

     
PCT/JP2019/007408 2018-03-02 2019-02-27 アルミナのダメージを抑制した組成物及びこれを用いた半導体基板の製造方法 WO2019167970A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020207019597A KR20200127151A (ko) 2018-03-02 2019-02-27 알루미나의 데미지를 억제한 조성물 및 이것을 이용한 반도체기판의 제조방법
EP19761160.1A EP3761345A4 (en) 2018-03-02 2019-02-27 COMPOSITION WITH SUPPRESSED ALUMINUM DAMAGE AND PROCESS FOR MANUFACTURING A SEMICONDUCTOR SUBSTRATE THEREFORE
JP2020503538A JP7294315B2 (ja) 2018-03-02 2019-02-27 アルミナのダメージを抑制した組成物及びこれを用いた半導体基板の製造方法
CN201980014145.8A CN111742392A (zh) 2018-03-02 2019-02-27 抑制了氧化铝的损伤的组合物及使用了其的半导体基板的制造方法
US16/976,614 US11479744B2 (en) 2018-03-02 2019-02-27 Composition having suppressed alumina damage and production method for semiconductor substrate using same
IL277045A IL277045B1 (en) 2018-03-02 2019-02-27 Preparations for protecting alumina from damage and processes for the production of semiconductor substrates using these preparations

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018037143 2018-03-02
JP2018-037143 2018-03-02

Publications (1)

Publication Number Publication Date
WO2019167970A1 true WO2019167970A1 (ja) 2019-09-06

Family

ID=67806237

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/007408 WO2019167970A1 (ja) 2018-03-02 2019-02-27 アルミナのダメージを抑制した組成物及びこれを用いた半導体基板の製造方法

Country Status (8)

Country Link
US (1) US11479744B2 (ja)
EP (1) EP3761345A4 (ja)
JP (1) JP7294315B2 (ja)
KR (1) KR20200127151A (ja)
CN (1) CN111742392A (ja)
IL (1) IL277045B1 (ja)
TW (1) TW201938767A (ja)
WO (1) WO2019167970A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220044941A1 (en) * 2019-09-25 2022-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Methods Of Etching Metals In Semiconductor Devices

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019026677A1 (ja) * 2017-07-31 2019-02-07 三菱瓦斯化学株式会社 コバルト、アルミナ、層間絶縁膜、窒化シリコンのダメージを抑制した組成液及びこれを用いた洗浄方法
WO2019208686A1 (ja) * 2018-04-27 2019-10-31 三菱瓦斯化学株式会社 水性組成物及びこれを用いた洗浄方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001249465A (ja) * 1999-12-28 2001-09-14 Tokuyama Corp 残さ洗浄液
WO2016076033A1 (ja) * 2014-11-13 2016-05-19 三菱瓦斯化学株式会社 コバルトのダメージを抑制した半導体素子の洗浄液、およびこれを用いた半導体素子の洗浄方法
WO2016076032A1 (ja) * 2014-11-13 2016-05-19 三菱瓦斯化学株式会社 タンタルを含む材料のダメージを抑制した半導体素子の洗浄液、およびこれを用いた洗浄方法
WO2018061670A1 (ja) * 2016-09-29 2018-04-05 富士フイルム株式会社 処理液、および積層体の処理方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1193410C (zh) 2000-09-01 2005-03-16 株式会社德山 残渣洗涤液
JP4758187B2 (ja) * 2005-09-26 2011-08-24 関東化学株式会社 フォトレジスト残渣及びポリマー残渣除去液
US7534753B2 (en) 2006-01-12 2009-05-19 Air Products And Chemicals, Inc. pH buffered aqueous cleaning composition and method for removing photoresist residue
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7927991B2 (en) * 2006-08-25 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7988057B2 (en) * 2006-11-28 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
SG166102A1 (en) 2007-03-31 2010-11-29 Advanced Tech Materials Methods for stripping material for wafer reclamation
JP6327746B2 (ja) * 2014-03-31 2018-05-23 株式会社フジミインコーポレーテッド 研磨用組成物
WO2015156171A1 (ja) * 2014-04-10 2015-10-15 三菱瓦斯化学株式会社 半導体素子の洗浄用液体組成物、および半導体素子の洗浄方法
JP6555273B2 (ja) * 2014-11-13 2019-08-07 三菱瓦斯化学株式会社 タングステンを含む材料のダメージを抑制した半導体素子の洗浄液、およびこれを用いた半導体素子の洗浄方法
US10377978B2 (en) * 2014-11-13 2019-08-13 Mitsubishi Gas Chemical Company, Inc. Alkaline earth metal-containing cleaning solution for cleaning semiconductor element, and method for cleaning semiconductor element using same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001249465A (ja) * 1999-12-28 2001-09-14 Tokuyama Corp 残さ洗浄液
WO2016076033A1 (ja) * 2014-11-13 2016-05-19 三菱瓦斯化学株式会社 コバルトのダメージを抑制した半導体素子の洗浄液、およびこれを用いた半導体素子の洗浄方法
WO2016076032A1 (ja) * 2014-11-13 2016-05-19 三菱瓦斯化学株式会社 タンタルを含む材料のダメージを抑制した半導体素子の洗浄液、およびこれを用いた洗浄方法
WO2018061670A1 (ja) * 2016-09-29 2018-04-05 富士フイルム株式会社 処理液、および積層体の処理方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Etch stop materials for release by vapor HF etching", 16TH MME WORKSHOP, 2005
M PADMANABAN ET AL., J. PHOTOPOLYM. SCI. TECHNOL., vol. 27, 2014, pages 503
See also references of EP3761345A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220044941A1 (en) * 2019-09-25 2022-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Methods Of Etching Metals In Semiconductor Devices
US11915943B2 (en) * 2019-09-25 2024-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of etching metals in semiconductor devices

Also Published As

Publication number Publication date
US11479744B2 (en) 2022-10-25
IL277045B1 (en) 2024-05-01
TW201938767A (zh) 2019-10-01
JP7294315B2 (ja) 2023-06-20
CN111742392A (zh) 2020-10-02
EP3761345A4 (en) 2021-04-28
IL277045A (en) 2020-10-29
KR20200127151A (ko) 2020-11-10
JPWO2019167970A1 (ja) 2021-03-04
EP3761345A1 (en) 2021-01-06
US20210002591A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
JP2020017732A (ja) ＴｉＮハードマスク除去及びエッチング残渣クリーニング用組成物
KR102499429B1 (ko) 세정 제형
US7816313B2 (en) Photoresist residue remover composition and semiconductor circuit element production process employing the same
WO2019167970A1 (ja) アルミナのダメージを抑制した組成物及びこれを用いた半導体基板の製造方法
JP2023171815A (ja) 水性組成物及びこれを用いた洗浄方法
JP7322704B2 (ja) コバルト、アルミナ、層間絶縁膜、窒化シリコンのダメージを抑制した組成液及びこれを用いた洗浄方法
JP7331842B2 (ja) 水性組成物及びこれを用いた洗浄方法
JP2023171814A (ja) 水性組成物及びこれを用いた洗浄方法
WO2019167971A1 (ja) アルミナの保護液、保護方法及びこれを用いたアルミナ層を有する半導体基板の製造方法
WO2019151001A1 (ja) 基板の処理方法、半導体装置の製造方法、基板処理用キット
JP2007173601A (ja) 含リン洗浄剤組成物
TWI845778B (zh) 蝕刻組合物以及用於euv光罩保護結構之方法
JP2005217116A (ja) 銅配線用非フッ素系残渣洗浄剤

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19761160

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020503538

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 277045

Country of ref document: IL

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2019761160

Country of ref document: EP