WO2019071675A1 - 一种薄膜晶体管及其制作方法 - Google Patents

一种薄膜晶体管及其制作方法 Download PDF

Info

Publication number
WO2019071675A1
WO2019071675A1 PCT/CN2017/109512 CN2017109512W WO2019071675A1 WO 2019071675 A1 WO2019071675 A1 WO 2019071675A1 CN 2017109512 W CN2017109512 W CN 2017109512W WO 2019071675 A1 WO2019071675 A1 WO 2019071675A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
active layer
sub
photoresist
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2017/109512
Other languages
English (en)
French (fr)
Inventor
史文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to US15/736,393 priority Critical patent/US20190109237A1/en
Publication of WO2019071675A1 publication Critical patent/WO2019071675A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]

Definitions

  • the present invention relates to the field of liquid crystal panel fabrication, and in particular to a thin film transistor and a method of fabricating the same.
  • TFT thin film transistor
  • Metal oxide thin film transistors have attracted attention due to their high mobility, simple fabrication process, low manufacturing cost, and large area uniformity.
  • the main structure of metal oxide TFTs mainly has a back channel etch structure (Back Channal Etch Type (BCE) and etch barrier structure (Etch Stop) Type, referred to as ESL).
  • BCE Back Channal Etch Type
  • Etch Stop etch barrier structure
  • the metal oxide thin film transistor of the etch barrier structure has good stability.
  • it needs to add an additional lithographic mask to make an etch barrier structure which leads to a complicated process and makes the production cost high.
  • Embodiments of the present invention provide a method of fabricating a thin film transistor, including the following steps:
  • the insulating layer comprising a first sub-insulating layer on an upper surface of the substrate and a second sub-insulating layer on an upper surface of the gate;
  • the active layer including a first sub-active layer on an upper surface of the first sub-insulating layer and a second sub-active layer on an upper surface of the second sub-insulating layer;
  • a photoresist layer on the active layer depositing a photoresist layer on the active layer, patterning the photoresist layer, forming a first photoresist layer having a first thickness and a second thickness on the upper surface of the second sub-active layer a second photoresist layer, wherein the first photoresist layer is distributed on both sides of the second photoresist layer, and the second thickness is greater than the first thickness;
  • a source and a drain are formed at both ends of the active layer pattern.
  • the embodiment of the invention further provides a method for fabricating another thin film transistor, comprising the following steps:
  • the insulating layer comprising a first sub-insulating layer on an upper surface of the substrate and a second sub-insulating layer on an upper surface of the gate;
  • the active layer including a first sub-active layer on an upper surface of the first sub-insulating layer and a second sub-active layer on an upper surface of the second sub-insulating layer;
  • a source and a drain are formed at both ends of the active layer pattern.
  • an embodiment of the present invention further provides a thin film transistor, including:
  • a gate disposed on the substrate
  • An insulating layer disposed on the substrate and the gate, wherein the insulating layer includes a first sub-insulating layer on an upper surface of the substrate and a second sub-insulating layer on an upper surface of the gate;
  • An active layer disposed on the second sub-insulating layer
  • a photoresist layer disposed on an upper surface between both ends of the active layer to expose both ends of the active layer
  • a source disposed on one end of the active layer and on the first sub-insulating layer
  • a drain is disposed on the other end of the active layer and on the first sub-insulating layer.
  • the method for fabricating the thin film transistor of the present invention includes: providing a substrate on which a gate electrode and an insulating layer are sequentially formed, the insulating layer including a first surface on the upper surface of the substrate a sub-insulating layer and a second sub-insulating layer on the upper surface of the gate; forming an active layer on the insulating layer, the active layer including a first sub-active layer on an upper surface of the first sub-insulating layer and a second sub-layer a second sub-active layer on the upper surface of the insulating layer; depositing a photoresist layer on the active layer, patterning the photoresist layer, and forming a first thickness on the upper surface of the second sub-active layer a photoresist layer and a second photoresist layer having a second thickness, wherein the first photoresist layer is distributed on both sides of the second photoresist layer, and the second thickness is greater than the first thickness; and the active layer is
  • the scheme multiplexes the photoresist mask for preparing the active layer, and uses the remaining photoresist film as an etch barrier structure of the source and drain electrodes, and does not need to add a mask process to make an etch barrier structure, thereby saving production. cost.
  • FIG. 1 is a flow chart showing a method of fabricating a thin film transistor in a preferred embodiment of the present invention.
  • FIG. 2 is a schematic diagram of a process corresponding to the method of fabricating the thin film transistor of FIG. 1.
  • FIG. 2 is a schematic diagram of a process corresponding to the method of fabricating the thin film transistor of FIG. 1.
  • FIG 3 is a schematic structural view of a thin film transistor in a preferred embodiment of the present invention.
  • first and second are used for descriptive purposes only and are not to be construed as indicating or implying a relative importance or implicitly indicating the number of technical features indicated. Thus, features defining “first” and “second” may include one or more of the features either explicitly or implicitly.
  • a plurality means two or more unless otherwise stated.
  • the term “comprises” and its variations are intended to cover a non-exclusive inclusion.
  • the manufacturing method of the thin film transistor of the preferred embodiment includes the following steps:
  • a substrate is provided, and a gate is formed on the substrate.
  • the substrate 100 may be a transparent rigid substrate or a flexible substrate.
  • the substrate 100 may be glass, quartz, or PI (Polyimide). Film, polyimide fiber layer, etc.
  • step S101 includes depositing a metal layer 11 on the substrate and coating a photoresist having a uniform thickness; forming a gate 111 on the substrate 100 by exposure, development, and etching.
  • CVD chemical vapor deposition
  • a metal layer 11 on the substrate 100 which may be made of chromium (Cr), chromium alloy material or molybdenum crucible (Mo Ta) alloy, aluminum (Al) and aluminum alloy materials.
  • a photoresist having a uniform thickness is coated on the metal layer 11, and the coated photoresist is exposed and developed by a yellow light process, and then the metal layer 11 not protected by the photoresist is etched by an etching process to A gate 111 of the thin film transistor is formed.
  • the insulating layer 12 is deposited on the substrate 100 by a CVD method.
  • the insulating layer 12 includes a first sub-insulating layer 121 on the upper surface of the substrate 100 and a second sub-insulating layer 122 on the upper surface of the gate 111.
  • the insulating layer 12 may be a one-layer structure or a two-layer structure.
  • the first layer structure may be SiO, SiNx or AIO.
  • the second layer structure can generally be made of SiNx.
  • S103 Form an active layer on the insulating layer, the active layer including a first sub-active layer on an upper surface of the first sub-insulating layer and a second sub-active layer on an upper surface of the second sub-insulating layer.
  • the active layer 13 may be formed by depositing a semiconductor material over the entire surface, wherein the active layer 13 includes a first sub-active layer 131 on the upper surface of the first sub-insulating layer 121 and an upper surface of the second sub-insulating layer 122.
  • the second sub-active layer 132 may be formed by depositing a semiconductor material over the entire surface, wherein the active layer 13 includes a first sub-active layer 131 on the upper surface of the first sub-insulating layer 121 and an upper surface of the second sub-insulating layer 122.
  • the second sub-active layer 132 may be formed by depositing a semiconductor material over the entire surface, wherein the active layer 13 includes a first sub-active layer 131 on the upper surface of the first sub-insulating layer 121 and an upper surface of the second sub-insulating layer 122.
  • the active layer 13 can be a metal oxide film of a semiconductor nature.
  • the material for preparing the metal oxide film may specifically be indium gallium zinc oxide (IGZO).
  • the photoresist layer 14 is deposited over the entire surface, and the thickness of the photoresist layer 14 is much larger than the thickness of the active layer 13. Then, the photoresist layer 14 is patterned, and a first photoresist layer 141 having a first thickness and a second photoresist layer 142 having a second thickness are formed on the upper surface of the second sub-active layer 132, wherein The first photoresist layer 141 is distributed on both sides of the second photoresist layer 142, and the second thickness is greater than the first thickness.
  • the photoresist layer 14 may specifically be a photoresist.
  • the photoresist layer 14 can be patterned by a half exposure process, such as using a halftone mask (Half Tone) or a grayscale tone mask (Gray Tone) exposes the photoresist layer 14. That is, the step of patterning the photoresist layer 14 includes:
  • the photoresist material on the upper surface of the first sub-active layer 131 is fully exposed to remove the photoresist material on the upper surface of the first sub-active layer 131; the pair is located on both ends of the second sub-active layer 132 (A end and The photoresist material of the B terminal) is half-exposed to form a first photoresist layer having a first thickness on both ends (A end and B end) of the second sub-active layer 132; the pair is located at the second sub-active layer
  • the remaining photoresist material layer on 132 is not exposed to form a second photoresist layer 142 having a second thickness on the upper surface of the second sub-active layer 132. Thereby, a stepped photoresist layer pattern is formed on the active layer 13.
  • the active layer is etched to remove the first sub-active layer, and the remaining second sub-active layer is used as an active layer pattern.
  • the entire substrate may be etched by a wet etching process to remove the first sub-active layer 131 and the remaining second sub-active layer 132 as an active layer pattern.
  • the first photoresist layer is removed, and both ends of the active layer pattern are exposed, and the second photoresist layer remaining on the outer surface of the active layer pattern is used as an etch barrier structure.
  • the photoresist layer 142 serves as an etch stop structure. In the embodiment of the present invention, there may be multiple ways to remove the first photoresist layer 131:
  • the first photoresist layer may be subjected to ashing treatment to remove the first photoresist layer 141 such that both ends of the active layer pattern (ie, both ends of the second sub-active layer 132) are exposed.
  • the thickness of the second photoresist layer 142 is also correspondingly thinned.
  • the photoresist layer pattern can be ashed at a high temperature to pass O2, and the photoresist layer pattern is entirely thinned, so that the first photoresist layer 141 is completely reacted.
  • the metal layer 15 may be entirely deposited to cover the exposed ends of the first sub-insulating layer 121 and the active layer pattern (ie, the second sub-active layer 132) (ie, the A terminal and the B terminal) and the etching a blocking structure (ie, a thinned second photoresist layer 142);
  • the metal layer 15 layer may be patterned to remove a metal layer on the etch barrier structure (ie, the thinned second photoresist layer 142) to be in the active layer pattern. Both ends of the second sub-active layer 132 are formed with a source 151 and a drain 152 which are spaced apart.
  • the metal layer 15 may be made of chromium (Cr), an alloy material of chromium or molybdenum crucible (Mo Ta) alloy, aluminum (Al) and aluminum alloy materials.
  • the method for fabricating the thin film transistor forms a photoresist film full-retention region in the channel region of the active layer of the TFT when the photoresist mask of the active layer is formed, and the active layer and the active layer
  • the source-drain electrode contact region forms a partial retention region of the photoresist film, while the other regions have no photoresist film, and then the active layer is etched to form an active layer pattern, and then the photoresist mask is directly patterned to remove the semi-reserved region.
  • the photoresist has a photoresist film remaining in the channel region of the active layer, and the photoresist film is used as an etch barrier structure of the source and drain electrodes.
  • the scheme multiplexes the photoresist mask for preparing the active layer, and uses the remaining photoresist film as an etch barrier structure of the source and drain electrodes, thereby eliminating the preparation operation of the additional etch barrier structure of the active layer.
  • the manufacturing process of the etch barrier structure is effectively simplified, and the manufacturing cost is saved.
  • FIG. 3 is a schematic structural view of a thin film transistor in a preferred embodiment of the present invention.
  • the thin film transistor of the preferred embodiment includes:
  • the insulating layer 22 is disposed on the substrate 200 and the gate electrode 21, wherein the insulating layer 22 includes a first sub-insulating layer 221 on the upper surface of the substrate 200 and a second sub-insulating layer 222 on the upper surface of the gate electrode 21;
  • An active layer 23 disposed on the second sub-insulating layer 222;
  • a photoresist layer 24 disposed on an upper surface between both ends of the active layer 23 to expose both ends of the active layer 23;
  • a source 251 disposed on one end of the active layer 23 and on the first sub-insulating layer 21;
  • a drain electrode 252 is disposed on the other end of the active layer 23 and on the first sub-insulating layer 21.
  • the substrate 200 may be a transparent rigid substrate or a flexible substrate.
  • the substrate 200 may be glass, quartz, a PI layer or the like.
  • the gate electrode 21 can be prepared by depositing a metal layer on the substrate 200 and then coating a photoresist having a uniform thickness, followed by exposure, development, etching, and the like.
  • the metal layer may be made of chromium (Cr), chromium alloy material or molybdenum crucible (Mo Ta) alloy, aluminum (Al) and aluminum alloy materials, when depositing metal layers, can be deposited by CVD process.
  • the insulating layer 22 may be a layer structure or a two-layer structure.
  • the first layer structure may be SiO, SiNx or AIO.
  • the second layer structure can generally be made of SiNx.
  • the active layer 23 is a metal oxide film of a semiconductor nature.
  • the material for preparing the metal oxide film may be indium gallium zinc oxide.
  • the photoresist layer 24 can be made of a photoresist mask for preparing the active layer 23. Specifically, after the active material layer is deposited on the substrate 200, the photoresist material layer is deposited over the entire surface, wherein the thickness of the photoresist material layer is much larger than the thickness of the active material layer. The photoresist material layer is patterned by a half exposure process, that is, the photoresist material on the first sub-insulating layer 221 is fully exposed, and the photoresist on both ends of the active material layer on the second sub-insulating layer 222 is formed.
  • the material is half-exposed while the photoresist layer on the active material layer between the ends of the second sub-insulating layer 222 is not exposed, thereby forming a stepped pattern of the photoresist layer on the active material layer.
  • the active material layer is etched by the pattern photoresist as a mask to form a patterned active material layer (ie, active layer 23).
  • the photoresist layer 24 can be patterned by a plasma stripping process to form a stepped photoresist layer pattern, and the photoresist of the first thickness is removed to expose the upper surface of the active layer 23.
  • the photoresist layer 24 can be used as an etch barrier structure (ESL) of the thin film transistor, and in the process of the source 251 and the drain 252, the active layer 23 can be prevented from being oxidized to ensure its characteristics.
  • ESL etch barrier structure
  • the source electrode 251 and the drain electrode 252 may be made of chromium (Cr), an alloy material of chromium or molybdenum crucible (Mo Ta) alloy, aluminum (Al) and aluminum alloy materials.
  • the scheme multiplexes the photoresist mask for preparing the active layer, and uses the remaining photoresist film as an etch barrier structure of the source and drain electrodes, without adding an additional mask process to form an etch barrier structure. , which effectively simplifies the production process and saves production costs.

Landscapes

  • Thin Film Transistor (AREA)

Abstract

薄膜晶体管及其制作方法。该方法包括：在基板（100）上依次形成栅极（111）、位于基板（100）上的第一子绝缘层（121）、位于栅极上的第二子绝缘层（122）、位于第一子绝缘层（121）上的第一子有源层（131）、位于第二子绝缘层（122）上的第二子有源层（132），沉积光阻材料层（14），并进行图形化处理，形成有源层图案；去除第一光阻层（141），将第二光阻层（142）作为刻蚀阻挡结构；在有源层图案的两端形成源极（151）和漏极（152）。

Description

一种薄膜晶体管及其制作方法 技术领域
本发明涉及液晶面板制作领域，特别是涉及一种薄膜晶体管及其制作方法。
 背景技术
在信息社会的当代，作为可视信息传输媒介的显示器的重要性在进一步加强，为了在未来占据主导地位，显示器正朝着更轻、更薄、更低能耗、更低成本以及更好图像质量的趋势发展。
近年来，随着新型面板显示产业的发展，消费者对于大尺寸、高分辨率的面板显示的需求不断增加，薄膜晶体管（Thin Film Transistor，简称TFT）作为面板显示产业的核心技术得到了显著发展。
金属氧化物薄膜晶体管，由于其具有高迁移率、制作工艺简单、制造成本低且具有大面积均匀性而备受瞩目。目前，金属氧化物TFT主要使用的结构主要有背沟道刻蚀结构（Back Channal Etch Type，简称BCE）和刻蚀阻挡结构（Etch Stop Type，简称ESL）。其中，刻蚀阻挡结构的金属氧化物薄膜晶体管的稳定性较好。但其需要增加额外的光刻掩膜版制作刻蚀阻挡结构，导致工艺复杂，使得制作成本偏高。
因此，现有技术存在缺陷，急需改进。
 技术问题
本发明的目的在于提供一种改进的薄膜晶体管及其制作方法。
 技术解决方案
为解决上述问题，本发明提供的技术方案如下：
本发明实施例提供一种薄膜晶体管的制作方法，包括以下步骤：
提供一基板，在该基板上形成栅极；
在该基板上形成绝缘层，该绝缘层包括位于基板上表面的第一子绝缘层和位于栅极上表面的第二子绝缘层；
在该绝缘层上形成有源层，该有源层包括位于第一子绝缘层上表面的第一子有源层和位于第二子绝缘层上表面的第二子有源层；
在该有源层上沉积光阻材料层，对该光阻材料层进行图形化处理，在第二子有源层上表面形成具有第一厚度的第一光阻层以及具有第二厚度的第二光阻层，其中，第一光阻层分布在第二光阻层两侧，第二厚度大于第一厚度；
对该有源层进行刻蚀处理，去除第一子有源层，将保留的第二子有源层作为有源层图案；
去除第一光阻层，使有源层图案的两端露出，将该有源层图案外表面上保留的第二光阻层作为刻蚀阻挡结构；
在该有源层图案的两端形成源极和漏极。
本发明实施例还提供另一种薄膜晶体管的制作方法，包括以下步骤：
提供一基板，在该基板上形成栅极；
在该基板上形成绝缘层，该绝缘层包括位于基板上表面的第一子绝缘层和位于栅极上表面的第二子绝缘层；
在该绝缘层上形成有源层，该有源层包括位于第一子绝缘层上表面的第一子有源层和位于第二子绝缘层上表面的第二子有源层；
在该有源层上沉积光阻材料层，对位于第一子有源层上表面的光阻材料层进行全曝光，以去除第一子有源层上表面的光阻材料层；对位于第二子有源层两端的光阻材料层进行半曝光，以在第二子有源层的两端上形成具有第一厚度的第一光阻层；对位于第二子有源层上剩余的光阻材料层不曝光，以在第二子有源层上表面形成具有第二厚度的第二光阻层，其中，第一光阻层分布在第二光阻层两侧，第二厚度大于第一厚度；
对该有源层进行刻蚀处理，去除第一子有源层，将保留的第二子有源层作为有源层图案；
对第一光阻层进行灰化处理，去除第一光阻层，以使有源层图案的两端露出，将该有源层图案外表面上保留的第二光阻层作为刻蚀阻挡结构；
在该有源层图案的两端形成源极和漏极。
相应地，本发明实施例还提供一种薄膜晶体管，包括：
基板；
栅极，其设置在基板上；
绝缘层，其设置在基板及栅极上，其中，所述绝缘层包括位于基板上表面的第一子绝缘层和位于栅极上表面的第二子绝缘层；
有源层，其设置在第二子绝缘层上；
光阻层，其设置在有源层两端之间的上表面，以使有源层的两端露出；
源极，其设置在有源层的一端以及第一子绝缘层上；
漏极，其设置在有源层的另一端以及第一子绝缘层上。
 有益效果
相较于现有的薄膜晶体管的制作方法，本发明提供的薄膜晶体管的制作方法包括：提供一基板，在该基板上依次形成栅极、绝缘层，该绝缘层包括位于基板上表面的第一子绝缘层和位于栅极上表面的第二子绝缘层；在绝缘层上形成有源层，该有源层包括位于第一子绝缘层上表面的第一子有源层和位于第二子绝缘层上表面的第二子有源层；在有源层上沉积光阻材料层，对该光阻材料层进行图形化处理，在第二子有源层上表面形成具有第一厚度的第一光阻层以及具有第二厚度的第二光阻层，其中，第一光阻层分布在第二光阻层两侧，第二厚度大于第一厚度；对有源层进行刻蚀处理，去除第一子有源层，将保留的第二子有源层作为有源层图案；去除第一光阻层，使有源层图案的两端露出，将该有源层图案的外表面上保留的第二光阻层作为刻蚀阻挡结构；在该有源层图案的两端形成源极和漏极。该方案对制备有源层的光阻掩膜进行复用，将剩余的光阻薄膜作为源漏电极的刻蚀阻挡结构，不需要额外增加一道光罩工艺以制作刻蚀阻挡结构，节约了制作成本。
 附图说明
图1为本发明优选实施例中薄膜晶体管的制作方法的流程示意图。
图2为图1所示薄膜晶体管的制作方法对应的制程示意图。
图3为本发明优选实施例中薄膜晶体管的结构示意图。
 本发明的最佳实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
在图中，结构相似的模块是以相同标号表示。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
如图1所示，本优选实施例的薄膜晶体管的制作方法，包括以下步骤：
S101、提供一基板，在该基板上形成栅极。
其中，基板100可以为透明的硬性基板或柔性基板，比如，该基板100可以是玻璃、石英、PI（Polyimide Film，聚酰亚胺纤维）层等。
在一些实施例中，步骤S101包括：在该基板上沉积金属层11，并涂布厚度均匀的光阻；通过曝光、显影、刻蚀在该基板100上形成栅极111。
具体地，首先可以采用化学气相沉积工艺（Chemical Vapor Deposition，简称CVD）在基板100上形成金属层11，该金属层11可以由铬（Cr）、铬的合金材料或者钼钽（Mo Ta）合金、铝（Al）以及铝合金材料制作。然后，在金属层11上涂布厚度均匀的光阻，通过黄光工艺对涂布的光阻进行曝光、显影，然后采用刻蚀工艺将未被光阻保护的金属层11刻蚀掉，以形成薄膜晶体管的栅极111。
S102、在该基板上形成绝缘层，该绝缘层包括位于基板上表面的第一子绝缘层和位于栅极上表面的第二子绝缘层。
具体地，可采用CVD法在该基板100上沉积形成绝缘层12。其中，该绝缘层12包括位于基板100上表面的第一子绝缘层121和位于栅极111上表面的第二子绝缘层122。该绝缘层12可以是一层结构，也可以是两层结构。第一层结构可以为SiO、SiNx或AIO。第二层结构一般可采用SiNx制成。
S103、在绝缘层上形成有源层，该有源层包括位于第一子绝缘层上表面的第一子有源层和位于第二子绝缘层上表面的第二子有源层。
具体地，可整面沉积半导体材料形成有源层13，其中，有源层13包括位于第一子绝缘层121上表面的第一子有源层131和位于第二子绝缘层122上表面的第二子有源层132。
在一些实施例中，该有源层13可为半导体性质的金属氧化物薄膜。具体地，该金属氧化物薄膜的制备材料具体可为铟镓锌氧化物（IGZO）。
S104、在该有缘层上沉积光阻材料层，对该光阻材料层进行图形化处理，在第二子有源层上表面形成具有第一厚度的第一光阻层以及具有第二厚度的第二光阻层，其中，第一光阻层分布在第二光阻层两侧，第二厚度大于第一厚度。
首先整面沉积光阻材料层14，光阻材料层14的厚度远远大于有源层13的厚度。然后对该光阻材料层14进行图形化处理，在第二子有源层132上表面形成具有第一厚度的第一光阻层141以及具有第二厚度的第二光阻层142，其中，第一光阻层141分布在第二光阻层142两侧，第二厚度大于第一厚度。该光阻材料层14具体可以为光刻胶。
在一些实施例中，可通过半曝光工艺对光阻材料层14图形化处理，如采用半色调掩模板（Half Tone）或灰阶色调掩模板（Gray Tone）对光阻材料层14进行曝光。也即，对该光阻材料层14进行图形化处理的步骤包括：
对位于第一子有源层131上表面的光阻材料进行全曝光，以去除第一子有源层131上表面的光阻材料；对位于第二子有源层132两端（A端和B端）的光阻材料半曝光，以在第二子有源层132的两端（A端和B端）上形成具有第一厚度的第一光阻层；对位于第二子有源层132上剩余的光阻材料层不曝光，以在第二子有源层132的上表面形成具有第二厚度的第二光阻层142。从而在有源层13上形成阶梯状的光阻层图案。
S105、对该有源层进行刻蚀处理，去除第一子有源层，将保留的第二子有源层作为有源层图案。
具体地，可采用湿法刻蚀工艺对该基板整体进行刻蚀处理，去除第一子有源层131，将保留的第二子有源层132作为有源层图案。
S106、去除第一光阻层，使有源层图案的两端露出，将该有源层图案的外表面上保留的第二光阻层作为刻蚀阻挡结构。
去除第一光阻层141，使有源层图案（即第二子有源层132）的两端（即A端和B端）露出，将该有源层图案的外表面上保留的第二光阻层142作为刻蚀阻挡结构。本发明实施例中，去除第一光阻层131的方式可以有多种：
比如，可对第一光阻层进行灰化处理，去除第一光阻层141，以使有源层图案的两端（即第二子有源层132的两端）露出。该过程中，第二光阻层142的厚度也会相应变薄。具体实施时，可高温通入O2对光阻层图案进行灰化处理，使光阻层图案整体减薄，从而将第一光阻层141全部反应掉。
S107、在该有源层图案的两端形成源极和漏极。
具体地，可整面沉积金属层15，以覆盖第一子绝缘层121、有源层图案（即第二子有源层132）露出的两端（即A端和B端）以及该刻蚀阻挡结构（即变薄后的第二光阻层142）；
在一些实施方式中，可对该金属层15层进行图形化处理，去除位于该刻蚀阻挡结构（即变薄后的第二光阻层142）上的金属层，以在该有源层图案（即第二子有源层132）的两端形成间隔设置的源极151和漏极152。
其中，该金属层15可以由铬（Cr）、铬的合金材料或者钼钽（Mo Ta）合金、铝（Al）以及铝合金材料制作。
由上可知，本发明实施例提供的薄膜晶体管的制作方法，通过在制作有源层的光阻掩膜时，在TFT有源层的沟道区形成光阻薄膜全保留区，有源层与源漏电极接触区形成光阻薄膜部分保留区，而其他区域无光阻薄膜，随后刻蚀有源层形成有源层图案，接着直接对光阻掩膜进行图案化处理，去除半保留区的光阻，同时在有源层的沟道区残留一层光阻薄膜，并以此光阻薄膜为源漏电极的刻蚀阻挡结构。该方案对制备有源层的光阻掩膜进行复用，将剩余的光阻薄膜作为源漏电极的刻蚀阻挡结构，从而省去了有源层额外的刻蚀阻挡结构的制备操作, 有效简化了刻蚀阻挡结构的制作工艺，节约了制作成本。
本发明实施例还提供一种薄膜晶体管，该薄膜晶体管可采用上述实施例中任一薄膜晶体管的制备方案制作而成。参考图3，图3为本发明优选实施例中薄膜晶体管的结构示意图。如图3所示，本优选实施例的薄膜晶体管，包括：
基板200；
栅极21，其设置在基板上；
绝缘层22，其设置在基板200及栅极21上，其中，绝缘层22包括位于基板200上表面的第一子绝缘层221和位于栅极21上表面的第二子绝缘层222；
有源层23，其设置在第二子绝缘层222上；
光阻层24，其设置在有源层23两端之间的上表面，以使有源层23的两端露出；
源极251，其设置在有源层23的一端以及第一子绝缘层21上；
漏极252，其设置在有源层23的另一端以及第一子绝缘层上21。
其中，基板200可以为透明的硬性基板或柔性基板，比如，该基板200可以是玻璃、石英、PI层等。
在一些实施例中，该栅极21可通过在该基板200上沉积金属层后涂布厚度均匀的光阻，再经过曝光、显影、刻蚀等工艺制备而成。其中，该金属层可以由铬（Cr）、铬的合金材料或者钼钽（Mo Ta）合金、铝（Al）以及铝合金材料制作，在沉积金属层时，可采用CVD工艺进行沉积。
在一些实施例中，该绝缘层22可以是一层结构，也可以是两层结构。第一层结构可以为SiO、SiNx或AIO。第二层结构一般可采用SiNx制成。
在一些实施例中，有源层23为半导体性质的金属氧化物薄膜。更进一步地，该金属氧化物薄膜的制备材料可为铟镓锌氧化物。
本发明实施例中，光阻层24可由制备有源层23的光阻掩膜制成。具体地，可在基板200上沉积有源材料层后，再整面沉积光阻材料层，其中，光阻材料层的厚度远远大于有源材料层的厚度。通过半曝光工艺对光阻材料层进行图形化处理，即第一子绝缘层221上的光阻材料进行全曝光，对位于第二子绝缘层222上的有源材料层两端上的光阻材料半曝光，而对位于第二子绝缘层222上两端之间的有源材料层上的光阻材料层不曝光，从而在有源材料层上形成阶梯状的光阻材料层图案。通过图案光阻为掩膜对有源材料层进行刻蚀，以形成图案化的有源材料层（即有源层23）。而光阻层24，则可通过等离子去胶工艺对呈阶梯状的光阻材料层图案进行图形化处理，去除第一厚度的光阻材料而得到，同时露出有源层23两端的上表面。该光阻层24则可作为薄膜晶体管的刻蚀阻挡结构（ESL），进而在源极251和漏极252的制程中，可保证有源层23不会被氧化，以保证其特性。
其中，该源极251和漏极252可以由铬（Cr）、铬的合金材料或者钼钽（Mo Ta）合金、铝（Al）以及铝合金材料制作。
由上可知，该方案对制备有源层的光阻掩膜进行复用，将剩余的光阻薄膜作为源漏电极的刻蚀阻挡结构，不需要额外增加一道光罩工艺以制作刻蚀阻挡结构，有效简化了制作工艺，节约了制作成本。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (20)

  1. 一种薄膜晶体管的制作方法，其中，包括以下步骤：
    提供一基板，在该基板上形成栅极；
    在该基板上形成绝缘层，该绝缘层包括位于基板上表面的第一子绝缘层和位于栅极上表面的第二子绝缘层；
    在该绝缘层上形成有源层，该有源层包括位于第一子绝缘层上表面的第一子有源层和位于第二子绝缘层上表面的第二子有源层；
    在该有源层上沉积光阻材料层，对该光阻材料层进行图形化处理，在第二子有源层上表面形成具有第一厚度的第一光阻层以及具有第二厚度的第二光阻层，其中，第一光阻层分布在第二光阻层两侧，第二厚度大于第一厚度；
    对该有源层进行刻蚀处理，去除第一子有源层，将保留的第二子有源层作为有源层图案；
    去除第一光阻层，使有源层图案的两端露出，将该有源层图案外表面上保留的第二光阻层作为刻蚀阻挡结构；
    在该有源层图案的两端形成源极和漏极。
  2. 如权利要求1所述的薄膜晶体管的制作方法，其中，对该光阻材料层进行图形化处理，在第二子有源层上表面形成具有第一厚度的第一光阻层以及具有第二厚度的第二光阻层的步骤包括：
    对位于第一子有源层上表面的光阻材料层进行全曝光，以去除第一子有源层上表面的光阻材料层；对位于第二子有源层两端的光阻材料层进行半曝光，以在第二子有源层的两端上形成具有第一厚度的第一光阻层；对位于第二子有源层上剩余的光阻材料层不曝光，以在第二子有源层上表面形成具有第二厚度的第二光阻层。
  3. 如权利要求2所述的薄膜晶体管的制作方法，其中，采用半色调掩模板对光阻材料层进行曝光处理。
  4. 如权利要求2所述的薄膜晶体管的制作方法，其中，采用灰阶色调掩模板对光阻材料层进行曝光处理。
  5. 如权利要求1所述的薄膜晶体管的制作方法，其中，去除第一光阻层，使有源层图案的两端露出的步骤包括：
    对第一光阻层进行灰化处理，去除第一光阻层，以使有源层图案的两端露出。
  6. 如权利要求1所述的薄膜晶体管的制作方法，其中，在该有源层图案的两端形成源极和漏极的步骤包括：
    沉积第一金属层，以覆盖第一子绝缘层、有源层图案露出的两端以及该刻蚀阻挡结构；
    对该第一金属层进行图形化处理，去除位于该刻蚀阻挡结构上的第一金属层，以在该有源层图案的两端形成源极和漏极。
  7. 如权利要求1所述的薄膜晶体管的制作方法，其中，所述有源层为半导体性质的金属氧化物薄膜。
  8. 如权利要求7所述的薄膜晶体管的制作方法，其中，该金属氧化物薄膜的制备材料为铟镓锌氧化物。
  9. 如权利要求1所述的薄膜晶体管的制作方法，其中，在该基板上形成栅极的步骤包括：
    在该基板上沉积第二金属层，并涂布厚度均匀的光阻；
    通过曝光、显影、刻蚀在该基板上形成栅极。
  10. 如权利要求1所述的薄膜晶体管的制作方法，其中，该基板为透明玻璃。
  11. 一种薄膜晶体管的制作方法，其中，包括以下步骤：
    提供一基板，在该基板上形成栅极；
    在该基板上形成绝缘层，该绝缘层包括位于基板上表面的第一子绝缘层和位于栅极上表面的第二子绝缘层；
    在该绝缘层上形成有源层，该有源层包括位于第一子绝缘层上表面的第一子有源层和位于第二子绝缘层上表面的第二子有源层；
    在该有源层上沉积光阻材料层，对位于第一子有源层上表面的光阻材料层进行全曝光，以去除第一子有源层上表面的光阻材料层；对位于第二子有源层两端的光阻材料层进行半曝光，以在第二子有源层的两端上形成具有第一厚度的第一光阻层；对位于第二子有源层上剩余的光阻材料层不曝光，以在第二子有源层上表面形成具有第二厚度的第二光阻层，其中，第一光阻层分布在第二光阻层两侧，第二厚度大于第一厚度；
    对该有源层进行刻蚀处理，去除第一子有源层，将保留的第二子有源层作为有源层图案；
    对第一光阻层进行灰化处理，去除第一光阻层，以使有源层图案的两端露出，将该有源层图案外表面上保留的第二光阻层作为刻蚀阻挡结构；
    在该有源层图案的两端形成源极和漏极。
  12. 如权利要求11所述的薄膜晶体管的制作方法，其中，采用半色调掩模板或灰阶色调掩模板对光阻材料层进行曝光处理。
  13. 如权利要求12所述的薄膜晶体管的制作方法，其中，在该有源层图案的两端形成源极和漏极的步骤包括：
    沉积第一金属层，以覆盖第一子绝缘层、有源层图案露出的两端以及该刻蚀阻挡结构；
    对该第一金属层进行图形化处理，去除位于该刻蚀阻挡结构上的第一金属层，以在该有源层图案的两端形成源极和漏极。
  14. 如权利要求13所述的薄膜晶体管的制作方法，其中，所述有源层为半导体性质的金属氧化物薄膜。
  15. 如权利要求14所述的薄膜晶体管的制作方法，其中，该金属氧化物薄膜的制备材料为铟镓锌氧化物。
  16. 如权利要求11所述的薄膜晶体管的制作方法，其中，在该有源层图案的两端形成源极和漏极的步骤包括：
    沉积第一金属层，以覆盖第一子绝缘层、有源层图案露出的两端以及该刻蚀阻挡结构；
    对该第一金属层进行图形化处理，去除位于该刻蚀阻挡结构上的第一金属层，以在该有源层图案的两端形成源极和漏极。
  17. 如权利要求11所述的薄膜晶体管的制作方法，其中，该基板为透明玻璃。
  18. 一种薄膜晶体管，其中，包括：
    基板；
    栅极，其设置在基板上；
    绝缘层，其设置在基板及栅极上，其中，所述绝缘层包括位于基板上表面的第一子绝缘层和位于栅极上表面的第二子绝缘层；
    有源层，其设置在第二子绝缘层上；
    光阻层，其设置在有源层两端之间的上表面，以使有源层的两端露出；
    源极，其设置在有源层的一端以及第一子绝缘层上；
    漏极，其设置在有源层的另一端以及第一子绝缘层上。
  19. 如权利要求18所述的薄膜晶体管，其中，有源层的材料为铟镓锌氧化物。
  20. 如权利要求18所述的薄膜晶体管，其中，所述绝缘层的材料为氧化硅和/或氮化硅。
PCT/CN2017/109512 2017-10-09 2017-11-06 一种薄膜晶体管及其制作方法 Ceased WO2019071675A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/736,393 US20190109237A1 (en) 2017-10-09 2017-11-06 Thin film transistor and method manufacturing for same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710929560.9A CN107706115A (zh) 2017-10-09 2017-10-09 一种薄膜晶体管及其制作方法
CN201710929560.9 2017-10-09

Publications (1)

Publication Number Publication Date
WO2019071675A1 true WO2019071675A1 (zh) 2019-04-18

Family

ID=61184722

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/109512 Ceased WO2019071675A1 (zh) 2017-10-09 2017-11-06 一种薄膜晶体管及其制作方法

Country Status (2)

Country Link
CN (1) CN107706115A (zh)
WO (1) WO2019071675A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108508521A (zh) * 2018-03-30 2018-09-07 武汉华星光电技术有限公司 具有遮光层的偏振光栅及其制作方法、阵列基板、显示面板、显示模组及终端
CN109148303B (zh) * 2018-07-23 2020-04-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法
CN111370311B (zh) * 2020-03-17 2021-08-03 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN121665720A (zh) * 2024-08-30 2026-03-13 浙江爱旭太阳能科技有限公司 一种太阳能电池栅线制备工艺及太阳能电池

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060008955A1 (en) * 2004-07-12 2006-01-12 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, and electro-optical device
US20080107972A1 (en) * 2006-11-06 2008-05-08 Mitsubishi Electric Corporation Halftone mask and method for making pattern substrate using the halftone mask
KR20150068746A (ko) * 2013-12-12 2015-06-22 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 디스플레이
CN105489502A (zh) * 2016-01-19 2016-04-13 深圳市华星光电技术有限公司 薄膜晶体管结构的制造方法
CN105655257A (zh) * 2016-01-13 2016-06-08 深圳市华星光电技术有限公司 薄膜晶体管结构的制造方法
CN105655359A (zh) * 2016-03-31 2016-06-08 武汉华星光电技术有限公司 Tft基板的制作方法
CN106298523A (zh) * 2015-05-22 2017-01-04 鸿富锦精密工业（深圳）有限公司 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409413B (zh) * 2014-11-06 2017-12-08 京东方科技集团股份有限公司 阵列基板制备方法
CN104851910A (zh) * 2015-04-13 2015-08-19 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060008955A1 (en) * 2004-07-12 2006-01-12 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, and electro-optical device
US20080107972A1 (en) * 2006-11-06 2008-05-08 Mitsubishi Electric Corporation Halftone mask and method for making pattern substrate using the halftone mask
KR20150068746A (ko) * 2013-12-12 2015-06-22 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 디스플레이
CN106298523A (zh) * 2015-05-22 2017-01-04 鸿富锦精密工业（深圳）有限公司 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法
CN105655257A (zh) * 2016-01-13 2016-06-08 深圳市华星光电技术有限公司 薄膜晶体管结构的制造方法
CN105489502A (zh) * 2016-01-19 2016-04-13 深圳市华星光电技术有限公司 薄膜晶体管结构的制造方法
CN105655359A (zh) * 2016-03-31 2016-06-08 武汉华星光电技术有限公司 Tft基板的制作方法

Also Published As

Publication number Publication date
CN107706115A (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
WO2016119280A1 (zh) 氧化物薄膜晶体管及其制作方法
WO2017054191A1 (zh) 一种tft阵列基板及其制作方法
WO2017054250A1 (zh) 一种tft阵列基板及其制作方法
WO2014146291A1 (zh) 薄膜晶体管及其像素单元的制造方法
WO2017035851A1 (zh) Tft、阵列基板及tft的制备方法
WO2013000199A1 (zh) 薄膜晶体管矩阵基板及显示面板的制造方法
WO2019071675A1 (zh) 一种薄膜晶体管及其制作方法
WO2018120309A1 (zh) Oled显示装置的阵列基板及其制作方法
WO2018126508A1 (zh) Tft基板的制作方法
WO2017054258A1 (zh) Tft阵列基板的制备方法、tft阵列基板及显示装置
WO2017140015A1 (zh) 双栅极tft阵列基板及制作方法
WO2018233180A1 (zh) 一种金属线的制作方法及阵列基板
WO2018148997A1 (zh) 一种阵列基板及其制作方法
CN103117224A (zh) 一种薄膜晶体管和阵列基板的制作方法
WO2019041480A1 (zh) Coa显示面板及其制作方法、coa显示装置
WO2018032558A1 (zh) 一种阵列基板及其制作方法
WO2017128597A1 (zh) 液晶显示面板、tft基板及其制造方法
WO2016149958A1 (zh) 液晶显示面板、阵列基板及其薄膜晶体管的制造方法
WO2019232820A1 (zh) 阵列基板的制作方法以及液晶显示装置
WO2016090690A1 (zh) 一种ltps像素单元及其制造方法
WO2016078112A1 (zh) 薄膜晶体管基板的制作方法及制造设备
WO2017016042A1 (zh) 有机薄膜晶体管阵列基板及其制作方法
WO2017152450A1 (zh) Ffs模式的阵列基板及制作方法
WO2019061711A1 (zh) 一种薄膜晶体管阵列基板的制作方法
WO2016019606A1 (zh) 一种阵列基板及其制作方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17928757

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17928757

Country of ref document: EP

Kind code of ref document: A1