CN105489502A - 薄膜晶体管结构的制造方法 - Google Patents

薄膜晶体管结构的制造方法 Download PDF

Info

Publication number
CN105489502A
CN105489502A CN201610035727.2A CN201610035727A CN105489502A CN 105489502 A CN105489502 A CN 105489502A CN 201610035727 A CN201610035727 A CN 201610035727A CN 105489502 A CN105489502 A CN 105489502A
Authority
CN
China
Prior art keywords
layer
film transistor
thin
transistor structure
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610035727.2A
Other languages
English (en)
Other versions
CN105489502B (zh
Inventor
史文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201610035727.2A priority Critical patent/CN105489502B/zh
Publication of CN105489502A publication Critical patent/CN105489502A/zh
Priority to PCT/CN2016/086219 priority patent/WO2017124690A1/zh
Priority to US15/308,690 priority patent/US9935182B2/en
Application granted granted Critical
Publication of CN105489502B publication Critical patent/CN105489502B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明公开一种薄膜晶体管结构的制造方法，其通过自对准及一掀离工艺来制作氧化物半导体层，并且通过另一掀离工艺来制作源极及漏极，以解决现有技术进行蚀刻时所产生的损伤半导体沟道的问题，及增加工序繁复从而提升工艺成本的问题。

Description

薄膜晶体管结构的制造方法
技术领域
本发明是有关于一种半导体结构的制造方法，特别是有关于一种薄膜晶体管结构的制造方法。
背景技术
传统方法制备薄膜晶体管的器件需要多步蚀刻工艺，其中包括半导体层的蚀刻以及源/漏极的蚀刻，增加了工序繁复程度，从而提升了工艺成本。此外，采用传统的光刻工艺制备背沟道蚀刻的薄膜晶体管器件时，源/漏极蚀刻过程往往会损伤半导体沟道，进而对器件的电学性能造成影响。
故，有必要提供一种薄膜晶体管结构的制造方法，以解决现有技术所存在的问题。
发明内容
有鉴于此，本发明提供一种薄膜晶体管结构的制造方法，以解决现有技术进行蚀刻时所产生的损伤半导体沟道的问题，及增加工序繁复从而提升工艺成本的问题。
本发明的主要目的在于提供一种薄膜晶体管结构的制造方法，其可以利用掀离(lift-off)工艺来解决损伤半导体沟道的问题，同时减少工序繁复程度。
为达成本发明的前述目的，本发明一实施例提供一种薄膜晶体管结构的制造方法，其中所述薄膜晶体管结构的制造方法包含步骤︰提供一透明基板；形成一非透明栅极图案层于所述透明基板上；覆盖一透明栅极绝缘层于所述非透明栅极图案层及所述透明基板上；形成一负光阻层于所述透明栅极绝缘层上；以所述非透明栅极图案层为一掩膜，提供从所述透明基板朝向所述负光阻层的一方向发射的一曝光光线，以自对准图案化所述负光阻层；形成一氧化物半导体层于图案化后的所述负光阻层及所述透明栅极绝缘层上；移除所述负光阻层，以同时移除位于所述负光阻层上的所述氧化物半导体层；形成一光阻图案层于所述氧化物半导体层及所述透明栅极绝缘层上，以暴露出一源极预定位置及一漏极预定位置；覆盖一金属层于所述光阻图案层、所述源极预定位置及所述漏极预定位置上；及移除所述光阻图案层及位于所述光阻图案层上的金属层，以使位于所述源极预定位置及所述漏极预定位置上的所述金属层分别形成一源极及一漏极。
在本发明的一实施例中，所述透明基板是透明玻璃基板。
在本发明的一实施例中，所述透明基板是透明柔性基板。
在本发明的一实施例中，所述光阻图案层是正光阻或负光阻。
在本发明的一实施例中，所述非透明栅极图案层的材质包含铝、钼或铜。
在本发明的一实施例中，所述非透明栅极图案层是通过一光刻掩膜法形成。
为达成本发明的前述目的，本发明另一实施例提供一种薄膜晶体管结构的制造方法，其中所述薄膜晶体管结构的制造方法包含步骤︰提供一透明基板；形成一非透明栅极图案层于所述透明基板上；覆盖一透明栅极绝缘层于所述非透明栅极图案层及所述透明基板上；形成一负光阻层于所述透明栅极绝缘层上；以所述非透明栅极图案层为一掩膜，提供从所述透明基板朝向所述负光阻层的一方向发射的一曝光光线，以自对准图案化所述负光阻层；形成一氧化物半导体层于图案化后的所述负光阻层及所述透明栅极绝缘层上；移除所述负光阻层，以同时移除位于所述负光阻层上的所述氧化物半导体层；形成一光阻图案层于所述氧化物半导体层及所述透明栅极绝缘层上，以暴露出一源极预定位置及一漏极预定位置；覆盖一金属层于所述光阻图案层、所述源极预定位置及所述漏极预定位置上；移除所述光阻图案层及位于所述光阻图案层上的金属层，以使位于所述源极预定位置及所述漏极预定位置上的所述金属层分别形成一源极及一漏极；及覆盖一钝化层于所述源极、所述漏极、所述氧化物半导体层及所述透明栅极绝缘层上。
在本发明的一实施例中，所述透明基板是透明玻璃基板。
在本发明的一实施例中，所述透明基板是透明柔性基板。
与现有技术相比较，本发明的薄膜晶体管结构的制造方法，通过掀离工艺来制作氧化物半导体层、源极及漏极，以解决现有技术进行蚀刻时所产生的损伤半导体沟道的问题，及增加工序繁复从而提升工艺成本的问题。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
附图说明
图1是根据本发明实施例绘示一种薄膜晶体管结构的制造方法的流程图。
图2A至2I是根据本发明实施例绘示一种薄膜晶体管结构的制造方法在各个制作阶段中的剖面示意图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图1所示，图1是根据本发明实施例绘示一种薄膜晶体管结构的制造方法10的流程图。本发明实施例的一种薄膜晶体管结构的制造方法10包含：提供一透明基板(步骤101)；形成一非透明栅极图案层于所述透明基板上(步骤102)；覆盖一透明栅极绝缘层于所述非透明栅极图案层及所述透明基板上(步骤103)；形成一负光阻层于所述透明栅极绝缘层上(步骤104)；以所述非透明栅极图案层为一掩膜，提供从所述透明基板朝向所述负光阻层的一方向发射的一曝光光线，以自对准图案化所述负光阻层(步骤105)；形成一氧化物半导体层于图案化后的所述负光阻层及所述透明栅极绝缘层上(步骤106)；移除所述负光阻层，以同时移除位于所述负光阻层上的所述氧化物半导体层(步骤107)；形成一光阻图案层于所述氧化物半导体层及所述透明栅极绝缘层上，以暴露出一源极预定位置及一漏极预定位置(步骤108)；覆盖一金属层于所述光阻图案层、所述源极预定位置及所述漏极预定位置上(步骤109)；及移除所述光阻图案层及位于所述光阻图案层上的金属层，以使位于所述源极预定位置及所述漏极预定位置上的所述金属层分别形成一源极及一漏极(步骤110)。
请一并参照图1至2I，图2A至2I是根据本发明实施例绘示一种薄膜晶体管结构的制造方法10在各个制作阶段中的剖面示意图。请一并参照图1及2A，在步骤101中，本发明的薄膜晶体管结构的制造方法首先提供一透明基板21。在一实施例中，所述透明基板21可以是一透明玻璃基板。在另一实施例中，所述透明基板21可以是一透明柔性基板。接着，在步骤102中，本发明的薄膜晶体管结构的制造方法形成一非透明栅极图案层22于所述透明基板21上。在一实施例中，所述非透明栅极图案层22的材质包含铝、钼或铜。在另一实施例中，所述非透明栅极图案层22是通过一光刻掩膜法形成。
请一并参照图1及2B。在步骤103中，本发明的薄膜晶体管结构的制造方法覆盖一透明栅极绝缘层23于所述非透明栅极图案层22及所述透明基板21上。在一实施例中，所述透明栅极绝缘层23的材质是氧化物。在另一实施例中，以一物理气相沉积法形成所述透明栅极绝缘层23。要提到的是，在步骤103中，不需使用掩膜形成所述透明栅极绝缘层23。
请一并参照图1及2C。在步骤104中，本发明的薄膜晶体管结构的制造方法形成一负光阻层24于所述透明栅极绝缘层23上。在一实施例中，所述负光阻层24均匀涂布在所述透明栅极绝缘层23上。在步骤105中，本发明的薄膜晶体管结构的制造方法以所述非透明栅极图案层23为一掩膜，提供从所述透明基板21朝向所述负光阻层24的一方向发射的一曝光光线25，以自对准图案化所述负光阻层24。更详言之，本发明在进行所述负光阻层24的图案化过程中，不需使用额外的掩膜，而是使用非透明栅极图案层22来遮挡所述负光阻层24不需要的部分。由于所述负光阻层24在通过所述曝光光线25照射后会变硬或高分子化，所以未被照射到的所述负光阻层24在经过一显影过程后会被移除，从而完成所述负光阻层24的自对准图案化效果。要提到的是，本发明在所述负光阻层24的自对准图案化的过程中，不需使用额外的掩膜，所以可以减少制造本发明实施例的薄膜晶体管结构时的工序繁复程度。
请一并参照图1及2D。在步骤106中，本发明的薄膜晶体管结构的制造方法形成一氧化物半导体层26于图案化后的所述负光阻层24及所述透明栅极绝缘层23上。在一实施例中，所述氧化物半导体层26不使用掩膜而以相等或相近似的厚度沉积在所述负光阻层24及所述透明栅极绝缘层23上。在另一实施例中，所述氧化物半导体层26通过物理气相沉积法或化学气相沉积法形成在所述负光阻层24及所述透明栅极绝缘层23上。
请一并参照图1及2E。在步骤107中，本发明的薄膜晶体管结构的制造方法移除所述负光阻层24，以同时移除位于所述负光阻层24上的所述氧化物半导体层26，以使位于所述透明栅极绝缘层23上的所述氧化物半导体层26图案化。在一实施例中，步骤106及步骤107可被称为掀离工艺。本发明的薄膜晶体管结构的制造方法10不使用蚀刻工艺，而是通过所述氧化物半导体层26的掀离工艺来减少工序繁复程度。
请一并参照图1及2F。在步骤108中，本发明的薄膜晶体管结构的制造方法形成一光阻图案层27于所述氧化物半导体层26及所述透明栅极绝缘层23上，以暴露出一源极预定位置231及一漏极预定位置232。在一实施例中，可先涂布均匀的正光阻或负光阻以完整覆盖所述氧化物半导体层26及所述透明栅极绝缘层23，之后以一掩膜进行曝光工艺及后续的显影工艺，进而暴露出所述源极预定位置231及所述漏极预定位置232。
请一并参照图1及2G。在步骤109中，本发明的薄膜晶体管结构的制造方法覆盖一金属层28于所述光阻图案层27、所述源极预定位置231及所述漏极预定位置232上。在一实施例中，所述金属层28不使用掩膜而以相等或相近似的厚度沉积在所述光阻图案层27、所述源极预定位置231及所述漏极预定位置232上。在另一实施例中，所述金属层28通过物理气相沉积法或化学气相沉积法形成在所述光阻图案层27、所述源极预定位置231及所述漏极预定位置232上。
请一并参照图1及2H。在步骤110中，本发明的薄膜晶体管结构的制造方法移除所述光阻图案层27及位于所述光阻图案层27上的金属层28，以使位于所述源极预定位置231及所述漏极预定位置232上的所述金属层28分别形成一源极28A及一漏极28B，从而制得本发明实施例的薄膜晶体管结构20。在一实施例中，步骤109及步骤110可被称为掀离工艺。本发明的薄膜晶体管结构的制造方法10不使用蚀刻工艺，而是通过所述金属层28的掀离工艺来形成所述源极28A及所述漏极28B，从而除了减少工序繁复程度之外，还避免传统源/漏极进行蚀刻工艺过程往往会损伤半导体沟道，且对器件的电学性能造成影响的问题。
请参照图2I，在一实施例中，在进行步骤110之后，本发明的薄膜晶体管结构的制造方法还可以在覆盖一钝化层29于所述源极28A、所述漏极28B、所述氧化物半导体层26及所述透明栅极绝缘层23上，从而避免所述源极28A及所述漏极28B被氧化或腐蚀。
综上所述，本发明实施例的薄膜晶体管结构的制造方法通过自对准及一掀离工艺来制作氧化物半导体层，并且通过另一掀离工艺来制作源极及漏极，以解决现有技术进行蚀刻时所产生的损伤半导体沟道的问题，及增加工序繁复从而提升工艺成本的问题。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (10)

1.一种薄膜晶体管结构的制造方法，其特征在于：所述薄膜晶体管结构的制造方法包含步骤：
提供一透明基板；
形成一非透明栅极图案层于所述透明基板上；
覆盖一透明栅极绝缘层于所述非透明栅极图案层及所述透明基板上；
形成一负光阻层于所述透明栅极绝缘层上；
以所述非透明栅极图案层为一掩膜，提供从所述透明基板朝向所述负光阻层的一方向发射的一曝光光线，以自对准图案化所述负光阻层；
形成一氧化物半导体层于图案化后的所述负光阻层及所述透明栅极绝缘层上；
移除所述负光阻层，以同时移除位于所述负光阻层上的所述氧化物半导体层；
形成一光阻图案层于所述氧化物半导体层及所述透明栅极绝缘层上，以暴露出一源极预定位置及一漏极预定位置；
覆盖一金属层于所述光阻图案层、所述源极预定位置及所述漏极预定位置上；及
移除所述光阻图案层及位于所述光阻图案层上的金属层，以使位于所述源极预定位置及所述漏极预定位置上的所述金属层分别形成一源极及一漏极。
2.如权利要求1所述的薄膜晶体管结构的制造方法，其特征在于：所述透明基板是透明玻璃基板。
3.如权利要求1所述的薄膜晶体管结构的制造方法，其特征在于：所述透明基板是透明柔性基板。
4.如权利要求1所述的薄膜晶体管结构的制造方法，其特征在于：所述光阻图案层是正光阻或负光阻。
5.如权利要求1所述的薄膜晶体管结构的制造方法，其特征在于：所述非透明栅极图案层的材质包含铝、钼或铜。
6.如权利要求1所述的薄膜晶体管结构的制造方法，其特征在于：所述非透明栅极图案层是通过一光刻掩膜法形成。
7.如权利要求1所述的薄膜晶体管结构的制造方法，其特征在于：在所述覆盖所述透明栅极绝缘层于所述非透明栅极图案层及所述透明基板上的步骤中，以一物理气相沉积法形成所述透明栅极绝缘层。
8.一种薄膜晶体管结构的制造方法，其特征在于：所述薄膜晶体管结构的制造方法包含步骤：
提供一透明基板；
形成一非透明栅极图案层于所述透明基板上；
覆盖一透明栅极绝缘层于所述非透明栅极图案层及所述透明基板上；
形成一负光阻层于所述透明栅极绝缘层上；
以所述非透明栅极图案层为一掩膜，提供从所述透明基板朝向所述负光阻层的一方向发射的一曝光光线，以自对准图案化所述负光阻层；
形成一氧化物半导体层于图案化后的所述负光阻层及所述透明栅极绝缘层上；
移除所述负光阻层，以同时移除位于所述负光阻层上的所述氧化物半导体层；
形成一光阻图案层于所述氧化物半导体层及所述透明栅极绝缘层上，以暴露出一源极预定位置及一漏极预定位置；
覆盖一金属层于所述光阻图案层、所述源极预定位置及所述漏极预定位置上；
移除所述光阻图案层及位于所述光阻图案层上的金属层，以使位于所述源极预定位置及所述漏极预定位置上的所述金属层分别形成一源极及一漏极；及
覆盖一钝化层于所述源极、所述漏极、所述氧化物半导体层及所述透明栅极绝缘层上。
9.如权利要求8所述的薄膜晶体管结构的制造方法，其特征在于：所述透明基板是透明玻璃基板。
10.如权利要求8所述的薄膜晶体管结构的制造方法，其特征在于：所述透明基板是透明柔性基板。
CN201610035727.2A 2016-01-19 2016-01-19 薄膜晶体管结构的制造方法 Active CN105489502B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610035727.2A CN105489502B (zh) 2016-01-19 2016-01-19 薄膜晶体管结构的制造方法
PCT/CN2016/086219 WO2017124690A1 (zh) 2016-01-19 2016-06-17 薄膜晶体管结构的制造方法
US15/308,690 US9935182B2 (en) 2016-01-19 2016-06-17 Method of fabricating thin film transistor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610035727.2A CN105489502B (zh) 2016-01-19 2016-01-19 薄膜晶体管结构的制造方法

Publications (2)

Publication Number Publication Date
CN105489502A true CN105489502A (zh) 2016-04-13
CN105489502B CN105489502B (zh) 2018-04-20

Family

ID=55676409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610035727.2A Active CN105489502B (zh) 2016-01-19 2016-01-19 薄膜晶体管结构的制造方法

Country Status (3)

Country Link
US (1) US9935182B2 (zh)
CN (1) CN105489502B (zh)
WO (1) WO2017124690A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017124690A1 (zh) * 2016-01-19 2017-07-27 深圳市华星光电技术有限公司 薄膜晶体管结构的制造方法
WO2019071675A1 (zh) * 2017-10-09 2019-04-18 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及其制作方法
CN109860057A (zh) * 2019-03-25 2019-06-07 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
US10332989B2 (en) * 2017-11-21 2019-06-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Back-channel-etched TFT substrate and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030155594A1 (en) * 2000-09-22 2003-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method method thereof
CN1612358A (zh) * 2003-10-28 2005-05-04 统宝光电股份有限公司 薄膜晶体管及其制作方法
JP2010199459A (ja) * 2009-02-27 2010-09-09 Dainippon Printing Co Ltd トランジスタ素子の製造方法
CN102290421A (zh) * 2010-06-17 2011-12-21 三星移动显示器株式会社 平板显示装置和制造该平板显示装置的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401431B2 (en) * 2009-04-21 2016-07-26 Cbrite Inc. Double self-aligned metal oxide TFT
JP2012014868A (ja) * 2010-06-29 2012-01-19 Sony Corp 表示装置
CN102130009B (zh) * 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
DE102011118327A1 (de) * 2011-11-11 2013-05-16 Gm Global Technology Operations, Llc Kraftfahrzeug mit Crashbox
CN103579104A (zh) * 2012-08-02 2014-02-12 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
CN105489502B (zh) * 2016-01-19 2018-04-20 深圳市华星光电技术有限公司 薄膜晶体管结构的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030155594A1 (en) * 2000-09-22 2003-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method method thereof
CN1612358A (zh) * 2003-10-28 2005-05-04 统宝光电股份有限公司 薄膜晶体管及其制作方法
JP2010199459A (ja) * 2009-02-27 2010-09-09 Dainippon Printing Co Ltd トランジスタ素子の製造方法
CN102290421A (zh) * 2010-06-17 2011-12-21 三星移动显示器株式会社 平板显示装置和制造该平板显示装置的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017124690A1 (zh) * 2016-01-19 2017-07-27 深圳市华星光电技术有限公司 薄膜晶体管结构的制造方法
WO2019071675A1 (zh) * 2017-10-09 2019-04-18 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及其制作方法
US10332989B2 (en) * 2017-11-21 2019-06-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Back-channel-etched TFT substrate and manufacturing method thereof
CN109860057A (zh) * 2019-03-25 2019-06-07 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
WO2017124690A1 (zh) 2017-07-27
US9935182B2 (en) 2018-04-03
US20180040721A1 (en) 2018-02-08
CN105489502B (zh) 2018-04-20

Similar Documents

Publication Publication Date Title
US10916568B2 (en) Manufacturing method of display substrate, array substrate and display device
US9679995B2 (en) Method for manufacturing thin film transistor and pixel unit thereof
CN105489502A (zh) 薄膜晶体管结构的制造方法
US10128281B2 (en) Array substrate, fabrication method thereof and display device
US10204802B2 (en) Method of forming via hole, array substrate and method of forming the same and display device
KR20180056708A (ko) 액정 디스플레이 패널, 어레이 기판 및 그 제조 방법
CN102903674B (zh) 显示面板及其制作方法
JP2014140033A (ja) 薄膜トランジスタ及びアレイ基板の製造方法
US9076992B2 (en) Method for preventing short circuit between metal wires in organic light emitting diode display device
TWI471948B (zh) 氧化物薄膜電晶體製程方法
CN106206426B (zh) 阵列基板及其制造方法、显示装置
CN105655257A (zh) 薄膜晶体管结构的制造方法
EP3640976A1 (en) Mask and method for preparing array substrate
CN102655116B (zh) 阵列基板的制造方法
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
US20160240558A1 (en) Manufacturing method for array substrate, array substrate and display device
CN103050441B (zh) 氧化物薄膜晶体管制程方法
JP6555843B2 (ja) アレイ基板及びその製造方法
CN107579005A (zh) 薄膜晶体管及制备方法、阵列基板及显示装置
CN105632920B (zh) 薄膜晶体管基板的制作方法
CN109119466B (zh) 薄膜晶体管及其制作方法
CN109300849B (zh) 低温多晶硅薄膜晶体管阵列基板及其制造方法
CN106952948A (zh) 主动元件及其制作方法
US9450077B2 (en) Method of manufacturing thin film transistor
US9425294B2 (en) Display array substrate and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant