CN109860057A - 薄膜晶体管、阵列基板及其制作方法、显示装置 - Google Patents
薄膜晶体管、阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN109860057A CN109860057A CN201910227559.0A CN201910227559A CN109860057A CN 109860057 A CN109860057 A CN 109860057A CN 201910227559 A CN201910227559 A CN 201910227559A CN 109860057 A CN109860057 A CN 109860057A
- Authority
- CN
- China
- Prior art keywords
- underlay substrate
- grid
- amorphous silicon
- tft
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 101
- 239000010409 thin film Substances 0.000 title claims abstract description 46
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 claims abstract description 29
- 239000004020 conductor Substances 0.000 claims abstract description 25
- 238000009413 insulation Methods 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- 238000005224 laser annealing Methods 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 239000010408 film Substances 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims 1
- 238000002425 crystallisation Methods 0.000 abstract description 10
- 230000008025 crystallization Effects 0.000 abstract description 9
- 238000005516 engineering process Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 42
- 229920002120 photoresistant polymer Polymers 0.000 description 37
- 230000000694 effects Effects 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 230000014759 maintenance of location Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 206010020843 Hyperthermia Diseases 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000036031 hyperthermia Effects 0.000 description 1
- 230000003447 ipsilateral effect Effects 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供了一种薄膜晶体管、阵列基板及其制作方法、显示装置，属于显示技术领域。其中，薄膜晶体管的制作方法，包括：提供一衬底基板；在所述衬底基板上形成栅极，所述栅极的至少部分区域采用透明导电材料；形成覆盖所述栅极的栅绝缘层；在所述栅绝缘层上形成非晶硅图形，所述至少部分区域在所述衬底基板上的正投影与所述非晶硅图形在所述衬底基板上的正投影至少部分重合；从所述非晶硅图形背离所述衬底基板的一侧和所述衬底基板背离所述非晶硅图形的一侧同时对所述非晶硅图形进行激光退火处理。本发明的技术方案能够加快多晶硅薄膜晶体管制作过程中，形成多晶硅时的结晶速度，提高多晶硅薄膜晶体管的生产效率。
Description
技术领域
本发明涉及显示技术领域，特别是指一种薄膜晶体管、阵列基板及其制作方法、显示装置。
背景技术
现有技术在制作多晶硅薄膜晶体管时，是先形成非晶硅图形，再采用准分子激光退火技术(ELA)将非晶硅通过激光照射，转变为多晶硅，利用多晶硅形成薄膜晶体管的有源层，但在形成多晶硅的过程中，多晶硅的结晶速度比较慢，影响了多晶硅薄膜晶体管的生产效率。
发明内容
本发明要解决的技术问题是提供一种薄膜晶体管、阵列基板及其制作方法、显示装置，能够加快多晶硅薄膜晶体管制作过程中，形成多晶硅时的结晶速度，提高多晶硅薄膜晶体管的生产效率。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种薄膜晶体管的制作方法，包括：
提供一衬底基板；
在所述衬底基板上形成栅极，所述栅极的至少部分区域采用透明导电材料；
形成覆盖所述栅极的栅绝缘层；
在所述栅绝缘层上形成非晶硅图形，所述至少部分区域在所述衬底基板上的正投影与所述非晶硅图形在所述衬底基板上的正投影至少部分重合；
从所述非晶硅图形背离所述衬底基板的一侧和所述衬底基板背离所述非晶硅图形的一侧同时对所述非晶硅图形进行激光退火处理。
进一步地，所述至少部分区域在所述衬底基板上的正投影落入所述非晶硅图形在所述衬底基板上的正投影内。
进一步地，所述在所述衬底基板上形成栅极包括：
在衬底基板上形成金属层，对所述金属层进行构图形成第一栅极图形；
在所述衬底基板上形成透明导电层，对所述透明导电层进行构图形成第二栅极图形，所述第二栅极图形与所述第一栅极图形相连接组成所述栅极。
进一步地，所述透明导电材料采用ITO。
本发明实施例还提供了一种薄膜晶体管，包括：
位于衬底基板上的栅极，所述栅极的至少部分区域采用透明导电材料；
覆盖所述栅极的栅绝缘层；
位于所述栅绝缘层上的多晶硅图形，所述至少部分区域在所述衬底基板上的正投影与所述多晶硅图形在所述衬底基板上的正投影至少部分重合。
进一步地，所述至少部分区域在所述衬底基板上的正投影落入所述多晶硅图形在所述衬底基板上的正投影内。
进一步地，所述透明导电材料采用ITO。
本发明实施例还提供了一种阵列基板的制作方法，采用如上所述的薄膜晶体管的制作方法制作薄膜晶体管。
本发明实施例还提供了一种阵列基板，包括如上所述的薄膜晶体管。
本发明实施例还提供了一种显示装置，包括如上所述的阵列基板。
本发明的实施例具有以下有益效果：
上述方案中，栅极的至少部分区域采用透明导电材料制成，这样在对非晶硅图形进行激光退火处理时，由于衬底基板背离非晶硅图形的一侧也可以透过光线，因此可以从非晶硅图形背离衬底基板的一侧和衬底基板背离非晶硅图形的一侧同时对非晶硅图形进行激光退火处理，能够加快非晶硅的熔融速度，并且能够使得非晶硅从中间部位开始结晶，能够提高结晶速度，进而提高多晶硅薄膜晶体管的生产效率。并且相比金属，透明导电材料的散热速度较慢，这样可以达到较好的保温效果，减小在激光退火时金属对热量的散失作用，降低散热速度，使得生长的晶粒的尺寸比较大，能够提高结晶度，进而提高薄膜晶体管的性能。
附图说明
图1为本发明实施例形成第一栅极图形的示意图；
图2为本发明实施例形成第二栅极图形的示意图；
图3为本发明实施例形成栅绝缘层的示意图；
图4为本发明实施例形成非晶硅图形的示意图；
图5为本发明实施例对非晶硅图形进行激光退火处理的示意图。
附图标记
1 衬底基板
2 第一栅极图形
3 第二栅极图形
4 栅绝缘层
5 非晶硅图形
6 激光发生器
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
现有技术在制作多晶硅薄膜晶体管时，是先形成非晶硅图形，再采用准分子激光退火技术(ELA)将非晶硅通过激光照射，转变为多晶硅，利用多晶硅形成薄膜晶体管的有源层，对于底栅结构的薄膜晶体管来说，由于栅极大多采用金属制成，不透光，因此仅能从非晶硅图形背离衬底基板的一侧对非晶硅图形进行激光退火处理，非晶硅熔融的速度比较慢，并且仅能从非晶硅图形背离衬底基板的一侧开始结晶，结晶速度比较慢，影响了多晶硅薄膜晶体管的生产效率。
本发明的实施例针对上述问题，提供一种薄膜晶体管、阵列基板及其制作方法、显示装置，能够加快多晶硅薄膜晶体管制作过程中，形成多晶硅时的结晶速度，提高多晶硅薄膜晶体管的生产效率。
本发明的实施例提供一种薄膜晶体管的制作方法，包括：
提供一衬底基板；
在所述衬底基板上形成栅极，所述栅极的至少部分区域采用透明导电材料；
形成覆盖所述栅极的栅绝缘层；
在所述栅绝缘层上形成非晶硅图形，所述至少部分区域在所述衬底基板上的正投影与所述非晶硅图形在所述衬底基板上的正投影至少部分重合；
从所述非晶硅图形背离所述衬底基板的一侧和所述衬底基板背离所述非晶硅图形的一侧同时对所述非晶硅图形进行激光退火处理。
本实施例中，栅极的至少部分区域采用透明导电材料制成，这样在对非晶硅图形进行激光退火处理时，由于衬底基板背离非晶硅图形的一侧也可以透过光线，因此可以从非晶硅图形背离衬底基板的一侧和衬底基板背离非晶硅图形的一侧同时对非晶硅图形进行激光退火处理，能够加快非晶硅的熔融速度，并且能够使得非晶硅从中间部位开始结晶，能够提高结晶速度，进而提高多晶硅薄膜晶体管的生产效率。并且相比金属，透明导电材料的散热速度较慢，这样可以达到较好的保温效果，减小在激光退火时金属对热量的散失作用，降低散热速度，使得生长的晶粒的尺寸比较大，能够提高结晶度，进而提高薄膜晶体管的性能。
进一步地，所述至少部分区域在所述衬底基板上的正投影落入所述非晶硅图形在所述衬底基板上的正投影内。这样在制作薄膜晶体管，对非晶硅图形进行激光退火处理时，既可以使得激光从衬底基板背离非晶硅图形的一侧照射到非晶硅图形上，又能够避免激光照射到除非晶硅图形外的其他区域影响薄膜晶体管的性能。
一具体实施例中，所述在所述衬底基板上形成栅极包括：
在衬底基板上形成金属层，对所述金属层进行构图形成第一栅极图形；
在所述衬底基板上形成透明导电层，对所述透明导电层进行构图形成第二栅极图形，所述第二栅极图形与所述第一栅极图形相连接组成所述栅极。
进一步地，所述透明导电材料采用ITO。当然，透明导电材料并不局限于采用ITO，还可以采用其他透明导电材料，比如IZO等。
本发明实施例还提供了一种薄膜晶体管，包括：
位于衬底基板上的栅极，所述栅极的至少部分区域采用透明导电材料；
覆盖所述栅极的栅绝缘层；
位于所述栅绝缘层上的多晶硅图形，所述至少部分区域在所述衬底基板上的正投影与所述多晶硅图形在所述衬底基板上的正投影至少部分重合。
本实施例中，栅极的至少部分区域采用透明导电材料制成，这样在制作薄膜晶体管，对非晶硅图形进行激光退火处理时，由于衬底基板背离非晶硅图形的一侧也可以透过光线，因此可以从非晶硅图形背离衬底基板的一侧和衬底基板背离非晶硅图形的一侧同时对非晶硅图形进行激光退火处理，能够加快非晶硅的熔融速度，并且能够使得非晶硅从中间部位开始结晶，能够提高结晶速度，进而提高多晶硅薄膜晶体管的生产效率。并且相比金属，透明导电材料的散热速度较慢，这样可以达到较好的保温效果，减小在激光退火时金属对热量的散失作用，降低散热速度，使得生长的晶粒的尺寸比较大，能够提高结晶度，进而提高薄膜晶体管的性能。
进一步地，所述至少部分区域在所述衬底基板上的正投影落入所述多晶硅图形在所述衬底基板上的正投影内。这样在制作薄膜晶体管，对非晶硅图形进行激光退火处理时，既可以使得激光从衬底基板背离非晶硅图形的一侧照射到非晶硅图形上，又能够避免激光照射到除非晶硅图形外的其他区域影响薄膜晶体管的性能。
进一步地，所述透明导电材料采用ITO。当然，透明导电材料并不局限于采用ITO，还可以采用其他透明导电材料，比如IZO等。
下面结合附图以及具体的实施例对本发明的技术方案进行进一步介绍，本实施例的薄膜晶体管的制作方法包括以下步骤：
步骤1、如图1所示，提供一衬底基板1，在衬底基板1上形成第一栅极图形2；
其中，衬底基板1可为玻璃基板或石英基板。
具体地，可以采用溅射或热蒸发的方法在衬底基板1上沉积厚度约为的栅金属层，栅金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。在栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于第一栅极图形2所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜，剥离剩余的光刻胶，形成第一栅极图形2。
步骤2、如图2所示，在衬底基板1上形成第二栅极图形3；
具体地，在衬底基板1上通过溅射或热蒸发的方法沉积厚度约为 的透明导电层，透明导电层可以是ITO、IZO或者其他的透明金属氧化物，在透明导电层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于第二栅极图形3所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的透明导电层薄膜，剥离剩余的光刻胶，形成第二栅极图形3。
步骤3、如图3所示，形成覆盖栅极的栅绝缘层4；
具体地，可以采用等离子体增强化学气相沉积(PECVD)方法在完成步骤2的基板上沉积厚度为的栅绝缘层，栅绝缘层可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体是SiH4、NH3、N2或SiH2Cl2、NH3、N2。
步骤4、如图4所示，在栅绝缘层4上形成非晶硅图形5；
具体地，在经过步骤3的基板上形成一层非晶硅层，在非晶硅层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于非晶硅图形5所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的非晶硅层，剥离剩余的光刻胶，形成非晶硅图形5，其中，第二栅极图形3在衬底基板1的正投影落入非晶硅图形5在衬底基板1上的正投影内。
步骤5、如图5所示，利用激光发生器6从衬底基板1的两侧分别对非晶硅图形5进行激光退火处理，使得非晶硅图形5转换为多晶硅。
激光发生器6能够发射出高能高密度的激光，照射非晶硅图形5使之发生熔融结晶形成多晶硅。
由于第二栅极图形3采用透明导电材料制成，这样衬底基板1背离非晶硅图形5的一侧也可以透过光线，因此可以从非晶硅图形5背离衬底基板1的一侧和衬底基板1背离非晶硅图形5的一侧同时对非晶硅图形5进行激光退火处理，从非晶硅图形5的两个不同侧同时照射激光，并使得激光在非晶硅图形5中相位叠加增强，起到局部高温退火的目的，能够加快非晶硅的熔融速度，并且能够使得非晶硅从中间部位开始结晶，能够提高结晶速度，进而提高多晶硅薄膜晶体管的生产效率。并且相比金属，透明导电材料制成的第二栅极图形3的散热速度较慢，这样可以达到较好的保温效果，减小在激光退火时金属对热量的散失作用，降低散热速度，使得生长的晶粒的尺寸比较大，能够提高结晶度，进而提高薄膜晶体管的性能。
在非晶硅图形5转换为多晶硅后，即可得到薄膜晶体管的有源层，之后可以形成覆盖有源层的层间绝缘层，再在层间绝缘层上制作薄膜晶体管的源极和漏极，即可得到多晶硅薄膜晶体管。
本发明实施例还提供了一种阵列基板的制作方法，采用如上所述的薄膜晶体管的制作方法制作薄膜晶体管。
本发明实施例还提供了一种阵列基板，包括如上所述的薄膜晶体管。
本发明实施例还提供了一种显示装置，包括如上所述的阵列基板。
该显示装置的显示效果佳，画面稳定性好，市场竞争力强，使用寿命长。本领域技术人员可以理解，该显示装置具有前面所述的薄膜晶体管的所有特征和优点，在此不再一一赘述。
根据本发明的实施例，该显示装置的具体种类没有特别限制，可以为本领域任何具有显示功能的装置、设备，例如包括但不限于手机、平板电脑、计算机显示器、游戏机、电视机、显示屏幕、可穿戴设备及其他具有显示功能的生活电器或家用电器等。
当然，本领域技术人员可以理解，除了前面所述的薄膜晶体管，本发明所述的显示装置还可以包括常规显示装置所具有的必要的结构和部件，以手机为例进行说明，除了具有本发明的薄膜晶体管之外，其还可以具有彩膜基板、盖板、触控屏、外壳、CPU、照相模组、指纹识别模组、声音处理系统等等常规手机所具有的结构和部件。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种薄膜晶体管的制作方法，其特征在于，包括：
提供一衬底基板；
在所述衬底基板上形成栅极，所述栅极的至少部分区域采用透明导电材料；
形成覆盖所述栅极的栅绝缘层；
在所述栅绝缘层上形成非晶硅图形，所述至少部分区域在所述衬底基板上的正投影与所述非晶硅图形在所述衬底基板上的正投影至少部分重合；
从所述非晶硅图形背离所述衬底基板的一侧和所述衬底基板背离所述非晶硅图形的一侧同时对所述非晶硅图形进行激光退火处理。
2.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述至少部分区域在所述衬底基板上的正投影落入所述非晶硅图形在所述衬底基板上的正投影内。
3.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述在所述衬底基板上形成栅极包括：
在衬底基板上形成金属层，对所述金属层进行构图形成第一栅极图形；
在所述衬底基板上形成透明导电层，对所述透明导电层进行构图形成第二栅极图形，所述第二栅极图形与所述第一栅极图形相连接组成所述栅极。
4.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述透明导电材料采用ITO。
5.一种薄膜晶体管，其特征在于，包括：
位于衬底基板上的栅极，所述栅极的至少部分区域采用透明导电材料；
覆盖所述栅极的栅绝缘层；
位于所述栅绝缘层上的多晶硅图形，所述至少部分区域在所述衬底基板上的正投影与所述多晶硅图形在所述衬底基板上的正投影至少部分重合。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述至少部分区域在所述衬底基板上的正投影落入所述多晶硅图形在所述衬底基板上的正投影内。
7.根据权利要求5所述的薄膜晶体管，其特征在于，所述透明导电材料采用ITO。
8.一种阵列基板的制作方法，其特征在于，采用如权利要求1-4中任一项所述的薄膜晶体管的制作方法制作薄膜晶体管。
9.一种阵列基板，其特征在于，包括如权利要求5-7中任一项所述的薄膜晶体管。
10.一种显示装置，其特征在于，包括如权利要求9所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910227559.0A CN109860057B (zh) | 2019-03-25 | 2019-03-25 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910227559.0A CN109860057B (zh) | 2019-03-25 | 2019-03-25 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109860057A true CN109860057A (zh) | 2019-06-07 |
| CN109860057B CN109860057B (zh) | 2021-12-14 |
Family
ID=66901948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910227559.0A Expired - Fee Related CN109860057B (zh) | 2019-03-25 | 2019-03-25 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109860057B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6380570A (ja) * | 1986-09-24 | 1988-04-11 | Nec Corp | 薄膜トランジスタの製造方法 |
| US5817548A (en) * | 1995-11-10 | 1998-10-06 | Sony Corporation | Method for fabricating thin film transistor device |
| JP2000277739A (ja) * | 1999-03-23 | 2000-10-06 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| US20060186415A1 (en) * | 2005-02-24 | 2006-08-24 | Akihiko Asano | Thin film semiconductor device, method of manufacturing the same, and display |
| CN101005016A (zh) * | 2006-01-16 | 2007-07-25 | 中华映管股份有限公司 | 多晶硅层以及薄膜晶体管的制造方法 |
| JP2009170569A (ja) * | 2008-01-15 | 2009-07-30 | Marubun Corp | 結晶性半導体膜形成方法、結晶性半導体膜形成装置および結晶性半導体膜形成基板 |
| CN103236440A (zh) * | 2013-04-12 | 2013-08-07 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制造方法、显示装置 |
| CN105489502A (zh) * | 2016-01-19 | 2016-04-13 | 深圳市华星光电技术有限公司 | 薄膜晶体管结构的制造方法 |
| CN107068552A (zh) * | 2017-05-02 | 2017-08-18 | 京东方科技集团股份有限公司 | 一种多晶硅薄膜的制作方法、薄膜晶体管和阵列基板 |
| CN108649074A (zh) * | 2018-04-19 | 2018-10-12 | 华南理工大学 | 一种azo透明栅极薄膜晶体管及其制备方法 |
-
2019
- 2019-03-25 CN CN201910227559.0A patent/CN109860057B/zh not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6380570A (ja) * | 1986-09-24 | 1988-04-11 | Nec Corp | 薄膜トランジスタの製造方法 |
| US5817548A (en) * | 1995-11-10 | 1998-10-06 | Sony Corporation | Method for fabricating thin film transistor device |
| JP2000277739A (ja) * | 1999-03-23 | 2000-10-06 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| US20060186415A1 (en) * | 2005-02-24 | 2006-08-24 | Akihiko Asano | Thin film semiconductor device, method of manufacturing the same, and display |
| CN101005016A (zh) * | 2006-01-16 | 2007-07-25 | 中华映管股份有限公司 | 多晶硅层以及薄膜晶体管的制造方法 |
| JP2009170569A (ja) * | 2008-01-15 | 2009-07-30 | Marubun Corp | 結晶性半導体膜形成方法、結晶性半導体膜形成装置および結晶性半導体膜形成基板 |
| CN103236440A (zh) * | 2013-04-12 | 2013-08-07 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制造方法、显示装置 |
| CN105489502A (zh) * | 2016-01-19 | 2016-04-13 | 深圳市华星光电技术有限公司 | 薄膜晶体管结构的制造方法 |
| CN107068552A (zh) * | 2017-05-02 | 2017-08-18 | 京东方科技集团股份有限公司 | 一种多晶硅薄膜的制作方法、薄膜晶体管和阵列基板 |
| CN108649074A (zh) * | 2018-04-19 | 2018-10-12 | 华南理工大学 | 一种azo透明栅极薄膜晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109860057B (zh) | 2021-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100836744B1 (ko) | 비정질 실리콘의 주울 가열 결정화 방법 | |
| TW515101B (en) | Method for fabrication of field-effect transistor | |
| JP4095074B2 (ja) | 半導体素子製造方法 | |
| TW201032289A (en) | Method of fabricating array substrate | |
| WO2015090016A1 (zh) | 薄膜晶体管和阵列基板及其各自制备方法、以及显示装置 | |
| CN1716532B (zh) | 制备显示装置的方法 | |
| WO2018113214A1 (zh) | 薄膜晶体管及其制作方法、显示基板、显示装置 | |
| WO2015100894A1 (zh) | 显示装置、阵列基板及其制造方法 | |
| CN107170759A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN105470312A (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
| CN107331709A (zh) | 薄膜晶体管及其制作方法、显示基板及显示装置 | |
| CN105977205B (zh) | 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置 | |
| CN103700670B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN109036134A (zh) | 柔性显示基板及其制作方法、显示装置 | |
| JP2002280391A (ja) | ＴＦＴのためのＳｉ層の金属誘起による自己整合結晶化を用いる半導体デバイス、トップ・ゲート形ＴＦＴおよび該トップ・ゲート形ＴＦＴの製造方法 | |
| US10707353B2 (en) | Thin film transistor, method for fabricating the same, display substrate and display device | |
| CN109524476A (zh) | 氧化物薄膜晶体管的制备方法及阵列基板的制备方法 | |
| TWI251349B (en) | Method of forming thin film transistor | |
| CN103854975B (zh) | 多晶硅层的制造方法和有机发光显示设备及其制造方法 | |
| TW201944134A (zh) | 主動元件基板及其製法 | |
| WO2019056657A1 (zh) | 低温多晶硅薄膜晶体管及其制备方法和阵列基板 | |
| WO2013013586A1 (zh) | 薄膜晶体管、其制造方法及包括该薄膜晶体管的阵列基板 | |
| TWI235435B (en) | Method of forming metal silicide on regions of metal oxide semiconductor field effect transistor | |
| TW559868B (en) | Semiconductor device and method of manufacturing the same | |
| CN108766972A (zh) | 薄膜晶体管及其制作方法、显示基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20211214 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |