WO2019065174A1 - 時間計測デバイスおよび時間計測装置 - Google Patents

時間計測デバイスおよび時間計測装置 Download PDF

Info

Publication number
WO2019065174A1
WO2019065174A1 PCT/JP2018/033381 JP2018033381W WO2019065174A1 WO 2019065174 A1 WO2019065174 A1 WO 2019065174A1 JP 2018033381 W JP2018033381 W JP 2018033381W WO 2019065174 A1 WO2019065174 A1 WO 2019065174A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
signal
pixels
time measurement
output signal
Prior art date
Application number
PCT/JP2018/033381
Other languages
English (en)
French (fr)
Inventor
長谷川　浩一
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to EP18860216.3A priority Critical patent/EP3572833B1/en
Priority to EP21205848.1A priority patent/EP3968046A3/en
Priority to JP2019544521A priority patent/JP6742531B2/ja
Priority to US16/477,088 priority patent/US11092677B2/en
Priority to CN201880006334.6A priority patent/CN110462425B/zh
Publication of WO2019065174A1 publication Critical patent/WO2019065174A1/ja
Priority to US17/329,816 priority patent/US20210302552A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4865—Time delay measurement, e.g. time-of-flight measurement, time of arrival measurement or determining the exact position of a peak
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes

Definitions

  • the present disclosure relates to a time measuring device and a time measuring device that measure time from the timing of emitting light to the timing of detecting light.
  • TOF Time Of Flight
  • this TOF method light is emitted and the reflected light reflected by the object to be measured is detected.
  • the distance to a measurement object is measured by measuring the time difference between the timing which emitted light, and the timing which detected catoptric light (for example, patent documents 1).
  • the circuit be easy to layout, and it is expected that the time measuring device can also be easy to layout.
  • a first time measurement device in an embodiment of the present disclosure includes a plurality of pixels and a time measurement unit.
  • the plurality of pixels are juxtaposed in the first direction, and each includes a single photon avalanche diode formed on the first semiconductor substrate, and generates a first logic signal according to the detection timing in the single photon avalanche diode. It is
  • the time measurement unit is formed on the second semiconductor substrate bonded to the first semiconductor substrate, and measures the detection timing of each of the plurality of pixels.
  • Each pixel other than the first pixel disposed at one end in the first direction among the plurality of pixels has an output signal of one pixel other than the pixel and a first logic signal generated in the pixel. Based on the output signal of the second pixel disposed at the other end of the first direction of the plurality of pixels, the time measurement unit generates the output signal in each of the plurality of pixels. Measure the detection timing.
  • a second time measurement device in an embodiment of the present disclosure includes a plurality of pixels and a time measurement unit.
  • the plurality of pixels are juxtaposed in the first direction, and each includes a light receiving element, and generates a first logic signal according to the detection timing in the light receiving element.
  • the time measurement unit measures the detection timing of each of the plurality of pixels.
  • Each pixel other than the first pixel disposed at one end in the first direction among the plurality of pixels has an output signal of one pixel other than the pixel and a first logic signal generated in the pixel.
  • the time measurement unit Based on the output signal of the second pixel disposed at the other end of the first direction of the plurality of pixels, the time measurement unit generates the output signal in each of the plurality of pixels. Measure the detection timing.
  • a third time measurement device includes a first pixel, a second pixel, and a third pixel, and a time measurement unit.
  • the first pixel, the second pixel, and the third pixel each include a single photon avalanche diode formed on the first semiconductor substrate, and the first logic according to the detection timing in the single photon avalanche diode It generates a signal.
  • the time measurement unit is formed on the second semiconductor substrate bonded to the first semiconductor substrate, and measures the detection timing of each of the first pixel, the second pixel, and the third pixel. .
  • the second pixel generates an output signal based on the output signal of the first pixel and the first logic signal generated in the second pixel, and the third pixel is of the second pixel.
  • An output signal is generated based on the output signal and the first logic signal generated in the third pixel, and the time measurement unit generates the first pixel, the third pixel based on the output signal of the third pixel. The detection timing of each of the two pixels and the third pixel is measured.
  • a first time measurement device includes a light emitting unit, a mirror, a plurality of pixels, and a time measurement unit.
  • the light emitting unit emits light.
  • the mirror is for reflecting the reflected light corresponding to the light.
  • the plurality of pixels are juxtaposed in the first direction, each including a single photon avalanche diode formed on the first semiconductor substrate and detecting the reflected light reflected by the mirror, and the detection timing in the single photon avalanche diode To generate a first logic signal according to.
  • the time measurement unit is formed on the second semiconductor substrate bonded to the first semiconductor substrate, and measures the detection timing of each of the plurality of pixels.
  • Each pixel other than the first pixel disposed at one end in the first direction among the plurality of pixels has an output signal of one pixel other than the pixel and a first logic signal generated in the pixel. Based on the output signal of the second pixel disposed at the other end of the first direction of the plurality of pixels, the time measurement unit generates the output signal in each of the plurality of pixels. Measure the detection timing.
  • a second time measurement device includes a light emitting unit, a mirror, a plurality of pixels, and a time measurement unit.
  • the light emitting unit emits light.
  • the mirror is for reflecting the reflected light corresponding to the light.
  • the plurality of pixels are arranged in parallel in the first direction, and each of the plurality of pixels includes a light receiving element for detecting the reflected light reflected by the mirror, and generates a first logic signal according to the detection timing in the light receiving element. is there.
  • the time measurement unit measures the detection timing of each of the plurality of pixels.
  • Each pixel other than the first pixel disposed at one end in the first direction among the plurality of pixels has an output signal of one pixel other than the pixel and a first logic signal generated in the pixel. Based on the output signal of the second pixel disposed at the other end of the first direction of the plurality of pixels, the time measurement unit generates the output signal in each of the plurality of pixels. Measure the detection timing.
  • a third time measurement device includes a light emitting unit, a mirror, a first pixel, a second pixel, a third pixel, and a time measurement unit.
  • the light emitting unit emits light.
  • the mirror is for reflecting the reflected light corresponding to the light.
  • the first pixel, the second pixel, and the third pixel each include a single photon avalanche diode formed on the first semiconductor substrate and detecting the reflected light reflected by the mirror, the single photon avalanche diode
  • the first logic signal is generated according to the detection timing in
  • the time measurement unit is formed on the second semiconductor substrate bonded to the first semiconductor substrate, and measures the detection timing of each of the first pixel, the second pixel, and the third pixel. .
  • the second pixel generates an output signal based on the output signal of the first pixel and the first logic signal generated in the second pixel, and the third pixel is of the second pixel.
  • An output signal is generated based on the output signal and the first logic signal generated in the third pixel, and the time measurement unit generates the first pixel, the third pixel based on the output signal of the third pixel. The detection timing of each of the two pixels and the third pixel is measured.
  • the detection timing is determined.
  • a responsive first logic signal is generated.
  • the output signal of one pixel other than the pixel and the first logic signal generated in the pixel An output signal is generated based on Then, in the time measurement unit formed on the second semiconductor substrate, each of the plurality of pixels is selected based on the output signal of the second pixel arranged at the other end in the first direction of the plurality of pixels. Detection timing is measured.
  • the second time measurement device and the second time measurement device In the second time measurement device and the second time measurement device according to the embodiment of the present disclosure, light is detected by the light receiving element in each pixel, and the first logic signal corresponding to the detection timing is generated. .
  • the output signal of one pixel other than the pixel and the first logic signal generated in the pixel An output signal is generated based on And in a time measurement part, the detection timing in each of a plurality of pixels is measured based on the output signal of the 2nd pixel arranged at the other end of the 1st direction among a plurality of pixels.
  • the detection timing is determined.
  • a responsive first logic signal is generated.
  • an output signal is generated based on the output signal of the first pixel and the first logic signal generated in the second pixel.
  • an output signal is generated based on the output signal of the second pixel and the first logic signal generated in the third pixel.
  • the detection timing in each of the first pixel, the second pixel, and the third pixel is measured based on the output signal of the third pixel.
  • the first direction of the plurality of pixels is obtained.
  • Each pixel other than the first pixel arranged at one end of the pixel generates an output signal based on the output signal of one pixel other than the pixel and the first logic signal generated in the pixel, Since the time measurement unit measures the detection timing in each of the plurality of pixels based on the output signal of the second pixel arranged at the other end in the first direction of the plurality of pixels, the layout is performed. It is easy to do.
  • the second pixel is the output signal of the first pixel, and the first generated in the second pixel.
  • the third pixel generates an output signal based on the output signal of the second pixel and the first logic signal generated in the third pixel. Since the time measurement unit measures the detection timing of each of the first pixel, the second pixel, and the third pixel based on the output signal of the third pixel, the layout is performed. It can be made easy.
  • FIG. 3 is a circuit diagram illustrating a configuration example of a pixel illustrated in FIG.
  • FIG. 3 is a circuit diagram showing an example of configuration of a waveform shaping unit and a time measuring unit shown in FIG.
  • FIG. 6 is a waveform chart showing an example of time measurement operation in a time measuring device concerning a 1st embodiment.
  • FIG. 6 is a waveform chart showing an operation example of the light receiving element shown in FIG. 3.
  • FIG. 7 is a timing waveform chart illustrating an operation example of the time measuring device according to the first embodiment. It is a timing waveform chart showing an example of calibration operation in a time measuring device concerning a 1st embodiment. It is a circuit diagram showing the example of 1 structure of the waveform shaping part which concerns on the modification of 1st Embodiment, and a time measurement part.
  • FIG. 16 is a circuit diagram illustrating a configuration example of a pixel according to another modification of the first embodiment. It is a block diagram showing the example of 1 composition of the time measurement device concerning the other modification of a 1st embodiment. It is a circuit diagram showing the example of 1 structure of the pixel shown in FIG. FIG.
  • FIG. 16 is a timing waveform diagram illustrating an example of a test operation in the time measurement device according to another modification of the first embodiment. It is a block diagram showing the example of 1 composition of the time measurement device concerning the other modification of a 1st embodiment. It is a block diagram showing the example of 1 composition of the time measurement device concerning the other modification of a 1st embodiment. It is a block diagram showing an example of 1 composition of a time measurement device concerning a 2nd embodiment.
  • FIG. 18 is a circuit diagram illustrating a configuration example of the pixel illustrated in FIG. It is a timing waveform chart showing an example of time measurement operation in a time measuring device concerning a 2nd embodiment.
  • FIG. 18 is a circuit diagram illustrating a configuration example of the pixel illustrated in FIG. It is a timing waveform chart showing an example of time measurement operation in a time measuring device concerning a 2nd embodiment.
  • FIG. 18 is a circuit diagram illustrating a configuration example of a pixel according to a modification of the second embodiment. It is a block diagram showing an example of 1 composition of a distance measurement device concerning an example of application. It is a block diagram showing an example of rough composition of a vehicle control system. It is explanatory drawing which shows an example of the installation position of a vehicle exterior information detection part and an imaging part. It is a block diagram showing the example of 1 composition of the time measurement device concerning a modification. It is a sectional view showing one structural example of SPAD.
  • FIG. 1 shows a configuration example of a time measuring device (time measuring device 1) according to an embodiment.
  • the time measuring device 1 emits light, detects the reflected light reflected by the object to be measured, and measures a time difference between the timing when the light is emitted and the timing when the reflected light is detected.
  • the time measuring device 1 includes a light emitting unit 11, a diffusion lens 12, a collecting mirror 13, a time measuring device 20, and a control unit 14.
  • the light emitting unit 11 performs a light emitting operation so as to emit light at timing according to the light emission control signal C1, and is configured using, for example, a pulse laser light source.
  • the diffusion lens 12 is for diffusing the light emitted from the light emitting unit 11 into a predetermined angle range. Then, the light (emitted light L1) diffused by the diffusion lens 12 is emitted from the time measuring device 1.
  • the condensing mirror 13 reflects the light (reflected light L2) reflected by the measurement object 9 and incident on the time measurement device 1 toward the light receiving surface S of the time measurement device 20.
  • the condenser mirror 13 is not necessarily a necessary component, and may have any configuration as long as the reflected light L2 can reach the light receiving surface S of the time measurement device 20.
  • the time measurement device 20 detects the light reflected by the condensing mirror 13, and the time difference between the timing when the light emitting unit 11 emits light and the timing when the light receiving element 31 (described later) of the time measurement device 20 detects light. It measures the
  • the control unit 14 controls the operation of the light emitting unit 11 and the time measuring device 20. Specifically, the control unit 14 controls the light emitting operation of the light emitting unit 11 by supplying the light emission control signal C1 to the light emitting unit 11. In addition, the control unit 14 supplies various control signals (a calibration signal CAL, a selection control signal CTRL, a clock signal CK, and a count start signal ST described later) to the time measuring device 20, whereby the time measuring device It is designed to control twenty operations.
  • various control signals a calibration signal CAL, a selection control signal CTRL, a clock signal CK, and a count start signal ST described later
  • FIG. 2 shows one configuration example of the time measurement device 20. As shown in FIG. In FIG. 2, the control unit 14 is also depicted for the convenience of description.
  • the time measurement device 20 includes a pixel array 21, a selection signal generation unit 22, a waveform shaping unit 23, and a time measurement unit 24.
  • the pixel array 21 has a plurality of pixels 30 arranged in a matrix.
  • M for example, 600 pixels 30 are arranged in the horizontal direction in FIG. 2
  • N for example, 150 pixels 30 are arranged in the vertical direction in FIG.
  • the number M of pixels 30 aligned in the horizontal direction is set larger than the number N of pixels 30 aligned in the vertical direction.
  • the number M of the pixels 30 aligned in the lateral direction is preferably, for example, 200 or more.
  • the number N of pixels 30 arranged in the vertical direction is preferably, for example, 100 or more.
  • the pixel 30 includes a light receiving element 31, a resistance element 32, an inverter 33, an AND circuit 34, a flip flop (F / F) 35, and an exclusive OR circuit 36.
  • the light receiving element 31 detects light, and is configured using, for example, a single photon avalanche diode (SPAD).
  • the cathode of the light receiving element 31 is connected to the other end of the resistance element 32 and the input terminal of the inverter 33, and the anode is grounded.
  • a single photon avalanche diode is used in this example, the present invention is not limited to this, and instead, for example, an avalanche photodiode (APD) may be used or a photodiode (high sensitivity) is used. PD) may be used.
  • APD avalanche photodiode
  • PD photodiode
  • the bias voltage Vbias is supplied to one end of the resistance element 32, and the other end is connected to the cathode of the light receiving element 31 and the input terminal of the inverter 33.
  • the input terminal of the inverter 33 is connected to the other end of the resistance element 32 and the cathode of the light receiving element 31, and the other end is connected to the first input terminal of the AND circuit 34.
  • the AND circuit 34 calculates the logical product (AND) of the signal input to the first input terminal and the signal input to the second input terminal, and outputs the calculated result from the output terminal.
  • the first input terminal of the AND circuit 34 is connected to the output terminal of the inverter 33, the selection signal SEL is supplied to the second input terminal, and the output terminal is a clock input terminal of the flip flop (F / F) 35 It is connected to the.
  • the flip-flop (F / F) 35 is a D-type flip-flop, which samples the signal input to the data input terminal D based on the rising edge of the signal input to the clock input terminal, and outputs the sampling result While outputting from Q, the inverted signal of the sampling result is output from the inverted output terminal QB.
  • the clock input terminal of the flip flop (F / F) 35 is connected to the output terminal of the AND circuit 34, the data input terminal D is connected to the inverting output terminal QB, and the output terminal Q is the first of the exclusive OR circuit 36.
  • the inverted output terminal QB is connected to the data input terminal D. With this configuration, the flip flop (F / F) 35 performs the toggle operation based on the rising edge of the signal input to the clock input terminal.
  • the exclusive OR circuit 36 obtains the exclusive OR (ExOR) of the signal input to the first input terminal and the signal input to the second input terminal, and outputs the obtained result from the output terminal. It is a thing.
  • the first input terminal of the exclusive OR circuit 36 is connected to the output terminal Q of the flip flop (F / F) 35, the second input terminal is connected to the input terminal IN of the pixel 30, and the output terminal is the pixel 30. Is connected to the output terminal OUT.
  • the calibration signal supplied from the control unit 14 is input to the input terminal IN of the leftmost pixel 30 of the M pixels 30 arranged in a row in the horizontal direction. CAL is input. Further, as shown in FIG. 3, the input terminals IN of the pixels 30 other than the leftmost pixel 30 among the M pixels 30 are connected to the output terminal OUT of the pixel 30 adjacent to the left side of the pixel 30. It is connected. The output terminal OUT of the rightmost pixel 30 of the M pixels 30 is connected to the waveform shaping unit 23 as shown in FIG. Then, the rightmost pixel 30 outputs the signal S1.
  • the rightmost pixel 30 of the M pixels 30 in the first row outputs the signal S 1 (1)
  • the rightmost pixel of the M pixels 30 in the second row 30 outputs a signal S1 (2).
  • the third to Nth lines M pixels 30 for one row arranged in parallel in the horizontal direction in FIG. 2 are connected in a so-called daisy chain connection.
  • one selection signal SEL is supplied to N pixels 30 in one column juxtaposed in the vertical direction, and different selection signals SEL are supplied to the pixels 30 belonging to different columns.
  • the corresponding selection signal SEL is supplied to one row of M pixels 30 juxtaposed in the horizontal direction.
  • the selection signal generation unit 22 generates a plurality of selection signals SEL (in this example, M selection signals SEL (1) to SEL (M)) based on the selection control signal CTRL supplied from the control unit 14 It is.
  • the selection signal generation unit 22 supplies M selection signals SEL (1) to SEL (M) to M columns of the pixels 30 in the pixel array 21. As a result, the selection signal generation unit 22 can sequentially select the plurality of pixels 30 in units of columns.
  • the waveform shaping unit 23 shapes the waveforms of the plurality of signals S1 (N signals S1 (1) to S1 (N) in this example) supplied from the pixel array 21 to thereby form the plurality of signals S2 (this). In the example, N signals S2 (1) to S2 (N) are generated respectively.
  • the waveform shaping unit 23 has a plurality of waveform shaping circuits 40 (in this example, N waveform shaping circuits 40 (1) to 40 (N)).
  • the waveform shaping circuit 40 (1) generates the signal S2 (1) by shaping the waveform of the signal S1 (1)
  • the waveform shaping circuit 40 (2) generates the waveform of the signal S1 (2).
  • the signal S2 (2) is generated by shaping.
  • the waveform shaping unit 23 is not necessarily a necessary component, and may have any configuration as long as it can accurately transmit that light has been detected.
  • the time measuring unit 24 performs a time measuring operation based on a plurality of signals S2 (N signals S2 (1) to S2 (N) in this example).
  • the time measuring unit 24 has a counter 28 and a plurality of latches 29 (in this example, N latches 29 (1) to 29 (N)).
  • the counter 28 increments the count value CNT by performing a count operation of clock pulses of the clock signal CK.
  • the latch 29 (1) generates the signal S3 (1) by latching the count value CNT based on the signal S2 (1), and the latch 29 (2) generates the signal S2 (2) based on the signal S2 (2).
  • the signal S3 (2) is generated by latching the count value CNT. The same applies to the latches 29 (3) to 29 (N).
  • FIG. 4 illustrates an example of the configuration of the waveform shaping unit 23 and the time measuring unit 24.
  • the waveform shaping circuit 40 of the waveform shaping unit 23 includes flip flops (F / F) 42 and 43 and an exclusive OR circuit 44.
  • the flip flops (F / F) 42 and 43 are D-type flip flops.
  • the clock signal CK is supplied to the clock input terminal of the flip flop (F / F) 42, the signal S1 is supplied to the data input terminal D, the output terminal Q is the first input terminal of the exclusive OR circuit 44, The data input terminal D of the flip flop (F / F) 43 is connected.
  • the clock signal CK is supplied to the clock input terminal of the flip flop (F / F) 43, and the data input terminal D is the output terminal Q of the flip flop (F / F) 42 and the first input of the exclusive OR circuit 44.
  • the output terminal Q is connected to the terminal, and the second input terminal of the exclusive OR circuit 44 is connected.
  • the first input terminal of the exclusive OR circuit 44 is connected to the output terminal Q of the flip flop (F / F) 42 and the data input terminal D of the flip flop (F / F) 43, and the second input terminal is a flip flop It is connected to the output terminal Q of the (F / F) 43.
  • the waveform shaping circuit 40 detects a transition of the signal S1, and generates a pulse having the same time width as the cycle of the clock signal CK in accordance with the transition.
  • the clock signal CK is supplied to the clock input terminal of the counter 28, and the count start signal ST is supplied to the reset terminal RST. Then, the counter 28 outputs the count value CNT from the output terminal using a signal of a plurality of bits (K bits in this example).
  • the latch 29 latches an N-bit signal (count value CNT) input to the data input terminal D at a timing according to the signal input to the input terminal LD.
  • the count value CNT is supplied to the data input terminal of the latch 29, the signal S2 is supplied to the input terminal LD, and the count start signal ST is supplied to the reset terminal RST.
  • the latch 29 outputs the latched count value (count value CNT1) from the output terminal using a signal S3 of a plurality of bits (K bits in this example).
  • timing device 20 are formed, for example, on two semiconductor substrates.
  • FIG. 5 shows one configuration example of the time measurement device 20.
  • the time measurement device 20 is configured using two semiconductor substrates 110 and 120 stacked.
  • the light receiving element 31 in the pixel array 21 is formed on the semiconductor substrate 110, and the surface on which the light receiving element 31 is formed is the light receiving surface S of the time measurement device 20.
  • the semiconductor substrate 120 in the region 121 corresponding to the region where the light receiving element 31 is formed in the semiconductor substrate 110, the resistance element 32 and the circuit in the pixel array 21 are formed. Further, in the area 122, a selection signal generation unit 22, a waveform shaping unit 23, and a time measurement unit 24 are formed.
  • the semiconductor substrate 110 and the semiconductor substrate 120 are electrically connected, for example, by a Cu-Cu junction.
  • the pixel 30 corresponds to a specific example of the “pixel” in the present disclosure.
  • the input signal to the first input terminal of the exclusive OR circuit 36 corresponds to one specific example of the “first logic signal” in the present disclosure.
  • the exclusive OR circuit 36 corresponds to one specific example of the “first logic circuit” in the present disclosure.
  • the AND circuit 34 corresponds to one specific example of the “second logic circuit” in the present disclosure.
  • the output signal of the AND circuit 34 corresponds to one specific example of the “second logic signal” in the present disclosure.
  • the flip flop (F / F) 35 corresponds to one specific example of the “third logic circuit” in the present disclosure.
  • the selection signal generation unit 22 corresponds to one specific example of the “control signal generation unit” in the present disclosure.
  • the plurality of selection signals SEL correspond to one specific example of “a plurality of first control signals” in the present disclosure.
  • the calibration signal CAL corresponds to one specific example of the “third logic signal” in the present disclosure.
  • the semiconductor substrate 110 corresponds to one specific example of the “first semiconductor substrate” in the present disclosure.
  • the semiconductor substrate 120 corresponds to one specific example of the “second semiconductor substrate” in the present disclosure.
  • the light emitting unit 11 performs a light emitting operation so as to emit light at a timing according to the light emission control signal C1.
  • the diffusion lens 12 diffuses the light emitted from the light emitting unit 11 into a predetermined angle range.
  • the light (emitted light L1) diffused by the diffusion lens 12 is emitted from the time measurement device 1.
  • the condensing mirror 13 reflects the light (reflected light L2) reflected by the measurement object 9 and incident on the time measurement device 1 toward the light receiving surface S of the time measurement device 20.
  • the time measuring device 20 detects the light reflected by the focusing mirror 13 and measures the time difference between the timing when the light emitting unit 11 emits light and the timing when the light receiving element 31 detects light.
  • the control unit 14 controls the light emission operation of the light emission unit 11 by supplying the light emission control signal C1 to the light emission unit 11, and controls the calibration signal CAL, the selection control signal CTRL, and the clock to the time measurement device 20.
  • the operation of the time measuring device 20 is controlled by supplying the signal CK and the count start signal ST.
  • FIG. 6 shows an example of the time measuring operation in the time measuring device 1.
  • A shows the waveforms of the signals S31A and S31B outputted from the light receiving element 31 in the pixels 30A and 30B, respectively, and (B) shows them.
  • the waveforms of the selection signals SEL (selection signals SELA and SELB) supplied to the pixels 30A and 30B are shown, and
  • C shows the signals S35A and S35B output from the flip flop (F / F) 35 in the pixels 30A and 30B.
  • the waveforms are respectively shown, (D) shows the waveform of the signal S1 supplied to the waveform shaping circuit 40 corresponding to the pixels 30A, 30B, and (E) is outputted from the waveform shaping circuit 40 corresponding to the pixels 30A, 30B.
  • the waveform of the signal S2 is shown, (F) shows the waveform of the count start signal ST, (G) shows the count value CNT, and (H) shows the pixel 30A, It indicates the count value CNT1 indicated by the signal S3 output from the latch 29 corresponding to 0B.
  • the voltage of the calibration signal CAL is fixed at low level or high level.
  • the control unit 14 changes the voltage of the count start signal ST from low level to high level (FIG. 6 (F)).
  • the counter 28 of the time measuring unit 24 starts counting clock pulses, and sequentially increments the count value CNT after this timing t1 (FIG. 6 (G)).
  • the selection signal generation unit 22 changes the voltage of the selection signal SELA supplied to the pixel 30A from the low level to the high level based on the selection control signal CTRL (FIG. 6 (B)). Thereby, N pixels 30 for one column including the pixels 30A corresponding to the selection signal SELA are selected.
  • the light receiving element 31 of the pixel 30A detects light, and the voltage of the signal S31A output from the light receiving element 31 transiently decreases (FIG. 6A). Since the voltage of the selection signal SELA is at a high level (FIG. 6B), the flip flop (F / F) 35 of this pixel 30A performs a toggle operation, and the flip flop (F / F) 35 outputs it. The voltage of the signal S35A changes from low to high (FIG. 6 (C)). As a result, the voltage of the signal S1 supplied to the waveform shaping circuit 40 corresponding to the pixels 30A and 30B changes from the low level to the high level (FIG. 6 (D)). In this example, for convenience of explanation, the delay time of the signal from the pixel 30A to the waveform shaping circuit 40 is zero.
  • the waveform shaping circuit 40 changes the voltage of the signal S2 from low level to high level at timing t3 based on the transition of the signal S1, and changes the voltage of the signal S2 from high level to low level at timing t4 (see FIG. 6 (E)).
  • the latch 29 corresponding to the pixels 30A and 30B latches the count value CNT based on the signal S2, and outputs the latched count value ("2" in this example) as the count value CNT1 at timing t4 (see FIG. 6 (G), (H)).
  • the light receiving element 31 of the pixel 30A detects light, and the voltage of the signal S31A output from the light receiving element 31 transiently decreases (FIG. 6A). Since the voltage of the selection signal SELA is at a high level (FIG. 6B), the flip flop (F / F) 35 of this pixel 30A performs a toggle operation, and the flip flop (F / F) 35 outputs it. The voltage of the signal S35A changes from high level to low level (FIG. 6C). As a result, the voltage of the signal S1 supplied to the waveform shaping circuit 40 corresponding to the pixels 30A and 30B changes from the high level to the low level (FIG. 6 (D)).
  • the waveform shaping circuit 40 changes the voltage of the signal S2 from low to high at timing t6 based on the transition of the signal S1, and changes the voltage of the signal S2 from high to low at timing t7 (see FIG. 6 (E)).
  • the latch 29 corresponding to the pixels 30A and 30B latches the count value CNT based on the signal S2, and outputs the latched count value ("7" in this example) as the count value CNT1 at timing t7 (see FIG. 6 (G), (H)).
  • the light receiving element 31 of the pixel 30B detects light at a certain timing between the timing t2 and the timing t5, and the voltage of the signal S31B output from the light receiving element 31 transiently decreases (see FIG. 6 (A).
  • the voltage of the selection signal SELB is low (FIG. 6B) and the pixel 30B is not selected, the flip-flop (F / F) 35 of this pixel 30B performs a toggle operation. Absent. Therefore, the voltage of the signal S35B output from the flip flop (F / F) 35 is maintained at the low level in this example (FIG. 6 (C)).
  • the selection signal generation unit 22 changes the voltage of the selection signal SELA supplied to the pixel 30A from the high level to the low level based on the selection control signal CTRL (FIG. 6 (B)). Thereby, the selection of N pixels 30 for one column including the pixels 30A corresponding to the selection signal SELA is canceled.
  • the control unit 14 changes the voltage of the count start signal ST from the high level to the low level ((F) in FIG. 6).
  • the counter 28 of the time measuring unit 24 ends the clock pulse counting operation, and resets the count value CNT to zero (FIG. 6 (G)). Further, the latch 29 resets the count value CNT1 to zero (FIG. 6 (H)).
  • the time measuring device 1 generates two count values CNT1 corresponding to the time difference between the timing t1 when the light emitting unit 11 emits light and the timing t2, t5 when the light receiving element 31 of the pixel 30A detects light.
  • “2” and “7” are obtained, and their count value CNT1 is output.
  • the control unit 14 changes the voltage of the count start signal ST from the low level to the high level (FIG. 6F). .
  • the counter 28 of the time measuring unit 24 starts counting clock pulses, and sequentially increments the count value CNT after the timing t9 (FIG. 6 (G)).
  • the selection signal generation unit 22 changes the voltage of the selection signal SELB supplied to the pixel 30B from the low level to the high level based on the selection control signal CTRL (FIG. 6B). As a result, one row of N pixels 30 including the pixels 30B corresponding to the selection signal SELB is selected.
  • the light receiving element 31 of the pixel 30B detects light, and the voltage of the signal S31B output from the light receiving element 31 transiently decreases (FIG. 6A). Since the voltage of the selection signal SELB is at the high level (FIG. 6B), the flip flop (F / F) 35 of this pixel 30 B performs a toggle operation, and the flip flop (F / F) 35 outputs The voltage of the signal S35B changes from low to high (FIG. 6 (C)). As a result, the voltage of the signal S1 supplied to the waveform shaping circuit 40 corresponding to the pixels 30A and 30B changes from the low level to the high level (FIG. 6 (D)).
  • the waveform shaping circuit 40 changes the voltage of the signal S2 from low level to high level at timing t11 based on the transition of the signal S1, and changes the voltage of the signal S2 from high level to low level at timing t12 (see FIG. 6 (E)).
  • the latch 29 corresponding to the pixels 30A and 30B latches the count value CNT based on the signal S2, and outputs the latched count value ("4" in this example) as the count value CNT1 at timing t12 (see FIG. 6 (G), (H)).
  • the light receiving element 31 of the pixel 30A detects light, and the voltage of the signal S31A output from the light receiving element 31 transiently decreases (FIG. 6A).
  • the voltage of the selection signal SELA is low (FIG. 6B) and the pixel 30A is not selected, the flip flop (F / F) 35 of this pixel 30A performs a toggle operation. Absent. Therefore, the voltage of the signal S35A output from the flip flop (F / F) 35 is maintained at the low level in this example (FIG. 6 (C)).
  • the selection signal generation unit 22 changes the voltage of the selection signal SELB supplied to the pixel 30B from the high level to the low level based on the selection control signal CTRL (FIG. 6B). Thereby, the selection of N pixels 30 for one column including the pixels 30B corresponding to the selection signal SELB is cancelled.
  • the control unit 14 changes the voltage of the count start signal ST from the high level to the low level ((F) in FIG. 6).
  • the counter 28 of the time measuring unit 24 ends the counting operation of the clock pulse, and resets the count value CNT to zero (FIG. 6 (G)). Further, the latch 29 resets the count value CNT1 to zero (FIG. 6 (H)).
  • the time measuring device 1 counts the count value CNT1 corresponding to the time difference between the timing t9 when the light emitting unit 11 emits light and the timing t10 when the light receiving element 31 of the pixel 30B detects light (in this example 4 ′ ′) is obtained, and the count value CNT1 is output.
  • the flip-flop (F / F) 35 is provided in each pixel 30 so that the toggle operation is performed each time the light receiving element 31 detects light, and the waveform shaping circuit 40 is provided.
  • the transition of the signal S1 based on this toggle operation is converted into a pulse.
  • FIG. 7 shows the waveform of the signal S31 output from the light receiving element 31 in the pixel 30.
  • FIG. 8 shows an operation example of the time measurement device 1.
  • A shows a waveform of the signal S34 outputted from the AND circuit 34 in the pixel 30, and
  • B shows a flip flop (F / F)
  • C shows the waveform of the signal S1 input to the waveform shaping circuit 40
  • D shows the waveform of the clock signal CK
  • E shows the waveform of the clock signal CK
  • E shows the waveform of the clock signal CK
  • E shows the waveform of the clock signal CK
  • E shows the waveform of the clock signal CK
  • E shows the waveform of the clock signal CK
  • E shows the waveform of the clock signal CK
  • E shows the waveform of the clock signal CK
  • E shows the waveform of the clock signal CK
  • E shows the waveform of the clock signal CK
  • E shows the waveform of the clock signal CK
  • E shows the waveform of the signal
  • the light receiving element 31 when light is incident on the light receiving element 31 at timing t19, the light receiving element 31 generates electron-hole pairs. Then, the generated electrons and holes are accelerated by the electric field, and impact ionization forms electron-hole pairs one after another. Thus, when the light receiving element 31 performs so-called avalanche amplification, the voltage of the signal S31 temporarily decreases from the bias voltage Vbias. Then, the voltage of the signal S31 gradually rises and finally returns to the bias voltage Vbias.
  • the AND circuit 34 of the pixel 30 In response to this voltage change, as shown in FIG. 8A, the AND circuit 34 of the pixel 30 generates a signal S34 having a pulse starting from timing t21 (FIG. 8A).
  • the flip flop (F / F) 35 performs a toggle operation based on the rising edge of the signal S34 to change the voltage of the signal S35 from low level to high level (FIG. 8 (B)).
  • the voltage of the signal S1 supplied to the waveform shaping circuit 40 changes from the low level to the high level (FIG. 8 (C)).
  • the flip-flop (F / F) 42 of the waveform shaping circuit 40 changes the voltage of the signal S42 from low level to high level at timing t22 by sampling this signal S1 at the rising timing of the clock signal CK. Fig. 8 (E)).
  • the flip-flop (F / F) 43 changes the voltage of the signal S43 from low level to high level at timing t23 by sampling the signal S42 at the rising timing of the clock signal CK (FIG. 8 (F)).
  • the exclusive OR circuit 44 changes the voltage of the signal S2 from low to high at timing t22 based on the signals S42 and S43, and changes the voltage of the signal S2 from high to low at timing t23.
  • the flip flop (F / F) 35 is provided in each pixel 30 so that the toggle operation is performed each time the light receiving element 31 detects light.
  • the number of signal transitions can be reduced in the path from the pixel 30 to the waveform shaping circuit 40, thereby reducing power consumption. can do.
  • the pulse width PW of the pulse of the signal S34 output from the AND circuit 34 is determined by the operation of the light receiving element 31 described above, and thus easily changes due to, for example, manufacturing variations or environmental variations.
  • the flip-flop (F / F) 35 which performs toggle operation is provided in each pixel 30, so that the pixel 30 does not output a pulse having a narrow width, so the circuit operation is unstable. Can be reduced.
  • the waveform shaping circuit 40 is provided to convert the transition of the signal S1 based on this toggle operation into a pulse. As a result, the pulse width of the pulse of the signal S1 becomes a time width corresponding to the cycle of the clock signal CK, so that the possibility of the circuit operation becoming unstable can be reduced.
  • the time measuring device 1 can measure the delay time td of the signal from the leftmost pixel 30 in the pixel array 21 to the waveform shaping circuit 40 by performing the calibration operation. The operation will be described in detail below.
  • FIG. 9 shows an example of the calibration operation in the time measuring device 1.
  • A shows the waveform of the calibration signal CAL
  • B shows the waveforms of the selection signals SELA and SELB, respectively
  • C Shows the waveform of the signal S1 supplied to the waveform shaping circuit 40 corresponding to the pixels 30A and 30B
  • D shows the waveform of the signal S2 output from the waveform shaping circuit 40 corresponding to the pixels 30A and 30B.
  • E shows the waveform of the count start signal ST
  • (F) shows the count value CNT
  • G) shows the count value CNT1 shown by the signal S3 output from the latch 29 corresponding to the pixels 30A, 30B.
  • the voltages of the M selection signals SEL are fixed at the low level.
  • the control unit 14 changes the voltage of the count start signal ST from the low level to the high level (FIG. 9E).
  • the counter 28 of the time measuring unit 24 starts counting clock pulses, and sequentially increments the count value CNT after this timing t31 (FIG. 9 (F)).
  • the control unit 14 changes the voltage of the calibration signal CAL from the low level to the high level (FIG. 9A).
  • the voltage of the signal S1 supplied to the waveform shaping circuit 40 corresponding to the pixels 30A and 30B changes from the low level to the high level at the timing t32 (FIG. 9C). That is, the time from timing t31 to timing t32 corresponds to the delay time td of the signal from the leftmost pixel 30 in the pixel array 21 to the waveform shaping circuit 40.
  • the waveform shaping circuit 40 changes the voltage of the signal S2 from low level to high level at timing t33 based on the transition of the signal S1, and changes the voltage of the signal S2 from high level to low level at timing t34 (see FIG. 9 (D)).
  • the latch 29 latches the count value CNT based on the signal S2, and outputs the latched count value ("2" in this example) as the count value CNT1 at timing t34 (FIGS. 9F and 9G). )).
  • the control unit 14 changes the voltage of the count start signal ST from the high level to the low level (FIG. 9E).
  • the counter 28 of the time measuring unit 24 ends the counting operation of the clock pulse and resets the count value CNT to zero (FIG. 9F).
  • the latch 29 resets the count value CNT1 to zero (FIG. 9 (G)).
  • the time measuring device 1 obtains the count value CNT1 ("2" in this example) corresponding to the delay time td of the signal from the leftmost pixel 30 in the pixel array 21 to the waveform shaping circuit 40, This count value CNT1 is output.
  • This count value CNT1 is output. The same applies to the operation of timings t36 to t40.
  • the calibration signal CAL is supplied to the input terminal IN of the leftmost pixel 30 in the pixel array 21.
  • the delay time td of the signal from the leftmost pixel 30 in the pixel array 21 to the waveform shaping circuit 40 can be measured. Therefore, for example, the processing circuit (for example, application processor etc.) of the latter part of this time measurement device 1 calculates the delay time of the signal from each pixel 30 to the waveform shaping circuit 40 based on this measurement result, and determines the delay
  • the measurement accuracy can be enhanced by correcting the measurement result obtained by the time measurement operation (FIG. 6) using time.
  • the processing circuit in the subsequent stage corrects the measurement result obtained by the time measurement operation.
  • the present invention is not limited to this, and the time measurement unit 24 can obtain the measurement result by the time measurement operation. The measured results may be corrected.
  • the plurality of (M in this example) pixels 30 are connected by so-called daisy chain connection, so layout can be facilitated. That is, for example, the exclusive OR circuit 36 is omitted from each of the M pixels 30, and the output signals of the M flip flops (F / F) 35 are transmitted via the OR circuit having, for example, M input terminals.
  • the circuit is configured to be supplied to the waveform shaping circuit 40, the wiring becomes complicated, which may make it difficult to lay out the circuit. In particular, the difficulty of the layout may become noticeable when the number of pixels is, for example, 200 or more.
  • the wiring since a plurality (M in this example) of pixels 30 are connected by so-called daisy chain connection, the wiring can be simplified, so the layout can be facilitated. it can.
  • the time measuring device 20 is configured by using the two stacked semiconductor substrates 110 and 120.
  • the light receiving elements 31 in the pixel array 21 are formed on the semiconductor substrate 110, and elements and circuits other than the light receiving elements 31 in the pixel array 21 are formed on the semiconductor substrate 120.
  • the inverter 33, the AND circuit 34, the flip flop (F / F) 35, and the exclusive OR circuit 36 are formed on the semiconductor substrate 120. The possibility of noise transmission can be reduced.
  • a signal line for transmitting the selection signal SEL and a signal line for transmitting a signal through the M exclusive OR circuits 36 are formed on the semiconductor substrate 120, and thus the light receiving elements 31 Can reduce the possibility of noise being transmitted to the Further, for example, since the light receiving element 31 is mainly formed on the semiconductor substrate 110, the element size of the light receiving element 31 can be increased. Also, for example, the semiconductor substrate 110 can be manufactured using a process optimized for manufacturing the light receiving element 31, and the semiconductor substrate 120 can be manufactured using a process optimized for manufacturing a circuit. As a result, the characteristics of the time measurement device 20 can be enhanced.
  • a flip flop is provided in each pixel, and a toggle operation is performed each time light receiving element detects light, and a waveform shaping circuit is provided, and transition of a signal based on this toggle operation is converted into a pulse.
  • the delay time of the signal from the leftmost pixel in the pixel array to the waveform shaping circuit is measured. Measurement accuracy can be enhanced.
  • the time measurement device is configured using the two stacked semiconductor substrates, the possibility of noise being transmitted to the light receiving element can be reduced, and the element size of the light receiving element can be increased.
  • two semiconductor substrates can be respectively manufactured using an optimized process, the characteristics can be enhanced.
  • the time measurement device 20 is configured using the waveform shaping unit 23 and the time measurement unit 24 illustrated in FIG. 3 in the above embodiment, the present invention is not limited to this.
  • the time measuring device 1C according to the present modification will be described in detail.
  • the time measurement device 1C includes a time measurement device 20C.
  • the time measurement device 20C includes a waveform shaping unit 23C and a time measurement unit 24C.
  • FIG. 10 shows a configuration example of the waveform shaping unit 23C and the time measurement unit 24C.
  • the waveform shaping unit 23C has a plurality of waveform shaping circuits 40C (N waveform shaping circuits 40C (1) to 40C (N) in this example).
  • the waveform shaping circuit 40 C includes flip flops (F / F) 41 to 43 and an exclusive OR circuit 44. That is, the waveform shaping circuit 40C is obtained by adding a flip flop (F / F) 41 to the waveform shaping circuit 40 (FIG. 4) according to the above embodiment.
  • the clock signal CK is supplied to the clock input terminal of the flip flop (F / F) 41, the signal S1 is supplied to the data input terminal D, and the data input terminal D of the flip flop (F / F) 42 is output. It is connected to the.
  • the time measuring unit 24C has a counter 28 and a plurality of latches 29C (in this example, N latches 29C (1) to 29C (N)).
  • the latch 29C operates based on the clock signal CK, and latches the N-bit signal (count value CNT) input to the data input terminal D at a timing according to the signal input to the input terminal LD. is there.
  • the count value CNT is supplied to the data input terminal of the latch 29C, the clock signal CK is supplied to the clock input terminal, the signal S2 is supplied to the input terminal LD, and the count start signal ST is supplied to the reset terminal RST. Ru.
  • the anode of the light receiving element 31 is grounded as shown in FIG. 3 in the above embodiment, the present invention is not limited to this. Instead of this, for example, as in a pixel 30D shown in FIG. 11, the resistance element may be grounded.
  • the pixel 30D includes a light receiving element 31D, a resistance element 32D, and a buffer 37D.
  • the anode of the light receiving element 31D is connected to one end of the resistance element 32D and the input terminal of the buffer 37D, and the bias voltage Vbias is supplied to the cathode.
  • One end of the resistance element 32D is connected to the anode of the light receiving element 31D and the input terminal of the buffer 37D, and the cathode is grounded.
  • the input terminal of the buffer 37D is connected to the anode of the light receiving element 31D and one end of the resistance element 32D, and the output terminal is connected to the first input terminal of the AND circuit 34.
  • the delay time td of the signal from the leftmost pixel 30 in the pixel array 21 to the waveform shaping circuit 40 can be measured. It may be possible to measure the delay time of the signal up to.
  • the time measuring device 1E according to the present modification will be described in detail.
  • the time measurement device 1E includes a time measurement device 20E and a control unit 14E.
  • FIG. 12 shows one configuration example of the time measurement device 20E.
  • the timing device 20E has a pixel array 21E.
  • the pixel array 21E has a plurality of pixels 30E arranged in a matrix.
  • FIG. 13 shows one configuration example of the pixel 30E.
  • the pixel 30E has an OR circuit 38E.
  • the OR circuit 38E calculates the logical sum (OR) of the signal input to the first input terminal and the signal input to the second input terminal, and outputs the calculated result from the output terminal.
  • the test mode signal TE is input to the first input terminal of the OR circuit 38E, the second input terminal is connected to the output terminal of the inverter 33, and the output terminal is connected to the first input terminal of the AND circuit 34. It is done.
  • One test mode signal TE is supplied to all the pixels 30E in the pixel array 21E.
  • the test mode signal TE corresponds to one specific example of the “second control signal” in the present disclosure.
  • the OR circuit 38E and the AND circuit 34 correspond to one specific example of the “fourth logic circuit” in the present disclosure.
  • the control unit 14E also has a function of generating a test mode signal TE, as shown in FIG.
  • FIG. 14 shows an example of the test operation in the time measurement device 1E, where (A) shows the waveform of the test mode signal TE, (B) shows the waveforms of the selection signals SELA and SELB, respectively (C) Shows the waveforms of the signals S35A and S35B output from the flip flop (F / F) 35 in the pixels 30A and 30B, respectively, and (D) shows the signal S1 supplied to the waveform shaping circuit 40 corresponding to the pixels 30A and 30B.
  • a waveform is shown, (E) shows a waveform of the signal S2 output from the waveform shaping circuit 40 corresponding to the pixels 30A and 30B, (F) shows a waveform of the count start signal ST, and (G) shows a count value CNT.
  • (H) indicates the count value CNT1 indicated by the signal S3 output from the latch 29 corresponding to the pixels 30A and 30B.
  • the voltage of the test mode signal TE is fixed at the high level.
  • the voltage of the test mode signal TE is fixed at the low level.
  • the control unit 14E changes the voltage of the count start signal ST from the low level to the high level ((F) in FIG. 14).
  • the counter 28 of the time measuring unit 24 starts counting clock pulses, and sequentially increments the count value CNT after the timing t41 (FIG. 14 (G)).
  • the selection signal generation unit 22 starts the voltage of the selection signal SELA supplied to the pixel 30A from the low level based on the selection control signal CTRL. It is changed to the high level, and the voltage of the selection signal SELA is changed from the high level to the low level at the subsequent timing (FIG. 14 (B)).
  • the flip flop (F / F) 35 of this pixel 30 A performs a toggle operation, and the voltage of the signal S 35 A output from this flip flop (F / F) 35 changes from low level to high level (see FIG. 14 (C)).
  • the voltage of the signal S1 supplied to the waveform shaping circuit 40 corresponding to the pixels 30A and 30B changes from the low level to the high level at timing t43 (FIG. 14D). That is, the time from timing t42 to timing t43 corresponds to the delay time tdA of the signal from the pixel 30A to the waveform shaping circuit 40.
  • the waveform shaping circuit 40 changes the voltage of the signal S2 from low to high at timing t44 based on the transition of the signal S1, and changes the voltage of the signal S2 from high to low at timing t45 (see FIG. 14 (E)).
  • the latch 29 corresponding to the pixels 30A and 30B latches the count value CNT based on the signal S2, and outputs the latched count value ("4" in this example) as the count value CNT1 at timing t45 (see FIG. 14 (G), (H)).
  • the control unit 14E changes the voltage of the count start signal ST from the high level to the low level ((F) in FIG. 14).
  • the counter 28 of the time measuring unit 24 ends the counting operation of the clock pulse and resets the count value CNT to zero (FIG. 14 (G)).
  • the latch 29 resets the count value CNT1 to zero (FIG. 14 (H)).
  • the time measuring device 1E outputs the count value CNT1 ("4" in this example).
  • the delay time tdA of the signal from the pixel 30A to the waveform shaping circuit 40 The count value corresponding to is a value "1” obtained by subtracting the count value "3” from the count value CNT1 ("4" in this example).
  • the control unit 14E changes the voltage of the count start signal ST from the low level to the high level ((F) in FIG. 14).
  • the counter 28 of the time measuring unit 24 starts counting clock pulses, and sequentially increments the count value CNT after the timing t47 (FIG. 14 (G)).
  • the selection signal generation unit 22 starts the voltage of the selection signal SELB supplied to the pixel 30B from the low level based on the selection control signal CTRL. It is changed to the high level, and the voltage of the selection signal SELB is changed from the high level to the low level at the subsequent timing (FIG. 14 (B)).
  • the flip flop (F / F) 35 of this pixel 30 B performs a toggle operation, and the voltage of the signal S 35 B output from this flip flop (F / F) 35 changes from low level to high level (see FIG. 14 (C)).
  • the voltage of the signal S1 supplied to the waveform shaping circuit 40 corresponding to the pixels 30A and 30B changes from the high level to the low level at timing t49 (FIG. 14D). That is, the time from timing t48 to timing t49 corresponds to the delay time tdB of the signal from the pixel 30B to the waveform shaping circuit 40.
  • the waveform shaping circuit 40 changes the voltage of the signal S2 from low to high at timing t50 based on the transition of the signal S1, and changes the voltage of the signal S2 from high to low at timing t51 (see FIG. 14 (E)).
  • the latch 29 corresponding to the pixels 30A and 30B latches the count value CNT based on the signal S2, and outputs the latched count value ("5" in this example) as the count value CNT1 at timing t51 (see FIG. 14 (G), (H)).
  • the control unit 14E changes the voltage of the count start signal ST from the high level to the low level ((F) in FIG. 14).
  • the counter 28 of the time measuring unit 24 ends the counting operation of the clock pulse and resets the count value CNT to zero (FIG. 14 (G)).
  • the latch 29 resets the count value CNT1 to zero (FIG. 14 (H)).
  • the time measuring device 1E outputs the count value CNT1 ("5" in this example).
  • the voltage of the selection signal SELB is changed from the low level to the high level at the timing t48 when the count value CNT becomes “4”, so the delay time tdB of the signal from the pixel 30B to the waveform shaping circuit 40
  • the count value corresponding to is the value "1" obtained by subtracting the count value "4" from the count value CNT1 ("5" in this example).
  • the OR circuit 38E is provided in each pixel 30E, and the flip flop (F / F) 35 performs the toggle operation based on the selection signal SEL at the time of the test operation.
  • the delay time of the signal from each pixel 30E to the waveform shaping circuit 40 can be measured. Therefore, for example, the processing circuit (for example, application processor etc.) of the latter stage of this time measurement device 1E corrects the measurement result obtained by the time measurement operation (FIG. 6) using the measured delay time. Measurement accuracy can be improved.
  • the processing circuit in the subsequent stage corrects the measurement result obtained by the time measurement operation.
  • the present invention is not limited to this, and the time measurement unit 24 can obtain the measurement result by the time measurement operation. The measurement result may be corrected.
  • the calibration signal CAL supplied from the control unit 14 is input to the input terminal IN of the leftmost pixel 30 of the plurality of pixels 30E of the pixel array 21E. It is not limited to this. Instead of this, for example, as in the time measurement device 20F of the time measurement device 1F shown in FIG. 15, a voltage of a predetermined level (the input terminal IN of the leftmost pixel 30 of the plurality of pixels 30E) In this example, the low level may be input.
  • the time measuring device 1F includes a control unit 14F.
  • the control unit 14F does not have the function of generating the calibration signal CAL from the control unit 14E. Even in this case, since the delay time of the signal from each pixel 30E to the waveform shaping circuit 40 can be measured, the measurement accuracy can be enhanced.
  • the calibration signal CAL supplied from the control unit 14 is input to the input terminal IN of the leftmost pixel 30 of the plurality of pixels 30 of the pixel array 21. It is not limited to Instead of this, for example, as in the time measurement device 20G of the time measurement device 1G shown in FIG. 16, a voltage of a predetermined level (the input terminal IN of the leftmost pixel 30 of the plurality of pixels 30) In this example, the low level may be input.
  • This time measurement device 1G can be used, for example, in applications where the delay time of the signal in the pixel array 21 does not significantly affect the measurement accuracy.
  • the processing circuit (for example, application processor etc.) of the latter stage of this time measurement device 1G uses the delay time estimated at the time of design, the delay time measured at the time of inspection before shipment, etc.
  • the measurement result obtained by (FIG. 6) may be corrected.
  • the time measuring device 2 is configured using pixels that do not include the flip flop (F / F) 35.
  • symbol is attached
  • the time measurement device 2 includes a time measurement device 50.
  • FIG. 17 shows one configuration example of the time measurement device 50.
  • the time measurement device 50 includes a pixel array 51, a selection signal generation unit 22, and a time measurement unit 24.
  • the pixel array 51 has a plurality of pixels 60 arranged in a matrix.
  • FIG. 18 shows one configuration example of the pixel 60.
  • the pixel 60 includes a light receiving element 31, a resistance element 32, an inverter 33, an AND circuit 34, and an OR circuit 66.
  • the OR circuit 66 calculates the logical sum (OR) of the signal input to the first input terminal and the signal input to the second input terminal, and outputs the calculated result from the output terminal.
  • the first input terminal of the OR circuit 66 is connected to the output terminal of the AND circuit 34, the second input terminal is connected to the input terminal IN of the pixel 60, and the output terminal is connected to the output terminal OUT of the pixel 60 ing. That is, in the pixel 60 (FIG. 3) according to the first embodiment, the flip flop (F / F) 35 is omitted and the exclusive OR circuit 36 is replaced with the OR circuit 66. It is a thing.
  • the calibration signal supplied from the control unit 14 is input to the input terminal IN of the leftmost pixel 60 of the M pixels 60 arranged in parallel in the horizontal direction. CAL is input. Further, as shown in FIG. 18, the input terminal IN of the pixels 60 other than the leftmost pixel 60 among the M pixels 60 is connected to the output terminal OUT of the pixel 60 adjacent to the left side of the pixel 60. It is connected. The output terminal OUT of the rightmost pixel 60 of the M pixels 60 is connected to the time measurement unit 24 as shown in FIG. Then, the rightmost pixel 60 outputs the signal S2. Specifically, the rightmost pixel 60 of the M pixels 60 in the first row outputs the signal S 2 (1), and the rightmost pixel of the M pixels 60 in the second row 60 outputs a signal S2 (2). The same applies to the third to Nth lines.
  • the pixel 60 corresponds to one specific example of the “pixel” in the present disclosure.
  • An input signal to a first input terminal of the OR circuit 66 corresponds to one specific example of the “first logic signal” in the present disclosure.
  • the OR circuit 66 corresponds to one specific example of the “first logic circuit” in the present disclosure.
  • FIG. 19 shows an example of the time measuring operation in the time measuring device 2.
  • A shows the waveforms of the signals S31A, S31B outputted from the light receiving element 31 in the pixels 60A, 60B, respectively.
  • the waveforms of the selection signals SEL (selection signals SELA and SELB) supplied to the pixels 60A and 60B are shown
  • C shows the waveforms of the signals S34A and S34B output from the AND circuit 34 in the pixels 60A and 60B.
  • (D) shows the waveform of the signal S2 supplied to the latch 29 corresponding to the pixels 60A, 60B
  • (E) shows the waveform of the count start signal ST
  • (F) shows the count value CNT
  • the control unit 14 changes the voltage of the count start signal ST from the low level to the high level (FIG. 19E).
  • the counter 28 of the time measuring unit 24 starts counting clock pulses, and sequentially increments the count value CNT after the timing t61 (FIG. 19F).
  • the selection signal generation unit 22 changes the voltage of the selection signal SELA supplied to the pixel 60A from the low level to the high level based on the selection control signal CTRL (FIG. 19 (B)). Thereby, N pixels 60 for one column including the pixel 60A corresponding to the selection signal SELA are selected.
  • the light receiving element 31 of the pixel 60A detects light, and the voltage of the signal S31A output from the light receiving element 31 transiently decreases (FIG. 19A). Since the voltage of the selection signal SELA is at the high level (FIG. 19B), the voltage of the signal S34A output from the AND circuit 34 changes from the low level to the high level at this timing t62. It changes from the high level to the low level (FIG. 19C). Accordingly, the voltage of the signal S2 supplied to the latch 29 corresponding to the pixels 60A and 60B changes from low level to high level at timing t63 and changes from high level to low level at the subsequent timing (FIG. D)).
  • the latch 29 corresponding to the pixels 60A and 60B latches the count value CNT based on the signal S2, and outputs the latched count value ("2" in this example) as the count value CNT1 at timing t64 (see FIG. 19 (F), (G)).
  • the light receiving element 31 of the pixel 60A detects light, and the voltage of the signal S31A output from the light receiving element 31 transiently decreases (FIG. 19A). Since the voltage of the selection signal SELA is at high level (FIG. 19B), the voltage of the signal S34B output from the AND circuit 34 changes from low level to high level at this timing t65, and at the subsequent timing. It changes from the high level to the low level (FIG. 19C). Accordingly, the voltage of the signal S2 supplied to the latch 29 corresponding to the pixels 60A and 60B changes from low level to high level at timing t66 and changes from high level to low level at the subsequent timing (FIG. D)).
  • the latch 29 corresponding to the pixels 60A and 60B latches the count value CNT based on the signal S2, and outputs the latched count value ("7" in this example) as the count value CNT1 at timing t67 (see FIG. 19 (F), (G)).
  • the light receiving element 31 of the pixel 60B detects light, and the voltage of the signal S31B output from the light receiving element 31 transiently decreases (see FIG. 19 (A)).
  • the voltage of the selection signal SELB is low (FIG. 19B) and the pixel 60B is not selected, the voltage of the signal S34B output from the AND circuit 34 of the pixel 60B is In this example, it is maintained at the low level (FIG. 19C).
  • the selection signal generation unit 22 changes the voltage of the selection signal SELA supplied to the pixel 60A from the high level to the low level based on the selection control signal CTRL (FIG. 19B). Thereby, the selection of N pixels 60 for one column including the pixel 60A corresponding to the selection signal SELA is cancelled.
  • the control unit 14 changes the voltage of the count start signal ST from the high level to the low level (Fig. 19 (E)).
  • the counter 28 of the time measuring unit 24 ends the clock pulse counting operation, and resets the count value CNT to zero (FIG. 19F). Also, the latch 29 resets the count value CNT1 to zero (FIG. 19 (G)).
  • the time measuring device 2 generates two count values CNT1 corresponding to the time difference between the timing t61 at which the light emitting unit 11 emits light and the timing t62 at which the light receiving element 31 of the pixel 60A detects light.
  • “2” and “7” are obtained, and their count value CNT1 is output.
  • the control unit 14 changes the voltage of the count start signal ST from the low level to the high level (FIG. 19E).
  • the counter 28 of the time measuring unit 24 starts counting clock pulses, and sequentially increments the count value CNT after the timing t69 (FIG. 19F).
  • the selection signal generation unit 22 changes the voltage of the selection signal SELB supplied to the pixel 60B from the low level to the high level based on the selection control signal CTRL (FIG. 19B). As a result, one row of N pixels 60 including the pixel 60B corresponding to the selection signal SELB is selected.
  • the light receiving element 31 of the pixel 60B detects light, and the voltage of the signal S31B output from the light receiving element 31 transiently decreases (FIG. 19A). Since the voltage of the selection signal SELB is at high level (FIG. 19B), the voltage of the signal S34B output from the AND circuit 34 changes from low level to high level at this timing t70, and at the subsequent timing. It changes from the high level to the low level (FIG. 19C). Accordingly, the voltage of the signal S2 supplied to the latch 29 corresponding to the pixels 60A and 60B changes from low level to high level at timing t71, and changes from high level to low level at the subsequent timing (FIG. D)).
  • the latch 29 corresponding to the pixels 60A and 60B latches the count value CNT based on the signal S2, and outputs the latched count value ("4" in this example) as the count value CNT1 at timing t72 (see FIG. 19 (F), (G)).
  • the light receiving element 31 of the pixel 60A detects light after the timing t70, and the voltage of the signal S31A output from the light receiving element 31 transiently decreases (FIG. 19A).
  • the voltage of the selection signal SELA is low (FIG. 19B) and the pixel 60A is not selected, the voltage of the signal S34A output from the AND circuit 34 of the pixel 60A is In this example, it is maintained at the low level (FIG. 19C).
  • the selection signal generation unit 22 changes the voltage of the selection signal SELB supplied to the pixel 60B from the high level to the low level based on the selection control signal CTRL (FIG. 19B). Thereby, the selection of N pixels 60 for one column including the pixel 60B corresponding to the selection signal SELB is cancelled.
  • the control unit 14 changes the voltage of the count start signal ST from the high level to the low level (Fig. 19 (E)).
  • the counter 28 of the time measuring unit 24 ends the clock pulse counting operation, and resets the count value CNT to zero (FIG. 19F). Also, the latch 29 resets the count value CNT1 to zero (FIG. 19 (G)).
  • the time measuring device 2 counts the count value CNT1 corresponding to the time difference between the timing t69 when the light emitting unit 11 emits light and the timing t70 when the light receiving element 31 of the pixel 60B detects light (in this example 4 ′ ′) is obtained, and the count value CNT1 is output.
  • the delay time of the signal from the leftmost pixel in the pixel array to the waveform shaping circuit is measured. Measurement accuracy can be enhanced.
  • the time measurement device is configured using the two stacked semiconductor substrates, the possibility of noise being transmitted to the light receiving element can be reduced, and the element size of the light receiving element can be increased.
  • two semiconductor substrates can be respectively manufactured using an optimized process, the characteristics can be enhanced.
  • Each modification of the first embodiment may be applied to the time measurement device 2 according to the above embodiment.
  • An example in which the modification 1-3 according to the first embodiment is applied to the time measurement device 2 is shown in FIG.
  • the pixel 60E shown in FIG. 20 includes the OR circuit 38E, as in the pixel 30E (FIG. 13) according to the first embodiment.
  • the test mode signal TE is input to the first input terminal of the OR circuit 38E, the second input terminal is connected to the output terminal of the inverter 33, and the output terminal is connected to the first input terminal of the AND circuit 34. It is done.
  • FIG. 21 shows one configuration example of the distance measuring device 70 according to the application example 1.
  • the distance measurement device 70 includes a SPAD array 71, a SPAD control unit 72, a control unit 73, a PLL (Phase Locked Loop) 74, a clock generation unit 75, a reference current source 76, a thermometer 77, a light emission timing.
  • a control unit 78, a distance measurement processing unit 80, and a transmission unit 79 are provided.
  • the SPAD array 71 is a single photon avalanche diode (SPAD) arranged in a matrix.
  • the SPAD control unit 72 controls the operation of the SPAD array 71 based on an instruction from the control unit 73.
  • the control unit 73 controls the operation of the distance measuring device 70.
  • the control unit 73 also has a function of performing communication with an external device through the terminal COM using, for example, I 2 C.
  • the PLL 74 operates based on the input clock supplied via the terminal CKIN.
  • the clock generation unit 75 generates one or more clock signals used in the distance measurement device 70.
  • the reference current source 76 generates one or more reference currents used in the distance measurement device 70.
  • the thermometer 77 detects the temperature in the distance measuring device 70.
  • the light emission timing control unit 78 controls the light emission timing based on the light emission trigger signal supplied via the terminal TRGIN.
  • the light emission timing control unit 78 generates a light emission trigger signal, supplies the light emission trigger signal to the distance measurement processing unit 80, and outputs the light emission trigger signal via the terminal TRGOUT.
  • the distance measurement processing unit 80 generates a depth image based on the detection result of the SPAD array 71.
  • the distance measurement processing unit 80 includes a time to digital converter (TDC) 81, a histogram generation unit 82, and a processing unit 83.
  • the TDC 81 converts the light reception timing into a digital value based on the detection result in the SPAD array 71.
  • the histogram generation unit 82 generates a histogram based on the digital value obtained by the TDC 81.
  • the processing unit 83 performs various processes based on the histogram generated by the histogram generation unit 82.
  • the processing unit 83 is configured to perform FIR (Finite Impulse Response) filter processing, echo determination, depth value (distance value) calculation processing, peak detection processing, and the like.
  • the transmission unit 79 outputs the depth image generated by the distance measurement processing unit 80 as serial data, for example, via the terminal DOUT.
  • a mobile industry processor interface (MIPI) can be used as an interface of the transmission unit 79.
  • MIPI mobile industry processor interface
  • the distance measurement device 70 is configured using, for example, two semiconductor substrates 88 and 89 stacked.
  • the SPAD array 71 is formed on the semiconductor substrate 88.
  • circuits other than the SPAD array 71 in the distance measurement device 70 are formed on the semiconductor substrate 89.
  • the part 79 is formed on the semiconductor substrate 89.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on any type of mobile object such as a car, an electric car, a hybrid electric car, a motorcycle, a bicycle, personal mobility, an airplane, a drone, a ship, a robot May be
  • FIG. 22 is a block diagram showing a schematic configuration example of a vehicle control system that is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • Vehicle control system 12000 includes a plurality of electronic control units connected via communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an external information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (interface) 12053 are illustrated as a functional configuration of the integrated control unit 12050.
  • the driveline control unit 12010 controls the operation of devices related to the driveline of the vehicle according to various programs.
  • the drive system control unit 12010 includes a drive force generation device for generating a drive force of a vehicle such as an internal combustion engine or a drive motor, a drive force transmission mechanism for transmitting the drive force to the wheels, and a steering angle of the vehicle. adjusting steering mechanism, and functions as a control device of the braking device or the like to generate a braking force of the vehicle.
  • Body system control unit 12020 controls the operation of the camera settings device to the vehicle body in accordance with various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device of various lamps such as a headlamp, a back lamp, a brake lamp, a blinker or a fog lamp.
  • the body system control unit 12020 the signal of the radio wave or various switches is transmitted from wireless controller to replace the key can be entered.
  • Body system control unit 12020 receives an input of these radio or signal, the door lock device for a vehicle, the power window device, controls the lamp.
  • Outside vehicle information detection unit 12030 detects information outside the vehicle equipped with vehicle control system 12000.
  • an imaging unit 12031 is connected to the external information detection unit 12030.
  • the out-of-vehicle information detection unit 12030 causes the imaging unit 12031 to capture an image outside the vehicle, and receives the captured image.
  • the external information detection unit 12030 may perform object detection processing or distance detection processing of a person, a vehicle, an obstacle, a sign, characters on a road surface, or the like based on the received image.
  • Imaging unit 12031 receives light, an optical sensor for outputting an electric signal corresponding to the received light amount of the light.
  • the imaging unit 12031 can output an electric signal as an image or can output it as distance measurement information.
  • the light image pickup unit 12031 is received may be a visible light, it may be invisible light such as infrared rays.
  • Vehicle information detection unit 12040 detects the vehicle information.
  • a driver state detection unit 12041 that detects a state of a driver is connected to the in-vehicle information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera for imaging the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated or it may be determined whether the driver does not go to sleep.
  • the microcomputer 12051 calculates a control target value of the driving force generation device, the steering mechanism or the braking device based on the information inside and outside the vehicle acquired by the outside information detecting unit 12030 or the in-vehicle information detecting unit 12040, and a drive system control unit A control command can be output to 12010.
  • the microcomputer 12051 is collision avoidance or cushioning of the vehicle, follow-up running based on inter-vehicle distance, vehicle speed maintained running, functions realized in the vehicle collision warning, or ADAS including lane departure warning of the vehicle (Advanced Driver Assistance System) It is possible to perform coordinated control aiming at
  • the microcomputer 12051 the driving force generating device on the basis of the information around the vehicle acquired by the outside information detection unit 12030 or vehicle information detection unit 12040, by controlling the steering mechanism or braking device, the driver automatic operation such that autonomously traveling without depending on the operation can be carried out cooperative control for the purpose of.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the external information detection unit 12030.
  • the microcomputer 12051 controls the headlamps in response to the preceding vehicle or the position where the oncoming vehicle is detected outside the vehicle information detection unit 12030, the cooperative control for the purpose of achieving the anti-glare such as switching the high beam to the low beam It can be carried out.
  • Audio and image output unit 12052 transmits, to the passenger or outside of the vehicle, at least one of the output signal of the voice and image to be output device to inform a visually or aurally information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • Display unit 12062 may include at least one of the on-board display and head-up display.
  • FIG. 23 is a diagram illustrating an example of the installation position of the imaging unit 12031.
  • the vehicle 12100 includes imaging units 12101, 12102, 12103, 12104, and 12105 as the imaging unit 12031.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at positions such as the front nose of the vehicle 12100, a side mirror, a rear bumper, a back door, and an upper portion of a windshield of a vehicle interior.
  • the imaging unit 12101 provided in the front nose and the imaging unit 12105 provided in the upper part of the windshield in the vehicle cabin mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 included in the side mirror mainly acquire an image of the side of the vehicle 12100.
  • the imaging unit 12104 provided in the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100. Images in the front acquired by the imaging units 12101 and 12105 are mainly used to detect a preceding vehicle or a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 23 illustrates an example of the imaging range of the imaging units 12101 to 12104.
  • Imaging range 12111 indicates an imaging range of the imaging unit 12101 provided in the front nose
  • imaging range 12112,12113 are each an imaging range of the imaging unit 12102,12103 provided on the side mirror
  • an imaging range 12114 is The imaging range of the imaging part 12104 provided in the rear bumper or the back door is shown. For example, by overlaying the image data captured by the imaging units 12101 to 12104, a bird's eye view of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging unit 12101 through 12104 may have a function of obtaining distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera including a plurality of imaging devices, or an imaging device having pixels for phase difference detection.
  • the microcomputer 12051 based on the distance information obtained from to no imaging unit 12101 12104, and the distance to the three-dimensional object in to no imaging range 12111 in 12114, the temporal change of the distance (relative speed with respect to the vehicle 12100) In particular, it is possible to extract a three-dimensional object traveling at a predetermined speed (for example, 0 km / h or more) in substantially the same direction as the vehicle 12100 as a leading vehicle, in particular by finding the it can. Further, the microcomputer 12051 can set an inter-vehicle distance to be secured in advance before the preceding vehicle, and can perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. Automatic operation or the like for autonomously traveling without depending on the way of the driver operation can perform cooperative control for the purpose.
  • automatic brake control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 converts three-dimensional object data relating to three-dimensional objects into two-dimensional vehicles such as two-wheeled vehicles, ordinary vehicles, large vehicles, classification and extracted, can be used for automatic avoidance of obstacles.
  • the microcomputer 12051 identifies obstacles around the vehicle 12100 into obstacles visible to the driver of the vehicle 12100 and obstacles difficult to see.
  • the microcomputer 12051 determines a collision risk which indicates the risk of collision with the obstacle, when a situation that might collide with the collision risk set value or more, through an audio speaker 12061, a display portion 12062 By outputting a warning to the driver or performing forcible deceleration or avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be performed.
  • At least one of the imaging unit 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether a pedestrian is present in the images captured by the imaging units 12101 to 12104.
  • Such pedestrian recognition is, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as an infrared camera, and pattern matching processing on a series of feature points indicating the outline of an object to determine whether it is a pedestrian or not
  • the procedure is to determine Microcomputer 12051 is, determines that the pedestrian in the captured image of the imaging unit 12101 to 12104 is present, recognizing the pedestrian, the sound image output unit 12052 is rectangular outline for enhancement to the recognized pedestrian to superimpose, controls the display unit 12062.
  • the audio image output unit 12052 is, an icon or the like indicating a pedestrian may control the display unit 12062 to display the desired position.
  • the example of the vehicle control system to which the technology according to the present disclosure can be applied has been described above.
  • the technology according to the present disclosure may be applied to the imaging unit 12031 among the configurations described above. Accordingly, in the vehicle control system 12000, the layout of the imaging unit 12031 can be easily made, so that the layout of the imaging unit 12031 can be simplified, for example, and the influence of noise can be suppressed. As a result, for example, the performance of the imaging unit 12031 can be enhanced. Thereby, in the vehicle control system 12000, the accuracy of collision avoidance or collision mitigation function of the vehicle, follow-up traveling function based on inter-vehicle distance, vehicle speed maintenance traveling function, collision warning function of vehicle, lane lane warning function of vehicle etc. it can.
  • the plurality of light receiving elements 31 in the pixel array are formed on the semiconductor substrate 110, and elements and circuits other than the light receiving elements 31 in the pixel array are formed on the semiconductor substrate 120. It is not something to be done. Instead of this, for example, the plurality of light receiving elements 31 and the plurality of resistance elements 32 in the pixel array may be formed on the semiconductor substrate 110.
  • the time measurement device outputs the measurement result in the time measurement unit 24 as it is, but the present invention is not limited to this.
  • the time measuring device 1H in which the present modification is applied to the time measuring device 1 according to the first embodiment will be described in detail by way of example.
  • the time measurement device 1H includes a time measurement device 20H and a control unit 14H.
  • FIG. 24 shows one configuration example of the time measurement device 20H.
  • the time measurement device 20H includes a histogram generation unit 25H.
  • the histogram generation unit 25H includes a plurality of histogram generation circuits 26 (N histogram generation circuits 26 (1) to 26 (N) in this example).
  • the histogram generation circuit 26 collects a plurality of count values CNT1 in each of the pixels 30 for one row included in the signal S3 based on the control signal CTRL2, and generates a histogram of the count values CNT1 in each pixel 30. .
  • the histogram generation circuit 26 is configured to output the count value CNT1 having the highest frequency in the histogram of each pixel 30 using the signal S4.
  • the histogram generation circuit 26 When the histogram generation circuit 26 generates a histogram of the count value CNT1, for example, using the delay time obtained by the calibration operation (FIG. 9), the count value CNT1 obtained by the time measurement operation (FIG. 6) The histogram may be generated using a corrected count value.
  • the present modification may be applied to the time measurement device 1E (FIG. 12) according to the first embodiment.
  • the histogram generation circuit 26 when the histogram generation circuit 26 generates a histogram of the count value CNT1, for example, it is obtained by the time measurement operation (FIG. 6) using the delay time obtained by the test operation (FIG. 14).
  • the count value CNT1 may be corrected, and a histogram may be generated using the corrected count value.
  • the present modification may be applied to the time measurement device 2 according to the second embodiment.
  • the pixel is configured using a single photon avalanche diode (SPAD), but for example, a backside illumination type pixel can be used as this pixel.
  • FIG. 25 shows an example of a back-illuminated pixel (pixel 230). Referring to the lower side of the figure, in the pixel 230, the SPAD 221 is disposed on the on-chip lens 223, the sensor substrate 241 is disposed on the SPAD 221, and the circuit substrate 242 is disposed on the sensor substrate 241. Light is incident from the on-chip lens 223 (lower in the drawing) and is incident on the SPAD 221.
  • the SPAD 221 includes an N-type semiconductor layer 201, a P-type semiconductor layer 202, a well 203, an anode 205, and a hole accumulation layer 207.
  • the N-type semiconductor layer 201 is a semiconductor layer made of, for example, silicon (Si), having a high impurity concentration, and an N-type conductivity type.
  • the P-type semiconductor layer 202 is a semiconductor layer having a high impurity concentration and a P-type conductivity.
  • the N-type semiconductor layer 201 and the P-type semiconductor layer 202 form a PN junction at the interface.
  • the P-type semiconductor layer 202 is formed under the N-type semiconductor layer 201.
  • the N-type semiconductor layer 201 and the P-type semiconductor layer 202 are formed in the well 203.
  • the P-type semiconductor layer 202 has a multiplication region that performs avalanche multiplication on carriers generated by the incidence of light.
  • the P-type semiconductor layer 202 is preferably depleted, which can improve the PDE (Photon Detection Efficiency).
  • the well 203 may be a semiconductor layer whose conductivity type is N-type, or a semiconductor layer whose conductivity type is P-type.
  • the impurity concentration in the well 203 is preferably, for example, on the order of 1E14 or less. Thereby, the well 203 can be easily depleted, and the PDE can be improved.
  • the N-type semiconductor layer 201 functions as a cathode and is connected to the circuit through the contact 204.
  • Anode 205 is connected to the circuit through contacts 206.
  • the anode 205 is the same N-type semiconductor layer as the N-type semiconductor layer 201, and is formed between the N-type semiconductor layer 201 and the separation layer 208.
  • the contacts 204 and 206 are formed of, for example, a metal such as copper (Cu) or aluminum (Al).
  • the hole accumulation layer 207 is a semiconductor layer whose conductivity type is P-type.
  • the hole accumulation layer 207 is formed between the separation layer 208 and the well 203 below the anode 205 and is electrically connected to the anode 205.
  • the hole accumulation layer 207 is formed at a portion in contact with different materials. That is, in the example shown in the figure, the separation layer 208 is made of, for example, a silicon oxide film, and is made of a material different from that of the well 203. Therefore, the hole accumulation layer 207 is provided to suppress the dark current generated at the interface between the separation layer 208 and the well 203. Furthermore, the hole accumulation layer 207 is also formed in the lower portion of the well 203 (the back surface of the SPAD 221). That is, the hole accumulation layer 207 is also formed between the on-chip lens 223 and the well 203.
  • the separation layer 208 is formed between the adjacent SPADs 221 and separates each of the SPADs 221. Thereby, multiplication regions corresponding to each SPAD 221 are formed.
  • the separation layer 208 is formed in a two-dimensional grid shape so as to surround the periphery of each multiplication region (SPAD 221).
  • the separation layer 208 is formed to penetrate from the upper surface to the lower surface of the well 203 in the stacking direction, as shown in the figure. In addition to the configuration in which the entire surface is penetrated from the upper surface to the lower surface, for example, a configuration may be employed in which only a part is penetrated and the separation layer 208 is inserted halfway into the substrate.
  • the present technology can be configured as follows.
  • the time measurement unit measures the detection timing in each of the plurality of pixels based on an output signal of a second pixel disposed at the other end of the first direction among the plurality of pixels. Measurement device.
  • Each of the pixels other than the first pixel among the plurality of pixels is formed on the second semiconductor substrate, and a first input to which an output signal of one pixel other than the pixel is input.
  • the time measurement device according to (1) including a first logic circuit having a terminal, a second input terminal to which the first logic signal is input, and an output terminal.
  • the semiconductor device further includes a control signal generation unit formed on the second semiconductor substrate and generating a plurality of first control signals corresponding to the plurality of pixels.
  • Each of the plurality of pixels is A second one is formed on the second semiconductor substrate, based on a corresponding first control signal of the plurality of first control signals, and a signal according to a result of light reception in the single photon avalanche diode of the pixel.
  • a second logic circuit that generates a logic signal of A third logic circuit formed on the second semiconductor substrate and generating the first logic signal by performing a toggle operation based on the second logic signal; (1) or (2)
  • the device further includes a waveform shaping unit that generates a pulse signal based on the transition of the output signal of the second pixel, The time measurement device according to (3), wherein the time measurement unit measures the detection timing based on the pulse signal.
  • the semiconductor device further includes a control signal generation unit formed on the second semiconductor substrate and generating a plurality of first control signals corresponding to the plurality of pixels. Each of the plurality of pixels is formed on the second semiconductor substrate, and a corresponding first control signal of the plurality of first control signals and a light reception result of the single photon avalanche diode of the pixel.
  • the time measurement device according to (1) or (2) further including a second logic circuit that generates the first logic signal based on a signal corresponding to the timing.
  • the time measurement unit With the counter The time measurement device according to any one of (1) to (5), further comprising: a latch that latches a count value in the counter based on the output signal of the second pixel.
  • the first pixel generates the output signal of the first pixel based on a third logic signal and the first logic signal generated in the first pixel.
  • the time measurement device according to any one of (1) to (6).
  • the time measurement unit measures a delay time from each pixel to the time measurement unit based on the output signal of the second pixel when the third logic signal changes.
  • the time measurement device according to (8), wherein the time measurement unit corrects the measurement result of the detection timing in each of the plurality of pixels based on the measurement result of the delay time.
  • the semiconductor device further includes a control signal generation unit formed on the second semiconductor substrate and generating a plurality of first control signals corresponding to the plurality of pixels.
  • Each of the plurality of pixels is It is formed on the second semiconductor substrate, and corresponds to a corresponding first control signal of the plurality of first control signals, a second control signal, and a result of light reception in the single photon avalanche diode of that pixel.
  • a fourth logic circuit that generates a second logic signal based on the signal;
  • a third logic circuit formed on the second semiconductor substrate and generating the first logic signal by performing a toggle operation based on the second logic signal; (1) or (2)
  • the timing device described in. (11) The time measuring unit changes the first logic signal of a third pixel of the plurality of pixels using the second control signal.
  • the time measurement device according to (10) which measures a delay time from the third pixel to the time measurement unit based on an output signal.
  • the time measurement device (12) The time measurement device according to (11), wherein the time measurement unit corrects the measurement result of the detection timing in the third pixel based on the measurement result of the delay time. (13) The time measuring device according to any one of (1) to (12), wherein the number of the plurality of pixels is 200 or more.
  • the time measurement unit measures the detection timing in each of the plurality of pixels based on an output signal of a second pixel disposed at the other end of the first direction among the plurality of pixels. Measurement device.
  • Each of the plurality of pixels has a first input terminal to which an output signal of one pixel other than the pixel is input, a second input terminal to which the first logic signal is input, and an output
  • a control signal generation unit that generates a plurality of first control signals corresponding to the plurality of pixels, further comprising: Each of the plurality of pixels is A second logic circuit that generates a second logic signal based on a corresponding first control signal of the plurality of first control signals and a signal according to the light reception result of the light receiving element of the pixel ,
  • the time measurement device according to (14) or (15), including: a third logic circuit that generates the first logic signal by performing a toggle operation based on the second logic signal.
  • a control signal generation unit that generates a plurality of first control signals corresponding to the plurality of pixels, further comprising: Each of the plurality of pixels is the first logic signal based on a corresponding first control signal of the plurality of first control signals and a signal according to a result of light reception by the light receiving element of the pixel.
  • a first pixel and a second pixel each including a single photon avalanche diode formed on a first semiconductor substrate and generating a first logic signal according to a detection timing in the single photon avalanche diode
  • the third pixel A time measurement unit which is formed on a second semiconductor substrate bonded to the first semiconductor substrate and measures the detection timing in each of the first pixel, the second pixel, and the third pixel Equipped with and
  • the second pixel generates an output signal based on an output signal of the first pixel and the first logic signal generated in the second pixel
  • the third pixel generates an output signal based on an output signal of the second pixel and the first logic signal generated in the third pixel.
  • the time measurement device measures the detection timing in each of the first pixel, the second pixel, and the third pixel based on an output signal of the third pixel.
  • a light emitting unit that emits light;
  • a mirror that reflects reflected light corresponding to the light;
  • a single photon avalanche diode arranged in parallel in a first direction, each formed on a first semiconductor substrate and detecting the reflected light reflected by the mirror, wherein a detection timing in the single photon avalanche diode is detected
  • a plurality of pixels generating a first logic signal;
  • a time measurement unit formed on a second semiconductor substrate bonded to the first semiconductor substrate and measuring the detection timing of each of the plurality of pixels;
  • Each pixel other than the first pixel disposed at one end of the first direction among the plurality of pixels has an output signal of one pixel other than the pixel and the first generated in the pixel.
  • the time measurement unit measures the detection timing in each of the plurality of pixels based on an output signal of a second pixel disposed at the other end of the first direction among the plurality of pixels.
  • Measuring device (21) a light emitting unit that emits light; A mirror that reflects reflected light corresponding to the light; A plurality of pixels arranged in parallel in a first direction, each including a light receiving element for detecting the reflected light reflected by the mirror, and generating a first logic signal according to a detection timing in the light receiving element; , A time measurement unit that measures the detection timing of each of the plurality of pixels; Each pixel other than the first pixel disposed at one end of the first direction among the plurality of pixels has an output signal of one pixel other than the pixel and the first generated in the pixel.
  • the time measurement unit measures the detection timing in each of the plurality of pixels based on an output signal of a second pixel disposed at the other end of the first direction among the plurality of pixels.
  • Measuring device (22) a light emitting unit that emits light; A mirror that reflects reflected light corresponding to the light; Each includes a single photon avalanche diode formed on a first semiconductor substrate and detecting the reflected light reflected by the mirror, and generates a first logic signal according to the detection timing in the single photon avalanche diode A first image, a second pixel, and a third pixel; A time measurement unit which is formed on a second semiconductor substrate bonded to the first semiconductor substrate and measures the detection timing in each of the first pixel, the second pixel, and the third pixel Equipped with and The second pixel generates an output signal based on an output signal of the first pixel and the first logic signal generated in the second pixel, The third pixel generates an output signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optical Radar Systems And Details Thereof (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Light Receiving Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

本発明は、回路のレイアウトをしやすい時間計測デバイスを提供することを目的とする。 本発明の時間計測デバイス（２０）は、第１の方向に並設され、それぞれが、第１の半導体基板に形成されたシングルフォトンアバランシェダイオード（ＳＰＡＤ）を含み、シングルフォトンアバランシェダイオード（ＳＰＡＤ）における検出タイミングに応じた第１の論理信号（Ｓ３５）を生成する複数の画素（３０）と、第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、複数の画素（３０）のそれぞれにおける検出タイミングを計測する時間計測部（２４）とを備える。上記複数の画素（３０）のうちの第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された第１の論理信号（Ｓ３５）とに基づいて、出力信号を生成し、時間計測部（２４）は、複数の画素（３０）のうちの第１の方向の他端に配置された第２の画素の出力信号に基づいて、複数の画素（３０）のそれぞれにおける検出タイミングを計測する。 本発明の時間計測デバイス（２０）は、例えば、距離計測デバイスに応用できる。

Description

時間計測デバイスおよび時間計測装置
　本開示は、光を射出したタイミングから光を検出したタイミングまでの時間を計測する時間計測デバイスおよび時間計測装置に関する。
　測定対象物までの距離を測定する際、しばしば、ＴＯＦ（Time Of Flight）法が用いられる。このＴＯＦ法では、光を射出するとともに、測定対象物により反射された反射光を検出する。そして、ＴＯＦ法では、光を射出したタイミングおよび反射光を検出したタイミングの間の時間差を計測することにより、測定対象物までの距離を計測する（例えば、特許文献１）。
特開２０１５－７８９５３号公報
　ところで、一般に、半導体装置では、回路のレイアウトをしやすいことが望まれており、時間計測デバイスにおいても、レイアウトをしやすいことが期待されている。
　レイアウトをしやすい時間計測デバイスおよび時間計測装置を提供することが望ましい。
　本開示の一実施の形態における第１の時間計測デバイスは、複数の画素と、時間計測部とを備えている。複数の画素は、第１の方向に並設され、それぞれが、第１の半導体基板に形成されたシングルフォトンアバランシェダイオードを含み、シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成するものである。時間計測部は、第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、複数の画素のそれぞれにおける検出タイミングを計測するものである。上記複数の画素のうちの第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された第１の論理信号とに基づいて、出力信号を生成し、時間計測部は、複数の画素のうちの第１の方向の他端に配置された第２の画素の出力信号に基づいて、複数の画素のそれぞれにおける検出タイミングを計測する。
　本開示の一実施の形態における第２の時間計測デバイスは、複数の画素と、時間計測部とを備えている。複数の画素は、第１の方向に並設され、それぞれが、受光素子を含み、受光素子における検出タイミングに応じた第１の論理信号を生成するものである。時間計測部は、複数の画素のそれぞれにおける検出タイミングを計測するものである。上記複数の画素のうちの第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された第１の論理信号とに基づいて、出力信号を生成し、時間計測部は、複数の画素のうちの第１の方向の他端に配置された第２の画素の出力信号に基づいて、複数の画素のそれぞれにおける検出タイミングを計測する。
　本開示の一実施の形態における第３の時間計測デバイスは、第１の画素、第２の画素、および第３の画素と、時間計測部とを備えている。第１の画素、第２の画素、および第３の画素は、それぞれが、第１の半導体基板に形成されたシングルフォトンアバランシェダイオードを含み、シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成するものである。時間計測部は、第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、第１の画素、第２の画素、および第３の画素のそれぞれにおける検出タイミングを計測するものである。第２の画素は、第１の画素の出力信号と、第２の画素において生成された第１の論理信号とに基づいて、出力信号を生成し、第３の画素は、第２の画素の出力信号と、第３の画素において生成された第１の論理信号とに基づいて、出力信号を生成し、時間計測部は、第３の画素の出力信号に基づいて、第１の画素、第２の画素、および第３の画素のそれぞれにおける検出タイミングを計測するものである。
　本開示の一実施の形態における第１の時間計測装置は、発光部と、ミラーと、複数の画素と、時間計測部とを備えている。発光部は、光を射出するものである。ミラーは、光に対応する反射光を反射させるものである。複数の画素は、第１の方向に並設され、それぞれが、第１の半導体基板に形成され、ミラーにより反射された反射光を検出するシングルフォトンアバランシェダイオードを含み、シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成するものである。時間計測部は、第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、複数の画素のそれぞれにおける検出タイミングを計測するものである。上記複数の画素のうちの第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された第１の論理信号とに基づいて、出力信号を生成し、時間計測部は、複数の画素のうちの第１の方向の他端に配置された第２の画素の出力信号に基づいて、複数の画素のそれぞれにおける検出タイミングを計測する。
　本開示の一実施の形態における第２の時間計測装置は、発光部と、ミラーと、複数の画素と、時間計測部とを備えている。発光部は、光を射出するものである。ミラーは、光に対応する反射光を反射させるものである。複数の画素は、第１の方向に並設され、それぞれが、ミラーにより反射された反射光を検出する受光素子を含み、受光素子における検出タイミングに応じた第１の論理信号を生成するものである。時間計測部は、複数の画素のそれぞれにおける検出タイミングを計測するものである。上記複数の画素のうちの第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された第１の論理信号とに基づいて、出力信号を生成し、時間計測部は、複数の画素のうちの第１の方向の他端に配置された第２の画素の出力信号に基づいて、複数の画素のそれぞれにおける検出タイミングを計測する。
　本開示の一実施の形態における第３の時間計測装置は、発光部と、ミラーと、第１の画素、第２の画素、および第３の画素と、時間計測部とを備えている。発光部は、光を射出するものである。ミラーは、光に対応する反射光を反射させるものである。第１の画素、第２の画素、および第３の画素は、それぞれが、第１の半導体基板に形成され、ミラーにより反射された反射光を検出するシングルフォトンアバランシェダイオードを含み、シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成するものである。時間計測部は、第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、第１の画素、第２の画素、および第３の画素のそれぞれにおける検出タイミングを計測するものである。第２の画素は、第１の画素の出力信号と、第２の画素において生成された第１の論理信号とに基づいて、出力信号を生成し、第３の画素は、第２の画素の出力信号と、第３の画素において生成された第１の論理信号とに基づいて、出力信号を生成し、時間計測部は、第３の画素の出力信号に基づいて、第１の画素、第２の画素、および第３の画素のそれぞれにおける検出タイミングを計測するものである。
　本開示の一実施の形態における第１の時間計測デバイスおよび第１の時間計測装置では、各画素において、第１の半導体基板に形成されたシングルフォトンアバランシェダイオードにより光が検出され、この検出タイミングに応じた第１の論理信号が生成される。複数の画素のうちの第１の方向の一端に配置された第１の画素以外の各画素では、その画素以外の一の画素の出力信号と、その画素において生成された第１の論理信号とに基づいて、出力信号が生成される。そして、第２の半導体基板に形成された時間計測部では、複数の画素のうちの第１の方向の他端に配置された第２の画素の出力信号に基づいて、複数の画素のそれぞれにおける検出タイミングが計測される。
　本開示の一実施の形態における第２の時間計測デバイスおよび第２の時間計測装置では、各画素において、受光素子により光が検出され、この検出タイミングに応じた第１の論理信号が生成される。複数の画素のうちの第１の方向の一端に配置された第１の画素以外の各画素では、その画素以外の一の画素の出力信号と、その画素において生成された第１の論理信号とに基づいて、出力信号が生成される。そして、時間計測部では、複数の画素のうちの第１の方向の他端に配置された第２の画素の出力信号に基づいて、複数の画素のそれぞれにおける検出タイミングが計測される。
　本開示の一実施の形態における第３の時間計測デバイスおよび第３の時間計測装置では、各画素において、第１の半導体基板に形成されたシングルフォトンアバランシェダイオードにより光が検出され、この検出タイミングに応じた第１の論理信号が生成される。第２の画素では、第１の画素の出力信号と、第２の画素において生成された第１の論理信号とに基づいて、出力信号が生成される。第３の画素では、第２の画素の出力信号と、第３の画素において生成された第１の論理信号とに基づいて、出力信号が生成される。そして、第２の半導体基板に形成された時間計測部では、第３の画素の出力信号に基づいて、第１の画素、第２の画素、および第３の画素のそれぞれにおける検出タイミングが計測される。
　本開示の一実施の形態における第１の時間計測デバイス、第２の時間計測デバイス、第１の時間計測装置、および第２の時間計測装置によれば、複数の画素のうちの第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された第１の論理信号とに基づいて、出力信号を生成し、時間計測部は、複数の画素のうちの第１の方向の他端に配置された第２の画素の出力信号に基づいて、複数の画素のそれぞれにおける検出タイミングを計測するようにしたので、レイアウトをしやすくすることができる。
　本開示の一実施の形態における第３の時間計測デバイスおよび第３の時間計測装置によれば、第２の画素は、第１の画素の出力信号と、第２の画素において生成された第１の論理信号とに基づいて、出力信号を生成し、第３の画素は、第２の画素の出力信号と、第３の画素において生成された第１の論理信号とに基づいて、出力信号を生成し、時間計測部は、第３の画素の出力信号に基づいて、第１の画素、第２の画素、および第３の画素のそれぞれにおける検出タイミングを計測するようにしたので、レイアウトをしやすくすることができる。
　なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。
本開示の一実施の形態に係る時間計測装置の一構成例を表す構成図である。 第１の実施の形態に係る時間計測デバイスの一構成例を表すブロック図である。 図２に示した画素の一構成例を表す回路図である。 図２に示した波形整形部および時間計測部の一構成例を表す回路図である。 図１に示した時間計測デバイスの一構成例を表す構成図である。 第１の実施の形態に係る時間計測装置における時間計測動作の一例を表すタイミング波形図である。 図３に示した受光素子の一動作例を表す波形図である。 第１の実施の形態に係る時間計測装置の一動作例を表すタイミング波形図である。 第１の実施の形態に係る時間計測装置におけるキャリブレーション動作の一例を表すタイミング波形図である。 第１の実施の形態の変形例に係る波形整形部および時間計測部の一構成例を表す回路図である。 第１の実施の形態の他の変形例に係る画素の一構成例を表す回路図である。 第１の実施の形態の他の変形例に係る時間計測デバイスの一構成例を表すブロック図である。 図１２に示した画素の一構成例を表す回路図である。 第１の実施の形態の他の変形例に係る時間計測装置におけるテスト動作の一例を表すタイミング波形図である。 第１の実施の形態の他の変形例に係る時間計測デバイスの一構成例を表すブロック図である。 第１の実施の形態の他の変形例に係る時間計測デバイスの一構成例を表すブロック図である。 第２の実施の形態に係る時間計測デバイスの一構成例を表すブロック図である。 図１７に示した画素の一構成例を表す回路図である。 第２の実施の形態に係る時間計測装置における時間計測動作の一例を表すタイミング波形図である。 第２の実施の形態の変形例に係る画素の一構成例を表す回路図である。 応用例に係る距離計測デバイスの一構成例を表すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 変形例に係る時間計測デバイスの一構成例を表す構成図である。 ＳＰＡＤの一構成例を表す断面図である。
　以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．応用例
４．移動体への応用例
＜１．第１の実施の形態＞
［構成例］
　図１は、一実施の形態に係る時間計測装置（時間計測装置１）の一構成例を表すものである。時間計測装置１は、光を射出するとともに、測定対象物により反射された反射光を検出し、光を射出したタイミングおよび反射光を検出したタイミングの間の時間差を計測するものである。時間計測装置１は、発光部１１と、拡散レンズ１２と、集光ミラー１３と、時間計測デバイス２０と、制御部１４とを備えている。
　発光部１１は、発光制御信号Ｃ１に応じたタイミングで光を射出するように発光動作を行うものであり、例えば、パルスレーザ光源を用いて構成されるものである。
　拡散レンズ１２は、発光部１１から射出した光を所定の角度範囲内に拡散させるものである。そして、拡散レンズ１２により拡散された光（出射光Ｌ１）は、時間計測装置１から射出されるようになっている。
　集光ミラー１３は、計測対象物９により反射されて時間計測装置１に入射した光（反射光Ｌ２）を、時間計測デバイス２０の受光面Ｓに向けて反射させるものである。なお、集光ミラー１３は必ずしも必要な構成要素ではなく、反射光Ｌ２が時間計測デバイス２０の受光面Ｓに到達できればどのような構成であってもよい。
　時間計測デバイス２０は、集光ミラー１３により反射された光を検出し、発光部１１が光を射出したタイミングおよび時間計測デバイス２０の受光素子３１（後述）が光を検出したタイミングの間の時間差を計測するものである。
　制御部１４は、発光部１１および時間計測デバイス２０の動作を制御するものである。具体的には、制御部１４は、発光部１１に対して発光制御信号Ｃ１を供給することにより、発光部１１の発光動作を制御する。また、制御部１４は、時間計測デバイス２０に対して様々な制御信号（後述するキャリブレーション信号ＣＡＬ、選択制御信号ＣＴＲＬ、クロック信号ＣＫ、およびカウント開始信号ＳＴ）を供給することにより、時間計測デバイス２０の動作を制御するようになっている。
　図２は、時間計測デバイス２０の一構成例を表すものである。なお、この図２では、説明の便宜上、制御部１４をも描いている。時間計測デバイス２０は、画素アレイ２１と、選択信号生成部２２と、波形整形部２３と、時間計測部２４とを有している。
　画素アレイ２１は、マトリクス状に配置された複数の画素３０を有している。画素アレイ２１では、例えば、図２における横方向にＭ個（例えば６００個）の画素３０が配置され、図２における縦方向にＮ個（例えば１５０個）の画素３０が配置される。この例では、横方向に並ぶ画素３０の数Ｍは、縦方向に並ぶ画素３０の数Ｎよりも多く設定されている。横方向に並ぶ画素３０の数Ｍは、例えば、２００個以上が望ましい。縦方向に並ぶ画素３０の数Ｎは、例えば、１００個以上が望ましい。
　図３は、画素３０の一構成例を表すものである。この図３は、複数（Ｍ×Ｎ）の画素３０のうちの、互いに隣り合う４個（＝２×２）の画素３０を図示している。画素３０は、受光素子３１と、抵抗素子３２と、インバータ３３と、論理積回路３４と、フリップフロップ（Ｆ／Ｆ）３５と、排他的論理和回路３６とを有している。
　受光素子３１は、光を検出するものであり、例えば、シングルフォトンアバランシェダイオード（ＳＰＡＤ）を用いて構成される。受光素子３１のカソードは抵抗素子３２の他端およびインバータ３３の入力端子に接続され、アノードは接地されている。シングルフォトンアバランシェダイオードは、例えば、ガイガーモードで動作させることが望ましい。なお、この例では、シングルフォトンアバランシェダイオードを用いたが、これに限定されるものではなく、これに代えて、例えば、アバランシェフォトダイオード（ＡＰＤ）を用いてもよいし、感度の高いフォトダイオード（ＰＤ）を用いてもよい。
　抵抗素子３２の一端には、バイアス電圧Ｖbiasが供給され、他端は受光素子３１のカソードおよびインバータ３３の入力端子に接続されている。
　インバータ３３の入力端子は抵抗素子３２の他端および受光素子３１のカソードに接続され、他端は論理積回路３４の第１の入力端子に接続されている。
　論理積回路３４は、第１の入力端子に入力された信号および第２の入力端子に入力された信号の論理積（ＡＮＤ）を求め、その求めた結果を出力端子から出力するものである。論理積回路３４の第１の入力端子は、インバータ３３の出力端子に接続され、第２の入力端子には選択信号ＳＥＬが供給され、出力端子はフリップフロップ（Ｆ／Ｆ）３５のクロック入力端子に接続されている。
　フリップフロップ（Ｆ／Ｆ）３５は、Ｄ型フリップフロップであり、クロック入力端子に入力された信号の立ち上がりエッジに基づいて、データ入力端子Ｄに入力された信号をサンプリングし、サンプリング結果を出力端子Ｑから出力するとともに、そのサンプリング結果の反転信号を反転出力端子ＱＢから出力するものである。フリップフロップ（Ｆ／Ｆ）３５のクロック入力端子は論理積回路３４の出力端子に接続され、データ入力端子Ｄは反転出力端子ＱＢに接続され、出力端子Ｑは排他的論理和回路３６の第１の入力端子に接続され、反転出力端子ＱＢはデータ入力端子Ｄに接続されている。この構成により、フリップフロップ（Ｆ／Ｆ）３５は、クロック入力端子に入力された信号の立ち上がりエッジに基づいて、トグル動作を行うようになっている。
　排他的論理和回路３６は、第１の入力端子に入力された信号および第２の入力端子に入力された信号の排他的論理和（ＥｘＯＲ）を求め、その求めた結果を出力端子から出力するものである。排他的論理和回路３６の第１の入力端子はフリップフロップ（Ｆ／Ｆ）３５の出力端子Ｑに接続され、第２の入力端子は画素３０の入力端子ＩＮに接続され、出力端子は画素３０の出力端子ＯＵＴに接続されている。
　図２に示したように、横方向に並設された１行分のＭ個の画素３０のうちの一番左側の画素３０の入力端子ＩＮには、制御部１４から供給されたキャリブレーション信号ＣＡＬが入力される。また、このＭ個の画素３０のうちの一番左側の画素３０以外の画素３０の入力端子ＩＮは、図３に示したように、その画素３０の左側に隣り合う画素３０の出力端子ＯＵＴに接続されている。そして、このＭ個の画素３０のうちの一番右側の画素３０の出力端子ＯＵＴは、図２に示したように、波形整形部２３に接続されている。そして、この一番右側の画素３０は、信号Ｓ１を出力する。具体的には、１行目のＭ個の画素３０のうちの一番右側の画素３０は信号Ｓ１（１）を出力し、２行目のＭ個の画素３０のうちの一番右側の画素３０は信号Ｓ１（２）を出力する。３行目～Ｎ行目についても同様である。このように、画素アレイ２１では、図２における横方向に並設された１行分のＭ個の画素３０が、いわゆるデイジーチェーン接続されるようになっている。
　また、縦方向に並設された１列分のＮ個の画素３０には、１つの選択信号ＳＥＬが供給され、互いに異なる列に属する画素３０には、互いに異なる選択信号ＳＥＬが供給される。言い換えれば、横方向に並設された１行分のＭ個の画素３０には、対応する選択信号ＳＥＬがそれぞれ供給される。この構成により、画素アレイ２１では、複数の画素３０が、選択信号ＳＥＬを用いて、１列分の画素３０を単位として選択されるようになっている。
　選択信号生成部２２は、制御部１４から供給された選択制御信号ＣＴＲＬに基づいて、複数の選択信号ＳＥＬ（この例ではＭ個の選択信号ＳＥＬ（１）～ＳＥＬ（Ｍ））を生成するものである。選択信号生成部２２は、Ｍ個の選択信号ＳＥＬ（１）～ＳＥＬ（Ｍ）を、画素アレイ２１における画素３０のＭ個の列にそれぞれに供給する。これにより、選択信号生成部２２は、複数の画素３０を、列単位で順次選択することができるようになっている。
　波形整形部２３は、画素アレイ２１から供給された複数の信号Ｓ１（この例ではＮ個の信号Ｓ１（１）～Ｓ１（Ｎ））の波形をそれぞれ整形することにより、複数の信号Ｓ２（この例ではＮ個の信号Ｓ２（１）～Ｓ２（Ｎ））をそれぞれ生成するものである。波形整形部２３は、複数の波形整形回路４０（この例ではＮ個の波形整形回路４０（１）～４０（Ｎ））を有している。波形整形回路４０（１）は、信号Ｓ１（１）の波形を整形することにより信号Ｓ２（１）を生成するものであり、波形整形回路４０（２）は、信号Ｓ１（２）の波形を整形することにより信号Ｓ２（２）を生成するものである。波形整形回路４０（３）～４０（Ｎ）についても同様である。なお、波形整形部２３は必ずしも必要な構成要素ではなく、光が検出されたことを正確に伝達できればどのような構成であってもよい。
　時間計測部２４は、複数の信号Ｓ２（この例ではＮ個の信号Ｓ２（１）～Ｓ２（Ｎ））に基づいて時間計測動作を行うものである。時間計測部２４は、カウンタ２８と、複数のラッチ２９（この例ではＮ個のラッチ２９（１）～２９（Ｎ））とを有している。カウンタ２８は、クロック信号ＣＫのクロックパルスのカウント動作を行うことにより、カウント値ＣＮＴをインクリメントするものである。ラッチ２９（１）は、信号Ｓ２（１）に基づいてカウント値ＣＮＴをラッチすることにより信号Ｓ３（１）を生成するものであり、ラッチ２９（２）は、信号Ｓ２（２）に基づいてカウント値ＣＮＴをラッチすることにより信号Ｓ３（２）を生成するものである。ラッチ２９（３）～２９（Ｎ）についても同様である。
　図４は、波形整形部２３および時間計測部２４の一構成例を表すものである。
　波形整形部２３の波形整形回路４０は、フリップフロップ（Ｆ／Ｆ）４２，４３と、排他的論理和回路４４とを有している。
　フリップフロップ（Ｆ／Ｆ）４２，４３は、Ｄ型フリップフロップである。フリップフロップ（Ｆ／Ｆ）４２のクロック入力端子にはクロック信号ＣＫが供給され、データ入力端子Ｄには信号Ｓ１が供給され、出力端子Ｑは排他的論理和回路４４の第１の入力端子およびフリップフロップ（Ｆ／Ｆ）４３のデータ入力端子Ｄに接続されている。フリップフロップ（Ｆ／Ｆ）４３のクロック入力端子にはクロック信号ＣＫが供給され、データ入力端子Ｄはフリップフロップ（Ｆ／Ｆ）４２の出力端子Ｑおよび排他的論理和回路４４の第１の入力端子に接続され、出力端子Ｑは排他的論理和回路４４の第２の入力端子に接続されている。
　排他的論理和回路４４の第１の入力端子はフリップフロップ（Ｆ／Ｆ）４２の出力端子Ｑおよびフリップフロップ（Ｆ／Ｆ）４３のデータ入力端子Ｄに接続され、第２の入力端子はフリップフロップ（Ｆ／Ｆ）４３の出力端子Ｑに接続されている。
　この構成により、波形整形回路４０は、信号Ｓ１の遷移を検出し、その遷移に応じて、クロック信号ＣＫの周期と同じ時間幅のパルスを生成するようになっている。
　時間計測部２４において、カウンタ２８のクロック入力端子にはクロック信号ＣＫが供給され、リセット端子ＲＳＴにはカウント開始信号ＳＴが供給される。そして、カウンタ２８は、カウント値ＣＮＴを、複数ビット（この例ではＫビット）の信号を用いて出力端子から出力するようになっている。
　ラッチ２９は、データ入力端子Ｄに入力されたＮビットの信号（カウント値ＣＮＴ）を、入力端子ＬＤに入力された信号に応じたタイミングでラッチするものである。ラッチ２９のデータ入力端子にはカウント値ＣＮＴが供給され、入力端子ＬＤには信号Ｓ２が供給され、リセット端子ＲＳＴにはカウント開始信号ＳＴが供給される。そして、ラッチ２９は、ラッチしたカウント値（カウント値ＣＮＴ１）を、複数ビット（この例ではＫビット）の信号Ｓ３を用いて出力端子から出力するようになっている。
　時間計測デバイス２０のこれらの素子および回路は、例えば、２枚の半導体基板に形成される。
　図５は、時間計測デバイス２０の一構成例を表すものである。時間計測デバイス２０は、この例では、重ね合わされた２枚の半導体基板１１０，１２０を用いて構成されている。この半導体基板１１０には、画素アレイ２１における受光素子３１が形成されており、この受光素子３１が形成された面が、時間計測デバイス２０の受光面Ｓになる。半導体基板１２０のうち、半導体基板１１０において受光素子３１が形成された領域に対応する領域１２１には、画素アレイ２１における、抵抗素子３２および回路が形成されている。また、領域１２２には、選択信号生成部２２、波形整形部２３、および時間計測部２４が形成されている。これらの半導体基板１１０および半導体基板１２０は、例えばＣｕ－Ｃｕ接合により、電気的に接続されるようになっている。
　ここで、画素３０は、本開示における「画素」の一具体例に対応する。排他的論理和回路３６の第１の入力端子への入力信号は、本開示における「第１の論理信号」の一具体例に対応する。排他的論理和回路３６は、本開示における「第１の論理回路」の一具体例に対応する。論理積回路３４は、本開示における「第２の論理回路」の一具体例に対応する。論理積回路３４の出力信号は、本開示における「第２の論理信号」の一具体例に対応する。フリップフロップ（Ｆ／Ｆ）３５は、本開示における「第３の論理回路」の一具体例に対応する。選択信号生成部２２は、本開示における「制御信号生成部」の一具体例に対応する。複数の選択信号ＳＥＬは、本開示における「複数の第１の制御信号」の一具体例に対応する。キャリブレーション信号ＣＡＬは、本開示における「第３の論理信号」の一具体例に対応する。半導体基板１１０は、本開示における「第１の半導体基板」の一具体例に対応する。半導体基板１２０は、本開示における「第２の半導体基板」の一具体例に対応する。
［動作および作用］
　続いて、本実施の形態の時間計測装置１の動作および作用について説明する。
（全体動作概要）
　まず、図１，２を参照して、時間計測装置１の全体動作概要を説明する。発光部１１は、発光制御信号Ｃ１に応じたタイミングで光を射出するように発光動作を行う。拡散レンズ１２は、発光部１１から射出した光を所定の角度範囲内に拡散させる。拡散レンズ１２により拡散された光（出射光Ｌ１）は、時間計測装置１から射出される。集光ミラー１３は、計測対象物９により反射されて時間計測装置１に入射した光（反射光Ｌ２）を、時間計測デバイス２０の受光面Ｓに向けて反射させる。時間計測デバイス２０は、集光ミラー１３により反射された光を検出し、発光部１１が光を射出したタイミングおよび受光素子３１が光を検出したタイミングの間の時間差を計測する。制御部１４は、発光部１１に対して発光制御信号Ｃ１を供給することにより、発光部１１の発光動作を制御するとともに、時間計測デバイス２０に対してキャリブレーション信号ＣＡＬ、選択制御信号ＣＴＲＬ、クロック信号ＣＫ、およびカウント開始信号ＳＴを供給することにより、時間計測デバイス２０の動作を制御する。
（詳細動作）
　次に、画素アレイ２１における、１つの行に属するＭ個の画素３０のうちの、横方向に互いに隣り合う２つの画素３０Ａ，３０Ｂに着目して、時間計測装置１の動作について詳細に説明する。
　図６は、時間計測装置１における時間計測動作の一例を表すものであり、（Ａ）は画素３０Ａ，３０Ｂにおける受光素子３１から出力される信号Ｓ３１Ａ，Ｓ３１Ｂの波形をそれぞれ示し、（Ｂ）は画素３０Ａ，３０Ｂに供給される選択信号ＳＥＬ（選択信号ＳＥＬＡ，ＳＥＬＢ）の波形をそれぞれ示し、（Ｃ）は画素３０Ａ，３０Ｂにおけるフリップフロップ（Ｆ／Ｆ）３５から出力される信号Ｓ３５Ａ，Ｓ３５Ｂの波形をそれぞれ示し、（Ｄ）は画素３０Ａ，３０Ｂに対応する波形整形回路４０に供給される信号Ｓ１の波形を示し、（Ｅ）は画素３０Ａ，３０Ｂに対応する波形整形回路４０から出力される信号Ｓ２の波形を示し、（Ｆ）はカウント開始信号ＳＴの波形を示し、（Ｇ）はカウント値ＣＮＴを示し、（Ｈ）は画素３０Ａ，３０Ｂに対応するラッチ２９から出力される信号Ｓ３が示すカウント値ＣＮＴ１を示す。この時間計測動作では、キャリブレーション信号ＣＡＬの電圧は、低レベルまたは高レベルに固定される。
　まず、タイミングｔ１において、発光部１１は発光制御信号Ｃ１に基づいて光を照射すると、制御部１４は、カウント開始信号ＳＴの電圧を低レベルから高レベルに変化させる（図６（Ｆ））。これにより、このタイミングｔ１において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を開始し、このタイミングｔ１以降において、カウント値ＣＮＴを順次インクリメントする（図６（Ｇ））。これと同時に、選択信号生成部２２は、選択制御信号ＣＴＲＬに基づいて、画素３０Ａに供給される選択信号ＳＥＬＡの電圧を低レベルから高レベルに変化させる（図６（Ｂ））。これにより、この選択信号ＳＥＬＡに対応する、画素３０Ａを含む１列分のＮ個の画素３０が選択される。
　次に、この例では、タイミングｔ２において、画素３０Ａの受光素子３１が光を検出し、この受光素子３１から出力される信号Ｓ３１Ａの電圧が過渡的に低下する（図６（Ａ））。選択信号ＳＥＬＡの電圧は高レベルであるので（図６（Ｂ））、この画素３０Ａのフリップフロップ（Ｆ／Ｆ）３５はトグル動作を行い、このフリップフロップ（Ｆ／Ｆ）３５から出力される信号Ｓ３５Ａの電圧は、低レベルから高レベルに変化する（図６（Ｃ））。これにより、画素３０Ａ，３０Ｂに対応する波形整形回路４０に供給される信号Ｓ１の電圧は、低レベルから高レベルに変化する（図６（Ｄ））。なお、この例では、説明の便宜上、画素３０Ａから波形整形回路４０までの信号の遅延時間をゼロとしている。
　波形整形回路４０は、この信号Ｓ１の遷移に基づいて、タイミングｔ３において信号Ｓ２の電圧を低レベルから高レベルに変化させ、タイミングｔ４において信号Ｓ２の電圧を高レベルから低レベルに変化させる（図６（Ｅ））。
　画素３０Ａ，３０Ｂに対応するラッチ２９は、この信号Ｓ２に基づいて、カウント値ＣＮＴをラッチし、タイミングｔ４において、ラッチしたカウント値（この例では“２”）をカウント値ＣＮＴ１として出力する（図６（Ｇ），（Ｈ））。
　また、この例では、タイミングｔ５において、画素３０Ａの受光素子３１が光を検出し、この受光素子３１から出力される信号Ｓ３１Ａの電圧が過渡的に低下する（図６（Ａ））。選択信号ＳＥＬＡの電圧は高レベルであるので（図６（Ｂ））、この画素３０Ａのフリップフロップ（Ｆ／Ｆ）３５はトグル動作を行い、このフリップフロップ（Ｆ／Ｆ）３５から出力される信号Ｓ３５Ａの電圧は、高レベルから低レベルに変化する（図６（Ｃ））。これにより、画素３０Ａ，３０Ｂに対応する波形整形回路４０に供給される信号Ｓ１の電圧は、高レベルから低レベルに変化する（図６（Ｄ））。波形整形回路４０は、この信号Ｓ１の遷移に基づいて、タイミングｔ６において信号Ｓ２の電圧を低レベルから高レベルに変化させ、タイミングｔ７において信号Ｓ２の電圧を高レベルから低レベルに変化させる（図６（Ｅ））。画素３０Ａ，３０Ｂに対応するラッチ２９は、この信号Ｓ２に基づいて、カウント値ＣＮＴをラッチし、タイミングｔ７において、ラッチしたカウント値（この例では“７”）をカウント値ＣＮＴ１として出力する（図６（Ｇ），（Ｈ））。
　なお、この例では、タイミングｔ２とタイミングｔ５の間のあるタイミングにおいて、画素３０Ｂの受光素子３１が光を検出し、この受光素子３１から出力される信号Ｓ３１Ｂの電圧が過渡的に低下する（図６（Ａ））。しかしながら、この例では、選択信号ＳＥＬＢの電圧は低レベルであり（図６（Ｂ））、画素３０Ｂは選択されていないので、この画素３０Ｂのフリップフロップ（Ｆ／Ｆ）３５はトグル動作を行わない。よって、このフリップフロップ（Ｆ／Ｆ）３５から出力される信号Ｓ３５Ｂの電圧は、この例では低レベルに維持される（図６（Ｃ））。
　そして、タイミングｔ８において、選択信号生成部２２は、選択制御信号ＣＴＲＬに基づいて、画素３０Ａに供給される選択信号ＳＥＬＡの電圧を高レベルから低レベルに変化させる（図６（Ｂ））。これにより、この選択信号ＳＥＬＡに対応する、画素３０Ａを含む１列分のＮ個の画素３０の選択が解除される。これと同時に、制御部１４は、カウント開始信号ＳＴの電圧を高レベルから低レベルに変化させる（図６（Ｆ））。これにより、このタイミングｔ８において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を終了し、カウント値ＣＮＴをゼロにリセットする（図６（Ｇ））。また、ラッチ２９は、カウント値ＣＮＴ１をゼロにリセットする（図６（Ｈ））。
　このようにして、時間計測装置１は、発光部１１が光を射出したタイミングｔ１および画素３０Ａの受光素子３１が光を検出したタイミングｔ２，ｔ５の間の時間差に対応する２つのカウント値ＣＮＴ１（この例では“２”および“７”）を求め、これらのカウント値ＣＮＴ１を出力する。
　次に、タイミングｔ９において、発光部１１は発光制御信号Ｃ１に基づいて光を照射すると、制御部１４は、カウント開始信号ＳＴの電圧を低レベルから高レベルに変化させる（図６（Ｆ））。これにより、このタイミングｔ９において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を開始し、このタイミングｔ９以降において、カウント値ＣＮＴを順次インクリメントする（図６（Ｇ））。これと同時に、選択信号生成部２２は、選択制御信号ＣＴＲＬに基づいて、画素３０Ｂに供給される選択信号ＳＥＬＢの電圧を低レベルから高レベルに変化させる（図６（Ｂ））。これにより、この選択信号ＳＥＬＢに対応する、画素３０Ｂを含む１列分のＮ個の画素３０が選択される。
　次に、この例では、タイミングｔ１０において、画素３０Ｂの受光素子３１が光を検出し、この受光素子３１から出力される信号Ｓ３１Ｂの電圧が過渡的に低下する（図６（Ａ））。選択信号ＳＥＬＢの電圧は高レベルであるので（図６（Ｂ））、この画素３０Ｂのフリップフロップ（Ｆ／Ｆ）３５はトグル動作を行い、このフリップフロップ（Ｆ／Ｆ）３５から出力される信号Ｓ３５Ｂの電圧は、低レベルから高レベルに変化する（図６（Ｃ））。これにより、画素３０Ａ，３０Ｂに対応する波形整形回路４０に供給される信号Ｓ１の電圧は、低レベルから高レベルに変化する（図６（Ｄ））。
　波形整形回路４０は、この信号Ｓ１の遷移に基づいて、タイミングｔ１１において信号Ｓ２の電圧を低レベルから高レベルに変化させ、タイミングｔ１２において信号Ｓ２の電圧を高レベルから低レベルに変化させる（図６（Ｅ））。
　画素３０Ａ，３０Ｂに対応するラッチ２９は、この信号Ｓ２に基づいて、カウント値ＣＮＴをラッチし、タイミングｔ１２において、ラッチしたカウント値（この例では“４”）をカウント値ＣＮＴ１として出力する（図６（Ｇ），（Ｈ））。
　なお、この例では、タイミングｔ１０以降において、画素３０Ａの受光素子３１が光を検出し、この受光素子３１から出力される信号Ｓ３１Ａの電圧が過渡的に低下する（図６（Ａ））。しかしながら、この例では、選択信号ＳＥＬＡの電圧は低レベルであり（図６（Ｂ））、画素３０Ａは選択されていないので、この画素３０Ａのフリップフロップ（Ｆ／Ｆ）３５はトグル動作を行わない。よって、このフリップフロップ（Ｆ／Ｆ）３５から出力される信号Ｓ３５Ａの電圧は、この例では低レベルに維持される（図６（Ｃ））。
　そして、タイミングｔ１３において、選択信号生成部２２は、選択制御信号ＣＴＲＬに基づいて、画素３０Ｂに供給される選択信号ＳＥＬＢの電圧を高レベルから低レベルに変化させる（図６（Ｂ））。これにより、この選択信号ＳＥＬＢに対応する、画素３０Ｂを含む１列分のＮ個の画素３０の選択が解除される。これと同時に、制御部１４は、カウント開始信号ＳＴの電圧を高レベルから低レベルに変化させる（図６（Ｆ））。これにより、このタイミングｔ１３において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を終了し、カウント値ＣＮＴをゼロにリセットする（図６（Ｇ））。また、ラッチ２９は、カウント値ＣＮＴ１をゼロにリセットする（図６（Ｈ））。
　このようにして、時間計測装置１は、発光部１１が光を射出したタイミングｔ９および画素３０Ｂの受光素子３１が光を検出したタイミングｔ１０の間の時間差に対応するカウント値ＣＮＴ１（この例では“４”）を求め、このカウント値ＣＮＴ１を出力する。
　このように、時間計測装置１では、各画素３０にフリップフロップ（Ｆ／Ｆ）３５を設け、受光素子３１が光を検出する度にトグル動作を行うようにするとともに、波形整形回路４０を設け、このトグル動作に基づく信号Ｓ１の遷移をパルスに変換するようにした。これにより、時間計測装置１では、以下に説明するように、消費電力を低減することができるとともに、安定した動作を実現することができる。
　図７は、画素３０における受光素子３１から出力される信号Ｓ３１の波形を表すものである。図８は、時間計測装置１の一動作例を表すものであり、（Ａ）は画素３０における論理積回路３４から出力される信号Ｓ３４の波形を示し、（Ｂ）はフリップフロップ（Ｆ／Ｆ）３５から出力される信号Ｓ３５の波形を示し、（Ｃ）は波形整形回路４０に入力される信号Ｓ１の波形を示し、（Ｄ）はクロック信号ＣＫの波形を示し、（Ｅ），（Ｆ）は波形整形回路４０のフリップフロップ（Ｆ／Ｆ）４２，４３から出力される信号Ｓ４２，Ｓ４３の波形をそれぞれ示し、（Ｇ）は波形整形回路４０から出力される信号Ｓ２の波形を示す。
　図７に示したように、タイミングｔ１９において、受光素子３１に光が入射すると、受光素子３１では、電子正孔対が生成される。そして、生成された電子および正孔が電界により加速され、インパクトイオン化により、電子正孔対が次々に形成される。このように、受光素子３１がいわゆるアバランシェ増幅を行うことにより、信号Ｓ３１の電圧は、バイアス電圧Ｖbiasから一旦低下する。そして、この信号Ｓ３１の電圧は、徐々に上昇して最終的にバイアス電圧Ｖbiasに戻る。
　この電圧変化に応じて、図８（Ａ）に示したように、画素３０の論理積回路３４は、タイミングｔ２１から始まるパルスを有する信号Ｓ３４を生成する（図８（Ａ））。フリップフロップ（Ｆ／Ｆ）３５は、この信号Ｓ３４の立ち上がりエッジに基づいてトグル動作を行い、信号Ｓ３５の電圧を低レベルから高レベルに変化させる（図８（Ｂ））。これにより、波形整形回路４０に供給される信号Ｓ１の電圧は、低レベルから高レベルに変化する（図８（Ｃ））。
　波形整形回路４０のフリップフロップ（Ｆ／Ｆ）４２は、クロック信号ＣＫの立ち上がりタイミングで、この信号Ｓ１をサンプリングすることにより、タイミングｔ２２において、信号Ｓ４２の電圧を低レベルから高レベルに変化させる（図８（Ｅ））。フリップフロップ（Ｆ／Ｆ）４３は、クロック信号ＣＫの立ち上がりタイミングで、この信号Ｓ４２をサンプリングすることにより、タイミングｔ２３において、信号Ｓ４３の電圧を低レベルから高レベルに変化させる（図８（Ｆ））。排他的論理和回路４４は、信号Ｓ４２，Ｓ４３に基づいて、タイミングｔ２２において、信号Ｓ２の電圧を低レベルから高レベルに変化させ、タイミングｔ２３において、信号Ｓ２の電圧を高レベルから低レベルに変化させる。
　以上では、タイミングｔ２１～ｔ２３の動作を例に説明したが、タイミングｔ２４～ｔ２６の動作についても同様である。
　このように、時間計測装置１では、各画素３０にフリップフロップ（Ｆ／Ｆ）３５を設け、受光素子３１が光を検出する度にトグル動作を行うようにした。これにより、例えば、フリップフロップ（Ｆ／Ｆ）３５を設けない場合に比べて、画素３０から波形整形回路４０までの経路において、信号が遷移する回数を少なくすることができるので、消費電力を低減することができる。
　また、この動作において、論理積回路３４から出力される信号Ｓ３４のパルスのパルス幅ＰＷは、上述した受光素子３１の動作によって決まるため、例えば、製造ばらつきや環境変動により変化しやすい。時間計測装置１では、各画素３０に、トグル動作を行うフリップフロップ（Ｆ／Ｆ）３５を設けるようにしたので、画素３０が幅が狭いパルスを出力することがないので、回路動作が不安定になるおそれを低減することができる。さらに、時間計測装置１では、波形整形回路４０を設け、このトグル動作に基づく信号Ｓ１の遷移をパルスに変換するようにした。これにより、この信号Ｓ１のパルスのパルス幅は、クロック信号ＣＫの周期に対応する時間幅になるため、回路動作が不安定になるおそれを低減することができる。
　以上の説明では、各画素３０から波形整形回路４０までの信号の遅延時間をゼロとしたが、実際には、遅延時間が生じえる。この遅延時間は、製造ばらつきや環境変動により変化し得る。この場合には、時間計測動作（図６）により得られた計測結果の精度が悪化するおそれがある。そこで、時間計測装置１では、キャリブレーション動作を行うことにより、画素アレイ２１における一番左側の画素３０から波形整形回路４０までの信号の遅延時間ｔｄを計測することができるようになっている。以下に、この動作について詳細に説明する。
　図９は、時間計測装置１におけるキャリブレーション動作の一例を表すものであり、（Ａ）はキャリブレーション信号ＣＡＬの波形を示し、（Ｂ）は選択信号ＳＥＬＡ，ＳＥＬＢの波形をそれぞれ示し、（Ｃ）は画素３０Ａ，３０Ｂに対応する波形整形回路４０に供給される信号Ｓ１の波形を示し、（Ｄ）は画素３０Ａ，３０Ｂに対応する波形整形回路４０から出力される信号Ｓ２の波形を示し、（Ｅ）はカウント開始信号ＳＴの波形を示し、（Ｆ）はカウント値ＣＮＴを示し、（Ｇ）は、画素３０Ａ，３０Ｂに対応するラッチ２９から出力される信号Ｓ３が示すカウント値ＣＮＴ１を示す。このキャリブレーション動作では、図９（Ｂ）に示したように、Ｍ個の選択信号ＳＥＬの電圧は低レベルに固定される。
　まず、タイミングｔ３１において、制御部１４は、カウント開始信号ＳＴの電圧を低レベルから高レベルに変化させる（図９（Ｅ））。これにより、このタイミングｔ３１において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を開始し、このタイミングｔ３１以降において、カウント値ＣＮＴを順次インクリメントする（図９（Ｆ））。
　これと同時に、制御部１４は、キャリブレーション信号ＣＡＬの電圧を低レベルから高レベルに変化させる（図９（Ａ））。これにより、画素３０Ａ，３０Ｂに対応する波形整形回路４０に供給される信号Ｓ１の電圧は、タイミングｔ３２において、低レベルから高レベルに変化する（図９（Ｃ））。すなわち、タイミングｔ３１からタイミングｔ３２までの時間が、画素アレイ２１における一番左側の画素３０から波形整形回路４０までの信号の遅延時間ｔｄに対応する。
　波形整形回路４０は、この信号Ｓ１の遷移に基づいて、タイミングｔ３３において信号Ｓ２の電圧を低レベルから高レベルに変化させ、タイミングｔ３４において信号Ｓ２の電圧を高レベルから低レベルに変化させる（図９（Ｄ））。ラッチ２９は、この信号Ｓ２に基づいて、カウント値ＣＮＴをラッチし、タイミングｔ３４において、ラッチしたカウント値（この例では“２”）をカウント値ＣＮＴ１として出力する（図９（Ｆ），（Ｇ））。
　そして、タイミングｔ３５において、制御部１４は、カウント開始信号ＳＴの電圧を高レベルから低レベルに変化させる（図９（Ｅ））。これにより、このタイミングｔ３５において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を終了し、カウント値ＣＮＴをゼロにリセットする（図９（Ｆ））。また、ラッチ２９は、カウント値ＣＮＴ１をゼロにリセットする（図９（Ｇ））。
　このようにして、時間計測装置１は、画素アレイ２１における一番左側の画素３０から波形整形回路４０までの信号の遅延時間ｔｄに対応するカウント値ＣＮＴ１（この例では“２”）を求め、このカウント値ＣＮＴ１を出力する。タイミングｔ３６～ｔ４０の動作についても同様である。
　このように、時間計測装置１では、キャリブレーション信号ＣＡＬを、画素アレイ２１における一番左側の画素３０の入力端子ＩＮに供給するようにした。これにより、時間計測装置１では、画素アレイ２１における一番左側の画素３０から波形整形回路４０までの信号の遅延時間ｔｄを計測することができる。よって、例えば、この時間計測装置１の後段の処理回路（例えばアプリケーションプロセッサなど）が、この計測結果に基づいて、各画素３０から波形整形回路４０までの信号の遅延時間をそれぞれ求め、求めた遅延時間を利用して、時間計測動作（図６）により得られた計測結果を補正することにより、計測精度を高めることができる。なお、この例では、後段の処理回路が、時間計測動作により得られた計測結果を補正するようにしたが、これに限定されるものではなく、時間計測部２４が、時間計測動作により得られた計測結果を補正してもよい。
　また、時間計測装置１では、複数（この例ではＭ個）の画素３０を、いわゆるデイジーチェーン接続により接続するようにしたので、レイアウトをしやすくすることができる。すなわち、例えば、Ｍ個の画素３０のそれぞれから排他的論理和回路３６を省き、Ｍ個のフリップフロップ（Ｆ／Ｆ）３５の出力信号を、例えばＭ個の入力端子を有する論理和回路を介して波形整形回路４０に供給するように構成した場合には、配線が複雑になるため、回路のレイアウトをしにくくなるおそれがある。特に、このレイアウトのしにくさは、画素の数が例えば２００以上になると、顕著になるおそれがある。一方、時間計測装置１では、複数（この例ではＭ個）の画素３０を、いわゆるデイジーチェーン接続により接続するようにしたので、配線をシンプルにすることができるので、レイアウトをしやすくすることができる。
　また、時間計測装置１では、図５に示したように、重ね合わされた２枚の半導体基板１１０，１２０を用いて時間計測デバイス２０を構成するようにした。特に、画素アレイ２１における受光素子３１を半導体基板１１０に形成し、画素アレイ２１における、受光素子３１以外の素子および回路を、半導体基板１２０に形成するようにした。この場合には、例えば、インバータ３３、論理積回路３４、フリップフロップ（Ｆ／Ｆ）３５、および排他的論理和回路３６は、半導体基板１２０に形成されるため、これらの回路から受光素子３１にノイズが伝わるおそれを低減することができる。同様に、例えば、選択信号ＳＥＬを伝える信号線や、Ｍ個の排他的論理和回路３６を介して信号を伝える信号線は、半導体基板１２０に形成されるため、これらの信号線から受光素子３１にノイズが伝わるおそれを低減することができる。また、例えば、半導体基板１１０には、主に受光素子３１が形成されるため、受光素子３１の素子サイズを大きくすることができる。また、例えば、半導体基板１１０は、受光素子３１の製造に最適化されたプロセスを用いて製造することができ、半導体基板１２０は、回路の製造に最適化されたプロセスを用いて製造することができるので、時間計測デバイス２０の特性を高めることができる。
［効果］
　以上のように本実施の形態では、複数の画素を、いわゆるデイジーチェーン接続により接続したので、レイアウトをしやすくすることができる。
　本実施の形態では、各画素にフリップフロップを設け、受光素子が光を検出する度にトグル動作を行うようにするとともに、波形整形回路を設け、このトグル動作に基づく信号の遷移をパルスに変換するようにしたので、消費電力を低減することができるとともに、安定した動作を実現することができる。
　本実施の形態では、キャリブレーション信号を、画素アレイにおける一番左側の画素の入力端子に供給するようにしたので、画素アレイにおける一番左側の画素から波形整形回路までの信号の遅延時間を計測することができるので、計測精度を高めることができる。
　本実施の形態では、重ね合わされた２枚の半導体基板を用いて時間計測デバイスを構成したので、受光素子にノイズが伝わるおそれを低減することができ、受光素子の素子サイズを大きくすることができる。また、２枚の半導体基板を、最適化されたプロセスを用いてそれぞれ製造することができるので、特性を高めることができる。
［変形例１－１］
　上記実施の形態では、図３に示した波形整形部２３および時間計測部２４を用いて時間計測デバイス２０を構成したが、これに限定されるものではない。以下に、本変形例に係る時間計測装置１Ｃについて詳細に説明する。時間計測装置１Ｃは、時間計測デバイス２０Ｃを備えている。時間計測デバイス２０Ｃは、波形整形部２３Ｃと、時間計測部２４Ｃとを有している。
　図１０は、波形整形部２３Ｃおよび時間計測部２４Ｃの一構成例を表すものである。波形整形部２３Ｃは、複数の波形整形回路４０Ｃ（この例ではＮ個の波形整形回路４０Ｃ（１）～４０Ｃ（Ｎ））を有している。波形整形回路４０Ｃは、フリップフロップ（Ｆ／Ｆ）４１～４３と、排他的論理和回路４４とを有している。すなわち、この波形整形回路４０Ｃは、上記実施の形態に係る波形整形回路４０（図４）にフリップフロップ（Ｆ／Ｆ）４１を追加したものである。フリップフロップ（Ｆ／Ｆ）４１のクロック入力端子にはクロック信号ＣＫが供給され、データ入力端子Ｄには信号Ｓ１が供給され、出力端子Ｑはフリップフロップ（Ｆ／Ｆ）４２のデータ入力端子Ｄに接続されている。
　時間計測部２４Ｃは、カウンタ２８と、複数のラッチ２９Ｃ（この例ではＮ個のラッチ２９Ｃ（１）～２９Ｃ（Ｎ））とを有している。ラッチ２９Ｃは、クロック信号ＣＫに基づいて動作を行い、データ入力端子Ｄに入力されたＮビットの信号（カウント値ＣＮＴ）を、入力端子ＬＤに入力された信号に応じたタイミングでラッチするものである。ラッチ２９Ｃのデータ入力端子にはカウント値ＣＮＴが供給され、クロック入力端子にはクロック信号ＣＫが供給され、入力端子ＬＤには信号Ｓ２が供給され、リセット端子ＲＳＴにはカウント開始信号ＳＴが供給される。
［変形例１－２］
　上記実施の形態では、図３に示したように、受光素子３１のアノードを接地したが、これに限定されるものではない。これに代えて、例えば図１１に示す画素３０Ｄのように、抵抗素子を接地してもよい。画素３０Ｄは、受光素子３１Ｄと、抵抗素子３２Ｄと、バッファ３７Ｄとを有している。受光素子３１Ｄのアノードは抵抗素子３２Ｄの一端およびバッファ３７Ｄの入力端子に接続され、カソードにはバイアス電圧Ｖbiasが供給されている。抵抗素子３２Ｄの一端は受光素子３１Ｄのアノードおよびバッファ３７Ｄの入力端子に接続され、カソードは接地されている。バッファ３７Ｄの入力端子は受光素子３１Ｄのアノードおよび抵抗素子３２Ｄの一端に接続され、出力端子は論理積回路３４の第１の入力端子に接続されている。
［変形例１－３］
　上記実施の形態では、画素アレイ２１における一番左側の画素３０から波形整形回路４０までの信号の遅延時間ｔｄを計測することができるようにしたが、さらに、例えば、各画素から波形整形回路４０までの信号の遅延時間を計測することができるようにしてもよい。以下に、本変形例に係る時間計測装置１Ｅについて詳細に説明する。時間計測装置１Ｅは、時間計測デバイス２０Ｅと、制御部１４Ｅとを有している。
　図１２は、時間計測デバイス２０Ｅの一構成例を表すものである。時間計測デバイス２０Ｅは、画素アレイ２１Ｅを有している。画素アレイ２１Ｅは、マトリクス状に配置された複数の画素３０Ｅを有している。
　図１３は、画素３０Ｅの一構成例を表すものである。画素３０Ｅは、論理和回路３８Ｅを有している。論理和回路３８Ｅは、第１の入力端子に入力された信号および第２の入力端子に入力された信号の論理和（ＯＲ）を求め、その求めた結果を出力端子から出力するものである。論理和回路３８Ｅの第１の入力端子にはテストモード信号ＴＥが入力され、第２の入力端子はインバータ３３の出力端子に接続され、出力端子は論理積回路３４の第１の入力端子に接続されている。画素アレイ２１Ｅにおける全ての画素３０Ｅには、１つのテストモード信号ＴＥが供給されている。ここで、テストモード信号ＴＥは、本開示における「第２の制御信号」の一具体例に対応する。論理和回路３８Ｅおよび論理積回路３４は、本開示における「第４の論理回路」の一具体例に対応する。
　制御部１４Ｅは、図１２に示したように、テストモード信号ＴＥを生成する機能をも有している。
　次に、画素アレイ２１Ｅにおける、１つの行に属するＭ個の画素３０Ｅのうちの、横方向に互いに隣り合う２つの画素３０Ａ，３０Ｂに着目して、時間計測装置１Ｅの動作を説明する。
　図１４は、時間計測装置１Ｅにおけるテスト動作の一例を表すものであり、（Ａ）はテストモード信号ＴＥの波形を示し、（Ｂ）は選択信号ＳＥＬＡ，ＳＥＬＢの波形をそれぞれ示し、（Ｃ）は画素３０Ａ，３０Ｂにおけるフリップフロップ（Ｆ／Ｆ）３５から出力される信号Ｓ３５Ａ，Ｓ３５Ｂの波形をそれぞれ示し、（Ｄ）は画素３０Ａ，３０Ｂに対応する波形整形回路４０に供給される信号Ｓ１の波形を示し、（Ｅ）は画素３０Ａ，３０Ｂに対応する波形整形回路４０から出力される信号Ｓ２の波形を示し、（Ｆ）はカウント開始信号ＳＴの波形を示し、（Ｇ）はカウント値ＣＮＴを示し、（Ｈ）は画素３０Ａ，３０Ｂに対応するラッチ２９から出力される信号Ｓ３が示すカウント値ＣＮＴ１を示す。このテスト動作では、図１４（Ａ）に示したように、テストモード信号ＴＥの電圧は高レベルに固定される。なお、時間計測動作およびキャリブレーション動作では、テストモード信号ＴＥの電圧は低レベルに固定される。
　まず、タイミングｔ４１において、制御部１４Ｅは、カウント開始信号ＳＴの電圧を低レベルから高レベルに変化させる（図１４（Ｆ））。これにより、このタイミングｔ４１において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を開始し、このタイミングｔ４１以降において、カウント値ＣＮＴを順次インクリメントする（図１４（Ｇ））。
　次に、この例では、カウント値ＣＮＴが“３”になるタイミングｔ４２において、選択信号生成部２２は、選択制御信号ＣＴＲＬに基づいて、画素３０Ａに供給される選択信号ＳＥＬＡの電圧を低レベルから高レベルに変化させ、その後のタイミングでこの選択信号ＳＥＬＡの電圧を高レベルから低レベルに変化させる（図１４（Ｂ））。これにより、この画素３０Ａのフリップフロップ（Ｆ／Ｆ）３５はトグル動作を行い、このフリップフロップ（Ｆ／Ｆ）３５から出力される信号Ｓ３５Ａの電圧は、低レベルから高レベルに変化する（図１４（Ｃ））。その結果、画素３０Ａ，３０Ｂに対応する波形整形回路４０に供給される信号Ｓ１の電圧は、タイミングｔ４３において、低レベルから高レベルに変化する（図１４（Ｄ））。すなわち、タイミングｔ４２からタイミングｔ４３までの時間が、画素３０Ａから波形整形回路４０までの信号の遅延時間ｔｄＡに対応する。
　波形整形回路４０は、この信号Ｓ１の遷移に基づいて、タイミングｔ４４において信号Ｓ２の電圧を低レベルから高レベルに変化させ、タイミングｔ４５において信号Ｓ２の電圧を高レベルから低レベルに変化させる（図１４（Ｅ））。
　画素３０Ａ，３０Ｂに対応するラッチ２９は、この信号Ｓ２に基づいて、カウント値ＣＮＴをラッチし、タイミングｔ４５において、ラッチしたカウント値（この例では“４”）をカウント値ＣＮＴ１として出力する（図１４（Ｇ），（Ｈ））。
　そして、タイミングｔ４６において、制御部１４Ｅは、カウント開始信号ＳＴの電圧を高レベルから低レベルに変化させる（図１４（Ｆ））。これにより、このタイミングｔ４６において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を終了し、カウント値ＣＮＴをゼロにリセットする（図１４（Ｇ））。また、ラッチ２９は、カウント値ＣＮＴ１をゼロにリセットする（図１４（Ｈ））。
　このようにして、時間計測装置１Ｅは、カウント値ＣＮＴ１（この例では“４”）を出力する。なお、この例では、カウント値ＣＮＴが“３”になるタイミングｔ４２において選択信号ＳＥＬＡの電圧を低レベルから高レベルに変化させているので、画素３０Ａから波形整形回路４０までの信号の遅延時間ｔｄＡに対応するカウント値は、カウント値ＣＮＴ１（この例では“４”）からこのカウント値“３”を引いた値“１”である。
　次に、タイミングｔ４７において、制御部１４Ｅは、カウント開始信号ＳＴの電圧を低レベルから高レベルに変化させる（図１４（Ｆ））。これにより、このタイミングｔ４１において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を開始し、このタイミングｔ４７以降において、カウント値ＣＮＴを順次インクリメントする（図１４（Ｇ））。
　次に、この例では、カウント値ＣＮＴが“４”になるタイミングｔ４８において、選択信号生成部２２は、選択制御信号ＣＴＲＬに基づいて、画素３０Ｂに供給される選択信号ＳＥＬＢの電圧を低レベルから高レベルに変化させ、その後のタイミングでこの選択信号ＳＥＬＢの電圧を高レベルから低レベルに変化させる（図１４（Ｂ））。これにより、この画素３０Ｂのフリップフロップ（Ｆ／Ｆ）３５はトグル動作を行い、このフリップフロップ（Ｆ／Ｆ）３５から出力される信号Ｓ３５Ｂの電圧は、低レベルから高レベルに変化する（図１４（Ｃ））。その結果、画素３０Ａ，３０Ｂに対応する波形整形回路４０に供給される信号Ｓ１の電圧は、タイミングｔ４９において、高レベルから低レベルに変化する（図１４（Ｄ））。すなわち、タイミングｔ４８からタイミングｔ４９までの時間が、画素３０Ｂから波形整形回路４０までの信号の遅延時間ｔｄＢに対応する。
　波形整形回路４０は、この信号Ｓ１の遷移に基づいて、タイミングｔ５０において信号Ｓ２の電圧を低レベルから高レベルに変化させ、タイミングｔ５１において信号Ｓ２の電圧を高レベルから低レベルに変化させる（図１４（Ｅ））。
　画素３０Ａ，３０Ｂに対応するラッチ２９は、この信号Ｓ２に基づいて、カウント値ＣＮＴをラッチし、タイミングｔ５１において、ラッチしたカウント値（この例では“５”）をカウント値ＣＮＴ１として出力する（図１４（Ｇ），（Ｈ））。
　そして、タイミングｔ５２において、制御部１４Ｅは、カウント開始信号ＳＴの電圧を高レベルから低レベルに変化させる（図１４（Ｆ））。これにより、このタイミングｔ４６において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を終了し、カウント値ＣＮＴをゼロにリセットする（図１４（Ｇ））。また、ラッチ２９は、カウント値ＣＮＴ１をゼロにリセットする（図１４（Ｈ））。
　このようにして、時間計測装置１Ｅは、カウント値ＣＮＴ１（この例では“５”）を出力する。なお、この例では、カウント値ＣＮＴが“４”になるタイミングｔ４８において選択信号ＳＥＬＢの電圧を低レベルから高レベルに変化させているので、画素３０Ｂから波形整形回路４０までの信号の遅延時間ｔｄＢに対応するカウント値は、カウント値ＣＮＴ１（この例では“５”）からこのカウント値“４”を引いた値“１”である。
　このように、時間計測装置１Ｅでは、各画素３０Ｅに論理和回路３８Ｅを設け、テスト動作時において、フリップフロップ（Ｆ／Ｆ）３５が選択信号ＳＥＬに基づいてトグル動作を行うようにした。これにより、時間計測装置１Ｅでは、各画素３０Ｅから波形整形回路４０までの信号の遅延時間を計測することができる。よって、例えば、この時間計測装置１Ｅの後段の処理回路（例えばアプリケーションプロセッサなど）が、計測した遅延時間を利用して、時間計測動作（図６）により得られた計測結果を補正することにより、計測精度を高めることができる。なお、この例では、後段の処理回路が、時間計測動作により得られた計測結果を補正するようにしたが、これに限定されるものではなく、時間計測部２４が、時間計測動作により得られ計測結果を補正してもよい。
　この時間計測装置１Ｅでは、画素アレイ２１Ｅの複数の画素３０Ｅのうちの一番左側の画素３０の入力端子ＩＮに、制御部１４から供給されたキャリブレーション信号ＣＡＬが入力されるようにしたが、これに限定されるものではない。これに代えて、例えば、図１５に示す時間計測装置１Ｆの時間計測デバイス２０Ｆのように、複数の画素３０Ｅのうちの一番左側の画素３０の入力端子ＩＮには、所定のレベルの電圧（この例では低レベル）が入力されるようにしてもよい。この時間計測装置１Ｆは、制御部１４Ｆを備えている。制御部１４Ｆは、制御部１４Ｅから、キャリブレーション信号ＣＡＬを生成する機能を省いたものである。この場合でも、各画素３０Ｅから波形整形回路４０までの信号の遅延時間を計測することができるので、計測精度を高めることができる。
［変形例１－４］
　上記実施の形態では、画素アレイ２１の複数の画素３０のうちの一番左側の画素３０の入力端子ＩＮに、制御部１４から供給されたキャリブレーション信号ＣＡＬが入力されるようにしたが、これに限定されるものではない。これに代えて、例えば、図１６に示す時間計測装置１Ｇの時間計測デバイス２０Ｇのように、複数の画素３０のうちの一番左側の画素３０の入力端子ＩＮには、所定のレベルの電圧（この例では低レベル）が入力されるようにしてもよい。この時間計測装置１Ｇは、例えば、画素アレイ２１内における信号の遅延時間が、計測精度にさほど影響を与えないような用途に使用することができる。また、例えば、この時間計測装置１Ｇの後段の処理回路（例えばアプリケーションプロセッサなど）が、設計時に見積もられた遅延時間や、出荷前の検査時において実測した遅延時間などを用いて、時間計測動作（図６）により得られた計測結果を補正してもよい。
［その他の変形例］
　また、これらの変形例のうちの２以上を組み合わせてもよい。
＜２．第２の実施の形態＞
　次に、第２の実施の形態に係る時間計測装置２について説明する。本実施の形態は、フリップフロップ（Ｆ／Ｆ）３５を含まない画素を用いて時間計測デバイスを構成したものである。なお、上記第１の実施の形態に係る時間計測装置１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
　図１に示したように、時間計測装置２は、時間計測デバイス５０を備えている。
　図１７は、時間計測デバイス５０の一構成例を表すものである。時間計測デバイス５０は、画素アレイ５１と、選択信号生成部２２と、時間計測部２４とを有している。画素アレイ５１は、マトリクス状に配置された複数の画素６０を有している。
　図１８は、画素６０の一構成例を表すものである。画素６０は、受光素子３１と、抵抗素子３２と、インバータ３３と、論理積回路３４と、論理和回路６６とを有している。論理和回路６６は、第１の入力端子に入力された信号および第２の入力端子に入力された信号の論理和（ＯＲ）を求め、その求めた結果を出力端子から出力するものである。論理和回路６６の第１の入力端子は論理積回路３４の出力端子に接続され、第２の入力端子は画素６０の入力端子ＩＮに接続され、出力端子は画素６０の出力端子ＯＵＴに接続されている。すなわち、この画素６０は、上記第１の実施の形態に係る画素３０（図３）において、フリップフロップ（Ｆ／Ｆ）３５を省くとともに、排他的論理和回路３６を論理和回路６６に置き換えたものである。
　図１７に示したように、横方向に並設された１行分のＭ個の画素６０のうちの一番左側の画素６０の入力端子ＩＮには、制御部１４から供給されたキャリブレーション信号ＣＡＬが入力される。また、このＭ個の画素６０のうちの一番左側の画素６０以外の画素６０の入力端子ＩＮは、図１８に示したように、その画素６０の左側に隣り合う画素６０の出力端子ＯＵＴに接続されている。そして、このＭ個の画素６０のうちの一番右側の画素６０の出力端子ＯＵＴは、図１７に示したように、時間計測部２４に接続されている。そして、この一番右側の画素６０は、信号Ｓ２を出力する。具体的には、１行目のＭ個の画素６０のうちの一番右側の画素６０は信号Ｓ２（１）を出力し、２行目のＭ個の画素６０のうちの一番右側の画素６０は信号Ｓ２（２）を出力する。３行目～Ｎ行目についても同様である。
　ここで、画素６０は、本開示における「画素」の一具体例に対応する。論理和回路６６の第１の入力端子への入力信号は、本開示における「第１の論理信号」の一具体例に対応する。論理和回路６６は、本開示における「第１の論理回路」の一具体例に対応する。
　次に、画素アレイ５１における、１つの行に属するＭ個の画素６０のうちの、横方向に互いに隣り合う２つの画素６０Ａ，６０Ｂに着目して、時間計測装置２の動作を説明する。
　図１９は、時間計測装置２における時間計測動作の一例を表すものであり、（Ａ）は画素６０Ａ，６０Ｂにおける受光素子３１から出力される信号Ｓ３１Ａ，Ｓ３１Ｂの波形をそれぞれ示し、（Ｂ）は画素６０Ａ，６０Ｂに供給される選択信号ＳＥＬ（選択信号ＳＥＬＡ，ＳＥＬＢ）の波形をそれぞれ示し、（Ｃ）は画素６０Ａ，６０Ｂにおける論理積回路３４から出力される信号Ｓ３４Ａ，Ｓ３４Ｂの波形をそれぞれ示し、（Ｄ）は画素６０Ａ，６０Ｂに対応するラッチ２９に供給される信号Ｓ２の波形を示し、（Ｅ）はカウント開始信号ＳＴの波形を示し、（Ｆ）はカウント値ＣＮＴを示し、（Ｇ）は画素６０Ａ，６０Ｂに対応するラッチ２９から出力される信号Ｓ３が示すカウント値ＣＮＴ１を示す。
　まず、タイミングｔ６１において、発光部１１は発光制御信号Ｃ１に基づいて光を照射すると、制御部１４は、カウント開始信号ＳＴの電圧を低レベルから高レベルに変化させる（図１９（Ｅ））。これにより、このタイミングｔ６１において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を開始し、このタイミングｔ６１以降において、カウント値ＣＮＴを順次インクリメントする（図１９（Ｆ））。これと同時に、選択信号生成部２２は、選択制御信号ＣＴＲＬに基づいて、画素６０Ａに供給される選択信号ＳＥＬＡの電圧を低レベルから高レベルに変化させる（図１９（Ｂ））。これにより、この選択信号ＳＥＬＡに対応する、画素６０Ａを含む１列分のＮ個の画素６０が選択される。
　次に、この例では、タイミングｔ６２において、画素６０Ａの受光素子３１が光を検出し、この受光素子３１から出力される信号Ｓ３１Ａの電圧が過渡的に低下する（図１９（Ａ））。選択信号ＳＥＬＡの電圧は高レベルであるので（図１９（Ｂ））、論理積回路３４から出力される信号Ｓ３４Ａの電圧は、このタイミングｔ６２において低レベルから高レベルに変化し、その後のタイミングで高レベルから低レベルに変化する（図１９（Ｃ））。これにより、画素６０Ａ，６０Ｂに対応するラッチ２９に供給される信号Ｓ２の電圧は、タイミングｔ６３において低レベルから高レベルに変化し、その後のタイミングで高レベルから低レベルに変化する（図１９（Ｄ））。
　画素６０Ａ，６０Ｂに対応するラッチ２９は、この信号Ｓ２に基づいて、カウント値ＣＮＴをラッチし、タイミングｔ６４において、ラッチしたカウント値（この例では“２”）をカウント値ＣＮＴ１として出力する（図１９（Ｆ），（Ｇ））。
　また、この例では、タイミングｔ６５において、画素６０Ａの受光素子３１が光を検出し、この受光素子３１から出力される信号Ｓ３１Ａの電圧が過渡的に低下する（図１９（Ａ））。選択信号ＳＥＬＡの電圧は高レベルであるので（図１９（Ｂ））、論理積回路３４から出力される信号Ｓ３４Ｂの電圧は、このタイミングｔ６５において低レベルから高レベルに変化し、その後のタイミングで高レベルから低レベルに変化する（図１９（Ｃ））。これにより、画素６０Ａ，６０Ｂに対応するラッチ２９に供給される信号Ｓ２の電圧は、タイミングｔ６６において低レベルから高レベルに変化し、その後のタイミングで高レベルから低レベルに変化する（図１９（Ｄ））。画素６０Ａ，６０Ｂに対応するラッチ２９は、この信号Ｓ２に基づいて、カウント値ＣＮＴをラッチし、タイミングｔ６７において、ラッチしたカウント値（この例では“７”）をカウント値ＣＮＴ１として出力する（図１９（Ｆ），（Ｇ））。
　なお、この例では、タイミングｔ６２とタイミングｔ６５の間のあるタイミングにおいて、画素６０Ｂの受光素子３１が光を検出し、この受光素子３１から出力される信号Ｓ３１Ｂの電圧が過渡的に低下する（図１９（Ａ））。しかしながら、この例では、選択信号ＳＥＬＢの電圧は低レベルであり（図１９（Ｂ））、画素６０Ｂは選択されていないので、この画素６０Ｂの論理積回路３４から出力される信号Ｓ３４Ｂの電圧は、この例では低レベルに維持される（図１９（Ｃ））。
　そして、タイミングｔ６８において、選択信号生成部２２は、選択制御信号ＣＴＲＬに基づいて、画素６０Ａに供給される選択信号ＳＥＬＡの電圧を高レベルから低レベルに変化させる（図１９（Ｂ））。これにより、この選択信号ＳＥＬＡに対応する、画素６０Ａを含む１列分のＮ個の画素６０の選択が解除される。これと同時に、制御部１４は、カウント開始信号ＳＴの電圧を高レベルから低レベルに変化させる（図１９（Ｅ））。これにより、このタイミングｔ６８において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を終了し、カウント値ＣＮＴをゼロにリセットする（図１９（Ｆ））。また、ラッチ２９は、カウント値ＣＮＴ１をゼロにリセットする（図１９（Ｇ））。
　このようにして、時間計測装置２は、発光部１１が光を射出したタイミングｔ６１および画素６０Ａの受光素子３１が光を検出したタイミングｔ６２，ｔ６５の間の時間差に対応する２つのカウント値ＣＮＴ１（この例では“２”および“７”）を求め、これらのカウント値ＣＮＴ１を出力する。
　次に、タイミングｔ６９において、発光部１１は発光制御信号Ｃ１に基づいて光を照射すると、制御部１４は、カウント開始信号ＳＴの電圧を低レベルから高レベルに変化させる（図１９（Ｅ））。これにより、このタイミングｔ６９において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を開始し、このタイミングｔ６９以降において、カウント値ＣＮＴを順次インクリメントする（図１９（Ｆ））。これと同時に、選択信号生成部２２は、選択制御信号ＣＴＲＬに基づいて、画素６０Ｂに供給される選択信号ＳＥＬＢの電圧を低レベルから高レベルに変化させる（図１９（Ｂ））。これにより、この選択信号ＳＥＬＢに対応する、画素６０Ｂを含む１列分のＮ個の画素６０が選択される。
　次に、この例では、タイミングｔ７０において、画素６０Ｂの受光素子３１が光を検出し、この受光素子３１から出力される信号Ｓ３１Ｂの電圧が過渡的に低下する（図１９（Ａ））。選択信号ＳＥＬＢの電圧は高レベルであるので（図１９（Ｂ））、論理積回路３４から出力される信号Ｓ３４Ｂの電圧は、このタイミングｔ７０において低レベルから高レベルに変化し、その後のタイミングで高レベルから低レベルに変化する（図１９（Ｃ））。これにより、画素６０Ａ，６０Ｂに対応するラッチ２９に供給される信号Ｓ２の電圧は、タイミングｔ７１において低レベルから高レベルに変化し、その後のタイミングで高レベルから低レベルに変化する（図１９（Ｄ））。
　画素６０Ａ，６０Ｂに対応するラッチ２９は、この信号Ｓ２に基づいて、カウント値ＣＮＴをラッチし、タイミングｔ７２において、ラッチしたカウント値（この例では“４”）をカウント値ＣＮＴ１として出力する（図１９（Ｆ），（Ｇ））。
　なお、この例では、タイミングｔ７０以降において、画素６０Ａの受光素子３１が光を検出し、この受光素子３１から出力される信号Ｓ３１Ａの電圧が過渡的に低下する（図１９（Ａ））。しかしながら、この例では、選択信号ＳＥＬＡの電圧は低レベルであり（図１９（Ｂ））、画素６０Ａは選択されていないので、この画素６０Ａの論理積回路３４から出力される信号Ｓ３４Ａの電圧は、この例では低レベルに維持される（図１９（Ｃ））。
　そして、タイミングｔ７３において、選択信号生成部２２は、選択制御信号ＣＴＲＬに基づいて、画素６０Ｂに供給される選択信号ＳＥＬＢの電圧を高レベルから低レベルに変化させる（図１９（Ｂ））。これにより、この選択信号ＳＥＬＢに対応する、画素６０Ｂを含む１列分のＮ個の画素６０の選択が解除される。これと同時に、制御部１４は、カウント開始信号ＳＴの電圧を高レベルから低レベルに変化させる（図１９（Ｅ））。これにより、このタイミングｔ７３において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を終了し、カウント値ＣＮＴをゼロにリセットする（図１９（Ｆ））。また、ラッチ２９は、カウント値ＣＮＴ１をゼロにリセットする（図１９（Ｇ））。
　このようにして、時間計測装置２は、発光部１１が光を射出したタイミングｔ６９および画素６０Ｂの受光素子３１が光を検出したタイミングｔ７０の間の時間差に対応するカウント値ＣＮＴ１（この例では“４”）を求め、このカウント値ＣＮＴ１を出力する。
　このように構成しても、上記第１の実施の形態の場合と同様の効果を得ることができる。
　すなわち、本実施の形態では、複数の画素を、いわゆるデイジーチェーン接続により接続したので、レイアウトをしやすくすることができる。
　本実施の形態では、キャリブレーション信号を、画素アレイにおける一番左側の画素の入力端子に供給するようにしたので、画素アレイにおける一番左側の画素から波形整形回路までの信号の遅延時間を計測することができるので、計測精度を高めることができる。
　本実施の形態では、重ね合わされた２枚の半導体基板を用いて時間計測デバイスを構成したので、受光素子にノイズが伝わるおそれを低減することができ、受光素子の素子サイズを大きくすることができる。また、２枚の半導体基板を、最適化されたプロセスを用いてそれぞれ製造することができるので、特性を高めることができる。
［変形例２］
　上記実施の形態に係る時間計測装置２に、上記第１の実施の形態の各変形例を適用してもよい。時間計測装置２に、上記第１の実施の形態に係る変形例１－３を適用した例を図２０に示す。図２０に示した画素６０Ｅは、上記第１の実施の形態に係る画素３０Ｅ（図１３）と同様に、論理和回路３８Ｅを有している。論理和回路３８Ｅの第１の入力端子にはテストモード信号ＴＥが入力され、第２の入力端子はインバータ３３の出力端子に接続され、出力端子は論理積回路３４の第１の入力端子に接続されている。
＜３．応用例＞
　次に、上記実施の形態に係る時間計測デバイスの応用例について説明する。
　図２１は、応用例１に係る距離計測デバイス７０の一構成例を表すものである。距離計測デバイス７０は、ＳＰＡＤアレイ７１と、ＳＰＡＤ制御部７２と、制御部７３と、ＰＬＬ（Phase Locked Loop）７４と、クロック生成部７５と、基準電流源７６と、温度計７７と、発光タイミング制御部７８と、測距処理部８０と、送信部７９とを備えている。
　ＳＰＡＤアレイ７１は、シングルフォトンアバランシェダイオード（ＳＰＡＤ）がマトリクス状に配置されたものである。ＳＰＡＤ制御部７２は、制御部７３からの指示に基づいて、ＳＰＡＤアレイ７１の動作を制御するものである。制御部７３は、距離計測デバイス７０の動作を制御するものである。また、制御部７３は、端子ＣＯＭを介して、外部の装置との間で、例えばＩ2Ｃを用いて通信を行う機能をも有している。ＰＬＬ７４は、端子ＣＫＩＮを介して供給された入力クロックに基づいて動作を行うものである。クロック生成部７５は、距離計測デバイス７０において使用される１または複数のクロック信号を生成するものである。基準電流源７６は、距離計測デバイス７０において使用される１または複数の基準電流を生成するものである。温度計７７は、距離計測デバイス７０における温度を検出するものである。発光タイミング制御部７８は、端子ＴＲＧＩＮを介して供給された発光トリガ信号に基づいて、発光タイミングを制御するものである。発光タイミング制御部７８は、発光トリガ信号を生成し、この発光トリガ信号を測距処理部８０に供給するとともに、この発光トリガ信号を端子ＴＲＧＯＵＴを介して出力するようになっている。測距処理部８０は、ＳＰＡＤアレイ７１における検出結果に基づいて、デプス画像を生成するものである。測距処理部８０は、ＴＤＣ（Time to Digital Converter）８１と、ヒストグラム生成部８２と、処理部８３とを有している。ＴＤＣ８１は、ＳＰＡＤアレイ７１における検出結果に基づいて、受光タイミングをデジタル値に変換するものである。ヒストグラム生成部８２は、ＴＤＣ８１により得られたデジタル値に基づいてヒストグラムを生成するものである。処理部８３は、ヒストグラム生成部８２が生成したヒストグラムに基づいて、様々な処理を行うものである。例えば、処理部８３は、ＦＩＲ（Finite Impulse Response）フィルタ処理、エコー判定、デプス値（距離値）算出処理、ピーク検出処理などを行うようになっている。送信部７９は、測距処理部８０が生成したデプス画像を、端子ＤＯＵＴを介して、例えばシリアルデータにより出力するものである。送信部７９のインタフェースは、例えばＭＩＰＩ（Mobile Industry Processor Interface）を用いることができる。
　この距離計測デバイス７０は、例えば、重ね合わされた２枚の半導体基板８８，８９を用いて構成される。半導体基板８８には、ＳＰＡＤアレイ７１が形成される。また、半導体基板８９には、距離計測デバイス７０におけるＳＰＡＤアレイ７１以外の回路が形成される。具体的には、半導体基板８９には、ＳＰＡＤ制御部７２、制御部７３、ＰＬＬ７４、クロック生成部７５、基準電流源７６、温度計７７、発光タイミング制御部７８、測距処理部８０、および送信部７９が形成される。
＜４．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２３は、撮像部１２０３１の設置位置の例を示す図である。
　図２３では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。これにより、車両制御システム１２０００では、撮像部１２０３１のレイアウトをしやすくすることができるので、例えば、撮像部１２０３１のレイアウトをシンプルにすることができ、ノイズの影響を抑えることができる。その結果、例えば、撮像部１２０３１の性能を高めることができる。これにより、車両制御システム１２０００では、車両の衝突回避あるいは衝突緩和機能、車間距離に基づく追従走行機能、車速維持走行機能、車両の衝突警告機能、車両のレーン逸脱警告機能等の精度を高めることができる。
　以上、いくつかの実施の形態および変形例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
　例えば、上記の各実施の形態では、半導体基板１１０に画素アレイにおける複数の受光素子３１を形成し、半導体基板１２０に、画素アレイにおける受光素子３１以外の素子および回路を形成したが、これに限定されるものではない。これに代えて、例えば、半導体基板１１０に、画素アレイにおける複数の受光素子３１および複数の抵抗素子３２を形成してもよい。
　また、例えば、上記の各実施の形態では、時間計測デバイスは、時間計測部２４における計測結果をそのまま出力したが、これに限定されるものではない。以下に、上記第１の実施の形態に係る時間計測装置１に本変形例を適用した時間計測装置１Ｈを例に挙げて、詳細に説明する。時間計測装置１Ｈは、時間計測デバイス２０Ｈと、制御部１４Ｈとを備えている。
　図２４は、時間計測デバイス２０Ｈの一構成例を表すものである。時間計測デバイス２０Ｈは、ヒストグラム生成部２５Ｈを有している。ヒストグラム生成部２５Ｈは、複数のヒストグラム生成回路２６（この例ではＮ個のヒストグラム生成回路２６（１）～２６（Ｎ））を有している。ヒストグラム生成回路２６は、制御信号ＣＴＲＬ２に基づいて、信号Ｓ３に含まれる１行分の画素３０のそれぞれにおけるカウント値ＣＮＴ１を複数収集し、各画素３０におけるカウント値ＣＮＴ１のヒストグラムを生成するものである。そして、ヒストグラム生成回路２６は、各画素３０におけるヒストグラムにおいて、頻度が最も多いカウント値ＣＮＴ１を、信号Ｓ４を用いて出力するようになっている。
　ヒストグラム生成回路２６は、カウント値ＣＮＴ１のヒストグラムを生成する際、例えば、キャリブレーション動作（図９）により得られた遅延時間を用いて、時間計測動作（図６）により得られたカウント値ＣＮＴ１を補正し、その補正されたカウント値を用いてヒストグラムを生成してもよい。
　この例では、上記第１の実施の形態に係る時間計測装置１に本変形例を適用したが、これに限定されるものではない。例えば、上記第１の実施の形態に係る時間計測装置１Ｅ（図１２）に本変形例を適用してもよい。この場合には、ヒストグラム生成回路２６は、カウント値ＣＮＴ１のヒストグラムを生成する際、例えば、テスト動作（図１４）により得られた遅延時間を用いて、時間計測動作（図６）により得られたカウント値ＣＮＴ１を補正し、その補正されたカウント値を用いてヒストグラムを生成してもよい。
　また、例えば、上記第２の実施の形態に係る時間計測装置２に本変形例を適用してもよい。
　また、例えば、上記の各実施の形態では、シングルフォトンアバランシェダイオード（ＳＰＡＤ）を用いて画素を構成したが、この画素は、例えば、裏面照射型の画素を用いることができる。図２５は、裏面照射型の画素（画素２３０）の一例を表すものである。図中下方から参照すると、画素２３０では、オンチップレンズ２２３上にＳＰＡＤ２２１が配置され、ＳＰＡＤ２２１上にセンサ基板２４１が配置され、さらにセンサ基板２４１上に回路基板２４２が配置される。光は、オンチップレンズ２２３（図中、下方）から入射され、ＳＰＡＤ２２１に入射される。
　ＳＰＡＤ２２１は、Ｎ型半導体層２０１と、Ｐ型半導体層２０２と、ウェル２０３と、アノード２０５と、ホール蓄積層２０７とを有している。
　Ｎ型半導体層２０１は、例えばシリコン（Ｓｉ）からなる、不純物濃度が高い、導電型がＮ型である半導体層である。Ｐ型半導体層２０２は、不純物濃度が高い、導電型がＰ型である半導体層である。Ｎ型半導体層２０１およびＰ型半導体層２０２は、界面においてＰＮ接合を構成する。Ｐ型半導体層２０２は、Ｎ型半導体層２０１の下に形成される。Ｎ型半導体層２０１およびＰ型半導体層２０２は、ウェル２０３内に形成される。Ｐ型半導体層２０２は、光の入射によって生じたキャリアをアバランシェ増倍する増倍領域を有する。Ｐ型半導体層２０２は、空乏化していることが好ましく、これによりＰＤＥ（Photon Detection Efficiency）の向上を図ることができる。
　ウェル２０３は、導電型がＮ型である半導体層であっても良いし、導電型がＰ型である半導体層であっても良い。また、ウェル２０３における不純物濃度は、例えば、１Ｅ１４オーダー以下であることが好ましい。これにより、ウェル２０３を空乏化させやすくすることができ、ＰＤＥの向上を図ることができる。
　Ｎ型半導体層２０１は、カソードとして機能し、コンタクト２０４を介して回路に接続される。アノード２０５は、コンタクト２０６を介して回路に接続される。このアノード２０５は、Ｎ型半導体層２０１と同じＮ型半導体層であり、Ｎ型半導体層２０１と分離層２０８との間に形成されている。コンタクト２０４，２０６は、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）などの金属により形成される。
　ホール蓄積層２０７は、導電型がＰ型である半導体層である。ホール蓄積層２０７は、分離層２０８とウェル２０３との間において、アノード２０５の下に形成され、アノード２０５と電気的に接続される。ホール蓄積層２０７は、異なる材質が接する部分に形成される。すなわち、図に示した例では、分離層２０８は、例えばシリコン酸化膜から成り、ウェル２０３とは異なる材料で構成される。このため、ホール蓄積層２０７は、分離層２０８およびウェル２０３の界面で発生する暗電流を抑制するために設けられる。さらに、ホール蓄積層２０７は、ウェル２０３の下部（ＳＰＡＤ２２１の裏面）にも形成される。すなわち、ホール蓄積層２０７は、オンチップレンズ２２３とウェル２０３と間にも形成される。
　分離層２０８は、隣り合うＳＰＡＤ２２１の間に形成され、各ＳＰＡＤ２２１を分離する。これにより、各ＳＰＡＤ２２１と１対１に対応する増倍領域が形成される。分離層２０８は、各増倍領域（ＳＰＡＤ２２１）の周囲を囲うように２次元格子状に形成される。分離層２０８は、図に示したように、積層方向でウェル２０３の上面から下面まで貫通するように形成されている。なお、上面から下面まで全部貫通する構成以外、例えば、一部分のみ貫通し、基板の途中まで分離層２０８が挿入されている構成などであっても良い。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本技術は以下のような構成とすることができる。
（１）第１の方向に並設され、それぞれが、第１の半導体基板に形成されたシングルフォトンアバランシェダイオードを含み、前記シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成する複数の画素と、
　前記第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、前記複数の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と
　を備え、
　前記複数の画素のうちの前記第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
　前記時間計測部は、前記複数の画素のうちの前記第１の方向の他端に配置された第２の画素の出力信号に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングを計測する
　時間計測デバイス。
（２）前記複数の画素のうちの前記第１の画素以外の画素のそれぞれは、前記第２の半導体基板に形成され、その画素以外の一の画素の出力信号が入力された第１の入力端子と、前記第１の論理信号が入力された第２の入力端子と、出力端子とを有する第１の論理回路を含む
　前記（１）に記載の時間計測デバイス。
（３）前記第２の半導体基板に形成され、前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、
　前記複数の画素のそれぞれは、
　前記第２の半導体基板に形成され、前記複数の第１の制御信号のうちの対応する第１の制御信号、およびその画素の前記シングルフォトンアバランシェダイオードにおける受光結果に応じた信号に基づいて第２の論理信号を生成する第２の論理回路と、
　前記第２の半導体基板に形成され、前記第２の論理信号に基づいてトグル動作を行うことにより前記第１の論理信号を生成する第３の論理回路と
　を含む
　前記（１）または（２）に記載の時間計測デバイス。
（４）前記第２の画素の出力信号の遷移に基づいてパルス信号を生成する波形整形部をさらに備え、
　前記時間計測部は、前記パルス信号に基づいて前記検出タイミングを計測する
　前記（３）に記載の時間計測デバイス。
（５）前記第２の半導体基板に形成され、前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、
　前記複数の画素のそれぞれは、前記第２の半導体基板に形成され、前記複数の第１の制御信号のうちの対応する第１の制御信号、およびその画素の前記シングルフォトンアバランシェダイオードにおける受光結果に応じた信号に基づいて前記第１の論理信号を生成する第２の論理回路を含む
　前記（１）または（２）に記載の時間計測デバイス。
（６）前記時間計測部は、
　カウンタと、
　前記第２の画素の前記出力信号に基づいて、前記カウンタにおけるカウント値をラッチするラッチと
　をさらに備えた
　前記（１）から（５）のいずれかに記載の時間計測デバイス。
（７）前記第１の画素は、第３の論理信号と、前記第１の画素において生成された前記第１の論理信号とに基づいて、前記第１の画素の前記出力信号を生成する
　前記（１）から（６）のいずれかに記載の時間計測デバイス。
（８）前記時間計測部は、前記第３の論理信号が変化したときの、前記第２の画素の前記出力信号に基づいて、各画素から前記時間計測部までの遅延時間を計測する
　前記（７）に記載の時間計測デバイス。
（９）前記時間計測部は、前記遅延時間の計測結果に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングの計測結果を補正する
　前記（８）に記載の時間計測デバイス。
（１０）前記第２の半導体基板に形成され、前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、
　前記複数の画素のそれぞれは、
　前記第２の半導体基板に形成され、前記複数の第１の制御信号のうちの対応する第１の制御信号、第２の制御信号、およびその画素の前記シングルフォトンアバランシェダイオードにおける受光結果に応じた信号に基づいて第２の論理信号を生成する第４の論理回路と、
　前記第２の半導体基板に形成され、前記第２の論理信号に基づいてトグル動作を行うことにより前記第１の論理信号を生成する第３の論理回路と
　を含む
　前記（１）または（２）に記載の時間計測デバイス。
（１１）前記時間計測部は、前記第２の制御信号を用いて前記複数の画素のうちの第３の画素の前記第１の論理信号を変化させたときの、前記第２の画素の前記出力信号に基づいて、前記第３の画素から前記時間計測部までの遅延時間を計測する
　前記（１０）に記載の時間計測デバイス。
（１２）前記時間計測部は、前記遅延時間の計測結果に基づいて、前記第３の画素における前記検出タイミングの計測結果を補正する
　前記（１１）に記載の時間計測デバイス。
（１３）前記複数の画素の数は、２００以上である
　前記（１）から（１２）のいずれかに記載の時間計測デバイス。
（１４）第１の方向に並設され、それぞれが、受光素子を含み、前記受光素子における検出タイミングに応じた第１の論理信号を生成する複数の画素と、
　前記複数の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と
　を備え、
　前記複数の画素のうちの前記第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
　前記時間計測部は、前記複数の画素のうちの前記第１の方向の他端に配置された第２の画素の出力信号に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングを計測する
　時間計測デバイス。
（１５）前記複数の画素のそれぞれは、その画素以外の一の画素の出力信号が入力された第１の入力端子と、前記第１の論理信号が入力された第２の入力端子と、出力端子とを有する第１の論理回路を含む
　前記（１４）に記載の時間計測デバイス。
（１６）前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、
　前記複数の画素のそれぞれは、
　前記複数の第１の制御信号のうちの対応する第１の制御信号、およびその画素の前記受光素子における受光結果に応じた信号に基づいて第２の論理信号を生成する第２の論理回路と、
　前記第２の論理信号に基づいてトグル動作を行うことにより前記第１の論理信号を生成する第３の論理回路と
　を含む
　前記（１４）または（１５）に記載の時間計測デバイス。
（１７）前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、
　前記複数の画素のそれぞれは、前記複数の第１の制御信号のうちの対応する第１の制御信号、およびその画素の前記受光素子における受光結果に応じた信号に基づいて前記第１の論理信号を生成する第２の論理回路を含む
　前記（１４）または（１５）に記載の時間計測デバイス。
（１８）前記受光素子は、シングルフォトンアバランシェダイオードまたはアバランシェフォトダイオードである
　前記（１４）から（１７）のいずれかに記載の時間計測デバイス。
（１９）それぞれが、第１の半導体基板に形成されたシングルフォトンアバランシェダイオードを含み、前記シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成する第１の画素、第２の画素、および第３の画素と、
　前記第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、前記第１の画素、前記第２の画素、および前記第３の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と
　を備え、
　前記第２の画素は、前記第１の画素の出力信号と、前記第２の画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
　前記第３の画素は、前記第２の画素の出力信号と、前記第３の画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
　前記時間計測部は、前記第３の画素の出力信号に基づいて、前記第１の画素、前記第２の画素、および前記第３の画素のそれぞれにおける前記検出タイミングを計測する
　時間計測デバイス。
（２０）光を射出する発光部と、
　前記光に対応する反射光を反射させるミラーと、
　第１の方向に並設され、それぞれが、第１の半導体基板に形成され、前記ミラーにより反射された前記反射光を検出するシングルフォトンアバランシェダイオードを含み、前記シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成する複数の画素と、
　前記第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、前記複数の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と
　を備え、
　前記複数の画素のうちの前記第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
　前記時間計測部は、前記複数の画素のうちの前記第１の方向の他端に配置された第２の画素の出力信号に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングを計測する
　時間計測装置。
（２１）光を射出する発光部と、
　前記光に対応する反射光を反射させるミラーと、
　第１の方向に並設され、それぞれが、前記ミラーにより反射された前記反射光を検出する受光素子を含み、前記受光素子における検出タイミングに応じた第１の論理信号を生成する複数の画素と、
　前記複数の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と
　を備え、
　前記複数の画素のうちの前記第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
　前記時間計測部は、前記複数の画素のうちの前記第１の方向の他端に配置された第２の画素の出力信号に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングを計測する
　時間計測装置。
（２２）光を射出する発光部と、
　前記光に対応する反射光を反射させるミラーと、
　それぞれが、第１の半導体基板に形成され、前記ミラーにより反射された前記反射光を検出するシングルフォトンアバランシェダイオードを含み、前記シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成する第１の画像、第２の画素、および第３の画素と、
　前記第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、前記第１の画素、前記第２の画素、および前記第３の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と
　を備え、
　前記第２の画素は、前記第１の画素の出力信号と、前記第２の画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
　前記第３の画素は、前記第２の画素の出力信号と、前記第３の画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
　前記時間計測部は、前記第３の画素の出力信号に基づいて、前記第１の画素、前記第２の画素、および前記第３の画素のそれぞれにおける前記検出タイミングを計測する
　時間計測装置。
　本出願は、日本国特許庁において２０１７年９月２９日に出願された日本特許出願番号２０１７－１９０３０４号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (22)

  1. 　第１の方向に並設され、それぞれが、第１の半導体基板に形成されたシングルフォトンアバランシェダイオードを含み、前記シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成する複数の画素と、
    　前記第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、前記複数の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と
    　を備え、
    　前記複数の画素のうちの前記第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
    　前記時間計測部は、前記複数の画素のうちの前記第１の方向の他端に配置された第２の画素の出力信号に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングを計測する
    　時間計測デバイス。
  2. 　前記複数の画素のうちの前記第１の画素以外の画素のそれぞれは、前記第２の半導体基板に形成され、その画素以外の一の画素の出力信号が入力された第１の入力端子と、前記第１の論理信号が入力された第２の入力端子と、出力端子とを有する第１の論理回路を含む
    　請求項１に記載の時間計測デバイス。
  3. 　前記第２の半導体基板に形成され、前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、
    　前記複数の画素のそれぞれは、
    　前記第２の半導体基板に形成され、前記複数の第１の制御信号のうちの対応する第１の制御信号、およびその画素の前記シングルフォトンアバランシェダイオードにおける受光結果に応じた信号に基づいて第２の論理信号を生成する第２の論理回路と、
    　前記第２の半導体基板に形成され、前記第２の論理信号に基づいてトグル動作を行うことにより前記第１の論理信号を生成する第３の論理回路と
    　を含む
    　請求項１に記載の時間計測デバイス。
  4. 　前記第２の画素の出力信号の遷移に基づいてパルス信号を生成する波形整形部をさらに備え、
    　前記時間計測部は、前記パルス信号に基づいて前記検出タイミングを計測する
    　請求項３に記載の時間計測デバイス。
  5. 　前記第２の半導体基板に形成され、前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、
    　前記複数の画素のそれぞれは、前記第２の半導体基板に形成され、前記複数の第１の制御信号のうちの対応する第１の制御信号、およびその画素の前記シングルフォトンアバランシェダイオードにおける受光結果に応じた信号に基づいて前記第１の論理信号を生成する第２の論理回路を含む
    　請求項１に記載の時間計測デバイス。
  6. 　前記時間計測部は、
    　カウンタと、
    　前記第２の画素の前記出力信号に基づいて、前記カウンタにおけるカウント値をラッチするラッチと
    　をさらに備えた
    　請求項１に記載の時間計測デバイス。
  7. 　前記第１の画素は、第３の論理信号と、前記第１の画素において生成された前記第１の論理信号とに基づいて、前記第１の画素の前記出力信号を生成する
    　請求項１に記載の時間計測デバイス。
  8. 　前記時間計測部は、前記第３の論理信号が変化したときの、前記第２の画素の前記出力信号に基づいて、各画素から前記時間計測部までの遅延時間を計測する
    　請求項７に記載の時間計測デバイス。
  9. 　前記時間計測部は、前記遅延時間の計測結果に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングの計測結果を補正する
    　請求項８に記載の時間計測デバイス。
  10. 　前記第２の半導体基板に形成され、前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、
    　前記複数の画素のそれぞれは、
    　前記第２の半導体基板に形成され、前記複数の第１の制御信号のうちの対応する第１の制御信号、第２の制御信号、およびその画素の前記シングルフォトンアバランシェダイオードにおける受光結果に応じた信号に基づいて第２の論理信号を生成する第４の論理回路と、
    　前記第２の半導体基板に形成され、前記第２の論理信号に基づいてトグル動作を行うことにより前記第１の論理信号を生成する第３の論理回路と
    　を含む
    　請求項１に記載の時間計測デバイス。
  11. 　前記時間計測部は、前記第２の制御信号を用いて前記複数の画素のうちの第３の画素の前記第１の論理信号を変化させたときの、前記第２の画素の前記出力信号に基づいて、前記第３の画素から前記時間計測部までの遅延時間を計測する
    　請求項１０に記載の時間計測デバイス。
  12. 　前記時間計測部は、前記遅延時間の計測結果に基づいて、前記第３の画素における前記検出タイミングの計測結果を補正する
    　請求項１１に記載の時間計測デバイス。
  13. 　前記複数の画素の数は、２００以上である
    　請求項１に記載の時間計測デバイス。
  14. 　第１の方向に並設され、それぞれが、受光素子を含み、前記受光素子における検出タイミングに応じた第１の論理信号を生成する複数の画素と、
    　前記複数の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と
    　を備え、
    　前記複数の画素のうちの前記第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
    　前記時間計測部は、前記複数の画素のうちの前記第１の方向の他端に配置された第２の画素の出力信号に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングを計測する
    　時間計測デバイス。
  15. 　前記複数の画素のそれぞれは、その画素以外の一の画素の出力信号が入力された第１の入力端子と、前記第１の論理信号が入力された第２の入力端子と、出力端子とを有する第１の論理回路を含む
    　請求項１４に記載の時間計測デバイス。
  16. 　前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、
    　前記複数の画素のそれぞれは、
    　前記複数の第１の制御信号のうちの対応する第１の制御信号、およびその画素の前記受光素子における受光結果に応じた信号に基づいて第２の論理信号を生成する第２の論理回路と、
    　前記第２の論理信号に基づいてトグル動作を行うことにより前記第１の論理信号を生成する第３の論理回路と
    　を含む
    　請求項１４に記載の時間計測デバイス。
  17. 　前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、
    　前記複数の画素のそれぞれは、前記複数の第１の制御信号のうちの対応する第１の制御信号、およびその画素の前記受光素子における受光結果に応じた信号に基づいて前記第１の論理信号を生成する第２の論理回路を含む
    　請求項１４に記載の時間計測デバイス。
  18. 　前記受光素子は、シングルフォトンアバランシェダイオードまたはアバランシェフォトダイオードである
    　請求項１４に記載の時間計測デバイス。
  19. 　それぞれが、第１の半導体基板に形成されたシングルフォトンアバランシェダイオードを含み、前記シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成する第１の画素、第２の画素、および第３の画素と、
    　前記第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、前記第１の画素、前記第２の画素、および前記第３の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と
    　を備え、
    　前記第２の画素は、前記第１の画素の出力信号と、前記第２の画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
    　前記第３の画素は、前記第２の画素の出力信号と、前記第３の画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
    　前記時間計測部は、前記第３の画素の出力信号に基づいて、前記第１の画素、前記第２の画素、および前記第３の画素のそれぞれにおける前記検出タイミングを計測する
    　時間計測デバイス。
  20. 　光を射出する発光部と、
    　前記光に対応する反射光を反射させるミラーと、
    　第１の方向に並設され、それぞれが、第１の半導体基板に形成され、前記ミラーにより反射された前記反射光を検出するシングルフォトンアバランシェダイオードを含み、前記シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成する複数の画素と、
    　前記第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、前記複数の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と
    　を備え、
    　前記複数の画素のうちの前記第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
    　前記時間計測部は、前記複数の画素のうちの前記第１の方向の他端に配置された第２の画素の出力信号に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングを計測する
    　時間計測装置。
  21. 　光を射出する発光部と、
    　前記光に対応する反射光を反射させるミラーと、
    　第１の方向に並設され、それぞれが、前記ミラーにより反射された前記反射光を検出する受光素子を含み、前記受光素子における検出タイミングに応じた第１の論理信号を生成する複数の画素と、
    　前記複数の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と
    　を備え、
    　前記複数の画素のうちの前記第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
    　前記時間計測部は、前記複数の画素のうちの前記第１の方向の他端に配置された第２の画素の出力信号に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングを計測する
    　時間計測装置。
  22. 　光を射出する発光部と、
    　前記光に対応する反射光を反射させるミラーと、
    　それぞれが、第１の半導体基板に形成され、前記ミラーにより反射された前記反射光を検出するシングルフォトンアバランシェダイオードを含み、前記シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成する第１の画素、第２の画素、および第３の画素と、
    　前記第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、前記第１の画素、前記第２の画素、および前記第３の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と
    　を備え、
    　前記第２の画素は、前記第１の画素の出力信号と、前記第２の画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
    　前記第３の画素は、前記第２の画素の出力信号と、前記第３の画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
    　前記時間計測部は、前記第３の画素の出力信号に基づいて、前記第１の画素、前記第２の画素、および前記第３の画素のそれぞれにおける前記検出タイミングを計測する
    　時間計測装置。
PCT/JP2018/033381 2017-09-29 2018-09-10 時間計測デバイスおよび時間計測装置 WO2019065174A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP18860216.3A EP3572833B1 (en) 2017-09-29 2018-09-10 Time measurement device and time measurement apparatus
EP21205848.1A EP3968046A3 (en) 2017-09-29 2018-09-10 Time measurement device and time measurement unit
JP2019544521A JP6742531B2 (ja) 2017-09-29 2018-09-10 時間計測デバイスおよび時間計測装置
US16/477,088 US11092677B2 (en) 2017-09-29 2018-09-10 Time measurement device and time measurement unit
CN201880006334.6A CN110462425B (zh) 2017-09-29 2018-09-10 时间测量器件和时间测量单元
US17/329,816 US20210302552A1 (en) 2017-09-29 2021-05-25 Time measurement device and time measurement unit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-190304 2017-09-29
JP2017190304 2017-09-29

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/477,088 A-371-Of-International US11092677B2 (en) 2017-09-29 2018-09-10 Time measurement device and time measurement unit
US17/329,816 Continuation US20210302552A1 (en) 2017-09-29 2021-05-25 Time measurement device and time measurement unit

Publications (1)

Publication Number Publication Date
WO2019065174A1 true WO2019065174A1 (ja) 2019-04-04

Family

ID=65901323

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/033381 WO2019065174A1 (ja) 2017-09-29 2018-09-10 時間計測デバイスおよび時間計測装置

Country Status (5)

Country Link
US (2) US11092677B2 (ja)
EP (2) EP3968046A3 (ja)
JP (1) JP6742531B2 (ja)
CN (2) CN110462425B (ja)
WO (1) WO2019065174A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021215314A1 (ja) * 2020-04-24 2021-10-28 ソニーセミコンダクタソリューションズ株式会社 測距装置
US11849229B2 (en) 2021-08-20 2023-12-19 Canon Kabushiki Kaisha Image capturing apparatus having photon detection and control method therefor

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101938984B1 (ko) * 2017-08-09 2019-04-10 연세대학교 산학협력단 Spad 거리측정 센서 기반의 2단계 트래킹을 이용한 거리 측정 장치 및 방법
JP2020106397A (ja) * 2018-12-27 2020-07-09 ソニーセミコンダクタソリューションズ株式会社 測距装置
JP7218193B2 (ja) * 2019-01-31 2023-02-06 キヤノン株式会社 撮像装置
US11885915B2 (en) * 2020-03-30 2024-01-30 Stmicroelectronics (Research & Development) Limited Time to digital converter
US11476372B1 (en) * 2020-05-13 2022-10-18 Apple Inc. SPAD-based photon detectors with multi-phase sampling TDCs
US11735677B2 (en) 2020-07-20 2023-08-22 ActLight SA Photodetectors and photodetector arrays
CN111856497A (zh) * 2020-07-29 2020-10-30 北京深测科技有限公司 一种单光子成像方法和系统
CN112038360A (zh) * 2020-09-08 2020-12-04 上海大芯半导体有限公司 距离传感器像素阵列结构、距离传感器及工作方法
CN112285675B (zh) * 2020-12-15 2021-05-28 深圳市汇顶科技股份有限公司 飞行时间量测电路及相关芯片及电子装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141551A (ja) * 2006-12-04 2008-06-19 Nec Electronics Corp スミア補正方法及びスミア補正ユニット
JP2014077658A (ja) * 2012-10-09 2014-05-01 Toyota Central R&D Labs Inc 光学的測距装置
JP2015078953A (ja) 2013-10-18 2015-04-23 株式会社デンソー レーダ装置
US20160010986A1 (en) * 2014-07-14 2016-01-14 Omnivision Technologies, Inc. Pixel-level oversampling for a time of flight 3d image sensor with dual range measurements
WO2016170833A1 (ja) * 2015-04-24 2016-10-27 ソニー株式会社 固体撮像素子、半導体装置、及び、電子機器
JP2017190304A (ja) 2016-04-14 2017-10-19 花王株式会社 油性毛髪化粧料

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4206654A (en) * 1978-10-19 1980-06-10 Keller John T Video display control for diagnostic scanners
GB2289983B (en) * 1994-06-01 1996-10-16 Simage Oy Imaging devices,systems and methods
JPH09304112A (ja) * 1996-05-17 1997-11-28 Mitsutoyo Corp 光学式エンコーダ
JP5110535B2 (ja) * 2006-03-31 2012-12-26 国立大学法人静岡大学 半導体測距素子及び固体撮像装置
US8760549B2 (en) * 2008-08-28 2014-06-24 Mesa Imaging Ag Demodulation pixel with daisy chain charge storage sites and method of operation therefor
US8207954B2 (en) * 2008-11-17 2012-06-26 Global Oled Technology Llc Display device with chiplets and hybrid drive
JP5521721B2 (ja) * 2009-08-28 2014-06-18 ソニー株式会社 撮像素子およびカメラシステム
KR101788032B1 (ko) * 2011-03-24 2017-10-19 삼성전자주식회사 깊이 센서, 상기 깊이 센서의 깊이 정보 에러 보상 방법, 및 상기 깊이 센서를 포함하는 신호 처리 시스템
WO2013070942A1 (en) * 2011-11-08 2013-05-16 Rambus Inc. Image sensor sampled at non-uniform intervals
US8686367B2 (en) * 2012-03-01 2014-04-01 Omnivision Technologies, Inc. Circuit configuration and method for time of flight sensor
JP6245882B2 (ja) * 2013-08-01 2017-12-13 キヤノン株式会社 光電変換装置および撮像システム
US9344649B2 (en) * 2013-08-23 2016-05-17 Semiconductor Components Industries, Llc Floating point image sensors with different integration times
US9658336B2 (en) * 2014-08-20 2017-05-23 Omnivision Technologies, Inc. Programmable current source for a time of flight 3D image sensor
FR3034204A1 (ja) * 2015-03-23 2016-09-30 Stmicroelectronics (Grenoble 2) Sas
US9843756B2 (en) * 2015-05-27 2017-12-12 Samsung Electronics Co., Ltd. Imaging devices, arrays of pixels receiving photocharges in bulk of select transistor, and methods
WO2016208214A1 (ja) * 2015-06-24 2016-12-29 株式会社村田製作所 距離センサ
EP3128742B1 (en) * 2015-08-03 2018-05-16 Fundació Institut de Ciències Fotòniques Image sensor with non-local readout circuit and optoelectronic device comprising said image sensor
JPWO2017085916A1 (ja) * 2015-11-16 2018-09-06 パナソニックＩｐマネジメント株式会社 撮像装置、及びそれに用いられる固体撮像素子
CN108463995B (zh) * 2015-11-26 2020-11-03 欧都思影像公司 成像系统、距离测量装置、操作成像系统和距离测量装置的方法
KR102065288B1 (ko) * 2016-01-29 2020-01-10 바렉스 이미징 코포레이션 매트릭스 유형 집적 회로용 행 구동기 장애 분리 회로
CN108474849B (zh) * 2016-02-17 2021-12-21 松下知识产权经营株式会社 距离测量装置
JP2017150893A (ja) * 2016-02-23 2017-08-31 ソニー株式会社 測距モジュール、測距システム、および、測距モジュールの制御方法
US9829710B1 (en) * 2016-03-02 2017-11-28 Valve Corporation Display with stacked emission and control logic layers
US20180341009A1 (en) * 2016-06-23 2018-11-29 Apple Inc. Multi-range time of flight sensing
CN106226776A (zh) * 2016-07-06 2016-12-14 天津大学 一种用于测量光子飞行时间的lfsr计数器
WO2018085841A1 (en) * 2016-11-07 2018-05-11 BioSensing Systems, LLC Calibration method and apparatus for active pixel hyperspectral sensors and cameras
CN107105177B (zh) * 2017-04-26 2020-01-17 天津大学 单光子雪崩光电二极管时间延迟积分cmos图像传感器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141551A (ja) * 2006-12-04 2008-06-19 Nec Electronics Corp スミア補正方法及びスミア補正ユニット
JP2014077658A (ja) * 2012-10-09 2014-05-01 Toyota Central R&D Labs Inc 光学的測距装置
JP2015078953A (ja) 2013-10-18 2015-04-23 株式会社デンソー レーダ装置
US20160010986A1 (en) * 2014-07-14 2016-01-14 Omnivision Technologies, Inc. Pixel-level oversampling for a time of flight 3d image sensor with dual range measurements
WO2016170833A1 (ja) * 2015-04-24 2016-10-27 ソニー株式会社 固体撮像素子、半導体装置、及び、電子機器
JP2017190304A (ja) 2016-04-14 2017-10-19 花王株式会社 油性毛髪化粧料

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3572833A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021215314A1 (ja) * 2020-04-24 2021-10-28 ソニーセミコンダクタソリューションズ株式会社 測距装置
US11849229B2 (en) 2021-08-20 2023-12-19 Canon Kabushiki Kaisha Image capturing apparatus having photon detection and control method therefor

Also Published As

Publication number Publication date
US11092677B2 (en) 2021-08-17
US20190353760A1 (en) 2019-11-21
JP6742531B2 (ja) 2020-08-19
CN110462425A (zh) 2019-11-15
CN110462425B (zh) 2020-12-18
EP3572833B1 (en) 2021-11-24
EP3572833A4 (en) 2020-03-04
CN112687713A (zh) 2021-04-20
US20210302552A1 (en) 2021-09-30
EP3968046A2 (en) 2022-03-16
EP3572833A1 (en) 2019-11-27
JPWO2019065174A1 (ja) 2020-02-06
EP3968046A3 (en) 2022-06-08

Similar Documents

Publication Publication Date Title
JP6742531B2 (ja) 時間計測デバイスおよび時間計測装置
US11330202B2 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
TWI829718B (zh) 時間計測元件及時間計測裝置
JP7478526B2 (ja) 固体撮像素子、および、測距システム
CN112513678A (zh) 光电检测器和距离测量设备
US20230408692A1 (en) Distance measuring sensor and distance measuring system
TW202135519A (zh) 感測裝置及測距裝置
KR20230058691A (ko) 비행 시간 회로 및 비행 시간 방법
US20220345652A1 (en) Solid-state imaging element and electronic device
WO2021059682A1 (ja) 固体撮像素子、電子機器、および、固体撮像素子の制御方法
US12117313B2 (en) Photodetection device and photodetection system
US20240111033A1 (en) Photodetection device and photodetection system
US20240302504A1 (en) Photodetection device and photodetection system
WO2022239418A1 (ja) 測距センサ及び測距装置
WO2024075409A1 (en) Photodetection device
TWI853056B (zh) 固態影像感測器及測距系統
WO2022239459A1 (ja) 測距装置及び測距システム
WO2023085143A1 (ja) 光検出素子
WO2021261079A1 (ja) 光検出装置および測距システム
WO2022074939A1 (ja) 受光素子、測距モジュール、測距システム、および、受光素子の制御方法
TW202430915A (zh) 光偵測裝置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18860216

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019544521

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2018860216

Country of ref document: EP

Effective date: 20190824

NENP Non-entry into the national phase

Ref country code: DE