WO2019059561A1 - 다중 터널 정션 구조를 가지는 발광 다이오드 - Google Patents

다중 터널 정션 구조를 가지는 발광 다이오드 Download PDF

Info

Publication number
WO2019059561A1
WO2019059561A1 PCT/KR2018/010245 KR2018010245W WO2019059561A1 WO 2019059561 A1 WO2019059561 A1 WO 2019059561A1 KR 2018010245 W KR2018010245 W KR 2018010245W WO 2019059561 A1 WO2019059561 A1 WO 2019059561A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
common electrode
tunnel junction
type
Prior art date
Application number
PCT/KR2018/010245
Other languages
English (en)
French (fr)
Inventor
김진모
Original Assignee
주식회사 썬다이오드코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 썬다이오드코리아 filed Critical 주식회사 썬다이오드코리아
Priority to US16/648,662 priority Critical patent/US11152537B2/en
Publication of WO2019059561A1 publication Critical patent/WO2019059561A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Definitions

  • the present invention relates to a light emitting diode field, and more particularly, to a light emitting diode including a multiple tunnel junction structure.
  • a basic model of a light emitting diode includes an active region interposed between an n-type carrier layer and a p-type carrier layer.
  • the active region has a thickness and the composition of the two carrier layers is different, a single or multiple quantum well structure is formed in the active region.
  • the bias is applied, the n-type carrier layer and the p-type carrier layer carry the n-type carrier and the p-type carrier into the active region, respectively, .
  • a light emitting diode In order for a light emitting diode to be used in an illumination device, white light similar to natural light should be emitted.
  • a color conversion element such as a filter or a phosphor that converts the light emission color of the light emitting chip to white is used.
  • an illumination device that emits white light by coupling a yellow phosphor to a nitride semiconductor light emitting chip that emits blue light, such as GaN, is widely used.
  • the blue light emitting diode chip generates high heat during operation, and there is a problem that existing phosphors coupled for color conversion are affected by the heat.
  • the present invention provides a light emitting diode including multiple tunnel junctions and multiple light emitting structures.
  • the present invention provides a light emitting diode comprising: a common electrode layer; First and second tunnel junction layers disposed on the lower and upper surfaces of the common electrode layer, respectively; A first light emitting structure disposed on a lower surface of the first tunnel junction layer; And a second light emitting structure disposed on an upper surface of the second tunnel junction layer.
  • the first light-emitting structure includes: a first n-type constraint layer and a first p-type constraint layer interposed between the first active region and the first p-type constraint layer is in contact with the first tunnel junction layer .
  • the second light emitting structure includes: a second p-type confinement layer and a second n-type confinement layer interposed between the second active regions, and the second p-type confinement layer is in contact with the second tunnel junction layer .
  • the common electrode layer may be an n-type semiconductor.
  • a second mesa structure in which the upper layers of the common electrode layer are removed to expose a part of the upper surface of the common electrode layer and a positive metal contact formed on the upper surface of the common electrode layer exposed by the second mesa structure.
  • RTI ID 0.0 > a < / RTI >
  • the first light emitting structure may emit blue light
  • the second light emitting structure may emit green light
  • a light emitting diode having multiple tunnel junctions enable the construction of multiple light emitting structures.
  • the light emitting diode of the present invention may be configured such that the first light emitting structure is a blue element, the second light emitting structure is a green element, and a red color converting element or a separate light emitting structure is applied to realize a white light emitting diode.
  • a white diode can be implemented by itself.
  • the light emitting diode having multiple tunnel junctions of the present invention can be preferably applied to the micro LED field. By applying an n-type semiconductor to the common electrode layer, the current spreading effect is enhanced and the luminous efficiency is improved. Furthermore, since the semiconductor layer exposed on the uppermost surface can be applied as an n-type semiconductor, it is possible to suppress damage in the subsequent process.
  • FIG. 1 is a schematic view of a light emitting diode according to a preferred embodiment of the present invention.
  • FIG. 2A to 2H are views showing a process of manufacturing the light emitting diode of FIG.
  • FIG. 3 is a schematic view illustrating a light emitting diode according to another embodiment of the present invention.
  • the present invention relates to a light emitting diode comprising multiple light emitting structures and multiple tunnel junctions.
  • a preferred embodiment of the present invention provides a structure in which two light emitting structures are arranged on the upper and lower sides of the common electrode layer.
  • the common electrode layer may be formed of, for example, an n-type semiconductor layer, and a first tunnel junction layer and a second tunnel junction layer are disposed on the lower surface and the upper surface of the common electrode, respectively.
  • the first light emitting structure is arranged to be in contact with the lower surface of the first tunnel junction layer and the second light emitting structure is arranged in contact with the upper surface of the second tunnel junction layer.
  • the first light emitting structure and the second light emitting structure are arranged such that the p-type constraint layer is in contact with the tunnel junction layer, and holes are injected into the active regions of the first and second light emitting structures through the common electrode layer.
  • the multiple luminescent structure of the present invention not only improves the current spreading effect but also suppresses the exposure of the p-type semiconductor layer, thereby reducing the occurrence of damage relatively in various subsequent processes.
  • the multiple LED of the present invention can constitute a combination of various luminescent colors such as blue and green, which widens the choice of applicable phosphors.
  • a positive metal contact or a negative metal contact with respect to a metal contact is for distinguishing and designating the metal contact to be formed, and does not limit the kind of the metal to be applied.
  • the n-type constraint layer may be selected from a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + y?
  • a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + y?
  • GaN, AlN, AlGaN, InGaN, InN, InAlGaN, and AlInN an n-type dopant such as Si, Ge, or Sn can be doped.
  • the p-type constraint layer may be selected from a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0? x? 1, 0? y? 1, 0? x + y? 1) AlN, AlGaN, InGaN, InN, InAlGaN, and AlInN, and a p-type dopant such as Mg, Zn, Ca, Sr, or Ba may be doped.
  • the active region may be formed of a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + y? 1) And a multi quantum well (MQW) structure.
  • the tunnel junction layer can be formed such that the n-type dopant and the p-type dopant are contained at relatively higher concentrations, respectively.
  • FIG. 1 is a schematic cross-sectional view of a light emitting diode according to a preferred embodiment of the present invention.
  • a light emitting diode includes a first light emitting structure and a second light emitting structure disposed on the lower and upper sides of the common electrode layer 31, respectively.
  • First and second tunnel junction layers 32 and 33 are disposed between the common electrode layer 31 and the first light emitting structure and between the common electrode layer 31 and the second light emitting structure, respectively.
  • the first light-emitting structure and the second light-emitting structure may be, for example, blue and green light, respectively.
  • the common electrode layer 31 may be an n-type semiconductor, for example, n-GaN, but is not limited thereto.
  • the first tunnel junction layer 32 is disposed on the lower surface of the common electrode layer 31.
  • the first tunnel junction layer 32 may have a structure in which an n ++ -GaN layer and a p ++ -GaN layer are sequentially stacked in a downward direction from the common electrode layer 31 side, for example.
  • a first light emitting structure is disposed under the first tunnel junction layer 32.
  • the first light emitting structure includes a first p-type constraint layer 13, a first active region 12, and a first n-type constraint layer 11, which are sequentially disposed downward from the first tunnel junction layer 32 .
  • the second tunnel junction layer 33 is disposed on the upper surface of the common electrode layer 31.
  • the second tunnel junction layer 33 may have a structure in which an n ++ -GaN layer and a p ++ -GaN layer are sequentially stacked in the upward direction from the common electrode layer 31 side, for example.
  • a second light emitting structure is disposed on the second tunnel junction layer 33.
  • the second light emitting structure includes a second p-type constraint layer 23, a second active region 22, and a second n-type constraint layer 21, which are sequentially disposed in the upward direction from the second tunnel junction layer 33 .
  • the light emitting diode of the present invention may include a second mesa structure 52 for exposing a part of the upper surface of the common electrode layer 31.
  • a positive metal contact 40 may be disposed on the top surface of the common electrode layer 31 exposed by the etched portion of the side surface of the second mesa structure 52.
  • the light emitting diode may further include a first mesa structure 51 in which the upper layers of the first n-type constraint layer 11 are removed to expose a part of the upper surface of the first n-type constraint layer 11.
  • the first negative metal contact 41 may be disposed on the upper surface of the first n-type constraint layer 11 exposed by the etched portion of the side surface of the first mesa structure 51.
  • the common electrode layer 31 and the exposed portion of the first n-type constraint layer 11 in the above-described mesa etching are different from the illustrated example in that the common electrode layer 31 and the first n- The upper surface portion can be etched a little deeper.
  • the light emitting diode may include a second negative metal contact 42 disposed on the upper surface of the second n-type constraint layer 21.
  • Multiple quantum well structures may be disposed in the first active region 12 and the second active region.
  • the first and second tunnel junction layers 32 and 33 are disposed on the lower surface and the upper surface of the common electrode layer 31 made of an n-type semiconductor such as n-GaN, Holes can be injected into the first active region 12 and the second active region 22, thereby realizing a light emitting diode in which two light emitting structures are stacked.
  • the common electrode layer 31 for injecting holes can be formed of an n-type semiconductor, the light emitting diode structure of the present invention can provide a common electrode layer 31) is good, and the light emitting efficiency of the light emitting diode is good.
  • the semiconductor layer disposed on the uppermost layer may be an n-type semiconductor layer.
  • This structure has the effect that the damage of the semiconductor layer, which may occur during the process performed after the completion of the stacking of the entire structure, can be suppressed as compared with the conventional light emitting diode structure in which the p- . Further, since all of the metal contacts 40, 41, 42 are formed on the n-type semiconductor layer, the adhesive force is relatively good.
  • the first light emitting structure may emit blue light and the second light emitting structure may emit green light.
  • the white color light can be easily realized by applying the red color conversion element. Therefore, Ce3 +: YAG (cerium-doped yttrium aluminum garnet) which causes a discoloration problem applied to a gallium-based blue element to emit white light may not be applied to the diode of the present invention.
  • the light emitting device according to the preferred embodiment of the present invention described above can be manufactured through the following process.
  • FIGS. 2A to 2G are views illustrating a manufacturing process of a light emitting diode of the present invention.
  • a laminated structure for a first light emitting structure is formed on a substrate s such as sapphire.
  • a substrate s such as sapphire.
  • This can be achieved by sequentially laminating a first n-type constraint layer 11, a layer 120 for the first active region, and a layer 130 for the first p-type constraint layer on the substrate s .
  • the first n-type constraint layer 11 may be n-GaN, for example, and the layer 130 for the first p-type constraint layer may be p-GaN.
  • a layer 320 for the first tunnel junction layer is formed on the first p-type constraint layer 130 having the structure formed in FIG. 2A.
  • a structure in which a p ++ -GaN layer and an n ++ -GaN layer are stacked from bottom to top can be applied.
  • a layer 310 for the common electrode layer is formed of n-GaN on the layer 320 for the first tunnel junction layer.
  • a layer 330 for the second tunnel junction layer is formed on the layer 310 for the common electrode layer.
  • a structure in which an n ++ -GaN layer and a p ++ -GaN layer are stacked from bottom to top on a layer 310 for a common electrode layer can be applied.
  • a layer structure for the second light emitting structure is formed on the layer 330 for the second tunnel junction.
  • a layer 230 for the second p-type confinement layer, a layer 220 for the second active region, and a layer for the second n-type confinement layer may be formed on the layer 330 for the second tunnel junction layer 210 are sequentially formed.
  • the layer 230 for the second p-type confinement layer and the layer 210 for the second n-type confinement layer are formed of p-GaN and n-GaN, respectively.
  • a first mesa structure 51 is formed.
  • the first mesa structure may be formed by removing a portion of the upper layers so as to expose a part of the upper surface of the first n-type constraint layer 11.
  • the first tunnel junction layer 32, and the common electrode layer 31 are completed.
  • the second mesa structure 52 is formed so that a part of the upper surface of the common electrode layer 310 is exposed.
  • the second mesa structure 52 includes a layer 330 for a second tunnel junction layer on the common electrode layer 31, a layer 230 for a second p-type confinement layer, a layer 220 for a second active region, And the layer 210 for the second n-type confinement layer are partially removed.
  • the second n-type constraint layer 21, the second active region 22, the second p-type constraint layer 23 of the second light emitting structure are formed by forming the second mesa structure 52, And the second tunnel junction layer 33 are completed.
  • the positive metal contact 40 and the first negative metal contact 30 are formed on the common electrode layer 31, the first n-type constraint layer 11 and the second n-type constraint layer 21, respectively, 41, and a second negative metal contact 42 are formed.
  • FIG 3 is a cross-sectional view schematically illustrating a light emitting diode according to another embodiment of the present invention.
  • FIG. 3 shows a configuration including three or more active regions 12, 22, 62.
  • the second n-type constraint layer 21 disposed on the bottom surface of the third active region 62 is commonly used in the uppermost layer of the light emitting diode of the preferred embodiment of FIG.
  • a third active region 62 is formed thereon, and a third p-type confinement layer 63 is disposed on the third active region 62.
  • the third tunnel junction layer 34 may be disposed on the third p-type constraint layer 63, and the uppermost n-type semiconductor layer 61 may be disposed thereon. In this way, a plurality of light emitting structures can be continuously stacked in the upward direction.
  • the light emitting diode of FIG. 3 may include a mesa structure 53 and a positive contact 43, and such a structure may implement a white diode by itself.
  • the third tunnel junction layer 34 and the uppermost n-type semiconductor layer 61 may be removed in the structure of FIG.
  • the light emitting diode of the present invention shown in FIGS. 2 and 3 can be driven separately for each light emitting structure, and in this case, it is possible to emit a desired color.
  • first n-type constraint layer 12 first active region
  • first p-type constraint layer 23 second p-type constraint layer
  • n-type semiconductor layer 62 third active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

다중 터널정션을 가지는 발광 다이오드가 제공된다. 이는 공통 전극층과, 공통 전극층 하면과 상면에 각각 배치된 제1 및 제2 터널정션층과, 제1 터널정션층의 하면에 배치된 제1 발광구조와, 제2 터널정션층의 상면에 배치된 제2 발광구조를 포함할 수 있다. 공통 전극층을 상하에 각각 청색과 녹색을 발광하는 발광 구조를 배치할 수 있다. n형 반도체로 형성되는 공통 전극을 통해 제1 발광구조와 제2 발광구조에 정공을 주입함으로써 전류 펼침 효과가 향상되어 발광 효율이 좋아진다. 외부에 노출되는 최상위면에 n형 반도체층을 배치할 수 있기 때문에, 후속 공정에서 손상될 우려를 감소시킬 수 있다.

Description

다중 터널 정션 구조를 가지는 발광 다이오드
본 발명은 발광 다이오드 분야에 관한 것으로서, 보다 상세하게는 다중 터널정션 구조를 포함하는 발광 다이오드에 관한 것이다.
일반적으로, 발광 다이오드의 기본적인 모델은 n-형 캐리어층과 p-형 캐리어층 사이에 개재된 활성 영역을 포함하는 것이다. 활성 영역이 두께를 가지고 2개의 캐리어층의 조성이 다를 경우에, 활성 영역에는 단일 또는 다중의 양자 우물 구조가 형성된다. 바이어스가 인가되면, n-형 캐리어층과 p-형 캐리어층은 각각 활성 영역으로 n-형 캐리어와 p-형 캐리어를 운반하고, 활성 영역에서 n-형 캐리어와 p-형 캐리어가 재결합하면서 발광하게 된다.
발광 다이오드가 조명 장치에 이용되기 위해서는 자연광과 유사한 백색광을 발광하여야 한다. 이를 위해서는 발광 칩의 발광색을 백색으로 전환하는 필터 또는 인광체와 같은 색전환 요소가 이용된다. 이를테면, GaN과 같이 청색을 발광하는 질화물 반도체 발광 칩에 황색 인광체를 결합하여 백색광을 방출하는 조명 장치가 많이 이용되고 있다. 청색 발광 다이오드 칩은 작동 중에 높은 열을 발생시키는데, 그 열에 의해 색변환을 위해 결합되는 기존의 인광체가 영향을 받는 문제점이 있다.
본 발명은 다중 터널정션과 다중 발광 구조를 포함하는 발광 다이오드를 제공한다.
본 발명은 발광 다이오드를 제공하며, 이는: 공통 전극층; 상기 공통 전극층 하면과 상면에 각각 배치된 제1 및 제2 터널정션층; 상기 제1 터널정션층의 하면에 배치된 제1 발광구조; 및 상기 제2 터널정션층의 상면에 배치된 제2 발광구조;를 포함한다.
상기 제1 발광구조는: 제1 활성영역을 사이에 개재한 제1 n형 구속층과 제1 p형 구속층을 포함하고, 상기 제1 p형 구속층이 상기 제1 터널정션층에 접하는 것일 수 있다.
상기 제2 발광구조는: 제2 활성영역을 사이에 개재한 제2 p형 구속층과 제2 n형 구속층을 포함하고, 상기 제2 p형 구속층이 상기 제2 터널정션층에 접하는 것일 수 있다.
여기에서 상기 공통 전극층은 n형 반도체일 수 있다.
상기 공통 전극층의 상면의 일부를 노출하기 위하여 상기 공통 전극층의 상위층들을 제거한 제2 메사구조와, 상기 제2 메사구조에 의해 노출된 상기 공통 전극층의 상면에 형성된 포지티브 금속 콘택을 포함할 수 있다.
상기 제1 n형 구속층의 상면의 일부를 노출하기 위하여 상기 제1 n형 구속층의 상위층들을 제거한 제1 메사구조와, 상기 제1 메사구조에 의해 노출된 상기 제1 n형 구속층의 상면에 형성된 제1 네거티브 금속 콘택을 포함할 수 있다.
상기 제2 n형 구속층의 상면에 형성된 제2 네거티브 금속 콘택을 더 포함할 수 있다.
상기 제1 발광구조는 청색을 발광하는 것일 수 있고, 상기 제2 발광구조는 녹색을 발광하는 것일 수 있다.
본 발명에 따르면, 다중 터널정션을 가지는 발광 다이오드가 제공된다. 이러한 다중 터널정션은 다중 발광 구조를 구성할 수 있도록 한다. 이를테면, 본 발명의 발광 다이오드는 제1 발광구조는 청색 소자로 제2 발광 구조는 녹색 소자로 구성할 수 있고, 적색 색변환 요소나 별도의 발광구조를 적용하여 백색 발광 다이오드를 구현할 수 있다. 이를테면, 상하면에 터널정션층을 가지는 공통 전극층을 2개 이상 배치하고, 발광구조를 3개 이상 배치할 경우 그 자체로 백색 다이오드를 구현할 수 있다. 또한 본 발명의 다중 터널정션을 가지는 발광 다이오드는 마이크로 LED 분야에도 바람직하게 적용될 수 있다. 공통 전극층에 n형 반도체를 적용함으로써 전류 펼침 효과를 높이고 발광 효율을 개선한다. 나아가, 최상위면에 노출되는 반도체층을 n형 반도체로 적용할 수 있기 때문에, 후속 공정에서 손상되는 것을 억제할 수 있다.
도 1은 본 발명의 바람직한 실시예에 따른 발광 다이오드를 개략적으로 도시한 도면이다.
도 2a 내지 2h는 도 1의 발광 다이오드를 제조하는 과정을 보여주는 도면이다.
도 3은 본 발명의 다른 실시예에 따른 발광 다이오드를 개략적으로 도시한 도면이다.
이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 본 발명의 실시예를 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
간략히 설명하면, 본 발명은 다중 발광 구조 및 다중 터널정션을 포함하는 발광 다이오드에 관한 것이다. 본 발명의 바람직한 실시예는 공통 전극층의 상하측에 2개의 발광 구조가 배치된 구조를 제공한다. 공통 전극층은 예를 들어 n형 반도체층으로 형성될 수 있고, 공통 전극의 하면과 상면에 제1 터널정션층과 제2 터널정션층이 각각 배치된다. 제1 발광 구조는 제1 터널정션층의 하면에 접하도록 배치되고, 제2 발광 구조는 제2 터널정션층의 상면에 접하도록 배치된다. 구체적으로는, 제1 발광 구조와 제2 발광 구조는 각각 p형 구속층이 터널정션층과 접하도록 배치되어, 공통 전극층을 통해 제1 및 제2 발광 구조의 활성 영역으로 정공이 주입된다. 본 발명의 다중 발광 구성은 전류 펼침 효과를 향상시킬 수 있을 뿐만 아니라, p형 반도체층의 노출을 억제함으로써 다양한 후속 공정에서 상대적으로 손상 발생이 줄어들게 된다. 또한 본 발명의 다중 발광 다이오드는 청색과 녹색과 같은 다양한 발광색 조합을 구성할 수 있고, 이는 적용 가능한 인광체에 대한 선택의 폭을 넓혀준다.
참고적으로, 하기에서 금속 콘택에 대하여 포지티브 금속 콘택 또는 네거티브 금속 콘택으로 칭한 것은 각기 형성되는 금속 콘택을 구별하여 지칭하기 위한 것으로서, 적용되는 금속의 종류를 한정하는 것이 아니다.
하기에서, 본 발명의 발광 다이오드에 적용되는 기판(S)으로는 사파이어, SiC, ZnO, GaN, AlN 등이 적용될 수 있다. 또한, n형 구속층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에서 선택될 수 있고, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, 및 AlInN 중의 하나일 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다. p형 구속층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료에서 선택될 수 있고, 예컨대 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 중의 하나일 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다. 활성영역은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료로 형성될 수 있고, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)을 포함할 수 있다. 터널 정션층은 각각 n형 도펀트와 p형 도펀트가 상대적으로 더 높은 농도로 포함되도록 형성할 수 있다.
도 1은 본 발명의 바람직한 실시예에 따른 발광 다이오드에 대한 개략적인 단면도이다.
도 1을 참조하여, 본 발명의 바람직한 실시예에 따른 발광 다이오드는 공통 전극층(31)의 하부와 상부에 각각 배치된 제1 발광 구조와 제2 발광 구조를 포함한다. 공통 전극층(31)과 제1 발광 구조 사이와 공통 전극층(31)과 제2 발광 구조 사이에는 각각 제1 및 제2 터널정션층(32, 33)이 배치된다. 제1 발광 구조와 제2 발광 구조는 예를 들어 각각 청색과 녹색을 발광하는 것일 수 있다.
공통 전극층(31)은 n형 반도체일 수 있으며, 예를 들어 n-GaN일 수 있으나 그에 한정되는 것은 아니다.
제1 터널정션층(32)은 공통 전극층(31)의 하면에 배치된다. 제1 터널정션층(32)은 예를 들어 공통 전극층(31) 측으로부터 아래 방향으로 n++-GaN층과 p++-GaN층이 순차로 적층된 구조일 수 있다.
제1 터널정션층(32)의 아래에는 제1 발광 구조가 배치된다. 제1 발광 구조는 제1 터널정션층(32)으로부터 아래 방향으로 순차로 배치된 제1 p형 구속층(13), 제1 활성영역(12), 및 제1 n형 구속층(11)을 포함한다.
제2 터널정션층(33)은 공통 전극층(31)의 상면에 배치된다. 제2 터널정션층(33)은 예를 들어 공통 전극층(31) 측으로부터 위 방향으로 n++-GaN층과 p++-GaN층이 순차로 적층된 구조일 수 있다.
제2 터널정션층(33)의 위에는 제2 발광 구조가 배치된다. 제2 발광 구조는 제2 터널정션층(33)으로부터 위 방향으로 순차로 배치된 제2 p형 구속층(23), 제2 활성영역(22), 및 제2 n형 구속층(21)을 포함한다.
본 발명의 발광 다이오드는 공통 전극층(31)의 상면의 일부를 노출하기 위한 제2 메사구조(52)를 포함할 수 있다. 제2 메사구조(52)의 측면의 식각된 부위에 의해 노출된 공통 전극층(31)의 상면에는 포지티브 금속 콘택(40)이 배치될 수 있다.
발광 다이오드는 또한 제1 n형 구속층(11)의 상면의 일부를 노출하기 위하여 제1 n형 구속층(11)의 상위층들을 제거한 제1 메사구조(51)를 포함할 수 있다. 제1 메사구조(51)의 측면의 식각된 부위에 의해 노출된 제1 n형 구속층(11)의 상면에는 제1 네거티브 금속 콘택(41)이 배치될 수 있다.
참고적으로, 위에서 설명한 메사식각에서 공통 전극층(31)과 제1 n형 구속층(11)의 노출되는 부위는, 도시한 예와는 달리, 공통 전극층(31)과 제1 n형 구속층의 상면 부위가 조금 더 깊이 식각될 수 있다.
또한 발광 다이오드는 제2 n형 구속층(21)의 상면에 배치되는 제2 네거티브 금속 콘택(42)을 포함할 수 있다.
제1 활성영역(12)과 제2 활성 영역에는 다중 양자 우물 구조가 배치될 수 있다.
공통 전극층(31)과 접속된 포지티브 금속 콘택(40)과, 제1 n형 구속층(11) 및 제2 n형 구속층(21)에 각각 접속된 제1 및 제2 네커티브 금속 콘택(41, 42)을 통해 전류를 인가하게 되면, 공통 전극층(31)을 통해 정공이 주입되고 제1 및 제2 n형 구속층(11, 21)에 의해 전자가 주입된다. 이렇게 주입된 정공과 전자는 제1 및 제2 활성영역(12, 22)에서 결합되어 제1 및 제2 발광구조가 각각 발광하게 된다.
이와 같이, n-GaN과 같은 n형 반도체로 마련되는 공통 전극층(31)의 하면과 상면에 각각 제1 및 제2 터널정션층(32, 33)이 배치되기 때문에 공통 전극층(31)을 통해 제1 활성영역(12)과 제2 활성영역(22)으로 정공을 주입할 수 있게 되어, 2개의 발광 구조가 적층된 발광 다이오드를 구현할 수 있게 된다. 더구나, 이와 같은 본 발명의 발광 다이오드 구조는 정공을 주입하는 공통 전극층(31)을 n형 반도체로 형성하는 것이 가능하기 때문에, 기존의 p형 반도체로 정공 주입층을 형성하는 것에 비해, 공통 전극층(31)에서의 전류 펼침이 잘 이루어져서 발광 다이오드의 발광 효율이 좋다.
더불어, 본 발명의 발광 다이오드는 최상층에 배치되는 반도체층이 n형 반도체층일 수 있다. 이러한 구조는, p형 반도체층이 최상층에서 배치되어 노출되는 기존의 발광 다이오드 구조에 비해, 전체 구조의 적층이 완료된 이후에 수행되는 공정 중에 발생할 수 있는 반도체층의 손상이 억제될 수 있는 효과도 거둘 수 있다. 또한, 모든 금속 콘택(40, 41, 42)들이 n형 반도체층 상에 형성되기 때문에, 접착력이 상대적으로 좋다.
이상과 같은 2개의 발광 구조가 적층된 본 발명의 발광 다이오드는 예를 들어 제1 발광구조는 청색을 발광하고 제2 발광구조는 녹색을 발광하도록 구성하는 식으로 2가지의 색 조합을 구현할 수 있다. 이 경우, 적색 색변환 요소를 적용하여 간단하게 백색발광을 구현할 수 있다. 따라서, 본 발명의 다이오드에는 백색광을 발광하기 위해 갈륨 기반 청색 소자에 적용되는 변색 문제를 일으키는 Ce3+:YAG(cerium-doped yttrium aluminum garnet)를 적용하지 않아도 된다.
이상에서 설명한 본 발명의 바람직한 실시예에 따른 발광 소자는 아래와 같은 과정을 통해 제조될 수 있다.
도 2a 내지 도 2g는 본 발명의 발광 다이오드의 제조과정을 설명하기 위해 도시한 도면이다.
도 2a에 나타낸 바와 같이, 예를 들어 사파이어와 같은 기판(s) 상에 제1 발광 구조를 위한 적층 구조를 형성한다. 이는 기판(s) 상에 제1 n형 구속층(11), 제1 활성영역을 위한 층(120), 및 제1 p형 구속층을 위한 층(130) 들을 순차로 적층하여 구현될 수 있다. 여기서, 제1 n형 구속층(11)은 예를 들어 n-GaN일 수 있고, 제1 p형 구속층을 위한 층(130)은 p-GaN일 수 있다.
도 2b에 나타낸 바와 같이, 도 2a에서 형성된 구조의 제1 p형 구속층(130) 상에 제1 터널정션층을 위한 층(320)을 형성한다. 이는 아래에서부터 위 방향으로 p++-GaN층과 n++-GaN층이 적층된 구조가 적용될 수 있다.
도 2c에 나타낸 바와 같이, 제1 터널정션층을 위한 층(320) 상에 n-GaN으로 공통 전극층을 위한 층(310)을 형성한다.
이어, 도 2d에 나타낸 바와 같이, 공통 전극층을 위한 층(310) 상에 제2 터널정션층을 위한 층(330)을 형성한다. 이를테면, 공통 전극층을 위한 층(310) 상에 아래에서부터 위로 n++-GaN층과 p++-GaN층이 적층된 구조가 적용될 수 있다.
도 2e에 나타낸 바와 같이, 제2 터널정션을 위한 층(330) 상에 제2 발광구조를 위한 적층구조를 형성한다. 이를테면, 제2 터널정션층을 위한 층(330) 상에 제2 p형 구속층을 위한 층(230), 제2 활성영역을 위한 층(220), 및 제2 n형 구속층을 위한 층(210)을 순차로 형성한다. 제2 p형 구속층을 위한 층(230)과 제2 n형 구속층을 위한 층(210)은 각각 p-GaN과 n-GaN으로 형성한다.
이어서, 도 2f에 나타낸 바와 같이, 제1 메사구조(51)를 형성한다. 제1 메사구조는 제1 n형 구속층(11)의 상면 일부를 노출하도록 그 상위에 있는 층들의 일부를 제거하는 것으로 형성될 수 있다. 제1 메사구조(51)를 형성함으로써, 도 2h에 나타낸 바와 같은, 제1 발광 구조의 제1 n형 구속층(11), 제1 활성영역(12), 제1 p형 구속층(13), 제1 터널정션층(32), 및 공통 전극층(31)의 형태가 완성된다.
도 2g에 나타낸 바와 같이, 공통 전극층(310)의 상면 일부가 노출되도록 제2 메사구조(52)를 형성한다. 제2 메사구조(52)는 공통 전극층(31) 상의 제2 터널정션층을 위한 층(330), 제2 p형 구속층을 위한 층(230), 제2 활성영역을 위한 층(220), 및 제2 n형 구속층을 위한 층(210)을 부분적으로 제거하여 형성한다. 제2 메사구조(52)를 형성함으로써, 도 2h에 나타낸 바와 같은, 제2 발광 구조의 제2 n형 구속층(21), 제2 활성영역(22), 제2 p형 구속층(23), 및 제2 터널정션층(33)의 형태가 완성된다.
도 2h와 같이, 상면이 노출된 공통 전극층(31), 제1 n형 구속층(11), 제2 n형 구속층(21) 상에 각각 포지티브 금속 콘택(40), 제1 네거티브 금속 콘택(41), 및 제2 네거티브 금속 콘택(42)을 형성한다.
도 3은 본 발명의 다른 실시예에 따른 발광 다이오드를 개략적으로 도시한 단면도이다.
도 3에 도시한 다른 실시예는 3개 이상의 활성영역(12, 22, 62)을 포함하는 구성을 보여준다. 도 3의 예는 도 1의 바람직한 실시예의 발광 다이오드의 최상층에는 제3 활성영역(62)의 하면에 배치된 제2 n형 구속층(21)이 공통으로 사용된다. 그 위에 제3 활성영역(62)이 형성되고, 제3 활성영역(62) 상에 제3 p형 구속층(63)이 배치된다. 제3 p형 구속층(63) 상에 제3 터널정션층(34)이 배치되고, 그 위에 최상위 n형 반도체층(61) 배치될 수 있다. 이런 식으로 다수의 발광 구조를 계속적으로 위 방향으로 적층할 수 있다. 도 3의 발광 다이오드는 메사구조(53)과 포지티브 콘택(43)을 배치할 수 있으며, 이러한 구성 자체적으로 백색 다이오드를 구현할 수 있다. 참고적으로, 도 3의 구조에서 제3 터널정션층(34)과 최상위 n형 반도체층(61)이 제거된 형태도 가능하다.
도 2 및 도 3에 도시한 예의 본 발명의 발광 다이오드는 발광 구조들 마다 개별적으로 구동시킬 수 있고, 이 경우 원하는 색을 발광하도록 할 수 있다.
이상, 본 발명의 상세한 설명에서는 구체적인 실시예에 관해서 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 당해 분야에서 통상의 지식을 가진 자에게 있어서 자명하다 할 것이다.
(부호의 설명)
11: 제1 n형 구속층 12: 제1 활성영역
13: 제1 p형 구속층 23: 제2 p형 구속층
22: 제2 활성영역 21: 제2 n형 구속층
31: 공통 전극층 32: 제1 터널정션층
33: 제2 터널정션층 40: 포지티브 금속 콘택
41: 제1 네거티브 금속 콘택 42: 제2 네거티브 금속 콘택
43: 제3 포지티브 금속 콘택 51: 제1 메사구조
52: 제2 메사구조 53: 제3 메사구조
61: n형 반도체층 62: 제3 활성영역
63: 제3 p형 구속층

Claims (7)

  1. 발광 다이오드로서:
    공통 전극층;
    상기 공통 전극층 하면과 상면에 각각 배치된 제1 및 제2 터널정션층;
    상기 제1 터널정션층의 하면에 배치된 제1 발광구조; 및
    상기 제2 터널정션층의 상면에 배치된 제2 발광구조;를 포함하는 발광 다이오드.
  2. 청구항 1에 있어서, 상기 제1 발광구조는:
    제1 활성영역을 사이에 개재한 제1 n형 구속층과 제1 p형 구속층을 포함하고, 상기 제1 p형 구속층이 상기 제1 터널정션층에 접하는 것인, 발광 다이오드.
  3. 청구항 1에 있어서, 상기 제2 발광구조는:
    제2 활성영역을 사이에 개재한 제2 p형 구속층과 제2 n형 구속층을 포함하고, 상기 제2 p형 구속층이 상기 제2 터널정션층에 접하는 것인, 발광 다이오드.
  4. 청구항 1에 있어서,
    상기 공통 전극층은 n형 반도체인, 발광 다이오드.
  5. 청구항 1 내지 4 중 어느 하나에 있어서,
    상기 공통 전극층의 상면의 일부를 노출하기 위하여 상기 공통 전극층의 상위층들을 제거한 제2 메사구조와,
    상기 제2 메사구조에 의해 노출된 상기 공통 전극층의 상면에 형성된 금속 콘택을 포함하는 것인, 발광 다이오드.
  6. 청구항 5에 있어서,
    상기 제1 n형 구속층의 상면의 일부를 노출하기 위하여 상기 제1 n형 구속층의 상위층들을 제거한 제1 메사구조와,
    상기 제1 메사구조에 의해 노출된 상기 제1 n형 구속층의 상면에 형성된 금속 콘택을 포함하는 것인, 발광 다이오드.
  7. 청구항 6에 있어서,
    상기 제2 n형 구속층의 상면에 형성된 금속 콘택을 더 포함하는 것인, 발광 다이오드.
PCT/KR2018/010245 2017-09-19 2018-09-04 다중 터널 정션 구조를 가지는 발광 다이오드 WO2019059561A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/648,662 US11152537B2 (en) 2017-09-19 2018-09-04 Light emitting diode with multiple tunnel junction structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170120141A KR101931798B1 (ko) 2017-09-19 2017-09-19 다중 터널 정션 구조를 가지는 발광 다이오드
KR10-2017-0120141 2017-09-19

Publications (1)

Publication Number Publication Date
WO2019059561A1 true WO2019059561A1 (ko) 2019-03-28

Family

ID=64959837

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/010245 WO2019059561A1 (ko) 2017-09-19 2018-09-04 다중 터널 정션 구조를 가지는 발광 다이오드

Country Status (3)

Country Link
US (1) US11152537B2 (ko)
KR (1) KR101931798B1 (ko)
WO (1) WO2019059561A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2586580A (en) * 2019-08-06 2021-03-03 Plessey Semiconductors Ltd LED array and method of forming a LED array

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11430929B2 (en) * 2018-09-14 2022-08-30 Seoul Viosys Co., Ltd. Light emitting device having a stacked structure
KR102170243B1 (ko) * 2019-06-24 2020-10-26 주식회사 썬다이오드코리아 공융 금속-합금 본딩을 이용한 다중 접합 발광 다이오드 및 이의 제조방법
US20200411724A1 (en) * 2019-06-27 2020-12-31 Lumileds Llc Nanocone arrays for enhancing light outcoupling and package efficiency
KR102273917B1 (ko) * 2019-10-15 2021-07-07 주식회사 썬다이오드코리아 마이크로 디스플레이의 화소 및 이의 제조방법
US11489089B2 (en) 2020-06-19 2022-11-01 Lextar Electronics Corporation Light emitting device with two vertically-stacked light emitting cells
US20230420607A1 (en) * 2022-06-24 2023-12-28 Lumileds Llc High flux led with low operating voltage
US20230420599A1 (en) * 2022-06-24 2023-12-28 Lumileds Llc High flux led with low operating voltage utilizing two p-n junctions connected in parallel and having one tunnel junction
US20230420627A1 (en) * 2022-06-24 2023-12-28 Lumileds Llc Compact arrays of color-tunable pixels having two p-n junctions
US20230420426A1 (en) * 2022-06-24 2023-12-28 Lumileds Llc Compact arrays of color-tunable pixels

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001389A1 (en) * 2007-06-28 2009-01-01 Motorola, Inc. Hybrid vertical cavity of multiple wavelength leds
KR20090060358A (ko) * 2006-09-28 2009-06-11 오스람 옵토 세미컨덕터스 게엠베하 Ｌｅｄ 반도체 소자 및 그의 이용
KR20120040011A (ko) * 2010-10-18 2012-04-26 한국전자통신연구원 발광 다이오드
KR20170012146A (ko) * 2015-07-24 2017-02-02 에피스타 코포레이션 발광소자 및 그 제조방법
KR20170050334A (ko) * 2015-10-30 2017-05-11 주식회사 썬다이오드코리아 파장변환구조체를 포함하는 발광 소자

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004004765A1 (de) * 2004-01-29 2005-09-01 Rwe Space Solar Power Gmbh Aktive Zonen aufweisende Halbleiterstruktur
US7095052B2 (en) * 2004-10-22 2006-08-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Method and structure for improved LED light output
US7737451B2 (en) * 2006-02-23 2010-06-15 Cree, Inc. High efficiency LED with tunnel junction layer
DE102008028345A1 (de) * 2008-06-13 2009-12-17 Osram Opto Semiconductors Gmbh Halbleiterkörper und Verfahren zur Herstellung eines Halbleiterkörpers
US20110204376A1 (en) * 2010-02-23 2011-08-25 Applied Materials, Inc. Growth of multi-junction led film stacks with multi-chambered epitaxy system
DE102010002966B4 (de) * 2010-03-17 2020-07-30 Osram Opto Semiconductors Gmbh Laserdiodenanordnung und Verfahren zum Herstellen einer Laserdiodenanordnung
US9214580B2 (en) * 2010-10-28 2015-12-15 Solar Junction Corporation Multi-junction solar cell with dilute nitride sub-cell having graded doping
US20180076354A1 (en) * 2015-03-27 2018-03-15 Ohio State Innovation Foundation Ultraviolet light emitting diodes with tunnel junction
US10985285B2 (en) * 2016-08-17 2021-04-20 The Regents Of The University Of California Methods for fabricating III-nitride tunnel junction devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090060358A (ko) * 2006-09-28 2009-06-11 오스람 옵토 세미컨덕터스 게엠베하 Ｌｅｄ 반도체 소자 및 그의 이용
US20090001389A1 (en) * 2007-06-28 2009-01-01 Motorola, Inc. Hybrid vertical cavity of multiple wavelength leds
KR20120040011A (ko) * 2010-10-18 2012-04-26 한국전자통신연구원 발광 다이오드
KR20170012146A (ko) * 2015-07-24 2017-02-02 에피스타 코포레이션 발광소자 및 그 제조방법
KR20170050334A (ko) * 2015-10-30 2017-05-11 주식회사 썬다이오드코리아 파장변환구조체를 포함하는 발광 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2586580A (en) * 2019-08-06 2021-03-03 Plessey Semiconductors Ltd LED array and method of forming a LED array
GB2586580B (en) * 2019-08-06 2022-01-12 Plessey Semiconductors Ltd LED array and method of forming a LED array

Also Published As

Publication number Publication date
US20200287080A1 (en) 2020-09-10
KR101931798B1 (ko) 2018-12-21
US11152537B2 (en) 2021-10-19

Similar Documents

Publication Publication Date Title
WO2019059561A1 (ko) 다중 터널 정션 구조를 가지는 발광 다이오드
WO2013157786A1 (ko) 배면에 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
WO2010095781A1 (ko) 발광소자 및 그 제조방법
KR102170243B1 (ko) 공융 금속-합금 본딩을 이용한 다중 접합 발광 다이오드 및 이의 제조방법
WO2013015472A1 (ko) 반도체 발광소자 및 그 제조방법
WO2010064872A2 (ko) 반도체 발광소자
WO2016018010A1 (ko) 발광소자 및 조명시스템
KR101100579B1 (ko) 반도체 발광 다이오드 및 그의 제조 방법과 반도체 발광다이오드를 이용한 디스플레이의 제조 방법
WO2010074373A1 (ko) 발광소자 및 그 제조방법
WO2013137554A1 (ko) 발광 소자 및 그 제조 방법
WO2015068980A1 (ko) 질화물 반도체 자외선 발광소자
KR102135836B1 (ko) 발광 디바이스를 위한 p형 층을 형성하는 방법
WO2016032178A1 (ko) 형광체 조성물, 이를 포함하는 발광 소자 패키지 및 조명 시스템
WO2023277608A1 (ko) 복수 대역 발광 다이오드
WO2009136770A2 (ko) 발광 소자 및 그 제조방법
KR101582330B1 (ko) 나노 발광다이오드 또는 마이크로 발광다이오드 구조 및 이의 제조방법
WO2017018767A1 (ko) 자외선 발광소자 및 발광소자 패키지
WO2016133310A1 (ko) 발광소자 및 이를 포함하는 조명시스템
KR20120100057A (ko) 발광 소자 및 발광 소자 제조방법
WO2017188656A1 (ko) 고효율 Ｇａ-ｐｏｌａｒ 수직 발광 다이오드 소자 및 그 제조방법
KR20050063254A (ko) 포스퍼가 도포된 발광 다이오드를 이용한 디스플레이 및그의 제조방법
KR101504155B1 (ko) 질화물 반도체 발광소자
JP4995432B2 (ja) 半導体発光装置
WO2013022129A1 (ko) 질화물 반도체 발광소자
WO2015102343A1 (ko) 질화물 반도체 발광소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18858970

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18858970

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 24-06-2020)

122 Ep: pct application non-entry in european phase

Ref document number: 18858970

Country of ref document: EP

Kind code of ref document: A1