WO2019059104A1 - アナログ－デジタル変換装置 - Google Patents

アナログ－デジタル変換装置 Download PDF

Info

Publication number
WO2019059104A1
WO2019059104A1 PCT/JP2018/034057 JP2018034057W WO2019059104A1 WO 2019059104 A1 WO2019059104 A1 WO 2019059104A1 JP 2018034057 W JP2018034057 W JP 2018034057W WO 2019059104 A1 WO2019059104 A1 WO 2019059104A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
reference voltage
input
unit
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2018/034057
Other languages
English (en)
French (fr)
Inventor
悠祐 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to DE112018005329.6T priority Critical patent/DE112018005329B4/de
Publication of WO2019059104A1 publication Critical patent/WO2019059104A1/ja
Priority to US16/817,982 priority patent/US10979061B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/1076—Detection or location of converter hardware failure, e.g. power supply failure, open or short circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/109—Measuring or testing for DC performance, i.e. static testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages

Definitions

  • the present disclosure relates to an analog-digital (hereinafter, also simply referred to as AD) conversion device capable of performing a disconnection determination as to whether a disconnection occurs in a signal line between a switching unit and an input unit.
  • AD analog-digital
  • the AD converter includes a multiplexer as a switching unit connected to a plurality of input units via a signal line, and a plurality of input signals input from the plurality of input units by the multiplexer. And one input signal is selected. Then, the input signal selected by the multiplexer is AD converted by the conversion unit. Further, in the above AD converter, the signal lines between the multiplexer and each input unit are provided with pull-down resistors for disconnection detection.
  • a signal line between the multiplexer and each input unit is a signal line such as a wire connecting the terminal of the chip on which the multiplexer is mounted and the terminal of the input unit, and a wiring pattern connecting the terminal of the chip and the multiplexer And other signal lines.
  • An object of the present disclosure is to provide an AD conversion device capable of detecting whether or not a disconnection occurs in a signal line while reducing the circuit scale.
  • the AD conversion device is connected to the plurality of input units via the signal line, and an external voltage that is an analog signal is input from each of the plurality of input units, and a plurality of external voltages are provided.
  • a switching unit that selects and outputs one external voltage, a sample and hold circuit that holds a voltage corresponding to the external voltage output from the switching unit, and a conversion that performs AD conversion based on the voltage held by the sample and hold circuit
  • a control unit that determines an external voltage selected by the switching unit and performs disconnection determination as to whether or not a disconnection occurs in the signal line.
  • the AD converter has a reference voltage input unit that is connected to the switching unit and inputs a predetermined reference voltage to the switching unit.
  • the control unit causes the switching unit to select a reference voltage different in value from the external voltage before causing the switching unit to select the external voltage input through the signal line determined in the disconnection determination.
  • a break occurs in the signal line when the change in voltage is within the predetermined range based on the presence or absence of the change in voltage between the reference voltage and the external voltage held by the sample and hold circuit It is determined that
  • the disconnection determination is performed based on the presence or absence of the change of the voltage held by the sample and hold circuit. Therefore, it is not necessary to provide pull-down resistors in each signal line, and the circuit scale can be reduced.
  • the switching unit receives a first external voltage within a first predetermined range from a first input unit, which is one of the plurality of input units, and a plurality of input units.
  • a second reference voltage which is input from a second input unit, which is one, and a first reference voltage which is different from a value within a first predetermined range from the reference voltage input unit; (2)
  • a second reference voltage different from the predetermined range and different from the first reference voltage is input.
  • the control unit causes the switching unit to select the first reference voltage before the first external voltage is selected, and after the first external voltage is selected, is held by the sample and hold circuit.
  • the switching unit sequentially selects the first reference voltage and the first external voltage having different values. Therefore, the control unit can easily execute the first disconnection determination based on the presence or absence of the change in the voltage held by the sample and hold circuit. Further, in the second disconnection determination, the second reference voltage and the second external voltage having different values are sequentially selected by the switching unit. Therefore, the control unit can easily execute the second disconnection determination based on the presence or absence of the change in the voltage held by the sample and hold circuit.
  • Timing chart which shows the voltage of a capacitor when disconnection occurs in the 3rd signal wire between a 3rd input part and a multiplexer. It is a timing chart which shows the voltage of the capacitor in the normal state in the third embodiment. It is a timing chart which shows the voltage of the capacitor when the 2nd abnormality in a 3rd embodiment occurs. It is a timing chart which shows voltage of a capacitor when a 1st unusual occurs in a 3rd embodiment. It is a timing chart which shows the voltage of the capacitor when the 2nd abnormality in a 4th embodiment occurs. It is a timing chart which shows voltage of a capacitor when a 1st unusual occurs in a 4th embodiment. It is a figure which shows typically the AD conversion apparatus in other embodiment. It is a figure which shows typically the AD conversion apparatus in other embodiment. It is a figure which shows typically the AD conversion apparatus in other embodiment. It is a figure which shows typically the AD conversion apparatus in other embodiment.
  • the AD converter 10 of this embodiment is mounted on an IC (that is, integrated circuit) chip 20 as shown in FIG. 1, and external voltages of analog signals input from external input units 31 and 32 are
  • the digital signal is configured to be AD converted.
  • the first detection voltage V1 as an external voltage is input to the IC chip 20 from the first input portion 31, and the external voltage is output from the second input portion 32.
  • the second detection voltage V2 is input will be described.
  • detection voltages as external voltages may be input to the IC chip 20 from a plurality of input units.
  • the AD converter 10 includes a multiplexer (ie, MPX) 11, a sample and hold (hereinafter simply referred to as S / H) circuit 12, a conversion unit 13, a reference voltage input unit 14, and a control unit 15. There is.
  • MPX multiplexer
  • S / H sample and hold
  • the multiplexer 11 is connected to the first input portion 31 via the first signal line 41 and connected to the second input portion 32 via the second signal line 42.
  • the first signal line 41 is a signal line 41 a such as a wire disposed between the connection terminal 21 of the IC chip 20 and the terminal of the first input unit 31, the connection terminal 21 and the inside of the IC chip 20.
  • a signal line 41b such as a wiring pattern formed on the substrate.
  • the second signal line 42 is formed in the signal line 42 a such as a wire disposed between the connection terminal 21 of the IC chip 20 and the terminal of the second input section 32, the connection terminal 21 and the IC chip 20.
  • the signal line 42b such as the wiring pattern.
  • the multiplexer 11 corresponds to a switching unit.
  • the multiplexer 11 selects one input signal from the plurality of input signals input based on the control signal from the control unit 15 and outputs the selected input signal to the S / H circuit 12.
  • the multiplexer 11 receives, as an input signal, the first detection voltage V1 from the first input unit 31 and the second detection voltage V2 from the second input unit 32. Further, although specifically described later, the multiplexer 11 receives the first reference voltage Vref1 from the reference voltage input unit 14 as the input signal and the second reference voltage Vref2.
  • the first input unit 31 and the second input unit 32 are composed of various sensors such as a pressure sensor, a temperature sensor, an acceleration sensor, an angular velocity sensor, etc.
  • a ground circuit connected to the In the present embodiment the ground circuit is configured to have a capacitor or the like disposed between the ground and the output terminal of each of the input units 31 and 32, and also functions as a filter circuit for reducing noise.
  • a general filter circuit is used as the ground circuit.
  • the S / H circuit 12 has a switch 12a connected between the multiplexer 11 and the conversion unit 13, and a capacitor 12b connected between the connection point between the switch 12a and the conversion unit 13 and the ground. doing.
  • the switch 12 a When the switch 12 a is turned on, the S / H circuit 12 is connected to the multiplexer 11, and the capacitor 12 b is in a charge state based on the voltage input from the multiplexer 11. That is, the S / H circuit 12 holds the voltage input from the multiplexer 11 when the switch 12 a is turned on.
  • the conversion unit 13 is configured to have a comparator or the like, and quantizes a voltage between the conversion reference voltage (for example, 5 V) applied from the reference power supply 13 a and the ground voltage (that is, a predetermined voltage) That is, it is configured to be able to be digitized. Then, the conversion unit 13 converts the voltage held by the S / H circuit 12 into a digital signal based on the control signal from the control unit 15, and outputs the digital signal to the control unit 15.
  • the conversion reference voltage for example, 5 V
  • the ground voltage that is, a predetermined voltage
  • the reference voltage input unit 14 is configured to have a power supply 14 a, a resistor 14 b, and the like, and is connected to the multiplexer 11 via signal lines 51 and 52 such as wiring patterns and inputs a plurality of reference voltages to the multiplexer 11 .
  • the reference voltage input unit 14 inputs the first reference voltage Vref1 to the multiplexer 11 through the signal line 51, and inputs the second reference voltage Vref2 through the signal line 52.
  • the first reference voltage Vref1 is a value corresponding to the voltage of the power supply 14a
  • the second reference voltage Vref2 is a ground voltage (that is, 0 V).
  • the control unit 15 is a control circuit which includes, for example, a microcomputer, a storage unit such as a memory, and peripheral circuits thereof, and executes predetermined processing according to a program stored in the storage unit or the like.
  • the control unit 15 is connected to the multiplexer 11, the S / H circuit 12, the conversion unit 13, an external circuit, and the like.
  • the control unit 15 determines and changes the input signal selected by the multiplexer 11 by inputting a control signal to the multiplexer 11. Further, the control unit 15 switches the on state and the off state of the switch 12 a by inputting a control signal to the S / H circuit 12. Furthermore, the control unit 15 inputs a control signal to the conversion unit 13 to cause the conversion unit 13 to perform AD conversion and input the converted digital signal to the control unit 15. Then, when the digital signal is input from the conversion unit 13, the control unit 15 performs predetermined processing while storing the digital signal in the storage unit as needed. In the present embodiment, as one of the predetermined processes, the control unit 15 determines whether or not a break occurs in the first and second signal lines 41 and 42 between the multiplexer 11 and each of the input units 31 and 32. Execute the disconnection judgment of.
  • the control unit 15 when the disconnection determination is performed, the control unit 15 does not allow the multiplexer 11 to select the detection voltage input through the signal line determined in the disconnection determination.
  • a reference voltage different in value from the detection voltage is selected.
  • the normal range of the first detection voltage V1 is 0 to 3 V
  • the normal range of the second detection voltage V2 is 2 to 5 V
  • the first reference voltage Vref1 is 5 V.
  • the voltage Vref2 is set to 0V. Therefore, when the control unit 15 performs the disconnection determination of the first signal line 41, the first reference voltage Vref1 is selected before the multiplexer 11 selects the first detection voltage V1.
  • the control unit 15 executes the disconnection determination of the second signal line 42, the second reference voltage Vref2 is selected before the multiplexer 11 selects the second detection voltage V2. Let's do it. Then, the control unit 15 determines whether or not the first signal line 41 is disconnected based on the digital signal corresponding to the first detection voltage V1 and the digital signal corresponding to the first reference voltage Vref1 (see FIG. Hereinafter, the first disconnection judgment is simply performed. In addition, the control unit 15 determines whether or not the second signal line 42 is disconnected based on the digital signal corresponding to the second detection voltage V2 and the digital signal corresponding to the second reference voltage Vref2 Hereinafter, the second disconnection judgment is simply performed.
  • the normal range of the first detection voltage V1 is a possible range of the first detection voltage V1 and corresponds to a first predetermined range.
  • the normal range of the second detection voltage V2 is a possible range of the second detection voltage V2, and corresponds to a second predetermined range.
  • the normal range of the first detection voltage V1 is 0 to 3 V
  • the normal range of the second detection voltage V2 is 2 to 5 V
  • the first reference voltage Vref1 is 5 V
  • the second reference voltage Vref2 is 0 V.
  • the first detection voltage V1 when the first detection voltage V1 is selected by the multiplexer 11 is 3 V
  • the second detection voltage V2 when the second detection voltage V2 is selected is An example of 2V will be described.
  • 2A to 2C show the voltages selected by the multiplexer 11 during each time point. Then, for example, the following processing may be performed continuously and always, may be performed only when the IC chip 20 is activated, or may be performed every predetermined period. It is also good.
  • the control unit 15 causes the multiplexer 11 to select the first detection voltage V1 at time T1, and turns on the switch 12a. Thereby, the charge based on the first detection voltage V1 is accumulated in the capacitor 12b, and the capacitor 12b becomes a voltage corresponding to the first detection voltage V1. Then, the control unit 15 turns off the switch 12a at time T1a, causes the conversion unit 13 to generate a digital signal based on the voltage of the capacitor 12b, and inputs the digital signal. Thereafter, predetermined processing using the digital signal is performed.
  • the control unit 15 causes the multiplexer 11 to select the second reference voltage Vref2, and turns on the switch 12a.
  • the first detection voltage V1 selected at time T1 is 3V
  • the second reference voltage Vref2 is 0V.
  • the accumulated charge is released from the ground of the reference voltage input unit 14, and the capacitor 12b becomes a voltage corresponding to the second reference voltage Vref2.
  • the control unit 15 turns off the switch 12a, causes the conversion unit 13 to generate a digital signal based on the voltage of the capacitor 12b, and causes the digital signal to be input. Thereafter, predetermined processing using the digital signal is performed.
  • the control unit 15 causes the multiplexer 11 to select the second detection voltage V2 and turns on the switch 12a. Thereby, the electric charge based on the 2nd detection voltage V2 is accumulate
  • the capacitor 12b has a voltage corresponding to the second detection voltage V2.
  • the voltage of the capacitor 12b does not change. . That is, the digital signal generated at time point T2a and the digital signal generated at time point T3a become the same signal. Therefore, when the digital signal generated at the time point T2a and the digital signal generated at the time point T3a are the same signal, the control unit 15 determines that the second signal line 42 is disconnected. And outputs a control signal to notify an external circuit or the like of the occurrence of disconnection.
  • the normal range of the second detection voltage V2 is 2 to 5 V
  • the second reference voltage Vref2 is 0 V. Therefore, when no disconnection occurs in the second signal line 42, a digital signal having a value different from the digital signal is generated before the digital signal corresponding to the second detection voltage V2 is generated. . Therefore, the control unit 15 can easily execute the second disconnection determination by determining whether or not the digital signal generated at the time point T2a matches the digital signal generated at the time point T3a. Further, in the present embodiment, the second disconnection determination is performed by determining whether the digital signals coincide with each other. However, the determination is performed based on the second reference held by the capacitor 12 b of the S / H circuit 12. It can be said that the determination is based on the change in voltage between the voltage Vref2 and the second detection voltage V2.
  • the same signal in the present specification means that they are substantially the same signal including the influence of a conversion error, a leak current, and the like.
  • the coincidence of two digital signals in the present specification means that they substantially coincide including the effects of conversion error, leakage current, and the like. That is, when comparing the two digital signals, the control unit 15 adds the two digital signals when the change between the two digital signals is within a predetermined range, in addition to the case where the two digital signals completely match. It is determined that the two match. Then, when executing the disconnection determination, the control unit 15 determines that the disconnection occurs when the difference between the two digital signals is within the predetermined range.
  • the second disconnection determination performed by the control unit 15 is performed when the voltage change between the second reference voltage Vref2 and the second detection voltage V2 held by the capacitor 12b of the S / H circuit 12 is within a predetermined range. It can be said that it is determined that the second signal line 42 is broken.
  • the control unit 15 causes the multiplexer 11 to select the first reference voltage Vref1 and turns on the switch 12a at time T4.
  • the second detection voltage V2 selected at time T3 is 2V
  • the first reference voltage Vref1 is 5V. Therefore, the charge based on the voltage of the first reference voltage Vref1 is accumulated in the capacitor 12b, and the capacitor 12b has a voltage corresponding to the first reference voltage Vref1.
  • the control unit 15 turns off the switch 12a at time point T4a, causes the conversion unit 13 to generate a digital signal based on the voltage of the capacitor 12b, and inputs the digital signal. Thereafter, predetermined processing using the digital signal is performed.
  • the control unit 15 causes the multiplexer 11 to select the first detection voltage V1 and turns on the switch 12a.
  • the first detection voltage V1 selected at time T5 is 3V
  • the first reference voltage Vref1 is 5V. Therefore, in the capacitor 12b, a part of the accumulated charge is released from the ground in the ground circuit in the first input unit 31, and becomes a voltage corresponding to the first detection voltage V1.
  • the control unit 15 turns off the switch 12a at time T5a, causes the conversion unit 13 to generate a digital signal based on the voltage of the capacitor 12b, and inputs the digital signal. Thereafter, predetermined processing using the digital signal is performed. Specifically, at this time, the control unit 15 executes the first disconnection determination as one of the predetermined processes.
  • the capacitor 12b has a voltage corresponding to the first detection voltage V1.
  • the voltage of the capacitor 12b does not change even if the multiplexer 11 selects the first detection voltage V1 as shown in FIG. 2C. . That is, the digital signal generated at time point T4a and the digital signal generated at time point T5a become the same signal. Therefore, when the digital signal generated at the time point T4a and the digital signal generated at the time point T5a are the same signal, the control unit 15 determines that the first signal line 41 is broken. And outputs a control signal to notify an external circuit or the like of the occurrence of an abnormality.
  • FIG. 2C shows the voltage of the capacitor 12b when a break occurs in the first signal line 41 between time point T2 and time point T5.
  • the normal range of the first detection voltage V1 is 0 to 3 V, and the first reference voltage Vref1 is 5 V. Therefore, when no disconnection occurs in the first signal line 41, a digital signal having a value different from that of the digital signal is generated before the digital signal corresponding to the first detection voltage V1 is generated. . Therefore, the control unit 15 can easily execute the first disconnection determination by determining whether or not the digital signal generated at the time point T4a matches the digital signal generated at the time point T5a. Further, in the present embodiment, the first disconnection determination is performed by determining whether or not the digital signals coincide with each other. However, the determination is made based on the first reference held by the capacitor 12b of the S / H circuit 12.
  • the determination is based on the presence or absence of a change in voltage between the voltage Vref1 and the first detection voltage V1. Then, the control unit 15 executes the first disconnection determination as described above. Therefore, the first disconnection determination is performed when the voltage change between the first reference voltage Vref1 and the first detection voltage V1 held by the capacitor 12b of the S / H circuit 12 is within the predetermined range. It can be said that it is determined that a break has occurred in the
  • control unit 15 After that, the control unit 15 performs the same processing as that after time T2 after time T6.
  • the multiplexer 11 before causing the multiplexer 11 to select the detection voltage input through the signal line determined by the disconnection determination, the multiplexer 11 selects the reference voltage having a value different from the detection voltage. ing. And disconnection determination is performed based on the presence or absence of the change of the voltage hold
  • the first reference voltage Vref1 has a value different from the normal range of the first detection voltage V1
  • the second reference voltage Vref2 has a value different from the normal range of the second detection voltage V2. It is like that.
  • the control unit 15 causes the multiplexer 11 to select the first reference voltage Vref1 before the first detection voltage V1. For this reason, the control unit 15 easily performs the first disconnection determination by determining whether the digital signal corresponding to the first detection voltage V1 matches the digital signal corresponding to the first reference voltage Vref1. be able to.
  • 0 V can be included as a normal range of the first detection voltage V1, and the application range can be expanded.
  • the control unit 15 when the second disconnection determination is performed, the control unit 15 causes the multiplexer 11 to select the second reference voltage Vref2 before the second detection voltage V2. Therefore, the control unit 15 can easily perform the second disconnection determination by determining whether the digital signal corresponding to the second detection voltage V2 matches the digital signal corresponding to the second reference voltage Vref2. Can. By performing the second disconnection determination in this manner, 5 V can be included as a normal range of the second detection voltage V2 in addition to the above range.
  • the present embodiment is also applicable to the case where three or more detection voltages are input to the AD converter 10.
  • the reference voltages may be appropriately added and adjusted in accordance with the normal range of each detection voltage.
  • the control unit 15 causes the multiplexer 11 to select a reference voltage having a value different from the normal range of the detection voltage before each detection voltage, and compares the digital signal of the detection voltage with the digital signal of the reference voltage. Therefore, the disconnection determination may be performed.
  • the present embodiment is the one in which the configuration of the AD conversion device 10 is modified from the first embodiment, and the other parts are the same as the first embodiment, and thus the description thereof is omitted here.
  • the multiplexer 11 is connected to the third input unit 33 via the third signal line 43 together with the first input unit 31 and the second input unit 32.
  • the third signal line 43 has the same configuration as the first and second signal lines 41 and 42. That is, the third signal line 43 is formed in the signal line 43 a such as a wire disposed between the connection terminal 21 of the IC chip 20 and the terminal of the third input unit 33, the connection terminal 21 and the IC chip 20. And a signal line 43b such as a wiring pattern.
  • the multiplexer 11 receives the third detection voltage V3 from the third input unit 33 together with the first detection voltage V1 and the second detection voltage V2.
  • the normal value of the third detection voltage V3 is 0V or 5V. That is, the normal value of the third detection voltage V3 is made equal to the first reference voltage Vref1 or the second reference voltage Vref2.
  • the third detection voltage V3 corresponds to a third external voltage
  • 5 V corresponds to a first voltage
  • 0 V corresponds to a second voltage.
  • the reference voltage input unit 14 is configured to input the third reference voltage Vref3 through the signal line 53 to the multiplexer 11 in addition to the first reference voltage Vref1 and the second reference voltage Vref2.
  • the third reference voltage Vref3 is a voltage obtained by dividing the voltage of the power supply 14a, and is about 2.5V. That is, the third reference voltage Vref3 is a value between possible values of the third detection voltage V3.
  • the control unit 15 has the same configuration as that of the first embodiment, but in the present embodiment, a disconnection occurs in the third signal line 43 between the third input unit 33 and the multiplexer 11.
  • a third disconnection determination (hereinafter also referred to simply as a third disconnection determination) as to whether or not there is present is performed.
  • FIGS. 4A and 4B showing the voltage of the capacitor 12b.
  • the operation of the control unit 15 with respect to the first detection voltage V1, the second detection voltage V2, the first reference voltage Vref1, and the second reference voltage Vref2 is the same as that of the first embodiment, and hence the third detection voltage is described below. Only the relationship between V3 and the third reference voltage Vref3 will be described. In the following, an example in which the third detection voltage V3 is 5 V when the third detection voltage V3 is selected by the multiplexer 11 will be described. 4A and 4B show the voltage selected by the multiplexer 11 during each time point.
  • the control unit 15 causes the multiplexer 11 to select the third detection voltage V3 and turns on the switch 12a. Thereby, the charge based on the third detection voltage V3 is accumulated in the capacitor 12b, and the capacitor 12b becomes a voltage corresponding to the third detection voltage V3. Then, at time T11a, the control unit 15 turns off the switch 12a, causes the conversion unit 13 to generate a digital signal based on the voltage of the capacitor 12b, and causes the digital signal to be input. Thereafter, predetermined processing using the digital signal is performed.
  • the control unit 15 causes the multiplexer 11 to select the third reference voltage Vref3 and turns on the switch 12a.
  • the capacitor 12b discharges the accumulated charge from the ground of the reference voltage input unit 14
  • the third reference voltage Vref3 is obtained.
  • the control unit 15 turns off the switch 12a, causes the conversion unit 13 to generate a digital signal based on the voltage of the capacitor 12b, and causes the digital signal to be input. Thereafter, predetermined processing using the digital signal is performed.
  • the control unit 15 causes the multiplexer 11 to select the third detection voltage V3 and turns on the switch 12a.
  • the third detection voltage V3 selected at time T13 is 5V
  • the third reference voltage Vref3 is 2.5V. Therefore, when no disconnection occurs in the third signal line 43, charges corresponding to the third detection voltage V3 are accumulated in the capacitor 12b, and the capacitor 12b becomes a voltage corresponding to the third detection voltage V3.
  • the control unit 15 turns off the switch 12a at time T13a, causes the conversion unit 13 to generate a digital signal based on the voltage of the capacitor 12b, and inputs the digital signal. Thereafter, predetermined processing using the digital signal is performed. Specifically, at this point, the control unit 15 executes the third disconnection determination as one of the predetermined processes.
  • the capacitor 12b has a voltage corresponding to the third detection voltage V3.
  • the voltage of the capacitor 12b does not change. . That is, the digital signal generated at time T12a and the digital signal generated at time T13a become the same signal. Therefore, when the digital signal generated at time T12a and the digital signal generated at time T13a are the same signal, the control unit 15 determines that the third signal line 43 is broken. And outputs a control signal to notify an external circuit or the like of the occurrence of an abnormality.
  • FIG. 4B shows the voltage of the capacitor 12b when a break occurs in the third signal line 43 between time point T12 and time point T13.
  • the normal value of the third detection voltage V3 is 0V or 5V
  • the third reference voltage Vref3 is 2.5V. Therefore, when no disconnection occurs in the third signal line 43, a digital signal having a value different from that of the digital signal is generated before the digital signal corresponding to the third detection voltage V3 is generated. . Therefore, the control unit 15 can easily execute the third disconnection determination by determining whether the digital signal generated at the time T12a and the digital signal generated at the time T13a coincide with each other. Further, in the present embodiment, the third disconnection determination is performed by determining whether or not the digital signals coincide with each other. However, the determination is performed based on the third criterion held by the capacitor 12b of the S / H circuit 12.
  • the determination is based on the presence or absence of a change in voltage between the voltage Vref3 and the third detection voltage V3.
  • the control part 15 is performing 3rd disconnection determination as mentioned above. Therefore, the third disconnection determination is performed when the voltage change between the third reference voltage Vref3 and the third detection voltage V3 held by the capacitor 12b of the S / H circuit 12 is within the predetermined range. It can be said that it is determined that a break has occurred in the
  • control unit 15 performs the same processing as that after time T12 after time T14.
  • the third detection voltage V3 to be selected is 5 V
  • the same applies to the case in which the third detection voltage to be selected is 0 V.
  • the third detection voltage V3 which is one of two voltages is input through the third signal line 43, and the third reference voltage Vref3 is the third 3 is different from the detection voltage V3. Then, when the third disconnection determination is performed, the control unit 15 causes the multiplexer 11 to select the third reference voltage Vref3 before the third detection voltage V3. Therefore, the control unit 15 easily performs the third disconnection determination by determining whether or not the digital signal corresponding to the third detection voltage V3 matches the digital signal corresponding to the third reference voltage Vref3. be able to.
  • disconnection determination of the third signal line 43 to which the third detection voltage V3 which is one of the two voltages is input can also be executed, and the applicable range of the detection voltage can be expanded. .
  • the third reference voltage Vref3 has a value different from that of the third detection voltage V3 and is a value between the first reference voltage Vref1 and the second reference voltage Vref2. Therefore, the resistor 14b may be appropriately added to the reference voltage input unit 14 that generates the first reference voltage Vref1 and the second reference voltage Vref2, and the circuit can be prevented from being complicated.
  • an abnormality determination as to whether or not an abnormality has occurred in the reference voltage input unit 14 can also be performed with respect to the first embodiment, and the other respects are the same as in the first embodiment. The description is omitted here because it is present.
  • the AD converter 10 of this embodiment has the same configuration as that of the first embodiment.
  • the control unit 15 of the present embodiment performs abnormality determination including whether or not an abnormality has occurred in the reference voltage input unit 14.
  • the abnormality in the reference voltage input unit 14 here is a break in the signal lines 51 and 52 connecting the reference voltage input unit 14 and the multiplexer 11.
  • the case is included. That is, the occurrence of abnormality in the reference voltage input unit 14 here means that a failure has occurred in the reference voltage input unit 14 and that a break has occurred in the signal lines 51 and 52. It means that at least one of them is occurring.
  • the occurrence of at least one of the failure in the reference voltage input unit 14 and the disconnection of the signal line 51 is also referred to as a first abnormality, and it is determined whether the first abnormality has occurred or not. 1 It is also called an abnormality judgment.
  • the occurrence of at least one of a failure in the reference voltage input unit 14 and a break in the signal line 52 is also referred to as a second abnormality, and it is determined whether a second abnormality has occurred or not. It is also called an abnormality judgment.
  • the normal range of the first detection voltage V1 is 0 to 3 V
  • the normal range of the second detection voltage V2 is 2 to 5 V
  • the first reference voltage Vref1 is 5 V.
  • the second reference voltage Vref2 will be described as being 0V.
  • the first detection voltage V1 when the first detection voltage V1 is selected by the multiplexer 11 is 3V
  • the second detection voltage V2 when the second detection voltage V2 is selected is 2V.
  • 5A to 5C show voltages selected by the multiplexer 11 during each time point.
  • control unit 15 performs the same process as at time T1, and at time T21a, performs the same process as time T1a.
  • the control unit 15 causes the multiplexer 11 to select the first reference voltage Vref1, and turns on the switch 12a.
  • the first detection voltage V1 selected at time T21 is 3V
  • the first reference voltage Vref1 is 5V. Therefore, the charge based on the voltage of the first reference voltage Vref1 is accumulated in the capacitor 12b, and the capacitor 12b has a voltage corresponding to the first reference voltage Vref1.
  • the control unit 15 turns off the switch 12a, causes the conversion unit 13 to generate a digital signal based on the charge accumulated in the capacitor, and causes the digital signal to be input. Thereafter, predetermined processing using the digital signal is performed.
  • the control unit 15 causes the multiplexer 11 to select the second reference voltage Vref2, and turns on the switch 12a.
  • the first reference voltage Vref1 selected at time T22 is 5V
  • the second reference voltage Vref2 is 0V.
  • the control unit 15 turns off the switch 12a at time T23a, causes the conversion unit 13 to generate a digital signal based on the voltage of the capacitor 12b, and inputs the digital signal.
  • predetermined processing using the digital signal is performed. Specifically, at this time, the control unit 15 executes the second abnormality determination as one of the predetermined processes.
  • the capacitor 12b has a voltage corresponding to the second reference voltage Vref2.
  • the voltage of the capacitor 12b does not change. That is, the digital signal generated at time T22a and the digital signal generated at time T23a become the same signal. Therefore, when the digital signal generated at time T22a and the digital signal generated at time T23a are the same signal, the control unit 15 determines that the second abnormality has occurred, and the external circuit or the like Outputs a control signal to notify that the second abnormality has occurred.
  • the normal range of the first detection voltage V1 is 0 to 3 V
  • the second reference voltage Vref2 is 0 V. Therefore, immediately after the first detection voltage V1, the second reference voltage Vref2 is converted into a digital signal, and the digital signal corresponding to the first detection voltage V1 is compared with the digital signal corresponding to the second reference voltage Vref2. If so, the second abnormality determination may not be possible. That is, when 0 V is input as the first detection voltage V1, the first detection voltage V1 and the second reference voltage Vref2 become the same, and it can not be determined whether the second abnormality occurs. Therefore, in the present embodiment, the first reference voltage Vref1 is converted to a digital signal before the second reference voltage Vref2.
  • the control unit 15 can easily execute the second abnormality determination by determining whether the digital signal generated at the time point T22a and the digital signal generated at the time point T23a coincide with each other. Further, in the present embodiment, the second abnormality determination is performed by determining whether the digital signals coincide with each other, but the determination is made based on the first reference held by the capacitor 12 b of the S / H circuit 12. It can be said that this determination is based on the presence or absence of a change in voltage between the voltage Vref1 and the second reference voltage Vref2. And the control part 15 is performing 2nd abnormality determination as mentioned above.
  • the second abnormality occurs when the voltage change between the first reference voltage Vref1 and the second reference voltage Vref2 held by the capacitor 12b of the S / H circuit 12 is within a predetermined range. It can be said that it is determined that the
  • control unit 15 performs processing similar to that at time T3 at time T24, and performs processing similar to that at time T3a at time T24a.
  • the control unit 15 causes the multiplexer 11 to select the second reference voltage Vref2, and turns on the switch 12a.
  • the second detection voltage V2 selected at time T24 is 2V
  • the second reference voltage Vref2 is 0V.
  • the control unit 15 turns off the switch 12a at time T25a, causes the conversion unit 13 to generate a digital signal based on the voltage of the capacitor 12b, and inputs the digital signal. Thereafter, predetermined processing using the digital signal is performed.
  • the control unit 15 causes the multiplexer 11 to select the first reference voltage Vref1, and turns on the switch 12a. Thereby, the charge based on the first reference voltage Vref1 is accumulated in the capacitor 12b, and the capacitor 12b becomes a voltage corresponding to the first reference voltage Vref1. Then, the control unit 15 turns off the switch 12a at time T26a, causes the conversion unit 13 to generate a digital signal based on the voltage of the capacitor 12b, and inputs the digital signal. Thereafter, predetermined processing using the digital signal is performed. Specifically, at this time, the control unit 15 executes the first abnormality determination as one of the predetermined processes.
  • the capacitor 12b has a voltage corresponding to the first reference voltage Vref1.
  • the voltage of the capacitor 12b does not change. That is, the digital signal generated at time T25a and the digital signal generated at time T26a become the same signal. Therefore, when the digital signal generated at time T25a and the digital signal generated at time T26a are the same signal, the control unit 15 determines that the first abnormality has occurred, and the external circuit or the like Output a control signal to notify the error occurrence.
  • FIG. 5C shows the voltage of the capacitor 12b when the first abnormality occurs between time point T23 and time point T26.
  • the normal range of the second detection voltage V2 is 2 to 5 V
  • the first reference voltage Vref1 is 5 V. Therefore, immediately after the second detection voltage V2, the first reference voltage Vref1 is converted to a digital signal, and the digital signal corresponding to the second detection voltage V2 is compared with the digital signal corresponding to the first reference voltage Vref1. If this is the case, the first abnormality determination may not be possible. That is, when 5 V is input as the second detection voltage V2, the second detection voltage V2 and the first reference voltage Vref1 become the same, and it can not be determined whether or not the first abnormality occurs.
  • the second reference voltage Vref2 is converted to a digital signal before the first reference voltage Vref1. Then, when the first abnormality does not occur, a digital signal different from the digital signal is generated before the first reference voltage Vref1 is converted into the digital signal.
  • the control unit 15 can easily execute the first abnormality determination by determining whether the digital signal generated at the time point T25a matches the digital signal generated at the time point T26a. Further, in the present embodiment, the first disconnection determination is performed by determining whether or not the digital signals coincide with each other. However, the determination is performed based on the second reference held by the capacitor 12b of the S / H circuit 12.
  • the determination is based on the presence or absence of a change in voltage between the voltage Vref2 and the first reference voltage Vref1. Then, the control unit 15 executes the first abnormality determination as described above. Therefore, in the first abnormality determination, the first abnormality occurs when the voltage change between the second reference voltage Vref2 and the first reference voltage Vref1 held by the capacitor 12b of the S / H circuit 12 is within a predetermined range. It can be said that it is determined that the
  • control unit 15 performs processing similar to that at time T5 at time T27, and performs processing similar to that at time T5a at time T27a. Thereafter, the control unit 15 performs the same processing as that after time T22 after time T28.
  • the abnormality of the AD converter 10 can be determined with higher accuracy.
  • the multiplexer 11 selects the second reference voltage Vref2 before the first reference voltage Vref1. Further, when the second abnormality determination is performed, the control unit 15 causes the multiplexer 11 to select the first reference voltage Vref1 before the second reference voltage Vref2. Therefore, the control unit 15 can easily determine the first abnormality and the second abnormality by determining whether the digital signal corresponding to the first reference voltage Vref1 matches the digital signal corresponding to the second reference voltage Vref2. Abnormality determination can be performed.
  • control unit 15 changes the order of the voltages selected by the multiplexer 11 to perform the first abnormality determination and the second abnormality determination. That is, in the present embodiment, it is not necessary to add a new circuit to perform the first abnormality determination and the second abnormality determination. Therefore, in the present embodiment, the first abnormality determination and the second abnormality determination can be executed while suppressing an increase in circuit scale.
  • This embodiment changes the normal range of the first detection voltage V1 and the second detection voltage V2 with respect to the first embodiment, and further performs the first abnormality determination and the second abnormality determination as in the third embodiment. It is intended to The other aspects are the same as in the first embodiment, and thus the description thereof is omitted here.
  • the AD converter 10 of this embodiment has the same configuration as that of the first embodiment.
  • the normal range of the first detection voltage V1 is 1 to 3 V
  • the normal range of the second detection voltage V2 is 2 to 4 V. That is, the first reference voltage Vref1 and the second reference voltage Vref2 have different values from the first detection voltage V1 and the second detection voltage V2, respectively.
  • the normal range of the first detection voltage V1 is 1 to 3 V
  • the normal range of the second detection voltage V2 is 2 to 4 V
  • the first reference voltage Vref1 is 5 V
  • the second reference voltage Vref2 is 0V.
  • the first detection voltage V1 when the first detection voltage V1 is selected by the multiplexer 11 is 3 V
  • the second detection voltage V2 when the second detection voltage V2 is selected is An example of 2V will be described.
  • 6A and 6B show the voltages selected by the multiplexer 11 during each time point.
  • control unit 15 of the present embodiment is basically the same as that described in the first embodiment. Then, at time T2a, the control unit 15 executes the second abnormality determination as one of the predetermined processes.
  • the capacitor 12b changes from time T2 to a voltage according to the second reference voltage Vref2.
  • the second reference voltage Vref2 is selected by the multiplexer 11
  • the voltage of the capacitor 12b does not change. That is, the digital signal generated at time point T1a and the digital signal generated at time point T2a become the same signal. Therefore, when the digital signal generated at the time point T1a and the digital signal generated at the time point T2a are the same signal, the control unit 15 determines that the second abnormality has occurred, and the external circuit etc. Output a control signal to notify the error occurrence.
  • the normal range of the first detection voltage V1 is 1 to 3 V
  • the second reference voltage Vref2 is 0 V. Therefore, when the second abnormality does not occur, the digital signal having a value different from the digital signal is generated before the digital signal corresponding to the second reference voltage Vref2 is generated. Therefore, the control unit 15 can easily execute the second abnormality determination by determining whether or not the digital signal generated at the time point T1a matches the digital signal generated at the time point T2a. And the control part 15 is performing 2nd abnormality determination as mentioned above.
  • the second abnormality occurs when the voltage change between the first detection voltage V1 and the second reference voltage Vref2 held by the capacitor 12b of the S / H circuit 12 is within a predetermined range. It can be said that it is determined that the
  • control unit 15 executes the first abnormality determination as one of the predetermined processes.
  • control unit 15 determines that the first abnormality has occurred, and the external circuit or the like Output a control signal to notify the error occurrence.
  • the normal range of the second detection voltage V2 is 2 to 4 V
  • the first reference voltage Vref1 is 5 V. Therefore, when the first abnormality does not occur, a digital signal having a value different from that of the digital signal is generated before the digital signal corresponding to the first reference voltage Vref1 is generated. Therefore, the control unit 15 can easily execute the first abnormality determination by determining whether the digital signal generated at the time point T3a matches the digital signal generated at the time point T4a. Then, the control unit 15 executes the first abnormality determination as described above.
  • the first abnormality occurs when the voltage change between the second detection voltage V2 held by the capacitor 12b of the S / H circuit 12 and the first reference voltage Vref1 is within a predetermined range. It can be said that it is determined that the
  • the first reference voltage Vref1 and the second reference voltage Vref2 have different values from the first detection voltage V1 and the second detection voltage V2. Therefore, even if the second detection voltage V2 is selected by the multiplexer 11 before the first reference voltage Vref1, the digital signal according to the first reference voltage Vref1 and the digital signal according to the second detection voltage V2 Are different values. That is, the second detection voltage V2 used in the second disconnection determination can be used as it is. Similarly, even if the first detection voltage V1 is selected by the multiplexer 11 before the second reference voltage Vref2, a digital signal corresponding to the second reference voltage Vref2 and a digital signal corresponding to the first detection voltage V1 are used. Are different values. That is, the first detection voltage V1 used in the first disconnection determination can be used as it is.
  • the second reference voltage Vref2 does not have to be selected by the multiplexer 11 to perform the first abnormality determination, and the first abnormality determination is performed.
  • the reference voltage Vref1 does not have to be selected by the multiplexer 11. Therefore, according to the present embodiment, it is possible to shorten the total period required to perform all the determinations of the first disconnection determination, the second disconnection determination, the first abnormality determination, and the second abnormality determination.
  • the first reference voltage Vref1 and the second reference voltage Vref2 have different values from the first detection voltage V1 and the second detection voltage V2. Therefore, even if the first reference voltage Vref1 is converted before the second detection voltage V2, the second detection voltage V2 and the first reference voltage Vref1 have different values. Therefore, the first reference voltage Vref1 may be converted before the second detection voltage V2. Similarly, the second reference voltage Vref2 may be converted before the first detection voltage V1.
  • the multiplexer 11, the S / H circuit 12, the conversion unit 13, the reference voltage input unit 14, and the control unit 15 may not be mounted on the common IC chip 20.
  • the reference voltage input unit 14 may not be mounted on the IC chip 20 but may be mounted on another chip. .
  • the reference voltage input unit 14 may not be mounted on the IC chip 20.
  • control unit 15 is not mounted on the IC chip 20, and a vehicle ECU (ie, An Engine Control Unit) may perform the function of the control unit 15 of each of the above embodiments.
  • a vehicle ECU ie, An Engine Control Unit
  • a plurality of control units 15 may be provided, and each control unit 15 may perform the above functions.
  • a control unit that controls the multiplexer 11, a control unit that controls the S / H circuit 12, and a control unit that controls the conversion unit 13 may be separately provided.
  • the conversion reference voltage is input from the reference power supply 13a to the conversion unit 13.
  • the conversion unit 13 does not include the reference power supply 13a.
  • a reference voltage may be input. According to this, the number of parts can be reduced, and the circuit scale can be further reduced.
  • the control unit 15 uses the reference voltage input from the reference voltage input unit 14, and when the conversion unit 13 generates a digital signal according to the reference voltage, based on the digital signal, The abnormality determination of the conversion unit 13 may be performed. That is, the reference voltage input from the reference voltage input unit 14 may be used for another application.
  • the reference voltage generation unit that generates the reference voltage for performing the abnormality determination of the conversion unit 13 may have a function as the reference voltage input unit 14 of each of the above embodiments. According to this, it is possible to improve the function while suppressing an increase in the number of parts.
  • control unit 15 may directly read the voltage of the capacitor 12b and perform each determination based on the presence or absence of a change in the voltage of the capacitor 12b. Even when the determination is performed in this manner, it is determined that disconnection or abnormality occurs when the change in the voltage of the capacitor 12b is within a predetermined range in consideration of a detection error or the like. Is preferred.
  • the resistor 14 b may not be disposed between the power supply 14 a and the multiplexer 11. Similarly, as shown in FIG. 9, the resistor 14 b may not be disposed between the ground of the reference voltage input unit 14 and the multiplexer 11. Although not particularly illustrated, the same applies to the second embodiment.
  • the above embodiments may be combined as appropriate.
  • the second embodiment may be combined with the third and fourth embodiments, and the third detection voltage V3 may be input from the third input unit 33.
  • the storage medium or memory is a non-transitional tangible storage medium.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

複数の入力部（３１、３２）と信号線（４１、４２）を介して接続されて外部電圧（Ｖ１、Ｖ２）が入力されると共に、外部電圧（Ｖ１、Ｖ２）を選択して出力する切替部（１１）と、切替部（１１）の出力に応じた電圧を保持するＳ／Ｈ回路（１２）と、Ｓ／Ｈ回路（１２）で保持された電圧に基づいてＡＤ変換する変換部（１３）と、切替部（１１）にて選択される外部電圧を決定すると共に、信号線（４１、４２）に断線が発生しているか否かの断線判定を実行する制御部（１５）とを備える。制御部（１５）に、断線判定では、判定される信号線（４１、４２）を通じて入力される外部電圧（Ｖ１、Ｖ２）を切替部（１１）に選択させる前に外部電圧と異なる値とされた基準電圧（Ｖｒｅｆ１、Ｖｒｅｆ２）を切替部（１１）に選択させ、外部電圧を選択させた後、Ｓ／Ｈ回路（１２）で保持される基準電圧と外部電圧との電圧の変化に基づいて断線判定を行わせる。

Description

アナログ－デジタル変換装置 関連出願への相互参照
　本出願は、２０１７年９月２０日に出願された日本特許出願番号２０１７－１８０５１０号に基づくもので、ここにその記載内容が参照により組み入れられる。
　本開示は、切替部と入力部との間の信号線に断線が発生しているか否かの断線判定を実行できるアナログ－デジタル（以下では、単にＡＤともいう）変換装置に関する。
　従来より、複数の入力部から入力されるアナログ信号である入力信号を順に選択しながらＡＤ変換するＡＤ変換装置が提案されている（例えば、特許文献１参照）。具体的には、このＡＤ変換装置では、複数の入力部と信号線を介して接続される切替部としてのマルチプレクサを有しており、当該マルチプレクサで複数の入力部から入力される複数の入力信号から１つの入力信号が選択される。そして、マルチプレクサで選択された入力信号が変換部にてＡＤ変換される。また、上記ＡＤ変換装置では、マルチプレクサと各入力部との間の信号線に、それぞれ断線検出用のプルダウン抵抗が備えられている。
　なお、マルチプレクサと各入力部との間の信号線は、マルチプレクサが搭載されるチップの端子と入力部の端子とを接続するワイヤ等の信号線、およびチップの端子とマルチプレクサとを接続する配線パターン等の信号線を有して構成されている。
特開２００９－２８４３０２号公報
　しかしながら、上記ＡＤ変換装置では、マルチプレクサと各入力部とを接続する信号線の断線を検出するためには、それぞれの信号線にプルダウン抵抗を備える必要があり、回路規模が大型化してしまう。特に、マルチプレクサに多数の入力部を接続する場合には、各信号線にそれぞれプルダウン抵抗を備えることにより、回路規模の大型化が顕著になる。
　本開示は、回路規模の縮小化を図りつつ、信号線に断線が発生しているか否かを検出することができるＡＤ変換装置を提供することを目的とする。
　本開示の１つの観点によれば、ＡＤ変換装置は、複数の入力部と信号線を介して接続され、複数の入力部からそれぞれアナログ信号である外部電圧が入力されると共に、複数の外部電圧から１つの外部電圧を選択して出力する切替部と、切替部から出力される外部電圧に応じた電圧を保持するサンプルホールド回路と、サンプルホールド回路で保持された電圧に基づいてＡＤ変換する変換部と、切替部にて選択される外部電圧を決定すると共に、信号線に断線が発生しているか否かの断線判定を実行する制御部と、を備える。そして、ＡＤ変換装置は、切替部と接続され、切替部に所定の基準電圧を入力する基準電圧入力部を有する。制御部は、断線判定では、当該断線判定にて判定される信号線を通じて入力される外部電圧を切替部に選択させる前に、外部電圧と異なる値とされた基準電圧を切替部に選択させ、外部電圧を選択させた後、サンプルホールド回路で保持される基準電圧と外部電圧との電圧の変化の有無に基づき、電圧の変化が所定範囲内である場合に信号線に断線が発生していると判定するようにする。
　これによれば、サンプルホールド回路で保持される電圧の変化の有無に基づいて断線判定を実行する。このため、各信号線にプルダウン抵抗を備える必要がなく、回路規模の縮小化を図ることができる。
　本開示の別の観点によれば、切替部には、複数の入力部の１つである第１入力部から第１所定範囲内の第１外部電圧が入力されると共に、複数の入力部の１つである第２入力部から第２所定範囲内の第２外部電圧が入力され、さらに、基準電圧入力部から第１所定範囲内の値と異なる値とされた第１基準電圧、および第２所定範囲と異なる値であって、第１基準電圧と異なる値とされた第２基準電圧が入力されるようにする。制御部は、断線判定では、切替部にて、第１外部電圧が選択される前に第１基準電圧が選択されるようにし、第１外部電圧を選択させた後、サンプルホールド回路で保持される第１基準電圧と第１外部電圧との電圧の変化の有無に基づき、当該電圧の変化が所定範囲内である場合に第１入力部と切替部との間の信号線に断線が発生していると判定する第１断線判定と、切替部にて、第２外部電圧が選択される前に第２基準電圧が選択されるようにし、第２外部電圧を選択させた後、サンプルホールド回路で保持される第２基準電圧と第２外部電圧との電圧の変化の有無に基づき、当該電圧の変化が所定範囲内である場合に第２入力部と切替部との間の信号線に断線が発生していると判定する第２断線判定と、を行うようにする。
　これによれば、第１断線判定では、異なる値となる第１基準電圧、第１外部電圧が順に切替部にて選択される。このため、制御部は、サンプルホールド回路で保持される電圧の変化の有無に基づき、容易に第１断線判定を実行できる。また、第２断線判定では、異なる値となる第２基準電圧、第２外部電圧が順に切替部にて選択される。このため、制御部は、サンプルホールド回路で保持される電圧の変化の有無に基づき、容易に第２断線判定を実行できる。
　なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態におけるＡＤ変換装置を模式的に示す図である。 正常状態のコンデンサの電圧を示すタイミングチャートである。 第２入力部とマルチプレクサとの間の第２信号線に断線が発生した場合のコンデンサの電圧を示すタイミングチャートである。 第１入力部とマルチプレクサとの間の第１信号線に断線が発生した場合のコンデンサの電圧を示すタイミングチャートである。 第２実施形態におけるＡＤ変換装置を模式的に示す図である。 正常状態のコンデンサの電圧を示すタイミングチャートである。 第３入力部とマルチプレクサとの間の第３信号線に断線が発生した場合のコンデンサの電圧を示すタイミングチャートである。 第３実施形態における正常状態のコンデンサの電圧を示すタイミングチャートである。 第３実施形態における第２異常が発生した場合のコンデンサの電圧を示すタイミングチャートである。 第３実施形態における第１異常が発生した場合のコンデンサの電圧を示すタイミングチャートである。 第４実施形態における第２異常が発生した場合のコンデンサの電圧を示すタイミングチャートである。 第４実施形態における第１異常が発生した場合のコンデンサの電圧を示すタイミングチャートである。 他の実施形態におけるＡＤ変換装置を模式的に示す図である。 他の実施形態におけるＡＤ変換装置を模式的に示す図である。 他の実施形態におけるＡＤ変換装置を模式的に示す図である。
　以下、本開示の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
　（第１実施形態）
　第１実施形態について説明する。本実施形態のＡＤ変換装置１０は、図１に示されるように、ＩＣ（すなわち、integrated circuit）チップ２０に搭載されており、外部の入力部３１、３２から入力されるアナログ信号の外部電圧をデジタル信号にＡＤ変換するように構成されている。なお、本実施形態では、理解を容易にするため、ＩＣチップ２０に、第１入力部３１から外部電圧としての第１検出電圧Ｖ１が入力されると共に、第２入力部３２から外部電圧としての第２検出電圧Ｖ２が入力される場合について説明する。但し、ＩＣチップ２０には、さらに複数の入力部からそれぞれ外部電圧としての検出電圧が入力されるようにしてもよい。
　ＡＤ変換装置１０は、マルチプレクサ（すなわち、ＭＰＸ）１１と、サンプルホールド（以下では、単にＳ／Ｈという）回路１２と、変換部１３と、基準電圧入力部１４と、制御部１５とを備えている。
　マルチプレクサ１１は、第１入力部３１と第１信号線４１を介して接続されていると共に、第２入力部３２と第２信号線４２を介して接続されている。本実施形態では、第１信号線４１は、ＩＣチップ２０の接続端子２１と第１入力部３１の端子との間に配置されるワイヤ等の信号線４１ａと、接続端子２１とＩＣチップ２０内に形成された配線パターン等の信号線４１ｂとを有する構成とされている。同様に、第２信号線４２は、ＩＣチップ２０の接続端子２１と第２入力部３２の端子との間に配置されるワイヤ等の信号線４２ａと、接続端子２１とＩＣチップ２０内に形成された配線パターン等の信号線４２ｂとを有する構成とされている。なお、本実施形態では、マルチプレクサ１１が切替部に相当している。
　そして、マルチプレクサ１１は、制御部１５からの制御信号に基づき、入力される複数の入力信号の中から１つの入力信号を選択し、Ｓ／Ｈ回路１２へと出力する。本実施形態では、マルチプレクサ１１には、入力信号として、第１入力部３１から第１検出電圧Ｖ１が入力されると共に第２入力部３２から第２検出電圧Ｖ２が入力される。また、マルチプレクサ１１には、具体的には後述するが、入力信号として、基準電圧入力部１４から第１基準電圧Ｖｒｅｆ１が入力されると共に第２基準電圧Ｖｒｅｆ２が入力される。
　なお、本実施形態では、第１入力部３１および第２入力部３２は、圧力センサ、温度センサ、加速度センサ、角速度センサ等の各種センサ等で構成されており、特に図示しないが、内部にグランドと接続される接地回路を有している。本実施形態では、接地回路は、グランドと各入力部３１、３２の出力端子との間に配置されたコンデンサ等を有する構成とされており、ノイズを軽減するためのフィルタ回路としても機能する。言い換えると、本実施形態では、一般的なフィルタ回路を接地回路として利用している。
　Ｓ／Ｈ回路１２は、マルチプレクサ１１と変換部１３との間に接続されるスイッチ１２ａと、スイッチ１２ａと変換部１３との間の接続点とグランドとの間に接続されるコンデンサ１２ｂとを有している。そして、Ｓ／Ｈ回路１２は、スイッチ１２ａがオン状態になるとマルチプレクサ１１と接続され、コンデンサ１２ｂがマルチプレクサ１１から入力される電圧に基づいた電荷状態となる。つまり、Ｓ／Ｈ回路１２は、スイッチ１２ａがオン状態になると、マルチプレクサ１１から入力される電圧を保持する。
　変換部１３は、コンパレータ等を有して構成されており、参照電源１３ａから印加される変換用基準電圧（例えば、５Ｖ）とグランド電圧（すなわち、所定電圧）との間の電圧を量子化（すなわち、デジタル化）可能に構成されている。そして、変換部１３は、制御部１５からの制御信号に基づいてＳ／Ｈ回路１２で保持された電圧をデジタル信号に変換し、当該デジタル信号を制御部１５に出力する。
　基準電圧入力部１４は、電源１４ａおよび抵抗１４ｂ等を有して構成されており、配線パターン等の信号線５１、５２を介してマルチプレクサ１１に接続され、マルチプレクサ１１に複数の基準電圧を入力する。本実施形態では、基準電圧入力部１４は、マルチプレクサ１１に、信号線５１を通じて第１基準電圧Ｖｒｅｆ１を入力すると共に、信号線５２を通じて第２基準電圧Ｖｒｅｆ２を入力する。なお、本実施形態では、第１基準電圧Ｖｒｅｆ１は、電源１４ａの電圧に応じた値とされ、第２基準電圧Ｖｒｅｆ２は、グランド電圧（すなわち、０Ｖ）とされている。
　制御部１５は、例えば、マイクロコンピュータ、メモリ等の記憶部、その周辺回路にて構成され、記憶部等に記憶されたプログラムに従って所定の処理を実行する制御回路である。そして、制御部１５は、マルチプレクサ１１、Ｓ／Ｈ回路１２、変換部１３および外部回路等と接続されている。
　制御部１５は、マルチプレクサ１１に制御信号を入力することにより、マルチプレクサ１１で選択される入力信号を決定して変化させる。また、制御部１５は、Ｓ／Ｈ回路１２に制御信号を入力することにより、スイッチ１２ａのオン状態、オフ状態を切り替える。さらに、制御部１５は、変換部１３に制御信号を入力することにより、変換部１３にＡＤ変換を実行させ、変換したデジタル信号を当該制御部１５に入力させる。そして、制御部１５は、変換部１３からデジタル信号が入力されると、必要に応じてデジタル信号を記憶部に記憶しつつ所定の処理を行う。本実施形態では、制御部１５は、所定の処理の１つとして、マルチプレクサ１１と各入力部３１、３２との間の第１、第２信号線４１、４２に断線が発生しているか否かの断線判定を実行する。
　なお、制御部１５は、具体的には後述するが、断線判定を実行する場合には、マルチプレクサ１１に、断線判定にて判定される信号線を通じて入力される検出電圧を選択させる前に、当該検出電圧と異なる値の基準電圧を選択させる。例えば、本実施形態では、第１検出電圧Ｖ１の正常範囲が０～３Ｖとされ、第２検出電圧Ｖ２の正常範囲が２～５Ｖとされ、第１基準電圧Ｖｒｅｆ１が５Ｖとされ、第２基準電圧Ｖｒｅｆ２が０Ｖとされている。このため、制御部１５は、第１信号線４１の断線判定を実行する場合には、マルチプレクサ１１にて第１検出電圧Ｖ１が選択されるようにする前に、第１基準電圧Ｖｒｅｆ１が選択されるようにする。また、制御部１５は、第２信号線４２の断線判定を実行する場合には、マルチプレクサ１１にて第２検出電圧Ｖ２が選択されるようにする前に、第２基準電圧Ｖｒｅｆ２が選択されるようにする。そして、制御部１５は、第１検出電圧Ｖ１に応じたデジタル信号と第１基準電圧Ｖｒｅｆ１に応じたデジタル信号とに基づき、第１信号線４１が断線しているか否かの第１断線判定（以下では、単に第１断線判定ともいう）を実行する。また、制御部１５は、第２検出電圧Ｖ２に応じたデジタル信号と第２基準電圧Ｖｒｅｆ２に応じたデジタル信号とに基づき、第２信号線４２が断線しているか否かの第２断線判定（以下では、単に第２断線判定ともいう）を実行する。
　なお、第１検出電圧Ｖ１の正常範囲とは、第１検出電圧Ｖ１の取り得る範囲のことであり、第１所定範囲に相当している。また、第２検出電圧Ｖ２の正常範囲とは、第２検出電圧Ｖ２の取り得る範囲のことであり、第２所定範囲に相当している。
　以上が本実施形態におけるＡＤ変換装置１０の構成である。次に、上記ＡＤ変換装置１０における制御部１５が実行する作動について、コンデンサ１２ｂの電圧を示す図２Ａ～図２Ｃを参照しつつ説明する。なお、本実施形態では、第１検出電圧Ｖ１の正常範囲が０～３Ｖ、第２検出電圧Ｖ２の正常範囲が２～５Ｖ、第１基準電圧Ｖｒｅｆ１が５Ｖ、第２基準電圧Ｖｒｅｆ２が０Ｖであるとして説明する。但し、以下の説明では、マルチプレクサ１１で第１検出電圧Ｖ１が選択された際の当該第１検出電圧Ｖ１が３Ｖであり、第２検出電圧Ｖ２が選択された際の当該第２検出電圧Ｖ２が２Ｖである例を説明する。また、図２Ａ～図２Ｃでは、各時点の間にマルチプレクサ１１で選択される電圧を示している。そして、以下の処理は、例えば、連続して常に行われるようにしてもよいし、ＩＣチップ２０が起動された際のみに行われるようにしてもよいし、所定期間毎に行われるようにしてもよい。
　まず、制御部１５は、図２Ａに示されるように、時点Ｔ１にて、マルチプレクサ１１に第１検出電圧Ｖ１を選択させると共に、スイッチ１２ａをオン状態にする。これにより、コンデンサ１２ｂは、第１検出電圧Ｖ１に基づいた電荷が蓄積され、第１検出電圧Ｖ１に応じた電圧となる。そして、制御部１５は、時点Ｔ１ａにてスイッチ１２ａをオフ状態にし、変換部１３にコンデンサ１２ｂの電圧に基づいたデジタル信号を生成させ、当該デジタル信号を入力させる。その後、当該デジタル信号を用いた所定の処理を実行する。
　次に、制御部１５は、時点Ｔ２にて、マルチプレクサ１１に第２基準電圧Ｖｒｅｆ２を選択させると共に、スイッチ１２ａをオン状態にする。この際、時点Ｔ１で選択された第１検出電圧Ｖ１が３Ｖであり、第２基準電圧Ｖｒｅｆ２が０Ｖである。このため、コンデンサ１２ｂは、蓄積された電荷が基準電圧入力部１４のグランドから放出され、第２基準電圧Ｖｒｅｆ２に応じた電圧となる。そして、制御部１５は、時点Ｔ２ａにてスイッチ１２ａをオフ状態にし、変換部１３にコンデンサ１２ｂの電圧に基づいたデジタル信号を生成させ、当該デジタル信号を入力させる。その後、当該デジタル信号を用いた所定の処理を実行する。
　続いて、制御部１５は、時点Ｔ３にて、マルチプレクサ１１に第２検出電圧Ｖ２を選択させると共にスイッチ１２ａをオン状態にする。これにより、コンデンサ１２ｂは、第２検出電圧Ｖ２に基づいた電荷が蓄積され、第２検出電圧Ｖ２に応じた電圧となる。そして、制御部１５は、時点Ｔ３ａにてスイッチ１２ａをオフ状態にし、変換部１３にコンデンサ１２ｂの電圧に基づいたデジタル信号を生成させ、当該デジタル信号を入力させる。その後、当該デジタル信号を用いた所定の処理を実行する。具体的には、制御部１５は、この時点では、所定の処理の１つとして第２断線判定を実行する。
　すなわち、第２信号線４２に断線が発生していない場合には、図２Ａに示されるように、コンデンサ１２ｂは、第２検出電圧Ｖ２に応じた電圧となる。一方、第２信号線４２に断線が発生している場合には、図２Ｂに示されるように、マルチプレクサ１１で第２検出電圧Ｖ２が選択されるようにしても、コンデンサ１２ｂの電圧が変化しない。つまり、時点Ｔ２ａで生成されたデジタル信号と時点Ｔ３ａで生成されたデジタル信号とは、同じ信号となる。このため、制御部１５は、時点Ｔ２ａで生成されたデジタル信号と時点Ｔ３ａで生成されたデジタル信号とが同じ信号である場合には、第２信号線４２に断線が発生していると判定し、外部回路等に断線発生を報知させる制御信号を出力する。
　なお、本実施形態では、上記のように、第２検出電圧Ｖ２の正常範囲は２～５Ｖであり、第２基準電圧Ｖｒｅｆ２が０Ｖである。このため、第２信号線４２に断線が発生していない場合には、第２検出電圧Ｖ２に応じたデジタル信号が生成される前に、当該デジタル信号と異なる値となるデジタル信号が生成される。したがって、制御部１５は、時点Ｔ２ａで生成されたデジタル信号と時点Ｔ３ａで生成されたデジタル信号とが一致しているか否かを判定することにより、容易に第２断線判定を実行できる。また、本実施形態では、デジタル信号が一致するか否かを判定することで第２断線判定を実行しているが、当該判定は、Ｓ／Ｈ回路１２のコンデンサ１２ｂで保持される第２基準電圧Ｖｒｅｆ２と第２検出電圧Ｖ２との電圧の変化に基づいた判定であるともいえる。
　ここで、本明細書における同じ信号とは、変換誤差やリーク電流等の影響を含む略同じ信号であることを意味している。同様に、本明細書における２つのデジタル信号が一致するとは、変換誤差やリーク電流等の影響を含む略一致することを意味している。つまり、制御部１５は、２つのデジタル信号を比較する際、当該２つのデジタル信号が完全に一致する場合に加え、２つのデジタル信号の変化が所定範囲内である場合には、２つのデジタル信号が一致すると判定する。そして、制御部１５は、断線判定を実行する場合、２つのデジタル信号の差が所定範囲内であると断線が発生していると判定する。すなわち、制御部１５が実行する第２断線判定は、Ｓ／Ｈ回路１２のコンデンサ１２ｂで保持される第２基準電圧Ｖｒｅｆ２と第２検出電圧Ｖ２との電圧の変化が所定範囲内である場合に第２信号線４２に断線が発生していると判定するものであるともいえる。
　続いて、制御部１５は、図２Ａに示されるように、時点Ｔ４にて、マルチプレクサ１１に第１基準電圧Ｖｒｅｆ１を選択させると共に、スイッチ１２ａをオン状態にする。この際、時点Ｔ３で選択された第２検出電圧Ｖ２が２Ｖであり、第１基準電圧Ｖｒｅｆ１が５Ｖである。このため、コンデンサ１２ｂは、第１基準電圧Ｖｒｅｆ１の電圧に基づいた電荷が蓄積され、第１基準電圧Ｖｒｅｆ１に応じた電圧となる。そして、制御部１５は、時点Ｔ４ａにてスイッチ１２ａをオフ状態にし、変換部１３にコンデンサ１２ｂの電圧に基づいたデジタル信号を生成させ、当該デジタル信号を入力させる。その後、当該デジタル信号を用いた所定の処理を実行する。
　次に、制御部１５は、時点Ｔ５にて、マルチプレクサ１１に第１検出電圧Ｖ１を選択させると共に、スイッチ１２ａをオン状態にする。この際、時点Ｔ５で選択された第１検出電圧Ｖ１が３Ｖであり、第１基準電圧Ｖｒｅｆ１が５Ｖである。このため、コンデンサ１２ｂは、蓄積された電荷の一部が第１入力部３１内の接地回路におけるグランドから放出され、第１検出電圧Ｖ１に応じた電圧となる。そして、制御部１５は、時点Ｔ５ａにてスイッチ１２ａをオフ状態にし、変換部１３にコンデンサ１２ｂの電圧に基づいたデジタル信号を生成させ、当該デジタル信号を入力させる。その後、当該デジタル信号を用いた所定の処理を実行する。具体的には、制御部１５は、この時点では、所定の処理の１つとして第１断線判定を実行する。
　すなわち、第１信号線４１に断線が発生していない場合には、図２Ａに示されるように、コンデンサ１２ｂは、第１検出電圧Ｖ１に応じた電圧となる。一方、第１信号線４１に断線が発生している場合には、図２Ｃに示されるように、マルチプレクサ１１で第１検出電圧Ｖ１が選択されるようにしても、コンデンサ１２ｂの電圧が変化しない。つまり、時点Ｔ４ａで生成されたデジタル信号と時点Ｔ５ａで生成されたデジタル信号とは、同じ信号となる。このため、制御部１５は、時点Ｔ４ａで生成されたデジタル信号と時点Ｔ５ａで生成されたデジタル信号とが同じ信号である場合には、第１信号線４１に断線が発生していると判定し、外部回路等に異常発生を報知させる制御信号を出力する。
　なお、図２Ｃは、時点Ｔ２と時点Ｔ５との間において、第１信号線４１に断線が発生した場合のコンデンサ１２ｂの電圧を示している。
　また、本実施形態では、上記のように、第１検出電圧Ｖ１の正常範囲は０～３Ｖであり、第１基準電圧Ｖｒｅｆ１が５Ｖである。このため、第１信号線４１に断線が発生していない場合には、第１検出電圧Ｖ１に応じたデジタル信号が生成される前に、当該デジタル信号と異なる値となるデジタル信号が生成される。したがって、制御部１５は、時点Ｔ４ａで生成されたデジタル信号と時点Ｔ５ａで生成されたデジタル信号とが一致しているか否かを判定することにより、容易に第１断線判定を実行できる。また、本実施形態では、デジタル信号が一致するか否かを判定することで第１断線判定を実行しているが、当該判定は、Ｓ／Ｈ回路１２のコンデンサ１２ｂで保持される第１基準電圧Ｖｒｅｆ１と第１検出電圧Ｖ１との電圧の変化の有無に基づいた判定であるともいえる。そして、制御部１５は、上記のように第１断線判定を実行している。このため、第１断線判定は、Ｓ／Ｈ回路１２のコンデンサ１２ｂで保持される第１基準電圧Ｖｒｅｆ１と第１検出電圧Ｖ１との電圧の変化が所定範囲内である場合に第１信号線４１に断線が発生していると判定するものであるともいえる。
　その後は、制御部１５は、時点Ｔ６以降にて、時点Ｔ２以降と同様の処理を行う。
　以上説明したように、本実施形態では、断線判定にて判定される信号線を通じて入力される検出電圧をマルチプレクサ１１に選択させる前に、当該検出電圧と異なる値の基準電圧をマルチプレクサ１１に選択させている。そして、コンデンサ１２ｂで保持される電圧の変化の有無に基づいて断線判定を実行している。このため、断線判定を行うために各信号線にプルダウン抵抗を備える必要がなく、回路規模が大型化することを抑制できる。
　また、本実施形態では、第１基準電圧Ｖｒｅｆ１は、第１検出電圧Ｖ１の正常範囲と異なる値となるようにし、第２基準電圧Ｖｒｅｆ２は、第２検出電圧Ｖ２の正常範囲と異なる値となるようにしている。そして、制御部１５は、第１断線判定を行う際には、第１検出電圧Ｖ１の前に第１基準電圧Ｖｒｅｆ１がマルチプレクサ１１に選択されるようにしている。このため、制御部１５は、第１検出電圧Ｖ１に応じたデジタル信号と第１基準電圧Ｖｒｅｆ１に応じたデジタル信号とが一致するか否かを判定することにより、容易に第１断線判定を行うことができる。さらに、このように第１断線判定を行うことにより、第１検出電圧Ｖ１の正常範囲として０Ｖも含めることができ、適用範囲の拡大化を図ることもできる。
　同様に、制御部１５は、第２断線判定を行う際には、第２検出電圧Ｖ２の前に第２基準電圧Ｖｒｅｆ２がマルチプレクサ１１に選択されるようにしている。このため、制御部１５は、第２検出電圧Ｖ２に応じたデジタル信号と第２基準電圧Ｖｒｅｆ２に応じたデジタル信号が一致するか否かを判定することにより、容易に第２断線判定を行うことができる。なお、このように第２断線判定を行うことにより、第２検出電圧Ｖ２の正常範囲として、上記範囲に加えて５Ｖを含めることもできる。
　また、本実施形態では、上記のように、ＡＤ変換装置１０に第１、第２入力部３１、３２から第１、第２検出電圧Ｖ１、Ｖ２が入力される場合について説明した。しかしながら、本実施形態は、ＡＤ変換装置１０に３つ以上の検出電圧が入力される場合についても適用可能である。ＡＤ変換装置１０に３つ以上の検出電圧が入力される場合には、各検出電圧の正常範囲に応じて適宜基準電圧を追加、調整すればよい。そして、制御部１５は、各検出電圧の前に当該検出電圧の正常範囲と異なる値の基準電圧がマルチプレクサ１１で選択されるようにし、検出電圧のデジタル信号と基準電圧のデジタル信号とを比較して断線判定を行うようにすればよい。
　（第２実施形態）
　第２実施形態について説明する。本実施形態は、上記第１実施形態に対し、ＡＤ変換装置１０の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
　本実施形態では、図３に示されるように、マルチプレクサ１１には、第１入力部３１および第２入力部３２と共に、第３信号線４３を介して第３入力部３３が接続されている。なお、第３信号線４３は、第１、第２信号線４１、４２と同様の構成とされている。つまり、第３信号線４３は、ＩＣチップ２０の接続端子２１と第３入力部３３の端子との間に配置されるワイヤ等の信号線４３ａと、接続端子２１とＩＣチップ２０内に形成された配線パターン等の信号線４３ｂとを有する構成とされている。
　そして、マルチプレクサ１１には、第１検出電圧Ｖ１および第２検出電圧Ｖ２と共に、第３入力部３３から第３検出電圧Ｖ３が入力されるようになっている。本実施形態では、第３検出電圧Ｖ３は、正常な値が０Ｖまたは５Ｖとされている。つまり、第３検出電圧Ｖ３は、正常な値が第１基準電圧Ｖｒｅｆ１または第２基準電圧Ｖｒｅｆ２と等しくされている。なお、本実施形態では、第３検出電圧Ｖ３が第３外部電圧に相当し、５Ｖが第１電圧に相当し、０Ｖが第２電圧に相当している。
　また、基準電圧入力部１４は、マルチプレクサ１１に、第１基準電圧Ｖｒｅｆ１および第２基準電圧Ｖｒｅｆ２に加え、信号線５３を通じて第３基準電圧Ｖｒｅｆ３を入力するように構成されている。なお、本実施形態では、第３基準電圧Ｖｒｅｆ３は、電源１４ａの電圧を分圧した電圧とされ、約２．５Ｖとされている。つまり、第３基準電圧Ｖｒｅｆ３は、第３検出電圧Ｖ３の取り得る値の間の値とされている。
　制御部１５は、上記第１実施形態と同様の構成とされているが、本実施形態では、さらに、第３入力部３３とマルチプレクサ１１との間の第３信号線４３に断線が発生しているか否かの第３断線判定（以下では、単に第３断線判定ともいう）を実行する。
　以上が本実施形態におけるＡＤ変換装置１０の構成である。次に、上記ＡＤ変換装置１０における制御部１５が実行する作動について、コンデンサ１２ｂの電圧を示す図４Ａおよび図４Ｂを参照しつつ説明する。なお、第１検出電圧Ｖ１、第２検出電圧Ｖ２、第１基準電圧Ｖｒｅｆ１、および第２基準電圧Ｖｒｅｆ２に対する制御部１５の作動は上記第１実施形態と同様であるため、以下では第３検出電圧Ｖ３と第３基準電圧Ｖｒｅｆ３との関係についてのみ説明する。また、以下では、マルチプレクサ１１で第３検出電圧Ｖ３が選択された際の当該第３検出電圧Ｖ３が５Ｖである例を説明する。そして、図４Ａおよび図４Ｂでは、各時点の間にマルチプレクサ１１で選択される電圧を示している。
　制御部１５は、時点Ｔ１１では、マルチプレクサ１１に第３検出電圧Ｖ３を選択させると共にスイッチ１２ａをオン状態にする。これにより、コンデンサ１２ｂは、第３検出電圧Ｖ３に基づいた電荷が蓄積され、第３検出電圧Ｖ３に応じた電圧となる。そして、制御部１５は、時点Ｔ１１ａにてスイッチ１２ａをオフ状態にし、変換部１３にコンデンサ１２ｂの電圧に基づいたデジタル信号を生成させ、当該デジタル信号を入力させる。その後、当該デジタル信号を用いた所定の処理を実行する。
　次に、制御部１５は、時点Ｔ１２にて、マルチプレクサ１１に第３基準電圧Ｖｒｅｆ３を選択させると共に、スイッチ１２ａをオン状態にする。この際、時点Ｔ１１で選択される第３検出電圧Ｖ３が５Ｖであり、第３基準電圧Ｖｒｅｆ３が２．５Ｖであるため、コンデンサ１２ｂは、蓄積された電荷が基準電圧入力部１４のグランドから放出され、第３基準電圧Ｖｒｅｆ３に応じた電圧となる。そして、制御部１５は、時点Ｔ１２ａにてスイッチ１２ａをオフ状態にし、変換部１３にコンデンサ１２ｂの電圧に基づいたデジタル信号を生成させ、当該デジタル信号を入力させる。その後、当該デジタル信号を用いた所定の処理を実行する。
　続いて、制御部１５は、時点Ｔ１３にて、マルチプレクサ１１に第３検出電圧Ｖ３を選択させると共にスイッチ１２ａをオン状態にする。この際、時点Ｔ１３で選択される第３検出電圧Ｖ３が５Ｖであり、第３基準電圧Ｖｒｅｆ３が２．５Ｖである。このため、第３信号線４３に断線が発生していない場合には、コンデンサ１２ｂは、第３検出電圧Ｖ３に応じた電荷が蓄積され、第３検出電圧Ｖ３に応じた電圧となる。そして、制御部１５は、時点Ｔ１３ａにてスイッチ１２ａをオフ状態にし、変換部１３にコンデンサ１２ｂの電圧に基づいたデジタル信号を生成させ、当該デジタル信号を入力させる。その後、当該デジタル信号を用いた所定の処理を実行する。具体的には、制御部１５は、この時点では、所定の処理の１つとして第３断線判定を実行する。
　すなわち、第３信号線４３に断線が発生していない場合には、図４Ａに示されるように、コンデンサ１２ｂは、第３検出電圧Ｖ３に応じた電圧となる。一方、第３信号線４３に断線が発生している場合には、図４Ｂに示されるように、マルチプレクサ１１で第３検出電圧Ｖ３が選択されるようにしても、コンデンサ１２ｂの電圧が変化しない。つまり、時点Ｔ１２ａで生成されたデジタル信号と時点Ｔ１３ａで生成されたデジタル信号とは、同じ信号となる。このため、制御部１５は、時点Ｔ１２ａで生成されたデジタル信号と時点Ｔ１３ａで生成されたデジタル信号とが同じ信号である場合には、第３信号線４３に断線が発生していると判定し、外部回路等に異常発生を報知させる制御信号を出力する。
　なお、図４Ｂは、時点Ｔ１２と時点Ｔ１３との間において、第３信号線４３に断線が発生した場合のコンデンサ１２ｂの電圧を示している。
　また、本実施形態では、上記のように、第３検出電圧Ｖ３の正常な値は０Ｖまたは５Ｖであり、第３基準電圧Ｖｒｅｆ３が２．５Ｖである。このため、第３信号線４３に断線が発生していない場合には、第３検出電圧Ｖ３に応じたデジタル信号が生成される前に、当該デジタル信号と異なる値となるデジタル信号が生成される。したがって、制御部１５は、時点Ｔ１２ａで生成されたデジタル信号と時点Ｔ１３ａで生成されたデジタル信号とが一致しているか否かを判定することにより、容易に第３断線判定を実行できる。また、本実施形態では、デジタル信号が一致するか否かを判定することで第３断線判定を実行しているが、当該判定は、Ｓ／Ｈ回路１２のコンデンサ１２ｂで保持される第３基準電圧Ｖｒｅｆ３と第３検出電圧Ｖ３との電圧の変化の有無に基づいた判定であるともいえる。そして、制御部１５は、上記のように第３断線判定を実行している。このため、第３断線判定は、Ｓ／Ｈ回路１２のコンデンサ１２ｂで保持される第３基準電圧Ｖｒｅｆ３と第３検出電圧Ｖ３との電圧の変化が所定範囲内である場合に第３信号線４３に断線が発生していると判定するものであるともいえる。
　その後は、制御部１５は、時点Ｔ１４以降にて、時点Ｔ１２以降と同様の処理を行う。なお、上記では、選択される第３検出電圧Ｖ３が５Ｖである例について説明したが、選択される第３検出電圧が０Ｖである場合についても同様である。
　以上説明したように、本実施形態では、２つの電圧のいずれか一方の電圧となる第３検出電圧Ｖ３が第３信号線４３を通じて入力されるようになっており、第３基準電圧Ｖｒｅｆ３が第３検出電圧Ｖ３と異なる値とされている。そして、制御部１５は、第３断線判定を行う際には、第３検出電圧Ｖ３の前に第３基準電圧Ｖｒｅｆ３がマルチプレクサ１１に選択されるようにしている。このため、制御部１５は、第３検出電圧Ｖ３に応じたデジタル信号と第３基準電圧Ｖｒｅｆ３に応じたデジタル信号とが一致するか否かを判定することにより、容易に第３断線判定を行うことができる。
　また、本実施形態では、２つの電圧のいずれか一方の電圧となる第３検出電圧Ｖ３が入力される第３信号線４３の断線判定も実行でき、検出電圧の適用可能範囲を広げることができる。
　さらに、第３基準電圧Ｖｒｅｆ３は、第３検出電圧Ｖ３と異なる値であって、第１基準電圧Ｖｒｅｆ１と第２基準電圧Ｖｒｅｆ２との間の値とされている。このため、第１基準電圧Ｖｒｅｆ１および第２基準電圧Ｖｒｅｆ２を生成する基準電圧入力部１４に対して適宜抵抗１４ｂを追加すればよく、回路が複雑になることを抑制できる。
　（第３実施形態）
　第３実施形態について説明する。本実施形態は、上記第１実施形態に対し、基準電圧入力部１４に異常が発生しているか否かの異常判定等も行えるようにしたものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
　本実施形態のＡＤ変換装置１０は、上記第１実施形態と同様の構成とされている。但し、本実施形態の制御部１５は、基準電圧入力部１４に異常が発生しているか否かを含む異常判定を行う。なお、ここでの基準電圧入力部１４の異常とは、基準電圧入力部１４内の故障に加え、基準電圧入力部１４とマルチプレクサ１１とを接続する信号線５１、５２に断線が発生している場合を含むものである。つまり、ここでの基準電圧入力部１４に異常が発生しているとは、基準電圧入力部１４内に故障が発生していること、および信号線５１、５２に断線が発生していることの少なくともいずれか一方が発生していることを意味している。以下では、基準電圧入力部１４内の故障、および信号線５１の断線の少なくともいずれか一方が発生していることを第１異常ともいい、第１異常が発生しているか否かの判定を第１異常判定ともいう。また、基準電圧入力部１４内の故障、および信号線５２の断線の少なくともいずれか一方が発生していることを第２異常ともいい、第２異常が発生しているか否かの判定を第２異常判定ともいう。
　次に、上記ＡＤ変換装置１０における制御部１５が実行する作動について、コンデンサ１２ｂの電圧を示す図５Ａ～図５Ｃを参照しつつ説明する。なお、本実施形態では、上記第１実施形態と同様に、第１検出電圧Ｖ１の正常範囲が０～３Ｖ、第２検出電圧Ｖ２の正常範囲が２～５Ｖ、第１基準電圧Ｖｒｅｆ１が５Ｖ、第２基準電圧Ｖｒｅｆ２が０Ｖであるとして説明する。また、以下では、マルチプレクサ１１で第１検出電圧Ｖ１が選択された際の当該第１検出電圧Ｖ１が３Ｖであり、第２検出電圧Ｖ２が選択された際の当該第２検出電圧Ｖ２が２Ｖである例を説明する。そして、図５Ａ～図５Ｃでは、各時点の間にマルチプレクサ１１で選択される電圧を示している。
　まず、制御部１５は、時点Ｔ２１にて、上記時点Ｔ１と同様の処理を行い、時点Ｔ２１ａにて、上記時点Ｔ１ａと同様の処理を行う。
　次に、制御部１５は、時点Ｔ２２にて、マルチプレクサ１１に第１基準電圧Ｖｒｅｆ１を選択させると共に、スイッチ１２ａをオン状態にする。この際、時点Ｔ２１で選択される第１検出電圧Ｖ１が３Ｖであり、第１基準電圧Ｖｒｅｆ１が５Ｖである。このため、コンデンサ１２ｂは、第１基準電圧Ｖｒｅｆ１の電圧に基づいた電荷が蓄積され、第１基準電圧Ｖｒｅｆ１に応じた電圧となる。そして、制御部１５は、時点Ｔ２２ａにてスイッチ１２ａをオフ状態にし、変換部１３にコンデンサに蓄積された電荷に基づいたデジタル信号を生成させ、当該デジタル信号を入力させる。その後、当該デジタル信号を用いた所定の処理を実行する。
　続いて、制御部１５は、時点Ｔ２３にて、マルチプレクサ１１に第２基準電圧Ｖｒｅｆ２を選択させると共に、スイッチ１２ａをオン状態にする。この際、時点Ｔ２２で選択される第１基準電圧Ｖｒｅｆ１が５Ｖであり、第２基準電圧Ｖｒｅｆ２が０Ｖである。このため、コンデンサ１２ｂは、蓄積された電荷が基準電圧入力部１４のグランドから放出され、第２基準電圧Ｖｒｅｆ２に応じた電圧となる。そして、制御部１５は、時点Ｔ２３ａにてスイッチ１２ａをオフ状態にし、変換部１３にコンデンサ１２ｂの電圧に基づいたデジタル信号を生成させ、当該デジタル信号を入力させる。その後、当該デジタル信号を用いた所定の処理を実行する。具体的には、制御部１５は、この時点では、所定の処理の１つとして第２異常判定を実行する。
　すなわち、第２異常が発生していない場合には、図５Ａに示されるように、コンデンサ１２ｂは、第２基準電圧Ｖｒｅｆ２に応じた電圧となる。一方、第２異常が発生している場合には、図５Ｂに示されるように、マルチプレクサ１１で第２基準電圧Ｖｒｅｆ２が選択されるようにしても、コンデンサ１２ｂの電圧が変化しない。つまり、時点Ｔ２２ａで生成されたデジタル信号と時点Ｔ２３ａで生成されたデジタル信号とは、同じ信号となる。このため、制御部１５は、時点Ｔ２２ａで生成されたデジタル信号と時点Ｔ２３ａで生成されたデジタル信号とが同じ信号である場合には、第２異常が発生していると判定し、外部回路等に第２異常が発生していることを報知させる制御信号を出力する。
　なお、本実施形態では、上記のように、第１検出電圧Ｖ１の正常範囲は０～３Ｖであり、第２基準電圧Ｖｒｅｆ２が０Ｖである。このため、第１検出電圧Ｖ１の直後に第２基準電圧Ｖｒｅｆ２がデジタル信号に変換されるようにし、第１検出電圧Ｖ１に応じたデジタル信号と第２基準電圧Ｖｒｅｆ２に応じたデジタル信号とを比較した場合、第２異常判定をできない場合がある。すなわち、第１検出電圧Ｖ１として０Ｖが入力されると、第１検出電圧Ｖ１と第２基準電圧Ｖｒｅｆ２が同じとなり、第２異常が発生しているか否かを判定することができない。したがって、本実施形態では、第２基準電圧Ｖｒｅｆ２の前に第１基準電圧Ｖｒｅｆ１がデジタル信号に変換されるようにしている。そして、第２異常が発生していない場合には、第２基準電圧Ｖｒｅｆ２がデジタル信号に変換される前に当該デジタル信号と異なるデジタル信号が生成されるようにしている。これにより、制御部１５は、時点Ｔ２２ａで生成されたデジタル信号と時点Ｔ２３ａで生成されたデジタル信号とが一致しているか否かを判定することにより、容易に第２異常判定を実行できる。また、本実施形態では、デジタル信号が一致するか否かを判定することで第２異常判定を実行しているが、当該判定は、Ｓ／Ｈ回路１２のコンデンサ１２ｂで保持される第１基準電圧Ｖｒｅｆ１と第２基準電圧Ｖｒｅｆ２との電圧の変化の有無に基づいた判定であるともいえる。そして、制御部１５は、上記のように第２異常判定を実行している。このため、第２異常判定は、Ｓ／Ｈ回路１２のコンデンサ１２ｂで保持される第１基準電圧Ｖｒｅｆ１と第２基準電圧Ｖｒｅｆ２との電圧の変化が所定範囲内である場合に第２異常が発生していると判定するものであるともいえる。
　続いて、制御部１５は、図５Ａに示されるように、時点Ｔ２４にて、上記時点Ｔ３と同様の処理を行い、時点Ｔ２４ａにて、上記時点Ｔ３ａと同様の処理を行う。
　次に、制御部１５は、時点Ｔ２５にて、マルチプレクサ１１に第２基準電圧Ｖｒｅｆ２を選択させると共に、スイッチ１２ａをオン状態にする。この際、時点Ｔ２４で選択される第２検出電圧Ｖ２が２Ｖであり、第２基準電圧Ｖｒｅｆ２が０Ｖである。このため、コンデンサ１２ｂは、蓄積された電荷が基準電圧入力部１４のグランドから放出され、第２基準電圧Ｖｒｅｆ２に応じた電圧となる。そして、制御部１５は、時点Ｔ２５ａにてスイッチ１２ａをオフ状態にし、変換部１３にコンデンサ１２ｂの電圧に基づいたデジタル信号を生成させ、当該デジタル信号を入力させる。その後、当該デジタル信号を用いた所定の処理を実行する。
　続いて、制御部１５は、時点Ｔ２６にて、マルチプレクサ１１に第１基準電圧Ｖｒｅｆ１を選択させると共に、スイッチ１２ａをオン状態にする。これにより、コンデンサ１２ｂは、第１基準電圧Ｖｒｅｆ１に基づいた電荷が蓄積され、第１基準電圧Ｖｒｅｆ１に応じた電圧となる。そして、制御部１５は、時点Ｔ２６ａにてスイッチ１２ａをオフ状態にし、変換部１３にコンデンサ１２ｂの電圧に基づいたデジタル信号を生成させ、当該デジタル信号を入力させる。その後、当該デジタル信号を用いた所定の処理を実行する。具体的には、制御部１５は、この時点では、所定の処理の１つとして第１異常判定を実行する。
　すなわち、第１異常が発生していない場合には、図５Ａに示されるように、コンデンサ１２ｂは、第１基準電圧Ｖｒｅｆ１に応じた電圧となる。一方、第１異常が発生している場合には、図５Ｃに示されるように、マルチプレクサ１１で第１基準電圧Ｖｒｅｆ１が選択されるようにしても、コンデンサ１２ｂの電圧が変化しない。つまり、時点Ｔ２５ａで生成されたデジタル信号と時点Ｔ２６ａで生成されたデジタル信号とは、同じ信号となる。このため、制御部１５は、時点Ｔ２５ａで生成されたデジタル信号と時点Ｔ２６ａで生成されたデジタル信号とが同じ信号である場合には、第１異常が発生していると判定し、外部回路等に異常発生を報知させる制御信号を出力する。
　なお、図５Ｃは、時点Ｔ２３と時点Ｔ２６との間において、第１異常が発生した場合のコンデンサ１２ｂの電圧を示している。
　また、本実施形態では、上記のように、第２検出電圧Ｖ２の正常範囲は２～５Ｖであり、第１基準電圧Ｖｒｅｆ１が５Ｖである。このため、第２検出電圧Ｖ２の直後に第１基準電圧Ｖｒｅｆ１がデジタル信号に変換されるようにし、第２検出電圧Ｖ２に応じたデジタル信号と第１基準電圧Ｖｒｅｆ１に応じたデジタル信号とを比較した場合、第１異常判定をできない場合がある。すなわち、第２検出電圧Ｖ２として５Ｖが入力されると、第２検出電圧Ｖ２と第１基準電圧Ｖｒｅｆ１が同じとなり、第１異常が発生しているか否かを判定することができない。したがって、本実施形態では、第１基準電圧Ｖｒｅｆ１の前に第２基準電圧Ｖｒｅｆ２がデジタル信号に変換されるようにしている。そして、第１異常が発生していない場合には、第１基準電圧Ｖｒｅｆ１がデジタル信号に変換される前に当該デジタル信号と異なるデジタル信号が生成されるようにしている。これにより、制御部１５は、時点Ｔ２５ａで生成されたデジタル信号と時点Ｔ２６ａで生成されたデジタル信号とが一致しているか否かを判定することにより、容易に第１異常判定を実行できる。また、本実施形態では、デジタル信号が一致するか否かを判定することで第１断線判定を実行しているが、当該判定は、Ｓ／Ｈ回路１２のコンデンサ１２ｂで保持される第２基準電圧Ｖｒｅｆ２と第１基準電圧Ｖｒｅｆ１との電圧の変化の有無に基づいた判定であるともいえる。そして、制御部１５は、上記のように第１異常判定を実行している。このため、第１異常判定は、Ｓ／Ｈ回路１２のコンデンサ１２ｂで保持される第２基準電圧Ｖｒｅｆ２と第１基準電圧Ｖｒｅｆ１との電圧の変化が所定範囲内である場合に第１異常が発生していると判定するものであるともいえる。
　続いて、制御部１５は、図５Ａに示されるように、時点Ｔ２７にて、上記時点Ｔ５と同様の処理を行い、時点Ｔ２７ａにて、上記時点Ｔ５ａと同様の処理を行う。その後は、制御部１５は、時点Ｔ２８以降にて、時点Ｔ２２以降と同様の処理を行う。
　以上説明したように、本実施形態では、第１、第２異常判定も実行しているため、ＡＤ変換装置１０の異常をさらに高精度に判定できる。
　また、制御部１５は、第１異常判定を実行する際には、第１基準電圧Ｖｒｅｆ１の前に第２基準電圧Ｖｒｅｆ２がマルチプレクサ１１に選択されるようにしている。また、制御部１５は、第２異常判定を実行する際には、第２基準電圧Ｖｒｅｆ２の前に第１基準電圧Ｖｒｅｆ１がマルチプレクサ１１に選択されるようにしている。このため、制御部１５は、第１基準電圧Ｖｒｅｆ１に応じたデジタル信号と第２基準電圧Ｖｒｅｆ２に応じたデジタル信号が一致するか否かを判定することにより、容易に第１異常判定および第２異常判定を行うことができる。
　さらに、本実施形態では、制御部１５は、マルチプレクサ１１で選択される電圧の順番を変化させることにより、第１異常判定および第２異常判定を行っている。つまり、本実施形態では、第１異常判定および第２異常判定を行うために新たな回路を追加する必要がない。したがって、本実施形態では、回路規模が大型化することを抑制しつつ、第１異常判定および第２異常判定を実行できる。
　（第４実施形態）
　第４実施形態について説明する。本実施形態は、上記第１実施形態に対して第１検出電圧Ｖ１および第２検出電圧Ｖ２の正常範囲を変更し、さらに上記第３実施形態のように、第１異常判定および第２異常判定を行うようにしたものである。その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
　本実施形態のＡＤ変換装置１０は、上記第１実施形態と同様の構成とされている。但し、本実施形態では、第１検出電圧Ｖ１の正常範囲が１～３Ｖとされ、第２検出電圧Ｖ２の正常範囲が２～４Ｖとされている。つまり、第１基準電圧Ｖｒｅｆ１および第２基準電圧Ｖｒｅｆ２は、第１検出電圧Ｖ１および第２検出電圧Ｖ２とそれぞれ異なる値とされている。
　次に、上記ＡＤ変換装置１０における制御部１５が実行する作動について、コンデンサ１２ｂの電圧を示す図２Ａ、図６Ａ、図６Ｂを参照しつつ説明する。なお、本実施形態では、上記のように、第１検出電圧Ｖ１の正常範囲が１～３Ｖ、第２検出電圧Ｖ２の正常範囲が２～４Ｖ、第１基準電圧Ｖｒｅｆ１が５Ｖ、第２基準電圧Ｖｒｅｆ２が０Ｖである。また、以下の説明では、マルチプレクサ１１で第１検出電圧Ｖ１が選択された際の当該第１検出電圧Ｖ１が３Ｖであり、第２検出電圧Ｖ２が選択された際の当該第２検出電圧Ｖ２が２Ｖである例を説明する。そして、図６Ａおよび図６Ｂでは、各時点の間にマルチプレクサ１１で選択される電圧を示している。
　本実施形態の制御部１５の作動は、基本的には上記第１実施形態で説明したのと同様である。そして、制御部１５は、時点Ｔ２ａでは、所定の処理の１つとして、第２異常判定を実行する。
　すなわち、第２異常が発生していない場合には、図２Ａに示されるように、コンデンサ１２ｂは、時点Ｔ２から第２基準電圧Ｖｒｅｆ２に応じた電圧に変化する。一方、第２異常が発生している場合には、図６Ａに示されるように、マルチプレクサ１１で第２基準電圧Ｖｒｅｆ２が選択されるようにしても、コンデンサ１２ｂの電圧が変化しない。つまり、時点Ｔ１ａで生成されたデジタル信号と時点Ｔ２ａで生成されたデジタル信号とは、同じ信号となる。このため、制御部１５は、時点Ｔ１ａで生成されたデジタル信号と時点Ｔ２ａで生成されたデジタル信号とが同じ信号である場合には、第２異常が発生していると判定し、外部回路等に異常発生を報知させる制御信号を出力する。
　なお、本実施形態では、上記のように、第１検出電圧Ｖ１の正常範囲は１～３Ｖであり、第２基準電圧Ｖｒｅｆ２が０Ｖである。このため、第２異常が発生していない場合には、第２基準電圧Ｖｒｅｆ２に応じたデジタル信号が生成される前に、当該デジタル信号と異なる値となるデジタル信号が生成される。したがって、制御部１５は、時点Ｔ１ａで生成されたデジタル信号と時点Ｔ２ａで生成されたデジタル信号とが一致しているか否かを判定することにより、容易に第２異常判定を実行できる。そして、制御部１５は、上記のように第２異常判定を実行している。このため、第２異常判定は、Ｓ／Ｈ回路１２のコンデンサ１２ｂで保持される第１検出電圧Ｖ１と第２基準電圧Ｖｒｅｆ２との電圧の変化が所定範囲内である場合に第２異常が発生していると判定するものであるともいえる。
　また、制御部１５は、時点Ｔ４ａでは、所定の処理の１つとして、第１異常判定を実行する。
　すなわち、第１異常が発生していない場合には、図２Ａに示されるように、コンデンサ１２ｂは、時点Ｔ４から第１基準電圧Ｖｒｅｆ１に応じた電圧に変化する。一方、第１異常が発生している場合には、図６Ｂに示されるように、マルチプレクサ１１で第１基準電圧Ｖｒｅｆ１が選択されるようにしても、コンデンサ１２ｂの電圧が変化しない。つまり、時点Ｔ３ａで生成されたデジタル信号と時点Ｔ４ａで生成されたデジタル信号とは、同じ信号となる。このため、制御部１５は、時点Ｔ３ａで生成されたデジタル信号と時点Ｔ４ａで生成されたデジタル信号とが同じ信号である場合には、第１異常が発生していると判定し、外部回路等に異常発生を報知させる制御信号を出力する。
　なお、本実施形態では、上記のように、第２検出電圧Ｖ２の正常範囲は２～４Ｖであり、第１基準電圧Ｖｒｅｆ１が５Ｖである。このため、第１異常が発生していない場合には、第１基準電圧Ｖｒｅｆ１に応じたデジタル信号が生成される前に、当該デジタル信号と異なる値となるデジタル信号が生成される。したがって、制御部１５は、時点Ｔ３ａで生成されたデジタル信号と時点Ｔ４ａで生成されたデジタル信号とが一致しているか否かを判定することにより、容易に第１異常判定を実行できる。そして、制御部１５は、上記のように第１異常判定を実行している。このため、第１異常判定は、Ｓ／Ｈ回路１２のコンデンサ１２ｂで保持される第２検出電圧Ｖ２と第１基準電圧Ｖｒｅｆ１との電圧の変化が所定範囲内である場合に第１異常が発生していると判定するものであるともいえる。
　以上説明したように、本実施形態では、第１基準電圧Ｖｒｅｆ１および第２基準電圧Ｖｒｅｆ２は、第１検出電圧Ｖ１および第２検出電圧Ｖ２とそれぞれ異なる値とされている。このため、第１基準電圧Ｖｒｅｆ１の前に第２検出電圧Ｖ２がマルチプレクサ１１に選択されるようにしても、第１基準電圧Ｖｒｅｆ１に応じたデジタル信号と第２検出電圧Ｖ２に応じたデジタル信号とは異なる値となる。つまり、第２断線判定の際に使用する第２検出電圧Ｖ２をそのまま利用できる。同様に、第２基準電圧Ｖｒｅｆ２の前に第１検出電圧Ｖ１がマルチプレクサ１１に選択されるようにしても、第２基準電圧Ｖｒｅｆ２に応じたデジタル信号と第１検出電圧Ｖ１に応じたデジタル信号とは異なる値となる。つまり、第１断線判定の際に使用する第１検出電圧Ｖ１をそのまま利用できる。
　このため、上記第３実施形態と比較すれば、第１異常判定を行うのに第２基準電圧Ｖｒｅｆ２がマルチプレクサ１１で選択されるようにする必要がなく、第２異常判定を行うのに第１基準電圧Ｖｒｅｆ１がマルチプレクサ１１で選択されるようにする必要がない。したがって、本実施形態によれば、第１断線判定、第２断線判定、第１異常判定、および第２異常判定の全ての判定を行うのに必要な総期間を短くできる。
　なお、本実施形態では、第１基準電圧Ｖｒｅｆ１および第２基準電圧Ｖｒｅｆ２は、第１検出電圧Ｖ１および第２検出電圧Ｖ２と異なる値とされている。このため、第２検出電圧Ｖ２の前に第１基準電圧Ｖｒｅｆ１が変換されるようにしても、第２検出電圧Ｖ２と第１基準電圧Ｖｒｅｆ１とは異なる値となる。したがって、第２検出電圧Ｖ２の前に、第１基準電圧Ｖｒｅｆ１が変換されるようにしてもよい。同様に、第１検出電圧Ｖ１の前に第２基準電圧Ｖｒｅｆ２が変換されるようにしてもよい。
　（他の実施形態）
　本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
　例えば、上記各実施形態において、マルチプレクサ１１、Ｓ／Ｈ回路１２、変換部１３、基準電圧入力部１４、制御部１５は、共通のＩＣチップ２０に搭載されていなくてもよい。例えば、上記第１、第３、第４実施形態では、図７に示されるように、基準電圧入力部１４は、ＩＣチップ２０に搭載されておらず、別のチップに搭載されていてもよい。同様に、上記第２実施形態では、特に図示しないが、基準電圧入力部１４は、ＩＣチップ２０に搭載されていなくてもよい。また、上記各実施形態において、特に図示しないが、例えば、ＩＣチップ２０が車両に搭載されて用いられる場合には、制御部１５は、ＩＣチップ２０に搭載されておらず、車両ＥＣＵ（すなわち、Engine Control Unit）が上記各実施形態の制御部１５の機能を発揮するようにしてもよい。
　また、上記各実施形態において、制御部１５が複数備えられ、各制御部１５が上記の機能をそれぞれ発揮するようにしてもよい。例えば、マルチプレクサ１１を制御する制御部、Ｓ／Ｈ回路１２を制御する制御部、変換部１３を制御する制御部がそれぞれ別体として備えられていてもよい。
　さらに、上記各実施形態では、変換部１３には、参照電源１３ａから変換用基準電圧が入力されるが、図８に示されるように、参照電源１３ａを備えず、基準電圧入力部１４から変換用基準電圧が入力されるようにしてもよい。これによれば、部品点数の削減を図ることができ、さらに回路規模の縮小化を図ることができる。
　また、上記各実施形態において、制御部１５は、基準電圧入力部１４から入力される基準電圧を利用し、変換部１３が基準電圧に応じたデジタル信号を生成した際に当該デジタル信号に基づき、変換部１３の異常判定を行うようにしてもよい。つまり、基準電圧入力部１４から入力される基準電圧を別の用途に用いてもよい。言い換えると、変換部１３の異常判定を行う基準電圧を生成する基準電圧生成部に、上記各実施形態の基準電圧入力部１４としての機能を持たせるようにしてもよい。これによれば、部品点数が増加することを抑制しつつ、機能の向上を図ることができる。
　そして、上記各実施形態において、制御部１５は、コンデンサ１２ｂの電圧を直接読み取り、当該コンデンサ１２ｂの電圧の変化の有無によって各判定を実行するようにしてもよい。なお、このように判定を行う場合であっても、検出誤差等を考慮し、コンデンサ１２ｂの電圧の変化が所定範囲内である場合に断線または異常が発生していると判定するようにすることが好ましい。
　また、上記第１、第３、第４実施形態において、図９に示されるように、電源１４ａとマルチプレクサ１１との間に抵抗１４ｂを配置しない構成としてもよい。同様に、図９に示されるように、基準電圧入力部１４のグランドとマルチプレクサ１１との間に抵抗１４ｂを配置しない構成としてもよい。なお、特に図示しないが、第２実施形態においても同様である。
　さらに、上記各実施形態を適宜組み合わせてもよい。例えば、上記第２実施形態を上記第３、第４実施形態に組み合わせ、第３入力部３３から第３検出電圧Ｖ３が入力されるようにしてもよい。
　そして、上記各実施形態において記憶媒体またはメモリは、非遷移的実体的記憶媒体である。

Claims (7)

  1. 　複数の入力部（３１、３２、３３）から入力されるアナログ信号をデジタル信号に変換するアナログ－デジタル変換装置であって、
    　前記複数の入力部と信号線（４１、４２、４３）を介して接続され、前記複数の入力部からそれぞれアナログ信号である外部電圧（Ｖ１、Ｖ２、Ｖ３）が入力されると共に、複数の前記外部電圧から１つの前記外部電圧を選択して出力する切替部（１１）と、
    　前記切替部から出力される前記外部電圧に応じた電圧を保持するサンプルホールド回路（１２）と、
    　前記サンプルホールド回路で保持された電圧に基づいてアナログ－デジタル変換する変換部（１３）と、
    　前記切替部にて選択される前記外部電圧を決定すると共に、前記信号線に断線が発生しているか否かの断線判定を実行する制御部（１５）と、を備え、
    　前記切替部と接続され、前記切替部に所定の基準電圧（Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｒｅｆ３）を入力する基準電圧入力部（１４）を有し、
    　前記制御部は、前記断線判定では、当該断線判定にて判定される前記信号線を通じて入力される前記外部電圧を前記切替部に選択させる前に、前記外部電圧と異なる値とされた前記基準電圧を前記切替部に選択させ、前記外部電圧を選択させた後、前記サンプルホールド回路で保持される前記基準電圧と前記外部電圧との電圧の変化の有無に基づき、前記電圧の変化が所定範囲内である場合に前記信号線に断線が発生していると判定するアナログ－デジタル変換装置。
  2. 　前記切替部には、前記複数の入力部の１つである第１入力部（３１）から第１所定範囲内の第１外部電圧（Ｖ１）が入力されると共に、前記複数の入力部の１つである第２入力部（３２）から第２所定範囲内の第２外部電圧（Ｖ２）が入力され、さらに、前記基準電圧入力部から前記第１所定範囲内の値と異なる値とされた第１基準電圧（Ｖｒｅｆ１）、および前記第２所定範囲と異なる値であって、前記第１基準電圧と異なる値とされた第２基準電圧（Ｖｒｅｆ２）が入力され、
    　前記制御部は、前記断線判定では、
    　前記切替部にて、前記第１外部電圧が選択される前に前記第１基準電圧が選択されるようにし、前記第１外部電圧を選択させた後、前記サンプルホールド回路で保持される前記第１基準電圧と前記第１外部電圧との電圧の変化の有無に基づき、当該電圧の変化が所定範囲内である場合に前記第１入力部と前記切替部との間の前記信号線に断線が発生していると判定する第１断線判定と、
    　前記切替部にて、前記第２外部電圧が選択される前に前記第２基準電圧が選択されるようにし、前記第２外部電圧を選択させた後、前記サンプルホールド回路で保持される前記第２基準電圧と前記第２外部電圧との電圧の変化の有無に基づき、当該電圧の変化が所定範囲内である場合に前記第２入力部と前記切替部との間の前記信号線に断線が発生していると判定する第２断線判定と、を行う請求項１に記載のアナログ－デジタル変換装置。
  3. 　前記切替部には、前記複数の入力部の１つである第３入力部（３３）から第１電圧または第２電圧である第３外部電圧（Ｖ３）が入力され、さらに、前記基準電圧入力部から前記第１電圧と前記第２電圧との間の値とされた第３基準電圧（Ｖｒｅｆ３）が入力され、
    　前記制御部は、前記断線判定では、
    　前記切替部にて、前記第３外部電圧が選択される前に前記第３基準電圧が選択されるようにし、前記第３外部電圧を選択させた後、前記サンプルホールド回路で保持される前記第３基準電圧と前記第３外部電圧との電圧の変化の有無に基づき、当該電圧の変化が所定範囲内である場合に前記第３入力部と前記切替部との間の前記信号線に断線が発生していると判定する第３断線判定を行う請求項２に記載のアナログ－デジタル変換装置。
  4. 　前記第１基準電圧は、前記第２所定範囲内に含まれ、
    　前記第２基準電圧は、前記第１所定範囲内に含まれており、
    　前記制御部は、前記切替部にて、前記第１基準電圧と前記第２基準電圧とが連続して選択されるようにし、前記サンプルホールド回路で保持される前記第１基準電圧と前記第２基準電圧との電圧の変化の有無に基づき、当該電圧の変化が所定範囲内である場合に前記基準電圧入力部に異常が発生していると判定する異常判定を実行する請求項２または３に記載のアナログ－デジタル変換装置。
  5. 　前記第１基準電圧は、前記第１所定範囲外の値であり、
    　前記第２基準電圧は、前記第２所定範囲外の値であり、
    　前記制御部は、前記切替部にて、前記第１基準電圧または前記第２基準電圧が選択される前に、前記第１外部電圧または前記第２外部電圧が選択されるようにし、前記第１基準電圧または前記第２基準電圧を選択させた後、前記サンプルホールド回路で保持される前記第１外部電圧または前記第２外部電圧と前記第１基準電圧または前記第２基準電圧との電圧の変化の有無に基づき、当該電圧の変化が所定範囲内である場合に前記基準電圧入力部に異常が発生していると判定する異常判定を実行する請求項２または３に記載のアナログ－デジタル変換装置。
  6. 　前記変換部は、変換用基準電圧と所定電圧との間の範囲の電圧を量子化可能に構成され、
    　前記基準電圧入力部は、前記変換部に接続され、前記変換用基準電圧を前記変換部に印加する請求項１ないし５のいずれか１つに記載のアナログ－デジタル変換装置。
  7. 　前記制御部は、前記基準電圧入力部で生成される前記基準電圧を前記変換部にてアナログ－デジタル変換させた際、変換されたデジタル信号に基づいて前記変換部の異常判定を実行する請求項１ないし６のいずれか１つに記載のアナログ－デジタル変換装置。
PCT/JP2018/034057 2017-09-20 2018-09-13 アナログ－デジタル変換装置 Ceased WO2019059104A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE112018005329.6T DE112018005329B4 (de) 2017-09-20 2018-09-13 Analog-digital-wandlungsvorrichtung mit signalleitungstrennungsbestimmung
US16/817,982 US10979061B2 (en) 2017-09-20 2020-03-13 Analog-digital conversion device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-180510 2017-09-20
JP2017180510A JP6772993B2 (ja) 2017-09-20 2017-09-20 アナログ−デジタル変換装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/817,982 Continuation US10979061B2 (en) 2017-09-20 2020-03-13 Analog-digital conversion device

Publications (1)

Publication Number Publication Date
WO2019059104A1 true WO2019059104A1 (ja) 2019-03-28

Family

ID=65809824

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/034057 Ceased WO2019059104A1 (ja) 2017-09-20 2018-09-13 アナログ－デジタル変換装置

Country Status (4)

Country Link
US (1) US10979061B2 (ja)
JP (1) JP6772993B2 (ja)
DE (1) DE112018005329B4 (ja)
WO (1) WO2019059104A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110824411A (zh) * 2019-11-28 2020-02-21 深圳市锐能微科技有限公司 一种参数检测电路及方法
CN110824410A (zh) * 2019-11-28 2020-02-21 深圳市锐能微科技有限公司 一种参数检测电路及方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11837905B2 (en) * 2021-05-25 2023-12-05 Cyberswitchingpatents, Llc Battery charger system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244813A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd 入力回路、断線検出回路及び断線検出方法
JP2005323273A (ja) * 2004-05-11 2005-11-17 Tokai Rika Co Ltd Ａ／ｄ変換装置
JP2012245943A (ja) * 2011-05-31 2012-12-13 Hitachi Automotive Systems Ltd 制御装置
JP2016025594A (ja) * 2014-07-23 2016-02-08 リンナイ株式会社 制御装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0856160A (ja) * 1994-08-10 1996-02-27 Nissin Electric Co Ltd Ａｄコンバータの異常検出装置
JP3597303B2 (ja) * 1996-04-23 2004-12-08 株式会社ルネサステクノロジ Ａ／ｄコンバータのテスト方法及びテスト装置
JP2003258639A (ja) * 2002-02-27 2003-09-12 Nec Microsystems Ltd アナログ−ディジタル変換器
JP2005026805A (ja) * 2003-06-30 2005-01-27 Renesas Technology Corp 半導体集積回路
JP2005167972A (ja) * 2003-11-12 2005-06-23 Denso Corp Ａ／ｄ変換処理装置、その使用方法及び電子制御装置
JP3861874B2 (ja) 2003-12-16 2006-12-27 株式会社デンソー Ａｄ変換器の故障検出装置
JP4375331B2 (ja) 2005-12-26 2009-12-02 株式会社デンソー ノックセンサ信号処理装置
JP4779793B2 (ja) 2006-05-01 2011-09-28 株式会社デンソー Ａｄ変換装置及び電子制御装置
JP5155012B2 (ja) 2008-05-23 2013-02-27 ルネサスエレクトロニクス株式会社 Ａｄ変換器及びデータ処理装置
US8324861B2 (en) * 2009-03-05 2012-12-04 O2Micro Inc. Multi-channel converter with self-diagnosis functionality
JP2010237079A (ja) * 2009-03-31 2010-10-21 Renesas Electronics Corp 断線検出回路及び断線検出方法
CN104272125B (zh) * 2012-04-27 2016-12-07 日立汽车系统株式会社 电池监视装置和电池系统监视装置
US9509325B1 (en) 2015-05-07 2016-11-29 Texas Instruments Incorporated Diagnostic monitoring for analog-to-digital converters
JP6262788B2 (ja) 2016-03-28 2018-01-17 公益財団法人岡山県産業振興財団 シール構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244813A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd 入力回路、断線検出回路及び断線検出方法
JP2005323273A (ja) * 2004-05-11 2005-11-17 Tokai Rika Co Ltd Ａ／ｄ変換装置
JP2012245943A (ja) * 2011-05-31 2012-12-13 Hitachi Automotive Systems Ltd 制御装置
JP2016025594A (ja) * 2014-07-23 2016-02-08 リンナイ株式会社 制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110824411A (zh) * 2019-11-28 2020-02-21 深圳市锐能微科技有限公司 一种参数检测电路及方法
CN110824410A (zh) * 2019-11-28 2020-02-21 深圳市锐能微科技有限公司 一种参数检测电路及方法

Also Published As

Publication number Publication date
US20200220552A1 (en) 2020-07-09
US10979061B2 (en) 2021-04-13
JP2019057799A (ja) 2019-04-11
DE112018005329B4 (de) 2026-02-26
JP6772993B2 (ja) 2020-10-21
DE112018005329T5 (de) 2020-07-02

Similar Documents

Publication Publication Date Title
JP6678094B2 (ja) 温度計測回路、方法、及びマイクロコンピュータユニット
US20160274610A1 (en) Electronic control device
JP6291979B2 (ja) 自己診断機能を有する入力回路
KR101445424B1 (ko) 검출 회로 및 센서 장치
US9083367B2 (en) Analog-to-digital converter and self-diagnosis method for analog-to-digital converter
WO2019059104A1 (ja) アナログ－デジタル変換装置
US9739822B2 (en) Input circuit
TW201347415A (zh) 類比－數位轉換裝置以及用於檢查類比－數位轉換器用的多工器的相關方法
JP6838212B2 (ja) 電子制御装置
US9356590B1 (en) Production test trimming acceleration
JP6420960B2 (ja) 電子制御装置
JP2017118180A (ja) Ａ／ｄ変換装置
JP2012151941A (ja) 昇圧システム、診断方法、及び診断プログラム
JP2017106811A (ja) 診断回路、半導体装置、車載用電子制御ユニット及び診断回路による診断方法
JP2017079427A (ja) 電子制御装置
JP2018185612A (ja) 通信回路、通信システム及び通信回路の自己診断方法
US7477179B2 (en) Successive approximation A/D converter comparing analog input voltage to reference voltages
JP2017063355A (ja) 半導体装置
US11645177B2 (en) Diagnosis circuit for making a diagnosis of a multiplexer
JP2015033063A (ja) Ａ／ｄコンバータのオープン検出装置およびａ／ｄコンバータのオープン検出方法
JP2000209090A (ja) Ａ／ｄコンバ―タ
US20240133929A1 (en) Device and method for ratiometric measurement of voltages for an analog-digital-converter
JP4797961B2 (ja) Ａｄ変換回路
JP5016538B2 (ja) Ａ／ｄ変換装置及び方法
US20150073743A1 (en) Temperature sensor

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18858333

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 112018005329

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18858333

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 112018005329

Country of ref document: DE