WO2018221089A1 - Ｐｃｂ端子の製造方法及びｐｃｂ端子 - Google Patents

Ｐｃｂ端子の製造方法及びｐｃｂ端子 Download PDF

Info

Publication number
WO2018221089A1
WO2018221089A1 PCT/JP2018/016714 JP2018016714W WO2018221089A1 WO 2018221089 A1 WO2018221089 A1 WO 2018221089A1 JP 2018016714 W JP2018016714 W JP 2018016714W WO 2018221089 A1 WO2018221089 A1 WO 2018221089A1
Authority
WO
WIPO (PCT)
Prior art keywords
gold
plating layer
layer
terminal
pcb terminal
Prior art date
Application number
PCT/JP2018/016714
Other languages
English (en)
French (fr)
Inventor
宏▲禎▼ 高橋
Original Assignee
オリエンタル鍍金株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリエンタル鍍金株式会社 filed Critical オリエンタル鍍金株式会社
Priority to JP2019522033A priority Critical patent/JP7079016B2/ja
Publication of WO2018221089A1 publication Critical patent/WO2018221089A1/ja
Priority to JP2022046216A priority patent/JP2022082619A/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/03—Contact members characterised by the material, e.g. plating, or coating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/16—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for manufacturing contact members, e.g. by punching and by bending

Definitions

  • the present invention relates to a method of manufacturing a PCB terminal and a PCB terminal, and more specifically, to manufacture a PCB terminal having excellent wear resistance, electrical conductivity, slidability and low friction, and excellent in economic efficiency.
  • the present invention relates to a method and a PCB terminal.
  • the PCB terminal is used for various connectors for in-vehicle use and consumer use, and is indispensable for mounting printed circuit boards.
  • a plurality of terminals are arranged in a comb shape by punching a flat sheet-like metal substrate.
  • Patent Document 1 Japanese Patent Laid-Open No. 2008-287942 proposes a PCB connector terminal having an outermost surface plated with Sn.
  • the friction coefficient of the fitting portion can be 0.26 or less, and the zero cross time after aging of the soldering portion can be 5 seconds or less. In this case, it is possible to provide a PCB terminal excellent in reduction of insertion force and improvement in solder wettability of a soldered portion on the substrate side, and a manufacturing method thereof.
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2005-206893
  • the surface of a connector terminal made of copper or a copper alloy has an energy density at which a surface layer portion is brought into a predetermined dissolved state by irradiation, and the dissolved
  • a connector terminal characterized in that a copper amorphous layer is formed on the surface portion by irradiating at least once with a pulse of an electron beam having a short irradiation time, which is limited to an energy irradiation amount that resolidifies immediately after the surface layer portion is melted.
  • a surface modification method has been proposed.
  • the PCB terminal described in Patent Document 1 has improved sliding characteristics and solder wettability, the outermost surface is a tin-plated layer, and the electrical conductivity, durability, etc. are compared with the gold-plated layer. Not enough.
  • the object of the present invention is to reduce the amount of expensive gold used having excellent wear resistance, electrical conductivity, slidability and low friction. It is an object of the present invention to provide a PCB terminal and a method for manufacturing the same.
  • the present inventor has conducted extensive research on the surface treatment method for PCB terminals, and as a result, found that it is extremely effective to perform an appropriate gold plating process only on a necessary area of the male terminal.
  • the present invention has been reached.
  • the present invention A method for manufacturing a comb-shaped PCB terminal having a plurality of male terminals having a substantially quadrangular prism shape, Applying a nickel plating to the metal substrate in the shape of the PCB terminal, and forming a nickel plating layer on the entire surface of the male terminal; Applying a masking treatment to the front and back surfaces of the male terminal, and forming a masking layer; After applying a resist on the entire surface of the male terminal, peeling off the masking layer, curing the resist to form a resist layer on both sides of the male terminal, Performing a gold plating process on the male terminal, forming a gold plating layer on the front surface and the back surface of the male terminal, and then peeling the resist layer.
  • a method of manufacturing a PCB terminal is provided.
  • the gold plating layer can be formed only on the front surface and the back surface of the male terminal that contributes to energization when fitted with the female terminal, to both sides that do not contact the female terminal.
  • the formation of the gold plating layer can be prevented. As a result, the amount of gold consumed for forming the gold plating layer can be efficiently reduced.
  • the gold plating layer is formed in the method for manufacturing a PCB terminal of the present invention.
  • a masking layer on the front and back surfaces of the male terminal, formation of the resist layer can be suppressed, and a gold plating layer can be formed only on the front and back surfaces of the male terminal in the fourth step.
  • the method of manufacturing a PCB terminal according to the present invention it is preferable to include a step of performing gold flash plating on the surface of the nickel plating layer.
  • a step of performing gold flash plating on the surface of the nickel plating layer.
  • the process of giving a foundation strike plating process to the said metal base material as a preliminary
  • the base strike plating process By performing the base strike plating process on the metal substrate, the adhesion between the nickel plating layer and the metal substrate can be sufficiently ensured.
  • the base strike plating process for example, a copper strike plating process, a nickel strike plating process, or the like can be used.
  • the method for producing a PCB terminal of the present invention it is preferable that air cooling be performed immediately after the resist is cured.
  • the resist layer may have heat due to curing, the influence on the next process can be eliminated by air cooling immediately after the resist.
  • the thickness of the gold plating layer is 0.2 ⁇ m to 1.0 ⁇ m.
  • the thickness of the gold plating layer is more preferably 0.4 ⁇ m to 0.8 ⁇ m, and most preferably 0.5 ⁇ m to 0.7 ⁇ m.
  • the thickness of the gold flash plating layer formed on the surface of the nickel plating layer is more than 0 and 0.1 ⁇ m or less.
  • the thickness of the gold flash plating layer is more preferably 0.08 ⁇ m or less, and most preferably 0.06 ⁇ m or less.
  • the thickness of the nickel plating layer is 0.3 ⁇ m to 4.0 ⁇ m.
  • the thickness of the nickel plating layer is more preferably 0.4 ⁇ m to 2.0 ⁇ m, and most preferably 0.5 ⁇ m to 1.5 ⁇ m.
  • the present invention also provides: A comb-shaped PCB terminal having a plurality of male terminals having a substantially quadrangular prism shape, A nickel plating layer on the entire surface of the male terminal; A thick gold plating layer having a thickness of 0.2 ⁇ m to 1.0 ⁇ m is formed only on the surface of the nickel plating layer formed on the front and back surfaces of the male terminal; A PCB terminal characterized by the above is also provided.
  • the thick gold plating layer is formed on the front and back surfaces of the male terminal that mainly contacts the female terminal during fitting, sufficient energization characteristics can be ensured.
  • the thick gold plating layer is not formed on both side surfaces of the male terminal that hardly contributes to the current-carrying characteristics, and the amount of gold used is kept to a minimum.
  • the thick gold plating layer means a gold plating layer having a thickness of 0.2 ⁇ m to 1.0 ⁇ m.
  • the thickness of the thick gold plating layer is more preferably 0.4 ⁇ m to 0.8 ⁇ m, and most preferably 0.5 ⁇ m to 0.7 ⁇ m.
  • nickel plating is formed on the entire surface of the terminal, and the gold plating layer is embrittled due to the diffusion and reaction between the elements contained in the metal substrate and gold. Can be suppressed.
  • the thin gold plating layer means a gold plating layer having a thickness of 0.1 ⁇ m or less formed by a gold flash plating process.
  • the thickness of the thin gold plating layer is more preferably 0.08 ⁇ m or less, and most preferably 0.06 ⁇ m or less.
  • a PCB terminal having excellent wear resistance, electrical conductivity, slidability and low friction, and capable of reducing the amount of expensive gold used, and A manufacturing method thereof can be provided.
  • FIG. 3 is a cross-sectional view of the male terminal 4 taken along the line A-A ′.
  • FIG. It is an external view photograph of the PCB terminal obtained in the Example.
  • FIG. 1 is a process diagram of a method of manufacturing a PCB terminal according to the present invention.
  • the method for producing a PCB terminal of the present invention is an efficient method for producing a PCB terminal having a gold plating layer only on the front and back surfaces of a male terminal, and nickel plating is applied to a metal base material in the shape of a PCB terminal,
  • a first step (S01) for forming a nickel plating layer on the entire surface of the male terminal a second step (S02) for forming a masking layer on the front and back surfaces of the male terminal, and a resist layer on both sides of the male terminal It is characterized by including a third step (S03) and a fourth step (S04) for forming a gold plating layer on the front and back surfaces of the male terminal.
  • S03 third step
  • S04 fourth step
  • a PCB terminal is manufactured using a suitable metal substrate as a starting material.
  • the metal base material is processed into the shape of a PCB terminal, and has a comb-teeth shape having a plurality of substantially rectangular columnar male terminals.
  • the shape, size, number, and the like of the terminals are not particularly limited, and may be determined according to the requirements as a PCB terminal.
  • the metal used for the metal substrate is not particularly limited as long as it has electrical conductivity.
  • aluminum and aluminum alloy, iron and iron alloy (for example, iron-nickel alloy), titanium and titanium alloy, stainless steel, copper and Although a copper alloy etc. can be mentioned, Especially, it is preferable to use copper or brass from the reason that it is excellent in electroconductivity, thermal conductivity, and extensibility.
  • the metal substrate is preferably cleaned as a preliminary treatment for various plating treatments.
  • the method for cleaning the metal substrate is not particularly limited as long as the effects of the present invention are not impaired, and various conventionally known cleaning methods can be used.
  • As the cleaning treatment liquid for example, a general immersion degreasing liquid or electrolytic degreasing liquid can be used.
  • the base strike plating treatment is a preliminary treatment in the first step (S01), and is preferably performed when it is necessary to improve the adhesion between the metal substrate and the nickel plating layer.
  • the base strike plating treatment for example, a copper strike plating treatment, a nickel strike plating treatment, or the like can be used.
  • Copper strike plating As the copper strike plating bath, for example, a bath containing a copper salt / conductive salt can be used. Further, a brightener may be added.
  • a copper cyanide bath can be used as the copper strike plating bath that can be suitably used for the copper strike plating treatment.
  • the copper cyanide bath is composed of a copper salt, an alkali cyanide salt and a conductive salt, and an additive or a brightener may be added thereto.
  • copper cyanide for example, copper cyanide can be used.
  • potassium cyanide and sodium cyanide can be used as the alkali cyanide salt.
  • potassium carbonate and sodium carbonate can be used as the conductive salt.
  • Rochelle salt, potassium selenite, sodium selenite, potassium thiocyanate, lead acetate, lead tartrate and the like can be used.
  • the copper strike plating conditions such as bath temperature, anode material, and current density of the copper strike plating bath can be appropriately set according to the plating bath used, the required plating thickness, and the like.
  • the anode material it is preferable to use a soluble anode such as electrolytic copper and / or an insoluble anode such as stainless steel, a titanium platinum plate, and iridium oxide.
  • Suitable plating conditions include bath temperature: 25 to 70 ° C., current density: 0.1 to 6.0 A / dm 2 , and processing time: 5 to 60 seconds.
  • Nickel strike plating As a nickel strike plating bath, what contains nickel salt, an anodic dissolution promoter, and a pH buffer can be used, for example. Further, an additive may be added to the nickel strike plating bath.
  • nickel salt for example, nickel sulfate, nickel sulfamate, nickel chloride and the like can be used.
  • anodic dissolution accelerator for example, nickel chloride and hydrochloric acid can be used.
  • pH buffering agent for example, boric acid, nickel acetate, citric acid and the like can be used.
  • additives include primary brighteners (saccharin, benzene, naphthalene (di, tri), sodium sulfonate, sulfonamide, sulfinic acid, etc.), secondary brighteners (organic compounds: butynediol, coumarin, allylaldehyde).
  • a sulfonic acid or the like, a metal salt: cobalt, lead, zinc or the like) and a pit inhibitor (such as sodium lauryl sulfate) can be used.
  • the preferred amount of each component of the nickel strike plating bath that can be suitably used for the nickel strike plating treatment is nickel salt: 100 to 300 g / L, anodic dissolution accelerator: 0 to 300 g / L, pH buffer: 0 to 50 g / L, additive: 0 to 20 g / L.
  • Nickel strike plating conditions such as bath temperature, anode material, and current density of the nickel strike plating bath can be appropriately set according to the plating bath used, the required plating thickness, and the like.
  • the anode material it is preferable to use a soluble anode such as electrolytic nickel, carbonized nickel, depolarized nickel, and sulfur nickel.
  • bath temperature 20 to 30 ° C.
  • current density 1.0 to 5.0 A / dm 2
  • treatment time 1 to 30 seconds
  • pH 0.5 to 4.5
  • Nickel plating treatment (first step (S01))
  • the nickel plating treatment is performed to form a nickel plating layer that functions as a barrier layer that prevents diffusion and reaction between elements contained in the metal substrate and gold between the metal substrate and the gold plating layer. It is processing.
  • the presence of a nickel plating layer between the metal substrate and the gold plating layer suppresses the embrittlement of the gold plating layer due to the diffusion and reaction of elements contained in the metal substrate and the formation of intermetallic compounds. can do.
  • the nickel plating bath for example, a Watt bath or a sulfamic acid bath can be used, but a sulfamic acid bath having a low electrodeposition stress is preferably used. It is preferable to avoid a strongly acidic wood strike bath.
  • the nickel plating treatment various conventionally known nickel plating techniques can be used as long as the effects of the present invention are not impaired.
  • the nickel plating bath is a liquid composed of nickel salts such as nickel sulfate, nickel sulfamate and nickel chloride, an anodic dissolving agent such as nickel chloride, and a pH buffer such as boric acid, acetic acid and citric acid.
  • An additive with a small amount of brightener, leveling agent, pit inhibitor and the like can be used.
  • the preferred amount of each component is nickel salt: 100 to 600 g / L, anodic dissolving agent: 0 to 50 g / L, pH buffering agent: 20 to 50 g / L, additive: ⁇ 5000 ppm.
  • Nickel plating conditions such as bath temperature, anode material, and current density of the nickel plating bath can be set as appropriate according to the plating bath used, the required plating thickness, and the like.
  • a soluble anode such as a nickel plate
  • Suitable plating conditions include bath temperature: 40 to 60 ° C., current density: 0.1 to 50 A / dm 2 , pH: 3.0 to 5.0.
  • the nickel plating layer formed by the nickel plating treatment in the first step is preferably a continuous film shape, and the thickness of the nickel plating layer is preferably 0.3 ⁇ m to 4.0 ⁇ m. If it is less than 0.3 ⁇ m, the barrier effect is poor, and if it exceeds 4 ⁇ m, cracks are likely to occur during bending.
  • the thickness of the nickel plating layer is more preferably 0.4 ⁇ m to 2.0 ⁇ m, and most preferably 0.5 ⁇ m to 1.5 ⁇ m.
  • the nickel plating layer may have a granular or island-like discontinuous film shape as long as the effects of the present invention are not impaired. In that case, the granular and island-like portions may be partially continuous. Good.
  • the gold plating flash treatment is a treatment for the nickel plating layer formed in the first step (S01).
  • the surface of the nickel plating layer is gold plated. It is preferable to include a step of performing a flash process.
  • corrosion resistance can be imparted to a portion that is not a fitting portion (a portion that does not require a thick gold plating layer).
  • the adhesion between the gold plating layer and the nickel plating layer formed in the fourth step (S04) can be sufficiently ensured.
  • the gold plating flash process may be performed after the gold plating process.
  • the gold plating flash bath for example, a bath containing a gold salt, a conductive salt, a chelating agent and a crystal growth agent can be used. Further, a brightener may be added to the gold plating flash bath.
  • the gold salt examples include gold cyanide, potassium gold cyanide, potassium gold cyanide, sodium gold sulfite, and sodium gold thiosulfate.
  • the conductive salt for example, potassium citrate, potassium phosphate, potassium pyrophosphate, potassium thiosulfate, or the like can be used.
  • ethylenediaminetetraacetic acid and methylenephosphonic acid can be used as the chelating agent.
  • the crystal growth agent examples include cobalt, nickel, thallium, silver, palladium, tin, zinc, copper, bismuth, indium, arsenic, and cadmium.
  • each component of the gold plating flash bath that can be preferably used for the gold plating flash treatment is gold salt: 1 to 10 g / L, conductive salt: 0 to 200 g / L, chelating agent: 0 to 30 g / L, crystal growth agent: 0 to 30 g / L.
  • the gold plating flash conditions such as the bath temperature, anode material, and current density of the gold plating flash bath can be appropriately set according to the plating bath used, the required plating thickness, and the like.
  • the anode material is preferably a titanium platinum plate and an insoluble anode such as iridium oxide.
  • bath temperature 20 to 40 ° C.
  • current density 0.1 to 5.0 A / dm 2
  • treatment time 1 to 60 seconds
  • pH: 0.5 to 7.0 are exemplified. can do.
  • the masking process is a process for forming a masking layer that prevents the formation of a resist layer in the third step (S03).
  • the masking method is not particularly limited as long as the effects of the present invention are not impaired, and various conventionally known masking methods can be used.
  • Examples of the masking method include a tape, a sparger mask, a drum mask, a resist, a dry film resist, and an ink jet method, and it is preferable to perform masking by combining one or more of these.
  • the surface can be masked at the first stage with a tape or drum mask, and the resist layer can be formed only on the side surface using a liquid resist at the second stage. preferable.
  • the resist After removing the masking, the resist can be cured by exposure with UV light (mercury lamp, metal halide lamp, LED, etc.).
  • the fourth step (S04) is a step for forming a gold plating layer only on the front and back surfaces of the male terminal.
  • a resist layer is formed on both side surfaces of the male terminal, and the front and back surfaces of the male terminal become a thin gold plating layer formed by a nickel plating layer or a gold plating flash process. Therefore, the gold plating layer can be formed only on the front surface and the back surface of the male terminal by performing the gold plating process in the fourth step (S04).
  • the thickness of the gold plating layer is preferably 0.2 ⁇ m to 1.0 ⁇ m. By making the thickness of the gold plating layer 0.2 ⁇ m or more, the electrical characteristics and durability of gold can be fully utilized, and by using 1.0 ⁇ m or less, the amount of gold used can be suppressed. In addition, deterioration of productivity can be suppressed.
  • the thickness of the gold plating layer is more preferably 0.4 ⁇ m to 0.8 ⁇ m, and most preferably 0.5 ⁇ m to 0.7 ⁇ m.
  • the concentration of the gold salt in the plating bath is higher than that of normal gold flash plating. It is preferable to reduce the concentration of the conductive salt.
  • the gold plating bath that can be suitably used for the gold plating treatment
  • a bath containing a gold salt, a conductive salt, a chelating agent, and a crystal growth agent can be used.
  • a brightener may be added to the gold plating bath.
  • the preferred amount of each component used is: gold salt: 1 to 100 g / L, conductive salt: 10 to 300 g / L, chelating agent: ⁇ 30 g / L, crystal growth material: ⁇ 30 g / L, brightener: 50 to 500 ppm.
  • Examples of the gold salt include gold cyanide, potassium gold cyanide, potassium gold cyanide, sodium gold sulfite, and sodium gold thiosulfate.
  • Examples of the conductive salt include potassium citrate, phosphorus Examples include potassium acid, potassium pyrophosphate and potassium thiosulfate.
  • Examples of chelating agents that can be used include ethylenediaminetetraacetic acid and methylenephosphonic acid.
  • Examples of the crystal growth agent that can be used include cobalt, nickel, thallium, silver, palladium, tin, zinc, copper, bismuth, indium, arsenic, and cadmium.
  • the gold plating conditions such as the bath temperature, anode material, and current density of the gold plating bath can be appropriately set according to the plating bath used, the required plating thickness, and the like.
  • an insoluble anode such as stainless steel, a titanium platinum plate and iridium oxide
  • bath temperature 20 to 50 ° C.
  • current density 0.1 to 5.0 A / dm 2
  • treatment time 1 to 1440 seconds
  • pH 3.0 to 7.0
  • FIG. 2 is a schematic perspective view showing an example of the PCB terminal of the present invention.
  • the PCB terminal 1 has a comb-teeth shape in which a plurality of substantially quadrangular columnar male terminals 4 are arranged in parallel at the end of the metal base 2.
  • the PCB terminal 1 can be efficiently manufactured by using the PCB terminal manufacturing method of the present invention.
  • the metal substrate 2 and the male terminal 4 are made of the same material and are not particularly limited as long as they have electrical conductivity.
  • electrical conductivity aluminum and aluminum alloy, iron and iron alloy (for example, iron-nickel alloy) , Titanium and titanium alloys, stainless steel, copper and copper alloys, and the like.
  • copper or brass is preferably used because of its excellent electrical conductivity, thermal conductivity, and extensibility.
  • FIG. 3 is a cross-sectional view of the terminal 4 taken along the line A-A ′.
  • a nickel plating layer 12 is formed on the surface of the metal substrate 2
  • a thick gold plating layer 14 is formed on the surface of the nickel plating layer 12 via a thin gold plating layer (not shown). Is formed.
  • the adhesion between the nickel plating layer 12 and the thick gold plating layer 14 can be sufficiently secured.
  • the thick gold plating layer 14 is formed only on the front and back surfaces of the male terminal 4 and is not formed on both side surfaces.
  • the thin gold plating layer may be formed on the entire surface of the nickel plating layer 12, or may be formed only on the front and back surfaces of the male terminal 4 on which the thick gold plating layer 14 is formed.
  • the thickness of the thick gold plating layer 14 is 0.2 ⁇ m to 1.0 ⁇ m. By setting the thickness of the thick gold plating layer 14 to 0.2 ⁇ m or more, the electrical characteristics and durability of gold can be fully utilized. By setting the thickness to 1.0 ⁇ m or less, the amount of gold used can be reduced. In addition to being able to suppress, deterioration of productivity can be suppressed.
  • the thickness of the thick gold plating layer 14 is more preferably 0.4 ⁇ m to 0.8 ⁇ m, and most preferably 0.5 ⁇ m to 0.7 ⁇ m.
  • the thickness of the thin gold flash plating layer is preferably more than 0 and 0.1 ⁇ m or less.
  • the thickness of the thin gold flash plating layer is more preferably 0.08 ⁇ m or less, and most preferably 0.06 ⁇ m or less.
  • the thick gold plating layer 14 is formed on the front and back surfaces of the male terminal 4 that comes into contact with the female terminal at the time of fitting, the excellent wear resistance of the thick gold plating layer 14 is low. Electrical resistance and good heat resistance can be used, and the conductivity and durability required for the PCB terminal can be sufficiently ensured. On the other hand, the thick gold plating layer 14 is not formed on both side surfaces of the male terminal 4, and the amount of gold used is minimized.
  • the nickel plating layer 12 exists between the metal substrate 2 and the thick gold plating layer 14 in the PCB terminal 1, the nickel plating layer 12 diffuses and reacts with the elements contained in the metal substrate 2 and gold. Functions as a barrier layer to prevent That is, due to the presence of the nickel plating layer 12 between the metal base 2 and the thick gold plating layer 14, diffusion of elements contained in the metal base 2 and gold and formation of intermetallic compounds accompanying the reaction. Further, embrittlement of the thick gold plating layer 14 can be suppressed.
  • Copper strike plating bath containing 30 g / L cuprous bromide, 20 g / L free potassium cyanide, 15 g / L caustic potash after electrolytic degreasing at a voltage of 3 V for 30 seconds using an SUS plate as an anode and washing.
  • Copper strike plating treatment (underlying strike plating treatment) for 10 seconds under conditions of bath temperature: 35 ° C.
  • the anode material is a titanium platinum plate
  • the cathode material As a metal substrate after nickel plating, a gold plating flash treatment is applied for 2 seconds under the conditions of bath temperature: 40 ° C. and current density: 0.5 A / dm 2 , and gold with a thickness of 0.1 ⁇ m is formed on the entire surface of the nickel plating layer. A plating flash layer was formed.
  • the masking tape was masked on the surface and back surface of the male terminal (2nd process).
  • the resist was applied for 30 seconds at a bath temperature of 35 ° C. and a constant voltage of 30V. Thereafter, the masking tape was peeled off, and the resist was cured by exposure with a UV light (mercury lamp) for 100 seconds (third step). The heat generated during resist exposure was quickly removed by air cooling.
  • a cleaning process was performed using an immersion process instead of an electrolytic process.
  • a gold plating bath containing 10 g / L potassium gold cyanide, 50 g / L potassium citrate, 10 g / L potassium hydroxide, 2 g / L cobalt sulfate was used, and the anode material was titanium platinum.
  • gold plating is performed for 30 seconds under conditions of bath temperature: 40 ° C. and current density: 4 A / dm 2 , and the resist is stripped using a stripping solution.
  • a gold plating layer having a thickness of 0.5 ⁇ m was formed only on the front surface and the back surface of the terminal (fourth step) to obtain a PCB terminal as an example of the present invention.
  • Fig. 4 shows an overview photograph of the male terminal tip of the PCB terminal obtained.
  • a thick gold-plated layer with excellent wear resistance, conductivity, slidability and low friction is formed only on the front and back surfaces of the male terminal, while keeping the amount of expensive gold used to a minimum
  • a highly reliable PCB terminal is obtained.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

優れた耐摩耗特性、電導性、摺動性及び低摩擦性を有し、かつ、高価な金の使用量を低減することができるＰＣＢ端子及びその製造方法を提供する。略四角柱形状の雄端子を複数有する櫛歯状のＰＣＢ端子の製造方法であって、ＰＣＢ端子の形状とした金属基材にニッケルめっきを施し、雄端子の全面にニッケルめっき層を形成させる第一工程と、雄端子の表面及び裏面にマスキング処理を施し、マスキング層を形成させる第二工程と、雄端子の全面にレジストを塗布した後、マスキング層を剥離し、レジストを硬化させて雄端子の両側面にレジスト層を形成させる第三工程と、雄端子に金めっき処理を施し、雄端子の表面及び裏面に金めっき層を形成させた後、レジスト層を剥離させる第四工程と、を含むこと、を特徴とするＰＣＢ端子の製造方法。

Description

ＰＣＢ端子の製造方法及びＰＣＢ端子
　本発明はＰＣＢ端子の製造方法及びＰＣＢ端子に関し、より具体的には、優れた耐摩耗性、電導性、摺動性及び低摩擦性を有し、かつ、経済性に優れたＰＣＢ端子の製造方法及びＰＣＢ端子に関する。
　ＰＣＢ端子は車載用及び民生用等の各種コネクタに使用されており、プリント回路基板の実装のために不可欠なものである。一般的には、平らなシート状の金属基板を打ち抜くことにより、複数の端子が櫛歯状に並んだ形状を有している。
　また、良好な電気接点を実現するために、ＰＣＢ端子には優れた電気伝導性及び耐摩耗特性等が要求され、雌端子と嵌合する雄端子先端部には表面処理が施されることが多い。例えば、特許文献１（特開２００８－２８７９４２号公報）では、最表面にＳｎめっきが施されたＰＣＢコネクタ用端子が提案されている。
　前記特許文献１に記載のＰＣＢコネクタ用端子においては、嵌合部の摩擦係数を０．２６以下、半田付け部のエージング後のゼロクロスタイムを５秒以下とすることができることから、コネクタへの挿入に際しての挿入力の低減と、基板側への半田付け部の半田濡れ性の向上に優れたＰＣＢ端子及びその製造方法を提供することができる、としている。
　また、特許文献２（特開２００５－２０６８９３号公報）では、銅、または銅合金からなるコネクタ用端子の表面に、照射により表層部分が所定の溶解状態となるエネルギ密度を持ち、かつ、前記溶解表層部が溶解後直ちに再凝固するエネルギ照射量に制限する照射時間の短い電子ビームのパルスを少なくとも１回以上照射して、前記表面部分に銅アモルファス層を形成させることを特徴とするコネクタ用端子の表面改質方法が提案されている。
　前記特許文献２に記載のコネクタ用端子の表面改質方法においては、電子ビームの照射によって銅アモルファス層が形成されるため、表面粗度が著しく改善され、耐摩耗性が増大し、かつ耐酸化等の耐腐食性があって、電気的接触抵抗等の電気的特性が低下することなく持続する優れた特性のコネクタ用端子を得ることができる、としている。
　加えて、前記特許文献２に記載のコネクタ用端子の表面改質方法においては、上記特性の銅アモルファス層を形成させることができるため、耐食性及び電気特性を確保するための金めっき処理を施す必要がなく、高価な金の使用を避けることができる、としている。
特開２００８－２８７９４２号公報 特開２００５－２０６８９３号公報
　しかしながら、前記特許文献１に記載のＰＣＢ用端子は摺動特性及び半田濡れ性が改善されているものの、最表面が錫めっき層であり、金めっき層と比較すると電気伝導性や耐久性等に関して十分ではない。
　また、前記特許文献２に記載のコネクタ用端子の表面改質方法では電子ビームを使用することから、真空中での処理が必須であり、製造プロセスが煩雑になるだけでなく、コストも増加する。また、銅アモルファス層が必要な領域毎に電子ビームを照射させる必要があり、めっき処理等と比較すると長時間を要することになる。
　以上のような従来技術における問題点に鑑み、本発明の目的は、優れた耐摩耗特性、電導性、摺動性及び低摩擦性を有し、かつ、高価な金の使用量を低減することができるＰＣＢ端子及びその製造方法を提供することにある。
　本発明者は上記目的を達成すべく、ＰＣＢ端子の表面処理方法について鋭意研究を重ねた結果、雄端子の必要な領域のみに適当な金めっき処理を施すこと等が極めて有効であることを見出し、本発明に到達した。
　即ち、本発明は、
略四角柱形状の雄端子を複数有する櫛歯状のＰＣＢ端子の製造方法であって、
　前記ＰＣＢ端子の形状とした金属基材にニッケルめっきを施し、前記雄端子の全面にニッケルめっき層を形成させる第一工程と、
　前記雄端子の表面及び裏面にマスキング処理を施し、マスキング層を形成させる第二工程と、
　前記雄端子の前記全面にレジストを塗布した後、前記マスキング層を剥離し、前記レジストを硬化させて前記雄端子の両側面にレジスト層を形成させる第三工程と、
　前記雄端子に金めっき処理を施し、前記雄端子の前記表面及び前記裏面に金めっき層を形成させた後、前記レジスト層を剥離させる第四工程と、を含むこと、
　を特徴とするＰＣＢ端子の製造方法を提供する。
本発明のＰＣＢ端子の製造方法においては、雌端子と嵌合させた場合に通電に寄与する雄端子の表面及び裏面のみに金めっき層を形成することができ、雌端子と接触しない両側面への金めっき層の形成を防止することができる。その結果、金めっき層の形成に消費される金の量を効率的に低減することができる。
複雑形状を有する櫛歯状の金属基板に対して、任意の領域に良好な金めっき層を形成させることは困難であるが、本発明のＰＣＢ端子の製造方法においては、金めっき層を形成させる雄端子の表面及び裏面にマスキング層を形成させることによりレジスト層の形成を抑制し、第四工程で雄端子の表面及び裏面のみに金めっき層を形成させることができる。
本発明のＰＣＢ端子の製造方法においては、前記ニッケルめっき層の表面に金フラッシュめっき処理を施す工程を有すること、が好ましい。ニッケルめっき層の表面に金フラッシュめっき層を形成させることで、第四工程において形成させる金めっき層とニッケルめっき層との密着性を十分に担保することができる。
また、本発明のＰＣＢ端子の製造方法においては、前記第一工程の予備処理として、前記金属基材に下地ストライクめっき処理を施す工程を有すること、が好ましい。金属基材に下地ストライクめっき処理を施すことによって、ニッケルめっき層と金属基材との密着性を十分に担保することができる。なお、下地ストライクめっき処理としては、例えば、銅ストライクめっき処理、ニッケルストライクめっき処理等を用いることができる。
また、本発明のＰＣＢ端子の製造方法においては、前記レジストの硬化直後に風冷すること、が好ましい。硬化でレジスト層が熱を持つことがあるが、レジストの直後に風冷することで、次工程への影響を排除することができる。
また、本発明のＰＣＢ端子の製造方法においては、前記金めっき層の厚さを０．２μｍ～１．０μｍとすること、が好ましい。金めっき層の厚さを０．２μｍ以上とすることで、金の電気的特性や耐久性を十分に活用することができ、１．０μｍ以下とすることで、金の使用量を抑制できることに加え、生産性の悪化を抑制することができる。なお、金めっき層の厚さは０．４μｍ～０．８μｍとすることがより好ましく、０．５μｍ～０．７μｍとすることが最も好ましい。
また、本発明のＰＣＢ端子の製造方法においては、前記ニッケルめっき層の表面に形成させる金フラッシュめっき層の厚さを０超０．１μｍ以下とすること、が好ましい。金フラッシュめっき層の厚さを０．１μｍ以下とすることで、金の使用量増加及び生産性の悪化を抑制することができる。なお、金フラッシュめっき層の厚さは０．０８μｍ以下とすることがより好ましく、０．０６μｍ以下とすることが最も好ましい。
また、本発明のＰＣＢ端子の製造方法においては、前記ニッケルめっき層の厚さを０．３μｍ～４．０μｍとすること、が好ましい。ニッケルめっき層の厚さを０．３μｍ以上とすることで、金属基材に含まれる元素と金との拡散及び反応に伴う金属間化合物の形成による金めっき層の脆化を抑制することができ、４．０μｍ以下とすることで、ニッケルめっき層が存在することによる導電性及び機械的特性等の低下を抑制することができる。なお、ニッケルめっき層の厚さは、０．４μｍ～２．０μｍとすることがより好ましく、０．５μｍ～１．５μｍとすることが最も好ましい。
更に、本発明のＰＣＢ端子の製造方法においては、前記レジストにネガ型のレジストを用いること、が好ましい。ポジ型のレジストを用いると、第三～第四工程を暗室で行う必要があり、装置が複雑化し、製造コストが増加する。これに対し、ネガ型を選択することで、これらの問題点を排除することができる。
また、本発明は、
略四角柱形状の雄端子を複数有する櫛歯状のＰＣＢ端子であって、
　前記雄端子の全面にニッケルめっき層を有し、
　前記雄端子の表面及び裏面に形成された前記ニッケルめっき層の表面のみに厚さが０．２μｍ～１．０μｍの厚付け金めっき層が形成されていること、
　を特徴とするＰＣＢ端子、も提供する。
本発明のＰＣＢ端子においては、嵌合時に主として雌端子に接触する雄端子の表面及び裏面に厚付け金めっき層が形成されていることから、十分な通電特性を担保することができる。一方で、通電特性に殆ど寄与しない雄端子の両側面には厚付け金めっき層が形成されておらず、金の使用量が最小限に留められている。
本願明細書において、厚付け金めっき層とは厚さが０．２μｍ～１．０μｍの金めっき層を意味する。金めっき層の厚さを０．２μｍ以上とすることで、金の電気的特性や耐久性を十分に活用することができ、１．０μｍ以下とすることで、金の使用量を抑制できることに加え、生産性の悪化を抑制することができる。なお、厚付け金めっき層の厚さは０．４μｍ～０．８μｍとすることがより好ましく、０．５μｍ～０．７μｍとすることが最も好ましい。
また、本発明のＰＣＢ端子においては端子の全面にニッケルめっきが形成されており、金属基材に含まれる元素と金との拡散及び反応に伴う金属間化合物の形成による金めっき層の脆化を抑制することができる。
また、本発明のＰＣＢ端子においては、前記ニッケルめっき層の全面に厚さが０超０．１μｍ以下の薄付け金めっき層が形成されていること、が好ましい。本願明細書において、薄付け金めっき層とは金フラッシュめっき処理によって形成された厚さが０．１μｍ以下の金めっき層を意味する。なお、薄付け金めっき層の厚さは０．０８μｍ以下とすることがより好ましく、０．０６μｍ以下とすることが最も好ましい。
　本発明のＰＣＢ端子及びその製造方法によれば、優れた耐摩耗特性、電導性、摺動性及び低摩擦性を有し、かつ、高価な金の使用量を低減することができるＰＣＢ端子及びその製造方法を提供することができる。
本発明のＰＣＢ端子の製造方法の工程図である。 本発明のＰＣＢ端子の一例を示す概略斜視図である。 雄端子４のＡ－Ａ’断面図である。 実施例で得られたＰＣＢ端子の概観写真である。
　以下、図面を参照しながら本発明のＰＣＢ端子及びその製造方法の代表的な実施形態について詳細に説明するが、本発明はこれらのみに限定されるものではない。なお、以下の説明では、同一または相当部分には同一符号を付し、重複する説明は省略する場合がある。また、図面は、本発明を概念的に説明するためのものであるから、表された各構成要素の寸法やそれらの比は実際のものとは異なる場合もある。
≪ＰＣＢ端子の製造方法≫
　図１は、本発明のＰＣＢ端子の製造方法の工程図である。本発明のＰＣＢ端子の製造方法は、雄端子の表面及び裏面のみに金めっき層を有するＰＣＢ端子の効率的な製造方法であって、ＰＣＢ端子の形状とした金属基材にニッケルめっきを施し、雄端子の全面にニッケルめっき層を形成させる第一工程（Ｓ０１）と、雄端子の表面及び裏面にマスキング層を形成させる第二工程（Ｓ０２）と、雄端子の両側面にレジスト層を形成させる第三工程（Ｓ０３）と、雄端子の表面及び裏面に金めっき層を形成させる第四工程（Ｓ０４）と、を含むことを特徴としている。以下、各工程について詳細に説明する。
（１）予備処理
　適当な金属基材を出発材として、ＰＣＢ端子を製造する。金属基材はＰＣＢ端子の形状に加工されており、略四角柱形状の雄端子を複数有する櫛歯状となっている。ここで、端子の形状、大きさ及び本数等は特に限定されず、ＰＣＢ端子としての要求に応じて決定すればよい。
金属基材に用いる金属は、電導性を有している限り特に限定されず、例えば、アルミニウム及びアルミニウム合金、鉄及び鉄合金（例えば、鉄－ニッケル合金）、チタン及びチタン合金、ステンレス、銅及び銅合金等を挙げることができるが、なかでも、電導性・熱伝導性・展延性に優れているという理由から、銅又は真鍮を用いることが好ましい。
　また、各種めっき処理の予備処理として、金属基材の洗浄を施すことが好ましい。金属基材の洗浄方法は本発明の効果を損なわない限りにおいて特に限定されず、従来公知の種々の洗浄方法を用いることができる。洗浄処理液としては、例えば、一般的な浸漬脱脂液や電解脱脂液を使用することができる。
（２）下地ストライクめっき処理
下地ストライクめっき処理は、第一工程（Ｓ０１）の予備処理であり、金属基材とニッケルめっき層との密着性を改善する必要がある場合は施すことが好ましい。下地ストライクめっき処理としては、例えば、銅ストライクめっき処理、ニッケルストライクめっき処理等を用いることができる。
（Ａ）銅ストライクめっき
銅ストライクめっき浴としては、例えば、銅塩・電導塩を含むものを用いることができる。また、光沢剤が添加されていてもよい。
　銅ストライクめっき処理に好適に用いることができる銅ストライクめっき浴は例えば、シアン化銅浴を用いることができる。シアン化銅浴は、銅塩、シアン化アルカリ塩及び電導塩により構成され、添加剤や光沢剤が添加されてもよい。
　銅塩としては、例えば、シアン化銅を用いることが出来る。シアン化アルカリ塩には、例えば、シアン化カリウム及びシアン化ナトリウム等を用いることができる。電導塩には、例えば、炭酸カリウム及び炭酸ナトリウム等を用いることができる。添加剤には、例えば、ロッシェル塩、亜セレン酸カリウム、亜セレン酸ナトリウム、チオシアン酸カリウム、酢酸鉛、酒石酸鉛等を用いることができる。
銅ストライクめっき浴の浴温度、陽極材料、電流密度等の銅ストライクめっき条件は、用いるめっき浴及び必要とするめっき厚さ等に応じて適宜設定することができる。例えば、陽極材料には、電解銅等の可溶性陽極、及び／又は、ステンレス鋼、チタン白金板、酸化イリジウム等の不溶性陽極等を用いることが好ましい。また、好適なめっき条件としては、浴温：２５～７０℃、電流密度：０．１～６．０Ａ／ｄｍ２、処理時間：５～６０秒を例示することができる。
（Ｂ）ニッケルストライクめっき
　ニッケルストライクめっき浴としては、例えば、ニッケル塩、陽極溶解促進剤及びｐＨ緩衝剤を含むものを用いることができる。また、ニッケルストライクめっき浴には添加剤が添加されていてもよい。
　ニッケル塩には、例えば、硫酸ニッケル、スルファミン酸ニッケル及び塩化ニッケル等を用いることができる。陽極溶解促進剤には、例えば、塩化ニッケル及び塩酸等を用いることができる。ｐＨ緩衝剤には、例えば、ホウ酸、酢酸ニッケル及びクエン酸等を用いることができる。添加剤には、例えば、１次光沢剤（サッカリン、ベンゼン、ナフタレン（ジ、トリ）、スルホン酸ナトリウム、スルホンアミド、スルフィン酸等）、２次光沢剤（有機化合物：ブチンジオール、クマリン、アリルアルデヒドスルホン酸等、金属塩：コバルト、鉛、亜鉛等）及びピット防止剤（ラウリル硫酸ナトリウム等）等を用いることができる。
　ニッケルストライクめっき処理に好適に用いることができるニッケルストライクめっき浴の各構成要素の好適な使用量は、ニッケル塩：１００～３００ｇ／Ｌ、陽極溶解促進剤：０～３００ｇ／Ｌ、ｐＨ緩衝剤：０～５０ｇ／Ｌ、添加剤：０～２０ｇ／Ｌである。
　ニッケルストライクめっき浴の浴温度、陽極材料、電流密度等のニッケルストライクめっき条件は、用いるめっき浴及び必要とするめっき厚さ等に応じて適宜設定することができる。例えば、陽極材料には、電解ニッケル、カーボナイズドニッケル、デポライズドニッケル、サルファニッケル等の可溶性陽極等を用いることが好ましい。また、好適なめっき条件としては、浴温：２０～３０℃、電流密度：１．０～５．０Ａ／ｄｍ２、処理時間：１～３０秒、ｐＨ：０．５～４．５を例示することができる。
（３）ニッケルめっき処理（第一工程（Ｓ０１））
ニッケルめっき処理は、金属基材と金めっき層との間において、金属基材に含まれる元素と金との拡散及び反応を防止するバリア層として機能するニッケルめっき層を形成させるために施される処理である。金属基材と金めっき層との間にニッケルめっき層が存在することで、金属基材に含まれる元素と金との拡散及び反応に伴う金属間化合物の形成による金めっき層の脆化を抑制することができる。
ニッケルめっき浴としては、例えば、ワット浴やスルファミン酸浴を用いることができるが、電着応力の低いスルファミン酸浴を用いることが好ましい。なお、強酸性のウッドストライク浴は避ける方が好ましい。ニッケルめっき処理には、本発明の効果を損なわない範囲で従来公知の種々のニッケルめっき手法を用いることができる。例えば、ニッケルめっき浴は硫酸ニッケル・スルファミン酸ニッケル・塩化ニッケル等のニッケル塩と、塩化ニッケル等の陽極溶解剤と、ホウ酸・酢酸・クエン酸等のｐＨ緩衝剤とで構成された液に、添加剤として少量の光沢剤やレベリング剤、ピット防止剤等を添加したものを用いることができる。各構成要素の好適な使用量は、ニッケル塩：１００～６００ｇ／Ｌ、陽極溶解剤：０～５０ｇ／Ｌ、ｐＨ緩衝剤：２０～５０ｇ／Ｌ、添加剤：～５０００ｐｐｍである。
ニッケルめっき浴の浴温度、陽極材料、電流密度等のニッケルめっき条件は、用いるめっき浴及び必要とするめっき厚さ等に応じて適宜設定することができる。例えば、陽極材料には、ニッケル板等の可溶性陽極を用いることが好ましい。また、好適なめっき条件としては、浴温：４０～６０℃、電流密度：０．１～５０Ａ／ｄｍ２、ｐＨ：３．０～５．０を例示することができる。
なお、第一工程のニッケルめっき処理によって形成されるニッケルめっき層は、連続する膜形状であることが好ましく、当該ニッケルめっき層の厚さは０．３μｍ～４．０μｍであることが好ましい。０．３μｍ未満であるとバリア効果に乏しく、４μｍ超であると曲げ加工時にクラックが発生しやすくなる。ニッケルめっき層の厚さは、０．４μｍ～２．０μｍとすることがより好ましく、０．５μｍ～１．５μｍとすることが最も好ましい。なお、ニッケルめっき層は、本発明の効果を損なわない範囲で、粒状や島状の不連続な膜形状であってもよく、その場合、粒状及び島状部分が部分的に連続していてもよい。
（４）金めっきフラッシュ処理
金めっきフラッシュ処理は、第一工程（Ｓ０１）で形成させたニッケルめっき層に対する処理であり、本発明のＰＣＢ端子の製造方法においては、ニッケルめっき層の表面に金めっきフラッシュ処理を施す工程を有すること、が好ましい。金めっきフラッシュ処理を施すことで、嵌合部ではない部分（金めっき層を厚くする必要がない部分）に耐食性をもたせることができる。また、ニッケルめっき層の表面に薄い金めっき層を形成させることで、第四工程（Ｓ０４）において形成させる金めっき層とニッケルめっき層との密着性を十分に担保することができる。なお、金めっきフラッシュ処理は金めっき処理後に施してもよい。
金めっきフラッシュ浴としては、例えば、金塩、電導塩、キレート剤及び結晶成長剤を含むものを用いることができる。また、金めっきフラッシュ浴には光沢剤が添加されていてもよい。
　金塩には、例えば、シアン化金、シアン化第一金カリウム、シアン化第二金カリウム、亜硫酸金ナトリウム及びチオ硫酸金ナトリウム等を用いることができる。電導塩には、例えば、クエン酸カリウム、リン酸カリウム、ピロリン酸カリウム及びチオ硫酸カリウム等を用いることができる。キレート剤には、例えば、エチレンジアミン四酢酸及びメチレンホスホン酸等を用いることができる。結晶成長剤には、例えば、コバルト、ニッケル、タリウム、銀、パラジウム、錫、亜鉛、銅、ビスマス、インジウム、ヒ素及びカドミウム等を用いることができる。なお、ｐＨ調整剤として、例えば、ポリリン酸、クエン酸、酒石酸、水酸化カリウム及び塩酸等を添加してもよい。
　金めっきフラッシュ処理に好適に用いることができる金めっきフラッシュ浴の各構成要素の好適な使用量は、金塩：１～１０ｇ／Ｌ、電導塩：０～２００ｇ／Ｌ、キレート剤：０～３０ｇ／Ｌ、結晶成長剤：０～３０ｇ／Ｌである。
　金めっきフラッシュ浴の浴温度、陽極材料、電流密度等の金めっきフラッシュ条件は、用いるめっき浴及び必要とするめっき厚さ等に応じて適宜設定することができる。例えば、陽極材料には、チタン白金板及び酸化イリジウム等の不溶性陽極等を用いることが好ましい。また、好適なめっき条件としては、浴温：２０～４０℃、電流密度：０．１～５．０Ａ／ｄｍ２、処理時間：１～６０秒、ｐＨ：０．５～７．０を例示することができる。
（５）マスキング処理（第二工程（Ｓ０２））
マスキング処理は、第三工程（Ｓ０３）におけるレジスト層の形成を防止するマスキング層を形成するための処理である。なお、マスキング処理の前には、各種めっき処理を施した金属基材を乾燥機等にて乾燥させておくことが好ましい。ここで、第三工程（Ｓ０３）で雄端子の表面及び裏面にレジスト層が形成することを防止するため、雄端子の表面及び裏面にマスキング処理を行う必要がある。
本発明の効果を損なわない限りにおいてマスキングの方法は特に限定されず、従来公知の種々のマスキング方法を用いることができる。マスキング方法としては、例えば、テープ、スパージャーマスク、ドラムマスク、レジスト、ドライフィルムレジスト、インクジェット方式を挙げることができ、これらのうちの１種類又は２種類以上を組み合わせてマスキングを行うことが好ましい。
特に、基材の側面のみにレジスト層を形成したい場合、１段階目にテープ状もしくはドラムマスク等で表面をマスキングし、２段階目に液状のレジストを用いて側面のみレジスト層を形成することが好ましい。
（６）レジスト層の形成（第三工程（Ｓ０３））
　第三工程（Ｓ０３）では、レジストを塗布した後に第二工程で形成させたマスキングを剥離させ、第四工程（Ｓ０４）で金めっき層を形成させたくない領域（雄端子の両側面）にレジストを形成させるための工程である。
マスキングを剥離した後、ＵＶライト（水銀ランプ，メタルハライドランプ，ＬＥＤ等）にて露光することで、レジストを硬化させることができる。
なお、レジストにはネガ型、ポジ型、電着レジスト、液レジスト、ドライフィルムレジスト等が存在するが、めっき槽に暗室が不要であるネガ型を使用することが好ましい。
（７）金めっき（第四工程（Ｓ０４））
　第四工程（Ｓ０４）は、雄端子の表面及び裏面のみに金めっき層を形成させるための工程である。第三工程（Ｓ０３）までを経ることにより、雄端子の両側面にレジスト層が形成され、雄端子の表面及び裏面はニッケルめっき層又は金めっきフラッシュ処理によって形成された薄い金めっき層となっていることから、第四工程（Ｓ０４）で金めっき処理を施すことにより、雄端子の表面及び裏面のみに金めっき層を形成させることができる。
金めっき層の厚さは、０．２μｍ～１．０μｍとすること、が好ましい。金めっき層の厚さを０．２μｍ以上とすることで、金の電気的特性や耐久性を十分に活用することができ、１．０μｍ以下とすることで、金の使用量を抑制できることに加え、生産性の悪化を抑制することができる。なお、金めっき層の厚さは０．４μｍ～０．８μｍとすることがより好ましく、０．５μｍ～０．７μｍとすることが最も好ましい。
　金めっき処理には、本発明の効果を損なわない範囲で従来公知の種々の金めっき手法を用いることができるが、通常の金フラッシュめっきと比較して、めっき浴中の金塩の濃度を高く、電導塩の濃度を低くすることが好ましい。
金めっき処理に好適に用いることができる金めっき浴は、例えば、金塩、電導塩、キレート剤及び結晶成長剤を含むものを用いることができる。また、金めっき浴には光沢剤が添加されていてもよい。各構成要素の好適な使用量は、金塩：１～１００ｇ／Ｌ、電導塩：１０～３００ｇ／Ｌ、キレート剤：～３０ｇ／Ｌ、結晶成長材：～３０ｇ／Ｌ、光沢剤：５０～５００ｐｐｍである。
　金塩としては、例えば、シアン化金、シアン化第一金カリウム、シアン化第二金カリウム、亜硫酸金ナトリウム及びチオ硫酸金ナトリウム等が挙げられ、電導塩としては、例えば、クエン酸カリウム、リン酸カリウム、ピロリン酸カリウム及びチオ硫酸カリウム等が挙げられる。
キレート剤としては、例えば、エチレンジアミン四酢酸及びメチレンホスホン酸等を用いることができる。結晶成長剤には、例えば、コバルト、ニッケル、タリウム、銀、パラジウム、錫、亜鉛、銅、ビスマス、インジウム、ヒ素及びカドミウム等を用いることができる。なお、ｐＨ調整剤として、例えば、ポリリン酸、クエン酸、酒石酸、水酸化カリウム及び塩酸等を添加してもよい。
　金めっき浴の浴温度、陽極材料、電流密度等の金めっき条件は、用いるめっき浴及び必要とするめっき厚さ等に応じて適宜設定することができる。例えば、陽極材料には、ステンレス、チタン白金板及び酸化イリジウム等の不溶性陽極等を用いることが好ましい。また、好適なめっき条件としては、浴温：２０～５０℃、電流密度：０．１～５．０Ａ／ｄｍ２、処理時間：１～１４４０秒、ｐＨ：３．０～７．０を例示することができる。
≪ＰＣＢ端子≫
　図２は、本発明のＰＣＢ端子の一例を示す概略斜視図である。ＰＣＢ端子１は金属基材２の端部に複数の略四角柱状の雄端子４が並列した櫛歯状となっている。なお、ＰＣＢ端子１は本発明のＰＣＢ端子の製造方法を用いることで、効率的に製造することができる。
　基本的に金属基材２と雄端子４は同一の材質であり、電導性を有している限り特に限定されず、例えば、アルミニウム及びアルミニウム合金、鉄及び鉄合金（例えば、鉄－ニッケル合金）、チタン及びチタン合金、ステンレス、銅及び銅合金等を挙げることができるが、なかでも、電導性・熱伝導性・展延性に優れているという理由から、銅又は真鍮を用いることが好ましい。
　端子４のＡ－Ａ’断面図を図３に示す。雄端子４においては、金属基材２の表面にニッケルめっき層１２が形成されており、ニッケルめっき層１２の表面に薄付け金めっき層（図示せず）を介して厚付け金めっき層１４が形成されている。薄付け金めっき層を形成させることで、ニッケルめっき層１２と厚付け金めっき層１４との密着性を十分に担保することができる。
　厚付け金めっき層１４は雄端子４の表面及び裏面のみに形成しており、両側面には形成していない。なお、薄付け金めっき層はニッケルめっき層１２の全面に形成していてもよく、厚付け金めっき層１４を形成させる雄端子４の表面及び裏面のみに形成していてもよい。
厚付け金めっき層１４の厚さは０．２μｍ～１．０μｍとなっている。厚付け金めっき層１４の厚さを０．２μｍ以上とすることで、金の電気的特性や耐久性を十分に活用することができ、１．０μｍ以下とすることで、金の使用量を抑制できることに加え、生産性の悪化を抑制することができる。なお、厚付け金めっき層１４の厚さは０．４μｍ～０．８μｍとすることがより好ましく、０．５μｍ～０．７μｍとすることが最も好ましい。
　また、薄付け金フラッシュめっき層の厚さは０超０．１μｍ以下であることが好ましい。なお、薄付け金フラッシュめっき層の厚さは０．０８μｍ以下とすることがより好ましく、０．０６μｍ以下とすることが最も好ましい。薄付け金フラッシュめっき層の厚さを０．１μｍ以下とすることで、金の使用量増加及び生産性の悪化を抑制することができる。
　ＰＣＢ端子１では、嵌合時に雌端子と当接する雄端子４の表面及び裏面に厚付け金めっき層１４が形成していることから、厚付け金めっき層１４が有する優れた耐摩耗性、低い電気抵抗、及び良好な耐熱性を利用することができ、ＰＣＢ端子として要求される導電性及び耐久性等を十分に確保することができる。一方で、雄端子４の両側面には厚付け金めっき層１４が形成されておらず、金の使用量が必要最小限に抑えられている。
　また、ＰＣＢ端子１では金属基材２と厚付け金めっき層１４との間にニッケルめっき層１２が存在するため、ニッケルめっき層１２が金属基材２に含まれる元素と金との拡散及び反応を防止するバリア層として機能する。つまり、金属基材２と厚付け金めっき層１４との間にニッケルめっき層１２が存在することで、金属基材２に含まれる元素と金との拡散及び反応に伴う金属間化合物の形成による、厚付け金めっき層１４の脆化を抑制することができる。
　更に、摺動摩耗が顕著な雄端子４の表面及び裏面の最表面を厚付け金めっき層１４とすることで、摺動摩耗によって飛散した金属片を原因とする、発火及び感電等の重大な事故を防止することができる。
　以上、本発明の代表的な実施形態について説明したが、本発明はこれらのみに限定されるものではなく、種々の設計変更が可能であり、それら設計変更は全て本発明の技術的範囲に含まれる。
≪実施例≫
　略四角柱形状の雄端子を複数有する櫛歯状のＰＣＢ端子の形状とした銅製の金属基材を前処理として、被めっき材とＳＵＳ板をアルカリ脱脂液に入れ、被めっき材を陰極とし、ＳＵＳ板を陽極として、電圧３Ｖで３０秒間電解脱脂を行い、洗浄した後、３０ｇ／Ｌの青化第一銅、２０ｇ／Ｌの遊離青化カリ、１５ｇ／Ｌの苛性カリを含む銅ストライクめっき浴を用い、陽極材料を電気銅板、陰極材料を洗浄処理後の金属基板として、浴温：３５℃、電流密度：１Ａ／ｄｍ２の条件で１０秒間、銅ストライクめっき処理（下地ストライクめっき処理）を施した。その後、３００ｇ／Ｌのスルファミン酸ニッケル、５ｇ／Ｌの塩化ニッケル・６水和物、１０ｇ／Ｌのホウ酸、及び０．２ｇ／Ｌのラウリル硫酸ナトリウムを含むニッケルめっき浴を用い、陽極材料をサルファニッケル板、陰極材料を銅ストライクめっき後の金属基板として、浴温：５０℃、電流密度：２Ａ／ｄｍ２の条件で２００秒間、ニッケルめっき処理を施し、端子の全面に厚さ約１μｍのニッケルめっき層を形成させた（第一工程）。
　その後、１０ｇ／Ｌのシアン化金カリウム、５０ｇ／Ｌのクエン酸カリウム、１０ｇ／Ｌの水酸化カリウム、２ｇ／Ｌの硫酸コバルトを含む金めっき浴を用い、陽極材料をチタン白金板、陰極材料をニッケルめっき後の金属基板として、浴温：４０℃、電流密度：０．５Ａ／ｄｍ２の条件で２秒間、金めっきフラッシュ処理を施し、ニッケルめっき層の全面に厚さ０．１μｍの金めっきフラッシュ層を形成させた。次に、乾燥機を用いて被めっき金属基材を乾燥させた後、雄端子の表面及び裏面にマスキングテープを用いてマスキングを行った（第二工程）。
　次に、ネガ型電着レジストを使用して、浴温３５℃、定電圧３０Ｖにて、３０秒間レジストを塗布した。その後、マスキングテープを剥離し、ＵＶライト（水銀ランプ）にて１００秒間露光してレジストを硬化させた（第三工程）。なお、レジスト露光時の発熱は風冷にて速やかに抜熱した。
　その後、レジストの剥離を防止するため、電解処理ではなく浸漬処理を用いて洗浄処理を施した。当該洗浄処理の後、１０ｇ／Ｌのシアン化金カリウム、５０ｇ／Ｌのクエン酸カリウム、１０ｇ／Ｌの水酸化カリウム、２ｇ／Ｌの硫酸コバルトを含む金めっき浴を用い、陽極材料をチタン白金板、陰極材料をレジスト処理後の被めっき材として、浴温：４０℃、電流密度：４Ａ／ｄｍ２の条件で３０秒間の条件で金めっき処理を施し、剥離液を用いてレジストを剥離することで端子の表面及び裏面のみに厚さ０．５μｍの金めっき層を形成させ（第四工程）、本発明の実施例であるＰＣＢ端子を得た。
　図４に得られたＰＣＢ端子の雄端子先端部分の概観写真を示す。雄端子の表面及び裏面のみに優れた耐摩耗特性、導電性、摺動性及び低摩擦性を有する厚付け金めっき層が形成されており、高価な金の使用量を最小限度に留めつつも、信頼性の高いＰＣＢ端子が得られている。
１・・・ＰＣＢ端子、
２・・・金属基材、
４・・・雄端子、
１２・・・ニッケルめっき層、
１４・・・厚付け金めっき層。

Claims (9)

  1. 　略四角柱形状の雄端子を複数有する櫛歯状のＰＣＢ端子の製造方法であって、
    　前記ＰＣＢ端子の形状とした金属基材にニッケルめっきを施し、前記雄端子の全面にニッケルめっき層を形成させる第一工程と、
    　前記雄端子の表面及び裏面にマスキング処理を施し、マスキング層を形成させる第二工程と、
    　前記雄端子の前記全面にレジストを塗布した後、前記マスキング層を剥離し、前記レジストを硬化させて前記雄端子の両側面にレジスト層を形成させる第三工程と、
    　前記雄端子に金めっき処理を施し、前記雄端子の前記表面及び前記裏面に金めっき層を形成させた後、前記レジスト層を剥離させる第四工程と、を含むこと、
    　を特徴とするＰＣＢ端子の製造方法。
  2. 　前記ニッケルめっき層の表面に金フラッシュめっき処理を施す工程を有すること、
    　を特徴とする請求項１に記載のＰＣＢ端子の製造方法。
  3. 　前記第一工程の予備処理として、前記金属基材に下地ストライクめっき処理を施す工程を有すること、
    を特徴とする請求項１又は２に記載のＰＣＢ端子の製造方法。
  4. 　前記金めっき層の厚さを０．２μｍ～１．０μｍとすること、
    　を特徴とする請求項１～３のうちのいずれかに記載のＰＣＢ端子の製造方法。
  5. 　前記ニッケルめっき層の表面に形成させる金フラッシュめっき層の厚さを０超０．１μｍ以下とすること、
    　を特徴とする請求項２～４のうちのいずれかに記載のＰＣＢ端子の製造方法。
  6. 　前記ニッケルめっき層の厚さを０．３μｍ～４．０μｍとすること、
    　を特徴とする請求項１～５のうちのいずれかに記載のＰＣＢ端子の製造方法。
  7. 　前記レジストにネガ型のレジストを用いること、
    　を特徴とする請求項１～６のうちのいずれかに記載のＰＣＢ端子の製造方法。
  8. 　略四角柱形状の雄端子を複数有する櫛歯状のＰＣＢ端子であって、
    　前記雄端子の全面にニッケルめっき層を有し、
    　前記雄端子の表面及び裏面に形成された前記ニッケルめっき層の表面のみに厚さが０．２μｍ～１．０μｍの厚付け金めっき層が形成されていること、
    　を特徴とするＰＣＢ端子。
  9. 　前記ニッケルめっき層の全面に厚さが０超０．１μｍ以下の薄付け金めっき層が形成されていること、を特徴とする請求項８に記載のＰＣＢ端子。
PCT/JP2018/016714 2017-05-30 2018-04-25 Ｐｃｂ端子の製造方法及びｐｃｂ端子 WO2018221089A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019522033A JP7079016B2 (ja) 2017-05-30 2018-04-25 Ｐｃｂ端子の製造方法及びｐｃｂ端子
JP2022046216A JP2022082619A (ja) 2017-05-30 2022-03-23 Ｐｃｂ端子の製造方法及びｐｃｂ端子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017106311 2017-05-30
JP2017-106311 2017-05-30

Publications (1)

Publication Number Publication Date
WO2018221089A1 true WO2018221089A1 (ja) 2018-12-06

Family

ID=64454498

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/016714 WO2018221089A1 (ja) 2017-05-30 2018-04-25 Ｐｃｂ端子の製造方法及びｐｃｂ端子

Country Status (2)

Country Link
JP (2) JP7079016B2 (ja)
WO (1) WO2018221089A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021054109A1 (ja) * 2019-09-19 2021-03-25 株式会社オートネットワーク技術研究所 ピン端子、コネクタ、コネクタ付きワイヤーハーネス、及びコントロールユニット

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461677B1 (en) * 2000-04-18 2002-10-08 Molex Incorporated Method of fabricating an electrical component
JP2005246424A (ja) * 2004-03-03 2005-09-15 Murata:Kk はんだ上がり防止帯の形成装置および形成方法、ならびにコネクター部材
JP2006249509A (ja) * 2005-03-10 2006-09-21 Shimizu:Kk 表面処理方法およびそれを用いる電子部品の製造方法
JP2008287942A (ja) * 2007-05-15 2008-11-27 Dowa Metaltech Kk Ｐｃｂコネクタ用オス端子及びその製造方法
JP2014191998A (ja) * 2013-03-27 2014-10-06 Furukawa Electric Co Ltd:The 部分メッキ平角導体、部分メッキ平角導体の製造方法、及び部分メッキ平角導体の製造装置
WO2015092979A1 (ja) * 2013-12-20 2015-06-25 オリエンタル鍍金株式会社 銀めっき部材及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3555366B2 (ja) * 1996-02-29 2004-08-18 松下電工株式会社 圧力センサの製造方法
JP2003243073A (ja) 2002-02-13 2003-08-29 Meiyuu Giken Kk 複数種の機能メッキを施したピンコンタクトおよびその製造方法
JP4343735B2 (ja) 2004-02-26 2009-10-14 東京特殊電線株式会社 プローブ針
JP4945193B2 (ja) 2006-08-21 2012-06-06 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 硬質金合金めっき液
CN102105623B (zh) 2008-06-11 2013-10-02 日本高纯度化学株式会社 电镀金液和使用该电镀金液而得的金皮膜
JP5396139B2 (ja) 2009-05-08 2014-01-22 株式会社神戸製鋼所 プレスフィット端子
KR20140036293A (ko) 2011-06-03 2014-03-25 파나소닉 주식회사 전기 접점 부품

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461677B1 (en) * 2000-04-18 2002-10-08 Molex Incorporated Method of fabricating an electrical component
JP2005246424A (ja) * 2004-03-03 2005-09-15 Murata:Kk はんだ上がり防止帯の形成装置および形成方法、ならびにコネクター部材
JP2006249509A (ja) * 2005-03-10 2006-09-21 Shimizu:Kk 表面処理方法およびそれを用いる電子部品の製造方法
JP2008287942A (ja) * 2007-05-15 2008-11-27 Dowa Metaltech Kk Ｐｃｂコネクタ用オス端子及びその製造方法
JP2014191998A (ja) * 2013-03-27 2014-10-06 Furukawa Electric Co Ltd:The 部分メッキ平角導体、部分メッキ平角導体の製造方法、及び部分メッキ平角導体の製造装置
WO2015092979A1 (ja) * 2013-12-20 2015-06-25 オリエンタル鍍金株式会社 銀めっき部材及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021054109A1 (ja) * 2019-09-19 2021-03-25 株式会社オートネットワーク技術研究所 ピン端子、コネクタ、コネクタ付きワイヤーハーネス、及びコントロールユニット

Also Published As

Publication number Publication date
JP7079016B2 (ja) 2022-06-01
JPWO2018221089A1 (ja) 2020-04-02
JP2022082619A (ja) 2022-06-02

Similar Documents

Publication Publication Date Title
WO2018221087A1 (ja) Ｐｃｂ端子
JP6466837B2 (ja) めっき材の製造方法及びめっき材
JP6484844B2 (ja) 銀めっき材及びその製造方法
JP2009500527A (ja) スズ・ウィスカ成長を最小化する特性又は特徴を有するスズの電着
US20120321781A1 (en) Pre-treatment process for electroless nickel plating
JP6665387B2 (ja) 銀めっき部材及びその製造方法
TWI745603B (zh) 銅蝕刻液
JP3683896B2 (ja) プリント配線基板からの銀メッキ剥離方法
KR101270770B1 (ko) 인쇄회로기판의 도금방법
KR100312840B1 (ko) 전기니켈도금욕또는전기니켈합금도금욕및그것을사용하는도금방법
TWI658135B (zh) 於其他金屬存在下選擇性處理銅的方法
TW583349B (en) Method for enhancing the solderability of a surface
JP2022082619A (ja) Ｐｃｂ端子の製造方法及びｐｃｂ端子
JP6651852B2 (ja) 銀めっき部材及びその製造方法
JP5247142B2 (ja) 銀めっき方法
JP2010090400A (ja) 導電材及びその製造方法
JP2014210959A (ja) めっき装置、めっき方法、配線回路基板の製造方法および配線回路基板
CN102753732A (zh) 氰系电解镀金浴及使用其的镀敷方法
TW201341598A (zh) 鍍銀電解液及其電鍍方法
TWI355219B (en) Micro-etching process of pcb without causing galva
JP2004107734A (ja) 電子部品のめっき方法、及び電子部品
JP2005194561A (ja) めっき方法、及び電子部品の製造方法
TW202314042A (zh) 銅蝕刻液及使用該銅蝕刻液的基板處理方法
JP6068213B2 (ja) めっき材
CN113943954A (zh) 一种2-3微米无针孔载体电解铜箔的制备方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18809860

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019522033

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18809860

Country of ref document: EP

Kind code of ref document: A1