WO2018211905A1 - 光電センサ - Google Patents

光電センサ Download PDF

Info

Publication number
WO2018211905A1
WO2018211905A1 PCT/JP2018/016176 JP2018016176W WO2018211905A1 WO 2018211905 A1 WO2018211905 A1 WO 2018211905A1 JP 2018016176 W JP2018016176 W JP 2018016176W WO 2018211905 A1 WO2018211905 A1 WO 2018211905A1
Authority
WO
WIPO (PCT)
Prior art keywords
light
light shielding
light receiving
photodiode
circuit
Prior art date
Application number
PCT/JP2018/016176
Other languages
English (en)
French (fr)
Inventor
太一郎 加藤
慎二 飯島
Original Assignee
アズビル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アズビル株式会社 filed Critical アズビル株式会社
Priority to CN201880029879.9A priority Critical patent/CN110612609A/zh
Publication of WO2018211905A1 publication Critical patent/WO2018211905A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors

Definitions

  • the present invention relates to a photoelectric sensor including a light receiving circuit in which a photodiode and an IV circuit (current-voltage conversion circuit) are capacitively coupled.
  • the photocurrent generated by the photodiode PD is converted into a voltage signal by the IV circuit using the OP amplifier U1 and the resistor R1.
  • disturbance light other than the intended light reception signal is also voltage-converted.
  • a pulse signal is used as the detection signal, and DC disturbance light is removed by a high-pass filter at the subsequent stage.
  • the light receiving circuit shown in FIG. 1 is conventionally mounted on an integrated circuit.
  • the minimum value of the resistor R1 of the IV circuit shown in FIG. 1 is determined from the minimum light reception signal and the noise level of the light reception circuit, and the maximum value is determined from the disturbance light tolerance.
  • the IV circuit has a diode D1 for clamping the output voltage against disturbance light.
  • the IV circuit becomes unstable and may malfunction.
  • FIG. 2 there is a method in which a photodiode PD and an IV circuit are capacitively coupled by a capacitor C2, so that a DC light component such as sunlight is not converted into a voltage by the IV circuit.
  • a DC light component such as sunlight is not converted into a voltage by the IV circuit.
  • the DC light component flows to the resistor R2 side, and only the AC light component flows to the IV circuit side via the capacitor C2.
  • the light receiving circuit shown in FIG. 2 is conventionally configured using discrete elements.
  • Patent Document 1 also shows the difference between FIGS.
  • the photodiode PD and the IV circuit are connected via a current mirror circuit, but the configuration is essentially the same. Further, it is described that the capacitance value of the capacitor C2 needs to be about 10 to 100 times the parasitic capacitance of the photodiode PD.
  • the present invention has been made to solve the above-described problems.
  • a photoelectric sensor having a light receiving circuit in which a photodiode and an IV circuit are capacitively coupled
  • a photoelectric sensor capable of mounting the light receiving circuit on an integrated circuit is provided. It aims to provide a sensor.
  • a photodiode and a current-voltage conversion circuit are capacitively coupled by a capacitor, and include a light receiving circuit mounted on an integrated circuit.
  • the photodiode includes a light receiving unit that receives light, and a light receiving unit of the light receiving unit. It has a light-shielding region provided around and shielded by a light-shielding metal layer, and a capacitor is formed in the light-shielding region.
  • the light receiving circuit can be mounted on the integrated circuit.
  • FIG. 8 is an equivalent circuit diagram of the light receiving circuit shown in FIG. 7.
  • the light receiving circuit includes a photodiode PD, an OP amplifier U1, a power supply V1, a resistor R1, a capacitor C1, a diode D1, a capacitor C2, a resistor R2, and a constant voltage source Vcc.
  • the OP amplifier U1, the power supply V1, the resistor R1, the capacitor C1, and the diode D1 constitute an IV circuit.
  • the photodiode PD generates a current corresponding to the input light.
  • the photodiode PD has a cathode connected to the inverting input terminal of the OP amplifier U1 through the capacitor C2, and an anode grounded.
  • the OP amplifier U1 amplifies the difference voltage between the inverting input terminal and the non-inverting input terminal.
  • the power source V1 has a positive terminal connected to the non-inverting input terminal of the OP amplifier U1, and a negative terminal grounded.
  • the resistor R1 has one end connected to the inverting input terminal of the OP amplifier U1 and the other end connected to the output terminal of the OP amplifier U1.
  • the capacitor C1 has one end connected to the inverting input terminal of the OP amplifier U1 and the other end connected to the output terminal of the OP amplifier U1.
  • the diode D1 has a cathode connected to the inverting input terminal of the OP amplifier U1, and an anode connected to the output terminal of the OP amplifier U1.
  • the diode D1 is configured by connecting a plurality of diodes in series.
  • the resistor R2 has one end connected to the constant voltage source Vcc and the other end connected to the cathode of the photodiode PD.
  • FIG. 3 shows a case where the light receiving circuit shown in FIG. 1 is mounted on an integrated circuit.
  • FIG. 3 shows a cross-sectional structure of the photodiode PD and its peripheral portion in the light receiving circuit.
  • the insulating layer is not shown.
  • an N well (N-WELL) 102-1 which is a diffusion layer is formed on a P-type substrate (P-SUB) 101.
  • a photodiode PD is constituted by a pn junction between the P-type substrate 101 and the N-well 102-1.
  • An N well 102-2 is formed around the N well 102-1 on the P-type substrate 101.
  • a light shielding metal layer M1-1 which is a wiring layer, is formed on the outer peripheral portion of the N well 102-1 via an insulating layer.
  • a light shielding metal layer M1-2 is formed on the N well 102-2 via an insulating layer.
  • a light shielding metal layer M1-3 is formed in the region between the N well 102-1 and the N well 102-2 on the P-type substrate 101 via an insulating layer.
  • the N well 102-1 and the light shielding metal layer M1-1 are connected by a contact 103-1.
  • the N well 102-2 and the light shielding metal layer M1-2 are connected by a contact 103-2.
  • the region between the N well 102-1 and the N well 102-2 on the P-type substrate 101 and the light shielding metal layer M1-3 are connected by a contact 103-3.
  • a light shielding metal layer M2-1 is formed on the light shielding metal layers M1-1 and M1-3 via an insulating layer.
  • a light shielding metal layer M2-2 is formed on the light shielding metal layer M1-2 via an insulating layer.
  • a via 104-1 is connected between the light shielding metal layer M1-3 and the light shielding metal layer M2-1.
  • a signal line 105-1 is connected to the light shielding metal layer M1-1. This signal line 105-1 is connected to the inverting input terminal of the OP amplifier U1.
  • a power supply line 105-2 is connected to the light shielding metal layer M1-2. The power supply line 105-2 is connected to a power supply existing around the photodiode PD.
  • a shield line 105-3 is connected to the light shielding metal layer M2-1.
  • the shield line 105-3 is a line for dropping the substrate layer around the photodiode PD to a stable voltage (GND).
  • a GND line 105-4 is connected to the light shielding metal layer M2-2.
  • the GND line 105-4 is a line for dropping the light shielding metal layer M2-2 around the photodiode PD to a stable voltage (GND). Noise from the outside to the photodiode PD is removed by the shield line 105-3 and the GND line 105-4.
  • a portion that is not covered with the light shielding region (the light shielding metal layers M1-1 to M1-3, M2-1, and M2-2) is a light receiving portion. Further, the portion that transmits the photocurrent generated by the photodiode PD to the IV circuit is shielded from light. Further, the light shielding area is a stable area where noise from the outside is removed.
  • the size of the light receiving portion of the photodiode PD is a size necessary for condensing the received light signal by the microlens, and requires a certain area. For this reason, a light-shielding region including a portion for transmitting the photocurrent to the IV circuit is also in the periphery, and occupies a large area. Therefore, in the light receiving circuit according to the first embodiment, as shown in FIG. 4, the capacitance C2 for capacitive coupling shown in FIG. 2 is formed by using two polysilicon layers 106 and 107 in the light shielding region.
  • a light shielding metal layer M1-4 is provided between the light shielding metal layer M1-1 and the light shielding metal layer M1-3, and between the light shielding metal layer M1-1 and the light shielding metal layer M1-4.
  • the two polysilicon layers 106 and 107 having a gap are interposed through the contacts 103-4 and 103-5.
  • the two polysilicon layers 106 and 107 are arranged in the light shielding region.
  • two polysilicon layers can often be used, and the configuration shown in FIG. 4 can be realized. Further, by using the two polysilicon layers 106 and 107, the capacitor C2 with high accuracy can be manufactured.
  • the photodiode PD is provided around the light receiving portion that receives light and the light receiving portion, and the light shielding metal layers M1-1 to M1-4, M2-1. , M2-2, and the capacitor C2 is formed in the light shielding region. Therefore, in the photoelectric sensor having the light receiving circuit in which the photodiode PD and the IV circuit are capacitively coupled, It can be mounted on an integrated circuit.
  • the polysilicon layer has a high resistance, and normally the polysilicon layer and the N well are not directly connected. Therefore, in FIG. 4, two polysilicon layers 106 and 107 are interposed between the light shielding metal layer M1-1 and the light shielding metal layer M1-4.
  • the present invention is not limited to this.
  • the light shielding metal layer M1-4 may not be provided, and two polysilicon layers 106 and 107 having a gap may be interposed in the contact 103-1.
  • FIG. 6 is a diagram showing an example of a cross-sectional structure around the photodiode of the light receiving circuit according to Embodiment 2 of the present invention.
  • the polysilicon layers 106 and 107, the light shielding metal layer M1-4, and the contacts 103-4 and 103-5 are removed from the cross-sectional structure example shown in FIG.
  • an MIM 108, light shielding metal layers M3-1, M3-2, M4-1, and vias 104-2, 109-1, 109-2, 110-1 are added.
  • Other configurations are the same, and the same reference numerals are given and description thereof is omitted.
  • the MIM 108 is formed on the light shielding metal layer M1-1 via an insulating layer.
  • the MIM 108 is disposed in the light shielding area.
  • the light shielding metal layer M3-1 is formed on a part of the MIM 108 via an insulating layer.
  • the light shielding metal layer M3-2 is formed on a part of the light shielding metal layers M2-1 and M2-2 and the MIM 108 via an insulating layer.
  • the light shielding metal layer M4-1 is formed on the light shielding metal layers M3-1 and 3-2 via an insulating layer.
  • the via 104-2 connects the light shielding metal layer M1-1 and the MIM 108.
  • the via 109-1 connects the MIM 108 and the light shielding metal layer M3-1.
  • the via 109-2 connects the light shielding metal layer M2-1 and the light shielding metal layer M3-2.
  • the via 110-1 connects the light shielding metal layer M3-2 and the light shielding metal layer M4-1.
  • the signal line 105-1 is connected to the light shielding metal layer M3-1.
  • the shield line 105-3 is connected to the light shielding metal layer M4-1.
  • the capacitor C2 by the MIM 108, a larger capacity can be secured as compared with the case where the capacitor C2 is formed by the two polysilicon layers 106 and 107.
  • the light receiving circuit is configured using the P-type substrate 101.
  • a light receiving circuit may be configured using an N-type substrate 111 as shown in FIG.
  • the P-type substrate 101 is changed to the N-type substrate 111, and the N wells 102-1 and 102-2 are changed to the P wells 112-1 and 112- in the light receiving circuit shown in FIG.
  • the arrangement of the power supply line 105-2 and the shield line 105-3 is reversed.
  • FIG. 8 is an equivalent circuit diagram of the light receiving circuit shown in FIG. 7 shows the case where the capacitor C2 is composed of two polysilicon layers 106 and 107, the same applies to the case where the capacitor C2 is composed of the MIM.
  • the invention of the present application can be freely combined with each embodiment, modified with any component in each embodiment, or omitted with any component in each embodiment. .
  • the photoelectric sensor according to the present invention is a photoelectric sensor having a light receiving circuit in which a photodiode and an IV circuit are capacitively coupled. Since the light receiving circuit can be mounted on an integrated circuit, for example, the photodiode and the IV circuit (current-voltage conversion circuit). Is suitable for use in a photoelectric sensor having a light receiving circuit in which are coupled with each other.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

フォトダイオード（ＰＤ）は、光を受光する受光部、及び当該受光部の周囲に設けられ、遮光メタル層（Ｍ１－１～Ｍ１－４，Ｍ２－１，Ｍ２－２）で遮光された遮光領域を有し、容量（Ｃ２）は、遮光領域に形成された。

Description

光電センサ
　この発明は、フォトダイオードとＩＶ回路（電流電圧変換回路）とが容量結合された受光回路を備えた光電センサに関する。
　光電センサの受光回路では、図１に示すように、フォトダイオードＰＤにより発生された光電流を、ＩＶ回路で、ＯＰアンプＵ１及び抵抗Ｒ１等を用いて、電圧信号に変換する。この構成では、目的とする受光信号以外の外乱光も電圧変換することになる。通常、検出信号はパルス信号を用いており、直流の外乱光は後段のハイパスフィルタで除去される。なお図１に示す受光回路は、従来から集積回路に搭載されて構成される。
　この光電センサを、外乱光が太陽光である環境で使用した場合、１０万ルクスを超える光量が入光される場合がある。図１に示したＩＶ回路の抵抗Ｒ１は、最小受光信号と受光回路のノイズレベルから最小値が決定され、外乱光耐量から最大値が決定される。なお、ＩＶ回路は、図１に示すように、外乱光に対し、出力電圧をクランプするためのダイオードＤ１を有している。しかしながら、１０万ルクス程度の非常に大きな外乱光が入光されると、ＩＶ回路は不安定な状態となり、誤動作する可能性がある。
　この対策として、図２に示すように、フォトダイオードＰＤとＩＶ回路とを、容量Ｃ２により容量結合することで、太陽光等の直流光成分をＩＶ回路で電圧変換させない方法がある。これにより、フォトダイオードＰＤにより発生された光電流のうち、直流光成分は抵抗Ｒ２側に流れ、交流光成分のみが容量Ｃ２を介してＩＶ回路側に流れる。なお図２に示す受光回路は、従来ではディスクリート素子を用いて構成される。
特開２００９－５４６４７号公報
　一方、図２に示すような受光回路を集積回路に搭載する場合、容量Ｃ２の形成に必要な面積が、受光回路を集積回路に搭載するには大きくなるため、実現が困難である。
　なお、特許文献１においても、図１，２の違いについて示されている。この特許文献１に開示された発明では、カレントミラー回路を介してフォトダイオードＰＤとＩＶ回路が接続されているが、本質的に同じ構成である。また、容量Ｃ２の容量値は、フォトダイオードＰＤの寄生容量の１０～１００倍程度必要であることが記載されている。
　この発明は、上記のような課題を解決するためになされたもので、フォトダイオードとＩＶ回路とが容量結合された受光回路を備えた光電センサにおいて、受光回路を集積回路に搭載可能である光電センサを提供することを目的としている。
　この発明に係る光電センサは、フォトダイオードと電流電圧変換回路とが容量により容量結合され、集積回路に搭載された受光回路を備え、フォトダイオードは、光を受光する受光部、及び当該受光部の周囲に設けられ、遮光メタル層で遮光された遮光領域を有し、容量は、遮光領域に形成されたことを特徴とする。
　この発明によれば、上記のように構成したので、フォトダイオードとＩＶ回路とが容量結合された受光回路を備えた光電センサにおいて、受光回路を集積回路に搭載可能である。
従来の光電センサが有する受光回路の構成例を示す回路図である。 従来の光電センサが有する受光回路の別の構成例を示す回路図である。 図１に示す受光回路のフォトダイオード周辺の断面構造例を示す図である。 この発明の実施の形態１に係る受光回路のフォトダイオード周辺の断面構造例を示す図である。 この発明の実施の形態１に係る受光回路のフォトダイオード周辺の別の断面構造例を示す図である。 この発明の実施の形態２に係る受光回路のフォトダイオード周辺の断面構造例を示す図である。 この発明の実施の形態１に係る受光回路のフォトダイオード周辺の別の断面構造例を示す図である。 図７に示す受光回路の等価回路図である。
　以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態１．
　まず、この発明の実施の形態１に係る光電センサが有する受光回路の全体構成について説明する。この受光回路は、等価回路としては図２に示す受光回路と同じであるため、図２を用いて説明を行う。
　受光回路は、例えば図２に示すように、フォトダイオードＰＤ、ＯＰアンプＵ１、電源Ｖ１、抵抗Ｒ１、容量Ｃ１、ダイオードＤ１、容量Ｃ２、抵抗Ｒ２及び定電圧源Ｖｃｃを備えている。なお、ＯＰアンプＵ１、電源Ｖ１、抵抗Ｒ１、容量Ｃ１及びダイオードＤ１は、ＩＶ回路を構成する。
　フォトダイオードＰＤは、入力光に応じた電流を発生する。このフォトダイオードＰＤは、カソードが容量Ｃ２を介してＯＰアンプＵ１の反転入力端子に接続され、アノードが接地されている。
　ＯＰアンプＵ１は、反転入力端子と非反転入力端子との間の差電圧を増幅する。また、電源Ｖ１は、プラス端子がＯＰアンプＵ１の非反転入力端子に接続され、マイナス端子が接地されている。また、抵抗Ｒ１は、一端がＯＰアンプＵ１の反転入力端子に接続され、他端がＯＰアンプＵ１の出力端子に接続されている。また、容量Ｃ１は、一端がＯＰアンプＵ１の反転入力端子に接続され、他端がＯＰアンプＵ１の出力端子に接続されている。また、ダイオードＤ１は、カソードがＯＰアンプＵ１の反転入力端子に接続され、アノードがＯＰアンプＵ１の出力端子に接続されている。なお、ダイオードＤ１は、複数のダイオードが直列接続されて構成される。
　また、抵抗Ｒ２は、一端が定電圧源Ｖｃｃに接続され、他端がフォトダイオードＰＤのカソードに接続されている。
　ここで、図２に示すような受光回路を集積回路に搭載する場合、容量Ｃ２の形成に必要な面積が大きい。そのため、従来では、受光回路を集積回路に搭載するには面積が大きくなり、実現が困難であった。
　一方、図１に示す受光回路を集積回路に搭載した場合を図３に示す。なお図３では、受光回路のうちのフォトダイオードＰＤとその周辺部の断面構造を示している。また図３では、絶縁層の図示を省略している。以下に示す図においても同様である。
　この受光回路では、図３に示すように、Ｐ型基板（Ｐ－ＳＵＢ）１０１上に、拡散層であるＮウェル（Ｎ－ＷＥＬＬ）１０２－１が形成されている。このＰ型基板１０１とＮウェル１０２－１との間のｐｎ接合によりフォトダイオードＰＤが構成される。
　また、Ｐ型基板１０１上のＮウェル１０２－１の周辺には、Ｎウェル１０２－２が形成されている。
　また、Ｎウェル１０２－１上の外周部には、絶縁層を介して、配線層である遮光メタル層Ｍ１－１が形成されている。
　また、Ｎウェル１０２－２上には、絶縁層を介して、遮光メタル層Ｍ１－２が形成されている。
　また、Ｐ型基板１０１上のＮウェル１０２－１とＮウェル１０２－２との間の領域には、絶縁層を介して、遮光メタル層Ｍ１－３が形成されている。
　また、Ｎウェル１０２－１と遮光メタル層Ｍ１－１は、コンタクト１０３－１により接続されている。
　また、Ｎウェル１０２－２と遮光メタル層Ｍ１－２は、コンタクト１０３－２により接続されている。
　また、Ｐ型基板１０１上のＮウェル１０２－１とＮウェル１０２－２との間の領域と遮光メタル層Ｍ１－３は、コンタクト１０３－３により接続されている。
　また、遮光メタル層Ｍ１－１，Ｍ１－３上には、絶縁層を介して、遮光メタル層Ｍ２－１が形成されている。
　また、遮光メタル層Ｍ１－２上には、絶縁層を介して、遮光メタル層Ｍ２－２が形成されている。
　また、遮光メタル層Ｍ１－３と遮光メタル層Ｍ２－１との間には、ビア１０４－１が接続されている。
　また、遮光メタル層Ｍ１－１には、信号ライン１０５－１が接続されている。この信号ライン１０５－１は、ＯＰアンプＵ１の反転入力端子に接続される。
　また、遮光メタル層Ｍ１－２には、電源ライン１０５－２が接続されている。この電源ライン１０５－２は、フォトダイオードＰＤの周辺に存在する電源が接続される。
　また、遮光メタル層Ｍ２－１には、シールドライン１０５－３が接続されている。シールドライン１０５－３は、フォトダイオードＰＤの周辺の基板層を安定した電圧（ＧＮＤ）に落とすためのラインである。
　また、遮光メタル層Ｍ２－２には、ＧＮＤライン１０５－４が接続されている。ＧＮＤライン１０５－４は、フォトダイオードＰＤの周辺の遮光メタル層Ｍ２－２を安定した電圧（ＧＮＤ）に落とすためのラインである。
　このシールドライン１０５－３及びＧＮＤライン１０５－４により、外部からフォトダイオードＰＤへのノイズを除去する。
　このように、図３に示すフォトダイオードＰＤでは、遮光領域（遮光メタル層Ｍ１－１～Ｍ１－３，Ｍ２－１，Ｍ２－２）で覆われていない部分が受光部となる。また、フォトダイオードＰＤにより発生された光電流をＩＶ回路に伝送する部分は遮光されている。また、遮光領域は、外部からのノイズが除去される安定した領域である。
　ここで、フォトダイオードＰＤの受光部のサイズは、マイクロレンズにより受光信号を集光するために必要なサイズとなっており、ある程度の面積を必要とする。そのため、光電流をＩＶ回路に伝送する部分を含む遮光領域もその周囲にあり、大きい面積を占める。
　そこで、実施の形態１に係る受光回路では、図４に示すように、遮光領域に２層のポリシリコン層１０６，１０７を用いて図２に示す容量結合用の容量Ｃ２を形成する。
　図４に示す構成では、遮光メタル層Ｍ１－１と遮光メタル層Ｍ１－３との間に遮光メタル層Ｍ１－４を設け、遮光メタル層Ｍ１－１と遮光メタル層Ｍ１－４との間で、コンタクト１０３－４，１０３－５を介して、間隙を有する２層のポリシリコン層１０６，１０７が介在されている。この２層のポリシリコン層１０６，１０７は、遮光領域に配置される。
　なお、近年の半導体プロセスでは、２層のポリシリコン層を利用できる場合が多く、図４に示す構成を実現可能である。また、２層のポリシリコン層１０６，１０７を用いることで、精度のよい容量Ｃ２を作製できる。
　以上のように、この実施の形態１によれば、フォトダイオードＰＤは、光を受光する受光部、及び当該受光部の周囲に設けられ、遮光メタル層Ｍ１－１～Ｍ１－４，Ｍ２－１，Ｍ２－２で遮光された遮光領域を有し、容量Ｃ２は、遮光領域に形成されたので、フォトダイオードＰＤとＩＶ回路とが容量結合された受光回路を備えた光電センサにおいて、受光回路を集積回路に搭載可能である。
　なお、ポリシリコン層は高抵抗であり、通常、ポリシリコン層とＮウェルとは直接接続しない。そのため、図４では、遮光メタル層Ｍ１－１と遮光メタル層Ｍ１－４との間に２層のポリシリコン層１０６，１０７を介在させている。しかしながら、これに限らず、例えば図５に示すように、遮光メタル層Ｍ１－４は設けず、コンタクト１０３－１に、間隙を有する２層のポリシリコン層１０６，１０７を介在させてもよい。
実施の形態２．
　実施の形態１では、容量Ｃ２が２層のポリシリコン層１０６，１０７から構成される場合を示した。それに対し、実施の形態２では、容量Ｃ２がＭＩＭ（メタルインシュレータメタル）１０８で構成される場合を示す。
　図６はこの発明の実施の形態２に係る受光回路のフォトダイオード周辺の断面構造例を示す図である。この図６に示す実施の形態２に係る断面構造例では、図４に示す断面構造例に対し、ポリシリコン層１０６，１０７、遮光メタル層Ｍ１－４及びコンタクト１０３－４，１０３－５を取除き、ＭＩＭ１０８、遮光メタル層Ｍ３－１，Ｍ３－２，Ｍ４－１、ビア１０４－２，１０９－１，１０９－２，１１０－１を追加している。その他の構成は同様であり、同一の符号を付してその説明を省略する。
　ＭＩＭ１０８は、遮光メタル層Ｍ１－１上に絶縁層を介して形成されている。このＭＩＭ１０８は、遮光領域に配置される。
　遮光メタル層Ｍ３－１は、ＭＩＭ１０８上の一部に絶縁層を介して形成されている。
　遮光メタル層Ｍ３－２は、遮光メタル層Ｍ２－１，Ｍ２－２、及びＭＩＭ１０８上の一部に絶縁層を介して形成されている。
　遮光メタル層Ｍ４－１は、遮光メタル層Ｍ３－１，３－２上に絶縁層を介して形成されている。
　ビア１０４－２は、遮光メタル層Ｍ１－１とＭＩＭ１０８とを接続する。
　ビア１０９－１は、ＭＩＭ１０８と遮光メタル層Ｍ３－１とを接続する。
　ビア１０９－２は、遮光メタル層Ｍ２－１と遮光メタル層Ｍ３－２とを接続する。
　ビア１１０－１は、遮光メタル層Ｍ３－２と遮光メタル層Ｍ４－１とを接続する。
　また、信号ライン１０５－１は、遮光メタル層Ｍ３－１に接続されている。
　また、シールドライン１０５－３は、遮光メタル層Ｍ４－１に接続されている。
　このように、ＭＩＭ１０８により容量Ｃ２を構成することで、２層のポリシリコン層１０６，１０７により容量Ｃ２を構成する場合に対し、より大きな容量を確保できる。
　なお上記では、Ｐ型基板１０１を用いて受光回路を構成した場合を示した。しかしながら、これに限らず、例えば図７に示すようにＮ型基板１１１を用いて受光回路を構成してもよく、同様の効果を得られる。また、図７に示す受光回路では、図４に示す受光回路に対し、Ｐ型基板１０１をＮ型基板１１１に変更し、Ｎウェル１０２－１，１０２－２をＰウェル１１２－１，１１２－２に変更し、電源ライン１０５－２とシールドライン１０５－３の配置箇所を反対にしている。また図８は、図７に示す受光回路の等価回路図である。また図７では、容量Ｃ２が２層のポリシリコン層１０６，１０７から構成される場合を示したが、容量Ｃ２がＭＩＭ１０８で構成される場合についても同様である。
　また、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
　本発明に係る光電センサは、フォトダイオードとＩＶ回路とが容量結合された受光回路を備えた光電センサにおいて、受光回路を集積回路に搭載可能なので、例えばフォトダイオードとＩＶ回路（電流電圧変換回路）とが容量結合された受光回路を備えた光電センサで用いるのに適している。
１０１　Ｐ型基板
１０２－１，１０２－２　Ｎウェル
１０３－１～１０３－５　コンタクト
１０４－１，１０４－２　ビア
１０５－１　信号ライン
１０５－２　電源ライン
１０５－３　シールドライン
１０５－４　ＧＮＤライン
１０６，１０７　ポリシリコン層
１０８　ＭＩＭ
１０９－１，１０９－２　ビア
１１０－１　ビア
１１１　Ｎ型基板
１１２－１，１１２－２　Ｐウェル

Claims (3)

  1. 　フォトダイオードと電流電圧変換回路とが容量により容量結合され、集積回路に搭載された受光回路を備え、
    　前記フォトダイオードは、光を受光する受光部、及び当該受光部の周囲に設けられ、遮光メタル層で遮光された遮光領域を有し、
    　前記容量は、前記遮光領域に形成された
    　ことを特徴とする光電センサ。
  2. 　前記容量は、２層のポリシリコン層から成る
    　ことを特徴とする請求項１記載の光電センサ。
  3. 　前記容量は、メタルインシュレータメタルから成る
    　ことを特徴とする請求項１記載の光電センサ。
PCT/JP2018/016176 2017-05-17 2018-04-19 光電センサ WO2018211905A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201880029879.9A CN110612609A (zh) 2017-05-17 2018-04-19 光电传感器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017098314A JP6986857B2 (ja) 2017-05-17 2017-05-17 光電センサ
JP2017-098314 2017-05-17

Publications (1)

Publication Number Publication Date
WO2018211905A1 true WO2018211905A1 (ja) 2018-11-22

Family

ID=64274285

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/016176 WO2018211905A1 (ja) 2017-05-17 2018-04-19 光電センサ

Country Status (3)

Country Link
JP (1) JP6986857B2 (ja)
CN (1) CN110612609A (ja)
WO (1) WO2018211905A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256841A (ja) * 1997-03-14 1998-09-25 Sony Corp フォトダイオード増幅回路
JPH118518A (ja) * 1997-04-21 1999-01-12 Fujikura Ltd 光電変換回路
JP2000508836A (ja) * 1997-02-13 2000-07-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 感光性画素のアレイ
JP2001053331A (ja) * 1999-08-06 2001-02-23 Sharp Corp 受光装置
JP2005051087A (ja) * 2003-07-30 2005-02-24 Matsushita Electric Ind Co Ltd 光半導体装置
JP2005209994A (ja) * 2004-01-26 2005-08-04 Matsushita Electric Ind Co Ltd 受光素子およびその製造方法
JP2011071312A (ja) * 2009-09-25 2011-04-07 Hamamatsu Photonics Kk 光検出装置
US20120201350A1 (en) * 2011-02-07 2012-08-09 Samsung Electronics Co., Ltd. Radiation detector and method for manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823076A (ja) * 1994-07-06 1996-01-23 Sharp Corp 誘電体キャパシタの製造方法及び該方法によって製造される、キャパシタを備える半導体装置
JP3173429B2 (ja) * 1997-07-15 2001-06-04 日本電気株式会社 Ｉ−ｖ変換増幅器
JP2002110798A (ja) * 2000-09-27 2002-04-12 Hitachi Ltd 半導体装置およびそのレイアウト方法
JP2008199414A (ja) * 2007-02-14 2008-08-28 Matsushita Electric Ind Co Ltd 光電変換装置、イメージセンサ及びイメージングシステム
JP2014112580A (ja) * 2012-12-05 2014-06-19 Sony Corp 固体撮像素子および駆動方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000508836A (ja) * 1997-02-13 2000-07-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 感光性画素のアレイ
JPH10256841A (ja) * 1997-03-14 1998-09-25 Sony Corp フォトダイオード増幅回路
JPH118518A (ja) * 1997-04-21 1999-01-12 Fujikura Ltd 光電変換回路
JP2001053331A (ja) * 1999-08-06 2001-02-23 Sharp Corp 受光装置
JP2005051087A (ja) * 2003-07-30 2005-02-24 Matsushita Electric Ind Co Ltd 光半導体装置
JP2005209994A (ja) * 2004-01-26 2005-08-04 Matsushita Electric Ind Co Ltd 受光素子およびその製造方法
JP2011071312A (ja) * 2009-09-25 2011-04-07 Hamamatsu Photonics Kk 光検出装置
US20120201350A1 (en) * 2011-02-07 2012-08-09 Samsung Electronics Co., Ltd. Radiation detector and method for manufacturing the same

Also Published As

Publication number Publication date
CN110612609A (zh) 2019-12-24
JP6986857B2 (ja) 2021-12-22
JP2018195703A (ja) 2018-12-06

Similar Documents

Publication Publication Date Title
CN109478578B (zh) 光检测装置
US11322635B2 (en) Light detection device
EP3392675B1 (en) Active pixel circuit for a time-of-flight system and method for operating the same
TW201717370A (zh) 光檢測裝置
US11508770B2 (en) Back-illuminated semiconductor light detecting device
CN109564953B (zh) 光检测装置
US11183608B2 (en) Photodetecting device with weak light signal detection and low power consumption
EP1476734B1 (en) Low power integrating circuit for use with a photodetector and optical sensor including such an integrating circuit
WO2018088480A1 (ja) 光検出装置
KR101911141B1 (ko) 광 모듈
WO2018211905A1 (ja) 光電センサ
CN109904273B (zh) 一种cmos spad光电器件的等效电路
JP6438451B2 (ja) 光受信回路
US11838012B2 (en) Power on reset circuit and integrated circuit including the same
Chowdhury et al. A monolithically integrated time-of-flight sensor with large area silicon avalanche photodiode
JPH0391959A (ja) バイポーラ・ｃｍｏｓデバイスと一体化したフォトダイオード
US20230049751A1 (en) Photodiode integrated with circuit
JP6244403B2 (ja) 半導体光検出素子
JPS6338258A (ja) イメ−ジセンサ
Fan et al. Realization of a fully-integrated POF receiver with large-area photodetector in 0.5 μm CMOS
JP2013254770A (ja) フォトカプラ
JPH0485885A (ja) フォトカプラ
JP2013110365A (ja) 光検出半導体装置、光検出装置および電子機器
JPH0730143A (ja) 光結合半導体装置
JPH0595269A (ja) 受光集積回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18801388

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18801388

Country of ref document: EP

Kind code of ref document: A1