JP2013110365A

JP2013110365A - 光検出半導体装置、光検出装置および電子機器

Info

Publication number: JP2013110365A
Application number: JP2011256513A
Authority: JP
Inventors: Takuma Hiramatsu; 卓磨平松
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2011-11-24
Filing date: 2011-11-24
Publication date: 2013-06-06

Abstract

【課題】電気的雑音の影響による無信号状態での誤検知の発生を十分抑圧することができる光検出半導体装置を提供する。
【解決手段】遮光されていないフォトダイオード１０３が有する第１の半導体接合面の重心位置と駆動回路１０１の重心位置の間の距離を、D1₁とし、遮光されたフォトダイオード１０２が有する第２の半導体接合面の重心位置と駆動回路１０１の重心位置の間の距離を、D2₁とし、第１の半導体接合面の面積をS1₁とし、第２の半導体接合面の面積をS2₁とすると、（S1₁／D1₁）＞（S2₁／D2₁）が満たされるように、第１の半導体接合面と第２の半導体接合面は、配置されている。
【選択図】図１

Description

この発明は、電子機器の内部で、測定対象の有無、近接／非近接状態、あるいは移動方向を検出するために使用される光検出装置に関連し、特に、この光検出装置の内部に搭載される光検出半導体装置に関する。

液晶ディスプレイ等の表示画面を備えた電子機器、例えば携帯電話やスマートフォン、タブレット型情報端末、あるいはデジタルカメラ等においては、機器への人体の近接具合を検出して種々の制御が行われている。これらの機器の表示画面はタッチパネルとしての情報入力機能も兼ねており、通話の開始や機器をポケット等に挿入するなど何らかの物体がタッチパネルに近接した際、その機能をオフすることで誤動作を防止することが必要となる場面がある。また、デジタルカメラでは、ユーザが液晶画面からファインダーに目線を移す際に自動的に液晶画面の明るさを落とすといった制御が行われる。このような用途に向け、自らパルス発光し対象物体から反射した当該パルス光を検出することで対象物体の近接具合を判定する、小型かつ安価な光学式の近接センサが光検出装置として用いられている。

また、例えば複写機等の事務用電子機器においても、各種可動機構部の回転や原点／終点の検出、あるいは特定箇所での用紙の有無を検知するために、上記近接センサと同様の原理で、光検出装置が自ら発光し、対象物からの反射した光あるいは透過した光の有無を検出／判定した結果に基づいて、電子機器内部の各所の制御が行われている（当該分野ではこのような目的に使用する光検出装置はフォトインタラプタと呼ばれる）。

本発明が対象とするのは、上記光検出装置のなかでも特に、自らパルス発光し対象物体から反射した当該パルス光を検出することで対象物体の有無を判定する光検出装置である。パルス光を信号として利用することにより、信号光をDC光である場合と比べ、太陽光や白熱灯からインバータ蛍光灯やPWM変調された白色LED光など、あらゆる環境下における外乱光ノイズに対し、耐性が高い設計を行う自由度が得られることは当業者にとって自明であろう。またDC光を信号とする場合に本発明が有効であることも同様に容易に理解されるであろう。

上記のような光検出装置において、実際に発光素子を駆動し、パルス光を受信して一連の信号処理を行うのは、受光素子及び信号処理回路を集積化した半導体装置（以下、光検出半導体装置と称する）である。上記半導体装置の信号処理回路は、発光素子のパルス駆動回路と、受光素子からの電流信号を増幅しパルス信号として再生したり、あるいは受光素子からの電流信号の強度を再生パルス数（周波数）としてA/D変換するなど、各種の変形が可能な一般的受信回路を少なくとも備えている。さらに、発光パルスと前記電流信号のタイミングが一致しているか否かを判定したり、本来の電流信号と外乱光による雑音とを差し引いたり、あるいは両者を区別して判定結果を修正するなどの、任意のアルゴリズムを実現するためのロジック回路や上記各回路ブロックの動作に必要なタイミング信号を生成するための内部発振回路を備えている。光検出半導体装置それ自身を電子機器すなわちホストシステムの側から制御するための通信インターフェースを備える場合もあり得る。

また、上記半導体装置の受光素子は、できるだけ受光感度を高めて受光部の開口面積、すなわち半導体装置のチップ面積を最小化する目的から、例えばシリコン半導体基板と拡散層のpn接合をフォトダイオードとして利用するとともに、発光素子の中心波長を780乃至950nm程度の近赤外領域から選定するのが一般的である。

上記のような光検出装置において、小型化及び低コスト化に対する要求は非常に強い。光検出装置を小型化することで、光学系としての開口面積（例えば受光レンズ面積）も縮小するが、検出距離等の光検出装置としての性能を維持するためには、本来、当該面積縮小分を信号発光量で補う必要がある。ここで、光検出装置としての応答時間や消費電流等を保持し発光パルス幅や発光デューティを変更しないとするならば、発光素子ON時の駆動電流は小型化と共に引き上げざるを得ない。

以上のような背景によって、上記光検出装置を小型化しつつその性能を維持するために、発光素子のパルス駆動電流のピーク値を数10mA乃至数100mAと大きくする必要が生じる。一方で、光検出装置の小型化には、当然ながら光検出半導体装置（フォトダイオード及び受信回路、発光素子駆動回路を含む）のチップ面積自体の縮小が必須である。

上記相反する2つの要求の帰結として、光検出半導体装置のチップ内部においては、微弱信号を扱うフォトダイオードと大電流のパルス駆動回路を、同一の半導体基板上の比較的至近距離内にレイアウト配置せざるを得ない。このため、以下のような問題が顕在化する。

すなわち、発光素子を駆動するタイミングで発生する電気的なスパイク雑音が、本来の光信号の経路とは別に、半導体基板からフォトダイオードを経由して高感度な受信回路の入力に容易に混入する。特に、デジタル信号処理やホストとのデジタル通信インターフェースを集積化するため、デジタル／アナログ混載のCMOSプロセスを採用する場合は、ラッチアップ耐性を高める目的でバイポーラプロセスと較べシート抵抗の低い半導体基板が用いられ、上記の基板経由の電気雑音の混入防止はより困難である。また、バイポーラプロセスを用いる場合、各素子をいわゆる島分離（孤立したnウェル内にそれぞれ形成）し、相対的にnウェル領域のトータル面積の割合が非常に高いこともあって、半導体基板を直接経由するような電気的雑音の結合の影響は顕在化しにくい。

さらに、実用上より重要なのは、上記発光素子駆動回路が発生する電気的雑音が、太陽光や白熱灯などの外乱光の入射によって深刻化する場合があることである。すなわち、上記光検出半導体装置のチップ表面で金属層に被覆（遮光）されていない光学的隙間やチップ側面から、フォトダイオード領域以外の半導体基板、特に発光素子駆動回路のレイアウト領域直下の半導体基板にまで、外乱光が入射／侵入し得る。

このような状態で、光検出装置の性能が劇的に変動する光検出半導体装置の具体的な構成例として、以下のような組み合わせが挙げられる。例えば、受光素子には半導体基板をアノードとする型のフォトダイオードが、発光素子駆動回路にはグランドに電流を引き込むシンク型が採用されている場合である。当該駆動回路がパルス信号を発生させる（電流信号が立ち上がる）際、直下の半導体基板に変位電流を流し込んで発生するスパイク雑音電圧と、本来グランドレベルにバイアスされている受光素子のアノードとの間には電位勾配が生じ、駆動回路の周辺あるいは直下の半導体基板に外乱光で発生した光キャリアがフォトダイオードに向かってドリフトする。このようにして、電気的雑音自身、あるいは電気的雑音と外乱光との複合作用によって、送信信号（電気信号）の受信回路への結合が発生し、受信感度が設計通りにならない（後述の図６Ａ〜図８を参照）。

上記課題に対して、一般的に、受光素子表面の周辺部分にガードリングを設けるという対策がなされる。このガードリングとは、当該基板領域をグランド電位にnウェル領域をグランド乃至できるだけ高電位にバイアスし、これらを交互に配置することで両側の領域を電気的に分離する構造である（後述の図６Ａ〜図８を参照）。これにより、半導体基板の表面に近い（浅い）領域に存在するキャリアは効率よく捕獲される。しかし、その一方で、比較的半導体基板の表面から遠い（深い）領域に存在するキャリアは、基板内部を１００μm以上も走行して受光素子領域まで到達し、受光素子自身の接合容量を介して受信回路に変位電流が入力される。

また、より高感度なあるいは安定な周波数特性が重要な光検出半導体装置においては、所謂電源ラインノイズに対して、これを同相除去して耐性を向上することを目的として差動回路構成が採用される。すなわち、パルス光を受光するためのフォトダイオードと、同一構造でありながら最上面は金属層で覆われて遮光されたダミーフォトダイオードとを設け、それぞれの出力信号を差動増幅する受信回路が採用される。また、上記差動増幅回路全体を前記光検出半導体装置の内部で生成する電圧レギュレータのもとで動作させる対策も併用される。これは、上記電源ラインノイズも、当該光検出装置それ自身の発光素子駆動回路やデジタル出力回路の急峻な信号レベル遷移によってもたらされることがよくあるためでもある。

ところが、これまで詳細に説明してきたような、発光素子駆動回路が発生する電気的雑音が受光素子に回り込んで発生する受信感度の変動に関しては、上述の、ガードリングや差動回路構成、内部レギュレータの採用といった一般的対策は必ずしも有効に作用しない場合がある。すなわち、上記差動構成のための2つのフォトダイオード（メインフォトダイオードとダミーフォトダイオード）に対して、発光素子駆動回路の電気的雑音が完全に対称に結合することは期待できない。その主な理由は、フォトダイオードやダミーフォトダイオードあるいは発光素子駆動回路は、いずれも光検出半導体装置のチップ面積の中で比較的大きな割合を占める回路ブロックであって、雑音及びその結合経路がこれらブロックの内外全域にわたって完全に均一に発生し作用することはほぼあり得ないためである。

また、仮に、結果的に電気的な結合を完全に解消するようなレイアウト上の最適化を成し得たとしても、外乱光が実際にチップの表面や側面に入射する箇所は、製品として使用する上では全くの任意であるため、結局のところ、上記電気的雑音が差動信号として受信回路に結合する事象を避けることはできない。また、発光素子駆動回路が発生する電気的雑音は、基本的に信号の遷移エッジに起因して発生するものであって、周波数成分としては非常に高い（例えば本来の信号帯域よりも1桁以上も上の）領域にまで広がるため、一般的に電圧レギュレータによる電源ラインノイズの抑圧も効きにくくなり、上記外乱光の問題を助長し得る。

以下では、先に挙げた具体例（基板をアノードとするフォトダイオード構造、電流シンク型の発光素子駆動回路）で、さらにダミーフォトダイオードへの雑音の結合が、本来信号光を受光するメインフォトダイオードへのそれよりも相対的に大となる例を、図６Ａ〜図８を参照しつつ、詳細に説明する。

図６Ａは、光検出半導体装置１００Ｐの全体の上面図を示し、図６Ｂは、半導体基板の表面上の直線ＸＸ’に沿う半導体基板の深さ方向の断面図を示す。図６Ａには、発光素子駆動回路１０１や差動構成の受信回路１０６が示されているが、その他の回路ブロックは、省略されている。

発光素子駆動回路１０１は、大電流を引き込むため、出力端子１０４から専用グランド端子１０５までが最短の配線となるように配置され、他の回路ブロックのグランド端子１０７とは分けられている。また、後に、図６Ｂを用いて詳細に説明するガードリング（サブストレート電位や電気的分離を図るためのｎ型ウェル）については、駆動回路１０１に対しても同様に設けられているが、図６Ａでは簡略化されている。また、駆動回路１０１からフォトダイオード１０２，１０３に至るスペースには図示しない他の回路ブロックが配置されているが、当該領域に用いられるｎ型ウェル領域は、できるだけＸＸ’方向に分断されることなく延長され、駆動回路１０１が半導体基板に対して発生する電気的雑音が直接フォトダイオード部直下の半導体基板に影響を与えないような工夫がなされる。

さて、図６Ａの例では、受光素子は２つに分割されており、一方は上面が遮光されたダミーフォトダイオード１０２、他方は遮光されていないメインフォトダイオード１０３である。図６Ｂとの対比から明らかなように、２つのフォトダイオード１０２，１０３の構造自体は共通であり、一方のフォトダイオード１０２は、ｎ型のウェル１０２１と共通のｐ型基板１０４との間の境界面となる第２の半導体接合面１０２２を有している。他方のフォトダイオード１０３は、ｎ型のウェル１０３１と共通のｐ型基板１０４との間の境界面となる第１の半導体接合面１０３２を有している。また、それぞれの半導体接合面の周囲はそれぞれｎ型のウェル１０２３及び１０３３で囲まれ、境界領域はｐ型領域で分離されている（すべてグランド電位にバイアスされたガードリングの一例）。つまり、第１の半導体接合面１０３２と第２の半導体接合面１０２２は、半導体基板１０４の面内方向に分離している。

ここで、注意すべき点として、フォトダイオードの配置を定義するための境界領域について説明する。図６Ａではダミーフォトダイオード及びメインフォトダイオードの各領域が１０２及び１０３として図示されているのに対し、図６Ｂでは１０２や１０３が図示されていない。一方で、図６Ｂには、ｎ型ウェルとｐ型半導体基板の接合面１０２２及び１０３２（第１の半導体接合面１０３２、第２の半導体接合面１０２２）が図示されている。

本来、フォトダイオードとしての領域境界は、光学的な開口によって定められるべきものであるので、図６Ｂにおける遮光メタル１０８の有無によって、２つのフォトダイオード１０２，１０３の領域及び面内方向のサイズが区別されるべきである。しかしながら、図６Ｂは構造の理解を容易にするため、縦方向を拡大強調し全方向にスケールするようには描かれていない。図６Ａにおける領域１０２及び１０３の境界線によって定まるサイズと、図６Ｂにおいて光学的に定義されるサイズ、さらにはｎ型ウェル１０２１及び１０３１の境界線によって定まるサイズは、フォトダイオードのサイズとして、実質的に全て等しいとみなすことができる。すなわち、図６Ｂにおけるｎ型ウェル１０２１及び１０３１の幅が１００ｕｍのオーダであるのに対し、同図の配線構造（斜線部）による非開口部及び開口の幅の差異は、実際には例えば１ｕｍのオーダでありほとんど無視できる。従って、領域１０２及び１０３とｎ型ウェル１０２１及び１０３１、また、遮光メタル１０８の有無で定義される光学的開口部は、いずれも同じサイズであると言え、本発明では区別しないこととする。

図７に、光検出半導体装置１００Ｐの内部の主要な回路ブロックを示す。ここでは、図６Ａ，６Ｂで説明した２つに分離された半導体接合面１０２２及び１０３２をそれぞれ有する遮光されたフォトダイオード１０２及び遮光されていないフォトダイオード１０３の全体を、受光素子２００として示しており差動構成の受信回路１０６に接続される。フォトダイオード１０２及び１０３の出力は、受信回路１０６の初段増幅回路である、シングルエンド入出力のトランスインピーダンスアンプ２０２及び２０３にそれぞれ入力される。それらの出力はＡＣ結合を経てさらにコンパレータ２０４の内部で差動増幅され、入力信号の差分と閾値が比較されて、この結果２０５１が制御部２０５に出力される。なお、遮光されていないフォトダイオード１０３から受信回路１０６へ出力される信号は、第１の半導体接合面１０３２からの出力となる第１の信号に対応し、遮光されたフォトダイオード１０２から受信回路１０６へ出力される信号は、第２の半導体接合面１０２２からの出力となる第２の信号に対応する。

本来、信号光ＯＮの状態でメインフォトダイオード１０３から初段増幅回路２０３に流れる電流の向きは、図７に示した通りであり、この向きを「正」とする。従って、初段増幅回路２０３の出力で言えば、出力電圧が上昇する方向が正の向きである。同様に、コンパレータ２０４に対しては、ＤＣ成分がカットされたＡＣ信号として、初段増幅回路２０４の出力電圧に対する初段増幅回路２０３の出力電圧の差、すなわち、［初段増幅回路２０３の出力電圧−初段増幅回路２０４の出力電圧］が正のとき、差動信号の振幅は正の向きと定義する。発光素子２０６の光が第１の半導体接合面１０３２に入射した場合と同相方向の差動信号の向きを正とする。

制御部２０５は、コンパレータ２０４の出力２０５１から、最終的な判定結果２０５３を導き出し、外部出力回路２０７を駆動する。また、制御部２０５は、発光素子２０６を駆動するためのパルス信号２０５２も生成し、発光素子駆動回路１０１を制御する。ここでの発光素子駆動回路１０１の例は、図示された通り、電流源の出力をカレントミラーで折り返し、パルス信号がＯＮの際に発光素子を流れる電流を所望の値とすることができる。その他、図７に示されていない回路ブロックの例としては、電圧レギュレータや発振回路などがある。

図６Ａ，６Ｂのフォトダイオード構造と回路ブロック配置は、メインフォトダイオード１０３よりもダミーフォトダイオード１０２への電気的雑音の結合が大となる具体例であるが、以下でこれについて図８を参照しながら説明する。

まず、電気的雑音の発生源について説明する。図７に示した発光素子駆動回路１０１の出力トランジスタ１０１１は、アスペクト比（W/L）の非常に大きいN型MOSFETである。駆動信号２０５２がＬｏｗレベルである光ＯＦＦの際は、出力トランジスタ１０１１のゲート-ソース間電圧Ｖｇｓは０Ｖである（図８）。光ＯＮの際は、図７に示すスイッチにより、出力トランジスタ１０１１のＶｇｓが、電流源によってバイアスされたダイオード接続のN型MOSFETのＶｇｓ’と等しくなるまで充電される。この充電は、ほぼ出力トランジスタ１０１１のゲート容量と上記バイアス電流値で決まるスルーレートで行われ、その過渡期間中はゲート容量（チャネル容量を含む）を介して、出力トランジスタ１０１１直下の半導体基板１０４にゲート電流Ｉｇが流れる。

例えば、１０ｐＦの容量を０Ｖから１Ｖまで１００ｎｓの間に充電する場合に流れる過渡電流値は０．１ｍＡである。出力トランジスタ１０１１の基板コンタクトを周囲全てにわたって高密度に配置したとしても、活性領域の面積ＷＬ自体が非常に広くコンタクトまでの距離が遠いため、基板部分のシリーズ抵抗は比較的大きい値となり得る。仮にこの値を１ｋΩとすると、上記の場合で１００ｍＶの過渡電圧が生じ、発光素子駆動回路１０１の動作とは無関係な他の回路ブロック領域における基板１０４の電位（０Ｖ）との間に電位勾配が生じる。

ここで、光検出半導体装置１００Ｐ上には外乱光が照射されており、駆動回路１０１周辺の基板１０４部分にも、光吸収によって基板内深くまで光キャリアが発生しているとすると、これらは上記の電位勾配に従ってドリフトする。最終的には、これらの光キャリアは、再結合して消滅するか光検出半導体装置１００Ｐの各所に配置されたガードリングによって収集・補足される。しかしそれまでの過渡期間は、上記ドリフト電流と基板１０４のシリーズ抵抗による電圧雑音が伝播し、駆動回路のＯＦＦ遷移とともに前記電位勾配が打ち消されて、やがては初期状態（すべての基板電位が０Ｖ）に収束する。

ここで、図６Ａを見れば明らかなように、この電気的雑音の主要な伝播経路は、駆動回路１０１からフォトダイオード１０２あるいは１０３を結ぶ方向に生じる。さらに、このようにして発生・伝播する基板電位の雑音が、各フォトダイオードの直下に到達すると、フォトダイオード自身の接合容量を介して、低入力インピーダンスの初段増幅回路２０２あるいは２０３にＡＣ結合する。

このような電気的雑音の生成・伝播過程の結果、実際に観測される発光素子駆動回路１０１の駆動信号２０５２、実際の内部ノードの電圧Ｖｇｓ及びＶｇｓ’、出力トランジスタのゲート電流Ｉｇ、及び初段増幅回路２０２（ダミーフォトダイオード側）及び２０３（メインフォトダイオード側）の出力信号波形のそれぞれを図８に例示した。但し、光信号の入力は無い状態であり、赤外領域のスペクトル強度が強い白熱灯を、５０００Ｌｕｘ相当で光検出半導体装置の上面全面に直接照射した例である。（尚、実際の光検出装置として、光学系に組み込まれ製品化されたモジュール状態においては、レンズの集光作用によって、例えば５００Ｌｕｘ程度の白熱灯照射でも入射角次第で図８と同様の結果となり得る。当然ながら、この程度の日常的な外乱光照度に対しては、近接センサあるいはフォトインタラプタとして、誤検出するようなことがあってはならない）。

図６Ａ，６Ｂの構造及び配置において、半導体基板１０４を介して駆動回路１０１から受光素子２００に結合する電気的雑音は、初段増幅回路２０２及び２０３の入力に結合する電圧信号の振幅が、先に定義した信号の向きと逆（負）になることが分かる。また、ダミーフォトダイオード１０２がメインフォトダイオード１０３よりも駆動回路１０１に近いため、電気的雑音の強度（振幅絶対値）は大きくなる。さらに、上記電気的雑音がＡＣ結合する際の時定数は、比較的大きな基板面内のシリーズ抵抗とフォトダイオードの接合容量に基づき大きな値となり、カットオン周波数は、例えば１／（２π・５０ｋΩ・５０ｐＦ）＝６３ｋＨｚのように、比較的低い値となり得る。

但し、上記電気的雑音の電位勾配によって光誘起キャリアが基板面内をドリフト（及び拡散）して初段増幅回路２０２や２０３の入力に伝播・結合するまでの経路は、基板表面の各所に多数分散して配置されたガードリングにより面内の電位勾配が複雑に変化するために均一にはならず、初段増幅回路２０２や２０３に伝播・結合までに要する時間も、実際には上記ＡＣ結合の時定数よりもさらに長くなるので、実際の初段増幅回路の出力としては、図８のような積分波形として観測される場合が多い。よって、電気的雑音を生成するゲート電流Ｉｇ自体は、ゲート電圧Ｖｇｓの立上り・立下りに伴って正負に振れる両極性信号でありながら、初段増幅回路の出力としては負の向きに生じ、正味、負の振幅となっている。

ここで注意すべき点は、初段増幅回路２０２及び２０３の出力がいずれも負の方向に振れるにもかかわらず、ダミーフォトダイオード１０２側の初段増幅回路２０２の出力の方が振幅絶対値が大きいため、コンパレータ２０４への差動入力信号（初段増幅回路２０３の出力−初段増幅回路２０２の出力）としては、正味、正の方向に振れていることである。

このようなメカニズムにより、外乱光が光検出装置に特定の状況下照射されて電気的雑音の結合が極端に強い場合、検出すべき反射物体が存在しない状態であっても反射物有りと判定する、常時誤検知の状態に陥る。そこまで極端な状況にない場合も、光検出半導体装置の受信回路の入力感度は上がる（等価的に検出を判定するための入力換算閾値が下がる）ことになり、光検出装置の製造歩留りは大幅に低下する。

なお、図６Ａ〜図８に例示した条件以外の組み合わせ、すなわち、｛フォトダイオード構造，発光素子駆動回路の構成，各フォトダイオードに雑音が結合する（その結果信号が振れる）方向，各フォトダイオードへの雑音の結合の相対的な強さ｝が変わると、上記の例とは逆に受信回路の入力感度が低下する場合もある。いずれにせよ、光検出半導体装置の受信感度が設計あるいは仕様通りに得られず、光検出装置の製造歩留りが大幅に低下するので、何らかの雑音の結合を制御するための手段が必要である。

このように、光検出半導体装置を小型化すればするほどに、意図しない電気的な雑音が本来の信号に混入し、その影響は外乱光（本来の光信号とは無関係な背景光）の入射強度に強く依存することが明らかとなった。特に後者の現象は、本質的には従来から存在しているものの、光検出装置あるいは光検出半導体装置のばらつきとして片付けられ、真因を追究されることがなかった。

このような課題は、本発明で光検出装置を小型化するにあたって顕在化したものであり、発明者の知る限りにおいて、この課題を指摘し実用に供し得る解決手段を開示した文献は存在しない。すなわち、雑音源（発光素子駆動回路）からフォトダイオードまでのレイアウト距離を「大きく取る」などの対策を採用する）のは本末転倒であり、また、実際にどの程度の結合が発生するのかを定量的に予測し常に一定に制御することはほとんど不可能である。

なお、送受信間の電気的結合について、類似性はあるが異なる課題（受信回路の発振）と発生原理（ボンディングワイヤ間の電磁結合）及び解決手段（ワイヤ間にシールドを設置）を開示した文献として、特許第3678392号公報（特許文献１参照）を挙げるが、ここでは以下の引用にとどめる。当該文献で示された解決手段は、専用の電源リードを送信信号ワイヤと受信信号ワイヤの間にほぼ同じ高さで設け、電気的雑音を効率よくシャントするというものである。一方、本発明における課題は、電気的雑音をシャントすべき半導体基板のグランドレベル電位自体に局所的擾乱が発生すること、さらに外乱光照射による光キャリアも関与することから、課題自体が根本的に異なっておりその解決手段も全く異なるものとなる。

特許第3678392号公報

そこで、この発明の課題は、電気的雑音の影響による無信号状態での誤検知の発生を十分抑圧することができる光検出半導体装置、光検出装置および電子機器を提供することにある。

上記課題を解決するため、この発明の光検出半導体装置は、
発光素子を駆動する駆動回路と、
受光素子と、
信号処理回路と
を備え、
上記受光素子は、同一の半導体基板内に設けられた第１導電型領域と第２導電型領域との間の境界面となる複数の半導体接合面を有し、
上記複数の半導体接合面は、互いに、上記半導体基板の面内方向に分離され、
上記信号処理回路は、上記複数の半導体接合面のうちの遮光されていない第１の半導体接合面（N1_i，i＝1,2,…）からの出力が合計された第１の信号と、上記複数の半導体接合面のうちの遮光された第２の半導体接合面（N2_j，j＝1,2,…）からの出力が合計された第２の信号とから、上記発光素子の駆動信号に対応した１対の差動信号を生成し、
上記発光素子の光が上記第１の半導体接合面に入射した場合と同相方向の上記差動信号の向きを正としたとき、
上記第１の半導体接合面と上記第２の半導体接合面は、上記駆動回路からの電気的雑音の結合が上記差動信号として負となるように、配置されていることを特徴としている。

ここで、この明細書では、第１導電型とは、ｐ型またはｎ型の一方をいい、第２導電型とは、ｐ型またはｎ型の他方をいう。

この発明の光検出半導体装置によれば、上記第１の半導体接合面と上記第２の半導体接合面は、上記発光素子の駆動回路からの電気的雑音の結合が上記差動信号として負となるように、配置されているので、電気的雑音の影響による無信号状態での誤検知の発生を十分抑圧することができる。

また、一実施形態の光検出半導体装置では、
上記第１の半導体接合面N1_iの重心位置と上記駆動回路の重心位置の間の距離を、D1_iとし、
上記第２の半導体接合面N2_jの重心位置と上記駆動回路の重心位置の間の距離を、D2_jとし、
上記第１の半導体接合面N1_iの面積を、S1_iとし、
上記第２の半導体接合面N2_jの面積を、S2_jとすると、
上記第１の半導体接合面N1_iと上記第２の半導体接合面N2_jは、
Σ（S1_i／D1_i）＞Σ（S2_j／D2_j）またはΣ（S1_i／D1_i）＜Σ（S2_j／D2_j）の関係を満たすように、
配置されている。

この実施形態の光検出半導体装置によれば、上記第１の半導体接合面N1_iと上記第２の半導体接合面N2_jは、Σ（S1_i／D1_i）＞Σ（S2_j／D2_j）またはΣ（S1_i／D1_i）＜Σ（S2_j／D2_j）の関係を満たすように、配置されているので、駆動回路からの電気的雑音の結合が上記差動信号として負の振幅を与える。

また、一実施形態の光検出半導体装置では、
上記全ての受光素子は、上記半導体接合面の一方（アノード）を上記半導体基板とするダイオード構造から成り、
Σ（S1_i／D1_i）＞Σ（S2_j／D2_j）の関係を満たす。

また、一実施形態の光検出半導体装置では、
上記全ての受光素子は、上記半導体接合面の一方（カソード）をｐ型ウェルとするダイオード構造から成り、
Σ（S1_i／D1_i）＜Σ（S2_j／D2_j）の関係を満たす。

また、一実施形態の光検出半導体装置では、
上記信号処理回路は、上記受光素子に接続される初段増幅回路を有し、
上記初段増幅回路は、１対のシングルエンド入出力のトランスインピーダンスアンプであり、
上記各トランスインピーダンスアンプは、それぞれ同一の、ピークホールド手段を備えている。

この実施形態の光検出半導体装置によれば、上記初段増幅回路は、１対のシングルエンド入出力のトランスインピーダンスアンプであり、各トランスインピーダンスアンプは、それぞれ同一の、ピークホールド手段を備えているので、外乱光による受信感度の大幅な低下を回避することができる。

また、一実施形態の光検出半導体装置では、上記初段増幅回路は、次段回路にAC結合される。

この実施形態の光検出半導体装置によれば、上記初段増幅回路は、次段回路にAC結合されるので、雑音波形の裾引きの問題を解消する。

また、一実施形態の光検出装置では、
上記光検出半導体装置と、
発光素子と
を備える。

この実施形態の光検出装置によれば、上記光検出半導体装置を備えるので、無信号時の誤検知の発生を防止できる。

また、一実施形態の電子機器では、
上記光検出装置を備え、
上記信号処理回路が上記発光素子を駆動して出力された光信号が、検出対象物によって反射され、上記受光素子に入射し、上記信号処理回路で増幅再生されて、上記検出対象物の有無が判定され、
上記光検出装置の外部出力信号に基づいて、自らの動作制御を行う。

この実施形態の電子機器によれば、上記光検出装置を備えるので、太陽光直下で使用されたり、夕刻に直射日光が斜入射するなどの、あらゆる厳しい外乱光環境下の試験においても安定して誤動作しない。

本発明の第１実施形態の光検出半導体装置を示す平面図である。光検出半導体装置の動作波形を説明する説明図である。本発明の第２実施形態の光検出半導体装置を示す平面図である。本発明の第３実施形態の光検出半導体装置の初段増幅回路の構成図である。光検出半導体装置の動作波形を説明する説明図である。本発明の第３実施形態の光検出半導体装置の他の初段増幅回路の構成図である。光検出半導体装置の動作波形を説明する説明図である。参考の光検出半導体装置を示す平面図である。参考の光検出半導体装置を示す断面図である。参考の光検出半導体装置の回路図である。参考の光検出半導体装置の動作波形を説明する説明図である。参考の光検出半導体装置の他の受光素子の構造を説明する断面図である。

以下、この発明を図示の実施の形態により詳細に説明する。また、以下に説明する本発明の構成において、同様のものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。

（第１の実施形態）
図１は、この発明の一実施形態の光検出半導体装置の上面図である。図１に示すように、この光検出半導体装置１００では、フォトダイオードの構造は、半導体基板１０４をアノード、nウェルをカソードとし、発光素子駆動回路は、電流引き込み（シンク）型であり、遮光されたダミーフォトダイオードは、遮光されていないメインフォトダイオードよりも駆動回路に近く、電気的雑音は、正味正方向の信号として初段増幅回路に結合して、上記雑音の影響による無信号状態での誤検知の発生を十分抑圧する。

図１の光検出半導体装置１００は、図６Ａの光検出半導体装置１００Ｐと比べて、遮光されたフォトダイオード１０２と、遮光されていないフォトダイオード１０３の配置が入れ替わっている。勿論、これに付随してガードリングを構成する部分の名称（符号１０２３や符号１０３３）も入れ替えてあるが、図６Ｂの断面図から明らかなように、ｎウェル１０２１，１０３１は、その周囲も含めて軸対称に配置された同一の構造である。

つまり、２つのフォトダイオード１０２，１０３の構造自体は共通であり、一方のフォトダイオード１０２は、ｎ型のウェル１０２１と共通のｐ型基板１０４との間の境界面となる第２の半導体接合面１０２２を有している。他方のフォトダイオード１０３は、ｎ型のウェル１０３１と共通のｐ型基板１０４との間の境界面となる第１の半導体接合面１０３２を有している。第１の半導体接合面１０３２と第２の半導体接合面１０２２は、半導体基板１０４の面内方向に分離している。

従って、各フォトダイオードから初段増幅回路への実際の配線が入れ替わり（図示せず）、遮光メタル１０８の位置がチップ中央のフォトダイオード１０２の上へと入れ替わっただけである。当然、回路ブロック図としては図７の場合と全く変わっていない。

図１から明らかなように、上記遮光されていないフォトダイオード１０３が有する第１の半導体接合面１０３２の重心位置と上記駆動回路１０１の重心位置の間の距離を、D1₁とし、遮光されたフォトダイオード１０２が有する第２の半導体接合面１０２２の重心位置と上記駆動回路１０１の重心位置の間の距離を、D2₁とし、第１の半導体接合面１０３２の面積をS1₁とし、第２の半導体接合面１０２２の面積をS2₁とすると、（S1₁／D1₁）＞（S2₁／D2₁）が満たされるように、第１の半導体接合面１０３２と第２の半導体接合面１０２２は、駆動回路１０１に対して、配置されている。ここで、（S1₁／D1₁）を、第１の半導体接合面１０３２に関する第１の比とし、（S2₁／D2₁）を、第２の半導体接合面１０２２に関する第２の比とする。

このような構成とすることにより、発光素子の駆動回路１０１からの電気的雑音の結合が、コンパレータ入力における差動信号として負の振幅を与えることが複数のレイアウトパターンによる試作の結果明らかとなった。

図２には、上記効果が実際に各部の波形として観測された例を示す。発光素子駆動回路１０１の駆動信号２０５２、実際の内部ノードの電圧Ｖｇｓ及びＶｇｓ’、出力トランジスタのゲート電流Ｉｇ、（ダミーフォトダイオード側の）初段増幅回路２０２及び（メインフォトダイオード側の）初段増幅回路２０３の出力信号波形である（但し、図８と同じく光信号の入力は無い状態）。

初段増幅回路２０２及び２０３の出力は、図８と同様、いずれも電気的雑音によって負方向に振れており、かつ、ダミーフォトダイオード１０２側の初段増幅回路２０２の出力の方が振幅の絶対値がより小さくなっている。その結果、コンパレータ２０４の差動信号（初段増幅回路２０３の出力−初段増幅回路２０２の出力）としては、正味で負の方向に振れている。なお、発光素子２０６の光が第１の半導体接合面１０３２に入射した場合と同相方向の差動信号の向きを正とする。

なお、図７をも参照して、遮光されていないフォトダイオード１０３から受信回路１０６へ出力される信号は、第１の半導体接合面１０３２からの出力となる第１の信号に対応し、遮光されたフォトダイオード１０２から受信回路１０６へ出力される信号は、第２の半導体接合面１０２２からの出力となる第２の信号に対応する。コンパレータ２０４の差動信号は、第１の信号と第２の信号とに基づいて生成された、発光素子２０６の駆動信号に対応した１対の差動信号に相当する。

本実施の形態においては、受光素子であるメインフォトダイオード１０３とダミーフォトダイオード１０２の配置を入れ替えて、発光素子の駆動回路１０１からの電気的雑音の結合がコンパレータ入力における差動信号として負の振幅を与える配置とし、無信号状態（メインフォトダイオードへの信号光の入射が無い場合）でコンパレータが信号を誤検出する（信号光有りと判定する）ことを確実に防止することができた。

既に説明したように、電気的雑音の結合を定量的にあるいは厳密に制御することは極めて困難であるため、まずその影響が最小受信感度を確実に低下させる（無信号誤動作をしない）方向に作用するよう制御する。これは、本実施の形態に基づけば確実に実現可能であり、その要件（本実施の形態ではフォトダイオードの配置入れ替え）が、外乱光が顕著ではなく、図２の負の向きの雑音が発生しない場合には、受信感度には一切影響を与えないことは自明であろう。

ただし、図２の例のように外乱光の影響が強い場合、これによる誤動作自体は確実に防止できるようになるものの、差動成分［初段増幅回路２０３の出力−初段増幅回路２０２の出力］としては約−７００ｍＶの振幅があり、同じ外乱光照射条件下で実際に光信号を受信する際は、コンパレータ入力への差動信号を減じる向きに作用するので、実質的にはコンパレータの閾値が大幅に増大するのと同等で、最小受信感度が低下する。この課題を解決する手段については、後述の（第３の実施形態）以降で詳しく説明する。

なお、図１の発光素子駆動回路について、以下２つの留意点がある。１つは、上記電気的雑音の振幅についてである。当該雑音の振幅は、図６Ａ〜図８の説明からも明らかなように、発光素子ＯＮ時の駆動電流値に概ね比例し（Ｉｇ）、また、図７で説明した出力トランジスタ１０１１のゲート電圧のスルーレート（ｄＶ／ｄｔ＝Ｉｇ／Ｃｇ）にも概ね比例する。設計上必然的に生じる出力トランジスタ１０１１のゲート容量Ｃｇ及びゲート-ソース間電圧Ｖｇｓに対して、図７で説明したダイオード接続のｎ型MOSFETのゲート電圧Ｖｇｓ’に等しい電圧を生じさせる際の過渡的な時間波形を調整するためのパラメータは、上式より、上記ダイオードのバイアス電流値とスイッチ部分に直接抵抗を加え調整可能とした等価的なｏｎ抵抗値（図示せず）である。

もう１つは、駆動回路１０１の回路形式を電流吐き出し（ソース）型に変更することが可能な点である。上記の雑音発生メカニズム、すなわち電流吸い込み型の駆動回路形式を用いることで半導体基板に変位電流が流れて電気的雑音を生じるのであるから、出力トランジスタ１０１１をｐ型MOSFETとし、発光素子２０６のカソードをＧＮＤとすることで、光検出半導体装置の基板電位に重畳する雑音と発光素子の駆動が直接関係することはなくなる。そのため、この形式は実際によく用いられている。

しかし、駆動回路１０１の出力を電流吐き出し型とし発光素子のカソードをＧＮＤ電位とすることで、半導体基板に発生する電気的雑音が抑圧されるかわりに、新たな雑音発生源として寄与する場合もある。駆動回路１０１の出力を発光素子のアノードに接続するボンディングワイヤーの影響である。上記ワイヤ接続される発光素子のアノード電位は、光ＯＮのタイミングで上昇しＯＦＦとともに下降する。この変動の向きは、図７の例で電気的雑音として基板電位が変動するのと同じ向きである。

従って、上記接続ノードの電位変動がフォトダイードの出力（初段増幅回路の入力）に結合すると、この電気的雑音は、半導体基板をアノードとする受光素子への光信号の入力とは無関係に、コンパレータ２０４への入力差動信号として、実際、正の方向に作用する。解決すべき課題で引用した文献のように、上記結合が問題になる場面は多々あるが、結局のところ、発光素子駆動回路と受光素子の実空間における配置間隔が小さいことによる影響が最も大きい。このような場合に、本実施の形態で示した受光素子と発光素子駆動回路の配置を適用することで問題が解決できる場合がある。

また、図１、図６Ａ、図６Ｂの受光素子の構造について以下の留意点がある。ここまでの説明では、受光素子の層構造としては、p型半導体基板１０４をアノードとしてグランド電位にバイアスし、nウェル１０２１あるいは１０３１をカソード側として初段増幅回路に接続した、電流シンク型のフォトダイオードであることを前提としてきた。また、この構造のフォトダイオードに対して、発光素子駆動回路１０１が発生する電気的雑音は、上述した電流吸い込み型か電流吐き出し型かの発光素子駆動回路形式によらず、本来の光信号が入射した際とは逆の、負の信号振幅を生じることを説明してきた。

以下では、受光素子の層構造を、半導体基板１０４（グランド電位）から電気的に分離しフローティングとする場合について説明する（尚、以下で説明する層構造は当業者には周知であり容易に理解できるため、概略図のみ図９に図示したので参照されたい）。

例えば、深いnウェルを利用可能なCMOSプロセスにおいては、上記のダイオード構造を、深いnウェル１０４１と浅いpウェル１０４２との半導体接合面、及び、上記浅いpウェル１０４２とさらに浅いn＋領域１０４３との半導体接合面の、２つの半導体接合面をともに利用する電流ソース型のフォトダイオードを構成することができる。

すなわち、上記２つの接合に共通である浅いpウェル１０４２を、アノードとして初段増幅回路に接続する。また、深いnウェル１０４１及びn＋領域１０４３はいずれも同一の任意の接地電位にバイアスするのが最も簡便な構成である。このとき、p型半導体基板１０４はグランド電位、深いnウェル１０４１は上記任意の接地電位にバイアスされるので、この最も深い半導体接合面によって生じる光電流は、初段増幅回路２０２または２０３への信号として全く寄与しない。従って、フォトダイオードとしての感度スペクトルは、図１、図６Ａ、図６Ｂの場合と比べて短波長側の、可視光領域にピーク波長を有するものとなる。

上記のような受光素子の層構造及び接続関係とすることで、出力電流が初段増幅回路に「流れ込む」電流ソース型のフォトダイオードとなるので、図１、図６Ａ、図６Ｂまでの例における、出力電流を「引き抜く」電流シンク型と異なり、光信号に対する初段増幅回路の出力波形は極性が逆になる。このような場合にも、発光素子駆動回路の電気的雑音自体は、既に説明したのと同様、半導体基板（もしくはボンディング）を経由してフォトダイオードに結合しその極性は変わらない。

従って、図１、図６Ａ、図６Ｂを参照して説明してきた、駆動回路が発生する半導体基板の電位の揺らぎの影響を、最小受信感度が確実に低下する（無信号誤動作をしない）方向に作用させるための要件も、以下のように満たすべき関係が逆転する。すなわち、遮光されていないフォトダイオード１０３が有する第１の半導体接合面の重心位置と駆動回路１０１の重心位置の間の距離を、D1₁とし、遮光されたフォトダイオード１０２が有する第２の半導体接合面の重心位置と駆動回路１０１の重心位置の間の距離を、D2₁とし、第１の半導体接合面の面積をS1₁とし、第２の半導体接合面の面積をS2₁とすると、（S1₁／D1₁）＜（S2₁／D2₁）が満たされるように、第１の半導体接合面と第２の半導体接合面は、駆動回路１０１に対して、配置されている。これにより、発光素子の駆動回路１０１からの電気的雑音の結合が、コンパレータ入力における差動信号としては負の方向の振幅を与え、上記目的が達成される。

尚、ここで言う第１及び第２の半導体接合面とは、それぞれが、深いnウェルと浅いpウェルとの半導体接合面、及び浅いpウェルとさらに浅いn＋領域との半導体接合面の２つの半導体接合面を有して成る、同一の層構造（上記２つの接合面を利用したフォトダイオード構造）のことを指しているのであって、上記２つの接合面のどちらか一方をラベル付けするものではない。すなわち、同一の層構造の（２つの半導体接合面からなる）フォトダイオードのうち、遮光されていないものが第１の半導体接合面（メインフォトダイオード）、遮光されているものが第２の半導体接合面（ダミーフォトダイオード）、という意味であることに注意が必要である。

ここで、光電流として受信回路に寄与しない、p型半導体基板と深いnウェルから成る最も深い半導体接合面は、それぞれがグランド電位と任意の接地電位にバイアスされるため、発光素子駆動回路が発生する半導体基板電位の揺らぎは、まずこの接合の接合容量によって上記任意の接地電位にバイパスされ、その残留成分が深いnウェルから浅いpウェルを経由して初段増幅回路に結合することになる。

従って、半導体基板から分離された、pウェルから初段増幅回路に出力電流を流し込む形式のフォトダイオード構造では、本質的に、図１、図６Ａ、図６Ｂの構造よりも、駆動回路が発生する半導体基板の電位の揺らぎに対する耐性が高い。感度ピーク波長が可視域で良い用途においてはより望ましい選択であると言える。

（第２の実施形態）
図３は、この発明の第２実施形態の光検出半導体装置を示す。上記第１の実施形態と相違する点を説明すると、この第２の実施形態では、受光素子の半導体接合面の数量が増加している。なお、この第２の実施形態において、上記第１の実施形態と同一の符号は、上記第１の実施形態と同じ構成であるため、その説明を省略する。

図３に示すように、光検出半導体装置１００Ａでは、受光素子としては、遮光されたダミーフォトダイオード１０２及び遮光されていないメインフォトダイオード１０３のそれぞれがさらに２分割され、全体として面内方向には４つに分離された半導体接合面から成ることがわかる。一方、受光素子としての層構造は、それら４つの接合面で全く同一であって、半導体基板１０４をアノード側、nウェルをカソード側の半導体としている。つまり、全ての受光素子は、半導体接合面の一方（アノード）を半導体基板１０４とするダイオード構造から成る。

なお、全ての遮光されていないフォトダイオード１０３，１０３から受信回路１０６へ出力される信号は、全ての第１の半導体接合面１０３２からの出力が合計された第１の信号に対応し、全ての遮光されたフォトダイオード１０２，１０２から受信回路１０６へ出力される信号は、全ての第２の半導体接合面１０２２からの出力が合計された第２の信号に対応する。コンパレータ２０４（図７参照）の差動信号は、第１の信号と第２の信号とに基づいて生成された、発光素子２０６の駆動信号に対応した１対の差動信号に相当する。

このように受光素子の構造を変形する目的として、光検出装置としての光学特性、特に入射角度依存性を滑らかにすることが挙げられる。実際には、より多数の分割を行う場合もあり、また、メインフォトダイードだけをより分割数を多くしてダミーフォトダイオード周辺に対称性高く配置し、角度依存性の平均化をより強く得るなどの種々の変形が可能である。

このように、受光素子が、メインフォトダイオードあるいはダミーフォトダイオードとして、半導体基板の面内方向にそれぞれがさらに複数の半導体接合面に分割される場合、発光素子駆動回路１０１からの電気的雑音の結合を、第１の実施形態と同様に制御するためのより一般的受光素子の構成要件は、検討の結果以下の通りであることが分かった。

すなわち、遮光されていないフォトダイオード１０３が有する第１の半導体接合面の重心位置と駆動回路１０１の重心位置の間の距離を、D₁とし、遮光されたフォトダイオード１０２が有する第２の半導体接合面の重心位置と駆動回路１０１の重心位置の間の距離を、D₂とし、第１の半導体接合面の面積をS₁とし、第２の半導体接合面の面積をS₂とすると、Σ（S1_i／D1_i）＞Σ（S2_j／D2_j）の関係を満たす。i, jは、自然数であり、等しい必要は無い。ここで、（S1_i／D1_i）を、第１の半導体接合面が複数に分割されたそれぞれの要素に関する第１の比とし、（S2_j／D2_j）を、第２の半導体接合面が複数に分割されたそれぞれの要素に関する第２の比とする。

なお、図３によれば、遮光されたフォトダイオード１０２と遮光されていないフォトダイオード１０３のそれぞれが有する半導体接合面の全体から決まる重心位置は互いに一致している。分割の目的である対称性の向上のためには、それぞれ重心は一致してしかるべきものである。従って、上式を満たすには、それぞれの重心位置と上記駆動回路１０１の重心位置の間の距離D1_i及びD2_jを、意図的に非対称となるように変更することが必要である。通常、半導体装置のレイアウト設計においては、ペアとする対象の重心位置あるいは周辺環境のマッチングに関して細心の注意が払われるが、本発明で示されるように、主要な大型の回路ブロック毎の重心位置及びそれらの相対距離を勘案してフロアプランを決定することにより、従来の手法のみでは解決が困難な、外乱光による感度の変動の影響を、最小化することができるようになる。

ここで、上式の意味するところを言葉でまとめると、以下のようになる。まず、発光素子駆動回路のオン・オフに伴って生じる半導体基板の電気的雑音は、既に述べたような理由から、図７に示す出力トランジスタ１０１１のゲート領域全体に発生する。従って、この雑音源が及ぼす影響は、その幅Ｗ長さＬの積で表される２次元領域全体にわたる積分によって評価されるべきものである。また、受光素子２００を分割した各要素のいずれに対しても、雑音源である出力トランジスタ１０１１は共通のものであり、結局、出力トランジスタ１０１１についてはその重心位置を考慮すれば十分であることがわかる。

一方、外乱光の吸収によって誘起されたキャリアは、光検出半導体装置の表面において遮光されていない部分で、外乱光の波長が長いほど当該部分の基板内部にまで３次元的に分布して発生する。従って、光誘起キャリアが、上記電気的雑音の電位勾配によって運ばれ初段増幅回路に結合するまでの過程は、影響を被る回路ブロック、すなわち受光素子の全分割要素毎に、それぞれの重心位置と出力トランジスタ１０１１の重心位置までの距離として個別に評価されるべきものである。

このような考察のもと、Σ（S1_i／D1_i）及びΣ（S2_j／D2_j）の大小関係を指標として用いることが、本発明の課題の解決において、非常に重要かつ良いパラメータであることが見出された。これにより、メインフォトダイオード及びダミーフォトダイオードのそれぞれをさらに複数の接合面に面内方向に分割しつつ、外乱光に対する耐性を、図１の結果（ｉ＝１，ｊ＝１の場合）と全く同様に維持することができた。その結果、図１に示したＸＸ’軸方向とそれに垂直方向に関する入射角依存性が平均化されてメインフォトダイオードとダミーフォトダイオードの配置の非対称性が顕在化しなくなり、使い勝手の良い光検出装置を実現することができた。

（第３の実施形態）
図４Ａは、この発明の第３実施形態の光検出半導体装置を示す。上記第１の実施形態と相違する点を説明すると、この第３の実施形態では、初段増幅回路の構成が相違する。なお、この第３の実施形態において、上記第１の実施形態（図７）と同一の符号は、上記第１の実施形態と同じ構成であるため、その説明を省略する。

図４Ａに示すように、（図７と同様に）遮光されていないフォトダイオード１０３のカソードが接続された初段増幅回路２０３Ａは、電流を電圧に変換するトランスインピーダンスアンプとしてごく一般的な、ソース接地をベースとしゲート-ドレイン間に負帰還をかけたものである。ただし、その出力部分７００は、前段のトランスインピーダンスアンプからの信号に対して、実質的にピーク値を保持（ピークホールド）するためのピークディテクタ回路として動作可能なように構成されている。

具体的には、電流源７０１によるバイアス電流が非常に小さいソースフォロアである。例えば、トランスインピーダンスアンプのバイアス電流Ｉｂを１００ｕＡ、ソースフォロアのバイアス電流Ｉｓを０．１ｕＡとする。また同図に示した寄生容量を含めた負荷容量ＣＬは１０ｐＦとする。このようなソースフォロアは、入力信号が増大する際にはMOSFETのトランスコンダクタンスの増大に伴って出力電位を追随させる一方、入力信号が急激に減少する際はMOSFETがオフし出力電圧はＩｓ／ＣＬのスルーレートで減少する。上記数値例の場合、１０μｓの時間に１００ｍＶの電圧低下が起こる。逆に言えば、これ以上大きく負の方向に振れる信号を後段に伝達しないため、実質的にピークディテクタとして作用する。尚、上記ソースフォロアはｎｐｎバイポーラトランジスタを用いたエミッタフォロアとしてもよく、正方向（図中上向き）の実際の光信号への追随性はより良好に得られる。

このような構成の初段増幅回路２０３Ａによれば、図４Ｂに示すような作用が得られる。ただし、図４Ｂは、図４Ａの初段増幅回路を採用した以外は図２の例と同じ光検出半導体装置を用い、全く同一の条件で測定（光信号の入力無し、光検出半導体装置全面に５０００Ｌｕｘ相当の白熱灯照射）を行った結果である。

図２と比較すると、外乱光照射時の発光素子駆動回路１０１からの電気的雑音として、初段増幅回路２０２及び２０３のそれぞれの出力に発生させる、負の電圧振幅が約１／１０以下（発光素子駆動パルス幅１０μｓの間に約−５０ｍＶ）に抑制されていることが分かる。従って、差動信号成分としても、図４Ｂ最下段に示すように後段のコンパレータ２０４の入力換算閾値レベル（通常は５０ｍＶ乃至１００ｍＶ程度とされるのが一般的である）以下程度に抑え、図２の例で問題となったような外乱光による受信感度の大幅な低下を回避することができた。

尚、図４Ａの初段増幅回路２０３Ａの構成における留意点は以下の通りである。まず、トランスインピーダンスアンプはシングルエンド入出力であり完全差動の回路構成ではない。これは、図４Ｂに示したように、メインダイオード１０３及びダミーフォトダイオード１０２の双方に影響を与える外乱光照射時の発光素子駆動回路１０１からの電気的雑音は、完全に対称に作用することはなく、特に本発明では意図的に非対称化して誤動作を確実に防止するよう受光素子を構成するので、初段増幅回路が完全差動構成である場合は電気的雑音が増幅されてしまう。従って、上記受光素子の構成とともに、それらの出力をそれぞれシングルエンドのアンプで増幅することで、電気的雑音をいずれのフォトダイオードに対しても負の方向に寄与せしめ、それぞれに対してピークディテクト処理を行うことで、電気的雑音の抑圧効果を最大限に発揮することができる。

尚、上記説明から明らかなように、第１の実施形態の最後に説明した、受光素子の層構造を半導体基板（グランド電位）から分離しフローティングとし電流ソース型のフォトダイオードとすることにより、光信号に対する初段増幅回路の出力波形の極性が逆になる場合には、上記のような電気的な雑音の抑圧効果を得る回路構成をとることが困難である。なぜならば、駆動回路による電気的雑音が半導体基板を経由してフォトダイオードから初段増幅回路の出力へと寄与する極性は、受光素子の構造を変えても変わらないため、本来の光信号と電気的雑音の結合が同相となってしまうためである。仮に、図４Ａのピークディテクタを、極性を入れ替えてｐＭＯＳＦＥＴあるいはｐｎｐトランジスタをベーストするボトムディテクタに変更したとしても、その出力（すなわち初段増幅回路２０３Ａとしての出力）は、電気的雑音の結合（負の方向）に追随してしまい、その振幅を抑圧する効果は得られないことは容易に理解されるであろう。ただし、既に説明したように、この構造の受光素子においては、半導体基板自体をアノードとするフォトダイオードと比べて、電気的雑音の結合自体が本質的に小さくなるので、受光素子の各要素と発光素子駆動回路の重心間の距離と、受光素子各要素の面積を考慮した配置とするだけで十分な効果が得られるので大きな問題にはならない。

すなわち、全ての受光素子を、半導体接合面の一方（カソード）をｐ型ウェルとするダイオード構造から成るようにし、Σ（S1_i／D1_i）＜Σ（S2_j／D2_j）の関係を満たす。ここで、（S1_i／D1_i）を、第１の半導体接合面が複数に分割されたそれぞれの要素に関する第１の比とし、（S2_j／D2_j）を、第２の半導体接合面が複数に分割されたそれぞれの要素に関する第２の比とする。

次に、図４Ａの例では、依然としてコンパレータの入力換算閾値以下程度の比較的大きな雑音が差動成分として残留していることが分かる。この残留振幅をさらに抑圧するための構成を図５Ａに示す。

図５Ａに示すように、（図４Ａと図７と同様に）遮光されていないフォトダイオード１０３のカソードが接続された初段増幅回路２０３Ｂは、トランスインピーダンスアンプに入力される。ただし、その出力部分８００は、前段からの信号のピーク値を保持（ピークホールド）するためのピークディテクタとして動作可能なように構成されている。すなわち、制御信号８０２により、ピークディテクタ回路としての動作（スイッチオフ）とソースフォロアとしての動作（スイッチオン）を切り替えることができる。

ここでは、トランスインピーダンスアンプのバイアス電流Ｉｂを１００ｕＡ、ソースフォロアのバイアス電流Ｉｓを１ｕＡと先の例よりも高めとし、負荷容量ＣＬは図４Ａと同じである。また、制御信号８０２には、発光素子駆動回路１０１への駆動信号２０５２と図５Ｂに示す通りの関係を有する新たな信号を用いるとよい（ここでは、制御信号８０２を駆動信号２０５２の２倍のパルス幅としている）。このような構成で、本来の光信号が存在するタイミング（の２倍の時間）でソースフォロア（またはエミッタフォロア）のバイアス電流をオフすることにより、ＩｂとＣＬのスルーレートで決まる保持電圧の降下の制約がなくなるので、後段をドライブする能力との電圧保持精度のトレードオフが解消され、より高精度のピークディテクタを簡易な構成で実現することできる。

上記構成の初段増幅回路２０３Ｂによって図５Ｂに示す作用が得られる。図４Ｂと同様、初段増幅回路以外は図２の例と同じ光検出半導体装置を用い、全く同一の条件で測定（光信号の入力無し、光検出半導体装置全面に５０００Ｌｕｘ相当の白熱灯照射）を行った結果である。

図５Ｂを図２と図４Ｂと比較すると、外乱光照射時の発光素子駆動回路１０１からの電気的雑音による初段増幅回路２０２Ｂ及び２０３Ｂの負の出力電圧振幅が、図２の場合の約１／３０以下、図４Ｂの場合の１／４以下の程度まで抑制されたことが分かる。従って、差動信号成分としては、図５Ｂ最下段に示すように後段のコンパレータ２０４の入力換算閾値（通常は５０ｍＶ乃至１００ｍＶ程度とされるのが一般的である）に対して十分に低いレベルに抑えられ、図２の例の場合は顕著であった外乱光による受信感度の低下がほぼ無視できるレベルとなった。

ただし、図５Ｂの初段増幅回路２０２Ｂの出力及び初段増幅回路２０３Ｂの出力を参照すれば明らかなように、この構成のピークディテクタでは、バイアス電流のオン・オフに伴って出力電圧のＤＣレベルがかなり急峻に変動することになる。この変動分については、初段増幅回路２０２及び２０３の当該回路の整合性が十分な確保される必要がある。

また、図２、図４Ｂ、図５Ｂおよび図８のいずれにおいても、初段増幅回路２０２，２０２Ａ，２０２Ｂの出力、および、初段増幅回路２０３，２０３Ａ，２０３Ｂの出力を見ると、外乱光照射時の発光素子駆動回路１０１からの電気的雑音の結合によって現れる負の方向の電圧波形は、減衰の時定数がパルス幅に対して長く裾を引いている。初段増幅回路２０２，２０２Ａ，２０２Ｂ及び２０３，２０３Ａ，２０３Ｂの出力レベルが殆ど同じであるような最小受信感度付近あるいは時間領域において、このような制御が困難な長い時定数が存在すると、駆動回路から結合する電気的雑音とは別の、回路自身が発生するランダム雑音やフリッカ雑音やフォトダイオード自身が発生するショット雑音などによって、誤動作が発生しやすくなる場合がある。

以上説明した図５Ａ，図５Ｂのオン・オフ切り替え型のピークディテクタを導入したことによって新たな発生したバイアスレベルの変動や、上記第１〜上記第３の実施形態の全てにおいて見られる雑音波形の裾引きの問題は、既に図７で示したように、初段増幅回路から次段回路（コンパレータ２０４）にAC結合を介した回路構成とすることで回避することができる。

長い時定数を有する信号成分の変動が、適切なAC結合時定数の選定によって効果的に除去され得ることは自明である。一方、図５Ｂに見られるバイアスレベルの比較的急峻な変動については、原理的にAC結合によってこのステップを除去することはできない。しかし、初段増幅回路２０２Ｂ及び２０３Ｂの出力間のDCレベルのオフセットについては考慮する必要が無くなるので、これらの整合性に対する制約が緩和され、初段増幅回路を構成する能動素子のサイズを小さくすることができる。また、AC結合することによって、次段のコンパレータ２０４のオフセットキャンセル等、特性向上のための他の周知の回路上の工夫が盛り込みやすくなるメリットもある。

以上、上記第１〜上記第３の実施形態で詳細に説明した、１００ｍＡを超える駆動電流を有する発光素子のパルス駆動回路と、小型化の要求から当該駆動回路に隣接して配置せざるを得ない受光素子、及びそれらの信号処理回路が少なくとも集積化された小型の光検出半導体装置を、発光素子とともに搭載しパッケージ化した光検出装置として評価したところ、上記第１〜上記第３の実施形態のいずれにおいても、最も厳しいＡ光源（２８５６Ｋの黒体輻射に相当する赤外線主体の標準的な光源）で、少なくとも３０００Ｌｕｘまで、無信号時の誤検知が発生することはなかった。尚、図６Ａで示した光検出半導体装置１００Ｐを同様に搭載して評価したところ、５００Ｌｕｘ以下でも誤検知が発生した。

また、特に、上記第３の実施形態で説明した光検出半導体装置を用いた評価によれば、Ａ光源で１００００Ｌｕｘ以上の照射条件下でも全く問題は発生しなかった。このような高照度条件下においても、本明細書では簡略化のため説明を割愛した、光検出半導体装置の受信回路が本来備える、ショット雑音による誤動作防止やアンプ飽和による誤動作防止のための、ゲインコントロール機能を損なうことなく、上記ゲインコントロール機能として意図された以上に過剰な受信感度低下を生じさせることはなかった。

さらに、このようにして得られた光検出装置は、反射型の近接センサあるいはフォトインタラプタとして、実際に電子機器に搭載されて詳細に評価された。上記光検出半導体装置の信号処理回路で生成された信号に基づき発光素子駆動回路によって発光素子が駆動され、検出対象物に投射されたパルス光が反射され、光検出半導体装置の受光素子に入射し増幅再生されることによって、信号処理回路が検出対象物の有無を判定した結果（１ビット出力）に基づいて、電子機器が自らの動作制御、あるいはそれらの結果確認を行うことができた。つまり、本発明の電子機器は、上記光検出装置を備え、上記信号処理回路が上記発光素子を駆動して出力された光信号が、検出対象物によって反射され、上記受光素子に入射し、上記信号処理回路で増幅再生されて、上記検出対象物の有無が判定され、この光検出装置の外部出力信号に基づいて、自らの動作制御を行う。また、このような近接センサあるいはフォトインタラプタとしての動作は、これを搭載する電子機器が太陽光直下で使用されたり、夕刻に直射日光が斜入射するなどの、あらゆる厳しい外乱光環境下の試験においても安定して誤動作しないことが確認された。

なお、この発明は上述の実施形態に限定されない。例えば、上記第１から上記第３の実施形態のそれぞれの特徴点を様々に組み合わせてもよい。

１００，１００Ａ光検出半導体装置
１０１発光素子駆動回路
１０２遮光された受光素子（ダミーフォトダイオード）
１０３遮光されない受光素子（メインフォトダイオード）
２０２，２０２Ａ，２０２Ｂ遮光された受光素子側の初段増幅回路
２０３，２０３Ａ，２０３Ｂ遮光されない受光素子側の初段増幅回路

Claims

発光素子を駆動する駆動回路と、
受光素子と、
信号処理回路と
を備え、
上記受光素子は、同一の半導体基板内に設けられた第１導電型領域と第２導電型領域との間の境界面となる複数の半導体接合面を有し、
上記複数の半導体接合面は、互いに、上記半導体基板の面内方向に分離され、
上記信号処理回路は、上記複数の半導体接合面のうちの遮光されていない第１の半導体接合面（N1_i，i＝1,2,…）からの出力が合計された第１の信号と、上記複数の半導体接合面のうちの遮光された第２の半導体接合面（N2_j，j＝1,2,…）からの出力が合計された第２の信号とから、上記発光素子の駆動信号に対応した１対の差動信号を生成し、
上記発光素子の光が上記第１の半導体接合面に入射した場合と同相方向の上記差動信号の向きを正としたとき、
上記第１の半導体接合面と上記第２の半導体接合面は、上記駆動回路からの電気的雑音の結合が上記差動信号として負となるように、配置されていることを特徴とする光検出半導体装置。
請求項１に記載の光検出半導体装置において、
上記第１の半導体接合面N1_iの重心位置と上記駆動回路の重心位置の間の距離を、D1_iとし、
上記第２の半導体接合面N2_jの重心位置と上記駆動回路の重心位置の間の距離を、D2_jとし、
上記第１の半導体接合面N1_iの面積を、S1_iとし、
上記第２の半導体接合面N2_jの面積を、S2_jとすると、
上記第１の半導体接合面N1_iと上記第２の半導体接合面N2_jは、
Σ（S1_i／D1_i）＞Σ（S2_j／D2_j）またはΣ（S1_i／D1_i）＜Σ（S2_j／D2_j）の関係を満たすように、
配置されていることを特徴とする光検出半導体装置。
請求項２に記載の光検出半導体装置において、
上記全ての受光素子は、上記半導体接合面の一方を上記半導体基板とするダイオード構造から成り、
Σ（S1_i／D1_i）＞Σ（S2_j／D2_j）の関係を満たすことを特徴とする光検出半導体装置。
請求項２に記載の光検出半導体装置において、
上記全ての受光素子は、上記半導体接合面の一方をｐ型ウェルとするダイオード構造から成り、
Σ（S1_i／D1_i）＜Σ（S2_j／D2_j）の関係を満たすことを特徴とする光検出半導体装置。
請求項３に記載の光検出半導体装置において、
上記信号処理回路は、上記受光素子に接続される初段増幅回路を有し、
上記初段増幅回路は、１対のシングルエンド入出力のトランスインピーダンスアンプであり、
上記各トランスインピーダンスアンプは、それぞれ同一の、ピークホールド手段を備えていることを特徴とする光検出半導体装置。
請求項３から５の何れか一つに記載の光検出半導体装置において、
上記初段増幅回路は、次段回路にAC結合されることを特徴とする光検出半導体装置。
請求項１から６の何れか一つに記載の光検出半導体装置と、
発光素子と
を備えることを特徴とする光検出装置。
請求項７に記載の光検出装置を備え、
上記信号処理回路が上記発光素子を駆動して出力された光信号が、検出対象物によって反射され、上記受光素子に入射し、上記信号処理回路で増幅再生されて、上記検出対象物の有無が判定され、
上記光検出装置の外部出力信号に基づいて、自らの動作制御を行うことを特徴とする電子機器。