JP2005209994A - 受光素子およびその製造方法 - Google Patents
受光素子およびその製造方法 Download PDFInfo
- Publication number
- JP2005209994A JP2005209994A JP2004016809A JP2004016809A JP2005209994A JP 2005209994 A JP2005209994 A JP 2005209994A JP 2004016809 A JP2004016809 A JP 2004016809A JP 2004016809 A JP2004016809 A JP 2004016809A JP 2005209994 A JP2005209994 A JP 2005209994A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- receiving element
- light
- film
- bypass capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】外部負荷に依存することなく、かつ材料や、膜厚、面積に限定されることの無いバイパスコンデンサを内蔵した受光素子を提供する。
【解決手段】受光部10、ボンディングパッド部20、遮光部30、信号処理回路部40が形成された受光素子において、最表面に遮光部30となるAu/Ti層31〜33が形成され、SiO2膜51を介して、Au/Ti層31〜33がグランド端子21と電源電圧端子22、基準電源電圧端子23に各々独立して接続されており、Au/Ti層31〜33およびSiO2膜51とでバイパスコンデンサを構成している。
【選択図】図2
【解決手段】受光部10、ボンディングパッド部20、遮光部30、信号処理回路部40が形成された受光素子において、最表面に遮光部30となるAu/Ti層31〜33が形成され、SiO2膜51を介して、Au/Ti層31〜33がグランド端子21と電源電圧端子22、基準電源電圧端子23に各々独立して接続されており、Au/Ti層31〜33およびSiO2膜51とでバイパスコンデンサを構成している。
【選択図】図2
Description
本発明は、光ピックアップ装置などに用いられる受光素子およびその製造方法に関し、特に広帯域かつ高感度特性が実現可能な受光素子に関する。
光ピックアップ装置に用いる受光素子は、光ディスクからの戻り光を受けるための受光素子、および受光素子により発生した電流を増幅演算処理するための信号処理回路から構成されている。
近年では、光ディスクの高速回転化が進む中、信号処理回路の周波数特性が高周波化されている。一般に、周波数特性の高周波化に伴い、電源ラインへの高周波成分のクロストークが生じ、増幅素子の発振や、雑音が増大するなどの特性劣化が発生している。このような発振、雑音の問題を回避するため、電源ラインとグランド端子間において、受光素子外部にコンデンサを取り付け、高周波成分をバイパスするような構成がとられている(特許文献1)。あるいは、受光素子の信号処理回路自体にコンデンサを内蔵し、バイパスコンデンサの機能を持たせるなどの技術も開発されている(特許文献2、3)。
特開平5−243587号公報
特開昭62−24667号公報
特開平9−64088号公報
しかしながら、上記特許文献1に開示の技術では、外付けのバイパスコンデンサの取り付け位置によりリードのインダクタンス成分によりバイパスが不十分であったり、取り付け位置のばらつきによって動作が不安定になるなど、高い周波数に対応した回路設計をすることが不可能である。
また、上記特許文献2、3に開示の技術では、コンデンサを形成する誘電体膜が受光素子の回路構成に必要な高抵抗層であったり、あるいは受光部の窓構造を形成しているなど、受光素子のデバイス設計に必要な機能をもつ層をコンデンサの一部に兼用していることから、限定された材料や、膜厚、面積での使用となることから、高精度の容量設計には限界があり、高い周波数に対応した回路設計をすることが不可能である。
従って、本発明は、このような問題を解決しようとなされたものであって、最表面に形成された金属遮光膜が任意の電極パッドと接続され、かつ、任意の2端子間においてバイパスコンデンサを介して接続されていることにより、高い周波数での回路設計が可能な受光素子およびその製造方法を提供することを目的とする。
上記目的を達成するために、本発明の受光素子は、遮光膜が設けられており、前記遮光膜が少なくとも2つ以上からなる任意の出力端子と接続され、かつ前記出力端子のうち少なくとも2つの間がバイパスコンデンサを介して接続されてなることを特徴とする。
この受光素子では、バイパスコンデンサが出力端子の近傍に接続されることから、パッケージの容量や配線のインダクタンスなどの外部負荷の影響が無く、安定した高周波特性を得ることができる。
また、任意の出力端子間でバイパスコンデンサを接続することができる。また、バイパスコンデンサは受光素子の回路を構成する高抵抗層や窓構造とは独立していることから、材料、厚さ、面積に制約されること無く、任意の容量値を設定することができる。
従って、本発明に係る受光素子では、高い周波数での回路設計が可能な受光素子を提供することができる。
また、遮光膜がバイパスコンデンサの電極材料として機能することにより、任意の出力端子間でバイパスコンデンサを接続することができるので望ましい。
また、遮光膜が耐腐食性の金属材料であることにより、電極材料を最表面に形成することが可能であり、任意の出力端子間でバイパスコンデンサを接続することができるので望ましい。
また、遮光膜の材料がAu、Ptより選択される少なくとも一つの材料を用いることにより、電極材料を最表面に形成することが可能であり、任意の出力端子間でバイパスコンデンサを接続することができるので望ましい。
また、バイパスコンデンサにおける容量として機能する誘電体は、SiO2、SiN、TiO2、Ta2O5、SrTiO3、BaTiO3、(Pb,Zr)TiO3より選択される少なくとも一つの材料を用いることにより、面積、厚みの条件設定に制約があったとしても、各材料の誘電率に応じて任意の容量を得ることが可能となるため、上述の材料より選択される少なくとも一つの材料を用いることが望ましい。
また、本発明の受光素子の製造方法は、受光素子の上に第一の誘電体膜を形成する工程と、前記誘電体膜の上に第一の遮光膜を形成する工程と、前記第一の遮光膜の上に第二の誘電体膜を形成する工程と、前記第二の誘電体膜の上に第二の金属遮光膜を形成する工程を備え、前記第一の遮光膜、前記第二の誘電体膜、前記第二の金属遮光膜とでバイパスコンデンサを構成することを特徴とする。
上記本発明の製造方法では、バイパスコンデンサを出力端子の近傍に接続することができるため、パッケージの容量や配線のインダクタンスなどの外部負荷の影響が無く、安定した高周波特性を得ることができる。
また、バイパスコンデンサの容量が、第一の遮光膜と第二の金属遮光膜間での接合面積と、誘電体膜の厚みと、誘電体膜の誘電率により容量が決定されるため、高精度な容量を形成することが可能となるため、高い周波数での回路設計が可能な受光素子を提供することができる。
また、第一の遮光膜上に形成された誘電体材料をエッチングにより任意の大きさに形成することにより、限定された領域での容量素子の形成が可能となり、かつエッチングのパターニング精度に応じてコンデンサの電極間での短絡を抑制することができるため、精度の高い容量形成が可能となり、高い周波数に応じた回路における容量設計が可能となる。
また、誘電体材料上に形成された第二の金属遮光膜をエッチングにより任意の大きさに形成することにより、コンデンサの電極間での短絡を抑制することができ、かつエッチングのパターニング精度に応じて容量が決定されるため、高い周波数に応じた回路における容量設計が可能となる。
以上説明してきたように、本発明に係る受光素子では、バイパスコンデンサが出力端子の近傍に接続されることから、パッケージの容量や配線のインダクタンスなどの外部負荷の影響が無く、安定した高周波特性を得ることができる。
また、任意の出力端子間でバイパスコンデンサを接続することができ、バイパスコンデンサは受光素子を構成しているデバイス構造とは独立していることから、材料、厚さ、面積に制約されること無く、任意の容量値を設定することができる。
また、本発明の受光素子の製造方法では、バイパスコンデンサを出力端子の近傍に接続されることできるため、パッケージの容量や配線のインダクタンスなどの外部負荷の影響が無く、安定した高周波特性を得ることができる。
また、バイパスコンデンサの容量が、第一の遮光膜と第二の遮光膜間での接合面積と、誘電体膜の厚みと、誘電体膜の誘電率により容量が決定されるため、高精度な容量を形成することが可能となるため、高い周波数での回路設計が可能な受光素子の製造方法を提供することができる。
従って、本発明に係る製造方法は、高精度な容量を形成することができるので、高い周波数での回路設計が可能な受光素子を製造することができる。
(実施の形態1)
(全体構成)
本発明の実施の形態1に係る受光素子について、図1および図2を用いて説明する。図1、2では、受光素子の一部(以下、この部分を「受光素子1」という。)を示している。
(全体構成)
本発明の実施の形態1に係る受光素子について、図1および図2を用いて説明する。図1、2では、受光素子の一部(以下、この部分を「受光素子1」という。)を示している。
図1に示すように、本形態に係る受光素子1には、光ディスク(不図示)からの戻り光を受ける受光部10、ボンディングパッド部20、遮光部30などが形成されている。また、図1には示していないが、素子の内部には、信号処理回路部40も形成されている。
なお、受光素子1における最表面には、信号処理回路を構成する各種トランジスタや配線などの回路を保護するSiNパッシベーション膜上に、Au/Ti層で最表面が覆われることによって遮光部30が形成されている。これは、受光素子1の内部にレーザ光の影響が及ばないようにするために設けられているものである。
また、遮光部30は、Au/Ti層とSiNパッシベーション膜で最表面が覆われているために、腐食から素子を保護するという機能も果たす。
図2は、図1におけるA部の拡大図である。
図2において、受光素子1の出力端子部は、ボンディングパッド21がグランド端子であり、22が電源電圧端子、23が基準電源電圧端子である。
グランド端子21と、遮光部としての機能を果たすAu/Ti層31が電気的に接続されている。また、グランド端子21に接続されたAu/Ti層31の上にはバイパスコンデンサの容量として機能する誘電体膜50が形成されており、ここではSiO2膜を使用した。さらに、誘電体膜50の上には、Au/Ti層32、33が形成され、それぞれが分離した状態で、電源電圧端子22と基準電源電圧端子23とに電気的に接続されている。ここで、Au/Ti層31は、バイパスコンデンサの下部電極としての機能をもち、Au/Ti層32と33はバイパスコンデンサの上部電極としての機能を果たす。
図2に示すように、容量誘電体膜50、下部電極となるAu/Ti層31、上部電極となるAu/Ti層32、33とでバイパスコンデンサが構成され、下部電極のグランド端子21と、上部電極の電源電圧端子22および基準電源電圧端子23とで電気的に接続されている。また、電源電圧端子22および基準電源電圧端子23とは、各々独立した形で分離されている。
(受光素子1が有する優位性)
上記受光素子1では、バイパスコンデンサが出力端子の近傍に接続されることから、パッケージの容量や配線のインダクタンスなどの外部負荷の影響が無く、安定した高周波特性を得ることができる。
上記受光素子1では、バイパスコンデンサが出力端子の近傍に接続されることから、パッケージの容量や配線のインダクタンスなどの外部負荷の影響が無く、安定した高周波特性を得ることができる。
また、遮光部30がバイパスコンデンサの下部電極と上部電極に接続されたAu/Ti層31、32、33を用い、それぞれが誘電体膜50を介して分離された構造となっていることから、材料、厚さ、面積に制約されること無く、任意の容量値を設定することができる上、任意の出力端子間でバイパスコンデンサを接続することができる。例えば、機能ブロックごとにグランド端子21や電源電圧端子22が複数個用意された受光素子において、それぞれ独立してバイパスコンデンサを形成することが可能である。
また、遮光部30の最表面には、耐腐食性金属材料であるAu膜を使用していることから、バイパスコンデンサの電極を受光素子の最表面に形成することが可能であり、任意の出力端子間でバイパスコンデンサを接続することができるという点で優位である。
(受光素子1の製造方法)
次に、上記受光素子1の製造方法について、図3〜8を用いて説明する。図3〜図8では、受光素子1を製造する上で、主となるバイパスコンデンサを構成する部分について各工程を図示している。
次に、上記受光素子1の製造方法について、図3〜8を用いて説明する。図3〜図8では、受光素子1を製造する上で、主となるバイパスコンデンサを構成する部分について各工程を図示している。
まず、図3に示すように、信号処理回路を構成する各種トランジスタや配線などの回路を保護するSiNパッシベーション膜上に、Au/Ti層31を全面に形成する。Au/Ti層31の厚みは、それぞれ0.4μm/0.2μmである。
次に、図4に示すように、受光部10を開口するように、フォトリソグラフィによりAu/Ti層31をエッチングして遮光部30aを得る。このとき、ボンディングパッド部20と遮光部30aは、それぞれ分離するようにパターニングされるが、グランド端子部21のみ、遮光部30aと接続されている。
次に、図5に示すように、スパッタ法を用いてSiO2膜51を全面に形成する。SiO2膜51の厚みは10nmである。
次に、図6に示すように受光部10とボンディングパッド部20を開口するように、SiO2膜51をエッチングする。このとき、下層の遮光部30aが露出しないように、フォトリソグラフィによりSiO2膜51のパターニングを行ってバイパスコンデンサの容量膜50を形成する。
最後に、図7、8に示すように、Au/Ti層を全面に形成した後、これをパターニングしてAu/Ti層32、33を得る。Au/Ti層31の厚みは、それぞれ0.4μm/0.2μmである。電源電圧端子部22、基準電源電圧端子部23とAu/Ti層32、33とが接続されるようにパターニングを行い、受光素子1が完成する。このとき、下層のAu/Ti層31とは電気的な導通接続はされておらず、SiO2膜を介して絶縁されており、接合面積は1mm平方角である。
以上のような製造方法では、バイパスコンデンサの容量絶縁膜50の容量が、Au/Ti層31とAu/Ti層32、33との間での接合面積と、容量絶縁膜50の厚みと、材料に応じた誘電率により容量が決定されるため、高精度な容量を形成することが可能となり、高い周波数での回路設計が可能な受光素子を提供することができる。
また、Au/Ti層31上に形成されたSiO2膜51をエッチングにより任意の大きさに形成することにより、限定された領域での容量素子の形成が可能となり、かつエッチングのパターニング精度に応じてコンデンサの電極間での短絡を抑制することができるため、精度の高い容量形成が可能となり、高い周波数での回路設計が可能な受光素子を製造することができる。
また、SiO2膜51上に形成されたAu/Ti層をエッチングにより任意の大きさに形成することにより、コンデンサの電極間での短絡を抑制することができ、かつエッチングのパターニング精度に応じて容量が決定されるため、高い周波数に応じた回路における容量設計が可能となる。
なお、受光素子の製造方法は、下部電極層31と上部電極層32、33との間にバイパスコンデンサが介挿できれば、上記図3〜8の工程に限定を受けるものではない。
また、耐腐食金属のAu層31〜33の下層には、バリアメタルのTi層を介挿させたが、Tiの代わりにTiW、あるいはW、Moなどを構成要素として用いてもよく、Auの代わりにPtを用いても同様の効果が得られる。
また、各工程において用いる方法についても、上記に限定されるものではない。例えば、Au/Ti層31〜33、およびSiO2膜51の形成には、スパッタ法以外の真空蒸着法やCVD法を用いるなどしてもよい。
(実施の形態2)
実施の形態2に係る受光素子2について、説明する。
実施の形態2に係る受光素子2について、説明する。
本実施の形態に係る受光素子2の基本構成は、上記実施の形態1に係る受光素子1と同一であり、バイパスコンデンサの容量となるSiO2膜51の厚みと面積だけが異なっている。このため、上記受光素子1と同様の部分については、同一の符号を付し、異なる部分のみを、以下で説明する。
図5に示したSiO2膜51の厚みを2倍の20nmとした。
次に、図8のAu/Ti層32、33のパターニングによる接合面積を2mm平方角とし、バイパスコンデンサを形成したところ、実施の形態1と同等のコンデンサ容量を得ることができた。
このようにバイパスコンデンサと接触している電極の面積を任意に設定したり、あるいはバイパスコンデンサの厚みを任意に設定することにより、所望の容量値を得ることができる。
従って、受光素子2では、上記実施の形態1に係る受光素子1と同一特性を有するバイパスコンデンサを内蔵した受光素子を作成することができ、受光素子のデバイス構成に制約されること無く、所望の容量をもつバイパスコンデンサを形成することが可能であり、高い周波数での回路設計が可能な受光素子を製造することができる。
また、バイパスコンデンサの容量誘電体材料には、SiO2膜51の代わりにSiN、TiO2、Ta2O5、SrTiO3、BaTiO3、(Pb,Zr)TiO3より選択される少なくとも一つの材料を用いることも可能であり、例えば、限定されたチップサイズにおいては、高い誘電率材料を使用することにより小さな面積で高い容量を得ることができることから、誘電体膜50の材料を任意に選択することにより所望の容量をもつバイパスコンデンサを形成することが可能であり、高い周波数での回路設計が可能な受光素子を製造することができる。
なお、上記実施の形態1、2では、本発明の特徴、効果について、光ピックアップ装置における受光素子を一例に説明したが、本発明は、光ピックアップ装置に用いられる受光素子に限定を受けるものではなく、光通信用の受光素子等に対しても適用することができる。
さらに、上記実施の形態1、2では、受光部10とボンディングパッド部20、遮光部30、信号処理回路部40などが形成されている受光部を例にとったがこれに限定を受けるものではなく、例えば、発光素子を同一チップ上にマウントした受光素子にも適用が可能である。
本発明の受光素子およびその製造方法は光ピックアップ装置に用いられる受光素子にのみならず、光通信用の受光素子や発光素子を同一チップ上にマウントした受光素子に対しても有用である。
1 受光素子
10 受光部
20 ボンディングパッド部
21 グランド端子部
22 電源電圧端子部
23 基準電源電圧端子部
30、30a 遮光部
31 Au/Ti層(グランド端子接続)
32 Au/Ti層(電源電圧端子接続)
33 Au/Ti層(基準電源電圧端子接続)
40 信号処理回路部
50 バイパスコンデンサの容量誘電体膜
51 SiO2膜
10 受光部
20 ボンディングパッド部
21 グランド端子部
22 電源電圧端子部
23 基準電源電圧端子部
30、30a 遮光部
31 Au/Ti層(グランド端子接続)
32 Au/Ti層(電源電圧端子接続)
33 Au/Ti層(基準電源電圧端子接続)
40 信号処理回路部
50 バイパスコンデンサの容量誘電体膜
51 SiO2膜
Claims (8)
- 遮光膜が設けられており、前記遮光膜が少なくとも2つ以上からなる任意の出力端子と接続され、かつ前記出力端子のうち少なくとも2つの間がバイパスコンデンサを介して接続されてなることを特徴とする受光素子。
- 前記遮光膜が前記バイパスコンデンサの電極材料として機能することを特徴とする請求項1記載の受光素子。
- 前記遮光膜が耐腐食性の金属材料であることを特徴とする請求項1または2記載の受光素子。
- 前記遮光膜がAu、Ptより選択される少なくとも一つの材料を用いることを特徴とする請求項3記載の受光素子。
- 前記バイパスコンデンサにおける容量として機能する誘電体は、SiO2、SiN、TiO2、Ta2O5、SrTiO3、BaTiO3、(Pb,Zr)TiO3より選択される少なくとも一つの材料を用いることを特徴とする請求項1ないし4のいずれかに記載の受光素子。
- 受光素子の上に第一の誘電体膜を形成する工程と、
前記誘電体膜の上に第一の遮光膜を形成する工程と、
前記第一の遮光膜の上に第二の誘電体膜を形成する工程と、
前記第二の誘電体膜の上に第二の遮光膜を形成する工程を備え、
前記第一の遮光膜、前記第二の誘電体膜、前記第二の遮光膜とでバイパスコンデンサを構成することを特徴とする受光素子の製造方法。 - 前記第二の誘電体膜をエッチングして任意の大きさに形成することを特徴とする請求項6記載の受光素子の製造方法。
- 前記第二の遮光膜をエッチングして任意の大きさに形成することを特徴とする請求項6記載の受光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004016809A JP2005209994A (ja) | 2004-01-26 | 2004-01-26 | 受光素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004016809A JP2005209994A (ja) | 2004-01-26 | 2004-01-26 | 受光素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005209994A true JP2005209994A (ja) | 2005-08-04 |
Family
ID=34901848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004016809A Pending JP2005209994A (ja) | 2004-01-26 | 2004-01-26 | 受光素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005209994A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018211905A1 (ja) * | 2017-05-17 | 2018-11-22 | アズビル株式会社 | 光電センサ |
-
2004
- 2004-01-26 JP JP2004016809A patent/JP2005209994A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018211905A1 (ja) * | 2017-05-17 | 2018-11-22 | アズビル株式会社 | 光電センサ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3977053B2 (ja) | 容量素子及びその製造方法 | |
JP5052007B2 (ja) | 半導体装置 | |
US7239002B2 (en) | Integrated circuit device | |
TWI396275B (zh) | 半導體裝置 | |
JP2004235610A (ja) | 半導体レーザ装置およびその製造方法 | |
US8796630B2 (en) | Thermal-type infrared solid-state image sensing device and method of manufacturing the same | |
US5479052A (en) | Contact structure with capacitor for group III-V semiconductor devices | |
JP6788847B2 (ja) | キャパシタ | |
WO2018105258A1 (ja) | 半導体装置 | |
JP2005209994A (ja) | 受光素子およびその製造方法 | |
US6924537B2 (en) | Semiconductor device including a potential drawing portion formed at a corner | |
US7777288B2 (en) | Integrated circuit device and fabrication method therefor | |
JP2010225880A (ja) | 半導体装置及びその製造方法 | |
JPH10326868A (ja) | 半導体装置 | |
JP3850389B2 (ja) | 半導体装置及びその製造方法 | |
JPH08298307A (ja) | 半導体装置 | |
JP6819894B2 (ja) | 電子部品 | |
JP3018669B2 (ja) | 半導体センサ | |
JPS5819030A (ja) | 光結合半導体装置 | |
JPH06112406A (ja) | 半導体集積回路 | |
JP2005327987A (ja) | 半導体装置 | |
JP2006147749A (ja) | 受光素子およびその製造方法 | |
JP2778356B2 (ja) | 半導体装置 | |
JP3214614B2 (ja) | 電源ノイズ低減パッケージ | |
JPH0697281A (ja) | 半導体装置の電極配線構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070306 |