WO2018164060A1 - 分波回路、合波回路、およびチャネライザ中継器 - Google Patents

分波回路、合波回路、およびチャネライザ中継器 Download PDF

Info

Publication number
WO2018164060A1
WO2018164060A1 PCT/JP2018/008347 JP2018008347W WO2018164060A1 WO 2018164060 A1 WO2018164060 A1 WO 2018164060A1 JP 2018008347 W JP2018008347 W JP 2018008347W WO 2018164060 A1 WO2018164060 A1 WO 2018164060A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
circuit
band
frequency
output
Prior art date
Application number
PCT/JP2018/008347
Other languages
English (en)
French (fr)
Inventor
裕太 竹本
藤村　明憲
山本　裕一
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2019504578A priority Critical patent/JP6745973B2/ja
Priority to EP18764164.2A priority patent/EP3595173B1/en
Priority to US16/490,155 priority patent/US11456812B2/en
Priority to ES18764164T priority patent/ES2886894T3/es
Publication of WO2018164060A1 publication Critical patent/WO2018164060A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J1/00—Frequency-division multiplex systems
    • H04J1/02—Details
    • H04J1/04—Frequency-transposition arrangements
    • H04J1/05—Frequency-transposition arrangements using digital techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0202—Two or more dimensional filters; Filters for complex signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/185—Space-based or airborne stations; Stations for satellite systems
    • H04B7/18502—Airborne stations
    • H04B7/18506—Communications with or from aircraft, i.e. aeronautical mobile service
    • H04B7/18508—Communications with or from aircraft, i.e. aeronautical mobile service with satellite system used as relay, i.e. aeronautical mobile satellite service
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J4/00—Combined time-division and frequency-division multiplex systems
    • H04J4/005—Transmultiplexing

Definitions

  • the present invention relates to a demultiplexing circuit of a communication satellite, a multiplexing circuit, and a channelizer repeater using the same, and in particular, a demultiplexing circuit for reassigning signal bandwidths without stopping communication relaying, multiplexing
  • the present invention relates to a circuit and a technology related to a channelizer repeater.
  • a Fourier transform (or fast Fourier transform) circuit processes the entire system band. For this reason, even if the band to be processed of division / combination is a part of the entire system band, it is impossible to operate only a part of the circuit in principle of operation. Therefore, there is a problem that the circuit scale can not be reduced even if the splitting / multiplexing processing target band is a part of the entire system band.
  • Patent Document 2 is a technology based on a tree circuit configuration using a half band filter according to Patent Document 3. Then, with respect to the problem of Patent Document 1, Patent Document 2 realizes reduction of the circuit scale by collectively processing signals from a plurality of areas using a part of the entire system band with one tree circuit. doing.
  • the demultiplexed signal selective distribution unit has a configuration for adjusting the amount of frequency offset and setting the selector.
  • the multiplexing signal selective distribution unit has a configuration for adjusting the frequency offset amount and setting the selector for the signal supplied from the tree circuit of the previous stage. There is. By providing such a configuration, Patent Document 2 performs processing for simultaneously transmitting signals to a plurality of areas.
  • Patent No. 2738385 gazette Patent No. 5579273 Patent No. 5575149 gazette
  • Patent Document 2 When the technology of Patent Document 2 is applied, a case is considered where it is desired to change the signal bandwidth to be allocated to a specific area in accordance with the request traffic fluctuation that occurs during operation. In this case, after stopping communication between each terrestrial satellite terminal relayed by this repeater and the gateway station or between each terrestrial satellite terminal, it is necessary to reset the frequency offset amount and selector for the entire signal in the target area. There is.
  • the present invention has been made to solve such problems, and a branching circuit, multiplexing circuit, and the like capable of realizing real-time bandwidth allocation change with respect to demand traffic fluctuation while reducing the circuit scale. And to obtain a channelizer repeater.
  • the branching circuit according to the present invention is a branching circuit capable of branching a reception signal into a plurality of signals, and selects one of the input signals according to the output destination of the signal designated by the control signal.
  • a selector for generating a plurality of output signals having the number of output signals larger than the number of input signals, and each of the plurality of output signals output from the selector, and an output destination of the signal designated by the control signal and the signal A circuit combining multiple frequency conversion processing, low-pass filtering processing, and downsampling processing to generate an output signal according to the bandwidth is connected in a tree form across multiple stages.
  • the multistage branching circuit receives two or more reception signals as input, and based on the control signal, an output signal consisting of unused band parts is So that it is not output to the stage and executes demultiplexing processing.
  • the multiplexing circuit according to the present invention is a multiplexing circuit that multiplexes a plurality of input signals, and the input signal with respect to the input signal according to the output destination of the signal designated by the control signal and the bandwidth of the signal.
  • Frequency interpolation circuit that performs up-sampling processing, low-pass filter processing, and frequency conversion processing to generate an output signal, and respective output signals from a plurality of frequency interpolation circuits, and is specified by a control signal.
  • Selector that generates an output signal to one or more output destinations for each input according to the output destination of each signal, and for a plurality of output signals from the selector, adding two output signals having adjacent desired bands
  • a multistage multiplexing circuit in which a plurality of stages of circuits combined with processing addition circuits are connected in a tournament manner, and the multistage multiplexing circuit Both an input a plurality of signals before multiplexing partially including the use band, based on the control signal, and executes the on to the multiplexing process to add a band portion unused at a later stage.
  • the channelizer repeater according to the present invention can output the control signal to each of the branching circuit according to the present invention, the coupling circuit according to the present invention, and the branching circuit and the coupling circuit, thereby providing And a control unit that executes the change processing.
  • a multi-stage branching circuit in which a selector and a frequency decimation circuit are connected in a tree shape across a plurality of stages is branched based on a control signal, or a frequency interpolation circuit, a selector and an adder circuit
  • a multi-stage multiplexing circuit connected in a plurality of stages in a tournament type is multiplexed based on a control signal.
  • Embodiment 1 of this invention it is the figure which showed the example of frequency allocation of two adjacent beam areas. It is a figure showing an example of composition of a channelizer repeater using a demultiplexing circuit and a multiplexing circuit in Embodiment 1 of the present invention. It is a block diagram of the splitter circuit in Embodiment 1 of this invention. It is a figure which shows the structural example of each frequency shift decimator part as described in FIG. 3 in Embodiment 1 of this invention.
  • FIG. 7 is a diagram showing a first operation example of the diplexer circuit provided with the configuration of FIG. 3 in Embodiment 1 of the present invention.
  • FIG. 7 is a diagram showing a second operation example of the branching circuit provided with the configuration of FIG.
  • FIG. 7 is a diagram showing a third operation example of the branching circuit provided with the configuration of FIG. 3 in Embodiment 1 of the present invention.
  • It is a block diagram of the multiplexing circuit in Embodiment 1 of this invention. It is a figure which shows the structural example of each interpolator frequency shifter part as described in FIG. 8 in Embodiment 1 of this invention. It is the figure which showed the 1st operation example of the multiplexing circuit provided with the structure of FIG. 8 in Embodiment 1 of this invention.
  • FIG. 13 is a diagram showing a second operation example of the multiplexing circuit provided with the configuration of FIG. 8 in Embodiment 1 of the present invention.
  • FIG. 14 is a diagram showing a third operation example of the multiplexing circuit provided with the configuration of FIG. 8 in Embodiment 1 of the present invention.
  • FIG. 1 is a diagram showing an example of frequency allocation of two adjacent beam areas # 1 and # 2 in the first embodiment of the present invention.
  • the frequency assignment range of beam area # 1 is indicated by f1
  • the frequency assignment range of beam area # 2 is indicated by f2.
  • FIG. 1A shows a case where the request traffic of beam area # 1 is large
  • FIG. 1B shows a case where the request traffic of beam area # 2 is large. In any case, it is not possible to use the same frequency simultaneously between two adjacent beams.
  • the sum of f1 and f2 does not exceed the frequency bandwidth Y [MHz] allocated to the user.
  • the total bandwidth of f1 and f2 is Y [MHz].
  • the present invention focuses on the fact that frequencies do not overlap in such adjacent beam areas. Then, by simultaneously processing the band f1 used in the beam area # 1 and the band f2 used in the beam area # 2 with one branching circuit or multiplexing circuit, the circuit size of the entire channelizer on the user link side
  • the first technical feature is to realize the reduction of the power consumption and the reduction of the power consumption.
  • FIG. 1st technical feature also has patent document 2.
  • FIG. 1st technical feature also has patent document 2.
  • FIG. 1st technical feature has a further second technical feature that real-time bandwidth allocation change can be realized with respect to demand traffic fluctuation.
  • Such a second technical feature can not be realized by Patent Document 2 and is a feature unique to the present invention, and will be described in detail hereinafter.
  • FIG. 2 is a diagram showing a configuration example of a channelizer repeater using the branching circuit (600, 601 in the present drawing) and the multiplexing circuit (700, 701 in the drawing) in the first embodiment of the present invention It is.
  • analog signals are received from the ground by the receiving antennas 100, 101, 102, and 103.
  • the received analog signal is frequency-converted by the downconverters (D / C) 200, 201, 202, and 203.
  • the downconverted analog signal is converted into a digital signal using AD converters (A / D) 400, 401, 402, 403.
  • the converted digital signal is demultiplexed by the demultiplexing circuit units 600 and 601 for each subchannel, and then the subchannels are exchanged in the switch matrix 800 and 801.
  • the signal received from receiving antenna 100 is a signal from beam area # 1
  • the signal received from receiving antenna 101 is a signal from beam area # 2. Then, since two beam areas (# 1, # 2) are adjacent to each other, different frequency bands are assigned to the respective signals to avoid interference as shown in FIG.
  • the signal received from receiving antenna 102 is a signal from beam area # N ⁇ 1
  • the signal received from receiving antenna 103 is a signal from beam area #N. Then, since two beam areas (# N ⁇ 1, #N) are adjacent to each other, different frequency bands are assigned to the respective signals in order to avoid interference as shown in FIG.
  • the Switch Matrix (switch matrix) 800 and 801 distribute the input subchannels to the respective antennas 104, 105, 106 and 107 of Tx # 1 to Tx # N. Then, these subchannels are multiplexed by the multiplexing circuit units 700 and 701.
  • the combined data is converted into an analog signal using DA converters (D / A) 500, 501, 502, 503. Furthermore, the signals converted into analog signals are converted to transmission frequencies by the upconverters (U / C) 300, 301, 302, 303, and transmitted from the antennas 104, 105, 106, 107 to the ground.
  • DA converters D / A 500, 501, 502, 503.
  • the signals converted into analog signals are converted to transmission frequencies by the upconverters (U / C) 300, 301, 302, 303, and transmitted from the antennas 104, 105, 106, 107 to the ground.
  • Signals from switch matrices 800 and 801 are multiplexed by feeder link (F / L) multiplexing circuit units 900 and 901 and converted into analog signals using DA converters (D / A) 504 and 505.
  • the converted analog signal is converted to a transmission frequency at U / Cs 304 and 305. Thereafter, the combining unit 6 combines a plurality of signals, and the combined signal is transmitted from the feeder link antenna 110 to the ground, and is received by the feeder link ground station 5.
  • control unit 1 receives a command from the control station 4 on the ground via the receiving antenna 2. Then, based on the received command, the control unit 1 performs switch matrixes 800 and 801, branching circuit units 600 and 601, multiplexing circuit units 700 and 701, F / L multiplexing circuit units 900 and 901, and F / L. Each control signal is output to each of the branching circuit units 120 and 121 so that desired frequency allocation is realized.
  • the ground control station 4 grasps the connection status of the satellite communication network, such as a call request of a satellite communication terminal existing in each beam and a call status. Therefore, the control station 4 changes the use frequency assignment in each beam area according to the traffic condition, and instructs the control unit 1 to change the setting for realizing relay by new frequency assignment.
  • control unit 1 Based on the setting change instruction received from control station 4, control unit 1 performs switch matrix 800, 801, branching circuit units 600, 601, multiplexing circuit units 700, 701, F / L multiplexing circuit unit 900, Each setting is performed on the F / L demultiplexing circuit units 120 and 121.
  • Communication between the control unit 1 and the control station 4 on the ground can be considered to be, for example, the same line as the satellite telemetry / command line.
  • branching circuits 600 and 601 on the User Link side are required for each beam, and in the example of FIG.
  • the multiplexing circuit units 900 and 901 on the User Link side are also required for each beam, and in the example of FIG.
  • N / 2 (600, 200, 200, 200) of branching circuits are provided as shown in FIG. 2 by the branching circuit / multiplexing circuit that realizes signal processing for two beams. 601) and the multiplexing circuit can also be configured by N / 2 (700, 701).
  • the size and power consumption of the branching / multiplexing circuit on the user link side can be reduced by about half as compared with the case of using the prior art of Patent Document 1.
  • the demultiplexing / multiplexing process with respect to the bandwidth Y [MHz] allocated to the user is fundamentally performed.
  • the processing is performed in the bandwidth Y [MHz] including the unused band (a blank part excluding f1 or f2) not allocated in each beam area.
  • the switch matrix 800 may process a total of N ⁇ 0.5 Y [MHz] signal bands.
  • the processing band of the switch matrix 800 can be reduced to half by using the branching circuit of the first embodiment.
  • the switch matrix unit 801 in the previous stage of the multiplexing circuit outputs signals for Y [MHz] with two beams to one multiplexing circuit. Good. Therefore, the switch matrix unit 801 may handle a total signal band of N ⁇ 0.5 Y [MHz]. Therefore, compared with the case of using the multiplexing circuit of Patent Document 1, the processing band of the switch matrix unit 801 can be reduced to half by using the multiplexing circuit of the first embodiment.
  • the branching circuit and multiplexing circuit of the first embodiment not only can the circuit scale and power consumption of the entire branching circuit and coupling circuit on the user link side be halved, but also the user link side
  • the circuit scale and power consumption of the switch matrix unit can be reduced by half.
  • FIG. 3 is a configuration diagram of the diplexer circuit 600 according to the first embodiment of the present invention.
  • FIG. 4 is a diagram showing a configuration example of each frequency shift decimator (180 to 182, 190 to 194, 200 to 207) described in FIG. 3 according to the first embodiment of the present invention.
  • the frequency shift decimator unit corresponds to a frequency decimation circuit.
  • the frequency shift decimator unit includes a frequency converter 35, a half band filter (hereinafter referred to as HBF) 36, and 1 ⁇ 2 down sampling.
  • HBF half band filter
  • the frequency conversion unit 35 converts the frequency of the input signal so that the center frequency of the signal band to be extracted by the HBF 36 becomes the baseband (0 Hz).
  • the HBF 36 extracts a desired signal band from the frequency-converted input signal.
  • the 1/2 down-sampling unit 37 down-samples the sampling rate to 1/2 of the signal extracted by the HBF 36. Note that downsampling is not limited to 1/2.
  • the passband width of the HBF 36 is half of the operating clock rate of the HBF 36. Therefore, the frequency shift decimator outputs a signal having a sampling rate that is half that of the input signal.
  • the structure illustrated in FIG. 4 is an example, and the filter to be used is not limited to HBF36, A normal low pass filter may be sufficient.
  • the branching circuit unit receives an intermediate frequency (IF) signal of Rx # 1 and Rx # 2 as an input signal. Then, the received intermediate frequency (IF) signal is converted into a baseband signal by frequency conversion units 160 and 161. This function is unnecessary if the input signal of the branching circuit is already in the baseband.
  • IF intermediate frequency
  • the control unit 12 in FIG. 3 selects the selector units 170, 171, 172, and the respective frequency shift decimator units 180 to 182, 190 to 194, based on the command signal on frequency assignment transmitted from the control station 4 on the ground.
  • the operations of 200 to 207 are controlled.
  • the command signal is transmitted to the satellite on which the branching circuit unit is mounted via a communication line using another frequency band such as the S band.
  • FIG. 5 is a diagram showing a first operation example of the branching circuit 600 provided with the configuration of FIG. 3 in the first embodiment of the present invention.
  • Rx # 1 and RX # 2 basically indicate the same as in FIG. That is, RX # 1 indicates the signal spectrum from beam area # 1, and RX # 2 indicates the signal spectrum from beam area # 2.
  • the signal corresponding to f1 in FIG. 1 is indicated by hatching
  • the signal corresponding to f2 in FIG. 1 is indicated by hatching.
  • 1-0 to 1-6 and 2-0 to 2-6 in FIG. 5 indicate beam numbers and spectrums. More specifically, when expressed by NM, N means a beam area number, and M means a frequency number.
  • Reference numeral 411 in FIG. 5 denotes a signal spectrum after the frequency conversion unit 160 in FIG. 3 converts the reception signal Rx # 1 from the beam area # 1 into a baseband.
  • reference numeral 412 in FIG. 5 denotes a signal spectrum after the frequency conversion unit 161 in FIG. 3 converts the reception signal Rx # 2 from the beam area # 2 into a baseband.
  • the selector unit 170 shown in FIG. 3 outputs one of the two signals ⁇ 411 and 412 ⁇ to the following three frequency shift decimator units ⁇ 180, 181 and 182 ⁇ based on a command from the control unit 12. . Therefore, in the selector unit 170, any one input signal is duplicated into two, and a total of three signals are output to the subsequent stage.
  • the selector unit 170 outputs the input signal 411 (RX # 1) to the frequency shift decimator unit 180, and after duplicating the input signal 412 (RX # 2) internally into two, the frequency is obtained. It outputs to the shift decimator section 181, 182.
  • each of the frequency shift decimators 180 to 182 has a configuration capable of setting the frequency shift amount of the frequency converter 35 provided therein to an arbitrary value based on a command from the controller 12.
  • each frequency shift decimator 180 to 182 causes the center frequency of the target band to be extracted to align with the center frequency of the HBF 36 in the subsequent stage with respect to the input signal according to the command from the controller 12 Control the frequency shift amount.
  • the signals 414 and 415 in FIG. 5 are extracted.
  • the selector unit 171 of FIG. 3 receives the frequency shift decimator units 180, 181 and 182 of FIG. 3 based on the command from the control unit 12 and divides some of the three input signals into two internally. After the duplication, the signal is output to one of the frequency shift decimator units 190, 191, 192, 193, and 194 in the subsequent stage.
  • the selector unit 171 outputs the input signal 413 to the frequency shift decimator unit 190, duplicates the input signal 414 internally to two, and outputs the same to the frequency shift decimator units 191 and 192,
  • the input signal 415 is internally duplicated to two and then output to the frequency shift decimator parts 193 and 194.
  • the frequency shift decimator unit 190 realizes an operation of extracting a left half band with respect to the input signal 413 based on a command from the control unit 12. As a result, the signal 416 in FIG. 5 is extracted.
  • the frequency shift decimator 191 extracts the left half of the band for the input signal 414
  • the frequency shift decimator 192 extracts the right half of the band for the input signal 414.
  • signals 417 and 418 are extracted.
  • the frequency shift decimator unit 193 extracts the left half of the band for the input signal 415
  • the frequency shift decimator unit 194 extracts the right half of the band for the input signal 415.
  • the signals 419 and 420 are extracted.
  • the selector unit 172 of FIG. 3 receives the signals extracted by the frequency shift decimator units 190, 191, 192, 193 and 194 of FIG. 3 based on the command from the control unit 12 and receives five signals internally. After duplicating some of the input signals into two, they are output to one of the frequency shift decimator units 200, 201, 202, 203, 204, 205, 206, and 207 in the subsequent stage.
  • the selector unit 172 internally duplicates the input signal 416 into two and outputs the result to the frequency shift decimator units 200 and 201 and outputs the input signal 417 to the frequency shift decimator unit 202.
  • the selector unit 172 outputs the input signal 418 to the frequency shift decimator unit 203, duplicates the input signal 419 internally into two, and outputs the same to the frequency shift decimator units 204 and 205.
  • selector unit 172 internally duplicates the input signal 420 into two and outputs the result to the frequency shift decimator units 206 and 207.
  • the frequency shift decimator unit 200 realizes an operation of extracting a left half band with respect to the input signal 416 based on a command from the control unit 12. As a result, the signal 421 is extracted. Similarly, frequency shift decimator 201 extracts the right half of the band for input signal 416, and frequency shift decimator 202 extracts the right half of band for input signal 417. As a result, signals 422 and 423 are extracted.
  • the frequency shift decimator unit 203 extracts the left half band with respect to the input signal 418
  • the frequency shift decimator unit 204 extracts the left half band with respect to the input signal 419.
  • signals 424 and 425 are extracted.
  • the frequency shift decimator unit 205 extracts the right half of the band for the input signal 419
  • the frequency shift decimator unit 206 extracts the left half of the band for the input signal 420
  • the shift decimator 207 extracts the right half of the band for the input signal 420.
  • the signals 426, 427, 428 are extracted.
  • the signals [421, 422, 423, 424, 425, 426, 427, 428] extracted in this manner are input to the sub-channel demultiplexers 210 to 217 in the subsequent stage, and each of them is Y sub-channel data. It is divided into
  • the value of Y may be any value as long as it is an integer of 1 or more, and can be 32, for example.
  • the branching process in the subchannel branching circuit may be based on Patent Document 3 or may be based on Patent Document 1.
  • the configuration may be such that the “reception channel filter unit” is omitted, and in that case, the “transmission channel filter unit” described in Patent Document 3 is provided in the subchannel multiplexing circuit described later.
  • the total of 8Y subchannel data are, for example, time-division multiplexed and transmitted to the switch matrix 800 in the subsequent stage.
  • the switch matrix 800 in the subsequent stage selects and routes only the subchannel data to be relayed out of the subchannel data, and discards the rest. Assuming that the value of Y is sufficiently large (that is, the number of divisions of the subchannel branching circuit is sufficiently large), in the example of FIG. 5, the shading of the signal [421, 422, 423, 424, 425, 426, 427, 428] is performed. Only the band to be relayed corresponding to the part, the hatched part is extracted by the switch matrix 800.
  • the switch matrix 800 has the effect of reducing the amount of switching processing without relaying to a useless empty band.
  • FIG. 6 is a diagram showing a second operation example of the branching circuit 600 having the configuration of FIG. 3 in the first embodiment of the present invention.
  • FIG. 6 shows the second operation example different from the first operation example, with the same reference numerals as in FIG. 5 described above. Comparing the second operation example of FIG. 6 with the first operation example of FIG. 5, in FIG. 6, the use band of Rx # 1 slightly increases compared to the case of FIG. It can be seen that the bandwidth used is slightly reduced compared to the case of FIG.
  • Such a transition from FIG. 5 to FIG. 6 is, for example, that the request traffic of beam area # 1 to which the band of Rx # 1 is allocated is reduced while beam area # 2 to which the band of Rx # 2 is allocated.
  • the control traffic on the ground is controlled by the command of the control station 4 when the demand traffic of the is increased.
  • control unit 12 Based on the command from the control station 4 on the ground, the control unit 12 shifts the frequency shift amount of each selector unit 170, 171, 172 of the branching circuit and each of the frequency shift decimator units 180 to 182, 190 to 194, 200 to 207. , And control switch matrix 800.
  • FIG. 6 The difference between FIG. 6 and FIG. 5 is the connection of the signals 413a, 414a, 416a, 417a, 418a, 422a, 423a, 424a, and the selectors 170 to 172 in FIG.
  • the shaded portion is increased as compared to the signal 413 as the used bandwidth of RX # 1 increases.
  • the arrangement of the beam area number (N) and the frequency number (M) is the same as (1-0, 1-1, 1-2, 1-3).
  • connection state of the selector unit 170 at the previous stage does not change. For this reason, even if the use band is increased as shown in FIGS. 5 to 6, each of the carriers in signal 413 and signal 414 relayed by the present branching circuit at the time of FIG. Pass through the circuit as before. As a result, the signals 413a and 414a are not affected by this setting change.
  • the signal 414 and the signal 414a are compared with each other, and the band corresponding to the decrease in the use bandwidth is performed after the carrier is no longer present due to, for example, the end of the call. For this reason, such a change in the used bandwidth does not hinder the communication of each user.
  • the signal 416a also shows that the shaded portion is increased as compared with the signal 416 as the use bandwidth of RX # 1 increases.
  • the arrangement of the beam area number (N) and the frequency number (M) is the same as (1-0, 1-1).
  • connection state of the selector section 171 at the previous stage is not changed. Therefore, even when the use band is increased as shown in FIGS. 5 to 6, each carrier in signal 416 relayed by the present branching circuit at the time of FIG. Pass as usual. As a result, the signal 416a is not affected by this setting change.
  • the signal 418a also shows that the shaded portion is reduced as compared to the signal 418 as the use bandwidth of RX # 2 decreases.
  • the arrangement of the beam area number (N) and the frequency number (M) is the same as (2-2 and 2-3).
  • connection state of the selector section 171 at the previous stage is not changed. Therefore, even if the use band is reduced as shown in FIG. 5 to FIG. 6, each carrier in signal 418 relayed by the present branching circuit at the time of FIG. Except for this, it passes through the same branching circuit as before. As a result, the signal 418a is not affected by this setting change.
  • the signals 419 and 420 of FIG. 6 are also the same including the connection state of the signal 419 and 420 of FIG. 5 and the selector section 171 of the previous stage, and are not affected by this setting change.
  • the signal ⁇ 2-0, 2-1 ⁇ from the signal 414 was input, but as shown by the signal 417a in FIG. , It can be seen that the signals ⁇ 1-2, 1-3 ⁇ from the signal 413a are input.
  • Such switching of the input is performed when the shaded portion enters not only 1-0 and 1-1 but also 1-2 blocks as the used bandwidth of RX # 1 increases. In this event, as the use bandwidth of RX # 2 decreases, the hatched parts are changed from 2-1, 2-2, 2-3 to only 2-2, 2-3, and 2-1 is an empty band. Work in conjunction with the In other words, it means that the input switching is performed after the hatched portion is removed in the signal 417 of FIG.
  • the signal 422a also has a shaded portion compared to the signal 422 with the increase of the use bandwidth of RX # 1 like the signal 416a. Further, it can be seen from the signals 422a and 422 that the arrangement of the beam area number (N) and the frequency number (M) is the same as (1-1).
  • connection state of the selector unit 172 in the previous stage is not changed. Therefore, even if the use band is increased as shown in FIG. 5 to FIG. 6, each carrier in the signal 422 relayed by the present branching circuit at the time of FIG. Pass as usual. As a result, the signal 422a is not affected by this setting change.
  • the signal 424 a is also reduced in the hatched portion as compared to the signal 424 as the use bandwidth of RX # 2 decreases.
  • the arrangement of the beam area number (N) and the frequency number (M) is the same as (2-2).
  • connection state of the selector unit 172 in the previous stage is not changed. Therefore, even if the use band is reduced as shown in FIG. 5 to FIG. 6, each carrier in signal 424 relayed by the present branching circuit at the time of FIG. Except for this, it passes through the same branching circuit as before. Therefore, the signal 424a is not affected by this setting change.
  • the signals 421, 425, 426, 427, and 428 in FIG. 6 are the same as the signals 419 and 420 in FIG. 5 including the connection state of the selector unit in the previous stage. As a result, 421, 425, 426, 427, 428 are not affected by this setting change.
  • the signal ⁇ 2-1 ⁇ from the signal 417 was input as shown in the signal 423 in FIG. 5, but in FIG. 6, the signal 417a as shown in the signal 423a. It can be seen that the signal ⁇ 1-2 ⁇ from is input.
  • These signals ⁇ 421, 422a, 423a, 424a, 425, 426, 427, 428 ⁇ shown in FIG. 6 are demultiplexed into Y subchannel data by respective subchannel demultiplexers 210 to 217 in the subsequent stage. Then, they are input to the switch matrix 800.
  • the switch matrix 800 selects and routes only subchannel data to be relayed out of each subchannel data, and discards the rest.
  • only the bands to be relayed corresponding to the shaded portions and shaded portions of the signals ⁇ 421, 422a, 423a, 424a, 425, 426, 427, 428 ⁇ are extracted by the switch matrix 800. It will be
  • FIG. 7 is a diagram showing a third operation example of the branching circuit 600 provided with the configuration of FIG. 3 in the first embodiment of the present invention.
  • FIG. 7 shows the third operation example different from the first operation example and the second operation example while attaching the same reference numerals as those in FIG. 5 and FIG. 6 described above.
  • the use band of Rx # 1 is significantly increased compared to the case of FIG. 5, and conversely, the use band of Rx # 2 is more than the case of FIG. It turns out that it is decreasing sharply. Even in such a case, by the same processing as described above, simultaneous splitting of two beams is realized, and it is possible to change the band allocation without affecting each carrier in communication. 7 is shown.
  • the configuration of the branching circuit illustrated in FIG. 3 is an example.
  • the input signal to the branching circuit may be any number as long as it is two or more.
  • FIG. 3 the case where a selector is comprised by a total of three steps 170, 171, 172 was demonstrated.
  • the selector according to the first embodiment is not limited to three stages, and may have a configuration of one stage, two stages, four stages, five stages, or the like.
  • the branching circuit according to the present invention is characterized by being configured by a multistage branching circuit in which a circuit combining a selector and a frequency shift decimator unit is connected in a tree shape across a plurality of stages, and FIG. It shows an example of a branching circuit.
  • demultiplexing can be performed so that an output signal consisting of unused band portions is not output to the subsequent stage, and a signal with only little useless subchannel data can be obtained after demultiplexing.
  • the technical meaning that "the output signal of the unused band portion is not output to the subsequent stage” means that the output signal of the unused band portion is not completely output to the subsequent stage. It does not mean that the output signal which consists of an unused band part is output by being "substantially reduced”.
  • FIG. 8 is a block diagram of the multiplexing circuit 700 in the first embodiment of the present invention.
  • Each subchannel multiplexing unit 290, 291, 292, 293, 294, 295, 296, 297 receives subchannel data from the switch matrix 801 of the previous stage, and multiplexes Z subchannel data.
  • the value of Z may be any value as long as it is an integer of 1 or more, and can be 32, for example.
  • the multiplexing process in the sub-channel multiplexing circuit may be based on Patent Document 3 or may be based on Patent Document 1.
  • each sub-channel multiplexing circuit corresponds to the “transmission channel filter unit” described in Patent Document 3. It becomes the composition which it possesses.
  • Patent Document 3 Only the transmission channel filter unit is configured, and only waveform shaping processing similar to that of Patent Document 3 is performed.
  • the interpolator frequency shifters 280 to 287 double the sampling rate of the output data from the subchannel multiplexing circuits 290 to 297 and interpolate.
  • the selector unit 252 distributes the signal according to the frequency band for transmitting the subchannel. Thereafter, two outputs of the interpolator frequency shifters 280 to 287 are synthesized by the signal synthesis units 245 to 249, respectively.
  • the interpolator frequency shifters 270 to 274 double the interpolation rate of the output data from the signal synthesis units 245 to 249 and interpolate.
  • the complemented signals are distributed by the selector unit 251 in accordance with the frequency bands to be transmitted by Tx # 1 and Tx # 2.
  • the distributed signals are synthesized by two of the interpolator frequency shifters 270 to 274 by the signal synthesizing units 242, 243 and 244, respectively.
  • the interpolator frequency shifters 260, 261, 262 double the interpolation rate of the output data from the signal combiners 242 to 244 and interpolate.
  • the complemented signals are distributed by the selector unit 250, combined by the signal combining units 240 and 241, frequency converted by the frequency conversion units 230 and 231 to an IF frequency, a transmission RF frequency, etc., and output.
  • the illustrated configuration is an example, the number of output signals may be three or more, and the number of multiplexing is not limited to eight. Also, blocks prior to any selector unit may be subjected to conventional multiplexing processing without performing circuit sharing as in this configuration. In the case of the conventional multiplexing processing, it is possible to suppress the complication of the selector unit, to divert the circuit with experience, and the like.
  • each selector and the interpolator frequency shifter unit be performed based on the information notified in advance from the ground station.
  • the satellite may determine the use band and control these autonomously.
  • FIG. 9 is a diagram showing a configuration example of each interpolator frequency shifter unit (260 to 262, 270 to 274, 280 to 287) described in FIG. 8 in the first embodiment of the present invention.
  • the interpolator frequency shifter unit corresponds to a frequency interpolation circuit.
  • the interpolator frequency shifter unit comprises a frequency conversion unit 38, an HBF 39, and a 2 ⁇ upsampling unit 40.
  • the 2 ⁇ up-sampling unit 40 up-samples the input signal by 2 and inputs the signal to the HBF 39. Note that upsampling is not limited to twice.
  • the HBF 39 removes image components from the upsampled input signal and extracts the desired signal band.
  • the frequency converter 38 converts the signal to the frequency used in the next stage and outputs it.
  • the structure shown in FIG. 9 is an example, and the filter to be used is not limited to HBF39, A normal low pass filter may be sufficient.
  • FIG. 10 is a diagram showing a first operation example of the multiplexing circuit 700 having the configuration of FIG. 8 in the first embodiment of the present invention.
  • FIG. 10 shows the switching of the selection processing of the target band by the selector section (250, 251, 252) in the multiplexing circuit 700 when multiplexing is performed in the configuration of FIG.
  • a total of 8 ⁇ Y pieces of sub-channel data are input from the switch matrix 801 to the multiplexing circuit 700.
  • the value of Y may be any value as long as it is an integer of 1 or more, and can be 32, for example.
  • the switch matrix 801 selects and routes subchannel data to be relayed from each subchannel data. For this reason, in FIG. 10, the bands to be relayed corresponding to the shaded portions and hatched portions of the signals 441 442 443 444 445 446 447, and 448 are input from the switch matrix 801.
  • two of the eight signals (1-0, 1-1) are signals that it is desired to output from Tx # 1.
  • the remaining six signals (2-1, 2-2, 2-3, 2-4, 2-5, 2-6) are signals to be output from Tx # 2.
  • These signals are input from the switch matrix 801 and up-sampled in the interpolator frequency shifters (280, 281, 282, 283, 284, 285, 286, 287) and then output to the selector 252.
  • the interpolator frequency shifters 280 to 287 remove the image components generated by the double up-sampling by the HBF 39, interpolate the input data twice, and are internally provided based on the command from the control unit 30.
  • the shift amount of the frequency conversion unit 38 can be set to any value.
  • the interpolator frequency shifters 280 to 287 can set the center frequency of the output signal to an arbitrary value by such a frequency shift variable function.
  • the interpolator frequency shifters 280 to 287 can be synthesized as one continuous spectrum signal on the frequency axis in the signal synthesizing units (245, 246, 247, 248, 249) in the subsequent stage,
  • the shift amount of the center frequency of the target band to be extracted with respect to the input signal is controlled by the command from the control unit 30.
  • the outputs of the interpolator frequency shifters 280 to 287 are not necessarily combined with other signals, and may be output without being combined as they are. Such control is performed by the selector unit 252.
  • the frequency shift control is performed based on an instruction from the control unit 30.
  • a signal synthesis unit (245, 246, 247, 248, 249) synthesizes a part of these signals and outputs it as a multiplexing signal (436, 437, 438, 439, 440).
  • the signal combining unit 245 combines the outputs of the interpolator frequency shifter unit 280 and the interpolator frequency shifter unit 281, and the signal combining unit 248 outputs the interpolator frequency shifter unit 284 and the interpolator frequency shifter unit 285.
  • the signal combining unit 249 combines the outputs of the interpolator frequency shifter unit 286 and the interpolator frequency shifter unit 287.
  • the other signal combining units 246 and 247 do not perform combining processing. Specifically, the signal combining unit 246 passes the output of the interpolator frequency shifter unit 282 as it is, and the signal combining unit 247 passes the output of the interpolator frequency shifter unit 283 as it is.
  • each interpolator frequency shifter unit (280, 281, 282, 283, 284, 285, 286, 287) and each signal combining unit (245, 246, 247, 248, 249). Is performed by the selector unit 252 located between them.
  • the selector unit 252 receives an input signal of each interpolator frequency shifter unit (280, 281, 282, 283, 284, 285, 286, 287) based on a command from the control unit 30, and generates a signal combining unit (245, 246, 247, 248, 249). In addition, when performing control to pass data as it is without performing combining processing in a specific signal combining unit in the latter stage, the selector unit 252 outputs zero to one input end of the signal combining unit. To achieve.
  • the interpolator frequency shifter unit (270, 271, 272, 273, 274) receives the synthesized signal (436, 437, 438, 439, 440) as an input. Then, the interpolator frequency shifter unit (270, 271, 272, 273, 274) performs processing of performing double interpolation on the input signal while shifting to an arbitrary target frequency according to a command from the control unit 30.
  • the selector unit 251 outputs the output signal from the interpolator frequency shifter unit (270, 271, 272, 273, 274) to one of the signal combining units (242, 243, 244) based on the command from the control unit 30. Similarly to the selector unit 252, when performing control to pass data as it is without performing combining processing in a specific signal combining unit in the subsequent stage, the selector unit 251 makes a zero for one input end of the signal combining unit. Output
  • the signal combining unit (242, 243, 244) outputs the signal (433, 434, 435) shown in FIG. 10 by the operation of the selector unit 251 as described above.
  • the signal combining unit 243 combines the outputs of the interpolator frequency shifter unit 271 and the interpolator frequency shifter unit 272, and the signal combining unit 244 includes the interpolator frequency shifter unit 273 and the interpolator frequency shifter unit 274. Synthesize the output.
  • the signal combining unit 242 does not perform combining processing, but passes the output of the interpolator frequency shifter unit 270 as it is.
  • the interpolator frequency shifter unit (260, 261, 262) receives the synthesized signal (433, 434, 435) as shown in FIG. Then, the interpolator frequency shifter unit (260, 261, 262) performs processing of performing doubling interpolation on the input signal while shifting to an arbitrary target frequency according to a command from the control unit 30.
  • the selector unit 250 outputs the output signal from the interpolator frequency shifter unit (260, 261, 262) to one of the signal combining units (240, 241) based on a command from the control unit 30. Similar to the selector unit 252, the selector unit 250 does not perform synthesis processing in a specific signal synthesis unit in the subsequent stage, but performs control to pass data as it is, zeroing is applied to one input end of the signal synthesis unit. Output
  • the signal combining unit (240, 241) outputs the signals (431, 432) shown in FIG. Specifically, the signal combining unit 241 combines the outputs of the interpolator frequency shifter unit 261 and the interpolator frequency shifter unit 262.
  • the signal combining unit 240 does not perform combining processing, but passes the output of the interpolator frequency shifter unit 260 as it is.
  • the signals (431, 432) output from the signal combining unit (240, 241) are converted to, for example, IF frequencies by the frequency conversion units 230, 231, and output from the multiplexing circuit unit 700.
  • the frequency conversion units 230 and 231 are unnecessary when the interface of the output signal of the multiplexing circuit is defined in the baseband.
  • FIG. 11 is a diagram showing a second operation example of the multiplexing circuit 700 provided with the configuration of FIG. 8 in Embodiment 1 of the present invention.
  • FIG. 11 having the same reference numerals as FIG. 10, the selection process of the target band by the selector unit (250, 251, 252) in the multiplexing circuit 700 is switched when multiplexing is performed in the configuration of FIG. It is shown.
  • FIG. 11 it can be seen that the band of Tx # 1 (shaded area) is increased compared to FIG. 10, and the band of Tx # 2 (shaded area) is decreased accordingly.
  • the bandwidth of FIG. 10 changes to the status of FIG. 11 in this way. It will change the assignment.
  • This change is performed by the command of the control station 4 on the ground, and the control unit 30 controls each selector unit (250, 251, 252) of the multiplexing circuit unit 700, each interpolator based on the command of the control station 4 on the ground.
  • the frequency shift amount of the frequency shifter unit and the switch matrix 800 are controlled.
  • the signals ⁇ 441a, 442a, 443a, 444a, 445, 446, 447, 448 ⁇ are Y channels of subchannel data multiplexed by the subchannel multiplexing units 290 to 297 in the previous stage.
  • the signal (signal of partial hatching) addressed to TX # 2 of the signal 443 of FIG. 10 is a signal directed to TX # 1 of the signal 443a (signal of partially shaded) in FIG. It can be seen that it has been replaced by).
  • any of the signals 441 to 448 in FIG. 10 or the signals 441a to 444a and 445 to 448 in FIG. Or, it can be seen that there is only a small amount of useless subchannel data (that is, a white part a part not shaded or shaded). Therefore, in either case of FIGS. 10 and 11, the switch matrix 801 has an effect of reducing the amount of switching processing without relaying to a useless empty band.
  • the shaded portion increases as compared to the signal 433 as the use band of Tx # 1 increases.
  • the arrangement of the beam area number (N) and the frequency number (M) is the same as (1-0, 1-1, 1-2, 1-3).
  • the hatched portion is reduced as compared to the signal 434 as the used band of Tx # 2 decreases.
  • the arrangement of the beam area number (N) and the frequency number (M) is the same as (2-0, 2-1, 2-2, empty band) for the signal 434a and the signal 434. I understand.
  • connection of the selector unit 250 is not changed. For this reason, even when the use band changes as shown in FIG. 10 to FIG. 11, the carriers in the signals 433a and 434a pass through the combining circuit in the same manner as before, so the change of the band allocation amount Not affected by
  • 438a also shows that the shaded area is reduced as compared to the signal 438 as the used bandwidth of Tx # 2 decreases.
  • the arrangement of the beam area number (N) and the frequency number (M) is the same as (2-2, vacant band) in the signal 438a and the signal 438.
  • the signal 439 and the signal 440 in FIG. 11 are the same including the connection state of the signal 439 and the signal 440 in FIG. 10 and the selector, and are not affected by this setting.
  • the switching of the output destination is performed by the selector unit 251. Such switching is performed when the shaded portion enters within 1-2 blocks, not only 1-0 and 1-1 due to the change of bandwidth. Such switching is switching that should be performed after 2-1 assigned to Tx # 2 becomes an empty band. Therefore, the forced disconnection of the communication of each carrier being relayed by the channelizer by this switching is not performed in normal operation except in an emergency.
  • the arrangement of the beam area number (N) and the frequency number (M) is the same in FIGS. Therefore, these signals, including the switching destination of the selector unit 252, pass through the combining circuit unit in the same manner as before, and thus are not affected by the setting change.
  • the use band is reduced, but there is no change in the signal path.
  • the signal 438a is not affected by this setting change.
  • FIG. 10 As described above, even when the use bandwidths of Tx # 1 and Tx # 2 are changed as shown in FIG. 10 to FIG. 11 during operation, by applying the multiplexing circuit of the present invention, FIG. At the time point, each carrier being relayed in the multiplexing circuit section passes through the inside of the multiplexing circuit section as before changing. Therefore, it has been shown that the multiplexing circuit in the first embodiment is not influenced by the setting change.
  • FIG. 12 is a diagram showing a third operation example of the multiplexing circuit 700 provided with the configuration of FIG. 8 in Embodiment 1 of the present invention.
  • FIG. 12 shows the third operation example different from the first operation example and the second operation example while attaching the same reference numerals as those in FIG. 10 and FIG.
  • the configuration of the multiplexing circuit illustrated in FIG. 8 is an example. Any number of input signals to the multiplexing circuit may be used as long as it is two or more. Moreover, in FIG. 8, the case where a selector is comprised by a total of three steps 250, 251, 252 was demonstrated. However, the selector according to the first embodiment is not limited to three stages, and may have a configuration of one stage, two stages, four stages, five stages, or the like.
  • the multiplexing circuit of the present application is characterized by being configured by a multistage multiplexing circuit in which a circuit combining an interpolator frequency shifter portion and a selector is connected in a plurality of stages in a tournament type. It shows an example of a wave circuit.
  • multiplexing processing can be performed with a plurality of signals before multiplexing including at least part of the used band as input, and band allocation can be changed without affecting each carrier in communication. Become.
  • control part 30 it is desirable for the control part 30 to perform based on the information notified from the control station on the ground beforehand.
  • the satellite measures the received power of each subchannel signal, for example, determines the use band of f1 and f2 from the measurement result, and performs the change control of the frequency allocation autonomously from the result of the determination. Good.
  • Frequency shift decimator frequency decimation Circuits
  • 600 601 division circuits (division circuits), 250, 251, 252 selectors (selectors) 260, 261, 262, 270, 271, 272, 273, 274, 280, 281, 282, 283 284, 285, 286, 287 Interpolator frequency shifter unit (frequency interpolation circuit), 700, 701 multiplexing circuit unit (multiplexing circuit).

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Astronomy & Astrophysics (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radio Relay Systems (AREA)

Abstract

制御信号に応じて入力信号のいずれかを選択して複数の出力信号を生成するセレクタと、セレクタから出力された複数の出力信号を入力し、制御信号に応じて、周波数変換処理、ローパスフィルタ処理、およびダウンサンプリング処理を施して出力信号を生成する周波数デシメーション回路とを組合せた回路を、複数接続した多段分波回路を有し、多段分波回路は、２つ以上の受信信号を入力とし、制御信号に基づいて、未使用の帯域部分からなる出力信号が後段に出力されないように分波処理を実行する。

Description

分波回路、合波回路、およびチャネライザ中継器
　本発明は、通信衛星の分波回路、合波回路と、それを使用したチャネライザ中継器に関し、特に、通信の中継を止めることなく、信号帯域幅の割当て変更するための分波回路、合波回路、およびチャネライザ中継器に係る技術に関する。
　従来のマルチレート対応のデジタル合波装置およびデジタル分波装置は、サブフィルタおよびフーリエ変換（または高速フーリエ変換：ＦＦＴ）回路を組み合わせることにより、多様な帯域幅の信号のデジタル分波、デジタル合波が可能である（例えば、特許文献１、非特許文献１参照）。
　このような従来の技術によれば、フーリエ変換（または高速フーリエ変換）回路は、全システム帯域を対象に処理を行う。このため、分波／合波の処理対象の帯域が全システム帯域の一部であっても、動作原理上、回路の一部だけを動作させることができない。そのため、分波／合波の処理対象帯域が全システム帯域の一部であっても、回路規模を低減することができない、という問題があった。
　一方、この分野において、回路規模を低減する従来技術もある（例えば、特許文献２、３参照）。特許文献２は、特許文献３によるハーフバンドフィルタを用いたツリー回路構成をベースにした技術である。そして、特許文献２は、特許文献１の課題に対して、全システム帯域の一部を利用する複数のエリアからの信号を、１つのツリー回路で一括処理することで、回路規模の低減を実現している。
　また、特許文献２のデジタル分波処理過程において、分波信号選択配信部は、周波数オフセット量の調整、セレクタの設定をする構成を備えている。このような構成を備えることで、特許文献２は、複数のエリアからの信号を同時に受信し、後段のツリー回路に供給する処理を行っている。
　同様に、特許文献２のデジタル合波処理過程において、合波信号選択配信部は、前段のツリー回路から供給される信号に対して、周波数オフセット量の調整、セレクタの設定をする構成を備えている。このような構成を備えることで、特許文献２は、複数のエリアへ信号を同時送信する処理を行っている。
特許第２７３８３８５号公報 特許第５５７９２７３号公報 特許第５５７５１４９号公報
山下史洋、風間宏志、中須賀好典著「衛星搭載用帯域幅可変ＦＦＴフィルタバンクの提案と基本動作特性」　電子情報通信学会論文誌　Ｂ　Ｖｏｌ．Ｊ８５－Ｂ　Ｎｏ．１２　ｐｐ．２２９０－２２９９　２００２年１２月
　しかしながら、従来技術には、以下のような課題がある。
　特許文献２の技術を適用した際に、運用中に発生する要求トラフィック変動に応じて、特定のエリアに割り振る信号帯域幅を変更したい場合を考える。この場合、本中継器が中継する各地上衛星端末とゲートウエイ局間、あるいは各地上衛星端末間の通信を止めてから、対象とするエリアの信号全体に対する周波数オフセット量やセレクタの再設定を行う必要がある。
　仮に、各地上衛星端末とゲートウエイ局間、各地上衛星端末間の通信を継続した状態で、このような周波数オフセット量やセレクタの再設定による帯域変更を実施した場合には、中継する各通信波の位相揺らぎ等が発生してしまう。この結果、通信の瞬断等、通信品質に影響を与え得ることになる。
　このように、特許文献２の技術を適用する場合、要求トラフィック変動にリアルタイムに対応させるために、頻繁に信号帯域幅を変更すると、その度に、通信の中継を止める必要がある。このため、特許文献２の技術は、回路規模を低減できるものの、通信の中断が発生してしまい、運用に支障をきたす課題があった。
　本発明は、このような課題を解決するためになされたものであり、回路規模を低減した上で、要求トラフィック変動に対するリアルタイムな帯域割当て変更を実現することのできる分波回路、合波回路、およびチャネライザ中継器を得ることを目的とする。
　本発明に係る分波回路は、受信信号を複数の信号に分波可能な分波回路であって、制御信号によって指定された信号の出力先に応じて、入力信号のいずれかを選択して、入力信号数よりも大きい出力信号数を有する複数の出力信号を生成するセレクタと、セレクタから出力された複数の出力信号のそれぞれを入力し、制御信号によって指定された信号の出力先および信号の帯域幅に応じて、それぞれの入力信号に対して周波数変換処理、ローパスフィルタ処理、およびダウンサンプリング処理を施して出力信号を生成する周波数デシメーション回路とを組合せた回路を複数段にわたってツリー型に接続した多段分波回路を有し、多段分波回路は、２つ以上の受信信号を入力とし、制御信号に基づいて、未使用の帯域部分からなる出力信号が後段に出力されないようにして分波処理を実行するものである。
　また、本発明に係る合波回路は、入力した複数の信号を合波する合波回路であって、制御信号によって指定された信号の出力先および信号の帯域幅に応じて、入力信号に対してアップサンプリング処理、ローパスフィルタ処理、および周波数変換処理を施して出力信号を生成する周波数インタポレーション回路と、複数の周波数インタポレーション回路からのそれぞれの出力信号を入力とし、制御信号によって指定された信号の出力先に応じて、それぞれの入力に関して１つ以上の出力先への出力信号を生成するセレクタと、セレクタからの複数の出力信号に関して、所望の帯域が隣り合う２つの出力信号を加算処理する加算回路とを組合せた回路を複数段にわたってトーナメント型に接続した多段合波回路を有し、多段合波回路は、少なくとも使用帯域を一部に含む合波前の複数の信号を入力とし、制御信号に基づいて、未使用の帯域部分を後段で付加するようにして合波処理を実行するものである。
　さらに、本発明に係るチャネライザ中継器は、本発明の分波回路と、本発明の合波回路と、分波回路および合波回路のそれぞれに対して制御信号を出力することで、割当帯域の変更処理を実行する制御部とを備えたものである。
　本発明によれば、セレクタと周波数デシメーション回路とが複数段にわたってツリー型に接続された多段分波回路を制御信号に基づいて分波処理する構成、あるいは周波数インタポレーション回路とセレクタと加算回路とが複数段にわたってトーナメント型に接続された多段合波回路を制御信号に基づいて合波処理する構成を備えている。この結果、回路規模を低減した上で、要求トラフィック変動に対するリアルタイムな帯域割当て変更を実現することのできる分波回路、合波回路、およびチャネライザ中継器を得ることができる。
本発明の実施の形態１において、隣接する２つのビームエリアの周波数割り当ての例を示した図である。 本発明の実施の形態１における分波回路と合波回路を用いたチャネライザ中継器の構成例を示した図である。 本発明の実施の形態１における分波回路の構成図である。 本発明の実施の形態１における図３中に記載の各周波数シフトデシメータ部の構成例を示す図である。 本発明の実施の形態１における図３の構成を備えた分波回路の第１の動作例を示した図である。 本発明の実施の形態１における図３の構成を備えた分波回路の第２の動作例を示した図である。 本発明の実施の形態１における図３の構成を備えた分波回路の第３の動作例を示した図である。 本発明の実施の形態１における合波回路の構成図である。 本発明の実施の形態１における図８中に記載の各インタポレータ周波数シフタ部の構成例を示す図である。 本発明の実施の形態１における図８の構成を備えた合波回路の第１の動作例を示した図である。 本発明の実施の形態１における図８の構成を備えた合波回路の第２の動作例を示した図である。 本発明の実施の形態１における図８の構成を備えた合波回路の第３の動作例を示した図である。
　以下、本発明の分波回路、合波回路、およびチャネライザ中継器の好適な実施の形態につき、図面を用いて説明する。
　実施の形態１．
　図１は、本発明の実施の形態１において、隣接する２つのビームエリア＃１、＃２の周波数割り当ての例を示した図である。図１においては、ビームエリア＃１の周波数割当て範囲をｆ１、ビームエリア＃２の周波数割当て範囲をｆ２で示している。
　一般に、隣接するビームエリア＃１、＃２では、干渉回避のために、同一周波数は使用されない。図１（ａ）は、ビームエリア＃１の要求トラフィックが大きい場合を示しており、図１（ｂ）は、ビームエリア＃２の要求トラフィックが大きい場合を示している。いずれの場合でも、隣接する２つのビーム間で、同一周波数を同時に使用することは行われない。
　また、ｆ１とｆ２の合計は、ユーザーに割当てられた周波数帯域幅Ｙ［ＭＨｚ］を超えることはない。本例では、ｆ１とｆ２の合計帯域幅を、Ｙ［ＭＨｚ］としている。
　本発明は、このような隣接するビームエリアにおいて周波数が重複しないことに着目している。そして、１つの分波回路、あるいは合波回路で、ビームエリア＃１で使用する帯域ｆ１と、ビームエリア＃２で使用する帯域ｆ２を同時に処理することで、ユーザーリンク側のチャネライザ全体の回路規模の低減、および消費電力の低減を実現することを第１の技術的特徴とする。
　なお、このような第１の技術的特徴は、特許文献２も有するといえる。ただし、本発明は、要求トラフィック変動に対して、リアルタイムな帯域割当て変更を実現できる点をさらなる第２の技術的特徴として有している。このような第２の技術的特徴は、特許文献２では実現できないものであり、本発明固有の特徴であり、以降、詳細に説明する。
［チャネライザの小型・低消費電力化の効果］
　まず初めに、本発明を用いることで、ユーザーリンク側のチャネライザ回路規模・消費電力が低減される効果が得られることについて、図２を用いて説明する。
　図２は、本発明の実施の形態１における分波回路（本図中の６００、６０１）と合波回路（本図中の７００、７０１）を用いたチャネライザ中継器の構成例を示した図である。
　はじめに、Ｕｓｅｒ　Ｌｉｎｋ側について説明する。
　図２のＲｘ＃１～Ｒｘ＃Ｎにおいて、受信アンテナ１００、１０１、１０２、１０３によって地上からアナログ信号を受信する。受信されたアナログ信号は、ダウンコンバータ（Ｄ／Ｃ）２００、２０１、２０２、２０３にて周波数変換が行われる。さらに、ダウンコンバート後のアナログ信号は、ＡＤ変換器（Ａ／Ｄ）４００、４０１、４０２、４０３を用いてデジタル信号に変換される。
　変換されたデジタル信号は、分波回路部６００、６０１でサブチャネルごとに分波された後、スイッチマトリックス（Ｓｗｉｔｃｈ　Ｍａｔｒｉｘ）８００、８０１にてサブチャネルの交換が行われる。
　ここで、受信アンテナ１００から受信される信号は、ビームエリア＃１からの信号であり、受信アンテナ１０１から受信される信号は、ビームエリア＃２からの信号である。そして、２つのビームエリア（♯１、♯２）が隣接していることから、先の図１に示したように、干渉回避のため、それぞれの信号には異なる周波数帯が割当てられる。
　同様に、受信アンテナ１０２から受信される信号は、ビームエリア＃Ｎ－１からの信号であり、受信アンテナ１０３から受信される信号は、ビームエリア＃Ｎからの信号である。そして、２つのビームエリア（♯Ｎ－１、♯Ｎ）が隣接していることから、先の図１に示したように、干渉回避のため、それぞれの信号には異なる周波数帯が割当てられる。
　Ｓｗｉｔｃｈ　Ｍａｔｒｉｘ（スイッチマトリックス）８００、８０１は、入力されたサブチャネルをＴｘ＃１からＴｘ＃Ｎの各アンテナ１０４、１０５、１０６、１０７へ振り分ける。そして、合波回路部７００、７０１にて、これらのサブチャネルを合波する。
　合波されたデータは、ＤＡ変換器（Ｄ／Ａ）５００、５０１、５０２、５０３を用いてアナログ信号に変換される。さらに、アナログ信号に変換された信号は、アップコンバータ（Ｕ／Ｃ）３００、３０１、３０２、３０３にて送信周波数へ変換され、アンテナ１０４、１０５、１０６、１０７から地上へ送信される。
　次に、Ｆｅｅｄｅｒ　Ｌｉｎｋ側について説明する。
　スイッチマトリックス８００、８０１からの信号は、フィーダリンク（Ｆ／Ｌ）合波回路部９００、９０１により合波され、ＤＡ変換器（Ｄ／Ａ）５０４、５０５を用いてアナログ信号に変換される。
　変換されたアナログ信号は、Ｕ／Ｃ３０４、３０５にて送信周波数へ変換される。その後、合成部６にて複数の信号が合成され、フィーダリンク用アンテナ１１０から地上へ、合波された信号が送信され、フィーダリンク用地上局５にて受信される。
　また、制御部１は、地上の管制局４からの指令を、受信アンテナ２を経由して受信する。そして、制御部１は、受信した指令に基づいて、スイッチマトリックス８００、８０１、分波回路部６００、６０１、合波回路部７００、７０１、Ｆ／Ｌ合波回路部９００、９０１、Ｆ／Ｌ分波回路部１２０、１２１のそれぞれに対して、所望の周波数割当てが実現されるように、各制御信号を出力する。
　地上の管制局４は、各ビームに存在する衛星通信端末の発呼要求、通話状態等、衛星通信ネットワークの接続状況を把握している。従って、管制局４は、トラフィック状況に応じて、各ビームエリアにおける使用周波数割当ての変更を行い、新たな周波数割当てによる中継を実現するための設定変更の指令を、制御部１に対して行う。
　制御部１は、管制局４から受信した設定変更の指令に基づいて、スイッチマトリックス８００、８０１、分波回路部６００、６０１、合波回路部７００、７０１、Ｆ／Ｌ合波回路部９００、９０１、Ｆ／Ｌ分波回路部１２０、１２１に対して、各設定を行う。
　なお、制御部１と地上の管制局４との通信は、例えば、衛星のテレメトリ／コマンド回線と同一の回線であることが考えられる。
　ここで、特許文献１の先行技術を用いる場合には、Ｕｓｅｒ　Ｌｉｎｋ側の分波回路部６００、６０１は、各ビーム毎に必要であり、図２の例では、Ｎ個必要となる。同様に、特許文献１の先行技術を用いる場合には、Ｕｓｅｒ　Ｌｉｎｋ側の合波回路部９００、９０１も、各ビーム毎に必要であり、図２の例では、Ｎ個必要となる。
　これに対して。本実施の形態１に係る技術を用いる場合には、２ビーム分の信号処理を実現する分波回路／合波回路によって、図２に示すように、分波回路はＮ／２個（６００、６０１）、合波回路もＮ／２個（７００、７０１）で構成することができる。このため、特許文献１の先行技術を用いる場合と比較して、ユーザーリンク側（＝各ビームエリア）の分波／合波回路の規模および消費電力を、約半分に減らすことができる。
　また、特許文献１の先行技術を用いる場合には、基本的には、ユーザーに割当てられた帯域幅Ｙ［ＭＨｚ］に対する分波／合波処理が行われる。例えば、図１に示すように、帯域幅Ｙ［ＭＨｚ］中において、各ビームエリアで割当てられていない未使用帯域（ｆ１、あるいはｆ２を除く空白の部分）まで含めて、処理が行われる。
　よって、分波回路後段のスイッチマトリックス８００には、未使用帯域の信号も含めて、もれなく１つの分波回路からスイッチマトリックス８００にＹ［ＭＨｚ］分の情報が入力されることになる。このため、特許文献１の先行技術は、図２のケースでは、スイッチマトリックス８００において、合計Ｎ×Ｙ［ＭＨｚ］の信号帯域を処理することが必要になる。
　これに対して、本実施の形態１の分波回路を用いる場合には、２ビーム分の信号帯域から中継に必要な帯域だけを抽出できる。このため、分波回路後段のスイッチマトリックス８００には、２ビーム分でＹ［ＭＨｚ］、即ち１ビーム約０．５Ｙ［ＭＨｚ］の信号が入力されることになる。なお、分波数が無限であれば、１ビーム０．５Ｙ［ＭＨｚ］に近づくこととなるが、以下の説明では、「約０．５Ｙ」のことを、単に「０．５Ｙ」として記載する。
　よって、図２のケースでは、スイッチマトリックス８００は、合計Ｎ×０．５Ｙ［ＭＨｚ］の信号帯域を処理すればよい。この結果、特許文献１の分波回路を用いる場合と比較すると、本実施の形態１の分波回路を用いることで、スイッチマトリックス８００の処理帯域を半分に削減できる。
　同様に、本実施の形態１の合波回路を用いる場合には、合波回路前段のスイッチマトリックス部８０１は、２ビーム分でＹ［ＭＨｚ］分の信号を１つの合波回路に出力すればよい。このため、スイッチマトリックス部８０１は、合計Ｎ×０．５Ｙ［ＭＨｚ］の信号帯域を扱えばよい。よって、特許文献１の合波回路を用いる場合と比較すると、本実施の形態１の合波回路を用いることで、スイッチマトリックス部８０１の処理帯域も半分に削減できる。
　すなわち、本実施の形態１の分波回路、合波回路を用いることで、ユーザーリンク側の分波回路、合波回路全体の回路規模・消費電力を半減させることができるだけでなく、ユーザーリンク側のスイッチマトリックス部の回路規模、消費電力も半減させることができる。
［本発明における分波回路の詳細］
　次に、本実施の形態１における分波回路６００の詳細について説明する。図３は、本発明の実施の形態１における分波回路６００の構成図である。また、図４は、本発明の実施の形態１における図３中に記載の各周波数シフトデシメータ部（１８０～１８２、１９０～１９４、２００～２０７）の構成例を示す図である。なお、この周波数シフトデシメータ部は、周波数デシメーション回路に相当する。
　図４に示すように、周波数シフトデシメータ部は、周波数変換部３５、ハーフバンドフィルタ（Ｈａｌｆ　Ｂａｎｄ　Ｆｉｌｔｅｒ：以降、ＨＢＦと称する）３６、１／２ダウンサンプリングから構成される。
　周波数変換部３５は、ＨＢＦ３６で抽出すべき信号帯域の中心周波数がベースバンド（０Ｈｚ）となるように、入力信号の周波数を変換する。ＨＢＦ３６は、周波数変換された入力信号から所望の信号帯域を抽出する。１／２ダウンサンプリング部３７は、ＨＢＦ３６が抽出した信号に対して、そのサンプリング速度を１／２にダウンサンプルする。なお、ダウンサンプリングは、１／２に限定されるものではない。
　ＨＢＦ３６の通過帯域幅は、ＨＢＦ３６の動作クロック速度の半分となる。したがって、周波数シフトデシメータ部からは、入力信号の半分のサンプリングレートとなった信号が出力される。なお、図４に例示した構成は、一例であり、使用するフィルタは、ＨＢＦ３６には限定されず、通常のローパスフィルタでもよい。
　次に、図３の分波回路６００の動作を、後述する図５を併用して説明していく。
　分波回路部は、Ｒｘ＃１とＲｘ＃２の中間周波数（ＩＦ）信号を入力信号として受信する。そして、受信された中間周波数（ＩＦ）信号は、周波数変換部１６０、１６１にてベースバンド信号に変換される。なお、本機能は、分波回路の入力信号がすでにベースバンド帯であれば、不要である。
　図３中の制御部１２は、地上の管制局４から送信される周波数割当てに関するコマンド信号を元に、セレクタ部１７０、１７１、１７２、および各周波数シフトデシメータ部１８０～１８２、１９０～１９４、２００～２０７の動作を制御する。
　この具体的な動作に関しては、後述する。なお、本コマンド信号は、Ｓ帯等、別の周波数帯を用いた通信回線を介して、本分波回路部が搭載された衛星に送信される。
　図５は、本発明の実施の形態１における図３の構成を備えた分波回路６００の第１の動作例を示した図である。図５中、Ｒｘ＃１、ＲＸ＃２は、図１と基本的には同じことを示している。すなわち、ＲＸ＃１は、ビームエリア＃１からの信号スペクトラムを示しており、ＲＸ＃２は、ビームエリア＃２からの信号スペクトラムを示している。
　また、図１のｆ１に相当する信号は、網掛けとして示されており、図１のｆ２に相当する信号は、斜線として示されている。
　また、図５中の１－０～１－６、２－０～２－６は、各ビーム番号とスペクトラムを示している。より具体的には、Ｎ－Ｍで表記すると、Ｎは、ビームエリア番号、Ｍは、周波数番号を意味する。
　図５中の４１１は、図３の周波数変換部１６０が、ビームエリア＃１からの受信信号Ｒｘ＃１をベースバンド帯に変換した後の信号スペクトラムである。同様に、図５中の４１２は、図３の周波数変換部１６１が、ビームエリア＃２からの受信信号Ｒｘ＃２をベースバンド帯に変換した後の信号スペクトラムである。
　図３のセレクタ部１７０は、制御部１２からの指令に基づき、｛４１１、４１２｝の２つの信号のいずれかを、後段の３つの周波数シフトデシメータ部｛１８０、１８１、１８２｝に出力する。よって、セレクタ部１７０では、いずれか１つの入力信号が２つに複製され、計３つの信号となって後段に出力されることになる。
　なお、制御部１２からの指令によっては、セレクタ部１７０内部で複製が行われず、２つの入力信号が、いずれか２つの出力ポートに接続され、残りの１つの出力ポートには未接続となるケースもあり得る。
　図５の例では、セレクタ部１７０は、入力信号４１１（ＲＸ＃１）を、周波数シフトデシメータ部１８０に出力し、入力信号４１２（ＲＸ＃２）を、内部で２つに複製後、周波数シフトデシメータ部１８１、１８２に出力する。
　ここで、各周波数シフトデシメータ部１８０～１８２は、制御部１２からの指令に基づき、内部に備わる周波数変換部３５の周波数シフト量を任意の値に設定可能な構成有している。本周波数シフト可変機能により、各周波数シフトデシメータ部１８０～１８２は、入力信号に対して、抽出したいターゲット帯域（＝入力信号帯域幅の半分）を自由に設定可能となる。
　具体的には、各周波数シフトデシメータ部１８０～１８２は、制御部１２からの指令によって、入力信号に対して、抽出したいターゲット帯域の中心周波数を、後段のＨＢＦ３６の中心周波数に合わせるように、周波数シフト量を制御する。
　本処理によって、入力信号に対して、抽出したいターゲット帯域（＝入力信号帯域の半分）だけがＨＢＦ３６を通過し、１／２ダウンサンプリング部３７で、１／２（↓２）にダウンサンプル処理されて出力される。
　図５の例では、周波数シフトデシメータ部１８０は、制御部１２からの指令に基づき、入力信号４１１（ＲＸ＃１）に対して左半分（＝低い周波数側半分）の帯域を抽出する動作を実現する。この結果、図５中の信号４１３が抽出される。
　同様に、周波数シフトデシメータ部１８１は、制御部１２からの指令に基づき、入力信号４１２（ＲＸ＃２）に対して左半分（＝低い周波数側半分）の帯域を抽出する動作を実現し、周波数シフトデシメータ部１８２は、制御部１２からの指令に基づき、入力信号４１２（ＲＸ＃２）に対して右半分（＝高い周波数側半分）の帯域を抽出する動作を実現する。この結果、図５中の信号４１４、４１５が抽出される。
　次に、図３のセレクタ部１７１は、制御部１２からの指令に基づき、図３の周波数シフトデシメータ部１８０、１８１、１８２を入力とし、内部で３つの入力信号のいくつかを２つに複製後、後段の周波数シフトデシメータ部１９０、１９１、１９２、１９３、１９４いずれかに出力する。
　図５の例では、セレクタ部１７１は、入力信号４１３を周波数シフトデシメータ部１９０に出力し、入力信号４１４を、内部で２つに複製後、周波数シフトデシメータ部１９１、１９２に出力し、入力信号４１５を、内部で２つに複製後、周波数シフトデシメータ部１９３、１９４に出力する。
　周波数シフトデシメータ部１９０、１９１、１９２、１９３、１９４は、制御部１２からの指令に基づき、入力信号に対して、任意のターゲット帯域（＝入力信号帯域幅の半分）を抽出する。
　図５の例では、周波数シフトデシメータ部１９０は、制御部１２からの指令に基づき、入力信号４１３に対して左半分の帯域を抽出する動作を実現する。この結果、図５中の信号４１６が抽出される。
　同様に、周波数シフトデシメータ部１９１は、入力信号４１４に対して左半分の帯域を抽出し、周波数シフトデシメータ部１９２は、入力信号４１４に対して右半分の帯域を抽出する。この結果、信号４１７、４１８が抽出される。
　さらに、同様に、周波数シフトデシメータ部１９３は、入力信号４１５に対して左半分の帯域を抽出し、周波数シフトデシメータ部１９４は、入力信号４１５に対して右半分の帯域を抽出する。この結果、信号４１９、４２０が抽出される。
　次に、図３のセレクタ部１７２は、制御部１２からの指令に基づき、図３の周波数シフトデシメータ部１９０、１９１、１９２、１９３、１９４で抽出された信号を入力とし、内部で５つの入力信号のいくつかを２つに複製後、後段の周波数シフトデシメータ部２００、２０１、２０２、２０３、２０４、２０５、２０６、２０７のいずれかに出力する。
　図５の例では、セレクタ部１７２は、入力信号４１６を内部で２つに複製後、周波数シフトデシメータ部２００、２０１に出力し、入力信号４１７を周波数シフトデシメータ部２０２に出力する。
　さらに、セレクタ部１７２は、入力信号４１８を周波数シフトデシメータ部２０３に出力し、入力信号４１９を内部で２つに複製後、周波数シフトデシメータ部２０４、２０５に出力する。
　さらに、セレクタ部１７２は、入力信号４２０を内部で２つに複製後、周波数シフトデシメータ部２０６、２０７に出力する。
　周波数シフトデシメータ部２００、２０１、２０２、２０３、２０４、２０５、２０６、２０７は、上述した周波数シフトデシメータ部１８０～１８２、１９０～１９４と同様、制御部１２からの指令に基づき、入力信号に対して、任意のターゲット帯域（＝入力信号帯域幅の半分）を抽出する。
　図５の例では、周波数シフトデシメータ部２００は、制御部１２からの指令に基づき、入力信号４１６に対して左半分の帯域を抽出する動作を実現する。この結果、信号４２１が抽出される。同様に、周波数シフトデシメータ部２０１は、入力信号４１６に対して右半分の帯域を抽出し、周波数シフトデシメータ部２０２は、入力信号４１７に対して右半分の帯域を抽出する。この結果、信号４２２、４２３が抽出される。
　さらに、同様に、周波数シフトデシメータ部２０３は、入力信号４１８に対して左半分の帯域を抽出し、周波数シフトデシメータ部２０４は、入力信号４１９に対して左半分の帯域を抽出する。この結果、信号４２４、４２５が抽出される。
　さらに、同様に、周波数シフトデシメータ部２０５は、入力信号４１９に対して右半分の帯域を抽出し、周波数シフトデシメータ部２０６は、入力信号４２０に対して左半分の帯域を抽出し、周波数シフトデシメータ部２０７は、入力信号４２０に対して右半分の帯域を抽出する。この結果、信号４２６、４２７、４２８が抽出される。
　このようにして抽出された信号［４２１、４２２、４２３、４２４、４２５、４２６、４２７、４２８］は、後段の各サブチャネル分波部２１０～２１７に入力され、それぞれがＹ個のサブチャネルデータに分波される。
　ここで、Ｙの値は、１以上の整数であればどのような値でもよく、一例として、３２とすることができる。なお、サブチャネル分波回路における分波処理は、特許文献３に基づくものであってもよいし、特許文献１に基づくものであってもよい。
　また、Ｙ＝１の場合、分波処理は行われず、特許文献３に記載される「受信チャンネルフィルタ部」だけで構成され、特許文献３と同様の波形整形処理のみが行われる。
　また「受信チャンネルフィルタ部」を割愛する構成でもよく、その場合には、後述するサブチャネル合波回路に、特許文献３に記載される「送信チャンネルフィルタ部」を設ける。Ｙ＝１の条件で「受信チャンネルフィルタ部」を割愛する場合には、結局、各サブチャネル分波回路は、入力データをそのまま何も処理せずに出力することになる。
　これら計８Ｙ個のサブチャネルデータは、例えば、時分割多重されて、後段のスイッチマトリックス８００に伝送される。
　後段のスイッチマトリックス８００は、これらサブチャネルデータの中から、中継すべきサブチャネルデータだけを選択してルーティングし、残りを捨てる処理を行う。Ｙの値が十分大きい（すなわち、サブチャネル分波回路の分波数が十分大きい）とすると、図５の例では、信号［４２１、４２２、４２３、４２４、４２５、４２６、４２７、４２８］の網掛部、斜線部に相当する中継すべき帯域だけが、スイッチマトリックス８００で抽出されることになる。
　図５の例からも明らかなように、ほとんどが中継すべき帯域（すなわち、網掛部あるいは斜線部の領域）であり、無駄なサブチャネルデータ（すなわち、網掛部でも斜線部でもない部分）がわずかしか残っていないことが判る。
　これは、前段の分波回路部６００、６０１の一連の処理で、段階的に中継する必要がない空帯域が捨てられていったことによるものである。従って、本処理によって、前段の分波回路部６００、６０１とスイッチマトリックス８００との間のデータ伝送速度が抑制される。その結果、スイッチマトリックス８００は、無駄な空き帯域まで中継することなく、スイッチング処理量を低減する効果が得られる。
　図６は、本発明の実施の形態１における図３の構成を備えた分波回路６００の第２の動作例を示した図である。図６では、先の図５と同一符号を付すとともに、第１の動作例とは別の第２の動作例を示している。図６の第２の動作例と図５の第１の動作例とを比較すると、図６では、Ｒｘ＃１の使用帯域が図５のケースより少し増え、逆にその分、Ｒｘ＃２の使用帯域が図５のケースより少し減っていることが判る。
　このような図５から図６への移行は、例えば、Ｒｘ＃１の帯域を割当てているビームエリア＃１の要求トラフィックが減り、一方で、Ｒｘ＃２の帯域を割当てているビームエリア＃２の要求トラフィックが増えてきた場合に、地上の管制局４の指令によって行われる。
　制御部１２は、地上の管制局４の指令に基づいて、分波回路の各セレクタ部１７０、１７１、１７２と各周波数シフトデシメータ部１８０～１８２、１９０～１９４、２００～２０７の周波数シフト量、およびスイッチマトリックス８００を制御する。
　図６と図５を比較して異なる点は、図６の信号４１３ａ、４１４ａ、４１６ａ、４１７ａ、４１８ａ、４２２ａ、４２３ａ、４２４ａ、およびセレクタ部１７０～１７２の接続である。
　信号４１３ａに着目すると、ＲＸ＃１の使用帯域幅の増加に伴い、信号４１３と比較すると、網掛部分が増えていることが判る。ただし、信号４１３ａと信号４１３で、ビームエリア番号（Ｎ）、周波数番号（Ｍ）の並びは、（１－０、１－１、１－２、１－３）として同じであることが判る。
　一方、４１４ａに着目すると、ＲＸ＃２の使用帯域幅の減少に伴い、信号４１４と比較すると、斜線部分が減っていることが判る。ただし、信号４１４ａと信号４１４で、ビームエリア番号（Ｎ）、周波数番号（Ｍ）の並びは、（２－０、２－１、２－２、２－３）として同じであることが判る。
　また、前段のセレクタ部１７０の接続状態も変わらない。このため、使用帯域が図５から図６のように増やされた場合でも、すでに図５の時点で本分波回路が中継している信号４１３、および信号４１４内の各キャリアは、本分波回路の中を今までと同じように通過する。この結果、信号４１３ａ、４１４ａは、本設定変更による影響を受けない。
　なお、信号４１４と信号４１４ａとを比較して、使用帯域幅の減少が発生した分の帯域は、終話等でキャリアが存在しなくなった後で行われるものである。このため、このような使用帯域幅の変更が、各ユーザーの通信の妨げにはならない。
　図５から変化がない信号４１５内を通過する各キャリアも、同様に、前段のセレクタ部１７０の接続状態が変わらない。このため、使用帯域が図５から図６のように増やされた場合でも、すでに図５の時点で本分波回路が中継している信号４１５内の各キャリアは、本分波回路の中を今までと同じように通過する。このため、信号４１５は、本設定変更による影響を受けない。
　信号４１６ａも、信号４１３ａと同様、ＲＸ＃１の使用帯域幅の増加に伴い、信号４１６と比較すると網掛部分が増えていることが判る。ただし、信号４１６ａと信号４１６で、ビームエリア番号（Ｎ）、周波数番号（Ｍ）の並びは、（１－０、１－１）として同じであることが判る。
　また、前段のセレクタ部１７１の接続状態も変わらない。このため、使用帯域が図５から図６のように増やされた場合でも、すでに図５の時点で本分波回路が中継している信号４１６内の各キャリアは、本分波回路の中を今までと同じように通過する。この結果、信号４１６ａは、本設定変更による影響を受けない。
　信号４１８ａも、信号４１４と同様、ＲＸ＃２の使用帯域幅の減少に伴い、信号４１８と比較すると斜線部分が減っていることが判る。ただし、信号４１８ａと信号４１８で、ビームエリア番号（Ｎ）、周波数番号（Ｍ）の並びは、（２－２、２－３）として同じであることが判る。
　また、前段のセレクタ部１７１の接続状態も変わらない。このため、使用帯域が図５から図６のように減らされた場合でも、すでに図５の時点で本分波回路が中継している信号４１８内の各キャリアは、終話して消失したキャリアを除き、本分波回路の中を今までと同じように通過する。この結果、信号４１８ａは、本設定変更による影響を受けない。
　同様に、図６の信号４１９、４２０も、図５の信号４１９、４２０と前段のセレクタ部１７１の接続状態も含めて同じであり、本設定変更による影響を受けない。
　ここで、信号４１７ａに着目すると、図５では、信号４１７に示すように、信号４１４からの信号｛２－０、２－１｝が入力されていたが、図６では、信号４１７ａに示すように、信号４１３ａからの信号｛１－２、１－３｝が入力されていることが判る。
　このような入力の切替えは、ＲＸ＃１の使用帯域幅の増加に伴い、網掛部分が１－０、１－１だけでなく、１－２のブロック内に入ってきた際に行われる。この事象は、ＲＸ＃２の使用帯域幅の減少に伴い、斜線部分が２－１、２－２、２－３から、２－２、２－３だけになり、２－１が空き帯域となる事象と連動するものである。換言すると、図５の信号４１７の中に斜線部が無くなり、空き帯域となった後に、入力の切替えが行われることを意味する。
　よって、本切替えに伴って、チャネライザで中継中の各キャリアが強制的に切断されるようなことは、緊急時を除き、通常運用では行われない。
　次に、セレクタ部１７２以降の最終段に着目すると、信号４２２ａも、信号４１６ａと同様、ＲＸ＃１の使用帯域幅の増加に伴い、信号４２２と比較すると網掛部分が増えていることが判る。また、信号４２２ａと信号４２２で、ビームエリア番号（Ｎ）、周波数番号（Ｍ）の並びは、（１－１）として同じであることが判る。
　また、前段のセレクタ部１７２の接続状態も変わらない。このため、使用帯域が図５から図６のように増やされた場合でも、すでに図５の時点で本分波回路が中継している信号４２２内の各キャリアは、本分波回路の中を今までと同じように通過する。この結果、信号４２２ａは、本設定変更による影響を受けない。
　同様に、信号４２４ａも、ＲＸ＃２の使用帯域幅の減少に伴い、信号４２４と比較すると、斜線部分が減っていることが判る。ただし、信号４２４ａと信号４２４で、ビームエリア番号（Ｎ）、周波数番号（Ｍ）の並びは、（２－２）として同じであることが判る。
　また、前段のセレクタ部１７２の接続状態も変わらない。このため、使用帯域が図５から図６のように減らされた場合でも、すでに図５の時点で本分波回路が中継している信号４２４内の各キャリアは、終話して消失したキャリアを除き、本分波回路の中を今までと同じように通過する。このため、信号４２４ａは、本設定変更による影響を受けない。
　同様に、図６の信号４２１、４２５、４２６、４２７、４２８も、図５の信号４１９、４２０と、前段のセレクタ部の接続状態も含めて同じである。この結果、４２１、４２５、４２６、４２７、４２８も、本設定変更による影響を受けない。
　ここで、信号４２３ａに着目すると、図５では、信号４２３に示すように、信号４１７からの信号｛２－１｝が入力されていたが、図６では、信号４２３ａに示すように、信号４１７ａからの信号｛１－２｝が入力されていることが判る。
　このような入力の切替えは、信号４１７ａの動作で説明した通り、ＲＸ＃１の使用帯域幅の増加に伴い、網掛部分が１－０、１－１だけでなく、１－２のブロック内に入ってきた際に行われる。
　この事象は、ＲＸ＃２の使用帯域幅の減少に伴い、斜線部分が２－１、２－２、２－３から、２－２、２－３だけになり、２－１が空き帯域となる事象と連動するものである。換言すると、図５の信号４２３の中に斜線部が無くなり、空き帯域となった後に、入力の切替えが行われることを意味する。
　よって、本切替えに伴って、チャネライザで中継中の各キャリアが強制的に切断されるようなことは、緊急時を除き、通常運用では行われない。
　図６のこれらの信号｛４２１、４２２ａ、４２３ａ、４２４ａ、４２５、４２６、４２７、４２８｝は、後段の各サブチャネル分波部２１０～２１７で、それぞれがＹ個のサブチャネルデータに分波された後、スイッチマトリックス８００に入力される。
　スイッチマトリックス８００は、各サブチャネルデータの中から、中継すべきサブチャネルデータだけを選択してルーティングし、残りを捨てる処理を行う。ここで、図６の場合には、信号｛４２１、４２２ａ、４２３ａ、４２４ａ、４２５、４２６、４２７、４２８｝の網掛部、斜線部に相当する中継すべき帯域だけが、スイッチマトリックス８００で抽出されることになる。
　以上示した通り、運用中にビームエリア＃１と＃２の使用帯域幅を図５から図６のように変更した場合でも、本発明の分波回路を適用することで、図５の時点で、すでに本分波回路で中継中の各キャリアは、本分波回路の中を今までと同じように通過する。このため、それらの各キャリアは、本設定変更による影響を受けないことを示した。
　これは、すなわち、使用帯域幅を変更する際に、一旦中継している各キャリア信号の通信を停止させる必要がないことを意味している。したがって、本発明の分波回路を適用することで、要求トラフィック変動に対するリアルタイムな帯域割当て変更を実現することが可能となる。
　なお、詳細な説明は割愛するが、第３の動作例について、図７を用いて補足説明する。図７は、本発明の実施の形態１における図３の構成を備えた分波回路６００の第３の動作例を示した図である。図７では、先の図５、図６と同一符号を付すとともに、第１の動作例および第２の動作例とは別の第３の動作例を示している。
　図５の第１の動作例と比較すると、図７では、Ｒｘ＃１の使用帯域が図５のケースより大幅に増加し、逆にその分、Ｒｘ＃２の使用帯域が図５のケースより大幅に減っていることがわかる。このような場合においても、前記と同様の処理によって、２ビーム分の同時分波が実現され、通信中の各キャリアへ影響を与えることなく、帯域割り当ての変更が可能であることを、この図７は示している。
　図６、図７のケースでも明らかなように、図６の信号４２１～４２８、あるいは図７の信号４２１、４２２ａ～４２４ａ、４２５～４２８のいずれも、ほとんどが中継すべき帯域（網掛部あるいは斜線部）であり、無駄なサブチャネルデータ（＝白色の部分＝網掛部でも斜線部でもない部分）が僅かしか残っていないことが判る。よって、図６、図７のケースでも、スイッチマトリックス８００は、無駄な空き帯域まで中継することなく、スイッチング処理量を低減する効果が得られる。
　なお、図３に例示した分波回路の構成は、一例である。分波回路への入力信号は、２つ以上であれば、いくつでも構わない。また、図３においては、セレクタが、１７０、１７１、１７２の計３段で構成される場合について説明した。しかしながら、本実施の形態１に係るセレクタは、３段に限るものではなく、１段、２段、４段、５段等の構成も取り得る。
　すなわち、本願の分波回路は、セレクタと周波数シフトデシメータ部とを組合せた回路を複数段にわたってツリー型に接続した多段分波回路で構成されることを特徴としており、図３は、この多段分波回路の一例を示したものである。
　いずれの構成によっても、未使用の帯域部分からなる出力信号が後段に出力されないように分波処理を実行でき、無駄なサブチャネルデータがわずかしか残っていない信号を分波処理後に得ることができる。なお、補足説明すると、「未使用の帯域部分からなる出力信号が後段に出力されないように」という技術的意味は、未使用の帯域部分からなる出力信号が後段に「完全に」出力されなくなることを意味するものではなく、未使用の帯域部分からなる出力信号が「大幅に低減」されて出力されることを意味するものである。
　また、各セレクタ部１７０、１７１、１７２と周波数シフトデシメータ部１８０、１８１、１８２、１９０、１９１、１９２、１９３、１９４、２００、２０１、２０２、２０３、２０４、２０５、２０６、２０７の周波数シフトの制御を行う制御部１２は、あらかじめ地上の管制局から通知された情報に基づいて行うことが望ましい。ただし、衛星が、例えば、各サブチャネル信号の受信電力を測定し、その測定結果から、ｆ１とｆ２の使用帯域を判断し、判断した結果から、自律的に周波数割当ての変更制御を行ってもよい。
［本発明における合波回路の詳細］
　次に、本実施の形態１における合波回路７００の詳細について説明する。図８は、本発明の実施の形態１における合波回路７００の構成図である。
　各サブチャネル合波部２９０、２９１、２９２、２９３、２９４、２９５、２９６、２９７は、前段のスイッチマトリックス８０１よりサブチャネルデータを受信し、それぞれが、Ｚ個のサブチャネルデータを合波する。
　ここで、Ｚの値は、１以上の整数であれば、どのような値でもよく、一例として、３２とすることができる。なお、サブチャネル合波回路における合波処理は、特許文献３に基づくものであってもよいし、特許文献１に基づくものであってもよい。ここで、上述したように、「受信チャンネルフィルタ部」を分波回路側で割愛する構成の場合には、各サブチャネル合波回路は、特許文献３に記載される「送信チャンネルフィルタ部」を備える構成となる。
　また、Ｙ＝１の場合、サブチャネル合波部による合波処理は行われず、サブチャネル分波部が「受信チャンネルフィルタ部」を割愛する構成の場合には、特許文献３に記載される「送信チャンネルフィルタ部」だけで構成され、特許文献３と同様の波形整形処理のみが行われる。
　インタポレータ周波数シフタ部２８０～２８７は、サブチャネル合波回路２９０～２９７からの出力データのサンプリング速度を２倍に上げて補間する。
　セレクタ部２５２は、サブチャネルを送信する周波数帯域に応じて信号を振り分ける。その後、信号合成部２４５～２４９のそれぞれによって、インタポレータ周波数シフタ部２８０～２８７のうちの２つの出力が合成される。
　同様に、後段においても、インタポレータ周波数シフタ部２７０～２７４は、信号合成部２４５～２４９からの出力データのサンプリング速度を２倍に上げて補間する。補完された信号は、Ｔｘ＃１、Ｔｘ＃２で送信する周波数帯域に応じて、セレクタ部２５１によって振り分けられる。振り分けられた信号は、信号合成部２４２、２４３、２４４のそれぞれによって、インタポレータ周波数シフタ部２７０～２７４のうちの２つの出力が合成される。
　後段において、インタポレータ周波数シフタ部２６０、２６１、２６２は、信号合成部２４２～２４４からの出力データのサンプリング速度を２倍に上げて補間する。補完された信号は、セレクタ部２５０にて振り分けられ、信号合成部２４０、２４１によって合成された後、周波数変換部２３０、２３１によってＩＦ周波数や送信ＲＦ周波数などに周波数変換され、出力される。
　なお、例示した構成は一例であり、出力信号は３つ以上でもよく、また、合波数も８に限ることはない。また、任意のセレクタ部以前のブロックは、本構成のように回路共用化を行わず、従来の合波処理とすることも可能である。従来の合波処理とした場合には、セレクタ部の複雑化の抑制、実績ある回路の流用等が可能となる。
　また、各セレクタとインタポレータ周波数シフタ部の制御は、地上局からあらかじめ通知された情報に基づいて行うことが望ましい。ただし、衛星が使用帯域を判断して、自律的にこれらの制御を行ってもよい。
　図９は、本発明の実施の形態１における図８中に記載の各インタポレータ周波数シフタ部（２６０～２６２、２７０～２７４、２８０～２８７）の構成例を示す図である。なお、インタポレータ周波数シフタ部は、周波数インタポレーション回路に相当する。
　インタポレータ周波数シフタ部は、周波数変換部３８、ＨＢＦ３９、２倍アップサンプリング部４０から構成される。２倍アップサンプリング部４０は、入力信号を２倍アップサンプリングし、ＨＢＦ３９に信号を入力する。なお、アップサンプリングは、２倍に限定されるものではない。
　ＨＢＦ３９は、アップサンプリングされた入力信号からイメージ成分を除去し、所望の信号帯域を抽出する。周波数変換部３８は、次段で使用する周波数へ信号を変換し、出力する。なお、図９に示した構成は、一例であり、使用するフィルタは、ＨＢＦ３９には限定されず、通常のローパスフィルタでもよい。
　次に、図８に示す合波回路７００の動作を、図１０を併用して説明していく。
　図１０は、本発明の実施の形態１における図８の構成を備えた合波回路７００の第１の動作例を示した図である。この図１０は、図８の構成にて合波を行った際の、合波回路７００でのセレクタ部（２５０、２５１、２５２）による対象帯域のセレクト処理の切り替えを示したものである。
　図１０に示す第１の動作例では、スイッチマトリックス８０１から合計８×Ｙ個のサブチャネルデータが合波回路７００に入力される。ここで、Ｙの値は、１以上の整数であればどのような値でもよく、一例として、３２とすることができる。
　スイッチマトリックス８０１は、各サブチャネルデータの中から中継すべきサブチャネルデータを選択してルーティングする。このため、図１０においては、信号４４１、４４２、４４３、４４４、４４５、４４６、４４７、４４８の網掛部、斜線部に相当する中継すべき帯域が、スイッチマトリックス８０１から入力されることになる。
　ここで、８つのうち２つの信号（１－０、１－１）は、Ｔｘ＃１から出力したい信号である。一方、残り６つの信号（２－１、２－２、２－３、２－４、２－５、２－６）は、Ｔｘ＃２から出力したい信号となっている。これらの信号は、スイッチマトリックス８０１から入力され、インタポレータ周波数シフタ部（２８０、２８１、２８２、２８３、２８４、２８５、２８６、２８７）においてアップサンプリングが行われた後、セレクタ部２５２に出力される。
　ここで、インタポレータ周波数シフタ部２８０～２８７は、２倍アップサンプリングによって生じたイメージ成分を、ＨＢＦ３９によって除去して、入力データを２倍補間した後、制御部３０からの指令に基づき、内部に備わる周波数変換部３８のシフト量を任意の値に設定可能な構成としている。インタポレータ周波数シフタ部２８０～２８７は、このような周波数シフト可変機能により、出力信号の中心周波数を任意の値に設定可能となる。
　具体的には、インタポレータ周波数シフタ部２８０～２８７は、後段の信号合成部（２４５、２４６、２４７、２４８、２４９）において、周波数軸上で連続した１つのスペクトラム信号として合成可能となるように、制御部３０からの指令によって、入力信号に対して抽出したいターゲット帯域の中心周波数のシフト量を制御する。
　ここで、インタポレータ周波数シフタ部２８０～２８７の出力は、必ずしも他の信号と合成されるとは限らず、そのまま合成されずに出力されることもある。このような制御は、セレクタ部２５２によって行われる。
　セレクタ部２５２に動作の詳細について、図１０を用いて説明する。図１０の例では、インタポレータ周波数シフタ部（２８０、２８１、２８２、２８３、２８４、２８５、２８６、２８７）によって、信号１－０は、左側（＝低い周波数側）にシフトされ、１－１は、右側（＝高い周波数側）、２－１は、右側（＝高い周波数側）、２－２は、左側（＝低い周波数側）、２－３は、左側（＝低い周波数側）、２－４は、右側（＝高い周波数側）、２－５は、左側（＝低い周波数側）、２－６は、右側（＝高い周波数側）へそれぞれシフトされながら、２倍補間される。これらの周波数シフト制御は、制御部３０からの指令に基づき行われる。
　信号合成部（２４５、２４６、２４７、２４８、２４９）は、これらの信号の一部を合成し、合波信号（４３６、４３７、４３８、４３９、４４０）として出力する。
　具体的には、信号合成部２４５は、インタポレータ周波数シフタ部２８０と、インタポレータ周波数シフタ部２８１の各出力を合成、信号合成部２４８は、インタポレータ周波数シフタ部２８４と、インタポレータ周波数シフタ部２８５の各出力を合成、信号合成部２４９は、インタポレータ周波数シフタ部２８６と、インタポレータ周波数シフタ部２８７の各出力を合成する。
　それ以外の信号合成部２４６、２４７は、合成処理は行わない。具体的には、信号合成部２４６は、インタポレータ周波数シフタ部２８２の出力をそのまま通す処理を行い、信号合成部２４７は、インタポレータ周波数シフタ部２８３の出力をそのまま通す処理を行う。
　このような合成処理および通過処理の制御は、各インタポレータ周波数シフタ部（２８０、２８１、２８２、２８３、２８４、２８５、２８６、２８７）と各信号合成部（２４５、２４６、２４７、２４８、２４９）の間に位置するセレクタ部２５２によって行われる。
　セレクタ部２５２は、制御部３０からの指令に基づき、各インタポレータ周波数シフタ部（２８０、２８１、２８２、２８３、２８４、２８５、２８６、２８７）の入力信号を、各信号合成部（２４５、２４６、２４７、２４８、２４９）に接続する動作を行う。また、後段の特定の信号合成部において、合成処理を行わずに、そのままデータを通す制御を行う際には、セレクタ部２５２は、信号合成部の一方の入力端に対してゼロを出力することで実現する。
　次に、インタポレータ周波数シフタ部（２７０、２７１、２７２、２７３、２７４）は、図１０に示すように、合成された信号（４３６、４３７、４３８、４３９、４４０）を入力とする。そして、インタポレータ周波数シフタ部（２７０、２７１、２７２、２７３、２７４）は、制御部３０からの指令によって、入力信号に対して、任意のターゲット周波数にシフトしながら２倍補間を行う処理を施す。
　ここでは、信号４３６は、左側（＝低い周波数側）、信号４３７は、左側（＝低い周波数側）、信号４３８は、右側（＝高い周波数側）、信号４３９は、左側（＝低い周波数側）、信号４４０は、右側（＝高い周波数側）にシフトする。
　セレクタ部２５１は、制御部３０からの指令に基づき、インタポレータ周波数シフタ部（２７０、２７１、２７２、２７３、２７４）からの出力信号を信号合成部（２４２、２４３、２４４）いずれかに出力する。セレクタ部２５１は、セレクタ部２５２と同様、後段の特定の信号合成部において合成処理を行わずに、そのままデータを通す制御を行う際には、信号合成部の一方の入力端に対して、ゼロを出力する。
　このようなセレクタ部２５１の動作によって、信号合成部（２４２、２４３、２４４）は、図１０に示す信号（４３３、４３４、４３５）を出力する。具体的には、信号合成部２４３は、インタポレータ周波数シフタ部２７１と、インタポレータ周波数シフタ部２７２の各出力を合成し、信号合成部２４４は、インタポレータ周波数シフタ部２７３と、インタポレータ周波数シフタ部２７４の各出力を合成する。
　一方、信号合成部２４２は、合成処理は行わず、インタポレータ周波数シフタ部２７０の出力をそのまま通す処理を行う。
　次に、インタポレータ周波数シフタ部（２６０、２６１、２６２）は、図１０に示すように、合成された信号（４３３、４３４、４３５）を入力とする。そして、インタポレータ周波数シフタ部（２６０、２６１、２６２）は、制御部３０からの指令によって、入力信号に対して、任意のターゲット周波数にシフトしながら２倍補間を行う処理を施す。
　ここでは、信号４３３は、左側（＝低い周波数側）、信号４３４は、左側（＝低い周波数側）、信号４３５は、右側（＝高い周波数側）にシフトする。
　セレクタ部２５０は、制御部３０からの指令に基づき、インタポレータ周波数シフタ部（２６０、２６１、２６２）からの出力信号を信号合成部（２４０、２４１）のいずれかに出力する。セレクタ部２５０は、セレクタ部２５２と同様、後段の特定の信号合成部において合成処理を行わずに、そのままデータを通す制御を行う際には、信号合成部の一方の入力端に対して、ゼロを出力する。
　このようなセレクタ部２５０の動作によって、信号合成部（２４０、２４１）は、図１０に示す信号（４３１、４３２）を出力する。具体的には、信号合成部２４１は、インタポレータ周波数シフタ部２６１と、インタポレータ周波数シフタ部２６２の各出力を合成する。
　一方、信号合成部２４０は、合成処理は行わず、インタポレータ周波数シフタ部２６０の出力をそのまま通す処理を行う。
　信号合成部（２４０、２４１）から出力された信号（４３１、４３２）は、周波数変換部２３０、２３１によって、例えば、ＩＦ周波数に変換されて合波回路部７００より出力される。なお、周波数変換部２３０、２３１は、合波回路の出力信号のインタフェースがベースバンド帯で規定される場合には、不要である。
　図１１は、本発明の実施の形態１における図８の構成を備えた合波回路７００の第２の動作例を示した図である。図１０と同一符号を付した図１１は、図８の構成にて合波を行った際の、合波回路７００でのセレクタ部（２５０、２５１、２５２）による対象帯域のセレクト処理の切り替えを示したものである。
　図１１は、図１０に比べて、Ｔｘ＃１の帯域（網掛部分）が増加しており、その分、Ｔｘ＃２の帯域（斜線部分）が減少していることがわかる。例えば、Ｔｘ＃１への送信要求トラフィックが増加し、一方で、Ｔｘ＃２への送信要求トラヒックが減少している場合に、このように、図１０の状態から図１１の状態へと帯域の割り当てを変更することになる。
　この変更は、地上の管制局４の指令によって行われ、制御部３０は、地上の管制局４の指令に基づいて、合波回路部７００の各セレクタ部（２５０、２５１、２５２）、各インタポレータ周波数シフタ部の周波数シフト量およびスイッチマトリックス８００を制御する。
　図１１の場合も、本発明の合波回路の基本的な処理は、図１０と同じであるが、異なる点もある。そこで、以降、図１０との差異を中心に説明していく。
　図１１において信号｛４４１ａ、４４２ａ、４４３ａ、４４４ａ、４４５、４４６、４４７、４４８｝は、前段の各サブチャネル合波部２９０～２９７で、Ｙ個のサブチャネルデータが合波されたものである。スイッチマトリックス部８０１の接続制御により、図１０の信号４４３のＴＸ＃２宛ての信号（一部斜線の信号）が、図１１では、信号４４３ａのＴＸ＃１宛ての信号（一部網掛けの信号）に置き換わっていることが判る。
　ここで、図１０、図１１いずれのケースでも明らかなように、図１０の信号４４１～４４８、あるいは図１１の信号４４１ａ～４４４ａ、４４５～４４８のいずれも、ほとんどが中継すべき帯域（網掛部あるいは斜線部）であり、無駄なサブチャネルデータ（すなわち、白色の部分＝網掛部でも斜線部でもない部分）がわずかしか残っていないことが判る。よって、図１０、図１１いずれのケースでも、スイッチマトリックス８０１は、無駄な空き帯域まで中継することなく、スイッチング処理量を低減する効果が得られる。
　信号４３３ａに着目すると、Ｔｘ＃１の使用帯域の増加に伴い、信号４３３と比較すると、網掛部分が増加していることがわかる。ただし、信号４３３ａと信号４３３で、ビームエリア番号（Ｎ）、周波数番号（Ｍ）の並びは、（１－０、１－１、１－２、１－３）として同じであることがわかる。
　また、信号４３４ａに着目すると、Ｔｘ＃２の使用帯域の減少に伴い、信号４３４と比較すると、斜線部分が減っている事がわかる。ただし、同様に、信号４３４ａと信号４３４とで、ビームエリア番号（Ｎ）、周波数番号（Ｍ）の並びは、（２－０、２－１、２－２、空き帯域）として同じであることがわかる。
　また、セレクタ部２５０の接続も変わらない。このため、使用帯域が図１０から図１１のように変化した場合でも、信号４３３ａ、４３４ａ内のキャリアは、本合波回路の中を今までと同じように通過するため、帯域割当量の変更による影響を受けない。
　４３８ａも、４３４ａと同様に、Ｔｘ＃２の使用帯域幅の減少に伴い、信号４３８と比較すると斜線部分が減少していることがわかる。ただし、信号４３８ａと信号４３８とで、ビームエリア番号（Ｎ）、周波数番号（Ｍ）の並びは、（２－２、空き帯域）として同じであることがわかる。
　また、セレクタ部２５１の状態も変わらない。このため、使用帯域が図１０から図１１のように減少した場合でも、終話などによって消滅したキャリアを除き、信号４３８ａ内のキャリアは、本合波回路を今までと同じように通過するため、本設定変更による影響を受けない。
　同様に、図１１の信号４３９、信号４４０も、図１０の信号４３９、信号４４０とセレクタの接続状態を含めて同じであり、本設定による影響を受けない。
　ここで、信号４３７ａに着目すると、図１０では、信号４３７に示すように、信号４４３からの信号を右側（＝高い周波数）へシフトし、信号４３４へ出力するための合波部へ出力されていた。これに対して、図１１では、信号４３７ａに示すように、信号４４３ａからの信号を左側（＝低い周波数）へシフトし、信号４３３ａへ出力するための合波部に出力されている。
　出力先の切り替えは、セレクタ部２５１によって行われる。このような切り替えは、帯域幅の変更により、網掛部分が１－０、１－１だけではなく、１－２のブロック内に入ってきた際に行われる。このような切り替えは、Ｔｘ＃２に割り当てていた２－１が空き帯域になった後に行われるべき切り替えである。従って、本切り替えによってチャネライザで中継中の各キャリアの通信が強制的に切断されるようなことは、緊急時を除き、通常運用では行われない。
　信号４４１ａ、４４２ａ、４４４ａ、４４５、４４６、４４７、４４８については、図１０と図１１でビームエリア番号（Ｎ）、周波数番号（Ｍ）の並びは同じである。したがって、これらの信号は、セレクタ部２５２の切り替え先も含めて、本合波回路部の中を今までと同じように通過するため、本設定変更による影響を受けない。
　同様に、信号４３６ａ、４３８ａ、４３９、４４０についても、図１０と図１１でビームエリア番号（Ｎ）、周波数番号（Ｍ）の並びは同じである。したがって、これらの信号は、セレクタ部２５１の切り替え先も含めて、本合波回路部の中を今までと同じように通過するため、本設定変更による影響を受けない。
　ここで、信号４３８ａについては、使用帯域が減少しているが、信号経路に変更があるわけではない。このため、信号４３８ａは、本設定変更による影響がないことがわかる。
　さらに、同様に、信号４３３ａ、４３４ａ、４３５、４３１、４３２も、図１０と図１１でビームエリア番号（Ｎ）、周波数番号（Ｍ）の並びは同じである。したがって、これらの信号は、セレクタ部２５０の切り替え先も含めて、本合波回路部の中を今までと同じように通過するため、本設定変更による影響を受けない。
　以上、示した通り、運用中にＴｘ＃１とＴｘ＃２の使用帯域幅を図１０から図１１のように変更した場合においても、本発明の合波回路を適用することで、図１０の時点ですでに合波回路部で中継中の各キャリアは、本合波回路部の中を変更前と同様に通過する。このため、本実施の形態１における合波回路は、設定変更による影響を受けないことを示した。
　これは、すなわち、使用帯域幅を変更する際に、一旦中継しているキャリア信号の通信を停止させる必要がないことを意味している。したがって、前述した本発明の分波回路部と合わせて、本発明の合波回路を適用することで、要求トラヒック変動に対するリアルタイムな帯域割り当て変更を実現することが可能となる。
　なお、詳細な説明は割愛するが、第３の動作例について、図１２を用いて補足説明する。図１２は、本発明の実施の形態１における図８の構成を備えた合波回路７００の第３の動作例を示した図である。図１２では、先の図１０、図１１と同一符号を付すとともに、第１の動作例および第２の動作例とは別の第３の動作例を示している。
　図１０の第１の動作例と比較すると、図１２では、Ｔｘ＃１の使用帯域が大幅に増加しており、Ｔｘ＃２の使用帯域が大幅に減少していることがわかる。このような場合においても、前記と同様の処理によって、２ビーム分の合波処理が実現され、通信中の各キャリアへ影響を与えることなく、帯域割り当ての変更が可能であることを、この図１２は示している。
　なお、図８に例示した合波回路の構成は、一例である。合波回路への入力信号は、２つ以上であれば、いくつでも構わない。また、図８においては、セレクタが、２５０、２５１、２５２の計３段で構成される場合について説明した。しかしながら、本実施の形態１に係るセレクタは、３段に限るものではなく、１段、２段、４段、５段等の構成も取り得る。
　すなわち、本願の合波回路は、インタポレータ周波数シフタ部とセレクタとを組合せた回路を複数段にわたってトーナメント型に接続した多段合波回路で構成されることを特徴としており、図８は、この多段合波回路の一例を示したものである。
　いずれの構成によっても、少なくとも使用帯域を一部に含む合波前の複数の信号を入力として合波処理を実行でき、通信中の各キャリアへ影響を与えることなく、帯域割り当ての変更が可能となる。
　また、制御部３０は、あらかじめ地上の管制局から通知された情報に基づいて行うことが望ましい。ただし、衛星が、例えば、各サブチャネル信号の受信電力を測定し、その測定結果から、ｆ１とｆ２の使用帯域を判断し、判断した結果から、自律的に周波数割当ての変更制御を行ってもよい。
　１７０、１７１、１７２　セレクタ部（セレクタ）、１８０、１８１、１８２、１９０、１９１、１９２、１９３、１９４、２００、２０１、２０２、２０３、２０４、２０５、２０６、２０７　周波数シフトデシメータ部（周波数デシメーション回路）、６００、６０１　分波回路部（分波回路）、２５０、２５１、２５２　セレクタ部（セレクタ）、２６０、２６１、２６２、２７０、２７１、２７２、２７３、２７４、２８０、２８１、２８２、２８３、２８４、２８５、２８６、２８７　インタポレータ周波数シフタ部（周波数インタポレーション回路）、７００、７０１　合波回路部（合波回路）。

Claims (9)

  1. 　受信信号を複数の信号に分波可能な分波回路であって、
    　制御信号によって指定された信号の出力先に応じて、入力信号のいずれかを選択して、入力信号数よりも大きい出力信号数を有する複数の出力信号を生成するセレクタと、
    　前記セレクタから出力された複数の出力信号のそれぞれを入力し、前記制御信号によって指定された信号の出力先および信号の帯域幅に応じて、それぞれの入力信号に対して周波数変換処理、ローパスフィルタ処理、およびダウンサンプリング処理を施して出力信号を生成する周波数デシメーション回路と
    　を組合せた回路を複数段にわたってツリー型に接続した多段分波回路を有し、
    　前記多段分波回路は、２つ以上の受信信号を入力とし、前記制御信号に基づいて、未使用の帯域部分からなる出力信号が後段に出力されないようにして分波処理を実行する
    　分波回路。
  2. 　前記多段分波回路は、割当帯域を変更する際には、それぞれの段において、前記制御信号に基づいて、帯域変更によって影響を受ける帯域の信号経路に関しては、前記セレクタによる出力信号の切り替えを行い、帯域変更によって影響を受けない帯域の信号経路に関しては、前記セレクタによる出力信号の切り替えを行わないことで、帯域変更が行われる帯域外の信号による通信を中断させることなく割当帯域変更を行う
    　請求項１に記載の分波回路。
  3. 　前記周波数デシメーション回路は、前記ローパスフィルタ処理をハーフバンドフィルタで実行する
    　請求項１または２に記載の分波回路。
  4. 　前記周波数デシメーション回路は、サンプリングレートを入力信号のデータ速度の半分にするようにして前記ダウンサンプリング処理を実行する
    　請求項１から３のいずれか１項に記載の分波回路。
  5. 　入力した複数の信号を合波する合波回路であって、
    　制御信号によって指定された信号の出力先および信号の帯域幅に応じて、入力信号に対してアップサンプリング処理、ローパスフィルタ処理、および周波数変換処理を施して出力信号を生成する周波数インタポレーション回路と、
    　複数の前記周波数インタポレーション回路からのそれぞれの出力信号を入力とし、前記制御信号によって指定された信号の出力先に応じて、それぞれの入力に関して１つ以上の出力先への出力信号を生成するセレクタと、
    　前記セレクタからの複数の出力信号に関して、所望の帯域が隣り合う２つの出力信号を加算処理する加算回路と
    　を組合せた回路を複数段にわたってトーナメント型に接続した多段合波回路を有し、
    　前記多段合波回路は、少なくとも使用帯域を一部に含む合波前の複数の信号を入力とし、前記制御信号に基づいて、未使用の帯域部分を後段で付加するようにして合波処理を実行する
    　合波回路。
  6. 　前記多段合波回路は、割当帯域を変更する際には、それぞれの段において、前記制御信号に基づいて、帯域変更によって影響を受ける帯域の信号経路に関しては、前記セレクタによる切り替えを行い、帯域変更によって影響を受けない帯域の信号経路に関しては、前記セレクタによる出力信号の切り替えを行わないことで、帯域変更が行われる帯域外の信号による通信を中断させることなく割当帯域変更を行う
    　請求項５に記載の合波回路。
  7. 　前記周波数インタポレーション回路は、前記ローパスフィルタ処理をハーフバンドフィルタで実行する
    　請求項５または６に記載の合波回路。
  8. 　前記周波数インタポレーション回路は、サンプリングレートを入力信号のデータ速度の２倍に補間するようにして前記アップサンプリング処理を実行する
    　請求項５から７のいずれか１項に記載の合波回路。
  9. 　請求項１～４のいずれか１項に記載の分波回路と、
    　請求項５～８のいずれか１項に記載の合波回路と、
    　前記分波回路および前記合波回路のそれぞれに対して、前記制御信号を出力することで、割当帯域の変更処理を実行する制御部と
    　を備えたチャネライザ中継器。
PCT/JP2018/008347 2017-03-06 2018-03-05 分波回路、合波回路、およびチャネライザ中継器 WO2018164060A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019504578A JP6745973B2 (ja) 2017-03-06 2018-03-05 分波回路、合波回路、およびチャネライザ中継器
EP18764164.2A EP3595173B1 (en) 2017-03-06 2018-03-05 Demultiplexing circuit, multiplexing circuit, and channelizer relay unit
US16/490,155 US11456812B2 (en) 2017-03-06 2018-03-05 Demultiplexing circuit, multiplexing circuit, and channelizer relay unit
ES18764164T ES2886894T3 (es) 2017-03-06 2018-03-05 Circuito desmultiplexor, circuito multiplexor y unidad de relé de canalización

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017041668 2017-03-06
JP2017-041668 2017-03-06

Publications (1)

Publication Number Publication Date
WO2018164060A1 true WO2018164060A1 (ja) 2018-09-13

Family

ID=63448567

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/008347 WO2018164060A1 (ja) 2017-03-06 2018-03-05 分波回路、合波回路、およびチャネライザ中継器

Country Status (5)

Country Link
US (1) US11456812B2 (ja)
EP (1) EP3595173B1 (ja)
JP (1) JP6745973B2 (ja)
ES (1) ES2886894T3 (ja)
WO (1) WO2018164060A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2738385B2 (ja) 1996-04-15 1998-04-08 日本電気株式会社 可変帯域幅周波数分割多重通信方式
JP2004364027A (ja) * 2003-06-05 2004-12-24 Nec Corp 光アッドドロップ装置および方法
WO2010064485A1 (ja) * 2008-12-01 2010-06-10 三菱電機株式会社 分波装置、合波装置、通信装置および中継衛星
WO2012026417A1 (ja) * 2010-08-25 2012-03-01 三菱電機株式会社 分波装置、合波装置および中継装置
JP5575149B2 (ja) 2009-11-30 2014-08-20 三菱電機株式会社 分波装置、合波装置および中継装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2299821C (en) * 1999-03-04 2004-08-10 Nippon Telegraph And Telephone Corporation Variable transmission rate digital modem with multi-rate filter bank
US20060247909A1 (en) * 2005-04-27 2006-11-02 Desai Madhav P System and method for emulating a logic circuit design using programmable logic devices
JP2007312200A (ja) * 2006-05-19 2007-11-29 Nippon Telegr & Teleph Corp <Ntt> ディジタル信号分波装置及び合波装置
JP4676531B2 (ja) * 2006-05-25 2011-04-27 富士通株式会社 光アクセスネットワークシステム
US8347967B2 (en) * 2008-04-18 2013-01-08 Sclumberger Technology Corporation Subsea tree safety control system
JP5430737B2 (ja) * 2010-02-25 2014-03-05 三菱電機株式会社 干渉波抑圧装置、中継装置、中継システムおよび干渉波抑圧方法
JP5549377B2 (ja) * 2010-05-26 2014-07-16 富士通株式会社 通信システム、通信方法および通信装置
US8879873B2 (en) * 2011-02-25 2014-11-04 Nippon Telegraph And Telephone Corporation Optical modulator
JP7096481B2 (ja) * 2018-02-05 2022-07-06 富士通株式会社 光伝送装置、光分波器、および光分波制御方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2738385B2 (ja) 1996-04-15 1998-04-08 日本電気株式会社 可変帯域幅周波数分割多重通信方式
JP2004364027A (ja) * 2003-06-05 2004-12-24 Nec Corp 光アッドドロップ装置および方法
WO2010064485A1 (ja) * 2008-12-01 2010-06-10 三菱電機株式会社 分波装置、合波装置、通信装置および中継衛星
JP5575149B2 (ja) 2009-11-30 2014-08-20 三菱電機株式会社 分波装置、合波装置および中継装置
WO2012026417A1 (ja) * 2010-08-25 2012-03-01 三菱電機株式会社 分波装置、合波装置および中継装置
JP5579273B2 (ja) 2010-08-25 2014-08-27 三菱電機株式会社 分波装置、合波装置および中継装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
See also references of EP3595173A4
YAMASHITA FUMIHIROKAZAMA HIROSHINAKASUGA YOSHINORI: "A Proposal of Onboard Bandwidth-variable FFT Filter Banks and its Fundamental Characteristics", THE TRANSACTIONS OF THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS B, vol. J85-B, no. 12, December 2002 (2002-12-01), pages 2290 - 2299

Also Published As

Publication number Publication date
EP3595173B1 (en) 2021-08-11
ES2886894T3 (es) 2021-12-21
JP6745973B2 (ja) 2020-08-26
EP3595173A4 (en) 2020-03-11
US11456812B2 (en) 2022-09-27
EP3595173A1 (en) 2020-01-15
US20210409141A1 (en) 2021-12-30
JPWO2018164060A1 (ja) 2019-06-27

Similar Documents

Publication Publication Date Title
JP3306760B2 (ja) デジタルフィルタを持つ周波数多重化分離回路
JP5575149B2 (ja) 分波装置、合波装置および中継装置
JP5430737B2 (ja) 干渉波抑圧装置、中継装置、中継システムおよび干渉波抑圧方法
US9136933B2 (en) Demultiplexing apparatus, multiplexing apparatus, and relay apparatus
US11356190B2 (en) Configurable wide area distributed antenna system
CN111181625B (zh) 基于N-active构架的HTS卫星有效载荷射频域实现方法
US6185202B1 (en) Point-to-multipoint radio transmission system
JP5855317B2 (ja) 分波装置、合波装置および中継装置
JP3299952B2 (ja) ディジタル信号分波装置、ディジタル信号合波装置、ディジタル信号伝送装置
WO2018109840A1 (ja) 通信システム、中継器、制御局および制御方法
JP5339450B2 (ja) 無線通信装置および無線通信方法
WO2018164060A1 (ja) 分波回路、合波回路、およびチャネライザ中継器
US11336365B2 (en) Method for managing the telecommunication data traffic of a very high throughput satellite communication system
IL257059A (en) Beacon system and method
JP2525420B2 (ja) 多段送信機−アンテナ結合方法および装置
JP2011199355A (ja) 衛星搭載用中継器
KR100418752B1 (ko) 광대역 전송 시스템
JP2977562B2 (ja) 衛星通信方式
JP2014053685A (ja) 分波装置、合波装置および中継装置
CN117478200A (zh) 一种混合透明转发方法
JPH11150482A (ja) 通信装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18764164

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019504578

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018764164

Country of ref document: EP

Effective date: 20191007