ES2886894T3 - Circuito desmultiplexor, circuito multiplexor y unidad de relé de canalización - Google Patents

Circuito desmultiplexor, circuito multiplexor y unidad de relé de canalización Download PDF

Info

Publication number
ES2886894T3
ES2886894T3 ES18764164T ES18764164T ES2886894T3 ES 2886894 T3 ES2886894 T3 ES 2886894T3 ES 18764164 T ES18764164 T ES 18764164T ES 18764164 T ES18764164 T ES 18764164T ES 2886894 T3 ES2886894 T3 ES 2886894T3
Authority
ES
Spain
Prior art keywords
signal
signals
frequency
circuit
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES18764164T
Other languages
English (en)
Inventor
Yuta Takemoto
Akinori Fujimura
Yuichi Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of ES2886894T3 publication Critical patent/ES2886894T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J1/00—Frequency-division multiplex systems
    • H04J1/02—Details
    • H04J1/04—Frequency-transposition arrangements
    • H04J1/05—Frequency-transposition arrangements using digital techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0202—Two or more dimensional filters; Filters for complex signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/185—Space-based or airborne stations; Stations for satellite systems
    • H04B7/18502—Airborne stations
    • H04B7/18506—Communications with or from aircraft, i.e. aeronautical mobile service
    • H04B7/18508—Communications with or from aircraft, i.e. aeronautical mobile service with satellite system used as relay, i.e. aeronautical mobile satellite service
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J4/00—Combined time-division and frequency-division multiplex systems
    • H04J4/005—Transmultiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Astronomy & Astrophysics (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Radio Relay Systems (AREA)

Abstract

Circuito desmultiplexor (600, 601), que es capaz de desmultiplexar una señal de recepción para dar una pluralidad de señales, comprendiendo el circuito desmultiplexor un circuito desmultiplexor de múltiples etapas en el que los circuitos de decimación de cambio de frecuencia (180 a 182, 190 a 194, 200 a 207) están conectados en una pluralidad de etapas en un formato ramificado, combinando cada uno de los circuitos de decimación de cambio de frecuencia: un elemento de selección (170 a 172) configurado para seleccionar una de las señales de entrada basándose en un destino de salida de señal que se especifica por una señal de control, y generar una pluralidad de señales de salida, tantas como un número de señal de salida, que es mayor que el número de señales de entrada; y un circuito de decimación de frecuencia, en el que va a introducirse la pluralidad de señales de salida emitidas desde el elemento de selección, y que está configurado para realizar el procesamiento de conversión de frecuencia, el procesamiento de filtro de paso bajo y el procesamiento de muestreo descendente en cada una de las señales introducidas en el circuito de decimación de frecuencia, basándose en el destino de salida de señal que se especifica por la señal de control y en un ancho de banda de señal, para generar una señal de salida, en el que uno de los circuitos de decimación de cambio de frecuencia que se configura en una etapa M de entre N etapas, en donde 1 <= M <= N, está configurado de modo que el número de señales de salida es inferior al doble del número de señales de entrada, y en el que se introducen dos o más señales de recepción al circuito desmultiplexor de múltiples etapas, y el circuito desmultiplexor de múltiples etapas está configurado para ejecutar el procesamiento de desmultiplexación basándose en la señal de control, de modo que se evita que una señal de salida que incluye una parte de banda no usada se emita aguas abajo.

Description

DESCRIPCIÓN
Circuito desmultiplexor, circuito multiplexor y unidad de relé de canalización
Campo técnico
La presente invención se refiere a un circuito desmultiplexor y a un circuito multiplexor de un satélite de comunicaciones, y a una unidad de relé de canalización que usa el circuito desmultiplexor y el circuito multiplexor. La presente invención se refiere más concretamente a una tecnología relativa a un circuito desmultiplexor, circuito multiplexor y una unidad de relé de canalización para cambiar la asignación de un ancho de banda de señal sin detener la comunicación de transmisión.
Técnica anterior
Un dispositivo multiplexor digital de múltiples tasas y un dispositivo desmultiplexor digital de múltiples tasas de la técnica relacionada son capaces de realizar multiplexación digital y desmultiplexación digital, respectivamente, en señales de diversos anchos de banda combinando un subfiltro con un circuito de transformada de Fourier (o transformada de Fourier rápida): FTF) (véase el documento de patente 1 y el documento de no patente 1, por ejemplo).
Según la técnica relacionada, el circuito de transformada de Fourier (o transformada rápida de Fourier) ejecuta el procesamiento en toda la banda del sistema. Por tanto, el principio de funcionamiento del circuito prohíbe que funcione solo parcialmente, incluso cuando una banda en la que va a ejecutarse el procesamiento de desmultiplexación/multiplexación en solo una parte de toda la banda del sistema. El problema resultante es la imposibilidad de disminuir la escala del circuito a pesar del hecho de que la banda en la que va a ejecutarse el procesamiento de desmultiplexación/multiplexación es solo una parte de toda la banda del sistema.
Mientras tanto, otra técnica relacionada en este campo trata de una disminución de la escala de circuito (véase el documento de patente 2 y el documento de patente 3, por ejemplo). El documento de patente 2 es una tecnología basada en una configuración de circuito ramificado del documento de patente 3, que usa un filtro de media banda. El documento de patente 2 aborda el problema del documento de patente 1 procesando todas las señales de una pluralidad de zonas que usan una parte de toda la banda del sistema con un único circuito ramificado y, por tanto, disminuye la escala del circuito.
Una unidad de distribución/selección de señales de desmultiplexación usada en el proceso de desmultiplexación digital del documento de patente 2 incluye una configuración para ajustar la cantidad de compensación de frecuencia y configurar un selector. Con esta configuración, el procesamiento de las señales recibidas de una pluralidad de zonas y el suministro de señales al circuito ramificado aguas abajo se lleva a cabo en el documento de patente 2.
De manera similar, una unidad de selección/distribución de señales de multiplexación usada en el proceso de procesamiento de multiplexación digital del documento de patente 2 incluye una configuración para ajustar la cantidad de compensación de frecuencia y configurar un selector con respecto a una señal suministrada desde un circuito ramificado aguas arriba. Con esta configuración, el procesamiento de señales de transmisión a una pluralidad de zonas a la vez se lleva a cabo en el documento de patente 2.
Lista de citas
Documentos de patente
[Documento de patente 1] JP 2738385 B2
[Documento de patente 2] JP 5579273 B2
[Documento de patente 3] JP 5575 149 B2
El documento EP2372931 A1 describe un desmultiplexor y un multiplexor para señales, en particular, para señales de satélite, que tienen diversos anchos de banda en diferentes frecuencias. El documento EP2611030 A1 también describe un desmultiplexor y un multiplexor para señales.
Documentos de no patente
[Documento de no patente 1] Yamashita Fumihiro, Kazama Hiroshi, Nakasuga Yoshinori, “A Proposal of Onboard Bandwidth-variable FFT Filter Banks and its Fundamental Characteristics”, The Transactions of the Institute of Electronics, Information and Communication Engineers B, Vol. J85-B, n.° 12, páginas 2290-2299, diciembre de Sumario de la invención
Problema técnico
Sin embargo, la técnica relacionada tiene el siguiente problema:
Se tiene en consideración un caso en el que se aplica la tecnología del documento de patente 2 y un ancho de banda de señal asignado a una zona específica debe modificarse en respuesta a un cambio en el tráfico requerido que se produce durante la operación. En este caso, es necesario restablecer la cantidad de compensación de frecuencia y un selector para todas las señales de una zona objetivo después de que se detenga la comunicación retransmitida por un dispositivo de relé del documento de patente 2 entre cada terminal satelital terrestre y una estación de puerta de enlace, o entre terminales satelitales terrestres.
Si se realiza un cambio de banda restableciendo la cantidad de compensación de frecuencia y un selector mientras se continúa la comunicación entre cada terminal satelital terrestre y una estación de compuerta o entre terminales satelitales terrestres, se producen fluctuaciones de fase y similares en las ondas de comunicación retransmitidas. Una posible consecuencia es un efecto adverso sobre la calidad de la comunicación en forma de breve desconexión u otras formas.
Cuando se aplica la tecnología del documento de patente 2, se requiere, por tanto, que se detenga la retransmisión de la comunicación cada vez que el ancho de banda de la señal cambia con frecuencia con el fin de hacer frente a un cambio en el tráfico requerido en tiempo real. La tecnología del documento de patente 2, aunque es capaz de disminuir la escala del circuito, tiene el problema de que la interrupción de la comunicación plantea un obstáculo para el funcionamiento.
La presente invención se ha realizado para resolver este problema y, por tanto, un objeto de la presente invención es proporcionar un circuito desmultiplexor, un circuito multiplexor y una unidad de relé de canalización capaz de cambiar la asignación de bandas en respuesta a un cambio en el tráfico requerido en tiempo real, así como disminuir la escala de circuito.
Solución al problema
Según una realización de la presente invención, se proporciona un circuito desmultiplexor, que es capaz de desmultiplexar una señal de recepción para dar una pluralidad de señales, incluyendo el circuito desmultiplexor un circuito desmultiplexor de múltiples etapas en el que circuitos que combinan cada uno un selector y un circuito de decimación de frecuencia se conectan en una pluralidad de etapas en un formato ramificado, estando el selector configurado para seleccionar una de señales de entrada en función de un destino de salida de señal que se especifica por una señal de control, y generar una pluralidad de señales de salida tantas como un número de señal de salida, que es mayor que el número de señales de entrada, estando el circuito de decimación de frecuencia, al que se introducirá la pluralidad de señales de salida del selector, configurado para realizar un procesamiento de conversión de frecuencia, procesamiento de filtro de paso bajo y procesamiento de muestreo descendente en cada una de las señales introducidas al circuito de decimación de frecuencia, basándose en el destino de salida de señal que se especifica por la señal de control y al ancho de banda de señal, para generar una señal de salida, en donde se introducen dos o más señales de recepción al circuito desmultiplexor de múltiples etapas, y el circuito desmultiplexor de múltiples etapas está configurado para ejecutar el procesamiento de demultiplexación basándose en la señal de control, de modo que se impida que una señal de salida que incluye una parte de banda no usada se emita aguas abajo.
Además, según una realización de la presente invención, se proporciona un circuito multiplexor, que se configura para multiplexar una pluralidad de señales de entrada, incluyendo el circuito multiplexor un circuito multiplexor de múltiples etapas en el que circuitos que combinan cada uno un circuito de interpolación de frecuencia, un selector y un circuito de suma están conectados en una pluralidad de etapas en formato de torneo, estando el circuito de interpolación de frecuencia configurado para generar una señal de salida realizando un procesamiento de muestreo ascendente, un procesamiento de filtro de paso bajo y un procesamiento de conversión de frecuencia sobre una señal de entrada basándose en un destino de salida de señal que se especifica mediante una señal de control y sobre un ancho de banda de señal, estando el selector, al que debe introducirse la señal de salida de cada uno de una pluralidad de circuitos de interpolación de frecuencia, configurado para generar una señal de salida destinada a uno o más destinos de salida para cada entrada, basándose en el destino de salida de señal que se especifica por la señal de control, estando el circuito de suma configurado para realizar un procesamiento de suma en dos señales de salida deseadas en bandas adyacentes de entre una pluralidad de señales de salida del selector, en el que cada una de una pluralidad de señales premultiplexoras que incluye, al menos parcialmente, una banda usada se introduce en el circuito multiplexor de múltiples etapas, y el circuito multiplexor de múltiples etapas está configurado para ejecutar el procesamiento de multiplexación basándose en la señal de control, de modo que se añade una parte de banda sin usar aguas abajo.
Además, según una realización de la presente invención, se proporciona una unidad de relé de canalización que incluye: el circuito desmultiplexor de una realización de la presente invención; el circuito multiplexor de una realización de la presente invención; y una unidad de control configurada para ejecutar el procesamiento del cambio de una banda asignada emitiendo la señal de control a cada uno del circuito desmultiplexor y el circuito multiplexor.
Efectos ventajosos de la invención
Una realización de la presente invención incluye la configuración para ejecutar el procesamiento de desmultiplexación basándose en la señal de control del circuito multiplexor de múltiples etapas en el que los selectores y los circuitos de decimación de frecuencia están conectados en una pluralidad de etapas en un formato ramificado, o la configuración para ejecutar el procesamiento de multiplexación basándose en la señal de control del circuito multiplexor de múltiples etapas en el que los circuitos de interpolación de frecuencia, los selectores y los circuitos de suma están conectados en una pluralidad de etapas en formato de torneo.
Como resultado, es posible proporcionar el circuito desmultiplexor, el circuito multiplexor y la unidad de relé de canalización capaces de cambiar la asignación de banda en respuesta a un cambio en el tráfico requerido en tiempo real, así como disminuir la escala del circuito.
Breve descripción de los dibujos
La figura 1 da a conocer diagramas para ilustrar ejemplos de asignación de frecuencia de dos zonas de haz adyacentes en una primera realización de la presente invención.
La figura 2 es un diagrama para ilustrar un ejemplo de configuración de una unidad de relé de canalización que usa un circuito desmultiplexor y un circuito multiplexor según la primera realización de la presente invención. La figura 3 es un diagrama de bloques del circuito desmultiplexor según la primera realización de la presente invención.
La figura 4 es un diagrama para ilustrar un ejemplo de configuración de cada unidad de decimación de cambio de frecuencia que se ilustra en la figura 3 como una unidad de decimación de cambio de frecuencia en la primera realización de la presente invención.
La figura 5 es un diagrama para ilustrar un primer ejemplo de funcionamiento del circuito desmultiplexor según la primera realización de la presente invención que tiene la configuración de la figura 3.
La figura 6 es un diagrama para ilustrar un segundo ejemplo de funcionamiento del circuito desmultiplexor según la primera realización de la presente invención que tiene la configuración de la figura 3.
La figura 7 es un diagrama para ilustrar un tercer ejemplo de funcionamiento del circuito desmultiplexor según la primera realización de la presente invención que tiene la configuración de la figura 3.
La figura 8 es un diagrama de bloques del circuito multiplexor según la primera realización de la presente invención. La figura 9 es un diagrama para ilustrar un ejemplo de configuración de cada unidad de cambio de frecuencia de interpolación que se ilustra en la figura 8 como una unidad de cambio de frecuencia de interpolación en la primera realización de la presente invención.
La figura 10 es un diagrama para ilustrar un primer ejemplo de funcionamiento del circuito multiplexor según la primera realización de la presente invención que tiene la configuración de la figura 8.
La figura 11 es un diagrama para ilustrar un segundo ejemplo de funcionamiento del circuito multiplexor según la primera realización de la presente invención que tiene la configuración de la figura 8.
La figura 12 es un diagrama para ilustrar un tercer ejemplo de funcionamiento del circuito multiplexor según la primera realización de la presente invención que tiene la configuración de la figura 8.
Descripción de las realizaciones
Ahora, con referencia a los dibujos, se describe un circuito desmultiplexor, un circuito multiplexor y una unidad de relé de canalización según las realizaciones preferidas de la presente invención.
Primera realización
La figura 1 da a conocer diagramas cada uno para ilustrar un ejemplo de asignación de frecuencias de dos zonas de haz adyacentes n.° 1 y n.° 2 en una primera realización de la presente invención. En la figura 1, un rango de asignación de frecuencia de la zona de haz n.° 1 se indica con f1, y un rango de asignación de frecuencia de la zona de haz n.° 2 se indica con f2.
Las zonas de haz adyacentes n.° 1 y n.° 2 usan, generalmente, frecuencias diferentes con el fin de evitar interferencias. La figura 1A es un diagrama para ilustrar un caso en el que la zona de haz n.° 1 es pesada en el tráfico requerido, y la figura 1B es un diagrama para ilustrar un caso en el que la zona de haz n.° 2 es pesada en el tráfico requerido. En ambos casos, se evita el uso simultáneo de la misma frecuencia en las dos zonas de haz adyacentes.
La suma de f1 y f2 no es más amplia que un ancho de banda de frecuencia Y (MHz) asignado a un usuario. El ancho de banda combinado de f1 y f2 en este ejemplo es Y (MHz).
En la presente invención, se presta atención al hecho de que no hay superposición de frecuencia entre las zonas de haz adyacentes. Una primera característica técnica de la presente invención es que se logra una disminución de la escala del circuito general y el consumo de energía de un canalizador de lado de enlace del usuario procesando simultáneamente la banda f1, que se usa en la zona de haz n.° 1, y la banda f2, que se usa en la zona de haz n.° 2, con un único circuito desmultiplexor o circuito multiplexor.
Puede decirse que la primera característica técnica se comparte con el documento de patente 2. Sin embargo, la presente invención también tiene una segunda característica técnica en el sentido de que la asignación de bandas puede cambiar en tiempo real en respuesta a un cambio en el tráfico requerido. La segunda característica técnica es una característica exclusiva de la presente invención que no puede lograrse con el documento de patente 2, y se describe en detalle a continuación.
Efecto de reducción de tamaño de canalización y efecto de reducción del consumo de energía
En primer lugar, se describe cómo el uso de la presente invención proporciona el efecto de reducir la escala del circuito y el consumo de energía del canalizador de lado de enlace del usuario, con referencia a la figura 2.
La figura 2 es un diagrama para ilustrar un ejemplo de configuración de una unidad de relé de canalización que usa un circuito desmultiplexor (600, 601 en la figura 2) y un circuito multiplexor (700, 701 en la figura 2) según la primera realización de la presente invención.
En primer lugar, se describe el lado del enlace de usuario.
En Rx n.° 1 a Rx n.° N en la figura 2, las antenas de recepción 100, 101, 102 y 103 reciben señales analógicas desde tierra. La conversión de frecuencia se realiza en las señales analógicas recibidas mediante convertidores descendentes (C/C) 200, 201, 202 y 203. Las señales analógicas convertidas por conversión descendente se convierten adicionalmente en señales digitales con el uso de convertidores AD (A/D) 400, 401, 402 y 403.
Las señales digitales obtenidas por la conversión se desmultiplexan para cada subcanal mediante unidades de circuito desmultiplexor 600 y 601, y los subcanales de las señales desmultiplexadas se conmutan en una matriz de conmutación 800 u 801.
Una señal recibida por la antena de recepción 100 es una señal de la zona de haz n.° 1, y una señal recibida por la antena de recepción 101 es una señal de la zona de haz n.° 2. Las dos zonas de haz (n.° 1 y n.° 2) son adyacentes entre sí, y, por tanto, se asignan diferentes bandas de frecuencia a una señal de la zona de haz n.° 1 y una señal de la zona de haz n.° 2 tal como se ilustra en la figura 1 con el fin de evitar interferencias.
De manera similar, una señal recibida por la antena de recepción 102 es una señal de la zona de haz n.° N-1, y una señal recibida por la antena de recepción 103 es una señal de la zona de haz n.° N. Las dos zonas de haz (n.° N-1 y n.° N) son adyacentes entre sí y, por tanto, se asignan diferentes bandas de frecuencia a una señal de la zona de haz n.° N-1 y una señal de la zona de haz n.° N tal como se ilustra en la figura 1 con el fin de evitar interferencias.
La matriz de conmutación 800 u 801 distribuye subcanales de entrada a las antenas 104, 105, 106 y 107 de Tx n.° 1 a Tx n.° N. Los subcanales distribuidos se multiplexan en unidades de circuito multiplexor 700 y 701.
Los datos multiplexados se convierten en señales analógicas con el uso de convertidores DA (D/A) 500, 501, 502 y 503. Las señales analógicas obtenidas por la conversión se convierten mediante convertidores ascendentes (U/C) 300, 301, 302 y 303 para tener frecuencias de transmisión y se transmiten al suelo desde las antenas 104, 105, 106 y 107.
El lado del enlace de alimentación se describe a continuación.
Las señales de la matriz de conmutación 800 u 801 se multiplexan por unidades de circuito multiplexor 900 y 901 de enlace de alimentación (F/L), y los datos multiplexados se convierten en señales analógicas con el uso de los convertidores DA (D/A) 504 y 505.
Las señales analógicas obtenidas por la conversión se convierten mediante un U/C 304 y un U/C 305 para tener frecuencias de transmisión. A continuación, una unidad de síntesis 6 sintetiza una pluralidad de señales. La señal sintetizada se transmite al suelo desde una antena de enlace de alimentación 110 y se recibe por una estación terrestre de enlace de alimentación 5.
Una unidad de control 1 recibe un comando desde una estación de control 4 situada en tierra a través de una antena de recepción 2. Basándose en el comando recibido, la unidad de control 1 emite señales de control a las matrices de conmutación 800 y 801, las unidades de circuito desmultiplexor 600 y 601, las unidades de circuito multiplexor 700 y 701, las unidades de circuito multiplexor de F/L 900 y 901, y las unidades de circuito desmultiplexor de F/L 120 y 121 de modo que se logra la asignación de frecuencia deseada.
La estación de control 4 en tierra realiza un seguimiento de la situación de conexión de una red de comunicaciones por satélite, por ejemplo, solicitudes de llamadas y estados de conversación de terminales de comunicación por satélite presentes en las zonas de haz. Por consiguiente, la estación de control 4 cambia la asignación de una frecuencia usada en cada zona de haz para adaptarse a la situación del tráfico y emite un comando de cambio de configuración para ejecutar una retransmisión bajo la nueva disposición de asignación de frecuencias a la unidad de control 1.
La unidad de control 1 establece los ajustes basándose en el comando de cambio de configuración recibido de la estación de control 4 a las matrices de conmutación 800 y 801, las unidades de circuito desmultiplexor 600 y 601, las unidades de circuito multiplexor 700 y 701, las unidades de circuito multiplexor de F/L 900 y 901, y las unidades de circuito desmultiplexor de F/L 120 y 121.
La misma línea que una línea de telemetría/comando de un satélite, por ejemplo, puede usarse para la comunicación entre la unidad de control 1 y la estación de control 4 en tierra.
Cuando se usa la técnica relacionada del documento de patente 1, las unidades de circuito desmultiplexor 600 y 601 del lado de enlace de usuario deben ser una unidad de circuito desmultiplexor proporcionada para cada zona de haz, y en el ejemplo de la figura 2 se requieren N unidades de circuito desmultiplexor. De manera similar, las unidades de circuito multiplexor 900 y 901 deben ser una unidad de circuito multiplexor proporcionada para cada zona de haz cuando se usa la técnica relacionada del documento de patente 1 y se requieren N unidades circuito multiplexor en el ejemplo de la figura 2.
Cuando se usa la tecnología de la primera realización, por otro lado, cada circuito desmultiplexor/circuito multiplexor es capaz de procesar señales de dos zonas de haz, y la unidad de relé de canalización puede configurarse desde solo N/2 circuitos desmultiplexores (600 y 601) y N/2 circuitos multiplexores (700 y 701) tal como se ilustra en la figura 2. Esto significa que, en comparación con el caso del uso de la técnica relacionada del documento de patente 1, la escala y el consumo de energía de los circuitos multiplexor/desmultiplexor en el lado de enlace de usuario (= zonas de haz) se redujeron aproximadamente a la mitad.
Además, el procesamiento de desmultiplexación/multiplexación se ejecuta básicamente para el ancho de banda Y (MHz) asignado al usuario cuando se usa la técnica relacionada del documento de patente 1. Por ejemplo, tal como se ilustra en la figura 1, el procesamiento de desmultiplexación/multiplexación de cada zona de haz también se ejecuta para una banda no usada (una parte en blanco que excluye f1 o f2) en el ancho de banda Y (MHz) que no se asigna a la zona de haz.
Por consiguiente, la información de Y (MHz), que incluye una señal en la banda no usada, se introduce desde cada circuito desmultiplexor a la matriz de conmutación 800 aguas abajo del circuito desmultiplexor. Por consiguiente, la técnica relacionada del documento de patente 1 requiere que la matriz de conmutación 800 procese una banda de señal de N*Y (MHz) en total en el caso de la figura 2.
Por el contrario, el uso del circuito desmultiplexor según la primera realización permite a la unidad de relé de canalización extraer solo una banda necesaria para la retransmisión de dos haces de bandas de señal. Esto significa que las señales de Y (MHz) para dos haces, es decir, señales de aproximadamente 0,5 (MHz) por haz, se introducen en la matriz de conmutación 800 aguas abajo del circuito desmultiplexor. La banda de las señales de entrada se aproxima a 0,5 (MHz) por haz cuando el número de frecuencias desmultiplexadas es infinito. Sin embargo, en la siguiente descripción, “aproximadamente 0,5 Y” se escribe simplemente como “0,5 Y”.
Por consiguiente, se requiere la matriz de conmutación 800 para procesar una banda de señal de solo N*0,5 Y (MHz) en el caso de la figura 2. Como resultado, el uso del circuito desmultiplexor según la primera realización reduce a la mitad la banda que debe procesarse por la matriz de conmutación 800 en comparación con cuando se usa un circuito desmultiplexor del documento de patente 1.
De manera similar, el circuito multiplexor según la primera realización requiere que la unidad de matriz de conmutación 801 aguas arriba del circuito multiplexor emita señales de solo Y (MHz) para dos haces a un único circuito multiplexor. Por consiguiente, la unidad de matriz de conmutación 801 es necesaria para manipular una banda de señal de solo N*0,5Y (MHz) en total. Por consiguiente, la banda que debe procesarse por la unidad de matriz de conmutación 801 también se reduce a la mitad mediante el uso del circuito multiplexor según la primera realización, en comparación con cuando se usa un circuito multiplexor de documento de patente 1.
En resumen, el uso del circuito desmultiplexor y el circuito multiplexor según la primera realización reduce a la mitad no solo la escala de circuito general y el consumo de energía del circuito desmultiplexor y circuito multiplexor de lado de enlace de usuario, sino que también reduce a la mitad la escala de circuito y el consumo de energía de cada unidad de matriz de conmutación en el lado de enlace de usuario.
Detalles del circuito desmultiplexor según la presente invención
A continuación, se describen detalles del circuito desmultiplexor 600 según la primera realización. La figura 3 es un diagrama de bloques del circuito desmultiplexor 600 según la primera realización de la presente invención. La figura 4 es un diagrama para ilustrar un ejemplo de configuración de cada una de las unidades de decimación de cambio de frecuencia (180 a 182, 190 a 194 y 200 a 207) que se ilustran en la figura 3 como unidades de decimación de cambio de frecuencia en la primera realización de la presente invención. La unidad de decimación de cambio de frecuencia corresponde a un circuito de decimación de frecuencia.
Tal como se ilustra en la figura 4, la unidad de decimación de cambio de frecuencia incluye una unidad de conversión de frecuencia 35, un filtro de media banda (a continuación, en el presente documento abreviado como “HBF”) 36 y un muestreo descendente de 1/2.
La unidad de conversión de frecuencia 35 convierte la frecuencia de una señal de entrada de modo que la frecuencia central de una banda de señal que va a extraerse por el HBF 36 sea una frecuencia de banda base (0 Hz). El HBF 36 extrae la banda de señal deseada de la señal de entrada convertida por frecuencia. La unidad de muestreo descendente de 1/2 37 realiza un muestreo descendente sobre la señal extraída por e1HBF 36 para reducir la tasa de muestreo de la señal a 1/2. El muestreo descendente usado en este caso no se limita a muestreo descendente de 1/2.
El ancho de banda de paso del HBF 36 es la mitad de la cadencia de funcionamiento de1HBF 36. Por consiguiente, la unidad de decimación de cambio de frecuencia emite una señal cuya tasa de muestreo es la mitad de la tasa de muestreo de la señal de entrada. La configuración ilustrada en la figura 4 es un ejemplo, y el filtro que va a usarse no se limita al HBF 36 y puede ser un filtro de paso bajo habitual.
El funcionamiento del circuito desmultiplexor 600 de la figura 3 se describe a continuación, haciendo referencia también a la figura 5, que se describe más adelante.
El circuito desmultiplexor recibe señales que tienen cada una una frecuencia intermedia (IF) entre Rx n.° 1 y Rx n.° 2 como señales de entrada. Las señales de frecuencia intermedia (IF) recibidas se convierten en señales de banda base mediante las unidades de conversión de frecuencia 160 y 161. Esta función no es necesaria cuando una señal de entrada del circuito desmultiplexor ya es una señal de banda base.
Una unidad de control 12 de la figura 3 controla el funcionamiento de las unidades de selección 170, 171 y 172 y el funcionamiento de las unidades de decimación de cambio de frecuencia 180 a 182, 190 a 194 y 200 a 207, basándose en una señal de comando transmitida desde la estación de control 4 en tierra con respecto a la asignación de frecuencias.
Los detalles de este funcionamiento se describen más adelante. La señal de comando se transmite a un satélite en el que la unidad de circuito multiplexor se instala a través de una línea de comunicación que usa otra banda de frecuencia, por ejemplo, la banda S.
La figura 5 es un diagrama para ilustrar un primer ejemplo de funcionamiento del circuito desmultiplexor 600 según la primera realización de la presente invención que tiene la configuración de la figura 3. En la figura 5, Rx n.° 1 y Rx n.° 2 representan básicamente lo mismo que los de la figura 1. Es decir, Rx n.° 1 representa el espectro de una señal de la zona de haz n.° 1, y Rx n.° 2 representa el espectro de una señal de la zona de haz n.° 2.
Una señal correspondiente a f1 de la figura 1 se indica mediante una parte con doble rayado y una señal correspondiente a f2 de la figura 1 se indica mediante una parte sombreada diagonalmente.
En la figura 5, 1-0 a 1-6 y 2-0 a 2-6 indican números y espectros de zona de haz. Más concretamente, N y M en “N-M” representan un número de zona de haz y un número de frecuencia, respectivamente.
Un espectro de señal 411 de la figura 5 es el espectro de una señal de banda base convertida a partir de una señal de recepción Rx n.° 1, que se recibe de la zona de haz n.° 1. De manera similar, un espectro de señal 412 en la figura 5 es el espectro de una señal de banda base convertida a partir de una señal de recepción Rx n.° 2, que se recibe de la zona de haz n.° 2.
La unidad de selección 170 de la figura 3 emite una de dos señales 411 y 412 a tres unidades de decimación de cambio de frecuencia aguas abajo 180, 181 y 182 basándose en un comando de la unidad de control 12. Por consiguiente, la unidad de selección 170 realiza dos copias de una de las señales de entrada y emite tres señales en total aguas abajo.
Dependiendo de los detalles del comando de la unidad de control 12, hay un caso en el que no se realizan copias en la unidad de selección 170 y dos señales de entrada están conectadas a dos orificios de salida seleccionados, mientras que el otro orificio de salida queda desconectado.
En el ejemplo de la figura 5, la unidad de selección 170 emite la señal de entrada 411 (Rx n.° 1) a la unidad de decimación de cambio de frecuencia 180, copia la señal de entrada 412 (Rx n.° 2) en la misma para obtener dos señales 412 y entonces emite las señales 412 a las unidades de decimación de cambio de frecuencia 181 y 182.
Las unidades de decimación de cambio de frecuencia 180 a 182 tienen cada una una configuración que permite a la unidad de conversión de frecuencia 35 incluida en la unidad de decimación de cambio de frecuencia ajustar la cantidad de cambio de frecuencia a cualquier valor basándose en un comando de la unidad de control 12. Esta función de cambio de frecuencia variable permite que las unidades de decimación de cambio de frecuencia 180 a 182 configuren libremente, a una señal de entrada, una banda objetivo (= la mitad del ancho de banda de la señal de entrada) que va a extraerse de la señal de entrada.
Específicamente, las unidades de decimación de cambio de frecuencia 180 a 182 controlan cada una la cantidad de cambio de frecuencia, de modo que la frecuencia central de una banda objetivo que va a extraerse de una señal de entrada coincida con la frecuencia central del HBF 36 aguas abajo, basándose en un comando de la unidad de control 12.
A través de este procesamiento, solo la banda objetivo (= la mitad de la banda de la señal de entrada) que va a extraerse de la señal de entrada pasa a través del HBF 36, recibe un procesamiento de muestreo descendente en la unidad de muestreo descendente de 1/237 para reducir la tasa de muestreo a 1/2 (¿12) y se emite.
En el ejemplo de la figura 5, la unidad de decimación de cambio de frecuencia 180 ejecuta la operación de extraer la banda de la mitad izquierda (= la mitad inferior en frecuencia) de la señal de entrada 411 (Rx n.° 1), basándose en un comando de la unidad de control 12. Como resultado, se extrae una señal 413 en la figura 5.
De manera similar, la unidad de decimación de cambio de frecuencia 181 ejecuta la operación de extracción de la banda de la mitad izquierda (= la mitad inferior en frecuencia) de la señal de entrada 412 (Rx n.° 2), basándose en un comando de la unidad de control 12, y la unidad de decimación de cambio de frecuencia 182 ejecuta la operación de extraer la banda de la mitad derecha (= la mitad superior en frecuencia) de la señal de entrada 412 (Rx n.° 2), basándose en un comando de la unidad de control 12. Como resultado, se extraen las señales 414 y 415 en la figura 5.
A continuación, la unidad de selección 171 de la figura 3 recibe señales de entrada de las unidades de decimación de cambio de frecuencia 180, 181 y 182 de la figura 3, copia algunas de las tres señales de entrada en la misma para obtener dos señales idénticas para cada señal de entrada copiada y emite cada señal a una de las unidades de decimación de cambio de frecuencia 190, 191, 192, 193 y 194 aguas abajo, basándose en un comando de la unidad de control 12.
En el ejemplo de la figura 5, la unidad de selección 171 emite la señal de entrada 413 a la unidad de decimación de cambio de frecuencia 190, copia la señal de entrada 414 en la misma para obtener dos señales de entrada 414 y emitir las señales de entrada 414 a las unidades de decimación de cambio de frecuencia 191 y 192, y copia la señal de entrada 415 en la misma para obtener dos señales de entrada 415 y emitir las señales de entrada 415 a las unidades de decimación de cambio de frecuencia 193 y 194.
Las unidades de decimación de cambio de frecuencia 190, 191, 192, 193 y 194 extraen cada una, de una señal de entrada, cualquier banda objetivo (= la mitad del ancho de banda de la señal de entrada), basándose en un comando de la unidad de control 12.
En el ejemplo de la figura 5, la unidad de decimación de cambio de frecuencia 190 ejecuta la operación de extracción de la banda de la mitad izquierda de la señal de entrada 413, basándose en un comando de la unidad de control 12. Como resultado, se extrae una señal 416 en la figura 5.
De manera similar, la unidad de decimación de cambio de frecuencia 191 ejecuta la operación de extracción de la banda de la mitad izquierda de la señal de entrada 414, y la unidad de decimación de cambio de frecuencia 192 ejecuta la operación de extracción de la banda de la mitad derecha de la señal de entrada 414. Como resultado, se extraen las señales 417 y 418.
Además, de manera similar, la unidad de decimación de cambio de frecuencia 193 ejecuta la operación de extracción de la banda de la mitad izquierda de la señal de entrada 415, y la unidad de decimación de cambio de frecuencia 194 ejecuta la operación de extracción de la banda de la mitad derecha de la señal de entrada 415. Como resultado, se extraen las señales 419 y 420.
A continuación, la unidad de selección 172 de la figura 3 recibe señales introducidas y extraídas por las unidades de decimación de cambio de frecuencia 190, 191, 192, 193 y 194 de la figura 3, copia algunas de las cinco señales de entrada para obtener dos señales idénticas para cada señal de entrada copiada y emite cada señal a una de las unidades de decimación de cambio de frecuencia 200, 201, 202, 203, 204, 205, 206 y 207 aguas abajo, basándose en un comando de la unidad de control 12.
En el ejemplo de la figura 5, la unidad de selección 172 copia la señal de entrada 416 para obtener dos señales de entrada 416 y emitir las señales de entrada 416 a las unidades de decimación de cambio de frecuencia 200 y 201, y emite la señal de entrada 417 a la unidad de decimación de cambio de frecuencia 202.
Además, la unidad de selección 172 emite la señal de entrada 418 a la unidad de decimación de cambio de frecuencia 203, copia la señal de entrada 419 en la misma para obtener dos señales de entrada 419 y emitir las señales de entrada 419 a las unidades de decimación de cambio de frecuencia 204 y 205.
Además, la unidad de selección 172 copia la señal de entrada 420 en la misma para obtener dos señales de entrada 420 y emitir las señales de entrada 420 a las unidades de decimación de cambio de frecuencia 206 y 207.
Las unidades de decimación de cambio de frecuencia 200, 201, 202, 203, 204, 205, 206 y 207 extraen cada una, de una señal de entrada, cualquier banda objetivo (= la mitad del ancho de banda de la señal de entrada), basándose en un comando de la unidad de control 12, de manera similar a las unidades de decimación de cambio de frecuencia 180 a 182 y 190 a 194 descritas anteriormente.
En el ejemplo de la figura 5, la unidad de decimación de cambio de frecuencia 200 ejecuta la operación de extracción de la banda de la mitad izquierda de la señal de entrada 416, basándose en un comando de la unidad de control 12. Como resultado, se extrae una señal 421. De manera similar, la unidad de decimación de cambio de frecuencia 201 extrae la banda de la mitad derecha de la señal de entrada 416, y la unidad de decimación de cambio de frecuencia 202 extrae la banda de la mitad derecha de la señal de entrada 417. Como resultado, se extraen las señales 422 y 423.
Además, de manera similar, la unidad de decimación de cambio de frecuencia 203 extrae la banda de la banda de la mitad izquierda de la señal de entrada 418, y la unidad de decimación de cambio de frecuencia 204 extrae la banda de la mitad izquierda de la señal de entrada 419. Como resultado, se extraen las señales 424 y 425.
Además, de manera similar, la unidad de decimación de cambio de frecuencia 205 extrae la banda de la mitad derecha de la señal de entrada 419, la unidad de decimación de cambio de frecuencia 206 extrae la banda de la mitad izquierda de la señal de entrada 420 y la unidad de decimación de cambio de frecuencia 207 extrae la banda de la mitad derecha de la señal de entrada 420. Como resultado, se extraen las señales 426, 427 y 428.
Las señales 421, 422, 423, 424, 425, 426, 427 y 428 extraídas de esta manera se introducen en unidades de desmultiplexación de subcanales 210 a 217, respectivamente, aguas abajo, y cada una se desmultiplexa en Y partes de datos de subcanales.
El valor de Y puede ser cualquier valor siempre y cuando el valor sea un entero igual o superior a 1, por ejemplo, 32. El procesamiento de desmultiplexación en los circuitos desmultiplexores de subcanales puede basarse en el documento de patente 3 o puede basarse en el documento de patente 1.
Cuando Y es 1, no se ejecuta el procesamiento de desmultiplexación, solo se incluye una “unidad de filtro de canal de recepción” descrita en el documento de patente 3 y solo se ejecuta un procesamiento de conformación de forma de onda similar al del documento de patente 3.
Puede omitirse la “unidad de filtro de canal de recepción” y, en ese caso, se proporciona una “unidad de filtro de canal de transmisión” descrita en el documento de patente 3 en un circuito multiplexor de subcanal, que se describe más adelante. Cuando Y es 1 y se omite la “unidad de filtro de canal de recepción”, cada circuito multiplexor de subcanal emite en última instancia los datos de entrada tal y como están sin procesar los datos de entrada de manera alguna.
Las 8Y piezas de datos de subcanal en total se procesan, por ejemplo, mediante multiplexación por división de tiempo, y los datos resultantes se transmiten a la matriz de conmutación 800 aguas abajo.
La matriz de conmutación 800 aguas abajo ejecuta el procesamiento de la selección y el enrutamiento solo de los datos de subcanal que van a retransmitirse fuera de las partes transmitidas de datos de subcanal, y descartar el resto. Suponiendo que Y tiene un valor lo suficientemente grande (es decir, el número de frecuencias desmultiplexadas del circuito desmultiplexor de subcanal es lo suficientemente grande), la matriz de conmutación 800 extrae únicamente las bandas que van a retransmitirse, que corresponden a partes con doble rayado y partes sombreadas diagonalmente de las señales 421, 422, 423, 424, 425, 426, 427 y 428 en el ejemplo de la figura 5.
Tal como resulta evidente del ejemplo de la figura 5, la mayor parte de una señal es una banda que va a retransmitirse (es decir, la zona de una parte con doble rayado o una parte sombreada diagonalmente), y solo permanecen unas pocas partes de datos de subcanal inútiles (es decir, una parte que no es ni una parte sombreada en diagonal ni una parte con doble rayado).
Esto se debe a que las bandas desocupadas, que no tienen por qué retransmitirse por etapas, se han descartado en la serie de etapas de procesamiento de las unidades de circuito desmultiplexor 600 y 601 aguas arriba. La tasa de transmisión de datos entre las unidades de circuito desmultiplexor 600 y 601 aguas arriba y la matriz de conmutación 800 se mantiene, por consiguiente, baja por este procesamiento. Por consiguiente, la matriz de conmutación 800 se salva de la retransmisión inútil de la banda desocupada y se obtiene el efecto de reducir la cantidad de procesamiento de conmutación.
La figura 6 es un diagrama para ilustrar un segundo ejemplo de funcionamiento del circuito desmultiplexor 600 según la primera realización de la presente invención que tiene la configuración de la figura 3. En la figura 6, los componentes se indican con los mismos símbolos de referencia que se usan en la figura 5 y se ilustra el segundo ejemplo de funcionamiento diferente del primer ejemplo de funcionamiento. Una comparación entre el segundo ejemplo de funcionamiento de la figura 6 y el primer ejemplo de funcionamiento de la figura 5 revela que la banda usada por Rx n.° 1 en la figura 6 se incrementa ligeramente con respecto a la del caso de la figura 5, y que la banda usada por Rx n.° 2 en la figura 6 se reduce a la inversa de la de la del caso de la figura 5.
El cambio de la figura 5 a la figura 6 se ejecuta mediante un comando de la estación de control 4 en tierra cuando, por ejemplo, el tráfico requerido de la zona de haz n.° 1 a la que se asigna la banda de Rx n.° 1 disminuye mientras aumenta el tráfico requerido de la zona de haz n.° 2 a la que se asigna la banda de Rx n.° 2.
La unidad de control 12 controla las unidades de selección 170, 171 y 172 del circuito desmultiplexor, la cantidad de cambio de frecuencia de las unidades de decimación de cambio de frecuencia 180 a 182, 190 a 194 y 200 a 207 del circuito desmultiplexor, y la matriz de conmutación 800, basándose en un comando de la estación de control 4 en tierra.
La figura 6 difiere de la figura 5 en las señales 413a, 414a, 416a, 417a, 418a, 422a, 423a y 424a de la figura 6 y la conexión de las unidades de selección 170 a 172.
La señal 413a aumenta en una parte con doble rayado de la señal 413 a medida que aumenta el ancho de banda usado por Rx n.° 1. Sin embargo, la señal 413a y la señal 413 tienen las mismas combinaciones de un número zona de haz (N) y un número de frecuencia (M) de “1-0”, “1-1”, “1-2” y “1-3”.
Mientras tanto, la señal 414a disminuye en la parte sombreada diagonalmente de la señal 414 a medida que disminuye el ancho de banda usado por Rx n.° 2. Sin embargo, la señal 414a y la señal 414 tienen las mismas combinaciones de un número de zona de haz (N) y un número de frecuencia (M) de “2-0”, “2-1”, “2-2” y “2-3”.
El estado de conexión de la unidad de selección 170 aguas arriba también es el mismo. A pesar del aumento de la banda usada de la figura 5 a la figura 6, los portadores en las señales 413 y 414 que ya se retransmiten por el circuito desmultiplexor de la figura 5 pasan, por tanto, por el circuito desmultiplexor de la misma manera que en la figura 5. Por consiguiente, este cambio de configuración no afecta a las señales 413a y 414a.
La disminución en el ancho de banda usado de la señal 414a desde la señal 414 se permite que ocurra después de la finalización de una llamada o similares, lo que provoca la ausencia de portadores. Por consiguiente, el cambio en el ancho de banda usado no obstaculiza la comunicación de los usuarios.
De manera similar, no se produce ningún cambio en el estado de conexión de la unidad de selección 170 aguas arriba para los portadores que pasan a través de la señal 415, que es la misma que en la figura 5. A pesar del aumento de la banda usada de la figura 5 a la figura 6, los portadores en la señal 415 que ya se retransmiten por el circuito desmultiplexor de la figura 5 pasan, por tanto, a través del circuito desmultiplexor de la misma manera que en la figura 5. Por consiguiente, este cambio de configuración no afecta a la señal 415.
De manera similar que la señal 413a, la señal 416a aumenta en una parte con doble rayado a partir de la señal 416 a medida que aumenta el ancho de banda usado por Rx n.° 1. Sin embargo, la señal 416a y la señal 416 tienen las mismas combinaciones de un número de zona de haz (N) y un número de frecuencia (M) de “1-0” y “1-1”.
El estado de conexión de la unidad de selección 171 aguas arriba también es el mismo. A pesar del aumento de la banda usada de la figura 5 a la figura 6, los portadores en la señal 416 que ya se retransmiten por el circuito desmultiplexor en la figura 5 pasan, por tanto, a través del circuito desmultiplexor de la misma manera que en la figura 5. Por consiguiente, este cambio de configuración no afecta a la señal 416a.
De manera similar a la señal 414, la señal 418a disminuye en la parte sombreada diagonalmente desde la señal 418 a medida que disminuye el ancho de banda usado por Rx n.° 2. Sin embargo, la señal 418a y la señal 418 tienen las mismas combinaciones de un número de zona de haz (N) y un número de frecuencia (M) de “2-2” y “2­ 3”.
El estado de conexión de la unidad de selección 171 aguas arriba también es el mismo. A pesar de la disminución de la banda usada de la figura 5 a la figura 6, los portadores de la señal 418 que ya se retransmiten por el circuito desmultiplexor de la figura 5 pasan, por tanto, a través del circuito desmultiplexor de la misma manera que en la figura 5, a excepción de los portadores que han desaparecido por la finalización de una llamada o similares. Por consiguiente, este cambio de configuración no afecta a la señal 418a.
De manera similar, las señales 419 y 412 de la figura 6 son las mismas que las señales 419 y 420 de la figura 5 en aspectos que incluyen el estado de conexión de la unidad de selección 171 aguas arriba, y no se ven afectadas por este cambio de configuración.
Mientras que las señales 2-0 y 2-1 extraídas de la señal 414 se introducen en la señal 417 de la figura 5, las señales 1-2 y 1-3 extraídas de la señal 413a se introducen en la señal 417a de la figura 6.
La conmutación de entrada se ejecuta cuando la parte con doble rayado entra no solo en los bloques de 1-0 y 1-1 sino también en el bloque de 1-2 a medida que aumenta el ancho de banda usado por Rx n.° 1. Este fenómeno se combina con un fenómeno en el que la parte sombreada diagonalmente que cubre 2-1, 2-2 y 2-3 se reduce a 2-2 y 2-3, y el bloque 2-1 se convierte en una banda desocupada a medida que disminuye el ancho de banda usado por Rx n.° 2. Dicho de otro modo, la conmutación de entrada se ejecuta después de que desaparezca la parte sombreada diagonalmente de la señal 417 de la figura 5 y deja una banda desocupada.
Por consiguiente, esta conmutación no va acompañada de una desconexión forzada de los portadores que se retransmiten por el canalizador durante un funcionamiento habitual, a excepción de que se produzca una emergencia.
A continuación, en la última etapa en la unidad de selección 172, la señal 422a es similar a la señal 416a porque la parte con doble rayado en la señal 422a aumenta con respecto a la señal 422 a medida que aumenta el ancho de banda usado por Rx n.° 1. La señal 422a y la señal 422 tienen la misma combinación de un número de zona de haz (N) y un número de frecuencia (M) de “1-1”.
El estado de conexión de la unidad de selección 172 aguas arriba también es el mismo. A pesar del aumento de la banda usada de la figura 5 a la figura 6, los portadores en la señal 422 que ya se retransmiten por el circuito desmultiplexor en la figura 5 pasan, por tanto, a través del circuito desmultiplexor de la misma manera que en la figura 5. Por consiguiente, este cambio de configuración no afecta a la señal 422a.
De manera similar, la señal 424a también se reduce en la parte sombreada diagonalmente de la señal 424 a medida que disminuye el ancho de banda usado por Rx n.° 2. Sin embargo, la señal 424a y la señal 424 tienen la misma combinación de un número de zona de haz (N) y un número de frecuencia (M) de “2-2”.
El estado de conexión de la unidad de selección 172 aguas arriba también es el mismo. A pesar de la disminución de la banda usada de la figura 5 a la figura 6, los portadores en la señal 424 que ya se están retransmitiendo por el circuito desmultiplexor de la figura 5 pasan, por tanto, a través del circuito desmultiplexor de la misma manera que en la figura 5, a excepción de los portadores que han desaparecido por la finalización de una llamada o similares. Por consiguiente, este cambio de configuración no afecta a la señal 424a.
De manera similar, las señales 421, 425, 426, 427 y 428 de la figura 6 son las mismas que las señales 419 y 420 de la figura 5 en aspectos que incluyen el estado de conexión de la unidad de selección aguas arriba. Como resultado, las señales 421, 425, 426, 427 y 428 no se ven afectadas por este cambio de configuración.
Mientras que la señal 2-1 extraída de la señal 417 se introduce en la señal 423 de la figura 5, la señal 1-2 extraída de la señal 417a se introduce en la señal 423a en la figura 6.
La conmutación de entrada se ejecuta cuando, tal como se describe en el funcionamiento de la señal 417a, la parte con doble rayado entra no solo en los bloques de 1-0 y 1-1 sino también en el bloque de 1-2 a medida que aumenta el ancho de banda usado por Rx n.° 1.
Este fenómeno se combina con un fenómeno en el que la parte sombreada diagonalmente que cubre 2-1,2-2 y 2­ 3 se reduce a 2-2 y 2-3, y el bloque 2-1 se convierte en una banda desocupada a medida que disminuye el ancho de banda usado por Rx n.° 2. Dicho de otro modo, la conmutación de entrada se ejecuta después de que desaparezca la parte sombreada diagonalmente en la señal 423 de la figura 5 y deja una banda desocupada.
Por consiguiente, esta conmutación no va acompañada de una desconexión forzada de los portadores que se retransmiten por el canalizador durante un funcionamiento habitual, a excepción de que se produzca una emergencia.
Las señales 421, 422a, 423a, 424a, 425, 426, 427 y 428 de la figura 6 se desmultiplexan cada una en Y partes de datos de subcanal por las unidades de desmultiplexación de subcanal 210 a 217 aguas abajo, y los datos de subcanal se introducen en la matriz de conmutación 800.
La matriz de conmutación 800 ejecuta el procesamiento de la selección y el enrutamiento solo de los datos de subcanal que van a retransmitirse fuera de las partes de entrada de los datos de subcanal y descarta el resto. En el caso de la figura 6, la matriz de conmutación 800 solo extrae bandas que van a retransmitirse, que corresponden a partes con doble rayado y partes sombreadas diagonalmente de las señales 421, 422a, 423a, 424a, 425, 426, 427 y 428.
Tal como se describió anteriormente, la aplicación del circuito desmultiplexor según la presente invención permite que los portadores que ya se retransmiten por el circuito desmultiplexor de la figura 5 pasen a través del circuito desmultiplexor de la misma manera que en la figura 5, incluso cuando los anchos de banda usados por las zonas de haz n.° 1 y n.° 2 se cambian de la asignación de la figura 5 a la asignación de la figura 6 durante el funcionamiento. Por tanto, se ha demostrado que este cambio de configuración no afecta a los portadores.
Esto significa que no es necesario suspender la comunicación de las señales de portador que se retransmiten con el fin de cambiar el ancho de banda usado. Por tanto, se logra un cambio en tiempo real en la asignación de bandas en respuesta a un cambio en el tráfico requerido aplicando el circuito desmultiplexor según la presente invención.
Un tercer ejemplo de funcionamiento se describe no en detalle sino de manera complementaria con referencia a la figura 7. La figura 7 es un diagrama para ilustrar el tercer ejemplo de funcionamiento del circuito desmultiplexor 600 según la primera realización de la presente invención que tiene la configuración de la figura 3. En la figura 7, los componentes se indican con los mismos símbolos de referencia que se usan en la figura 5 y la figura 6, y se ilustra el tercer ejemplo de funcionamiento diferente del primer ejemplo de funcionamiento y el segundo ejemplo de funcionamiento.
Una comparación entre el primer ejemplo de funcionamiento de la figura 5 y el tercer ejemplo de funcionamiento de la figura 7 revela que la banda usada por Rx n.° 1 en la figura 7 incrementa considerablemente con respecto a la del caso de la figura 5, y que la banda usada por Rx n.° 2 en la figura 6 se reduce considerablemente de manera opuesta con respecto a la del caso de la figura 5. En la figura 7 se demuestra que, en este caso, asimismo, la desmultiplexación simultánea de dos haces y un cambio en la asignación del ancho de banda sin un efecto adverso para la comunicación de los portadores se realizan mediante el mismo procesamiento que el descrito anteriormente.
Tal como resulta evidente de los casos de la figura 6 y la figura 7, cada una de las señales 421 a 428 de la figura 6, o cada una de las señales 421, 422a a 424a y 425 a 428 de la figura 7, es principalmente una banda que debe retransmitirse (una parte con doble rayado o una parte sombreada diagonalmente), y solo permanecen unas pocas partes de datos de subcanal inútiles (= una parte blanca = una parte que no es ni una parte con doble rayado ni una parte sombreada diagonalmente). Por consiguiente, la matriz de conmutación 800 se salva de la retransmisión inútil de una banda desocupada, y el efecto de reducir la cantidad de procesamiento de conmutación también se obtiene en los casos de la figura 6 y la figura 7.
La configuración del circuito desmultiplexor ilustrado en la figura 3 es un ejemplo. Puede introducirse cualquier número de señales igual o superior a dos en el circuito desmultiplexor. El elemento de selección de la figura 3 tiene tres etapas, a saber, las unidades de selección 170, 171 y 172. Sin embargo, el elemento de selección de la primera realización no se limita a una configuración de tres etapas y puede tener, por ejemplo, una configuración de una única etapa, de dos etapas, de cuatro etapas o de cinco etapas.
En resumen, una característica del circuito desmultiplexor según la presente aplicación es que los circuitos que combinan elementos de selección y unidades de decimación de cambio de frecuencia están conectados en una pluralidad de etapas en un formato ramificado para formar un circuito desmultiplexor de múltiples etapas, y un ejemplo del circuito desmultiplexor de múltiples etapas se ilustra en la figura 3.
Con cualquier configuración, el procesamiento de desmultiplexación puede ejecutarse al tiempo que se evita la emisión de una señal de salida que incluye una parte de banda no usada aguas abajo, y una señal obtenida como resultado del procesamiento de desmultiplexación solo tiene unas pocas piezas de datos de subcanal inútiles restantes. Para proporcionar una descripción complementaria, el significado técnico de “evitar que se emita una señal de salida que incluye una parte de banda no usada” no consiste en evitar “completamente” la emisión de una señal de salida que incluye una parte de banda no usada agua abajo, y la frase significa que se emite un número “considerablemente reducido” de señales de salida que incluyen una parte de banda no usada.
La unidad de control 12 controla las unidades de selección 170, 171 y 172, y un cambio de frecuencia de las unidades de decimación de cambio de frecuencia 180, 181, 182, 190, 191, 192, 193, 194, 200, 201,202, 203, 204, 205, 206 y 207, basándose de manera deseable en información notificada de antemano desde la estación de control en el suelo. El satélite puede controlar de manera autónoma un cambio en la asignación de frecuencia, por ejemplo, midiendo la energía a la que se recibe cada señal de subcanal, determinando las bandas que se usan por f1 y f2 a partir del resultado de la medición y realizando el control autónomo basándose en la determinación.
Detalles del circuito multiplexor según la presente invención
A continuación, se describen los detalles del circuito multiplexor 700 según la primera realización. La figura 8 es un diagrama de bloques del circuito multiplexor 700 según la primera realización de la presente invención.
Las unidades multiplexoras de subcanal 290, 291,292, 293, 294, 295, 296 y 297 reciben datos de subcanal desde la matriz de conmutación 801 aguas arriba y cada una realiza la multiplexación de Z partes de datos de subcanal.
El valor de Z puede ser cualquier valor siempre y cuando el valor sea un número entero igual o superior a 1, por ejemplo, 32. El procesamiento de multiplexación en los circuitos multiplexores de subcanal puede basarse en el documento de patente 3 o puede basarse en el documento de patente 1. Tal como se describió anteriormente, en el caso de una configuración en la que se omite la “unidad de filtro de canal de recepción” en el lado del circuito desmultiplexor, los circuitos multiplexores de subcanal incluyen cada uno la “unidad de filtro de canal de transmisión” descrita en el documento de patente 3.
Cuando Y es 1, no se ejecuta el procesamiento de multiplexación por la unidad multiplexora de subcanal y, cuando la unidad multiplexora de subcanal no incluye la “unidad de filtro de canal de recepción”, se incluye la “unidad de filtro de canal de transmisión” descrita en el documento de patente 3 y solo se ejecuta el procesamiento de conformación de forma de onda similar al del documento de patente 3.
Las unidades de cambio de frecuencia de interpolación 280 a 287 realizan la interpolación duplicando la tasa de muestreo de los datos de salida de los circuitos multiplexores de subcanal 290 a 297.
Una unidad de selección 252 distribuye señales basándose en la banda de frecuencia en la que se transmiten los datos de subcanal. Posteriormente, las unidades de síntesis de señal 245 a 249 sintetizan cada una dos emisiones desde las unidades de cambio de frecuencia de interpolación 280 a 287.
La interpolación también se realiza aguas abajo mediante unidades de cambio de frecuencia de interpolación 270 a 274 duplicando la tasa de muestreo de los datos de salida desde las unidades de síntesis de señal 245 a 249. Las señales interpoladas se distribuyen mediante una unidad de selección 251 basándose en la banda de frecuencia para la transmisión en Tx n.° 1 o Tx n.° 2. Las señales distribuidas se introducen en las unidades de síntesis de señal 242, 243 y 244, cada una de las cuales sintetiza dos emisiones desde las unidades de cambio de frecuencia de interpolación 270 a 274.
Las unidades de cambio de frecuencia de interpolación 260, 261 y 262 aguas abajo realizan la interpolación duplicando la tasa de muestreo de los datos de salida de las unidades de síntesis de señal 242 a 244. Las señales interpoladas se distribuyen mediante una unidad de selección 250 y se sintetizan por las unidades de síntesis de señal 240 y 241. Las señales sintetizadas se someten a conversión de frecuencia mediante unidades de conversión de frecuencia 230 y 231 para tener una frecuencia IF, una frecuencia RF de transmisión o similares, y las señales convertidas se emiten.
La configuración ilustrada es un ejemplo y pueden emitirse tres o más señales de salida. El número de frecuencias multiplexadas tampoco se limita a ocho. Puede configurarse un bloque aguas arriba de cualquier unidad de selección para el procesamiento de multiplexación de la técnica relacionada, y no para compartir circuitos tal como en la configuración ilustrada. Cuando se emplea el procesamiento de multiplexación de la técnica relacionada, es posible reducir el grado de complicación de las unidades de selección, la adopción de un circuito probado y similares.
Los selectores y las unidades de cambio de frecuencia de interpolación se controlan de manera deseable basándose en la información notificada de antemano desde una estación terrestre. El satélite puede controlar de manera autónoma los selectores y las unidades de cambio de frecuencia de interpolación determinando qué banda va a usarse.
La figura 9 es un diagrama para ilustrar un ejemplo de configuración de cada una de las unidades de cambio de frecuencia de interpolación 260 a 262, 270 a 274 y 280 a 287 que se ilustran en la figura 8 como unidades de cambio de frecuencia de interpolación en la primera realización de la presente invención. La unidad de cambio de frecuencia de interpolación corresponde a un circuito de interpolación de frecuencia.
La unidad de cambio de frecuencia de interpolación incluye una unidad de conversión de frecuencia 38, un HBF 39 y una unidad de muestreo ascendente doble 40. La unidad de muestreo ascendente doble 40 realiza un muestreo ascendente doble sobre una señal de entrada e introduce la señal muestreada en e1HBF 39. El muestreo ascendente no se limita al muestreo ascendente doble.
El HBF 39 elimina un componente de imagen de la señal de entrada procesada mediante el muestreo ascendente para extraer la banda de señal deseada. La unidad de conversión de frecuencia 38 convierte la señal de manera que la señal tenga una frecuencia que vaya a usarse en la siguiente etapa y emite la señal convertida. La configuración ilustrada en la figura 9 es un ejemplo, y el filtro que va a usarse no se limita a1HBF 39 y puede ser un filtro de paso bajo habitual.
El funcionamiento del circuito multiplexor 700 ilustrado en la figura 8 se describe a continuación, haciendo referencia también a la figura 10.
La figura 10 es un diagrama para ilustrar un primer ejemplo de funcionamiento del circuito multiplexor 700 según la primera realización de la presente invención que tiene la configuración de la figura 8. En la figura 10 se ilustra cómo se conmuta el procesamiento de selección de banda objetivo por las unidades de selección 250, 251 y 252 en el circuito multiplexor 700 cuando se ejecuta la multiplexación con la configuración de la figura 8.
En el primer ejemplo de funcionamiento de la figura 10, se introducen 8*Y partes de datos de subcanal en total al circuito multiplexor 700 de la matriz de conmutación 801. El valor de Y puede ser cualquier valor siempre y cuando el valor sea un entero igual o superior a 1, por ejemplo, 32.
La matriz de conmutación 801 selecciona y enruta los datos de subcanal que van a retransmitirse fuera de partes de datos de subcanal. Por consiguiente, en la figura 10, las bandas que van a retransmitirse, que corresponden a partes con doble rayado y partes sombreadas diagonalmente de las señales 441, 442, 443, 444, 445, 446, 447 y 448, se introducen desde la matriz de conmutación 801.
Dos señales 1-0 y 1-1 de entre ocho señales son señales que deben emitirse desde Tx n.° 1. Las seis señales restantes 2-1, 2-2, 2-3, 2-4, 2-5 y 2-6 son señales que deben emitirse desde Tx n.° 2. Las señales se introducen desde la matriz de conmutación 801, se someten a muestreo ascendente en las unidades de cambio de frecuencia de interpolación 280, 281, 282, 283, 284, 285, 286 y 287, y entonces se emiten a la unidad de selección 252.
Las unidades de cambio de frecuencia de interpolación 280 a 287 usan cada una e1HBF 39 para eliminar una componente de imagen generada por un muestreo ascendente doble, realizar interpolaciones para duplicar los datos de entrada y se configuran de modo que la cantidad de cambio de frecuencia que se realiza en los datos interpolados por la unidad de conversión de frecuencia 38 incluida en la unidad de cambio de frecuencia de interpolación puede ajustarse a cualquier valor basándose en un comando de una unidad de control 30. Esta función de cambio de frecuencia variable permite a las unidades de cambio de frecuencia de interpolación 280 a 287 ajustar la frecuencia central de una señal de salida a cualquier valor.
Específicamente, basándose en un comando de la unidad de control 30, las unidades de cambio de frecuencia de interpolación 280 a 287 controlan la cantidad de cambio de la frecuencia central de una banda objetivo que va a extraerse de una señal de entrada, de modo que puede sintetizarse una única señal de espectro continua a lo largo de un eje de frecuencia en las unidades de síntesis de señal 245, 246, 247, 248 y 249 aguas abajo.
Las emisiones de las unidades de cambio de frecuencia de interpolación 280 a 287 no siempre se sintetizan con otra señal y pueden emitirse tal cual sin sintetizarse. Este control se realiza por la unidad de selección 252.
Los detalles del funcionamiento de la unidad de selección 252 se describen con referencia a la figura 10. En el ejemplo de la figura 10, las unidades de cambio de frecuencia de interpolación 280, 281, 282, 283, 284, 285, 286 y 287 cambian la señal 1-0 hacia el lado izquierdo (= lado de frecuencia inferior), cambian la señal 1-1 hacia el lado derecho (= lado de frecuencia superior), cambian la señal 2-1 hacia el lado derecho (= lado de frecuencia superior), cambian la señal 2-2 hacia el lado izquierdo (= lado de frecuencia inferior), cambian la señal 2-3 hacia el lado izquierdo (= lado de frecuencia inferior), cambian la señal 2-4 hacia el lado derecho (= lado de frecuencia superior), cambian la señal 2-5 hacia el lado izquierdo (= lado de frecuencia inferior) y cambian la señal 2-6 hacia el lado derecho (= lado de frecuencia superior) para aumentar los datos al doble por interpolación. Los cambios de frecuencia se controlan basándose en un comando de la unidad de control 30.
Las unidades de síntesis de señal 245, 246, 247, 248 y 249 sintetizan algunas de las señales y emiten las señales resultantes como señales multiplexadas (436, 437, 438, 439 y 440).
Específicamente, la unidad de síntesis de señal 245 sintetiza las emisiones de la unidad de cambio de frecuencia de interpolación 280 y la unidad de cambio de frecuencia de interpolación 281, la unidad de síntesis de señal 248 sintetiza las emisiones de la unidad de cambio de frecuencia de interpolación 284 y la unidad de cambio de frecuencia de interpolación 285, y la unidad de síntesis de señal 249 sintetiza las emisiones de la unidad de cambio de frecuencia de interpolación 286 y la unidad de cambio de frecuencia de interpolación 287.
Las otras unidades de síntesis de señal, es decir, las unidades de síntesis de señal 246 y 247, no ejecutan procesamiento de síntesis. Específicamente, la unidad de síntesis de señal 246 ejecuta el procesamiento de permitir que una emisión de la unidad de cambio de frecuencia de interpolación 282 pase tal cual, y la unidad de síntesis de señal 247 ejecuta el procesamiento de permitir que pase tal cual una emisión de la unidad de cambio de frecuencia de interpolación 283.
El procesamiento de síntesis y el procesamiento de paso descritos anteriormente se controlan por la unidad de selección 252 ubicada entre las unidades de cambio de frecuencia de interpolación 280, 281, 282, 283, 284, 285, 286 y 287 y las unidades de síntesis de señal 245, 246, 247, 248 y 249.
Basándose en un comando de la unidad de control 30, la unidad de selección 252 ejecuta el funcionamiento de conectar las señales de entrada de las unidades de cambio de frecuencia de interpolación 280, 281,282, 283, 284, 285, 286 y 287 a las unidades de síntesis de señal 245, 246, 247, 248 y 249. La unidad de selección 252 logra un control que permite a una unidad de síntesis de señal específica aguas abajo pasar datos tal cual sin ejecutar el procesamiento de síntesis mediante la emisión de 0 a uno de los extremos de entrada de la unidad de síntesis de señal.
A continuación, las señales sintetizadas 436, 437, 438, 439 y 440 se introducen en las unidades de cambio de frecuencia de interpolación 270, 271, 272, 273 y 274, tal como se ilustra en la figura 10. A continuación, las unidades de cambio de frecuencia de interpolación 270, 271,272, 273 y 274 realizan el procesamiento de aumentar las señales de entrada al doble mediante interpolación al tiempo que cambian cada señal a cualquier frecuencia objetivo, basándose en un comando de la unidad de control 30.
En este caso, la señal 436 se cambia hacia el lado izquierdo (= lado de frecuencia inferior), la señal 437 se cambia hacia el lado izquierdo (= lado de frecuencia inferior), la señal 438 se cambia hacia el lado derecho (= lado de frecuencia superior), la señal 439 se cambia hacia el lado izquierdo (= lado de frecuencia inferior) y la señal 440 se cambia hacia el lado derecho (= lado de frecuencia superior).
La unidad de selección 251 emite cada una de las señales de salida desde las unidades de cambio de frecuencia de interpolación 270, 271, 272, 273 y 274 a una de las unidades de síntesis de señal 242, 243 y 244, basándose en un comando de la unidad de control 30. De manera similar a la unidad de selección 252, la unidad de selección 251 logra un control que permite a una unidad de síntesis de señal específica aguas abajo pasar datos tal cual sin ejecutar el procesamiento de síntesis emitiendo 0 a uno de los extremos de entrada de la unidad de síntesis de señal.
Esta operación de la unidad de selección 251 provoca que las unidades de síntesis de señal 242, 243 y 244 emitan señales 433, 434 y 435 ilustradas en la figura 10. Específicamente, la unidad de síntesis de señal 243 sintetiza emisiones desde la unidad de cambio de frecuencia de interpolación 271 y la unidad de cambio de frecuencia de interpolación 272, y la unidad de síntesis de señal 244 sintetiza las emisiones desde la unidad de cambio de frecuencia de interpolación 273 y de la unidad de cambio de frecuencia de interpolación 274.
Mientras tanto, la unidad de síntesis de señal 242 ejecuta el procesamiento de permitir que una emisión desde la unidad de cambio de frecuencia de interpolación 270 pase tal cual sin ejecutar el procesamiento de síntesis.
A continuación, las señales sintetizadas 433, 434 y 435 se introducen en las unidades de cambio de frecuencia de interpolación 260, 261 y 262, tal como se ilustra en la figura 10. A continuación, las unidades de cambio de frecuencia de interpolación 260, 261 y 262 realizan el procesamiento de hacer que las señales de entrada sean dos veces mayores por interpolación mientras se cambia cada señal a cualquier frecuencia objetivo, basándose en un comando de la unidad de control 30.
En este caso, la señal 433 se cambia hacia el lado izquierdo (= lado de frecuencia inferior), la señal 434 se cambia hacia el lado izquierdo (= lado de frecuencia inferior) y la señal 435 se cambia hacia el lado derecho (= lado de frecuencia superior).
La unidad de selección 250 emite cada una de las señales de salida desde las unidades de cambio de frecuencia de interpolación 260, 261 y 262 a una de las unidades de síntesis de señal 240 y 241, basándose en un comando de la unidad de control 30. De manera similar a la unidad de selección 252, la unidad de selección 250 logra un control que permite a una unidad de síntesis de señal específica aguas abajo pasar datos tal cual sin ejecutar el procesamiento de síntesis emitiendo 0 a uno de los extremos de entrada de la unidad de síntesis de señal.
Esta operación de la unidad de selección 250 provoca que las unidades de síntesis de señal 240 y 241 emitan las señales 431 y 432 ilustradas en la figura 10. Específicamente, la unidad de síntesis de señal 241 sintetiza las emisiones desde la unidad de cambio de frecuencia de interpolación 261 y la unidad de cambio de frecuencia de interpolación 262.
Mientras tanto, la unidad de síntesis de señal 240 ejecuta el procesamiento de permitir que una emisión desde la unidad de cambio de frecuencia de interpolación 260 pase tal cual sin ejecutar el procesamiento de síntesis.
Las señales 431 y 432 emitidas desde las unidades de síntesis de señal 240 y 241 se convierten mediante las unidades de conversión de frecuencia 230 y 231 para tener, por ejemplo, una frecuencia IF, y las señales convertidas se emiten desde la unidad de circuito multiplexor 700. Las unidades de conversión de frecuencia 230 y 231 no son necesarias cuando una interfaz de señal de salida del circuito multiplexor se define por una banda base.
La figura 11 es un diagrama para ilustrar un segundo ejemplo de funcionamiento del circuito multiplexor 700 según la primera realización de la presente invención que tiene la configuración de la figura 8. Los componentes de la figura 11 se indican con los mismos símbolos de referencia que se usan en la figura 10. En la figura 11 se ilustra cómo se conmuta el procesamiento de selección de banda objetivo por las unidades de selección 250, 251 y 252 en el circuito multiplexor 700 cuando se ejecuta la multiplexación con la configuración de la figura 8.
Una comparación con la figura 10 revela que, en la figura 11, la banda de Tx n.° 1 (la parte con doble rayado) aumenta y la banda de Tx n.° 2 (la parte sombreada diagonalmente) disminuye esa misma cantidad. Por tanto, la asignación de bandas cambia del estado de la figura 10 al estado de la figura 11 cuando, por ejemplo, aumenta el tráfico de solicitud de transmisión a Tx n.° 1 mientras disminuye el tráfico de solicitud de transmisión a Tx n.° 2.
Este cambio se realiza en respuesta a un comando de la estación de control 4 en tierra, y la unidad de control 30 controla las unidades de selección 250, 251 y 252 del circuito multiplexor 700, la cantidad de cambio de frecuencia de cada unidad de cambio de frecuencia de interpolación del circuito multiplexor 700, y la matriz de conmutación 800, basándose en un comando de la estación de control 4 en tierra.
El procesamiento básico del circuito multiplexor según la presente invención en la figura 11 es el mismo que en la figura 10. Sin embargo, existen diferencias, y la siguiente descripción se centra en las diferencias con respecto a la figura 10.
En la figura 11, las señales 441a, 442a, 443a y 444a y las señales 445, 446, 447 y 448 se obtienen multiplexando Y partes de datos de subcanal en las unidades multiplexoras de subcanal 290 a 297 aguas arriba. Mediante el control de conexión de la matriz de conmutación 801, una señal que forma parte de la señal 443 de la figura 10 y que está destinada a Tx n.° 2 (una señal representada por un bloque sombreado parcialmente en diagonal) se sustituye en la figura 11 por una señal que forma parte de la señal 443a y que está destinada a Tx n.° 1 (una señal representada por un bloque parcialmente con doble rayado).
Tal como resulta evidente tanto del caso de la figura 10 como del caso de la figura 11, cada una de las señales 441 a 448 de la figura 10, o cada una de las señales 441a a 444a y 445 a 448 de la figura 11, es principalmente una banda que va a retransmitirse (una parte con doble rayado o una parte sombreada diagonalmente), y solo permanecen algunas partes de datos de subcanal inútiles (= una parte blanca = una parte que no es ni una parte con doble rayado ni una parte sombreada diagonalmente). Por consiguiente, la matriz de conmutación 801 se salva de una retransmisión inútil de una banda desocupada, y el efecto de reducir la cantidad de procesamiento de conmutación se obtiene tanto en el caso de la figura 10 como en el caso de la figura 11.
Una señal 433a aumenta en una parte con doble rayado de la señal 433 a medida que aumenta la banda usada por Tx n.° 1. Sin embargo, la señal 433a y la señal 433 tienen las mismas combinaciones de un número de zona de haz (N) y un número de frecuencia (M), a saber, “1-0”, “1-1”, “1-2” y “1-3”.
Una señal 434a disminuye en la parte sombreada diagonalmente de la señal 434 a medida que disminuye la banda usada por Tx n.° 2. Sin embargo, la señal 434a y la señal 434 también tienen las mismas combinaciones de un número de zona de haz (N) y un número de frecuencia (M), a saber, “2-0”, “2-1”, “2-2” y una banda desocupada.
La conexión de la unidad de selección 250 sigue siendo la misma. Por consiguiente, los portadores en las señales 433a y 434a pasan a través del circuito multiplexor de la misma manera que en la figura 10 a pesar de un cambio en el ancho de banda usado de la asignación de la figura 10 a la asignación de la figura 11. Por tanto, los portadores no se ven afectados por un cambio en la cantidad de ancho de banda asignada.
De manera similar que la señal 434a, una señal 438a disminuye en la parte sombreada diagonalmente desde la señal 438 a medida que disminuye la banda usada por Tx n.° 2. Sin embargo, la señal 438a y la señal 438 tienen las mismas combinaciones de un número de zona de haz (N) y un número de frecuencia (M), es decir, “2-2” y una banda desocupada.
El estado de la unidad de selección 251 sigue siendo el mismo. Los portadores en la señal 438a, que excluyen los portadores desaparecidos por la finalización de una llamada o similares, pasan, por consiguiente, a través del circuito multiplexor de la misma manera que en la figura 10, a pesar de una disminución de la banda usada desde la asignación de la figura 10 hasta la asignación de la figura 11, y, por tanto, no se ve afectados por este cambio de configuración.
De manera similar, las señales 439 y 440 de la figura 11 son las mismas que las señales 439 y 440 de la figura 10 en aspectos que incluyen el estado de conexión del selector, y no se ven afectadas por esta configuración.
En la figura 10, una señal desde la señal 443 se cambia hacia el lado derecho (= lado de frecuencia superior) en la señal 437, y la señal 437 se emite a la unidad multiplexora para la emisión a la señal 434. En la figura 11, por otro lado, una señal desde la señal 443a se cambia hacia el lado izquierdo (= lado de frecuencia inferior) en una señal 437a, y la señal 437a se emite a la unidad multiplexora para la emisión a una señal 433a.
La conmutación del destino de salida se ejecuta mediante la unidad de selección 251. El destino de salida se cambia cuando un cambio en el ancho de banda provoca que la parte con doble rayado entre no solo en los bloques de 1-0 y 1-1 sino también en el bloque de 1-2. La conmutación debe ejecutarse después de que la banda 2-1 que se ha asignado a Tx n.° 2 se convierta en una banda desocupada. Por consiguiente, esta conmutación no va acompañada de una desconexión forzada de la comunicación de los portadores que se retransmiten por el canalizador durante un funcionamiento habitual, a excepción de una emergencia.
Las señales 441a, 442a, 444a, 445, 446, 447 y 448 de la figura 11 y las señales correspondientes de la figura 10 tienen las mismas combinaciones de un número de zona de haz (N) y un número de frecuencia (M). Las señales de la figura 11 pasan, por consiguiente, a través de la unidad de circuito multiplexor de la misma manera que en la figura 10, incluido el destino de conmutación de la unidad de selección 252, y por tanto no se ven afectadas por este cambio de configuración.
De manera similar, las señales 436a, 438a, 439 y 440 de la figura 11 y las señales correspondientes de la figura 10 también tienen las mismas combinaciones de un número de zona de haz (N) y un número de frecuencia (M). Por consiguiente, las señales de la figura 11 pasan a través de la unidad de circuito multiplexor de la misma manera que en la figura 10, incluido el destino de conmutación de la unidad de selección 251, y por tanto no se ven afectadas por este cambio de configuración.
La señal 438a se reduce en una banda usada pero no se modifica en la trayectoria de señal. Por consiguiente, la señal 438a no se ve afectada por este cambio de configuración.
De manera similar, las señales 433a, 434a, 435, 431 y 432 de la figura 11 y las señales correspondientes de la figura 10 también tienen las mismas combinaciones de un número de zona de haz (N) y un número de frecuencia (M). Por consiguiente, las señales de la figura 11 pasan a través de la unidad de circuito multiplexor de la misma manera que en la figura 10, incluido el destino de conmutación de la unidad de selección 250, y por tanto no se ven afectadas por este cambio de configuración.
Tal como se describió anteriormente, la aplicación del circuito multiplexor según la presente invención permite que los portadores ya retransmitidos por la unidad de circuito multiplexor de la figura 10 pasen a través de la unidad de circuito multiplexor de la misma manera que antes del cambio, incluso cuando los anchos de banda usados por Tx n.° 1 y Tx n.° 2 se cambian desde la asignación de la figura 10 hasta la asignación de la figura 11 durante el funcionamiento. Por tanto, el circuito multiplexor según la primera realización ha demostrado que no se ve afectado por el cambio de configuración.
Esto significa que no es necesario suspender la comunicación de las señales de portador que se retransmiten con el fin de cambiar el ancho de banda usado. Por tanto, se logra un cambio en tiempo real en la asignación de bandas en respuesta a un cambio en el tráfico requerido aplicando el circuito multiplexor según la presente invención, además de la unidad de circuito desmultiplexor según la presente invención descrita anteriormente.
Un tercer ejemplo de funcionamiento se describe no en detalle sino de manera complementaria con referencia a la figura 12. La figura 12 es un diagrama para ilustrar un tercer ejemplo de funcionamiento del circuito multiplexor 700 según la primera realización de la presente invención que tiene la configuración de la figura 8. En la figura 12, los componentes se indican con los mismos símbolos de referencia que se usan en la figura 10 y la figura 11, y se ilustra el tercer ejemplo de funcionamiento diferente del primer ejemplo de funcionamiento y el segundo ejemplo de funcionamiento.
Una comparación entre el primer ejemplo de funcionamiento de la figura 10 y el tercer ejemplo de funcionamiento de la figura 12 revela que la banda usada por Tx n.° 1 en la figura 12 incrementa considerablemente con respecto a la del caso de la figura 10, y que la banda usada por Rx n.° 2 en la figura 12 se reduce considerablemente con respecto a la del caso de la figura 10. En la figura 12 se demuestra que, en este caso, también, la multiplexación simultánea de dos haces y un cambio de asignación de ancho de banda sin un efecto adverso para la comunicación de los portadores se realizan mediante el mismo procesamiento que el descrito anteriormente.
La configuración del circuito multiplexor ilustrado en la figura 8 es un ejemplo. Puede introducirse cualquier número de señales igual o superior a dos en el circuito multiplexor. El elemento de selección de la figura 8 tiene tres etapas de 250, 251 y 252. Sin embargo, el elemento de selección de la primera realización no se limita a una configuración de tres etapas y puede tener, por ejemplo, una configuración de una única etapa, de dos etapas, de cuatro etapas o de cinco etapas.
En resumen, una característica del circuito multiplexor según la presente aplicación es que los circuitos que combinan unidades de cambio de frecuencia de interpolación y elementos de selección están conectados en una pluralidad de etapas en un formato de torneo para formar un circuito multiplexor de múltiples de etapas, y un ejemplo del circuito multiplexor de múltiples etapas se ilustra en la figura 8.
Con cualquier configuración, el procesamiento de multiplexación puede ejecutarse usando, como entrada, una pluralidad de señales de premultiplexación que contienen al menos una parte de una banda usada, y se logra un cambio en la asignación de bandas sin provocar un efecto adverso sobre los portadores en comunicación.
La unidad de control 30 realiza el control de manera deseable basándose en la información notificada por adelantado desde la estación de control en tierra. El satélite puede controlar de manera autónoma un cambio en la asignación de frecuencias, por ejemplo, midiendo la energía a la que se recibe cada señal de subcanal, determinando las bandas que se usan por f1 y f2 a partir del resultado de la medición y realizando el control autónomo basándose en la determinación.
Lista de signos de referencia
170, 171, 172 unidad de selección (elemento de selección);
180, 181, 182 unidad de decimación de cambio de frecuencia (circuito de decimación de cambio de frecuencia)
190, 191, 192 unidad de decimación de cambio de frecuencia (circuito de decimación de cambio de frecuencia)
193, 194, 200 unidad de decimación de cambio de frecuencia (circuito de decimación de cambio de frecuencia)
201, 202, 203 unidad de decimación de cambio de frecuencia (circuito de decimación de cambio de frecuencia)
204, 205 unidad de decimación de cambio de frecuencia (circuito de decimación de cambio de frecuencia)
206, 207 unidad de decimación de cambio de frecuencia (circuito de decimación de cambio de frecuencia);
unidad de circuito desmultiplexor (circuito desmultiplexor)
250, 251, 252 unidad de selección (elemento de selección)
260, 261, 262 unidad de cambio de frecuencia de interpolación (circuito de interpolación de frecuencia) 270, 271, 272 unidad de cambio de frecuencia de interpolación (circuito de interpolación de frecuencia) 273, 274, unidad de cambio de frecuencia de interpolación (circuito de interpolación de frecuencia) 281, 282, 283 unidad de cambio de frecuencia de interpolación (circuito de interpolación de frecuencia) 284, unidad de cambio de frecuencia de interpolación (circuito de interpolación de frecuencia) 286, 287 unidad de cambio de frecuencia de interpolación (circuito de interpolación de frecuencia) 700, 701 unidad de circuito multiplexor (circuito multiplexor)

Claims (5)

REIVINDICACIONES
1. Circuito desmultiplexor (600, 601), que es capaz de desmultiplexar una señal de recepción para dar una pluralidad de señales, comprendiendo el circuito desmultiplexor un circuito desmultiplexor de múltiples etapas en el que los circuitos de decimación de cambio de frecuencia (180 a 182, 190 a 194, 200 a 207) están conectados en una pluralidad de etapas en un formato ramificado,
combinando cada uno de los circuitos de decimación de cambio de frecuencia:
un elemento de selección (170 a 172) configurado para seleccionar una de las señales de entrada basándose en un destino de salida de señal que se especifica por una señal de control, y generar una pluralidad de señales de salida, tantas como un número de señal de salida, que es mayor que el número de señales de entrada; y
un circuito de decimación de frecuencia, en el que va a introducirse la pluralidad de señales de salida emitidas desde el elemento de selección, y que está configurado para realizar el procesamiento de conversión de frecuencia, el procesamiento de filtro de paso bajo y el procesamiento de muestreo descendente en cada una de las señales introducidas en el circuito de decimación de frecuencia, basándose en el destino de salida de señal que se especifica por la señal de control y en un ancho de banda de señal, para generar una señal de salida,
en el que uno de los circuitos de decimación de cambio de frecuencia que se configura en
una etapa M de entre N etapas, en donde 1 < M < N, está configurado de modo que el número de señales de salida es inferior al doble del número de señales de entrada, y
en el que se introducen dos o más señales de recepción al circuito desmultiplexor de múltiples etapas, y el circuito desmultiplexor de múltiples etapas está configurado para ejecutar el procesamiento de desmultiplexación basándose en la señal de control, de modo que se evita que una señal de salida que incluye una parte de banda no usada se emita aguas abajo.
2. Circuito desmultiplexor según la reivindicación 1,
en el que el circuito desmultiplexor de múltiples etapas está configurado para cambiar una banda asignada sin interrumpir la comunicación de señales fuera de una banda que va a cambiarse, ejecutando, en cada una de la pluralidad de etapas, basándose en la señal de control, la conmutación de señales de salida por el elemento de selección para una trayectoria de señal en una banda que se ha visto afectada por el cambio de banda y evitando la conmutación de señales de salida por parte del selector para una trayectoria de señal en una banda que está libre de un efecto del cambio de banda.
3. Circuito desmultiplexor según la reivindicación 1 o 2, en el que el circuito de decimación de frecuencia está configurado para ejecutar el procesamiento de filtro de paso bajo con un filtro de media banda.
4. Circuito desmultiplexor según cualquiera de las reivindicaciones 1 a 3,
en el que el circuito de decimación de frecuencia está configurado para ejecutar el procesamiento de muestreo descendente de modo que la tasa de muestreo se reduce a la mitad de la tasa de datos de la señal de entrada.
5. Circuito multiplexor (700, 701), que está configurado para multiplexar una pluralidad de señales de entrada, comprendiendo el circuito multiplexor un circuito multiplexor de múltiples etapas en el que los circuitos de interpolación de frecuencia (260 a 262, 270 a 274, 280 a 287) están conectados en una pluralidad de etapas en un formato de torneo,
combinando cada uno de los circuitos de interpolación de frecuencia:
un circuito de interpolación de frecuencia configurado para generar una señal de salida mediante el procesamiento de muestreo ascendente, un procesamiento de filtro de paso bajo y un procesamiento de conversión de frecuencia sobre una señal de entrada basándose en un destino de salida de señal que se especifica por una señal de control y sobre un ancho de banda de señal;
un elemento de selección (250 a 252), en el que debe introducirse la señal de salida de cada uno de una pluralidad de circuitos de interpolación de frecuencia y que está configurado para generar una señal de salida destinada a uno o más destinos de salida para cada entrada,
basándose en el destino de salida de señal que se especifica por la señal de control; y
un circuito de suma configurado para realizar el procesamiento de suma sobre dos señales de salida deseadas en bandas adyacentes de entre una pluralidad de señales de salida del elemento de selección, en el que uno de los circuitos de interpolación de frecuencia que se configura en una
M etapa de entre N etapas, en donde 1 < M < N, está configurado de modo que el número de señales de entrada sea
menos del doble del número de señales de salida, y
en el que una pluralidad de señales de premultiplexación, que incluyen cada una, al menos parcialmente, una banda usada, se introduce en el circuito multiplexor de múltiples etapas, y el circuito multiplexor de múltiples etapas está configurado para ejecutar el procesamiento de multiplexación basándose en la señal de control, de modo que una parte de banda no usada se añade aguas abajo.
Circuito multiplexor según la reivindicación 5,
en el que el circuito multiplexor de múltiples etapas está configurado para cambiar una banda asignada sin interrumpir la comunicación de señales fuera de una banda que va a cambiarse, ejecutando, en cada una de la pluralidad de etapas, basándose en la señal de control, la conmutación de señales por el elemento de selección para una trayectoria de señal en una banda que se ve afectada por el cambio de banda y evitando la conmutación de señales de salida por parte del elemento de selección para una trayectoria de señal en una banda que está libre de un efecto del cambio de banda.
Circuito multiplexor según la reivindicación 5 o 6,
en el que el circuito de interpolación de frecuencia está configurado para ejecutar el procesamiento de filtro de paso bajo con un filtro de media banda.
Circuito multiplexor según cualquiera de las reivindicaciones 5 a 7,
en el que el circuito de interpolación de frecuencia está configurado para ejecutar el procesamiento de muestreo ascendente de modo que la señal de entrada se interpola a una tasa de muestreo que se incrementa hasta el doble de una tasa de datos de la señal de entrada.
Unidad de relé de canalización, que comprende:
- un circuito desmultiplexor según cualquiera de las reivindicaciones 1 a 4;
- un circuito multiplexor según cualquiera de las reivindicaciones 5 a 8; y
- una unidad de control (1) configurada para ejecutar el procesamiento del cambio de una banda asignada emitiendo la señal de control a cada uno del circuito desmultiplexor y el circuito multiplexor.
ES18764164T 2017-03-06 2018-03-05 Circuito desmultiplexor, circuito multiplexor y unidad de relé de canalización Active ES2886894T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017041668 2017-03-06
PCT/JP2018/008347 WO2018164060A1 (ja) 2017-03-06 2018-03-05 分波回路、合波回路、およびチャネライザ中継器

Publications (1)

Publication Number Publication Date
ES2886894T3 true ES2886894T3 (es) 2021-12-21

Family

ID=63448567

Family Applications (1)

Application Number Title Priority Date Filing Date
ES18764164T Active ES2886894T3 (es) 2017-03-06 2018-03-05 Circuito desmultiplexor, circuito multiplexor y unidad de relé de canalización

Country Status (5)

Country Link
US (1) US11456812B2 (es)
EP (1) EP3595173B1 (es)
JP (1) JP6745973B2 (es)
ES (1) ES2886894T3 (es)
WO (1) WO2018164060A1 (es)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2738385B2 (ja) 1996-04-15 1998-04-08 日本電気株式会社 可変帯域幅周波数分割多重通信方式
CA2299821C (en) * 1999-03-04 2004-08-10 Nippon Telegraph And Telephone Corporation Variable transmission rate digital modem with multi-rate filter bank
JP2004364027A (ja) 2003-06-05 2004-12-24 Nec Corp 光アッドドロップ装置および方法
US20060247909A1 (en) * 2005-04-27 2006-11-02 Desai Madhav P System and method for emulating a logic circuit design using programmable logic devices
JP2007312200A (ja) * 2006-05-19 2007-11-29 Nippon Telegr & Teleph Corp <Ntt> ディジタル信号分波装置及び合波装置
GB2452180B (en) * 2006-05-25 2011-08-24 Fujitsu Ltd Optical access network system
WO2009146206A2 (en) * 2008-04-18 2009-12-03 Schlumberger Canada Limited Subsea tree safety control system
CA2745354C (en) 2008-12-01 2016-01-26 Mitsubishi Electric Corporation Demultiplexing apparatus, multiplexing apparatus, communication apparatus, and relay satellite
US8731123B2 (en) 2009-11-30 2014-05-20 Mitsubishi Electric Corporation Demultiplexing device, multiplexing device, and relay device
WO2011105505A1 (ja) * 2010-02-25 2011-09-01 三菱電機株式会社 干渉波抑圧装置、中継装置、中継システムおよび干渉波抑圧方法
JP5549377B2 (ja) * 2010-05-26 2014-07-16 富士通株式会社 通信システム、通信方法および通信装置
JP5579273B2 (ja) 2010-08-25 2014-08-27 三菱電機株式会社 分波装置、合波装置および中継装置
WO2012114777A1 (ja) * 2011-02-25 2012-08-30 日本電信電話株式会社 光変調器
JP7096481B2 (ja) * 2018-02-05 2022-07-06 富士通株式会社 光伝送装置、光分波器、および光分波制御方法

Also Published As

Publication number Publication date
WO2018164060A1 (ja) 2018-09-13
JP6745973B2 (ja) 2020-08-26
EP3595173A4 (en) 2020-03-11
JPWO2018164060A1 (ja) 2019-06-27
US20210409141A1 (en) 2021-12-30
EP3595173A1 (en) 2020-01-15
EP3595173B1 (en) 2021-08-11
US11456812B2 (en) 2022-09-27

Similar Documents

Publication Publication Date Title
US9385797B2 (en) Flexible, reconfigurable multipoint-to-multipoint digital radio frequency transport architecture
US9367828B2 (en) Forward-path digital summation in digital radio frequency transport
US11496275B2 (en) Timeslot mapping and/or aggregation element for digital radio frequency transport architecture
US10454567B2 (en) Multi-beam satellite communication system
JP5885759B2 (ja) 能動アンテナ・アレイ
US8340016B1 (en) Flexible forward and return capacity allocation in a hub-spoke satellite communication system
US8077760B2 (en) Digital transponder with real signal channelizer and synthesizer
KR20110108362A (ko) 분산 안테나 시스템에서 개선된 디지털 ｒｆ 전송을 위한 시스템과 방법
US9136933B2 (en) Demultiplexing apparatus, multiplexing apparatus, and relay apparatus
ES2848354T3 (es) Arquitectura de un dispositivo de amplificación distribuida de banda ancha
CA2157209C (en) Repeaters for multibeam satellites
ES2710458T3 (es) Sistema de telecomunicación por satélite que permite garantizar un tráfico en estrella y un tráfico en malla
EP3576317B1 (en) Hitless rearrangement of a satellite-hosted switch via propagated synchronization
US8542626B2 (en) Multi-spot transmission and reception system on board a satellite and satellite comprising such a system
ES2626955T3 (es) Sistema y procedimiento de telecomunicación por satélite de cobertura terrestre con unos haces de antena múltiples que incluyen unos medios de reparto de capacidad variable entre los haces de antena
KR20170042919A (ko) 분산 안테나 시스템의 노드 유닛
ES2886894T3 (es) Circuito desmultiplexor, circuito multiplexor y unidad de relé de canalización
JP6501985B2 (ja) 通信システム、中継器、制御局および制御方法
ES2768177T3 (es) Aparato y método para múltiples sistemas de antena
CN106716719B (zh) 一种天线、天线系统及基站
Shah et al. An onboard digital transparent processor for a multi-beam satellite
Pavithra et al. Efficient frequency band reallocation using uniform transmultiplexers with FPGA implementation
AU2014203178A1 (en) Payload for a multibeam communication satellite of a hub -spoke system with receive and transmit switching pattern synchronized over a frame for flexible forward and return capacity allocation