JP2738385B2 - 可変帯域幅周波数分割多重通信方式 - Google Patents
可変帯域幅周波数分割多重通信方式Info
- Publication number
- JP2738385B2 JP2738385B2 JP9283496A JP9283496A JP2738385B2 JP 2738385 B2 JP2738385 B2 JP 2738385B2 JP 9283496 A JP9283496 A JP 9283496A JP 9283496 A JP9283496 A JP 9283496A JP 2738385 B2 JP2738385 B2 JP 2738385B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- complex
- frequency
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J4/00—Combined time-division and frequency-division multiplex systems
- H04J4/005—Transmultiplexing
Description
【０００１】
【発明の属する技術分野】本発明は、通信や計測分野に
おいて広汎に用いられる周波数分割多重化技術に関し、
特に、チャネルごとの周波数帯域を可変にして周波数チ
ャネルの分割、多重化を実現する可変帯域幅周波数分割
多重（ＦＤＭ; Frequency Division Multiplex）システ
ムに関する。
おいて広汎に用いられる周波数分割多重化技術に関し、
特に、チャネルごとの周波数帯域を可変にして周波数チ
ャネルの分割、多重化を実現する可変帯域幅周波数分割
多重（ＦＤＭ; Frequency Division Multiplex）システ
ムに関する。
【０００２】
【従来の技術】トランスマルチプレクサ（ＴＭＵＸ）技
術は、一括ディジタル信号処理により、多数の周波数分
割多重（ＦＤＭ）信号の分波及び合波を効率的に行う技
術であり、通信網において、例えば、周波数分割多重信
号と時分割多重（ＴＤＭ; TimeDivision Multiplex）信
号の相互変換などに、広汎に用いられている。トランス
マルチプレクサの基本的な考えは、下記文献、Maurice
G. Bellanger and Jacques L. Daguet, "TDM-FDM Trans
multiplexer: Digital Polyphase and FFT", IEEE Tran
s., COM-22, No. 9, September 1974により提案されて
いる。しかしながら、従来のトランスマルチプレクサ
は、ＦＤＭチャネルの周波数間隔をΔｆとすると、各チ
ャネルの帯域幅は最大Δｆに制限されてしまうという問
題点を有する。現在、マルチメディア通信が注目を集め
ているが、マルチメディア通信には種々の帯域幅での通
信が可能な柔軟な通信路が必要とされており、上述した
従来のトランスマルチプレクサは個々のチャネルの周波
数帯域が固定されているためにマルチメディア通信には
使いにくいものとなっている。このため、可変周波数帯
域での通信が可能なトランスマルチプレクサが検討され
ている。
術は、一括ディジタル信号処理により、多数の周波数分
割多重（ＦＤＭ）信号の分波及び合波を効率的に行う技
術であり、通信網において、例えば、周波数分割多重信
号と時分割多重（ＴＤＭ; TimeDivision Multiplex）信
号の相互変換などに、広汎に用いられている。トランス
マルチプレクサの基本的な考えは、下記文献、Maurice
G. Bellanger and Jacques L. Daguet, "TDM-FDM Trans
multiplexer: Digital Polyphase and FFT", IEEE Tran
s., COM-22, No. 9, September 1974により提案されて
いる。しかしながら、従来のトランスマルチプレクサ
は、ＦＤＭチャネルの周波数間隔をΔｆとすると、各チ
ャネルの帯域幅は最大Δｆに制限されてしまうという問
題点を有する。現在、マルチメディア通信が注目を集め
ているが、マルチメディア通信には種々の帯域幅での通
信が可能な柔軟な通信路が必要とされており、上述した
従来のトランスマルチプレクサは個々のチャネルの周波
数帯域が固定されているためにマルチメディア通信には
使いにくいものとなっている。このため、可変周波数帯
域での通信が可能なトランスマルチプレクサが検討され
ている。
【０００３】例えば、特開昭６３−２００６３５号公報
には、チャネルクロックの他にチャネルクロックに比べ
て周波数がｍ倍である内挿クロックも発生させるととも
に内挿型ディジタルサブフィルタを使用し、この内挿型
ディジタルサブフィルタによって、チャネルクロックと
内挿クロックによるタイミングに基づいて所定のフィル
タリングを行い、かつ内挿クロックのサンプル速度でフ
ィルタ出力を発生させてフーリエ変換回路に入力させる
ようにした倍数サンプリング型のトランスマルチプレク
サが開示されている。図９はこの特開昭６３−２００６
３５号公報に示されたトランスマルチプレクサの構成を
示すブロック図である。
には、チャネルクロックの他にチャネルクロックに比べ
て周波数がｍ倍である内挿クロックも発生させるととも
に内挿型ディジタルサブフィルタを使用し、この内挿型
ディジタルサブフィルタによって、チャネルクロックと
内挿クロックによるタイミングに基づいて所定のフィル
タリングを行い、かつ内挿クロックのサンプル速度でフ
ィルタ出力を発生させてフーリエ変換回路に入力させる
ようにした倍数サンプリング型のトランスマルチプレク
サが開示されている。図９はこの特開昭６３−２００６
３５号公報に示されたトランスマルチプレクサの構成を
示すブロック図である。
【０００４】このトランスマルチプレクサは、中間周波
数（ＩＦ）信号が入力であるとして、この中間周波数信
号をベースバンド信号に変換するためのローカル発振信
号を発生するローカル発振器１０１と、チャネル間隔が
Δｆ、多重度がＮであるとしてＮΔｆの周波数の多重化
クロックを発生する多重化クロック発生器１０９と、多
重化クロックをＮ／ｍ分周して内挿クロックを発生する
Ｎ／ｍ分周器１１５と、内挿クロックをさらにｍ分周し
てチャネルクロックとするｍ分周器１１６を備えてい
る。一方のミキサ１０３には、入力である中間周波数信
号とローカル発振信号が入力し、他方のミキサ１０４に
は中間周波数信号と、π／２移相器１０２によって位相
がπ／２だけ遅らされたローカル発振信号が入力してい
る。これら各ミキサ１０３,１０４の出力側には、それ
ぞれ、ローパスフィルタ（ＬＰＦ）１０５,１０６を介
してＡ／Ｄ（アナログ／ディジタル）変換器１０７,１
０８が設けられている。
数（ＩＦ）信号が入力であるとして、この中間周波数信
号をベースバンド信号に変換するためのローカル発振信
号を発生するローカル発振器１０１と、チャネル間隔が
Δｆ、多重度がＮであるとしてＮΔｆの周波数の多重化
クロックを発生する多重化クロック発生器１０９と、多
重化クロックをＮ／ｍ分周して内挿クロックを発生する
Ｎ／ｍ分周器１１５と、内挿クロックをさらにｍ分周し
てチャネルクロックとするｍ分周器１１６を備えてい
る。一方のミキサ１０３には、入力である中間周波数信
号とローカル発振信号が入力し、他方のミキサ１０４に
は中間周波数信号と、π／２移相器１０２によって位相
がπ／２だけ遅らされたローカル発振信号が入力してい
る。これら各ミキサ１０３,１０４の出力側には、それ
ぞれ、ローパスフィルタ（ＬＰＦ）１０５,１０６を介
してＡ／Ｄ（アナログ／ディジタル）変換器１０７,１
０８が設けられている。
【０００５】各Ａ／Ｄ変換器１０７,１０８の出力は、
多重化クロックとチャネルクロックとに基づいて、Ｎサ
ンプルごとに入力時系列をＮ個の別個の出力に分離出力
するスイッチ回路（信号分岐／標本化回路）１１１に入
力しており、スイッチ回路１１１のＮ個の出力には、そ
れぞれ、遅延器１１２-1〜１１２-Nを介して内挿型ディ
ジタルサブフィルタ１１７-1〜１１７-Nが接続してい
る。遅延器１１２-1〜１１２-Nは、入力する信号の到来
順序に比例した遅延を与えることによってタイミングの
一致したベースバンド信号を発生させるためのものであ
る。そしてＮ個の内挿型ディジタルサブフィルタ１１７
-1〜１１７-Nの出力に基づいてＮ点の複素高速フーリエ
変換（ＦＦＴ）を実行するＦＦＴ回路１１４が設けられ
ており、ＦＦＴ回路１１４のＮ個の複素出力がこのトラ
ンスマルチプレクサの各チャネル出力となっている。
多重化クロックとチャネルクロックとに基づいて、Ｎサ
ンプルごとに入力時系列をＮ個の別個の出力に分離出力
するスイッチ回路（信号分岐／標本化回路）１１１に入
力しており、スイッチ回路１１１のＮ個の出力には、そ
れぞれ、遅延器１１２-1〜１１２-Nを介して内挿型ディ
ジタルサブフィルタ１１７-1〜１１７-Nが接続してい
る。遅延器１１２-1〜１１２-Nは、入力する信号の到来
順序に比例した遅延を与えることによってタイミングの
一致したベースバンド信号を発生させるためのものであ
る。そしてＮ個の内挿型ディジタルサブフィルタ１１７
-1〜１１７-Nの出力に基づいてＮ点の複素高速フーリエ
変換（ＦＦＴ）を実行するＦＦＴ回路１１４が設けられ
ており、ＦＦＴ回路１１４のＮ個の複素出力がこのトラ
ンスマルチプレクサの各チャネル出力となっている。
【０００６】内挿型ディジタルサブフィルタの構成が図
１０(a),(b)に示されている。図１０(a)は、(Ｎ／２)＋
１≦ｉ≦Ｎの場合の内挿型ディジタルサブフィルタ１１
７-iの構成を示し、図１０(b)は１≦ｉ≦Ｎ／２の場合
の構成を示している。図１０(a)の構成の場合、内挿型
ディジタルサブフィルタは、入力にそれぞれ接続された
２つのディジタルサブフィルタ１２１,１２２と、ディ
ジタルサブフィルタ１２２の出力を遅延させる遅延回路
１２４と、ディジタルサブフィルタ１２１の出力と遅延
回路１２４の出力を加算する加算器１２６とを有してい
る。同様に、図１０(b)の構成の場合、内挿型ディジタ
ルサブフィルタは、入力にそれぞれ接続された２つのデ
ィジタルサブフィルタ１２１,１２３と、ディジタルサ
ブフィルタ１２３の出力を遅延させる遅延回路１２５
と、ディジタルサブフィルタ１２１の出力と遅延回路１
２５の出力を加算する加算器１２６とを有している。
１０(a),(b)に示されている。図１０(a)は、(Ｎ／２)＋
１≦ｉ≦Ｎの場合の内挿型ディジタルサブフィルタ１１
７-iの構成を示し、図１０(b)は１≦ｉ≦Ｎ／２の場合
の構成を示している。図１０(a)の構成の場合、内挿型
ディジタルサブフィルタは、入力にそれぞれ接続された
２つのディジタルサブフィルタ１２１,１２２と、ディ
ジタルサブフィルタ１２２の出力を遅延させる遅延回路
１２４と、ディジタルサブフィルタ１２１の出力と遅延
回路１２４の出力を加算する加算器１２６とを有してい
る。同様に、図１０(b)の構成の場合、内挿型ディジタ
ルサブフィルタは、入力にそれぞれ接続された２つのデ
ィジタルサブフィルタ１２１,１２３と、ディジタルサ
ブフィルタ１２３の出力を遅延させる遅延回路１２５
と、ディジタルサブフィルタ１２１の出力と遅延回路１
２５の出力を加算する加算器１２６とを有している。
【０００７】このようにして構成した倍数サンプリング
型トランスマルチプレクサを用いた可変帯域幅ＦＤＭ分
波回路が、特開昭６３-２００６３６号公報に開示され
ている。図１１はこの分波回路の構成を示すブロック図
である。この分波回路は、図９に示した倍数サンプリン
グ型トランスマルチプレクサ（ＴＭＵＸ）分波回路２２
１の出力側にスイッチマトリクス２２２を配置し、スイ
ッチマトリクス２２２の出力側には、ｋ個の信号内挿回
路２２３-1〜２２３-kが設けられている。帯域幅がΔｆ
である信号がｋ−５本、帯域幅が２Δｆである信号と３
Δｆである信号がそれぞれ１本ずつ出力されるものとす
る。帯域幅がΔｆである信号は、各信号内挿回路２２３
-6〜２２３-kからそれぞれ出力される。また、帯域幅が
２Δｆである信号は、２つの信号内挿回路２２３-1,２
２３-2を用い、これら信号内挿回路２２３-1,２２３-2
の出力をそれぞれ周波数シフト回路２２４-1,２２４-2
を介して加算器２２５-1で加算することにより得られ
る。加算器２２５-1の出力側には、アナログローパスフ
ィルタ２２６-1が挿入されている。同様に、帯域幅が３
Δｆである信号は、３個の信号内挿回路２２３-3〜２２
３-5を用い、これら信号内挿回路２２３-3〜２２３-5の
出力をそれぞれ周波数シフト回路２２４-3〜２２４-5を
介して加算器２２５-2で加算し、アナログローパスフィ
ルタ２２６-2を通過させることによって得られる。
型トランスマルチプレクサを用いた可変帯域幅ＦＤＭ分
波回路が、特開昭６３-２００６３６号公報に開示され
ている。図１１はこの分波回路の構成を示すブロック図
である。この分波回路は、図９に示した倍数サンプリン
グ型トランスマルチプレクサ（ＴＭＵＸ）分波回路２２
１の出力側にスイッチマトリクス２２２を配置し、スイ
ッチマトリクス２２２の出力側には、ｋ個の信号内挿回
路２２３-1〜２２３-kが設けられている。帯域幅がΔｆ
である信号がｋ−５本、帯域幅が２Δｆである信号と３
Δｆである信号がそれぞれ１本ずつ出力されるものとす
る。帯域幅がΔｆである信号は、各信号内挿回路２２３
-6〜２２３-kからそれぞれ出力される。また、帯域幅が
２Δｆである信号は、２つの信号内挿回路２２３-1,２
２３-2を用い、これら信号内挿回路２２３-1,２２３-2
の出力をそれぞれ周波数シフト回路２２４-1,２２４-2
を介して加算器２２５-1で加算することにより得られ
る。加算器２２５-1の出力側には、アナログローパスフ
ィルタ２２６-1が挿入されている。同様に、帯域幅が３
Δｆである信号は、３個の信号内挿回路２２３-3〜２２
３-5を用い、これら信号内挿回路２２３-3〜２２３-5の
出力をそれぞれ周波数シフト回路２２４-3〜２２４-5を
介して加算器２２５-2で加算し、アナログローパスフィ
ルタ２２６-2を通過させることによって得られる。
【０００８】
【発明が解決しようとする課題】上述した従来の倍数サ
ンプリング型トランスマルチプレクサでは、サンプリン
グ周波数が２Δｆであってチャネルごとの信号の帯域幅
がΔｆに限定されるので、チャネルの多重化を行うため
には帯域幅の広帯域化が必要となり、そのためにサンプ
リング周波数を上昇させた信号系列への変換、すなわち
内挿動作が必要となる。このため、内挿回路が必要とな
って回路規模が大きくなってしまうという問題点があ
る。さらに、上述した従来の倍数サンプリング型を用い
たチャネル多重化装置は、信号内挿回路や周波数シフト
回路を有するために回路規模が大きく、回路規模を抑え
ようとして周波数シフト回路などを一部のチャネルのみ
に配備すると、任意の周波数位置にあるチャネルの広帯
域化を実現するためにはＮ×Ｎ完全マトリクススイッチ
を必要とし、結局、回路規模が大きくなるという問題点
がある。
ンプリング型トランスマルチプレクサでは、サンプリン
グ周波数が２Δｆであってチャネルごとの信号の帯域幅
がΔｆに限定されるので、チャネルの多重化を行うため
には帯域幅の広帯域化が必要となり、そのためにサンプ
リング周波数を上昇させた信号系列への変換、すなわち
内挿動作が必要となる。このため、内挿回路が必要とな
って回路規模が大きくなってしまうという問題点があ
る。さらに、上述した従来の倍数サンプリング型を用い
たチャネル多重化装置は、信号内挿回路や周波数シフト
回路を有するために回路規模が大きく、回路規模を抑え
ようとして周波数シフト回路などを一部のチャネルのみ
に配備すると、任意の周波数位置にあるチャネルの広帯
域化を実現するためにはＮ×Ｎ完全マトリクススイッチ
を必要とし、結局、回路規模が大きくなるという問題点
がある。
【０００９】本発明の目的は、上述の従来技術の欠点を
克服し、内挿回路を必要とせず、かつ簡単な構造のスイ
ッチを用いて完全に帯域幅可変の通信を実現できる可変
帯域幅周波数分割多重通信方式を提供することにある。
克服し、内挿回路を必要とせず、かつ簡単な構造のスイ
ッチを用いて完全に帯域幅可変の通信を実現できる可変
帯域幅周波数分割多重通信方式を提供することにある。
【００１０】
【課題を解決するための手段】本発明の可変帯域幅周波
数分割多重通信方式は、合波回路を含む送信側装置と分
波回路を含む受信側装置とを有し、チャネル周波数間隔
がΔｆであり、かつチャネル周波数間隔よりも広帯域の
チャネルを設定できる可変帯域幅周波数分割多重通信方
式において、以下のように、合波回路及び／または分波
回路を構成したものである。
数分割多重通信方式は、合波回路を含む送信側装置と分
波回路を含む受信側装置とを有し、チャネル周波数間隔
がΔｆであり、かつチャネル周波数間隔よりも広帯域の
チャネルを設定できる可変帯域幅周波数分割多重通信方
式において、以下のように、合波回路及び／または分波
回路を構成したものである。
【００１１】まず、合波回路においては、チャネル周波
数間隔Δｆの自然数倍のサンプリング周波数ｆsを発生
する標本化タイミング発生回路と、送信されるべきＮ本
の独立な送信情報信号に対して個別に設けられ、サンプ
リング周波数ｆsに応じて対応する送信情報信号を標本
化し、ディジタル信号に変換するＡ／Ｄ変換器と、ｋを
０からＮ−１までの各整数として、周波数がそれぞれチ
ャネル周波数間隔Δｆのｋ倍である複素信号を発生する
複素局部発振回路と、Ｎ個の複素乗算器を備えて各Ａ／
Ｄ変換器の出力と各複素信号とを１対１で乗算してＮ個
の出力信号として出力する複素乗算回路と、Ｎ点の複素
フーリエ逆変換演算を行うフーリエ逆変換回路と、複素
乗算回路の出力とフーリエ逆変換回路の入力との間に設
けられたＮ入力Ｎ出力のスイッチ回路と、フーリエ逆変
換回路のＮ個の出力にそれぞれ１個ずつ設けられフィル
タリングを行うディジタルサブフィルタと、各ディジタ
ルサブフィルタの出力にそれぞれ１個ずつ設けられた遅
延器と、各遅延器の出力を受けてその総和を出力する加
算回路と、を有し、ｋ番目（１≦ｋ≦Ｎ）の遅延器が
（ｋ−１）／ｆsで表わされる遅延を対応するディジタ
ルサブフィルタの出力に与えることを特徴とする。
数間隔Δｆの自然数倍のサンプリング周波数ｆsを発生
する標本化タイミング発生回路と、送信されるべきＮ本
の独立な送信情報信号に対して個別に設けられ、サンプ
リング周波数ｆsに応じて対応する送信情報信号を標本
化し、ディジタル信号に変換するＡ／Ｄ変換器と、ｋを
０からＮ−１までの各整数として、周波数がそれぞれチ
ャネル周波数間隔Δｆのｋ倍である複素信号を発生する
複素局部発振回路と、Ｎ個の複素乗算器を備えて各Ａ／
Ｄ変換器の出力と各複素信号とを１対１で乗算してＮ個
の出力信号として出力する複素乗算回路と、Ｎ点の複素
フーリエ逆変換演算を行うフーリエ逆変換回路と、複素
乗算回路の出力とフーリエ逆変換回路の入力との間に設
けられたＮ入力Ｎ出力のスイッチ回路と、フーリエ逆変
換回路のＮ個の出力にそれぞれ１個ずつ設けられフィル
タリングを行うディジタルサブフィルタと、各ディジタ
ルサブフィルタの出力にそれぞれ１個ずつ設けられた遅
延器と、各遅延器の出力を受けてその総和を出力する加
算回路と、を有し、ｋ番目（１≦ｋ≦Ｎ）の遅延器が
（ｋ−１）／ｆsで表わされる遅延を対応するディジタ
ルサブフィルタの出力に与えることを特徴とする。
【００１２】この合波回路が出力する複素標本系列は、
例えば、高速Ｄ／Ａ変換回路で複素連続信号に変換した
後に直交振幅変調回路に入力して搬送波を直交振幅変調
するために使用すればよい。また、スイッチ回路として
は、例えば、３入力１出力のＮ個のスイッチ素子を有
し、ｋ番目のスイッチ素子の第１の入力端子がスイッチ
回路のｋ−１番目の入力端子に接続し、ｋ番目のスイッ
チ素子の第２の入力端子がスイッチ回路のｋ番目の入力
端子に接続し、ｋ番目のスイッチ素子の第３の入力端子
がｋ＋１番目のスイッチ素子の出力端子に接続し、ｋ番
目のスイッチ素子の出力端子がスイッチ回路のｋ番目の
出力端子に接続しているものを使用できる。このような
スイッチ回路を用いることにより、スイッチ回路のｋ番
目の入力をｋ番目の出力端子に出力できるとともに、ｋ
±１番目の出力端子にも出力できるようになる。
例えば、高速Ｄ／Ａ変換回路で複素連続信号に変換した
後に直交振幅変調回路に入力して搬送波を直交振幅変調
するために使用すればよい。また、スイッチ回路として
は、例えば、３入力１出力のＮ個のスイッチ素子を有
し、ｋ番目のスイッチ素子の第１の入力端子がスイッチ
回路のｋ−１番目の入力端子に接続し、ｋ番目のスイッ
チ素子の第２の入力端子がスイッチ回路のｋ番目の入力
端子に接続し、ｋ番目のスイッチ素子の第３の入力端子
がｋ＋１番目のスイッチ素子の出力端子に接続し、ｋ番
目のスイッチ素子の出力端子がスイッチ回路のｋ番目の
出力端子に接続しているものを使用できる。このような
スイッチ回路を用いることにより、スイッチ回路のｋ番
目の入力をｋ番目の出力端子に出力できるとともに、ｋ
±１番目の出力端子にも出力できるようになる。
【００１３】また、ベースバンドの信号に変換されディ
ジタル化された受信信号が入力する分波回路において
は、チャネル周波数間隔Δｆの自然数倍のサンプリング
周波数ｆsを発生する標本化タイミング発生回路と、デ
ィジタル化された受信信号による複素ディジタル数値系
列を入力としサンプリング周波数ｆsに同期してシフト
動作を行うＮ出力のシフトレジスタと、シフトレジスタ
の各段の出力をサンプリング周波数ｆsに同期して標本
化する標本化回路と、標本化回路から並列出力されるＮ
個の信号に対してそれぞれ１個ずつ設けられたディジタ
ルサブフィルタと、各ディジタルサブフィルタの各出力
を入力としてＮ点の複素フーリエ変換を行うフーリエ変
換回路と、フーリエ変換回路の出力に設けられたＮ入力
Ｎ出力のスイッチ回路と、ｋを０からＮ−１までの各整
数として、周波数がそれぞれチャネル周波数間隔Δｆの
ｋ倍である複素信号を発生する複素局部発振回路と、Ｎ
個の複素乗算器を備えてスイッチ回路の各出力と各複素
信号とを１対１で乗算してＮ個の出力信号として出力す
る複素乗算回路と、各複素乗算器ごとに設けられたＤ／
Ａ変換器と、を有し、各Ｄ／Ａ変換器の出力において周
波数分割多重分波された信号を得ることを特徴とする。
ジタル化された受信信号が入力する分波回路において
は、チャネル周波数間隔Δｆの自然数倍のサンプリング
周波数ｆsを発生する標本化タイミング発生回路と、デ
ィジタル化された受信信号による複素ディジタル数値系
列を入力としサンプリング周波数ｆsに同期してシフト
動作を行うＮ出力のシフトレジスタと、シフトレジスタ
の各段の出力をサンプリング周波数ｆsに同期して標本
化する標本化回路と、標本化回路から並列出力されるＮ
個の信号に対してそれぞれ１個ずつ設けられたディジタ
ルサブフィルタと、各ディジタルサブフィルタの各出力
を入力としてＮ点の複素フーリエ変換を行うフーリエ変
換回路と、フーリエ変換回路の出力に設けられたＮ入力
Ｎ出力のスイッチ回路と、ｋを０からＮ−１までの各整
数として、周波数がそれぞれチャネル周波数間隔Δｆの
ｋ倍である複素信号を発生する複素局部発振回路と、Ｎ
個の複素乗算器を備えてスイッチ回路の各出力と各複素
信号とを１対１で乗算してＮ個の出力信号として出力す
る複素乗算回路と、各複素乗算器ごとに設けられたＤ／
Ａ変換器と、を有し、各Ｄ／Ａ変換器の出力において周
波数分割多重分波された信号を得ることを特徴とする。
【００１４】この分波回路への入力としては、例えば、
受信中間周波数信号を直交振幅復調回路で直交振幅復調
したのちにＡ／Ｄ変換回路によってサンプリング周波数
ｆsで標本化しディジタル化したものを使用することが
できる。また、スイッチ回路としては、例えば、１入力
３出力のＮ個のスイッチ素子と、Ｎ個の第１の加算器
と、Ｎ個の第２の加算器とを有し、ｋ番目の第２の加算
器はｋ＋１番目のスイッチ素子の第１の出力端子の値と
ｋ番目のスイッチ素子の第２の出力端子の値を加算して
スイッチ回路のｋ番目の出力端子に出力し、ｋ番目の第
１の加算器はｋ−１番目のスイッチ素子の第３の出力端
子の値とスイッチ回路のｋ番目の入力端子の値とを加算
してｋ番目のスイッチ素子の入力端子に入力させるもの
を使用できる。このようなスイッチ回路を構成すること
により、スイッチ回路のｋ番目の入力端子への入力をそ
のままｋ番目の出力端子に出力できるとともに、ｋ−１
番目、ｋ番目及びｋ＋１番目の各入力端子への入力の和
をｋ番目の出力端子に出力することが可能になる。
受信中間周波数信号を直交振幅復調回路で直交振幅復調
したのちにＡ／Ｄ変換回路によってサンプリング周波数
ｆsで標本化しディジタル化したものを使用することが
できる。また、スイッチ回路としては、例えば、１入力
３出力のＮ個のスイッチ素子と、Ｎ個の第１の加算器
と、Ｎ個の第２の加算器とを有し、ｋ番目の第２の加算
器はｋ＋１番目のスイッチ素子の第１の出力端子の値と
ｋ番目のスイッチ素子の第２の出力端子の値を加算して
スイッチ回路のｋ番目の出力端子に出力し、ｋ番目の第
１の加算器はｋ−１番目のスイッチ素子の第３の出力端
子の値とスイッチ回路のｋ番目の入力端子の値とを加算
してｋ番目のスイッチ素子の入力端子に入力させるもの
を使用できる。このようなスイッチ回路を構成すること
により、スイッチ回路のｋ番目の入力端子への入力をそ
のままｋ番目の出力端子に出力できるとともに、ｋ−１
番目、ｋ番目及びｋ＋１番目の各入力端子への入力の和
をｋ番目の出力端子に出力することが可能になる。
【００１５】本発明の可変帯域幅周波数分割多重通信方
式において、サンプリング周波数ｆ sとしては、例えば
ＮΔｆを用いることができる。また、複素局部発振回路
としては、Ｎ式のダイレクトディジタルシンセサイザを
使用できる。さらに、各ディジタルサブフィルタが全体
として一つのディジタルフィルタをなし、その周波数特
性が周波数Δｆ／２において折り返し重畳すると［０,
Δｆ］なる周波数領域において完全に平坦となるような
特性であるものを用いることが可能である。
式において、サンプリング周波数ｆ sとしては、例えば
ＮΔｆを用いることができる。また、複素局部発振回路
としては、Ｎ式のダイレクトディジタルシンセサイザを
使用できる。さらに、各ディジタルサブフィルタが全体
として一つのディジタルフィルタをなし、その周波数特
性が周波数Δｆ／２において折り返し重畳すると［０,
Δｆ］なる周波数領域において完全に平坦となるような
特性であるものを用いることが可能である。
【００１６】さらに本発明は、各地域ごとに対応して別
個に設けられるアンテナを有する中継局を使用して多元
接続を行い、複数の地域間での完全接続を提供する可変
帯域幅周波数分割多重通信方式にも適用できる。その場
合には、中継局内に、アンテナごとに設けられた受信装
置及び送信装置と、ベースバンドマトリクススイッチと
を設けた上で、受信装置ごとに当該受信装置とベースバ
ンドマトリクススイッチの入力側との間に本発明の分波
回路を設け、送信装置ごとにベースバンドマトリクスス
イッチの出力側と当該送信装置との間に本発明の合波回
路を設けるようにすればよい。標本化タイミング発生回
路及び複素局部発振回路は、各分波回路及び合波回路で
共用すればよい。
個に設けられるアンテナを有する中継局を使用して多元
接続を行い、複数の地域間での完全接続を提供する可変
帯域幅周波数分割多重通信方式にも適用できる。その場
合には、中継局内に、アンテナごとに設けられた受信装
置及び送信装置と、ベースバンドマトリクススイッチと
を設けた上で、受信装置ごとに当該受信装置とベースバ
ンドマトリクススイッチの入力側との間に本発明の分波
回路を設け、送信装置ごとにベースバンドマトリクスス
イッチの出力側と当該送信装置との間に本発明の合波回
路を設けるようにすればよい。標本化タイミング発生回
路及び複素局部発振回路は、各分波回路及び合波回路で
共用すればよい。
【００１７】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は、本発明の実施の一
形態の可変帯域幅周波数分割多重通信方式の構成を示す
ブロック図である。この多重通信方式は、送信側装置８
１と受信側装置８２とを回線８３で接続した構成であ
る。送信側装置８１には、Ｎ本の独立な送信情報信号を
入力として本発明に基づくトランスマルチプレクサによ
ってこれを合波する合波回路９１と、合波回路９１の出
力に対して高速のディジタル／アナログ変換を行う高速
Ｄ／Ａ変換回路４４と、搬送波を出力するローカル発振
器４０と、高速Ｄ／Ａ変換回路４４の出力により搬送波
を直交振幅変調（ＱＡＭ）するための直交振幅変調回路
９２と、直交変調振幅回路９２の出力を受信側装置９１
に向けて回線８３を介して出力するための送信部９３と
が設けられている。一方、受信側装置８２は、送信側装
置８１から送られてきた伝送信号を受信して受信ＩＦ
（中間周波数）信号とする受信部９４と、送信側装置８
１内のローカル発振器４０とほぼ同じ周波数のローカル
発振信号を発生するローカル発振器４５と、ローカル発
振信号により受信ＩＦ信号を直交振幅復調（ＱＡＤ）す
るための直交振幅復調回路９５と、サンプリング周波数
ｆsによって直交振幅復調回路９５の出力を標本化して
ディジタル信号に変換するＡ／Ｄ変換回路４６と、サン
プリング周波数ｆsの信号をＡ／Ｄ変換回路４６に供給
するとともに本発明に基づくトランスマルチプレクサに
よってＡ／Ｄ変換回路４６の出力をＮ個の情報信号に分
波する分波回路９６とを有している。サンプリング周波
数ｆsは、チャネルの周波数間隔をΔｆとすると、通常
は、ｆs＝ＮΔｆであるように設定される。このサンプ
リング周波数ｆsは、送信側装置８１と受信側装置８２
とでそれぞれ独立に発生する。
て図面を参照して説明する。図１は、本発明の実施の一
形態の可変帯域幅周波数分割多重通信方式の構成を示す
ブロック図である。この多重通信方式は、送信側装置８
１と受信側装置８２とを回線８３で接続した構成であ
る。送信側装置８１には、Ｎ本の独立な送信情報信号を
入力として本発明に基づくトランスマルチプレクサによ
ってこれを合波する合波回路９１と、合波回路９１の出
力に対して高速のディジタル／アナログ変換を行う高速
Ｄ／Ａ変換回路４４と、搬送波を出力するローカル発振
器４０と、高速Ｄ／Ａ変換回路４４の出力により搬送波
を直交振幅変調（ＱＡＭ）するための直交振幅変調回路
９２と、直交変調振幅回路９２の出力を受信側装置９１
に向けて回線８３を介して出力するための送信部９３と
が設けられている。一方、受信側装置８２は、送信側装
置８１から送られてきた伝送信号を受信して受信ＩＦ
（中間周波数）信号とする受信部９４と、送信側装置８
１内のローカル発振器４０とほぼ同じ周波数のローカル
発振信号を発生するローカル発振器４５と、ローカル発
振信号により受信ＩＦ信号を直交振幅復調（ＱＡＤ）す
るための直交振幅復調回路９５と、サンプリング周波数
ｆsによって直交振幅復調回路９５の出力を標本化して
ディジタル信号に変換するＡ／Ｄ変換回路４６と、サン
プリング周波数ｆsの信号をＡ／Ｄ変換回路４６に供給
するとともに本発明に基づくトランスマルチプレクサに
よってＡ／Ｄ変換回路４６の出力をＮ個の情報信号に分
波する分波回路９６とを有している。サンプリング周波
数ｆsは、チャネルの周波数間隔をΔｆとすると、通常
は、ｆs＝ＮΔｆであるように設定される。このサンプ
リング周波数ｆsは、送信側装置８１と受信側装置８２
とでそれぞれ独立に発生する。
【００１８】まず、送信側装置（可変帯域幅送信装置）
８１に配置される合波回路９１の構成を図２を用いて説
明する。
８１に配置される合波回路９１の構成を図２を用いて説
明する。
【００１９】サンプリング周波数ｆsの信号を発生する
標本化タイミング発生器１と、Ｎ個の独立した送信情報
信号をそれぞれサンプリング周波数ｆsで標本化してデ
ィジタル化するためのＮ個のＡ／Ｄ（アナログ／ディジ
タル）変換器５が設けられている。また、サンプリング
周波数ｆsに基づきｋΔｆの周波数（ｋ＝０,１,…,Ｎ−
１）のＮ個の複素ローカル信号をディジタル値として発
生するＮ式の複素局部発振回路４が設けられている。複
素ローカル信号の複素とは、余弦成分と正弦成分とを同
時に発生することを意味する。各Ａ／Ｄ変換器３の出力
には、それぞれ、複素乗算器５が接続されており、各複
素乗算器５には、対応するＡ／Ｄ変換器３の出力信号の
ほか、複素局部発振回路４からの複素ローカル信号［周
波数＝０,Δｆ,２Δｆ,…,(Ｎ−１)Δｆ］が入力する。
すなわち、ｉ（１≦ｉ≦Ｎ）番目の送信情報信号はｉ番
目のＡ／Ｄ変換器３に入力してディジタル信号に変換さ
れ、ｉ番目の複素乗算器５において、周波数が(ｉ−１)
Δｆである複素ローカル信号と乗算されることになる。
標本化タイミング発生器１と、Ｎ個の独立した送信情報
信号をそれぞれサンプリング周波数ｆsで標本化してデ
ィジタル化するためのＮ個のＡ／Ｄ（アナログ／ディジ
タル）変換器５が設けられている。また、サンプリング
周波数ｆsに基づきｋΔｆの周波数（ｋ＝０,１,…,Ｎ−
１）のＮ個の複素ローカル信号をディジタル値として発
生するＮ式の複素局部発振回路４が設けられている。複
素ローカル信号の複素とは、余弦成分と正弦成分とを同
時に発生することを意味する。各Ａ／Ｄ変換器３の出力
には、それぞれ、複素乗算器５が接続されており、各複
素乗算器５には、対応するＡ／Ｄ変換器３の出力信号の
ほか、複素局部発振回路４からの複素ローカル信号［周
波数＝０,Δｆ,２Δｆ,…,(Ｎ−１)Δｆ］が入力する。
すなわち、ｉ（１≦ｉ≦Ｎ）番目の送信情報信号はｉ番
目のＡ／Ｄ変換器３に入力してディジタル信号に変換さ
れ、ｉ番目の複素乗算器５において、周波数が(ｉ−１)
Δｆである複素ローカル信号と乗算されることになる。
【００２０】これらＮ個の複素加算器５からの出力は、
制御部８によって制御されるスイッチ回路（スイッチマ
トリクス）６に入力する。スイッチマトリクスには、３
入力１出力のスイッチ素子７がＮ個含まれており、各ス
イッチ素子７の入力端子をＳ 1,Ｓ2,Ｓ3とすると、ｉ
（１≦ｉ≦Ｎ）番目の複素加算器５の出力は、ｉ番目の
スイッチ素子７のＳ2入力端子とｉ＋１番目のスイッチ
素子７のＳ3入力端子に入力する。また、ｉ番目のスイ
ッチ素子７のＳ1入力端子は、ｉ＋１番目のスイッチ素
子７の出力端子に接続している。ただし、ｉ＋１＞Ｎで
あれば、該当する配線は行われない。これらスイッチ素
子７は、制御部８によって、個別に入力端子Ｓ1,Ｓ2,Ｓ
3が切り替えられる。
制御部８によって制御されるスイッチ回路（スイッチマ
トリクス）６に入力する。スイッチマトリクスには、３
入力１出力のスイッチ素子７がＮ個含まれており、各ス
イッチ素子７の入力端子をＳ 1,Ｓ2,Ｓ3とすると、ｉ
（１≦ｉ≦Ｎ）番目の複素加算器５の出力は、ｉ番目の
スイッチ素子７のＳ2入力端子とｉ＋１番目のスイッチ
素子７のＳ3入力端子に入力する。また、ｉ番目のスイ
ッチ素子７のＳ1入力端子は、ｉ＋１番目のスイッチ素
子７の出力端子に接続している。ただし、ｉ＋１＞Ｎで
あれば、該当する配線は行われない。これらスイッチ素
子７は、制御部８によって、個別に入力端子Ｓ1,Ｓ2,Ｓ
3が切り替えられる。
【００２１】各スイッチ素子７からの出力が入力してＮ
点の高速複素フーリエ逆変換演算を行うＩＦＦＴ回路９
が設けられている。ＩＦＦＴ回路９には、サンプリング
周波数ｆsが供給されている。ＩＦＦＴ回路９のＮ個の
（複素）出力には、それぞれ、ディジタルサブフィルタ
１０-1〜１０-Nを介して遅延器１１-1〜１１-Nが接続さ
れている。各ディジタルサブフィルタ１０-1〜１０-Nと
各遅延器１１-1〜１１-Nにはサンプリング周波数ｆsが
供給されている。ｉ番目のディジタルサブフィルタ１０
-iは、伝達特性がＧi-1(ＺN)で表わされるフィルタリン
グを行うものであって、これらＮ個のディジタルサブフ
ィルタ１０-1〜１０-Nが集合してディジタルフィルタ回
路を構成している。一方、ｉ番目の遅延器１１-iは、
(ｉ−１)／Δｆで表わされる遅延時間を与えるものであ
る。これらＮ個の遅延器１１-1〜１１-Nが集合して遅延
回路を構成している。そして、各遅延器１１-1〜１１-N
からの（複素）出力は加算回路１２によって総和を算出
され、複素標本系列として高速Ｄ／Ａ変換回路４４（図
１）に入力し、高速Ｄ／Ａ変換回路４４で複素連続信号
に変換されて直交振幅変調回路９２（図１）に入力す
る。
点の高速複素フーリエ逆変換演算を行うＩＦＦＴ回路９
が設けられている。ＩＦＦＴ回路９には、サンプリング
周波数ｆsが供給されている。ＩＦＦＴ回路９のＮ個の
（複素）出力には、それぞれ、ディジタルサブフィルタ
１０-1〜１０-Nを介して遅延器１１-1〜１１-Nが接続さ
れている。各ディジタルサブフィルタ１０-1〜１０-Nと
各遅延器１１-1〜１１-Nにはサンプリング周波数ｆsが
供給されている。ｉ番目のディジタルサブフィルタ１０
-iは、伝達特性がＧi-1(ＺN)で表わされるフィルタリン
グを行うものであって、これらＮ個のディジタルサブフ
ィルタ１０-1〜１０-Nが集合してディジタルフィルタ回
路を構成している。一方、ｉ番目の遅延器１１-iは、
(ｉ−１)／Δｆで表わされる遅延時間を与えるものであ
る。これらＮ個の遅延器１１-1〜１１-Nが集合して遅延
回路を構成している。そして、各遅延器１１-1〜１１-N
からの（複素）出力は加算回路１２によって総和を算出
され、複素標本系列として高速Ｄ／Ａ変換回路４４（図
１）に入力し、高速Ｄ／Ａ変換回路４４で複素連続信号
に変換されて直交振幅変調回路９２（図１）に入力す
る。
【００２２】次に、受信側装置（可変帯域幅受信装置）
８２に配置される分波回路９６の構成を図３を用いて説
明する。
８２に配置される分波回路９６の構成を図３を用いて説
明する。
【００２３】合波回路９１の標本化タイミング発生器１
とほぼ同じ周波数の信号を発生する標本化タイミング発
生器１３が設けられている。両方の標本化タイミング発
生器１,１３の発生する周波数はほぼ同じであるので、
この分波回路９６中の標本化タイミング発生器１３の発
生する周波数もサンプリング周波数ｆsとしている。直
交振幅復調回路９５（図１）からの複素出力が、Ａ／Ｄ
変換回路４８（図１）においてサンプリング周波数ｆs
に基づき標本化及びディジタル化され、複素ディジタル
数値系列として、シフトレジスタ２７に入力する。この
シフトレジスタ１７は、サンプリング周波数ｆsによっ
て駆動される１入力Ｎ出力のものであって、このシフト
レジスタ２７の各段の（複素）出力には、それぞれ、サ
ンプリング周波数ｆsに基づいて標本化を行う標本化回
路２６-1〜２６-Nを介して、ディジタルサブフィルタ２
５-1〜２５-Nが接続されている。ｉ番目のディジタルサ
ブフィルタ２５-1は、基本フィルタＨi-1(ＺN)で表わさ
れるフィルタリングを行うものであって、これらＮ個の
ディジタルサブフィルタ２５-1〜２５-Nが集合してディ
ジタルフィルタ回路を構成している。
とほぼ同じ周波数の信号を発生する標本化タイミング発
生器１３が設けられている。両方の標本化タイミング発
生器１,１３の発生する周波数はほぼ同じであるので、
この分波回路９６中の標本化タイミング発生器１３の発
生する周波数もサンプリング周波数ｆsとしている。直
交振幅復調回路９５（図１）からの複素出力が、Ａ／Ｄ
変換回路４８（図１）においてサンプリング周波数ｆs
に基づき標本化及びディジタル化され、複素ディジタル
数値系列として、シフトレジスタ２７に入力する。この
シフトレジスタ１７は、サンプリング周波数ｆsによっ
て駆動される１入力Ｎ出力のものであって、このシフト
レジスタ２７の各段の（複素）出力には、それぞれ、サ
ンプリング周波数ｆsに基づいて標本化を行う標本化回
路２６-1〜２６-Nを介して、ディジタルサブフィルタ２
５-1〜２５-Nが接続されている。ｉ番目のディジタルサ
ブフィルタ２５-1は、基本フィルタＨi-1(ＺN)で表わさ
れるフィルタリングを行うものであって、これらＮ個の
ディジタルサブフィルタ２５-1〜２５-Nが集合してディ
ジタルフィルタ回路を構成している。
【００２４】各ディジタルサブフィルタ２５-1〜２５-N
からのＮ並列の複素出力（複素数値系列）に対してＮ点
の高速複素フーリエ変換を行うＦＦＴ回路２４が設けら
れており、ＦＦＴ回路２４の出力側には、制御部１９に
よって制御されるスイッチ回路２２が設けられている。
スイッチ回路２２は、ＦＦＦ回路２４の各出力ごとに設
けられた合計Ｎ個の第１の加算器１６と、各加算器１６
の出力をそれぞれ入力としいずれも１入力３出力のＮ個
のスイッチ素子１７と、スイッチ素子１７の出力側にそ
れぞれ配置された合計Ｎ個の第２の加算器１８から構成
されている。スイッチ素子１７の出力端子をＴ1,Ｔ2,Ｔ
3とすると、ｉ番目の第１の加算器１６は、ＦＦＴ回路
２４のｉ番目の複素出力とｉ−１番目のスイッチ素子１
７のＴ3出力とを加算して、ｉ番目のスイッチ素子１７
に出力する。また、ｉ番目の第２の加算器１８は、ｉ番
目のスイッチ素子１７のＴ2出力とｉ＋１番目のスイッ
チ素子１７のＴ1出力とを加算して出力する。ただし、
ｉ＋１＞Ｎやｉ−１＜０であれば、該当する配線は行わ
れない。これらスイッチ素子１７は、制御部１９によっ
て、個別に入力端子Ｓ1,Ｓ2,Ｓ3が切り替えられる。
からのＮ並列の複素出力（複素数値系列）に対してＮ点
の高速複素フーリエ変換を行うＦＦＴ回路２４が設けら
れており、ＦＦＴ回路２４の出力側には、制御部１９に
よって制御されるスイッチ回路２２が設けられている。
スイッチ回路２２は、ＦＦＦ回路２４の各出力ごとに設
けられた合計Ｎ個の第１の加算器１６と、各加算器１６
の出力をそれぞれ入力としいずれも１入力３出力のＮ個
のスイッチ素子１７と、スイッチ素子１７の出力側にそ
れぞれ配置された合計Ｎ個の第２の加算器１８から構成
されている。スイッチ素子１７の出力端子をＴ1,Ｔ2,Ｔ
3とすると、ｉ番目の第１の加算器１６は、ＦＦＴ回路
２４のｉ番目の複素出力とｉ−１番目のスイッチ素子１
７のＴ3出力とを加算して、ｉ番目のスイッチ素子１７
に出力する。また、ｉ番目の第２の加算器１８は、ｉ番
目のスイッチ素子１７のＴ2出力とｉ＋１番目のスイッ
チ素子１７のＴ1出力とを加算して出力する。ただし、
ｉ＋１＞Ｎやｉ−１＜０であれば、該当する配線は行わ
れない。これらスイッチ素子１７は、制御部１９によっ
て、個別に入力端子Ｓ1,Ｓ2,Ｓ3が切り替えられる。
【００２５】また、合波回路８１の場合と同様に、サン
プリング周波数ｆsに基づきｋΔｆの周波数（ｋ＝０,
１,…,Ｎ−１）のＮ個の複素ローカル信号を発生するＮ
式の複素局部発振回路１４が設けられている。各第２の
加算器１８の出力には、それぞれ、複素乗算器２１が接
続されており、各複素乗算器２１には、対応する第２の
加算器１８の出力信号のほか、複素局部発振回路１４か
らの複素ローカル信号［周波数＝０,Δｆ,２Δｆ,…,
(Ｎ−１)Δｆ］が入力している。そして、各複素乗算器
２１の出力には、それぞれ、サンプリング周波数ｆsに
基づいてディジタル／アナログ変換を行うＤ／Ａ変換器
２０が設けられている。すなわち、Ｎ個のＤ／Ａ変換器
２０のうちｉ番目のＤ／Ａ変換器２０からの出力信号
（情報信号）は、ｉ番目の第２の加算器１８の複素出力
に対してｉ番目の複素乗算器２１において周波数が(ｉ
−１)Δｆの複素ローカル信号が乗算された信号をアナ
ログ化した信号である。
プリング周波数ｆsに基づきｋΔｆの周波数（ｋ＝０,
１,…,Ｎ−１）のＮ個の複素ローカル信号を発生するＮ
式の複素局部発振回路１４が設けられている。各第２の
加算器１８の出力には、それぞれ、複素乗算器２１が接
続されており、各複素乗算器２１には、対応する第２の
加算器１８の出力信号のほか、複素局部発振回路１４か
らの複素ローカル信号［周波数＝０,Δｆ,２Δｆ,…,
(Ｎ−１)Δｆ］が入力している。そして、各複素乗算器
２１の出力には、それぞれ、サンプリング周波数ｆsに
基づいてディジタル／アナログ変換を行うＤ／Ａ変換器
２０が設けられている。すなわち、Ｎ個のＤ／Ａ変換器
２０のうちｉ番目のＤ／Ａ変換器２０からの出力信号
（情報信号）は、ｉ番目の第２の加算器１８の複素出力
に対してｉ番目の複素乗算器２１において周波数が(ｉ
−１)Δｆの複素ローカル信号が乗算された信号をアナ
ログ化した信号である。
【００２６】複素局部発振回路４,１４の構成例が図４
に示されている。本実施の形態において、複素局部発振
回路４,１４はいずれもダイレクトディジタルシンセサ
イザ（ＤＤＳ; Direct Digital Synthesizer）として構
成されており、出力すべき各周波数の複素ローカル信号
ごとに、Ｄフリップフロップ３０と余弦(ｃｏｓ)成分用
の波形発生用テーブル回路３１と正弦(ｓｉｎ)成分用の
波形発生用テーブル回路３２と加算器３３とを有してい
る。各Ｄフリップフロップ３０のクロック(Ｃ)端子には
クロック（例えば、サンプリング周波数ｆs）が共通に
与えられている。また、各複素ローカル周波数ごとのブ
ロックにおいて、そのブロックで発生すべき複素ローカ
ル周波数がｋΔｆであるとして、加算器３３にはｋΔｆ
／ｆsに該当する数値とＤフリップフロップ３０のＱ出
力とが入力し、加算器３３によるこれらの加算結果は、
Ｄフリップフロップ３０のＤ端子に入力する。また、Ｄ
フリップフロップ３０のＱ出力端子は、各波形発生用テ
ーブル回路３１,３２の入力にも接続している。波形発
生用テーブル回路３１,３２はルックアップテーブル形
式のものであって、例えばＲＯＭ（読み出し専用メモ
リ）からなる。このように各複素ローカル周波数ごとの
ブロックを構成することにより、共通クロックの供給を
受けてそれぞれのブロックで、複素ローカル信号が波形
での瞬時値をディジタル値で表わした信号として発生す
る。なお、(Ｎ−１)ΔＦは−Δｆ等価であり、このよう
にして、複素局部発振回路４，１４は、周波数が０,Δ
ｆ,２Δｆ,…,(Ｎ−１)Δｆである各複素ローカル信号
を生成する。
に示されている。本実施の形態において、複素局部発振
回路４,１４はいずれもダイレクトディジタルシンセサ
イザ（ＤＤＳ; Direct Digital Synthesizer）として構
成されており、出力すべき各周波数の複素ローカル信号
ごとに、Ｄフリップフロップ３０と余弦(ｃｏｓ)成分用
の波形発生用テーブル回路３１と正弦(ｓｉｎ)成分用の
波形発生用テーブル回路３２と加算器３３とを有してい
る。各Ｄフリップフロップ３０のクロック(Ｃ)端子には
クロック（例えば、サンプリング周波数ｆs）が共通に
与えられている。また、各複素ローカル周波数ごとのブ
ロックにおいて、そのブロックで発生すべき複素ローカ
ル周波数がｋΔｆであるとして、加算器３３にはｋΔｆ
／ｆsに該当する数値とＤフリップフロップ３０のＱ出
力とが入力し、加算器３３によるこれらの加算結果は、
Ｄフリップフロップ３０のＤ端子に入力する。また、Ｄ
フリップフロップ３０のＱ出力端子は、各波形発生用テ
ーブル回路３１,３２の入力にも接続している。波形発
生用テーブル回路３１,３２はルックアップテーブル形
式のものであって、例えばＲＯＭ（読み出し専用メモ
リ）からなる。このように各複素ローカル周波数ごとの
ブロックを構成することにより、共通クロックの供給を
受けてそれぞれのブロックで、複素ローカル信号が波形
での瞬時値をディジタル値で表わした信号として発生す
る。なお、(Ｎ−１)ΔＦは−Δｆ等価であり、このよう
にして、複素局部発振回路４，１４は、周波数が０,Δ
ｆ,２Δｆ,…,(Ｎ−１)Δｆである各複素ローカル信号
を生成する。
【００２７】次に、直交振幅変調（ＱＡＭ）回路９２及
び直交振幅復調（ＱＡＤ）回路９５の構成を説明する。
図５(a)は直交振幅変調回路９２の構成を示じ、図５(b)
は直交振幅復調回路９５の構成を示している。
び直交振幅復調（ＱＡＤ）回路９５の構成を説明する。
図５(a)は直交振幅変調回路９２の構成を示じ、図５(b)
は直交振幅復調回路９５の構成を示している。
【００２８】本実施の形態では、合波回路９１から出力
される信号、分波回路９２に入力する信号は、いずれ
も、複素ディジタル信号である。そこで、図５(a)に示
しように、合波回路９１からの複素ディジタル信号は、
高速Ｄ／Ａ変換回路４４によって、実数成分と虚数成分
にそれぞれ対応する２成分のアナログ信号に変換され、
直交振幅変調回路９２に入力する。図５(a)で高速Ｄ／
Ａ変換回路４４が２つ描かれているのは、複素ディジタ
ル信号の実数成分、虚数成分をそれぞれ変換するためで
ある。直交振幅変調回路９２は、ローカル発振器４０か
らのローカル発振信号（搬送波）の位相をπ／２だけず
らして出力するπ／２移相器４１と、高速Ｄ／Ａ変換回
路４４からの２成分のアナログ信号がそれぞれ入力する
２つのミキサ４２と、これら２つのミキサ４２の出力を
合波する合波器（コンバイナ）４３とによって構成さ
れ、一方のミキサ４２にはローカル発振信号がそのまま
供給され、他方のミキサ４２にはπ／２移相器４１の出
力が供給されている。
される信号、分波回路９２に入力する信号は、いずれ
も、複素ディジタル信号である。そこで、図５(a)に示
しように、合波回路９１からの複素ディジタル信号は、
高速Ｄ／Ａ変換回路４４によって、実数成分と虚数成分
にそれぞれ対応する２成分のアナログ信号に変換され、
直交振幅変調回路９２に入力する。図５(a)で高速Ｄ／
Ａ変換回路４４が２つ描かれているのは、複素ディジタ
ル信号の実数成分、虚数成分をそれぞれ変換するためで
ある。直交振幅変調回路９２は、ローカル発振器４０か
らのローカル発振信号（搬送波）の位相をπ／２だけず
らして出力するπ／２移相器４１と、高速Ｄ／Ａ変換回
路４４からの２成分のアナログ信号がそれぞれ入力する
２つのミキサ４２と、これら２つのミキサ４２の出力を
合波する合波器（コンバイナ）４３とによって構成さ
れ、一方のミキサ４２にはローカル発振信号がそのまま
供給され、他方のミキサ４２にはπ／２移相器４１の出
力が供給されている。
【００２９】同様に、図５(b)に示すように、複素振幅
復調回路９５は、ローカル発振器４５からのローカル発
振信号の位相をπ／２だけずらして出力するπ／２移相
器４６と、受信部９４（図１参照）からの受信ＩＦ信号
が共通に入力する２つのミキサ４７とを有し、一方のミ
キサ４７にはローカル発振信号がそのまま供給され、他
方のミキサ４７にはπ／２移相器４６の出力が供給され
ている。各ミキサ４７の出力はそれぞれＡ／Ｄ変換回路
４８で標本化及びディジタル化され、複素ディジタル信
号として分波回路９６に供給される。図５(b)でＡ／Ｄ
変換回路４８が２つ描かれているのは、２つのミキサ４
７がそれぞれ実数成分と虚数成分に対応しているのに呼
応して、複素ディジタル信号の実数成分と虚数成分とを
それぞれ出力するためである。
復調回路９５は、ローカル発振器４５からのローカル発
振信号の位相をπ／２だけずらして出力するπ／２移相
器４６と、受信部９４（図１参照）からの受信ＩＦ信号
が共通に入力する２つのミキサ４７とを有し、一方のミ
キサ４７にはローカル発振信号がそのまま供給され、他
方のミキサ４７にはπ／２移相器４６の出力が供給され
ている。各ミキサ４７の出力はそれぞれＡ／Ｄ変換回路
４８で標本化及びディジタル化され、複素ディジタル信
号として分波回路９６に供給される。図５(b)でＡ／Ｄ
変換回路４８が２つ描かれているのは、２つのミキサ４
７がそれぞれ実数成分と虚数成分に対応しているのに呼
応して、複素ディジタル信号の実数成分と虚数成分とを
それぞれ出力するためである。
【００３０】次に、この可変帯域幅周波数分割多重通信
方式の動作について説明する。まず、送信側装置８１内
での処理を説明する。
方式の動作について説明する。まず、送信側装置８１内
での処理を説明する。
【００３１】合波回路９１において、標本化タイミング
発生器１がサンプリング周波数ｆsでサンプリングパル
スを発生すると、各Ａ／Ｄ変換器３で各チャネルの送信
情報信号が標本化されてディジタル信号に変換される。
送信されるべきｋ番目のチャネルの入力信号（情報通信
信号）をｘk(ｔ)で表わすことにすると（ｋ＝０,１,２,
…,Ｎ−１）、各Ａ／Ｄ変換器３において標本化されて
出力される信号は、
発生器１がサンプリング周波数ｆsでサンプリングパル
スを発生すると、各Ａ／Ｄ変換器３で各チャネルの送信
情報信号が標本化されてディジタル信号に変換される。
送信されるべきｋ番目のチャネルの入力信号（情報通信
信号）をｘk(ｔ)で表わすことにすると（ｋ＝０,１,２,
…,Ｎ−１）、各Ａ／Ｄ変換器３において標本化されて
出力される信号は、
【００３２】
【数１】 で表わされる。ただし、ｘk(ｍ)は、ｘk(ｔ)の第ｍ番目
の標本値（サンプリングされた値）であり、Ｚは
の標本値（サンプリングされた値）であり、Ｚは
【００３３】
【数２】 であり、ｊは虚数単位であり、ｆは周波数変数である。
【００３４】ここで、各チャネルの信号を帯域制限する
チャネルフィルタの特性を
チャネルフィルタの特性を
【００３５】
【数３】 で表わす。この式(4)は、次式のように変形される。
【００３６】
【数４】 各チャネルの信号をチャネルフィルタＧ(ｚ)を通した上
でそれぞれに指定された周波数位置に移動した上で、全
チャネルの信号を加え合わせれば、周波数分割多重され
た送信信号が得られることになる。例えば、第ｋチャネ
ルの信号は、
でそれぞれに指定された周波数位置に移動した上で、全
チャネルの信号を加え合わせれば、周波数分割多重され
た送信信号が得られることになる。例えば、第ｋチャネ
ルの信号は、
【００３７】
【数５】 なる周波数位置に移動させる。各チャネルの入力信号ｘ
k(Ｚ)をチャネルフィルタＧ(ｚ)で帯域制限した結果Ｙk
(Ｚ)は以下のように表わされる。
k(Ｚ)をチャネルフィルタＧ(ｚ)で帯域制限した結果Ｙk
(Ｚ)は以下のように表わされる。
【００３８】
【数６】 これをωkに周波数移動するには、
【００３９】
【数７】 なる変数変換を行えばよい。その結果は
【００４０】
【数８】 となる。ここで
【００４１】
【数９】 を用いた。
【００４２】式(11)の各チャネルをｋ＝０〜Ｎ−１につ
いて加え合わせたものが送信出力Ｙ(Ｚ)となる。
いて加え合わせたものが送信出力Ｙ(Ｚ)となる。
【００４３】
【数１０】 このようにして合波動作を行うものが図２に示す合波回
路９１である。各Ａ／Ｄ変換器３によってディジタル値
に変換された入力信号系列は、複素局部発振回路４と各
複素乗算器５により周波数変換される。それが式(13)の
路９１である。各Ａ／Ｄ変換器３によってディジタル値
に変換された入力信号系列は、複素局部発振回路４と各
複素乗算器５により周波数変換される。それが式(13)の
【００４４】
【数１１】 なる変換に相当する。
【００４５】そして、このように周波数変換された入力
信号系列はＩＦＦＴ回路９で複素フーリエ逆変換演算さ
れ、ディジタルサブフィルタ１０-1〜１０-Nでフィルタ
リングされ、遅延器１１-1〜１１-Nを経由して、加算回
路１２で総加算動作が施される。これらの処理と式(13)
の右辺との対応関係は明らかであろう。
信号系列はＩＦＦＴ回路９で複素フーリエ逆変換演算さ
れ、ディジタルサブフィルタ１０-1〜１０-Nでフィルタ
リングされ、遅延器１１-1〜１１-Nを経由して、加算回
路１２で総加算動作が施される。これらの処理と式(13)
の右辺との対応関係は明らかであろう。
【００４６】このようにして得られた送信出力Ｙ(Ｚ)
は、複素ディジタル信号であり、高速Ｄ／Ａ変換回路４
４でアナログ信号に変換された後、直交振幅変調回路９
２で直交振幅変調信号となって、送信部９３から受信側
装置８２に送信される。
は、複素ディジタル信号であり、高速Ｄ／Ａ変換回路４
４でアナログ信号に変換された後、直交振幅変調回路９
２で直交振幅変調信号となって、送信部９３から受信側
装置８２に送信される。
【００４７】次に、受信側装置８２内での処理について
説明する。受信部９４で受信した信号は中間周波数の受
信ＩＦ信号となり、直交振幅復調回路９５で復調され、
Ａ／Ｄ変換回路４８で複素ディジタル信号に変換されて
分波回路９６に入力する。
説明する。受信部９４で受信した信号は中間周波数の受
信ＩＦ信号となり、直交振幅復調回路９５で復調され、
Ａ／Ｄ変換回路４８で複素ディジタル信号に変換されて
分波回路９６に入力する。
【００４８】ここで、分波回路９６に入力する信号を
【００４９】
【数１２】 とする。周波数分波するとは、ｋ（ｋ＝０,１,２,…,Ｎ
−１）チャネルの信号に対してωk→０なる周波数移動
を行い、それに引続いて所定のローパスフィルタで低域
成分を選択することである。ここでの周波数変換（周波
数移動）は、
−１）チャネルの信号に対してωk→０なる周波数移動
を行い、それに引続いて所定のローパスフィルタで低域
成分を選択することである。ここでの周波数変換（周波
数移動）は、
【００５０】
【数１３】 なる変換で表わされる。その結果をＲ(ｚ;−ｋ)と表わ
すと、
すと、
【００５１】
【数１４】 となる。
【００５２】これをローパスフィルタＨ(Ｚ)で取り出せ
ば、ｋ番目のチャネルに対する選択出力が得られる。フ
ィルタＨ(Ｚ)は、
ば、ｋ番目のチャネルに対する選択出力が得られる。フ
ィルタＨ(Ｚ)は、
【００５３】
【数１５】 と表わされ、求める出力は、
【００５４】
【数１６】 と表わされる。
【００５５】このようにして周波数分波を行うのが分波
回路９６である。Ａ／Ｄ変換回路４８から分波回路９６
に入力した複素ディジタル信号は、シフトレジスタ２７
と標本化回路２６-1〜２６-NによってＮ本の複素ディジ
タル信号に分けられ、ディジタルサブフィルタ２５-1〜
２５-NとによってフィルタリングされてＦＦＴ回路２４
に入力し、高速複素フーリエ変換が施される。結局、シ
フトレジスタ２７からＦＦＴ回路２４の出力端までによ
って、フィルタバンクが形成されていることになる。
回路９６である。Ａ／Ｄ変換回路４８から分波回路９６
に入力した複素ディジタル信号は、シフトレジスタ２７
と標本化回路２６-1〜２６-NによってＮ本の複素ディジ
タル信号に分けられ、ディジタルサブフィルタ２５-1〜
２５-NとによってフィルタリングされてＦＦＴ回路２４
に入力し、高速複素フーリエ変換が施される。結局、シ
フトレジスタ２７からＦＦＴ回路２４の出力端までによ
って、フィルタバンクが形成されていることになる。
【００５６】ＦＦＴ回路２４のｋ番目の出力は、中心周
波数をωkとし、基本フィルタＨ(Ｚ)によって表わされ
るバンドパスフィルタ特性を示している。そこで、ＦＦ
Ｔ回路２４の出力のうち相隣り合うチャネルをスイッチ
回路２２によって加え合わせることによって、種々の周
波数特性のフィルタバンクを構成することが可能にな
る。同様に、送信側装置８１のスイッチ回路６において
も、スイッチ素子７の操作によって、チャネル間隔Δｆ
よりも広帯域の信号を隣接する複数のチャネルに分配す
ることが可能になる。以上より、チャネル間隔Δｆより
も広帯域の信号をこの可変帯域幅周波数分割多重通信方
式によって伝送できることになる。図６は、各スイッチ
回路６,２２でのスイッチ素子７,１７の動作を模式的に
示す図である。各スイッチ素子７,１７は上述したよう
に３：１のスイッチである。そこで、送信側のスイッチ
回路６において、図６(a)に示すように、各スイッチ素
子７がそれぞれＳ2入力を選択するようにすれば、各入
力をそのままＩＦＦＴ回路９に与えることができる。ま
た、図６(b)に示すように、隣接する３個のスイッチ素
子７が同じ入力を選択するようにすれば、１つの信号が
ＩＦＦＴ回路の３つの入力に同時に入り、その結果、こ
の１つの信号が３チャネル分の帯域幅を持つものとして
扱われ、帯域的には３分されて３つのディジタルサブフ
ィルタから加算回路１２に出力されることになる。一
方、受信側のスイッチ回路２２では、図６(c)に示すよ
うに、各スイッチ素子１７がそれぞれＴ2出力を選択す
るようにすれば、ＦＦＴ回路２４からの各入力をそのま
ま出力することができる。また、図６(d)に示すように
各スイッチ素子１７を制御すれば、隣接するチャネルの
信号を加え合わせてスイッチ回路２２の対応する１つの
出力端子に出力することもできる。図６(b)と図６(d)の
スイッチ配置を組み合わせることにより、３チャネル分
の信号の伝送が可能になる。
波数をωkとし、基本フィルタＨ(Ｚ)によって表わされ
るバンドパスフィルタ特性を示している。そこで、ＦＦ
Ｔ回路２４の出力のうち相隣り合うチャネルをスイッチ
回路２２によって加え合わせることによって、種々の周
波数特性のフィルタバンクを構成することが可能にな
る。同様に、送信側装置８１のスイッチ回路６において
も、スイッチ素子７の操作によって、チャネル間隔Δｆ
よりも広帯域の信号を隣接する複数のチャネルに分配す
ることが可能になる。以上より、チャネル間隔Δｆより
も広帯域の信号をこの可変帯域幅周波数分割多重通信方
式によって伝送できることになる。図６は、各スイッチ
回路６,２２でのスイッチ素子７,１７の動作を模式的に
示す図である。各スイッチ素子７,１７は上述したよう
に３：１のスイッチである。そこで、送信側のスイッチ
回路６において、図６(a)に示すように、各スイッチ素
子７がそれぞれＳ2入力を選択するようにすれば、各入
力をそのままＩＦＦＴ回路９に与えることができる。ま
た、図６(b)に示すように、隣接する３個のスイッチ素
子７が同じ入力を選択するようにすれば、１つの信号が
ＩＦＦＴ回路の３つの入力に同時に入り、その結果、こ
の１つの信号が３チャネル分の帯域幅を持つものとして
扱われ、帯域的には３分されて３つのディジタルサブフ
ィルタから加算回路１２に出力されることになる。一
方、受信側のスイッチ回路２２では、図６(c)に示すよ
うに、各スイッチ素子１７がそれぞれＴ2出力を選択す
るようにすれば、ＦＦＴ回路２４からの各入力をそのま
ま出力することができる。また、図６(d)に示すように
各スイッチ素子１７を制御すれば、隣接するチャネルの
信号を加え合わせてスイッチ回路２２の対応する１つの
出力端子に出力することもできる。図６(b)と図６(d)の
スイッチ配置を組み合わせることにより、３チャネル分
の信号の伝送が可能になる。
【００５７】図７は、本実施の形態において、周波数帯
域がチャネル間隔Δｆを越えて広がることの原理を示す
図である。各チャネルの基本フィルタＨ(Ｚ)の特性とし
て、図７(a)に示すように、Δｆだけ中心周波数がずれ
たフィルタを加え合わせたときに周波数特性が平坦にな
るようなものを使用する。すなわち、合波回路９１のデ
ィジタルサブフィルタ１０-1〜１０-Nも、分波回路９６
のディジタルサブフィルタ２５-1〜２５-Nも、いずれ
も、全体としては１つのディジタルフィルタをなし、そ
の周波数特性が周波数Δｆ／２において折り返し重畳す
ると［０，Δｆ］なる周波数領域において完全に平坦と
なるような特性となるようにする。このような特性のフ
ィルタは、ナイキスト周波数をΔｆ／２とするナイキス
ト型周波数特性のフィルタであり、通信網では幅広く使
用されている。このような特性の基本フィルタを設定し
ておけば、隣接するｍチャネルを加え合わせることによ
り、帯域幅がｍ倍となりしかも伝送路特性が平坦となる
可変フィルタバンクを構成できる。例えば、図７(b)に
示すように連続する３チャネル（Ｃｈ1,Ｃｈ0,Ｃｈ-1）
を加え合わせることによって、３チャネル分の帯域幅を
獲得でき、また、図７(c)に示すように連続する２チャ
ネル（Ｃｈ0,Ｃｈ-1）を加え合わせることによって、２
チャネル分の帯域幅を獲得できる。
域がチャネル間隔Δｆを越えて広がることの原理を示す
図である。各チャネルの基本フィルタＨ(Ｚ)の特性とし
て、図７(a)に示すように、Δｆだけ中心周波数がずれ
たフィルタを加え合わせたときに周波数特性が平坦にな
るようなものを使用する。すなわち、合波回路９１のデ
ィジタルサブフィルタ１０-1〜１０-Nも、分波回路９６
のディジタルサブフィルタ２５-1〜２５-Nも、いずれ
も、全体としては１つのディジタルフィルタをなし、そ
の周波数特性が周波数Δｆ／２において折り返し重畳す
ると［０，Δｆ］なる周波数領域において完全に平坦と
なるような特性となるようにする。このような特性のフ
ィルタは、ナイキスト周波数をΔｆ／２とするナイキス
ト型周波数特性のフィルタであり、通信網では幅広く使
用されている。このような特性の基本フィルタを設定し
ておけば、隣接するｍチャネルを加え合わせることによ
り、帯域幅がｍ倍となりしかも伝送路特性が平坦となる
可変フィルタバンクを構成できる。例えば、図７(b)に
示すように連続する３チャネル（Ｃｈ1,Ｃｈ0,Ｃｈ-1）
を加え合わせることによって、３チャネル分の帯域幅を
獲得でき、また、図７(c)に示すように連続する２チャ
ネル（Ｃｈ0,Ｃｈ-1）を加え合わせることによって、２
チャネル分の帯域幅を獲得できる。
【００５８】次に、本実施の形態の可変帯域幅周波数分
割多重方式の典型的な応用として、サテライトスイッチ
ド周波数分割多元接続方式に応用した例について、図８
を用いて説明する。
割多重方式の典型的な応用として、サテライトスイッチ
ド周波数分割多元接続方式に応用した例について、図８
を用いて説明する。
【００５９】ここでは、通信衛星上の中継局５０を考
え、この通信衛星の第１のビームに対応するアンテナ５
１と第２のビームに対応するアンテナ５２がこの通信衛
星に設けられており、２つのビーム間でベースバンドス
イッチマトリクス５３を使用してチャネル間の完全接続
を行う場合を説明する。第１のビーム及び第２のビーム
はそれぞれ異なる地域に対応しているものとする。各ア
ンテナ５１,５２には、それぞれ送受信波を共用するた
めの分波器（ＤＰＸ）５４,５５が接続され、各分波器
５４,５５には、送信装置（ＴＸ）５６,５７及び受信装
置（ＲＸ）５８,５９がそれぞれ接続されている。そし
て、各送信装置５６,５７とベースバンドスイッチマト
リクス５３の間には、それぞれ、図２に示す合波回路と
同構成の合波回路（ＴＭＵＸ）６０,６１が設けられて
いる。同様に、各受信装置５８,５９とベースバンドマ
トリクススイッチ５３の間には、それぞれ、図３に示す
分波回路と同構成の分波回路（ＴＤＵＸ）６２,６３が
設けられている。なお、合波回路６０,６１及び分波回
路６２,６３が同じ中継局５０内に設けられているの
で、標本化タイミング発生器や複素局部発振回路はこれ
ら合波回路６０,６１及び分波回路６２,６３で共用する
ことができる。さらに、ベースバンドスイッチ５３は、
通常、ディジタル信号処理回路で構成されるため、合波
回路６０,６１の入力側のＤ／Ａ変換器は不要であり、
同様に分波回路６２,６３の出力側のＡ／Ｄ変換器は不
要である。この中継局５０は、上述したように構成した
ことにより、ベースバンドマトリクススイッチ５３を介
して第１のビームと第２のビームの間でチャネル間の可
変帯域幅での完全接続が可能な多元接続を実現する。し
たがって、小型軽量でかつ帯域幅が可変な通信路を設定
することができる。
え、この通信衛星の第１のビームに対応するアンテナ５
１と第２のビームに対応するアンテナ５２がこの通信衛
星に設けられており、２つのビーム間でベースバンドス
イッチマトリクス５３を使用してチャネル間の完全接続
を行う場合を説明する。第１のビーム及び第２のビーム
はそれぞれ異なる地域に対応しているものとする。各ア
ンテナ５１,５２には、それぞれ送受信波を共用するた
めの分波器（ＤＰＸ）５４,５５が接続され、各分波器
５４,５５には、送信装置（ＴＸ）５６,５７及び受信装
置（ＲＸ）５８,５９がそれぞれ接続されている。そし
て、各送信装置５６,５７とベースバンドスイッチマト
リクス５３の間には、それぞれ、図２に示す合波回路と
同構成の合波回路（ＴＭＵＸ）６０,６１が設けられて
いる。同様に、各受信装置５８,５９とベースバンドマ
トリクススイッチ５３の間には、それぞれ、図３に示す
分波回路と同構成の分波回路（ＴＤＵＸ）６２,６３が
設けられている。なお、合波回路６０,６１及び分波回
路６２,６３が同じ中継局５０内に設けられているの
で、標本化タイミング発生器や複素局部発振回路はこれ
ら合波回路６０,６１及び分波回路６２,６３で共用する
ことができる。さらに、ベースバンドスイッチ５３は、
通常、ディジタル信号処理回路で構成されるため、合波
回路６０,６１の入力側のＤ／Ａ変換器は不要であり、
同様に分波回路６２,６３の出力側のＡ／Ｄ変換器は不
要である。この中継局５０は、上述したように構成した
ことにより、ベースバンドマトリクススイッチ５３を介
して第１のビームと第２のビームの間でチャネル間の可
変帯域幅での完全接続が可能な多元接続を実現する。し
たがって、小型軽量でかつ帯域幅が可変な通信路を設定
することができる。
【００６０】
【発明の効果】以上説明した本発明は、ステップ周波数
（チャネル周波数間隔）がΔｆである狭帯域通信網から
その整数倍の帯域幅の平坦な周波数特性を有する可変帯
域幅通信網を構成することができるとともに、フィルタ
バンクをディジタル信号処理（ＤＳＰ）技術で実現して
いるので、極めて正確な特性を、小型軽量、低消費電力
で信頼性の高い装置により実現できるという効果があ
る。
（チャネル周波数間隔）がΔｆである狭帯域通信網から
その整数倍の帯域幅の平坦な周波数特性を有する可変帯
域幅通信網を構成することができるとともに、フィルタ
バンクをディジタル信号処理（ＤＳＰ）技術で実現して
いるので、極めて正確な特性を、小型軽量、低消費電力
で信頼性の高い装置により実現できるという効果があ
る。
【図１】本発明の実施の一形態の可変帯域幅周波数分割
多重通信方式の構成を示すブロック図である。
多重通信方式の構成を示すブロック図である。
【図２】送信側装置内の合波回路として使用されるトラ
ンスマルチプレクサの構成を示すブロック図である。
ンスマルチプレクサの構成を示すブロック図である。
【図３】受信側装置内の分波回路として使用されるトラ
ンスマルチプレクサの構成を示すブロック図である。
ンスマルチプレクサの構成を示すブロック図である。
【図４】複素局部発振回路の構成例を示すブロック図で
ある。
ある。
【図５】(a)は直交振幅変調（ＱＡＭ）回路の構成を示
すブロック図、(b)は直交振幅復調（ＱＡＤ）回路の構
成を示すブロック図である。
すブロック図、(b)は直交振幅復調（ＱＡＤ）回路の構
成を示すブロック図である。
【図６】(a),(b)は合波回路内のスイッチ回路の動作を
説明する図、(c),(d)は分波回路内のスイッチ回路の動
作を説明する図である。
説明する図、(c),(d)は分波回路内のスイッチ回路の動
作を説明する図である。
【図７】(a)〜(c)は、図１の可変帯域幅周波数分割多重
通信方式におけるフィルタの周波数特性を示す図であ
る。
通信方式におけるフィルタの周波数特性を示す図であ
る。
【図８】図１の可変帯域幅周波数分割多重通信方式を利
用したサテライトスイッチ型周波数分割多元接続方式を
示すブロック図である。
用したサテライトスイッチ型周波数分割多元接続方式を
示すブロック図である。
【図９】従来の倍数サンプリング型トランスマルチプレ
クサの構成を示すブロック図である。
クサの構成を示すブロック図である。
【図１０】(a),(b)は、図９の倍数サンプリング型トラ
ンスマルチプレクサで使用される内挿型ディジタルサブ
フィルタの構成を示すブロック図である。
ンスマルチプレクサで使用される内挿型ディジタルサブ
フィルタの構成を示すブロック図である。
【図１１】従来の可変帯域幅ＦＤＭ分波回路の構成を示
すブロック図である。
すブロック図である。
１,１３ 標本化タイミング発生回路 ３ Ａ／Ｄ変換器 ４,１４ 複素局部発振回路 ５,２１ 複素乗算器 ６,２２ スイッチ回路 ７,１７ スイッチ素子 ８,１９ 制御部 ９ 逆ＦＦＴ回路 １０-1〜１０-N,２５-1〜２５-N ディジタルサブフ
ィルタ １１-1〜１１-N 遅延器 １２ 加算回路 １６,１８,３３ 加算器 ２０ Ｄ／Ａ変換器 ２４ ＦＦＴ回路 ２６-1〜２６-N 標本化回路 ２７ シフトレジスタ ３０ Ｄフリップフロップ ３１,３２ 波形発生用テーブル回路 ４０,４５ ローカル発振器 ４１,４６ π／２移相器 ４２,４７ ミキサ ４３ 合波器 ４４ 高速Ｄ／Ａ変換回路 ４８ Ａ／Ｄ変換回路 ５０ 中継局 ５１,５２ アンテナ ５３ ベースバンドスイッチマトリクス ５４,５５ 分波器 ５６,５７ 送信装置 ５８,５９ 受信装置 ６０,６１,９１ 合波回路 ６２,６３,９６ 分波回路 ８１ 送信側装置 ８２ 受信側装置 ９２ 直交振幅変調回路 ９３ 送信部 ９４ 受信部 ９５ 直交振幅変調回路
ィルタ １１-1〜１１-N 遅延器 １２ 加算回路 １６,１８,３３ 加算器 ２０ Ｄ／Ａ変換器 ２４ ＦＦＴ回路 ２６-1〜２６-N 標本化回路 ２７ シフトレジスタ ３０ Ｄフリップフロップ ３１,３２ 波形発生用テーブル回路 ４０,４５ ローカル発振器 ４１,４６ π／２移相器 ４２,４７ ミキサ ４３ 合波器 ４４ 高速Ｄ／Ａ変換回路 ４８ Ａ／Ｄ変換回路 ５０ 中継局 ５１,５２ アンテナ ５３ ベースバンドスイッチマトリクス ５４,５５ 分波器 ５６,５７ 送信装置 ５８,５９ 受信装置 ６０,６１,９１ 合波回路 ６２,６３,９６ 分波回路 ８１ 送信側装置 ８２ 受信側装置 ９２ 直交振幅変調回路 ９３ 送信部 ９４ 受信部 ９５ 直交振幅変調回路
Claims (9)
- 【請求項１】 合波回路を含む送信側装置と分波回路を
含む受信側装置とを有し、チャネル周波数間隔がΔｆで
あり、かつ前記チャネル周波数間隔よりも広帯域のチャ
ネルを設定できる可変帯域幅周波数分割多重通信方式に
おいて、 前記合波回路が、 前記チャネル周波数間隔Δｆの自然数倍のサンプリング
周波数ｆsを発生する標本化タイミング発生回路と、 送信されるべきＮ本の独立な送信情報信号に対して個別
に設けられ、前記サンプリング周波数ｆsに応じて対応
する送信情報信号を標本化し、ディジタル信号に変換す
るＡ／Ｄ変換器と、 ｋを０からＮ−１までの各整数として、周波数がそれぞ
れ前記チャネル周波数間隔Δｆのｋ倍である複素信号を
発生する複素局部発振回路と、 Ｎ個の複素乗算器を備えて前記各Ａ／Ｄ変換器の出力と
前記各複素信号とを１対１で乗算してＮ個の出力信号と
して出力する複素乗算回路と、 Ｎ点の複素フーリエ逆変換演算を行うフーリエ逆変換回
路と、 前記複素乗算回路の出力と前記フーリエ逆変換回路の入
力との間に設けられたＮ入力Ｎ出力のスイッチ回路と、 前記フーリエ逆変換回路のＮ個の出力にそれぞれ１個ず
つ設けられフィルタリングを行うディジタルサブフィル
タと、 前記各ディジタルサブフィルタの出力にそれぞれ１個ず
つ設けられた遅延器と、 前記各遅延器の出力を受けてその総和を出力する加算回
路と、を有し、 ｋ番目（１≦ｋ≦Ｎ）の遅延器が（ｋ−１）／ｆsで表
わされる遅延を対応するディジタルサブフィルタの出力
に与えることを特徴とする可変帯域幅周波数分割多重通
信方式。 - 【請求項２】 前記サンプリング周波数ｆsがＮΔｆで
表わされ、前記送信側装置に、前記合波回路から出力さ
れる複素標本系列を受けて複素連続信号に変換する高速
Ｄ／Ａ変換回路と、上記高速Ｄ／Ａ変換回路の出力によ
り搬送波を直交振幅変調する直交振幅変調回路とがさら
に設けられている請求項１に記載の可変帯域幅周波数分
割多重通信方式。 - 【請求項３】 前記スイッチ回路が、３入力１出力のＮ
個のスイッチ素子を有し、ｋ番目のスイッチ素子の第１
の入力端子が前記スイッチ回路のｋ−１番目の入力端子
に接続し、前記ｋ番目のスイッチ素子の第２の入力端子
が前記スイッチ回路のｋ番目の入力端子に接続し、前記
ｋ番目のスイッチ素子の第３の入力端子がｋ＋１番目の
スイッチ素子の出力端子に接続し、前記ｋ番目のスイッ
チ素子の出力端子が前記スイッチ回路のｋ番目の出力端
子に接続している請求項１または２に記載の可変帯域幅
周波数分割多重通信方式。 - 【請求項４】 合波回路を含む送信側装置と分波回路を
含む受信側装置とを有し、チャネル周波数間隔がΔｆで
あり、かつ前記チャネル周波数間隔よりも広帯域のチャ
ネルを設定できる可変帯域幅周波数分割多重通信方式に
おいて、 Ｎを自然数とし、 ベースバンドの信号に変換されディジタル化された受信
信号が前記分波回路に入力し、 前記分波回路が、 前記チャネル周波数間隔Δｆの自然数倍のサンプリング
周波数ｆsを発生する標本化タイミング発生回路と、 前記ディジタル化された受信信号による複素ディジタル
数値系列を入力とし前記サンプリング周波数ｆsに同期
してシフト動作を行うＮ出力のシフトレジスタと、 前記シフトレジスタの各段の出力を前記サンプリング周
波数ｆsに同期して標本化する標本化回路と、 前記標本化回路から並列出力されるＮ個の信号に対して
それぞれ１個ずつ設けられたディジタルサブフィルタ
と、 前記各ディジタルサブフィルタの各出力を入力としてＮ
点の複素フーリエ変換を行うフーリエ変換回路と、 前記フーリエ変換回路の出力に設けられたＮ入力Ｎ出力
のスイッチ回路と、 ｋを０からＮ−１までの各整数として、周波数がそれぞ
れ前記チャネル周波数間隔Δｆのｋ倍である複素信号を
発生する複素局部発振回路と、 Ｎ個の複素乗算器を備えて前記スイッチ回路の各出力と
前記各複素信号とを１対１で乗算してＮ個の出力信号と
して出力する複素乗算回路と、 前記各複素乗算器ごとに設けられたＤ／Ａ変換器と、を
有し、 前記各Ｄ／Ａ変換器の出力において周波数分割多重分波
された信号を得ることを特徴とする可変帯域幅周波数分
割多重通信方式。 - 【請求項５】 前記サンプリング周波数ｆsがＮΔｆで
表わされ、前記受信側装置に、受信中間周波数信号を受
けてこれを直交振幅復調する直交振幅復調回路と、前記
直交振幅復調回路の出力を前記サンプリング周波数ｆs
で標本化してディジタル化するＡ／Ｄ変換回路とを有
し、前記Ａ／Ｄ変換回路からの複素ディジタル信号が前
記シフトレジスタに与えられる請求項４に記載の可変帯
域幅周波数分割多重通信方式。 - 【請求項６】 前記スイッチ回路が、１入力３出力のＮ
個のスイッチ素子と、Ｎ個の第１の加算器と、Ｎ個の第
２の加算器とを有し、ｋ番目の第２の加算器はｋ＋１番
目のスイッチ素子の第１の出力端子の値とｋ番目のスイ
ッチ素子の第２の出力端子の値を加算して前記スイッチ
回路のｋ番目の出力端子に出力し、ｋ番目の第１の加算
器はｋ−１番目のスイッチ素子の第３の出力端子の値と
前記スイッチ回路のｋ番目の入力端子の値とを加算して
前記ｋ番目のスイッチ素子の入力端子に入力させる、請
求項４または５に記載の可変帯域幅周波数分割多重通信
方式。 - 【請求項７】 前記複素局部発振回路がＮ式のダイレク
トディジタルシンセサイザで構成されている請求項１ま
たは４に記載の可変帯域幅周波数分割多重通信方式。 - 【請求項８】 前記各ディジタルサブフィルタが全体と
して一つのディジタルフィルタをなし、その周波数特性
が周波数Δｆ／２において折り返し重畳すると［０,Δ
ｆ］なる周波数領域において完全に平坦となるような特
性である請求項１または４に記載の可変帯域幅周波数分
割多重通信方式。 - 【請求項９】 各地域ごとに対応して別個に設けられる
アンテナを有する中継局を使用して多元接続を行い、前
記複数の地域間での完全接続を提供する可変帯域幅周波
数分割多重通信方式において、 前記中継局内が、前記アンテナごとに設けられた受信装
置及び送信装置と、前記チャネル周波数間隔Δｆの自然
数倍のサンプリング周波数ｆsを発生する標本化タイミ
ング発生回路と、ｋを０からＮ−１までの各整数とし
て、周波数がそれぞれ前記チャネル周波数間隔Δｆのｋ
倍である複素信号を発生する複素局部発振回路と、ベー
スバンドマトリクススイッチと、前記受信装置ごとに当
該受信装置と前記ベースバンドマトリクススイッチの入
力側との間に設けられる分波回路と、前記送信装置ごと
に前記ベースバンドマトリクススイッチの出力側と当該
送信装置との間に設けられる合波回路とを有し、 前記各合波回路が、 前記ベースバンドマトリクススイッチから出力されるＮ
本の独立な情報信号に対してそれぞれ１個ずつ設けられ
た複素乗算器を備えて前記各情報信号と前記各複素信号
とを１対１で乗算してＮ個の出力信号として出力する第
１の複素乗算回路と、 Ｎ点の複素フーリエ逆変換演算を行うフーリエ逆変換回
路と、 前記第１の複素乗算回路の出力と前記フーリエ逆変換回
路の入力との間に設けられたＮ入力Ｎ出力の第１のスイ
ッチ回路と、 前記フーリエ逆変換回路のＮ個の出力にそれぞれ１個ず
つ設けられフィルタリングを行う第１のディジタルサブ
フィルタと、 前記各第１のディジタルサブフィルタの出力にそれぞれ
１個ずつ設けられた遅延器と、 前記各遅延器の出力を受けてその総和を前記送信装置に
対して出力する加算回路と、を有し、 ｋ番目（１≦ｋ≦Ｎ）の遅延器が（ｋ−１）／ｆsで表
わされる遅延を対応する第１のディジタルサブフィルタ
の出力に与え、 前記各分波回路が、 前記受信装置からの複素ディジタル数値系列を入力とし
前記サンプリング周波数ｆsに同期してシフト動作を行
うＮ出力のシフトレジスタと、 前記シフトレジスタの各段の出力を前記サンプリング周
波数ｆsに同期して標本化する標本化回路と、 前記標本化回路から並列出力されるＮ個の信号に対して
それぞれ１個ずつ設けられた第２のディジタルサブフィ
ルタと、 前記各第２のディジタルサブフィルタの各出力を入力と
してＮ点の複素フーリエ変換を行うフーリエ変換回路
と、 前記フーリエ変換回路の出力に設けられたＮ入力Ｎ出力
の第２のスイッチ回路と、 Ｎ個の複素乗算器を備えて前記スイッチ回路の各出力と
前記各複素信号とを１対１で乗算してＮ個の出力信号と
して出力する第２の複素乗算回路と、を有し、 前記第２の複素乗算回路の前記各複素乗算器の出力にお
いて周波数分割多重分波された信号を前記ベースバンド
マトリクススイッチに供給することを特徴とする可変帯
域幅周波数分割多重通信方式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9283496A JP2738385B2 (ja) | 1996-04-15 | 1996-04-15 | 可変帯域幅周波数分割多重通信方式 |
| EP97106084A EP0802644B1 (en) | 1996-04-15 | 1997-04-14 | Variable-bandwith frequency division multiplex communication system |
| DE69729681T DE69729681T2 (de) | 1996-04-15 | 1997-04-14 | Frequenzmultiplexnachrichtenübertragungssystem mit variabler Bandbreite |
| US08/839,753 US6014366A (en) | 1996-04-15 | 1997-04-15 | Variable-bandwidth frequency division multiplex communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9283496A JP2738385B2 (ja) | 1996-04-15 | 1996-04-15 | 可変帯域幅周波数分割多重通信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09284242A JPH09284242A (ja) | 1997-10-31 |
| JP2738385B2 true JP2738385B2 (ja) | 1998-04-08 |
Family
ID=14065468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9283496A Expired - Fee Related JP2738385B2 (ja) | 1996-04-15 | 1996-04-15 | 可変帯域幅周波数分割多重通信方式 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6014366A (ja) |
| EP (1) | EP0802644B1 (ja) |
| JP (1) | JP2738385B2 (ja) |
| DE (1) | DE69729681T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011065287A1 (ja) | 2009-11-30 | 2011-06-03 | 三菱電機株式会社 | 分波装置、合波装置および中継装置 |
| WO2012026417A1 (ja) | 2010-08-25 | 2012-03-01 | 三菱電機株式会社 | 分波装置、合波装置および中継装置 |
| US9749947B2 (en) | 2013-04-19 | 2017-08-29 | Mitsubishi Electric Corporation | Wireless communication apparatus and wireless communication control method that performs communication using a frequency division multiplexing method |
| WO2018164060A1 (ja) | 2017-03-06 | 2018-09-13 | 三菱電機株式会社 | 分波回路、合波回路、およびチャネライザ中継器 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5867479A (en) * | 1997-06-27 | 1999-02-02 | Lockheed Martin Corporation | Digital multi-channel demultiplexer/multiplex (MCD/M architecture) |
| US6442381B1 (en) * | 1998-10-30 | 2002-08-27 | Echelon Corporation | Method and apparatus for defining and generating local oscillator signals for down converter |
| JP3399400B2 (ja) | 1999-04-15 | 2003-04-21 | 日本電気株式会社 | 周波数偏移復調回路 |
| US6493358B1 (en) * | 1999-05-19 | 2002-12-10 | Ems Technologies Canada, Limited | Apparatus and method for demultiplexing a frequency division multiplexed input signal and polyphase digital filter network therefor |
| US7102692B1 (en) * | 1999-10-13 | 2006-09-05 | Thomson Licensing | Digital and analog television signal digitization and processing device |
| DE60139116D1 (de) | 2000-03-27 | 2009-08-13 | Opencell Corp | System zum Verteilen von Multiprotokoll-RF-Signalen |
| US6704545B1 (en) | 2000-07-19 | 2004-03-09 | Adc Telecommunications, Inc. | Point-to-multipoint digital radio frequency transport |
| US6944406B1 (en) * | 2000-08-04 | 2005-09-13 | Fujitsu Limited | Transport system with tunable channel spacing DWDM |
| US6512799B2 (en) | 2001-02-06 | 2003-01-28 | University Of South Alabama | Digital communication system and method for increased bit rates |
| US6704372B2 (en) | 2001-09-18 | 2004-03-09 | Broadlogic Network Technologies Inc. | Digital implementation of multi-channel demodulators |
| US20030069022A1 (en) * | 2001-10-04 | 2003-04-10 | Mark Kintis | Amplitude cancellation topology for multichannel applications |
| US8811917B2 (en) | 2002-05-01 | 2014-08-19 | Dali Systems Co. Ltd. | Digital hybrid mode power amplifier system |
| US8380143B2 (en) | 2002-05-01 | 2013-02-19 | Dali Systems Co. Ltd | Power amplifier time-delay invariant predistortion methods and apparatus |
| US8958789B2 (en) | 2002-12-03 | 2015-02-17 | Adc Telecommunications, Inc. | Distributed digital antenna system |
| US7430254B1 (en) | 2003-08-06 | 2008-09-30 | Lockheed Martin Corporation | Matched detector/channelizer with adaptive threshold |
| US7424066B2 (en) * | 2005-01-21 | 2008-09-09 | Analog Devices, Inc. | Receiver structures for selectable direct conversion and low intermediate frequency operational modes |
| JP4541199B2 (ja) * | 2005-03-18 | 2010-09-08 | 三菱電機株式会社 | 受信装置 |
| US7970345B2 (en) * | 2005-06-22 | 2011-06-28 | Atc Technologies, Llc | Systems and methods of waveform and/or information splitting for wireless transmission of information to one or more radioterminals over a plurality of transmission paths and/or system elements |
| CN102017553B (zh) | 2006-12-26 | 2014-10-15 | 大力系统有限公司 | 用于多信道宽带通信系统中的基带预失真线性化的方法和系统 |
| GB0810962D0 (en) | 2008-06-04 | 2008-07-23 | Sony Uk Ltd | Digital signal reception |
| JP5398242B2 (ja) * | 2008-12-03 | 2014-01-29 | 株式会社東芝 | レーダ信号処理装置及びレーダ装置 |
| US8861661B2 (en) | 2010-02-25 | 2014-10-14 | Mitsubishi Electric Corporation | Interference wave suppressing apparatus, relay apparatus, relay system, and interference wave suppressing method |
| KR20180026793A (ko) | 2010-08-17 | 2018-03-13 | 달리 시스템즈 씨오. 엘티디. | 분산 안테나 시스템을 위한 뉴트럴 호스트 아키텍처 |
| KR101829517B1 (ko) | 2010-09-14 | 2018-02-14 | 달리 시스템즈 씨오. 엘티디. | 원격으로 재구성가능한 분산 안테나 시스템 및 방법 |
| US10499269B2 (en) | 2015-11-12 | 2019-12-03 | Commscope Technologies Llc | Systems and methods for assigning controlled nodes to channel interfaces of a controller |
| CN108092704B (zh) * | 2016-11-21 | 2023-04-07 | 普罗斯通信技术（苏州）有限公司 | 多子带可变带宽直放站 |
| WO2018208967A2 (en) * | 2017-05-11 | 2018-11-15 | Wilson Electronics, Llc | Variable channelized bandwidth booster |
| US10333639B2 (en) * | 2017-06-05 | 2019-06-25 | Capacicom Ltd. | Small-footprint digital synthesis channelizer for multiple narrowband frequency-slices |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3706929A (en) * | 1971-01-04 | 1972-12-19 | Philco Ford Corp | Combined modem and vocoder pipeline processor |
| FR2326818A1 (fr) * | 1975-10-02 | 1977-04-29 | Thomson Csf | Systeme de transmission telephonique, multiplexeur et demultiplexeur pour la mise en oeuvre d'un tel systeme |
| JPS63200636A (ja) * | 1987-02-17 | 1988-08-18 | Nec Corp | 可変帯域幅ｆｄｍ分波回路 |
| JPS63200635A (ja) * | 1987-02-17 | 1988-08-18 | Nec Corp | トランスマルチプレクサ |
| DE3837841C1 (en) * | 1988-10-22 | 1990-02-15 | Ant Nachrichtentechnik Gmbh, 7150 Backnang, De | Filter bank for the frequency-division multiplexing or frequency-division demultiplexing of channel signals |
| US5251218A (en) * | 1989-01-05 | 1993-10-05 | Hughes Aircraft Company | Efficient digital frequency division multiplexed signal receiver |
| US5058107A (en) * | 1989-01-05 | 1991-10-15 | Hughes Aircraft Company | Efficient digital frequency division multiplexed signal receiver |
| FR2685593B1 (fr) * | 1991-12-20 | 1994-02-11 | France Telecom | Dispositif de demultiplexage en frequence a filtres numeriques. |
| US5396489A (en) * | 1992-10-26 | 1995-03-07 | Motorola Inc. | Method and means for transmultiplexing signals between signal terminals and radio frequency channels |
| US5657313A (en) * | 1994-05-09 | 1997-08-12 | Victor Company Of Japan, Ltd. | Signal transmitting apparatus and signal receiving apparatus using orthogonal frequency division multiplexing |
| EP0682426B1 (en) * | 1994-05-09 | 2001-10-24 | Victor Company Of Japan, Limited | OFDM transmitter and receiver |
| US5822323A (en) * | 1995-09-29 | 1998-10-13 | Victor Company Of Japan, Ltd. | Frequency division multiplexed signal generating apparatus and related decoding apparatus |
-
1996
- 1996-04-15 JP JP9283496A patent/JP2738385B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-14 EP EP97106084A patent/EP0802644B1/en not_active Expired - Lifetime
- 1997-04-14 DE DE69729681T patent/DE69729681T2/de not_active Expired - Fee Related
- 1997-04-15 US US08/839,753 patent/US6014366A/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011065287A1 (ja) | 2009-11-30 | 2011-06-03 | 三菱電機株式会社 | 分波装置、合波装置および中継装置 |
| US8731123B2 (en) | 2009-11-30 | 2014-05-20 | Mitsubishi Electric Corporation | Demultiplexing device, multiplexing device, and relay device |
| WO2012026417A1 (ja) | 2010-08-25 | 2012-03-01 | 三菱電機株式会社 | 分波装置、合波装置および中継装置 |
| US9136933B2 (en) | 2010-08-25 | 2015-09-15 | Mitsubishi Electric Corporation | Demultiplexing apparatus, multiplexing apparatus, and relay apparatus |
| US9749947B2 (en) | 2013-04-19 | 2017-08-29 | Mitsubishi Electric Corporation | Wireless communication apparatus and wireless communication control method that performs communication using a frequency division multiplexing method |
| WO2018164060A1 (ja) | 2017-03-06 | 2018-09-13 | 三菱電機株式会社 | 分波回路、合波回路、およびチャネライザ中継器 |
| US11456812B2 (en) | 2017-03-06 | 2022-09-27 | Mitsubishi Electric Corporation | Demultiplexing circuit, multiplexing circuit, and channelizer relay unit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0802644B1 (en) | 2004-06-30 |
| EP0802644A3 (en) | 2000-07-05 |
| EP0802644A2 (en) | 1997-10-22 |
| DE69729681T2 (de) | 2004-12-09 |
| JPH09284242A (ja) | 1997-10-31 |
| US6014366A (en) | 2000-01-11 |
| DE69729681D1 (de) | 2004-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2738385B2 (ja) | 可変帯域幅周波数分割多重通信方式 | |
| US5299192A (en) | Digital filter-type frequency demultiplexing device | |
| USRE41797E1 (en) | Polyphase channelization system | |
| EP0280161A2 (en) | FDM demultiplexer using oversampled digital filters | |
| US5872480A (en) | Programmable down-sampler having plural decimators and modulator using same | |
| US5519732A (en) | Digital baseband to IF conversion in cellular base stations | |
| AU4810899A (en) | A method and apparatus for digital channelisation and de-channelisation | |
| JP2000022658A (ja) | 複数搬送波変調方式 | |
| JPH09200164A (ja) | Ｆｄｍａ送受信装置 | |
| JP2005501461A (ja) | デジタル・ダウン・コンバータ | |
| GB1571263A (en) | Converting discrete baseband signals into a discrete baseband signal-sideband frequency-division-multiplex signal and vice versa | |
| JP3299952B2 (ja) | ディジタル信号分波装置、ディジタル信号合波装置、ディジタル信号伝送装置 | |
| US4759013A (en) | FDM-TDM transmultiplexing system | |
| JP5214018B2 (ja) | 受信装置 | |
| US7130361B1 (en) | Telecommunication device with analog fourier transformation unit | |
| JP3974273B2 (ja) | 通信システム | |
| JP3391015B2 (ja) | ディジタル処理直交変調器 | |
| JP2001127736A (ja) | Ｃｄｍａ方式移動通信基地局システムの無線周波数送信装置 | |
| US4145575A (en) | Frequency-division multiplexed signal transmission system | |
| JP6012066B2 (ja) | チャネライザ及び信号処理方法 | |
| JP2754993B2 (ja) | 同相合成スペースダイバーシティ受信装置 | |
| JP3893078B2 (ja) | マルチチャンネル受信機 | |
| JPS6229939B2 (ja) | ||
| JPS6154296B2 (ja) | ||
| JP3409136B2 (ja) | ディジタル放送用直交変調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |