WO2018124677A1 - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
WO2018124677A1
WO2018124677A1 PCT/KR2017/015438 KR2017015438W WO2018124677A1 WO 2018124677 A1 WO2018124677 A1 WO 2018124677A1 KR 2017015438 W KR2017015438 W KR 2017015438W WO 2018124677 A1 WO2018124677 A1 WO 2018124677A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode
light
disposed
semiconductor layer
Prior art date
Application number
PCT/KR2017/015438
Other languages
English (en)
French (fr)
Inventor
김승환
김원호
김종국
서덕원
윤여제
최광기
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160179532A external-priority patent/KR20180075324A/ko
Priority claimed from KR1020160179531A external-priority patent/KR20180075323A/ko
Priority claimed from KR1020170001905A external-priority patent/KR20180080855A/ko
Priority claimed from KR1020170001903A external-priority patent/KR20180080853A/ko
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to US16/473,593 priority Critical patent/US10903404B2/en
Publication of WO2018124677A1 publication Critical patent/WO2018124677A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • G—PHYSICS
    • G08—SIGNALLING
    • G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C23/00—Non-electrical signal transmission systems, e.g. optical systems
    • G08C23/04—Non-electrical signal transmission systems, e.g. optical systems using light waves, e.g. infrared
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Definitions

  • the embodiment relates to a semiconductor device.
  • a semiconductor device including a compound such as GaN, AlGaN, etc. has many advantages, such as having a wide and easy-to-adjust band gap energy, and can be used in various ways as a light emitting device, a light receiving device, and various diodes.
  • light emitting devices such as light emitting diodes and laser diodes using semiconductors of Group 3-5 or Group 2-6 compound semiconductors have been developed through the development of thin film growth technology and device materials.
  • Various colors such as blue and ultraviolet light can be realized, and efficient white light can be realized by using fluorescent materials or combining colors.Low power consumption, semi-permanent lifespan, and fast response speed compared to conventional light sources such as fluorescent and incandescent lamps can be realized. It has the advantages of safety, environmental friendliness.
  • a light-receiving device such as a photodetector or a solar cell
  • a group 3-5 or 2-6 compound semiconductor material of a semiconductor the development of device materials absorbs light in various wavelength ranges to generate a photocurrent.
  • light in various wavelengths can be used from gamma rays to radio wavelengths. It also has the advantages of fast response speed, safety, environmental friendliness and easy control of device materials, making it easy to use in power control or microwave circuits or communication modules.
  • the semiconductor device may replace a light emitting diode backlight, a fluorescent lamp, or an incandescent bulb, which replaces a cold cathode tube (CCFL) constituting a backlight module of an optical communication means, a backlight of a liquid crystal display (LCD) display device.
  • CCFL cold cathode tube
  • LCD liquid crystal display
  • the semiconductor device using the optical communication means is typically a field absorption modulator (EAM) using the short wavelength of the laser diode.
  • EAM field absorption modulator
  • the laser diode is not only difficult to manufacture, but also has a problem that alignment of the optical modulator and the laser diode is difficult due to a narrow beam. Therefore, there is a problem that the light output falls.
  • the embodiment provides a semiconductor device having improved light output.
  • the embodiment provides a semiconductor device having improved alignment of a light emitting unit and a light modulation unit.
  • the embodiment can provide a semiconductor device in which a light emitting diode and an optical modulator are integrally manufactured.
  • the embodiment provides a semiconductor device having an improved extinction ratio.
  • the embodiment provides a semiconductor device capable of preventing light leakage.
  • the embodiment provides a semiconductor device having a flat light exit surface.
  • the embodiment provides a semiconductor device in which light is concentrated and emitted.
  • a semiconductor device includes a semiconductor structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer. ; A first electrode disposed on the first conductive semiconductor layer; A 2-1 electrode disposed on the second conductive semiconductor layer; And a 2-2 electrode disposed on the second conductivity type semiconductor layer and spaced apart from the 2-1 electrode, wherein the second electrode is between the 2-1 electrode and the 2-2 electrode.
  • the thickness of the conductive semiconductor layer is thinner than the thickness of the second conductive semiconductor layer vertically overlapping the 2-1 electrode and the 2-2 electrode, and the 2-2 electrode is formed from the 2-1 electrode.
  • the first conductive semiconductor layer A first cladding layer disposed on the first conductivity type semiconductor layer; An optical waveguide disposed on the first clad layer; A second clad layer disposed on the optical waveguide; And a second conductive semiconductor layer disposed on the second clad layer, wherein the optical waveguide includes an active layer including a plurality of well layers and a barrier layer, and an absorption layer disposed between the first clad layer and the active layer. Wherein the absorbing layer absorbs some wavelengths of the first light generated in the active layer.
  • the absorption wavelength band of the absorption layer may be smaller than the emission peak of the first light.
  • An intersection point X1 of the absorption spectrum of the absorption layer and the emission spectrum of the first light may satisfy the following relational expression.
  • the light emission peak is the light emission peak of the first light
  • the half width is the half width of the first light
  • the indium composition of the absorber layer may be 80% to 95% of the indium composition of the well layer.
  • the thickness of the absorber layer may be 95% to 105% of the thickness of the well layer.
  • the absorbing layer may include a repeatedly stacked first layer and a second layer, and the indium composition of the first layer may be 80% to 95% of the indium composition of the well layer.
  • the thickness of the second layer closest to the active layer among the plurality of second layers may be thicker than the thickness of the remaining second layer.
  • the thickness of the second layer closest to the active layer may be 60 ohms to 200 ohms.
  • the second layer may include a dopant.
  • Doping concentration of the second layer is To Can be.
  • the optical waveguide includes a superlattice layer disposed between the absorbing layer and the first cladding layer, wherein the superlattice layer includes a plurality of first lattice layers and a second lattice layer, and the first lattice layer is indium. It may include.
  • the difference in indium composition between the first layer and the first lattice layer may be greater than the difference in indium composition between the well layer and the first layer.
  • the active layer may absorb the first light when a reverse bias voltage is applied.
  • a semiconductor device includes a semiconductor structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer. ; A first electrode disposed on the first conductive semiconductor layer; A second electrode disposed on the second conductive semiconductor layer; And a third electrode disposed on the second conductive semiconductor layer and spaced apart from the second electrode in a first direction, the third electrode being disposed in a first direction between the second electrode and the third electrode.
  • the ratio of the shortest separation distance and the length of the second electrode in the first direction is 1: 2 to 1:40, and the first direction is a direction perpendicular to the thickness direction of the semiconductor structure.
  • the second conductivity type semiconductor layer may include a first region, a third region, and a second region in the order of the first direction.
  • the third region may electrically connect the second electrode and the third electrode.
  • the semiconductor device may include a light emitting unit; An optical modulator spaced apart from the light emitting part; And a connection part between the light emitting part and the light modulation part, the light emitting part including the first area, the light modulating part including the second area, and the connecting part including the third area.
  • the interval between the second electrode and the third electrode may be 5 ⁇ m to 20 ⁇ m.
  • a first cladding layer disposed between the first conductivity type semiconductor layer and the active layer; And a second cladding layer disposed between the second conductivity type semiconductor layer and the active layer.
  • the first cladding layer and the second cladding layer may have a higher composition of Al than the active layer.
  • the first cladding layer and the second cladding layer may have a smaller refractive index than the active layer.
  • the band gap of the first clad layer and the band gap of the second clad layer may be greater than the band gap of the active layer.
  • the thickness of the third region of the second conductive semiconductor layer may be smaller than the thickness of the first region of the second conductive semiconductor layer and the thickness of the second region of the second conductive semiconductor layer.
  • the apparatus may further include a 2-1 pad disposed on the second electrode.
  • the apparatus may further include a second-2 pad disposed on the third electrode.
  • Some current in the second electrode may flow toward the third electrode through the third region.
  • An optical module includes a substrate; And a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer.
  • a first electrode disposed on the first conductive semiconductor layer;
  • a second electrode disposed on the second conductive semiconductor layer;
  • a third electrode disposed on the second conductivity type semiconductor layer and including a third electrode spaced apart from the second electrode in a first direction.
  • the ratio of the shortest separation distance in one direction and the length of the second electrode in the first direction is 1: 2 to 1:40, and the first direction is a direction perpendicular to the thickness direction of the semiconductor structure.
  • An optical communication system includes a transmission module including the semiconductor device according to claim 1; A receiving module for receiving a signal transmitted from the optical module; And an optical fiber connecting the transmitting module and the receiving module, wherein the optical fiber includes a plastic material.
  • a semiconductor device includes a first conductive semiconductor layer, an active layer disposed on the first conductive semiconductor layer, and a second conductive semiconductor layer disposed on the active layer.
  • a semiconductor structure comprising a light emitting region and a modulation region disposed in a direction; And an insulating layer disposed on the semiconductor structure, wherein the active layer and the second conductive semiconductor layer extend to one side of the second conductive semiconductor layer, and the insulating layer is the second conductive semiconductor layer. Spaced apart from one side of the, and includes a protrusion protruding in the first direction.
  • the semiconductor structure may include an exposed top surface.
  • An edge of the first conductivity type semiconductor layer may be exposed in the first direction.
  • the exposed upper surface of the second conductive semiconductor layer may have a length of 30 ⁇ m to 50 ⁇ m.
  • the first electrode, the second electrode, and the third electrode may penetrate the insulating layer.
  • the insulating layer may be disposed between the semiconductor structure and the first electrode, the second electrode, and the third electrode.
  • the emission area includes a first emission part disposed on one side in the first direction, and the modulation area is adjacent to the first emission part of the emission area and disposed on the other side in the first direction, and It may include a second emission unit disposed on one side in the first direction.
  • the length between the first emitting part and the first incident part may be smaller than the length between the first emitting part of the emission area and the second emitting part of the modulation area.
  • the protrusion may have a width of 16 ⁇ m to 24 ⁇ m.
  • the semiconductor structure may further include an insulating region disposed between the light emitting region and the modulation region in the first direction.
  • the length ratio of the length of the protrusion and the length of the insulating layer spaced apart from one side of the second conductive semiconductor layer may be 1: 5/4 to 1: 25/7.
  • Light generated in the emission area may pass through the modulation area.
  • Light may be emitted through the outermost surface of the semiconductor structure in the first direction.
  • a first cladding layer disposed between the first conductivity type semiconductor layer and the active layer; And a second cladding layer disposed between the second conductivity type semiconductor layer and the active layer.
  • the light output of the semiconductor device can be improved.
  • alignment of the light emitting part and the light modulating part of the semiconductor device may be improved.
  • the half width of the light emitted from the light emitting diode can be reduced.
  • optical transmission length can be improved, and noise can be improved.
  • the extinction ratio of the semiconductor device may be improved.
  • the light leakage phenomenon of the semiconductor device can be prevented.
  • the light exit surface of the semiconductor device may be flattened.
  • the light of the semiconductor element may be concentrated and emitted.
  • FIG. 1 is a conceptual diagram of an optical communication system according to the present invention
  • FIG. 2 is a conceptual diagram illustrating a process of modulating an optical signal by a semiconductor device according to the present invention
  • FIG. 3 is a perspective view of a semiconductor device according to an embodiment of the present invention. 4 is a cross-sectional view of the region II ′ of FIG. 3,
  • FIG. 5 is an enlarged view of a portion F of FIG. 4,
  • 6A to 6C are plan views according to various modifications of the semiconductor device according to the embodiment of the present invention.
  • FIG. 7 is an enlarged view of a region of the semiconductor device of FIG. 1, corresponding to portion F of FIG. 4;
  • FIG. 8 is a graph illustrating a current value according to a voltage of a semiconductor device and a comparative example according to an embodiment of the present invention
  • FIG. 9 is a plan view of a semiconductor device according to another embodiment of the present disclosure.
  • FIG. 10 is a cross-sectional view along the A-A direction of FIG.
  • FIG. 11 is a sectional view along the B-B direction in FIG. 9,
  • FIG. 12 is a view showing the semiconductor structure of FIG. 10,
  • 15 is a view showing a waveguide process of light
  • 17A to 17C illustrate various arrangements of an absorber layer and a superlattice layer.
  • FIG. 18 is a perspective view of a semiconductor device according to still another embodiment of the present invention.
  • FIG. 19 is a top view of a semiconductor device according to still another embodiment of the present invention.
  • FIG. 20 is a cross-sectional view of a semiconductor device according to still another embodiment of the present invention.
  • FIG. 21 is an enlarged view of a portion F ′ of FIG. 20;
  • FIG. 24C is a perspective view of FIG. 24B;
  • FIG. 25 is a top view of a semiconductor device of another embodiment according to the present invention.
  • FIG. 26 is a cross-sectional view of the portion BB ′ in FIG. 25;
  • FIG. 27 is an enlarged view of a portion F ′′ in FIG. 25,
  • 29 is a side view of a semiconductor device of another embodiment
  • 30A to 30E are views illustrating a method of manufacturing a semiconductor device according to another embodiment of the present invention.
  • 31A to 31D are top views illustrating a method of manufacturing a semiconductor device of still another embodiment according to the present invention.
  • FIG. 32 is a top view of a semiconductor device according to still another embodiment of the present invention.
  • 33 is a conceptual diagram of an optical transmission module according to an embodiment of the present invention.
  • the semiconductor device may include various electronic devices such as a light emitting device, a light receiving device, and an optical modulator.
  • the light emitting device, the light receiving device, and the optical modulator may all include a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer. have.
  • the semiconductor device according to the present embodiment may be a light emitting device and an optical modulator.
  • the light emitting device emits light by recombination of electrons and holes, and the wavelength of the light is determined by the energy band gap inherent in the material. Thus, the light emitted may vary depending on the composition of the material.
  • the optical modulator may be an electro-absorption modulator (EAM). However, this does not limit the present invention.
  • the field absorption modulator can be driven at a low voltage, and the device can be miniaturized.
  • the optical modulator may vary the degree of light absorption according to the applied voltage. That is, the optical modulator may output light modulated by emitting light incident on the outside or off-state according to a change in the applied voltage.
  • FIG. 1 is a conceptual diagram of an optical communication system according to the present invention.
  • an optical communication system includes a first optical transceiver 3 communicating with a first host 1, a second optical transceiver 4 communicating with a second host 2, and a first optical communication. It includes a channel coupled between the transceiver 3 and the second optical transceiver 4.
  • the first host 1 and the second host 2 are not particularly limited as long as they are electronic devices that can communicate.
  • the first host 1 may be a server
  • the second host 2 may be a personal computer.
  • the first optical transceiver 3 and the second optical transceiver 4 may each be a bidirectional communication module including an optical transmission module 5 and an optical reception module 6, but embodiments of the present invention are not limited thereto. Do not.
  • the first optical transceiver 3 may be an optical transmission module and the second optical transceiver 4 may be an optical reception module.
  • the bidirectional communication method will be described based on a bidirectional communication method.
  • the optical transmission module 5 of the first optical transceiver 3 may be connected to the optical reception module 6 of the second optical transceiver 4 by the first optical fiber 8.
  • the optical transmission module 5 may convert an electrical signal of the host into an optical signal.
  • the control unit 7 may modulate the optical signal according to the electrical signal of the host.
  • the controller 7 may include a driver IC.
  • the optical receiving module 6 of the first optical transceiver 3 may be connected to the optical transmission module 5 of the second optical transceiver 4 by the second optical fiber 9.
  • the optical receiving module 6 may convert an optical signal into an electrical signal.
  • the controller 7 may amplify the converted electrical signal (TIA) or extract packet information from the electrical signal and transmit the packet information to the host.
  • the optical transmission module 5 may include a semiconductor device 100 according to the present invention.
  • FIG. 2 is a conceptual diagram illustrating a process in which an optical signal is modulated by a semiconductor device according to the present invention.
  • the semiconductor device 100 may include a light emitting part 5a and a light modulator 5b.
  • the semiconductor device 100 may be a component of the optical transmission module 5 of FIG. 1.
  • the semiconductor device 100 may be applied to all of the semiconductor devices according to various embodiments described below with reference to FIGS. 3 to 32.
  • the light emitter 5a and the light modulator 5b may be applied to the light emitter and the light modulator of the semiconductor device according to various embodiments described below with reference to FIGS. 3 to 32.
  • the semiconductor device 100 may modulate the optical signal L1 using the electrical signal E1. That is, the light emitted from the light emitting part 5a may be modulated by the light modulator 5b.
  • the electric signal E1 when the electric signal E1 is provided, it may be referred to as a "1 state", and when the electric signal E1 is not provided as a "0 state”.
  • the electrical signal E1 may be a reverse bias voltage.
  • the semiconductor device 100 When in the "1 state", the semiconductor device 100 may emit an optical signal L1 (On-state), and when in the "0 state", the semiconductor device 100 may not emit the optical signal L1. (Off-state) Accordingly, the semiconductor device 100 may output a pulsed light signal having a period and emitting or not emitting the optical signal L1.
  • the semiconductor device 100 according to the present invention may have a bent energy bandgap structure in the absence of an electric field, and may have a relatively flat energy bandgap structure when a reverse voltage is provided.
  • the semiconductor device 100 according to the present invention may absorb light in the active layer when there is no electric field. That is, in the semiconductor device 100 according to the present invention, the energy band gap of the active layer including the nitride semiconductor is asymmetrically formed. This is due to the presence of a strong piezoelectric field inside the light absorption layer.
  • Such piezoelectric electric fields can be caused by a variety of causes.
  • the piezoelectric magnetic field may be caused by strain due to lattice constant mismatch.
  • the active layer may transmit light. This is because when the reverse bias voltage is applied, the energy band becomes relatively flat and the band gap becomes large.
  • the light modulator 5b may output an optical signal by modulating the emitted light according to a change in voltage.
  • FIG. 3 is a perspective view of a semiconductor device according to an embodiment of the present invention.
  • 4 is a cross-sectional view of the region II ′ of FIG. 3.
  • 5 is an enlarged view of a portion F of FIG. 4.
  • a semiconductor device 100 may include a light emitting unit 5a, a light modulator 5b, and a light emitting unit 5a and a light modulator 5b.
  • the spacer region 5c may be disposed.
  • the semiconductor device 100 may include a substrate 110, a semiconductor structure 120, a first electrode 161, and second electrodes 162a and 162b.
  • the light emitting unit 5a and the light modulator 5b may be disposed together on the substrate 110. That is, the light emitter 5a may be disposed on one side of the substrate 110, and the light modulator 5b may be disposed on the other side of the substrate 110.
  • the light emitting unit 5a and the light modulator 5b may be separated from each other in the first direction (X-axis direction) through which light travels by the spacer region 5c.
  • the spacer region 5c may be disposed between the light emitter 5a and the light modulator 5b.
  • a portion of the second conductivity-type semiconductor layer 140 corresponding to the spacer region 5c may be etched to electrically separate the light emitter 5a and the light modulator 5b. Accordingly, the light emitting portion 5a and the light modulator 5b may be driven separately by the spacer region 5c.
  • the light emitting portion 5a may be driven by a constant direct current to emit light, and the light modulator 5b may be alternatingly driven to modulate the light.
  • Light emitted from the light emitting layer (active layer) of the light emitting unit 5a may travel in a first direction (X-axis direction) corresponding to the long axis due to a difference in refractive index between the top, bottom, and sides of the light emitting layer. That is, the light emitter 5a may move by emitting light in the X-axis direction.
  • the absorbing layer (active layer) of the light modulator 5b may absorb or transmit light incident from the light emitter 5a in the first direction (X-axis direction).
  • the optical modulator 5b may modulate the optical signal emitted to the output terminal.
  • the output terminal may mean an end positioned on the opposite side of the light emitting unit 5a of the light modulator 5b.
  • the light emitting unit 5a and the light modulator 5b may be integrated together on the substrate 110 in a horizontal type.
  • the light emitting unit 5a and the light modulator 5b may be separated by the spacer region 5c.
  • the light emitter 5a, the spacer region 5c, and the light modulator 5b may be continuously formed in the first direction (X-axis direction). That is, the light emitting portion 5a, the spacer region 5c and the light modulating portion 5b may be manufactured at the same time.
  • the light output part 5a-1 of the light emitting part 5a (the end facing the light modulating part of the light emitting part) and the input end 5b-1 of the light modulating part 5b, the end facing the light emitting part of the light modulating part 5b) May be aligned to face each other along a first direction (X-axis direction). That is, the semiconductor device 100 according to the present invention can prevent misalignment of the light emitting unit 5a and the light modulator 5b and can improve light loss.
  • Substrate 110 may be a translucent, conductive or insulating substrate.
  • the substrate 110 may include at least one of sapphire (Al 2 O 3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga 2 O 3.
  • the substrate 110 includes a first surface 111 on which the semiconductor structure 120 is disposed.
  • the light emitting portion 5a may be disposed on one side of the first surface 111
  • the light modulator 5b may be disposed on the other side of the first surface 111.
  • the semiconductor structure 120 may be disposed on the substrate 110.
  • the semiconductor structure 120 includes a first conductive semiconductor layer 130, a second conductive semiconductor layer 140, and an active layer disposed between the first conductive semiconductor layer 130 and the second conductive semiconductor layer 140. 150 may be included.
  • the first conductivity type semiconductor layer 130 may be disposed on the substrate 110.
  • the first conductivity-type semiconductor layer 130 may be implemented as at least one of the compound semiconductors of the III-V group and the II-VI group.
  • the first conductivity-type semiconductor layer 130 may be formed of, for example, a semiconductor material having a composition formula of InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the first conductivity type semiconductor layer 130 may include, for example, at least one of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, and AlInN.
  • the first conductive semiconductor layer 130 may be an n-type semiconductor layer doped with n-type dopants such as Si, Ge, Sn, Se, Te, or the like.
  • the active layer 150 may be disposed on the first conductivity type semiconductor layer 130.
  • the active layer 150 is a layer where electrons (or holes) injected through the first conductive semiconductor layer 130 and holes (or electrons) injected through the second conductive semiconductor layer 140 meet each other.
  • the active layer 150 may be a material having a spontaneous polarization and a band gap bent.
  • the active layer 150 may be implemented by at least one of compound semiconductors of group III-V and group II-VI, for example.
  • the active layer 150 may include a plurality of well layers and a plurality of barrier layers that are alternately arranged, but is not limited thereto.
  • the active layer 150 may be formed of a semiconductor material having a composition formula of InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the active layer 150 may include at least one of InGaN / GaN, GaN / AlGaN, AlGaN / AlGaN, InGaN / AlGaN, and InGaN / InGaN pairs.
  • the active layer 150 disposed in the light emitting portion 5a may act as a light emitting layer. That is, as the electrons and holes recombine, the active layer 150 of the light emitting unit 5a may generate light due to a band gap difference depending on a material of forming the active layer 150.
  • the active layer 150 disposed on the light modulator 5b may serve as a light absorbing layer. That is, as the electrons and holes recombine, the active layer 150 of the light modulator 5b may absorb or transmit light due to a band gap difference depending on a material of forming the active layer 150b.
  • the intensity of light output from the output terminal may be weak.
  • the intensity of light output from the output terminal may be sufficient.
  • the active layer 150 of the light modulator 5b may absorb or transmit light so that an optical signal input from the active layer 150 of the light emitter 5a may be modulated at an output terminal.
  • the active layer 150 may be an optical waveguide. That is, light is generated in the active layer 150 of the light emitting unit 5a, and light is modulated in the active layer 150 of the light modulator 5b. Light may move from the active layer 150 of the light emitting part 5a along the active layer 150 of the light modulator 5b in the first direction (X-axis direction).
  • the active layer 150 may have an area smaller than that of the first conductivity-type semiconductor layer 130 when viewed from above. In general, as the area of the active layer 150 increases, the capacitance may increase. In addition, as the capacitance value decreases, high-speed operation of the semiconductor device 100 may be realized. In particular, it is advantageous to have a low capacitance value for the high speed operation of the light modulator 5b. Therefore, the active layer 150 may be disposed only on a portion of the first conductive semiconductor layer 130.
  • the second conductivity type semiconductor layer 140 may be disposed on the active layer 150.
  • the second conductivity type semiconductor layer 140 may have an area corresponding to the active layer 150.
  • the second conductivity-type semiconductor layer 140 may be implemented with at least one of compound semiconductors such as group III-V and group II-VI.
  • the second conductivity-type semiconductor layer 140 may be formed of, for example, a semiconductor material having a composition formula of InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the second conductive semiconductor layer 140 may include at least one of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, and AlInN, for example.
  • the second conductive semiconductor layer 140 may be a p-type semiconductor layer doped with p-type dopants such as Mg, Zn, Ca, Sr, and Ba.
  • the semiconductor structure 120 may be formed by sequentially etching the first conductive semiconductor layer 130, the active layer 150, and the second conductive semiconductor layer 140, and then etching a portion of the region. That is, the first conductive semiconductor layer 130, the active layer 150, and the second conductive semiconductor layer 140 are disposed to have the same area, and then the first conductive semiconductor layer 140 is formed from the first conductive semiconductor layer 140. Etching may occur up to a portion of layer 130. Therefore, some regions of the first conductivity-type semiconductor layer 130 may be exposed after etching.
  • the upper portion of the semiconductor device 120 (the upper portion of the first conductive semiconductor layer 130, the active layer 150, and the second conductive semiconductor layer 140) may be formed. It may have a shape protruding from a portion of the first conductivity-type semiconductor layer 130. Therefore, the area of the active layer 150 is relatively smaller than the area of the first conductivity type semiconductor layer 130, and the high speed operation of the semiconductor device 100 may be realized due to the reduced capacitance.
  • the long axis length (X axis direction) and the short axis length (Y axis direction) of the active layer 150 are both shorter than the long axis length and the short axis length of the first conductive semiconductor layer 130.
  • this does not limit the present invention.
  • the above description does not limit the manufacturing method of the semiconductor structure 100 of the present invention.
  • the light emitting part 5a may face the first-first surface 5a-1 and the first-first surface 5a-1 facing the light modulator 5b. It may include two sides (5a-2).
  • the light modulator 5b may include a second-first surface 5b-1 facing the light emitter 5a.
  • the length of the first-first surface 5a-1 may be equal to or smaller than the length of the second-first surface 5b-1.
  • the length of the first-second surface 5a-2 may be longer than the length of the first-first surface 5a-1 and the second-first surface 5b-1. This will be described later.
  • the second conductive semiconductor layer 140 includes the second conductive first semiconductor layer 140a corresponding to the light emitting part 5a and the second conductive second semiconductor layer 140b corresponding to the light modulator 5b. ) And the second conductivity-type third semiconductor layer 140c corresponding to the spacer region 5c.
  • the second conductivity-type semiconductor layer 140 may include a first surface 140-1 contacting the active layer 150 and a second surface 140-2 facing the first surface 140-1. Can be.
  • a groove H having a predetermined depth may be formed in the spacer region 5c from the second surface 140-2 of the second conductive semiconductor layer 140. That is, the spacer region 5c may be a region where the groove H having a predetermined depth is formed by etching. The spacer region 5c may mean a region between one end and the other end of the groove H in which etching is performed.
  • the light emitting unit 5a and the light modulator 5b may be integrally formed on the substrate 110. That is, since the optical waveguides (active layer 150) of the light emitting unit 5a and the optical modulator 5b are continuously formed, a structure for minimizing interference between the two may be necessary. Therefore, a portion of the second conductivity-type semiconductor layer 140 may be etched to separate the light emitting portion 5a and the light modulator 5b. That is, in the semiconductor device 100 according to the present invention, the spacer region 5c may be formed by etching a part of the second conductivity-type semiconductor layer 140 between the light emitting portion 5a and the light modulator 5b. have.
  • the thickness of the second conductivity-type third semiconductor layer 140c may be thinner than the thickness of the second conductivity-type first and second semiconductor layers 140a and 140b. That is, the second conductivity type third semiconductor layer 140c may be etched in the second conductivity type semiconductor layer 140 to refer to a relatively thin portion. Therefore, the minimum thickness of the etched second conductivity type third semiconductor layer 140c may be thinner than the thicknesses of the second conductivity type first and second semiconductor layers 140a and 140b that are not etched.
  • the second conductive third semiconductor layer 140c may be electrically The resistance may increase. That is, the flow of current in the second conductive third semiconductor layer 140c may be minimized, and the second conductive first and second semiconductor layers 140a and 140b may be electrically insulated. Therefore, the flow of current in the first direction can be suppressed by the spacer region 5c, and electrical interference between the light emitting portion 5a and the light modulator 5b can be minimized.
  • connection surfaces of the second conductive third semiconductor layer 140c and the second conductive first and second semiconductor layers 140a and 140b are illustrated as inclined surfaces. This may be because etching is more actively performed at the center when the second conductivity-type semiconductor layer 140 of the spacer region 5c is etched.
  • the present invention is not limited thereto, and the second conductivity-type third semiconductor layer 140c may have various forms after etching.
  • the minimum thickness T2 of the second conductive semiconductor layer 140 may be 0.1 to 0.5 times the maximum thickness T1.
  • the maximum thickness T1 of the second conductivity type semiconductor layer 140 may be the thickness (maximum thickness) of the second conductivity type first semiconductor layer 140a or the second conductivity type second semiconductor layer 140b. . That is, the maximum thickness T1 of the second conductivity type semiconductor layer 140 may be the thickness of an unetched region.
  • the minimum thickness T2 of the second conductive semiconductor layer 140 may be the minimum thickness of the second conductive third semiconductor layer 140c. That is, the minimum thickness T2 of the second conductivity type semiconductor layer 140 may be the thickness of the region etched to the maximum. Therefore, the maximum depth T3 etched of the second conductivity-type semiconductor layer 140 may be 0.5 to 0.9 times the maximum thickness T1.
  • the light path may not be sufficiently secured.
  • the light may be spread not only to the active layer 150 but also to a portion of the first and second conductivity-type semiconductor layers 130 and 140 adjacent to the active layer 150. This may be because light is diffusive. That is, light travels along some regions of the active layer 150 and the first and second conductive semiconductor layers 130 and 140 adjacent thereto. Therefore, when the thickness of the second conductivity-type third semiconductor layer 140c is too thin, the light path may be too small, resulting in light loss. In addition, the thickness of the second conductivity-type third semiconductor layer 140c may be so thin that damage to the lower active layer 150 may occur.
  • the minimum thickness T2 of the second conductive semiconductor layer 140 is thicker than 0.5 times the maximum thickness T1, electrical interference between the light emitting unit 5a and the light modulator 5b may occur. That is, the second conductivity type third semiconductor layer 140c may not have a resistance value sufficient to prevent interference between the light emitter 5a and the light modulator 5b.
  • the width D1 of the second conductive third semiconductor layer 140c may be 5 to 50 ⁇ m.
  • the width D1 of the second conductivity-type third semiconductor layer 140c may be the width D1 of the spacer region 5c. That is, the width D1 of the second conductivity type third semiconductor layer 140c may be a distance between the light emitting part 5a and the light modulator 5b.
  • the width D1 of the second conductive third semiconductor layer 140c is smaller than 5 ⁇ m, insulation between the light emitting part 5a and the light modulator 5b may not be achieved. That is, the distance between the light emitting unit 5a and the light modulator 5b is too close, and electrical interference may occur between the two.
  • the width D1 of the second conductive third semiconductor layer 140c is larger than 50 ⁇ m, light loss may occur between the light emitting portion 5a and the light modulator 5b. That is, the light loss may occur because the distance between the light emitting portion 5a and the light modulator 5b is too long.
  • the first electrode 161 may be disposed on the first conductivity type semiconductor layer 130.
  • the first electrode 161 may be disposed in a region in which the active layer 150 and the second conductive semiconductor layer 140 are not disposed in the first conductive semiconductor layer 130.
  • the first electrode 161 may be disposed in a portion of the first conductive semiconductor layer 130 exposed after etching.
  • the first electrode 161 is illustrated to overlap the light emitting portion 5a, the light modulator 5b, and the spacer region 5c in the second direction (Y axis), but the present invention is not limited thereto.
  • the first electrode 161 may be electrically connected to the first conductivity type semiconductor layer 130.
  • the first electrode 161 may be selected from Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au, and an optional alloy thereof.
  • the second electrodes 162a and 162b may be disposed on the semiconductor structure 120.
  • the second electrodes 162a and 162b may be formed of the same material as the first electrode 161.
  • the second electrodes 162a and 162b may include a 2-1 electrode 162a and a 2-2 electrode 162b.
  • the second-first electrode 162a may be disposed in the light emitting unit 5a and the second-second electrode 162b may be disposed in the light modulator 5b.
  • the 2-1 electrode 162a and the 2-2 electrode 162b may be spaced apart from each other.
  • the second-first electrode 162a may cover the entire upper surface of the light emitting unit 5a. Therefore, the semiconductor structure corresponding to the light emitting part 5a may be disposed inside (lower) the 2-1 electrode 162a.
  • the second-2 electrode 162b may cover the entire upper surface of the light modulator 5b. Therefore, the semiconductor structure corresponding to the light modulator 5b may be disposed inside (lower) the second-2 electrode 162b. That is, the 2-1 electrode 162a may be disposed on the second conductivity type first semiconductor layer 140a and the 2-2 electrode 162b may be disposed on the second conductivity type second semiconductor layer 140b. have.
  • the second-second electrode 162b may include a first region 162b-1 facing the second-first electrode 162a.
  • the first region 162b-1 may be a surface disposed closest to the 2-1 electrode 162a among the 2-2 electrodes 162b to face the 2-1 electrode 162a.
  • the second-1 electrode 162a may include a second region 162a-1 facing the second-2 electrode 162b.
  • the second region 162a-1 may be a surface disposed closest to the second-second electrode 162b among the second-first electrode 162a and facing the second-second electrode 162b. That is, the second region 162a-1 and the first region 162b-1 may be disposed to face each other.
  • the second-first electrode 162a may further include a third region 162a-2 facing the second region 162a-1 from the opposite side of the second region 162a-1.
  • the third region 162a-2 may be a surface disposed farthest from the 2-2 electrode 162b of the 2-1 electrode 162a.
  • the third region 162a-2 and the second region 162a-1 may be surfaces disposed at one end and the other end of the second-first electrode 162a in the X-axis direction.
  • the length W1 of the first region 162b-1, the length W2 of the second region 162a-1, and the length W3 of the third region 162a-2 have a relationship of W3> W1 ⁇ W2.
  • the active layer 150, the second conductivity-type semiconductor layer 140, and the 2-1 and 2-2 electrodes 162a and 162b may have the same area and may be sequentially stacked. This will be described later.
  • the 2-1nd electrode 162a and the 2-2nd electrode 162b may be disposed in areas spaced apart from each other of the second conductivity-type semiconductor layer 140 to be electrically insulated from each other. That is, the second electrodes 162a and 162b electrically connected to the second conductive semiconductor layers 140a and 140b of the light emitting unit 5a and the light modulator 5b may be independently driven by the spacer region 5c. Can be.
  • the first electrode 161 electrically connected to the first conductivity type semiconductor layer 130 may serve as a common electrode of the light emitting unit 5a and the light modulator 5b.
  • An electrode pad (not shown) may be further disposed on the first electrode 161 and the second electrode 162a and 162b.
  • the semiconductor device 100 may be connected to and driven by an external device by an electrode pad.
  • an insulating layer (not shown) may be disposed in a region in which the electrodes 161, 162a, and 162b and the reflective layer 170, which will be described later, are not disposed in the semiconductor device 100, and may be electrically insulated from the outside.
  • 6A through 6C are plan views illustrating various modifications of the semiconductor device according to the embodiment.
  • FIG. 6A may be a plan view of the semiconductor device 100 shown in FIG. 3.
  • the first electrode 161 is omitted for convenience.
  • the length of the light emitting unit 5a and the light modulator 5b in the second direction (Y-axis direction) will be described with reference to FIGS. 3 to 5.
  • the second-first electrode 162a may be disposed on the light emitting unit 5a, and the second-second electrode 162b may be disposed on the light modulator 5b.
  • the second-2 electrode 162b may include the first region 162b-1.
  • the first region 162b-1 may be a surface facing the 2-1 -th electrode 162a of the 2-2 electrode 162b.
  • the second-1 electrode 162a may include a second region 162a-1 and a third region 162a-2.
  • the second region 162a-1 may be a surface facing the second-2 electrode 162b of the 2-1 electrode 162a. That is, the second region 162a-1 and the first region 162b-1 may be disposed to face each other.
  • the third region 162a-2 may be a surface disposed on an opposite side of the second region 162a-1 of the second-first electrode 162a. That is, the second region 162a-1 and the third region 162a-2 may be surfaces disposed at both ends of the second-first electrode 162a in the first direction (X-axis direction), respectively.
  • the light emitting unit 5a faces the first-first surface 5a-1 and the first-first surface 5a-1 facing the light modulator 5b. It may include the first-second surface (5a-2).
  • the first-first surface 5a-1 and the first-second surface 5a-2 may refer to surfaces disposed at both ends of the light emitting portion 5a in the first direction (X-axis direction), respectively.
  • the light modulator 5b may include a second-first surface 5b-1 facing the light emitter 5a.
  • the second-first surface 5b-1 may mean a surface disposed at one end of the light modulator 5b in the first direction.
  • first-first surface 5a-1 and the first-second surface 5a-2 of the light emitting portion 5a are formed on the upper portion of the first conductive semiconductor layer 130 disposed on the light emitting portion 5a. It may include surfaces disposed at both ends of the active layer 150, the first region 140a, and the second-first electrode 162a.
  • the second-first surface 5b-1 of the optical modulator 5b is formed on the upper portion of the first conductive semiconductor layer 130 disposed on the optical modulator 5b, the active layer 150, and the second region ( 140b) and second-side electrodes 162b may include surfaces disposed at one end.
  • the second-first electrode 162a disposed to cover the light emitting part 5a may have the same area.
  • the active layer 150 and the second region 140b of the first conductivity-type semiconductor layer 130 of the light modulator 5b are etched together, they may have the same area.
  • the second-second electrode 162b disposed to cover the light modulator 5b may also have the same area. Therefore, the relationship with respect to their length can also be made the same.
  • the first-first surface 5a-1 includes the second region 162a-1
  • the first-second surface 5a-2 includes the third region 162a-2
  • the second region The -1 side 5b-1 may include the first region 162b-1.
  • Each layer constituting the light emitting portion 5a and the light modulating portion 5b has an area corresponding to each other, so that the second-first electrode 162a and the second-second electrode 162b disposed at the uppermost portions are described below. Explain about the length of).
  • the first region 162b-1 has a first length W1, the second region 162a-1 has a second length W2, and the third region 162a-2 has a third length W3.
  • the first, second, and third lengths W1, W2, and W3 may be lengths in a second direction (Y-axis direction).
  • the second direction may be a direction perpendicular to the first direction (X-axis direction) through which light travels.
  • the second direction may be a direction perpendicular to the third direction (Z-axis direction) in which the first conductive semiconductor layer 130, the active layer 150, and the second conductive semiconductor layer 140 are disposed.
  • the first length W1 is formed on the second conductive surface 5b-1, the upper portion of the first conductive semiconductor layer 130, the active layer 150, and the second conductive second semiconductor layer 140b. It may be the width of.
  • the second length W2 is the width of the upper portion of the first conductivity-type semiconductor layer 130, the active layer 150, and the second conductivity-type first semiconductor layer 140a disposed on the first-first surface 5a-1. It may be.
  • the third length W3 is the width of the upper portion of the first conductivity-type semiconductor layer 130, the active layer 150, and the second conductivity-type first semiconductor layer 140a disposed on the first-second surface 5a-2. It may be.
  • the first, second, and third lengths W1, W2, and W3 may have a relationship of W2 ⁇ W1 ⁇ W3.
  • the width of the spacer region 5c may be equal to the second length W2.
  • this does not limit the present invention.
  • an area of the active layer 150 may be reduced in order to reduce capacitance.
  • high-speed modulation may be achieved by making the first length W1 of the light modulator 5b small.
  • the light emitting unit 5a and the light modulator 5b may be connected to each other by an optical waveguide (active layer). Accordingly, the second length W2 of the first-first surface 5a-1 through which light is emitted from the light emitting unit 5a may be formed to correspond to the first length W1.
  • the second length W2 may be equal to or smaller than the first length W1. If the second length W2 is larger than the first length W1, the optical waveguide of the light emitting part 5a becomes larger and thus loses light. In other words, the width of the light output portion of the light emitting portion 5a is larger than the width of the input end of the light modulation portion 5b, so that light loss may occur.
  • the second length W2 may have a value of 0.1 times or more of the first length W1. If the second length W2 is smaller than 0.1 times the first length W1, the width of the light output part 5a-1 of the light emitting part 5a may be considerably smaller, which may weaken the light intensity.
  • the operating voltage of the light emitting portion 5a may be inversely proportional to the area of the light emitting portion 5a. That is, when the second length W2 is reduced, the area of the light emitting part 5a is relatively small, so that the operating voltage and power consumption increase when driving the device, and heat may be generated. This can cause deterioration and shortening of the device.
  • the third length W3 may have a value greater than the second length W2. That is, as the first-second surface 5a-2 is formed longer, the reduction of the area due to the shorter formation of the first-first surface 5a-1 can be compensated.
  • the third length W3 may be 2 to 50 times the second length W2.
  • the third length W3 has a value smaller than twice the second length W2, the operating voltage of the light emitting unit 5a may increase.
  • the third length W3 is greater than 50 times the second length W2, the entire area of the device may be widened so that it may be inefficient.
  • the third length W3 may have a value larger than the first length W1.
  • the area of the light emitting part 5a may be considerably smaller. That is, the area of the light emitting part 5a may be reduced due to the second length W2 smaller than the third length W3, and the operating voltage may be significantly increased.
  • the light emitter 5a may be disposed in a taper structure. That is, the width of the light emitting part 5a may gradually decrease from the third area 162a-2 to the second area 162a-1.
  • the length W3 of the third region 162a-2 is greater than the length W2 of the second region 162a-1.
  • the length W1 of the first region 162b-1 of the light modulator 5b is larger than the length W2 of the second region 162a-1.
  • the present invention is not limited to this form, and all forms satisfying W3> W1 ⁇ W2 may be applied.
  • the light emitting part 5a is arranged to have the same width in a first direction from the third area 162a-2, and thereafter, the second area 162a-. It can be narrowed down to 1).
  • the width of the light modulator 5b may be larger than the second region 162a-1 and smaller than the third region 162a-2. That is, the first length W1, the second length W2, and the third length W3 of FIG. 6B may have a relationship of W3> W1 ⁇ W2.
  • the tapered structure may be formed, but the third region 162a-2 may have a curved shape. That is, since the third length W3 has a curved shape, the third length W3 may be longer than the straight 3-1 length W3 ′. In this case, as the area of the light emitting portion 5a becomes larger, the effect of reducing the operating voltage and power consumption can be increased.
  • the shape is different, but the first length (W1), the second length (W2) and the third length (W3) may have a relationship of W3> W1 ⁇ W2.
  • the first length W1, the second length W2, and the third length W3 may have a relationship of W3> W1 ⁇ W2.
  • the light emitting portion 5a and the light modulating portion 5b may be arranged in any form as long as this relationship is satisfied.
  • the width of the light emitting part 5a in the first direction is shown to be longer than the width of the light modulator 5b. However, this does not limit the present invention.
  • the second length W2 of the light emitting portion (first-first surface 5a-1 or second region 162a-1) of the light emitting portion 5a is the light modulating portion 5b.
  • the third length W3 of the first-second surface 5a-2 (third region 162a-2) of the light emitting portion 5a is defined by the first-first surface 5a-1 (second region). (162-a) can be arranged larger than the second length (W2). Therefore, by increasing the area of the light emitting portion 5a, it is possible to lower the operating voltage and power consumption during driving. In addition, the heat generation can be reduced to improve the reliability and life of the light emitting unit 5a.
  • FIG. 7 is an enlarged view of a region of the semiconductor device of FIG. 1, corresponding to portion F of FIG. 4.
  • a semiconductor device may include a light emitter 5a, a light modulator 5b, and a spacer region 5c.
  • the semiconductor device may include a substrate 110 (FIG. 3), a semiconductor structure 120, electrodes 161, 162a, 162b, and FIG. 3, and a reflective layer 1270. That is, the semiconductor device according to another embodiment is the same as the previous embodiment except that the reflective layer 170 is further disposed. Therefore, hereinafter, only the structure of the reflective layer 170 will be described.
  • the reflective layer 170 may be disposed on the second conductive semiconductor layer 140 disposed between the light emitting unit 5a and the light modulator 5b.
  • the reflective layer 170 may be disposed on the etched region of the second conductivity type semiconductor layer 140. That is, the reflective layer 170 may be disposed on the second conductivity-type third semiconductor layer 140c of the spacer region 5c.
  • the reflective layer 170 may be disposed not only on the second conductive third semiconductor layer 140c but also on a part of the 2-1, 2-2 electrodes 162a and 162b. However, this does not limit the present invention.
  • the reflective layer 170 may be disposed by stacking at least two layers having different refractive indices. In addition, at least two layers having different refractive indices may be stacked alternately at least once.
  • the reflective layer 170 may be one selected from a distributed bragg reflector (DBR), an omni-directional reflector (OBR), or a combination thereof.
  • DBR distributed bragg reflector
  • OBR omni-directional reflector
  • the reflective layer 170 is disposed on the second conductive third semiconductor layer 140c, light loss in the second conductive third semiconductor layer 140c having a relatively thin thickness may be minimized.
  • the light may diffuse and move to not only the active layer 150 but also some regions of the periphery thereof.
  • the light passing through the spacer region 5c may be scattered and lost to the outside due to the discontinuity of the structure and the refractive index between the light emitting portion 5a and the light modulator 5b.
  • the thickness of the second conductivity-type third semiconductor layer 140c disposed in the spacer region 5c is relatively thin, light may be scattered to the outside and lost. Accordingly, by disposing the reflective layer 170 in the spacer region 5c, light scattered to the outside may be minimized.
  • the semiconductor device 100 may minimize light loss by allowing light to be reflected through the reflective layer 170.
  • power consumption can be reduced, and the life of the light emitting part can be improved.
  • FIG. 8 is a graph illustrating a current value according to a voltage of a semiconductor device and a comparative example according to an embodiment of the present invention.
  • the semiconductor device is implemented such that the first length W1, the second length W2, and the third length W3 have a relationship of W3> W1 ⁇ W2. It is.
  • the semiconductor device is implemented by making the first length W1, the second length W2, and the third length W3 the same.
  • the first length of Example 1 (N1) and Comparative Example 1 (N2) may be the same.
  • Example 1 (N1) is smaller than that of Comparative Example 1 (N2) at the same current value. That is, in Example 1 (N1), since the area of the light emitting portion 5a is relatively larger than that of Comparative Example 1 (N2), the resistance may be reduced.
  • the lengths of the first-first surface 5a-1 and the first-second surface 5a-2 of the light emitting unit 5a may be different from each other. That is, the length of the first-second surface 5a-2 may be longer than the length of the first-first surface 5a-1. Therefore, the light emitting portion 5a of the present invention can have a larger area than those having the same lengths of the first-first and second-first surfaces. In this way, the light emitting device of the present invention can lower the operating voltage and power consumption during driving. In addition, the heat generation may be improved to improve the lifespan and reliability of the device.
  • FIG. 9 is a plan view of a semiconductor device according to another exemplary embodiment.
  • FIG. 10 is a cross-sectional view taken along the line A-A of FIG. 9, and
  • FIG. 11 is a cross-sectional view taken along the line B-B of FIG. 9.
  • a semiconductor device 200 may include a light emitting region P1 ′, an insulating region P3 ′, and a modulation region P2 ′ arranged in a first direction (X direction). ) May include a semiconductor structure 220, a first electrode 230, a second-first electrode 240, and a second-second electrode 250 disposed on the semiconductor structure 220.
  • the semiconductor structure 220 includes a first conductive semiconductor layer 221, a first cladding layer 222, an optical waveguide 221, a second cladding layer 227, and a second conductive layer disposed on the substrate 210.
  • the semiconductor layer 228 may be included.
  • the substrate 210 may be a light transmissive, conductive substrate, or an insulating substrate.
  • the substrate 210 may include at least one of sapphire (Al 2 O 3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga 2 O 3, but is not limited thereto. Unevenness may be formed on the upper surface of the substrate 210.
  • the first conductivity type semiconductor layer 221 may be disposed on the substrate 210.
  • the first conductive semiconductor layer 221 may be implemented with at least one of a compound semiconductor of a group III-V group or a group II-VI.
  • the first conductivity type semiconductor layer 221 may be formed of, for example, a semiconductor material having a composition formula of InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the first conductive semiconductor layer 221 may include, for example, at least one of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, and AlInN.
  • the first conductive semiconductor layer 221 may be an n-type semiconductor layer doped with n-type dopants such as Si, Ge, Sn, Se, Te, or the like.
  • the first clad layer 222 may be disposed on the first conductive semiconductor layer 221.
  • the first cladding layer 222 may have a lower refractive index than the active layer 225. Accordingly, the first cladding layer 222 may serve to reflect light emitted from the active layer 225.
  • the first cladding layer 222 may be formed of a semiconductor material having a compositional formula of AlpGa1-pN (0 ⁇ p ⁇ 1).
  • the first cladding layer 222 may have a relatively high Al composition so that the refractive index is lower than that of the active layer 225.
  • the first cladding layer 222 may be an n-type semiconductor layer doped with an n-type dopant such as Si, Ge, Sn, Se, or Te, but is not limited thereto.
  • An optical waveguide layer may be disposed on the first cladding layer 222.
  • the optical waveguide may guide light generated in the emission region P1 ′ in the first direction (X direction).
  • the light guided in the first direction may be selectively absorbed or transmitted in the modulation region P2 ′.
  • the optical waveguide 221 may include a first waveguide layer 223, an active layer 225, a second waveguide layer 226, and a light absorbing layer 224.
  • the first waveguide layer 223 may be disposed on the first cladding layer 222 to guide the light emitted from the active layer 225 in the first direction.
  • the first waveguide layer 223 may have a higher refractive index than the first cladding layer 222.
  • the first waveguide layer 223 may be formed of a semiconductor material having a composition formula of InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the waveguide layer 223 may be GaN, but is not limited thereto.
  • the first waveguide layer 223 may be doped with a dopant.
  • the active layer 225 may be disposed on the first waveguide layer 223.
  • the active layer 225 is a layer where electrons (or holes) injected through the first conductive semiconductor layer 221 meet holes (or electrons) injected through the second conductive semiconductor layer 228.
  • the active layer 225 may be implemented as at least one of compound semiconductors of group III-V and group II-VI, for example.
  • the active layer 225 may include a plurality of well layers 225a and a plurality of barrier layers 225b that are alternately arranged, but is not limited thereto.
  • the active layer 225 may be formed of a semiconductor material having a composition formula of InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the active layer 225 may include at least one of InGaN / GaN, GaN / AlGaN, AlGaN / AlGaN, InGaN / AlGaN, and InGaN / InGaN pairs.
  • the active layer 225 in the emission region P1 ′ may generate first light in a wavelength range of 400 nm to 450 nm when DC current is injected.
  • the present invention is not limited thereto, and the emission wavelength may be controlled according to the composition of the material, for example, gallium, such as InxGa1-xN, AlxGa1-xN, or InxGa1-xAs, AlxGa1-xAs.
  • the active layer 225 in the modulation region P2 ′ may absorb light emitted from the light emitting region P1 ′ when reverse bias is applied.
  • the second waveguide layer 226 may guide the light emitted from the active layer 225 in the first direction (X1 axis direction).
  • the second waveguide layer 226 may have a higher refractive index than the second cladding layer 227.
  • the second waveguide layer 226 may be formed of a semiconductor material having a composition formula of InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the second waveguide layer 226 may be formed of GaN or Ga, but is not limited thereto.
  • the second waveguide layer 226 may not include the first dopant or the second dopant.
  • the second waveguide 226 layer may be formed of a second dopant such as Mg to increase carrier (eg, hole) injection efficiency. It may include.
  • the absorbing layer 224 may be disposed between the first cladding layer 222 and the active layer 225 to absorb some wavelengths of the light emitted from the active layer 225. Therefore, the half-width of the light emission wavelength may be narrowed while the emitted light is guided in the first direction.
  • the absorbing layer 224 will be described in detail below.
  • the second clad layer 227 may be disposed on the second waveguide layer 226.
  • the second clad layer 227 may have a lower refractive index than the active layer 225 and the second waveguide layer 226. Accordingly, the second clad layer 227 may serve to reflect light traveling from the active layer 225 toward the second conductive semiconductor layer 228.
  • the second cladding layer 227 may be formed of a semiconductor material having a composition formula of AlpGa1-pN (0 ⁇ p ⁇ 1).
  • the second clad layer 227 may be a p-type semiconductor layer doped with p-type dopants such as Mg, Zn, Ca, Sr, and Ba, but is not limited thereto.
  • the second conductivity type semiconductor layer 228 may be disposed on the second clad layer 227.
  • the second conductivity-type semiconductor layer 228 may be implemented with at least one of compound semiconductors such as group III-V and group II-VI.
  • the second conductivity-type semiconductor layer 228 may be formed of a semiconductor material having a composition formula of, for example, InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the second conductivity-type semiconductor layer 228 may include, for example, at least one of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, and AlInN.
  • the second conductive semiconductor layer 228 may be a p-type semiconductor layer doped with p-type dopants such as Mg, Zn, Ca, Sr, and Ba.
  • the semiconductor structure 220 includes a first cladding layer 222, a first waveguide layer 223, an active layer 225, a second waveguide layer 226, a second cladding layer 227, and a second conductivity type. A portion of the semiconductor layer 228 may be removed to include a waveguide structure made relatively thin in the second direction (Y direction).
  • the waveguide structure of the semiconductor structure 220 includes a light emitting region P1 'generating light of a predetermined wavelength band, a modulation region P2' selectively transmitting and absorbing light, and a light emitting region P1 'and a modulation region P2. It may include an insulating region (P3 ') partitioning'). According to an embodiment, one semiconductor structure 220 may have an integrated structure having a light emitting region P1 ′ and a modulation region P2 ′.
  • the light emitting region P1 ′ and the modulation region P2 ′ share the first conductive semiconductor layer 221, the first cladding layer 222, and the active layer 225, while the second conductive semiconductor layer 228 is formed. May be electrically separated by an insulating region P3 '. If necessary, the second clad layer 227 may also be electrically separated.
  • the insulation region P3 ' may have a high resistance to independently control the light emitting region P1' and the modulation region P2 '.
  • the insulating region P3 ′ may be formed by forming a recess or implanting ions.
  • the insulating region P3 ′ may prevent the current injected into the light emitting region P1 ′ from leaking into the modulation region P2 ′.
  • the insulating region P3 ' may be disposed between the input terminal of the modulation region P2' and the output terminal of the light emitting region P1 '. Light emitted from the emission region P1 ′ may be incident to the modulation region P2 ′ through the insulation region P3 ′.
  • the modulation region P2 ′ may transmit or absorb incident light. Light passing through the modulation region P2 ′ may be emitted to the outside.
  • the first electrode 230 may be disposed on the first conductive semiconductor layer 221 to apply power to the light emitting region P1 ′ and the modulation region P2 ′. That is, the first electrode 230 may serve as a common electrode.
  • the area of the first electrode 230 is not particularly limited.
  • the first electrode 230 may be disposed to overlap the insulating region P3 ′ in the second direction (Y-axis direction). By disposing the insulating region P3 'in the second direction, the uniformity of the electric field applied to the light emitting region P1' and the modulation region P2 'can be improved.
  • the second-first electrode 240 is disposed on the second conductivity-type semiconductor layer 228a (hereinafter referred to as the second-first conductivity-type semiconductor layer) of the emission region P1 'to supply power to the emission region P1'. can do.
  • the active layer 225 of the emission area P1 ′ may emit light when a current is injected through the second-first electrode 240.
  • the second-first electrode 240 may be disposed to have a width wider than the width in the second direction (Y-axis direction) of the emission area P1 ′. That is, the second-first electrode 240 may completely cover the top and side surfaces of the emission area P1 ′. Therefore, since light is not emitted to the top and side surfaces of the emission area P1 ′, the extinction ratio of the optical signal can be improved.
  • the second-second electrode 250 is disposed on the second conductivity-type semiconductor layer 228b (hereinafter referred to as the second-second conductivity-type semiconductor layer) of the modulation region P2 'and applied to the emission region P1'.
  • Low bias or reverse bias can be applied to the bias.
  • the modulation region P2 ′ may transmit light when a reverse bias is applied, and may absorb light when no reverse bias is applied. Therefore, the light absorbed or transmitted by the active layer of the modulation region P2 'may be emitted to the output terminal of the modulation region P2' to transmit the optical signal.
  • the second-second electrode 250 includes a contact portion 251 disposed on the second-second conductive semiconductor layer 228b of the modulation region P2 ', a pad portion 253 connected to an external power supply, and a contact. It may include a connecting portion 252 connecting the portion 251 and the pad portion 253. In this case, the closer the connection portion 252 is to the contact portion 251, the thicker the first direction width may be. Therefore, the phenomenon in which damage occurs due to a high bias in the modulation region P2 'can be improved.
  • an insulating layer 270 may be disposed between the semiconductor structure 220 and the plurality of electrodes 230, 240, and 250.
  • the first electrode 230 may be electrically connected to the first conductive semiconductor layer 221 by the first through hole 271 of the insulating layer 270.
  • the second-first electrode 240 may be electrically connected to the second-first conductivity type semiconductor layer 228a by the second through hole 272 of the insulating layer 270.
  • the second-second electrode 250 may be electrically connected to the second-second conductivity type semiconductor layer 228b by the third through hole 273 of the insulating layer 270.
  • the pad portion 253 of the 2-1st electrode 240 and the 2-2nd electrode 250 disposed on the light emitting area P1 'and the modulation area P2' has a light emitting area P1 'and a modulation area. It may be disposed on the insulating layer 270 in the outer region of (P2 ').
  • the first electrode 230 and the second-first electrode 240 are formed.
  • the second second electrode 250 may be formed. Therefore, the process steps of the semiconductor device 200 may be reduced, and the cost of the semiconductor device 200 may be reduced.
  • the second-second electrode 250 may be electrically connected to the first conductivity-type semiconductor layer 221 to suppress a short circuit occurring in the device.
  • the semiconductor structure 220 Since the semiconductor structure 220 according to the embodiment has a light emitting diode structure, a wavelength band of light that emits light is wide, unlike a laser. When the light emitting diode is used as a light source for optical communication, there is a problem in that transmission length is restricted and noise is increased.
  • FIG. 12 is a diagram illustrating the semiconductor structure of FIG. 10
  • FIG. 13 is a graph illustrating a change in the light spectrum by the absorbing layer
  • FIG. 14 is a result of measuring the photoluminescence (PL) spectrum of the semiconductor structure of FIG. 9.
  • an absorbing layer 224 may be disposed between the first waveguide layer 223 and the active layer 225.
  • the absorbing layer 224 may absorb light of some wavelength bands from the light emitted from the active layer 225.
  • the absorbing layer 224 may be formed of a semiconductor material having a composition formula of InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the absorbing layer 224 may have a structure in which the first layer 224a and the second layer 224b are alternately arranged.
  • the absorption layer 224 may include at least one of InGaN / GaN, GaN / AlGaN, AlGaN / AlGaN, InGaN / AlGaN, and InGaN / InGaN pairs.
  • the indium composition of the first layer 224a may be smaller than the indium composition of the well layer 225a.
  • the indium composition of the first layer 224a may be 80% to 95% of the indium composition of the well layer 225a. Accordingly, the first layer 224a may absorb some of the short wavelength light from the light emitted from the well layer 225a. For example, when the indium composition of the well layer 225a is 14%, the indium composition of the first layer 224a may be 13%.
  • the absorption rate may be lowered because it absorbs a short wavelength having a low emission intensity. For example, when the spectrum of light is 400 nm to 450 nm and the peak is 435 nm, absorbing the 380 nm wavelength may not affect the half width reduction.
  • the indium composition of the first layer 224a is greater than 95%, the long wavelength is absorbed, thereby absorbing the wavelength band of the first light as a whole and it may be difficult to reduce the half width.
  • the spectrum of the light is 400 nm to 450 nm, if the absorption wavelength band of the first layer 224 a is 450 nm, the full width at half wavelength may not be effectively reduced because all wavelengths of 450 nm or less are absorbed.
  • the thickness of the first layer 224a may be 95% to 105% of the thickness of the well layer 225a. That is, the thickness of the first layer 224a may be similar to the thickness of the well layer 225a. Therefore, since the composition of the indium is smaller and the thickness is similar to that of the well layer 225a, the first layer 224a may absorb light having a short wavelength from the light emitted from the well layer 225a.
  • the absorbing layer 224 of the embodiment has a structure similar to that of the active layer 225, but differs from the active layer 225 in that it does not participate in light emission and partially absorbs the light emitted from the active layer 225.
  • a portion intersecting the absorption spectrum G2 of the absorption layer 224 may be absorbed in the spectrum G1 of the first light emitted from the first emission region. Therefore, the full width at half maximum F2 of the second light emitted to the outside may be smaller than the full width at half maximum F1 of the first light.
  • the half width of the first light is about 16 nm and the half width of the second light is about 12 nm, it can be seen that the half width can be reduced by 25% or more. Therefore, since the half width is reduced and the color dispersion problem is improved, the transmission distance of the optical signal can be improved.
  • An intersection point X1 of the absorption spectrum G2 of the absorption layer 224 and the spectrum G1 of the first light may satisfy the following relational expression.
  • intersection point X1 may be larger than the difference of the half width F1 in the light emission peak P1 ′ wavelength of the first light and smaller than the light emission peak P1 ′ wavelength. If the intersection point is smaller than the difference between the light emission peak of the first light and the half width, the wavelength at which the first light is absorbed is shortened, so that the absorption efficiency is lowered and the half width is difficult to be effectively reduced.
  • intersection point X1 when the intersection point X1 is larger than the light emission peak, it is difficult to effectively reduce the half-value width because it absorbs up to the light emission peak wavelength band.
  • the intersection point X1 may be set larger than 417 nm and smaller than 433 nm. That is, the intersection point X1 may have a wavelength band that is 96% to 99% of the peak of the first light.
  • the present invention is not limited thereto, and the position of the intersection point X1 may vary depending on the degree of normalization of the emission spectrum and the absorption spectrum.
  • the half widths F2 of the second light actually output are asymmetric with respect to the emission peak P2 '. This is because the long wavelength is maintained as it is based on the emission peak (P2 ') while the half wavelength is reduced due to the absorption of the short wavelength.
  • the ratio F21: F22 of the width F21 on the short wavelength side and the width F22 on the long wavelength side is 1: based on the emission peak P2 ′. 1.2 to 1: 5 may be satisfied.
  • the PL curve of the semiconductor structure 220 has a peak P22 of the main emission peak P21 and the absorption layer 224.
  • the peak P22 of the absorbing layer is a measure of the wavelength band of the light emitted by the absorbing layer 224 after absorbing the energy.
  • the peak P22 of the absorbing layer 224 may satisfy the following relational expression.
  • the peak P22 of the absorbing layer 224 in the PL curve may be larger than the difference between the main emission peak P21 and the full width at half maximum F31 and smaller than the emission peak P1 '. If the peak P22 of the absorbing layer 224 is smaller than the difference between the main emission peak P21 and the full width at half maximum F31 (when smaller than the first range F32), the wavelength to be absorbed is shortened and absorption efficiency is low. There is a problem that it is difficult to effectively reduce the half width.
  • the peak P22 of the absorbing layer 224 is larger than the main emission peak, it is difficult to effectively reduce the half-value width because it absorbs up to the emission peak wavelength band.
  • the peak P22 of the absorbing layer 224 may be disposed in the first range F32 minus the half width F31 from the main emission peak P21 of the PL curve.
  • the peak P22 of the absorption layer 224 may be set larger than 431 nm and smaller than 451 nm.
  • the peak of the absorbing layer 224 is disposed within the first range F32, the half width can be reduced by effectively absorbing light of a short wavelength band.
  • 15 is a view illustrating a waveguide process of light.
  • the active layer 225 may emit the first light L11 when electrons and holes which are carriers are injected.
  • the carrier electron
  • the absorber layer 224 may include a dopant to facilitate injection of the carrier.
  • the dopant may include an n-type dopant such as Si, Ge, Sn, Se, Te, but is not limited thereto.
  • the concentration of dopant may be 1 ⁇ 10 ⁇ 17 / cm 3 to 1 ⁇ 10 ⁇ 19 / cm 3. If the concentration of the dopant is less than 1 ⁇ 10 ⁇ 17 / cm3, the concentration of the dopant may be small and the carrier may not be smoothly injected. If the concentration of the dopant is greater than 1 ⁇ 10 ⁇ 19 / cm3, the carrier (electron) is too high. There is a problem of being excessive.
  • the dopant may be doped into the second layer 224b of the absorbing layer 224, but is not necessarily limited thereto.
  • the dopant may be dispersed in both the first layer 224a and the second layer 224b of the absorbing layer 224.
  • the light emitted from the active layer 225 may be absorbed in some wavelength bands while passing through the absorbing layer 224.
  • the light L12 passing through the absorbing layer 224 may be reflected by the first and second cladding layers 222 and 227 to be guided in the first direction.
  • light may be selectively absorbed or passed by applying a reverse bias voltage.
  • the reverse bias voltage may depend on the thickness of the undoped layer. That is, the more the undoped layer, the higher the reverse bias voltage may be. As the required bias level increases, the cost of the driver IC chip increases, so it is advantageous to lower the reverse bias voltage.
  • the absorbing layer 224 may be doped with a dopant.
  • the doping concentration is 1 ⁇ 10 ⁇ 17 / cm 3 to 1 ⁇ 10 ⁇ 19 / cm 3
  • the reverse bias voltage increased by the absorbing layer 224 may be lowered.
  • the reverse bias voltage may be effectively lowered.
  • FIGS. 17A to 17C are views showing various arrangements of the absorber layer and the superlattice layer.
  • the absorbing layer 224 since the absorbing layer 224 has a structure similar to that of the active layer 225, light may be generated when a carrier is injected into the absorbing layer 224. Therefore, the absorbing layer 224 may be disposed at a position where holes are not injected, or the injection of holes may be intentionally suppressed.
  • the thickness of the second layer 224b closest to the active layer 225 among the plurality of second layers 224b may be formed thicker than the thickness of the remaining second layer 224b.
  • the thickness of the second layer 224b closest to the active layer 225 may be 60 ohms to 200 ohms.
  • the thickness of the second layer 224b closest to the active layer 225 is smaller than 60 ohms strong, it may be difficult to block the injection of holes. If the thickness is greater than 200 ohms strong, the overall chip thickness is thick and may block the flow of electrons.
  • the second layer 224b closest to the active layer 225 may not dop the dopant. Therefore, the resistance of the second layer 224b closest to the active layer 225 may be high, and thus injection of holes may be suppressed.
  • a superlattice layer 229 may be disposed below the absorber layer 224.
  • the superlattice layer 229 may serve to mitigate lattice mismatch between the active layer 225 and the first conductivity type semiconductor layer 221.
  • the superlattice layer 229 may include a first lattice layer 229a and a second lattice layer 229b.
  • the first grid layer 229a may include indium.
  • the indium composition of the first lattice layer 229a may be about 5%. This is because the first lattice layer 219a includes indium to mitigate lattice mismatch. Therefore, the difference in indium composition between the well layer 225a and the first lattice layer 229a may be greater than the difference in indium composition between the well layer 225a and the first layer 224a.
  • the present invention is not limited thereto, and the absorbing layer 224 may be disposed between the active layer 225 and the superlattice layer 229 as shown in FIG. 17B, or the absorbing layer 224 may include the superlattice layer 229-1, as shown in FIG. 17C. 229-2).
  • the semiconductor device 200 according to the present invention may be used for short-range high-speed optical communication, such as a home network or a car, for example, 10Gbps high-speed optical communication of 100 m or less.
  • the semiconductor device 200 according to the present invention may maintain reliability at high temperature by integrally manufacturing a light emitting diode and a modulator. Therefore, the separate temperature control member TEC can be omitted.
  • the half width can be reduced to increase the transmission length and improve noise.
  • FIG. 18 is a perspective view of a semiconductor device according to still another embodiment of the present invention
  • FIG. 19 is a top view of a semiconductor device according to another embodiment of the present invention
  • FIG. 20 is a semiconductor according to another embodiment of the present invention. It is sectional drawing of an element
  • FIG. 21 is an enlarged view of the F 'part of FIG.
  • a semiconductor device 300 may include a light emitting part 5a ', a light modulator 5b', a light emitting part 5a ', and a light modulator ( It may include a connecting portion (5c ') disposed between 5b').
  • the light emitting part 5a ' is disposed on one side of the semiconductor device 300
  • the light modulator 5b' is disposed on the other side of the semiconductor device 300
  • the connection part 5c ' is connected to the light emitting part 5a'. It may be disposed between the light modulator (5b ').
  • the light emitting part 5a ', the connecting part 5c', and the light modulator 5b ' may be continuously disposed along the first direction (X-axis direction) in the semiconductor device 300.
  • the first direction may be a direction in which light generated from the light emitting part 5a 'passes through the connection part 5c' and proceeds to the light modulator 5b '.
  • connection part 5c ' may be disposed between the light emitting part 5a' and the light modulator 5b 'to electrically connect the light emitting part 5a' and the light modulator 5b '.
  • a reverse voltage is applied to the optical modulator 5b ', current may flow through the connection part 5c'.
  • Electrodes may be connected to the light emitting unit 5a 'and the light modulator 5b', respectively.
  • the light emitting unit 5a ' may be supplied with a constant DC power to emit light
  • the light modulator 5b' may be supplied with AC power to modulate the light.
  • it is not limited to such a power supply.
  • Light emitted from the light emitting part 5a ' may be provided to the light modulator 5b' through the connection part 5c '.
  • Light incident from the light emitting unit 5a 'to the input terminal of the light modulator 5b' may be absorbed or transmitted by the light modulator 5b '.
  • the optical modulator 5b ' may modulate the optical signal and emit the light signal to an output terminal disposed opposite to the input terminal of the optical modulator 5b'.
  • the input end of the light modulator 5b ' may be an edge of the light modulator 5b' that is closest to the light emitting part 5a ', and the output end may be an edge opposite to the input direction in the first direction. Can be.
  • the light emitting portion 5a ', the connecting portion 5c', and the light modulator 5b ' may be integrated on the substrate 310 and manufactured simultaneously.
  • the light output part (the edge facing the light modulator 5b 'of the light emitter 5a') and the input end of the light modulator 5b '(light modulator 5b') of the light emitting part 5a '.
  • the edge facing the light emitting part 5a ′ may be arranged to face each other along the first direction (X-axis direction). That is, the semiconductor device 300 according to the present invention can prevent misalignment of the light emitting unit 5a 'and the light modulator 5b', and can improve light loss or distortion of the optical signal.
  • the semiconductor device 300 may include a substrate 310, a semiconductor structure 320 disposed on the substrate 310, a first electrode 381, a second electrode 383a, and a third It may include an electrode 383b.
  • the substrate 310 may be a translucent, conductive substrate 310 or insulating substrate 310.
  • the substrate 310 may include at least one of sapphire (Al 2 O 3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga 2 O 3.
  • sapphire Al 2 O 3
  • SiC SiC
  • Si Si, GaAs, GaN, ZnO
  • GaP InP
  • Ge Ge
  • Ga 2 O 3 Ga 2 O 3.
  • the semiconductor structure 320 may be disposed on an upper surface of the substrate 310.
  • the light emitting portion 5a ' may be disposed on one side of the substrate, and the light modulator 5b' may be disposed on the other side of the substrate.
  • the connection part 5c ' may be disposed between the light emitting part 5a' and the light modulator 5b '.
  • the substrate 310 may include a plurality of protrusions 311.
  • Each of the plurality of protrusions includes at least one of a hemispherical shape, a polygonal shape, an elliptic shape, and may be arranged in a stripe shape or a matrix shape.
  • the plurality of protrusions 311 may scatter light incident on the substrate 310 to improve light efficiency of being re-entered into the semiconductor structure 320.
  • the semiconductor structure 320 may be disposed on the substrate 310.
  • the semiconductor structure 320 is an active layer disposed between the first conductivity type semiconductor layer 330, the second conductivity type semiconductor layer 340, and the first conductivity type semiconductor layer 330 and the second conductivity type semiconductor layer 340. And a first cladding layer 360 and a second cladding layer 370.
  • the first conductivity type semiconductor layer 330 may be disposed on the substrate 310.
  • the first conductivity-type semiconductor layer 330 may be implemented as at least one of compound semiconductors of group III-V and group II-VI.
  • the first conductivity type semiconductor layer 330 may be formed of, for example, a semiconductor material having a composition formula of InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the first conductivity type semiconductor layer 330 may include at least one of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, and AlInN, for example.
  • the first conductive semiconductor layer 330 may be an n-type semiconductor layer doped with n-type dopants such as Si, Ge, Sn, Se, Te, or the like.
  • the active layer 350 may be disposed on the first conductivity type semiconductor layer 330.
  • the active layer 350 is a layer where electrons (or holes) injected through the first conductive semiconductor layer 330 meet holes (or electrons) injected through the second conductive semiconductor layer 340.
  • the active layer 350 may be implemented as at least one of compound semiconductors of group III-V and group II-VI, for example.
  • the active layer 350 may include a plurality of well layers and a plurality of barrier layers that are alternately arranged, but is not limited thereto.
  • the active layer 350 may be formed of a semiconductor material having a composition formula of InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the active layer 350 may include at least one of InGaN / GaN, GaN / AlGaN, AlGaN / AlGaN, InGaN / AlGaN, and InGaN / InGaN pairs.
  • the active layer 350 is made of a material that forms a bond such as a HCP (Hexagonal Closed Packed) structure
  • the band gap of the active layer may be bent by spontaneous polarization, but is not limited thereto.
  • the active layer 350 disposed in the light emitting portion (5a ') may be a light emitting layer. That is, as the electrons and holes recombine in the active layer 350 of the light emitting unit 5a ', light may be generated by a band gap difference depending on a material of forming the active layer 350.
  • the active layer 350 disposed in the light modulator 5b ' may be a light modulator. That is, the active layer 35 of the light modulator 5b 'may absorb or transmit light by band gap energy.
  • the intensity of light output from the output terminal may be weak.
  • the intensity of light output from the output terminal may be sufficient.
  • the active layer 350 disposed in the light modulator 5b 'ab sorbs or transmits light so that an optical signal provided from the active layer 350 disposed in the light emitting unit 5a' can be modulated at the output terminal. Can play a role.
  • the active layer 350 disposed in the connection part 5c ' may guide light emitted from the active layer 350 of the light emitting part 5a' to the active layer 350 of the light modulator 5b '.
  • Light may be generated in the active layer 350 of the light emitting unit 5a ', and light may be modulated in the active layer 350 of the light modulator 5b'. Light travels from the active layer 350 of the light emitting part 5a 'to the active layer 350 of the light modulator 5b' through the active layer 350 of the connecting part 5c 'in the first direction (X-axis direction). Can be.
  • the width in the second direction (the Y-axis direction) of the modulator 5b 'and the light emitter 5a' may be 2um to 5um in consideration of process margins.
  • the second direction (Y-axis direction) is a direction perpendicular to the first direction (X-axis direction).
  • the cutoff frequency of the semiconductor device 300 can be designed high, and accordingly, fabrication of the semiconductor device 300 that operates at a high speed can be performed. It may be possible.
  • the second conductivity type semiconductor layer 340 may be disposed on the active layer 350.
  • the second conductivity-type semiconductor layer 340 may be implemented with at least one of compound semiconductors such as group III-V and group II-VI.
  • the second conductive semiconductor layer 340 may be formed of, for example, a semiconductor material having a composition formula of InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the second conductivity-type semiconductor layer 340 may include at least one of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, and AlInN.
  • the second conductive semiconductor layer 340 may be a p-type semiconductor layer doped with p-type dopants such as Mg, Zn, Ca, Sr, and Ba.
  • the first cladding layer 360 may be disposed between the first conductivity type semiconductor layer 330 and the active layer 350.
  • the second cladding layer 370 may be disposed between the second conductivity type semiconductor layer 340 and the active layer 350.
  • the first and second clad layers 360 and 370 may confine the light in the active layer 350 so that the light moves in the first direction (X-axis direction) within the active layer 350. To this end, the first and second clad layers 360 and 370 may be disposed with the active layer 350 interposed therebetween.
  • the first and second clad layers 360 and 370 may include refractive indices and band gaps different from those of the active layer 350.
  • the first and second clad layers 360 and 370 may include Al.
  • the Al composition of the first and second cladding layers 360 and 370 may be larger than the Al composition of the active layer 350.
  • the first and second clad layers 360 and 370 may include a band gap higher than the band gap of the active layer 350.
  • the band gaps of the first and second clad layers 360 and 370 may have a difference of 0.5 eV to 1.0 eV from the band gaps of the active layer 350. However, it is not limited thereto.
  • first and second clad layers 360 and 370 may include a lower refractive index than the active layer 350.
  • the emitted light may travel in the first direction. That is, the first and second cladding layers 360 and 370 may trap light so that light is provided in the first direction.
  • the first clad layer 360 may be a nitride semiconductor.
  • the first cladding layer 360 may be formed of a semiconductor material having a composition formula of AlpGa1-pN (0 ⁇ p ⁇ 1).
  • the first cladding layer 360 may be an n-type semiconductor layer doped with n-type dopants such as Si, Ge, Sn, Se, Te, or the like.
  • the second clad layer 370 may be a nitride based semiconductor.
  • the second clad layer 370 may be formed of a semiconductor material having a composition formula of AlpGa1-pN (0 ⁇ p ⁇ 1).
  • the second clad layer 370 may be a p-type semiconductor layer doped with p-type dopants such as Mg, Zn, Ca, Sr, and Ba.
  • the semiconductor structure 320 may include an optical waveguide so that light emitted from the light emitting part 5a ′ may travel in the first direction (X-axis direction).
  • the optical waveguide may include a first cladding layer 360, a second cladding layer 370, and an active layer 350 disposed between the first cladding layer 360 and the second cladding layer 370.
  • the optical waveguide may include a first cladding layer 360 and a second cladding layer 370 having a refractive index different from that of the active layer 350.
  • the active layer 350 is disposed between the first cladding layer 360 and the second cladding layer 360, so that light emitted from the light emitting part 5a ′ is transmitted to the first cladding layer 360. Due to the difference in refractive index between the active layer 350 and the difference in refractive index between the second cladding layer 370 and the active layer 350, light may be controlled to move in the first direction (X-axis direction).
  • the first cladding layer 360 and the second cladding layer 370 may have different refractive indices.
  • the first electrode 381 may be disposed on the first conductivity type semiconductor layer 330.
  • the first electrode 381 may be disposed in an area of the semiconductor structure 320 in which the active layer 350 and the second conductive semiconductor layer 340 are not disposed. Accordingly, the first electrode 381 may function as a common electrode of the light emitting part 5a 'and the light modulator 5b'.
  • the first electrode 381 may be electrically connected to the first conductivity type semiconductor layer 330.
  • the first electrode 381 may be selected from Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au and their optional alloys.
  • the first electrode 381 may be formed of a transparent conductive oxide (TCO).
  • Transparent conductive oxide films include ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), AZO (Aluminum Zinc Oxide), AGZO (Aluminum Gallium Zinc Oxide), IZTO (Indium Zinc Tin Oxide), IAZO (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IZON (IZO Nitride), ZnO, IrOx, RuOx and NiO.
  • the first electrode 381 may be formed of an opaque metal such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, and the like, and a transparent conductive oxide film and an opaque metal are mixed. It may be formed of one or a plurality of layers, but is not limited thereto.
  • the first electrode 381 may overlap some of the second electrodes 383a in a second direction (Y-axis direction) within a distance from the second electrode 383a, but the first electrode 381 may be It is not limited to a shape.
  • the second electrode 383a and the third electrode 383b may be disposed on the semiconductor structure 320.
  • the second electrode 383a and the third electrode 383b may be formed of the same material as the first electrode 381.
  • the second electrode 383a may be disposed on the light emitting part 5a '
  • the third electrode 383b may be disposed on the light modulator 5b'.
  • the second electrode 383a and the third electrode 383b may be disposed in the light emitting portion 5a 'and the light modulator 5b', which are spaced apart from each other, of the second conductive semiconductor layer 340, respectively.
  • the second electrode 383a and the third electrode 383b may be electrically connected to each other through the second conductive semiconductor layer 340 of the connection portion 5c '.
  • the ratio of the length d2 of the third electrode 383b disposed in the light modulator 5b 'to the length d1 of the second electrode 383a disposed in the light emitting portion 5a' is 1: 1 to 1. 1: 5.
  • the length d1 of the second electrode 383a disposed in the light emitting part 5a ' may correspond to the length of the first region 340a.
  • the first region 340a is the second conductivity type semiconductor layer 340 disposed in the light emitting portion 5a '.
  • the length d1 of the second electrode 383a disposed in the light emitting part 5a ′ may be 40 ⁇ m to 200 ⁇ m.
  • the length d2 of the third electrode 383b disposed in the light modulator 5b ′ may be 200 ⁇ m.
  • the length is not limited thereto, and may be variously applied according to the size.
  • the second electrode 383a disposed in the light emitting part 5a ' is smaller than the length of the first direction (X-axis direction) of the third electrode 383b disposed in the light modulator 5b', but is not limited thereto. It is not.
  • the ratio of the length d2 of the third electrode 383b disposed in the light modulator 5b 'to the length d1 of the second electrode 383a disposed in the light emitting portion 5a' is greater than 1: 5. In the large case, the capacitance value is increased, so that the high speed operation of the semiconductor device 300 may be difficult.
  • the ratio of the length d2 of the third electrode 383b disposed in the light modulator 5b 'to the length d1 of the second electrode 383a disposed in the light emitting portion 5a' is greater than 1: 1. In small cases, there may be a problem that the extinction ratio is lowered.
  • the extinction ratio is a ratio of the intensity of light output when the reverse bias and the positive bias are applied by the light modulator 5b '.
  • the length d2 of the third electrode 383b disposed in the light modulator 5b ′ may be 180 ⁇ m to 220 ⁇ m.
  • the length d2 of the third electrode 383b disposed in the light modulator 5b ' may correspond to the length of the second region 340b.
  • the second region 340b is the second conductivity type semiconductor layer 340 disposed in the light modulator 5b '.
  • the length d2 of the third electrode 383b disposed in the light modulator 5b ' may correspond to the length of the active layer disposed in the light modulator 5b'.
  • the extinction ratio of the semiconductor device may be secured to reduce distortion of the optical signal, and the distortion may be smaller than 220 ⁇ m.
  • the distance d3 between the second electrode 383a and the third electrode 383b may correspond to the length of the third region 340c.
  • the third region 340c is the second conductivity type semiconductor layer 340 disposed at the connection portion 5c '.
  • the interval d3 between the second electrode 383a and the third electrode 383b is used. May be 5 ⁇ m to 20 ⁇ m. However, it is not limited to this length.
  • the distance d3 between the second electrode 383a and the third electrode 383b is smaller than 5 ⁇ m, there may be a problem in that light emission does not sufficiently occur in the light emitting portion 5a ′.
  • the ratio of the shortest distance in the first direction (X-axis direction) between the second electrode 383a and the third electrode 383b and the length of the second electrode 383a in the first direction (X-axis direction) is 1 2: 2 to 1:40.
  • the ratio of the shortest distance in the first direction (X-axis direction) between the second electrode 383a and the third electrode 383b and the length of the second electrode 383a in the first direction (X-axis direction) is 1 If less than: 2, there is a problem that the extinction ratio is very low because the output difference of the light output through the output terminal when the reverse bias or the forward bias is applied to the optical modulation part is small.
  • the ratio of the shortest distance in the first direction (X-axis direction) between the second electrode 383a and the third electrode 383b and the length of the second electrode 383a in the first direction (X-axis direction) is 1
  • the length of the second electrode 383a in the first direction is large, thereby increasing the capacitance value.
  • the frequency may become large and high speed operation may be difficult.
  • etching may be performed from the semiconductor structure 320 to a part of the third region 340c of the second conductivity-type semiconductor layer 340. Accordingly, in the process, the thickness of the third region 340c of the second conductivity-type semiconductor layer 340 is equal to the thickness of the first region 340a of the second conductivity-type semiconductor layer 340 and the second conductivity-type semiconductor layer ( It may be smaller than the thickness of the second region 340b of 340.
  • the second-first pad 382a may be disposed on the second electrode 383a.
  • the second-second pad 382b may be disposed on the third electrode 383b.
  • the second-first pad 382a and the second-second pad 382b may be disposed on the second electrode 383a and the third electrode 383b to be electrically connected to each other.
  • the second-first pad 382a and the second-second pad 382b may be intermediate electrodes.
  • the second-first pad 382a and the second-second pad 382b may include Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Au, Cr, and the like. However, the material is not limited thereto.
  • the light output is observed.
  • the light output is observed by disposing the third region of the second conductivity-type semiconductor layer like the semiconductor device according to another embodiment.
  • the light at the output terminal o-1 may be larger than in the case of (b).
  • the background S-1 affected by the light generated by the light emitter may be brighter than in the case of (b). This is because current does not flow through the third region, so the light emitted from the light emitting portion is larger. Thereby, it turns out that an extinction ratio becomes small.
  • light when the third region is disposed, light may be smaller at the output terminal o-2 than in the case of (a).
  • the background S-2 affected by the light generated by the light emitter may be darker than in the case of (a). This is because, as described above, part of the current flowing in the light emitting part flows to the light modulator through the third region. Thereby, it turns out that an extinction ratio becomes large.
  • the extinction ratio is increased, whereby a semiconductor device having excellent performance can be provided.
  • a part of the current generated when the voltage is applied to the light emitting part 5a ' may be formed in the second conductivity-type semiconductor layer 340.
  • the first conductive semiconductor layer 330 may flow toward the light conductive part 5b ′ through the third region 340c.
  • the second conductivity-type semiconductor layer may be The intensity of light generated by the light emitter 5a 'may be smaller than when the third region is removed.
  • the intensity of the light emitted from the output end of the optical modulator 5b '(the edge of the active layer 350 in the first direction (X-axis direction) from the optical modulator 5b') is determined by the second conductive semiconductor layer.
  • the case where the third region is not removed may be smaller than when the third region of the second conductivity type semiconductor layer is removed.
  • modulation is performed when the third region of the second conductivity type semiconductor layer 340 is removed. Since the intensity of the light output through the portion 5b 'is reduced, the minimum value of the intensity of the output light is small and the extinction ratio can be increased.
  • the semiconductor device 300 may provide a high extinction ratio.
  • the extinction ratio is improved, distortion of the optical signal of the semiconductor device may be suppressed.
  • 23 is a photograph observing a light leakage phenomenon with or without a connecting portion.
  • FIG. 24A to 24B are modifications of FIG. 21, and FIG. 24C is a perspective view of FIG. 24B.
  • a reflective layer 390 may be disposed on the third region 340c of the second conductive semiconductor layer 340.
  • the reflective layer 390 may be disposed on the third region 340c of the second conductivity-type semiconductor layer 340 disposed between the light emitting portion 5a 'and the light modulator 5b'.
  • the reflective layer 390 may be disposed on the third region 340c of the connection portion 5c '.
  • the reflective layer 390 may extend from the light emitting portion 5a ′ and the light modulator 5b ′ on the semiconductor structure 320, and may cover the semiconductor structure 320. have.
  • a phenomenon in which light is lost to the outside in the third region 340c of the second conductivity-type semiconductor layer 340 is primarily blocked, and the reflection layer 390 is secondarily light to the outside. The loss can be prevented. That is, the reflective layer 390 can further suppress the occurrence of light leakage phenomenon.
  • the reflective layer 390 may be spaced apart from the second electrode 383a on the first region 340a.
  • the reflective layer 390 may be spaced apart from the third electrode 383b on the second region 340b.
  • the reflective layer 390 is disposed in the third region 340c, light loss in the third region 340c may be minimized.
  • the light may diffuse and move not only to the active layer 350 but also to a partial area around the active layer 350.
  • connection part 5c ' the light passing through the connection part 5c 'may be scattered and lost to the outside due to the discontinuity of the structure and the refractive index between the light emitting part 5a' and the light modulator 5b '.
  • light may be scattered and lost on the third region 340c disposed in the connection portion 5c '. Accordingly, by disposing the reflective layer 390 at the connection portion 5c ', light scattered to the outside may be minimized. Therefore, since the distortion of the optical signal viewed from the output terminal of the optical modulator 5b 'can be suppressed, the waveform degradation of the output optical signal can be improved.
  • the semiconductor device 300 may minimize light loss by allowing light to be reflected through the reflective layer 390. In addition, it is possible to reduce the power consumption by improving the light output and improve the life of the light emitting portion 5a '.
  • an insulating layer (not shown) is disposed between the second electrode 383a and the reflective layer 390. Electrical insulation may be made.
  • An insulating layer (not shown) may also be disposed between the third electrode 383b and the reflective layer 390 to provide electrical insulation.
  • the reflective layer 390 may be a distributed bragg reflector (DBR).
  • DBR distributed bragg reflector
  • FIG. 25 is a top view of a semiconductor device in accordance with another embodiment of the present invention
  • FIG. 26 is a cross-sectional view of the portion BB ′ in FIG. 25
  • FIG. 27 is an enlarged view of the portion F ′′ in FIG. 25
  • FIG. 29 is a view for explaining the effect of the semiconductor device of another embodiment
  • Figure 29 is a side view of a semiconductor device according to another embodiment.
  • a semiconductor device 400 may include a semiconductor structure including a light emitting region P1 ′′ and a modulation region P2 ′′ disposed in a first direction. 420, an insulating layer 430, a first electrode 441, a second electrode 442, and a third electrode 443 disposed on the semiconductor structure 420.
  • the substrate 410 may be a light transmissive, conductive substrate, or insulating substrate.
  • the substrate 410 may include, but is not limited to, at least one of sapphire (Al 2 O 3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga 2 O 3. Unevenness may be formed on the upper surface of the substrate 410.
  • the substrate 410 may include a plurality of protruding shapes.
  • Each of the plurality of protruding shapes may have at least one of a hemispherical shape, a polygonal shape, and an ellipse shape, and the cross section is not limited thereto.
  • the plurality of protruding shapes may scatter light incident on the substrate 410 to improve light efficiency of being re-entered into the optical waveguide.
  • the semiconductor structure 420 may be disposed on the substrate 410.
  • the semiconductor structure 420 may include a first conductive semiconductor layer 421, a first cladding layer 422, an active layer 423, a second cladding layer 424, and a second conductive semiconductor disposed on the substrate 410. Layer 425.
  • the first conductivity type semiconductor layer 421 may be disposed on the substrate 410.
  • the first conductivity-type semiconductor layer 421 may be implemented with at least one of the compound semiconductors of group III-V and group II-VI.
  • the first conductivity type semiconductor layer 421 may be formed of, for example, a semiconductor material having a composition formula of InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the first conductivity type semiconductor layer 421 may include, for example, at least one of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, and AlInN.
  • the first conductive semiconductor layer 421 may be an n-type semiconductor layer doped with n-type dopants such as Si, Ge, Sn, Se, Te, or the like.
  • the first cladding layer 422 may be disposed on the first conductivity type semiconductor layer 421.
  • the first cladding layer 422 may have a lower refractive index than the active layer 423.
  • the first cladding layer 422 may have a bandgap larger than that of the active layer 423.
  • the Al composition of the first cladding layer 422 may be larger than the Al composition of the active layer 423.
  • the first cladding layer 422 may reflect light such that light generated in the active layer 423 is not transmitted to the first conductivity type semiconductor layer 421.
  • the first clad layer 422 may include a semiconductor material having a compositional formula of lpGa1-pN (0 ⁇ p ⁇ 1).
  • the first cladding layer 422 may be an n-type semiconductor layer doped with an n-type dopant such as Si, Ge, Sn, Se, or Te, but is not limited thereto.
  • the active layer 423 may be disposed on the first clad.
  • the active layer 423 is a layer where electrons (or holes) injected through the first conductive semiconductor layer 421 meet holes (or electrons) injected through the second conductive semiconductor layer 425.
  • the active layer 423 may be formed by at least one of compound semiconductors of group III-V and group II-VI, for example.
  • the active layer 423 may include a plurality of well layers and a plurality of barrier layers that are alternately arranged, but is not limited thereto.
  • the active layer 423 may be formed of a semiconductor material having a composition formula of InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the active layer 423 may include at least one of InGaN / GaN, GaN / AlGaN, AlGaN / AlGaN, InGaN / AlGaN, and InGaN / InGaN pairs.
  • the band gap of the active layer 423 may be bent by spontaneous polarization, but is not limited thereto.
  • HCP hexagonal closed packed
  • the second clad layer 424 may be disposed on the active layer 423.
  • the second clad layer 424 may have a lower refractive index than the active layer 423.
  • the second clad layer 424 may have a band gap larger than that of the active layer 423.
  • the Al composition of the second cladding layer 424 may be larger than the Al composition of the active layer 423.
  • the second clad layer 424 may be formed of a semiconductor material having a composition formula of AlpGa1-pN (0 ⁇ p ⁇ 1).
  • the second clad layer 424 may be a p-type semiconductor layer doped with p-type dopants such as Mg, Zn, Ca, Sr, and Ba.
  • the second conductivity type semiconductor layer 425 may be disposed on the second clad layer 424.
  • the second conductivity-type semiconductor layer 425 may be implemented with at least one of compound semiconductors such as group III-V and group II-VI.
  • the second conductivity-type semiconductor layer 425 may be formed of, for example, a semiconductor material having a composition formula of InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the second conductivity-type semiconductor layer 425 may include at least one of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, and AlInN.
  • the second conductive semiconductor layer 425 may be a p-type semiconductor layer doped with p-type dopants such as Mg, Zn, Ca, Sr, and Ba.
  • An active layer 423 may be disposed between the first conductive semiconductor layer 421 and the second conductive semiconductor layer 425. Light generated by the active layer 423 may be reflected by the first cladding layer 422 and the second cladding layer 424. As a result, the light generated by the active layer 423 may travel in the first direction (X-axis direction).
  • the active layer 423 and the second conductivity-type semiconductor layer 425 may extend to one side of the second conductivity-type semiconductor layer 425 so that light may be emitted toward one side of the second conductivity-type semiconductor layer 425. have.
  • the semiconductor structure 420 may include a light emitting region P1 ′ ′, an insulating region P3 ′ ′, and a modulation region P2 ′ ′ in the first direction (X-axis direction).
  • the emission region P1 ′ ′ may generate light of a predetermined wavelength band.
  • the light may have a wavelength band of 400 nm to 550 nm.
  • the emission area P1 '′ may include a first emission part O1 disposed at one side of the emission area P1 ′ ′. Light may be emitted from the emission area P1 ′ ′ through the first emission unit O1.
  • the modulation region P2 ′ ′ may transmit or absorb light generated in the emission region P1 ′ ′.
  • the modulation area P2 ′ ′ may include a first incidence part I1 disposed on the other side in the first direction in the modulation area P2 ′ ′ and a second emission part O2 disposed on one side. Light may be incident on the first incident portion I1 into the modulation region P2 ′ ′.
  • the first incident part I1 may be disposed to face the first emission part O1 of the emission area P1 ′ ′.
  • the second emission unit O2 may be disposed on one side of the second conductivity-type semiconductor layer 424 in the modulation region P2 ′ ′, so that light may be emitted to the outside.
  • the modulation region P2 ′ ′ may be selectively adjusted depending on whether or not light is transmitted.
  • light may be emitted through the second emission unit O2 of the semiconductor structure 420 in the first direction (X-axis direction).
  • the light generated in the active layer 423 of the emission region P1 ′ ′ may travel to the modulation region P2 ′ ′ and may be absorbed or transmitted in the modulation region P2 ′ ′.
  • Widths of the first emission unit O1 and the first incident unit I1 in the second direction (Y-axis direction) may be the same.
  • the width of the first output part O1 is the width of the first incidence part I1 in order to reduce the loss of light that moves to the first incidence part I1 through the first output part O1. Can be less than
  • the width of the first emission unit O1 may be the width of the first conductive semiconductor layer 422, the active layer 423, and the second conductive semiconductor layer 424 disposed in the first emission unit O1.
  • the width of the first incident portion I1 may be the width of the first conductive semiconductor layer 422, the active layer 423, and the second conductive semiconductor layer 424 disposed on the first incident portion I1.
  • the insulating region P3 ′ ′ may be disposed between the light emitting region P1 ′ ′ and the modulation region P2 ′ ′.
  • the insulating region P3 '' has a high resistance to electrically separate the light emitting region P1 '' from the insulating region P3 ''.
  • the semiconductor structure 420 since the semiconductor structure 420 may not have an insulating region, the semiconductor structure 420 is not limited to this structure.
  • the insulating region P3 ′ ′ may include the hole H formed by etching.
  • the insulating region P3 ′ ′ may be formed with high resistance by implanting ions into the second conductivity-type semiconductor layer 425.
  • the implanted ions typically include hydrogen ions (H +), but the present invention is not limited thereto.
  • the insulation region P3 ′ ′ may minimize electrical interference between the emission region P1 ′ ′ and the modulation region P2 ′ ′.
  • the insulating layer 430 may be disposed on the semiconductor structure 420.
  • the insulating layer 430 may be a structure partially removed after the semiconductor layer 420 is entirely disposed on the manufacturing process. That is, the insulating layer 430 may be spaced apart from one side of the second conductive semiconductor layer 425.
  • the insulating layer 430 may be partially removed to form a through hole.
  • the semiconductor structure 420 disposed under the insulating layer 430 and the first electrode 441, the second electrode 442, and the third electrode 443 disposed over the insulating layer 430 are electrically connected to each other through the through holes. Can be connected.
  • the insulating layer 430 may be spaced apart from an edge that is one side of the second conductivity type semiconductor layer 425 in the first direction (X-axis direction). As a result, the edge of the second conductivity-type semiconductor layer 425 in the first direction (X-axis direction) may be exposed. In addition, the edge of the first conductivity-type semiconductor layer 421 may be exposed in the first direction (X-axis direction). A detailed description will be given in FIG. 27.
  • the insulating layer 430 may include at least one of SiO 2, SixOy, Si 3 N 4, SixNy, SiO x Ny, AD 5 O 3, TiO 2, AlN, and the like.
  • the insulating layer 430 may be entirely disposed in the insulating region P3 ′ ′. In this configuration, the insulating layer 430 may block the electrical connection between the light emitting region P1 '′ and the modulation region P2 ′ ′ in the insulating region P3 ′ ′.
  • the first electrode 441 may be disposed on the first conductivity type semiconductor layer 421.
  • a portion of the insulating layer 430 may be removed and the first electrode 441 may be disposed in the removed portion.
  • the first electrode 441 may be electrically connected to the first conductive semiconductor layer 421 through the insulating layer 430.
  • the first electrode 441 may perform the function of the common electrode.
  • the area and shape of the first electrode 441 may be various without being limited. In addition, an area in contact with the first conductivity-type semiconductor layer 421 may also vary.
  • the first electrode 441 may be partially disposed on the first conductive semiconductor layer 421, and may cover the first conductive semiconductor layer 421.
  • the first electrode 441 may be formed of a transparent conductive oxide (TCO).
  • Transparent conductive oxide films include ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), AZO (Aluminum Zinc Oxide), AGZO (Aluminum Gallium Zinc Oxide), IZTO (Indium Zinc Tin Oxide), IAZO (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IZON (IZO Nitride), ZnO, IrOx, RuOx and NiO.
  • the first electrode 441 may be formed of an opaque metal such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, and the like, and a transparent conductive oxide film and an opaque metal are mixed. It may be formed of one or a plurality of layers, but is not limited thereto.
  • the second electrode 442 may be disposed on the second conductivity type semiconductor layer 425 of the emission region P1 ′ ′.
  • the second conductivity-type semiconductor layer 425 of the emission region P1 ′ ′ will be referred to as a second-first conductivity-type semiconductor layer 425a below.
  • the second electrode 442 may be electrically connected to the 2-1 conductive type semiconductor layer 425a through the insulating layer 430.
  • Power may be applied to the second electrode 442.
  • a current flows into the 2-1 conductive semiconductor layer 425a, the active layer 423, and the first conductive semiconductor layer 421, and light is emitted from the active layer 423. Can be generated.
  • a portion of the second electrode 442 may be disposed on the insulating region P3 ′ ′, but the structure of the second electrode 442 is not limited thereto.
  • the third electrode 443 may be disposed on the second conductivity type semiconductor layer 425 of the modulation region P2 ′ ′.
  • the second conductivity-type semiconductor layer 425 of the modulation region P2 ′ ′ will be referred to as a second-second conductivity-type semiconductor layer 425b below.
  • the third electrode 443 may be electrically connected to the second-second conductive semiconductor layer 425b through the insulating layer 430.
  • Power may be applied to the third electrode 443.
  • current flows to the second-second conductive semiconductor layer 425b, the active layer 423, and the first conductive semiconductor layer 421, and light is emitted from the active layer 423. This can be absorbed.
  • the reverse electrode power may be applied to the third electrode 443.
  • a reverse bias is applied to the modulation region P2 ′ ′ through the third electrode 443, light may be transmitted through the active layer 423 of the modulation region P2 ′ ′. As such, light may be emitted through the outermost surface of the semiconductor structure 420 in the first direction.
  • Electrode pads may be disposed on the first electrode 441, the second electrode 442, and the third electrode 443.
  • the electrode pads may include Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Au, Cr, and the like, but are not limited thereto.
  • the third electrode 443 may have a parasitic capacitance due to a variable power applied thereto.
  • the third electrode 443 may have a smaller area than the first electrode 441 and the second electrode 442.
  • the dummy electrode (not shown) may prevent light from radiating onto the semiconductor structure 420.
  • the insulating layer 430 may be spaced apart from an edge of the first structure (X-axis direction) of the semiconductor structure 420.
  • the insulating layer 430 may not be formed on the edge of the first structure (X-axis direction) of the semiconductor structure 420.
  • the insulating layer 430 disposed on the edge in the first direction of the semiconductor structure 420 may be removed.
  • the insulating layer 430 When the insulating layer 430 is covered to the edge of the semiconductor structure 420 in the first direction, the insulating layer 430 and the semiconductor structure 420 are separated while being separated into the semiconductor device 400 through a cutting process in a manufacturing process. The combination may tear a portion of the semiconductor structure 420.
  • the outer surface of the second exit portion of the modulation region in the semiconductor structure 420 may not be flat, thereby increasing roughness.
  • roughness is easily cracked by the impact, so the reliability of the semiconductor device may be lowered.
  • the light emitted through the outermost surface of the semiconductor structure 420 in the first direction (X-axis direction) may be spread to the crack of the 2-2 conductivity type semiconductor layer 425b.
  • the insulating layer 430 may be spaced apart from the edge of the second conductivity type semiconductor layer 425 in the first direction, and the insulating layer 430 may not cover the edge of the semiconductor structure 420 in the first direction. have.
  • the light emitted through the second emission unit which is the outermost surface of the semiconductor structure 420 in the first direction (X-axis direction) does not spread.
  • Light is transmitted to an optical fiber connected to the outermost side of the semiconductor structure 420, and optical communication using the semiconductor structure 420 may be performed without error.
  • the insulating layer 430 may include a protrusion E protruding in the first direction.
  • the protrusion E may cover the second conductive semiconductor layer 425b to protect the second conductive semiconductor layer 425b from the outside. As a result, the semiconductor device of the embodiment can be improved in reliability.
  • the protrusion E may have light provided to the modulation region P2 ′′ through the light emitting region P1 ′′ and the insulating region P3 ′′ as part of the insulating layer 430 to the outside of the semiconductor structure 420. By reflecting outgoing, light loss can be prevented.
  • the direction in which light is emitted through the modulation area P2 '′ and the position of the second emission unit O2 may be indicated to clearly provide an arrangement direction and a position of the optical fiber receiving the emitted light.
  • the length D4 of the protrusion E may be 14 ⁇ m to 24 ⁇ m. In the following, the length is described as a distance in the first direction. However, since the protrusion E is still spaced apart from the edge in the first direction of the 2-2 conductivity type semiconductor layer 425b, the 2-2 conductivity type semiconductor layer is disposed on the first direction side of the protrusion E. 425b may be exposed. That is, the length of the first direction (X-axis direction) side of the exposed surface of the 2-2 conductivity type semiconductor layer 425b is spaced apart from one side of the 2-2 conductivity type semiconductor layer 425b. May be the same length.
  • the length D5 of the exposed second-2 conductive semiconductor layer 425b may be 30 ⁇ m to 50 ⁇ m.
  • the length D5 of the second-second conductive semiconductor layer 425b is smaller than 30 ⁇ m, adjacent insulating layers 430 may be broken in process to reduce reliability.
  • the first conductive semiconductor layer 421 disposed in the second direction may be exposed from the exposed second-second conductive semiconductor layer 425b.
  • the insulating layer 430 may be spaced apart from the edge of the first conductivity type semiconductor layer 421 in the first direction.
  • the length ratio of the length D4 of the protrusion E to the length D5 of the exposed second-second conductive semiconductor layer 425b may be 1: 5/4 to 1: 25/7.
  • FIG. 28 (a) shows a first direction of the semiconductor structure in FIG. 28 is a photograph of an edge
  • FIG. 28B is a photograph of an edge of a first direction of the semiconductor structure when the insulating layer is covered to the edge of the first direction of the semiconductor structure.
  • the upper edge surface is flat.
  • the light emitted from the second-conductive semiconductor layer is flat. For this reason, the light emitted does not spread.
  • the upper surface of the second-2 conductivity type semiconductor layer may be an upper surface of the semiconductor structure 420.
  • the width W4 of the exposed upper surface of the second-second conductive semiconductor layer 425b may be 8 ⁇ m to 12 ⁇ m.
  • the width W4 of the exposed upper surface of the 2-2 type conductive semiconductor layer 425b there are process limitations.
  • the width W4 of the exposed upper surface of the second-type conductive semiconductor layer 425b is larger than 12 ⁇ m, the dielectric constant may be increased to reduce the cutoff frequency in communication. For this reason, there exists a limit that a communication speed falls.
  • the width may be a length in the second direction (Y-axis direction).
  • the width W5 of the protrusion E may be 16 ⁇ m to 24 ⁇ m.
  • the semiconductor structure 420 may have a ' ⁇ ' shape, but may not be limited thereto because the semiconductor structure 420 may be formed in various shapes according to etching.
  • An insulating layer 430 may be disposed on the semiconductor structure 420.
  • first electrode 441, the second electrode 442, and the third electrode 443 may be disposed on the insulating layer 430. In the second direction, the first electrode 441, the second electrode 442, and the third electrode 443 may be sequentially arranged. However, it is not limited to this arrangement order.
  • the first electrode 441 may be disposed below the second electrode 442 and the third electrode 443.
  • the width of the second electrode 442 may be larger than the width of the third electrode 443.
  • the third electrode 443 may have a parasitic capacitance because a variable power is applied. Accordingly, an area of the third electrode 443 may be smaller than that of the first electrode 441 and the second electrode 442.
  • 30A to 30E illustrate a method of manufacturing a semiconductor device in accordance with still another embodiment of the present invention.
  • the semiconductor structure 420 may be grown on the substrate 410.
  • the substrate 410 may be a GaAs substrate 410.
  • a first conductivity type semiconductor layer 421 may be formed on the first substrate 410.
  • a buffer layer may be formed on the first conductive semiconductor layer 421 and the substrate 410, but is not limited thereto.
  • the first conductive semiconductor layer 421 may have a thickness of 0.6 ⁇ m to 0.75 ⁇ m. Here, the thickness may be a length in the third direction (Z-axis direction). However, the thickness is not limited thereto and may vary depending on the size of the semiconductor device.
  • the first conductivity type semiconductor layer 421 may be formed of a semiconductor material having a composition formula of InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the first clad layer 422 may be formed on the first conductivity type semiconductor layer 421.
  • the first cladding layer 422 is an n-type semiconductor layer doped with an n-type dopant and may be formed of a semiconductor material having a compositional formula of lpGa1-pN (0 ⁇ p ⁇ 1).
  • the thickness of the first cladding layer 422 may be 1 ⁇ m to 1.2 ⁇ m. However, the thickness is not limited thereto and may vary depending on the size of the semiconductor device.
  • the active layer 423 may be formed on the first clad layer 422.
  • the active layer 423 may be formed of a semiconductor material having a composition formula of InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • a first guide layer may be further formed between the active layer 423 and the first cladding layer 422.
  • the first guide layer may be formed of a semiconductor material having a composition formula of InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the first guide layer may include, for example, at least one of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, and AlInN.
  • the first guide layer (not shown) may be GaN, and may be an n-type semiconductor layer doped with n-type dopants, such as Si, Ge, Sn, Se, and Te.
  • the refractive index of the first guide layer may be different from that of the first cladding layer 422.
  • the refractive index of the first guide layer may be greater than that of the first cladding layer 422. Accordingly, the first guide layer (not shown) may reflect light generated by the active layer 423. As a result, the light generated by the active layer 423 may travel in the first direction.
  • the active layer 423 may be 0.027 ⁇ m to 0.033 ⁇ m. However, the thickness is not limited thereto and may vary depending on the size of the semiconductor device.
  • the second clad layer 424 may be formed on the active layer 423.
  • the second clad layer 424 may be formed of a semiconductor material having a composition formula of AlpGa1-pN (0 ⁇ p ⁇ 1).
  • a second guide layer may be further formed between the second clad layer 424 and the active layer 423.
  • the second guide layer may be formed of a semiconductor material having a composition formula of InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the second guide layer may include, for example, at least one of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, and AlInN.
  • the second guide layer (not shown) may be GaN, and may be a p-type semiconductor layer doped with p-type dopants such as Mg, Zn, Ca, Sr, and Ba.
  • the refractive index of the second guide layer may be different from the refractive index of the second clad layer 424.
  • the refractive index of the second guide layer (not shown) may be greater than the refractive index of the second clad layer 424. Accordingly, the second guide layer (not shown) may reflect light generated by the active layer 423. As a result, the light generated by the active layer 423 may travel in the first direction.
  • the second cladding layer 424 may have a thickness of 0.45 ⁇ m to 0.55 ⁇ m. However, the thickness is not limited thereto and may vary depending on the size of the semiconductor device.
  • the second conductivity type semiconductor layer 425 may be formed on the second clad layer 424.
  • the thickness of the second conductivity-type semiconductor layer 425 may be 16 ⁇ m to 24 ⁇ m. However, the thickness is not limited thereto and may vary depending on the size of the semiconductor device.
  • the second conductivity-type semiconductor layer 425 may be formed of, for example, a semiconductor material having a composition formula of InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • primary etching may be performed to the upper surface of the active layer 423 to form an insulating region.
  • the second conductive semiconductor layer 425 may be electrically separated into the 2-1 conductive semiconductor layer 425a and the 2-2 conductive semiconductor layer 425b.
  • 424 may also be separated into a 2-1 clad layer 424a and a 2-2 clad layer 424b.
  • the hole H formed through the primary etching may be formed in various thicknesses so that the insulating region has a predetermined resistance or more. However, part of the second conductivity-type semiconductor layer 425 may remain in an insulating region due to a manufacturing method.
  • an insulating layer 430 may be formed on an upper surface of the semiconductor structure 420.
  • the insulating layer 430 may be formed by selecting at least one selected from the group consisting of SiO 2, SixOy, Si 3 N 4, SixNy, SiO x Ny, AD 5 O 3, TiO 2, AlN, and the like.
  • a portion of the insulating layer 430 on the 2-1 conductive semiconductor layer 425a may be removed.
  • a portion of the insulating layer 430 on the second-second conductive semiconductor layer 425b may also be removed.
  • the insulating layer 430 is disposed on the upper surface of the edge of the second-second conductivity type semiconductor layer 425b in the first direction so that the insulating layer 430 is spaced apart from the edge of the second-second conductivity type semiconductor layer 425b.
  • the insulating layer 430 disposed may be removed. As a result, the edge of the second-second conductivity type semiconductor layer 425b may be exposed.
  • a portion of the insulating layer 430 on the first conductive semiconductor layer 421 may be removed so that the first conductive semiconductor layer 421 and the first electrode 441 may be electrically connected to each other. Can be.
  • the second electrode 442 may be disposed on the second-first conductivity type semiconductor layer 425a to cover a portion where the insulating layer 430 does not exist. Thus, the second electrode 442 may be electrically connected to the 2-1 conductive semiconductor layer 425a.
  • the third electrode 443 may be disposed to cover a portion where the insulating layer 430 does not exist on the second-second conductive semiconductor layer 425b. As a result, the third electrode 443 may be electrically connected to the second-second conductive semiconductor layer 425b.
  • the first electrode 441 may be disposed on the first conductive semiconductor layer 421 to cover a portion where the insulating layer 430 does not exist. As a result, the first electrode 441 and the first conductive semiconductor layer 421 may be electrically connected to each other.
  • 31A to 31D are top views illustrating a method of manufacturing a semiconductor device of still another embodiment according to the present invention.
  • a portion of the semiconductor structure 420 may be etched to the upper surface of the active layer 423 in the first direction by first etching to form an insulating region.
  • the hole H can be formed.
  • the active layer 423 and the second conductive semiconductor layer 425 may be partially exposed by the first etching.
  • some regions of the semiconductor structure 420 may be etched to the upper surface of the first conductive semiconductor layer 421 by secondary etching.
  • the first conductivity type semiconductor layer 421 may be exposed by the secondary etching.
  • the primary etching etching up to the top surface of the active layer 423 to form the hole (H) of the insulating region
  • a scribe line may partition a plurality of semiconductor devices on a wafer (not shown).
  • the scribe line may be a portion to which the beam is irradiated to separate the semiconductor device in a subsequent process.
  • the plurality of semiconductor elements on the wafer may each be separated.
  • an insulating layer 430 may be formed on the semiconductor structure 420 after the first and second etchings.
  • the insulating layer 430 may be formed on the entire upper surface of the semiconductor structure 420.
  • the insulating layer 430 may be partially removed.
  • One semiconductor element c will be described below.
  • a portion of the insulating layer 430 disposed on the first conductive semiconductor layer 421 may be removed to partially expose the first conductive semiconductor layer 421.
  • a portion of the insulating layer 430 disposed on the 2-1 conductive semiconductor layer 425a may be partially removed to partially expose the 2-1 conductive semiconductor layer 425a.
  • the insulating layer 430 disposed on the second-second conductive semiconductor layer 425b may be partially removed, and the second-second conductive semiconductor layer 425b may be partially exposed.
  • the insulating layer 430 disposed outside the one semiconductor device c may be removed. Accordingly, the insulating layer 430 may be spaced apart from the edge of the semiconductor device.
  • the insulating layer 430 may be removed to partially protrude in the first direction from the upper surface of the second-second conductive semiconductor layer 425b.
  • the insulating layer 430 may include a protrusion that partially protrudes in the first direction (X-axis direction).
  • the first electrode 441 may be disposed to cover the exposed first conductive semiconductor layer 421.
  • the first electrode 441 may contact the first conductivity type semiconductor layer 421.
  • the second electrode 442 may be disposed to cover the exposed 2-1 conductive semiconductor layer 425a.
  • the second electrode 442 may be in contact with the 2-1 conductive semiconductor layer 425a.
  • the third electrode 443 may be disposed to cover the exposed second-second conductive semiconductor layer 425b.
  • the third electrode 443 may be in contact with the second-second conductivity type semiconductor layer 425b.
  • the second electrode 442 may have a smaller area than the first electrode 441 and the third electrode 443.
  • the first electrode 441, the second electrode 442, and the third electrode 443 may have various shapes.
  • a beam may be irradiated along the scribe lines S1 to S4 for dividing the plurality of semiconductor devices to perform a cutting process.
  • the beam may be a laser.
  • the plurality of semiconductor devices on the wafer may be separated from each other.
  • a cutting process may be performed on the first conductive semiconductor layer 421 to expose only an edge in a first direction (X-axis direction) of the semiconductor device.
  • FIG. 32 is a top view of a semiconductor device according to still another embodiment of the present invention.
  • a cutting process may be performed such that the first conductive semiconductor layer is exposed to all edges of the semiconductor device c in FIG. 31D.
  • the insulating layer may be spaced apart from the edge of the semiconductor device.
  • 33 is a conceptual diagram of an optical transmission module according to an embodiment of the present invention.
  • the optical transmission module 5 may include semiconductor devices 100, 200, 300, and 400, a lens module 13, and an output waveguide 15.
  • the semiconductor devices 100, 200, 300, and 400 may include the structure described above.
  • the lens module 13 may be disposed between the semiconductor devices 100, 200, 300, and 400 and the output waveguide 15.
  • the lens module 13 may include a function of providing the optical waveguide 15 with an optical signal provided from the semiconductor devices 100, 200, 300, and 400.
  • the output waveguide 15 may output an optical signal provided through the lens module 13 to the outside.
  • the output waveguide 15 may include a clad and a core, and may be disposed parallel to the lens module 13 and the semiconductor elements 100, 200, 300, and 400 in a vertical direction.
  • the optical transmission module 5 may include a first cover part, a second cover part, and a third cover part 11A, 11B, and 11C.
  • the first, second, and third cover parts 11A, 11B, and 11C may cover the semiconductor devices 100, 200, 300, and 400, the lens module 13, and the output waveguide 15, respectively, but are not limited thereto. no.
  • the semiconductor device according to the present invention can be used for short-range high-speed optical communication of, for example, a home network, an automobile, etc. by 10Gbps high-speed optical communication of 100 m or less.
  • the semiconductor device according to the present invention can improve the manufacturing cost of the general laser diode (light emitting unit) and the alignment reliability problems of the laser diode and the optical modulator (light modulator).

Abstract

실시 예는, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물; 상기 제1 도전형 반도체층 상에 배치되는 제1 전극; 상기 제2 도전형 반도체층 상에 배치되는 제2-1 전극; 및 상기 제2 도전형 반도체층 상에 배치되며, 상기 제2-1 전극과 이격되어 배치되는 제2-2 전극을 포함하고, 상기 제2-1 전극과 제2-2 전극 사이의 상기 제2 도전형 반도체층의 두께는, 상기 제2-1 전극 및 제2-2 전극과 수직으로 중첩되는 제2 도전형 반도체층의 두께보다 얇고, 상기 제2-2 전극은 상기 제2-1 전극과 마주보며, 상기 제2-1 전극과 거리가 가장 가까운 제1 영역을 포함하고,상기 제2-1 전극은 상기 제2-2 전극과 마주보며 상기 제2-2 전극과 거리가 가장 가까운 제2 영역을 포함하며, 상기 제1 영역의 폭(W1)은 상기 제2 영역의 폭(W2)과 W1≥W2의 관계를 갖는 반도체 소자를 개시한다.

Description

반도체 소자
실시 예는 반도체 소자에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
광 통신 수단을 사용하는 반도체 소자는 레이저 다이오드의 단파장을 이용한 전계 흡수 변조기(EAM)가 대표적이다. 그러나, 레이저 다이오드는 제조가 어려울 뿐만 아니라, 협소한 빔에 의해 광변조기와 레이저 다이오드의 얼라인이 어려운 문제가 있다. 따라서, 광출력이 떨어지는 문제가 있다.
실시예는 광 출력이 향상된 반도체 소자를 제공한다.
실시예는 발광부와 광변조부의 얼라인이 향상된 반도체 소자를 제공한다.
실시 예는 발광 다이오드와 광변조기가 일체로 제작된 반도체 소자를 제공할 수 있다.
또한, 발광 다이오드에서 출사되는 광의 반치폭을 줄일 수 있는 반도체 소자를 제공할 수 있다.
실시예는 소광비가 향상된 반도체 소자를 제공한다.
실시예는 빛샘 현상을 방지할 수 있는 반도체 소자를 제공한다.
실시예는 광출사면이 평탄한 반도체 소자를 제공한다.
실시예는 광이 집중되어 출사하는 반도체 소자를 제공한다.
실시예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
본 발명의 일 실시 예에 따른 반도체 소자는 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물; 상기 제1 도전형 반도체층 상에 배치되는 제1 전극; 상기 제2 도전형 반도체층 상에 배치되는 제2-1 전극; 및 상기 제2 도전형 반도체층 상에 배치되며, 상기 제2-1 전극과 이격되어 배치되는 제2-2 전극을 포함하고, 상기 제2-1 전극과 제2-2 전극 사이의 상기 제2 도전형 반도체층의 두께는, 상기 제2-1 전극 및 제2-2 전극과 수직으로 중첩되는 제2 도전형 반도체층의 두께보다 얇고, 상기 제2-2 전극은 상기 제2-1 전극과 마주보며, 상기 제2-1 전극과 거리가 가장 가까운 제1 영역을 포함하고,상기 제2-1 전극은 상기 제2-2 전극과 마주보며 상기 제2-2 전극과 거리가 가장 가까운 제2 영역을 포함하며, 상기 제1 영역의 폭(W1)은 상기 제2 영역의 폭(W2)과 W1≥W2의 관계를 가질 수 있다.
본 발명의 일 실시 예에 따른 반도체 소자는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층상에 배치되는 제1 클래드층; 상기 제1 클래드층 상에 배치되는 광 도파로; 상기 광 도파로 상에 배치되는 제2 클래드층; 및 상기 제2 클래드층 상에 배치되는 제2 도전형 반도체층을 포함하고, 상기 광 도파로는 복수 개의 우물층과 장벽층을 포함하는 활성층, 및 상기 제1 클래드층과 상기 활성층 사이에 배치되는 흡수층을 포함하고, 상기 흡수층은 상기 활성층에서 생성된 제1광의 일부 파장을 흡수한다.
상기 흡수층의 흡수파장대역은 상기 제1광의 발광피크보다 작을 수 있다.
상기 흡수층의 흡수스펙트럼과 상기 제1광의 발광스펙트럼의 교차점(X1)은 하기 관계식을 만족할 수 있다.
[관계식 1]
발광피크-반치폭 ≤ X1 < 발광피크
여기서, 발광피크는 상기 제1광의 발광피크이고, 반치폭은 상기 제1광의 반치폭이다.
상기 흡수층의 인듐 조성은 상기 우물층의 인듐 조성의 80% 내지 95%일 수 있다.
상기 흡수층의 두께는 상기 우물층의 두께의 95% 내지 105%일 수 있다.
상기 흡수층은 반복 적층된 제1층과 제2층을 포함하고, 상기 제1층의 인듐 조성은 상기 우물층의 인듐 조성의 80% 내지 95%일 수 있다.
상기 복수 개의 제2층 중에서 상기 활성층과 가장 가까운 제2층의 두께는 나머지 제2층의 두께보다 두꺼울 수 있다.
상기 활성층과 가장 가까운 제2층의 두께는 60옴스트롱 내지 200옴스트롱일 수 있다.
상기 제2층은 도펀트를 포함할 수 있다.
상기 제2층의 도핑 농도는
Figure PCTKR2017015438-appb-I000001
내지
Figure PCTKR2017015438-appb-I000002
일 수 있다.
상기 광 도파로는 상기 흡수층과 상기 제1 클래드층 사이에 배치되는 초격자층을 포함하고, 상기 초격자층은 복수 개의 제1격자층 및 제2격자층을 포함하고, 상기 제1격자층은 인듐을 포함할 수 있다.
상기 제1층과 상기 제1격자층의 인듐 조성 차이는 상기 우물층과 상기 제1층의 인듐 조성 차이보다 클 수 있다.
상기 제1 도전형 반도체층상에 배치되는 제1전극; 상기 제2 도전형 반도체층에 배치되는 제2-1전극; 및 상기 제2 도전형 반도체층에 배치되는 제2-2전극을 포함하고, 상기 제2-1전극과 제2-2전극은 상기 제2 도전형 반도체층상에서 이격 배치될 수 있다.
상기 활성층은 역바이어스 전압 인가시 상기 제1광을 흡수할 수 있다.
본 발명의 일실시예에 따른 반도체 소자는 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물; 상기 제1 도전형 반도체층 상에 배치되는 제1 전극; 상기 제2 도전형 반도체층 상에 배치되는 제2 전극; 및 상기 제2 도전형 반도체층 상에 배치되고, 상기 제2 전극과 제1 방향으로 이격되어 배치되는 제3 전극;을 포함하고, 상기 제2 전극과 상기 제3 전극 사이의 제1 방향으로의 최단 이격거리와 상기 제2 전극의 제1 방향으로의 길이의 비가 1:2 내지 1:40이고, 상기 제1 방향은 상기 반도체 구조물의 두께 방향과 수직한 방향이다.
상기 제2 도전형 반도체층은 상기 제1 방향 순으로 제1 영역, 제3 영역 및 제2 영역을 포함할 수 있다.
상기 제3 영역은 상기 제2 전극과 상기 제3 전극을 전기적으로 연결할 수 있다.
상기 반도체 소자는, 발광부; 상기 발광부와 이격된 광변조부; 및 상기 발광부와 광변조부 사이의 연결부를 포함하고, 상기 발광부는 상기 제1 영역을 포함하고, 상기 광변조부는 상기 제2 영역을 포함하며, 상기 연결부는 상기 제3 영역을 포함할 수 있다.
상기 제2 전극과 상기 제3 전극 사이 간격은 5㎛ 내지 20㎛일 수 있다.
상기 제1 도전형 반도체층과 상기 활성층 사이에 배치되는 제1 클래드층; 및 상기 제2 도전형 반도체층과 상기 활성층 사이에 배치되는 제2 클래드층;을 더 포함할 수 있다.
상기 제1 클래드층 및 상기 제2 클래드층은 상기 활성층보다 Al의 조성이 더 높을 수 있다.
상기 제1 클래드층 및 상기 제2 클래드층은 상기 활성층보다 굴절율이 작을 수 있다.
상기 제1 클래드층의 밴드갭과 상기 제2 클래드층의 밴드갭은 상기 활성층의 밴드갭보다 클 수 있다.
제2 도전형 반도체층의 제3 영역의 두께는 제2 도전형 반도체층의 제1 영역의 두께 및 제2 도전형 반도체층의 제2 영역의 두께보다 작을 수 있다.
상기 제2 전극 상에 배치되는 제2-1 패드를 더 포함할 수 있다.
상기 제3 전극 상에 배치되는 제2-2 패드를 더 포함할 수 있다.
상기 제2 전극에서 일부 전류는 상기 제3 영역을 통해 상기 제3 전극을 향해 흐를 수 있다.
상기 제3 영역 상에 배치되는 반사층을 더 포함할 수 있다
본 발명의 일실시예에 따른 광 모듈은 기판; 및 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물; 상기 제1 도전형 반도체층 상에 배치되는 제1 전극; 상기 제2 도전형 반도체층 상에 배치되는 제2 전극; 및 상기 제2 도전형 반도체층 상에 배치되고, 상기 제2 전극과 제1 방향으로 이격되어 배치되는 제3 전극을 포함하는 반도체 소자;를 포함하고 상기 제2 전극과 상기 제3 전극 사이의 제1 방향으로의 최단 이격거리와 상기 제2 전극의 제1 방향으로의 길이의 비가 1:2 내지 1:40이고, 상기 제1 방향은 상기 반도체 구조물의 두께 방향과 수직한 방향이다.
본 발명의 일실시예에 따른 광통신 시스템은 제1항에 따른 반도체 소자를 포함하는 송신모듈; 상기 광 모듈에서 전송된 신호를 수신하는 수신모듈; 및 상기 송신모듈과 수신모듈은 연결하는 광파이버를 포함하고, 상기 광파이버는 플라스틱 재질을 포함한다.
본 발명의 일실시예에 따른 반도체 소자는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되는 활성층, 및 상기 활성층 상에 배치되는 제2 도전형 반도체층을 포함하고, 제1 방향으로 배치된 발광 영역 및 변조 영역을 포함하는 반도체 구조물; 및 상기 반도체 구조물 상에 배치되는 절연층;을 포함하고, 상기 활성층과 상기 제2 도전형 반도체층은 상기 제2 도전형 반도체층의 일측까지 연장되고, 상기 절연층은 상기 제2 도전형 반도체층의 일측에서 이격 배치되며, 상기 제1 방향으로 돌출된 돌출부를 포함한다.
상기 반도체 구조물은 노출된 상면을 포함할 수 있다.
상기 제1 방향으로 상기 제1 도전형 반도체층의 가장자리는 노출될 수 있다.
상기 제2 도전형 반도체층의 노출된 상면의 길이는 30㎛ 내지 50㎛일 수 있다.
상기 제1 도전형 반도체층 상에 배치되는 제1 전극; 및 상기 제2 도전형 반도체층 상에 배치되는 제2 전극 및 제3 전극;을 포함하고, 상기 제2 전극은 상기 발광 영역에 배치되고, 상기 제3 전극은 상기 변조 영역에 배치될 수 있다.
상기 제1 전극, 상기 제2 전극 및 상기 제3 전극은 상기 절연층을 관통할 수 있다.
상기 절연층은 상기 반도체 구조물과 상기 제1 전극, 상기 제2 전극 및 상기 제3 전극 사이에 배치될 수 있다.
상기 발광 영역은 상기 제1 방향으로 일측에 배치된 제1 출사부를 포함하고, 상기 변조 영역은 상기 발광 영역의 제1 출사부와 인접하고 상기 제1 방향으로 타측에 배치된 제1 입사부와 상기 제1 방향으로 일측에 배치된 제2 출사부를 포함할 수 있다.
상기 제1 출사부와 상기 제1 입사부 사이의 길이는 상기 발광 영역의 제1 출사부와 상기 변조 영역의 제2 출사부 사이의 길이보다 작을 수 있다.
상기 돌출부의 폭은 16㎛ 내지 24㎛일 수 있다.
상기 반도체 구조물은 상기 제1 방향으로 상기 발광 영역과 상기 변조 영역 사이에 배치되는 절연영역을 더 포함할 수 있다.
상기 돌출부의 길이와 상기 절연층이 상기 제2 도전형 반도체층의 일측으로부터 이격된 길이의 길이비는 1:5/4 내지 1:25/7일 수 있다.
상기 발광 영역에서 생성된 광은 상기 변조 영역을 투과할 수 있다.
상기 제1 방향으로 상기 반도체 구조물의 최외측면을 통해 광이 출사될 수 있다.
상기 제1 도전형 반도체층과 상기 활성층 사이에 배치되는 제1 클래드층; 및 상기 제2 도전형 반도체층과 상기 활성층 사이에 배치되는 제2 클래드층;을 더 포함할 수 있다.
실시예에 따르면, 반도체 소자의 광 출력이 향상될 수 있다.
실시예에 따르면, 반도체 소자의 발광부와 광변조부의 얼라인이 향상될 수 있다.
실시 예에 따르면, 발광 다이오드에서 출사되는 광의 반치폭을 줄일 수 있다.
또한, 광 전송 길이를 향상시킬 수 있고, 노이즈를 개선할 수 있다.
실시예에 따르면, 반도체 소자의 소광비가 향상될 수 있다.
실시예에 따르면, 반도체 소자의 빛샘 현상이 방지될 수 있다.
실시예에 따르면, 반도체 소자의 광출사면이 평탄해질 수 있다.
실시예에 따르면, 반도체 소자의 광이 집중되어 출사할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명에 따른 광통신 시스템의 개념도이고, 도 2는 본 발명에 따른 반도체 소자에 의하여 광신호가 변조되는 과정을 보여주는 개념도이고,도 3은 본 발명의 일 실시예에 따른 반도체 소자의 사시도이고,도 4는 도 3의 Ⅰ-Ⅰ' 영역의 단면도이고,
도 5는 도 4의 F 부분의 확대도이고,
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 반도체 소자의 다양한 변형예에 따른 평면도이고,
도 7은 도 1의 다른 실시예에 따른 반도체 소자 중, 도 4의 F 부분에 대응되는 영역의 확대도이고,
도 8은 본 발명의 실시예에 따른 반도체 소자와 그 비교예의 전압에 따른 전류 값을 나타낸 그래프이고,
도 9은 본 발명의 다른 실시 예에 따른 반도체 소자의 평면도이고,
도 10는 도 9의 A-A방향 단면도이고,
도 11는 도 9의 B-B 방향 단면도이고,
도 12은 도 10의 반도체 구조물을 보여주는 도면이고,
도 13은 흡수층에 의한 광 스펙트럼의 변화를 보여주는 그래프이고,
도 14은 도 9의 반도체 구조물의 PL(photoluminescence) 스펙트럼을 측정한 결과이고,
도 15는 광의 도파 과정을 보여주는 도면이고,
도 16은 흡수층의 변형예이고,
도 17a 내지 도 17c는 흡수층과 초격자층의 다양한 배치를 보여주는 도면이다.
도 18는 본 발명의 또 다른 실시예에 따른 반도체 소자의 사시도이고,
도 19는 본 발명의 또 다른 실시예에 따른 반도체 소자의 상면도이고,
도 20는 본 발명의 또 다른 실시예에 따른 반도체 소자의 단면도이고,
도 21은 도 20의 F' 부분의 확대도이고,
도 22은 연결부의 유무에 따라 소광비 차이를 관찰한 사진이고,
도 23는 연결부의 유무에 따른 빛샘 현상을 관찰한 사진이고,
도 24a 내지 도 24b는 도 21의 변형예이고,
도 24c는 도 24b의 사시도이고,
도 25는 본 발명에 따른 또 다른 실시예의 반도체 소자의 상면도이고,
도 26는 도 25에서 BB' 부분의 단면도이고,
도 27는 도 25에서 F'' 부분의 확대도이고,
도 28은 또 다른 실시예의 반도체 소자의 효과를 설명하기 위한 도면이고,
도 29은 또 다른 실시예의 반도체 소자의 측면도이고,
도 30a 내지 도 30e는 본 발명에 따른 또 다른 실시예의 반도체 소자의 제조방법을 설명하는 도면이고,
도 31a 내지 도 31d는 본 발명에 따른 또 다른 실시예의 반도체 소자의 제조방법을 설명하는 상면도이다.
도 32는 본 발명의 또 다른 실시예에 따른 반도체 소자의 상면도이고,
도 33은 본 발명의 실시예에 따른 광송신 모듈의 개념도이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
반도체 소자는 발광소자, 수광소자, 광변조기 등 각종 전자 소자를 포함할 수 있으며, 발광소자, 수광소자, 광변조기는 모두 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.
본 실시예에 따른 반도체 소자는 발광소자 및 광변조기일 수 있다.
발광소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정된다. 따라서, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.
광변조기는 전계 흡수 변조기(EAM: Electro-Absorption Modulator)일 수 있다. 그러나 이것으로 본 발명을 한정하는 것은 아니다. 전계 흡수 변조기는 저전압에서 구동이 가능하고, 소자를 소형화할 수 있다. 광변조기는 인가되는 전압에 따라 광흡수의 정도가 변할 수 있다. 즉, 광변조기는 인가되는 전압의 변화에 따라 입사되는 광을 외부로 방출하거나(on-state) 흡수함으로써(off-state) 변조된 광을 출력할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명에 따른 광통신 시스템의 개념도이다.
도 1을 참조하면, 본 발명에 따른 광통신 시스템은 제1 호스트(1)와 통신하는 제1 광 트랜시버(3), 제2 호스트(2)와 통신하는 제2 광 트랜시버(4) 및 제1 광 트랜시버(3)와 제2 광 트랜시버(4) 사이에 연결된 채널을 포함한다.
제1 호스트(1)와 제2 호스트(2)는 통신 가능한 전자 디바이스이면 특별히 제한되지 않는다. 예시적으로 제1 호스트(1)는 서버이고, 제2 호스트(2)는 퍼스널 컴퓨터일 수 있다.
제1 광 트랜시버(3)와 제2 광 트랜시버(4)는 각각 광 송신 모듈(5)과 광 수신 모듈(6)을 포함하는 양방향 통신 모듈일 수 있으나, 본 발명의 실시 예는 반드시 이에 한정하지 않는다. 예시적으로 제1 광 트랜시버(3)는 광 송신모듈일 수 있고 제2 광 트랜시버(4)는 광 수신모듈일 수도 있다. 이하에서는 양방향 통신방법을 기준으로 설명한다.
제1 광 트랜시버(3)의 광 송신 모듈(5)은 제1 광섬유(8)에 의하여 제2 광 트랜시버(4)의 광 수신 모듈(6)과 연결될 수 있다. 광 송신 모듈(5)은 호스트의 전기신호를 광신호로 변환할 수 있다. 제어부(7)는 호스트의 전기신호에 따라 광신호를 변조할 수 있다. 예시적으로 제어부(7)는 드라이버 IC를 포함할 수 있다.
제1 광 트랜시버(3)의 광 수신 모듈(6)은 제2 광섬유(9)에 의하여 제2 광 트랜시버(4)의 광 송신 모듈(5)과 연결될 수 있다. 광 수신 모듈(6)은 광신호를 전기신호로 변환할 수 있다. 제어부(7)는 변환된 전기신호를 증폭(TIA)하거나, 전기신호에서 패킷 정보를 추출하여 호스트에 전송할 수 있다.
한편, 광 송신 모듈(5)은 본 발명에 따른 반도체 소자(100)를 포함할 수 있다.
도 2는 본 발명에 따른 반도체 소자에 의하여 광신호가 변조되는 과정을 보여주는 개념도이다.
도 2를 참조하면, 본 발명에 따른 반도체 소자(100)는 발광부(5a) 및 광변조부(5b)를 포함할 수 있다. 이러한 반도체 소자(100)는 도 1의 광 송신 모듈(5)의 구성 요소일 수 있다. 다만, 반도체 소자(100)는 이하 도 3 내지 도 32에서 설명하는 다양한 실시예에 따른 반도체 소자가 모두 적용될 수 있다. 또한, 발광부(5a), 광변조부(5b)는 이하 도 3 내지 도 32에서 설명하는 다양한 실시예에 따른 반도체 소자의 발광부, 광변조부가 각각 적용될 수 있다.
반도체 소자(100)는 전기신호(E1)를 이용하여 광신호(L1)를 변조할 수 있다. 즉, 발광부(5a)에서 출사된 광은 광변조부(5b)에 의해 변조될 수 있다. 여기서, 전기신호(E1)를 제공할 때를 “1 상태”, 전기적인 신호(E1)를 제공하지 않을 때를 “0 상태”라 할 수 있다. 전기신호(E1)는 역 바이어스 전압일 수 있다.
“1 상태”일 때, 반도체 소자(100)는 광신호(L1)를 방출할 수 있고(On-state), “0 상태”일 때 반도체 소자(100)는 광신호(L1)를 방출하지 않을 수 있다(Off-state). 이에 따라, 반도체 소자(100)는 주기를 가지며 광신호(L1)를 방출하거나 방출하지 않는 펄스 광신호(Pulsed light signal)를 출력할 수 있다.
한편, 본 발명에 따른 반도체 소자(100)는 전계가 없을 경우 벤딩된 에너지 밴드갭 구조를 갖고, 역방향 전압이 제공되면 상대적으로 평탄한 에너지 밴드갭 구조를 가질 수 있다.
보다 구체적으로, 본 발명에 따른 반도체 소자(100)는 전계가 없는 경우 활성층에서 광을 흡수할 수 있다. 즉, 본 발명에 따른 반도체 소자(100)는 질화물계 반도체를 포함하여 활성층의 에너지 밴드갭이 비대칭하게 형성된다. 이는 광흡수층 내부에 강한 압전 전기장(piezoelectric field)이 존재하기 때문이다. 이러한 압전 전기장은 다양한 원인에 의해 유발될 수 있다. 예시적으로 압전 자기장은 격자 상수 부정합에 의한 스트레인(strain)에 의해 유발될 수 있다.
그러나, 활성층에 역 바이어스 전압이 걸린 경우, 활성층은 광을 투과할 수 있다. 이는 역 바이어스 전압이 걸렸을 때 에너지 밴드가 상대적으로 평탄해지며 밴드갭이 커지기 때문이다.
이처럼, 본 발명에 따른 반도체 소자(100)는 발광부(5a)에서 광이 출사되고, 광변조부(5b)는 출사된 광을 전압의 변화에 따라 변조하여 광신호를 출력할 수 있다.
제1 실시예에 따른 반도체 소자
도 3은 본 발명의 일 실시예에 따른 반도체 소자의 사시도이다. 도 4는 도 3의 Ⅰ-Ⅰ' 영역의 단면도이다. 도 5는 도 4의 F 부분의 확대도이다.
도 3 내지 도 5를 참조하면, 본 발명의 일 실시예에 따른 반도체 소자(100)는 발광부(5a), 광변조부(5b) 및 발광부(5a)와 광변조부(5b) 사이에 배치된 스페이서 영역(5c)을 포함할 수 있다. 또한, 반도체 소자(100)는 기판(110), 반도체 구조물(120), 제1 전극(161) 및 제2 전극(162a, 162b)을 포함한다.
본 발명에 따른 반도체 소자(100)는 발광부(5a) 및 광변조부(5b)가 기판(110) 상에 함께 배치될 수 있다. 즉, 발광부(5a)는 기판(110)의 일측에 배치되고, 광변조부(5b)는 기판(110)의 타측에 배치될 수 있다. 발광부(5a) 및 광변조부(5b)는 스페이서 영역(5c)에 의해 광이 진행하는 제1 방향(X축 방향)에서 서로 분리될 수 있다.
스페이서 영역(5c)은 발광부(5a)와 광변조부(5b) 사이에 배치될 수 있다. 스페이서 영역(5c)에 대응되는 제2 도전형 반도체층(140)의 일부는 에칭되어 발광부(5a)와 광변조부(5b)를 전기적으로 분리시킬 수 있다. 따라서, 스페이서 영역(5c)에 의하여 발광부(5a) 및 광변조부(5b)는 개별 구동될 수 있다. 예컨대, 발광부(5a)는 광을 발광하기 위해 일정한 직류구동될 수 있고, 광변조부(5b)는 광을 변조하기 위해 교류구동될 수 있다.
발광부(5a)의 발광층(활성층)에서 발광된 광은 발광층의 상부, 하부 및 측부와의 굴절률 차이로 인해 장축과 대응되는 제1 방향(X축 방향)으로 진행할 수 있다. 즉, 발광부(5a)는 X축 방향으로 광이 발광되어 이동할 수 있다. 광변조부(5b)의 흡수층(활성층)은 발광부(5a)로부터 입사된 광을 제1 방향(X축 방향)으로 흡수 또는 투과할 수 있다. 또한, 광변조부(5b)는 출력단으로 방출되는 광 신호를 변조할 수 있다. 여기서, 출력단은 광변조부(5b) 중 발광부(5a)의 반대편에 위치하는 끝단을 의미할 수 있다.
이와 같이, 본 발명에 따른 반도체 소자(100)는 발광부(5a)와 광변조부(5b)가 수평 타입으로 기판(110) 상에 함께 집적될 수 있다. 그리고 발광부(5a)와 광변조부(5b)는 스페이서 영역(5c)에 의하여 분리될 수 있다. 이 때, 발광부(5a), 스페이서 영역(5c) 및 광변조부(5b)는 제1 방향(X축 방향)을 따라 연속적으로 형성될 수 있다. 즉, 발광부(5a), 스페이서 영역(5c) 및 광변조부(5b)는 동시에 제조될 수 있다.
발광부(5a)의 광 출사부(5a-1, 발광부 중 광변조부와 마주보는 끝단) 및 광변조부(5b)의 입력단(5b-1, 광변조부 중 발광부와 마주보는 끝단)은 제1 방향(X축 방향)을 따라 서로 마주보도록 얼라인될 수 있다. 즉, 본 발명에 따른 반도체 소자(100)는 발광부(5a)와 광변조부(5b)의 얼라인 불량을 방지할 수 있으며, 광 손실을 개선할 수 있다.
기판(110)은 투광성, 전도성 또는 절연성 기판일 수 있다. 예컨대 기판(110)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, 및 Ga2O3 중 적어도 하나를 포함할 수 있다.
기판(110)은 반도체 구조물(120)이 배치되는 제1 면(111)을 포함한다. 여기서, 제1 면(111)의 일측에는 발광부(5a)가 배치되고, 타측에는 광변조부(5b)가 배치될 수 있다.
반도체 구조물(120)은 기판(110) 상에 배치될 수 있다. 반도체 구조물(120)은 제1 도전형 반도체층(130), 제2 도전형 반도체층(140) 및 제1 도전형 반도체층(130)과 제2 도전형 반도체층(140) 사이에 배치되는 활성층(150)을 포함할 수 있다.
제1 도전형 반도체층(130)은 기판(110) 상에 배치될 수 있다. 제1 도전형 반도체층(130)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 제1 도전형 반도체층(130)은 예컨대 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 제1 도전형 반도체층(130)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 중에서 적어도 하나를 포함할 수 있다. 제1 도전형 반도체층(130)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다.
활성층(150)은 제1 도전형 반도체층(130) 상에 배치될 수 있다. 활성층(150)은 제1 도전형 반도체층(130)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(140)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다.
활성층(150)은 자발분극을 가져 밴드 갭이 벤딩된 물질 일 수 있다. 활성층(150)은 예로서 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 활성층(150)이 다중 우물 구조로 구현된 경우, 활성층(150)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있으나 이에 한정되는 것은 아니다. 활성층(150)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 활성층(150)은 InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN의 페어 중 적어도 하나를 포함할 수 있다.
한편, 발광부(5a)에 배치되는 활성층(150)은 발광층으로 작용할 수 있다. 즉, 발광부(5a)의 활성층(150)은, 전자와 정공이 재결합함에 따라, 활성층(150)의 형성 물질에 따른 밴드 갭(Band Gap) 차이에 의해서 빛을 생성할 수 있다.
또한, 광변조부(5b)에 배치되는 활성층(150)은 광흡수층으로 작용할 수 있다. 즉, 광변조부(5b)의 활성층(150)은, 전자와 정공이 재결합함에 따라, 활성층(150b)의 형성 물질에 따른 밴드 갭(Band Gap) 차이에 의해서 광을 흡수 또는 투과시킬 수 있다.
광변조부(5b)의 활성층(150)이 광을 흡수하는 경우, 출력단에서 출력되는 광의 세기가 약할 수 있다. 광변조부(5b)의 활성층(150)이 광을 투과하는 경우, 출력단에서 출력되는 광의 세기가 충분할 수 있다. 광변조부(5b)의 활성층(150)은 발광부(5a)의 활성층(150)으로부터 입력되는 광신호가 출력단에서 변조될 수 있도록 광을 흡수 또는 투과하는 역할을 할 수 있다.
이처럼, 본 발명에 따른 반도체 소자(100)에서, 활성층(150)은 광 도파로일 수 있다. 즉, 발광부(5a)의 활성층(150)에서는 광이 생성되고, 광변조부(5b)의 활성층(150)에서는 광이 변조된다. 광은 발광부(5a)의 활성층(150)으로부터 광변조부(5b)의 활성층(150)을 따라 제1 방향(X축 방향)으로 이동할 수 있다.
활성층(150)은, 상부에서 바라보았을 때, 제1 도전형 반도체층(130)보다 작은 면적을 가질 수 있다. 일반적으로 활성층(150)의 면적이 커질수록 커패시턴스가 커질 수 있다. 또한, 커패시턴스 값이 작아질수록 반도체 소자(100)의 고속 동작을 구현할 수 있다. 특히, 광변조부(5b)의 고속 동작을 위해서는 낮은 커패시턴스 값을 갖는 것이 유리하다. 따라서, 활성층(150)은 제1 도전형 반도체층(130) 상의 일부 영역에만 배치될 수 있다.
제2 도전형 반도체층(140)은 활성층(150) 상에 배치될 수 있다. 제2 도전형 반도체층(140)은 활성층(150)과 대응되는 면적을 가질 수 있다.
제2 도전형 반도체층(140)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 제2 도전형 반도체층(140)은 예컨대 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 제2 도전형 반도체층(140)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 중에서 적어도 하나를 포함할 수 있다. 제2 도전형 반도체층(140)은 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑된 p형 반도체층일 수 있다.
한편, 반도체 구조물(120)은 제1 도전형 반도체층(130), 활성층(150) 및 제2 도전형 반도체층(140)이 순차 형성된 후, 일부 영역이 에칭됨으로써 형성될 수 있다. 즉, 제1 도전형 반도체층(130), 활성층(150) 및 제2 도전형 반도체층(140)을 동일 면적을 갖도록 배치한 뒤, 제2 도전형 반도체층(140)으로부터 제1 도전형 반도체층(130)의 일부 영역까지 에칭이 이루어질 수 있다. 따라서, 에칭 후 제1 도전형 반도체층(130)의 일부 영역이 노출될 수 있다.
이와 같이 하여, 도 3 및 도 4에 도시된 것과 같이 반도체 소자(120)의 상부(제1 도전형 반도체층(130)의 상부, 활성층(150) 및 제2 도전형 반도체층(140))는 제1 도전형 반도체층(130)의 일부 영역으로부터 돌출된 형태를 가질 수 있다. 따라서, 활성층(150)의 면적이 제1 도전형 반도체층(130)의 면적보다 상대적으로 작아지고, 감소된 커패시턴스로 인하여 반도체 소자(100)의 고속 동작을 구현할 수 있다.
도 3 및 도 4에서는 활성층(150)의 장축 길이(X축 방향)와 단축 길이(Y축 방향)가 모두 제1 도전형 반도체층(130)의 장축 길이 및 단축 길이보다 짧게 배치되도록 도시되었다. 그러나, 이것으로 본 발명을 한정하는 것은 아니다. 또한, 상기에 설명된 것으로 본 발명의 반도체 구조물(100)의 제조 방법을 한정하는 것은 아니다.
한편, 도 3을 참조하면, 발광부(5a)는 광변조부(5b)와 마주보는 제1-1 면(5a-1) 및 제1-1 면(5a-1)과 마주보는 제1-2 면(5a-2)을 포함할 수 있다. 또한, 광변조부(5b)는 발광부(5a)와 마주보는 제2-1 면(5b-1)을 포함할 수 있다. 여기서, 제1-1 면(5a-1)의 길이는 제2-1 면(5b-1)의 길이와 같거나 더 작을 수 있다. 또한, 제1-2 면(5a-2)의 길이는 제1-1 면(5a-1) 및 제2-1 면(5b-1)의 길이보다 길 수 있다. 이에 대해서는 후술하도록 한다.
제2 도전형 반도체층(140)은, 발광부(5a)와 대응되는 제2 도전형 제1 반도체층(140a), 광변조부(5b)와 대응되는 제2 도전형 제2 반도체층(140b) 및 스페이서 영역(5c)과 대응되는 제2 도전형 제3 반도체층(140c)을 포함할 수 있다. 또한, 제2 도전형 반도체층(140)은, 활성층(150)과 접하는 제1 면(140-1) 및 제1 면(140-1)과 마주보는 제2 면(140-2)을 포함할 수 있다.
스페이서 영역(5c)에는 제2 도전형 반도체층(140)의 제2 면(140-2)으로부터 일정 깊이를 갖는 홈(H)이 형성될 수 있다. 즉, 스페이서 영역(5c)은 에칭에 의하여 일정 깊이의 홈(H)이 형성된 영역일 수 있다. 스페이서 영역(5c)은 에칭이 이루어진 홈(H)의 일측 끝단과 타측 끝단 사이의 영역을 의미할 수 있다.
본 발명에 따른 반도체 소자(100)는 발광부(5a)와 광변조부(5b)가 기판(110) 상에 일체형으로 형성될 수 있다. 즉, 발광부(5a)와 광변조부(5b)의 광 도파로(활성층, 150)가 연속적으로 형성되므로 둘 사이의 간섭을 최소화하기 위한 구조가 필요할 수 있다. 따라서, 제2 도전형 반도체층(140)의 일부는 발광부(5a)와 광변조부(5b)의 분리를 위하여 에칭될 수 있다. 즉, 본 발명에 따른 반도체 소자(100)는, 발광부(5a) 및 광변조부(5b) 사이의 제2 도전형 반도체층(140)의 일부를 에칭하여 스페이서 영역(5c)을 구성할 수 있다.
특히, 도 5를 참조하면, 제2 도전형 제3 반도체층(140c)의 두께는 제2 도전형 제1, 2 반도체층(140a, 140b)의 두께보다 얇게 형성될 수 있다. 즉, 제2 도전형 제3 반도체층(140c)은 제2 도전형 반도체층(140) 중 에칭되어 두께가 상대적으로 얇은 부분을 총칭할 수 있다. 따라서, 에칭된 제2 도전형 제3 반도체층(140c)의 최소 두께는 에칭되지 않은 제2 도전형 제1, 2 반도체층(140a, 140b)의 두께보다 얇을 수 있다.
제2 도전형 제3 반도체층(140c)이 제2 도전형 제1, 2 반도체층(140a, 140b)에 비하여 두께가 얇게 형성됨에 따라, 제2 도전형 제3 반도체층(140c)에서의 전기적 저항이 증가할 수 있다. 즉, 제2 도전형 제3 반도체층(140c)의 전류의 흐름이 최소화되고, 제2 도전형 제1, 2 반도체층(140a, 140b)이 전기적으로 절연될 수 있다. 따라서, 스페이서 영역(5c)에 의하여 제1 방향으로의 전류의 흐름을 억제하고, 발광부(5a)과 광변조부(5b) 사이의 전기적 간섭을 최소화할 수 있다.
한편, 도 5에서는 제2 도전형 제3 반도체층(140c)과 제2 도전형 제1, 2 반도체층(140a, 140b)의 연결면이 경사면으로 도시되었다. 이는, 스페이서 영역(5c)의 제2 도전형 반도체층(140)이 에칭될 때 중심부에서 에칭이 더 활발하게 이루어지기 때문일 수 있다. 그러나, 이것으로 본 발명을 한정하는 것은 아니며, 제2 도전형 제3 반도체층(140c)은 에칭 후 다양한 형태를 가질 수 있다.
제2 도전형 반도체층(140)의 최소 두께(T2)는 최대 두께(T1)의 0.1 내지 0.5배일 수 있다. 여기서, 제2 도전형 반도체층(140)의 최대 두께(T1)는 제2 도전형 제1 반도체층(140a) 또는 제2 도전형 제2 반도체층(140b)의 두께(최대 두께)일 수 있다. 즉, 제2 도전형 반도체층(140)의 최대 두께(T1)는 식각되지 않은 영역의 두께일 수 있다. 또한, 제2 도전형 반도체층(140)의 최소 두께(T2)는 제2 도전형 제3 반도체층(140c)의 최소 두께일 수 있다. 즉, 제2 도전형 반도체층(140)의 최소 두께(T2)는 최대로 식각된 영역의 두께일 수 있다. 따라서, 제2 도전형 반도체층(140)의 식각되는 최대 깊이(T3)는 최대 두께(T1)의 0.5 내지 0.9배일 수 있다.
제2 도전형 반도체층(140)의 최소 두께(T2)가 최대 두께(T1)의 0.1배보다 얇을 경우, 광의 통로가 충분히 확보되지 못할 수 있다. 구체적으로, 광은 활성층(150)뿐만 아니라, 활성층(150)과 인접한 제1, 2 도전형 반도체층(130, 140)의 일부 영역에도 퍼질 수 있다. 이는 광이 확산성을 갖기 때문일 수 있다. 즉, 광은 활성층(150) 및 이와 인접한 제1, 2 도전형 반도체층(130, 140)의 일부 영역을 따라 이동하게 된다. 따라서, 제2 도전형 제3 반도체층(140c)의 두께가 너무 얇을 경우, 광의 통로가 너무 작아져 광 손실이 발생할 수 있다. 또한, 제2 도전형 제3 반도체층(140c)의 두께가 너무 얇아져 그 하부의 활성층(150)의 손상이 발생할 수 있다.
제2 도전형 반도체층(140)의 최소 두께(T2)가 최대 두께(T1)의 0.5배보다 두꺼울 경우, 발광부(5a)와 광변조부(5b)의 전기적 간섭이 발생할 수 있다. 즉, 제2 도전형 제3 반도체층(140c)이 발광부(5a)와 광변조부(5b)의 간섭을 방지할 정도의 저항값을 갖지 못할 수 있다.
제2 도전형 제3 반도체층(140c)의 너비(D1)는 5 내지 50㎛일 수 있다. 여기서, 제2 도전형 제3 반도체층(140c)의 너비(D1)는 스페이서 영역(5c)의 너비(D1)일 수 있다. 즉, 제2 도전형 제3 반도체층(140c)의 너비(D1)는 발광부(5a)와 광변조부(5b) 사이의 이격 거리일 수 있다.
제2 도전형 제3 반도체층(140c)의 너비(D1)가 5㎛보다 작은 경우, 발광부(5a)와 광변조부(5b) 사이의 절연이 이루어지지 않을 수 있다. 즉, 발광부(5a)와 광변조부(5b)의 거리가 너무 가까워 둘 사이에 전기적 간섭이 발생할 수 있다.
제2 도전형 제3 반도체층(140c)의 너비(D1)가 50㎛보다 큰 경우, 발광부(5a)와 광변조부(5b) 사이에서 광의 손실이 발생할 수 있다. 즉, 발광부(5a)와 광변조부(5b)의 거리가 너무 멀어 광 손실이 발생할 수 있다.
제1 전극(161)은 제1 도전형 반도체층(130) 상에 배치될 수 있다. 구체적으로, 제1 전극(161)은, 제1 도전형 반도체층(130) 중 활성층(150) 및 제2 도전형 반도체층(140)이 배치되지 않은 영역에 배치될 수 있다. 또한, 제1 전극(161)은 에칭 후 노출된 제1 도전형 반도체층(130)의 일부 영역에 배치될 수 있다. 도면에서는 제1 전극(161)이 발광부(5a), 광변조부(5b) 및 스페이서 영역(5c)과 제2 방향(Y축)에서 중첩되도록 도시되었으나, 이것으로 본 발명을 한정하지는 않는다.
제1 전극(161)은 제1 도전형 반도체층(130)과 전기적으로 연결될 수 있다. 제1 전극(161)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.
제2 전극(162a, 162b)은 반도체 구조물(120) 상에 배치될 수 있다. 제2 전극(162a, 162b)은 제1 전극(161)과 동일한 재질로 형성될 수 있다.
제2 전극(162a, 162b)은 제2-1 전극(162a) 및 제2-2 전극(162b)을 포함할 수 있다. 여기서, 제2-1 전극(162a)은 발광부(5a)에 배치되고, 제2-2 전극(162b)은 광변조부(5b)에 배치될 수 있다. 제2-1 전극(162a)과 제2-2 전극(162b)은 서로 이격될 수 있다.
제2-1 전극(162a)은 발광부(5a) 상면 전체를 덮을 수 있다. 따라서, 발광부(5a)에 대응되는 반도체 구조물은 제2-1 전극(162a)의 내측(하부)에 배치될 수 있다. 제2-2 전극(162b)은 광변조부(5b) 상면 전체를 덮을 수 있다. 따라서, 광변조부(5b)에 대응되는 반도체 구조물은 제2-2 전극(162b)의 내측(하부)에 배치될 수 있다. 즉, 제2-1 전극(162a)은 제2 도전형 제1 반도체층(140a)에 배치되고, 제2-2 전극(162b)은 제2 도전형 제2 반도체층(140b)에 배치될 수 있다.
제2-2 전극(162b)은 제2-1 전극(162a)과 마주보는 제1 영역(162b-1)을 포함할 수 있다. 이 때, 제1 영역(162b-1)은 제2-2 전극(162b) 중 제2-1 전극(162a)과 가장 가깝게 배치되어 제2-1 전극(162a)과 마주보고 있는 면일 수 있다.
제2-1 전극(162a)은 제2-2 전극(162b)과 마주보는 제2 영역(162a-1)을 포함할 수 있다. 이 때, 제2 영역(162a-1)은 제2-1 전극(162a) 중 제2-2 전극(162b)과 가장 가깝게 배치되어 제2-2 전극(162b)과 마주보고 있는 면일 수 있다. 즉, 제2 영역(162a-1)과 제1 영역(162b-1)은 서로 마주보도록 배치될 수 있다.
제2-1 전극(162a)은 제2 영역(162a-1)의 반대편에서 제2 영역(162a-1)과 마주보는 제3 영역(162a-2)을 더 포함할 수 있다. 제3 영역(162a-2)은 제2-1 전극(162a) 중 제2-2 전극(162b)과 가장 멀리 배치된 면일 수 있다. 제3 영역(162a-2)과 제2 영역(162a-1)은 X축 방향에서 제2-1 전극(162a)의 일측 및 타측 끝단에 배치된 면들일 수 있다.
제1 영역(162b-1)의 길이(W1), 제2 영역(162a-1)의 길이(W2) 및 제3 영역(162a-2)의 길이(W3)는 W3>W1≥W2의 관계를 가질 수 있다. 이는 제2-1, 2-2 전극(162a, 162b)의 하부에 배치된 제2 도전형 반도체층(140)과 활성층(150)의 길이에도 동일하게 적용될 수 있다. 구체적으로, 활성층(150), 제2 도전형 반도체층(140) 및 제2-1, 2-2 전극(162a, 162b)은 서로 동일한 면적을 가지며 순차 적층될 수 있다. 이에 대해서는 후술하도록 한다.
제2-1 전극(162a) 및 제2-2 전극(162b)은 제2 도전형 반도체층(140)의 서로 이격된 영역에 각각 배치되어 서로 전기적으로 절연될 수 있다. 즉, 발광부(5a) 및 광변조부(5b)의 제2 도전형 반도체층(140a, 140b)과 전기적으로 연결된 제2 전극(162a, 162b)들은 스페이서 영역(5c)에 의하여 독립적으로 구동될 수 있다. 반면, 제1 도전형 반도체층(130)과 전기적으로 연결된 제1 전극(161)은 발광부(5a) 및 광변조부(5b)의 공통 전극으로 작용할 수 있다.
제1 전극(161) 및 제2 전극(162a, 162b) 상에는 전극 패드(미도시)가 더 배치될 수도 있다. 반도체 소자(100)는 전극 패드에 의하여 외부 소자와 연결되어 구동될 수 있다.
또한, 반도체 소자(100) 중 전극(161, 162a, 162b) 및 후술될 반사층(170)이 배치되지 않은 영역에는 절연층(미도시)이 배치되어 외부와의 전기적 절연이 이루어질 수도 있다.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 반도체 소자의 다양한 변형예에 따른 평면도이다.
도 6a는 도 3에 도시된 반도체 소자(100)의 평면도일 수 있다. 여기서는, 편의상 제1 전극(161)은 생략하여 도시되었다. 이하에서는 앞서 설명한 도 3 내지 도 5를 함께 참조하여 발광부(5a) 및 광변조부(5b)의 제2 방향(Y축 방향)에서의 길이에 대하여 설명하도록 한다.
도 6a를 참조하면, 발광부(5a) 상에는 제2-1 전극(162a)이 배치되고, 광변조부(5b) 상에는 제2-2 전극(162b)이 배치될 수 있다.
제2-2 전극(162b)은 제1 영역(162b-1)을 포함할 수 있다. 여기서, 제1 영역(162b-1)은 제2-2 전극(162b) 중 제2-1 전극(162a)과 마주보는 면일 수 있다.
제2-1 전극(162a)은 제2 영역(162a-1) 및 제3 영역(162a-2)을 포함할 수 있다. 여기서, 제2 영역(162a-1)은 제2-1 전극(162a) 중 제2-2 전극(162b)과 마주보는 면일 수 있다. 즉, 제2 영역(162a-1)과 제1 영역(162b-1)은 서로 마주보도록 배치될 수 있다. 또한, 제3 영역(162a-2)은 제2-1 전극(162a) 중 제2 영역(162a-1)의 반대편에 배치되는 면일 수 있다. 즉, 제2 영역(162a-1)과 제3 영역(162a-2)은 각각 제1 방향(X축 방향)에서의 제2-1 전극(162a)의 양끝단에 배치된 면일 수 있다.
한편, 상기의 도 3에서 설명한 바와 같이, 발광부(5a)는 광변조부(5b)와 마주보는 제1-1 면(5a-1) 및 제1-1 면(5a-1)과 마주보는 제1-2 면(5a-2)을 포함할 수 있다. 제1-1 면(5a-1) 및 제1-2 면(5a-2)은 각각 제1 방향(X축 방향)에서의 발광부(5a)의 양끝단에 배치된 면을 의미할 수 있다. 광변조부(5b)는 발광부(5a)와 마주보는 제2-1 면(5b-1)을 포함할 수 있다. 제2-1 면(5b-1)은 제1 방향에서의 광변조부(5b)의 일측 끝단에 배치된 면을 의미할 수 있다.
여기서, 발광부(5a)의 제1-1 면(5a-1) 및 제1-2 면(5a-2)은 발광부(5a)에 배치된 제1 도전형 반도체층(130)의 상부, 활성층(150), 제1 영역(140a) 및 제2-1 전극(162a)의 양끝단에 배치된 면들을 포함할 수 있다. 또한, 광변조부(5b)의 제2-1 면(5b-1)은 광변조부(5b)에 배치된 제1 도전형 반도체층(130)의 상부, 활성층(150), 제2 영역(140b) 및 제2-2 전극(162b)의 일측 끝단에 배치된 면들을 포함할 수 있다.
더불어, 발광부(5a)의 제1 도전형 반도체층(130)의 상부, 활성층(150) 및 제1 영역(140a)은 함께 식각되므로 동일한 면적을 가질 수 있다. 이 때, 발광부(5a)를 덮도록 배치되는 제2-1 전극(162a)도 동일한 면적을 가질 수 있다. 또한, 광변조부(5b)의 제1 도전형 반도체층(130)의 상부, 활성층(150) 및 제2 영역(140b)은 함께 식각되므로 동일한 면적을 가질 수 있다. 이 때, 광변조부(5b)를 덮도록 배치되는 제2-2 전극(162b)도 동일한 면적을 가질 수 있다. 따라서, 이들의 길이에 대한 관계도 서로 동일하게 이루어질 수 있다.
즉, 제1-1 면(5a-1)은 제2 영역(162a-1)을 포함하고, 제1-2 면(5a-2)은 제3 영역(162a-2)을 포함하고, 제2-1 면(5b-1)은 제1 영역(162b-1)을 포함할 수 있다. 발광부(5a) 및 광변조부(5b)를 구성하는 각각의 층들은 서로 대응되는 면적을 가지므로, 이하에서는 가장 상부에 배치된 제2-1 전극(162a) 및 제2-2 전극(162b)의 길이를 중심으로 설명하도록 한다.
제1 영역(162b-1)은 제1 길이(W1)를 갖고, 제2 영역(162a-1)은 제2 길이(W2)를 갖고, 제3 영역(162a-2)은 제3 길이(W3)를 가질 수 있다. 여기서, 제1, 2, 3 길이(W1, W2, W3)는 제2 방향(Y축 방향)에 대한 길이일 수 있다. 또한, 제2 방향은 광이 진행되는 제1 방향(X축 방향)과 수직인 방향일 수 있다. 또한, 제2 방향은 제1 도전형 반도체층(130), 활성층(150) 및 제2 도전형 반도체층(140)이 배치된 제3 방향(Z축 방향)과 수직인 방향일 수 있다.
한편, 제1 길이(W1)는 제2-1 면(5b-1)에 배치된 제1 도전형 반도체층(130)의 상부, 활성층(150) 및 제2 도전형 제2 반도체층(140b)의 폭일 수도 있다. 제2 길이(W2)는 제1-1 면(5a-1)에 배치된 제1 도전형 반도체층(130)의 상부, 활성층(150) 및 제2 도전형 제1 반도체층(140a)의 폭일 수도 있다. 제3 길이(W3)는 제1-2 면(5a-2)에 배치된 제1 도전형 반도체층(130)의 상부, 활성층(150) 및 제2 도전형 제1 반도체층(140a)의 폭일 수도 있다.
제1, 2, 3 길이(W1, W2, W3)는 W2≤W1<W3의 관계를 가질 수 있다. 이 때, 스페이서 영역(5c)의 폭은 제2 길이(W2)와 동일할 수 있다. 그러나, 이것으로 본 발명을 한정하는 것은 아니다.
본 발명에 따른 반도체 소자(100)는 커패시턴스의 감소를 위하여 활성층(150)의 면적을 작게 형성할 수 있다. 특히, 광변조부(5b)의 제1 길이(W1)를 작게 형성하여 고속 변조가 이루어질 수 있다. 이 때, 발광부(5a) 및 광변조부(5b)는 광 도파로(활성층)로 서로 연결될 수 있다. 따라서, 발광부(5a) 중 광이 출사되는 제1-1 면(5a-1)의 제2 길이(W2)는 제1 길이(W1)와 대응되도록 형성될 수 있다.
즉, 제2 길이(W2)는 제1 길이(W1)와 같거나 작을 수 있다. 만약, 제2 길이(W2)가 제1 길이(W1)보다 클 경우, 발광부(5a)의 광 도파로의 폭이 더 커지므로 광 손실이 발생할 수 있다. 다시 말해서, 발광부(5a)의 광 출사부의 폭이 광변조부(5b)의 입력단의 폭보다 커져 광 손실이 발생할 수 있다.
한편, 제2 길이(W2)는 제1 길이(W1)의 0.1배 이상의 값을 가질 수 있다. 만약, 제2 길이(W2)가 제1 길이(W1)의 0.1배보다 작을 경우, 발광부(5a)의 광 출사부(5a-1)의 폭이 상당히 작아져 광의 세기가 약해질 수 있다.
한편, 발광부(5a)의 동작 전압은 발광부(5a)의 면적과 반비례할 수 있다. 즉, 제2 길이(W2)를 감소시킬 경우, 발광부(5a)의 면적이 상대적으로 작아져 소자 구동시 동작 전압과 소모 전력이 상승하고, 열이 발생할 수 있다. 이는 소자의 열화 및 수명 단축을 유발할 수 있다. 이를 방지하기 위하여, 제3 길이(W3)는 제2 길이(W2)보다 큰 값을 가질 수 있다. 즉, 제1-2 면(5a-2)을 보다 길게 형성함에 따라 제1-1 면(5a-1)을 짧게 형성함에 따른 면적의 감소를 보상할 수 있다.
제3 길이(W3)는 제2 길이(W2)의 2 내지 50배일 수 있다. 제3 길이(W3)가 제2 길이(W2)의 2배보다 작은 값을 가질 경우, 발광부(5a)의 동작 전압이 상승될 수 있다. 제3 길이(W3)가 제2 길이(W2)의 50배보다 클 경우, 소자의 전체 면적이 그만큼 넓어져 비효율적일 수 있다.
더불어, 제3 길이(W3)는 제1 길이(W1)보다 큰 값을 가질 수 있다. 제3 길이(W3)가 제1 길이(W1) 이하일 경우, 발광부(5a)의 면적이 상당히 작아질 수 있다. 즉, 제3 길이(W3)보다도 더 작은 제2 길이(W2)로 인하여 발광부(5a)의 면적이 감소하여 동작 전압이 대폭 상승될 수 있다.
한편, 도 6a에 따른 제1 변형예는 발광부(5a)가 테이퍼(taper) 구조로 배치될 수 있다. 즉, 발광부(5a)는 제3 영역(162a-2)으로부터 제2 영역(162a-1)까지 그 폭이 점점 감소될 수 있다. 여기서, 제3 영역(162a-2)의 길이(W3)는 제2 영역(162a-1)의 길이(W2)보다 크다. 또한, 광변조부(5b)의 제1 영역(162b-1)의 길이(W1)는 제2 영역(162a-1)의 길이(W2)보다 크다. 그러나, 이러한 형태로 본 발명을 한정하는 것은 아니며, W3>W1≥W2를 만족하는 모든 형태가 적용될 수 있다.
도 6b에 따른 제2 변형예를 참조하면, 발광부(5a)는 제3 영역(162a-2)으로부터 제1 방향으로 일정 구간은 동일한 폭을 갖도록 배치되고, 그 이후부터 제2 영역(162a-1)까지 폭이 점점 좁아질 수 있다. 또한, 광변조부(5b)의 폭은 제2 영역(162a-1)보다 크고, 제3 영역(162a-2)보다 작을 수 있다. 즉, 도 6b의 제1 길이(W1), 제2 길이(W2) 및 제3 길이(W3)는 W3>W1≥W2의 관계를 가질 수 있다.
또한, 도 6c를 참조하면, 도 6a와 유사하게 테이퍼 구조를 가지나, 제3 영역(162a-2)이 곡선 형태를 가질 수 있다. 즉, 제3 길이(W3)가 곡선 형태를 가짐으로써, 직선 형태의 제3-1 길이(W3’)보다 더 길어질 수 있다. 이러한 경우, 발광부(5a)의 면적이 보다 커짐으로써 동작 전압, 소모 전력의 감소 효과가 상승될 수 있다. 한편, 도 6c의 경우도 그 형태는 다르나 제1 길이(W1), 제2 길이(W2) 및 제3 길이(W3)는 W3>W1≥W2의 관계를 가질 수 있다.
이와 같이, 본 발명에 따른 반도체 소자는 제1 길이(W1), 제2 길이(W2) 및 제3 길이(W3)가 W3>W1≥W2의 관계를 가질 수 있다. 특히, 이러한 관계를 만족한다면 발광부(5a) 및 광변조부(5b)가 어떠한 형태로 배치되어도 무방하다.
한편, 도면에서는 제1 방향에 대한 발광부(5a)의 폭이 광변조부(5b)의 폭보다 길게 도시되었다. 그러나, 이것으로 본 발명을 한정하지는 않는다.
본 발명에 따른 반도체 소자는 발광부(5a)의 광 출사부(제1-1 면(5a-1) 또는 제2 영역(162a-1))의 제2 길이(W2)가 광변조부(5b)의 입력단(제2-1 면(5b-1) 또는 제1 영역(162b-1))의 제1 길이(W1) 이하로 형성됨으로써, 광 손실을 최소화할 수 있다. 따라서, 광변조부(5b)로 입사되는 광의 세기를 증가시키고, 신호의 안정성 및 전달 거리를 증가시킬 수 있다.
더불어, 발광부(5a)의 제1-2 면(5a-2)(제3 영역(162a-2))의 제3 길이(W3)를 제1-1 면(5a-1)(제2 영역(162-a))의 제2 길이(W2)보다 크게 배치할 수 있다. 따라서, 발광부(5a)의 면적을 보다 증가시켜 구동시 동작 전압과 소모 전력을 낮출 수 있다. 또한, 발열을 감소시켜 발광부(5a)의 신뢰성 및 수명을 향상시킬 수 있다.
도 7은 도 1의 다른 실시예에 따른 반도체 소자 중, 도 4의 F 부분에 대응되는 영역의 확대도이다.
도 7을 참조하면, 도 1의 다른 실시예에 따른 반도체 소자는 발광부(5a), 광변조부(5b) 및 스페이서 영역(5c)을 포함할 수 있다. 또한, 반도체 소자는 기판(110, 도 3), 반도체 구조물(120), 전극(161, 162a, 162b, 도 3) 및 반사층(1270)을 포함할 수 있다. 즉, 다른 실시예에 따른 반도체 소자는 반사층(170)이 더 배치되는 것을 제외하면 앞선 실시예와 동일하다. 따라서, 이하에서는 반사층(170)의 구조만을 설명하도록 한다.
반사층(170)은 발광부(5a)와 광변조부(5b) 사이에 배치되는 제2 도전형 반도체층(140) 상에 배치될 수 있다. 반사층(170)은 제2 도전형 반도체층(140)의 에칭된 영역 상에 배치될 수 있다. 즉, 반사층(170)은 스페이서 영역(5c)의 제2 도전형 제3 반도체층(140c) 상에 배치될 수 있다. 또한, 반사층(170)은 제2 도전형 제3 반도체층(140c)뿐 아니라, 제2-1, 2-2 전극(162a, 162b)의 일부에도 배치될 수 있다. 그러나, 이것으로 본 발명을 한정하지는 않는다.
반사층(170)은 서로 다른 굴절률을 갖는 적어도 2개의 층이 적층되어 배치될 수 있다. 또한, 서로 다른 굴절률을 갖는 적어도 2개의 층은 적어도 1회 이상 교대로 적층될 수 있다. 반사층(170)은 DBR(Distribute Bragg Reflector) 또는 OBR(Omni-directional Reflector) 중 선택된 하나이거나, 이들의 조합일 수 있다.
반사층(170)이 제2 도전형 제3 반도체층(140c)에 배치됨으로써, 두께가 상대적으로 얇은 제2 도전형 제3 반도체층(140c)에서의 광 손실이 최소화될 수 있다. 구체적으로, 광은 활성층(150)뿐만 아니라 그 주변의 일부 영역까지 확산되어 이동할 수 있다. 이 때, 스페이서 영역(5c)을 통과하는 광은, 발광부(5a)와 광변조부(5b) 사이의 구조 및 굴절율의 불연속성으로 인하여 산란되어 외부로 손실될 수 있다. 또한, 스페이서 영역(5c)에 배치되는 제2 도전형 제3 반도체층(140c)의 두께가 상대적으로 얇으므로, 광이 외부로 산란되어 손실될 수도 있다. 따라서, 스페이서 영역(5c)에 반사층(170)을 배치함으로써, 외부로 산란되는 광을 최소화할 수 있다.
이처럼, 본 발명에 따른 반도체 소자(100)는 반사층(170)을 통해 광이 내부로 반사되도록 함으로써, 광 손실을 최소화할 수 있다. 또한, 광출력을 향상시킴으로써 소모 전력을 줄이고, 발광부의 수명을 개선시킬 수 있다.
도 8은 본 발명의 실시예에 따른 반도체 소자와 그 비교예의 전압에 따른 전류 값을 나타낸 그래프이다.
실시예1(N1)의 경우, 본 발명의 도 6a에 따라 제1 길이(W1), 제2 길이(W2) 및 제3 길이(W3)가 W3>W1≥W2의 관계를 갖도록 반도체 소자를 구현한 것이다. 비교예1(N2)의 경우, 제1 길이(W1), 제2 길이(W2), 제3 길이(W3)를 모두 동일하게 하여 반도체 소자를 구현한 것이다. 여기서, 실시예1(N1)과 비교예1(N2)의 제1 길이는 동일하게 이루어질 수 있다.
도 8을 참조하면, 동일한 전류 값에서 실시예1(N1)의 전압 값이 비교예1(N2)의 전압 값보다 작은 것을 알 수 있다. 즉, 실시예1(N1)은 비교예1(N2)에 비하여 발광부(5a)의 면적이 상대적으로 넓음으로써, 저항이 감소될 수 있다.
이처럼, 본 발명에 따른 반도체 소자는 발광부(5a)의 제1-1 면(5a-1)과 제1-2 면(5a-2)의 길이를 서로 다르게 형성할 수 있다. 즉, 제1-2 면(5a-2)의 길이를 제1-1 면(5a-1)의 길이보다 더 길게 형성할 수 있다. 따라서, 본 발명의 발광부(5a)는 제1-1, 1-2 면의 길이가 동일하게 형성된 것보다 면적을 보다 넓힐 수 있다. 이와 같이 하여, 본 발명의 발광 소자는 구동 시 동작 전압, 소모 전력을 낮출 수 있다. 또한, 발열 현상이 개선되어 소자의 수명 및 신뢰성이 개선될 수 있다.
제2 실시예에 따른 반도체 소자
도 9은 본 발명의 다른 실시 예에 따른 반도체 소자의 평면도이고, 도 10는 도 9의 A-A방향 단면도이고, 도 11는 도 9의 B-B 방향 단면도이다.
도 9 및 도 10를 참조하면, 다른 실시 예에 따른 반도체 소자(200)는 제1방향(X방향)으로 배치된 발광영역(P1’), 절연영역(P3’), 및 변조영역(P2’)을 포함하는 반도체 구조물(220), 반도체 구조물(220)상에 배치되는 제1전극(230), 제2-1전극(240), 및 제2-2전극(250)을 포함할 수 있다.
반도체 구조물(220)은 기판(210) 상에 배치되는 제1 도전형 반도체층(221), 제1 클래드층(222), 광 도파로(221), 제2 클래드층(227), 및 제2 도전형 반도체층(228)을 포함할 수 있다.
기판(210)은 투광성, 전도성 기판 또는 절연성 기판일 수 있다. 예컨대 기판(210)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, 및 Ga2O3 중 적어도 하나를 포함할 수 있으나 이에 한정하지 않는다. 기판(210)의 상면에는 요철이 형성될 수 있다.
제1 도전형 반도체층(221)은 기판(210) 상에 배치될 수 있다. 제1 도전형 반도체층(221)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 제1 도전형 반도체층(221)은 예컨대 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
제1 도전형 반도체층(221)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 중에서 적어도 하나를 포함할 수 있다. 제1 도전형 반도체층(221)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다.
제1 클래드층(222)은 제1 도전형 반도체층(221) 상에 배치될 수 있다. 제1 클래드층(222)은 활성층(225)에 비해 굴절률이 낮을 수 있다. 따라서, 제1 클래드층(222)은 활성층(225)에서 출사된 광을 반사하는 역할을 수행할 수 있다.
제1 클래드층(222)은 AlpGa1-pN (0<p<1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 제1 클래드층(222)은 활성층(225)보다 굴절률이 낮아지도록 Al의 조성이 상대적으로 높을 수 있다. 제1 클래드층(222)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있으나 반드시 이에 한정하지 않는다.
광 도파로(Waveguide layer)는 제1 클래드층(222)상에 배치될 수 있다. 광 도파로는 발광영역(P1’)에서 생성된 광을 제1방향(X방향)으로 도파시킬 수 있다. 제1방향으로 도파된 광은 변조영역(P2’)에서 선택적으로 흡수 또는 투과될 수 있다.
실시 예에 따른 광 도파로(221)는 제1 도파층(223), 활성층(225), 제2 도파층(226), 및 광 흡수층(224)을 포함할 수 있다.
제1 도파층(223)은 제1 클래드층(222) 상에 배치되어 활성층(225)에서 출사된 광을 제1방향으로 도파시킬 수 있다. 제1 도파층(223)은 제1 클래드층(222)보다 굴절률이 높을 수 있다. 제1 도파층(223)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다 예시적으로 제1 도파층(223)은 GaN일 수 있으나 반드시 이에 한정하지 않는다. 제1 도파층(223)은 도펀트가 도핑될 수 있다.
활성층(225)은 제1 도파층(223) 상에 배치될 수 있다. 활성층(225)은 제1 도전형 반도체층(221)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(228)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다.
활성층(225)은 예로서 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 활성층(225)이 다중 우물 구조로 구현된 경우, 활성층(225)은 교대로 배치된 복수의 우물층(225a)과 복수의 장벽층(225b)을 포함할 수 있으나 이에 한정되는 것은 아니다.
활성층(225)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 활성층(225)은 InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN의 페어 중 적어도 하나를 포함할 수 있다.
발광영역(P1’)에서의 활성층(225)은 직류 전류 주입시 400nm 내지 450nm 파장대의 제1광을 생성할 수 있다. 그러나 이에 한정하지 않고, 발광하는 파장 영역은 물질의 조성, 예를 들어 InxGa1-xN, AlxGa1-xN 또는 InxGa1-xAs, AlxGa1-xAs 등의 갈륨 등의 함량에 따라 발광파장은 조절될 수 있다. 변조영역(P2’)에서의 활성층(225)은 역바이어스 인가시 발광영역(P1’)에서 출사된 광을 흡수할 수 있다.
제2 도파층(226)은 활성층(225)상에서 출사된 광을 제1방향(X1축 방향)으로 도파시킬 수 있다. 제2 도파층(226)은 제2 클래드층(227)보다 굴절률이 높을 수 있다.
제2 도파층(226)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 예시적으로 제2 도파층(226)은 GaN 또는 Ga을 포함하는 물질일 수 있으나 반드시 이에 한정하지 않는다. 제2 도파층(226)은 제1 도펀트 또는 제2 도펀트를 포함하지 않을 수 있다. 제2 도파층(226)이 활성층(225)과 P형 도전형 반도체층 사이에 배치되는 경우 제2 도파(226)층은 캐리어(예: 정공) 주입 효율을 높이기 위해 Mg과 같은 제2 도펀트를 포함할 수 있다.
흡수층(224)은 제1 클래드층(222)과 활성층(225) 사이에 배치되어 활성층(225)에서 방출되는 광의 파장 중 일부 파장을 흡수할 수 있다. 따라서, 출사광은 제1방향으로 도파되면서 발광파장의 반치폭이 좁아질 수 있다. 흡수층(224)에 대해서는 이하 자세히 설명한다.
제2 클래드층(227)은 제2 도파층(226)상에 배치될 수 있다. 제2 클래드층(227)은 활성층(225) 및 제2 도파층(226)에 비해 굴절률이 낮을 수 있다. 따라서, 제2 클래드층(227)은 활성층(225)에서 제2 도전형 반도체층(228) 방향으로 진행하는 광을 반사하는 역할을 수행할 수 있다. 제2 클래드층(227)은 AlpGa1-pN (0<p<1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 제2 클래드층(227)은 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑된 p형 반도체층일 수 있으나 반드시 이에 한정하지 않는다.
제2 도전형 반도체층(228)은 제2 클래드층(227)상에 배치될 수 있다. 제2 도전형 반도체층(228)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 제2 도전형 반도체층(228)은 예컨대 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
제2 도전형 반도체층(228)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 중에서 적어도 하나를 포함할 수 있다. 제2 도전형 반도체층(228)은 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑된 p형 반도체층일 수 있다.
활성층(225)에서 생성된 광은 제1, 제2 도파층(223, 226)을 따라 제1방향(X방향)으로 진행할 수 있다. 반도체 구조물(220)은 제1 클래드층(222), 제1 도파층(223), 활성층(225), 제2 도파층(226), 제2 클래드층(227)을 포함하고, 제2 도전형 반도체층(228)의 일부 영역까지 제거하여 제2방향(Y방향)으로 상대적으로 얇게 제작한 도파 구조를 포함할 수 있다.
반도체 구조물(220)의 도파 구조는 소정 파장대의 광을 생성하는 발광영역(P1’), 광을 선택적으로 투과 및 흡수하는 변조영역(P2’), 및 발광영역(P1’)과 변조영역(P2’)을 구획하는 절연영역(P3’)을 포함할 수 있다. 실시 예는 하나의 반도체 구조물(220)이 발광영역(P1’)과 변조영역(P2’)을 갖는 일체형 구조일 수 있다.
발광영역(P1’)과 변조영역(P2’)은 제1 도전형 반도체층(221), 제1 클래드층(222), 활성층(225)을 공유하는 반면, 제2 도전형 반도체층(228)은 절연영역(P3’)에 의해 전기적으로 분리될 수 있다. 필요에 따라 제2 클래드층(227)도 전기적으로 분리될 수 있다.
절연영역(P3’)은 발광영역(P1’)과 변조영역(P2’)을 독립적으로 제어할 수 있도록 저항이 높을 수 있다. 절연영역(P3’)은 리세스를 형성하거나 이온을 주입하여 형성할 수 있다. 절연영역(P3’)은 발광영역(P1’)에 주입된 전류가 변조영역(P2’)으로 누설되는 것을 방지할 수 있다.
절연영역(P3’)은 변조영역(P2’)의 입력단과 발광영역(P1’)의 출력단 사이에 배치될 수 있다. 발광영역(P1’)에서 발광한 광은 절연영역(P3’)을 통해 변조영역(P2’)으로 입사될 수 있다.
변조영역(P2’)은 입사된 광을 투과 또는 흡수할 수 있다. 변조영역(P2’)를 통과한 광은 외부로 방출될 수 있다.
제1전극(230)은 제1 도전형 반도체층(221)상에 배치되어 발광영역(P1’)과 변조영역(P2’)에 전원을 인가할 수 있다. 즉, 제1전극(230)은 공통전극 역할을 수행할 수 있다. 제1전극(230)의 면적은 특별히 제한하지 않는다.
제1전극(230)은 절연영역(P3’)과 제2 방향(Y축방향)으로 중첩되도록 배치할 수 있다. 절연영역(P3’)과 제2 방향으로 중첩되도록 배치함으로써 발광영역(P1’)과 변조영역(P2’)에 인가하는 전기장의 균일도를 향상시킬 수 있다.
제2-1전극(240)은 발광영역(P1’)의 제2 도전형 반도체층(228a)(이하 제2-1 도전형 반도체층)상에 배치되어 발광영역(P1’)에 전원을 인가할 수 있다. 발광영역(P1’)의 활성층(225)은 제2-1전극(240)을 통해 전류가 주입되면 발광할 수 있다. 제2-1전극(240)은 발광영역(P1’)의 제2 방향(Y축방향)의 폭보다 더 넓은 폭을 갖도록 배치될 수 있다. 즉, 제2-1전극(240)은 발광영역(P1’)의 상면과 측면을 완전히 덮을 수 있다. 따라서, 발광영역(P1’)의 상면과 측면으로 광이 출사되지 않으므로 광신호의 소광비를 향상시킬 수 있다.
제2-2전극(250)은 변조영역(P2’)의 제2 도전형 반도체층(228b)(이하 제2-2 도전형 반도체층)상에 배치되어 상기 발광영역(P1’)에 인가하는 바이어스에 대하여 낮은 바이어스 또는 역바이어스를 인가할 수 있다. 변조영역(P2’)은 역바이어스가 인가되면 광을 투과하고, 역바이어스가 인가되지 않는 경우에는 광을 흡수할 수 있다. 따라서 변조영역(P2’)의 활성층에서 흡수 또는 투과되는 광은 변조영역(P2’)의 출력단으로 방출되어 광신호를 전달할 수 있다.
제2-2전극(250)은 변조영역(P2’)의 제2-2 도전형 반도체층(228b)상에 배치되는 컨택부(251), 외부 전원과 연결되는 패드부(253), 및 컨택부(251)와 패드부(253)를 연결하는 연결부(252)를 포함할 수 있다. 이때, 연결부(252)는 컨택부(251)와 가까워질수록 제1방향 폭이 두꺼워질 수 있다. 따라서, 상기 변조영역(P2’)에 높은 바이어스에 의해 손상이 일어나는 현상을 개선할 수 있다.
도 9와 도 11를 참조하면, 반도체 구조물(220)과 복수 개의 전극(230, 240, 250) 사이에는 절연층(270)이 배치될 수 있다. 제1전극(230)은 절연층(270)의 제1관통홀(271)에 의해 제1 도전형 반도체층(221)과 전기적으로 연결될 수 있다. 제2-1전극(240)은 절연층(270)의 제2관통홀(272)에 의해 제2-1 도전형 반도체층(228a)과 전기적으로 연결될 수 있다. 제2-2전극(250)은 절연층(270)의 제3관통홀(273)에 의해 제2-2 도전형 반도체층(228b)과 전기적으로 연결될 수 있다.
발광영역(P1’)과 변조영역(P2’)상에 배치되는 제2-1전극(240) 및 제2-2 전극(250)의 패드부(253)는 발광영역(P1’)과 변조영역(P2’)의 바깥 영역에서 절연층(270)상에 배치될 수 있다.
절연층(270) 상에 제1관통홀(271), 제2관통홀(272) 및 제3관통홀(273)을 형성한 후, 제1전극(230), 제2-1전극(240), 및 제2-2전극(250)을 형성할 수 있다. 따라서, 반도체 소자(200)의 공정 단계를 줄이고, 반도체 소자(200)의 단가를 낮출 수 있다.
또한, 제1 도전형 반도체층(221)과 제2-1, 제2-2전극(240, 250) 사이에 절연층(270)이 배치되기 때문에 도파로 외측에 배치된 제2-1전극(240), 제2-2전극(250)이 제1 도전형 반도체층(221)과 전기적으로 연결되어 소자에 단락이 발생하는 현상을 억제할 수 있다.
실시 예에 따른 반도체 구조물(220)은 발광 다이오드 구조를 가지므로 레이저와 달리 발광하는 광의 파장대역이 넓다. 발광 다이오드를 광통신용 광원으로 사용하는 경우 전송 길이에 제약이 발생하고 노이즈가 커지는 문제가 있다.
광원의 스펙트럼의 넓은 경우 단파장과 장파장의 이동 속도가 달라져 광신호에 왜곡이 발생할 수 있다. 즉, 광이 광섬유를 통과할 때 단파장 성분과 장파장 성분의 이동속도가 매질 내에서 서로 다르기 때문에 광이 진행하는 매질의 굴절률에 따라 색분산(Chromatic Dispersion)이 발생하는 문제가 있다. 색분산에 의한 왜곡을 줄이기 위해서는 광원의 반치폭(FWHM)이 좋은 것이 유리할 수 있다.
도 12은 도 10의 반도체 구조물을 보여주는 도면이고, 도 13은 흡수층에 의한 광 스펙트럼의 변화를 보여주는 그래프이고, 도 14은 도 9의 반도체 구조물의 PL(photoluminescence) 스펙트럼을 측정한 결과이다.
도 12을 참조하면, 실시 예에 따른 반도체 구조물(220)은 제1 도파층(223)과 활성층(225) 사이에 흡수층(224)이 배치될 수 있다.
흡수층(224)은 활성층(225)에서 출사된 광 중에서 일부 파장대의 광을 흡수할 수 있다. 흡수층(224)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
흡수층(224)은 제1층(224a)과 제2층(224b)이 교대로 배치된 구조일 수 있다. 예시적으로 흡수층(224)은 InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN의 페어 중 적어도 하나를 포함할 수 있다.
제1층(224a)의 인듐 조성은 우물층(225a)의 인듐 조성보다 작을 수 있다. 제1층(224a)의 인듐 조성은 우물층(225a)의 인듐 조성의 80% 내지 95%일 수 있다. 따라서, 제1층(224a)은 우물층(225a)에서 방출된 광 중에서 단파장의 광을 일부 흡수할 수 있다. 예시적으로 우물층(225a)의 인듐 조성이 14%인 경우 제1층(224a)의 인듐 조성은 13%일 수 있다.
제1층(224a)의 인듐 조성이 80%보다 작은 경우 발광 강도가 낮은 단파장을 흡수하게 되므로 흡수율이 떨어질 수 있다. 예시적으로 광의 스펙트럼이 400nm 내지 450nm이고 피크가 435nm인 경우, 380nm 파장을 흡수하는 것은 반치폭 감소에 영향이 없을 수 있다.
또한, 제1층(224a)의 인듐 조성이 95%보다 큰 경우 장파장을 흡수하게 되므로 제1광의 파장대를 전체적으로 흡수하게 되어 반치폭을 줄이기 어려울 수 있다. 예시적으로 광의 스펙트럼이 400nm 내지 450nm인 경우 제1층(224a)의 흡수 파장 대역이 450nm이면, 450nm 이하의 파장을 모두 흡수하므로 효과적으로 반치폭을 줄일 수 없다.
제1층(224a)의 두께는 우물층(225a)의 두께의 95% 내지 105%일 수 있다. 즉, 제1층(224a)의 두께는 우물층(225a)의 두께와 유사할 수 있다. 따라서, 제1층(224a)은 우물층(225a)에 비해 인듐의 조성은 작고 두께는 유사하므로, 우물층(225a)에서 출사된 광 중에서 단파장의 광을 흡수할 수 있다.
실시 예의 흡수층(224)은 활성층(225)과 유사한 구조를 가지나, 발광에 참여하지 않는 점과 활성층(225)에서 출사된 광을 일부 흡수하는 점에서 활성층(225)과 차이가 있다.
도 13을 참조하면, 최초 발광영역에서 출사된 제1광의 스펙트럼(G1) 중에서 흡수층(224)의 흡수스펙트럼(G2)과 교차하는 부분이 흡수될 수 있다. 따라서, 최종적으로 외부로 출사되는 제2광의 반치폭(F2)은 제1광의 반치폭(F1)보다 감소할 수 있다.
예시적으로 제1광의 반치폭은 약 16nm이고 제2광의 반치폭은 약 12nm인 경우, 반치폭을 25%이상 줄일 수 있음을 알 수 있다. 따라서, 반치폭을 줄어들어 색분산 문제가 개선되므로 광신호의 전송 거리를 향상시킬 수 있다.
흡수층(224)의 흡수스펙트럼(G2)과 제1광의 스펙트럼(G1)의 교차점(X1)은 하기 관계식을 만족할 수 있다.
[관계식 1]
발광피크-제1광의 반치폭≤ X1 <발광피크
즉, 교차점(X1)은 제1광의 발광피크(P1’)파장에서 반치폭(F1)의 차보다는 크고, 발광피크(P1’)파장보다는 작을 수 있다. 만약, 교차점이 제1광의 발광피크과 반치폭의 차보다 작은 경우 제1광이 흡수되는 파장이 짧아져 흡수 효율이 낮아지고 반치폭을 유효하게 줄이기 어려운 문제가 있다.
또한, 교차점(X1)이 발광피크보다 큰 경우에는 발광피크 파장대까지 흡수하므로 반치폭을 효과적으로 줄이기 어렵다.
예시적으로 제1광의 피크는 433nm이고 반치폭은 16nm인 경우, 교차점(X1)은 417nm 보다 크고 433nm 보다 작게 설정할 수 있다. 즉, 교차점(X1)은 제1광의 피크의 96% 내지 99%인 파장대를 가질 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 교차점(X1)의 위치는 발광스펙트럼과 흡수스펙트럼의 정규화(normalization) 정도에 따라 달라질 수도 있다.
실제 출력되는 제2광의 반치폭(F2)은 발광피크(P2’)를 중심으로 서로 비대칭임을 알 수 있다. 이는 발광피크(P2’)를 기준으로 장파장은 그대로 유지된 반면 단파장이 흡수되어 반치폭이 감소하였기 때문이다. 실시 예에 따르면, 교차점(X1)이 상기 관계식 1을 만족하므로 발광피크(P2’)를 기준으로 단파장측의 폭(F21)과 장파장측의 폭(F22)의 비(F21:F22)는 1:1.2 내지 1:5를 만족할 수 있다.
도 14을 참조하면, 실시 예에 따른 반도체 구조물(220)의 PL 곡선은 메인 발광피크(P21)와 흡수층(224)의 피크(P22)를 갖는 것을 확인할 수 있다. 흡수층의 피크(P22)는 에너지를 조사한 경우 흡수층(224)이 이를 흡수한 후 방출한 광의 파장대를 측정한 것이다.
이때, 흡수층(224)의 피크(P22)는 하기 관계식을 만족할 수 있다.
[관계식 1]
메인 발광피크(P21)-반치폭(F31)≤ 흡수층의 피크 <메인 발광피크(P21)
PL 곡선내에서 흡수층(224)의 피크(P22)는 메인 발광피크(P21)와 반치폭(F31)의 차보다는 크고, 발광피크(P1’)보다는 작을 수 있다. 만약, 흡수층(224)의 피크(P22)가 메인 발광피크(P21)와 반치폭(F31)의 차보다 작은 경우(제1범위(F32)보다 작은 경우)에는 흡수되는 파장이 짧아져 흡수 효율이 낮아지고 반치폭을 유효하게 줄이기 어려운 문제가 있다.
또한, 흡수층(224)의 피크(P22)가 메인 발광피크보다 큰 경우에는 발광피크 파장대까지 흡수하므로 반치폭을 효과적으로 줄이기 어렵다.
실시 예에 따르면, PL 곡선의 메인 발광피크(P21)에서 반치폭(F31)을 뺀 제1범위(F32) 내에 흡수층(224)의 피크(P22)가 배치될 수 있다. 예시적으로 메인 발광피크(P21)는 451nm이고 반치폭(F31)은 20nm인 경우, 흡수층(224)의 피크(P22)는 431nm 보다 크고 451nm 보다 작게 설정할 수 있다.
따라서, 흡수층(224)의 피크가 제1범위(F32)내에 배치되므로 효과적으로 단파장대의 광을 흡수하여 반치폭을 줄일 수 있다.
도 15는 광의 도파 과정을 보여주는 도면이다.
도 15를 참조하면, 활성층(225)은 캐리어인 전자와 정공이 주입되면 제1광(L11)을 방출할 수 있다. 이때, 캐리어(전자)는 제1 클래드층(222), 제1 도파층(223), 및 흡수층(224)을 통과하여 활성층(225)에 주입될 수 있다. 따라서, 캐리어의 주입이 용이하도록 흡수층(224)은 도펀트를 포함할 수 있다. 도펀트는 Si, Ge, Sn, Se, Te 등의 n형 도펀트를 포함할 수 있으나 반드시 이에 한정하지 않는다.
도펀트의 농도는 1×10^17/cm3 내지 1×10^19/cm3일 수 있다. 도펀트의 농도가 1×10^17/cm3 보다 작은 경우 도펀트의 농도가 작아 캐리어의 주입이 원활하지 않을 수 있고, 도핑농도가 1×10^19/cm3보다 큰 경우 캐리어(전자)의 주입이 너무 과도해지는 문제가 있다.
도펀트는 흡수층(224)의 제2층(224b)에 도핑될 수 있으나 반드시 이에 한정하는 것은 아니다. 예시적으로 도펀트는 흡수층(224)의 제1층(224a)과 제2층(224b)에 모두 분산될 수도 있다.
활성층(225)에서 출사된 광은 흡수층(224)을 통과하면서 일부 파장대가 흡수될 수 있다. 흡수층(224)을 통과한 광(L12)은 제1, 제2 클래드층(222, 227)에 의해 반사되어 제1방향으로 도파될 수 있다.
변조영역(P2’)에서는 역바이어스 전압을 인가하여 광을 선택적으로 흡수 또는 통과시킬 수 있다. 이때, 역바이어스 전압은 언도프된 층의 두께에 의존할 수 있다. 즉, 언도프된 층이 많을수록 역바이어스 전압은 상승할 수 있다. 필요한 바이어스 레벨이 커지는 경우 구동 IC칩의 비용이 증가하므로 역바이어스 전압을 낮추는 것이 유리하다.
전술한 바와 같이 흡수층(224)에는 도펀트가 도핑될 수 있다. 도핑 농도가 1×10^17/cm3 내지 1×10^19/cm3인 경우 흡수층(224)에 의해 증가한 역바이어스 전압을 낮출 수 있다. 이때, 흡수층(224)의 제1층(224a)과 제2층(224b)에 모두 도펀트가 도핑된 경우 역바이어스 전압을 효과적으로 낮출 수 있다.
도 16은 흡수층의 변형예이고, 도 17a 내지 도 17c는 흡수층과 초격자층의 다양한 배치를 보여주는 도면이다.
도 16을 참조하면, 흡수층(224)은 활성층(225)과 유사한 구조를 가지므로 흡수층(224)에 캐리어가 주입되는 경우 광이 생성될 수 있다. 따라서, 홀이 주입되지 않는 위치에 흡수층(224)을 배치하거나 의도적으로 홀의 주입을 억제할 수도 있다.
예시적으로 복수 개의 제2층(224b) 중에서 활성층(225)과 가장 가까운 제2층(224b)의 두께를 나머지 제2층(224b)의 두께보다 두껍게 형성할 수 있다. 예시적으로 활성층(225)과 가장 가까운 제2층(224b)의 두께는 60옴스트롱 내지 200옴스트롱일 수 있다.
활성층(225)과 가장 가까운 제2층(224b)의 두께가 60옴스트롱보다 작은 경우 홀의 주입을 차단하기 어려울 수 있다. 두께가 200옴스트롱보다 커지는 경우 전체적은 칩 두께가 두꺼워지고 전자의 흐름까지 차단하는 문제가 발생할 수 있다.
활성층(225)과 가장 가까운 제2층(224b)은 도펀트를 도핑하지 않을 수 있다. 따라서, 활성층(225)과 가장 가까운 제2층(224b)은 저항이 높아져 홀의 주입이 억제될 수 있다.
도 17a를 참조하면, 흡수층(224)의 하부에는 초격자층(229)이 배치될 수 있다. 초격자층(229)은 활성층(225)과 제1 도전형 반도체층(221) 사이의 격자 부정합을 완화하는 역할을 수행할 수 있다.
초격자층(229)은 제1격자층(229a)과 제2격자층(229b)을 포함할 수 있다. 제1격자층(229a)은 인듐을 포함할 수 있다. 그러나, 제1격자층(229a)의 인듐 조성은 약 5%내외일 수 있다. 왜냐하면, 제1격자층(219a)은 격자 부정합을 완화하기 위해 인듐을 포함하기 때문이다. 따라서, 우물층(225a)과 제1격자층(229a)의 인듐 조성 차이는 우물층(225a)과 제1층(224a)의 인듐 조성 차이보다 클 수 있다.
그러나, 반드시 이에 한정되는 것은 아니고 도 17b와 같이 흡수층(224)은 활성층(225)과 초격자층(229) 사이에 배치되거나, 도 17c와 같이 흡수층(224)은 초격자층(229-1, 229-2) 사이에 배치될 수도 있다.
본 발명에 따른 반도체 소자(200)는 100m 이하의 10Gbps 고속 광통신으로 예컨대 홈 네트워크, 자동차 등의 근거리 고속 광통신용으로 사용될 수 있다. 또한, 본 발명에 따른 반도체 소자(200)는 발광 다이오드와 변조기를 일체로 제작하여 고온에서 신뢰성을 유지할 수 있다. 따라서, 별도의 온도 조절부재(TEC)를 생략할 수 있다. 또한, 반치폭을 줄여 전송 길이를 증가시키고 노이즈를 개선할 수 있다.
제3 실시예에 따른 반도체 소자
도 18는 본 발명의 또 다른 실시예에 따른 반도체 소자의 사시도이고, 도 19는 본 발명의 또 다른 실시예에 따른 반도체 소자의 상면도이며, 도 20는 본 발명의 또 다른 실시예에 따른 반도체 소자의 단면도이고, 도 21은 도 20의 F’ 부분의 확대도이다.
도 18 내지 도 21을 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 소자(300)는 발광부(5a’), 광변조부(5b’) 및 발광부(5a’)와 광변조부(5b’) 사이에 배치되는 연결부(5c’)를 포함할 수 있다. 발광부(5a’)는 반도체 소자(300)의 일측에 배치되고, 광변조부(5b’)는 반도체 소자(300)의 타측에 배치되며, 연결부(5c’)는 발광부(5a’)와 광변조부(5b’) 사이에 배치될 수 있다.
발광부(5a’), 연결부(5c’) 및 광변조부(5b’)는 반도체 소자(300)에서 제1 방향(X축 방향)을 따라 연속적으로 배치될 수 있다. 그리고, 제1 방향은 발광부(5a’)에서 발생한 광이 연결부(5c’)를 통과하여 광변조부(5b’)로 진행하는 방향일 수 있다.
연결부(5c’)는 발광부(5a’)와 광변조부(5b’) 사이에 배치되어 발광부(5a’)와 광변조부(5b’)를 전기적으로 연결할 수 있다. 광변조부(5b’)에 역방향 전압이 인가되면 연결부(5c’)에 전류가 흐를 수 있다.
발광부(5a’)와 광변조부(5b’)는 각각 전극이 연결될 수 있다. 예를 들어, 발광부(5a’)는 광을 발광하기 위해 일정한 직류전원이 공급될 수 있고, 광변조부(5b’)는 광을 변조하기 위해 교류전원이 공급될 수 있다. 다만, 이러한 전원에 한정되는 것은 아니다.
발광부(5a’)에서 방출되는 광은 연결부 (5c’)를 통과하여 광변조부(5b’)로 제공될 수 있다. 발광부(5a’)로부터 광변조부(5b’)의 입력단으로 입사된 광은 광변조부(5b’)에서 흡수 또는 투과할 수 있다. 광변조부(5b’)는 광 신호를 변조하여 광변조부(5b’)의 입력단과 반대쪽에 배치되는 출력단으로 방출할 수 있다. 여기서, 광변조부(5b’)의 입력단은 발광부(5a’)와 가장 가까이 마주보는 광변조부(5b’)의 가장자리일 수 있고, 출력단은 상기 입력단과 마주보는 제1 방향의 반대쪽 가장자리일 수 있다.
발광부(5a’), 연결부(5c’) 및 광변조부(5b’)는 기판(310) 상에 집적되어 동시에 제조될 수 있다.
이로써, 발광부(5a’)의 광 출사부(발광부(5a’) 중 광변조부(5b’)와 마주보는 가장자리) 및 광변조부(5b’)의 입력단(광변조부(5b’) 중 발광부(5a’)와 마주보는 가장자리)은 제1 방향(X축 방향)을 따라 서로 마주보도록 배열될 수 있다. 즉, 본 발명에 따른 반도체 소자(300)는 발광부(5a’)와 광변조부(5b’)의 얼라인 불량을 방지할 수 있으며, 광 손실 또는 광신호의 왜곡 현상을 개선할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 소자(300)는 기판(310), 기판(310) 상에 배치된 반도체 구조물(320), 제1 전극(381), 제2 전극(383a) 및 제3 전극(383b)을 포함할 수 있다.
먼저, 기판(310)은 투광성, 전도성 기판(310) 또는 절연성 기판(310)일 수 있다. 예컨대 기판(310)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, 및 Ga2O3 중 적어도 하나를 포함할 수 있다. 다만, 이에 한정하지 않는다.
기판(310)의 상면에는 반도체 구조물(320)이 배치될 수 있다. 기판 상의 일측에는 발광부(5a’)가 배치되고, 타측에는 광변조부(5b’)가 배치될 수 있다. 그리고 발광부(5a’)와 광변조부(5b’) 사이에 연결부(5c’)가 배치될 수 있다.
기판(310)은 복수의 돌출부(311)를 포함할 수 있다. 복수의 돌출부 각각은 측 단면이, 반구형 형상, 다각형 형상, 타원 형상 중 적어도 하나를 포함하며 스트라이프 형태 또는 매트릭스 형태로 배열될 수 있다. 복수의 돌출부(311)는 기판(310)으로 입사되는 광을 산란시켜 반도체 구조물(320)로 재입사되는 광 효율을 향상시킬 수 있다.
반도체 구조물(320)은 기판(310) 상에 배치될 수 있다. 반도체 구조물(320)은 제1 도전형 반도체층(330), 제2 도전형 반도체층(340) 및 제1 도전형 반도체층(330)과 제2 도전형 반도체층(340) 사이에 배치되는 활성층(350), 제1 클래드층(360), 제2 클래드층(370)을 포함할 수 있다.
제1 도전형 반도체층(330)은 기판(310) 상에 배치될 수 있다. 제1 도전형 반도체층(330)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 제1 도전형 반도체층(330)은 예컨대 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 제1 도전형 반도체층(330)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 중에서 적어도 하나를 포함할 수 있다. 제1 도전형 반도체층(330)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다.
활성층(350)은 제1 도전형 반도체층(330) 상에 배치될 수 있다. 활성층(350)은 제1 도전형 반도체층(330)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(340)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다.
활성층(350)은 예로서 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 활성층(350)이 다중 우물 구조로 구현된 경우, 활성층(350)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있으나 이에 한정되는 것은 아니다. 활성층(350)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 활성층(350)은 InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN의 페어 중 적어도 하나를 포함할 수 있다. 상기 활성층(350)은 HCP(Hexagonal Closed Packed) 구조 등의 결합을 이루는 물질로 이루어지는 경우, 상기 활성층의 밴드갭은 자발성 분극에 의하여 구부러질 수 있으며, 이에 한정하는 것은 아니다.
한편, 발광부(5a’)에 배치되는 활성층(350)은 발광층일 수 있다. 즉, 발광부(5a’)의 활성층(350)은 전자와 정공이 재결합함에 따라 활성층(350)의 형성 물질에 따른 밴드 갭(Band Gap) 차이에 의해서 빛을 생성할 수 있다.
광변조부(5b’)에 배치되는 활성층(350)은 광변조층일 수 있다. 즉, 상기 광변조부(5b’)의 활성층(35)은 밴드 갭(Band Gap) 에너지에 의해서 광을 흡수 또는 투과시킬 수 있다.
광변조부(5b’)에 배치되는 활성층(350)이 광을 흡수하는 경우, 출력단에서 출력되는 광의 세기는 약할 수 있다. 반대로, 광변조부(5b’)에 배치되는 활성층(350)이 광을 투과하는 경우, 출력단에서 출력되는 광의 세기는 충분할 수 있다. 이러한 구성에 따라, 광변조부(5b’)에 배치되는 활성층(350)은 발광부(5a’)에 배치된 활성층(350)으로부터 제공받은 광신호가 출력단에서 변조될 수 있도록 광을 흡수 또는 투과하는 역할을 할 수 있다.
연결부(5c’)에 배치되는 활성층(350)은 발광부(5a’)의 활성층(350)에서 발광한 광이 광변조부(5b’)의 활성층(350)으로 가이드할 수 있다.
발광부(5a’)의 활성층(350)에서는 광이 생성되고, 광변조부(5b’)의 활성층(350)에서는 광이 변조될 수 있다. 광은 발광부(5a’)의 활성층(350)으로부터 광변조부(5b’)의 활성층(350)을 향해 연결부(5c’)의 활성층(350)을 통해 제1 방향(X축 방향)으로 이동할 수 있다.
변조부(5b’)와 발광부(5a’)의 제2 방향(Y축 방향)의 폭은 공정 마진을 고려하여 2um 내지 5um 일 수 있다. 여기서, 제2 방향(Y축 방향)은 제1 방향(X축 방향)에 수직하는 방향이다. 광변조부(5b’)와 발광부(5a’)의 제2 방향의 폭이 2um보다 클 경우 발광부(5a’)와 광변조부(5b’) 사이에서 연장 영역을 정의하는 공정의 수율을 높일 수 있고, 발광부(5a’)에서 방출되는 광이 광변조부(5b’)의 입력단에 입사되는 효율을 확보할 수 있다. 또한, 5um이하일 경우 광변조부(5b’)의 정전 용량을 작게 설계할 수 있기 때문에 반도체 소자(300)의 차단 주파수를 높게 설계할 수 있고, 이에 따라서 고속 동작하는 반도체 소자(300)의 제작이 가능할 수 있다.
제2 도전형 반도체층(340)은 활성층(350) 상에 배치될 수 있다. 제2 도전형 반도체층(340)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 제2 도전형 반도체층(340)은 예컨대 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
제2 도전형 반도체층(340)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 중에서 적어도 하나를 포함할 수 있다. 제2 도전형 반도체층(340)은 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑된 p형 반도체층일 수 있다.
제1 클래드층(360)은 제1 도전형 반도체층(330)과 활성층(350) 사이에 배치될 수 있다. 그리고 제2 클래드층(370)은 제2 도전형 반도체층(340)과 활성층(350) 사이에 배치될 수 있다.
제1, 2 클래드층(360, 370)은 활성층(350) 내에서 제1 방향(X축 방향)으로 광이 이동되도록 광을 활성층(350) 내에 가둘 수 있다. 이를 위해, 제1, 2클래드층(360, 370)은 활성층(350)을 사이에 두고 배치될 수 있다.
제1, 2 클래드층(360, 370)은 활성층(350)과 상이한 굴절률 및 밴드 갭을 포함할 수 있다. 예를 들어, 제1, 2 클래드층(360, 370)은 Al을 포함할 수 있다. 그리고 제1, 2 클래드층(360, 370)의 Al 조성은 활성층(350)의 Al 조성보다 클 수 있다.
제1, 2 클래드층(360, 370)은 활성층(350)의 밴드 갭보다 높은 밴드 갭을 포함할 수 있다. 제1, 2 클래드층(360, 370)의 밴드 갭은 활성층(350)의 밴드 갭과 0.5 eV 내지 1.0 eV의 차이를 가질 수 있다. 다만 이에 한정하지 않는다.
또한, 제1, 2 클래드층(360, 370)은 활성층(350)보다 낮은 굴절률을 포함할 수 있다. 이로 인해, 발광된 광이 제1 방향으로 진행할 수 있다. 즉, 제1, 2 클래드층(360, 370)은 제1 방향으로 광이 제공되도록 광을 가둘 수 있다.
제1 클래드층(360)은 질화물계 반도체일 수 있다. 상기 제1 클래드층(360)은 AlpGa1-pN (0<p<1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
제1 클래드층(360)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다.
제2 클래드층(370)은 질화물계 반도체일 수 있다. 상기 제2 클래드층(370)은 AlpGa1-pN (0<p<1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 클래드층(370)은 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑된 p형 반도체층일 수 있다.
반도체 구조물(320)은 발광부(5a’)에서 방출된 광이 제1 방향(X축 방향)으로 진행할 수 있도록 광도파로를 포함할 수 있다.
광도파로는 제1 클래드층(360), 제2 클래드층(370) 및 제1 클래드층(360)과 제2 클래드층(370) 사이에 배치되는 활성층(350)을 포함할 수 있다. 광도파로는 활성층(350)과 다른 굴절률을 갖는 제1 클래드층(360)과 제2 클래드층(370)을 포함할 수 있다.
또한, 앞서 설명한 바와 같이, 활성층(350)은 제1 클래드층(360)과 제2 클래드층(360) 사이에 배치되어, 발광부(5a’)에서 방출되는 광은 제1 클래드층(360)과 활성층(350)의 굴절류 차이 및 제2 클래드층(370)과 활성층(350)의 굴절률 차이로 인해 제1 방향(X축 방향)으로 광이 이동하도록 제어할 수 있다. 그리고 제1 클래드층(360)과 제2 클래드층(370)은 서로 다른 굴절률을 가질 수 있다. 제1 전극(381)은 제1 도전형 반도체층(330) 상에 배치될 수 있다. 구체적으로, 제1 전극(381)은반도체 구조물(320)에서 제1 도전형 반도체층(330) 중 활성층(350) 및 제2 도전형 반도체층(340)이 배치되지 않은 영역에 배치될 수 있다. 따라서, 제1 전극(381)은 발광부(5a’)와 광변조부(5b’)의 공통 전극의 기능을 할 수 있다.
제1 전극(381)은 제1 도전형 반도체층(330)과 전기적으로 연결될 수 있다. 제1 전극(381)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.
　또한, 제1 전극(381)은 투명 전도성 산화막(Tranparent Conductive Oxide; TCO)으로 형성될 수 있다. 투명 전도성 산화막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx 및 NiO 등에서 선택될 수 있다.
또한, 제1 전극(381)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 등과 같은 불투명 금속으로 형성될 수 있으며, 투명 전도성 산화막과 불투명 금속이 혼합된 하나 또는 복수 개의 층으로 형성될 수 있으며, 이에 한정하지 않는다.
또한, 제1 전극(381)은 제2 전극(383a)와 이격 거리 내에서 제2 방향(Y축 방향)으로 일부 제2 전극(383a)과 중첩될 수 있으나, 제1 전극(381)은 이러한 형상에 한정되는 것은 아니다.
제2 전극(383a) 및 제3 전극(383b)은 반도체 구조물(320) 상에 배치될 수 있다. 제2 전극(383a) 및 제3 전극(383b)은 제1 전극(381)과 동일한 재질로 형성될 수 있다.
여기서, 제2 전극(383a)은 발광부(5a’) 상에 배치되고, 제3 전극(383b)은 광변조부(5b’) 상에 배치될 수 있다.
제2 전극(383a) 및 제3 전극(383b)은 제2 도전형 반도체층(340)의 서로 이격된 발광부(5a’) 및 광변조부(5b’)에 각각 배치될 수 있다. 제2 전극(383a)와 제3 전극(383b)는 연결부(5c’)의 제2 도전형 반도체층(340)을 통해 서로 전기적으로 연결될 수 있다.
발광부(5a’)에 배치된 제2 전극(383a)의 길이(d1)에 대한 광변조부(5b’)에 배치된 제3 전극(383b)의 길이(d2)의 비는 1:1 내지 1:5일 수 있다. 여기서, 발광부(5a’)에 배치된 제2 전극(383a)의 길이(d1)는 제1 영역(340a)의 길이에 대응될 수 있다. 여기서, 제1 영역(340a)은 발광부(5a’)에 배치된 제2 도전형 반도체층(340)이다. 예시적으로, 발광부(5a’)에 배치된 제2 전극(383a)의 길이(d1)는 40㎛ 내지 200㎛일 수 있다. 광변조부(5b’)에 배치된 제3 전극(383b)의 길이(d2)는 200㎛일 수 있다. 다만, 이러한 길이에 한정되는 것은 아니며, 크기에 따라 다양하게 적용될 수 있다.
또한, 발광부(5a’)에 배치된 제2 전극(383a)이 광변조부(5b’)에 배치되는 제3 전극(383b)의 제1 방향(X축 방향) 길이보다 작으나, 이에 한정되는 것은 아니다.
발광부(5a’)에 배치된 제2 전극(383a)의 길이(d1)에 대한 광변조부(5b’)에 배치된 제3 전극(383b)의 길이(d2)의 비는 1:5보다 큰 경우에 커패시턴스 값이 증가하여 반도체 소자(300)의 고속 동작이 어려울 수 있다.
발광부(5a’)에 배치된 제2 전극(383a)의 길이(d1)에 대한 광변조부(5b’)에 배치된 제3 전극(383b)의 길이(d2)의 비는 1:1보다 작은 경우에 소광비가 낮아지는 문제가 존재할 수 있다. 여기서, 소광비는 광변조부(5b’)에서 역바이어스와 정바이어스 인가 시 출력되는 광의 세기의 비이다.
광변조부(5b’)에 배치된 제3 전극(383b)의 길이(d2)는 180㎛ 내지 220㎛일 수 있다. 그리고 광변조부(5b’)에 배치된 제3 전극(383b)의 길이(d2)는 제2 영역(340b)의 길이와 대응될 수 있다. 여기서, 제2 영역(340b)은 광변조부(5b’)에 배치된 제2 도전형 반도체층(340)이다.
또한, 광변조부(5b’)에 배치된 제3 전극(383b의 길이(d2)는 광변조부(5b’)에 배치된 활성층의 길이와 대응될 수 있다.
이에 따라, 광변조부(5b’)에 배치된 제3 전극(383b)의 길이(d2)는 180㎛ 이상일 경우 상기 반도체 소자의 소광비를 확보하여 광신호의 왜곡을 줄일 수 있고, 220㎛ 보다 작을 경우 광변조부(5b’)의 정전 용량을 작게 설계할 수 있다. 따라서, 상기 반도체 소자(300)의 차단 주파수를 높게 설계할 수 있고, 이에 따라서 고속 동작하는 반도체 소자(300)의 제작이 가능할 수 있다. 광변조부(5b’)에 배치된 제3 전극(383b)의 길이(d2)에 대한 제2 전극(383a)과 제3 전극(383b) 사이의 간격(d3)의 비는 1:0.25 내지 1:0.1일 수 있다. 여기서, 제2 전극(383a)과 제3 전극(383b) 사이의 간격(d3)은 제3 영역(340c)의 길이에 대응될 수 있다. 여기서, 제3 영역(340c)은 연결부(5c’)에 배치된 제2 도전형 반도체층(340)이다.
예시적으로, 광변조부(5b’)에 배치된 제3 전극(383b)의 길이(d2)가 200㎛인 경우, 제2 전극(383a)과 제3 전극(383b) 사이의 간격(d3)은 5㎛ 내지 20㎛일 수 있다. 다만, 이러한 길이에 한정되는 것은 아니다.
제2 전극(383a)과 제3 전극(383b) 사이의 간격(d3)은 5㎛보다 작은 경우, 발광부(5a’)에서 발광이 충분히 일어나지 않는 문제가 존재할 수 있다.
제2 전극(383a)과 제3 전극(383b) 사이의 간격(d3)은 20㎛보다 큰 경우, 제3 영역(340c)의 길이가 커짐에 따라 저항이 커지는 문제가 존재할 수 있다.
제2 전극(383a)과 제3 전극(383b) 사이의 제1 방향(X축 방향)으로의 최단 이격거리와 제2 전극(383a)의 제1 방향(X축 방향)으로의 길이의 비가 1:2 내지 1:40일 수 있다.
제2 전극(383a)과 제3 전극(383b) 사이의 제1 방향(X축 방향)으로의 최단 이격거리와 제2 전극(383a)의 제1 방향(X축 방향)으로의 길이의 비가 1:2보다 작은 경우에는 광변조부에 역바이어스 또는 정바이어스 인가시 출력단을 통해 출력되는 광의 출력 차이가 적어 소광비가 매우 낮은 문제가 존재한다.
제2 전극(383a)과 제3 전극(383b) 사이의 제1 방향(X축 방향)으로의 최단 이격거리와 제2 전극(383a)의 제1 방향(X축 방향)으로의 길이의 비가 1:40보다 큰 경우에 제2 전극(383a)의 제1 방향으로의 길이가 커 커패시턴스값이 커질 수 있다. 이로 인해, 주파수가 커져 고속 동작이 어려울 수 있다.
또한, 또 다른 실시예에 따른 반도체 소자(300)의 제조 시, 반도체 구조물(320)에서 제2 도전형 반도체층(340)의 제3 영역(340c) 의 일부까지 에칭이 이루어질 수 있다. 이에 따라, 공정 상 제2 도전형 반도체층(340)의 제3 영역(340c)의 두께는 제2 도전형 반도체층(340)의 제1 영역(340a)의 두께 및 제2 도전형 반도체층(340)의 제2 영역(340b)의 두께보다 작을 수 있다.
제2-1 패드(382a)는 제2 전극(383a) 상에 배치될 수 있다. 또한, 제2-2 패드(382b)는 제3 전극(383b) 상에 배치될 수 있다.
제2-1 패드(382a) 및 제2-2 패드(382b)는 전기적으로 연결하도록 제2 전극(383a) 및 제3 전극(383b) 상에 배치될 수 있다. 제2-1 패드(382a) 및 제2-2 패드(382b)는 중간 전극일 수 있다.
제2-1 패드(382a) 및 제2-2 패드(382b)는 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Au, Cr 등을 포함할 수 있으나, 이러한 재질에 한정되는 것은 아니다.
도 22은 연결부의 유무에 따라 소광비 차이를 관찰한 사진이다.
도 22을 참조하면, (a)의 경우 제2 도전형 반도체층의 제3 영역을 에칭을 통해 제거한 경우 광 출력을 관찰한 것이다. (b)의 경우 또 다른 실시예에 따른 반도체 소자와 같이 제2 도전형 반도체층의 제3 영역을 배치하여 광 출력을 관찰한 것이다.
(a)를 참조하면, 제3 영역이 제거된 경우 출력단(o-1)에 광이 (b)의 경우보다 클 수 있다. 그리고 발광부에서 생성된 광에 영향을 받는 배경(S-1)은 (b)의 경우보다 더 밝을 수 있다. 이는 제3 영역을 통해 전류가 흐르지 못하므로 발광부에서 발광되는 광이 더 크기 때문이다. 이로써, 소광비가 작아짐을 알 수 있다.
(b)를 참조하면, 제3 영역이 배치된 경우 출력단(o-2)에 광이 (a)의 경우보다 작을 수 있다. 그리고 발광부에서 생성된 광에 영향을 받는 배경(S-2)은 (a)의 경우보다 더 어두울 수 있다. 이는, 앞서 설명한 바와 같이, 발광부에서 흐르는 전류 일부가 제3 영역을 통해 광변조부로 흐르기 때문이다. 이로써, 소광비가 커짐을 알 수 있다. 이로써, 제3 영역이 배치된 경우 소광비가 커짐으로써, 성능이 우수한 반도체 소자를 제공할 수 있다.
구체적으로, 제2 도전형 반도체층(340)의 제3 영역을 제거하지 않는 경우 발광부(5a’)에 전압이 인가됨에 따라 발생하는 전류의 일부는 제2 도전형 반도체층(340)에서 제1 도전형 반도체층(330)을 향해 흐르고, 나머지 일부는 제3 영역(340c)을 통해 광변조부(5b’)로 흐를 수 있다.
이로 인해, 광변조부(5b’)에 바이어스 인가시 제2 도전형 반도체층(340)의 제3 영역을 제거하지 않은 경우(또 다른 실시예에 따른 반도체 소자)는 제2 도전형 반도체층의 제3 영역을 제거한 경우보다 발광부(5a’)에서 생성되는 광의 세기는 작을 수 있다.
결국, 광변조부(5b’)의 출력단(광변조부(5b’)에서 제1 방향(X축 방향)으로 활성층(350)의 가장자리)으로 출사되는 광의 세기는 제2 도전형 반도체층의 제3 영역을 제거하지 않은 경우(또 다른 실시예에 따른 반도체 소자)가 제2 도전형 반도체층의 제3 영역을 제거한 경우보다 작을 수 있다.
이에 따라, 제2 도전형 반도체층(340)의 제3 영역을 제거하지 않은 경우(또 다른 실시예에 따른 반도체 소자)는 제2 도전형 반도체층(340)의 제3 영역을 제거한 경우보다 변조부(5b’)을 통해 출력되는 광의 세기가 적어지므로, 출력되는 광의 강도의 최소값이 작아져 소광비가 커질 수 있다.
이러한 구성에 의하여, 또 다른 실시예에 따른 반도체 소자(300)는 높은 소광비를 제공할 수 있다. 또한, 소광비가 개선됨에 따라 상기 반도체 소자의 광신호의 왜곡이 억제될 수 있다. 도 23는 연결부의 유무에 따른 빛샘 현상을 관찰한 사진이다.
도 23를 참조하면, (a)의 경우, 제2 도전형 반도체층의 제3 영역을 에칭을 통해 제거한 경우 광 손실 여부를 관찰한 것이다. (b)의 경우 또 다른 실시예에 따른 반도체 소자와 같이 제2 도전형 반도체층의 제3 영역을 배치하여 광 손실 여부를 관찰한 것이다.
(a)를 참조하면, 발광부(5a’)와 광변조부(5b’) 사이의 연결부(5c’)에서 빛샘 현상이 관찰되었다. 즉, 제3 영역이 존재하지 않음으로써, 발광부(5a’)에서 생성된 광이 광 도파로를 따라 광변조부(5b’)로 이동하는 중 연결부(5c’)에서 산란되며 외부로 방출되는 광의 세기가 세지는 것을 알 수 있다. 따라서, 상기 광변조부(5b’)의 출력단에서 검출하는 광의 세기의 차이가 크지 않을 수 있기 때문에 광신호로 사용하고자 하는 소광비를 확보하기 충분하지 않을 수 있다.
반면, (b)를 참조하면, 연결부(5c’)에서 빛샘 현상이 거의 관찰되지 않았다. 즉, 제3 영역을 배치함에 따라, 연결부(5c’)의 광 도파로에서 외부로 향하는 광이 상기 연결부(5c’)를 통하여 상기 광변조부(5b’)의 입력단으로 입사되면서 외부로 방출되는 광의 세기가 최소화되는 것을 알 수 있다. 따라서, 상기 광변조부(5b’)의 출력단에서 검출하는 광의 세기의 차이가 분명해질 수 있기 때문에 광신호로 사용하고자 하는 소광비를 충분히 확보할 수 있다.
도 24a 내지 도 24b는 도 21의 변형예이고, 도 24c는 도 24b의 사시도이다.
도 24a을 참조하면, 제2 도전형 반도체층(340)의 제3 영역(340c) 상에 반사층(390)이 배치될 수 있다.
반사층(390)은 발광부(5a’)와 광변조부(5b’) 사이에 배치되는 제2 도전형 반도체층(340)의 제3 영역(340c) 상에 배치될 수 있다. 반사층(390)은 연결부(5c’)의 제3 영역(340c) 상에 배치될 수 있다.
또한, 도 24b 내지 도 24c를 참조하면, 반사층(390)은 반도체 구조물(320) 상에서 발광부(5a’) 및 광변조부(5b’)로 연장될 수 있고, 반도체 구조물(320)을 덮을 수 있다. 이러한 구성에 의하여, 제2 도전형 반도체층(340)의 제3 영역(340c)에서 광이 외부로 손실되는 현상(빛샘 현상)을 1차로 차단하고, 반사층(390)은 2차로 광이 외부로 손실되는 것을 방지할 수 있다. 즉, 반사층(390)은 빛샘 현상이 발생하는 것을 더욱 억제할 수 있다.
다시 도 24a를 참조하면, 반사층(390)은 제1 영역(340a) 상의 제2 전극(383a)과 이격 배치될 수 있다. 반사층(390)은 제2 영역(340b) 상의 제3 전극(383b)과 이격 배치될 수 있다.
반사층(390)이 제3 영역(340c)에 배치됨으로써, 제3 영역(340c)에서의 광 손실이 최소화될 수 있다. 구체적으로, 광은 활성층(350)뿐만 아니라 그 주변의 일부 영역까지 확산되어 이동할 수 있다.
이 때, 연결부(5c’)을 통과하는 광은 발광부(5a’)와 광변조부(5b’) 사이의 구조 및 굴절율의 불연속성으로 인하여 산란되어 외부로 손실될 수 있다. 또한, 연결부(5c’)에 배치되는 제3 영역(340c) 상으로 광이 산란되어 손실될 수도 있다. 따라서, 연결부(5c’)에 반사층(390)을 배치함으로써, 외부로 산란되는 광을 최소화할 수 있다. 따라서, 상기 광변조부(5b’)의 출력단에서 바라보는 광신호의 왜곡을 억제할 수 있기 때문에 출력되는 광신호의 파형 열화 현상을 개선할 수 있다.
이처럼, 본 발명에 따른 반도체 소자(300)는 반사층(390)을 통해 광이 내부로 반사되도록 함으로써, 광 손실을 최소화할 수 있다. 또한, 광출력을 향상시킴으로써 소모 전력을 줄이고, 발광부(5a’)의 수명을 개선시킬 수 있다.한편, 제2 전극(383a)과 반사층(390) 사이에 절연층(미도시)이 배치되어 전기적 절연이 이루어질 수도 있다. 제3 전극(383b)과 반사층(390) 사이에도 절연층(미도시)이 배치되어 전기적 절연이 이루어질 수도 있다. 또한, 반사층(390)은 DBR(Distribute Bragg Reflector)일 수 있다.
<제4 실시예에 따른 반도체 소자>
도 25는 본 발명에 따른 또 다른 실시예의 반도체 소자의 상면도이고, 도 26는 도 25에서 BB' 부분의 단면도이며, 도 27는 도 25에서 F’’ 부분의 확대도이고, 도 28은 또 다른 실시예의 반도체 소자의 효과를 설명하기 위한 도면이고, 도 29은 또 다른 실시예에 따른 반도체 소자의 측면도이다.
도 25 및 도 26를 참조하면, 본 발명에 따른 또 다른 실시예의 반도체 소자(400)는 제1 방향으로 배치된 발광 영역(P1’’) 및 변조 영역(P2’’)을 포함하는 반도체 구조물(420), 반도체 구조물(420) 상에 배치되는 절연층(430), 제1 전극(441), 제2 전극(442) 및 제3 전극(443)을 포함한다.
기판(410)은 투광성, 전도성 기판 또는 절연성 기판일 수 있다. 예컨대, 기판(410)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, 및 Ga2O3 중 적어도 하나를 포함할 수 있으나 이에 한정하지 않는다. 기판(410)의 상면에는 요철이 형성될 수 있다.
기판(410)은 복수의 돌출 형상을 포함할 수 있다. 복수의 돌출 형상 각각은 측 단면이, 반구형 형상, 다각형 형상, 타원 형상 중 적어도 하나를 포함할 수 있으며, 이러한 형상에 한정되는 것은 아니다. 복수의 돌출 형상은 기판(410)으로 입사되는 광을 산란시켜 광도파로로 재입사되는 광 효율을 향상시킬 수 있다.
반도체 구조물(420)은 기판(410) 상에 배치될 수 있다.
반도체 구조물(420)은 기판(410) 상에 배치되는 제1 도전형 반도체층(421), 제1 클래드층(422), 활성층(423), 제2 클래드층(424) 및 제2 도전형 반도체층(425)을 포함할 수 있다.
제1 도전형 반도체층(421)은 기판(410) 상에 배치될 수 있다. 제1 도전형 반도체층(421)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 제1 도전형 반도체층(421)은 예컨대 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
제1 도전형 반도체층(421)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 중에서 적어도 하나를 포함할 수 있다. 제1 도전형 반도체층(421)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다.
제1 클래드층(422)은 제1 도전형 반도체층(421) 상에 배치될 수 있다.
제1 클래드층(422)은 활성층(423)보다 굴절률이 낮을 수 있다. 또한, 제1 클래드층(422)은 활성층(423)보다 큰 밴드갭을 가질 수 있다. 예를 들어, 제1 클래드층(422)의 Al 조성은 활성층(423)의 Al 조성보다 클 수 있다. 이러한 구성에 의하여, 제1 클래드층(422)은 활성층(423)에서 발생한 광이 제1 도전형 반도체층(421)으로 투과되지 않도록 광을 반사할 수 있다.
제1 클래드층(422)은 lpGa1-pN (0<p<1)의 조성식을 갖는 반도체 재료를 포함할 수 있다. 제1 클래드층(422)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있으나, 반드시 이에 한정하지 않는다.
활성층(423)은 제1 클래드 상에 배치될 수 있다. 활성층(423)은 제1 도전형 반도체층(421)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(425)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다.
활성층(423)은 예로서 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족의 화합물 반도체 중 적어도 하나로 현될 수 있다. 활성층(423)이 다중 우물 구조로 구현된 경우, 활성층(423)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있으나 이에 한정되는 것은 아니다.
활성층(423)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 활성층(423)은 InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN의 페어 중 적어도 하나를 포함할 수 있다.
활성층(423)은 HCP(Hexagonal Closed Packed) 구조 등의 결합을 이루는 물질로 이루어지는 경우, 상기 활성층(423)의 밴드갭은 자발성 분극에 의하여 구부러질 수 있으며, 이에 한정하는 것은 아니다.
제2 클래드층(424)은 활성층(423) 상에 배치될 수 있다. 제2 클래드층(424)은 활성층(423)보다 굴절률이 낮을 수 있다. 또한, 제2 클래드층(424)은 활성층(423)보다 큰 밴드갭을 가질 수 있다. 예를 들어, 제2 클래드층(424)의 Al 조성은 활성층(423)의 Al 조성보다 클 수 있다. 이러한 구성에 의하여, 제2 클래드층(424)은 활성층(423)에서 발생한 광이 제2 도전형 반도체층(425)으로 투과되지 않도록 광을 반사할 수 있다.
제2 클래드층(424)은 AlpGa1-pN (0<p<1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 클래드층(424)은 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑된 p형 반도체층일 수 있다.
제2 도전형 반도체층(425)은 제2 클래드층(424) 상에 배치될 수 있다. 제2 도전형 반도체층(425)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 제2 도전형 반도체층(425)은 예컨대 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
제2 도전형 반도체층(425)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 중에서 적어도 하나를 포함할 수 있다. 제2 도전형 반도체층(425)은 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑된 p형 반도체층일 수 있다.
제1 도전형 반도체층(421)과 제2 도전형 반도체층(425) 사이에 활성층(423)이 배치될 수 있다. 활성층(423)에서 생성된 광은 제1 클래드층(422) 및 제2 클래드층(424)에서 반사될 수 있다. 이로써, 활성층(423)에서 생성된 광은 제1 방향(X축 방향)으로 진행할 수 있다.
또한, 활성층(423)과 제2 도전형 반도체층(425)은 제2 도전형 반도체층(425)의 일측까지 연장되어, 광이 제2 도전형 반도체층(425)의 일측을 향해 출사될 수 있다.
반도체 구조물(420)은 제1 방향(X축 방향)으로 발광 영역(P1’’), 절연영역(P3’’) 및 변조 영역(P2’’)을 포함할 수 있다.
발광 영역(P1’’)은 일정 파장대역의 광을 생성할 수 있다. 여기서, 광은 400 nm 내지 550 nm 파장대역을 가질 수 있다.
발광 영역(P1’’)은 발광 영역(P1’’)에서 일측에 배치되는 제1 출사부(O1)를 포함할 수 있다. 발광 영역(P1’’)에서 제1 출사부(O1)를 통해 광이 출사될 수 있다. 변조 영역(P2’’)은 발광 영역(P1’’)에서 생성된 광을 투과 또는 흡수할 수 있다.
변조 영역(P2’’)은 변조 영역(P2’’)에서 제1 방향으로 타측에 배치되는 제1 입사부(I1)와 일측에 배치되는 제2 출사부(O2)를 포함할 수 있다. 제1 입사부(I1)는 변조 영역(P2’’)으로 광이 입사될 수 있다. 제1 입사부(I1)는 발광 영역(P1’’)의 제1 출사부(O1)와 마주보도록 배치될 수 있다. 제2 출사부(O2)는 변조 영역(P2’’)에서 제2 도전형 반도체층(424)의 일측에 배치되어 광이 외부로 출사될 수 있다.
변조 영역(P2’’)은 광의 투과여부를 인가되는 전압에 따라 선택적으로 조절할 수 있다. 그리고 변조 영역(P2’’)은 광이 투과하는 경우 상기 제1 방향(X축 방향)으로 반도체 구조물(420)의 제2 출사부(O2)를 통해 광이 출사될 수 있다.
즉, 발광 영역(P1’’)의 활성층(423)에서 생성된 광은 변조 영역(P2’’)으로 진행되고 변조 영역(P2’’)에서 흡수 또는 투과될 수 있다.
제1 출사부(O1)와 제1 입사부(I1)의 제2 방향(Y축 방향) 폭은 동일할 수 있다. 이에 한정되는 것은 아니며, 제1 출사부(O1)를 통해 제1 입사부(I1)로 이동하는 광의 손실을 감소하기 위해 제1 출사부(O1)의 폭은 제1 입사부(I1)의 폭보다 작을 수 있다.
여기서, 제1 출사부(O1)의 폭은 제1 출사부(O1)에 배치된 제1 도전형 반도체층(422), 활성층(423) 및 제2 도전형 반도체층(424)의 폭일 수 있다. 또한, 제1 입사부(I1)의 폭은 제1 입사부에 배치된 제1 도전형 반도체층(422), 활성층(423) 및 제2 도전형 반도체층(424)의 폭일 수 있다.
절연영역(P3’’)은 발광 영역(P1’’)과 변조 영역(P2’’) 사이에 배치될 수 있다. 절연영역(P3’’)은 저항이 높아 발광 영역(P1’’)과 절연영역(P3’’)을 전기적으로 분리할 수 있다. 다만, 반도체 구조물(420)은 절연영역이 없을 수도 있으므로, 이러한 구조에 한정되는 것은 아니다. 그리고 절연영역(P3’’)은 에칭에 의해 형성된 홀(H)을 포함할 수 있다.
또한, 절연영역(P3’’)은 제2 도전형 반도체층(425)에 이온을 주입함으로써 고 저항으로 형성될 수 있다. 주입되는 이온으로는, 대표적으로 수소 이온(H+)을 포함하나, 이것으로 본 발명을 한정하지는 않는다. 그리고 절연영역(P3’’)은 발광 영역(P1’’)과 변조 영역(P2’’) 사이의 전기적 간섭을 최소화할 수 있다.
절연층(430)은 반도체 구조물(420) 상부에 배치될 수 있다. 절연층(430)은 제조 공정 상 반도체 구조물(420) 상부에 전체적으로 배치된 후, 일부 제거된 구조일 수 있다. 즉, 절연층(430)은 제2 도전형 반도체층(425)의 일측에서 이격 배치될 수 있다.
절연층(430)은 일부 제거되어 관통홀을 형성할 수 있다. 절연층(430) 하부에 배치된 반도체 구조물(420)과 절연층(430) 상부에 배치되는 제1 전극(441), 제2 전극(442) 및 제3 전극(443)은 관통홀을 통해 전기적으로 연결될 수 있다.
절연층(430)은 제2 도전형 반도체층(425)의 제1 방향(X축 방향)의 일측인 가장자리로부터 이격 배치될 수 있다. 이로 인해, 제2 도전형 반도체층(425)의 제1 방향(X축 방향)의 가장자리는 노출될 수 있다. 뿐만 아니라, 제1 도전형 반도체층(421)의 제1 방향(X축 방향)으로 가장자리도 노출될 수 있다. 구체적인 설명은 도 27에서 설명하겠다.
절연층(430)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, AD5O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나를 포함할 수 있다.
절연층(430)은 절연영역(P3’’)에 전체적으로 배치될 수 있다. 이러한 구성에 의하여, 절연영역(P3’’)에서 절연층(430)은 발광 영역(P1’’)과 변조 영역(P2’’)의 전기적 연결을 차단할 수 있다.
제1 전극(441)은 제1 도전형 반도체층(421) 상에 배치될 수 있다. 제조 공정 상, 반도체 구조물(420) 상에 절연층(430)이 배치된 후 절연층(430) 일부가 제거되고 제1 전극(441)이 제거된 부분에 배치될 수 있다. 이로 인해, 제1 전극(441)은 절연층(430)을 관통하여 제1 도전형 반도체층(421)과 전기적으로 연결될 수 있다. 그리고 제1 전극(441)은 공통전극의 기능을 수행할 수 있다.
제1 전극(441)의 면적 및 형태는 제한되지 않고 다양할 수 있다. 또한, 제1 도전형 반도체층(421)과 접촉하는 면적도 다양할 수 있다. 예컨대, 제1 전극(441)은 제1 도전형 반도체층(421) 상에 일부에 배치될 수도 있으며, 제1 도전형 반도체층(421)을 덮을 수 있다.
제1 전극(441)은 투명 전도성 산화막(Tranparent Conductive Oxide; TCO)으로 형성될 수 있다. 투명 전도성 산화막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx 및 NiO 등에서 선택될 수 있다.
또한, 제1 전극(441)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 등과 같은 불투명 금속으로 형성될 수 있으며, 투명 전도성 산화막과 불투명 금속이 혼합된 하나 또는 복수 개의 층으로 형성될 수 있으며, 이에 한정하지 않는다.
제2 전극(442)은 발광 영역(P1’’)의 제2 도전형 반도체층(425) 상에 배치될 수 있다. 여기서, 발광 영역(P1’’)의 제2 도전형 반도체층(425)은 이하에서 제2-1 도전형 반도체층(425a)으로 지칭하겠다.
제조 공정 상, 반도체 구조물(420) 상에 절연층(430)이 배치된 후 절연층(430) 일부가 제거되고 제2 전극(442)이 제거된 부분에 배치될 수 있다. 이로 인해, 제2 전극(442)은 절연층(430)을 관통하여 제2-1 도전형 반도체층(425a)과 전기적으로 연결될 수 있다.
제2 전극(442)은 전원이 인가될 수 있다. 제2 전극(442)을 통해 전원이 인가되면, 제2-1 도전형 반도체층(425a), 활성층(423), 제1 도전형 반도체층(421)으로 전류가 흐르고, 활성층(423)에서 광이 생성될 수 있다. 제2 전극(442)은 일부가 절연영역(P3’’) 상에 배치될 수 있으나, 이러한 구조에 한정되지 않는다.
제3 전극(443)은 변조 영역(P2’’)의 제2 도전형 반도체층(425) 상에 배치될 수 있다. 여기서, 변조 영역(P2’’)의 제2 도전형 반도체층(425)은 이하에서 제2-2 도전형 반도체층(425b)으로 지칭하겠다.
제조 공정 상, 반도체 구조물(420) 상에 절연층(430)이 배치된 후 절연층(430) 일부가 제거되고 제3 전극(443)이 제거된 부분에 배치될 수 있다. 이로 인해, 제3 전극(443)은 절연층(430)을 관통하여 제2-2 도전형 반도체층(425b)과 전기적으로 연결될 수 있다. 제3 전극(443)은 전원이 인가될 수 있다. 제3 전극(443)을 통해 전원이 인가되면, 제2-2 도전형 반도체층(425b), 활성층(423), 제1 도전형 반도체층(421)으로 전류가 흐르고, 활성층(423)에서 광이 흡수될 수 있다.
제3 전극(443)은 역바이어스 전원이 인가될 수 있다. 제3 전극(443)을 통해 변조 영역(P2’’)에 역바이어스가 인가되면, 광은 변조 영역(P2’’)의 활성층(423)에서 투과될 수 있다. 이로써, 광은 반도체 구조물(420)의 제1 방향의 최외측면을 통해 출사될 수 있다.
이와 달리, 제3 전극(443)을 통해 변조 영역(P2’’)에 역바이어스 전원이 인가되지 않으면, 광은 변조 영역(P2’’)의 활성층(423)에서 흡수될 수 있다.
전극패드(미도시됨) 제1 전극(441), 제2 전극(442) 및 제3 전극(443) 상에 배치될 수 있다. 전극패드(미도시됨)는 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Au, Cr 등을 포함할 수 있으나, 이러한 재질에 한정되는 것은 아니다.
또한, 제1 전극(441)과 제2 전극(442)은 일정한 전원이 인가되므로 기생 커패시턴스가 존재하지 않으며, 제3 전극(443)은 가변의 전원이 인가되어 기생 커패시턴스가 존재할 수 있다. 이러한 구성에 의하여, 제3 전극(443)은 제1 전극(441)과 제2 전극(442)에 비해 작은 면적을 가질 수 있다.
또한 더미전극(미도시됨) 절연층(430) 상에 배치될 수 있다. 더미전극(미도시됨)은 반도체 구조물(420) 상부로 광이 출사하는 것을 방지할 수 있다.
도 27를 참조하면, 절연층(430)은 반도체 구조물(420)의 제1 방향(X축 방향)의 가장자리로부터 이격 배치될 수 있다. 절연층(430)은 반도체 구조물(420)의 제1 방향(X축 방향)의 가장자리 상에 형성되지 않을 수 있다. 제조 공정 상, 절연층(430)은 반도체 구조물(420) 상에 형성된 후, 반도체 구조물(420)의 제1 방향의 가장자리 상에 배치된 절연층(430)은 제거될 수 있다.
절연층(430)이 제1 방향으로 반도체 구조물(420)의 가장자리까지 덮이는 경우, 제조 공정 상 절단 공정을 통해 반도체 소자(400)로 분리되면서 절연층(430)과 반도체 구조물(420)의 결합으로 반도체 구조물(420)의 일부가 뜯겨질 수 있다.
이로 인해, 반도체 구조물(420)에서 변조 영역의 제2 출사부의 외면은 평탄하지 않게 되어, 러프니스가 커질 수 있다. 또한, 러프니스는 충격에 의해 균열이 쉽게 발생하므로 반도체 소자의 신뢰성이 저하될 수 있다. 또한, 제1 방향(X축 방향)으로 반도체 구조물(420)의 최외측면을 통해 출사되는 광이 제2-2 도전형 반도체층(425b)의 균열로 퍼질 수 있다.
이에 따라, 절연층(430)은 제2 도전형 반도체층(425)의 제1 방향의 가장자리로부터 이격 배치되어, 절연층(430)은 제1 방향으로 반도체 구조물(420)의 가장자리까지 덮지 않을 수 있다. 이로써, 제조 공정 상 돌출부(E)와 반도체 구조물(420) 상면과의 결합으로 제조 공정 상 분리과정에서 제2 출사부의러프니스가 커지는 문제를 방지할 수 있다.
또한, 제1 방향(X축 방향)으로 반도체 구조물(420)의 최외측면인 제2 출사부를 통해 출사되는 광은 퍼지지 않는다. 그리고 광은 반도체 구조물(420)의 최외측면에 연결되는 광섬유로 전달되고, 반도체 구조물(420)을 이용한 광통신이 오류 없이 수행될 수 있다.
또한, 절연층(430)은 제1 방향으로 돌출된 돌출부(E)를 포함할 수 있다. 돌출부(E)는 제2-2 도전형 반도체층(425b)을 덮어 외부로부터 제2-2 도전형 반도체층(425b)을 보호할 수 있다. 이로써, 실시예의 반도체 소자는 신뢰성이 향상될 수 있다.
또한, 돌출부(E)는 절연층(430)의 일부로 발광 영역(P1’’) 및 절연 영역(P3’’)을 통해 변조 영역(P2’’)로 제공된 광이 반도체 구조물(420)의 외부로 나가는 것을 반사하여여, 광 손실을 방지할 수 있다.
또한, 변조 영역(P2’’)을 통해 광이 출사하는 방향 및 제2 출사부(O2)의 위치를 지시하여, 출사되는 광을 전송 받는 광섬유의 배치 방향 및 위치를 명확히 제공할 수 있다.
돌출부(E)의 길이(D4)는 14㎛ 내지 24㎛일 수 있다. 이하에서, 길이는 제1 방향으로의 거리로 설명한다. 하지만, 돌출부(E)는 제2-2 도전형 반도체층(425b)의 제1 방향의 가장자리로부터 여전히 이격 배치되므로, 돌출부(E)의 제1 방향측에 배치되는 제2-2 도전형 반도체층(425b)은 노출될 수 있다. 즉, 제2-2 도전형 반도체층(425b)의 노출된 면의 제1 방향(X축 방향)측 길이는 절연층(430)이 제2-2 도전형 반도체층(425b)의 일측에서 이격된 길이와 동일할 수 있다.
노출된 제2-2 도전형 반도체층(425b)의 길이(D5)는 30㎛ 내지 50㎛일 수 있다. 제2-2 도전형 반도체층(425b)의 길이(D5)가 30㎛보다 작으면 공정상 인접한 절연층(430)이 깨어져 신뢰성이 떨어질 수 있다.
그리고 제1 방향으로 노출된 제2-2 도전형 반도체층(425b)의 길이(D5)가 50㎛보다 크면 변조 영역(P2’’)의 활성층(423)을 통해 제1 방향으로 출사되는 광이 반도체 구조물(420) 상으로 산란하는 한계가 존재한다.
또한, 노출된 제2-2 도전형 반도체층(425b)으로부터 제2 방향(Y축 방향)에 배치된 제1 도전형 반도체층(421)은 노출될 수 있다. 이로써, 절연층(430)은 제1 도전형 반도체층(421)의 제1 방향의 가장자리로부터 이격 배치될 수 있다. 이러한 구성에 의하여, 제조 공정 상 절단 공정을 통해 반도체 소자(400)로 분리되면서 절연층(430)과 반도체 구조물(420)의 결합으로 반도체 구조물(420)의 일부가 뜯기는 것을 방지할 수 있다. 이로 인해, 반도체 소자(400)의 신뢰성이 향상되고, 광이 산란없이 출사할 수 있다.
돌출부(E)의 길이(D4)와 노출된 제2-2 도전형 반도체층(425b)의 길이(D5)의 길이비는 1:5/4 내지 1:25/7일 수 있다. 이러한 구성에 의하여, 변조 영역(P2’’)을 투과하는 광은 손실 및 산란이 최소화된 상태로 제2 출사부(O2)로 출사할 수 있다. 이에, 변조 영역(P2’’)를 투과하는 광은 노이즈가 최소화되어 반도체 소자(400)의 후단에 연결된 광섬유로 제공될 수 있다.
돌출부(E)의 길이(D4)와 노출된 제2-2 도전형 반도체층(425b)의 길이(D5)의 길이비가 1:5/4보다 작은 경우, 변조 영역(P2’’)를 통해 광이 반도체 구조물(420)의 상부로 손실되고, 제2 출사부(O2)로 광이 산란하는 한계가 존재한다.
돌출부(E)의 길이(D4)와 노출된 제2-2 도전형 반도체층(425b)의 길이(D5)의 길이비가 1:25/7보다 큰 경우 변조 영역(P2’’)에서 광이 반도체 구조물(420) 상면을 통해 손실되고, 돌출부(E)를 형성하기 위해 에칭 및 식각의 공법 한계가 존재한다.도 28을 참조하면, 도 28(a)는 도 27에서 반도체 구조물의 제1 방향의 가장자리를 촬영한 사진이고, 도 28(b)는 절연층이 반도체 구조물의 제1 방향의 가장자리까지 덮이는 경우 반도체 구조물의 제1 방향의 가장자리를 촬영한 사진이다.
도 28(a)과 같이, 절연층(430)이 반도체 구조물(420)의 가장자리까지 덮이지 않는 경우, 앞서 설명한 바와 같이, 제2-2 도전형 반도체층의 제1 방향(X축 방향)의 가장자리 상면은 평탄하다. 또한, 제2-2 도전형 반도체층에서 광이 출사하는 면도 평탄하다. 이로 인해, 출사되는 광은 퍼지지 않는다. 여기서, 제2-2 도전형 반도체층의 상면은 반도체 구조물(420)의 상면일 수 있다.
도 28(b)의 경우, 절연층(430)이 제1 방향(X축 방향)으로 반도체 구조물(420')의 가장자리까지 덮는 경우, 반도체 구조물(420')의 가장자리 상면과 절연층(430')이 결합한다. 절연층(430')과 반도체 구조물(420') 상면의 결합으로 절단 공정에 의해 반도체 소자(400')로 분리되면, 제2-2 도전형 반도체층에서 광이 출사하는 면은 평탄하지 않고 거칠기가 커진다. 이로 인해, 반도체 구조물(420')을 통해 출사되는 광은 퍼지게 되므로, 광이 일부 광섬유로 제공되지 않을 수 있다.
다시 도 27를 참조하면, 제2-2 도전형 반도체층(425b)의 노출된 상면의 폭(W4)은 8㎛ 내지 12㎛일 수 있다. 제2-2 도전형 반도체층(425b)의 노출된 상면의 폭(W4)이 8㎛보다 작도록 형성하기 위해서는 공정상 한계가 존재한다. 제2-2 도전형 반도체층(425b)의 노출된 상면의 폭(W4)이 12㎛보다 큰 경우에 유전율이 커져 통신에서 차단 주파수가 작아질 수 있다. 이로 인해, 통신 속도가 저하되는 한계가 존재한다. 여기서, 폭은 제2 방향(Y축 방향)의 길이 일 수 있다.
또한, 돌출부(E)의 폭(W5)은 16㎛ 내지 24㎛일 수 있다.
도 29을 참조하면, 반도체 구조물(420)은 '凸'형상일 수 있으나, 식각에 따라 다양한 모양으로 형성될 수 있으므로 이에 한정되는 것은 아니다. 절연층(430)이 반도체 구조물(420) 상에 배치될 수 있다.
또한, 제1 전극(441), 제2 전극(442) 및 제3 전극(443)은 절연층(430) 상에 배치될 수 있다. 제2 방향으로 제1 전극(441), 제2 전극(442) 및 제3 전극(443)은 순서대로 배치될 수 있다. 다만, 이러한 배치 순서에 한정되는 것은 아니다.
제1 전극(441)은 제2 전극(442) 및 제3 전극(443)보다 하부에 배치될 수 있다. 또한, 제2 전극(442)의 폭은 제3 전극(443)의 폭보다 클 수 있다.
그리고 앞서 설명한 바와 같이 제3 전극(443)은 가변의 전원이 인가되어 기생 커패시턴스가 존재할 수 있다. 이에 따라, 제3 전극(443)은 제1 전극(441)과 제2 전극(442)에 비해 면적이 작을 수 있다. 도 30a 내지 도 30e는 본 발명에 따른 또 다른 실시예의 반도체 소자의 제조방법을 설명하는 도면이다.
도 30a를 참조하면, 기판(410) 상에 반도체 구조물(420)을 성장시킬 수 있다. 기판(410)은 GaAs 기판(410)일 수 있다.
그리고 제1 기판(410) 상에 제1 도전형 반도체층(421)이 형성될 수 있다. 제1 도전형 반도체층(421)과 기판(410) 상에 버퍼층이 형성될 수 있으나, 이에 한정되지 않는다. 제1 도전형 반도체층(421)의 두께는 0.6㎛ 내지 0.75㎛일 수 있다. 여기서, 두께는 제3 방향(Z축 방향)의 길이일 수 있다. 다만, 이러한 두께에 한정되는 것은 아니며, 반도체 소자의 크기에 따라 다양할 수 있다.
제1 도전형 반도체층(421)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
제1 클래드층(422)는 제1 도전형 반도체층(421) 상에 형성될 수 있다. 제1 클래드층(422)은 n형 도펀트가 도핑된 n형 반도체층으로, lpGa1-pN (0<p<1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 또한, 제1 클래드층(422)의 두께는 1㎛ 내지 1.2㎛일 수 있다. 다만, 이러한 두께에 한정되는 것은 아니며, 반도체 소자의 크기에 따라 다양할 수 있다.
활성층(423)은 제1 클래드층(422) 상에 형성될 수 있다. 활성층(423)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
활성층(423)과 제1 클래드층(422)과 사이에 제1 가이드층(미도시됨)이 더 형성될 수 있다. 제1 가이드층(미도시됨)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 제1 가이드층(미도시됨)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 중에서 적어도 하나를 포함할 수 있다. 제1 가이드층(미도시됨)은 GaN일 수 있고, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다.
제1 가이드층(미도시됨)의 굴절율은 제1 클래드층(422)의 굴절율과 상이할 수 있다. 제1 가이드층(미도시됨)의 굴절율은 제1 클래드층(422)의 굴절율보다 클 수 있다. 이에, 제1 가이드층(미도시됨)은 활성층(423)에서 생성된 광을 반사시킬 수 있다. 이로 인해, 활성층(423)에서 생성된 광은 제1 방향으로 진행할 수 있다.
활성층(423)은 0.027㎛ 내지 0.033㎛일 수 있다. 다만, 이러한 두께에 한정되는 것은 아니며, 반도체 소자의 크기에 따라 다양할 수 있다.
제2 클래드층(424)은 활성층(423) 상에 형성될 수 있다. 제2 클래드층(424)은 AlpGa1-pN (0<p<1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
제2 클래드층(424)과 활성층(423) 사이에 제2 가이드층(미도시됨)이 더 형성될 수 있다. 제2 가이드층(미도시됨)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 제2 가이드층(미도시됨)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 중에서 적어도 하나를 포함할 수 있다. 제2 가이드층(미도시됨)은 GaN일 수 있고, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑된 p형 반도체층일 수 있다.
제2 가이드층(미도시됨)의 굴절율은 제2 클래드층(424)의 굴절율과 상이할 수 있다. 제2 가이드층(미도시됨)의 굴절율은 제2 클래드층(424)의 굴절율보다 클 수 있다. 이에, 제2 가이드층(미도시됨)은 활성층(423)에서 생성된 광을 반사시킬 수 있다. 이로 인해, 활성층(423)에서 생성된 광은 제1 방향으로 진행할 수 있다.
제2 클래드층(424)의 두께는 0.45㎛ 내지 0.55㎛일 수 있다. 다만, 이러한 두께에 한정되는 것은 아니며, 반도체 소자의 크기에 따라 다양할 수 있다.
제2 도전형 반도체층(425)은 제2 클래드층(424) 상에 형성될 수 있다. 제2 도전형 반도체층(425)의 두께는 16㎛ 내지 24㎛일 수 있다. 다만, 이러한 두께에 한정되는 것은 아니며, 반도체 소자의 크기에 따라 다양할 수 있다.
제2 도전형 반도체층(425)은 예컨대 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
도 30b를 참조하면, 절연영역을 형성하도록 활성층(423) 상면까지 1차 식각을 수행할 수 있다. 1차 식각을 통해 제2 도전형 반도체층(425)은 제2-1 도전형 반도체층(425a)과 제2-2 도전형 반도체층(425b)으로 전기적으로 분리될 수 있다.제2 클래드층(424)도 제2-1 클래드층(424a) 과 제2-2 클래드층(424b)으로 분리될 수 있다. 1차 식각은 형성된 홀(H)은 절연영역이 일정 저항 이상을 가지도록 다양한 두께로 이루어질 수 있다. 다만, 제2 도전형 반도체층(425)은 제조 공법 상 절연영역에 일부 남을 수 있다.
도 30c를 참조하면, 반도체 구조물(420) 상면에 절연층(430)이 형성될 수 있다. 절연층(430)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, AD5O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.
도 30d를 참조하면, 제2-1 도전형 반도체층(425a) 상의 절연층(430) 일부는 제거될 수 있다. 또한, 제2-2 도전형 반도체층(425b) 상의 절연층(430) 일부도 제거될 수 있다. 이 때, 절연층(430)이 제2-2 도전형 반도체층(425b)의 제1 방향의 가장자리로부터 이격 배치되도록, 제2-2 도전형 반도체층(425b)의 제1 방향의 가장자리 상면에 배치된 절연층(430)은 제거될 수 있다. 이로 인해, 제2-2 도전형 반도체층(425b)의 가장자리는 노출될 수 있다.
또한, 도 30d에 나타나지 않지만, 제1 도전형 반도체층(421)과 제1 전극(441)이 전기적으로 연결할 수 있도록, 제1 도전형 반도체층(421) 상의 절연층(430) 일부는 제거될 수 있다.
도 30e를 참조하면, 제2 전극(442)은 제2-1 도전형 반도체층(425a) 상에 절연층(430)이 존재하지 않는 부분을 덮도록 배치될 수 있다. 이로써, 제2 전극(442)은 제2-1 도전형 반도체층(425a)과 전기적으로 연결될 수 있다.
마찬가지로, 제3 전극(443)은 제2-2 도전형 반도체층(425b) 상에 절연층(430)이 존재하지 않는 부분을 덮도록 배치될 수 있다. 이로써, 제3 전극(443)은 제2-2 도전형 반도체층(425b)과 전기적으로 연결될 수 있다.
도 30e에 나타나지 않지만, 제1 전극(441)은 제1 도전형 반도체층(421) 상에 절연층(430)이 존재 하지 않는 부분을 덮도록 배치될 수 있다. 이로써, 제1 전극(441)과 제1 도전형 반도체층(421)은 전기적으로 연결될 수 있다.
도 31a 내지 도 31d는 본 발명에 따른 또 다른 실시예의 반도체 소자의 제조방법을 설명하는 상면도이다.
도 31a를 참조하면, 반도체 구조물(420)을 기판(410) 상에 성장 시킨 후, 1차 식각으로 반도체 구조물(420)의 일부 영역을 제1 방향으로 활성층(423) 상면까지 식각하여 절연영역의 홀(H) 형성할 수 있다. 1차 식각에 의해 활성층(423)과 제2 도전형 반도체층(425)은 일부 노출될 수 있다.
그리고 2차 식각으로 반도체 구조물(420)의 일부 영역을 제1 도전형 반도체층(421)의 상면까지 식각할 수 있다. 2차 식각에 의해 제1 도전형 반도체층(421)이 노출될 수 있다.
다만, 순서에 상관 없이 2차 식각(제1 도전형 반도체층(421)의 상면까지 식각)한 이후에, 1차 식각(절연영역의 홀(H)을 형성하도록 활성층(423) 상면까지 식각)할 수 있다.
또한, 웨이퍼(미도시됨) 상에 스크라이브 라인은 복수의 반도체 소자를 구획할 수 있다. 스크라이브 라인은 후속 공정에서 반도체 소자를 분리하기 위해 빔이 조사되는 부분일 수 있다. 빔이 스크라이브 라인을 따라 조사되면, 웨이퍼(미도시됨) 상의 복수의 반도체 소자는 각각 분리될 수 있다.
도 31b를 참조하면, 1차 식각 및 2차 식각 이후에 반도체 구조물(420) 상에 절연층(430)이 형성될 수 있다. 절연층(430)은 반도체 구조물(420) 상면 전체에 형성될 수 있다.
도 31c를 참조하면, 절연층(430)이 일부 제거될 수 있다. 하나의 반도체 소자(c)를 기준으로 이하 설명하겠다. 제1 도전형 반도체층(421) 상에 배치된 절연층(430)은 일부 제거되어, 제1 도전형 반도체층(421)이 일부 노출될 수 있다.
제2-1 도전형 반도체층(425a) 상에 배치된 절연층(430)은 일부 제거되어, 제2-1 도전형 반도체층(425a)이 일부 노출될 수 있다. 마찬가지로, 제2-2 도전형 반도체층(425b) 상에 배치된 절연층(430)은 일부 제거되어, 제2-2 도전형 반도체층(425b)이 일부 노출될 수 있다.
또한, 하나의 반도체 소자(c)의 외곽에 배치된 절연층(430)은 제거될 수 있다. 이에 따라, 절연층(430)은 반도체 소자의 가장자리로부터 이격 배치될 수 있다.
그리고 절연층(430)은 제2-2 도전형 반도체층(425b) 상면에서 제1 방향으로 일부 돌출되도록 제거될 수 있다. 이로써, 절연층(430)은 제1 방향(X축 방향)으로 일부 돌출된 돌출부를 포함할 수 있다.
도 31d를 참조하면, 노출된 제1 도전형 반도체층(421)을 덮도록 제1 전극(441)이 배치될 수 있다. 제1 전극(441)은 제1 도전형 반도체층(421)과 접촉할 수 있다.
또한, 노출된 제2-1 도전형 반도체층(425a)을 덮도록 제2 전극(442)이 배치될 수 있다. 제2 전극(442)은 제2-1 도전형 반도체층(425a)과 접촉할 수 있다.
그리고 노출된 제2-2 도전형 반도체층(425b)을 덮도록 제3 전극(443)이 배치될 수 있다. 제3 전극(443)은 제2-2 도전형 반도체층(425b)과 접촉할 수 있다.
제2 전극(442)은 제1 전극(441) 및 제3 전극(443)에 비해 면적이 작게 형성될 수 있다. 또한, 제1 전극(441), 제2 전극(442) 및 제3 전극(443)은 다양한 형상을 가질 수 있다.
그리고 복수의 반도체 소자를 구획하는 스크라이브 라인(S1 내지 S4)을 따라 빔이 조사되어 절단 공정이 이루어질 수 있다. 빔은 레이저일 수 있다.
스크라이브 라인을 따라 레이저가 조사되면, 웨이퍼(미도시됨) 상의 복수의 반도체 소자는 각각 분리될 수 있다. 하나의 반도체 소자(c)에서 제1 도전형 반도체층(421)은 반도체 소자의 제1 방향(X축 방향)의 가장자리만 노출되도록 절단 공정이 이루어질 수 있다.
도 32는 본 발명의 또 다른 실시예에 따른 반도체 소자의 상면도이다.
도 32을 참조하면, 도 31d에서 하나의 반도체 소자(c)에서 제1 도전형 반도체층은 반도체 소자의 가장자리에 모두 노출되도록 절단 공정이 이루어질 수 있다. 이로써, 절연층은 반도체 소자의 가장자리로부터 이격 배치될 수 있다.
이러한 구성에 의하여, 절연층과 반도체 소자의 결합으로 절단 공정 시 반도체 소자 상면과 제2-2 도전형 반도체층에서 광이 출사하는 면에 발생하는 균열이 방지되어, 반도체 소자의 신뢰성이 향상될 수 있다.
<실시예에 따른 광손신 모듈의 개념도>
도 33은 본 발명의 실시예에 따른 광송신 모듈의 개념도이다.
도 33을 참조하면, 본 발명에 따른 광 송신 모듈(5)은 반도체 소자(100, 200, 300, 400), 렌즈 모듈(13) 및 출력 도파로(15)를 포함할 수 있다.
반도체 소자(100, 200, 300, 400)는 앞서 설명한 구조를 포함할 수 있다.
렌즈 모듈(13)은 반도체 소자(100, 200, 300, 400)와 출력 도파로(15) 사이에 배치될 수 있다. 렌즈 모듈(13)은 반도체 소자(100, 200, 300, 400)로부터 제공되는 광 신호를 출력 도파로(15)에 제공하는 기능을 포함할 수 있다.
출력 도파로(15)는 렌즈 모듈(13)을 통해서 제공되는 광 신호를 외부로 출력할 수 있다. 출력 도파로(15)는 클래드와 코어를 포함할 수 있고, 렌즈 모듈(13) 및 반도체 소자(100, 200, 300, 400)와 수직방향으로 나란하게 배치될 수 있다.
광 송신 모듈(5)은 제1 커버부, 제2 커버부 및 제3 커버부(11A, 11B, 11C)를 포함할 수 있다. 제1, 2, 3 커버부(11A, 11B, 11C)는 반도체 소자(100, 200, 300, 400), 렌즈 모듈(13) 및 출력 도파로(15)를 각각 커버할 수 있으나, 이에 한정되는 것은 아니다.
본 발명에 따른 반도체 소자는 100m 이하의 10Gbps 고속 광통신으로 예컨대 홈 네트워크, 자동차 등의 근거리 고속 광통신용으로 사용될 수 있다. 또한, 본 발명에 따른 반도체 소자는 일반적인 레이저 다이오드(발광부)의 제조비용 및 레이저 다이오드와 광변조기(광변조부)의 얼라인 신뢰성 문제를 개선할 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층상에 배치되는 제1 클래드층;
    상기 제1 클래드층 상에 배치되는 광 도파로;
    상기 광 도파로 상에 배치되는 제2 클래드층; 및
    상기 제2 클래드층 상에 배치되는 제2 도전형 반도체층을 포함하고,
    상기 광 도파로는 복수 개의 우물층과 장벽층을 포함하는 활성층, 및 상기 제1 클래드층과 상기 활성층 사이에 배치되는 흡수층을 포함하고,
    상기 흡수층은 상기 활성층에서 생성된 제1광의 일부 파장의 광을 흡수하는 반도체 소자.
  2. 제1항에 있어서,
    상기 제1 도전형 반도체층 상에 배치되는 제1 전극;
    상기 제2 도전형 반도체층 상에 배치되는 제2-1 전극; 및
    상기 제2 도전형 반도체층 상에 배치되며, 상기 제2-1 전극과 이격되어 배치되는 제2-2 전극을 더 포함하고,
    상기 제2-1 전극과 제2-2 전극 사이의 상기 제2 도전형 반도체층의 두께는, 상기 제2-1 전극 및 제2-2 전극과 수직으로 중첩되는 제2 도전형 반도체층의 두께보다 얇고,
    상기 제2-2 전극은 상기 제2-1 전극과 마주보며, 상기 제2-1 전극과 거리가 가장 가까운 제1 영역을 포함하고, 상기 제2-1 전극은 상기 제2-2 전극과 마주보며 상기 제2-2 전극과 거리가 가장 가까운 제2 영역을 포함하며,
    상기 제1 영역의 폭(W1)은 상기 제2 영역의 폭(W2)과 W1≥W2의 관계를 갖는 반도체 소자.
  3. 제2항에 있어서,
    상기 제2 영역의 폭(W2)은 상기 제1 영역의 폭(W1)의 0.1배 이상이고,
    상기 제2-1 전극은 상기 제2 영역의 반대편 끝단에 배치되는 제3 영역을 더 포함하고,
    상기 제3 영역의 폭(W3)은 상기 제1 영역의 폭(W1)과 W3>W1의 관계를 가지며,
    상기 제3 영역의 폭(W3)은 상기 제2 영역의 폭(W2)의 2배 내지 50배인 반도체 소자.
  4. 제2항에 있어서,
    상기 제2-1 전극 및 제2-2 전극은 제1 방향으로 서로 이격되며,
    상기 W1, W2는 제1 방향과 수직인 제2 방향에 대한 길이이고,
    상기 반도체 구조물의 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층은 제3 방향으로 배치되며,
    상기 제3 방향은 상기 제2 방향과 수직인 반도체 소자.
  5. 제2항에 있어서,
    상기 제2 도전형 반도체층은,
    상기 제2-1 전극이 배치된 제2 도전형 제1 반도체층;
    상기 제2-2 전극이 배치된 제2 도전형 제2 반도체층; 및
    상기 제2 도전형 제1 반도체층과 제2 도전형 제2 반도체층 사이에 배치된 제2 도전형 제3 반도체층을 포함하고,
    상기 제2 도전형 제3 반도체층 상에 배치되는 반사층을 더 포함하고,
    상기 반사층은 상기 제2-1 전극 및 제2-2 전극의 일부를 덮도록 배치되며,
    상기 활성층은 상기 제1 도전형 반도체층 상의 일부 영역에 배치되는 반도체 소자.
  6. 제1항에 있어서,
    상기 흡수층의 흡수파장대역은 상기 제1광의 발광피크보다 작고,
    상기 흡수층의 흡수스펙트럼과 상기 제1광의 발광스펙트럼의 교차점(X1)은 하기 관계식을 만족하며,
    [관계식 1]
    발광피크-반치폭 ≤ X1 < 발광피크
    (여기서, 발광피크는 상기 제1광의 발광피크이고, 반치폭은 상기 제1광의 반치폭이다)
    상기 흡수층의 인듐 조성은 상기 우물층의 인듐 조성의 80% 내지 95%인 반도체 소자.
  7. 제1항에 있어서,
    상기 흡수층의 두께는 상기 우물층의 두께의 95% 내지 105%이고,
    상기 흡수층은 반복 적층된 제1층과 제2층을 포함하고,
    상기 제1층의 인듐 조성은 상기 우물층의 인듐 조성의 80% 내지 95%이며,
    상기 복수 개의 제2층 중에서 상기 활성층과 가장 가까운 제2층의 두께는 나머지 제2층의 두께보다 두꺼운 반도체 소자.
  8. 제7항에 있어서,
    상기 활성층과 가장 가까운 제2층의 두께는 60옴스트롱 내지 200옴스트롱이고,
    상기 제2층은 도펀트를 포함하고,
    상기 제2층의 도핑 농도는 1×10^17/cm3 내지 1×10^19/cm3이며,
    상기 광 도파로는 상기 흡수층과 상기 제1 클래드층 사이에 배치되는 초격자층을 포함하고,
    상기 초격자층은 복수 개의 제1격자층 및 제2격자층을 포함하고,
    상기 제1격자층은 인듐을 포함하고,
    상기 제1층과 상기 제1격자층의 인듐 조성 차이는 상기 우물층과 상기 제1층의 인듐 조성 차이보다 큰 반도체 소자.
  9. 제1항에 있어서,
    상기 제1 도전형 반도체층상에 배치되는 제1전극;
    상기 제2 도전형 반도체층에 배치되는 제2-1전극; 및
    상기 제2 도전형 반도체층에 배치되는 제2-2전극을 포함하고,
    상기 제2-1전극과 제2-2전극은 상기 제2 도전형 반도체층상에서 이격 배치되고,
    상기 활성층은 역바이어스 전압 인가시 상기 제1광을 흡수하는 반도체 소자.
  10. 제1항에 있어서,
    상기 제1 도전형 반도체층 상에 배치되는 제1 전극;
    상기 제2 도전형 반도체층 상에 배치되는 제2 전극; 및
    상기 제2 도전형 반도체층 상에 배치되고, 상기 제2 전극과 제1 방향으로 이격되어 배치되는 제3 전극;을 포함하고,
    상기 제2 전극과 상기 제3 전극 사이의 제1 방향으로의 최단 이격거리와 상기 제2 전극의 제1 방향으로의 길이의 비가 1:2 내지 1:40이고,
    상기 제1 방향은 상기 반도체 구조물의 두께 방향과 수직한 방향인 반도체 소자.
PCT/KR2017/015438 2016-12-26 2017-12-26 반도체 소자 WO2018124677A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/473,593 US10903404B2 (en) 2016-12-26 2017-12-26 Semiconductor device

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR10-2016-0179531 2016-12-26
KR1020160179532A KR20180075324A (ko) 2016-12-26 2016-12-26 반도체 소자
KR10-2016-0179532 2016-12-26
KR1020160179531A KR20180075323A (ko) 2016-12-26 2016-12-26 반도체 소자
KR10-2017-0001905 2017-01-05
KR1020170001905A KR20180080855A (ko) 2017-01-05 2017-01-05 반도체 소자
KR10-2017-0001903 2017-01-05
KR1020170001903A KR20180080853A (ko) 2017-01-05 2017-01-05 반도체 소자 및 이를 포함하는 광 모듈

Publications (1)

Publication Number Publication Date
WO2018124677A1 true WO2018124677A1 (ko) 2018-07-05

Family

ID=62709674

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/015438 WO2018124677A1 (ko) 2016-12-26 2017-12-26 반도체 소자

Country Status (2)

Country Link
US (1) US10903404B2 (ko)
WO (1) WO2018124677A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11869991B2 (en) * 2020-09-18 2024-01-09 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of making

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10228005A (ja) * 1997-02-14 1998-08-25 Mitsubishi Electric Corp 電界吸収型光変調器と光変調器集積型半導体レーザダイオード
JP2005043722A (ja) * 2003-07-23 2005-02-17 Nippon Telegr & Teleph Corp <Ntt> 半導体電界吸収型変調器
KR20050060305A (ko) * 2003-12-16 2005-06-22 삼성전자주식회사 광검출기가 모놀리식 집적된 전계 흡수형 광변조 모듈
JP2006186090A (ja) * 2004-12-27 2006-07-13 Matsushita Electric Ind Co Ltd 半導体レーザ装置およびそれを用いた光ピックアップ装置
KR20160092855A (ko) * 2015-01-28 2016-08-05 한국전자통신연구원 광신호 모니터링 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009116140A1 (ja) * 2008-03-18 2009-09-24 富士通株式会社 光半導体素子及びその製造方法
US9847444B2 (en) * 2012-11-06 2017-12-19 Canon Kabushiki Kaisha Photonic device and optical coherence tomography apparatus including the photonic device as light source

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10228005A (ja) * 1997-02-14 1998-08-25 Mitsubishi Electric Corp 電界吸収型光変調器と光変調器集積型半導体レーザダイオード
JP2005043722A (ja) * 2003-07-23 2005-02-17 Nippon Telegr & Teleph Corp <Ntt> 半導体電界吸収型変調器
KR20050060305A (ko) * 2003-12-16 2005-06-22 삼성전자주식회사 광검출기가 모놀리식 집적된 전계 흡수형 광변조 모듈
JP2006186090A (ja) * 2004-12-27 2006-07-13 Matsushita Electric Ind Co Ltd 半導体レーザ装置およびそれを用いた光ピックアップ装置
KR20160092855A (ko) * 2015-01-28 2016-08-05 한국전자통신연구원 광신호 모니터링 장치

Also Published As

Publication number Publication date
US20200144464A1 (en) 2020-05-07
US10903404B2 (en) 2021-01-26

Similar Documents

Publication Publication Date Title
WO2017191923A1 (ko) 발광 다이오드
WO2017160119A1 (ko) 반도체 소자 및 이를 포함하는 표시장치
WO2019103566A1 (en) Led unit for display and display apparatus having the same
WO2017222279A1 (ko) 반도체 소자
WO2019054547A1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치
WO2011083923A2 (en) Light emitting diode having electrode pads
WO2016129873A2 (ko) 발광소자 및 발광 다이오드
WO2017078402A1 (ko) 광학 플레이트, 조명 소자 및 광원 모듈
WO2017183944A1 (ko) 발광소자 및 이를 포함하는 표시장치
WO2019004518A1 (ko) 발광소자 패키지 및 광원 장치
WO2020159068A1 (ko) 발광 다이오드
WO2018048275A1 (ko) 반도체 소자
WO2019194600A1 (ko) 표면 광방출 레이저 소자
WO2018139770A1 (ko) 반도체 소자 및 반도체 소자 패키지
WO2019074149A1 (ko) 발광소자 패키지 및 광원 장치
WO2019045166A1 (ko) 발광소자 패키지
WO2019132490A1 (ko) 반도체소자
WO2018110981A1 (ko) 광 전송 모듈
WO2018143751A1 (ko) 반도체 소자 및 이를 포함하는 디스플레이 장치
WO2019045513A1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치
WO2019054793A1 (ko) 발광소자 패키지
WO2019054548A1 (ko) 발광소자 패키지
WO2018124677A1 (ko) 반도체 소자
WO2020055069A1 (ko) 표면발광레이저 소자 및 이를 구비한 표면발광레이저 장치
WO2019059690A2 (ko) 발광소자 패키지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17886735

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17886735

Country of ref document: EP

Kind code of ref document: A1