KR20180075324A - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR20180075324A
KR20180075324A KR1020160179532A KR20160179532A KR20180075324A KR 20180075324 A KR20180075324 A KR 20180075324A KR 1020160179532 A KR1020160179532 A KR 1020160179532A KR 20160179532 A KR20160179532 A KR 20160179532A KR 20180075324 A KR20180075324 A KR 20180075324A
Authority
KR
South Korea
Prior art keywords
electrode
layer
region
semiconductor layer
type semiconductor
Prior art date
Application number
KR1020160179532A
Other languages
English (en)
Inventor
서덕원
김승환
김원호
김종국
윤여제
최광기
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160179532A priority Critical patent/KR20180075324A/ko
Priority to US16/473,593 priority patent/US10903404B2/en
Priority to PCT/KR2017/015438 priority patent/WO2018124677A1/ko
Publication of KR20180075324A publication Critical patent/KR20180075324A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • G—PHYSICS
    • G08—SIGNALLING
    • G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C23/00—Non-electrical signal transmission systems, e.g. optical systems
    • G08C23/04—Non-electrical signal transmission systems, e.g. optical systems using light waves, e.g. infrared
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치되는 활성층; 상기 활성층 상에 배치되고, 서로 이격된 제1 영역과 제2 영역을 포함하는 제2 도전형 반도체층을 포함하는 반도체 구조물; 상기 제1 영역 상에 배치되는 제2 전극; 및 상기 제2 영역 상에 배치되는 제3 전극을 포함하고, 상기 제2 도전형 반도체층은 상기 제1 영역과 제2 영역 사이에 배치되는 제3 영역을 더 포함하며, 제1 방향으로 제2 영역의 길이에 대한 상기 제3 영역의 길이비는 1:0.25 내지 1:0.1이고, 상기 제1 방향은 상기 제1 영역과 상기 제2 영역이 이격 배치되는 방향인 반도체 소자를 개시한다.

Description

반도체 소자 {SEMICONDUCTOR DEVICE}
실시 예는 반도체 소자에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
광 통신 수단을 사용하는 반도체 소자는 레이저 다이오드의 단파장을 이용한 전계 흡수 변조기(EAM)가 대표적이다. 그러나, 레이저 다이오드는 제조가 어려울 뿐만 아니라, 협소한 빔에 의해 광변조기와 레이저 다이오드의 얼라인이 어려운 문제가 있다. 따라서, 광출력이 떨어지는 문제가 있다.
실시예는 소광비가 향상된 반도체 소자를 제공한다.
실시예는 빛샘 현상을 방지할 수 있는 반도체 소자를 제공한다.
실시예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
본 발명의 일실시예에 따른 반도체 소자는 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물; 상기 제1 도전형 반도체층 상에 배치되는 제1 전극; 상기 제2 도전형 반도체층 상에 배치되는 제2 전극; 및 상기 제2 도전형 반도체층 상에 배치되고, 상기 제2 전극과 제1 방향으로 이격되어 배치되는 제3 전극;을 포함하고, 상기 제2 전극과 상기 제3 전극 사이의 제1 방향으로의 최단 이격거리와 상기 제2 전극의 제1 방향으로의 길이의 비가 1:2 내지 1:40이고, 상기 제1 방향은 상기 반도체 구조물의 두께 방향과 수직한 방향이다.
상기 제2 도전형 반도체층은 상기 제1 방향 순으로 제1 영역, 제3 영역 및 제2 영역을 포함할 수 있다.
상기 제3 영역은 상기 제2 전극과 상기 제3 전극을 전기적으로 연결할 수 있다.
상기 반도체 소자는, 발광부; 상기 발광부와 이격된 광변조부; 및 상기 발광부와 광변조부 사이의 연결부를 포함하고, 상기 발광부는 상기 제1 영역을 포함하고, 상기 광변조부는 상기 제2 영역을 포함하며, 상기 연결부는 상기 제3 영역을 포함할 수 있다.
상기 제2 전극과 상기 제3 전극 사이 간격은 5㎛ 내지 20㎛일 수 있다.
상기 제1 도전형 반도체층과 상기 활성층 사이에 배치되는 제1 클래드층; 및 상기 제2 도전형 반도체층과 상기 활성층 사이에 배치되는 제2 클래드층;을 더 포함할 수 있다.
상기 제1 클래드층 및 상기 제2 클래드층은 상기 활성층보다 Al의 조성이 더 높을 수 있다.
상기 제1 클래드층 및 상기 제2 클래드층은 상기 활성층보다 굴절율이 작을 수 있다.
상기 제1 클래드층의 밴드갭과 상기 제2 클래드층의 밴드갭은 상기 활성층의 밴드갭보다 클 수 있다.
제2 도전형 반도체층(140)의 제3 영역(140c)의 두께는 제2 도전형 반도체층(140)의 제1 영역(140a)의 두께 및 제2 도전형 반도체층(140)의 제2 영역(140b)의 두께보다 작을 수 있다.
상기 제2 전극 상에 배치되는 제2-1 패드를 더 포함할 수 있다.
상기 제3 전극 상에 배치되는 제2-2 패드를 더 포함할 수 있다.
상기 제2 전극에서 일부 전류는 상기 제3 영역을 통해 상기 제3 전극을 향해 흐를 수 있다.
상기 제3 영역 상에 배치되는 반사층을 더 포함할 수 있다
본 발명의 일실시예에 따른 광 모듈은 기판; 및 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물; 상기 제1 도전형 반도체층 상에 배치되는 제1 전극; 상기 제2 도전형 반도체층 상에 배치되는 제2 전극; 및 상기 제2 도전형 반도체층 상에 배치되고, 상기 제2 전극과 제1 방향으로 이격되어 배치되는 제3 전극을 포함하는 반도체 소자;를 포함하고 상기 제2 전극과 상기 제3 전극 사이의 제1 방향으로의 최단 이격거리와 상기 제2 전극의 제1 방향으로의 길이의 비가 1:2 내지 1:40이고, 상기 제1 방향은 상기 반도체 구조물의 두께 방향과 수직한 방향이다.
본 발명의 일실시예에 따른 광통신 시스템은 제1항에 따른 반도체 소자를 포함하는 송신모듈; 상기 광 모듈에서 전송된 신호를 수신하는 수신모듈; 및 상기 송신모듈과 수신모듈은 연결하는 광파이버를 포함하고, 상기 광파이버는 플라스틱 재질을 포함한다.
실시예에 따르면, 반도체 소자의 소광비가 향상될 수 있다.
실시예에 따르면, 반도체 소자의 빛샘 현상이 방지될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명에 따른 광통신 시스템의 개념도이고,
도 2는 본 발명에 따른 반도체 소자에 의하여 광신호가 변조되는 과정을 보여주는 개념도이고,
도 3는 본 발명의 실시예에 따른 반도체 소자의 사시도이고,
도 4는 본 발명의 실시예에 따른 반도체 소자의 상면도이고,
도 5는 본 발명의 실시예에 따른 반도체 소자의 단면도이고,
도 6은 도 5의 A 부분의 확대도이고,
도 7은 연결부의 유무에 따라 소광비 차이를 관찰한 사진이고,
도 8는 연결부의 유무에 따른 빛샘 현상을 관찰한 사진이고,
도 9a 내지 도 9b는 도 6의 변형예이고,
도 9c는 도 9b의 사시도이고,
도 10은 본 발명의 실시예에 따른 광송신 모듈의 개념도이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
반도체 소자는 발광소자, 수광 소자, 광변조기 등 각종 전자 소자를 포함할 수 있으며, 발광소자, 수광소자, 광변조기는 모두 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.
본 실시예에 따른 반도체 소자는 발광소자 및 광변조기일 수 있다.
발광소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정된다. 따라서, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.
광변조기는 전계 흡수 변조기(EAM: Electro-Absorption Modulator)일 수 있다. 그러나 이것으로 본 발명을 한정하는 것은 아니다. 전계 흡수 변조기는 저전압에서 구동이 가능하고, 소자를 소형화할 수 있다. 광변조기는 인가되는 전압에 따라 광흡수의 정도가 변할 수 있다. 즉, 광변조기는 인가되는 전압의 변화에 따라 입사되는 광을 외부로 방출하거나(on-state) 흡수함으로써(off-state) 변조된 광을 출력할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명에 따른 광통신 시스템의 개념도이다.
도 1을 참조하면, 본 발명에 따른 광통신 시스템은 제1 호스트(1)와 통신하는 제1 광 트랜시버(3), 제2 호스트(2)와 통신하는 제2 광 트랜시버(4) 및 제1 광 트랜시버(3)와 제2 광 트랜시버(4) 사이에 연결된 채널을 포함한다.
제1 호스트(1)와 제2 호스트(2)는 통신 가능한 전자 디바이스이면 특별히 제한되지 않는다. 예시적으로 제1 호스트(1)는 서버이고, 제2 호스트(2)는 퍼스널 컴퓨터일 수 있다.
제1 광 트랜시버(3)와 제2 광 트랜시버(4)는 각각 광 송신 모듈(5)과 광 수신 모듈(6)을 포함하는 양방향 통신 모듈일 수 있으나, 본 발명의 실시 예는 반드시 이에 한정하지 않는다. 예시적으로 제1 광 트랜시버(3)는 광 송신모듈일 수 있고 제2 광 트랜시버(4)는 광 수신모듈일 수도 있다. 이하에서는 양방향 통신방법을 기준으로 설명한다.
제1 광 트랜시버(3)의 광 송신 모듈(5)은 제1 광섬유(8)에 의하여 제2 광 트랜시버(4)의 광 수신 모듈(6)과 연결될 수 있다. 광 송신 모듈(5)은 호스트의 전기신호를 광신호로 변환할 수 있다. 제어부(7)는 호스트의 전기신호에 따라 광신호를 변조할 수 있다. 예시적으로 제어부(7)는 드라이버 IC를 포함할 수 있다.
제1 광 트랜시버(3)의 광 수신 모듈(6)은 제2 광섬유(9)에 의하여 제2 광 트랜시버(4)의 광 송신 모듈(5)과 연결될 수 있다. 광 수신 모듈(6)은 광신호를 전기신호로 변환할 수 있다. 제어부(7)는 변환된 전기신호를 증폭(TIA)하거나, 전기신호에서 패킷 정보를 추출하여 호스트에 전송할 수 있다. 제1 광섬유(8)와 제2 광섬유(9)는 플라스틱 재질을 포함할 수 있다(POF, Plastic Optical Fiber) 또한, 제1 광섬유(8)와 제2 광섬유(9)은 단일 광섬유일 수 있다. 한편, 광 송신 모듈(5)은 본 발명에 따른 반도체 소자를 포함할 수 있다.
도 2는 본 발명에 따른 반도체 소자에 의하여 광신호가 변조되는 과정을 보여주는 개념도이다.
도 2를 참조하면, 본 발명에 따른 반도체 소자는 발광부 및 광변조부를 포함할 수 있다. 이러한 반도체 소자는 도 1의 광 송신 모듈(5)의 구성 요소일 수 있다.
반도체 소자는 전기신호(E1)를 이용하여 광신호(L1)를 변조할 수 있다. 즉, 발광부에서 출사된 광은 광변조부에 의해 변조될 수 있다. 여기서, 전기신호(E1)를 제공할 때를 “1 상태”, 전기적인 신호(E1)를 제공하지 않을 때를 “0 상태”라 할 수 있다. 전기신호(E1)는 역 바이어스 전압일 수 있다.
“1 상태”일 때, 반도체 소자는 광신호(L1)를 방출할 수 있고(On-state), “0 상태”일 때 반도체 소자는 광신호(L1)를 방출하지 않을 수 있다(Off-state). 이에 따라, 반도체 소자는 주기를 가지며 광신호(L1)를 방출하거나 방출하지 않는 펄스 광신호(Pulsed light signal)를 출력할 수 있다.
본 발명에 따른 반도체 소자는 전계가 없을 경우 벤딩된 에너지 밴드갭 구조를 갖고, 역방향 전압이 벤딩이 평탄해진 에너지 밴드갭 구조를 가질 수 있다.
보다 구체적으로, 본 발명에 따른 반도체 소자는 전계가 없는 경우 활성층에서 광을 흡수할 수 있다. 즉, 본 발명에 따른 반도체 소자는 질화물계 반도체를 포함하여 활성층의 에너지 밴드갭이 비대칭하게 형성된다. 이는 광흡수층 내부에 강한 압전 전기장(piezoelectric field)이 존재하기 때문이다. 이러한 압전 전기장은 다양한 원인에 의해 유발될 수 있다. 예시적으로 압전 자기장은 격자 상수 부정합에 의한 스트레인(strain)에 의해 유발될 수 있다.
그러나, 활성층에 역 바이어스 전압이 걸린 경우, 활성층은 광을 투과할 수 있다. 이는 역 바이어스 전압이 걸렸을 때 에너지 밴드가 상대적으로 평탄해지며 밴드갭이 커지기 때문이다.
이처럼, 본 발명에 따른 반도체 소자는 발광부에서 광이 출사되고, 광변조부는 출사된 광을 전압의 변화에 따라 변조하여 광신호를 출력할 수 있다.
도 3는 본 발명의 실시예에 따른 반도체 소자의 사시도이고, 도 4는 본 발명의 실시예에 따른 반도체 소자의 상면도이며, 도 5는 본 발명의 실시예에 따른 반도체 소자의 단면도이고, 도 6은 도 5의 A 부분의 확대도이다.
도 3 내지 도 6을 참조하면, 본 발명의 실시예에 따른 반도체 소자(100)는 발광부(5a), 광변조부(5b) 및 발광부(5a)와 광변조부(5b) 사이에 배치되는 연결부(5c)를 포함할 수 있다. 발광부(5a)는 반도체 소자(100)의 일측에 배치되고, 광변조부(5b)는 반도체 소자(100)의 타측에 배치되며, 연결부(5c)는 발광부(5a)와 광변조부(5b) 사이에 배치될 수 있다.
발광부(5a), 연결부(5c) 및 광변조부(5b)는 반도체 소자(100)에서 제1 방향(X축 방향)을 따라 연속적으로 배치될 수 있다. 그리고, 제1 방향은 발광부(5a)에서 발생한 광이 연결부(5c)를 통과하여 광변조부(5b)로 진행하는 방향일 수 있다.
연결부(5c)는 발광부(5a)와 광변조부(5b) 사이에 배치되어 발광부(5a)와 광변조부(5b)를 전기적으로 연결할 수 있다. 광변조부(5b)에 역방향 전압이 인가되면 연결부(5c)에 전류가 흐를 수 있다.
발광부(5a)와 광변조부(5b)는 각각 전극이 연결될 수 있다. 예를 들어, 발광부(5a)는 광을 발광하기 위해 일정한 직류전원이 공급될 수 있고, 광변조부(5b)는 광을 변조하기 위해 교류전원이 공급될 수 있다. 다만, 이러한 전원에 한정되는 것은 아니다.
발광부(5a)에서 방출되는 광은 연결부 (5c)를 통과하여 광변조부(5b)로 제공될 수 있다. 발광부(5a)로부터 광변조부(5b)의 입력단으로 입사된 광은 광변조부(5b)에서 흡수 또는 투과할 수 있다. 광변조부(5b)는 광 신호를 변조하여 광변조부(5b)의 입력단과 반대쪽에 배치되는 출력단으로 방출할 수 있다. 여기서, 광변조부(5b)의 입력단은 발광부(5a)와 가장 가까이 마주보는 광변조부(5b)의 가장자리일 수 있고, 출력단은 상기 입력단과 마주보는 제1 방향의 반대쪽 가장자리일 수 있다.
발광부(5a), 연결부(5c) 및 광변조부(5b)는 기판(110) 상에 집적되어 동시에 제조될 수 있다.
이로써, 발광부(5a)의 광 출사부(발광부(5a) 중 광변조부(5b)와 마주보는 가장자리) 및 광변조부(5b)의 입력단(광변조부(5b) 중 발광부(5a)와 마주보는 가장자리)은 제1 방향(X축 방향)을 따라 서로 마주보도록 배열될 수 있다. 즉, 본 발명에 따른 반도체 소자(100)는 발광부(5a)와 광변조부(5b)의 얼라인 불량을 방지할 수 있으며, 광 손실 또는 광신호의 왜곡 현상을 개선할 수 있다.
본 발명의 실시예에 따른 반도체 소자(100)는 기판(110), 기판(110) 상에 배치된 반도체 구조물(120), 제1 전극(181), 제2 전극(183a) 및 제3 전극(183b)을 포함할 수 있다.
먼저, 기판(110)은 투광성, 전도성 기판(110) 또는 절연성 기판(110)일 수 있다. 예컨대 기판(110)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, 및 Ga2O3 중 적어도 하나를 포함할 수 있다. 다만, 이에 한정하지 않는다.
기판(110)의 상면에는 반도체 구조물(120)이 배치될 수 있다. 기판 상의 일측에는 발광부(5a)가 배치되고, 타측에는 광변조부(5b)가 배치될 수 있다. 그리고 발광부(5a)와 광변조부(5b) 사이에 연결부(5c)가 배치될 수 있다.
기판(110)은 복수의 돌출부(111)를 포함할 수 있다. 복수의 돌출부 각각은 측 단면이, 반구형 형상, 다각형 형상, 타원 형상 중 적어도 하나를 포함하며 스트라이프 형태 또는 매트릭스 형태로 배열될 수 있다. 복수의 돌출부(111)는 기판(110)으로 입사되는 광을 산란시켜 반도체 구조물(120)로 재입사되는 광 효율을 향상시킬 수 있다.
반도체 구조물(120)은 기판(110) 상에 배치될 수 있다. 반도체 구조물(120)은 제1 도전형 반도체층(130), 제2 도전형 반도체층(140) 및 제1 도전형 반도체층(130)과 제2 도전형 반도체층(140) 사이에 배치되는 활성층(150), 제1 클래드층(160), 제2 클래드층(170)을 포함할 수 있다.
제1 도전형 반도체층(130)은 기판(110) 상에 배치될 수 있다. 제1 도전형 반도체층(130)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 제1 도전형 반도체층(130)은 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 제1 도전형 반도체층(130)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 중에서 적어도 하나를 포함할 수 있다. 제1 도전형 반도체층(130)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다.
활성층(150)은 제1 도전형 반도체층(130) 상에 배치될 수 있다. 활성층(150)은 제1 도전형 반도체층(130)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(140)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다.
활성층(150)은 예로서 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 활성층(150)이 다중 우물 구조로 구현된 경우, 활성층(150)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있으나 이에 한정되는 것은 아니다. 활성층(150)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 활성층(150)은 InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN의 페어 중 적어도 하나를 포함할 수 있다. 상기 활성층(150)은 HCP(Hexagonal Closed Packed) 구조 등의 결합을 이루는 물질로 이루어지는 경우, 상기 활성층의 밴드갭은 자발성 분극에 의하여 구부러질 수 있으며, 이에 한정하는 것은 아니다.
한편, 발광부(5a)에 배치되는 활성층(150)은 발광층일 수 있다. 즉, 발광부(5a)의 활성층(150)은 전자와 정공이 재결합함에 따라 활성층(150)의 형성 물질에 따른 밴드 갭(Band Gap) 차이에 의해서 빛을 생성할 수 있다.
광변조부(5b)에 배치되는 활성층(150)은 광변조층일 수 있다. 즉, 상기 광변조부(5b)의 활성층(15)은 밴드 갭(Band Gap) 에너지에 의해서 광을 흡수 또는 투과시킬 수 있다.
광변조부(5b)에 배치되는 활성층(150)이 광을 흡수하는 경우, 출력단에서 출력되는 광의 세기는 약할 수 있다. 반대로, 광변조부(5b)에 배치되는 활성층(150)이 광을 투과하는 경우, 출력단에서 출력되는 광의 세기는 충분할 수 있다. 이러한 구성에 따라, 광변조부(5b)에 배치되는 활성층(150)은 발광부(5a)에 배치된 활성층(150)으로부터 제공받은 광신호가 출력단에서 변조될 수 있도록 광을 흡수 또는 투과하는 역할을 할 수 있다.
연결부(5c)에 배치되는 활성층(150)은 발광부(5a)의 활성층(150)에서 발광한 광이 광변조부(5b)의 활성층(150)으로 가이드할 수 있다.
발광부(5a)의 활성층(150)에서는 광이 생성되고, 광변조부(5b)의 활성층(150)에서는 광이 변조될 수 있다. 광은 발광부(5a)의 활성층(150)으로부터 광변조부(5b)의 활성층(150)을 향해 연결부(5c)의 활성층(150)을 통해 제1 방향(X축 방향)으로 이동할 수 있다.
변조부(5b)와 발광부(5a)의 제2 방향(Y축 방향)의 폭은 공정 마진을 고려하여 2um 내지 5um 일 수 있다. 여기서, 제2 방향(Y축 방향)은 제1 방향(X축 방향)에 수직하는 방향이다. 광변조부(5b)와 발광부(5a)의 제2 방향의 폭이 2um보다 클 경우 발광부(5a)와 광변조부(5b) 사이에서 연장 영역을 정의하는 공정의 수율을 높일 수 있고, 발광부(5a)에서 방출되는 광이 광변조부(5b)의 입력단에 입사되는 효율을 확보할 수 있다. 또한, 5um이하일 경우 광변조부(5b)의 정전 용량을 작게 설계할 수 있기 때문에 반도체 소자(100)의 차단 주파수를 높게 설계할 수 있고, 이에 따라서 고속 동작하는 반도체 소자(100)의 제작이 가능할 수 있다.
제2 도전형 반도체층(140)은 활성층(150) 상에 배치될 수 있다. 제2 도전형 반도체층(140)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 제2 도전형 반도체층(140)은 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
제2 도전형 반도체층(140)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 중에서 적어도 하나를 포함할 수 있다. 제2 도전형 반도체층(140)은 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑된 p형 반도체층일 수 있다.
제1 클래드층(160)은 제1 도전형 반도체층(130)과 활성층(150) 사이에 배치될 수 있다. 그리고 제2 클래드층(170)은 제2 도전형 반도체층(140)과 활성층(150) 사이에 배치될 수 있다.
제1, 2 클래드층(160, 170)은 활성층(150) 내에서 제1 방향(X축 방향)으로 광이 이동되도록 광을 활성층(150) 내에 가둘 수 있다. 이를 위해, 제1, 2클래드층(160, 170)은 활성층(150)을 사이에 두고 배치될 수 있다.
제1, 2 클래드층(160, 170)은 활성층(150)과 상이한 굴절률 및 밴드 갭을 포함할 수 있다. 예를 들어, 제1, 2 클래드층(160, 170)은 Al을 포함할 수 있다. 그리고 제1, 2 클래드층(160, 170)의 Al 조성은 활성층(150)의 Al 조성보다 클 수 있다.
제1, 2 클래드층(160, 170)은 활성층(150)의 밴드 갭보다 높은 밴드 갭을 포함할 수 있다. 제1, 2 클래드층(160, 170)의 밴드 갭은 활성층(150)의 밴드 갭과 0.5 eV 내지 1.0 eV의 차이를 가질 수 있다. 다만 이에 한정하지 않는다.
또한, 제1, 2 클래드층(160, 170)은 활성층(150)보다 낮은 굴절률을 포함할 수 있다. 이로 인해, 발광된 광이 제1 방향으로 진행할 수 있다. 즉, 제1, 2 클래드층(160, 170)은 제1 방향으로 광이 제공되도록 광을 가둘 수 있다.
제1 클래드층(160)은 질화물계 반도체일 수 있다. 상기 제1 클래드층(160)은 AlpGa1-pN (0<p<1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
제1 클래드층(160)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다.
제2 클래드층(170)은 질화물계 반도체일 수 있다. 상기 제2 클래드층(170)은 AlpGa1-pN (0<p<1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 클래드층(170)은 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑된 p형 반도체층일 수 있다.
반도체 구조물(120)은 발광부(5a)에서 방출된 광이 제1 방향(X축 방향)으로 진행할 수 있도록 광도파로를 포함할 수 있다.
광도파로는 제1 클래드층(160), 제2 클래드층(170) 및 제1 클래드층(160)과 제2 클래드층(170) 사이에 배치되는 활성층(150)을 포함할 수 있다.광도파로는 활성층(150)과 다른 굴절률을 갖는 제1 클래드층(160)과 제2 클래드층(170)을 포함할 수 있다.
또한, 앞서 설명한 바와 같이, 활성층(150)은 제1 클래드층(160)과 제2 클래드층(160) 사이에 배치되어, 발광부(5a)에서 방출되는 광은 제1 클래드층(160)과 활성층(150)의 굴절류 차이 및 제2 클래드층(170)과 활성층(150)의 굴절률 차이로 인해 제1 방향(X축 방향)으로 광이 이동하도록 제어할 수 있다. 그리고 제1 클래드층(160)과 제2 클래드층(170)은 서로 다른 굴절률을 가질 수 있다. 제1 전극(181)은 제1 도전형 반도체층(130) 상에 배치될 수 있다. 구체적으로, 제1 전극(181)은반도체 구조물(120)에서 제1 도전형 반도체층(130) 중 활성층(150) 및 제2 도전형 반도체층(140)이 배치되지 않은 영역에 배치될 수 있다. 따라서, 제1 전극(181)은 발광부(5a)와 광변조부(5b)의 공통 전극의 기능을 할 수 있다.
제1 전극(181)은 제1 도전형 반도체층(130)과 전기적으로 연결될 수 있다. 제1 전극(181)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.
　또한, 제1 전극(181)은 투명 전도성 산화막(Tranparent Conductive Oxide; TCO)으로 형성될 수 있다. 투명 전도성 산화막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx 및 NiO 등에서 선택될 수 있다.
또한, 제1 전극(181)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 등과 같은 불투명 금속으로 형성될 수 있으며, 투명 전도성 산화막과 불투명 금속이 혼합된 하나 또는 복수 개의 층으로 형성될 수 있으며, 이에 한정하지 않는다.
또한, 제1 전극(181)은 제2 전극(183a)와 이격 거리 내에서 제2 방향(Y축 방향)으로 일부 제2 전극(183a)과 중첩될 수 있으나, 제1 전극(181)은 이러한 형상에 한정되는 것은 아니다.
제2 전극(183a) 및 제3 전극(183b)은 반도체 구조물(120) 상에 배치될 수 있다. 제2 전극(183a) 및 제3 전극(183b)은 제1 전극(181)과 동일한 재질로 형성될 수 있다.
여기서, 제2 전극(183a)은 발광부(5a) 상에 배치되고, 제3 전극(183b)은 광변조부(5b) 상에 배치될 수 있다.
제2 전극(183a) 및 제3 전극(183b)은 제2 도전형 반도체층(140)의 서로 이격된 발광부(5a) 및 광변조부(5b)에 각각 배치될 수 있다. 제2 전극(183a)와 제3 전극(183b)는 연결부(5c)의 제2 도전형 반도체층(140) 을 통해 서로 전기적으로 연결될 수 있다.
발광부(5a)에 배치된 제2 전극(183a)의 길이(d1)에 대한 광변조부(5b)에 배치된 제3 전극(183b)의 길이(d2)의 비는 1:1 내지 1:5일 수 있다. 여기서, 발광부(5a)에 배치된 제2 전극(183a)의 길이(d1)는 제1 영역(140a)의 길이에 대응될 수 있다. 여기서, 제1 영역(140a)은 발광부(5a)에 배치된 제2 도전형 반도체층(140)이다. 예시적으로, 발광부(5a)에 배치된 제2 전극(183a)의 길이(d1)는 40㎛ 내지 200㎛일 수 있다. 광변조부(5b)에 배치된 제3 전극(183b)의 길이(d2)는 200㎛일 수 있다. 다만, 이러한 길이에 한정되는 것은 아니며, 크기에 따라 다양하게 적용될 수 있다.
또한, 발광부(5a)에 배치된 제2 전극(183a)이 광변조부(5b)에 배치되는 제3 전극(183b)의 제1 방향(X축 방향) 길이보다 작으나, 이에 한정되는 것은 아니다.
발광부(5a)에 배치된 제2 전극(183a)의 길이(d1)에 대한 광변조부(5b)에 배치된 제3 전극(183b)의 길이(d2)의 비는 1:5보다 큰 경우에 커패시턴스 값이 증가하여 반도체 소자(100)의 고속 동작이 어려울 수 있다.
발광부(5a)에 배치된 제2 전극(183a)의 길이(d1)에 대한 광변조부(5b)에 배치된 제3 전극(183b)의 길이(d2)의 비는 1:1보다 작은 경우에 소광비가 낮아지는 문제가 존재할 수 있다. 여기서, 소광비는 광변조부(5b)에서 역바이어스와 정바이어스 인가 시 출력되는 광의 세기의 비이다.
광변조부(5b)에 배치된 제3 전극(183b)의 길이(d2)는 180㎛ 내지 220㎛일 수 있다. 그리고 광변조부(5b)에 배치된 제3 전극(183b)의 길이(d2)는 제2 영역(140b)의 길이와 대응될 수 있다. 여기서, 제2 영역(140b)은 광변조부(5b)에 배치된 제2 도전형 반도체층(140)이다.
또한, 광변조부(5b)에 배치된 제3 전극(183b의 길이(d2)는 광변조부(5b)에 배치된 활성층의 길이와 대응될 수 있다.
이에 따라, 광변조부(5b)에 배치된 제3 전극(183b)의 길이(d2)는 180㎛ 이상일 경우 상기 반도체 소자의 소광비를 확보하여 광신호의 왜곡을 줄일 수 있고, 220㎛ 보다 작을 경우 광변조부(5b)의 정전 용량을 작게 설계할 수 있다. 따라서, 상기 반도체 소자(100)의 차단 주파수를 높게 설계할 수 있고, 이에 따라서 고속 동작하는 반도체 소자(100)의 제작이 가능할 수 있다.광변조부(5b)에 배치된 제3 전극(183b)의 길이(d2)에 대한 제2 전극(183a)과 제3 전극(183b) 사이의 간격(d3)의 비는 1:0.25 내지 1:0.1일 수 있다. 여기서, 제2 전극(183a)과 제3 전극(183b) 사이의 간격(d3)은 제3 영역(140c)의 길이에 대응될 수 있다. 여기서, 제3 영역(140c)은 연결부(5c)에 배치된 제2 도전형 반도체층(140)이다.
예시적으로, 광변조부(5b)에 배치된 제3 전극(183b)의 길이(d2)가 200㎛인 경우, 제2 전극(183a)과 제3 전극(183b) 사이의 간격(d3)은 5㎛ 내지 20㎛일 수 있다. 다만, 이러한 길이에 한정되는 것은 아니다.
제2 전극(183a)과 제3 전극(183b) 사이의 간격(d3)은 5㎛보다 작은 경우, 발광부(5a)에서 발광이 충분히 일어나지 않는 문제가 존재할 수 있다.
제2 전극(183a)과 제3 전극(183b) 사이의 간격(d3)은 20㎛보다 큰 경우, 제3 영역(140c)의 길이가 커짐에 따라 저항이 커지는 문제가 존재할 수 있다.
제2 전극(183a)과 제3 전극(183b) 사이의 제1 방향(X축 방향)으로의 최단 이격거리와 제2 전극(183a)의 제1 방향(X축 방향)으로의 길이의 비가 1:2 내지 1:40일 수 있다.
제2 전극(183a)과 제3 전극(183b) 사이의 제1 방향(X축 방향)으로의 최단 이격거리와 제2 전극(183a)의 제1 방향(X축 방향)으로의 길이의 비가 1:2보다 작은 경우에는 광변조부에 역바이어스 또는 정바이어스 인가시 출력단을 통해 출력되는 광의 출력 차이가 적어 소광비가 매우 낮은 문제가 존재한다.
제2 전극(183a)과 제3 전극(183b) 사이의 제1 방향(X축 방향)으로의 최단 이격거리와 제2 전극(183a)의 제1 방향(X축 방향)으로의 길이의 비가 1:40보다 큰 경우에 제2 전극(183a)의 제1 방향으로의 길이가 커 커패시턴스값이 커질 수 있다. 이로 인해, 주파수가 커져 고속 동작이 어려울 수 있다.
또한, 실시예에 따른 반도체 소자(100)의 제조 시, 반도체 구조물(120)에서 제2 도전형 반도체층(140)의 제3 영역(140c) 의 일부까지 에칭이 이루어질 수 있다. 이에 따라, 공정 상 제2 도전형 반도체층(140)의 제3 영역(140c)의 두께는 제2 도전형 반도체층(140)의 제1 영역(140a)의 두께 및 제2 도전형 반도체층(140)의 제2 영역(140b)의 두께보다 작을 수 있다.
제2-1 패드(182a)는 제2 전극(183a) 상에 배치될 수 있다. 또한, 제2-2 패드(182b)는 제3 전극(183b) 상에 배치될 수 있다.
제2-1 패드(182a) 및 제2-2 패드(182b)는 전기적으로 연결하도록 제2 전극(183a) 및 제3 전극(183b) 상에 배치될 수 있다. 제2-1 패드(182a) 및 제2-2 패드(182b)는 중간 전극일 수 있다.
제2-1 패드(182a) 및 제2-2 패드(182b)는 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Au, Cr 등을 포함할 수 있으나, 이러한 재질에 한정되는 것은 아니다.
도 7은 연결부의 유무에 따라 소광비 차이를 관찰한 사진이다.
도 7을 참조하면, (a)의 경우 제2 도전형 반도체층의 제3 영역을 에칭을 통해 제거한 경우 광 출력을 관찰한 것이다. (b)의 경우 실시예에 따른 반도체 소자와 같이 제2 도전형 반도체층의 제3 영역을 배치하여 광 출력을 관찰한 것이다.
(a)를 참조하면, 제3 영역이 제거된 경우 출력단(o-1)에 광이 (b)의 경우보다 클 수 있다. 그리고 발광부에서 생성된 광에 영향을 받는 배경(S-1)은 (b)의 경우보다 더 밝을 수 있다. 이는 제3 영역을 통해 전류가 흐르지 못하므로 발광부에서 발광되는 광이 더 크기 때문이다. 이로써, 소광비가 작아짐을 알 수 있다.
(b)를 참조하면, 제3 영역이 배치된 경우 출력단(o-2)에 광이 (a)의 경우보다 작을 수 있다. 그리고 발광부에서 생성된 광에 영향을 받는 배경(S-2)은 (a)의 경우보다 더 어두울 수 있다. 이는, 앞서 설명한 바와 같이, 발광부에서 흐르는 전류 일부가 제3 영역을 통해 광변조부로 흐르기 때문이다. 이로써, 소광비가 커짐을 알 수 있다. 이로써, 제3 영역이 배치된 경우 소광비가 커짐으로써, 성능이 우수한 반도체 소자를 제공할 수 있다.
구체적으로, 제2 도전형 반도체층(140)의 제3 영역을 제거하지 않는 경우 발광부(5a)에 전압이 인가됨에 따라 발생하는 전류의 일부는 제2 도전형 반도체층(140)에서 제1 도전형 반도체층(130)을 향해 흐르고, 나머지 일부는 제3 영역(140c)을 통해 광변조부(5b)로 흐를 수 있다.
이로 인해, 광변조부(5b)에 바이어스 인가시 제2 도전형 반도체층(140)의 제3 영역을 제거하지 않은 경우(실시예에 따른 반도체 소자)는 제2 도전형 반도체층의 제3 영역을 제거한 경우보다 발광부(5a)에서 생성되는 광의 세기는 작을 수 있다.
결국, 광변조부(5b)의 출력단(광변조부(5b)에서 제1 방향(X축 방향)으로 활성층(150)의 가장자리)으로 출사되는 광의 세기는 제2 도전형 반도체층의 제3 영역을 제거하지 않은 경우(실시예에 따른 반도체 소자)가 제2 도전형 반도체층의 제3 영역을 제거한 경우보다 작을 수 있다.
이에 따라, 제2 도전형 반도체층(140)의 제3 영역을 제거하지 않은 경우(실시예에 따른 반도체 소자)는 제2 도전형 반도체층(140)의 제3 영역을 제거한 경우보다 변조부(5b)을 통해 출력되는 광의 세기가 적어지므로, 출력되는 광의 강도의 최소값이 작아져 소광비가 커질 수 있다.
이러한 구성에 의하여, 실시예에 따른 반도체 소자(100)는 높은 소광비를 제공할 수 있다. 또한, 소광비가 개선됨에 따라 상기 반도체 소자의 광신호의 왜곡이 억제될 수 있다.도 8는 연결부의 유무에 따른 빛샘 현상을 관찰한 사진이다.
도 8를 참조하면, (a)의 경우, 제2 도전형 반도체층의 제3 영역을 에칭을 통해 제거한 경우 광 손실 여부를 관찰한 것이다. (b)의 경우 실시예에 따른 반도체 소자와 같이 제2 도전형 반도체층의 제3 영역을 배치하여 광 손실 여부를 관찰한 것이다.
(a)를 참조하면, 발광부(5a)와 광변조부(5b) 사이의 연결부(5c)에서 빛샘 현상이 관찰되었다. 즉, 제3 영역이 존재하지 않음으로써, 발광부(5a)에서 생성된 광이 광 도파로를 따라 광변조부(5b)로 이동하는 중 연결부(5c)에서 산란되며 외부로 방출되는 광의 세기가 세지는 것을 알 수 있다. 따라서, 상기 광변조부(5b)의 출력단에서 검출하는 광의 세기의 차이가 크지 않을 수 있기 때문에 광신호로 사용하고자 하는 소광비를 확보하기 충분하지 않을 수 있다.
반면, (b)를 참조하면, 연결부(5c)에서 빛샘 현상이 거의 관찰되지 않았다. 즉, 제3 영역을 배치함에 따라, 연결부(5c)의 광 도파로에서 외부로 향하는 광이 상기 연결부(5c)를 통하여 상기 광변조부(5b)의 입력단으로 입사되면서 외부로 방출되는 광의 세기가 최소화되는 것을 알 수 있다. 따라서, 상기 광변조부(5b)의 출력단에서 검출하는 광의 세기의 차이가 분명해질 수 있기 때문에 광신호로 사용하고자 하는 소광비를 충분히 확보할 수 있다.
도 9a 내지 도 9b는 도 6의 변형예이고, 도 9c는 도 9b의 사시도이다.
도 9a을 참조하면, 제2 도전형 반도체층(140)의 제3 영역(140c) 상에 반사층(190)이 배치될 수 있다.
반사층(190)은 발광부(5a)와 광변조부(5b) 사이에 배치되는 제2 도전형 반도체층(140)의 제3 영역(140c) 상에 배치될 수 있다. 반사층(190)은 연결부(5c)의 제3 영역(140c) 상에 배치될 수 있다.
또한, 도 9b 내지 도 9c를 참조하면, 반사층(190)은 반도체 구조물(120) 상에서 발광부(5a) 및 광변조부(5b)로 연장될 수 있고, 반도체 구조물(120)을 덮을 수 있다. 이러한 구성에 의하여, 제2 도전형 반도체층(140)의 제3 영역(140c)에서 광이 외부로 손실되는 현상(빛샘 현상)을 1차로 차단하고, 반사층(190)은 2차로 광이 외부로 손실되는 것을 방지할 수 있다. 즉, 반사층(190)은 빛샘 현상이 발생하는 것을 더욱 억제할 수 있다.
다시 도 9a를 참조하면, 반사층(190)은 제1 영역(140a) 상의 제2 전극(183a)과 이격 배치될 수 있다. 반사층(190)은 제2 영역(140b) 상의 제3 전극(183b)과 이격 배치될 수 있다.
반사층(190)이 제3 영역(140c)에 배치됨으로써, 제3 영역(140c)에서의 광 손실이 최소화될 수 있다. 구체적으로, 광은 활성층(150)뿐만 아니라 그 주변의 일부 영역까지 확산되어 이동할 수 있다.
이 때, 연결부(5c)을 통과하는 광은 발광부(5a)와 광변조부(5b) 사이의 구조 및 굴절율의 불연속성으로 인하여 산란되어 외부로 손실될 수 있다. 또한, 연결부(5c)에 배치되는 제3 영역(140c) 상으로 광이 산란되어 손실될 수도 있다. 따라서, 연결부(5c)에 반사층(190)을 배치함으로써, 외부로 산란되는 광을 최소화할 수 있다. 따라서, 상기 광변조부(5b)의 출력단에서 바라보는 광신호의 왜곡을 억제할 수 있기 때문에 출력되는 광신호의 파형 열화 현상을 개선할 수 있다.
이처럼, 본 발명에 따른 반도체 소자(100)는 반사층(190)을 통해 광이 내부로 반사되도록 함으로써, 광 손실을 최소화할 수 있다. 또한, 광출력을 향상시킴으로써 소모 전력을 줄이고, 발광부(5a)의 수명을 개선시킬 수 있다.한편, 제2 전극(183a)과 반사층(190) 사이에 절연층(미도시)이 배치되어 전기적 절연이 이루어질 수도 있다. 제3 전극(183b)과 반사층(190) 사이에도 절연층(미도시)이 배치되어 전기적 절연이 이루어질 수도 있다. 또한, 반사층(190)은 DBR(Distribute Bragg Reflector)일 수 있다.
도 10은 본 발명의 실시예에 따른 광송신 모듈의 개념도이다.
도 10을 참조하면, 본 발명에 따른 광 송신 모듈(5)은 반도체 소자, 렌즈 모듈(13) 및 출력 도파로(15)를 포함할 수 있다.
반도체 소자는 앞서 설명한 구조를 포함할 수 있다.
렌즈 모듈(13)은 반도체 소자와 출력 도파로(15) 사이에 배치될 수 있다. 렌즈 모듈(13)은 반도체 소자로부터 제공되는 광 신호를 출력 도파로(15)에 제공하는 기능을 포함할 수 있다.
출력 도파로(15)는 렌즈 모듈(13)을 통해서 제공되는 광 신호를 외부로 출력할 수 있다. 출력 도파로(15)는 클래드와 코어를 포함할 수 있고, 렌즈 모듈(13) 및 반도체 소자와 수직방향으로 나란하게 배치될 수 있다.
광 송신 모듈(5)은 제1 커버부, 제2 커버부 및 제3 커버부(11A, 11B, 11C)를 포함할 수 있다. 제1, 2, 3 커버부(11A, 11B, 11C)는 반도체 소자, 렌즈 모듈(13) 및 출력 도파로(15)를 각각 커버할 수 있으나, 이에 한정되는 것은 아니다.
본 발명에 따른 반도체 소자는 100m 이하의 10Gbps 고속 광통신으로 예컨대 홈 네트워크, 자동차 등의 근거리 고속 광통신용으로 사용될 수 있다. 또한, 본 발명에 따른 반도체 소자는 일반적인 레이저 다이오드(발광부)의 제조비용 및 레이저 다이오드와 광변조기(광변조부)의 얼라인 신뢰성 문제를 개선할 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 반도체 소자
5a: 발광부
5b: 광변조부
5c: 연결부
110: 기판
120: 반도체 구조물
130: 제1 도전형 반도체층
140: 제2 도전형 반도체층
140a, 140b, 140c: 제1 영역, 제2 영역, 제3 영역
150: 활성층
160: 제1 클래드층
170: 제2 클래드층
181: 제1 전극
182a, 182b: 제2-1 패드, 제2-2 패드
183a, 183b: 제2 전극, 제3 전극
190: 반사층

Claims (16)

  1. 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물;
    상기 제1 도전형 반도체층 상에 배치되는 제1 전극;
    상기 제2 도전형 반도체층 상에 배치되는 제2 전극; 및
    상기 제2 도전형 반도체층 상에 배치되고, 상기 제2 전극과 제1 방향으로 이격되어 배치되는 제3 전극;을 포함하고,
    상기 제2 전극과 상기 제3 전극 사이의 제1 방향으로의 최단 이격거리와 상기 제2 전극의 제1 방향으로의 길이의 비가 1:2 내지 1:40이고,
    상기 제1 방향은 상기 반도체 구조물의 두께 방향과 수직한 방향인 반도체 소자.
  2. 제1항에 있어서,
    상기 제2 도전형 반도체층은 상기 제1 방향 순으로 제1 영역, 제3 영역 및 제2 영역을 포함하는 반도체 소자.
  3. 제2항에 있어서,
    상기 제3 영역은 상기 제2 전극과 상기 제3 전극을 전기적으로 연결하는 반도체 소자.
  4. 제2항에 있어서,
    상기 반도체 소자는, 발광부; 상기 발광부와 이격된 광변조부; 및 상기 발광부와 광변조부 사이의 연결부를 포함하고,
    상기 발광부는 상기 제1 영역을 포함하고, 상기 광변조부는 상기 제2 영역을 포함하며, 상기 연결부는 상기 제3 영역을 포함하는 반도체 소자.
  5. 제1항에 있어서,
    상기 제2 전극과 상기 제3 전극 사이 간격은 5㎛ 내지 20㎛인 반도체 소자.
  6. 제1항에 있어서,
    상기 제1 도전형 반도체층과 상기 활성층 사이에 배치되는 제1 클래드층; 및
    상기 제2 도전형 반도체층과 상기 활성층 사이에 배치되는 제2 클래드층;을 더 포함하는 반도체 소자.
  7. 제6항에 있어서,
    상기 제1 클래드층 및 상기 제2 클래드층은 상기 활성층보다 Al의 조성이 더 높은 반도체 소자.
  8. 제6항에 있어서,
    상기 제1 클래드층 및 상기 제2 클래드층은 상기 활성층보다 굴절율이 작은 반도체 소자.
  9. 제6항에 있어서,
    상기 제1 클래드층의 밴드갭과 상기 제2 클래드층의 밴드갭은 상기 활성층의 밴드갭보다 큰 반도체 소자.
  10. 제2항에 있어서,
    제2 도전형 반도체층(140)의 제3 영역(140c)의 두께는 제2 도전형 반도체층(140)의 제1 영역(140a)의 두께 및 제2 도전형 반도체층(140)의 제2 영역(140b)의 두께보다 작은 반도체 소자.
  11. 제1항에 있어서,
    상기 제2 전극 상에 배치되는 제2-1 패드를 더 포함하는 반도체 소자.
  12. 제1항에 있어서,
    상기 제3 전극 상에 배치되는 제2-2 패드를 더 포함하는 반도체 소자.
  13. 제2항에 있어서,
    상기 제2 전극에서 일부 전류는 상기 제3 영역을 통해 상기 제3 전극을 향해 흐르는 반도체 소자.
  14. 제2항에 있어서,
    상기 제3 영역 상에 배치되는 반사층을 더 포함하는 반도체 소자.
  15. 기판; 및
    제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물;
    상기 제1 도전형 반도체층 상에 배치되는 제1 전극;
    상기 제2 도전형 반도체층 상에 배치되는 제2 전극; 및
    상기 제2 도전형 반도체층 상에 배치되고, 상기 제2 전극과 제1 방향으로 이격되어 배치되는 제3 전극을 포함하는 반도체 소자;를 포함하고
    상기 제2 전극과 상기 제3 전극 사이의 제1 방향으로의 최단 이격거리와 상기 제2 전극의 제1 방향으로의 길이의 비가 1:2 내지 1:40이고,
    상기 제1 방향은 상기 반도체 구조물의 두께 방향과 수직한 방향인 광 모듈.
  16. 제1항에 따른 반도체 소자를 포함하는 송신모듈;
    상기 광 모듈에서 전송된 신호를 수신하는 수신모듈; 및
    상기 송신모듈과 수신모듈은 연결하는 광파이버를 포함하고,
    상기 광파이버는 플라스틱 재질을 포함하는 광통신 시스템.
KR1020160179532A 2016-12-26 2016-12-26 반도체 소자 KR20180075324A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160179532A KR20180075324A (ko) 2016-12-26 2016-12-26 반도체 소자
US16/473,593 US10903404B2 (en) 2016-12-26 2017-12-26 Semiconductor device
PCT/KR2017/015438 WO2018124677A1 (ko) 2016-12-26 2017-12-26 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160179532A KR20180075324A (ko) 2016-12-26 2016-12-26 반도체 소자

Publications (1)

Publication Number Publication Date
KR20180075324A true KR20180075324A (ko) 2018-07-04

Family

ID=62913382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160179532A KR20180075324A (ko) 2016-12-26 2016-12-26 반도체 소자

Country Status (1)

Country Link
KR (1) KR20180075324A (ko)

Similar Documents

Publication Publication Date Title
US20190165226A1 (en) Semiconductor element package
KR20130074471A (ko) 발광소자 및 이를 포함하는 조명시스템
KR102285432B1 (ko) 발광소자 패키지
US20190386180A1 (en) Light emitting device
US10090439B2 (en) Light emitting device, light emitting device package, and light unit
KR20180028331A (ko) 전계 흡수 변조기 및 광 통신 시스템
KR20160145274A (ko) 광 출사 유닛 및 이를 포함하는 광원 유닛
KR20140043635A (ko) 발광소자
KR20180040005A (ko) 광변조기 및 이를 포함하는 광모듈
US10903404B2 (en) Semiconductor device
KR20180086840A (ko) 반도체 소자 패키지 및 광원 모듈
KR102621843B1 (ko) 반도체 소자 및 이를 포함하는 광 모듈
KR20180000367A (ko) 반도체 소자
KR20180114343A (ko) 반도체 소자
KR20180075324A (ko) 반도체 소자
KR102550033B1 (ko) 반도체 소자 및 이를 포함하는 반도체 패키지
KR20170129008A (ko) 반도체 소자 패키지
KR20180085221A (ko) 반도체 소자 및 이를 포함하는 광 모듈
KR102127446B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광소자 어레이
KR20180080855A (ko) 반도체 소자
KR20190098625A (ko) 반도체 소자
KR20180075323A (ko) 반도체 소자
KR20180057144A (ko) 반도체 소자 및 이를 포함하는 반도체 패키지
KR20170125587A (ko) 반도체 소자 패키지
KR20180062792A (ko) 반도체 소자

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application