KR102550033B1 - 반도체 소자 및 이를 포함하는 반도체 패키지 - Google Patents

반도체 소자 및 이를 포함하는 반도체 패키지 Download PDF

Info

Publication number
KR102550033B1
KR102550033B1 KR1020160100287A KR20160100287A KR102550033B1 KR 102550033 B1 KR102550033 B1 KR 102550033B1 KR 1020160100287 A KR1020160100287 A KR 1020160100287A KR 20160100287 A KR20160100287 A KR 20160100287A KR 102550033 B1 KR102550033 B1 KR 102550033B1
Authority
KR
South Korea
Prior art keywords
recesses
group
layer
type semiconductor
conductivity type
Prior art date
Application number
KR1020160100287A
Other languages
English (en)
Other versions
KR20180016182A (ko
Inventor
이대희
이정욱
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020160100287A priority Critical patent/KR102550033B1/ko
Priority to PCT/KR2016/012614 priority patent/WO2017078441A1/ko
Priority to EP16862457.5A priority patent/EP3373342A4/en
Priority to US15/772,907 priority patent/US10461218B2/en
Priority to CN201680064390.6A priority patent/CN108352423B/zh
Publication of KR20180016182A publication Critical patent/KR20180016182A/ko
Application granted granted Critical
Publication of KR102550033B1 publication Critical patent/KR102550033B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

실시예에 따른 반도체 소자는 제1 도전형 반도체층, 제2 도전형 반도체층, 제1 반도체층과 제2 반도체층 사이에 배치되는 활성층 및 제2 도전형 반도체층에서 활성층을 관통하여 제1 도전형 반도체층의 일부까지 형성되는 복수개의 리세스를 포함하는 발광구조물과, 복수개의 리세스 내부에 배치되고 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극과, 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극과, 제2 전극과 전기적으로 연결되는 제1 패드와 제2 패드를 포함하는 패드부를 포함하고, 복수의 리세스 중 제1 그룹의 리세스는 제1 패드와 제2 패드 사이에서 제1 간격으로 제1 패드와 제2 패드를 연결한 제1 방향으로 이격 되어 배치되고, 복수개의 리세스 중 제2 그룹의 리세스는 제1 그룹의 리세스에서 제1 방향과 수직한 제2 방향으로 제1 간격 보다 큰 제2 간격으로 이격되어 제1 방향으로 배치되고, 상기 복수개의 리세스 중 제3 그룹의 리세스는 제2 그룹의 리세스에서 제2 방향으로 상기 제1 그룹의 리세스보다 작은 제3 간격으로 이격되어 제1 방향으로 배치될 수 있다.

Description

반도체 소자 및 이를 포함하는 반도체 패키지 {SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DECIVE PACKAGE HAVING THE SAME}
실시예는 반도체 소자에 관한 것으로, 보다 상세하게는 광 효율을 향상시키기 위한 반도체 소자에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드램프 및 신호등 및 가스나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
특히, 자동차 헤드램프에 구비되는 반도체 소자는 고 출력이 요구되어 진다. 이로 인해 반도체 소자는 고 출력의 램프를 구현하기 위해 고 전류를 발생시키게 된다. 이로 인해 반도체 소자는 패드와 인접하는 영역 주위로 전류 및 열이 집중되어 활성층 영역의 수명을 단축시켜 신뢰성 저하를 유발시킨다.
실시예는 패드와 인접하는 영역에 전류가 집중되는 것을 방지하여 전기적인 특성을 향상시키기 위한 반도체 소자를 제공하는 것을 그 목적으로 한다.
실시예에 따른 반도체 소자는 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치되는 활성층 및 상기 제2 도전형 반도체층에서 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부까지 형성되는 복수개의 리세스를 포함하는 발광구조물과, 상기 복수개의 리세스 내부에 배치되고 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극과, 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극과, 상기 제2 전극과 전기적으로 연결되는 제1 패드와 제2 패드를 포함하는 패드부를 포함하고, 상기 복수의 리세스 중 제1 그룹의 리세스는 상기 제1 패드와 상기 제2 패드 사이에서 제1 간격으로 상기 제1 패드와 상기 제2 패드를 연결한 제1 방향으로 이격 되어 배치되고, 상기 복수개의 리세스 중 제2 그룹의 리세스는 상기 제1 그룹의 리세스에서 상기 제1 방향과 수직한 제2 방향으로 상기 제1 간격 보다 큰 제2 간격으로 이격되어 상기 제1 방향으로 배치되고, 상기 복수개의 리세스 중 제3 그룹의 리세스는 상기 제2 그룹의 리세스에서 상기 제2 방향으로 상기 제1 그룹의 리세스보다 작은 제3 간격으로 이격되어 제1 방향으로 배치될 수 있다.
또한, 실시예에 따른 반도체 소자는 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층 및 상기 제2 도전형 반도체층에서 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부까지 형성되는 복수개의 리세스를 포함하는 발광구조물과, 상기 복수개의 리세스 내부에 배치되고 상기 제1 반도체층과 전기적으로 연결되는 제1 전극과, 상기 제2 반도체층과 전기적으로 연결되는 제2 전극과, 상기 제2 전극과 전기적으로 연결되는 패드를 포함하고, 상기 복수의 리세스 중 제1 그룹의 리세스는 상기 패드와 제1 방항과 상기 제1 방향과 수직한 제2 방향으로 인접하게 배치되어 제1 간격을 이루고, 상기 복수의 리세스 중 제2 그룹의 리세스는 상기 제1 그룹의 리세스에서 제1 방향과 제2 방향 사이의 제3 방향으로 제1 간격보다 작은 간격으로 배치될 수 있다.
실시예에 따른 반도체 소자는 패드에 인접한 리세스 영역에 전류가 집중되는 것을 방지할 수 있는 효과가 있다.
또한, 실시예에 따른 반도체 소자는 발열 특성을 개선하여 수명 및 신뢰성을 개선할 수 있는 효과가 있다.
또한, 실시예는 온도 저하로 인한 방열 비용을 감소시킬 수 있는 효과가 있다.
또한, 실시예는 리세스를 둘러싸는 전류 차단층의 두께를 제어하여 패드부에 인접하는 리세스 영역에서 전류가 집중되는 것을 방지할 수 있다.
또한, 실시예는 리세스 사이의 거리에 따라 그 두께를 결정함으로써, 전자와 홀과의 결합을 극대화시켜 반도체 소자의 광 효율을 극대화시킬 수 있는 효과가 있다.
도 1은 제1 실시예에 따른 반도체 소자를 나타낸 평면도이다.
도 2는 도 1의 A-A 라인을 따라 절단한 반도체 소자를 나타낸 단면도이다.
도 3은 제1 실시예에 따른 반도체 소자의 전류 퍼짐 현상을 종래와 비교한 도면이다.
도 4는 제1 실시예에 따른 반도체 소자의 파워를 종래와 비교한 도면이다.
도 5는 제2 실시예에 따른 반도체 소자를 나타낸 평면도이다.
도 6은 제3 실시예에 따른 반도체 소자를 나타낸 평면도이다.
도 7은 도 6의 B-B 라인을 따라 절단한 반도체 소자를 나타낸 단면도이다.
도 8은 실시예에 따른 반도체 소자가 구비된 반도체 패키지를 나타낸 단면도이다.
도 9는 실시예에 따른 반도체 소자가 구비된 자동차 헤드램프를 나타낸 사시도이다.
도 10은 도 9의 자동차 헤드램프를 나타낸 단면도이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이해 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리 범위에 속하는 것으로 이해되어야 한다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
반도체 소자는 발광소자, 수광 소자 등 각종 전자 소자 포함할 수 있으며, 발광소자와 수광소자는 모두 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.
본 실시예에 따른 반도체 소자는 발광소자일 수 있다.
발광소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정된다. 따라서, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.
도 1은 제1 실시예에 따른 반도체 소자를 나타낸 평면도이고, 도 2는 도 1의 A-A 라인을 따라 절단한 반도체 소자를 나타낸 단면도이고, 도 3은 제1 실시예에 따른 반도체 소자의 전류 퍼짐 현상을 종래와 비교한 도면이고, 도 4는 제1 실시예에 따른 반도체 소자의 파워를 종래와 비교한 도면이다. 여기서, 도 2에서는 설명의 편의상 도 1의 리세스를 3개만 표시하기로 한다.
도 1 및 도 2를 참조하면, 제1 실시예에 따른 반도체 소자(100)는 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13)을 포함하는 발광구조물(10)과, 상기 제2 도전형 반도체층(13)과 전기적으로 연결되는 제2 전극(81)과, 상기 제1 도전형 반도체층(11)과 전기적으로 연결되는 제1 전극(33)과, 상기 제2 전극(81)과 전기적으로 연결되는 제1 패드와 제2 패드를 포함하는 패드부(92)를 포함할 수 있다.
상기 발광구조물(10)은 제1 도전형 반도체층(11), 상기 제1 도전형 반도체층(11) 아래에 위치한 활성층(12) 및 상기 활성층(12) 아래에 위치한 제2 도전형 반도체층(13)을 포함할 수 있다. 상기 제1 도전형 반도체층(11)은 반도체 화합물, 예컨대 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 등의 화합물 반도체로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은 단층 또는 다층으로 형성될 수 있다.
상기 제1 도전형 반도체층(11)은 제1 도전형 도펀트가 도핑될 수 있다. 예컨대 상기 제1 도전형 반도체층(11)이 n형 반도체층인 경우, n형 도펀트를 포함할 수 있다. 예컨대 상기 n형 도펀트는 Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다. 상기 제1 도전형 반도체층(11)은 InxAlyGa1-x-yN(0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 예컨대 상기 제1 도전형 반도체층(11)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다.상기 제1 도전형 반도체층(11)은 상부면에 요철구조(11A)를 포함할 수 있다. 상기 요철구조(11A)는 단면이 산과 골을 갖는 형성일 수 있으나, 이에 한정되지 않고, 다각형 또는 곡률을 갖는 형상일 수도 있다. 상기 요철구조(11A)는 광 추출 효율을 향상시킬 수 있다.
상기 활성층(12)은 상기 제1 도전형 반도체층(11) 아래에 배치될 수 있다.
활성층(12)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함할 수 있다. 상기 활성층(12)는 화합물 반도체로 구성될 수 있다. 상기 활성층(12)는 예로서 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다.
상기 활성층(12)은 다중 양자 우물 구조(MQW)로 구현된 경우, 양자우물과 양자벽이 교대로 배치될 수 있다. 상기 양자우물과 양자벽은 각각 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료일 수 있다. 예컨대 활성층(12)은 InGaN/GaN, InGaN/AlGaN, InGaN/InGaN, InAlGaN/InAlGaN, GaN/AlGaN, InAlGaN/GaN, GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP, GaAs/AlGaAs, InGaAs/AlGaAs 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 제2 도전형 반도체층(13)은 상기 활성층(12) 아래에 배치될 수 있다.
제2 도전형 반도체층(13)은 반도체 화합물, 예컨대 Ⅱ족-Ⅳ족 및 Ⅲ족-Ⅴ족 화합물 반도체로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 단층 또는 다층으로 형성될 수 있다. 상기 제2 도전형 반도체층(13)은 제2 도전형 도펀트가 도핑될 수 있다. 예컨대 상기 제2 도전형 반도체층(13)이 p형 반도체층인 경우, p형 도펀트를 포함할 수 있다. 예컨대 상기 p형 도펀트는 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정되는 것은 아니다. 상기 제2 도전형 반도체층(13)은 InxAlyGa1-x-yN(0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 물질을 포함할 수 있으나 이에 한정되는 것은 아니다. 예컨대 상기 제2 도전형 반도체층(13)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다.
상기 발광구조물(10)은 n형 반도체층의 상기 제1 도전형 반도체층(11), p형 반도체층의 제2 도전형 반도체층(13)을 한정하여 설명하고 있지만, 상기 제1 도전형 반도체층(11)을 p형 반도체층, 상기 제2 도전형 반도체층(13)을 n형 반도체층으로 형성할 수도 있으며, 이에 한정되는 것은 아니다. 상기 제2 도전형 반도체층(13) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(10)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
상기 제2 전극(81)은 상기 발광구조물(10) 아래에 배치될 수 있다. 상기 제2 전극(81)은 상기 발광구조물(10)과 기판(70) 사이에 배치될 수 있다. 상기 제2 전극(81)은 상기 제2 도전형 반도체층(13)과 전기적으로 연결될 수 있다.
상기 제2 전극(81)은 상기 제1 전극(33)과 전기적으로 절연될 수 있다. 상기 제2 전극(81)은 접촉층(15), 반사층(17) 및 캡핑층(35)을 포함할 수 있다.
상기 접촉층(15)은 상기 제2 도전형 반도체층(13) 아래에 배치될 수 있다. 상기 접촉층(15)은 상기 제2 도전형 반도체층(13)과 직접 접촉될 수 있다. 상기 접촉층(15)은 제2 도전형 반도체층(13) 및 상기 반사층(17) 사이에 배치되어 상기 접촉층(15)과 상기 반사층(17)을 효과적으로 접촉시키고 상기 제2 도전형 반도체층(13)으로 전류 주입을 원활하게 하는 역할을 할 수 있다. 또한, 접촉층(15)은 제2 도전형 반도체층(13)의 저면으로부터 전류 차단층(30)의 저면까지 연장되어 배치될 수 있다. 접촉층(15)이 전류 차단층(30)의 저면의 일부에 배치될 경우, 반사층(17)도 전류 차단층(30)의 일부 영역과 수직으로 중첩되도록 배치될 수 있다.
접촉층(15)의 두께는 1nm~10nm 로 형성될 수 있다. 접촉층(15)의 두께가 1nm 미만이면 발광 소자의 전기적인 특성이 저하되고, 접촉층(15)의 두께가 10nm를 초과하게 되면 광 흡수율 증가로 인한 추출 효율이 저하된다.
반사층(17)이 전류 차단층(30)의 일부 영역과 수직으로 중첩될 경우, 상기 활성층(12)으로부터 발광구조물(10)의 하부로 방출되는 광을 반사할 수 있는 면적이 증가할 수 있다.
상기 접촉층(15)은 상기 제2 도전형 반도체층(13)과 전기적으로 연결될 수 있다. 상기 접촉층(15)은 전도성 산화물, 전도성 질화물 또는 금속일 수 있다. 예컨대 상기 접촉층(15)은 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, In, Au, W, Al, Pt, Ag, Ti 중에서 적어도 하나를 포함할 수 있다.
상기 반사층(17)은 상기 접촉층(15)과 상기 캡핑층(35) 사이에 배치될 수 있다. 상기 반사층(17)은 상기 접촉층(15) 및 캡핑층(35)에 전기적으로 연결될 수 있다. 상기 반사층(17)은 상기 활성층(12)에서 상기 발광구조물(10)의 하부로 방출되는 광을 상기 발광구조물(10)의 상부로 반사시키는 기능을 포함할 수 있다. 상기 반사층(17)이 배치되는 면적은 상기 접촉층(15)이 배치되는 면적과 같거나 좁을 수 있다. 상기 반사층(17)이 배치되는 면적이 상기 접촉층(15)이 배치되는 면적보다 좁거나 같을 경우 반도체 소자의 전기적 신뢰성을 향상시킬 수 있고, 상기 반사층(17)이 배치되는 면적이 상기 접촉층(15)이 배치되는 면적보다 클 경우 광학적 특성은 향상될 수 있지만 전기적 신뢰성이 저하될 수 있다.
상기 반사층(17)은 금속일 수 있다. 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금일 수 있다. 상기 반사층(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투명 전도성 물질의 단층 또는 다층일 수 있다.
반사층(17)이 Ag/Ni층으로 이루어질 경우, Ag층의 두께는 100nm~300nm로 형성될 수 있다. Ag층의 두께가 100nm 미만이면 반사층(17)의 밀도가 높게 형성되지 않아 반사율이 현저하게 저하될 수 있다. Ag층의 두께가 300nm를 초과하면 스트레스에 의한 박리가 발생하게 된다.
Ni층의 두께는 10nm~100nm로 형성될 수 있다. Ni층의 두께가 10nm 미만이면 이송(Migration)과 응집(agglomeration) 특성이 높은 Ag 원자를 고정하는데 충분하지 않게 된다. Ni층의 두께가 100nm를 초과하면 스트레스가 커져 Ag층의 박리 발생 가능성이 높아진다.
상기 캡핑층(35)은 상기 반사층(17)의 아래에 배치될 수 있다. 상기 접촉층(15)이 배치되는 면적보다 반사층(17)이 배치되는 면적이 클 경우, 상기 캡핑층(35)은 상기 반사층(17)으로부터 노출된 상기 접촉층(15)의 일부와 직접 접촉될 수 있다. 상기 캡핑층(35)은 상기 패드부(92) 아래에 배치될 수 있다. 상기 캡핑층(35)은 상기 패드부(92)와 전기적으로 연결될 수 있다. 상기 캡핑층(35)은 상기 패드부(92)의 저면과 직접 접촉될 수 있다.
상기 캡핑층(35)은 상기 패드부(92)에서 제2 도전형 반도체층(13)으로 주입되는 전류가 발광구조물(10)에 골고루 퍼질 수 있도록 하는 역할을 할 수 있다.
상기 캡핑층(35)은 상기 패드부(92)로부터 공급되는 구동 전원을 상기 발광구조물(10)에 제공할 수 있다. 상기 캡핑층(35)은 도전성 물질일수 있다. 예컨대 상기 캡핑층(35)은 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 캡핑층(35)의 가장자리는 상기 발광구조물(10)의 가장자리보다 더 외측에 배치될 수 있다.
캡핑층(35)이 Ti/Ni/Ti 층으로 이루어질 경우, Ni 일측의 Ti의 두께는 1nm~3nm로 형성될 수 있다. Ti의 두께가 1nm 미만으로 형성될 경우 Ni 아래의 Ti와 Ni 상부의 Ti 사이에서 접착 특성이 약해질 수 있다. Ti의 두께가 3nm를 초과하면 접착층 자체의 박리 가능성이 높아지게 된다.
Ni의 두께는 300nm~400nm로 형성될 수 있다. Ni의 두께가 300nm 미만이면 전류 확산이 어렵게 된다. Ni의 두께가 400nm를 초과하게 되면 스트레스에 의한 박리 가능성이 높아진다.
Ni 타측의 Ti의 두께는 10nm~100nm로 형성될 수 있다. Ti의 두께가 10nm 미만으로 형성될 경우 하부 절연층과의 접착력이 떨어진다. Ti의 두께가 100nm를 초과하면 하부 절연층과의 스트레스에 의한 박리 가능성이 높아지게 된다.
상기 기판(70)은 상기 제2 전극(81) 아래에 배치될 수 있다. 상기 기판(70)은 상기 제1 도전형 반도체층(11)과 전기적으로 연결될 수 있다. 기판(70)은 제1 전극(33)과 전기적으로 연결될 수 있다.
이를 위해, 기판(70)은 도전성 재질을 포함할 수 있다. 상기 기판(70)은 금속 또는 캐리어 기판일 수 있다. 예컨대 상기 기판(70)은 Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다.
상기 기판(70)의 상부에는 본딩층(60) 및 확산 방지층(50)을 포함할 수 있다.
상기 확산 방지층(50)은 상기 본딩층(60)에 포함된 물질의 확산을 방지하는 기능을 포함할 수 있다. 상기 확산 방지층(50)은 본딩층(60) 및 기판(70)과 전기적으로 연결될 수 있다. 상기 확산 방지층(50)은 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다.
상기 본딩층(60)은 상기 확산 방지층(50) 아래에 배치될 수 있다. 상기 본딩층(60)은 상기 확산 방지층(50)과 상기 기판(70) 사이에 배치될 수 있다. 본딩층(60)은 확산 방지층(50)과 상기 기판(70) 사이를 안정적으로 접착시키는 역할을 한다. 상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함할 수 있다. 예컨대 상기 본딩층(60)은 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있으며 단층 또는 다층으로 형성될 수 있다.
상기 패드부(92)는 제2 전극(81) 위에 배치될 수 있다. 상기 패드부(92)는 상기 제2 전극(81)과 전기적으로 연결될 수 있다. 상기 패드부(92)는 상기 발광구조물(10)로부터 이격될 수 있다. 상기 패드부(92)는 상기 발광구조물(10)보다 외측에 배치될 수 있다. 상기 패드부(92)는 상기 발광구조물(10)보다 외측에 위치한 상기 제2 전극(81) 위에 배치될 수 있다.
패드부(92)는 제1 패드(92a)와 제2 패드(92b)를 포함할 수 있다. 제1 패드(92a)는 반도체 소자(100)의 일측 모서리에 인접하게 배치될 수 있다. 제2 패드(92b)는 반도체 소자(100)의 타측 모서리에 인접하게 배치될 수 있다.
상기 패드부(92)는 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다.
실시예의 반도체 소자(100)는 상기 발광구조물(10) 위에 배치된 보호층(95)을 포함할 수 있다. 상기 보호층(95)은 상기 발광구조물(10)의 표면을 보호하고, 상기 패드부(92)와 상기 발광구조물(10)의 사이를 절연시킬 수 있다. 상기 보호층(95)은 상기 발광구조물(10)을 구성하는 반도체층의 물질보다 낮은 굴절률을 가지며, 상기 발광구조물(10) 내의 광은 굴절률이 낮은 보호층(95)으로 굴절되므로 발광구조물(10)과 보호층(95) 계면에서의 전반사를 줄여 광 추출 효율을 개선시켜 줄 수 있다. 예컨대 상기 보호층(95)은 산화물 또는 질화물로 구현될 수 있다. 예컨대 상기 보호층(95)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.
실시예의 반도체 소자(100)는 상기 제2 전극(81)과 상기 제1 전극(33)를 서로 절연시키는 절연층(41)을 더 포함할 수 있다. 상기 절연층(41)은 상기 제2 전극(81)과 상기 기판(70) 사이에 배치될 수 있다. 상기 절연층(41)은 산화물 또는 질화물일 수 있다. 예컨대 상기 절연층(41)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택될 수 있다.
실시예의 반도체 소자(100)는 상기 기판(70)과 상기 제1 도전형 반도체층(11)을 전기적으로 연결시키는 복수의 리세스(2), 제1 전극(33) 및 복수의 연결부(51)를 포함할 수 있다.
상기 복수의 리세스(2)는 상기 발광구조물(10) 내에 배치될 수 있다. 리세스(2)는 제2 도전형 반도체층(13)에서 활성층(12)을 관통하여 제1 도전형 반도체층(11)의 일부까지 형성될 수 있다. 상기 리세스(2)는 상기 기판(70)과 상기 제1 도전형 반도체층(11)을 전기적으로 연결시키기 위해 상기 제1 도전형 반도체층(11)의 일부를 노출시킬 수 있다. 상기 복수의 리세스(2)는 상기 일정한 간격을 두고 배치될 수 있다. 상기 리세스(2)의 너비는 모두 동일할 수 있으나, 이에 한정되는 것은 아니다. 복수의 리세스(2)의 간격은 패드부(92)로부터 멀어질수록 가깝게 배치될 수 있다. 실시예에 따른 반도체 소자의 리세스(2) 구조는 이후에 보다 상세히 설명하기로 한다.
상기 제1 전극(33)은 상기 복수의 리세스(2) 내에 배치될 수 있다. 상기 제1 전극(33)은 상기 리세스(2)로부터 노출된 제1 도전형 반도체층(11)과 전기적으로 연결될 수 있다. 상기 제1 전극(33)은 상기 리세스(2)로부터 노출된 상기 제1 도전형 반도체층(11)과 직접 접촉될 수 있다. 상기 제1 전극(33)은 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo 중에서 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. 제1 전극(33)의 지름은 30㎛ 내지 40㎛ 일 수 있다.
상기 복수의 연결부(51)는 상기 제1 전극(33) 아래에 배치될 수 있다. 상기 복수의 연결부(51)는 상기 제1 전극(33)과 전기적으로 연결될 수 있다. 상기 복수의 연결부(51)는 상기 절연층(41)을 관통하여 도전성 재질인 기판(70)과 연결될 수 있다. 상기 복수의 연결부(51)는 상기 확산 방지층(50)과 직접 접촉될 수 있다. 상기 복수의 연결부(51)는 상기 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다.
실시예의 반도체 소자(100)는 확산 방지층(50)과 상기 활성층(12) 및 제1 도전형 반도체층(13)을 절연시키는 제2 절연층(37)를 더 포함할 수 있다. 제2 절연층(37)은 제1 전극(33)의 주위를 둘러싸도록 배치될 수 있다. 제2 절연층(37)은 리세스(2)에 의해 노출된 제1 도전형 반도체층(11)의 측벽, 활성층(12)의 측벽, 제2 도전형 반도체층(13)의 측벽을 따라 배치될 수 있다. 여기서, 제2 절연층(37)의 지름은 50㎛ 내지 60㎛일 수 있다.
제2 절연층(37)의 하부에는 제2 도전형 반도체층(13)의 하부와 접촉되는 전류 차단층(30, CBL)을 더 포함할 수 있다. 전류 차단층(30)은 리세스(2)를 둘러싸도록 배치될 수 있다. 여기서, 전류 차단층(30)은 일측이 제2 도전형 반도체층(13)과 상하로 중첩되는 하부 일측으로부터 제2 도전형 반도체층(13)과 중첩되지 않는 하부 타측 사이의 영역으로 정의될 수 있다. 전류 차단층(30)의 일측의 측벽 및 하부 일부는 접촉층(15)과 접촉될 수 있다. 전류 차단층(30)의 하부 일부는 절연층(41)과 접촉될 수 있다. 전류 차단층(30)의 지름은 90㎛ 내지 95㎛ 일 수 있다.
전류 차단층(30)은 타원형 또는 적어도 3 이상의 다각형일 수 있다.
전류 차단층(30)은 산화물 또는 질화물일 수 있다. 예컨대 전류 차단층(30)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택될 수 있다. 상기 전류 차단층(30)은 광이 투과될 수 있는 광 투과 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.
이러한 반도체 소자는 전류가 패드부(92)에 인접한 리세스(2) 주위에 집중될 수 있기 때문에 제1 실시예의 반도체 소자는 리세스(2)의 간격을 제어하여 전류가 패드부(92) 주위 영역에 집중되는 것을 방지할 수 있다. 여기서, 리세스(2)의 간격은 리세스(2) 내에서 서로 인접하게 이격 배치된 제1 전극(33)의 중심 사이의 거리로 정의될 수 있다.
도 1에 도시된 바와 같이, 복수의 리세스(2)는 다수의 그룹의 리세스를 포함할 수 있다. 다수의 그룹의 리세스(2)는 패드부(92)로부터 멀어질수록 리세스(2) 간격이 가깝게 배치될 수 있다.
제1 그룹의 리세스(2-1)는 제1 패드(92a)와 제2 패드(92b) 사이에 형성된 복수의 리세스(2)를 포함할 수 있다. 제1 그룹의 리세스(2-1)는 제1 패드(92a)와 제2 패드(92b) 사이에서 제1 간격(L1)으로 제1 패드(91a)와 제2 패드(92b)를 연결한 제1 방향(D1)으로 이격 배치될 수 있다.
제2 그룹의 리세스(2-2)는 제1 그룹의 리세스(1-1)로부터 제2 방향(D2)으로 제2 간격(L2)으로 이격 배치될 수 있다. 제2 방향(D2)은 제1 방향(D1)과 수직한 방향일 수 있으며, 제2 방향(D2)은 패드부(92)로부터 멀어지는 방향일 수 있다. 제2 간격(L2)은 제1 간격(L1)보다 클 수 있다. 제2 그룹의 리세스(2-2)들은 제1 간격(L1)과 동일하게 형성될 수 있으나, 이에 한정되지 않는다.
제2 간격(L2)은 제1 간격(L1)의 1.25 내지 1.35배일 수 있다. 이와 다르게, 제2 간격(L2)은 아래 수학식 1에 의해 결정될 수 있다.
Figure 112016076435893-pat00001
제3 그룹의 리세스(2-3)는 제2 그룹의 리세스(2-2)로부터 제2 방향(D2)으로 제3 간격(L3)으로 이격 배치될 수 있다. 제3 그룹의 리세스(2-3)는 제2 그룹의 리세스(2-2)보다 패드부(92)로부터의 거리가 더 멀다. 제3 간격(L3)은 제1 간격(L1)보다 작게 형성될 수 있다.
제3 그룹의 리세스(2-3)는 다수의 그룹의 리세스를 포함할 수 있다. 제3 그룹의 리세스(2-3)는 제2 그룹의 리세스(2-2)와 인접한 제3-1 그룹의 리세스(2-31) 내지 제2 그룹의 리세스(2-2)와 가장 먼 제3-n 그룹의 리세스(2-3n)를 포함할 수 있다. 제3 그룹의 리세스(2-3)들은 패드부(92)와 가까울수록 그 간격이 증가할 수 있다. 예컨대, 제3 그룹의 리세스(2-3)들은 패드부(92)와 가까울수록 그 간격이 등간격으로 증가할 수 있다.
제3 그룹의 리세스들(2-3)이 패드부(92)와 가까울수록 그 간격이 증가하게 되면, 패드부(92)에서 먼 방향의 제3 그룹의 리세스(2-3)들의 간격이 가깝기 때문에 패드부(92)에 인접하는 리세스(2) 주위에 집중되는 전류가 분산될 수 있는 효과가 있다.
제3 그룹의 리세스(2-3) 중 패드부(92)로부터 가장 먼 거리에 배치된 제3-n 그룹의 리세스(2-3n)와 그에 인접한 제3-(n-1) 그룹(미도시)의 리세스의 간격(Ln)은 일정하게 고정될 수 있다. 예컨대, 제3-n 그룹의 리세스(2-3n)와 그에 인접한 제3-(n-1) 그룹의 리세스의 간격(Ln)은 아래 수학식 2에 의해 결정될 수 있다.
Figure 112016076435893-pat00002
β는 반도체 소자의 크기에 따라 실험치에 의해 결정될 수 있으며, 1/5 내지 1/7로 형성될 수 있다. 예컨대, L1=1248㎛ 라고 가정하면, Ln은 208㎛ 일 수 있으며, L(n-1)은 248㎛, L(n-2)은 288㎛ 일 수 있다. 이러한 수치는 수학식 1,2에 대한 일 예로서 이에 한정되지 않는다.
제1 실시예에 따른 반도체 소자(100)는 제1 간격(L1)에 대해 제3 그룹의 리세스(2-3)들의 간격을 결정함으로써, 제3 그룹의 리세스(2-3)들을 적절한 간격으로 배치할 수 있게 된다.
도 3에 도시된 바와 같이, 종래 리세스 그룹의 간격을 동일하게 설정한 반도체 소자는 패드와 인접한 리세스 영역에 전류가 집중되는 모습을 볼 수 있다. 반면, 복수의 리세스 그룹의 간격을 제어한 제1 실시예에 대한 반도체 소자는 전류가 리세스 그룹들의 전 영역에 고르게 분포된 것을 알 수 있다.
도 4에 도시된 바와 같이, 종래 전류를 350mA에서 1500mA로 증가시키면 제1 실시예에 대한 반도체 소자는 종래에 비해 0.4%의 출력을 절감할 수 있음을 알 수 있다.
제1 실시예에 따른 반도체 소자는 전류의 집중을 방지하면서, 발열 특성을 개선하여 수명 및 신뢰성을 개선할 수 있는 효과가 있다. 또한, 온도 저하로 인한 방열 비용을 감소할 수 있다.
도 5는 제2 실시예에 따른 반도체 소자를 나타낸 평면도이다. 여기서, 제2 실시예에 따른 반도체 소자는 패드가 1개일 경우를 설명한다. 또한, 제2 실시예에 따른 반도체 소자의 복수의 리세스들의 간격 외의 구성은 제1 실시예에 따른 반도체 소자와 동일하므로 도 2를 참고하여 설명한다.
제2 실시예에 따른 반도체 소자는 제1 도전형 반도체층(11), 제2 도전형 반도체층(13), 상기 제1 도전형 반도체층(11)과 상기 제2 도전형 반도체층(13) 사이에 배치되는 활성층(12) 및 상기 제2 도전형 반도체층(11)에서 상기 활성층(12)을 관통하여 상기 제1 반도체층(11)의 일부까지 형성되는 복수개의 리세스를 포함하는 발광구조물(10)과, 상기 복수개의 리세스 내부에 배치되고 상기 제2 도전형 반도체층(13)과 전기적으로 연결되는 제2 전극(81)과, 상기 제1 도전형 반도체층(11)과 전기적으로 연결되는 제1 전극(33)과, 상기 제2 전극(81)과 전기적으로 연결되는 패드(92)를 포함하고, 상기 복수의 리세스 중 제1 그룹의 리세스(2-1)는 상기 패드(92)와 제1 방항(D1)과 상기 제1 방향(D1)과 수직한 제2 방향(D2)으로 인접하게 배치되어 제1 간격(L1)을 이루고, 상기 복수의 리세스 중 제2 그룹의 리세스(2-2)는 상기 제1 그룹의 리세스(2-1)에서 제1 방향(D1)과 제2 방향(D2) 사이의 제3 방향(D3)으로 제1 간격(L1)보다 작은 간격으로 배치될 수 있다. 여기서, 제2 실시예에 따른 반도체 소자의 복수의 리세스들의 간격 외의 구성은 제1 실시예에 따른 반도체 소자와 동일하므로 생략한다.
도 5에 도시된 바와 같이, 패드(92)는 반도체 소자(200)의 일측 모서리에 인접하게 배치될 수 있다. 복수의 리세스(2)는 다수의 그룹의 리세스를 포함할 수 있다. 다수의 그룹의 리세스는 패드에서 가까워질수록 등간격을 이루며 증가할 수 있다.
제1 그룹의 리세스(2-1)는 제1 간격(L1)을 이루는 다수의 리세스를 포함할 수 있다. 제1 그룹의 리세스(2-1)는 패드(92)와 제1 방향(D1)과 제2 방향(D2)으로 인접하게 배치된 복수의 리세스를 포함할 수 있다. 제1 그룹의 리세스(2-1)는 패드(92)와 제3 방향(D3)으로 이격되어 배치될 수 있다.
제2 그룹의 리세스(2-2)는 제1 그룹의 리세스(2-1)와 제3 방향(D3)으로 이격 배치될 수 있다. 제2 그룹의 리세스(2-2)는 제1 그룹의 리세스(2-1)와 제1 간격(L1)보다 작은 간격으로 이격 배치될 수 있다.
제2 그룹의 리세스(2-21)는 제1 그룹의 리세스(2-1)와 인접한 제2-1 그룹의 리세스(2-21) 내지 제2-n 그룹의 리세스(2-2n)를 포함할 수 있다. 제2-n 그룹의 리세스(2-2n)는 제1 그룹의 리세스(2-1)와 가장 먼 거리의 그룹 리세스일 수 있다. 제2-n 그룹의 리세스(2-2n)와 제2-(n-1) 그룹의 리세스(2-(2n-1))의 간격(Ln)은 제1 간격(L1)의 1/5 내지 1/7의 간격으로 형성될 수 있다.
제2 실시예에 따른 반도체 소자는 제1 간격(L1)에 대해 패드(92)로부터 제3 방향(D3)으로 배치된 리세스들의 간격을 결정함으로써, 그룹의 리세스들을 적절하게 배치할 수 있게 된다.
제2 실시예에 따른 반도체 소자는 제1 실시예에 따른 반도체 소자와 다르게 패드가 하나로 이루어지기 때문에 제3 방향으로 배치된 리세스의 간격을 제어하여 패드 주위의 리세스에 전류가 집중되는 것을 효과적으로 방지할 수 있다.
도 6은 제3 실시예에 따른 반도체 소자를 나타낸 평면도이고, 도 7은 도 6의 B-B 라인을 따라 절단한 반도체 소자를 나타낸 단면도이다. 여기서, 도 7에서는 설명의 편의상 도 6의 리세스를 3개만 표시하기로 한다.
도 6 및 도 7을 참조하면, 제3 실시예에 따른 반도체 소자는 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13)을 포함하는 발광구조물(10)과, 상기 제2 도전형 반도체층(13)과 전기적으로 연결되는 제2 전극(81)과, 상기 제1 도전형 반도체층(11)과 전기적으로 연결되는 제1 전극(33)과, 상기 제2 전극(81)과 전기적으로 연결되는 패드부(92)를 포함할 수 있다. 여기서, 리세스 사이의 간격 및 전류 차단층의 두께를 제외하고는 제1 실시예에 따른 반도체 소자의 구성과 동일하므로 그 설명은 생략한다.
도 6에 도시된 바와 같이, 복수의 리세스는 다수의 그룹의 리세스를 포함할 수 있다. 다수의 그룹의 리세스는 패드부(92)로부터 멀어질수록 리세스 간격이 가깝게 배치될 수 있다.
제1 그룹의 리세스(2-1)는 제1 패드(92a)와 제2 패드(92b) 사이에 형성된 복수의 리세스를 포함할 수 있다. 제1 그룹의 리세스(2-1)는 제1 패드(92a)와 제2 패드(92b) 사이에서 제1 간격(L1)으로 제1 패드(92a)와 제2 패드(92b)를 연결한 제1 방향(D1)으로 이격 배치될 수 있다.
제2 그룹의 리세스(2-2)는 제1 그룹의 리세스(2-1)로부터 제2 방향(D2)으로 제2 간격(L2)으로 이격 배치될 수 있다. 제2 방향(D2)은 제1 방향(D1)과 수직한 방향일 수 있으며, 제2 방향(D2)은 패드부(92)로부터 멀어지는 방향일 수 있다. 제2 간격(L2)은 제1 간격(L1)보다 클 수 있다. 제2 그룹의 리세스(2-2)들은 제1 간격(D1)과 동일하게 형성될 수 있으나, 이에 한정되지 않는다.
제3 그룹의 리세스(2-3)는 제2 그룹의 리세스(2-2)로부터 제2 방향(D2)으로 제3 간격(L3)으로 이격 배치될 수 있다. 제3 그룹의 리세스(2-3)는 제2 그룹의 리세스(2-2)보다 패드부(92)와의 거리가 더 멀다. 제3 간격(L3)은 제1 간격(L1)보다 작게 형성될 수 있다.
제3 그룹의 리세스(2-3)는 다수의 그룹의 리세스를 포함할 수 있다. 제3 그룹의 리세스(2-3)는 제2 그룹의 리세스(2-2)와 인접한 제3-1 그룹의 리세스(2-31) 내지 제2 그룹의 리세스(2-2)와 가장 먼 제3-n 그룹의 리세스(2-3n)를 포함할 수 있다. 제3 그룹의 리세스(2-3n)들은 패드부(92)와 가까울수록 그 간격이 등간격으로 증가할 수 있다.
제3 그룹의 리세스(2-3) 중 패드부(92)로부터 가장 먼 거리게 배치된 제3-n 그룹의 리세스(2-3n)와 그에 인접한 제3-(n-1) 그룹의 리세스의 간격은 일정 거리로 고정될 수 있다. 예컨대, 제3-n 그룹의 리세스(2-3n)와 그에 인접한 제3-(n-1) 그룹의 리세스의 간격은 제1 간격(L1)의 1/5 내지 1/7로 형성될 수 있다.
전류 차단층(30)은 복수의 리세스를 둘러싸도록 배치될 수 있다. 전류 차단층(30)은 제1 그룹의 리세스(2-1)들을 둘러싸는 제1 그룹의 전류차단층(30A)과, 제2 그룹의 리세스(2-2)를 둘러싸는 제2 그룹의 전류차단층(30B)과, 제3 그룹의 리세스(2-3)를 둘러싸는 제3 그룹의 전류차단층(30C,30D)을 포함할 수 있다. 전류 차단층(30)의 두께는 패드부(92)와 가까워질수록 등간격으로 두꺼워지도록 형성될 수 있다. 여기서, 전류 차단층(30)의 두께는 일측이 제2 도전형 반도체층(13)과 상하로 중첩되는 하부 일측으로부터 제2 도전형 반도체층(13)과 중첩되지 않는 하부 타측 사이의 간격으로 정의될 수 있다.
제3-n 그룹의 리세스(2-3n)를 둘러싸는 제3-n 그룹의 전류차단층(30n)의 두께(Tn)는 제1 간격(L1)의 1/9 내지 1/11로 정의될 수 있다. 이로부터 패드부(92)로부터 가장 먼 영역에 배치된 제3-n 그룹의 전류차단층(3n)의 두께를 결정할 수 있다. 제3-n 그룹의 전류차단층(3n)의 두께가 100% 일 경우, 제3-(n-1) 그룹의 전류차단층의 두께는 93%~95% 일 수 있다. 또한, 제3-(n-2) 그룹의 전류차단층의 두께는 86%~90%일 수 있다.
제3 실시예에 따른 반도체 소자는 전류 차단층(30)의 두께를 제어하여 패드부(92)의 인접하는 리세스 영역에서 전류가 집중되는 것을 방지할 수 있다. 특히, 제3 실시예에 따른 반도체 소자는 제1 실시예에 따른 반도체 소자의 리세스 사이의 거리에 따라 그 두께를 결정함으로써, 전자와 홀과의 결합을 극대화시킬 수 있다. 이로 인해 광 효율을 극대화시킬 수 있는 효과가 있다.
도 8은 실시예에 따른 반도체 소자를 포함하는 반도체 소자 패키지를 나타낸 단면도이다.
반도체 소자 패키지(400)는 패키지 몸체부(405)와, 상기 패키지 몸체부(405) 상에 배치된 제3 전극층(413) 및 제4 전극층(414)과, 상기 패키지 몸체부(405) 상에 배치되어 상기 제3 전극층(413) 및 제4 전극층(414)과 전기적으로 연결되는 반도체 소자(100,200,300)와, 상기 반도체 소자(100,200,300)를 포위하는 몰딩부재(430)가 포함된다. 여기서, 반도체 소자는 제1 실시예에 따른 반도체 소자 내지 제3 실시예에 따른 반도체 소자를 포함할 수 있다.
상기 패키지 몸체부(305)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 반도체 소자(100,200,300)의 주상에 경사면이 형성될 수 있다.
상기 제3 전극층(413) 및 제4 전극층(414)은 서로 전기적으로 분리되며, 상기 반도체 소자(100,200,300)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(413) 및 제4 전극층(414)은 상기 반도체 소자(100,200)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 반도체 소자(100,200)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 반도체 소자(100,200,300)는 상기 패키지 몸체부(405) 상에 배치되거나 상기 제3 전극층(413) 또는 제4 전극층(414) 상에 배치될 수 있다.
상기 반도체 소자(100,200,300)는 상기 제3 전극층(413) 및/또는 제4 전극층(414)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 상기 반도체 소자(100,200,300)가 상기 제3 전극층(413) 및 제4 전극층(414)과 각각 와이어를 통해 전기적으로 연결된 것이 예시되어 있으나 이에 한정되는 것은 아니다.
상기 몰딩부재(430)는 상기 반도체 소자(100,200,300)를 포위하여 상기 반도체 소자(100,200,300)를 보호할 수 있다. 또한, 상기 몰딩부재(430)에는 형광체(432)가 포함되어 상기 반도체 소자(100,200,300)에서 방출된 광의 파장을 변화시킬 수 있다.
상술한 반도체 소자는 반도체 소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 자동차 헤드 램프 또는 리어 램프를 포함하는 자동차 램프에 사용될 수 있다.
도 9는 실시예에 따른 반도체 소자가 구비된 자동차 헤드램프를 나타낸 사시도이고, 도 10은 도 9의 자동차 헤드램프를 나타낸 단면도이다. 여기서, 자동차 헤드램프를 일 예로 설명하고 있으나, 자동차의 리어 램프에도 적용될 수도 있다.
도 9에 도시된 바와 같이, 자동차용 헤드램프는 기본적으로 라이트 하우징(Light Housing, H)과 면광원을 발생시키는 조명유닛(1000)을 포함한다. 라이트 하우징(H)은 상기 조명유닛(1000)을 수납하며, 투광성 재질로 이루어질 수 있다. 차량용 라이트 하우징(H)은 장착되는 차량 부위 및 디자인에 따라 굴곡을 포함할 수 있다.
도 10에 도시된 바와 같이, 조명유닛(1000)은 실시예에 따른 반도체 소자 패키지(l300)가 기판(1100)에 실장된 구조를 가질 수 있다. 기판(1100)은 일면에 회로 패턴이 형성된 인쇄회로기판일 수 있다. 기판(1100)은 리지드 또는 연성 재질로 형성될 수 있다.
반도체 소자 패키지(1300) 상에는 광 가이드 부재(1400)가 배치될 수 있다. 광 가이드 부재(1400)는 반도체 소자 패키지(1300)를 매립하는 구조로 적층될 수 있다. 광 가이드 부재(1400)는 반도체 소자 패키지(1300)의 외부 표면상 광 가이드 부재(1400)와 밀착되게 형성될 수 있다.
광 가이드 부재(1400)는 레진층을 포함할 수 있다. 레진층은 올리고머(oligomer)를 포함하는 고내열성 자외선 경화 수지로 이루어질 수 있다. 자외선 경화 수지는 우레탄 아크릴레이트(Urethane Acrylate)가 이용될 수 있으나, 이에 한정되는 것은 아니며 이외에도 에폭시 아크릴레이트(Epoxy Acrylate), 폴리에스테르 아크릴레이트(Polyester Acrylate), 폴리에테르 아크릴레이트(Polyether Acrylate), 폴리부타디엔 아크릴레이트(Polybutadiene Acrylate), 실리콘 아크릴레이트(Silicon Acrylate) 중 적어도 하나의 물질이 이용될 수 있다.
특히 올리고머로서 우레탄 아크릴레이트(Urethane Acrylate)를 사용하는 경우, 두가지 타입의 우레탄 아크릴레이트(Urethane Acrylate)를 혼합하여 사용함으로써 각기 다른 물성을 동시에 구현할 수 있다.
레진층은 추가적으로 모노머(monomer) 및 광개시제(photo initiator) 중 적어도 하나를 더 포함하여 이루어질 수도 있다. 또한 레진층은 고내열성을 갖는 열경화 수지로 이루어질 수 있다. 구체적으로 레진층은 폴리에스테르 폴리올(Polyester Polyol) 수지, 아크릴 폴리올(Acryl Polyol) 수지, 탄화수소계 또는/및 에스테르계의 용제 중 적어도 하나를 포함하는 열경화 수지로 이루어질 수 있다. 이러한 열경화 수지에는 도막강도 향상을 위해 열경화제가 더 포함될 수 있다.
레진층의 굴절율은 1.4 내지 1.8 범위에서 결정될 수 있으나, 이에 한정하지 않는다.
기판(1100)과 광 가이드 부재(1400) 사이에는 반사 부재(1200)가 더 포함될 수 있다. 반사 부재(1200)는 기판(1100)의 상면에 형성되며, 반도체 소자 패키지(1300)가 삽입 형성되는 구조로 이루어진다. 이러한 실시형태의 반사부재(1200)는 반사효율이 높은 재질로 형성됨으로써 발광유닛(130)에서 출사되는 광을 상부로 반사시켜 광손실을 줄이는 역할을 한다.
반사부재(1200)는 필름형태로 이루어질 수 있다. 반사부재(1200)의 표면에는 반사패턴이 형성될 수 있으며, 반사패턴은 입사되는 광을 산란 및 분산시킴으로써 상부에 광이 균일하게 전달되도록 하는 역할을 한다. 반사패턴의 형성은 TiO2, CaCo3, BaSo4, Al2O3, Silicon, PS 중 어느 하나를 포함하는 반사잉크를 이용하여 반사부재(1200) 표면에 인쇄함으로써 이루어질 수 있으나 이에 한정되는 것은 아니다.
반도체 소자 패키지(1300)가 광 가이드 부재(1400)에 매립되는 경우, 구조가 단순하게 된다. 또한, 반도체 소자 패키지(1300)는 광 가이드 부재(1400)로 인해 공기로 직접 출사하는 경우보다 광의 양이 많아지게 되어 광 효율이 향상될 수 있다.
상기 광 가이드 부재(1400)의 상부에는 광학부재(1500)가 배치될 수 있다.
광학부재(1500)은 표면에 광학패턴을 포함하는 이너렌즈(Inner lense) 타입의 부재를 사용할 수 있다. 광학부재(1500)는 렌즈 자체의 투과율 상승으로 인한 광 효율을 높이며, 광학패턴(1500b)을 통해 차량 조명의 점등시뿐만 아니라 미점등시에도 디자인적 효과를 구현할 수 있도록 할 수 있다.
광학부재(1500)과 상기 광 가이드 부재(1400) 사이는 일정 간격으로 이격될 수 있다. 상기 반도체 소자 패키지(1300)에서 출사되는 광을 광 가이드 부재(1400)을 통해서 유도 확산하여 상부 방향으로 면발광시키는 경우, 광 가이드 부재(1400)와 굴절율이 다른 상기 이격부의 공기층의 존재로 인해 광산란효과를 높일 수 있으며, 이에 따라 광의 균일도를 증가시킬 수 있게 되다. 결과적으로 광학 부재(150)으로 출사되는 광의 균일도(uniformity)를 향상시키는 효과, 균일한 면발광을 구현할 수 있는 효과를 갖게 된다.
상기 광학부재(1500)은 광투과율이 좋은 투명 렌즈부재(1500a)의 표면에 방향성을 가지는 양각 또는 음각의 광학패턴(1500b)가 구현되는 구조로 형성될 수 있다.
또한, 상술한 반도체 소자는 반도체 소자 패키지로 구성되어, 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.
반도체 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.
레이저 다이오드는, 반도체 소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광도전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
11: 제1 도전형 반도체층 12: 활성층
13: 제2 도전형 반도체층 30: 전류 차단층
33: 제1 전극 81: 제2 전극
92: 패드부 95: 보호층

Claims (12)

  1. 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층 및 상기 제2 도전형 반도체층에서 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부까지 형성되는 복수개의 리세스를 포함하는 발광구조물;
    상기 복수개의 리세스 내부에 배치되고 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극;
    상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극; 및
    상기 제2 전극과 전기적으로 연결되는 제1 패드와 제2 패드를 포함하는 패드부;를 포함하고,
    상기 복수의 리세스 중 제1 그룹의 리세스는 상기 제1 패드와 상기 제2 패드 사이에서 제1 간격으로 상기 제1 패드와 상기 제2 패드를 연결한 제1 방향으로 이격 되어 배치되고,
    상기 복수개의 리세스 중 제2 그룹의 리세스는 상기 제1 그룹의 리세스에서 상기 제1 방향과 수직한 제2 방향으로 상기 제1 간격 보다 큰 제2 간격으로 이격되어 상기 제1 방향으로 배치되고,
    상기 복수개의 리세스 중 제3 그룹의 리세스는 상기 제2 그룹의 리세스에서 상기 제2 방향으로 상기 제1 그룹의 리세스보다 작은 제3 간격으로 이격되어 제1 방향으로 배치되는 반도체 소자.
  2. 제 1 항에 있어서,
    상기 제3 그룹의 리세스는 상기 제2 그룹의 리세스와 인접한 제3-1 그룹의 리세스 내지 상기 제2 그룹의 리세스와 가장 먼 거리의 제3-n 그룹을 포함하고, 상기 패드부와 가까워질수록 상기 제2 그룹의 리세스 내지 상기 제3-n 그룹의 리세스들 사이의 간격이 등간격으로 증가하는 반도체 소자.
  3. 제 2 항에 있어서,
    상기 제3-n 그룹의 리세스와 제3-(n-1) 그룹의 리세스의 간격은 상기 제1 간격의 1/5 내지 1/7 간격으로 배치되는 반도체 소자.
  4. 제 1 항에 있어서,
    상기 제2 간격은 상기 제1 간격의 1.25 내지 1.35 배인 반도체 소자.
  5. 삭제
  6. 제 2 항에 있어서,
    상기 복수의 리세스를 둘러싸는 전류 차단층을 더 포함하는 반도체 소자.
  7. 제 6 항에 있어서,
    상기 전류 차단층의 두께는 상기 패드부와 가까워질수록 두꺼운 반도체 소자.
  8. 제 7 항에 있어서,
    상기 패드부와 가장 멀게 배치된 상기 전류 차단층의 두께는 상기 제1 간격의 1/9 내지 1/11을 포함하는 반도체 소자.
  9. 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층 및 상기 제2 도전형 반도체층에서 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부까지 형성되는 복수개의 리세스를 포함하고, 상기 복수개의 리세스는 높이가 모두 같도록 형성되고 평면 방향에서의 너비가 모두 동일한 발광구조물;
    상기 복수개의 리세스 내부에 배치되고 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극;
    상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극; 및
    상기 제2 전극과 전기적으로 연결되는 패드;를 포함하고,
    상기 복수의 리세스 중 제1 그룹의 리세스는 상기 패드와 제1 방향과 상기 제1 방향과 수직한 제2 방향으로 인접하게 배치되어 인접한 리세스들 간에 제1 간격을 이루고,
    상기 복수의 리세스 중 제2 그룹의 리세스는 상기 제1 그룹의 리세스에서 상기 제1 방향과 상기 제2 방향 사이의 제3 방향으로 배치되어, 인접한 리세스들 간에 상기 제1 간격보다 작은 간격을 이루고,
    상기 제2 그룹의 리세스는 상기 제1 그룹의 리세스들과 인접한 제2-1 그룹의 리세스 내지 상기 제1 그룹의 리세스와 가장 먼 거리의 제2-n그룹의 리세스를 포함하고,
    상기 패드와 가까워질수록 상기 제2 그룹의 리세스들 사이의 간격이 등간격으로 증가하는 반도체 소자.
  10. 삭제
  11. 제 9 항에 있어서,
    상기 제2-n 그룹의 리세스와 제2-(n-1) 그룹의 리세스의 간격은 상기 제1 간격의 1/5 내지 1/7 간격으로 배치되는 반도체 소자.
  12. 제 1 항 내지 제 4 항, 제 6 항 내지 제 9 항 및 제 11 항 중 어느 하나의 반도체 소자를 포함하는 반도체 패키지.
KR1020160100287A 2015-11-03 2016-08-05 반도체 소자 및 이를 포함하는 반도체 패키지 KR102550033B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160100287A KR102550033B1 (ko) 2016-08-05 2016-08-05 반도체 소자 및 이를 포함하는 반도체 패키지
PCT/KR2016/012614 WO2017078441A1 (ko) 2015-11-03 2016-11-03 반도체 소자
EP16862457.5A EP3373342A4 (en) 2015-11-03 2016-11-03 SEMICONDUCTOR COMPONENT
US15/772,907 US10461218B2 (en) 2015-11-03 2016-11-03 Semiconductor device
CN201680064390.6A CN108352423B (zh) 2015-11-03 2016-11-03 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160100287A KR102550033B1 (ko) 2016-08-05 2016-08-05 반도체 소자 및 이를 포함하는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20180016182A KR20180016182A (ko) 2018-02-14
KR102550033B1 true KR102550033B1 (ko) 2023-06-30

Family

ID=61229924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160100287A KR102550033B1 (ko) 2015-11-03 2016-08-05 반도체 소자 및 이를 포함하는 반도체 패키지

Country Status (1)

Country Link
KR (1) KR102550033B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114093996A (zh) * 2021-11-19 2022-02-25 淮安澳洋顺昌光电技术有限公司 半导体发光器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015192099A (ja) 2014-03-28 2015-11-02 日亜化学工業株式会社 発光素子及びそれを用いた発光装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101720304B1 (ko) * 2010-09-24 2017-03-28 엘지이노텍 주식회사 발광 소자
KR102098110B1 (ko) * 2013-04-11 2020-04-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
KR102237144B1 (ko) * 2014-11-06 2021-04-07 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR102237148B1 (ko) * 2014-11-07 2021-04-07 엘지이노텍 주식회사 발광소자 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015192099A (ja) 2014-03-28 2015-11-02 日亜化学工業株式会社 発光素子及びそれを用いた発光装置

Also Published As

Publication number Publication date
KR20180016182A (ko) 2018-02-14

Similar Documents

Publication Publication Date Title
JP7148131B2 (ja) 発光素子およびこれを含む発光素子パッケージ
US10680143B2 (en) Optical plate, lighting device, and light source module
US20110204324A1 (en) Light emitting device, light emitting device package, and lighting system
KR101163861B1 (ko) 발광소자, 전극 구조 및 발광 소자 패키지
CN108352423B (zh) 半导体器件
KR102568298B1 (ko) 반도체 소자
JP6285573B2 (ja) 発光素子
KR102098937B1 (ko) 발광소자
US9425356B2 (en) Light emitting device
KR102656815B1 (ko) 반도체 소자
KR102550033B1 (ko) 반도체 소자 및 이를 포함하는 반도체 패키지
KR20190136826A (ko) 반도체 소자, 반도체 소자 제조방법 및 반도체 소자 패키지
KR102140273B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR20180086068A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
CN109564956B (zh) 半导体器件
KR102537073B1 (ko) 반도체 소자 패키지
KR102476036B1 (ko) 발광 소자
KR102187504B1 (ko) 발광소자
KR102142711B1 (ko) 발광소자
KR102181458B1 (ko) 발광소자
KR102237105B1 (ko) 발광소자
KR20190116827A (ko) 반도체 소자
KR20170125587A (ko) 반도체 소자 패키지
KR102402917B1 (ko) 반도체 소자
KR102539518B1 (ko) 발광소자 및 조명장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant