KR102285432B1 - 발광소자 패키지 - Google Patents

발광소자 패키지 Download PDF

Info

Publication number
KR102285432B1
KR102285432B1 KR1020140160623A KR20140160623A KR102285432B1 KR 102285432 B1 KR102285432 B1 KR 102285432B1 KR 1020140160623 A KR1020140160623 A KR 1020140160623A KR 20140160623 A KR20140160623 A KR 20140160623A KR 102285432 B1 KR102285432 B1 KR 102285432B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
lead frame
electrode
disposed
Prior art date
Application number
KR1020140160623A
Other languages
English (en)
Other versions
KR20160059144A (ko
Inventor
문길두
오성주
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020140160623A priority Critical patent/KR102285432B1/ko
Priority to US15/527,589 priority patent/US10374135B2/en
Priority to PCT/KR2015/011738 priority patent/WO2016080676A1/ko
Publication of KR20160059144A publication Critical patent/KR20160059144A/ko
Application granted granted Critical
Publication of KR102285432B1 publication Critical patent/KR102285432B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3312—Layout
    • H01L2224/3315—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

실시예는 패키지 몸체; 상기 패키지 몸체에 각각 적어도 일부가 삽입된 제1 리드 프레임과 제2 리드 프레임; 및 상기 제1 리드 프레임과 제2 리드 프레임에 전기적으로 플립 본딩된 발광소자를 포함하고, 상기 제1 리드 프레임과 제2 리드 프레임의 사이에서 상기 패키지 몸체는 전극 분리선을 이루며, 상기 전극 분리선은 적어도 2회 굴곡부를 가지는 발광소자 패키지를 제공한다.

Description

발광소자 패키지{LIGHT EMITTING DEVICE PACKAGE}
실시예는 발광소자 패키지에 관한 것으로, 보다 상세하게는 발광소자가 플립 본딩된 발광소자 패키지에 관한 것이다.
GaN, AlGaN 등의 3-5 족 화합물 반도체는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점으로 인해 광 전자 공학 분야(optoelectronics)와 전자 소자를 위해 등에 널리 사용된다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
발광소자는 사파이어(Sapphire) 등으로 이루어진 기판 위에 언도프드 반도체층(un-GaN)과 제1 도전형 반도체층(n-GaN)과 활성층(MQW) 및 제2 도전형 반도체층(p-GaN)을 포함하는 발광구조물이 형성되고, 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 제1 전극과 제2 전극이 배치될 수 있다.
발광소자는 제1 도전형 반도체층을 통해서 주입되는 전자와 제2 도전형 반도체층을 통해서 주입되는 정공이 서로 만나서 활성층을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출한다. 활성층에서 방출되는 빛은 활성층을 이루는 물질의 조성에 따라 다를 수 있으며, 청색광이나 자외선(UV) 또는 심자외선(Deep UV) 또는 다른 파장 영역의 광일 수 있다.
도 1은 종래의 발광소자 패키지의 단면도이고, 도 2a는 도 1의 'A' 영역을 상세히 나타낸 도면이고, 도 2b는 도 1의 'A' 영역의 평면을 나타낸 도면이다.
종래의 발광소자 패키지(100)는 패키지 몸체(110)에 제1 리드 프레임(121)과 제2 리드 프레임이 배치되고, 제1 리드 프레임(121)과 제2 리드 프레임(122)의 표면에는 반사층(131, 132)이 각각 배치될 수 있다.
패키지 몸체(110)에는 캐비티 구조가 형성되고, 캐비티의 바닥면에 발광소자(10)가 배치되는데, 발광소자(10)는 제1 리드 프레임(121) 및 제2 리드 프레임(122)에 전기적으로 연결되는데, 도전성 접착제(140)를 통하여 전기적으로 연결될 수 있다.
캐비티에는 형광체(165)를 포함하는 몰딩부(160)가 채워질 수 있다.
도 2a에서 발광소자(10)가 플립 칩(flip chip) 타입의 발광소자 일 때, 제1 리드 프레임(121)과 제2 리드 프레임(122)과 발광소자(10)를 전기적으로 연결하는 도전성 접착제(140)는 범프(bump) 타입일 수 있다.
이때, 제1 리드 프레임(121)과 제2 리드 프레임(122)으로부터 수평 방향의 힘(Fh)과 수직 방향의 힘(Fv)이 발생할 수 있는데, 발광소자(10) 방향으로 전달되는 수직 방향의 힘(Fv)이 상대적으로 클 수 있다. 또한, 발광소자(10)가 플립 칩 본딩될 때, 발광 구조물에 직접 범프 형상의 도전성 접착제(140)가 접촉하여, 발광 구조물에 상술한 수직 방향의 힘(Fv)이 전달되어 발광 구조물에 손상이 생길 수 있다.
도 2b에서 제1 리드 프레임(121)과 제2 리드 프레임(122) 상의 발광 소자(10)를 점선으로 도시하고 있는데, 제1 리드 프레임(121)에서 발광소자(10)로 전달되는 수평 방향의 제1 힘(Fh1)과 제2 힘(Fh2)보다 도 2a의 수직 방향의 힘(Fv)가 더 클 수 있다.
상술한 플립 본딩 방식의 발광소자에서 범프를 통하여 도전성 접착제에 전달되는 힘에 의하여 발광 구조물이 손상되는 것을 방지할 필요가 있다.
실시예는 플립 본딩 방식의 발광소자 패키지에서 발광소자에 가해지는 외력을 감소시키고자 한다.
실시예는 패키지 몸체; 상기 패키지 몸체에 각각 적어도 일부가 삽입된 제1 리드 프레임과 제2 리드 프레임; 및 상기 제1 리드 프레임과 제2 리드 프레임에 전기적으로 플립 본딩된 발광소자를 포함하고, 상기 제1 리드 프레임과 제2 리드 프레임의 사이에서 상기 패키지 몸체는 전극 분리선을 이루며, 상기 전극 분리선은 적어도 2회 굴곡부를 가지는 발광소자 패키지를 제공한다.
전극 분리선은, 상기 발광소자와 마주보는 영역에서, 폭이 150 마이크로 미터 내지 250 마이크로 미터일 수 있다.
전극분리선은, 제1 부분과, 상기 제1 부분과 기설정된 각도로 배치된 제2 부분과, 상기 제2 부분과 기설정된 각도로 배치된 제3 부분을 포함할 수 있다.
제1 부분과 제2 부분이 이루는 기설정된 각도와, 상기 제2 부분과 제3 부분이 이루는 기설정된 각도는 45도 내지 90도일 수 있다.
제1 부분과 제2 부분이 이루는 기설정된 각도와, 상기 제2 부분과 제3 부분이 이루는 기설정된 각도가 동일할 수 있다.
제1 부분과 제2 부분 및 제3 부분의, 상기 발광소자와 마주보는 영역에서의 폭이 동일할 수 있다.
제1 부분 제3 부분은, 상기 제2 부분의 중앙 영역에 대하여 대칭을 이루며 배치될 수 있다.
제1 리드 프레임과 제2 리드 프레임은, 상기 제2 부분의 중앙 영역에 대하여 대칭을 이루며 배치될 수 있다.
제2 부분은 상기 발광소자의 바닥면에 대응하여 배치될 수 있다.
제1 부분과 상기 제3 부분은, 상기 발광소자의 서로 마주보는 2개의 면의 가장 자리에 각각 대응하여 배치될 수 있다.
발광소자는, 제1 도전형 반도체층과 활성층과 제2 도전형 반도체층을 포함하는 발광 구조물, 상기 제1 도전형 반도체층과 제2 도전형 반도체층에 각각 배치된 제1 전극과 제2 전극을 포함하고, 상기 제1 전극과 제2 전극은, 상기 제1 리드 프레임과 제2 리드 프레임과 전기적으로 면접촉할 수 있다.
패키지 몸체는 캐비티를 이루고, 상기 캐비티의 바닥면에서 상기 제1 부분과 제2 부분의 경계 영역 및 상기 제2 부분과 상기 제3 부분의 경계 영역이 노출될 수 있다.
패키지 몸체의 일부는 상기 캐비티의 측벽을 이루고, 상기 제1 리드 프레임과 제2 리드 프레임 중 적어도 일부는 상기 측벽과 대응되어 배치될 수 있다.
전극 분리선은, 상기 제2 부분과 기설정된 각도로 배치된 제4 부분과 제5 부분을 더 포함할 수 있다.
제4 부분은 상기 제1 부분과 나란히 배치되고, 상기 제5 부분은 상기 제3 부분과 나란히 배치될 수 있다.
다른 실시예는 서로 마주보는 영역에서 각각 적어도 2회의 굴곡부를 가지고 배치되는 제1 리드 프레임과 제2 리드 프레임; 상기 제1 리드 프레임과 제2 리드 프레임의 굴곡부 사이에 배치되는 전극 분리선; 및 상기 제1 리드 프레임과 제2 리드 프레임에 전기적으로 플립 본딩된 발광소자를 포함하는 발광소자 패키지를 제공한다.
제1 리드 프레임과 제2 리드 프레임 및 전극 분리선의 표면은 캐비티의 바닥면을 이루고, 상기 전극 분리선은 상기 제1 리드 프레임과 상기 제2 리드 프레임 상의 영역에 연장되어 배치되어 상기 캐비티의 측벽을 이룰 수 있다.
제1 리드 프레임과 제2 리드 프레임 및 전극 분리선의 표면을 플랫할 수 있다.
실시예에 따른 발광소자 패키지는 전극 분리선이 적어도 2회의 굴곡부를 가지고 배치되어 전극 분리선과 리드 프레임 사이의 결합이 강하므로 리드 프레임의 유동성이 없고, 따라서, 리드 프레임으로부터 발광 소자 내지 발광 구조물에 가해지는 물리적인 힘이 줄어들어서 발광 구조물에 손상이 발생하지 않을 수 있다.
도 1은 종래의 발광소자 패키지의 단면도이고,
도 2a는 도 1의 'A' 영역을 상세히 나타낸 도면이고,
도 2b는 도 1의 'A' 영역의 평면을 나타낸 도면이고,
도 3은 발광소자 패키지의 일실시예의 사시도이고,
도 4는 도 3의 발광소자의 일실시예를 나타낸 도면이고,
도 5a 및 도 5b는 도 3의 전극 분리선의 일실시예를 상세히 나타낸 도면이고,
도 5c는 도 5a와 도 5b의 전극 분리선의 배열이 다른 실시예를 나타낸 도면이고,
도 6a 및 도 6b는 도 3의 전극 분리선의 다른 실시예를 상세히 나타낸 도면이고,
도 7은 발광소자 패키지를 포함하는 영상표시장치의 일실시예를 나타낸 도면이고,
도 8은 발광소자 패키지를 포함하는 조명장치의 일실시예를 나타낸 도면이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 3은 발광소자 패키지의 일실시예의 사시도이다.
실시예에 따른 발광소자 패키지는 캐비티를 포함하는 패키지 몸체(210)와, 패키지 몸체(210)에 설치된 제1 리드 프레임(Lead Frame, 221) 및 제2 리드 프레임(222)과, 캐비티의 바닥면에 배치되는 전극 분리선(230)을 포함할 수 있는데, 전극 분리선(230)은 패키지 몸체(210)와 일체를 이룰 수 있다.
캐비티의 바닥면(b)에는 전극 분리선(230)과 제1 리드 프레임(121)과 제2 리드 프레임(122)이 노출되고, 측벽(i)은 패키지 몸체(210)로 둘러싸이며, 캐비티의 바닥면(b)을 이루는 전극 분리선(230)과 제1 리드 프레임(121)과 제2 리드 프레임(122)의 표면이 플랫하고, 측벽(i)을 이루는 패키지 몸체(210)은 전극 분리선이 연장되어 형성될 수 있다.
도 3에서 캐비티의 바닥면(i)에서 제1 리드 프레임(221)과 제2 리드 프레임(222)의 일부가 노출되나, 제1 리드 프레임(221)과 제2 리드 프레임(222)의 다른 일부는 패키지 몸체의 측벽(i)과 대응되어 하부에 배치될 수 있다.
캐비티의 바닥면에서 점선으로 도시된 가상의 영역(c) 위에 발광소자(미도시)가 배치될 수 있고, 캐비티 내에는 몰딩부(미도시)가 채워져서 발광소자를 보호할 수 있는데, 몰딩부에는 형광체가 포함될 수도 잇따.
패키지 몸체(210)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 몸체(210)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 패키지 몸체(210)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(221, 222) 과의 전기적 단락을 방지할 수 있다.
제1 리드 프레임(221) 및 제2 리드 프레임(222)은 서로 전기적으로 분리되며, 발광소자에 전류를 공급하고, 발광소자에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 발광소자에서 발생된 열을 외부로 배출시킬 수도 있다.
제1 리드 프레임(221)과 제2 리드 프레임(222)은 각각 적어도 일부가 패키지 몸체(210)에 삽입될 수 있고, 캐비티의 바닥면(b)에서 전극 분리선(230)을 사이에 두며 각각 노출될 수 있다.
이때, 전극 분리선(230)은 적어도 2회 굴곡되어 배치될 수 있는데, 전극 분리선(230)에 의하여 전기적으로 분리되는 제1 리드 프레임(221)과 제2 리드 프레임(222)도 전극 분리선(230)과 면접하므로 적어도 2회 굴곡된 영역을 가질 수 있다. 전극 분리선의 구조에 대하여는 도 5a 내지 도 6b에서 후술한다.
도 4는 도 3의 발광소자의 일실시예를 나타낸 도면이다.
본 실시예에 따른 발광소자(300)는 플립 칩 타입으로 제1 리드 프레임(221)과 제2 리드 프레임(222)에 범프(미도시)를 통하여 플립 본딩될 수 있으며, 이때 기판(310)보다 발광 구조물(320)이 제1 리드 프레임(221) 및 제2 리드 프레임(222)보다 가깝게 배치될 수 있다.
발광소자(300)는 기판(310)과, 제1 도전형 반도체층(322)과 활성층(324)과 제2 도전형 반도체층(326)을 포함하는 발광 구조물(320)과, 투광성 도전층(340)과, 반사층(350)과, 제1 전극(362) 및 제2 전극(366)과, 제1 본딩 패드(372) 및 제2 본딩 패드(276), 및 패시베이션층(380)을 포함할 수 있다.
기판(310)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼로 형성될 수 있으며, 열 전도성이 뛰어난 물질로 형성될 수 있고, 전도성 기판 또는 절연성 기판을 포함할 수 있다. 예컨대, 사파이어(Al2O3), SiO2, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga203 중 적어도 하나를 사용할 수 있다.
사파이어 등으로 기판(310)을 형성하고, 기판(310) 상에 GaN이나 AlGaN 등을 포함하는 발광구조물(320)이 배치될 때, GaN이나 AlGaN과 사파이어 사이의 격자 부정합(lattice mismatch)이 매우 크고 이들 사이에 열 팽창 계수 차이도 매우 크기 때문에, 결정성을 악화시키는 전위(dislocation), 멜트 백(melt-back), 크랙(crack), 피트(pit), 표면 모폴로지(surface morphology) 불량 등이 발생할 수 있으므로, AlN 등으로 버퍼층(미도시)을 형성할 수 있다.
그리고, 도시된 바와 같이 기판(310)의 표면에는 요철 구조가 형성되어, 발광 구조물(320)에서 방출되어 기판(310)으로 진행하는 빛을 굴절시킬 수도 있다.
발광 구조물(320)은 제1 도전형 반도체층(322)과 활성층(324)과 제2 도전형 반도체층(326)으로 이루어질 수 있다.
제1 도전형 반도체층(322)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑되어 제1 도전형의 반도체층일 수 있다. 제1 도전형 반도체층(322)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어질 수 있고, 예를 들어 AlGaN, GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.
제1 도전형 반도체층(322)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(322)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
활성층(324)은 제1 도전형 반도체층(322)의 상부면에 배치되며, 단일 우물 구조(Double Hetero Structure), 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다.
활성층(324)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.
제2 도전형 반도체층(326)은 활성층(324)의 표면에 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(326)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(326)은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어질 수 있고, AlGaN, GaN AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.
제2 도전형 반도체층(326)은 제2 도전형 도펀트가 도핑되어 제2 도전형의 반도체층일 수 있는데, 제2 도전형 반도체층(326)이 p형 반도체층일 경우 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(326)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
투광성 도전층(340)은 ITO(Indium-Tin-Oxide) 등으로 이루어질 수 있는데, 제2 도전형 반도체층(326)의 전류 스프레딩(spreading) 특성이 좋지 않아 투광성 도전층(330)이 제2 전극(366)으로부터 전류를 공급받을 수 있다.
투광성 도전층(340)의 하부에는 반사층(350)이 배치되어, 활성층(324)에서 하부 방향으로 진행되는 광을 반사할 수 있다.
반사층(350)으로부터 투광성 도전층(340)과 제2 도전형 반도체층(325) 및 활성층(324)을 관통하여 제1 도전형 반도체층(322)의 일부에까지 홀이 형성되고, 제1 전극(362)이 형성된다. 그리고, 반사층(350)의 표면에는 제2 전극(366)이 형성된다.
제1 전극(362)과 제2 전극(366)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
그리고, 제1 전극(362)과 제2 전극(366) 상에는 제1 본딩 패드(372)와 제2 본딩 패드(376)이 배치되는데, 제1 본딩 패드(372)와 제2 본딩 패드(376)에는 각각 범프가 접촉할 수 있는데, 따라서 제1,2 리드 프레임(221, 222)가 제1,2 전극(362, 366)이 면접촉할 수 있다.
발광 구조물(320)의 하부에는 패시베이션층(380)이 형성될 수 있는데, 패시베이션층(380)은 절연성 물질로 이루어질 수 있고, 상세하게는 산화물이나 질화물로 이루어질 수 있고, 보다 상세하게는 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.
도 4의 플립 칩 타입의 발광소자(300)가 도 3의 캐비티의 바닥면(b)에 플립 본딩(flip bonding)될 때, 기판(310)이 상부에 배치되어
제1,2 리드 프레임(221, 222)으로부터 힘이 발광 구조물(320)에 직접 전달될 수 있는데, 따라서 제1,2 리드 프레임(221, 222)으로부터 뒤틀림이나 기타 힘이 발생하지 않아야 발광소자 패키지의 내구성이 향상될 수 있다.
이를 위하여, 제1 리드 프레임(221)과 제2 리드 프레임(222)이 패키지 몸체(210)에 고정되어야 하는데, 도 2b의 구조에서는 제1,2 리드 프레임(121, 122)이 패키지 몸체(110)로부터 쉽게 이탈하거나 간극이 생길 수 있으므로, 본 실시예에서는 전극 분리선(230)에 굴곡을 형성하되 특히 적어도 2회의 굴곡부를 형성하여 제1,2 리드 프레임(221, 222)을 안정적으로 고정시킬 수 있다.
도 5a 및 도 5b는 도 3의 전극 분리선의 일실시예를 상세히 나타낸 도면이다.
전극 분리선(230)을 굴곡부(Ca, Cb)를 기준으로 제1 부분(230a)과 제2 부분(230b)과 제3 부분(230c)로 나눌 수 있으며, 각각의 폭(Wa, Wb, Wc)은 150 마이크로 미터 내지 250 마이크로 미터일 수 있다.
도 5a에서 원형으로 도시된 캐비티의 바닥면은 사각형이나 기타 다각형의 단면을 가질 수도 있는데, 캐비티의 바닥면에서 제2 부분(230b)이 모두 노출되고 또한, 도 5b에서 제1 부분(230a)과 제2 부분(230b) 사이의 굴곡부(Ca)를 포함하는 경계 영역과 제2 부분(230b)과 제3 부분(230c) 사이의 굴곡부(Cb)를 포함하는 경계 영역이 모두 캐비티의 바닥면에서 노출될 수 있다.
전극 분리선(230)은 패키지 몸체(210)와 일체를 이룰 수 있으므로, 상술한 제1 부분(230a)과 제2 부분(230b)과 제3 부분(230c) 각각의 폭(Wa, Wb, Wc)은, 발광소자와 마주보는 영역 즉, 캐비티의 바닥면(b)에서 노출되는 영역에서의 폭일 수 있으며, 서로 동일할 수 있다.
제1 부분(230a)과 제2 부분(230b)과 제3 부분(230c) 각각의 폭(Wa, Wb, Wc)이 150 마이크로 미터보다 작으면 제1 리드 프레임(221)과 제2 리드 프레임(222)의 간격이 너무 좁아서 통전의 위험이 있고, 250 마이크로 미터보다 크면 전체 발광소자 패키지의 표면적이 너무 커질 수 있다.
제1 부분(230a)과 제2 부분(230b), 그리고 제2 부분(230b)과 제3 부분(230c)은 각각 기설정된 각도(θ1, θ2)를 이룰 수 있다.
제1 부분(230a)과 제2 부분(230b)이 이루는 각도(θ1)와, 제2 부분(230b)과 제3 부분(230c)이 이루는 각도(θ2)는 도 5b에서 90도이며, 45도 내지 90도일 수 있다. 상술한 각도(θ1, θ2)가 45보다 작거나 90도 보다 크면 제1 리드 프레임(221)과 제2 리드 프레임(222)이 전극 분리선에서 빠질 수 있다.
그리고, 제1 리드 프레임(221)과 제2 리드 프레임(222)의 안정적인 고정과 발광소자의 배치를 위하여, 제1 부분(230a)과 제2 부분(230b)이 이루는 각도(θ1)와, 제2 부분(230b)과 제3 부분(230c)이 이루는 각도(θ2)는 서로 동일할 수 있다.
도 5a에서 발광소자가 배치될 가상의 영역(C)을 점선으로 도시하고 있으며, 상술한 영역(C)의 중앙(center)에 대하여 제1 부분(230a)과 제3 부분(230c)이 대칭을 이룰 수 있다. 여기서, 상술한 중앙(center)은 제2 부분(230b)의 중앙 영역일 수도 있다.
또한, 상술한 영역(C)의 중앙 내지 제2 부분(230b)의 중앙 영역에 대하여 제1 리드 프레임(221)과 제2 리드 프레임(222)은 대칭을 이루면 배치되면, 발광 소자를 안정적으로 지지할 수 있다.
도 5a에서 전극 분리선의 제2 부분(230b)은 발광소자의 바닥면과 마주보며 배치될 수 있는데, 이때 발광소자가 배치될 영역은 (C)일 수 있다. 그리고, 제1 부분(230a)과 제3 부분(230c)은 발광소자의 서로 마주보는 2개의 면(C1, C2)의 가장 자리에 각각 대응하여 일부가 마주보고 배치될 수 있는데, 이때 발광소자가 배치될 영역은 (C)이고 발광소자의 4개의 면은 C1~C4에 대응될 수 있다.
도 5c는 도 5a와 도 5b의 전극 분리선의 배열이 다른 실시예를 나타낸 도면이다.
본 실시예는 도 5a 및 도 5b의 실시예와 동일하나, 제1 부분(230a)과 제2 부분(230b)이 이루는 각도(θ1)와, 제2 부분(230b)과 제3 부분(230c)이 이루는 각도(θ2)가 45도이다.
도 6a 및 도 6b는 도 3의 전극 분리선의 다른 실시예를 상세히 나타낸 도면이다.
본 실시예에 따른 전극 분리선은 상술한 실시예와 비교하여, 제4 부분(230d)과 제5 부분(230e)이 추가로 배치된 차이점이 있다. 이하에서, 본 실시예에 따른 전극 분리선을 상술한 실시예와 다른 부분을 위주로 설명한다.
전극 분리선(230)을 굴곡부(Ca, Cb, Cc, Cd)를 기준으로 제1 부분(230a)과 제2 부분(230b)과 제3 부분(230c)과 제4 부분(230d)과 제5 부분(230e)으로 나눌 수 있으며, 각각의 폭(Wa, Wb, Wc, Wd, We)은 150 마이크로 미터 내지 250 마이크로 미터일 수 있다.
도 6a의 캐비티의 바닥면에서 제2 부분(230b)이 모두 노출되고 또한, 도 6b에서 제1 부분(230a)과 제2 부분(230b) 사이의 굴곡부(Ca)를 포함하는 경계 영역과 제2 부분(230b)과 제3 부분(230c) 사이의 굴곡부(Cb)를 포함하는 경계 영역과 제2 부분(230b)과 제4 부분(230d) 사이의 굴곡부(Cc)를 포함하는 경계 영역과 제2 부분(230b)과 제5 부분(230e) 사이의 굴곡부(Cd)가 모두 캐비티의 바닥면에서 노출될 수 있다.
전극 분리선(230)은 패키지 몸체(210)와 일체를 이룰 수 있으므로, 상술한 제1 부분(230a)과 제2 부분(230b)과 제3 부분(230c)과 제4 부분(230d)과 제5 부분(230e)의 각각의 폭(Wa, Wb, Wc, Wd, We)은, 발광소자와 마주보는 영역 즉, 캐비티의 바닥면(b)에서 노출되는 영역에서의 폭일 수 있으며, 서로 동일할 수 있다.
제1 부분(230a)과 제2 부분(230b)과 제3 부분(230c)과 제4 부분(230d)과 제5 부분(230e) 각각의 폭(Wa, Wb, Wc, Wd, We)이 150 마이크로 미터보다 작으면 제1 리드 프레임(221)과 제2 리드 프레임(222)의 간격이 너무 좁아서 통전의 위험이 있고, 250 마이크로 미터보다 크면 전체 발광소자 패키지의 표면적이 너무 커질 수 있다.
제1 부분(230a)과 제2 부분(230b), 제2 부분(230b)과 제3 부분(230c), 제2 부분(230c)과 제4 부분(230d), 그리고 제2 부분(230b)과 제5 부분(230e)은 각각 기설정된 각도(θ1, θ2, θ3, θ4)를 이룰 수 있다.
제1 부분(230a)과 제2 부분(230b)이 이루는 각도(θ1)와, 제2 부분(230b)과 제3 부분(230c)이 이루는 각도(θ2)와, 제2 부분(230b)과 제4 부분(230d)이 이루는 각도(θ3)와, 제2 부분(230b)과 제5 부분(230e)이 이루는 각도(θ4)는 도 56에서 90도이며, 45도 내지 90도일 수 있다. 상술한 각도(θ1, θ2, θ3, θ4)가 45보다 작거나 90도 보다 크면 제1 리드 프레임(221)과 제2 리드 프레임(222)이 전극 분리선에서 빠질 수 있다.
그리고, 제1 리드 프레임(221)과 제2 리드 프레임(222)의 안정적인 고정과 발광소자의 배치를 위하여, 제1 부분(230a)과 제2 부분(230b)이 이루는 각도(θ1)와, 제2 부분(230b)과 제3 부분(230c)이 이루는 각도(θ2)와, 제2 부분(230c)과 제4 부분(230d)이 이루는 각도(θ3)와, 제2 부분(230b)과 제5 부분(230e)이 이루는 각도(θ4)는 서로 동일할 수 있다.
도 6a에서 발광소자가 배치될 가상의 영역(C)을 점선으로 도시하고 있으며, 상술한 영역(C)의 중앙(center)에 대하여 제1 부분(230a)과 제3 부분(230c)이 대칭을 이루고, 제4 부분(230d)과 제5 부분(230e)이 대칭을 이룰 수 있다. 여기서, 상술한 중앙(center)은 제2 부분(230b)의 중앙 영역일 수도 있다.
또한, 상술한 영역(C)의 중앙 내지 제2 부분(230b)의 중앙 영역에 대하여 제1 리드 프레임(221)과 제2 리드 프레임(222)이 대칭을 이루며 배치되면, 발광 소자를 안정적으로 지지할 수 있다.
도 6a에서 전극 분리선의 제2 부분(230b)은 발광소자의 바닥면과 마주보며 배치될 수 있는데, 이때 발광소자가 배치될 영역은 (C)일 수 있고, 발광소자의 4개의 면은 C1~C4에 대응될 수 있다.
그리고, 제1 부분(230a)과 제3 부분(230c)은 발광소자의 서로 마주보는 2개의 면(C1, C2)의 가장 자리에 각각 대응하여 일부가 마주보고 배치되고, 제4 부분(230d)과 제5 부분(230e)은 발광소자의 서로 마주보는 2개의 면(C1, C2)의 가장 자리에 각각 대응하여 일부가 마주보고 배치될 수 있으며, 제1 부분(230a)과 제4 부분(230d)이 나란히 배치되며 제3 부분(230c)과 제5 부분(230e)이 나란히 배치될 수 있다.
도 6a와 도 6b에 도시된 전극 분리선의 일실시예는 'H'와 유사한 형상이며, 상술한 실시예에 따른 전극 분리선에 비하여 제4 부분과 제5 부분이 추가되고 있다. 전극 분리선에, 예를 들면 제6 부분과 제7 부분 등과 같이 제2 부분에서 연장된 부분이 추가로 형성되면 리드 프레임과 체결이 강해질 수 있으나, 리드 프레임에 범프를 형성할 공간이 줄어들 수 있다.
실시예들에 따른 발광소자 패키지는 전극 분리선이 적어도 2회의 굴곡부를 가지고 배치되어 전극 분리선과 리드 프레임 사이의 결합이 강하므로 리드 프레임의 유동성이 없고, 따라서, 리드 프레임으로부터 발광 소자 내지 발광 구조물에 가해지는 물리적인 힘이 줄어들어서 발광 구조물에 손상이 발생하지 않을 수 있다.
이하에서는 상술한 발광소자 패키지가 배치된 조명 시스템의 일실시예로서, 영상표시장치와 조명장치를 설명한다.
도 7은 발광 소자 패키지를 포함하는 영상 표시장치의 일 실시예를 나타낸 도면이다.
도시된 바와 같이, 본 실시예에 따른 영상표시장치(500)는 광원 모듈과, 바텀 커버(510) 상의 반사판(520)과, 상기 반사판(520)의 전방에 배치되며 상기 광원모듈에서 방출되는 빛을 영상표시장치 전방으로 가이드하는 도광판(540)과, 상기 도광판(540)의 전방에 배치되는 제1 프리즘시트(550)와 제2 프리즘시트 (560)와, 상기 제2 프리즘시트(560)의 전방에 배치되는 패널(570)과 상기 패널 (570)의 전반에 배치되는 컬러필터(580)를 포함하여 이루어진다.
광원 모듈은 회로 기판(530) 상의 발광 소자 패키지(535)를 포함하여 이루어지고, 발광소자 패키지(535)는 상술한 실시예에 따를 수 있다. 여기서, 회로 기판(530)은 PCB 등이 사용될 수 있다.
바텀 커버(510)는 영상표시장치(500) 내의 구성 요소들을 수납할 수 있다. 반사판(520)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 도광판(540)의 후면이나, 상기 바텀 커버(510)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
반사판(520)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
도광판(540)은 발광 소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전 영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(530)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트 (PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다. 또한, 도광판(540)이 생략되면 에어 가이드 방식의 표시장치가 구현될 수 있다.
상기 제1 프리즘 시트(550)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 상기 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 상기 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
상기 제2 프리즘 시트(560)에서 지지필름 일면의 마루와 골의 방향은, 상기 제1 프리즘 시트(550) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 광원 모듈과 반사시트로부터 전달된 빛을 상기 패널(570)의 전방향으로 고르게 분산하기 위함이다.
본 실시예에서 상기 제1 프리즘시트(550)과 제2 프리즘시트(560)가 광학시트를 이루는데, 상기 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
상기 패널(570)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(560) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.
상기 패널(570)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 상기 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.
표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.
상기 패널(570)의 전면에는 컬러 필터(580)가 구비되어 상기 패널(570)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.
도 8은 발광소자 패키지가 배치된 조명장치의 일실시예를 나타낸 도면이다.
본 실시예에 따른 조명 장치는 커버(1100), 광원 모듈(1200), 방열체(1200), 전원 제공부(1600), 내부 케이스(1700), 소켓(1800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(1300)와 홀더(1500) 중 어느 하나 이상을 더 포함할 수 있고, 광원 모듈(1200)은 상술한 실시예들에 따른 발광소자 패키지를 포함할 수 있다.
커버(1100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(1100)는 상기 광원 모듈(1200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(1100)는 상기 광원 모듈(1200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(1100)는 일종의 광학 부재일 수 있다. 상기 커버(1100)는 상기 방열체(1200)와 결합될 수 있다. 상기 커버(1100)는 상기 방열체(1200)와 결합하는 결합부를 가질 수 있다.
커버(1100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(1100)의 내면의 표면 거칠기는 상기 커버(1100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(1200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
커버(1100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는내광성, 내열성, 강도가 뛰어나다. 상기 커버(1100)는 외부에서 상기 광원 모듈(1200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(1100)는 블로우(blow) 성형을 통해 형성될 수 있다.
광원 모듈(1200)은 상기 방열체(1200)의 일 면에 배치될 수 있다. 따라서, 광원 모듈(1200)로부터의 열은 상기 방열체(1200)로 전도된다. 상기 광원 모듈(1200)은 발광소자 패키지(1210), 연결 플레이트(1230), 커넥터(1250)를 포함할 수 있다.
부재(1300)는 상기 방열체(1200)의 상면 위에 배치되고, 복수의 발광소자 패키지(1210)들과 커넥터(1250)이 삽입되는 가이드홈(1310)들을 갖는다. 가이드홈(1310)은 상기 발광소자 패키지(1210)의 기판 및 커넥터(1250)와 대응된다.
부재(1300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 부재(1300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(1300)는 상기 커버(1100)의 내면에 반사되어 상기 광원 모듈(1200)측 방향으로 되돌아오는 빛을 다시 상기 커버(1100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
부재(1300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(1200)의 연결 플레이트(1230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(1200)와 상기 연결 플레이트(1230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(1300)는 절연 물질로 구성되어 상기 연결 플레이트(1230)와 상기 방열체(1200)의 전기적 단락을 차단할 수 있다. 상기 방열체(1200)는 상기 광원 모듈(1200)로부터의 열과 상기 전원 제공부(1600)로부터의 열을 전달받아 방열한다.
홀더(1500)는 내부 케이스(1700)의 절연부(1710)의 수납홈(1719)을 막는다. 따라서, 상기 내부 케이스(1700)의 상기 절연부(1710)에 수납되는 상기 전원 제공부(1600)는 밀폐된다. 홀더(1500)는 가이드 돌출부(1510)를 갖는다. 가이드 돌출부(1510)는 상기 전원 제공부(1600)의 돌출부(1610)가 관통하는 홀을 갖는다.
전원 제공부(1600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(1200)로 제공한다. 전원 제공부(1600)는 상기 내부 케이스(1700)의 수납홈(1719)에 수납되고, 상기 홀더(1500)에 의해 상기 내부 케이스(1700)의 내부에 밀폐된다. 상기 전원 제공부(1600)는 돌출부(1610), 가이드부(1630), 베이스(1650), 연장부(1670)를 포함할 수 있다.
상기 가이드부(1630)는 상기 베이스(1650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(1630)는 상기 홀더(1500)에 삽입될 수 있다. 상기 베이스(1650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(1200)의 구동을 제어하는 구동칩, 상기 광원 모듈(1200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
상기 연장부(1670)는 상기 베이스(1650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(1670)는 상기 내부 케이스(1700)의 연결부(1750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 연장부(1670)는 상기 내부 케이스(1700)의 연결부(1750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(1670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(1800)에 전기적으로 연결될 수 있다.
내부 케이스(1700)는 내부에 상기 전원 제공부(1600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(1600)가 상기 내부 케이스(1700) 내부에 고정될 수 있도록 한다.
상술한 조명 장치가 자전거 등에 사용될 때, 자전거의 이동에 따라 발광소자 패키지 내의 압전 소자에 전위차가 발생하여, 외부의 전력 공급 없이 압전 소자에서 발생한 전압에 의하여 자전거에 구비된 조명 장치가 작동할 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10, 300: 발광소자 100: 발광소자 패키지
121, 221: 제1 리드 프레임 122, 222: 제2 리드 프레임
131, 132: 반사층 140: 도전성 접착제
160: 몰딩부 165: 형광체
230: 전극 분리선 230a~230e: 제1 부분~제5 부분
500: 영상표시장치

Claims (18)

  1. 캐비티를 가지는 패키지 몸체;
    상기 패키지 몸체의 표면에 배치되는 절연층;
    상기 패키지 몸체에 각각 적어도 일부가 삽입된 제1 리드 프레임과 제2 리드 프레임; 및
    상기 제1 리드 프레임과 제2 리드 프레임에 전기적으로 플립 본딩된 발광소자를 포함하고,
    상기 제1 리드 프레임과 제2 리드 프레임의 사이에서 상기 패키지 몸체는 전극 분리선을 이루며, 상기 전극 분리선은 적어도 2회 굴곡부를 가지고,
    상기 발광소자는 상기 전극 분리선과 수직으로 중첩되고,
    상기 전극 분리선의 양측에서 도전성 접착제가 상기 발광소자와 결합되고,
    상기 전극 분리선은 제1 부분과 상기 제1 부분과 기설정된 각도로 배치된 제2 부분과 상기 제2 부분과 기설정된 각도로 배치된 제3 부분을 포함하고,
    상기 제1 부분과 제3 부분은 상기 제2 부분의 중앙 영역에 대하여 대칭을 이루며 배치되고,
    상기 제2 부분은 상기 발광소자의 바닥면에 대응하여 배치되고,
    상기 제1 부분과 상기 제3 부분은, 상기 발광소자의 서로 마주보는 2개의 면의 가장 자리에 각각 대응하여 배치되고,
    상기 캐비티의 바닥면에서, 상기 제2 부분, 상기 제1 부분과 제2 부분의 경계 영역, 상기 제1 부분의 일부, 상기 제2 부분과 상기 제3 부분의 경계 영역, 및 상기 제3 부분의 일부가 노출되고,
    상기 패키지 몸체의 일부는 상기 캐비티의 측벽을 이루고, 상기 제1 리드 프레임과 제2 리드 프레임 중 적어도 일부는 상기 측벽과 대응되어 배치되는 발광소자 패키지.
  2. 제1 항에 있어서,
    상기 전극 분리선은, 상기 발광소자와 마주보는 영역에서, 폭이 150 마이크로 미터 내지 250 마이크로 미터인 발광소자 패키지.
  3. 삭제
  4. 제1 항에 있어서,
    상기 제1 부분과 제2 부분이 이루는 기설정된 각도와, 상기 제2 부분과 제3 부분이 이루는 기설정된 각도는 45도 내지 90도인 발광소자 패키지.
  5. 제1 항 또는 제4 항에 있어서,
    상기 제1 부분과 제2 부분이 이루는 기설정된 각도와, 상기 제2 부분과 제3 부분이 이루는 기설정된 각도가 동일한 발광소자 패키지.
  6. 제1 항에 있어서,
    상기 제1 부분과 제2 부분 및 제3 부분의, 상기 발광소자와 마주보는 영역에서의 폭이 동일한 발광소자 패키지.
  7. 제1 항에 있어서,
    상기 발광소자는 기판과 상기 기판 상의 발광 구조물과 제1전극과 제2 전극 및, 상기 제1 전극과 제2 전극 상에 각각 배치된 제1 본딩 패드와 제2 본딩 패드를 포함하고,
    상기 발광소자의 기판은, 상기 전극 분리선의 제2 부분과 수직 방향으로 중첩되고, 상기 전극 분리선의 제1 부분 및 제3 부분과 수직 방향으로 비중첩되고, 상기 발광소자의 제1 패드 및 제2 패드와 수직 방향으로 비중첩되고,
    상기 제1 리드 프레임과 제2 리드 프레임은, 상기 제2 부분의 중앙 영역에 대하여 대칭을 이루며 배치되는 발광소자 패키지.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제1 항에 있어서,
    상기 발광소자는, 제1 도전형 반도체층과 활성층과 제2 도전형 반도체층을 포함하는 발광 구조물, 상기 제1 도전형 반도체층과 제2 도전형 반도체층에 각각 배치된 제1 전극과 제2 전극을 포함하고,
    상기 제1 전극과 제2 전극은, 상기 제1 리드 프레임과 제2 리드 프레임과 전기적으로 면접촉하는 발광소자 패키지.
  12. 삭제
  13. 삭제
  14. 제1 항에 있어서,
    상기 전극 분리선은, 상기 제2 부분과 기설정된 각도로 배치된 제4 부분과 제5 부분을 더 포함하고,
    상기 제4 부분은 상기 제1 부분과 나란히 배치되고, 상기 제5 부분은 상기 제3 부분과 나란히 배치되는 발광소자 패키지.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020140160623A 2014-11-18 2014-11-18 발광소자 패키지 KR102285432B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140160623A KR102285432B1 (ko) 2014-11-18 2014-11-18 발광소자 패키지
US15/527,589 US10374135B2 (en) 2014-11-18 2015-11-04 Light-emitting device package
PCT/KR2015/011738 WO2016080676A1 (ko) 2014-11-18 2015-11-04 발광소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140160623A KR102285432B1 (ko) 2014-11-18 2014-11-18 발광소자 패키지

Publications (2)

Publication Number Publication Date
KR20160059144A KR20160059144A (ko) 2016-05-26
KR102285432B1 true KR102285432B1 (ko) 2021-08-04

Family

ID=56014157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140160623A KR102285432B1 (ko) 2014-11-18 2014-11-18 발광소자 패키지

Country Status (3)

Country Link
US (1) US10374135B2 (ko)
KR (1) KR102285432B1 (ko)
WO (1) WO2016080676A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508664B1 (en) * 2015-12-16 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same
KR102551353B1 (ko) * 2016-08-22 2023-07-04 삼성전자 주식회사 광원 모듈 및 이를 포함하는 백라이트 유닛
KR20190074200A (ko) 2017-12-19 2019-06-27 서울반도체 주식회사 발광 다이오드 패키지 및 이를 포함하는 발광 모듈
WO2019124730A1 (ko) * 2017-12-19 2019-06-27 서울반도체주식회사 발광 다이오드 패키지 및 이를 포함하는 발광 모듈
KR102490162B1 (ko) * 2018-02-14 2023-01-19 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 발광소자 패키지
CN111446345A (zh) * 2019-01-16 2020-07-24 隆达电子股份有限公司 发光元件的封装结构
JP2021132138A (ja) * 2020-02-20 2021-09-09 日機装株式会社 半導体発光装置
KR20230121077A (ko) * 2020-12-18 2023-08-17 서울바이오시스 주식회사 발광 다이오드 패키지
CN113013308A (zh) * 2021-04-08 2021-06-22 深圳市柯瑞光电科技有限公司 一种键盘灯的倒装贴片工艺

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094123A (ja) 2000-09-14 2002-03-29 Citizen Electronics Co Ltd 表面実装型発光ダイオード及びその製造方法
JP2007243225A (ja) 2007-06-20 2007-09-20 Sony Corp 光源装置、表示装置
JP4008943B2 (ja) 2003-03-10 2007-11-14 豊田合成株式会社 固体素子デバイスの製造方法
KR101099494B1 (ko) * 2010-11-19 2011-12-27 (주)네오빛 발광다이오드 패키지
JP2012227541A (ja) * 2012-07-03 2012-11-15 Hitachi Chem Co Ltd 光反射用熱硬化性樹脂組成物、ならびにこれを用いた光半導体搭載用基板とその製造方法および光半導体装置。
WO2013069232A1 (ja) 2011-11-07 2013-05-16 パナソニック株式会社 配線板とそれを用いた発光装置及びそれらの製造方法
JP2014130967A (ja) 2012-12-28 2014-07-10 Nichia Chem Ind Ltd 発光装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4627177B2 (ja) * 2004-11-10 2011-02-09 スタンレー電気株式会社 Ｌｅｄの製造方法
US20070228386A1 (en) 2006-03-30 2007-10-04 Jin-Shown Shie Wire-bonding free packaging structure of light emitted diode
KR100855062B1 (ko) * 2007-06-26 2008-08-29 럭스피아(주) 발광 다이오드 패키지 및 그 제조 방법
KR101476423B1 (ko) * 2008-05-23 2014-12-26 서울반도체 주식회사 Ｌｅｄ 패키지
KR101896683B1 (ko) * 2011-12-22 2018-09-07 엘지이노텍 주식회사 발광 모듈 및 이를 구비한 조명 시스템
KR101944409B1 (ko) * 2012-06-08 2019-04-17 엘지이노텍 주식회사 발광 소자 패키지
KR20140092088A (ko) * 2013-01-15 2014-07-23 엘지이노텍 주식회사 발광소자 패키지

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094123A (ja) 2000-09-14 2002-03-29 Citizen Electronics Co Ltd 表面実装型発光ダイオード及びその製造方法
JP4008943B2 (ja) 2003-03-10 2007-11-14 豊田合成株式会社 固体素子デバイスの製造方法
JP2007243225A (ja) 2007-06-20 2007-09-20 Sony Corp 光源装置、表示装置
KR101099494B1 (ko) * 2010-11-19 2011-12-27 (주)네오빛 발광다이오드 패키지
WO2013069232A1 (ja) 2011-11-07 2013-05-16 パナソニック株式会社 配線板とそれを用いた発光装置及びそれらの製造方法
JP2012227541A (ja) * 2012-07-03 2012-11-15 Hitachi Chem Co Ltd 光反射用熱硬化性樹脂組成物、ならびにこれを用いた光半導体搭載用基板とその製造方法および光半導体装置。
JP2014130967A (ja) 2012-12-28 2014-07-10 Nichia Chem Ind Ltd 発光装置

Also Published As

Publication number Publication date
US20190157531A1 (en) 2019-05-23
KR20160059144A (ko) 2016-05-26
US10374135B2 (en) 2019-08-06
WO2016080676A1 (ko) 2016-05-26

Similar Documents

Publication Publication Date Title
KR102285432B1 (ko) 발광소자 패키지
US9601666B2 (en) Light emitting device
US9559278B2 (en) Light emitting device package
KR102197082B1 (ko) 발광 소자 및 이를 포함하는 발광소자 패키지
KR102239625B1 (ko) 발광 소자
KR102252477B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
EP2858130A1 (en) Light emitting device
KR102194803B1 (ko) 발광 소자 패키지
KR102252475B1 (ko) 발광 소자 모듈
KR102185689B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102114937B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102346720B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102209035B1 (ko) 발광소자 패키지
KR102182018B1 (ko) 발광소자
KR102252472B1 (ko) 발광소자
KR102127446B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광소자 어레이
KR102137745B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102140274B1 (ko) 발광소자
KR102252474B1 (ko) 발광소자
KR102231647B1 (ko) 발광소자 패키지
KR102170218B1 (ko) 발광소자 패키지
KR102182023B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102170214B1 (ko) 발광 소자
KR20150141407A (ko) 발광소자
KR102182021B1 (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant