WO2018004151A1

WO2018004151A1 - 시인성이 향상된 표면처리동박 및 그의 제조방법

Info

Publication number: WO2018004151A1
Application number: PCT/KR2017/006094
Authority: WO
Inventors: 범원진; 최은실; 김형철; 송기덕
Original assignee: 일진머티리얼즈 주식회사
Priority date: 2016-06-30
Filing date: 2017-06-12
Publication date: 2018-01-04
Also published as: KR20180003700A

Abstract

본 발명은 미세회로기판용 표면처리동박 및 그의 제조방법에 관한 것으로서, 보다 상세하게는 동박의 표면에 미세한 조화처리를 실시해 내열성 및 내약품성이 우수한 표면조화처리를 함으로써 필름의 광투과 비율이 높고 에칭성이 우수하여 시인성이 향상된 미세회로기판용 표면처리동박 및 그의 제조방법에 관한 것이다. 본 발명에 따르면 동박의 샤이니면에 미세한 조화처리를 함으로써 내열성 및 내약품성이 우수하게 표면조화처리를 할 수 있다. 또한 본 발명에 따르면 동박의 샤이니면에 미세한 조화처리를 함으로써 회로에칭시 회로의 E/R이 좋아지며 에칭 후 수지의 광투과율이 우수한 미세회로기판용 표면처리동박을 얻을 수 있다.

Description

시인성이 향상된 표면처리동박 및 그의 제조방법

본 발명은 미세회로기판용 표면처리동박 및 그의 제조방법에 관한 것으로서, 보다 상세하게는 동박의 표면에 미세한 조화처리를 실시해 내열성 및 내약품성이 우수한 표면조화처리를 함으로써 필름의 광투과 비율이 높고 에칭성이 우수하여 시인성이 향상된 미세회로기판용 표면처리동박 및 그의 제조방법에 관한 것이다.

최근 전기/전자기기의 소형화, 경량화가 가속화됨에 따라 기판 상에 형성된 인쇄회로가 미세화, 고집적, 소형화되고 있으며, 이에 따라 인쇄회로기판에 사용되는 동박도 다양한 물성이 요구되고 있다.

경성 인쇄회로기판 제조에 사용되고 있는 동박은 강한 접착 강도, 높은 내열 특성 및 내약품성이 요구되어지고 층간 절연을 위해 사용되는 절연재도 낮은 단가의 재료로써 외부 충격에 강한 유기섬유를 에폭시 수지(epoxy resin)에 함침시킨 FR-4 프리프레그(prepreg)가 사용되고 있다. 반면, 연성 인쇄회로기판 제조에 사용되는 동박은 고굴곡 특성을 나타낼 수 있는 저조도, 고연실율, 고굴곡 특성을 나타내는 동박이 사용되고 있으며, 절연재로도 굴곡 특성이 우수한 폴리이미드(polyimide) 필름 또는 바니쉬(vanish)를 사용하고 있다.

이러한 동박에 요구되는 가장 기본적인 특성으로서, 동박과 절연기재 기판간의 접착강도가 우수할 것이 요구된다. 특히, 동박은 절연기재와 가열 가압하고 적층한 직후 뿐 아니라, 이후의 후처리공정에서의 다양한 처리를 거친 후에도 접착강도를 요구특성 이상으로 유지해야만 한다. 그러기 위해서는, 산이나 알칼리 등에 대한 내약품성, 내열성 등이 우수해야 한다. 또한, 동 회로패턴을 형성하여 프린트 배선판으로 하기 위한 에칭과정에 있어서, 에칭 잔류물질이 비(非)패턴부분에 잔류하지 않는 등 에칭성도 우수할 것이 요구된다. 일반적으로 동박의 접착강도를 개선하기 위해서 동박 표면에 미세동입자를 석출시키는 이른바 조화(粗化)처리를 함으로써, 동박면의 표면적을 증대시키는 공정이 통상 사용되고 있다.

한편, FPC는 액정기재에 대한 접합이나 IC 칩의 탑재 등의 가공이 실시되는데, 이때의 위치맞춤은 동박과 수지절연층의 적층판에 있어서의 동박을 에칭한 후에 남는 수지 절연층을 투과하여 시인되는 위치결정패턴을 개재하여 실시되기 때문에, 수지절연층의 시인성은 동박 제조에 있어 매우 중요한 요소이다.

하지만 동박의 제조과정 중, 동박의 접착강도를 높이기 위해서는 동박의 표면에 과처리를 하게되어 동박의 표면조도 Rz가 높아지고 노듈이 과성장하게 되며, 이로 인하여 에칭 후 회로폭이 균일하지 않고 에칭되지 않는 부분이 남아있거나, 높은 표면조도로 인해 투과율이 많이 저하되어 시인성이 낮아지는 문제점이 발생한다.

따라서, 필름의 광투과 비율이 높고 에칭성이 우수하여 시인성이 향상된 미세회로기판용 전해동박이 요구되는 실정이다.

본 발명은 동박의 샤이니면에 미세한 조화처리를 함으로써 내열성 및 내약품성이 우수한 표면조화처리를 할 수 있는 미세회로기판용 표면처리동박 및 그의 제조방법을 제공하기 위한 것이다.

또한, 본 발명은 동박의 샤이니면에 미세한 조화처리를 함으로써 회로에칭시 회로의 E/R이 좋아지며 에칭 후 수지의 광투과율이 높은 미세회로기판용 표면처리동박 및 그의 제조방법을 제공하기 위한 것이다.

본 발명의 일 실시예에 의하면, 동박과, 상기 동박의 일면을 조화처리하여 돌기물이 형성된 조화처리층을 포함한 미세회로기판용 표면처리동박으로서, 상기 조화처리층의 표면조도 Rz는 2.5 ㎛ 이하이며, 상기 표면처리동박의 회로 에칭 후 수지의 투과율이 90% 이상인 미세회로기판용 표면처리동박을 제공한다.

또한, 상기 표면처리동박은 상기 조화처리층 상부에 형성된 Zn 피막층과, 상기 Zn 피막층 상부에 형성된 크로메이트층과, 상기 크로메이트층 상부에 형성된 실란커플링제 처리층을 포함하고, 상기 조화처리층 돌기물의 높이는 1 내지 4 ㎛이고, 상기 돌기물과 돌기물 사이의 폭은 0.5 내지 7 ㎛이며, 상기 돌기물이 관찰단면 15 ㎛ 내에 2 내지 35개의 범위로 분포되어 있는 것이 바람직하다.

또한, 상기 표면처리동박을 수지기재의 양면에 라미네이션하여 조화층이 형성된 면을 수지기재에 접촉하도록 한 후, 상기 표면처리동박을 제거했을 때, 상기 수지기재의 헤이즈값이 75% 이하인 것이 바람직하다.

또한, 상기 표면처리동박을 수지기재의 양면에 라미네이션하여 조화층이 형성된 면을 수지기재에 접촉하도록 한 후, 상기 표면처리동박을 제거했을 때, 상기 수지기재의 투명도가 80% 이상인 것이 바람직하다.

또한, 상기 동박의 조화처리층 형성시 사용되는 도금액은 Mo, V, Co, Cu, H₂SO₄, Ga 중 적어도 하나 이상의 금속이온을 포함하는 것이 바람직하다.

또한, 상기 동박의 조화처리층 형성시 사용되는 도금액 금속이온의 조성은 Mo 0.1 내지 3g/L, V 0.1 내지 0.5g/L, Co 0.1 내지 3g/L, Cu 10 내지 20g/L, H₂SO₄ 100 내지 200g/L, Ga 1 내지 10g/L인 것이 바람직하다.

본 발명의 또 다른 일 실시예에 의하면, Mo, V, Co, Cu, H₂SO₄, Ga 중 적어도 어느 하나 이상의 금속이온을 포함하는 도금액에 동박을 음극으로 배치하고, 조화처리하여 돌기물이 형성된 조화처리층을 포함하는 동박의 표면처리를 수행하되, 상기 조화처리층 돌기물의 높이는 1 내지 4 ㎛이고, 상기 돌기물과 돌기물 사이의 폭은 0.5 내지 7 ㎛이며, 상기 돌기물이 관찰단면 15 ㎛ 내에 2 내지 35개의 범위로 분포되어 있는 미세회로기판용 표면처리동박 제조방법을 제공한다.

또한, 상기 동박의 조화처리는 Mo 0.1 내지 3g/L, V 0.1 내지 0.5g/L, Co 0.1 내지 3g/L, Cu 10 내지 20g/L, H₂SO₄ 100 내지 200g/L, Ga 1 내지 10g/L로 구성된 도금욕에서 실시하는 것이 바람직하다.

또한, 상기 조화처리층의 표면조도 Rz는 2.5 ㎛ 이하이며, 상기 표면처리동박의 회로 에칭 후 수지의 투과율이 90% 이상인 것이 바람직하다.

본 발명에 따르면 동박의 샤이니면에 미세한 조화처리를 함으로써 내열성 및 내약품성이 우수하게 표면조화처리를 할 수 있다.

또한 본 발명에 따르면 동박의 샤이니면에 미세한 조화처리를 함으로써 회로에칭시 회로의 E/R이 좋아지며 에칭 후 수지의 광투과율이 우수한 미세회로기판용 표면처리동박을 얻을 수 있다.

[규칙 제91조에 의한 정정 05.07.2017]　
도 1a 및 도 1b는 도금액에 금속이온 Mo, V, Co가 포함되도록 하는 조건으로 조화처리를 실시하였을 때 조화처리층에 형성된 돌기물의 상태를 나타낸 SEM 사진이다.

도 2a 및 도 2b는 도금액에 금속이온 Mo가 포함되도록 하는 조건으로 조화처리를 실시하였을 때 조화처리층에 형성된 돌기물의 상태를 나타낸 SEM 사진이다.

도 3a 및 도 3b는 도금액에 금속이온 Ga가 포함되도록 하는 조건으로 조화처리를 실시하였을 때 조화처리층에 형성된 돌기물의 상태를 나타낸 SEM 사진이다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 매체를 사이에 두고 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.

이하, 첨부된 도면들을 참고하여 본 발명에 대해 설명하도록 한다.

[ 표면처리동박 ]

본 발명의 일 실시예에 관한 미세회로기판용 표면처리동박은 동박과 상기 동박의 일면을 조화처리하여 돌기물이 형성된 조화처리층을 포함한 미세회로기판용 표면처리동박으로서, 상기 조화처리층의 표면조도 Rz는 2.5 ㎛이하이며 , 상기 표면처리동박의 회로 에칭 후 수지의 투과율이 90% 이상인 것을 특징으로 한다.

상기 조화처리층의 표면조도 Rz가 2.5 ㎛를 초과하여 높아질 경우에는 노듈의 과성장으로 인하여 에칭 후 회로폭이 균일하지 않고 에칭되지 않은 부분이 남아 있거나 높은 표면조도로 인하여 시인성이 현저히 저하되어 바람직하지 않다.

따라서, 본 발명에서는 조화처리층의 표면조도 Rz가 2.5 ㎛ 이하가 되도록 조화처리하는 것을 특징으로 한다. 본 발명과 같이 조화처리층의 표면조도 Rz가 2.5 ㎛ 이하이면, 노듈의 사이즈가 작아지며, 노듈의 분산을 좋게하면서도 표면조도가 낮아 CCL 작업시 PPG 종류에 상관없이 수지의 흐름성이 좋아지게 된다. 따라서, 접착강도가 높아지며, 노듈의 과처리가 없어 에칭시간이 단축되고, 낮은 표면조도 및 노듈의 분포가 좋아져 에칭 후 수지의 시인성(광투과율)이 좋게 된다. 하여, 상기 서술하였듯이 본 발명은 표면처리동박의 회로에칭 후 수지의 투과율이 80% 이상으로 나타남으로써 시인성이 우수하다.

또한, 상기 표면처리동박은 상기 조화처리층 상부에 형성된 Zn 피막층과, 상기 Zn 피막층 상부에 형성된 크로메이트층과, 상기 크로메이트층 상부에 형성된 실란커플링제 처리층을 포함하고 상기 조화처리층 돌기물의 높이는 1 내지 4 ㎛이고, 상기 돌기물과 돌기물 사이의 폭은 0.5 내지 7 ㎛이며, 상기 돌기물이 관찰단면 15 ㎛ 내에 2 내지 35개의 범위로 분포되어 있다.

본 발명에서 서술하는 돌기물의 높이는 금속합금층의 표면과 돌기물의 정점과의 거리를 말하는 것으로, 상기 조화처리층 돌기물의 높이는 1㎛ 내지 4 ㎛의 범위인 것이 바람직하다. 상기 돌기물은 금속합금층 표면에 형성되며, 돌기물의 높이가 1㎛ 미만일 경우에는 돌기물의 낮은 높이로 인하여 접착강도가 우수하지 못하여 바람직하지 않다. 돌기물의 높이가 4 ㎛를 초과할 경우에는 동박 표면의 표면조도 편차가 증가하여 안정적인 접착강도를 보유할 수 없어 바람직하지 않다.

또한, 돌기물과 돌기물 사이의 폭은 0.5 ㎛ 내지 7 ㎛의 범위인 것이 바람직하다. 돌기물과 돌기물 사이의 폭이 0.5 ㎛ 미만일 경우에는 돌기물과 돌기물간의 간격이 좁아져 동박 표면과 돌기물과의 밀착성이 약해지기 때문에 접착강도가 감소하여 바람직하지 않으며, 돌기물과 돌기물 사이의 폭이 7 ㎛를 초과할 경우에는 접착강도가 감소하여 바람직하지 않다.

또한, 돌기물의 개수는 관찰단면 15 ㎛ 내에 2개 내지 35개 존재하는 것이 바람직하다. 관찰단면 15 ㎛ 내에 돌기물의 개수가 2개 미만으로 존재할 경우에는 접착강도가 약해지는 문제점이 있어 바람직하지 않으며, 돌기물의 개수가 35개를 초과할 경우에는 돌기물과 돌기물의 간격이 좁아져 동박 표면과 돌기물과의 밀착성이 약해지기 때문에 오히려 접착강도가 감소하여 바람직하지 않다.

한편, 일반적으로 FPC는 액정기재에 대한 접합이나 IC칩의 탑재 등의 가공이 실시되는데, 이때의 위치맞춤은 동박과 수지절연층의 적층판에 있어서의 동박을 에칭한 후에 남는 수지절연층을 투과하여 시인되는 위치 결정 패턴을 개재하여 실시되기 때문에, 수지절연층의 시인성이 중요하다.

본 발명에서는 상기 표면처리동박을 수지기재의 양면에 라미네이션하여 조화층이 형성된 면을 수지기재에 접촉하도록 한 후, 상기 표면처리동박을 제거했을 때, 상기 수지기재의 헤이즈값이 75% 이하이고, 투명도는 80% 이상인 것이 특징인 우수한 시인성을 보유한 표면처리동박을 제공한다.

[제조방법]

본 발명에 따른 미세회로기판용 표면처리동박의 제조방법은 Mo, V, Co, Cu, H₂SO₄, Ga 중 적어도 어느 하나 이상의 금속이온을 포함하는 도금액에 동박을 음극으로 배치하고, 조화처리하여 돌기물이 형성된 조화처리층을 포함하는 동박의 표면처리를 수행하되, 상기 조화처리층 돌기물의 높이는 1 내지 4 ㎛이고, 상기 돌기물과 돌기물 사이의 폭은 0.5 내지 7 ㎛이며, 상기 돌기물이 관찰단면 15 ㎛ 내에 2 내지 35개의 범위로 분포되어 있는 것을 특징으로 한다.

상기 도금액에 포함되는 금속이온은 Mo, V, Co, Cu, H₂SO₄, Ga 중에서 선택된 적어도 어느 하나 이상의 금속이온인 것이 바람직하며, 조화처리층 형성을 위하여 각각의 금속이온의 조성을 다양하게 조합하여 조화처리층을 형성할 수 있다. 상기 동박의 조화처리는 Mo 0.1 내지 3g/L, V 0.1 내지 0.5g/L, Co 0.1 내지 3g/L, Cu 10 내지 20g/L, H₂SO₄ 100 내지 200g/L, Ga 1 내지 10g/L로 구성된 도금욕에서 조화처리를 실시할 수 있다.

도 1a 및 도 2b는 도금액에 금속이온 Mo, V, Co가 포함되도록 하는 조건으로 조화처리를 실시하였을 때 조화처리층에 형성된 돌기물의 상태를 나타낸 SEM 사진이다. 또한, 도 2a 및 도 2b는 도금액에 금속이온 Mo가 포함되도록 하는 조건으로 조화처리를 실시하였을 때 조화처리층에 형성된 돌기물의 상태를 나타낸 SEM 사진이다. 또한, 도 3a 및 도 3b는 도금액에 금속이온 Ga가 포함되도록 하는 조건으로 조화처리를 실시하였을 때 조화처리층에 형성된 돌기물의 상태를 나타낸 SEM 사진이다.

상기 조화처리층을 형성한 이후에는 상기 형성된 조화처리층 위에 Zn 피막층을 형성하는 단계를 실시한다. 피막층은 순수 Zn 또는 Zn 합금 피막층을 석출형성시키며, 사용할 수 있는 Zn 합금은 Zn-Ni 합금, Zn-Mo 합금, Zn-Cr 합금, Zn-Co 합금, Zn-Ni-Co 합금, Zn-Ni-Mo 합금, Zn-Co-Mo 합금을 사용할 수 있다.

또한, 상기 Zn 피막층 형성 후에는 크로메이트층을 형성하는 단계를 실시한다. Zn 피막층 위에 크로메이트 처리를 실시하면 크롬수산화물 및 크롬산화물로 된 방청층이 형성된다. 상기 Zn 피막층 형성 및 크로메이트층 형성단계의 실시는 업계에서 통상적으로 사용되는 방법으로 실시하여 상기 Zn 피막층 및 크로메이트층을 형성할 수 있다.

상기 크로메이트층이 형성되면 크로메이트층 상부에 실란커플링제 처리층을 형성하는 단계를 실시한다. 실란커플링제 처리는 실란커플링제를 물에 희석하여 상기 크로메이트층 상에 도포하고 건조시키는 방법으로 실시하는 것이 바람직하나, 실시조건이 반드시 이에 한정되는 것은 아니며 통상적으로 사용되는 조건에서 피막층을 형성할 수 있다.

[ 실시예 ]

이하 본 발명은 실시예를 통하여 더욱 상세히 설명한다.

본 실시예에 따른 미세회로기판용 표면처리동박의 조화처리후 표면조도 Rz, 광투과율, 수지투명성을 측정하기 위하여 다음과 같은 실험군들을 테스트하였다.

상기 실시예, 비교예에서 전해동박을 제조하는 과정은 모두 통상적으로 사용되는 방법을 이용하여 실시하였으며, 조화처리 시 도금액의 성분에 변화를 주어 본 발명의 미세회로기판용 표면처리동박의 조화처리후 표면조도 Rz, 광투과율, 수지투명성을 비교하였다.

본 발명의 실시예 및 비교예의 실험조건은 다음과 같다.

(실시예 1)

먼저 실시예 1은 상기 동박의 조화처리 시 도금액을 Mo 2g/L, V 0.3g/L, Co 2g/L, Cu 15g/L, H₂SO₄ 130g/L인 조건으로 하여 동박 표면에 노듈을 형성한 후 표면처리동박의 조화처리후 표면조도 Rz, 광투과율, 수지투명성을 측정한 실시예이다.

(실시예 2)

실시예 2는 상기 동박의 조화처리 시 도금액을 Mo 1.5g/L, Cu 15g/L, H₂SO₄ 120g/L인 조건으로 하여 동박 표면에 노듈을 형성한 후 표면처리동박의 조화처리 후 표면조도 Rz, 광투과율, 수지투명성을 측정한 실시예이다.

(실시예 3)

실시예 3은 상기 동박의 조화처리 시 도금액을 Ga 5g/L, Cu 15g/L, H₂SO₄ 120g/L인 조건으로 하여 동박 표면에 노듈을 형성한 후 표면처리동박의 조화처리 후 표면조도 Rz, 광투과율, 수지투명성을 측정한 실시예이다.

(비교예 1)

비교예 1은 상기 동박의 조화처리 시 도금액을 Mo 4g/L, V 0.3g/L, Co 2g/L, Cu 15g/L, H₂SO₄ 130g/L 인 조건으로 하여 동박 표면에 노듈을 형성한 후 표면처리동박의 조화처리후 표면조도 Rz, 광투과율, 수지투명성을 측정한 비교예이다.

(비교예 2)

비교예 2는 상기 동박의 조화처리 시 도금액을 V 0.3g/L, Co 2g/L, Cu 15g/L, H₂SO₄ 130g/L인 조건으로 하여 동박 표면에 노듈을 형성한 후 표면처리동박의 조화처리 후 표면조도 Rz, 광투과율, 수지투명성을 측정한 비교예이다.

하기 표 1은 실시예 1 내지 실시예 3, 비교예 1 및 비교예 2의 조건으로 표면처리한 동박의 조화처리 후 표면조도 Rz, 광투과율, 수지투명성을 측정하여 나타낸 테이블이다.

구분	조화 처리후 표면조도 Rz	광투과율	수지투명성
실시예 1	2.21 ㎛	93 %	우수
실시예 2	2.38 ㎛	91 %	우수
실시예 3	2.44 ㎛	88 %	보통
비교예 1	2.70 ㎛	72 %	나쁨
비교예 2	2.90 ㎛	78 %	나쁨

상기 표 1을 참조하면, 실시예 1의 경우에는 조화처리 후 표면조도 Rz가 2.21 ㎛로 낮았으며, 수지투명성이 우수하고 광투과율 또한 93%로 우수하게 나타났다. 또한, 실시예 2의 경우에는 조화처리 후 표면조도 Rz가 2.38 ㎛로 낮았으며, 수지투명성이 우수하고 광투과율 또한 93%로 우수하게 나타났고, 실시예 3의 경우에는 조화처리 후 표면조도 Rz가 2.44 ㎛이고 수지투명성이 보통으로 양호하며 광투과율은 88%인 것으로 나타났다. 이것은 상기 실시예 1 내지 3과 같이 조화처리 후 표면조도 Rz가 2.5 ㎛이하가 되면 노듈의 사이즈가 작아 회로에칭 시 회로의 E/R가 좋아지고 에칭 후 수지의 광투과율이 우수하여 수지투명성이 우수하게 나타난다.

반면에, 상기 실시예 1에서 몰리브덴의 농도만을 변화시켜 실험한 경우인 비교예 1은 조화처리 후 표면조도 Rz가 2.7 ㎛로 높아졌으며, 광투과율은 72%로 저하되어 수지투명성이 나쁘게 나타났다. 또한, 상기 실시예 1에서 몰리브덴을 제외하고 조화처리하여 실험한 경우인 비교예 2 또한 조화처리 후 표면조도 Rz가 2.9 ㎛로 높아졌으며, 광투과율이 78%로 저하되었고 수지투명성이 나쁘게 나타났다. 따라서, 조화처리 후 표면조도 Rz가 2.5 ㎛를 초과하여 노듈이 크게 형성되면 광투과율이 저하되어 수지투명성이 나쁘게 나타난다는 것을 알 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다. 전술한 발명에 대한 권리범위는 이하의 특허청구범위에서 정해지는 것으로써, 명세서 본문의 기재에 구속되지 않으며, 청구범위의 균등 범위에 속하는 변형과 변경은 모두 본 발명의 범위에 속할 것이다.

Claims

동박과, 상기 동박의 일면을 조화처리하여 돌기물이 형성된 조화처리층을 포함한 표면처리동박으로서,

상기 조화처리층의 표면조도 Rz는 2.5 ㎛ 이하이며,

상기 표면처리동박의 회로 에칭 후 수지의 투과율이 90% 이상인 표면처리동박.
제 1항에 있어서,

상기 표면처리동박은 상기 조화처리층 상부에 형성된 Zn 피막층과;

상기 Zn 피막층 상부에 형성된 크로메이트층과;

상기 크로메이트층 상부에 형성된 실란커플링제 처리층;을 포함하고,

상기 조화처리층 돌기물의 높이는 1 내지 4 ㎛이고, 상기 돌기물과 돌기물 사이의 폭은 0.5 내지 7 ㎛이며, 상기 돌기물이 관찰단면 15 ㎛ 내에 2 내지 35개의 범위로 분포되어 있는 표면처리동박.
제 1항에 있어서,

상기 표면처리동박을 수지기재의 양면에 라미네이션하여 조화층이 형성된 면을 수지기재에 접촉하도록 한 후, 상기 표면처리동박을 제거했을 때, 상기 수지기재의 헤이즈값이 75% 이하인 표면처리동박.
제 1항에 있어서,

상기 표면처리동박을 수지기재의 양면에 라미네이션하여 조화층이 형성된 면을 수지기재에 접촉하도록 한 후, 상기 표면처리동박을 제거했을 때, 상기 수지기재의 투명도가 80% 이상인 표면처리동박.
제 1항에 있어서,

상기 동박의 조화처리층 형성시 사용되는 도금액은 Mo, V, Co, Cu, H₂SO₄, Ga 중 적어도 하나 이상의 금속이온을 포함하는 표면처리동박.
제 5항에 있어서,

상기 동박의 조화처리층 형성시 사용되는 도금액 금속이온의 조성은 Mo 0.1 내지 3g/L, V 0.1 내지 0.5g/L, Co 0.1 내지 3g/L, Cu 10 내지 20g/L, H₂SO₄ 100 내지 200g/L, Ga 1 내지 10g/L인 표면처리동박.
Mo, V, Co, Cu, H₂SO₄, Ga 중 적어도 어느 하나 이상의 금속이온을 포함하는 도금액에 동박을 음극으로 배치하고, 조화처리하여 돌기물이 형성된 조화처리층을 포함하는 동박의 표면처리를 수행하되, 상기 조화처리층 돌기물의 높이는 1 내지 4 ㎛이고, 상기 돌기물과 돌기물 사이의 폭은 0.5 내지 7 ㎛이며, 상기 돌기물이 관찰단면 15 ㎛ 내에 2 내지 35개의 범위로 분포되어 있는 표면처리동박 제조방법.
제 7항에 있어서,

상기 동박의 조화처리는 Mo 0.1 내지 3g/L, V 0.1 내지 0.5g/L, Co 0.1 내지 3g/L, Cu 10 내지 20g/L, H₂SO₄ 100 내지 200g/L, Ga 1 내지 10g/L로 구성된 도금욕에서 실시하는 표면처리동박 제조방법.
제 7항에 있어서,

상기 조화처리층의 표면조도 Rz는 2.5 ㎛ 이하이며,

상기 표면처리동박의 회로 에칭 후 수지의 투과율이 90% 이상인 표면처리동박 제조방법.
제 7항에 있어서,

상기 표면처리동박을 수지기재의 양면에 라미네이션하여 조화층이 형성된 면을 수지기재에 접촉하도록 한 후, 상기 표면처리동박을 제거했을 때, 상기 수지기재의 헤이즈값이 75% 이하인 표면처리동박 제조방법.
제 7항에 있어서,

상기 표면처리동박을 수지기재의 양면에 라미네이션하여 조화층이 형성된 면을 수지기재에 접촉하도록 한 후, 상기 표면처리동박을 제거했을 때, 상기 수지기재의 투명도가 80% 이상인 표면처리동박 제조방법.