CN117320266A - 一种slp类载板及其制备工艺和应用 - Google Patents

一种slp类载板及其制备工艺和应用 Download PDF

Info

Publication number
CN117320266A
CN117320266A CN202311270977.0A CN202311270977A CN117320266A CN 117320266 A CN117320266 A CN 117320266A CN 202311270977 A CN202311270977 A CN 202311270977A CN 117320266 A CN117320266 A CN 117320266A
Authority
CN
China
Prior art keywords
layer
copper plating
dielectric layer
slp
far away
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311270977.0A
Other languages
English (en)
Inventor
沈榆程
许伟鸿
杨柳
何岳山
杨贵
黄海隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Newfield New Material Technology Co ltd
Original Assignee
Shenzhen Newfield New Material Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Newfield New Material Technology Co ltd filed Critical Shenzhen Newfield New Material Technology Co ltd
Priority to CN202311270977.0A priority Critical patent/CN117320266A/zh
Publication of CN117320266A publication Critical patent/CN117320266A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种SLP类载板及其制备工艺和应用。所述制备工艺包括如下步骤:在芯层两侧分别设置第一介质层A和第一介质层B,并设置盲孔;然后在第一介质层A和第一介质层B的一侧分别设置第一镀铜层A和第一镀铜层B;分别在第一镀铜层A和第一镀铜层B的一侧分别设置感光干膜,并设置线路图;然后进行图形电镀,得到第一金属层A和第一金属层B,除去感光干膜;对第一镀铜层A和第一镀铜层B进行闪蚀,得到第一线路层A和第一线路层B;重复上述步骤,得到多层线路板;在多层线路板的两侧分别设置阻焊层,得到SLP类载板。本发明通过对SLP类载板制备工艺的设计,使用不带铜箔的积层材料成功制备得到了SLP类载板。

Description

一种SLP类载板及其制备工艺和应用
技术领域
本发明属于电路元器件技术领域,具体涉及一种SLP类载板及其制备工艺和应用。
背景技术
SLP(substrate-like PCB,中文简称类载板)是下一代PCB硬板的发展方向,可将线宽/线距从HDI的40/50微米缩短到20/35微米,即最小线宽/线距将从HDI的40微米缩短到SLP的30微米以内。从制程上来看SLP更接近用于半导体封装的IC载板,但尚未达到IC载板的规格,其用途仍是搭载各种主被动元器件,仍属于PCB的范畴。智能手机用SLP板,同样面积电子元器件承载数量可以达到HDI两倍。SLP虽属于印制线路板,但从制程来看,其线宽/线距为20μm/35μm,无法采用减成法生产,需要使用半加成法工艺制程技术。
半加成法(SAP):由于减成法制作方式的局限性,为满足最高密度中介层的电气布线需求,半加成法应运而生。SAP利用化学镀铜技术来生成初始晶种层,不仅可用于生产出线宽/线距小于50μm/50μm的精细线路,且能解决由于线路铜箔较薄时减成法制作线路出现的众多问题,比如侧蚀及阻抗控制的问题。
半加成法(SAP)与改良型半加成法(mSAP)的区别:mSAP是在半加成法的工艺基础上进行改良而得的一种制作精细线路的线路制作技术;其主要制作原理与半加成法相似,均是对所需要的电路图形进行电镀加厚,然后将不需要的部分通过差分蚀刻快速蚀刻掉获得所需要的电路图形。但其与半加成法不同之处在于,mSAP技术采用3-5μm的超薄低轮廓铜箔,减少了半加成法的超薄铜箔的获得步骤。
传统的SLP类载板都是使用mSAP进行制程,在制备多层样品时需要使用带铜箔积层材料或者在积层材料上压合铜箔,而铜箔的价格昂贵,导致生产成本较高;同时如果直接使用不带铜箔的积层材料,又容易因为化学镀铜等工艺过程中化学药水不匹配,导致镀铜层与积层材料之间的结合力过低,最终导致铜层分离失效。
因此,如何在SLP类载板制备工艺中使用不带铜箔的积层材料,有效降低成本的同时,又能保证使用mSAP制程药水时积层材料与化学镀铜层的良好结合,提高镀铜层的附着力,从而避免产品因为铜层分离失效,已成为目前亟待解决的技术问题。
发明内容
针对现有技术的不足,本发明的目的在于提供一种SLP类载板及其制备工艺和应用。本发明通过对SLP类载板制备工艺的设计,进一步通过对第一介质层A和第一介质层B的设计,实现了在SLP类载板制备工艺中使用不带铜箔的积层材料,有效降低成本的同时,又能保证使用mSAP制程时,积层材料与化学镀铜层的良好结合,提高镀铜层的附着力,从而避免产品因为铜层分离失效。
需要说明的是,本发明提供的SLP类载板中积层材料是指依次层叠设置的第一介质层A、芯层和第一介质层B。
为达此目的,本发明采用以下技术方案:
S1:在芯层两侧分别设置第一介质层A和第一介质层B(得到积层材料),在第一介质层A和第一介质层B上设置盲孔;
S2:在第一介质层A远离芯层的一侧设置第一镀铜层A,在第一介质层B远离芯层的一侧设置第一镀铜层B;
S3:分别在第一镀铜层A和第一镀铜层B远离芯层的一侧设置感光干膜,通过曝光、显影在第一镀铜层A和第一镀铜层B上设置线路图;
S4:进行图形电镀,在第一介质层A远离芯层的一侧得到第一金属层A,在第一介质层B远离芯层的一侧得到第一金属层B,然后除去感光干膜;
S5:通过对第一镀铜层A和第一镀铜层B进行闪蚀,在第一介质层A远离芯层一侧得到第一线路层A,在第一介质层B远离芯层一侧得到第一线路层B;
S6:重复n次步骤S1~S6,得到多层线路板;其中,n为≥1的整数;
S7:在多层线路板的两侧分别设置阻焊阻焊层,得到SLP类载板。
本发明中,本发明使用不含铜箔的基膜(代指依次层叠设置的第一介质层A、芯层和第一介质层B)作为积层材料,替换SLP类载板中带铜箔的积层材料,同时沿用SLP类载板的mSAP工艺进行制程,沿用SLP类载板的mSAP工艺及相关设备,避免SAP工艺需要的大量设备投入;在满足SLP类载板生产精细线路需求的同时,能够避免使用3μm超薄铜箔,有效降低生产成本。
本发明通过对SLP类载板制备工艺的设计,进一步通过对第一介质层A和第一介质层B的设计,实现了在SLP类载板制备工艺中使用不带铜箔的积层材料,有效降低成本的同时,又能保证使用mSAP制程时,积层材料与化学镀铜层的良好结合,提高镀铜层的附着力,从而避免产品因为铜层分离失效。
以下作为本发明的优选技术方案,但不作为对本发明提供的技术方案的限制,通过以下优选的技术方案,可以更好的达到和实现本发明的目的和有益效果。
作为本发明的优选技术方案,所述芯层包括依次层叠设置的基板线路层A、基板和基板线路层B,所述第一介质层A设置于所述基板线路层A远离所述基板的一侧,所述第一介质层B设置于所述基板线路层B远离所述基板的一侧。
优选的,所述芯层采用如下方法制备得到,所述方法包括如下步骤:
S0:对两侧分别设置有金属层A和金属层B的基板制备内层基板线路,在基板两侧分别得到基板线路层A和基板线路层B,得到芯层。
作为本发明的优选技术方案,所述第一介质层A和所述第一介质层B均为不含玻璃纤维的介质层。
作为本发明的优选技术方案,所述第一介质层A和第一介质层B各自独立地选自含有纳米三氧化二铝和/或改性二氧化硅的介质层。
纳米三氧化二铝能够在介质层表面形成提供纳米级的小山丘和凹坑,提高其粗糙度,通过化学药水处理后能够在介质层表面形成微观多孔结构,为后续沉积的镀铜层提供较深的锚定位点,从而增强化学镀铜层与介质层之间的物理机械作用,提升介质层和镀铜层之间的结合力。
改性二氧化硅的使用,可以在介质层表面形成了极性官能团,能够提高化学镀铜过程中镀铜液与介质层表面的亲和性,从而有利于化学镀铜过程中金属种子层的附着和生长,进而提高介质层和镀铜层之间的结合力。
本发明中,通过选用含有纳米三氧化二铝和/或改性二氧化硅的介质层作为第一介质层A、第一介质层B,可以提高第一介质层A和第一介质层B分别与第一镀铜层A、第一镀铜层B之间的结合力。
优选的,所述纳米三氧化二铝的平均粒径为50~130nm,例如可以是50nm、60nm、70nm、80nm、90nm、100nm、110nm、120nm或130nm等。
本发明中,通过控制纳米三氧化二铝的平均粒径在特定的范围内,可得到粗糙度适宜的第一介质层A和第一介质层B,便于后续第一镀铜层A和第一镀铜层B的附着,提高介质层与镀铜层之间的结合力。若纳米三氧化二铝的平均粒径过大或过小,则会导致第一介质层A和第一介质层B表面的粗糙度过小或过大,使第一介质层A与第一镀铜层A之间的结合力较差,使第一介质层B与第一镀铜层B之间的结合力较差。
优选的,以所述介质层的质量百分含量为100%计,所述纳米三氧化二铝的质量百分含量为5~10%,例如可以是5%、5.5%、6%、6.5%、7%、7.5%、8%、8.5%、9%、9.5%或10%等。
需要说明的是,若第一介质层A和第一介质层B选用含有纳米三氧化二铝的介质层,则第一介质层A和第一介质层B中纳米三氧化二铝的质量百分含量各自独立地符合上述要求即可。
本发明中,通过控制第一介质层A、第一介质层B中纳米三氧化二铝的含量在特定的范围内,可进一步提高第一介质层A和第一介质层B分别与第一镀铜层A、第一镀铜层B之间的结合力,进而制备得到性能优异的SLP类载板。
优选的,所述改性二氧化硅的平均粒径为200~600nm,例如可以是200nm、250nm、300nm、350nm、400nm、450nm、500nm、550nm或600nm等。
优选的,所述改性二氧化硅选自羟基化二氧化硅、羧基化二氧化硅或氨基化二氧化硅中的任意一种或至少两种的组合。
本发明中,通过选用特定改性的二氧化硅,通过在第一介质层A和第一介质层B表面形成了特定的极性官能团,提高化学镀铜过程中镀铜液与第一介质层A和第一介质层B表面的亲和性,进而提高第一介质层A和第一介质层B分别与第一镀铜层A、第一镀铜层B之间的结合力。
优选的,以所述介质层的质量百分含量为100%计,所述改性二氧化硅的质量百分含量为10~20%,例如可以是10%、11%、12%、13%、14%、15%、16%、17%、18%、19%或20%等。
同理,需要说明的是,若第一介质层A和第一介质层B选用含有改性二氧化硅的介质层,则第一介质层A和第一介质层B中改性二氧化硅的质量百分含量各自独立地符合上述要求即可。
本发明通过控制第一介质层A、第一介质层B中改性二氧化硅的含量在特定的范围内,进一步提高第一介质层A和第一介质层B分别与第一镀铜层A、第一镀铜层B之间的结合力,进而制备得到性能优异的SLP类载板。
作为本发明的优选技术方案,所述第一介质层A和所述第一介质层B均为含有纳米三氧化二铝和改性二氧化硅的介质层。
本发明中,通过纳米三氧化二铝和改性二氧化硅的共同使用,可进一步提高第一介质层A和第一介质层B分别与第一镀铜层A、第一镀铜层B之间的结合力。
作为本发明的优选技术方案,所述第一介质层A和所述第一介质层B的厚度各自独立地为20~200μm,例如可以是20μm、40μm、60μm、80μm、100μm、120μm、140μm、160μm、180μm或200μm等。
需要说明的是,本发明使用的第一介质层A和第一介质层B可以是市售商品,也可以自制得到,只需要其满足其制备原料中不含玻璃纤维,含有特定含量的述纳米三氧化二铝和/或改性二氧化硅即可。可参考CN116042157A、CN115353825A、CN115305047A、CN114561170A专利中的内容制备得到。
作为本发明的优选技术方案,所述第一介质层A上的所述盲孔用于基板线路层A与第一线路层A电连接;
所述第一介质层B上的所述盲孔用于基板线路层B与第一线路层B电连接。
本发明中,盲孔的设置会至少部分暴露基板线路层A和基板线路层B,使基板线路层A与第一线路层A电连接,基板线路层B与第一线路层B电连接。
优选地,设置所述盲孔的方法为激光钻孔。
优选地,所述激光钻孔后,还包括后处理地步骤。
优选地,所述后处理地方法包括:采用Desmear工艺,去除盲孔烧蚀后的残渣。
优选地,设置所述第一镀铜层A和第一镀铜层B的工艺包括化学镀铜工艺。
作为本发明的优选技术方案,步骤S7中,n为2~10的整数,例如可以是2、3、4、5、6、7、8、9或10。
作为本发明的优选技术方案,所述SLP类载板的制备工艺具体包括如下步骤:
S0:对两侧分别设置有金属层A和金属层B的基板制备内层基板线路,在基板两侧分别得到基板线路层A和基板线路层B,得到芯层;
S1:在芯层两侧分别设置厚度为20~200μm的第一介质层A和厚度为20~200μm的第一介质层B,通过激光钻孔,在第一介质层A和第一介质层B上分别设置盲孔,采用Desmear工艺,去除盲孔烧蚀后的残渣;
S2:经化学镀铜工艺,在第一介质层A远离芯层的一侧设置第一镀铜层A,在第一介质层B远离芯层的一侧设置第一镀铜层B;
S3:分别在第一镀铜层A和第一镀铜层B远离芯层的一侧设置感光干膜,通过曝光、显影在第一镀铜层A和第一镀铜层B上设置线路图;
S4:进行图形电镀,在第一介质层A远离芯层的一侧得到第一金属层A,在第一介质层B远离芯层的一侧得到第一金属层B,然后除去感光干膜;
S5:通过对第一镀铜层A和第一镀铜层B进行闪蚀,在第一介质层A远离芯层一侧得到第一线路层A,在第一介质层B远离芯层一侧得到第一线路层B;
S6:重复2~10次步骤S1~S6,得到多层线路板;
S7:在多层线路板的两侧分别设置阻焊层,得到SLP类载板。
需要说明的是,S1中在芯层两侧分别设置第一介质层A和第一介质层B的方法包括经真空贴膜机进行层压。
S3中,在第一镀铜层A和第一镀铜层B远离芯层的一侧设置感光干膜的方法包括贴覆,本发明中,在第一镀铜层A和第一镀铜层B远离芯层的一侧贴覆感光干膜,通过曝光,在第一镀铜层A和第一镀铜层B上分别设计线路图形,其中有效的线路图形位置(即后续形成第一线路层A和第一线路层B)不进行UV光照射,通过显影将未曝光位置的干膜去掉以露出未曝光位置的外层线路图形。
S4中,本发明中,对于第一金属层A和第一金属层B的厚度没有特殊的限制,第一金属层A和第一金属层B远离芯层的一侧表面基本与感光干膜远离芯层的一侧表面持平,可避免图形电镀过程中材料的浪费。
本发明中,第一金属层A和第一金属层B的各自独立地选自铜金属层。
S5中,对第一镀铜层A和第一镀铜层B进行闪蚀后,会去除部分第一镀铜层A和第一镀铜层B,去除的部分是经S3图形电镀后未被电镀金属覆盖的部分。
S7中,通过在多层线路板的两侧分别印刷阻焊油墨,得到阻焊层,本发明对于阻焊层的厚度没有任何特殊的限制,本领域常用的厚度范围均适用。
第二方面,本发明提供一种如第一方面所述的SLP类载板的制备工艺制备得到的SLP类载板。
第三方面,本发明提供一种如第二方面所述的SLP类载板的应用,所述SLP类载板用于制备电子元器件。
与现有技术相比,本发明具有以下有益效果:
(1)本发明中,本发明选用不含铜箔的积层材料,替换SLP类载板中带铜箔的积层材料,同时沿用SLP类载板的mSAP工艺进行制程,沿用SLP类载板的mSAP工艺及相关设备,避免SAP工艺需要的大量设备投入;在满足SLP类载板生产精细线路需求的同时,能够避免使用3μm超薄铜箔,有效降低了生产成本;
(2)本发明通过对SLP类载板制备工艺的设计,进一步通过对第一介质层A和第一介质层B的设计,实现了在SLP类载板制备工艺中使用不带铜箔的积层材料,有效降低成本的同时,又能保证使用mSAP制程时,积层材料与化学镀铜层的良好结合,提高镀铜层的附着力,从而避免产品因为铜层分离失效,介质层和镀铜层之间的结合力为≥0.52N/cm,具体为0.52~0.63N/cm。
附图说明
图1-7依次是本发明实施例1提供的SLP类载板的制备工艺中步骤S0~步骤S6的制备流程示意图;
图8是本发明实施例1制备得到的SLP类载板的结构示意图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。本领域技术人员应该明了,所述实施例仅仅是帮助理解本发明,不应视为对本发明的具体限制。
下述制备例、实施例和对比例中部分组分来源如下所述:
PET离型膜:藤森工业公司制“FILMBYNAKF”。
纳米三氧化二铝的制备方法:本发明根据CN115924948A专利文件提供的方法制备不同粒径的纳米三氧化二铝。
羟基化二氧化硅的制备方法:将10g二氧化硅(平均粒径为400nm,购自日本雅都玛公司)加入到500mL 5wt%氢氧化钠溶液中,80℃水浴加热并快速搅拌反应2小时后冷却至室温,用去离子水洗脱去残余的氢氧化钠,60℃下干燥12h,得到羟基化二氧化硅。
羧基化二氧化硅的制备方法:将1g硅烷偶联剂KH550、1g丁二酸酐均匀分散在500mL N,N-二甲基甲酰中,搅拌3h后,向其中加入5g二氧化硅,并加入100mL去离子水,继续搅拌5h;搅拌结束后用无水乙醇与去离子水洗涤,60℃下干燥12h,得到羧基化二氧化硅,其中使用的二氧化硅为平均粒径为400nm,购自日本雅都玛公司,或者,使用的二氧化硅为平均粒径为200nm,购自日本雅都玛公司。
氨基化二氧化硅的制备方法:将3g二氧化硅(平均粒径为600nm,购自日本雅都玛公司)加入到300mL的去离子水中,在室温下超声分散30min,待颗粒分散均匀后向溶液中加入3mL 3-氨基丙基三乙氧基硅烷,然后利用磷酸氢二钠与磷酸二氢钠配制成的缓冲液将溶液体系pH调至7.5;将溶液移取至三口烧瓶中,70℃水浴下搅拌12h,反应后,用离心机将纳米颗粒与溶剂进行分离,去离子水反复清洗三次,置于120℃真空干燥箱中干燥24h去除水分,得到氨基化二氧化硅。
巯基化二氧化硅的制备方法:将无水乙醇80mL、去离子水15mL和氨水5mL混合,于40℃恒温水浴锅中搅拌15min,使各组分混合均匀;称量5mg二氧化硅(平均粒径为400nm,购自日本雅都玛公司)加入混合液中,于40℃恒温水浴锅中继续匀速搅拌,向体系中加入0.04g的巯基化试剂,反应30h后取出;在120000r/min转速下离心5min,留下固体物,先用50%乙醇溶液清洗离心两次,再用无水乙醇清洗离心两次;将得到的固体超声分散,干燥,得到巯基化二氧化硅。
本发明根据CN116042157A专利文件提供的介质层的制备方法,提供如下介质层。
制备例1
本制备例提供一种含有纳米三氧化二铝和改性二氧化硅的介质层;除了溶剂环己酮外,以其他组分的总含量为100%计,所述介质层的制备原料包括如下质量百分含量的组分:
双酚A型环氧树脂(828US,购自日本三菱化学公司)5%、联苯型环氧树脂(NC3000L,购自日本化药公司)12.5%、联苯芳烷基型环氧树脂(YX4000HK,购自日本三菱化学公司)12.5%、苯氧树脂(YL7553BH30,购自日本三菱化学公司)3.5%、活性酯固化剂(HPC-8000-65T,购自DIC公司)7.5%、碳二亚胺固化剂(V-03,购自日清纺化学公司)5%、苯酚固化剂(LA-3018-50P,购自日本明和化成公司)3.75%、4-二甲基氨基吡啶0.25%、二氧化硅(平均粒径为400nm,购自日本雅都玛公司)27%、纳米三氧化二铝(平均粒径为100nm,由如上方法制备得到)8%、羧基化二氧化硅(平均粒径为400nm,由如上方法制备得到)15%。
除了溶剂环己酮外,以其他组分的总含量为100%计,所述介质层的制备原料还包括溶剂环己酮150%。
所述介质层的制备方法如下:
将各组分按上述比例混合均匀合后,涂覆于PET离型膜上,在80℃下干燥10min后,得到带离型膜的介质层,介质层厚度为40μm。
制备例2
本制备例提供一种含有纳米三氧化二铝和改性二氧化硅的介质层,与制备例1的区别仅在于:
将质量百分含量为27%的二氧化硅(平均粒径为400nm)替换为质量百分含量为25%的二氧化硅(平均粒径为400nm);
将质量百分含量为8%的纳米三氧化二铝(平均粒径为100nm)替换为质量百分含量为5%的纳米三氧化二铝(平均粒径为100nm);
将质量百分含量为15%的羧基化二氧化硅(平均粒径为400nm)替换为质量百分含量为20%的羧基化二氧化硅(平均粒径为400nm);
其他条件与制备例1相同。
制备例3
本制备例提供一种含有纳米三氧化二铝和改性二氧化硅的介质层,与制备例1的区别仅在于:
将质量百分含量为27%的二氧化硅(平均粒径为400nm)替换为质量百分含量为30%的二氧化硅(平均粒径为400nm);
将质量百分含量为8%的纳米三氧化二铝(平均粒径为100nm)替换为质量百分含量为10%的纳米三氧化二铝(平均粒径为100nm);
将质量百分含量为15%的羧基化二氧化硅(平均粒径为400nm)替换为质量百分含量为10%的羧基化二氧化硅(平均粒径为400nm);
其他条件与制备例1相同。
制备例4
本制备例提供一种含有纳米三氧化二铝的介质层,与制备例1的区别仅在于:
将质量百分含量为27%的二氧化硅(平均粒径为400nm)替换为质量百分含量为40%的二氧化硅(平均粒径为400nm);
将质量百分含量为8%的纳米三氧化二铝(平均粒径为100nm)替换为质量百分含量为10%的纳米三氧化二铝(平均粒径为50nm);
将质量百分含量为15%的羧基化二氧化硅(平均粒径为400nm)替换为质量百分含量为0%的羧基化二氧化硅(平均粒径为400nm);
其他条件与制备例1相同。
制备例5
本制备例提供一种含有纳米三氧化二铝的介质层,与制备例1的区别仅在于:
将质量百分含量为27%的二氧化硅(平均粒径为400nm)替换为质量百分含量为43%的二氧化硅(平均粒径为400nm);
将质量百分含量为8%的纳米三氧化二铝(平均粒径为100nm)替换为质量百分含量为7%的纳米三氧化二铝(平均粒径为130nm);
将质量百分含量为15%的羧基化二氧化硅(平均粒径为400nm)替换为质量百分含量为0%的羧基化二氧化硅(平均粒径为400nm);
其他条件与制备例1相同。
制备例6
本制备例提供一种含有纳米三氧化二铝的介质层,与制备例1的区别仅在于:
将质量百分含量为27%的二氧化硅(平均粒径为400nm)替换为质量百分含量为45%的二氧化硅(平均粒径为400nm);
将质量百分含量为8%的纳米三氧化二铝(平均粒径为100nm)替换为质量百分含量为5%的纳米三氧化二铝(平均粒径为50nm);
将质量百分含量为15%的羧基化二氧化硅(平均粒径为400nm)替换为质量百分含量为0%的羧基化二氧化硅(平均粒径为400nm);
其他条件与制备例1相同。
制备例7
本制备例提供一种含有纳米三氧化二铝的介质层,与制备例1的区别仅在于:
将平均粒径为100nm的纳米三氧化二铝替换为平均粒径为50nm的纳米三氧化二铝,其用量不变;
其他条件与制备例1相同。
制备例8
本制备例提供一种含有纳米三氧化二铝的介质层,与制备例1的区别仅在于:
将平均粒径为100nm的纳米三氧化二铝替换为平均粒径为130nm的纳米三氧化二铝,其用量不变;
其他条件与制备例1相同。
制备例9
本制备例提供一种含有纳米三氧化二铝的介质层,与制备例1的区别仅在于:
将平均粒径为100nm的纳米三氧化二铝替换为平均粒径为20nm的纳米三氧化二铝,其用量不变;
其他条件与制备例1相同。
制备例10
本制备例提供一种含有纳米三氧化二铝的介质层,与制备例1的区别仅在于:
将平均粒径为100nm的纳米三氧化二铝替换为平均粒径为200nm的纳米三氧化二铝,其用量不变;
其他条件与制备例1相同。
制备例11
本制备例提供一种含有改性二氧化硅的介质层,与制备例1的区别仅在于:
将质量百分含量为27%的二氧化硅(平均粒径为400nm)替换为质量百分含量为30%的二氧化硅(平均粒径为400nm);
将质量百分含量为8%的纳米三氧化二铝(平均粒径为100nm)替换为质量百分含量为0%的纳米三氧化二铝(平均粒径为100nm);
将质量百分含量为15%的羧基化二氧化硅(平均粒径为400nm)替换为质量百分含量为20%的羧基化二氧化硅(平均粒径为200nm);
其他条件与制备例1相同。
制备例12
本制备例提供一种含有改性二氧化硅的介质层,与制备例12的区别仅在于:
将质量百分含量为27%的二氧化硅(平均粒径为400nm)替换为质量百分含量为34%的二氧化硅(平均粒径为400nm);
将质量百分含量为8%的纳米三氧化二铝(平均粒径为100nm)替换为质量百分含量为0%的纳米三氧化二铝(平均粒径为100nm);
将质量百分含量为15%的羧基化二氧化硅(平均粒径为400nm)替换为质量百分含量为16%的羟基化二氧化硅(平均粒径为400nm);
其他条件与制备例1相同。
制备例13
本制备例提供一种含有改性二氧化硅的介质层,与制备例1的区别仅在于:
将质量百分含量为27%的二氧化硅(平均粒径为400nm)替换为质量百分含量为30%的二氧化硅(平均粒径为400nm);
将质量百分含量为8%的纳米三氧化二铝(平均粒径为100nm)替换为质量百分含量为0%的纳米三氧化二铝(平均粒径为100nm);
将质量百分含量为15%的羧基化二氧化硅(平均粒径为400nm)替换为质量百分含量为11%的氨基化二氧化硅(平均粒径为600nm);
其他条件与制备例1相同。
制备例14
本制备例提供一种含有改性二氧化硅的介质层,与制备例1的区别仅在于:
将平均粒径为400nm的羧基化二氧化硅替换为平均粒径为400nm的巯基化二氧化硅,其用量不变;
其他条件与制备例1相同。
制备例15
本制备例提供一种含有二氧化硅的介质层,与制备例1的区别仅在于:
将质量百分含量为8%的纳米三氧化二铝(平均粒径为100nm)替换为质量百分含量为8%的二氧化硅(平均粒径为500nm,,购自苏州锦艺);
将质量百分含量为15%的羧基化二氧化硅(平均粒径为400nm)替换为质量百分含量为15%的二氧化硅(平均粒径为500nm,,购自苏州锦艺);
其他条件与制备例1相同。
实施例1
本实施例提供一种SLP类载板及其制备工艺,所述制备工艺包括如下步骤:
S0:对两侧分别设置有金属层A和金属层B的基板制备内层基板线路,基板厚度为800μm,在基板两侧分别得到基板线路层A和基板线路层B,得到芯层(如图1所示);
S1:使用真空贴膜机,在芯层两侧经真空层压分别设置第一介质层A和第一介质层B,介质层厚度为40μm,通过激光钻孔,在第一介质层A和第一介质层B上分别设置盲孔,采用Desmear工艺,去除盲孔烧蚀后的残渣(如图2所示);
S2:经化学镀铜工艺,在第一介质层A远离芯层的一侧设置第一镀铜层A,在第一介质层B远离芯层的一侧设置第一镀铜层B(如图3所示);
S3:分别在第一镀铜层A和第一镀铜层B远离芯层的一侧设置感光干膜,通过曝光、显影在第一镀铜层A和第一镀铜层B上设置线路图(如图4所示);
S4:进行图形电镀,在第一介质层A远离芯层的一侧得到第一金属层A,在第一介质层B远离芯层的一侧得到第一金属层B,然后除去感光干膜(如图5所示);
S5:通过对第一镀铜层A和第一镀铜层B进行闪蚀,在第一介质层A远离芯层一侧得到第一线路层A,在第一介质层B远离芯层一侧得到第一线路层B(如图6所示);
S6:重复2~10次步骤S1~S6,得到多层线路板(如图7所示);
S7:在多层线路板的两侧分别印刷阻焊油墨,得到阻焊层,完成SLP类载板的制备,SLP类载板的结构示意图如图8所示。
实施例2-15
实施例2-15分别提供一种SLP类载板及其制备工艺,与实施例1的区别仅在于:
实施例2-15步骤S1中使用的第一介质层A和第一介质层B均依次由制备例2-15提供;
其他条件与实施例1相同。
对比例1
本对比例提供一种使用SLP类载板及其制备工艺,所述制备工艺包括如下步骤
S0:对两侧分别设置有金属层A和金属层B的基板制备内层基板线路,基板选用日立化成的MCL-E-705G,在基板两侧分别得到基板线路层A和基板线路层B,得到芯层;
S1:使用压机,在芯层两侧经层压分别设置第一带铜介质层A(由半固化片A和铜箔A组成)、第一带铜介质层B(由半固化片B和铜箔B),半固化片选用台光电子的EM370(D),铜箔选用长荣科技的为PK-HTE-LP3,通过激光钻孔,在第一带铜介质层A和第一带铜介质层B上分别设置盲孔,采用Desmear工艺,去除盲孔烧蚀后的残渣;
S2:经化学镀铜工艺,在第一带铜介质层A远离芯层的一侧设置第一镀铜层A,在第一带铜介质层B远离芯层的一侧设置第一镀铜层B;
S3:分别在第一镀铜层A和第一镀铜层B远离芯层的一侧设置感光干膜,通过曝光、显影在第一镀铜层A和第一镀铜层B上设置线路图;
S4:进行图形电镀,在第一介质层A远离芯层的一侧得到第一金属层A,在第一介质层B远离芯层的一侧得到第一金属层B,然后除去感光干膜;
S5:通过对第一镀铜层A和第一镀铜层B进行闪蚀,在第一介质层A远离芯层一侧得到第一线路层A,在第一介质层B远离芯层一侧得到第一线路层B;
S6:重复2~10次步骤S1~S6,得到多层线路板;
S7:在多层线路板的两侧分别印刷阻焊油墨,得到阻焊层,完成SLP类载板的制备。
对上述实施例和对比例提供的SLP类载板的性能进行测试,具体测试方法如下:
介质层与镀铜层之间的结合力:使用抗剥离强度测试仪(广东鼎麓“RAY-BL01”)测试评价用基板镀铜层的剥离强度,在镀铜层上切出宽度10mm、长度100mm的矩形切痕,将该矩形一端剥离并用抗剥离强度测试仪的夹具夹持,以500mm/min的速率沿垂直方向剥下前述矩形部分,记录对应负荷(N/cm)。
上述性能测试结果如下表1所示:
表1
结合力(N/cm)
实施例1 0.63
实施例2 0.62
实施例3 0.63
实施例4 0.53
实施例5 0.52
实施例6 0.53
实施例7 0.58
实施例8 0.57
实施例9 0.45
实施例10 0.46
实施例11 0.52
实施例12 0.53
实施例13 0.52
实施例14 0.39
实施例15 0.40
对比例1 0.39
由上述内容可知,本发明选用不含铜箔的积层材料,替换SLP类载板中带铜箔的积层材料,同时沿用SLP类载板的mSAP工艺进行制程,沿用SLP类载板的mSAP工艺及相关设备,避免SAP工艺需要的大量设备投入;在满足SLP类载板生产精细线路需求的同时,能够避免使用3μm超薄铜箔,有效降低了生产成本;同时,本发明通过对SLP类载板制备工艺的设计,进一步通过对第一介质层A和第一介质层B的设计,使用具有特定粒径、特定含量的纳米三氧化二铝和/或特定改性二氧化硅的介质层,实现了在SLP类载板制备工艺中使用不带铜箔的积层材料,有效降低成本的同时,又能保证使用mSAP制程时,积层材料与化学镀铜层的良好结合,提高镀铜层的附着力,从而避免产品因为铜层分离失效,介质层和镀铜层之间的结合力为≥0.52N/cm,具体为0.52~0.63N/cm。
通过实施例1-8、实施例11-13可知,本发明通过选用含有特定含量的纳米三氧化二铝和特定含量的改性二氧化硅的介质层作为第一介质层A和第一介质层B,可进一步提高SLP类载板的性能,进一步提高了介质层和镀铜层之间的结合力,其结合力为0.57~0.63N/cm。
通过实施例1-3、实施例7-10可知,本发明中通过控制纳米三氧化二铝的平均粒径在特定的范围内,可进一步提高提高介质层和镀铜层之间的结合力。
通过实施例11-15可知,本发明通过选用特定的改性二氧化硅,可进一步提高介质层和镀铜层之间的结合力。
对比例1中使用带有铜箔的基层材料制备SLP类载板,使得积层材料与镀铜层之间的结合力较低,且SLP类载板的生产成本较高。
由上述内容可知,本发明选用不含铜箔的积层材料,通过对第一介质层A和第一介质层B的设计,实现了在SLP类载板制备工艺中使用不带铜箔的积层材料,有效降低成本的同时,又能保证使用mSAP制程时,积层材料与化学镀铜层的良好结合,提高镀铜层的附着力,从而避免产品因为铜层分离失效。
申请人声明,本发明通过上述实施例来说明本发明的详细工艺流程,但本发明并不局限于上述详细工艺流程,即不意味着本发明必须依赖上述详细工艺流程才能实施。所属技术领域的技术人员应该明了,对本发明的任何改进,对本发明产品各原料的等效替换及辅助成分的添加、具体方式的选择等,均落在本发明的保护范围和公开范围之内。

Claims (10)

1.一种SLP类载板的制备工艺,其特征在于,所述制备工艺包括如下步骤:
S1:在芯层两侧分别设置第一介质层A和第一介质层B,在第一介质层A和第一介质层B上设置盲孔;
S2:在第一介质层A远离芯层的一侧设置第一镀铜层A,在第一介质层B远离芯层的一侧设置第一镀铜层B;
S3:分别在第一镀铜层A和第一镀铜层B远离芯层的一侧设置感光干膜,通过曝光、显影在第一镀铜层A和第一镀铜层B上设置线路图;
S4:进行图形电镀,在第一介质层A远离芯层的一侧得到第一金属层A,在第一介质层B远离芯层的一侧得到第一金属层B,然后除去感光干膜;
S5:通过对第一镀铜层A和第一镀铜层B进行闪蚀,在第一介质层A远离芯层一侧得到第一线路层A,在第一介质层B远离芯层一侧得到第一线路层B;
S6:重复n次步骤S1~S6,得到多层线路板;其中,n为≥1的整数;
S7:在多层线路板的两侧分别设置阻焊层,得到SLP类载板。
2.根据权利要求1所述的SLP类载板的制备工艺,其特征在于,所述芯层包括依次层叠设置的基板线路层A、基板和基板线路层B,所述第一介质层A设置于所述基板线路层A远离所述基板的一侧,所述第一介质层B设置于所述基板线路层B远离所述基板的一侧;
优选的,所述芯层采用如下方法制备得到,所述方法包括如下步骤:
S0:对两侧分别设置有金属层A和金属层B的基板制备内层基板线路,在基板两侧分别得到基板线路层A和基板线路层B,得到芯层。
3.根据权利要求1或2所述的SLP类载板的制备工艺,其特征在于,所述第一介质层A和第一介质层B各自独立地选自含有纳米三氧化二铝和/或改性二氧化硅的介质层;
优选的,所述纳米三氧化二铝的平均粒径为50~130nm;
优选的,以所述介质层的质量百分含量为100%计,所述纳米三氧化二铝的质量百分含量为5~10%;
优选的,所述改性二氧化硅的平均粒径为200~600nm;
优选的,所述改性二氧化硅选自羟基化二氧化硅、羧基化二氧化硅或氨基化二氧化硅中的任意一种或至少两种的组合;
优选的,以所述介质层的质量百分含量为100%计,所述改性二氧化硅的质量百分含量为10~20%。
4.根据权利要求3所述的SLP类载板的制备工艺,其特征在于,所述第一介质层A和所述第一介质层B均为含有纳米三氧化二铝和改性二氧化硅的介质层。
5.根据权利要求1-4任一项所述的SLP类载板的制备工艺,其特征在于,所述第一介质层A和所述第一介质层B的厚度各自独立地为20~200μm。
6.根据权利要求1-5任一项所述的SLP类载板的制备工艺,其特征在于,所述第一介质层A上的所述盲孔用于基板线路层A与第一线路层A电连接;
所述第一介质层B上的所述盲孔用于基板线路层B与第一线路层B电连接;
优选地,设置所述盲孔的方法为激光钻孔;
优选地,所述激光钻孔后,还包括后处理地步骤;
优选地,所述后处理地方法包括:采用Desmear工艺,去除盲孔烧蚀后的残渣;
优选地,设置所述第一镀铜层A和第一镀铜层B的工艺包括化学镀铜工艺。
7.根据权利要求1-6任一项所述的SLP类载板的制备工艺,其特征在于,步骤S5中,n为2~10的整数。
8.根据权利要求1-7任一项所述的SLP类载板的制备工艺,其特征在于,所述制备工艺具体包括如下步骤:
S0:对两侧分别设置有金属层A和金属层B的基板上制备内层基板线路,在基板两侧分别得到基板线路层A和基板线路层B,得到芯层;
S1:在芯层两侧分别设置厚度为20~200μm的第一介质层A和厚度为20~200μm的第一介质层B,通过激光钻孔,在第一介质层A和第一介质层B上分别设置盲孔,采用Desmear工艺,去除盲孔烧蚀后的残渣;
S2:经化学镀铜工艺,在第一介质层A远离芯层的一侧设置第一镀铜层A,在第一介质层B远离芯层的一侧设置第一镀铜层B;
S3:分别在第一镀铜层A和第一镀铜层B远离芯层的一侧设置感光干膜,通过曝光、显影在第一镀铜层A和第一镀铜层B上设置线路图;
S4:进行图形电镀,在第一介质层A远离芯层的一侧得到第一金属层A,在第一介质层B远离芯层的一侧得到第一金属层B,然后除去感光干膜;
S5:通过对第一镀铜层A和第一镀铜层B进行闪蚀,在第一介质层A远离芯层一侧得到第一线路层A,在第一介质层B远离芯层一侧得到第一线路层B;
S6:重复2~10次步骤S1~S6,得到多层线路板;
S7:在多层线路板的两侧设置阻焊层,得到SLP类载板。
9.一种如权利要求1-8任一项所述的SLP类载板的制备工艺制备得到的SLP类载板。
10.一种如权利要求9所述的SLP类载板的应用,其特征在于,所述SLP类载板用于制备电子元器件。
CN202311270977.0A 2023-09-27 2023-09-27 一种slp类载板及其制备工艺和应用 Pending CN117320266A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311270977.0A CN117320266A (zh) 2023-09-27 2023-09-27 一种slp类载板及其制备工艺和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311270977.0A CN117320266A (zh) 2023-09-27 2023-09-27 一种slp类载板及其制备工艺和应用

Publications (1)

Publication Number Publication Date
CN117320266A true CN117320266A (zh) 2023-12-29

Family

ID=89280694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311270977.0A Pending CN117320266A (zh) 2023-09-27 2023-09-27 一种slp类载板及其制备工艺和应用

Country Status (1)

Country Link
CN (1) CN117320266A (zh)

Similar Documents

Publication Publication Date Title
CN102917536B (zh) 附有粘着辅助剂的金属箔及使用其的印刷配线板
KR100389468B1 (ko) 수지피복 복합체박, 그 제조방법 및 용도
TWI528873B (zh) 鍍敷製程用底塗層、配線板用積層板及其製造方法、多層配線板及其製造方法
US20150096173A1 (en) Method for Constructing an External Circuit structure
JP5482083B2 (ja) 配線板用積層板及びその製造方法、プライマー層用樹脂フィルム、多層配線板及びその製造方法
DE102004006312A1 (de) Verfahren zur Herstellung einer isolierenden Harzzusammensetzung, eine isolierende Harzzusammensetzung, eine mehrschichtige Leiterplatte und ein Verfahren für deren Herstellung
US6866739B2 (en) Film with metal foil
CN101583489A (zh) 绝缘树脂片层叠体、层叠该绝缘树脂片层叠体而成的多层印刷布线板
US7485361B2 (en) Multilayered printed wiring board and manufacturing method thereof
TW201615685A (zh) 樹脂組成物、樹脂硬化物、配線板以及配線板的製造方法
KR20080028819A (ko) 대 수지 접착층 및 이를 이용한 적층체의 제조 방법
CN112312662A (zh) 一种精细线路印制电路板的制作方法
US20130033671A1 (en) Liquid crystal polymer (lcp) surface layer adhesion enhancement
JP4129166B2 (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
JP2007288152A (ja) 積層板
JPH0690074A (ja) 超小型電子回路パッケージの製造方法
JP2009176889A (ja) 多層プリント配線板用絶縁樹脂組成物、支持体付き絶縁フィルム、多層プリント配線板及びその製造方法
JP2009188163A (ja) 多層プリント配線板用支持体付き絶縁フィルム、多層プリント配線板およびその製造方法
CN117320266A (zh) 一种slp类载板及其制备工艺和应用
JP2008135728A (ja) 多層プリント配線板の製造方法及びその製造方法で得られた多層プリント配線板
JP3631682B2 (ja) 多層配線基板及びその製造方法
JP4400060B2 (ja) 絶縁樹脂組成物及びその使用
JP3142511B2 (ja) 無電解メッキ用接着剤およびその製造方法
CN114574116B (zh) 一种载体树脂膜及其制备方法和应用
CN113831875B (zh) 一种绝缘胶膜及其制备方法和应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination