WO2017154350A1 - データ処理装置、データ処理方法及び通信装置 - Google Patents

データ処理装置、データ処理方法及び通信装置 Download PDF

Info

Publication number
WO2017154350A1
WO2017154350A1 PCT/JP2017/001195 JP2017001195W WO2017154350A1 WO 2017154350 A1 WO2017154350 A1 WO 2017154350A1 JP 2017001195 W JP2017001195 W JP 2017001195W WO 2017154350 A1 WO2017154350 A1 WO 2017154350A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
parallel data
clock
data processing
samples
Prior art date
Application number
PCT/JP2017/001195
Other languages
English (en)
French (fr)
Inventor
靖治 大沼
山崎　悦史
和人 武井
石田　修
建吾 堀越
光輝 吉田
木坂　由明
富沢　将人
Original Assignee
Ｎｔｔエレクトロニクス株式会社
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｎｔｔエレクトロニクス株式会社, 日本電信電話株式会社 filed Critical Ｎｔｔエレクトロニクス株式会社
Priority to US15/553,909 priority Critical patent/US10128818B2/en
Priority to EP17757454.8A priority patent/EP3258598B1/en
Priority to CA2977865A priority patent/CA2977865C/en
Priority to CN201780001399.7A priority patent/CN107534434B/zh
Publication of WO2017154350A1 publication Critical patent/WO2017154350A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0227—Measures concerning the coefficients
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0264—Filter sets with mutual related characteristics
    • H03H17/0273—Polyphase filters
    • H03H17/0275—Polyphase filters comprising non-recursive filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0211—Frequency selective networks using specific transformation algorithms, e.g. WALSH functions, Fermat transforms, Mersenne transforms, polynomial transforms, Hilbert transforms
    • H03H17/0213—Frequency domain filters using Fourier transforms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0685—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being rational
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0211—Frequency selective networks using specific transformation algorithms, e.g. WALSH functions, Fermat transforms, Mersenne transforms, polynomial transforms, Hilbert transforms
    • H03H17/0213—Frequency domain filters using Fourier transforms
    • H03H2017/0214—Frequency domain filters using Fourier transforms with input-sampling frequency and output-delivery frequency which differ, e.g. interpolation, extrapolation; anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H2017/0245—Measures to reduce power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H2017/0247—Parallel structures using a slower clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H2017/0298—DSP implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/005—Correction by an elastic buffer

Definitions

  • the present invention relates to a data processing device, a data processing method, and a communication device that convert a sampling rate.
  • a data processing device that converts a sampling rate is used (see, for example, Patent Document 1).
  • the filter unit when converting the sampling rate to n / m times (n and m are integers of 1 or more), first, the filter unit interpolates by inserting zero data between each sample of input data. N times the data. Next, the sampling unit thins out the data from the n times the data to 1 / m times.
  • the conventional data processing device requires n times the input data. Therefore, since data not used as output data is also calculated, power consumption is large and the circuit configuration is complicated. Further, since it is assumed that serial data is input, the processing speed is low and processing for parallel data is not considered.
  • the present invention has been made to solve the above-described problems, and its object is to provide a data processing device, a data processing method, and a communication device that can reduce power consumption, simplify a circuit configuration, and speed up processing. To get.
  • a data processing apparatus is a data processing apparatus that converts a sampling rate to n / m times (n and m are integers of 1 or more), and the first parallel data having the number of samples of S1 is the first
  • a parallel transfer rate converter that outputs in synchronization with a second clock; a second parallel data that is input in synchronization with the second clock; and a coefficient that indicates transfer characteristics in the second parallel data.
  • a data processing apparatus, a data processing method, and a communication apparatus will be described with reference to the drawings.
  • the same or corresponding components are denoted by the same reference numerals, and repeated description may be omitted.
  • FIG. FIG. 1 is a diagram showing a data processing apparatus according to Embodiment 1 of the present invention.
  • FIG. 2 is a diagram for explaining processing of each component included in the data processing apparatus according to Embodiment 1 of the present invention.
  • the data processing device is a device that converts the sampling rate to n / m times (n and m are integers of 1 or more).
  • n / m 4/3
  • data sampled at 1.5 samples / symbol is upsampled to 2.0 samples / symbol.
  • the sampling circuit 1 samples a reception signal that is a high-frequency analog electric signal in synchronization with the 38.4 GHz sampling clock.
  • the serial / parallel conversion circuit 2 converts the sampled serial data into parallel data.
  • the serial / parallel conversion circuit 2 outputs the first parallel data in synchronization with the first clock C1.
  • the frequency divider 3 divides the 38.4 GHz sampling clock to generate a 300 MHz first clock C1 and a 400 MHz second clock C2.
  • Sampling circuit 1 performs sampling at 1.5 samples / symbol.
  • a symbol is a unit of data when a high frequency signal is modulated into digital data.
  • the serial / parallel conversion circuit 2 generates first parallel data (d1, d2,..., Ds1) having the number of samples S1.
  • S1 is 128 pieces.
  • S1 is a number divisible by p.
  • the FIFO 4 inputs the first parallel data having 128 samples in synchronization with the first clock C1 of 300 MHz, and the second parallel data having 96 samples is used as the second clock of 400 MHz. Output synchronously.
  • the sampling rate is upsampled (resampled) from 1.5 samples / symbol to 4/3 times from 2 samples / symbol.
  • the FIR filter is generally calculated by convolution of an impulse response h (n) indicating a filter coefficient and an input data string x (n) as follows.
  • N1 is the number of data of x (n)
  • N2 is the number of data of the impulse response h (n). If N2 / 2 is not divisible, the decimal part is rounded down.
  • a data string after filtering of the interpolated parallel data is expressed as follows.
  • FIG. 3 is a diagram showing the relationship between the input parallel data and the output parallel data of the FIR filter according to the first embodiment of the present invention.
  • impulse response sequences [h0], [h3], [h2], and [h1] are sequentially calculated from y (0).
  • impulse response sequences [h0], [h3], [h2], and [h1] are repeatedly calculated in order from y (0).
  • the calculation formula can be fixed for the input parallel data. This is because, before the convolution calculation is performed by the FIR filter 5, the number of samples of the input parallel data is set to a value that can fix the calculation formula of the convolution calculation by the FIFO 4 in the previous stage.
  • the convolution operation of the FIR filter 5 is performed by thinning out the convolution operation between the interpolated data and the filter coefficient every m by inserting (n-1) zero data between the samples of the second parallel data. It corresponds to the process to do.
  • the filter coefficient is a finite impulse response. Although zero data is virtually inserted by interpolation processing, in actual calculation, interpolation and thinning can be performed at the same time, and the value after direct thinning can be calculated. Therefore, it is not necessary to perform n times of interpolation.
  • the first parallel data having the number of samples S1 synchronized with the first clock C1 is converted into the second clock C2 having a frequency p / m times that of the first clock C1.
  • Is converted into S2 S1 ⁇ (m / p) second parallel data
  • the sampling rate can be converted to n / m times.
  • the third parallel data is directly calculated from the second parallel data by the convolution operation without thinning out the data by 1 / m times after obtaining n times the data as in the prior art. . For this reason, power consumption can be reduced, the circuit configuration can be simplified, and the processing speed can be increased.
  • FIG. 4 is a diagram illustrating a data processing apparatus according to a comparative example. The arrangement of the FIR filter 5 and the FIFO 4 is opposite to that of the first embodiment.
  • the FIR filter 5 of the comparative example inputs parallel data with 128 samples and outputs parallel data with 171 or 170 samples in synchronization with a 300 MHz clock.
  • the FIFO 4 converts the data into parallel data having 128 samples in synchronization with the 400 MHz clock.
  • FIG. 5 is a diagram showing the relationship between the input parallel data and the output parallel data of the FIR filter according to the comparative example.
  • a series of impulse responses [h0], [h3], [h2], and [h1] are sequentially calculated from y (0).
  • impulse response sequences [h1], [h0], [h3], and [h2] are repeatedly calculated in order from y (1).
  • the calculation formula is not fixed for the parallel data input. Even in the comparative example, if the sample rate and parallel data are selected, the calculation formula may be fixed. However, the values that can be set are limited, and the design range is narrow.
  • the calculation formula of the FIR filter 5 can be fixed, the range of design becomes wider than the comparative example.
  • the circuit configuration of the FIR filter 5 can be simplified, the arithmetic processing can be performed at high speed, and it is useful for increasing the transmission rate. Further, since no extra processing is required, it is effective in reducing power consumption.
  • the convolution operation of the FIR filter 5 is performed by thinning out the convolution operation between the interpolated data and the filter coefficient every m by inserting (n-1) zero data between the samples of the second parallel data. It corresponds to the process to do.
  • the filter coefficient is a finite impulse response.
  • the filter coefficient of the FIR filter 5 is set as a coefficient for interpolation processing.
  • the filter coefficient of the FIR filter 5 is shared with a filter coefficient for compensating for distortion in the data transmission path, for example, frequency characteristics of transmission delay.
  • the filter coefficient is a group delay compensation transfer function that minimizes the group delay.
  • the present invention is not limited to this, and it may be shared with various filter characteristics for propagation characteristics of optical communication.
  • the circuit configuration is simplified by sharing the propagation characteristic compensation filter coefficient, and high-speed processing is possible. Further, by setting the coefficient groups [h0], [h1], [h2], and [h3] of the divided filters independently of each other, compensation can be performed with higher accuracy.
  • FIG. FIG. 6 shows a data processing apparatus according to Embodiment 3 of the present invention.
  • a compensation circuit 6 is provided between the serial / parallel conversion circuit 2 and the FIFO 4.
  • the compensation circuit 6 performs distortion compensation such as chromatic dispersion compensation on the parallel data of 1.5 samples / symbol.
  • FIFO 4 and FIR filter 5 upsample (resample) to 2 samples / symbol (ie, n / m is greater than 1).
  • the compensation circuit 6 is not subjected to FIR filter configuration, but is once converted into the frequency domain by FFT (Fast Fourier Transform) processing, and then subjected to compensation processing such as multiplication by a transfer function, and again IFFT (Inverse Fourier Transform)
  • FFT Fast Fourier Transform
  • IFFT Inverse Fourier Transform
  • the processing of the compensation circuit 6 generally requires 2 samples / symbol or more, and it seems that waveform degradation occurs at 1.5 samples / symbol.
  • this embodiment is effective when low power consumption is more important than the waveform degradation. In order to reduce power consumption, it is advantageous to reduce the number of samples per symbol for processing, but waveform deterioration increases. Therefore, 1.5 samples / symbol is practical.
  • FIG. 7 shows a communication apparatus according to Embodiment 4 of the present invention.
  • This communication device is an optical communication device or a wireless communication device that receives and demodulates an optical or wireless transmission signal.
  • the reception circuit 7 receives the transmission signal, converts it into an analog electric signal, and outputs it as a reception signal.
  • the configuration from the sampling circuit 1 to the FIR filter 5 and the processing method are the same as in the first to third embodiments.
  • the demodulating circuit 8 demodulates the output signal of the FIR filter 5 and outputs demodulated data.
  • the present invention can be applied to an optical communication device or a wireless communication device.
  • a program for realizing the functions of the data processing devices of Embodiments 1 to 3 is recorded on a computer-readable recording medium, and the program recorded on the recording medium is read into a computer system or a programmable logic device.
  • the processing from the sampling circuit 1 to the FIR filter 5 may be performed.
  • the “computer system” includes an OS and hardware such as peripheral devices.
  • the “computer system” includes a WWW system having a homepage providing environment (or display environment).
  • the “computer-readable recording medium” refers to a storage device such as a flexible medium, a magneto-optical disk, a portable medium such as a ROM or a CD-ROM, and a hard disk incorporated in a computer system.
  • the “computer-readable recording medium” refers to a volatile memory (RAM) in a computer system that becomes a server or a client when a program is transmitted via a network such as the Internet or a communication line such as a telephone line.
  • the program may be transmitted from a computer system storing the program in a storage device or the like to another computer system via a transmission medium or by a transmission wave in the transmission medium.
  • the “transmission medium” for transmitting the program refers to a medium having a function of transmitting information, such as a network (communication network) such as the Internet or a communication line (communication line) such as a telephone line.
  • the program may be for realizing a part of the functions described above. Furthermore, what can implement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Image Processing (AREA)
  • Complex Calculations (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Communication Control (AREA)

Abstract

パラレル転送レート変換器（４）が、サンプル数がＳ１個の第１のパラレルデータを第１のクロックに同期して入力し、サンプル数がＳ２＝Ｓ１×（ｍ／ｐ）個（ｐは１以上の整数）の第２のパラレルデータを第１のクロックのｐ／ｍ倍の周波数の第２のクロックに同期して出力する。畳み込み演算器（５）が、第２のパラレルデータを第２のクロックに同期して入力し、第２のパラレルデータに伝達特性を示す係数との畳み込み演算を施してサンプル数がＳ３＝Ｓ２×（ｎ／ｍ）個（Ｓ３は１以上の整数）の第３のパラレルデータを生成して第２のクロックに同期して出力する。

Description

データ処理装置、データ処理方法及び通信装置
　本発明は、サンプリングレートを変換するデータ処理装置、データ処理方法及び通信装置に関する。
　高速通信装置において、サンプリングレートを変換するデータ処理装置が用いられている（例えば、特許文献１参照）。従来のデータ処理装置において、サンプリングレートをｎ／ｍ倍（ｎ及びｍは１以上の整数）に変換する場合、まず、フィルタ部が、入力データの各サンプル間にゼロデータを挿入して補間してｎ倍のデータを求める。次に、サンプリング部が、そのｎ倍のデータから１／ｍ倍にデータを間引く。
日本特開２０１４－１８３４１４号公報
　従来のデータ処理装置では入力データのｎ倍のデータを求める。従って、出力データとして使用しないデータも計算しているため、消費電力が大きく、回路構成が複雑になる。また、シリアルデータの入力を想定しているため、処理速度が遅く、パラレルデータに対する処理は考慮されていない。
　本発明は、上述のような課題を解決するためになされたもので、その目的は消費電力を低減し、回路構成を簡略化し、処理を高速化できるデータ処理装置、データ処理方法及び通信装置を得るものである。
　本発明に係るデータ処理装置は、サンプリングレートをｎ／ｍ倍（ｎ及びｍは１以上の整数）に変換するデータ処理装置であって、サンプル数がＳ１個の第１のパラレルデータを第１のクロックに同期して入力し、サンプル数がＳ２＝Ｓ１×（ｍ／ｐ）個（ｐは１以上の整数）の第２のパラレルデータを前記第１のクロックのｐ／ｍ倍の周波数の第２のクロックに同期して出力するパラレル転送レート変換器と、前記第２のパラレルデータを前記第２のクロックに同期して入力し、前記第２のパラレルデータに伝達特性を示す係数との畳み込み演算を施してサンプル数がＳ３＝Ｓ２×（ｎ／ｍ）個（Ｓ３は１以上の整数）の第３のパラレルデータを生成して前記第２のクロックに同期して出力する畳み込み演算器とを備えることを特徴とする。
　本発明により、消費電力を低減し、回路構成を簡略化し、処理を高速化できる。
本発明の実施の形態１に係るデータ処理装置を示す図である。 本発明の実施の形態１に係るデータ処理装置に含まれる各構成の処理を説明するための図である。 本発明の実施の形態１に係るＦＩＲフィルタの入力パラレルデータと出力パラレルデータとの関係を示す図である。 比較例に係るデータ処理装置を示す図である。 比較例に係るＦＩＲフィルタの入力パラレルデータと出力パラレルデータとの関係を示す図である。 本発明の実施の形態３に係るデータ処理装置を示す図である。 本発明の実施の形態４に係る通信装置を示す図である。
　本発明の実施の形態に係るデータ処理装置、データ処理方法及び通信装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、本発明の実施の形態１に係るデータ処理装置を示す図である。図２は、本発明の実施の形態１に係るデータ処理装置に含まれる各構成の処理を説明するための図である。データ処理装置は、サンプリングレートをｎ／ｍ倍（ｎ及びｍは１以上の整数）に変換する装置である。ここではｎ／ｍ＝４／３であり、１．５サンプル／シンボルでサンプリングしたデータを２．０サンプル／シンボルにアップサンプルする。
　サンプリング回路１が、３８．４ＧＨｚのサンプリングクロックに同期して、高周波のアナログ電気信号である受信信号をサンプリングする。シリアル／パラレル変換回路２が、そのサンプリングされたシリアルデータをパラレルデータに変換する。シリアル／パラレル変換回路２は第１のクロックＣ１に同期して第１のパラレルデータを出力する。なお、分周器３が３８．４ＧＨｚのサンプリングクロックを分周して３００ＭＨｚの第１のクロックＣ１と４００ＭＨｚの第２のクロックＣ２を生成する。
　サンプリング回路１は１．５サンプル／シンボルでサンプリングを実施する。シンボルとは、高周波信号をデジタルデータに変調する時のデータの単位である。シリアル／パラレル変換回路２は、サンプル数がＳ１個の第１のパラレルデータ（ｄ１，ｄ２，・・・，ｄｓ１）を生成する。ここではＳ１は１２８個である。
　ＦＩＦＯ４（パラレル転送レート変換器）が、サンプル数がＳ１個の第１のパラレルデータを第１のクロックＣ１に同期して入力し、サンプル数がＳ２＝Ｓ１×（ｍ／ｐ）個（ｐは１以上の整数）の第２のパラレルデータ（ｄ１，ｄ２，・・・，ｄｓ２）を第１のクロックＣ１のｐ／ｍ倍の周波数の第２のクロックＣ２に同期して出力する。ここではｐ＝４であり、Ｓ２＝１２８×（３／４）＝９６である。第２のクロックＣ２の周期は３００ＭＨｚ×４／３＝４００ＭＨｚである。Ｓ１はｐで割り切れる数である。
　従って、ＦＩＦＯ４は、サンプル数が１２８個の第１のパラレルデータを３００ＭＨｚの第１のクロックＣ１に同期して入力し、サンプル数が９６個の第２のパラレルデータを４００ＭＨｚの第２のクロックに同期して出力する。ただし、Ｓ１×Ｃ１＝Ｓ２×Ｃ２を維持し、Ｓ２×ｎがｍの倍数になるように設定する。ここでは、１２８×３００ＭＨｚ＝９６×４００ＭＨｚとし、Ｓ２×ｎ＝９６×４はｍ＝３の倍数に設定されている。
　ＦＩＲフィルタ５（畳み込み演算器）が、第２のパラレルデータを第２のクロックＣ２に同期して入力し、第２のパラレルデータに伝達特性を示す係数との畳み込み演算を施してサンプル数がＳ３＝Ｓ２×（ｎ／ｍ）個（Ｓ３は１以上の整数）の第３のパラレルデータを生成して第２のクロックＣ２に同期して出力する。ここでは、第３のパラレルデータのサンプル数はＳ３＝９６×（４／３）＝１２８である。従って、ＦＩＲフィルタ５は、サンプル数が９６個の第２のパラレルデータを入力して、サンプル数が１２８個の第３のパラレルデータを４００ＭＨｚのクロックに同期して出力する。この結果、サンプリングレートは１．５サンプル／シンボルから２サンプル／シンボルへ４／３倍にアップサンプリング（リサンプル）される。
　ここで、ＦＩＲフィルタは、一般的には以下のようにフィルタ係数を示すインパルス応答ｈ（ｎ）と入力データ列ｘ（ｎ）との畳み込みにより計算される。Ｎ１はｘ（ｎ）のデータ数、Ｎ２はインパルス応答ｈ（ｎ）のデータ数である。Ｎ２／２が割り切れない場合には小数点以下を切り捨てる。
Figure JPOXMLDOC01-appb-M000001
　本実施の形態のＦＩＲフィルタ５で行う演算について説明する。入力したサンプル数が９６個のパラレルデータの各サンプル間に３個のゼロデータを挿入して補間する。このデータをｘ（０）～ｘ（３８３）で表現する。また、インパルス応答ｈ（ｎ）は、１５段のＦＩＲフィルタとし、ｈ（－７）～ｈ（７）の範囲で計算する。この場合、畳み込み演算は以下の式となる。なお、各サンプル間に挿入されたゼロデータとの乗算結果もゼロとなる。従って、例えばｘ（１）ｈ（ｎ－１）＝ｘ（２）ｈ（ｎ－２）＝ｘ（３）ｈ（ｎ－３）＝０である。なお、ｘ２（ｋ）は次のパラレルデータの入力データ列である。
Figure JPOXMLDOC01-appb-M000002
　補間されたパラレルデータのフィルタ後のデータ列は以下のように表される。
Figure JPOXMLDOC01-appb-M000003
　この補間されたパラレルデータのフィルタ後のデータ列をｍ＝３ごとに間引くと以下のように表される。
Figure JPOXMLDOC01-appb-M000004
　図３は、本発明の実施の形態１に係るＦＩＲフィルタの入力パラレルデータと出力パラレルデータとの関係を示す図である。１番目の入力パラレルデータに対して、ｙ（０）からインパルス応答の系列［ｈ０］、［ｈ３］、［ｈ２］、［ｈ１］が、順に繰り返して計算される。また、２番目のパラレルデータ入力に対しても、ｙ（０）からインパルス応答の系列［ｈ０］、［ｈ３］、［ｈ２］、［ｈ１］が、順に繰り返して計算される。以降の入力パラレルデータに対しても同様である。このように入力パラレルデータに対して計算式を固定できる。これは、ＦＩＲフィルタ５で畳み込み演算を行う前に、前段のＦＩＦＯ４によって入力パラレルデータのサンプル数を、畳み込み演算の計算式を固定できるような値に設定したからである。
　また、ＦＩＲフィルタ５の畳み込み演算は、第２のパラレルデータの各サンプル間に（ｎ－１）個のゼロデータを挿入して補間したデータとフィルタ係数との畳み込み演算をｍごとに間引いて実施する処理に対応する。フィルタ係数は有限インパルス応答である。補間処理で仮想的にゼロデータを挿入するが、実際の計算では補間と間引きを同時に行って直接間引き後の値が計算できるため、補間したｎ倍分の計算を行う必要はない。
　以上説明したように、本実施の形態では、第１のクロックＣ１に同期したサンプル数がＳ１個の第１のパラレルデータを第１のクロックＣ１のｐ／ｍ倍の周波数の第２のクロックＣ２に同期したサンプル数がＳ２＝Ｓ１×（ｍ／ｐ）個の第２のパラレルデータに変換し、その第２のパラレルデータに伝達特性を示す係数との畳み込み演算を施してサンプル数がＳ３＝Ｓ２×（ｎ／ｍ）個の第３のパラレルデータを生成する。これにより、サンプリングレートをｎ／ｍ倍に変換することができる。
　また、本実施の形態では、従来技術のようにｎ倍のデータを求めてから１／ｍ倍にデータを間引くことなく、畳み込み演算により第３のパラレルデータを第２のパラレルデータから直接計算する。このため、消費電力を低減し、回路構成を簡略化し、処理を高速化できる。
　続いて、本実施の形態においてＦＩＲフィルタ５をＦＩＦＯ４の後段に設けたことによる効果を比較例と比較して説明する。図４は、比較例に係るデータ処理装置を示す図である。実施の形態１とはＦＩＲフィルタ５とＦＩＦＯ４の配置が逆になっている。
　比較例のＦＩＲフィルタ５は、サンプル数が１２８個のパラレルデータを入力し、サンプル数が１７１又は１７０個のパラレルデータを３００ＭＨｚのクロックに同期して出力する。ＦＩＦＯ４は、そのデータを４００ＭＨｚのクロックに同期してサンプル数が１２８個のパラレルデータに変換する。
　比較例のＦＩＲフィルタ５で行う演算について説明する。入力したサンプル数が１２８個のパラレルデータの各サンプル間に３個のゼロデータを挿入して補間する。このデータをｘ（０）～ｘ（５１１）で表現する。他の設定は実施の形態１と同様である。この場合、畳み込み演算は以下の式となる。
Figure JPOXMLDOC01-appb-M000005
　この補間されたパラレルデータのフィルタ後のデータ列をｍ＝３ごとに間引くと以下のように表される。
Figure JPOXMLDOC01-appb-M000006
　図５は、比較例に係るＦＩＲフィルタの入力パラレルデータと出力パラレルデータとの関係を示す図である。１番目のパラレルデータ入力に対して、ｙ（０）からインパルス応答の系列［ｈ０］、［ｈ３］、［ｈ２］、［ｈ１］が、順に繰り返して計算される。２番目のパラレルデータ入力に対しては、ｙ（１）からインパルス応答の系列［ｈ１］、［ｈ０］、［ｈ３］、［ｈ２］が、順に繰り返して計算される。以降のパラレルデータ入力に対しても、パラレルデータ入力に対して計算式が固定されない。比較例でも、サンプルレート及びパラレルデータを選択すれば、計算式を固定化できる場合がある。しかし、設定できる値が限定的になり設計の幅が狭い。
　これに対して、本実施の形態のようにＦＩＲフィルタ５をＦＩＦＯ４の後段に設けた場合、任意の倍数（ｎ／ｍ）に対して、ＦＩＲフィルタ５に入力させるパラレルデータのサンプル数Ｓ２のｎ倍をｍの倍数にすることができる。これにより、ＦＩＲフィルタ５の計算式を固定化できるため、比較例よりも設計の幅が広くなる。さらに、スイッチングで切り替えたり、パラメータ群をローテーションする必要がないため、ＦＩＲフィルタ５の回路構成を簡略化し、高速に演算処理を行うことができ、伝送レートの高速化に有用である。また、余分の処理が不要のため、低消費電力化にも有効である。
　また、ＦＩＲフィルタ５の畳み込み演算は、第２のパラレルデータの各サンプル間に（ｎ－１）個のゼロデータを挿入して補間したデータとフィルタ係数との畳み込み演算をｍごとに間引いて実施する処理に対応する。フィルタ係数は有限インパルス応答である。これにより、畳み込み演算器の構成を簡易化でき、畳み込み演算を高速に計算することができる。
　また、Ｓ１及びＳ３は２のべき乗であることが好ましい。ＦＩＦＯ４及びＦＩＲフィルタ５で用いられる汎用のメモリは２のべき乗で構成されているものが多いため、処理が容易になる。さらに、Ｓ１＝Ｓ３であることが好ましい。これにより、ＦＩＦＯ４及びＦＩＲフィルタ５で同じメモリを共用できるため、回路設計が容易になる。
実施の形態２．
　実施の形態１では、ＦＩＲフィルタ５のフィルタ係数は、補間処理のための係数として設定されていた。これに対し、本実施の形態では、ＦＩＲフィルタ５のフィルタ係数は、データの伝送路における歪、例えば伝送遅延の周波数特性を補償するためのフィルタ係数と共用する。例えば、フィルタ係数は、群遅延を最小化する群遅延補償の伝達関数である。これに限らず、光通信の各種の伝搬特性の補償用フィルタ係数と共用してもよい。このように伝搬特性の補償用フィルタ係数と共用することで回路構成が簡単になり、高速処理が可能となる。また、分割したフィルタの係数群［ｈ０］，［ｈ１］，［ｈ２］，［ｈ３］を互いに独立に設定することで、より精度よく補償することができる。
実施の形態３．
　図６は、本発明の実施の形態３に係るデータ処理装置を示す図である。シリアル／パラレル変換回路２とＦＩＦＯ４の間に補償回路６が設けられている。補償回路６は、１．５サンプル／シンボルのパラレルデータに波長分散補償等の歪の補償を行う。その後に、ＦＩＦＯ４及びＦＩＲフィルタ５が２サンプル／シンボルにアップサンプリング（リサンプル）する（即ち、ｎ／ｍが１より大きい）。
　これにより、補償回路６が２サンプル／シンボルのパラレルデータを処理するよりも補償回路６の処理に要する消費電力を低減することができる。特に、補償回路６の処理が、ＦＩＲフィルタ構成ではなく、一度ＦＦＴ（Fast Fourier Transform）処理で周波数領域に変換し、そこで伝達関数を乗算するなど補償処理を行い、再度ＩＦＦＴ（Inverse Fast Fourier Transform）で時間領域に戻すように、多くの処理を行う場合に効果が大きい。
　なお、標本化定理から考えると、一般的に補償回路６の処理には２サンプル／シンボル以上が必要であり、１．５サンプル／シンボルでは波形劣化が生じると思われる。しかし、その波形の劣化に比べて低消費電力の方が重要な場合に本実施の形態は有効である。また、低消費電力化のためには、シンボル当たりのサンプル数を減らして処理した方が有利であるが、波形劣化が大きくなる。従って、１．５サンプル／シンボルが実用的である。
実施の形態４．
　図７は、本発明の実施の形態４に係る通信装置を示す図である。この通信装置は光又は無線の伝送信号を受信して復調する光通信装置又は無線通信装置である。受信回路７が伝送信号を受信してアナログ電気信号に変換して受信信号として出力する。サンプリング回路１からＦＩＲフィルタ５までの構成及び処理方法は実施の形態１～３と同様である。ＦＩＲフィルタ５の出力信号を復調回路８が復調して復調データを出力する。このように本発明は光通信装置又は無線通信装置へ適用可能である。
　なお、実施の形態１～３のデータ処理装置の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステム又はプログラマブルロジックデバイスに読み込ませ、実行することによりサンプリング回路１からＦＩＲフィルタ５までの処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、ホームページ提供環境（あるいは表示環境）を備えたＷＷＷシステムも含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ－ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。更に「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク（通信網）や電話回線等の通信回線（通信線）のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現するためのものであってもよい。更に、前述した機能をコンピュータシステムに既に記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であってもよい。
１　サンプリング回路、２　シリアル／パラレル変換回路、４　ＦＩＦＯ（パラレル転送レート変換器）、５　ＦＩＲフィルタ（畳み込み演算器）、６　補償回路、７　受信回路、８　復調回路

Claims (10)

  1. 　サンプリングレートをｎ／ｍ倍（ｎ及びｍは１以上の整数）に変換するデータ処理装置であって、
    　サンプル数がＳ１個の第１のパラレルデータを第１のクロックに同期して入力し、サンプル数がＳ２＝Ｓ１×（ｍ／ｐ）個（ｐは１以上の整数）の第２のパラレルデータを前記第１のクロックのｐ／ｍ倍の周波数の第２のクロックに同期して出力するパラレル転送レート変換器と、
    　前記第２のパラレルデータを前記第２のクロックに同期して入力し、前記第２のパラレルデータに伝達特性を示す係数との畳み込み演算を施してサンプル数がＳ３＝Ｓ２×（ｎ／ｍ）個（Ｓ３は１以上の整数）の第３のパラレルデータを生成して前記第２のクロックに同期して出力する畳み込み演算器とを備えることを特徴とするデータ処理装置。
  2. 　前記Ｓ２のｎ倍はｍで割り切れる数であることを特徴とする請求項１に記載のデータ処理装置。
  3. 　前記畳み込み演算は、前記第２のパラレルデータの各サンプル間に（ｎ－１）個のゼロデータを挿入して補間したデータとフィルタ係数との畳み込み演算をｍごとに間引いて実施する処理に対応することを特徴とする請求項１又は２に記載のデータ処理装置。
  4. 　前記フィルタ係数は有限インパルス応答であることを特徴とする請求項３に記載のデータ処理装置。
  5. 　前記フィルタ係数は伝搬特性の補償用フィルタ係数であることを特徴とする請求項３又は４に記載のデータ処理装置。
  6. 　前記第１のパラレルデータに波形歪の補償を行う補償回路を更に備え、
    　ｎ／ｍは１より大きいことを特徴とする請求項１～４の何れか1項に記載のデータ処理装置。
  7. 　前記Ｓ１及び前記Ｓ３は２のべき乗であることを特徴とする請求項１～６の何れか1項に記載のデータ処理装置。
  8. 　Ｓ１＝Ｓ３であることを特徴とする請求項１～７の何れか1項に記載のデータ処理装置。
  9. 　サンプリングレートをｎ／ｍ倍（ｎ及びｍは１以上の整数）に変換するデータ処理装置が行うサンプリングレート変換方法であって、
    　サンプル数がＳ１個の第１のパラレルデータを第１のクロックに同期して入力し、サンプル数がＳ２＝Ｓ１×（ｍ／ｐ）個（ｐは１以上の整数）の第２のパラレルデータを前記第１のクロックのｐ／ｍ倍の周波数の第２のクロックに同期して出力するステップと、
    　前記第２のパラレルデータを前記第２のクロックに同期して入力し、前記第２のパラレルデータに伝達特性を示す係数との畳み込み演算を施してサンプル数がＳ３＝Ｓ２×（ｎ／ｍ）個（Ｓ３は１以上の整数）の第３のパラレルデータを生成して前記第２のクロックに同期して出力するステップとを備えることを特徴とするデータ処理方法。
  10. 　伝送信号を受信して受信信号に変換して出力する受信回路と、
    　前記受信信号をサンプリングするサンプリング回路と、
    　サンプリングされたシリアルデータを前記第１のパラレルデータに変換するシリアル／パラレル変換回路と、
    　請求項１～８の何れか１項に記載のデータ処理装置と、
    　前記畳み込み演算器の出力信号を復調して復調データを出力する復調回路とを備えることを特徴とする通信装置。
PCT/JP2017/001195 2016-03-08 2017-01-16 データ処理装置、データ処理方法及び通信装置 WO2017154350A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US15/553,909 US10128818B2 (en) 2016-03-08 2017-01-16 Data processor, data processing method and communication device
EP17757454.8A EP3258598B1 (en) 2016-03-08 2017-01-16 Data processing device, data processing method, and communication device
CA2977865A CA2977865C (en) 2016-03-08 2017-01-16 Data processor, data processing method and communication device
CN201780001399.7A CN107534434B (zh) 2016-03-08 2017-01-16 数据处理装置、数据处理方法及通信装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016044777A JP6107994B1 (ja) 2016-03-08 2016-03-08 データ処理装置、データ処理方法及び通信装置
JP2016-044777 2016-03-08

Publications (1)

Publication Number Publication Date
WO2017154350A1 true WO2017154350A1 (ja) 2017-09-14

Family

ID=58666376

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/001195 WO2017154350A1 (ja) 2016-03-08 2017-01-16 データ処理装置、データ処理方法及び通信装置

Country Status (6)

Country Link
US (1) US10128818B2 (ja)
EP (1) EP3258598B1 (ja)
JP (1) JP6107994B1 (ja)
CN (1) CN107534434B (ja)
CA (1) CA2977865C (ja)
WO (1) WO2017154350A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6249029B2 (ja) * 2016-03-08 2017-12-20 Ｎｔｔエレクトロニクス株式会社 データ位相追従装置、データ位相追従方法及び通信装置
JP6610742B1 (ja) 2018-10-09 2019-11-27 Ｎｔｔエレクトロニクス株式会社 適応等化装置、適応等化方法及び通信装置
CN110708069B (zh) * 2019-06-24 2023-05-02 珠海全志科技股份有限公司 一种异步采样率转换装置及转换方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03159306A (ja) * 1989-11-16 1991-07-09 Toshiba Corp 時間圧縮伸張変換装置
JPH05235699A (ja) * 1992-02-24 1993-09-10 Kenwood Corp サンプリング周波数変換装置
JP2014183414A (ja) 2013-03-18 2014-09-29 Nippon Telegr & Teleph Corp <Ntt> サンプリングレート変換システム、及びサンプリングレート変換方法
US20150098526A1 (en) * 2013-10-07 2015-04-09 Telefonaktiebolaget L M Ericsson (Publ) Multi-branch down converting fractional rate change filter

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1134892A1 (en) * 2000-03-06 2001-09-19 Robert Bosch Gmbh Digital filter structure
US7295623B2 (en) 2001-07-11 2007-11-13 Vativ Technologies, Inc. High-speed communications transceiver
WO2003044950A1 (en) * 2001-11-19 2003-05-30 Koninklijke Philips Electronics N.V. Time discrete filter comprising upsampling, sampling rate conversion and downsampling stages
JP2004153712A (ja) * 2002-10-31 2004-05-27 Thine Electronics Inc 受信装置
US7436918B2 (en) * 2003-03-21 2008-10-14 D2Audio Corporation Output stage synchronization
US6847313B2 (en) * 2003-06-30 2005-01-25 Intel Corporation Rational sample rate conversion
JP4652261B2 (ja) * 2006-03-30 2011-03-16 ルネサスエレクトロニクス株式会社 パラレル変換回路
JP4386079B2 (ja) * 2007-01-22 2009-12-16 ヤマハ株式会社 サンプリング周波数変換装置
CN101458329B (zh) * 2009-01-06 2011-11-09 清华大学 时域并行采样率变换方法
JP5300671B2 (ja) * 2009-09-14 2013-09-25 株式会社東芝 クロックリカバリ回路およびデータ再生回路
EP2719076B1 (en) * 2011-06-10 2021-08-11 Technion R&D Foundation Receiver, transmitter and a method for digital multiple sub-band processing
JP5573901B2 (ja) * 2012-08-23 2014-08-20 Ｎｔｔエレクトロニクス株式会社 標本化レート変換装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03159306A (ja) * 1989-11-16 1991-07-09 Toshiba Corp 時間圧縮伸張変換装置
JPH05235699A (ja) * 1992-02-24 1993-09-10 Kenwood Corp サンプリング周波数変換装置
JP2014183414A (ja) 2013-03-18 2014-09-29 Nippon Telegr & Teleph Corp <Ntt> サンプリングレート変換システム、及びサンプリングレート変換方法
US20150098526A1 (en) * 2013-10-07 2015-04-09 Telefonaktiebolaget L M Ericsson (Publ) Multi-branch down converting fractional rate change filter

Also Published As

Publication number Publication date
CN107534434A (zh) 2018-01-02
US10128818B2 (en) 2018-11-13
CN107534434B (zh) 2020-06-19
US20180175830A1 (en) 2018-06-21
EP3258598A1 (en) 2017-12-20
CA2977865C (en) 2020-08-18
CA2977865A1 (en) 2017-09-08
JP6107994B1 (ja) 2017-04-05
EP3258598B1 (en) 2021-04-21
JP2017163281A (ja) 2017-09-14
EP3258598A4 (en) 2018-11-21

Similar Documents

Publication Publication Date Title
Chen et al. Non-maximally decimated analysis/synthesis filter banks: Applications in wideband digital filtering
EP3512125B1 (en) Optical receiver, optical reception method and optical communication system
WO2017154350A1 (ja) データ処理装置、データ処理方法及び通信装置
WO2018100884A1 (ja) 波長分散補償装置、波長分散補償方法及び通信装置
WO2016179740A1 (zh) 处理信号的方法及装置
EP1960905A2 (en) Circular fast fourier transform
JP4449007B2 (ja) サンプリング周波数変換装置
CN114097184A (zh) 波长色散补偿装置、光接收装置、波长色散补偿方法和计算机程序
JP2010130185A (ja) サンプリングレート変換回路
US8295388B1 (en) Efficient digital upconverter
Ramon et al. Efficient parallelization of polyphase arbitrary resampling FIR filters for high-speed applications
JP2014183414A (ja) サンプリングレート変換システム、及びサンプリングレート変換方法
JP4429809B2 (ja) Ｏｆｄｍ変調装置及びｏｆｄｍ変調方法
CN113037430A (zh) 采样率变换方法、装置、设备及存储介质
US20230129067A1 (en) Digital Filter Arrangement for Compensating Group Velocity Dispersion in an Optical Transmission System
Mehra et al. Area Efficient Interpolator Using Half-Band Symmetric Structure
CN109716664B (zh) 梳状滤波噪声消除方法、装置及频域自适应均衡装置
JP5856580B2 (ja) 信号処理装置、及び信号処理方法
Voronov et al. Digital signal resampling device for self-organizing networks
Kalvikkarasi et al. An economical modified VLSI architecture for computing power spectral density supported welch method
JPWO2012029378A1 (ja) Ｏｆｄｍ通信方式の受信方法
Zhao et al. Implementation of sample rate conversion in direct RF synthesis transmitter
WO1996023264A1 (en) Architecture for efficient interpolator
Azizi FPGA Implementation of a Multimode Transmultiplexer
JP2010021860A (ja) 帯域分離フィルタ及び帯域分離方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 15553909

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2977865

Country of ref document: CA

REEP Request for entry into the european phase

Ref document number: 2017757454

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE