WO2017150351A1 - 酸化物半導体化合物、酸化物半導体化合物の層を備える半導体素子、および積層体 - Google Patents

酸化物半導体化合物、酸化物半導体化合物の層を備える半導体素子、および積層体 Download PDF

Info

Publication number
WO2017150351A1
WO2017150351A1 PCT/JP2017/006939 JP2017006939W WO2017150351A1 WO 2017150351 A1 WO2017150351 A1 WO 2017150351A1 JP 2017006939 W JP2017006939 W JP 2017006939W WO 2017150351 A1 WO2017150351 A1 WO 2017150351A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide semiconductor
film
layer
substrate
semiconductor compound
Prior art date
Application number
PCT/JP2017/006939
Other languages
English (en)
French (fr)
Inventor
細野　秀雄
神谷　利夫
日出也 雲見
正煥 金
中村　伸宏
暁 渡邉
宮川　直通
Original Assignee
国立大学法人東京工業大学
旭硝子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人東京工業大学, 旭硝子株式会社 filed Critical 国立大学法人東京工業大学
Priority to EP17759817.4A priority Critical patent/EP3425678A4/en
Priority to JP2018503092A priority patent/JP7130209B2/ja
Priority to CN201780014378.9A priority patent/CN109075205A/zh
Priority to KR1020187024762A priority patent/KR20180121892A/ko
Publication of WO2017150351A1 publication Critical patent/WO2017150351A1/ja
Priority to US16/117,761 priority patent/US11075303B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/08—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/28—Vacuum evaporation by wave energy or particle radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices

Definitions

  • the present invention relates to an oxide semiconductor compound, a semiconductor element including a layer of an oxide semiconductor compound, and a stacked body.
  • silicon has been widely used as a semiconductor material in semiconductor elements such as TFTs (thin film transistors).
  • oxide semiconductors containing metal cations include compounds having a relatively wide optical band gap and relatively high mobility. Attempts have been made to apply.
  • oxide semiconductors such as ZnO and In—Ga—Zn—O are transparent and have characteristics comparable to amorphous silicon and low-temperature polysilicon, and their application to next-generation TFTs is attracting attention (for example, Patent Document 1).
  • an oxide semiconductor compound is expected to be applied to a semiconductor element as a material replacing silicon.
  • oxide semiconductors When these oxide semiconductors are used as a driving element for a liquid crystal panel, there is a possibility of receiving external light including visible light and ultraviolet light from a backlight. Moreover, when using as a drive element of an OLED (organic light emitting diode) panel, there exists a possibility of receiving irradiation of the emitted light. Under such circumstances, it is known that an oxide semiconductor such as In—Ga—Zn—O has an increased leakage current and causes problems such as a decrease in contrast of a liquid crystal panel or an OLED panel. For this reason, such an oxide semiconductor needs to be used in a semiconductor element so as to be shielded from light by a light shielding layer (for example, Patent Document 2).
  • a light shielding layer for example, Patent Document 2
  • an oxide containing gallium and oxygen having an optical band gap of 3.4 eV or more, and a hole mobility of electrons obtained by Hall measurement at 300 K of 3 cm 2 / Vs or more A semiconductor compound is provided.
  • N N 0 exp ( ⁇ Ea / kT) Equation (1)
  • N 0 may be 10 16 cm ⁇ 3 or more.
  • T the measurement temperature (K)
  • k the Boltzmann constant (eVK ⁇ 1 )
  • Ea the activation energy (eV).
  • a semiconductor element including a layer of an oxide semiconductor compound is either a TFT (Thin Film Transistor), a solar cell, or an OLED (Organic Light Emitting Diode).
  • TFT Thin Film Transistor
  • solar cell a solar cell
  • OLED Organic Light Emitting Diode
  • a semiconductor element is provided in which the layer is composed of an oxide semiconductor compound having the above-described characteristics.
  • a semiconductor element including a layer of an oxide semiconductor compound
  • the semiconductor element is a TFT (Thin Film Transistor)
  • the layer includes gallium and oxygen, and has an optical band gap of 3.4 eV or more, and a field effect mobility of 5 cm 2 / Vs or more.
  • a laminate A substrate, A layer of an oxide semiconductor compound placed on top of the substrate; Have The layer is formed of an oxide semiconductor compound having the characteristics as described above.
  • the present invention it is possible to provide an oxide semiconductor compound that can significantly suppress the occurrence of leakage current due to light irradiation as described above.
  • FIG. 6 is a graph showing the temperature dependence of carrier density obtained by Hall measurement in the first film in Example 1.
  • FIG. It is sectional drawing which showed the structure of the 1st TFT element roughly. It is the figure which showed the emission spectrum of the white LED light source used for the characteristic evaluation of the 1st TFT element. It is the figure which showed the emission spectrum of the fluorescent lamp used for the characteristic evaluation of the 1st TFT element. It is the figure which showed the characteristic evaluation result under irradiation by the white LED light source obtained in the 1st TFT element. It is the figure which showed the characteristic evaluation result under irradiation by the fluorescent lamp obtained in the 1st TFT element. It is the chart which showed the X-ray-diffraction measurement result obtained in the 2nd glass substrate sample.
  • 6 is a graph showing the temperature dependence of mobility obtained by Hall measurement in the second film in Example 2.
  • 10 is a graph showing the temperature dependence of carrier density obtained by Hall measurement in the second film in Example 2. It is the figure which showed the characteristic evaluation result under irradiation by the white LED light source obtained in the 2nd TFT element. It is the figure which showed the characteristic evaluation result under irradiation by the fluorescent lamp obtained in the 3rd TFT element. It is the figure which showed the characteristic evaluation result under irradiation by the fluorescent lamp obtained in the 3rd TFT element. It is the figure which showed the characteristic evaluation result under irradiation by the white LED light source obtained in the 4th TFT element. It is the figure which showed the characteristic evaluation result under irradiation by the fluorescent lamp obtained in the 4th TFT element.
  • first compound An oxide semiconductor compound (hereinafter referred to as “first compound”) is provided.
  • the optical band gap of the material means a value at room temperature, and can be grasped from the following equation (2): ( ⁇ h ⁇ ) 1/2 ⁇ (h ⁇ -E g ) (2) Formula
  • ⁇ is an absorption coefficient
  • h is a Planck constant
  • ⁇ is a light frequency
  • E g is an optical band gap.
  • the hole mobility and electron density N of the electrons can be obtained by Hall measurement.
  • N N 0 ⁇ exp ( ⁇ E a / kT) (1)
  • k is a Boltzmann constant (eVK ⁇ 1 )
  • T is a temperature (K)
  • N 0 is a constant
  • E a is an activation energy (eV).
  • the optical band gap of the first compound is 3.4 eV or more. If the optical band gap is 3.4 eV or more, the optical band gap is larger than the visible light energy with respect to irradiation with visible light, and thus an increase in leakage current can be suppressed.
  • the optical band gap is preferably 3.6 eV or more, and more preferably 3.7 eV or more. When the optical band gap is 3.6 eV or more, an increase in leakage current can be suppressed not only for visible light but also for ultraviolet light irradiation.
  • the hole mobility of electrons is 3 cm 2 / Vs or more. If the electron hole mobility is 3 cm 2 / Vs or more, the defect level of the material is small. Accordingly, in this case, carrier generation due to defect levels during light irradiation can be suppressed, and as a result, an increase in leakage current can be suppressed. In addition, there is little voltage loss when a semiconductor element is formed. Hall mobility, more preferably at least 5 cm 2 / Vs, more preferably at least 5.5cm 2 / Vs, and particularly preferably equal to or greater than 6 cm 2 / Vs.
  • N 0 in the formula (1) is preferably 10 16 or more.
  • N 0 is 10 16 cm ⁇ 3 or more
  • when an oxide semiconductor is used as a driving element such as a liquid crystal panel when a negative voltage is applied in a visible light irradiation environment, the threshold voltage decreases in the negative direction. The shift can be suppressed and the off operation can be performed.
  • N 0 is preferably 10 17 cm ⁇ 3 or more, and more preferably 10 18 cm ⁇ 3 or more. If it is 10 18 cm ⁇ 3 or more, the shift of the threshold voltage in the negative direction can be suppressed when a negative voltage is applied in an ultraviolet light irradiation environment as well as visible light.
  • the activation energy Ea is preferably 0.04 eV or more.
  • N 0 is 10 16 cm ⁇ 3 or more
  • the activation energy E a is 0.04 eV or more, so that when a negative voltage is applied in a visible light irradiation environment, the threshold voltage decreases in the negative direction. Shift can be suppressed.
  • the activation energy E a is preferably at least 0.10 eV, and even more preferably 0.15 eV. If the activation energy E a is 0.15eV above, when obtained by applying a negative voltage become not under ultraviolet irradiation environment only visible light, can be suppressed shifts in the negative direction of the threshold voltage.
  • the film density is preferably 5.0 g / cm ⁇ 3 to 5.4 g / cm ⁇ 3 .
  • the film density is 5.0 g / cm ⁇ 3 or more, the film becomes dense and high hole mobility can be obtained.
  • it is 5.1 g / cm ⁇ 3 or more, more preferably 5.2 g / cm ⁇ 3 or more.
  • the absorption coefficient of incident light energy of 3.5 eV is preferably 10000 cm ⁇ 1 or less.
  • the absorption coefficient of the incident light energy 3.5eV is more preferably 5000 cm -1 or less, more preferably 1000 cm -1 or less.
  • composition of oxide semiconductor compound according to one embodiment of the present invention (Composition of oxide semiconductor compound according to one embodiment of the present invention) Next, an example of the composition of the first compound will be described.
  • the first compound may contain other metal cations in addition to gallium.
  • Such a metal cation may be, for example, at least one of zinc (Zn), indium (In), tin (Sn), and silicon (Si). Among these metal cations, zinc is particularly preferable.
  • the atomic ratio of gallium atoms to all metal cations is preferably 35% or more. If it is 35% or more, an increase in leakage current can be suppressed with respect to visible light irradiation. Further, the fluctuation of the threshold voltage is suppressed.
  • the atomic ratio of gallium atoms to all metal cations is more preferably 50% or more, further preferably 60% or more, and particularly preferably 70% or more. If it is 70% or more, an increase in leakage current can be suppressed and a shift of the threshold voltage in the negative direction can be suppressed when a negative voltage is applied in an ultraviolet light irradiation environment as well as visible light.
  • the atomic ratio of gallium atoms to all metal cations is preferably 95% or less. If it is 95% or less, the threshold voltage before light irradiation is low, and an increase in leakage current can be suppressed when a negative voltage is applied in an ultraviolet light irradiation environment as well as visible light. In addition, the shift of the threshold voltage in the negative direction can be suppressed.
  • the first compound is substantially composed of an oxide of gallium and zinc because an increase in threshold voltage is suppressed.
  • the atomic ratio of gallium atoms to all metal cations is preferably in the range of 35% to 95%. If it is 35% or more, the threshold voltage before light irradiation is low, and an increase in leakage current and fluctuations in threshold voltage are suppressed with respect to visible light irradiation. If it is 95% or less, an increase in threshold voltage can be suppressed, high field-effect mobility can be maintained, and an increase in leakage current and a variation in threshold voltage can be suppressed with respect to visible light irradiation.
  • the atomic ratio of gallium atoms to Ga + Zn may be 50% or more, or 70% or more. Further, it may be 90% or less, or 85% or less.
  • the first compound may include inevitable materials (metals, semiconductors, and / or compounds) not shown in the above description. Most of such inevitable materials are believed to be incorporated during the manufacturing process of the first compound.
  • the phrase “consisting essentially of an oxide of gallium and zinc” means that inevitable materials other than the oxide of gallium and zinc may be included.
  • the first compound may be dominant in an amorphous state or an amorphous state.
  • amorphous means a substance that does not give a sharp peak in X-ray diffraction measurement.
  • the crystallite diameter (Scherrer diameter) obtained by the Scherrer equation represented by the following equation (3) is 6.0 nm or less.
  • the Scherrer diameter L is K
  • the Scherrer constant is ⁇
  • the X-ray wavelength is ⁇
  • the half width is ⁇
  • the Scherrer constant K is 0.9.
  • amorphous state is dominant means a state where amorphous is present in a volume ratio of more than 50%.
  • the first compound is predominantly in an amorphous or amorphous state, the effect of grain boundary defect levels is small, and variations in electrical characteristics are reduced.
  • the first compound may be in the form of microcrystals or a mixture of amorphous and microcrystals.
  • the microcrystal is a crystal having a Scherrer diameter larger than 6.0 nm and smaller than 100 nm. If the first compound is a microcrystal, the conductivity is improved, which is preferable. A form in which the first compound is a mixture of amorphous and microcrystals is preferable because both smoothness and conductivity are improved.
  • the first compound having the above-described characteristics can be applied to various semiconductor elements such as a thin film transistor (TFT), a solar cell, and an organic light emitting diode (OLED).
  • TFT thin film transistor
  • OLED organic light emitting diode
  • FIG. 1 schematically shows a cross section of a thin film transistor (hereinafter referred to as “first element”) according to an embodiment of the present invention.
  • the first element 100 includes a barrier film 120, an oxide semiconductor layer 130, a gate insulating film 140, an interlayer insulating film 150, and a first electrode (source or drain) 160 over a substrate 110.
  • a barrier film 120 an oxide semiconductor layer 130
  • a gate insulating film 140 an interlayer insulating film 150
  • a first electrode (source or drain) 160 over a substrate 110.
  • Each layer of the second electrode (drain or source) 162, the gate electrode 170, and the passivation film 180 is arranged.
  • the substrate 110 is an insulating substrate such as a glass substrate, a ceramic substrate, a plastic substrate, or a resin substrate.
  • the substrate 110 may be a transparent substrate.
  • the barrier film 120 is disposed between the substrate 110 and the oxide semiconductor layer 130 and has a role of forming a back channel interface between the substrate 110 and the oxide semiconductor layer 130.
  • the barrier film 120 is made of, for example, silicon oxide, silicon oxynitride, silicon nitride, and alumina. Note that the barrier film 120 is not an essential component, and may be omitted if unnecessary.
  • the gate insulating film 140 is made of an inorganic insulating material such as silicon oxide, silicon oxynitride, silicon nitride, and alumina. The same applies to the interlayer insulating film 150.
  • the first and second electrodes 160 and 162 and the gate electrode 170 are made of metal such as aluminum, copper and silver, or other conductive materials.
  • the passivation film 180 has a role of protecting the element, and is made of, for example, silicon oxide, silicon oxynitride, silicon nitride, and alumina.
  • the oxide semiconductor layer 130 is formed of the first compound having the above-described characteristics.
  • a compound such as In—Ga—Zn—O has been used as an oxide semiconductor layer.
  • this compound increases the leakage current under light irradiation as described above.
  • this compound may cause not only an increase in leakage current but also a shift of the threshold voltage in the negative direction under an environment where light is applied with a negative voltage, which may make it impossible to perform an off operation.
  • the light shielding layer is a pattern layer made of metal or resin, and means a layer that is not electrically connected to the electrode of the semiconductor element and blocks incident light.
  • the first compound having the above-described characteristics is applied as the oxide semiconductor layer 130.
  • the variation in characteristics can be significantly suppressed.
  • the first element 100 it is not necessary to add a conventional light shielding layer, and the structure of the element and the manufacturing process can be simplified. Thereby, in the first element 100, the degree of freedom of configuration can be significantly increased.
  • the intensity of incident light is 100
  • the incident light is emitted from the substrate 110 and the oxide semiconductor.
  • the intensity of reflected light that is transmitted through the layer 130 and the gate insulating film 140, reflected by the gate electrode 170, and transmitted through the gate insulating film 140, the oxide semiconductor layer 130, and the substrate 110 is preferably 60 or more.
  • the intensity of the reflected light is more preferably 65 or more, and further preferably 70 or more.
  • I d is the drain current
  • ⁇ is the field effect mobility
  • C ox is the capacitance per unit area formed by the gate electrode 170 and the oxide semiconductor layer 130
  • V gs is the gate electrode 170 and the source electrode.
  • V th , V th represents a threshold voltage.
  • ⁇ can be expressed as W / L where L is a length of current flowing through the oxide semiconductor layer 130 and W is a width.
  • the field effect mobility is proportional to the velocity of carriers in a constant electric field, as in the above-described hole mobility, and there is a correlation between the field effect mobility and the hole mobility.
  • the field effect mobility is 5 cm 2 / Vs or more, the defect level of the material is small. Accordingly, in this case, carrier generation due to defect levels during light irradiation can be suppressed, and as a result, an increase in leakage current can be suppressed. In addition, there is little voltage loss when a semiconductor element is formed.
  • the field effect mobility of the oxide semiconductor layer 130 is 5 cm 2 / Vs or more
  • the field-effect mobility of the oxide semiconductor layer 130 is preferably 5.0 cm 2 / Vs or higher.
  • the optical band gap of the oxide semiconductor layer 130 is 3.4 eV or more and the field effect mobility is 5.0 cm 2 / Vs or more, an increase in leakage current is suppressed in a light irradiation environment or a negative voltage application light irradiation environment. it can.
  • the field effect mobility is preferably 6.0 cm 2 / Vs or more, and more preferably 8.0 cm 2 / Vs or more.
  • the threshold voltage is preferably 20 V or less.
  • the threshold voltage can be reduced to 20 V or less.
  • the gate insulating film is SiO x , and the film thickness is 75 nm to 150 nm
  • the threshold voltage is set to 20 V or less, so that the light irradiation environment or negative An increase in leakage current and a shift of the threshold voltage in the negative direction in the voltage application light irradiation environment can be suppressed.
  • the threshold voltage is preferably 20 V or less, and more preferably 10 V or less.
  • the on / off ratio is preferably 10 8 to 10 10 . If the on / off ratio is 10 8 or more, a crosstalk screen can be obtained with a liquid crystal panel or an OLED panel. The on / off ratio is more preferably 10 9 or more.
  • the oxide semiconductor layer 130 is manufactured by a pulse laser deposition method or a sputtering method. By using these manufacturing methods, a film with few defects can be obtained, carrier generation is possible even at a deep donor level, the threshold voltage is 20 V or less, and the field-effect mobility is 5.0 to 8.0 cm 2 / Vs. It becomes. On the other hand, in a light irradiation environment or a negative voltage application light irradiation environment, an increase in leakage current or a shift in the negative direction of the threshold voltage can be suppressed by suppressing generation of carriers due to defect levels.
  • the oxide semiconductor layer 130 is disposed between the substrate 110 and the gate electrode 170.
  • TFT thin film transistor
  • the TFT 100A includes a barrier film 120A, a gate electrode 170A, a gate insulating film 140A, an oxide semiconductor layer 130A, a first electrode (source or drain) 160A, a second electrode on a substrate 110A.
  • Each layer includes an electrode (drain or source) 162A and a passivation film 180A.
  • the intensity of the incident light is 100, the incident light is the passivation film 180A and the oxide semiconductor layer 130A.
  • the intensity of reflected light that is transmitted through the gate insulating film 140A, reflected by the gate electrode 170A, and transmitted through the gate insulating film 140A, the oxide semiconductor layer 130A, and the passivation film 180A is preferably 60 or more.
  • the intensity of the reflected light is more preferably 65 or more, and further preferably 70 or more.
  • the substrate 110 is prepared.
  • the substrate 110 may be a transparent insulating substrate such as a glass substrate, a ceramic substrate, a plastic (for example, polycarbonate or polyethylene terephthalate) substrate, or a resin substrate.
  • the substrate 110 is sufficiently cleaned.
  • a barrier film 120 is formed on one surface of the substrate 110.
  • the barrier film 120 may be made of silicon oxide, silicon oxynitride, silicon nitride, alumina, or the like.
  • a material having an ultraviolet absorption function such as zinc oxide may be used for the barrier film 120. In this case, ultraviolet light entering the first element 100 can be absorbed.
  • the method for forming the barrier film 120 is not particularly limited.
  • the barrier film 120 may be formed using various film formation techniques such as sputtering, pulse laser deposition, atmospheric pressure CVD, reduced pressure CVD, and plasma CVD.
  • the thickness of the barrier film 120 is preferably in the range of 10 nm to 500 nm.
  • the barrier film 120 is a layer that is installed when necessary, and may be omitted.
  • the oxide semiconductor layer 130 is formed on the barrier film 120 (or the substrate 110).
  • the oxide semiconductor layer 130 is composed of the first compound described above.
  • a method for forming the oxide semiconductor layer 130 is not particularly limited.
  • the oxide semiconductor layer 130 may be formed using various film formation techniques such as a sputtering method, a pulse laser deposition method, an atmospheric pressure CVD method, a low pressure CVD method, and a plasma CVD method.
  • oxide semiconductor layer 130 may be formed continuously with the formation of the barrier film 120 by using an apparatus used for forming the barrier film 120.
  • the thickness of the oxide semiconductor layer 130 is preferably in the range of 10 nm to 90 nm. If the film thickness is 10 nm or more, a sufficient accumulated electron layer can be formed.
  • the thickness of the oxide semiconductor layer 130 is more preferably 20 nm or more, and further preferably 30 nm or more. When the thickness of the oxide semiconductor layer 130 is 90 nm or less, voltage consumption in the thickness direction can be ignored.
  • the thickness of the oxide semiconductor layer 130 is more preferably 80 nm or less, and further preferably 60 nm or less.
  • the oxide semiconductor layer 130 is patterned to form a desired pattern of the oxide semiconductor layer 130.
  • the pattern processing method includes general methods such as a mask film forming method and a lift-off method. Another possible method is to form an oxide semiconductor layer 130 and then place an island-shaped resist pattern on the upper portion and etch the oxide semiconductor layer 130 using the resist pattern as a mask.
  • a hydrochloric acid aqueous solution an EDTA (ethylenediaminetetraacetic acid) aqueous solution, a TMAH (tetramethylammonium hydride) aqueous solution, or the like can be used as an etchant.
  • EDTA ethylenediaminetetraacetic acid
  • TMAH tetramethylammonium hydride
  • the oxide semiconductor layer 130 is preferably annealed after patterning.
  • the annealing atmosphere is selected from air, reduced pressure, inert gas such as oxygen, hydrogen, nitrogen, argon, helium, and neon, and water vapor.
  • the annealing temperature is preferably 100 ° C. to 400 ° C. If the annealing temperature is 100 ° C. or higher, a field effect mobility of 5 cm 2 / Vs or higher can be obtained. When the temperature is 400 ° C. or lower, the field effect mobility of the oxide semiconductor layer 130 becomes uniform.
  • the annealing temperature is more preferably 350 ° C. or lower, and further preferably 300 ° C. or lower.
  • FIG. 3 schematically shows a state in which the barrier film 120 and the patterned oxide semiconductor layer 130 are arranged on the substrate 110.
  • the intermediate member as illustrated in FIG. 3, that is, the stacked body including the oxide semiconductor layer 130 over the substrate 110 has various devices and elements in various fields in addition to the first element 100. It can be used as an intermediate for.
  • Such a stacked body may or may not have the barrier film 120, and the oxide semiconductor layer 130 may or may not be patterned.
  • the insulating film 138 and the conductive film 168 are provided over the oxide semiconductor layer 130.
  • the insulating film 138 is made of a material that will later become the gate insulating film 140.
  • the insulating film 138 may be made of silicon oxide, silicon oxynitride, silicon nitride, alumina, or the like.
  • the insulating film 138 may be formed using a film forming technique such as a sputtering method, a pulse laser deposition method, an atmospheric pressure CVD method, a low pressure CVD method, or a plasma CVD method.
  • the thickness of the insulating film 138 is preferably 30 nm to 600 nm. If the thickness of the insulating film 138 is 30 nm or more, the gate electrode 170 and the oxide semiconductor layer 130, the gate electrode 170 and the first electrode (source or drain) 160, or the gate electrode 170 and the first electrode Short circuit between the two electrodes (drain or source) 162 is suppressed. When the thickness of the insulating film 138 is 600 nm or less, a high on-current can be obtained.
  • the thickness of the insulating film 138 is more preferably 50 nm or more, and further preferably 150 nm or more. In addition, the thickness of the insulating film 138 is more preferably 500 nm or less, and further preferably 400 nm or less.
  • the conductive film 168 is made of a material that will later become the gate electrode 170.
  • the conductive film 168 includes chromium (Cr), molybdenum (Mo), aluminum (Al), copper (Cu), silver (Ag), tantalum (Ta), titanium (Ti), or a composite material containing them and / or You may comprise an alloy.
  • the conductive film 168 may be a stacked film.
  • a transparent conductive film may be used as the conductive film 168.
  • transparent conductive films include ITO (In—Sn—O), ZnO, AZO (Al—Zn—O), GZO (Ga—Zn—O), IZO (In—Zn—O), and SnO 2 is mentioned.
  • the conductive film 168 may be formed by a conventional film formation method such as sputtering or vapor deposition. Further, the insulating film 138 and the conductive film 168 may be continuously formed using the same film formation apparatus.
  • the film thickness of the conductive film 168 is preferably 30 nm to 600 nm. When the thickness of the conductive film 168 is 30 nm or more, low resistance is obtained, and when the thickness is 600 nm or less, the conductive film 168 is interposed between the first electrode (source or drain) 160 or the conductive film 168. And the second electrode (drain or source) 162 are suppressed from being short-circuited.
  • the film thickness of the conductive film 168 is more preferably 50 nm or more, and further preferably 150 nm or more.
  • the thickness of the conductive film 168 is more preferably 500 nm or less, and further preferably 400 nm or less.
  • the insulating film 138 and the conductive film 168 are patterned, thereby forming the gate insulating film 140 and the gate electrode 170, respectively.
  • a method used in a general TFT array process that is, a combination of a photolithography process and an etching process may be used.
  • a process of reducing electrical resistance with respect to the protruding portion 132 (see FIG. 5) protruding from the gate electrode 170 of the oxide semiconductor layer 130 as viewed from above (low resistance lowering process) May be implemented.
  • Such a resistance reduction process can be performed by, for example, a method of performing hydrogen plasma treatment on the protruding portion 132 or a method of implanting hydrogen ions into the protruding portion 132.
  • the on-resistance of the TFT can be reduced by reducing the resistance of the protruding portion 132.
  • an interlayer insulating film 150 is formed on the laminated film.
  • the interlayer insulating film 150 may be made of silicon oxide, silicon oxynitride, silicon nitride, alumina, or the like.
  • the interlayer insulating film 150 is formed by a general film forming technique such as a sputtering method, a pulse laser deposition method, an atmospheric pressure CVD method, a low pressure CVD method, and a plasma CVD method.
  • the interlayer insulating film 150 is patterned so that a part of the protruding portion 132 of the oxide semiconductor layer 130 is exposed on both sides of the gate electrode 170.
  • a general photolithography process / etching process combination may be used for patterning the interlayer insulating film.
  • the first electrode 160 and the second electrode 162 are installed and patterned.
  • the first and second electrodes 160 and 162 are, for example, a drain electrode and a source electrode, respectively, or vice versa.
  • the first electrode 160 and the second electrode 162 are placed and patterned so as to be in ohmic contact with at least a part of the protruding portion 132 of the oxide semiconductor layer 130.
  • a general photolithography / etching process combination may be used for patterning the first electrode 160 and the second electrode 162.
  • the first electrode 160 and the second electrode 162 may be chromium, molybdenum, aluminum, copper, silver, tantalum, titanium, or a composite material and / or alloy containing them.
  • the first electrode 160 and the second electrode 162 may be a laminated film.
  • the first electrode 160 and the second electrode 162 can be transparent conductive films.
  • a passivation film 180 is formed so as to cover the laminated film.
  • the passivation film 180 may be made of silicon oxide, silicon oxynitride, silicon nitride, alumina, or the like.
  • the passivation film 180 may be formed using a film forming technique such as a sputtering method, a pulse laser deposition method, an atmospheric pressure CVD method, a low pressure CVD method, or a plasma CVD method.
  • a film forming technique such as a sputtering method, a pulse laser deposition method, an atmospheric pressure CVD method, a low pressure CVD method, or a plasma CVD method.
  • the thickness of the passivation film 180 is preferably 30 nm to 600 nm. If the thickness of the passivation film 180 is 30 nm or more, the exposed electrode can be covered. If the thickness is 600 nm or less, the deflection of the substrate 110 due to film stress is small.
  • the thickness of the passivation film 180 is more preferably 50 nm or more, and further preferably 150 nm or more. Further, the thickness of the passivation film 180 is more preferably 500 nm or less, and further preferably 400 nm or less.
  • the first element 100 can be manufactured.
  • the above manufacturing method is merely an example, and it is obvious to those skilled in the art that the first element 100 may be manufactured by other methods.
  • an auxiliary capacitance wiring, a terminal, and / or a current compensation circuit may be formed in addition to the above film. .
  • FIG. 9 schematically shows a cross section of a solar cell (hereinafter referred to as “second element”) according to an embodiment of the present invention.
  • the second element 200 is configured by disposing a silicon layer 220, an oxide semiconductor layer 230, and an electrode layer 240 on a support 210.
  • the support 210 has a role of supporting each layer on the upper part.
  • the support 210 may be formed of a transparent insulating substrate such as a glass substrate, a ceramic substrate, a plastic (for example, polycarbonate or polyethylene terephthalate) substrate, or a resin substrate.
  • the electrode layer 240 is made of a conductive material such as metal.
  • the manufacturing method of the second element 200 can be easily grasped by referring to the manufacturing method of the first element 100 described above. Therefore, description of the manufacturing method of the second element 200 is omitted here.
  • the oxide semiconductor layer 230 is formed of the above-described first compound.
  • the above-described effect that is, the effect that the variation in characteristics can be significantly suppressed even when the second element 200 is used in a negative voltage applied light irradiation environment. Obtainable.
  • FIG. 10 schematically shows a cross section of an OLED (hereinafter referred to as “third element”) according to an embodiment of the present invention.
  • the third element 300 includes layers of a first electrode (cathode) 320, an oxide semiconductor layer 330, an organic layer 340, and a second electrode (anode) 350 on a substrate 310. Are arranged in this order.
  • the substrate 310 has a role of supporting each layer on the upper part.
  • the substrate 310 may be formed of a transparent insulating substrate such as a glass substrate, a ceramic substrate, a plastic (for example, polycarbonate or polyethylene terephthalate) substrate, or a resin substrate.
  • the oxide semiconductor layer 330 functions as an electron injection layer or an electron transport layer.
  • the organic layer 340 may include an electron injection layer, an electron transport layer, an organic light emitting layer, a hole transport layer, a hole injection layer, and the like in addition to the organic light emitting layer. However, each layer other than the organic light emitting layer may be omitted if unnecessary.
  • the substrate 310 side is a light extraction surface. Therefore, the substrate 310 is a transparent substrate, the first electrode 320 is a transparent electrode, and the oxide semiconductor layer 330 is a transparent layer.
  • Such a manufacturing method of the third element 300 can be easily grasped by referring to the manufacturing method of the first element 100 described above. Therefore, description of the manufacturing method of the third element 300 is omitted here.
  • the oxide semiconductor layer 330 is formed of the above-described first compound.
  • the third element 300 also has the effect as described above, that is, the effect that the variation in characteristics can be significantly suppressed even when the third element 300 is used in a negative voltage applied light irradiation environment. Obtainable.
  • the application form of the first compound has been described above by taking TFT, solar cell, and OLED as examples.
  • the first compound can be applied to other devices or elements.
  • Examples of such an element include a memory element.
  • Example 1 Evaluation of the first film
  • An oxide semiconductor compound containing Ga and Zn as cations was formed by the following method, and the characteristics thereof were evaluated.
  • pellets for pulse laser deposition were prepared.
  • the green compact was fired at 1400 ° C. for 5 hours in an air atmosphere to obtain a pellet having a diameter of 15 mm and a height of 8 mm (hereinafter referred to as “first pellet”).
  • a thin film was formed on the substrate by the pulse laser deposition method using the first pellet.
  • Two types of substrates a glass substrate (AN100: manufactured by Asahi Glass Co., Ltd.) and a quartz glass substrate were used.
  • Film formation was performed by attaching the first pellet to a pellet holder in a vacuum chamber containing a substrate and irradiating the pellet with a laser pulse.
  • a KrF laser (COMPLEX PRO 110F manufactured by COHERENT) having a wavelength of 248 nm was used.
  • the input power was 60 mJ and the repetition frequency was 10 Hz.
  • the inside of the chamber was an oxygen atmosphere, and the oxygen partial pressure was 5 Pa.
  • the substrate temperature was set to 26 ° C.
  • an oxide film containing Ga and Zn having a thickness of 150 nm was formed on the substrate.
  • first glass substrate sample a glass substrate having an oxide film
  • first quartz glass substrate sample a quartz glass substrate having an oxide film
  • fluorescent X-ray analysis was performed using the first glass substrate sample.
  • a fluorescent X-ray measurement apparatus ZSX100e: manufactured by Rigaku Corporation
  • the oxide film obtained by the film forming method is referred to as a “first film”. Note that the composition of the first film is represented by Ga 0.7 Zn 0.3 O x .
  • FIG. 11 shows the X-ray diffraction measurement results obtained for the first glass substrate sample. From this result, it can be seen that only a broad halo pattern is recognized in the first glass substrate sample.
  • the Scherrer diameter obtained from the aforementioned equation (3) was 1.5 nm, and it was confirmed that the first film was amorphous.
  • optical band gap was evaluated using the first quartz glass substrate sample.
  • the transmittance T (%) and reflectance R (%) of the first quartz glass substrate sample were measured using a spectrophotometer (U-4100: manufactured by Hitachi, Ltd.).
  • d is the thickness of the first film included in the first quartz glass substrate sample. Further, the absorption coefficient of the quartz glass substrate is negligibly small.
  • FIG. 12 shows the absorption coefficient of the first film calculated by the equation (5).
  • the absorption coefficient of incident light energy 3.5 eV of the first film was 990 cm ⁇ 1 .
  • the relationship between the absorption coefficient ⁇ and the light energy is given by: ( ⁇ h ⁇ ) 1/2 ⁇ (h ⁇ -E g ) (6)
  • h is the Planck constant
  • ⁇ is the frequency of light
  • E g is the optical band gap.
  • the optical band gap of the first film can be calculated from this equation (6).
  • the optical band gap of the first film was 3.76 eV.
  • Al patterns (2 mm ⁇ 2 mm) having a thickness of 50 nm were formed at the four corners of the first film of the first quartz glass substrate sample, and used as electrodes.
  • a Hall measuring device (ResiTest 8300; manufactured by Toyo Technica Co., Ltd.) was used for Hall measurement.
  • the magnetic field strength was 0.34T, and the automatic setting mode was used for measuring the current value. The measurement was performed every 10K in the temperature range from 160K to 300K.
  • FIG. 13 shows the temperature dependence of the hole mobility of electrons obtained by Hall measurement.
  • FIG. 14 shows the temperature dependence of the carrier density obtained by Hall measurement. In all cases, the carrier was an electron.
  • N 0 1.5 ⁇ 10 18 cm ⁇ 3
  • the activation energy E a was 0.16 eV.
  • the film density of the first film was measured by the XRR method using Rigaku's Smartlab. As a result, the film density was 5.25 g / cm 3 .
  • first TFT sample a TFT element (hereinafter referred to as “first TFT sample”) was produced by the following method.
  • FIG. 15 schematically shows a cross-sectional configuration of the first first TFT sample.
  • the first TFT sample 400 includes a silicon substrate 410, a thermal oxide film 420, an oxide semiconductor layer 430, a drain electrode 440 and a source electrode 450.
  • a silicon substrate 410 13 mm ⁇ 13 mm with a thermal oxide film 420 was prepared.
  • the silicon substrate 410 is n-type and has a specific resistance of 0.001 ⁇ cm.
  • the thermal oxide film 420 was formed by oxidizing the silicon substrate 410.
  • the thickness of the thermal oxide film 420 is 150 nm.
  • the silicon substrate 410 was used as the gate electrode of the first TFT sample 400, and the thermal oxide film 420 was used as the gate insulating film of the first TFT sample 400.
  • a photoresist was placed on the thermal oxide film 420. Further, this photoresist was patterned by a general photolithography method. The photoresist pattern was formed in a shape having a rectangular omission area of 900 ⁇ m in length ⁇ 300 ⁇ m in width (length in the X direction in FIG. 15) in the center.
  • an oxide semiconductor layer was formed on the thermal oxide film 420 by a pulse laser deposition method using the photoresist as a mask.
  • the oxide semiconductor layer was a layer containing oxides of Ga and Zn, and was formed under the film formation conditions shown in the above section (Evaluation of the first film). However, the thickness of the oxide semiconductor layer was 50 nm.
  • the silicon substrate 410 was immersed in acetone and subjected to ultrasonic cleaning for 5 minutes. Furthermore, ultrasonic cleaning was performed in ethanol for 5 minutes. As a result, the photoresist and the oxide semiconductor layer formed on the photoresist were removed. As a result, an island-shaped oxide semiconductor layer 430 was formed at the center of the thermal oxide film 420.
  • the silicon substrate 410 was annealed at 200 ° C. for 1 hour under a reduced pressure of 3.0 ⁇ 10 ⁇ 3 Pa.
  • a drain electrode 440 and a source electrode 450 having a form as shown in FIG. 15 were formed on the thermal oxide film 420 and the oxide semiconductor layer 430.
  • Electrodes 440 and 450 were made of metal aluminum and formed by a general sputtering method using the above-described photoresist pattern as a mask.
  • the dimensions of the drain electrode 440 and the source electrode 450 were 300 ⁇ m in length ⁇ width (length in the X direction in FIG. 15) 200 ⁇ m ⁇ thickness (maximum portion) 50 nm.
  • the distance Lt (see FIG. 15) between the drain electrode 440 and the source electrode 450 was 50 ⁇ m.
  • the end surface of the silicon substrate 410 was polished to expose the conductive surface, and this exposed surface was used as a current-carrying portion.
  • the first TFT sample 400 was produced. Note that it is apparent from the above description that the oxide semiconductor layer 430 of the first TFT sample 400 corresponds to the above-described “first film”.
  • the first TFT sample 400 is irradiated with light from the side opposite to the silicon substrate 410 and a negative voltage is applied to the gate electrode (silicon substrate 410). The change in characteristics that occurred was measured.
  • a semiconductor parameter analyzer (4155C: manufactured by Agilent) was used for measuring the characteristic change.
  • As the light source a white LED light source and a fluorescent lamp attached to a prober were used.
  • the illuminance of the white LED light source was 11000 lux, and the illuminance of the fluorescent lamp was 17000 lux.
  • FIG. 16 shows the emission spectrum of the white LED light source used.
  • FIG. 17 shows the emission spectrum of the fluorescent lamp used.
  • the gate electrode was set to ⁇ 20V
  • the drain electrode 440 and the source electrode 450 were set to 0V under the light irradiation of the light source, and the TFT characteristics were measured after holding for a certain time.
  • FIG. 18 and 19 show the evaluation results obtained in the first TFT sample 400.
  • FIG. FIG. 18 shows the result under irradiation with a white LED light source
  • FIG. 19 shows the result under irradiation with a fluorescent lamp.
  • the “initial” line is the measurement result in the dark state, that is, the state without light irradiation.
  • the first film whose composition is represented by Ga 0.7 Zn 0.3 O x is significantly suppressed in characteristic variation even under a negative voltage applied light irradiation environment.
  • the on / off ratio of the first TFT sample 400 in the dark state is 10 8 to 10 9
  • the field-effect mobility of the oxide semiconductor layer 430 calculated from the saturation region is 7.1 cm 2 / Vs. Yes, the threshold voltage was 0V.
  • Example 2 Evaluation of second film
  • an oxide semiconductor compound containing Ga and Zn as cations was formed, and the characteristics thereof were evaluated.
  • Ga 2 O 3 powder manufactured by Koyo Chemical Co., Ltd.
  • ZnO powder manufactured by Koyo Kagaku Co., Ltd.
  • the other pellet production conditions are the same as in Example 1. Thereby, the 2nd pellet was obtained.
  • second glass substrate sample the glass substrate having this oxide film
  • quartz glass substrate having this oxide film is referred to as “second quartz glass substrate sample”.
  • the film obtained by this film forming method is referred to as a “second film”. Note that the composition of the second film is represented by Ga 0.35 Zn 0.65 O y .
  • the crystallinity of the second film was evaluated in the same manner as in Example 1.
  • FIG. 20 shows the result of the X-ray diffraction measurement obtained for the second glass substrate sample. From this result, it can be seen that only a broad halo pattern is observed in the second glass substrate sample.
  • the Scherrer diameter obtained from the above-described equation (3) is 1.3 nm. From this, it was confirmed that the second film was amorphous.
  • FIG. 12 shows the absorption coefficient of the second film.
  • the absorption coefficient of incident light energy 3.5 eV of the second film was 3062 cm ⁇ 1 .
  • the optical band gap of the second film was evaluated from the equation (6). As a result, the optical band gap of the second film was calculated to be 3.47 eV.
  • the Hall measurement method is the same as in Example 1 described above.
  • FIG. 21 shows the temperature dependence of the mobility obtained by Hall measurement.
  • FIG. 22 shows the temperature dependence of the carrier density obtained by Hall measurement. In all cases, the carrier was an electron.
  • FIG. 21 and FIG. 22 show that both carrier (electron) mobility and carrier (electron) concentration follow Arrhenius law well.
  • the carrier (electron) mobility at 300 K was 5.9 cm 2 / Vs.
  • the activation energy E a was 0.04 eV.
  • the film density of the second film was measured by the XRR method using Rigaku's Smartlab. As a result, the film density was 5.25 g / cm 3 .
  • second TFT sample a TFT element (hereinafter referred to as “second TFT sample”) was produced in the same manner as in Example 1 described above. However, in Example 2, the second film was used as the oxide semiconductor layer. The method for forming this film is as described in the above (evaluation of second film).
  • FIG. 23 shows the evaluation results obtained for the second TFT sample.
  • the light source was white LED light having a spectral intensity as shown in FIG.
  • the “initial” line is a measurement result in a dark state, that is, a state where no light irradiation is performed.
  • FIG. 23 shows that in the case of the second TFT sample having the second film as the oxide semiconductor layer, a shift in threshold voltage and a slight increase in off-state current are observed.
  • the threshold voltage converges in the vicinity of ⁇ 5V, for example, if the gate-off voltage is set to ⁇ 25V, it can be used as a switching element even under light irradiation.
  • Example 3 Evaluation of third film
  • An oxide semiconductor compound containing Ga and Zn as cations was formed by the following method, and the characteristics thereof were evaluated.
  • the substrate was a glass substrate and a quartz glass substrate.
  • Film formation was performed by sputtering with a substrate and a target placed in a vacuum chamber.
  • a 13.56 MHz RF power source was used as the sputtering power source.
  • the atmosphere was a mixed gas atmosphere of Ar gas and O 2 gas.
  • the flow rate of Ar gas was 39.9 sccm, and the flow rate of O 2 gas was 0.1 sccm.
  • the pressure was 1 Pa and the power was 150 W.
  • the distance between the substrate and the target was 100 mm.
  • the glass substrate having this oxide film is referred to as “third glass substrate sample”, and the quartz glass substrate having this oxide film is referred to as “third quartz glass substrate sample”.
  • the thickness of the oxide film in the third glass substrate sample was 200 nm.
  • the thickness of the oxide film in the third quartz glass substrate sample was 50 nm.
  • the film obtained by the above film forming method is referred to as a “third film”. Note that the composition of the third film is represented by Ga 0.65 Zn 0.35 O z .
  • the optical band gap of the third film was evaluated from the above equation (6).
  • the optical band gap of the third film was calculated to be 3.90 eV.
  • the hole mobility of the third film at 300 K was 4.82 cm 2 / Vs.
  • the film density of the third film was measured by the XRR method using Rigaku's Smartlab. As a result, the film density was 5.36 g / cm 3 .
  • third TFT sample a TFT element (hereinafter referred to as “third TFT sample”) was produced in the same manner as in Example 1 described above.
  • Example 3 the third film was used as the oxide semiconductor layer.
  • the method of forming this film is as described in the above (evaluation of the third film).
  • surface treatment was performed on the fabricated TFT element. The surface treatment was performed by immersing the TFT element in a 2.38% aqueous solution of tetramethylammonium hydride (TMAH) for 3 seconds.
  • TMAH tetramethylammonium hydride
  • FIG. 24 shows the evaluation results obtained for the third TFT sample.
  • the light source was a fluorescent lamp having a spectral intensity as shown in FIG.
  • the “initial” line is a characteristic measurement result in a dark state, that is, in a state where no light irradiation is performed.
  • the “fluorescent lamp lighting” line is a characteristic measurement result in the light irradiation state. In the latter, the source electrode was 0V and the drain voltage was 40V.
  • FIG. 25 shows the change over time of the current value of the third TFT sample being driven under fluorescent lamp irradiation.
  • the driving conditions for the third TFT sample are a gate voltage of ⁇ 30V, a drain voltage of 10V, and a source voltage of 0V.
  • the on / off ratio of the third TFT sample in the dark state is 10 10
  • the field-effect mobility of the oxide semiconductor layer calculated from the saturation region is 8.04 cm 2 / Vs
  • the threshold voltage is It was 19.0V.
  • Example 4 Evaluation of the fourth film
  • An oxide semiconductor compound containing In, Ga, and Zn as cations was formed by the following method, and the characteristics thereof were evaluated.
  • a sputtering target was prepared.
  • the green compact was fired at 1400 ° C. for 5 hours in an air atmosphere to obtain a target having a diameter of 76.2 mm and a height of 8 mm.
  • a thin film was formed on the substrate by sputtering.
  • a glass substrate and a quartz glass substrate were used as the substrate.
  • Film formation was performed by sputtering with a substrate and a target placed in a vacuum chamber.
  • a 13.56 MHz RF power source was used as the sputtering power source.
  • the atmosphere was a mixed gas atmosphere of Ar gas and O 2 gas.
  • the flow rate of Ar gas was 19.6 sccm, and the flow rate of O 2 gas was 0.4 sccm.
  • the pressure was 0.55 Pa and the power was 70 W.
  • the distance between the substrate and the target was 100 mm.
  • the substrate was annealed at 300 ° C. for 1 hour in a pure oxygen atmosphere.
  • the glass substrate having this oxide film is referred to as a “fourth glass substrate sample”.
  • the quartz glass substrate having this oxide film is referred to as a “fourth quartz glass substrate sample”.
  • the film obtained by the above film forming method is referred to as a “fourth film”.
  • FIG. 12 shows the absorption coefficient of the fourth film.
  • the absorption coefficient of incident light energy 3.5 eV of the fourth film was calculated to be 30023 cm ⁇ 1 .
  • the optical band gap of the fourth film was evaluated from the equation (6). As a result, the optical band gap of the fourth film was calculated to be 3.1 eV.
  • the Hall measurement method is the same as in Example 1 described above.
  • fourth TFT sample a TFT element (hereinafter referred to as “fourth TFT sample”) was produced in the same manner as in Example 3 described above.
  • Example 4 the fourth film was used as the oxide semiconductor layer.
  • the method for forming this film is as described in the above (evaluation of the fourth film).
  • FIG. 26 and 27 show the evaluation results obtained for the fourth TFT sample.
  • FIG. 26 shows the result under irradiation with a white LED light source
  • FIG. 27 shows the result under irradiation with a fluorescent lamp.
  • the “initial” line is the measurement result in the dark state, that is, the state without light irradiation.
  • FIG. 26 it was found that when a white LED light source was used as the light source, the leakage current of the fourth TFT sample in a negative voltage applied light irradiation environment exceeded 100 pA.
  • FIG. 27 shows that when a fluorescent lamp is used as the light source, the threshold voltage shift width and leakage current are larger and the characteristics are further deteriorated, compared with the case where a white LED light source is used as the light source.
  • the characteristics under the negative voltage applied light irradiation environment are greatly deteriorated. It was confirmed that in the TFT element (first to third TFT samples) having an oxide semiconductor layer by the above, deterioration in characteristics under a negative voltage applied light irradiation environment is significantly suppressed.
  • TFT (first element) DESCRIPTION OF SYMBOLS 110 Substrate 120 Barrier film 130 Oxide semiconductor layer 132 Protruding part 138 Insulating film 140 Gate insulating film 150 Interlayer insulating film 160 First electrode 162 Second electrode 168 Conductive film 170 Gate electrode 180 Passivation film 200 Solar cell (second element) 210 Support 220 Silicon Layer 230 Oxide Semiconductor Layer 240 Electrode Layer 300 OLED (Third Element) 310 Substrate 320 First electrode (cathode) 330 Oxide semiconductor layer 340 Organic layer 350 Second electrode (anode) 400 First TFT sample 410 Silicon substrate 420 Thermal oxide film 430 Oxide semiconductor layer 440 Drain electrode 450 Source electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Light Receiving Elements (AREA)

Abstract

ガリウムおよび酸素を含み、光学バンドギャップが３．４ｅＶ以上であり、３００Ｋにおけるホール（Ｈａｌｌ）測定により得られる電子のホール（Ｈａｌｌ）移動度が３ｃｍ２／Ｖｓ以上である、酸化物半導体化合物。

Description

酸化物半導体化合物、酸化物半導体化合物の層を備える半導体素子、および積層体
　本発明は、酸化物半導体化合物、酸化物半導体化合物の層を備える半導体素子、および積層体に関する。
　従来より、例えばＴＦＴ（薄膜トランジスタ）などの半導体素子における半導体材料として、シリコンが広く使用されてきた。
　最近では、金属カチオンを含む酸化物半導体の中には、光学バンドギャップが比較的広く、移動度が比較的大きい化合物が存在することが知られるようになり、そのような酸化物半導体を半導体素子に適用する試みがなされている。
　中でも、ＺｎＯおよびＩｎ－Ｇａ－Ｚｎ－Ｏなどの酸化物半導体は、透明である上、アモルファスシリコンや低温ポリシリコンに匹敵する特性を有し、次世代のＴＦＴへの適用が注目されている（例えば特許文献１）。
特許第５５８９０３０号明細書 特開２００７－１１５９０２号公報
　前述のように、酸化物半導体化合物は、シリコンに代わる材料として、半導体素子への適用が期待されている。
　これらの酸化物半導体を液晶パネルの駆動素子として用いる場合、バックライトからの可視光や紫外線を含んだ外光を受ける可能性がある。また、ＯＬＥＤ（有機発光ダイオード）パネルの駆動素子として用いる場合には、発光した光の照射を受ける可能性がある。このような状況で、Ｉｎ－Ｇａ－Ｚｎ－Ｏなどの酸化物半導体は、リーク電流が増大し、液晶パネルやＯＬＥＤパネルのコントラスト低下などの不具合が生じることが知られている。このため、そのような酸化物半導体は、半導体素子内に、遮光層によって遮光されるようにして使用される必要がある（例えば、特許文献２）。
　酸化物半導体の光照射環境下におけるそのような特性変動を抑制することができれば、遮光層を設ける必要がなくなり、そのような酸化物半導体を有する半導体素子の構成自由度が飛躍的に高まることが予想される。
　本発明は、このような背景に鑑みなされたものであり、本発明では、前述のような光照射によるリーク電流の発生を有意に抑制できる酸化物半導体化合物を提供することを目的とする。また、本発明では、そのような酸化物半導体化合物の層を備える半導体素子および積層体を提供することを目的とする。
　本発明では、ガリウムおよび酸素を含み、光学バンドギャップが３．４ｅＶ以上であり、３００Ｋにおけるホール（Ｈａｌｌ）測定により得られる電子のホール（Ｈａｌｌ）移動度が３ｃｍ２／Ｖｓ以上である、酸化物半導体化合物が提供される。
　ここで、前記ホール（Ｈａｌｌ）測定により得られる電子密度Ｎの温度依存性を、以下の式で表したとき、
 
　　　　Ｎ＝Ｎ０ｅｘｐ（－Ｅａ／ｋＴ）　　　（１）式
 
Ｎ０は、１０１６ｃｍ－３以上であってもよい。ただし、Ｔは測定温度（Ｋ）であり、ｋはボルツマン定数（ｅＶＫ－１）であり、Ｅａは活性化エネルギー（ｅＶ）である。
　また、本発明では、酸化物半導体化合物の層を含む半導体素子であって、
　前記半導体素子は、ＴＦＴ（薄膜トランジスタ）、太陽電池、またはＯＬＥＤ（有機発光ダイオード）のいずれかであり、
　前記層は、前述のような特徴を有する酸化物半導体化合物で構成されることを特徴とする半導体素子が提供される。
　また、本発明では、酸化物半導体化合物の層を含む半導体素子であって、
　前記半導体素子は、ＴＦＴ（薄膜トランジスタ）であり、
　前記層は、ガリウムおよび酸素を含み、光学バンドギャップが３．４ｅＶ以上であり、電界効果移動度が５ｃｍ２／Ｖｓ以上であることを特徴とする半導体素子が提供される。
　さらに、本発明では、積層体であって、
　基板と、
　該基板の上部に設置された酸化物半導体化合物の層と、
　を有し、
　前記層は、前述のような特徴を有する酸化物半導体化合物で構成されることを特徴とする積層体が提供される。
　本発明では、前述のような光照射によるリーク電流の発生を有意に抑制できる酸化物半導体化合物を提供することが可能となる。また、本発明では、そのような酸化物半導体化合物の層を備える半導体素子および積層体を提供することが可能となる。
本発明の一実施形態による薄膜トランジスタの断面を模式的に示した図である。 本発明の一実施形態による別の薄膜トランジスタの断面を模式的に示した図である。 本発明の一実施形態による薄膜トランジスタを製造する際の一工程を模式的に示した図である。 本発明の一実施形態による薄膜トランジスタを製造する際の一工程を模式的に示した図である。 本発明の一実施形態による薄膜トランジスタを製造する際の一工程を模式的に示した図である。 本発明の一実施形態による薄膜トランジスタを製造する際の一工程を模式的に示した図である。 本発明の一実施形態による薄膜トランジスタを製造する際の一工程を模式的に示した図である。 本発明の一実施形態による薄膜トランジスタを製造する際の一工程を模式的に示した図である。 本発明の一実施形態による太陽電池の断面を模式的に示した図である。 本発明の一実施形態による有機発光ダイオードの断面を模式的に示した図である。 第１のガラス基板サンプルにおいて得られたＸ線回折測定結果を示したチャートである。 例１における第１の膜、例２における第２の膜、および例４における第４の膜において、吸収係数を示したグラフである。 例１における第１の膜において、ホール（Ｈａｌｌ）測定により得られた移動度の温度依存性を示したグラフである。 例１における第１の膜において、ホール（Ｈａｌｌ）測定により得られたキャリア密度の温度依存性を示したグラフである。 第１のＴＦＴ素子の構成を概略的に示した断面図である。 第１のＴＦＴ素子の特性評価に使用した白色ＬＥＤ光源の発光スペクトルを示した図である。 第１のＴＦＴ素子の特性評価に使用した蛍光灯の発光スペクトルを示した図である。 第１のＴＦＴ素子において得られた、白色ＬＥＤ光源による照射下での特性評価結果を示した図である。 第１のＴＦＴ素子において得られた、蛍光灯による照射下での特性評価結果を示した図である。 第２のガラス基板サンプルにおいて得られたＸ線回折測定結果を示したチャートである。 例２における第２の膜において、ホール（Ｈａｌｌ）測定により得られた移動度の温度依存性を示したグラフである。 例２における第２の膜において、ホール（Ｈａｌｌ）測定により得られたキャリア密度の温度依存性を示したグラフである。 第２のＴＦＴ素子において得られた、白色ＬＥＤ光源による照射下での特性評価結果を示した図である。 第３のＴＦＴ素子において得られた、蛍光灯による照射下での特性評価結果を示した図である。 第３のＴＦＴ素子において得られた、蛍光灯による照射下での特性評価結果を示した図である。 第４のＴＦＴ素子において得られた、白色ＬＥＤ光源による照射下での特性評価結果を示した図である。 第４のＴＦＴ素子において得られた、蛍光灯による照射下での特性評価結果を示した図である。
　以下、図面を参照して、本発明の一実施形態について説明する。
　（本発明の一実施形態による酸化物半導体化合物）
　本発明の一実施形態では、ガリウムおよび酸素を含み、光学バンドギャップが３．４ｅＶ以上であり、３００Ｋにおけるホール（Ｈａｌｌ）測定により得られる電子のホール（Ｈａｌｌ）移動度が３ｃｍ２／Ｖｓ以上である、酸化物半導体化合物（以下、「第１の化合物」という）が提供される。
　ここで、本願において、材料の光学バンドギャップは、室温における値を意味し、以下の（２）式から把握することができる：
 
　　　（αｈν）１／２　∝　（ｈν－Ｅｇ）　　　（２）式
 
　ここで、αは吸収係数であり、ｈはプランク定数であり、νは光の振動数であり、Ｅｇは光学バンドギャップである。
　また、電子のホール（Ｈａｌｌ）移動度および電子密度Ｎは、ホール（Ｈａｌｌ）測定により得られる。
　なお、電子密度Ｎの温度依存性は、（１）式のように表される：
 
　　Ｎ＝Ｎ０×ｅｘｐ（－Ｅａ／ｋＴ）　　　（１）式
 
ここで、ｋは、ボルツマン定数（ｅＶＫ－１）であり、Ｔは温度（Ｋ）であり、Ｎ０は定数であり、Ｅａは活性化エネルギー（ｅＶ）である。
　第１の化合物の光学バンドギャップは、３．４ｅＶ以上である。光学バンドギャップが３．４ｅＶ以上であれば、可視光照射に対して、光学バンドギャップが可視光エネルギーより大きいため、リーク電流の増大を抑制できる。光学バンドギャップは、３．６ｅＶ以上が好ましく、３．７ｅＶ以上がさらに好ましい。光学バンドギャップが３．６ｅＶ以上の場合、可視光のみならず紫外光照射に対しても、リーク電流の増加を抑制できる。
　また、電子のホール（Ｈａｌｌ）移動度は、３ｃｍ２／Ｖｓ以上である。電子のホール（Ｈａｌｌ）移動度が３ｃｍ２／Ｖｓ以上であれば、材料の欠陥準位が少ない。従って、この場合、光照射の際の欠陥準位によるキャリア生成を抑制でき、その結果、リーク電流の増加を抑えられる。また、半導体素子を形成した際に、電圧ロスが少ない。ホール移動度は、５ｃｍ２／Ｖｓ以上がより好ましく、５．５ｃｍ２／Ｖｓ以上がさらに好ましく、６ｃｍ２／Ｖｓ以上が特に好ましい。
　また、（１）式におけるＮ０は、１０１６以上であることが好ましい。Ｎ０が１０１６ｃｍ－３以上であれば、酸化物半導体を液晶パネルなどの駆動素子として用いる場合、可視光照射環境下で負の電圧を印加させた際に、閾値電圧のマイナス方向へのシフトを抑制でき、オフ動作をさせることができる。Ｎ０は１０１７ｃｍ－３以上が好ましく、１０１８ｃｍ－３以上がさらに好ましい。１０１８ｃｍ－３以上であれば、可視光のみならず紫外光照射環境下で負の電圧を印加させた際に、閾値電圧のマイナス方向へのシフトを抑制できる。
　活性化エネルギーＥａは、０．０４ｅＶ以上であることが好ましい。Ｎ０が１０１６ｃｍ－３以上の場合、活性化エネルギーＥａが０．０４ｅＶ以上とすることにより、可視光照射環境下で負の電圧を印加させた際に、閾値電圧のマイナス方向へのシフトを抑制できる。
　活性化エネルギーＥａは、０．１０ｅＶ以上が好ましく、０．１５ｅＶ以上がさらに好ましい。活性化エネルギーＥａが０．１５ｅＶ以上であれば、可視光のみならず紫外光照射環境下で負の電圧を印加させた際に、閾値電圧のマイナス方向へのシフトを抑制できる。
　また、第１の化合物が膜状である場合、その膜密度は、５．０ｇ／ｃｍ－３から５．４ｇ／ｃｍ－３が好ましい。膜密度が５．０ｇ／ｃｍ－３以上であれば、緻密な膜となり、高いホール（Ｈａｌｌ）移動度が得られる。好ましくは５．１ｇ／ｃｍ－３以上であり、より好ましくは５．２ｇ／ｃｍ－３以上である。
　入射光エネルギー３．５ｅＶの吸収係数は、１００００ｃｍ－１以下であることが好ましい。入射光エネルギー３．５ｅＶの吸収係数が１００００ｃｍ－１以下であれば、光励起によるキャリア生成が減少するため、リーク電流が小さい。入射光エネルギー３．５ｅＶの吸収係数は、５０００ｃｍ－１以下がより好ましく、１０００ｃｍ－１以下がさらに好ましい。
　このような第１の化合物を、ＴＦＴのような半導体素子に適用した場合、光照射によるリーク電流を抑制できる。また、比較的良好なスイッチング特性を得ることができる。
　また、第１の化合物を備える半導体素子に対して、光照射環境下で負の電圧を印加させても（以下、そのような環境を「負電圧印加光照射環境」と称する）、半導体素子の電圧－電流特性に、変動が生じ難くなる。従って、第１の化合物を半導体素子に適用した場合、従来の遮光層のような追加の層が不要となり、構成の自由度を大きく高めることができる。
　（本発明の一実施形態による酸化物半導体化合物の組成）
　次に、第１の化合物の組成の一例について説明する。
　第１の化合物は、ガリウムの他に、他の金属カチオンを含んでもよい。
　そのような金属カチオンは、例えば、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、およびシリコン（Ｓｉ）の少なくとも一つであってもよい。これらの金属カチオンの中では、特に、亜鉛が好ましい。
　また、第１の化合物がガリウム以外の金属カチオンも含む場合、全金属カチオンに対するガリウム原子の原子比は、３５％以上であることが好ましい。３５％以上であれば、可視光照射に対して、リーク電流の増大を抑制できる。また、閾値電圧の変動を抑制する。全金属カチオンに対するガリウム原子の原子比は、５０％以上であることがより好ましく、６０％以上であることがさらに好ましく、７０％以上であることが特に好ましい。７０％以上であれば、可視光のみならず紫外光照射環境下で負の電圧を印加させた際に、リーク電流の増大を抑制でき、閾値電圧のマイナス方向へのシフトを抑制できる。全金属カチオンに対するガリウム原子の原子比は、９５％以下であることが好ましい。９５％以下であれば、光照射前の閾値電圧が低く、かつ、可視光のみならず紫外光照射環境下で負の電圧を印加させた際に、リーク電流の増大を抑制できる。また、閾値電圧のマイナス方向へのシフトを抑制できる。
　また、例えば、第１の化合物が、実質的にガリウムと亜鉛との酸化物で構成される場合、閾値電圧の上昇が抑えられるため好ましい。全金属カチオン（すなわちＧａ＋Ｚｎ）に対するガリウム原子の原子比は、３５％～９５％の範囲であることが好ましい。３５％以上であれば、光照射前の閾値電圧が低く、かつ、可視光照射に対して、リーク電流の増大や閾値電圧の変動を抑制する。９５％以下であれば、閾値電圧の上昇が抑えられ、かつ、高い電界効果移動度を維持し、可視光照射に対して、リーク電流の増大や閾値電圧の変動を抑制する。Ｇａ＋Ｚｎに対するガリウム原子の原子比は、５０％以上であってもよく、７０％以上であってもよい。また、９０％以下であってもよく、８５％以下であってもよい。
　ただし、実際には、第１の化合物には、上記記載には示されていない、不可避的材料（金属、半導体、および／または化合物）が含まれ得る。そのような不可避的材料の大部分は、第１の化合物の製造プロセス中に混入されるものと考えられる。「実質的にガリウムと亜鉛との酸化物で構成される」とは、ガリウムと亜鉛との酸化物以外の不可避的材料が含まれてもよいことを意味する。
　なお、第１の化合物は、非晶質または非晶質の状態が支配的であってもよい。ここで、非晶質とは、Ｘ線回折測定で鋭いピークを与えない物質を意味する。具体的には、下記（３）式で表されるシェラーの式で求められる結晶子径（シェラー径）が６．０ｎｍ以下である。シェラー径Ｌは、シェラー定数をＫ、Ｘ線波長をλ、半値幅をβ、ピーク位置をθとすると、
 
　　Ｌ＝Ｋλ／（βｃｏｓθ）　　　　（３）式
 
となる。例えば、Ｘ線波長λが０．１５４ｎｍのとき、シェラー定数Ｋは０．９となる。
　また、「非晶質の状態が支配的である」とは、非晶質が体積割合で５０％より多く存在している状態を意味する。
　第１の化合物が非晶質または非晶質の状態が支配的であれば、粒界の欠陥準位の影響が少なく、電気的特性のバラツキが小さくなる。第１の化合物は、微結晶であっても、非晶質と微結晶が混在する形態であってもよい。
　ここで微結晶とは、シェラー径が６．０ｎｍより大きく、１００ｎｍより小さい結晶である。第１の化合物が微結晶であれば、導電性が向上するため好ましい。第１の化合物が非晶質と微結晶が混在する形態であれば、平滑性と導電性とがともに向上するため好ましい。
　（本発明の一実施形態による酸化物半導体化合物の適用例）
　前述のような特徴を有する第１の化合物は、薄膜トランジスタ（ＴＦＴ）、太陽電池、および有機発光ダイオード（ＯＬＥＤ）など、各種半導体素子に適用することができる。以下、図面を参照して、そのような半導体素子の一例について、具体的に説明する。
　（薄膜トランジスタ）
　図１には、本発明の一実施形態による薄膜トランジスタ（以下、「第１の素子」と称する）の断面を模式的に示す。
　図１に示すように、第１の素子１００は、基板１１０の上に、バリア膜１２０、酸化物半導体層１３０、ゲート絶縁膜１４０、層間絶縁膜１５０、第１の電極（ソースまたはドレイン）１６０、第２の電極（ドレインまたはソース）１６２、ゲート電極１７０、およびパッシベーション膜１８０の各層が配置されて構成される。
　基板１１０は、例えば、ガラス基板、セラミック基板、プラスチック基板、または樹脂基板などの絶縁基板である。また、基板１１０は、透明な基板であってもよい。
　バリア膜１２０は、基板１１０と酸化物半導体層１３０の間に配置され、基板１１０と酸化物半導体層１３０のバックチャネル界面を形成する役割を有する。バリア膜１２０は、例えば、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、およびアルミナなどで構成される。なお、バリア膜１２０は必須の構成ではなく、不要な場合、省略してもよい。
　ゲート絶縁膜１４０は、例えば、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、およびアルミナなど、無機絶縁材料で構成される。層間絶縁膜１５０も同様である。
　第１および第２の電極１６０、１６２、ならびにゲート電極１７０は、例えばアルミニウム、銅および銀のような金属、または他の導電性材料で構成される。
　パッシベーション膜１８０は、素子を保護する役割を有し、例えば、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、およびアルミナなどで構成される。
　ここで、第１の素子１００において、酸化物半導体層１３０は、前述の特徴を有する第１の化合物で構成される。
　従来のＴＦＴでは、酸化物半導体層として、例えばＩｎ－Ｇａ－Ｚｎ－Ｏなどの化合物が使用されてきた。
　しかしながら、この化合物は、前述のように、光照射下では、リーク電流が増大する。また、この化合物は、負電圧印加光照射環境下では、リーク電流の増大のみならず、閾値電圧のマイナス方向へのシフトも生じる場合があり、このためオフ動作ができなくなる場合がある。
　このため、従来のＴＦＴでは、図１に示した構成において、基板１１０が透明な場合、酸化物半導体層１３０に光が照射されないよう、酸化物半導体層１３０の下側、例えば基板１１０とバリア膜１２０の間に、遮光層を設置する必要がある。また、ゲート電極１７０のサイズによっては、酸化物半導体層１３０の上側にも、酸化物半導体層１３０に光が照射されないよう、別の遮光層を設置する必要がある。ここで、遮光層とは、金属または樹脂で構成されるパターン層であって、半導体素子の電極と電気的に接続されておらず、入射光を遮る層を意味する。
　このような遮光層の設置は、素子の構造を複雑にし、素子の製造プロセスを煩雑にするだけでなく、半導体素子の構成の自由度を著しく制約することになるという問題がある。
　これに対して、第１の素子１００では、酸化物半導体層１３０として、前述の特徴を有する第１の化合物が適用される。この場合、第１の素子１００を負電圧印加光照射環境下で使用しても、特性の変動を有意に抑制することができる。
　従って、第１の素子１００では、従来のような遮光層を追加する必要がなくなり、素子の構造、および製造プロセスを単純化することができる。また、これにより、第１の素子１００では、構成の自由度を有意に高めることが可能になる。
　第１の素子１００に、波長５５０ｎｍの光を基板１１０の下側から基板１１０に対して垂直に入射させる場合において、入射光の強度を１００としたときに、入射光が基板１１０および酸化物半導体層１３０、およびゲート絶縁膜１４０を透過し、ゲート電極１７０により反射され、ゲート絶縁膜１４０、酸化物半導体層１３０、および基板１１０を透過した反射光の強度は、６０以上が好ましい。反射光の強度は６５以上がより好ましく、７０以上がさらに好ましい。
　第１の素子１００において、酸化物半導体層１３０の電界効果移動度および閾値電圧は、第１の素子１００の飽和領域で次の（４）式から求められる：
 
　　Ｉｄ＝α×μＣｏｘ×１／２（Ｖｇｓ－Ｖｔｈ）２　　　　（４）式
 
ここで、Ｉｄはドレイン電流、μは電界効果移動度、Ｃｏｘはゲート電極１７０と酸化物半導体層１３０で形成される単位面積当たりの静電容量、Ｖｇｓはゲート電極１７０とソース電極との間の電圧、Ｖｔｈは閾値電圧を表す。αは、例えば酸化物半導体層１３０に電流が流れる長さをＬ、幅をＷとしたとき、Ｗ／Ｌと表せる。
　電界効果移動度は、上述のホール（Ｈａｌｌ）移動度と同様に、一定電界中でのキャリアの速度に比例し、電界効果移動度とホール（Ｈａｌl）移動度には相関がある。電界効果移動度が５ｃｍ２／Ｖｓ以上であれば、材料の欠陥準位が少ない。従って、この場合、光照射の際の欠陥準位によるキャリア生成を抑制でき、その結果、リーク電流の増加を抑えられる。また、半導体素子を形成した際に、電圧ロスが少ない。
　また、酸化物半導体層１３０の電界効果移動度が５ｃｍ２／Ｖｓ以上であれば、酸化物半導体層１３０の３００Ｋにおけるホール（Ｈａｌｌ）測定により得られる電子のホール（Ｈａｌｌ）移動度は３ｃｍ２／Ｖｓ以上となる。
　酸化物半導体層１３０の電界効果移動度は、５．０ｃｍ２／Ｖｓ以上が好ましい。酸化物半導体層１３０の光学バンドギャップが３．４ｅＶ以上、かつ、電界効果移動度が５．０ｃｍ２／Ｖｓ以上の場合、光照射環境あるいは負電圧印加光照射環境における、リーク電流の増大を抑制できる。電界効果移動度は、６．０ｃｍ２／Ｖｓ以上が好ましく、８．０ｃｍ２／Ｖｓ以上がより好ましい。
　閾値電圧は２０Ｖ以下が好ましい。例えば、ゲート絶縁膜を膜厚が７５ｎｍ～１５０ｎｍのＳｉＯｘとすることにより、閾値電圧を２０Ｖ以下にすることができる。
　酸化物半導体層１３０の光学バンドギャップが３．４ｅＶ以上であり、ゲート絶縁膜がＳｉＯｘであり、膜厚が７５ｎｍ～１５０ｎｍの場合、閾値電圧を２０Ｖ以下とすることで、光照射環境あるいは負電圧印加光照射環境におけるリーク電流の増大や閾値電圧のマイナス方向へのシフトを抑制することができる。
　これらの効果を得るためには、閾値電圧は２０Ｖ以下が好ましく、１０Ｖ以下がより好ましい。また、オンオフ比は、１０８～１０１０が好ましい。オンオフ比が１０８以上であれば液晶パネルやＯＬＥＤパネルでクロストークの画面が得られる。オンオフ比は、１０９以上がより好ましい。
　酸化物半導体層１３０は、パルスレーザーデポジション法やスパッタ法によって作製される。これらの製法を用いることにより、欠陥の少ない膜が得られ、深いドナー準位においてもキャリア生成が可能となり、閾値電圧は２０Ｖ以下となり、電界効果移動度は５．０～８．０ｃｍ２／Ｖｓとなる。一方で、光照射環境または負電圧印加光照射環境において、欠陥準位起因のキャリア生成が抑制されることなどにより、リーク電流の増大や閾値電圧のマイナス方向へのシフトを抑制することができる。
　なお、図１に示した第１の素子１００の例では、酸化物半導体層１３０は、基板１１０とゲート電極１７０の間に配置される。
　しかし、薄膜トランジスタ（ＴＦＴ）の別の例として、図２に示すような、いわゆる逆スタガー型の構成も考えられる。
　図２に示すように、このＴＦＴ１００Ａは、基板１１０Ａの上に、バリア膜１２０Ａ、ゲート電極１７０Ａ、ゲート絶縁膜１４０Ａ、酸化物半導体層１３０Ａ、第１の電極（ソースまたはドレイン）１６０Ａ、第２の電極（ドレインまたはソース）１６２Ａ、およびパッシベーション膜１８０Ａの各層が配置されて構成される。
　このような構成においても、酸化物半導体層１３０Ａの第１の電極１６０Ａおよび第２の電極１６２Ａに被覆されていない部分に対して、遮光をする必要がない。
　ＴＦＴ１００Ａに、波長５５０ｎｍの光をパッシベーション膜１８０Ａの上側からパッシベーション膜１８０Ａに対して垂直に入射させる場合において、入射光の強度を１００としたときに、入射光がパッシベーション膜１８０Ａ、酸化物半導体層１３０Ａ、およびゲート絶縁膜１４０Ａを透過し、ゲート電極１７０Ａにより反射され、ゲート絶縁膜１４０Ａ、酸化物半導体層１３０Ａ、およびパッシベーション膜１８０Ａを透過した反射光の強度は、６０以上が好ましい。反射光の強度は６５以上がより好ましく、７０以上がさらに好ましい。
　（薄膜トランジスタの製造方法）
　次に、図３～図８を参照して、図１に示したような第１の素子１００の製造方法について説明する。
　第１の素子１００を製造する際には、まず、基板１１０が準備される。
　前述のように、基板１１０は、例えば、ガラス基板、セラミック基板、プラスチック（例えば、ポリカーボネートまたはポリエチレンテレフタレート）基板、または樹脂基板などの透明絶縁基板であってもよい。基板１１０は、十分に洗浄される。
　次に、必要な場合、基板１１０の一方の表面に、バリア膜１２０が形成される。
　バリア膜１２０は、前述のように、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、およびアルミナなどで構成されてもよい。あるいは、バリア膜１２０として、酸化亜鉛のような、紫外線吸収機能を有する材料を使用してもよい。この場合、第１の素子１００に進入する紫外光を吸収することができる。
　バリア膜１２０の形成方法は、特に限られない。バリア膜１２０は、例えば、スパッタ法、パルスレーザーデポジション法、常圧ＣＶＤ法、減圧ＣＶＤ法、およびプラズマＣＶＤ法など、各種成膜技術を用いて成膜してもよい。バリア膜１２０の膜厚は、１０ｎｍから５００ｎｍの範囲が好ましい。
　なお、前述のように、バリア膜１２０は、必要な際に設置される層であり、省略されてもよい。
　次に、バリア膜１２０（または基板１１０）の上に、酸化物半導体層１３０が形成される。
　酸化物半導体層１３０は、前述の第１の化合物で構成される。酸化物半導体層１３０の形成方法は、特に限られない。例えば、酸化物半導体層１３０は、スパッタ法、パルスレーザーデポジション法、常圧ＣＶＤ法、減圧ＣＶＤ法、およびプラズマＣＶＤ法など、各種成膜技術を用いて成膜してもよい。
　なお、酸化物半導体層１３０の成膜は、バリア膜１２０の成膜に使用される装置を用いて、バリア膜１２０の成膜と連続して実施してもよい。
　酸化物半導体層１３０の膜厚は、１０ｎｍから９０ｎｍの範囲が好ましい。膜厚が１０ｎｍ以上であれば、十分な蓄積電子層が形成できる。酸化物半導体層１３０の膜厚は、２０ｎｍ以上がより好ましく、３０ｎｍ以上がさらに好ましい。酸化物半導体層１３０の膜厚が９０ｎｍ以下であれば、膜厚方向の電圧消費が無視できる。酸化物半導体層１３０の膜厚は、８０ｎｍ以下がより好ましく、６０ｎｍ以下がさらに好ましい。
　次に、酸化物半導体層１３０がパターン処理され、酸化物半導体層１３０の所望のパターンが形成される。
　パターン処理の方法としては、一般的な方法、例えば、マスク成膜法およびリフトオフ法などが挙げられる。また、酸化物半導体層１３０を成膜した後に、上部に島状のレジストパターンを配置し、これをマスクとして酸化物半導体層１３０をエッチングする方法も考えられる。
　酸化物半導体層１３０をエッチングする場合、エッチャントとして、塩酸水溶液、ＥＤＴA（エチレンジアミン４酢酸）水溶液、およびＴＭＡＨ（テトラメチルアンモニウムハイドライド）水溶液などが適用できる。
　酸化物半導体層１３０は、パターン処理後、アニールすることが好ましい。アニール雰囲気は、大気、減圧、酸素、水素、窒素、アルゴン、ヘリウム、およびネオンのような不活性ガス、ならびに水蒸気などから選択される。アニール温度は、１００℃から４００℃が好ましい。アニール温度が１００℃以上であれば、５ｃｍ２／Ｖｓ以上の電界効果移動度が得られる。４００℃以下であれば、酸化物半導体層１３０の電界効果移動度が均一になる。アニール温度は、３５０℃以下がより好ましく、３００℃以下がさらに好ましい。
　図３には、基板１１０の上に、バリア膜１２０と、パターン化された酸化物半導体層１３０とが配置された状態を、模式的に示す。
　なお、図３に示したような途中段階の部材、すなわち基板１１０の上に酸化物半導体層１３０を有する積層体は、第１の素子１００の他にも、様々な分野において、各種装置および素子用の中間体として、利用することができる。
　そのような積層体は、バリア膜１２０を有しても有さなくてもよく、酸化物半導体層１３０がパターン化されていてもされていなくてもよい。
　次に、図４に示すように、酸化物半導体層１３０の上に、絶縁膜１３８と、導電膜１６８とが設置される。
　絶縁膜１３８は、後にゲート絶縁膜１４０となる材料で構成される。例えば、絶縁膜１３８は、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、およびアルミナなどで構成されてもよい。絶縁膜１３８は、例えば、スパッタ法、パルスレーザーデポジション法、常圧ＣＶＤ法、減圧ＣＶＤ法、およびプラズマＣＶＤ法などの成膜技術を用いて成膜してもよい。
　絶縁膜１３８の厚さは、３０ｎｍから６００ｎｍが好ましい。絶縁膜１３８の厚さが３０ｎｍ以上であれば、ゲート電極１７０と酸化物半導体層１３０との間、ゲート電極１７０と第１の電極（ソースまたはドレイン）１６０との間、またはゲート電極１７０と第２の電極（ドレインまたはソース）１６２との間の短絡が抑制される。絶縁膜１３８の厚さが６００ｎｍ以下であれば、高いオン電流が得られる。絶縁膜１３８の厚さは、５０ｎｍ以上がより好ましく、１５０ｎｍ以上がさらに好ましい。また、絶縁膜１３８の厚さは、５００ｎｍ以下がより好ましく、４００ｎｍ以下がさらに好ましい。
　一方、導電膜１６８は、後にゲート電極１７０となる材料で構成される。例えば、導電膜１６８は、クロム（Ｃｒ）、モリブデン（Ｍｏ）、アルミ（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、タンタル（Ｔａ）、チタン（Ｔｉ）またはそれらを含む複合材料および／または合金で構成されてもよい。導電膜１６８は、積層膜であってもよい。
　なお、第１の素子１００では、前述のように、酸化物半導体層１３０を遮光する必要がないため、導電膜１６８として、透明導電膜を使用してもよい。そのような透明導電膜としては、例えば、ＩＴＯ（Ｉｎ－Ｓｎ－Ｏ）、ＺｎＯ、ＡＺＯ（Ａｌ－Ｚｎ－Ｏ）、ＧＺＯ（Ｇａ－Ｚｎ－Ｏ）、ＩＺＯ（Ｉｎ－Ｚｎ－Ｏ）、およびＳｎＯ２が挙げられる。
　導電膜１６８は、スパッタ法および蒸着法など、従来の成膜方法により成膜されてもよい。また、絶縁膜１３８と導電膜１６８は、同一成膜装置で連続的に成膜されてもよい。
　導電膜１６８の膜厚は、３０ｎｍから６００ｎｍが好ましい。導電膜１６８の膜厚が３０ｎｍ以上であれば、低抵抗が得られ、膜厚が６００ｎｍ以下であれば、導電膜１６８と第１の電極（ソースまたはドレイン）１６０との間、または導電膜１６８と第２の電極（ドレインまたはソース）１６２との間の短絡が抑制される。導電膜１６８の膜厚は、５０ｎｍ以上がより好ましく、１５０ｎｍ以上がさらに好ましい。導電膜１６８の膜厚は、５００ｎｍ以下がより好ましく、４００ｎｍ以下がさらに好ましい。
　次に、図５に示すように、絶縁膜１３８および導電膜１６８がパターン処理され、これにより、ゲート絶縁膜１４０およびゲート電極１７０がそれぞれ形成される。
　絶縁膜１３８および導電膜１６８のパターン処理には、一般的なＴＦＴアレイプロセスで用いられる方法、すなわちフォトリソグラフィプロセス／エッチングプロセスの組み合わせが使用されてもよい。
　両層のパターン処理が完了した後、上面視、酸化物半導体層１３０のゲート電極１７０から突出している突出部分１３２（図５参照）に対して、電気抵抗を低下させる処理（低抵抗下処理）を実施してもよい。そのような低抵抗化処理は、例えば、突出部分１３２に水素プラズマ処理を行う方法、または突出部分１３２に水素イオン注入を行う方法などにより、実施することができる。
　突出部分１３２の低抵抗化処理により、ＴＦＴのオン抵抗を低減することが可能になる。
　次に、積層膜の上に層間絶縁膜１５０が形成される。層間絶縁膜１５０は、前述のように、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、およびアルミナなどで構成されてもよい。層間絶縁膜１５０は、例えば、スパッタ法、パルスレーザーデポジション法、常圧ＣＶＤ法、減圧ＣＶＤ法、およびプラズマＣＶＤ法などの一般的な成膜技術により成膜される。
　なお、図６に示すように、層間絶縁膜１５０は、ゲート電極１７０の両側において、酸化物半導体層１３０の突出部分１３２の一部が露出するように、パターン処理される。そのような層間絶縁膜のパターン処理には、一般的なフォトリソグラフィプロセス／エッチングプロセスの組み合わせが使用されてもよい。
　次に、図７に示すように、第１の電極１６０および第２の電極１６２が設置、パターン化される。第１および第２の電極１６０、１６２は、それぞれ、例えばドレイン電極およびソース電極であり、あるいはその逆である。
　第１の電極１６０および第２の電極１６２は、酸化物半導体層１３０の前記突出部分１３２の少なくとも一部とオーミック接触するように設置、パターン化される。第１の電極１６０および第２の電極１６２のパターン処理には、一般的なフォトリソグラフィプロセス／エッチングプロセスの組み合わせが使用されてもよい。
　第１の電極１６０および第２の電極１６２は、クロム、モリブデン、アルミ、銅、銀、タンタル、チタン、またはそれらを含む複合材料および／または合金であってもよい。また、第１の電極１６０および第２の電極１６２は、積層膜であってもよい。あるいは、第１の電極１６０および第２の電極１６２は、ゲート電極１７０と同様、透明導電膜とすることも可能である。
　次に、図８に示すように、積層膜を覆うように、パッシベーション膜１８０が形成される。パッシベーション膜１８０は、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、アルミナなどで構成されてもよい。
　パッシベーション膜１８０は、スパッタ法、パルスレーザーデポジション法、常圧ＣＶＤ法、減圧ＣＶＤ法、プラズマＣＶＤ法などの成膜技術を用いて成膜してもよい。
　パッシベーション膜１８０の厚さは、３０ｎｍから６００ｎｍが好ましい。パッシベーション膜１８０の厚さが３０ｎｍ以上であれば、露出している電極を被覆でき、６００ｎｍ以下であれば、膜応力による基板１１０のたわみが小さい。パッシベーション膜１８０の厚さは、５０ｎｍ以上がより好ましく、１５０ｎｍ以上がさらに好ましい。また、パッシベーション膜１８０の厚さは５００ｎｍ以下がより好ましく、４００ｎｍ以下がさらに好ましい。
　以上の工程を経て、第１の素子１００を製造することができる。
　なお、上記製造方法は、単なる一例であって、第１の素子１００は、その他の方法で製造されてもよいことは当業者には明らかである。例えば、第１の素子１００により、液晶または有機エレクトロルミネッセントアレイを駆動する際には、上記膜の他に、補助容量配線、端子、および／または電流補償回路などが形成される場合がある。
　（太陽電池）
　次に、図９を参照して、本発明の一実施形態による太陽電池の構成について説明する。
　図９には、本発明の一実施形態による太陽電池（以下、「第２の素子」と称する）の断面を模式的に示す。
　図９に示すように、第２の素子２００は、支持体２１０の上に、シリコン層２２０、酸化物半導体層２３０、および電極層２４０の各層が配置されて構成される。
　支持体２１０は、上部に各層を支持する役割を有する。支持体２１０は、例えば、ガラス基板、セラミック基板、プラスチック（例えば、ポリカーボネートまたはポリエチレンテレフタレート）基板、または樹脂基板などの透明絶縁基板で構成されてもよい。
　電極層２４０は、金属などの導電性材料で構成される。
　なお、第２の素子２００の製造方法は、前述の第１の素子１００の製造方法を参照することにより、容易に把握することができる。従って、ここでは、第２の素子２００の製造方法の記載を省略する。
　ここで、第２の素子２００において、酸化物半導体層２３０は、前述の第１の化合物で構成される。
　従って、第２の素子２００においても、前述のような効果、すなわち第２の素子２００を負電圧印加光照射環境下で使用しても、特性の変動を有意に抑制することができるという効果を得ることができる。
　（有機発光ダイオード）
　次に、図１０を参照して、本発明の一実施形態による有機発光ダイオード（ＯＬＥＤ）の構成について説明する。
　図１０には、本発明の一実施形態によるＯＬＥＤ（以下、「第３の素子」と称する）の断面を模式的に示す。
　図１０に示すように、第３の素子３００は、基板３１０の上に、第１の電極（陰極）３２０、酸化物半導体層３３０、有機層３４０、および第２の電極（陽極）３５０の各層がこの順に配置されて構成される。
　基板３１０は、上部に各層を支持する役割を有する。基板３１０は、例えば、ガラス基板、セラミック基板、プラスチック（例えば、ポリカーボネートまたはポリエチレンテレフタレート）基板、または樹脂基板などの透明絶縁基板で構成されてもよい。
　酸化物半導体層３３０は、電子注入層または電子輸送層としての機能を有する。
　有機層３４０は、有機発光層の他、電子注入層、電子輸送層、有機発光層、ホール輸送層、およびホール注入層などを含んでもよい。ただし、有機発光層以外の各層は不要な場合、省略してもよい。
　なお、図１０の例では、基板３１０の側が光取り出し面となっている。従って、基板３１０は透明基板であり、第１の電極３２０は透明電極であり、酸化物半導体層３３０は透明層である。
　このような第３の素子３００の製造方法は、前述の第１の素子１００の製造方法を参照することにより、容易に把握することができる。従って、ここでは、第３の素子３００の製造方法の記載を省略する。
　ここで、第３の素子３００において、酸化物半導体層３３０は、前述の第１の化合物で構成される。
　従って、第３の素子３００においても、前述のような効果、すなわち第３の素子３００を負電圧印加光照射環境下で使用しても、特性の変動を有意に抑制することができるという効果を得ることができる。
　以上、ＴＦＴ、太陽電池、およびＯＬＥＤを例に、第１の化合物の適用形態について説明した。
　しかしながら、これらは単なる一例であって、第１の化合物が、その他の装置または素子に適用され得ることは当業者には明らかである。そのような素子としては、例えば、メモリー素子などが挙げられる。
　次に、本発明の実施例について説明する。
　（例１）
　（第１の膜の評価）
　以下の方法で、カチオンとしてＧａおよびＺｎを含む酸化物半導体化合物を成膜し、その特性を評価した。
　まず、パルスレーザーデポジション用ペレットを作製した。
　このペレットは、以下のように作製した。Ｇａ２Ｏ３粉末（高純度化学社製）と、ＺｎＯ粉末（高純度化学社製）とを、カチオン原子％比率でＧａ：Ｚｎ＝７０：３０となるよう秤量し、これらの粉末を乳鉢で混合した。混合粉末から、圧粉体を形成した。
　この圧粉体を、大気雰囲気下、１４００℃で５時間焼成し、直径１５ｍｍ、高さ８ｍｍのペレット（以下、「第１のペレット」という）を得た。
　第１のペレットを用いて、パルスレーザーデポジション法により、基板に薄膜を成膜した。基板には、ガラス基板（ＡＮ１００：旭硝子社製）および石英ガラス基板の２種類のものを使用した。
　成膜は、基板を収容した真空チャンバ内のペレットホルダーに第１のペレットを取り付け、このペレットにレーザーパルスを照射することにより実施した。レーザーには、波長が２４８ｎｍのＫｒＦレーザー（ＣＯＨＥＲＥＮＴ社製　ＣＯＭＰＬＥＸ　ＰＲＯ　１１０F）を用いた。入力パワーは６０ｍＪとし、繰り返し周波数は、１０Ｈｚとした。なお、チャンバ内は酸素雰囲気とし、酸素分圧を５Ｐａとした。基板温度は２６℃に設定した。
　これにより、基板上に、厚さ１５０ｎｍのＧａ、Ｚｎを含む酸化膜が形成された。
　その後、２００℃の真空環境（３×１０－３Ｐａ）下で１時間、基板をアニールした。これにより、酸化膜を有するガラス基板（以下、「第１のガラス基板サンプル」と称する）、および酸化膜を有する石英ガラス基板（以下、「第１の石英ガラス基板サンプル」と称する）が得られた。
　酸化膜中のＧａとＺｎの比率を調べるため、第１のガラス基板サンプルを用いて、蛍光Ｘ線分析を行った。分析には、蛍光Ｘ線測定装置（ＺＳＸ１００ｅ：リガク社製）を用いた。
　分析の結果、ＧａとＺｎの比率は、第１のペレットの組成と同様であった。すなわち、酸化膜の組成は、Ｇａ：Ｚｎ＝７０：３０（原子比）であった。以降、上記成膜方法で得られた酸化膜を、「第１の膜」と称する。なお、第１の膜の組成は、Ｇａ０．７Ｚｎ０．３Ｏｘで表される。
　次に、第１の膜の結晶性および光学バンドギャップの評価を行った。
　結晶性の評価は、第１のガラス基板サンプルのＸ線回折測定により実施した。測定装置には、リガク社製のＳｍａｒｔ　Ｌａｂ（９ｋＷ）を使用した。
　図１１には、第１のガラス基板サンプルにおいて得られたＸ線回折測定結果を示す。この結果から、第１のガラス基板サンプルでは、ブロードなハローパターンのみが認められることがわかる。前述の（３）式から得られるシェラー径は、１．５ｎｍであり、第１の膜は、非晶質であることが確認された。
　次に、第１の石英ガラス基板サンプルを用いて、光学バンドギャップの評価を行った。
　まず、分光光度計（Ｕ－４１００：日立製作所製）を用いて、第１の石英ガラス基板サンプルの透過率Ｔ（％）および反射率Ｒ（％）を測定した。
　これらの測定結果から、以下の（５）式を用いて、第１の膜の吸収係数αを算出した：
 
　　吸収係数α＝－１／ｄ×ｌｎ（Ｔ／（１００－Ｒ））　　　（５）式
 
ここで、ｄは、第１の石英ガラス基板サンプルに含まれる第１の膜の厚さである。また、石英ガラス基板の吸収係数は無視できるほど小さい。
　図１２には、（５）式により算出された第１の膜の吸収係数を示す。第１の膜の入射光エネルギー３．５ｅＶの吸収係数は、９９０ｃｍ－１であった。
　第１の膜が非晶質の場合、吸収係数αと光のエネルギーの関係は次式で与えられる：
 
　　　（αｈν）１／２　∝　（ｈν－Ｅｇ）　　　（６）式
 
　ここで、ｈはプランク定数であり、νは光の振動数であり、Ｅｇは光学バンドギャップである。
　従って、αｈνの平方根がｈνと直線関係にある場合、この（６）式から、第１の膜の光学バンドギャップを算定することができる。第１の膜の光学バンドギャップは、３．７６ｅＶであった。
　次に、前述の第１の石英ガラス基板サンプルのホール（Ｈａｌｌ）測定により、第１の膜のキャリア密度と移動度を評価した。
　ホール（Ｈａｌｌ）測定の前に、第１の石英ガラス基板サンプルの第１の膜の４隅に、厚さ５０ｎｍのＡｌパターン（２ｍｍ×２ｍｍ）を形成し、電極として使用した。
　ホール（Ｈａｌｌ）測定には、ホール測定装置（ＲｅｓｉＴｅｓｔ８３００；東陽テクニカ社製）を使用した。磁場強度は０．３４Ｔとし、電流値の測定には、自動設定モードを使用した。測定は、１６０Ｋ～３００Ｋまでの温度範囲で１０Ｋ毎に行った。
　図１３には、ホール（Ｈａｌｌ）測定により得られた電子のホール（Ｈａｌｌ）移動度の温度依存性を示す。また、図１４には、ホール（Ｈａｌｌ）測定により得られたキャリア密度の温度依存性を示す。なお、いずれの場合も、キャリアは電子であった。
　図１３および図１４から、キャリア（電子）移動度およびキャリア（電子）濃度ともに、アレニウス則によく従うことがわかる。３００Ｋでのキャリア（電子）移動度は、６．９ｃｍ２／Ｖｓであった。
　得られたキャリア（電子）密度Ｎの温度依存性から、前述の（１）式に基づき、Ｎ０および活性化エネルギーＥａを求めたところ、Ｎ０＝１．５×１０１８ｃｍ－３となり、活性化エネルギーＥａ＝０．１６ｅＶとなった。
　また、Ｒｉｇａｋｕ社製Ｓｍａｒｔｌａｂを用いて、ＸＲＲ法により第１の膜の膜密度を測定した。その結果、膜密度は５．２５ｇ／ｃｍ３であった。
　（第１のＴＦＴサンプルの作製）
　次に、以下の方法により、ＴＦＴ素子（以下、「第１のＴＦＴサンプル」という）を作製した。
　図１５には、第１の第１のＴＦＴサンプルの断面構成を模式的に示す。
　図１５に示すように、第１のＴＦＴサンプル４００は、シリコン基板４１０と、熱酸化膜４２０と酸化物半導体層４３０と、ドレイン電極４４０およびソース電極４５０とを有する。
　第１のＴＦＴサンプル４００を作製するため、まず、熱酸化膜４２０付きシリコン基板４１０（１３ｍｍ×１３ｍｍ）を用意した。シリコン基板４１０は、ｎ型であり、０．００１Ωｃｍの比抵抗を有する。熱酸化膜４２０は、シリコン基板４１０を酸化させることにより形成した。熱酸化膜４２０の厚さは、１５０ｎｍである。
　なお、シリコン基板４１０は、第１のＴＦＴサンプル４００のゲート電極として用い、熱酸化膜４２０は、第１のＴＦＴサンプル４００のゲート絶縁膜として用いた。
　次に、熱酸化膜４２０上にフォトレジストを設置した。また、一般的なフォトリソグラフィ法により、このフォトレジストをパターン処理した。フォトレジストのパターンは、中央部に、縦９００μｍ×横（図１５のＸ方向の長さ）３００μｍの矩形状の抜け領域を有する形状とした。
　次に、フォトレジストをマスクとして、パルスレーザーデポジション法により、熱酸化膜４２０上に酸化物半導体層を形成した。
　酸化物半導体層は、ＧａとＺｎの酸化物を含む層とし、前述の（第１の膜の評価）の欄で示した成膜条件で成膜した。ただし、酸化物半導体層の厚さは、５０ｎｍとした。
　その後、シリコン基板４１０をアセトン中に浸漬し、５分間超音波洗浄を実施した。さらに、エタノール中で５分間超音波洗浄を行った。これにより、フォトレジストおよび該フォトレジスト上に成膜された酸化物半導体層が除去された。その結果、熱酸化膜４２０の中央部に、島状の酸化物半導体層４３０が形成された。
　次に、シリコン基板４１０を、３．０×１０－３Ｐａの減圧下、２００℃で１時間アニールした。
　次に、熱酸化膜４２０および酸化物半導体層４３０の上に、図１５に示すような形態のドレイン電極４４０およびソース電極４５０を形成した。
　これらの電極４４０、４５０は、金属アルミニウムとし、前述のようなフォトレジストパターンをマスクとして利用した、一般的なスパッタ法により形成した。
　上面視、ドレイン電極４４０およびソース電極４５０の寸法は、縦３００μｍ×横（図１５のＸ方向の長さ）２００μｍ×厚さ（最大部分）５０ｎｍとした。また、ドレイン電極４４０とソース電極４５０の間の距離Ｌｔ（図１５参照）は、５０μｍとした。
　最後に、シリコン基板４１０の端面を研磨し、導電性の表面を露出させ、この露出表面を通電部とした。
　以上の工程により、第１のＴＦＴサンプル４００が作製された。なお、上記記載から、第１のＴＦＴサンプル４００の酸化物半導体層４３０が、前述の「第１の膜」に相当することは明らかである。
　（第１のＴＦＴサンプルの評価）
　前述のように作製された第１のＴＦＴサンプル４００を用いて、負電圧印加光照射環境下での特性評価を行った。
　具体的には、第１のＴＦＴサンプル４００に、シリコン基板４１０とは反対の側から光を照射し、さらにゲート電極（シリコン基板４１０）にマイナス電圧を印加した状態で、第１のＴＦＴサンプル４００に生じる特性の変化を測定した。
　特性変化の測定には、半導体パラメータアナライザ（４１５５Ｃ：Ａｇｉｌｅｎｔ社製）を用いた。光源には、白色ＬＥＤ光源と、プローバ付属の蛍光灯を用いた。白色ＬＥＤ光源の照度は、１１０００ｌｕｘであり、蛍光灯の照度は、１７０００ｌｕｘであった。
　図１６には、使用した白色ＬＥＤ光源の発光スペクトルを示す。また、図１７には、使用した蛍光灯の発光スペクトルを示す。
　特性評価の際には、前記光源の光照射下で、ゲート電極を－２０Ｖに設定し、ドレイン電極４４０およびソース電極４５０を０Ｖに設定して、一定時間保持した後、ＴＦＴ特性を測定した。
　図１８および図１９には、第１のＴＦＴサンプル４００において得られた評価結果を示す。図１８は、白色ＬＥＤ光源による照射下での結果であり、図１９は、蛍光灯による照射下での結果である。
　なお、これらの図において、「初期」の線は、暗状態、すなわち光照射をしない状態での測定結果である。
　図１８および図１９から、酸化物半導体層４３０として第１の膜を有する第１のＴＦＴサンプル４００の場合、負電圧印加光照射環境下で７２００秒間保持した後でも、特性がほとんど変化しないことがわかる。また、この結果は、光源の種類に依存しないことがわかる。
　このように、組成がＧａ０．７Ｚｎ０．３Ｏｘで表される第１の膜は、負電圧印加光照射環境下においても、特性変動が有意に抑制されることが確認された。
　なお、第１のＴＦＴサンプル４００の暗状態でのオン／オフ比は１０８～１０９であり、飽和領域から算出した酸化物半導体層４３０の電界効果移動度は、７．１ｃｍ２／Ｖｓであり、閾値電圧は０Ｖであった。
　（例２）
　（第２の膜の評価）
　例１の場合と同様の方法で、カチオンとしてＧａおよびＺｎを含む酸化物半導体化合物を成膜し、その特性を評価した。
　ただし、この例２では、パルスレーザーデポジション用ペレットを作製する際に、Ｇａ２Ｏ３粉末（高純度化学社製）と、ＺｎＯ粉末（高純度化学社製）とを、カチオン原子％比率でＧａ：Ｚｎ＝３５：６５となるように秤量、混合した。その他のペレットの作製条件は、例１の場合と同じである。これにより、第２のペレットが得られた。
　第２のペレットを用いて、例１の場合と同様の条件で、パルスレーザーデポジション法により、ガラス基板および石英ガラス基板に薄膜を成膜した。その後、それぞれの基板を、前述の条件でアニールした。
　これにより、２種類の基板上に、厚さ約１５０ｎｍのＧａ、Ｚｎを含む酸化膜が形成された。以下、この酸化膜を有するガラス基板を「第２のガラス基板サンプル」と称し、この酸化膜を有する石英ガラス基板を「第２の石英ガラス基板サンプル」と称する。
　第２のガラス基板サンプルを用いて、酸化膜中のＧａとＺｎの比率を蛍光Ｘ線分析で評価した結果、ＧａとＺｎの比率は、第２のペレットの組成と同様であった。すなわち、酸化膜の組成は、Ｇａ：Ｚｎ＝３５：６５（原子比）であった。以降、本成膜方法で得られた膜を、「第２の膜」と称する。なお、第２の膜の組成は、Ｇａ０．３５Ｚｎ０．６５Ｏｙで表される。
　例１の場合と同様の方法で、第２の膜の結晶性の評価を行った。
　図２０には、第２のガラス基板サンプルにおいて得られたＸ線回折測定の結果を示す。この結果から、第２のガラス基板サンプルでは、ブロードなハローパターンのみが認められることがわかる。前述の（３）式から得られるシェラー径は、１．３ｎｍであり、このことから、第２の膜は、非晶質であることが確認された。
　次に、前述の（５）式から、第２の膜の吸収係数の評価を行った。図１２には、第２の膜の吸収係数を示す。第２の膜の入射光エネルギー３．５ｅＶの吸収係数は、３０６２ｃｍ－１であった。また、（６）式から、第２の膜の光学バンドギャップの評価を行った。その結果、第２の膜の光学バンドギャップは、３．４７ｅＶと算定された。
　次に、第２の石英ガラス基板サンプルのホール（Ｈａｌｌ）測定により、第２の膜のキャリア密度と移動度を評価した。ホール（Ｈａｌｌ）測定の方法は、前述の例１の場合と同様である。
　図２１には、ホール（Ｈａｌｌ）測定により得られた移動度の温度依存性を示す。また、図２２には、ホール（Ｈａｌｌ）測定により得られたキャリア密度の温度依存性を示す。なお、いずれの場合も、キャリアは電子であった。
　図２１および図２２から、キャリア（電子）移動度およびキャリア（電子）濃度ともに、アレニウス則によく従うことがわかる。３００Ｋでのキャリア（電子）移動度は、５．９ｃｍ２／Ｖｓであった。
　得られたキャリア（電子）密度Ｎの温度依存性から、前述の（１）式に基づき、Ｎ０および活性化エネルギーＥａを求めたところ、Ｎ０＝１．０×１０１８ｃｍ－３となり、活性化エネルギーＥａ＝０．０４ｅＶとなった。
　また、Ｒｉｇａｋｕ社製Ｓｍａｒｔｌａｂを用い、ＸＲＲ法により第２の膜の膜密度を測定した。その結果、膜密度は５．２５ｇ／ｃｍ３であった。
　（第２のＴＦＴサンプルの作製）
　次に、前述の例１の場合と同様の方法で、ＴＦＴ素子（以下、「第２のＴＦＴサンプル」という）を作製した。ただし、この例２では、酸化物半導体層として、第２の膜を使用した。この膜の成膜方法は、前述の（第２の膜の評価）における記載の通りである。
　（第２のＴＦＴサンプルの評価）
　第２のＴＦＴサンプルを用いて、例１の場合と同様の、負電圧印加光照射環境下での特性評価を行った。
　図２３には、第２のＴＦＴサンプルにおいて得られた評価結果を示す。光源は、前述の図１６に示すようなスペクトル強度を有する白色ＬＥＤ光とした。なお、図２３において、「初期」の線は、暗状態、すなわち光照射をしない状態での測定結果である。
　図２３から、酸化物半導体層として第２の膜を有する第２のＴＦＴサンプルの場合、閾値電圧のシフトや軽微なオフ電流の増加が認められることがわかる。ただし、閾値電圧は、－５Ｖ付近に収斂していることから、例えば、ゲートオフ電圧を－２５Ｖに設定すれば、光照射下でもスイッチング素子として使用することができる。
　このように、組成がＧａ０．３５Ｚｎ０．６５Ｏｙで表される第２の膜は、負電圧印加光照射環境下においても、特性変動が有意に抑制されることが確認された。
　なお、第２のＴＦＴサンプルの暗状態でオン／オフ比は１０９であり、飽和領域から算出した酸化物半導体層の電界効果移動度は、５．５ｃｍ２／Ｖｓであり、閾値電圧は－１．１Ｖであった。
　（例３）
　（第３の膜の評価）
　以下の方法で、カチオンとしてＧａおよびＺｎを含む酸化物半導体化合物を成膜し、その特性を評価した。成膜方法としては、スパッタ法を用い、ターゲットはモル比で、Ｇａ２Ｏ３：ＺｎＯ＝５０：５０となる酸化物ターゲットを豊島製作所から購入した。
　このターゲットを用いて、スパッタ法により、基板に薄膜を成膜した。基板は、ガラス基板および石英ガラス基板とした。
　成膜は、真空チャンバ内に基板およびターゲットを設置し、スパッタ法により実施した。スパッタ電源には、１３．５６ＭＨｚのＲＦ電源を用いた。雰囲気は、ＡｒガスとＯ２ガスの混合ガス雰囲気とした。Ａｒガスの流量は、３９．９ｓｃｃｍとし、Ｏ２ガスの流量は０．１ｓｃｃｍとした。圧力は１Ｐａとし、パワーは、１５０Ｗとした。なお、基板とターゲットの間の距離は、１００ｍｍとした。
　これにより、２種類の基板上に、Ｇａ、Ｚｎを含む酸化膜が形成された。以下、この酸化膜を有するガラス基板を「第３のガラス基板サンプル」と称し、この酸化膜を有する石英ガラス基板を「第３の石英ガラス基板サンプル」と称する。
　なお、第３のガラス基板サンプルにおける酸化膜の厚さは、２００ｎｍであった。一方、第３の石英ガラス基板サンプルにおける酸化膜の厚さは、５０ｎｍであった。
　得られた酸化膜中のＧａとＺｎの比率を調べるため、例１の場合と同様の方法により、蛍光Ｘ線分析を行った。
　分析の結果、Ｇａ／（Ｚｎ＋Ｇａ）のモル比は、６５％であった。すなわち、酸化膜の組成は、Ｇａ：Ｚｎ＝６５：３５（原子比）であった。以降、上記成膜方法で得られた膜を、「第３の膜」と称する。なお、第３の膜の組成は、Ｇａ０．６５Ｚｎ０．３５Ｏｚで表される。
　次に、前述の（６）式から、第３の膜の光学バンドギャップの評価を行った。その結果、第３の膜の光学バンドギャップは、３．９０ｅＶと算定された。
　また、第３の膜の３００Ｋにおけるホール（Ｈａｌｌ）移動度は、４．８２ｃｍ２／Ｖｓであった。
　さらに、Ｒｉｇａｋｕ社製Ｓｍａｒｔｌａｂを用い、ＸＲＲ法により第３の膜の膜密度を測定した。その結果、膜密度は５．３６ｇ／ｃｍ３あった。
　（第３のＴＦＴサンプルの作製）
　次に、前述の例１の場合と同様の方法で、ＴＦＴ素子（以下、「第３のＴＦＴサンプル」という）を作製した。
　ただし、この例３では、酸化物半導体層として、第３の膜を使用した。この膜の成膜方法は、前述の（第３の膜の評価）における記載の通りである。また、例３では、作製されたＴＦＴ素子に対して表面処理を行った。表面処理は、ＴＦＴ素子を、テトラメチルアンモニウムハイドライド（ＴＭＡＨ）の２．３８％水溶液に３秒浸漬することにより実施した。
　これにより、第３のＴＦＴサンプルが作製された。
　（第３のＴＦＴサンプルの評価）
　第３のＴＦＴサンプルを用いて、例１の場合と同様の、負電圧印加光照射環境下での特性評価を行った。
　図２４には、第３のＴＦＴサンプルにおいて得られた評価結果を示す。光源は、前述の図１７に示すようなスペクトル強度を有する蛍光灯とした。なお、図２４において、「初期」の線は、暗状態、すなわち光照射をしない状態での特性測定結果である。また、「蛍光灯点灯」の線は、光照射状態での特性測定結果である。後者において、ソース電極は０Ｖ、ドレイン電圧は４０Ｖとした。
　図２５には、蛍光灯照射下における駆動中の第３のＴＦＴサンプルの電流値の経時変化を示す。第３のＴＦＴサンプルの駆動条件は、ゲート電圧－３０Ｖ、ドレイン電圧１０Ｖ、ソース電圧０Ｖである。
　図２４および図２５から、第３のＴＦＴサンプルの場合、光照射環境下でも、閾値電圧のシフトやオフ電流の増加は、ほとんど認められないことがわかった。
　このように、組成がＧａ０．６５Ｚｎ０．３５Ｏｙで表される第３の膜は、負電圧印加光照射環境下においても、特性変動が有意に抑制されることが確認された。
　なお、第３のＴＦＴサンプルの暗状態でのオン／オフ比は１０１０であり、飽和領域から算出した酸化物半導体層の電界効果移動度は、８．０４ｃｍ２／Ｖｓであり、閾値電圧は１９．０Ｖであった。
　（例４）
　（第４の膜の評価）
　以下の方法で、カチオンとしてＩｎ、ＧａおよびＺｎを含む酸化物半導体化合物を成膜し、その特性を評価した。
　まず、スパッタ用のターゲットを作製した。
　このターゲットは、以下のように作製した。Ｉｎ２Ｏ３粉末（高純度化学社製）、Ｇａ２Ｏ３粉末（高純度化学社製）およびＺｎＯ粉末（高純度化学社製）を、モル比でＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２となるよう秤量し、これらの粉末を乳鉢で混合した。混合粉末から、圧粉体を形成した。
　この圧粉体を、大気雰囲気下、１４００℃で５時間焼成し、直径７６．２ｍｍ、高さ８ｍｍのターゲットを得た。
　このターゲットを用いて、スパッタ法により、基板に薄膜を成膜した。基板には、ガラス基板および石英ガラス基板を使用した。
　成膜は、真空チャンバ内に基板およびターゲットを設置し、スパッタ法により実施した。スパッタ電源には、１３．５６ＭＨｚのＲＦ電源を用いた。雰囲気は、ＡｒガスとＯ２ガスの混合ガス雰囲気とした。Ａｒガスの流量は、１９．６ｓｃｃｍとし、Ｏ２ガスの流量は０．４ｓｃｃｍとした。圧力は０．５５Ｐａとし、パワーは、７０Ｗとした。なお、基板とターゲットの間の距離は、１００ｍｍとした。
　成膜後に、基板を、純酸素雰囲気下、３００℃で１時間、アニールした。
　これにより、基板上に、厚さ約３０ｎｍのＩｎ、ＧａおよびＺｎを含む酸化膜が形成された。以下、この酸化膜を有するガラス基板を「第４のガラス基板サンプル」と称する。また、この酸化膜を有する石英ガラス基板を「第４の石英ガラス基板サンプル」と称する。
　得られた第４のガラス基板サンプルの酸化膜中のＧａとＺｎの比率を調べるため、例１の場合と同様の方法により、蛍光Ｘ線分析を行った。
　分析の結果、Ｉｎ、Ｇａ、およびＺｎの原子％は、それぞれ、４０％、３６％、および２４％であった。以降、上記成膜方法で得られた膜を、「第４の膜」と称する。
　前述の（５）式から、第４の膜の吸収係数の評価を行った。図１２には、第４の膜の吸収係数を示す。第４の膜の入射光エネルギー３．５ｅＶの吸収係数は、３００２３ｃｍ－１と算出された。また、（６）式から、第４の膜の光学バンドギャップの評価を行った。その結果、第４の膜の光学バンドギャップは、３．１ｅＶと算定された。
　次に、第４の石英ガラス基板サンプルのホール（Ｈａｌｌ）測定により、第４の膜のキャリア密度と移動度を評価した。ホール（Ｈａｌｌ）測定の方法は、前述の例１の場合と同様である。
　測定の結果、キャリアは電子であり、キャリア（電子）移動度およびキャリア（電子）濃度ともに、アレニウス則によく従うことがわかった。前述の（１）式に基づき算出された活性化エネルギーＥａは０．０５ｅＶであり、Ｎ０は、８．０×１０１５ｃｍ－３であった。また、３００Ｋにおけるキャリア（電子）移動度は、５．９ｃｍ２／Ｖｓであった。
　（第４のＴＦＴサンプルの作製）
　次に、前述の例３の場合と同様の方法で、ＴＦＴ素子（以下、「第４のＴＦＴサンプル」という）を作製した。
　ただし、この例４では、酸化物半導体層として、第４の膜を使用した。この膜の成膜方法は、前述の（第４の膜の評価）における記載の通りである。
　（第４のＴＦＴサンプルの評価）
　第４のＴＦＴサンプルを用いて、例１の場合と同様の、負電圧印加光照射環境下での特性評価を行った。
　図２６および図２７には、第４のＴＦＴサンプルにおいて得られた評価結果を示す。図２６は、白色ＬＥＤ光源による照射下での結果であり、図２７は、蛍光灯による照射下での結果である。
　なお、これらの図において、「初期」の線は、暗状態、すなわち光照射をしない状態での測定結果である。
　図２６および図２７から、酸化物半導体層として第４の膜を有する第４のＴＦＴサンプルの場合、負電圧印加光照射環境下では、光源の種類によらず、特性が大きく変動することがわかる。
　特に、図２６から、光源として白色ＬＥＤ光源を使用した場合、負電圧印加光照射環境下における第４のＴＦＴサンプルのリーク電流は、１００ｐＡを超えることがわかった。一方、図２７から、光源として蛍光灯を使用した場合、光源として白色ＬＥＤ光源を使用した場合よりも、閾値電圧のシフト幅およびリーク電流が大きくなり、特性がさらに劣化することがわかった。
　このように、本発明の一実施形態による酸化物半導体層を有しない第４のＴＦＴサンプルでは、負電圧印加光照射環境下での特性が大きく低下するのに対して、本発明の一実施形態による酸化物半導体層を有するＴＦＴ素子（第１～第３のＴＦＴサンプル）では、負電圧印加光照射環境下での特性低下が有意に抑制されることが確認された。
　本願は、２０１６年３月２日に出願した日本国特許出願２０１６－０４０４９８号に基づく優先権を主張するものであり、同日本国出願の全内容を本願の参照として援用する。
　１００　　　ＴＦＴ（第１の素子）
　１１０　　　基板
　１２０　　　バリア膜
　１３０　　　酸化物半導体層
　１３２　　　突出部分
　１３８　　　絶縁膜
　１４０　　　ゲート絶縁膜
　１５０　　　層間絶縁膜
　１６０　　　第１の電極
　１６２　　　第２の電極
　１６８　　　導電膜
　１７０　　　ゲート電極
　１８０　　　パッシベーション膜
　２００　　　太陽電池（第２の素子）
　２１０　　　支持体
　２２０　　　シリコン層
　２３０　　　酸化物半導体層
　２４０　　　電極層
　３００　　　ＯＬＥＤ（第３の素子）
　３１０　　　基板
　３２０　　　第１の電極（陰極）
　３３０　　　酸化物半導体層
　３４０　　　有機層
　３５０　　　第２の電極（陽極）
　４００　　　第１のＴＦＴサンプル
　４１０　　　シリコン基板
　４２０　　　熱酸化膜
　４３０　　　酸化物半導体層
　４４０　　　ドレイン電極
　４５０　　　ソース電極

Claims (17)

  1. 　ガリウムおよび酸素を含み、光学バンドギャップが３．４ｅＶ以上であり、３００Ｋにおけるホール（Ｈａｌｌ）測定により得られる電子のホール（Ｈａｌｌ）移動度が３ｃｍ２／Ｖｓ以上である、酸化物半導体化合物。
  2. 　前記ホール（Ｈａｌｌ）測定により得られる電子密度Ｎの温度依然性を、以下の式で表したとき、
     
    　　　　Ｎ＝Ｎ０ｅｘｐ（－Ｅａ／ｋＴ）　　　（１）式
     
    Ｎ０が１０１６ｃｍ－３以上である、請求項１に記載の酸化物半導体化合物：
    ここで、Ｔは測定温度（Ｋ）であり、ｋはボルツマン定数（ｅＶＫ－１）であり、Ｅａは活性化エネルギー（ｅＶ）である。
  3. 　前記活性化エネルギーＥａは０．０４ｅＶ以上である、請求項２に記載の酸化物半導体化合物。
  4. 　入射光エネルギー３．５ｅＶの吸収係数が１００００ｃｍ－１以下である請求項１乃至３のいずれか一つに記載の酸化物半導体化合物。
  5. 　さらに、亜鉛を含む、請求項１乃至４のいずれか一つに記載の酸化物半導体化合物。
  6. 　全カチオン原子に対するガリウム原子の原子比は、３５％以上である、請求項１乃至５のいずれか一つに記載の酸化物半導体化合物。
  7. 　実質的に、ガリウムと亜鉛との酸化物からなる、請求項１乃至６のいずれか一つに記載の酸化物半導体化合物。
  8. 　ガリウム原子と亜鉛原子の全量に対するガリウム原子の原子比は、３５％～９５％の範囲である、請求項７に記載の酸化物半導体化合物。
  9. 　非晶質である、請求項１乃至８のいずれか一つに記載の酸化物半導体化合物。
  10. 　酸化物半導体化合物の層を含む半導体素子であって、
    　前記半導体素子は、ＴＦＴ（薄膜トランジスタ）、太陽電池、またはＯＬＥＤ（有機発光ダイオード）のいずれかであり、
    　前記層は、請求項１乃至９のいずれか一つに記載の酸化物半導体化合物で構成されることを特徴とする半導体素子。
  11. 　前記半導体素子は、ＴＦＴであり、
    　前記層は、５ｃｍ２／Ｖｓ以上の電界効果移動度を有する、請求項１０に記載の半導体素子。
  12. 　酸化物半導体化合物の層を含む半導体素子であって、
    　前記半導体素子は、ＴＦＴ（薄膜トランジスタ）であり、
    　前記層は、ガリウムおよび酸素を含み、光学バンドギャップが３．４ｅＶ以上であり、電界効果移動度が５ｃｍ２／Ｖｓ以上であることを特徴とする半導体素子。
  13. 　前記半導体素子は、基板と、該基板の上部に配置された前記層と、該層の上部に配置されたゲート電極と、前記層と接触するソース電極およびドレイン電極とを有し、
    　前記層は、前記基板の側において、遮光層で遮蔽されていない、請求項１０乃至１２のいずれか一つに記載の半導体素子。
  14. 　前記半導体素子は、基板と、該基板の上部に配置されたゲート電極と、該ゲート電極の上部に配置された前記層と、該層と接触するソース電極およびドレイン電極とを有し、
    　前記層は、前記基板および前記ゲート電極とは反対の側において、遮光層で遮蔽されていない、請求項１０乃至１２のいずれか一つに記載の半導体素子。
  15. 　積層体であって、
    　基板と、
    　該基板の上部に設置された酸化物半導体化合物の層と、
    　を有し、
    　前記層は、請求項１乃至９のいずれか一つに記載の酸化物半導体化合物で構成されることを特徴とする積層体。
  16. 　さらに、前記基板と前記層との間に、バリア膜を有する、請求項１５に記載の積層体。
  17. 　前記基板は、ガラス基板である、請求項１５または１６に記載の積層体。
PCT/JP2017/006939 2016-03-02 2017-02-23 酸化物半導体化合物、酸化物半導体化合物の層を備える半導体素子、および積層体 WO2017150351A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP17759817.4A EP3425678A4 (en) 2016-03-02 2017-02-23 OXIDE SEMICONDUCTOR CONNECTION, SEMICONDUCTOR ELEMENT WITH OXIDE SEMICONDUCTOR CONNECTION AND LAMINATE LAYER
JP2018503092A JP7130209B2 (ja) 2016-03-02 2017-02-23 酸化物半導体化合物の層、酸化物半導体化合物の層を備える半導体素子、および積層体
CN201780014378.9A CN109075205A (zh) 2016-03-02 2017-02-23 氧化物半导体化合物、具备氧化物半导体化合物的层的半导体元件和层叠体
KR1020187024762A KR20180121892A (ko) 2016-03-02 2017-02-23 산화물 반도체 화합물, 산화물 반도체 화합물의 층을 구비하는 반도체 소자, 및 적층체
US16/117,761 US11075303B2 (en) 2016-03-02 2018-08-30 Oxide semiconductor compound, semiconductor element provided with layer of oxide semiconductor compound, and laminated body

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016040498 2016-03-02
JP2016-040498 2016-03-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/117,761 Continuation US11075303B2 (en) 2016-03-02 2018-08-30 Oxide semiconductor compound, semiconductor element provided with layer of oxide semiconductor compound, and laminated body

Publications (1)

Publication Number Publication Date
WO2017150351A1 true WO2017150351A1 (ja) 2017-09-08

Family

ID=59744137

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/006939 WO2017150351A1 (ja) 2016-03-02 2017-02-23 酸化物半導体化合物、酸化物半導体化合物の層を備える半導体素子、および積層体

Country Status (7)

Country Link
US (1) US11075303B2 (ja)
EP (1) EP3425678A4 (ja)
JP (1) JP7130209B2 (ja)
KR (1) KR20180121892A (ja)
CN (1) CN109075205A (ja)
TW (1) TWI732828B (ja)
WO (1) WO2017150351A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020218354A1 (ja) * 2019-04-25 2020-10-29 Ａｇｃ株式会社 ナノ粒子の集合体、ナノ粒子の分散液、インク、薄膜、有機発光ダイオード、およびナノ粒子の集合体の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009123957A (ja) * 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
JP2011066375A (ja) * 2009-08-18 2011-03-31 Fujifilm Corp 非晶質酸化物半導体材料、電界効果型トランジスタ及び表示装置
JP2012033854A (ja) * 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012235104A (ja) * 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
JP2013070052A (ja) * 2011-09-22 2013-04-18 Samsung Display Co Ltd 酸化物半導体、これを含む薄膜トランジスタ、及び薄膜トランジスタ表示板
JP2015109315A (ja) * 2013-12-03 2015-06-11 出光興産株式会社 薄膜トランジスタ、その製造方法、酸化物半導体層、表示装置及び半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5589030A (en) 1978-12-20 1980-07-05 Towa Seiki Kk Automatic feeder for overlapped cups
JP4068308B2 (ja) 2000-02-10 2008-03-26 Ｔｄｋ株式会社 光情報媒体
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2246894B2 (en) * 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
JP5118812B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
WO2009091013A1 (ja) * 2008-01-17 2009-07-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ、半導体装置及びその製造方法
CN103069717B (zh) * 2010-08-06 2018-01-30 株式会社半导体能源研究所 半导体集成电路
JP5626978B2 (ja) * 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5701015B2 (ja) * 2010-11-08 2015-04-15 キヤノン株式会社 半導体デバイスの駆動方法
TWI562361B (en) * 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
KR101352537B1 (ko) * 2012-06-08 2014-01-21 한국과학기술연구원 Ｓｅ 또는 Ｓ계 박막태양전지 및 그 제조방법
US20140021464A1 (en) * 2012-07-17 2014-01-23 National Chung Cheng University Yttrium-doped Indium Oxide Transparent Conductive Thin-Film Transistor and Method for Making Same
TW201427027A (zh) * 2012-12-26 2014-07-01 Hon Hai Prec Ind Co Ltd 薄膜電晶體
CN110137181A (zh) * 2012-12-28 2019-08-16 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
JP6493920B2 (ja) 2013-12-26 2019-04-03 国立研究開発法人科学技術振興機構 金属酸化物の薄膜、該薄膜を備えた有機エレクトロルミネッセンス素子、太陽電池、および有機太陽電池
JP2018032839A (ja) * 2015-12-11 2018-03-01 株式会社半導体エネルギー研究所 トランジスタ、回路、半導体装置、表示装置および電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009123957A (ja) * 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
JP2011066375A (ja) * 2009-08-18 2011-03-31 Fujifilm Corp 非晶質酸化物半導体材料、電界効果型トランジスタ及び表示装置
JP2012033854A (ja) * 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012235104A (ja) * 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
JP2013070052A (ja) * 2011-09-22 2013-04-18 Samsung Display Co Ltd 酸化物半導体、これを含む薄膜トランジスタ、及び薄膜トランジスタ表示板
JP2015109315A (ja) * 2013-12-03 2015-06-11 出光興産株式会社 薄膜トランジスタ、その製造方法、酸化物半導体層、表示装置及び半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KIM, JUNGHWAN ET AL.: "22a-S222-7 Cho Wide Gap Amorphous Handotai a-Ga20x no Jitsugen to Ga-Zn-O-kei no Band Alignment = Realization and Band Alignment in Ultra-wide Bandgap Amorphous Semiconductors a-Ga-Zn-O", THE 63RD JSAP SPRING MEETING KOEN YOKOSHU, 3 March 2016 (2016-03-03), pages 15-077, XP009512373, ISBN: 978-4-86348-555-6 *
See also references of EP3425678A4 *

Also Published As

Publication number Publication date
TW201732885A (zh) 2017-09-16
US20180374959A1 (en) 2018-12-27
KR20180121892A (ko) 2018-11-09
JPWO2017150351A1 (ja) 2019-01-10
EP3425678A4 (en) 2019-10-09
US11075303B2 (en) 2021-07-27
JP7130209B2 (ja) 2022-09-05
EP3425678A1 (en) 2019-01-09
CN109075205A (zh) 2018-12-21
TWI732828B (zh) 2021-07-11

Similar Documents

Publication Publication Date Title
KR101459983B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃 및 박막 트랜지스터
KR101510983B1 (ko) 박막 트랜지스터 구조, 및 그 구조를 구비한 박막 트랜지스터 및 표시 장치
KR101568631B1 (ko) 박막 트랜지스터
JP5723262B2 (ja) 薄膜トランジスタおよびスパッタリングターゲット
JP5718072B2 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2012091126A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
KR102124867B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃 및 박막 트랜지스터
KR101626241B1 (ko) 박막 트랜지스터의 반도체층용 산화물, 박막 트랜지스터, 표시 장치 및 스퍼터링 타깃
JP2012124446A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JPWO2013021632A1 (ja) 薄膜トランジスタ
KR20150038352A (ko) 박막 트랜지스터 및 표시 장치
JP5722293B2 (ja) 薄膜トランジスタ
WO2017150351A1 (ja) 酸化物半導体化合物、酸化物半導体化合物の層を備える半導体素子、および積層体
US20200287002A1 (en) Semiconductor compound, semiconductor device and laminate having layer of semiconductor compound, and target
JPWO2019106896A1 (ja) 薄膜トランジスタ
JP7373428B2 (ja) 薄膜トランジスタ、酸化物半導体薄膜、およびスパッタリングターゲット
JP2016026389A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 20187024762

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2018503092

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2017759817

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2017759817

Country of ref document: EP

Effective date: 20181002

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17759817

Country of ref document: EP

Kind code of ref document: A1