WO2017122921A1 - 웨이퍼 분석 방법 - Google Patents

웨이퍼 분석 방법 Download PDF

Info

Publication number
WO2017122921A1
WO2017122921A1 PCT/KR2016/013132 KR2016013132W WO2017122921A1 WO 2017122921 A1 WO2017122921 A1 WO 2017122921A1 KR 2016013132 W KR2016013132 W KR 2016013132W WO 2017122921 A1 WO2017122921 A1 WO 2017122921A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
flatness
oxide film
film
thickness
Prior art date
Application number
PCT/KR2016/013132
Other languages
English (en)
French (fr)
Inventor
이충현
이성욱
함호찬
김자영
Original Assignee
주식회사 엘지실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지실트론 filed Critical 주식회사 엘지실트론
Publication of WO2017122921A1 publication Critical patent/WO2017122921A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Definitions

  • the embodiment relates to a wafer analysis method.
  • the device While the diameter of the wafer increases, the device is designed to be as small as 1 ⁇ m.
  • the flatness of the wafer is independent of the diameter of the wafer, but the bow of the wafer depends on the diameter. It is important to convexly or concavely control the curvature of the surface on which the device is formed on the wafer.
  • warpage After undergoing repeated high thermal processes the warpage of the wafer initially depends on the warpage of the wafer.
  • warpage may mean deformation of the initial wafer caused by the mechanical wafering process
  • distortion may mean deformation of the wafer caused by the heat treatment.
  • the embodiment provides a wafer analysis method capable of analyzing the flatness of a wafer.
  • Wafer analysis method forming an oxide film on the wafer; Forming a film on the oxide film; Stressing the wafer on which the oxide film and the film are formed; Measuring an intermediate flatness of the stressed wafer; Heat-treating the stressed wafer at a first predetermined temperature; Measuring a final flatness of the heat treated wafer; And evaluating the flatness of the wafer using at least one of the intermediate or final flatness.
  • the wafer analysis method further includes measuring an initial flatness of the wafer prior to forming the oxide film on the wafer, and when evaluating the flatness of the wafer, the initial, intermediate or final At least one of the flatness may be used.
  • the wafer to which the initial flatness is measured may be a polished wafer doped with a conductive dopant.
  • the flatness of the wafer may include at least one of bending or distortion of the wafer.
  • the oxide film may be formed on the wafer at a temperature of 950 ° C.
  • the film may comprise polysilicon.
  • At least one of the oxide film or the film may be formed on all surfaces of the wafer.
  • the film may be formed on the oxide film to a thickness of 500 kPa.
  • applying the stress to the wafer may include removing the oxide film and the film formed on the rear surface of the wafer.
  • applying the stress to the wafer may include forming an etch mask on the film formed on the front surface of the wafer; Removing the native oxide film formed on the wafer using the etching mask; And removing the etching mask.
  • the native oxide film may be removed for 3 minutes using HF diluted to 200: 1.
  • removing the oxide film and the film may include removing the polysilicon formed on the back surface of the wafer for 10 minutes using NaOH; And removing the oxide film formed on the back surface of the wafer for a first predetermined time using HF diluted to 20: 1.
  • the first predetermined time may be as follows.
  • X represents the first predetermined time
  • t represents the thickness of the oxide film
  • T is 255 kPa.
  • the first predetermined temperature may be a temperature at which oxygen precipitates and slips are not generated in the wafer.
  • the maximum value of the first predetermined temperature may be 950 ° C.
  • the minimum value of the first predetermined temperature may be 300 ° C.
  • the heat treatment may be performed repeatedly.
  • evaluating the flatness of the wafer may evaluate the flatness of the entire wafer using at least one of the initial, intermediate or final flatness.
  • evaluating the flatness of the wafer may be performed in the elastic deformation section.
  • the evaluating the flatness of the wafer when the diameter of the wafer is 300 mm and the thickness of the oxide film is 4000 kPa or less, it may be checked whether the flatness of the wafer is 50 ⁇ m or less.
  • evaluating the flatness of the wafer may include interstitial oxygen concentration or initial oxygen concentration included in the wafer, dopant concentration included in the wafer, thickness of the film, temperature for forming the oxide film, and Obtaining a change in the flatness of the wafer according to at least one of the doping concentration of the wafer, the thickness of the oxide film, resistivity or resistivity.
  • evaluating the flatness of the wafer may be performed by using the initial flatness and the intermediate flatness to evaluate the flatness of the wafer affected by the film, and using the intermediate and final flatness.
  • the flatness of the wafer affected by the heat treatment can be evaluated.
  • the wafer analysis method may evaluate at least one of the flatness of the wafer, that is, the warpage or the torsion, which may experience the stress of forming the film and / or the heat treatment later, by forming the film and performing the heat treatment, It makes it possible to produce wafers with good flatness.
  • FIG. 1 is a flowchart illustrating a wafer analysis method according to an embodiment.
  • FIG. 2A-2H illustrate exemplary process cross-sectional views to aid in understanding the wafer analysis method illustrated in FIG. 1.
  • FIG. 3 is a flowchart for describing an exemplary embodiment of the 40th step illustrated in FIG. 1.
  • FIG. 4 is a graph exemplarily illustrating a heat treatment process performed in a sixty sixth step.
  • FIG. 5 is a graph illustrating an example of a warpage change amount of a wafer depending on a temperature of forming an oxide film and a thickness of the oxide film in a twentieth step.
  • FIG. 6 is a graph showing another example of the warpage variation of the wafer according to the temperature of forming the oxide film in step 20 and the thickness of the oxide film.
  • FIG. 9 is a graph showing the flatness of the wafer according to the interstitial oxygen concentration of the wafer.
  • FIG. 10 is a graph showing the amount of warpage change of the wafer according to the initial oxygen concentration of the wafer and the thickness of the oxide film.
  • 11 is a graph showing the amount of warpage variation of the wafer according to the initial oxygen concentration of the wafer and the thickness of the oxide film.
  • 12A to 12D show process cross-sectional views for explaining a wafer analysis method according to a comparative example.
  • FIG. 1 is a flowchart for explaining a wafer analysis method 100 according to an embodiment
  • FIGS. 2A to 2H illustrate exemplary process cross-sectional views for better understanding of the wafer analysis method 100 shown in FIG. 1.
  • the wafer analysis method 100 shown in FIG. 1 is described with reference to FIGS. 2A to 2H, the wafer analysis method 100 according to the embodiment is not limited to the process cross-sectional view shown in FIGS. 2A to 2H.
  • the wafer 110 to be analyzed is prepared, and the flatness of the wafer 110 is measured (step 10).
  • the tenth step is performed before the twentieth step, which will be described later, is not limited thereto. According to another embodiment, the tenth step may be performed after the twentieth step before the thirtieth step is performed or may be omitted.
  • the flatness of the wafer 110 may be defined as meaning at least one of bow or warpage of the wafer 110. The flatness described below also has a meaning. Also, to avoid confusion, the flatness measured in the tenth step is referred to as 'initial flatness'.
  • the wafer 110 to be analyzed in the present embodiment may be a conductive dopant, for example, a polished wafer doped with a p-type dopant such as boron or an n-type dopant such as phosphorus (P).
  • a conductive dopant for example, a polished wafer doped with a p-type dopant such as boron or an n-type dopant such as phosphorus (P).
  • P phosphorus
  • the embodiment is not limited thereto.
  • an oxide film 200 is formed on the wafer 110 as shown in FIG. 2B (step 20).
  • the oxide film 200 may be formed on the wafer 110 at a temperature of 950 ° C. in the twentieth step, the embodiment is not limited to a specific temperature for forming the oxide film 200.
  • the oxide film 200 may be formed on an all front of the wafer 110 as illustrated in FIG. 2B, the embodiment is limited to a specific position of the wafer 110 on which the oxide film 200 is formed. It doesn't work.
  • a film 300 is formed on the oxide film 200 (step 30).
  • the reason for forming the film 300 on the oxide film 200 is as follows.
  • the wafer 110 to be analyzed for flatness may have a film 300 formed thereon in a semiconductor process.
  • the wafer analysis method 100 according to the embodiment may include a film on the wafer 110 in order to evaluate the flatness of the wafer 110 in the same environment in which the wafer 110 to be analyzed or used is applied. 300).
  • the film 300 may correspond to a gate oxide insulator (GOI) that may be formed on the wafer 110 manufactured by using the wafer analysis method 100 according to the embodiment. .
  • GOI gate oxide insulator
  • the film 300 may include poly silicon, but the embodiment is not limited to a specific material or form of the film 300. As described above, when the oxide film 200 is formed on all surfaces of the wafer 110, since the film 300 is formed on the oxide film 200, the film 300 is also formed on the entire surface of the wafer 110. surfaces).
  • the thickness of the film 300 formed on the oxide film 200 may be, for example, 500 ns, but the embodiment is not limited to a specific thickness of the film 300.
  • a natural oxide film 210 may be formed on the film 300 as shown in FIG. 2C.
  • step 40 stress is applied to the wafer 110 on which the oxide film 200 and the film 300 are formed (step 40).
  • FIG. 3 is a flowchart for explaining an embodiment 40A of the forty-step step shown in FIG. 1.
  • the native oxide film 210 formed on the film 300 as illustrated in FIG. 2C is removed (steps 41 to 45).
  • the native oxide film 210 may be removed by a conventional photolithography process.
  • an etching mask 400 is formed on the film 300 formed on the front surface of the wafer 110 (step 41).
  • a photoresist may be used as the etching mask 400.
  • the native oxide layer 210 of the wafer 110 is removed using the etching mask 400 as illustrated in FIG. 2E (step 43). Since the etching mask 400 is formed only on the front surface of the wafer 110, the natural oxide film 210 disposed on the film 300 positioned on the side and bottom surfaces of the wafer 110 may be removed. That is, the natural oxide film 210 positioned between the film 300 and the etch mask 400 on the front surface of the wafer 110 is not removed and the other natural oxide film 210 remains by etching. Can be removed.
  • the process of removing the native oxide film 210 may be performed for 3 minutes using HF (DHF: Diluted HF) diluted to 200: 1, but the embodiment may include a specific dilution of HF. It is not limited to ratios and specific etching times.
  • HF Diluted HF
  • the etch mask 400 is removed as illustrated in FIG. 2F (step 45). If the etching mask 400 is implemented as a photoresist as described above, the etching mask 400 may be removed using sulfuric acid (H 2 SO 4), but the embodiment may include a specific material for removing the etching mask 400. It is not limited to either.
  • the oxide film 200 and the film 300 formed on the back surface of the wafer 110 are removed (steps 47 and 49).
  • the film 300 formed on the rear surface of the wafer 110 is first removed (step 47).
  • the process of removing polysilicon may be performed for 10 minutes using NaOH.
  • the film 300 positioned on the side of the wafer 110 except for the front surface may also be removed.
  • the oxide film formed on the rear surface of the wafer 110 is removed (step 49).
  • the process of removing the oxide film 200 formed on the back surface of the wafer 110 may be performed for a first predetermined time using HF (DHF: Diluted HF) diluted to 20: 1. It is not limited to a specific dilution ratio and a specific time of the DHF used to remove the oxide film 200.
  • HF Diluted HF
  • the first predetermined time may be expressed as Equation 1 below.
  • X represents the first predetermined time
  • t represents the thickness of the oxide film 200
  • T may be 255 kHz, but the embodiment is not limited to a specific value of T.
  • the natural oxide film 210 remaining on the 300 may also be removed.
  • steps 41 to 45 illustrated in FIG. 3 may be elements of the wafer analysis method 100 shown in FIG. 1, not elements of the 40 th step.
  • the thirtieth step of forming the film 300 may belong to the forty-second step. This is because the process of forming the film 300 on the wafer 110 may also belong to a process of stressing the wafer 110.
  • the flatness of the stressed wafer 110 is measured (50th step).
  • the flatness measured in the 50th step is referred to as 'intermediate flatness'.
  • the wafer 110 stressed in the 30th and 40th steps is heat-treated at a first predetermined temperature (step 60).
  • the reason for the heat treatment of the wafer 110 is as follows.
  • the wafer 110 may be applied to a semiconductor process involving heat treatment. Therefore, by measuring the flatness of the wafer in step 70 after performing the heat treatment in step 60, it is to predict the change in the flatness of the wafer with respect to the heat treatment.
  • the first predetermined temperature of the heat treatment performed in step 60 may be a temperature at which the precipitate (ie, oxygen precipitate) and slip due to oxygen do not occur on the wafer 110.
  • the first predetermined temperature may be 300 ° C to 950 ° C. That is, the minimum value of the first predetermined temperature may be 300 ° C., and the maximum value of the first predetermined temperature may be 950 ° C., but the embodiment is not limited to a specific value of the first predetermined temperature. That is, the first predetermined temperature is sufficient as long as the temperature at which the oxygen precipitate and the slip do not occur during the heat treatment of the stressed wafer 110 is sufficient.
  • the heat treatment performed in step 60 may be repeatedly performed.
  • FIG. 4 is a graph exemplarily illustrating a process of a heat treatment performed in step 60, wherein the horizontal axis represents time and the vertical axis represents temperature.
  • the heat treatment on the stressed wafer 110 may be repeatedly performed three or more times. For example, as illustrated in FIG. 4, the heat treatment may be performed four times.
  • the heat treatment temperature may increase by 10 ° C. per minute, and may decrease by 3 ° C. or 10 ° C. per minute, but the embodiment is not limited to the increase rate and the decrease rate of the heat treatment temperature.
  • the flatness of the heat treated wafer 110 is measured (step 70).
  • the flatness measured in the 70th step is referred to as 'final flatness' to distinguish the initial flatness and the intermediate flatness measured in the 10th and 50th steps, respectively.
  • Initial, intermediate and final flatness in each of the tenth, fifty and sixty steps may be measured by conventional flatness measuring methods, and the embodiment is not limited to a specific method of measuring flatness. Since the method for measuring the flatness of the wafer 110 is widely known, a detailed description thereof will be omitted.
  • the flatness of the wafer 110 may be evaluated using at least one of initial, intermediate, or final flatness (operation 80). If the tenth step shown in FIG. 1 is omitted, the eightyth step may be performed using at least one of intermediate flatness and final flatness.
  • step 80 may be performed in an elastic deformation section.
  • the initial oxygen concentration or interstitial oxygen concentration included in the wafer 110, the concentration of the dopant included in the wafer 110, the thickness of the film 300, the temperature for forming the oxide film 200, the wafer The change in the flatness of the wafer 110 according to at least one of the doping concentration of 110, the thickness of the oxide film 200, the resistivity, or the resistivity may be analyzed in operation 80. Looking at it in detail as follows.
  • the change in the flatness of the wafer 110 according to the temperature for forming the oxide film 200, the doping concentration of the wafer 110, and the thickness of the oxide film 200 may be analyzed as follows in operation 80.
  • 5 and 6 are graphs showing the amount of bow change ⁇ B of the wafer 110 according to the temperature of forming the oxide film 200 and the thickness of the oxide film 200 in a twentieth step.
  • the thickness of the oxide film 200 is shown, and the vertical axis represents the warpage change amount ⁇ B.
  • the warpage change amount ⁇ B is the final flatness measured in the 70th step (i.e., the final warpage degree) and the intermediate flatness measured in the 50th step (i.e. ) Is the difference between.
  • FIG. 5 shows the results of experiments on the wafer 110 lightly doped (p ⁇ ) the p-type dopant
  • FIG. 6 shows relatively more doping of the p-type dopant than the wafer 110 for FIG. p ++) shows the results of the experiment on the wafer (110).
  • the oxide film 200 is formed on the wafer 110 in various thicknesses, that is, 3000 ⁇ to 8000 ⁇ , and the temperature at which the oxide film 200 is formed is changed to 950 ° C., 1050 ⁇ , and 1150 ⁇ , respectively.
  • the results shown in FIGS. 5 and 6 can be obtained.
  • the oxide film 200 is formed on the wafer 110 using a wafer 110 having a diameter of 300 mm at which the oxide film 200 is formed at a temperature of 950 ° C., and has a thickness of 4000 ⁇ s or less.
  • the wafer analysis method 100 according to the embodiment it was confirmed that the flatness of the wafer 110 can be lowered to 50 ⁇ m or less.
  • the wafer analysis method 100 may include various factors such as the doping concentration of the wafer, the thickness of the oxide film 200, and the temperature at which the oxide film 200 is formed, and the flatness of the wafer 110. Analyze relationships between For this reason, the wafer analysis method 100 according to the embodiment enables to manufacture a wafer having a desired flatness while considering these various factors.
  • the temperature at which the oxide film 200 is formed in step 20 may be 950 ° C. or less, for example, 950 ° C.
  • the thickness of the film 300, the initial oxygen concentration included in the wafer 110, the interstitial oxygen concentration, the dopant included in the wafer 110, for example, the concentration of boron, and the thickness of the oxide film 200 may be analyzed as follows.
  • FIG. 7 is a graph showing the flatness of the wafer 110 by the thickness of the film 300, the horizontal axis represents the thickness of the film 300, the vertical axis represents the amount of warpage change ( ⁇ B) and / or distortion change of the wafer 110 ( ⁇ W).
  • the flatness of the wafer 110 that is, the warpage change amount ⁇ B and / or the warpage change amount ⁇ W may increase.
  • FIG 8 is a graph showing the flatness of the wafer 110 according to the resistivity of the wafer 110, the horizontal axis represents the resistivity of the wafer 110, and the vertical axis represents the amount of warpage change ⁇ B and / or distortion of the wafer 110.
  • the change amount ⁇ W is shown.
  • the flatness of the wafer 110 that is, the amount of warpage change ⁇ B and / or the amount of warpage change ⁇ W increases.
  • FIG. 9 is a graph showing the flatness of the wafer 110 according to the interstitial oxygen concentration of the wafer 110, the horizontal axis representing the interstitial oxygen concentration of the wafer 110, and the vertical axis representing the warp of the wafer 110.
  • the change amount ⁇ B and / or the distortion change amount ⁇ W is a graph showing the flatness of the wafer 110 according to the interstitial oxygen concentration of the wafer 110, the horizontal axis representing the interstitial oxygen concentration of the wafer 110, and the vertical axis representing the warp of the wafer 110.
  • the change amount ⁇ B and / or the distortion change amount ⁇ W The change amount ⁇ B and / or the distortion change amount ⁇ W.
  • the flatness that is, the warpage change amount ⁇ B and / or the warpage change amount ⁇ W of the wafer 110 decreases.
  • 10 and 11 are graphs showing the warpage change amount ⁇ B and the warpage change amount ⁇ W of the wafer according to the initial oxygen concentration Oi of the wafer 110 and the thickness of the oxide film 200, respectively.
  • Initial oxygen concentration (Oi) is shown and the vertical axis
  • shaft shows curvature change amount ((DELTA) B) and distortion change amount (DELTA) W, respectively.
  • the warpage change amount ⁇ B is relatively small as the thickness of the oxide film 200 increases.
  • the amount of warpage variation ⁇ W decreases.
  • the thickness of the oxide film 200 is 2000 kPa, 4000 kPa, and 5000 kPa, it can be seen that the amount of distortion change ⁇ W is relatively small as the thickness of the oxide film 200 increases.
  • the flatness of the wafer 110 according to the change of the initial oxygen concentration has a predictive linearity of 95% or more for each thickness of the oxide film 200.
  • the eighty-eighth step may be performed to evaluate the flatness of the entirety of the wafer 110 or may be performed to locally evaluate the wafer 110 instead of the entirety of the wafer 110. have.
  • the flatness of the wafer 110 is formed as shown in FIG. It can be seen that the stress caused by a lot. However, as the wafer 110 is heat-treated in step 60, the flatness of the wafer 110 is determined by the resistivity, the interstitial oxygen concentration, and the initial oxygen concentration of the wafer 110 as shown in FIGS. 8 to 11. It can be seen that it is affected by.
  • step 80 the flatness of the wafer 110 stressed by the film 300 may be evaluated, or the flatness of the wafer 110 stressed by the heat treatment may be evaluated.
  • the wafer analysis method 100 may classify and evaluate the flatness of the wafer 110 for each stress applied to the wafer 110.
  • the initial flatness measured in step 10 and the intermediate flatness measured in step 50 may be used.
  • the intermediate flatness measured in the 50th step and the final flatness measured in the 70th step may be used.
  • the bending change amount ⁇ B for each initial oxygen concentration as shown in FIG. 10 and the distortion change amount ⁇ W for each initial oxygen concentration as shown in FIG. Can be analyzed.
  • FIGS. 12A to 12D show process cross-sectional views for explaining a wafer analysis method according to a comparative example.
  • the same reference numerals are used for the same parts as those of FIGS. 2A to 2H, and overlapping descriptions are omitted.
  • the film 300 is not formed on the oxide film 200. Therefore, when the natural oxide film 210 is removed by an etching process using an etching mask 400 such as a photoresist, the photoresist may fall on the oxide film 200.
  • an etching mask 400 such as a photoresist
  • the film 300 is formed on the oxide film 200, when the natural oxide film 210 is removed using the etching mask 400, which may be implemented as a photoresist.
  • the photoresist is prevented from falling into the oxide film 200, so that the flatness of the wafer 110 can be accurately analyzed.
  • the wafer analysis method 100 may analyze by evaluating at least one of the flatness, that is, the warpage or warpage of the wafer 110, in which the film 300 is formed and undergoes heat treatment. have. Therefore, when fabricating the wafer 110 using the results analyzed in the method according to the embodiment, the wafer 110 may have a desired flatness even if the stress due to the film and heat treatment is applied to the wafer 110 later. have.
  • the wafer analysis method according to the embodiment can be used in the field of manufacturing a wafer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

실시 예의 웨이퍼 분석 방법은 웨이퍼 위에 산화막을 형성하는 단계와, 산화막 위에 필름을 형성하는 단계와, 산화막과 필름이 형성된 웨이퍼에 스트레스를 부여하는 단계와, 스트레스를 부여받은 웨이퍼의 중간 평탄도를 측정하는 단계와, 스트레스를 부여받은 웨이퍼를 제1 소정온도에서 열처리하는 단계와, 열처리된 웨이퍼의 최종 평탄도를 측정하는 단계 및 중간 또는 최종 평탄도 중 적어도 하나를 이용하여 웨이퍼의 평탄도를 평가하는 단계를 포함한다.

Description

웨이퍼 분석 방법
실시 예는 웨이퍼 분석 방법에 관한 것이다.
웨이퍼의 직경이 증가하는 반면, 소자는 1 ㎛까지 작은 크기로 설계되고 있다. 웨이퍼의 평탄도는 웨이퍼의 직경에 독립적이지만 웨이퍼의 휨(bow)은 직경에 의존한다. 웨이퍼에서 소자가 형성되는 면의 곡률을 볼록하거나 오목하게 제어하는 것은 중요하다. 반복되는 높은 열 공정을 경험한 후에 웨이퍼의 뒤틀림(warpage)은 초기에 웨이퍼의 휨에 의존한다. 여기서, 휨이란 기계적인 웨이퍼링 공정에 의해 야기되는 초기 웨이퍼의 변형을 의미하고, 뒤틀림이란 열처리에 의해 야기되는 웨이퍼의 변형을 의미할 수 있다.
현재 웨이퍼를 열처리하는 동안 웨이퍼의 휨이나 뒤틀림에 대한 정보를 실시간으로 관측하거나 획득하기 어려움이 있다. 이로 인해, 웨이퍼를 제조할 때, 웨이퍼의 평탄도에 대한 분석 방법이 절실해지고 있다.
실시 예는 웨이퍼의 평탄도를 분석할 수 있는 웨이퍼 분석 방법을 제공한다.
실시 예에 의한 웨이퍼 분석 방법은, 웨이퍼 위에 산화막을 형성하는 단계; 상기 산화막 위에 필름을 형성하는 단계; 상기 산화막과 상기 필름이 형성된 상기 웨이퍼에 스트레스를 부여하는 단계; 상기 스트레스를 부여받은 상기 웨이퍼의 중간 평탄도를 측정하는 단계; 상기 스트레스를 부여받은 상기 웨이퍼를 제1 소정온도에서 열처리하는 단계; 상기 열처리된 웨이퍼의 최종 평탄도를 측정하는 단계; 및 상기 중간 또는 최종 평탄도 중 적어도 하나를 이용하여 상기 웨이퍼의 평탄도를 평가하는 단계를 포함할 수 있다.
예를 들어, 상기 웨이퍼 분석 방법은, 상기 웨이퍼 위에 상기 산화막을 형성하기 이전에 상기 웨이퍼의 초기 평탄도를 측정하는 단계를 더 포함하고, 상기 웨이퍼의 평탄도를 평가할 때, 상기 초기, 중간 또는 최종 평탄도 중 적어도 하나를 이용할 수 있다.
예를 들어, 상기 초기 평탄도가 측정되는 대상이 되는 웨이퍼는 도전형 도펀트에 의해 도핑된 폴리쉬드 웨이퍼일 수 있다.
예를 들어, 상기 웨이퍼의 평탄도는 상기 웨이퍼의 휨 또는 뒤틀림 중 적어도 하나를 포함할 수 있다.
예를 들어, 상기 산화막을 950℃의 온도에서 상기 웨이퍼 위에 형성할 수 있다.
예를 들어, 상기 필름은 폴리 실리콘을 포함할 수 있다.
예를 들어, 상기 산화막 또는 상기 필름 중 적어도 하나는 상기 웨이퍼의 전면(all surfaces)에 형성될 수 있다.
예를 들어, 상기 산화막 위에 상기 필름을 500 Å의 두께로 형성할 수 있다.
예를 들어, 상기 웨이퍼에 상기 스트레스를 부여하는 단계는 상기 웨이퍼의 배면에 형성된 상기 산화막과 상기 필름을 제거하는 단계를 포함할 수 있다.
예를 들어, 상기 웨이퍼에 상기 스트레스를 부여하는 단계는 상기 웨이퍼의 전면에 형성된 상기 필름 위에 식각 마스크를 형성하는 단계; 상기 웨이퍼에 형성된 자연 산화막을 상기 식각 마스크를 이용하여 제거하는 단계; 및 상기 식각 마스크를 제거하는 단계를 포함할 수 있다.
예를 들어, 200:1로 희석된 HF를 이용하여 3분동안 상기 자연 산화막을 제거할 수 있다.
예를 들어, 상기 산화막과 상기 필름을 제거하는 단계는 상기 웨이퍼의 배면에 형성된 상기 폴리 실리콘을 NaOH를 이용하여 10분 동안 제거하는 단계; 및 상기 웨이퍼의 배면에 형성된 상기 산화막을 20:1로 희석된 HF를 이용하여 제1 소정 시간 동안 제거하는 단계를 포함할 수 있다.
예를 들어, 상기 제1 소정 시간은 아래와 같을 수 있다.
Figure PCTKR2016013132-appb-I000001
여기서 X는 상기 제1 소정 시간을 나타내고, t는 상기 산화막의 두께를 나타내고, T는 255 Å이다.
예를 들어, 상기 제1 소정 온도는 상기 웨이퍼에 산소 석출물과 슬립을 발생시키지 않은 온도일 수 있다.
예를 들어, 상기 제1 소정 온도의 최대값은 950℃일 수 있다.
예를 들어, 상기 제1 소정 온도의 최소값은 300℃일 수 있다.
예를 들어, 상기 열처리하는 단계는 반복적으로 수행될 수 있다.
예를 들어, 상기 웨이퍼의 평탄도를 평가하는 단계는 상기 초기, 중간 또는 최종 평탄도 중 적어도 하나를 이용하여 상기 웨이퍼의 전체의 평탄도를 평가할 수 있다.
예를 들어, 상기 웨이퍼의 평탄도를 평가하는 단계는 탄성 변형 구간에서 수행될 수 있다.
예를 들어, 상기 웨이퍼의 평탄도를 평가하는 단계는 상기 웨이퍼의 직경이 300 ㎜이고, 상기 산화막의 두께가 4000Å 이하일 때, 상기 웨이퍼의 평탄도가 50㎛이하인가를 검사할 수 있다.
예를 들어, 상기 웨이퍼의 평탄도를 평가하는 단계는 상기 웨이퍼에 포함된 인터스티셜 산소 농도나 초기 산소 농도, 상기 웨이퍼에 포함된 도펀트 농도, 상기 필름의 두께, 상기 산화막을 형성하는 온도, 상기 웨이퍼의 도핑 농도, 상기 산화막의 두께, 저항률 또는 비저항 중 적어도 하나에 따른 상기 웨이퍼의 평탄도의 변화를 구하는 단계를 포함할 수 있다.
예를 들어, 상기 웨이퍼의 평탄도를 평가하는 단계는 상기 초기 평탄도 및 상기 중간 평탄도를 이용하여 상기 필름에 의해 영향받은 상기 웨이퍼의 평탄도를 평가하고, 상기 중간 및 최종 평탄도를 이용하여 상기 열처리에 의해 영향받은 상기 웨이퍼의 평탄도를 평가할 수 있다.
실시 예에 따른 웨이퍼 분석 방법은 추후 필름이 형성되는 스트레스 및/또는 열처리 스트레스를 경험할 수 있는 웨이퍼의 평탄도 즉, 휨 또는 튀틀림 중 적어도 하나를 필름을 형성하고 열처리를 수행하여 평가할 수 있기 때문에, 우수한 평탄도를 갖는 웨이퍼를 제조할 수 있도록 한다.
도 1은 실시 예에 의한 웨이퍼 분석 방법을 설명하기 위한 플로우차트이다.
도 2a 내지 도 2h는 도 1에 도시된 웨이퍼 분석 방법의 이해를 돕기 위한 예시적인 공정 단면도를 나타낸다.
도 3은 도 1에 도시된 제40 단계의 일 실시 예를 설명하기 위한 플로우차트이다.
도 4는 제60 단계에서 수행되는 열처리의 과정을 예시적으로 나타내는 그래프이다.
도 5는 제20 단계에서 산화막을 형성하는 온도와 산화막의 두께에 따른 웨이퍼의 휨 변화량의 일 례를 나타내는 그래프이다.
도 6은 제20 단계에서 산화막을 형성하는 온도와 산화막의 두께에 따른 웨이퍼의 휨 변화량의 다른 례를 나타내는 그래프이다.
도 7은 필름의 두께별 웨이퍼의 평탄도를 나타내는 그래프이다.
도 8은 웨이퍼의 저항률에 따른 웨이퍼의 평탄도를 나타내는 그래프이다.
도 9는 웨이퍼의 인터스티셜 산소 농도에 따른 웨이퍼의 평탄도를 나타내는 그래프이다.
도 10은 웨이퍼의 초기 산소 농도와 산화막의 두께에 따른 웨이퍼의 휨 변화량을 나타내는 그래프이다.
도 11은 웨이퍼의 초기 산소 농도와 산화막의 두께에 따른 웨이퍼의 뒤틀림 변화량을 나타내는 그래프이다.
도 12a 내지 도 12d는 비교 례에 의한 웨이퍼 분석 방법을 설명하기 위한 공정 단면도를 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
도 1은 실시 예에 의한 웨이퍼 분석 방법(100)을 설명하기 위한 플로우차트이고, 도 2a 내지 도 2h는 도 1에 도시된 웨이퍼 분석 방법(100)의 이해를 돕기 위한 예시적인 공정 단면도를 나타낸다.
도 2a 내지 도 2h를 참조하여 도 1에 도시된 웨이퍼 분석 방법(100)을 설명하지만, 실시 예에 의한 웨이퍼 분석 방법(100)은 도 2a 내지 도 2h에 도시된 공정 단면도에 국한되지 않는다.
실시 예에 의한 웨이퍼 분석 방법(100)은 먼저, 도 2a에 예시된 바와 같이 분석 대상이 되는 웨이퍼(110)를 준비하고, 웨이퍼(110)의 평탄도를 측정한다(제10 단계). 여기서, 제10 단계는 후술되는 제20 단계가 수행되기 이전에 수행되지만, 실시 예는 이에 국한되지 않는다. 다른 실시 예에 의하면, 제10 단계는 제30 단계가 수행되기 이전에 제20 단계 후에 수행될 수도 있고 생략될 수도 있다. 여기서, 웨이퍼(110)의 평탄도란, 웨이퍼(110)의 휨(bow) 또는 뒤틀림(warpage) 중 적어도 하나를 의미하는 것으로 정의할 수 있다. 이하에서 설명되는 평탄도도 갖은 의미를 갖는다. 또한, 혼동을 피하기 위해, 제10 단계에서 측정되는 평탄도를 '초기 평탄도'라 칭한다.
또한, 본 실시 예에서 분석대상이 되는 웨이퍼(110)는 도전형 도펀트 예를 들어, 보론 등의 p형 도펀트 또는 인(P)과 같은 n형 도펀트에 의해 도핑된 폴리쉬드(polished) 웨이퍼일 수 있으나, 실시 예는 이에 국한되지 않는다.
제10 단계 후에, 도 2b에 도시된 바와 같이 웨이퍼(110) 위에 산화막(200)을 형성한다(제20 단계). 예를 들어, 제20 단계에서 산화막(200)을 950℃의 온도에서 웨이퍼(110) 위에 형성할 수 있지만, 실시 예는 산화막(200)을 형성하는 특정한 온도에 국한되지 않는다.
또한, 산화막(200)은 도 2b에 예시된 바와 같이, 웨이퍼(110)의 전면(all front)에 형성될 수 있지만, 실시 예는 산화막(200)이 형성되는 웨이퍼(110)의 특정한 위치에 국한되지 않는다.
제20 단계 후에, 도 2c에 도시된 바와 같이, 산화막(200) 위에 필름(film)(300)을 형성한다(제30 단계). 여기서, 산화막(200) 위에 필름(300)을 형성하는 이유는 다음과 같다.
본 실시 예에서 평탄도를 분석하고자 하는 웨이퍼(110)는 반도체 공정에서 그(110) 위에 필름(300)이 형성될 수 있다. 따라서, 실시 예에 의한 웨이퍼 분석 방법(100)은 분석 대상이 되는 웨이퍼(110)가 이용 또는 적용되는 환경과 동일한 환경에서 웨이퍼(110)의 평탄도를 평가하기 위해, 웨이퍼(110) 위에 필름(300)을 형성한다. 예를 들어, 필름(300)은 실시 예에 의한 웨이퍼 분석 방법(100)을 이용하여 제조된 웨이퍼(110)의 상부에 형성될 수 있는 게이트 산화 절연막(GOI:Gate Oxide Insulator)에 해당할 수 있다.
예를 들어, 필름(300)은 폴리 실리콘(poly silicon)을 포함할 수 있으나, 실시 예는 필름(300)의 특정한 물질이나 형태에 국한되지 않는다. 전술한 바와 같이, 산화막(200)이 웨이퍼(110)의 전면(all surfaces)에 형성될 경우, 필름(300)이 산화막(200) 위에 형성되므로 필름(300)도 웨이퍼(110)의 전면(all surfaces)에 형성될 수 있다.
만일, 필름(300)이 GOI일 경우, 산화막(200) 위에 형성되는 필름(300)의 두께는 예를 들어 500Å일 수 있으나, 실시 예는 필름(300)의 특정한 두께에 국한되지 않는다.
또한, 필름(300)을 형성한 후에, 도 2c에 도시된 바와 같이 필름(300) 위에 자연 산화막(210)이 형성될 수 있다.
제30 단계 후에, 산화막(200)과 필름(300)이 형성된 웨이퍼(110)에 스트레스를 부여한다(제40 단계).
도 3은 도 1에 도시된 제40 단계의 일 실시 예(40A)를 설명하기 위한 플로우차트이다.
제30 단계 후에, 웨이퍼(110)에 스트레스를 부여함에 있어서, 필름(300) 위에 도 2c에 예시된 바와 같이 형성된 자연 산화막(210)을 제거한다(제41 내지 제45 단계). 예를 들어, 자연 산화막(210)은 통상적인 사진 식각 공정에 의해 제거될 수 있다.
즉, 제30 단계 후에, 도 2d에 예시된 바와 같이, 웨이퍼(110)의 전면(front surface)에 형성된 필름(300) 위에 식각 마스크(400)를 형성한다(제41 단계). 전술한 바와 같이 자연 산화막(210)을 사진 식각 공정에 의해 제거하고자 할 경우, 식각 마스크(400)로서 포토 레지스트를 사용할 수 있다.
제41 단계 후에, 도 2e에 예시된 바와 같이 식각 마스크(400)를 이용하여 웨이퍼(110)의 자연 산화막(210)을 제거한다(제43 단계). 식각 마스크(400)가 웨이퍼(110)의 전면(front surface)에만 형성되므로, 웨이퍼(110)의 측면과 하면에 위치한 필름(300) 상에 위치한 자연 산화막(210)이 제거될 수 있다. 즉, 웨이퍼(110)의 전면(front surface) 위의 필름(300)과 식각 마스크(400) 사이에 위치한 자연 산화막(210)은 제거되지 않고 잔류하며 그 이외의 자연 산화막(210)은 식각에 의해 제거될 수 있다.
예를 들어, 제43 단계에서, 자연 산화막(210)을 제거하는 공정은 200:1로 희석된 HF(DHF:Diluted HF)를 이용하여 3분 동안 수행될 수 있으나, 실시 예는 HF의 특정 희석 비율과 특정 식각 시간에 국한되지 않는다.
제43 단계 후에, 도 2f에 예시된 바와 같이 식각 마스크(400)를 제거한다(제45 단계). 만일, 식각 마스크(400)가 전술한 바와 같이 포토 레지스트로 구현될 경우, 황산(H2SO4)을 이용하여 식각 마스크(400)를 제거할 수 있으나, 실시 예는 식각 마스크(400)를 제거하는 특정한 물질이나 방법에 국한되지 않는다.
제45 단계 후에, 웨이퍼(110)의 배면(back surface)에 형성된 산화막(200) 및 필름(300)을 제거한다(제47 및 제49 단계).
즉, 제45 단계 후에, 도 2g에 예시된 바와 같이 웨이퍼(110)의 배면에 형성된 필름(300)을 먼저 제거한다(제47 단계). 예를 들어, 필름(300)이 전술한 바와 같이 폴리 실리콘으로 구현될 경우, 폴리 실리콘을 제거하는 공정은 NaOH를 이용하여 10분 동안 수행될 수 있다. 여기서, 웨이퍼(110)의 배면에 형성된 필름(300)을 제거할 때 웨이퍼(110)의 전면(front surface)을 제외한 측면에 위치한 필름(300)도 함께 제거될 수 있다.
제47 단계 후에, 도 2h에 예시된 바와 같이, 웨이퍼(110)의 배면에 형성된 산화막을 제거한다(제49 단계). 예를 들어, 웨이퍼(110)의 배면에 형성된 산화막(200)을 제거하는 공정은 20:1로 희석된 HF(DHF:Diluted HF)를 이용하여 제1 소정 시간 동안 수행될 수 있으나, 실시 예는 산화막(200)을 제거하기 위해 사용되는 DHF의 특정 희석 비율과 특정한 시간에 국한되지 않는다.
예를 들어, 제1 소정 시간은 다음 수학식 1과 같이 표현될 수 있다.
수학식 1
Figure PCTKR2016013132-appb-M000001
여기서, X는 제1 소정 시간을 나타내고, t는 산화막(200)의 두께를 나타내고, T는 255Å일 수 있으나, 실시 예는 T의 특정한 값에 국한되지 않는다.
여기서, 웨이퍼(110)의 배면에 형성된 산화막(200)을 제거할 때 웨이퍼(110)의 전면(front surface)을 제외한 측면에 위치한 산화막(200)과 웨이퍼(110)의 전면(front surface)의 필름(300) 위에 잔존해 있던 자연 산화막(210)도 함께 제거될 수 있다.
도 1에 도시된 제40 단계는 도 3에 도시된 바와 같이 구현될 수 있지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 도 3에 도시된 제41 내지 제45 단계는 제40 단계의 구성 요소가 아니라 도 1에 도시된 웨이퍼 분석 방법(100)의 구성 요소일 수도 있다.
또한, 필름(300)을 형성하는 제30 단계는 제40 단계에 속할 수도 있다. 왜냐하면, 웨이퍼(110) 위에 필름(300)을 형성하는 공정 자체도 웨이퍼(110)에 스트레스를 부여하는 공정에 속할 수 있기 때문이다.
한편, 다시 도 1을 참조하면, 제40 단계 후에, 스트레스를 받은 웨이퍼(110)의 평탄도를 측정한다(제50 단계). 제10 단계에서 측정된 초기 평탄도와 구분짓기 위해, 제50 단계에서 측정되는 평탄도를 '중간 평탄도'라 칭한다.
제50 단계 후에, 제30 및 제40 단계에서 스트레스를 부여받은 웨이퍼(110)를 제1 소정 온도에서 열처리한다(제60 단계). 여기서, 웨이퍼(110)를 열처리하는 이유는 다음과 같다.
웨이퍼(110)는 열처리는 수반하는 반도체 공정에 적용될 수 있다. 따라서, 제60 단계에서 열처리를 수행한 후 제70 단계에서 웨이퍼의 평탄도를 측정함으로써, 열처리에 대한 웨이퍼의 평탄도의 변화를 예측하고자 함이다.
제60 단계에서 수행되는 열처리의 제1 소정 온도는 웨이퍼(110)에 산소(oxygen)에 의한 석출물(즉, 산소 석출물)과 슬립(slip)을 발생시키지 않은 온도일 수 있다. 예를 들어, 제1 소정 온도는 300℃ 내지 950℃일 수 있다. 즉, 제1 소정 온도의 최소값은 300℃이고, 제1 소정 온도의 최대값은 950℃일 수 있으나, 실시 예는 제1 소정 온도의 특정 값에 국한되지 않는다. 즉, 스트레스를 부여받은 웨이퍼(110)를 열처리하는 동안 산소 석출물과 슬립이 발생되지 않은 온도이면 제1 소정 온도로서 충분하다.
또한, 제60 단계에서 수행되는 열처리는 반복적으로 수행될 수 있다.
도 4는 제60 단계에서 수행되는 열처리의 과정을 예시적으로 나타내는 그래프로서, 횡축은 시간을 나타내고, 종축은 온도를 나타낸다.
스트레스를 부여받은 웨이퍼(110)에 대한 열처리는 3회 이상 반복적으로 수행될 수 있다. 예를 들어, 도 4에 예시된 바와 같이, 열처리는 4회에 걸쳐 수행될 수 있다. 또한, 도 4에서, 열처리 온도는 분당 10℃씩 증가할 수 있고, 분당 3℃ 또는 10℃씩 감소할 수 있으나, 실시 예는 이러한 열처리 온도의 증가 속도와 감소 속도에 국한되지 않는다.
제60 단계 후에, 열처리된 웨이퍼(110)의 평탄도를 측정한다(제70 단계). 제70 단계에서 측정되는 평탄도를 제10 및 제50 단계에서 각각 측정되는 초기 평탄도 및 중간 평탄도와 구분 짓기 위해 '최종 평탄도'라 칭한다.
제10, 제50 및 제60 단계 각각에서 초기, 중간 및 최종 평탄도는 통상적인 평탄도 측정 방법에 의해 측정될 수 있으며, 실시 예는 평탄도를 측정하는 특정한 방법에 국한되지 않는다. 웨이퍼(110)의 평탄도를 측정하는 방법은 널리 알려져 있으므로 여기서는 상세한 설명을 생략한다.
제70 단계 후에, 초기, 중간 또는 최종 평탄도 중 적어도 하나를 이용하여 웨이퍼(110)의 평탄도를 평가할 수 있다(제80 단계). 만일, 도 1에 도시된 제10 단계가 생략될 경우, 제80 단계는 중간 평탄도 또는 최종 평탄도 중 적어도 하나를 이용하여 수행될 수 있다.
또한, 제80 단계는 탄성 변형(elastic deformation) 구간에서 수행될 수도 있다.
또한, 웨이퍼(110)에 포함된 초기 산소 농도나 인터스티셜(Interstitial) 산소 농도, 웨이퍼(110)에 포함된 도펀트의 농도, 필름(300)의 두께, 산화막(200)을 형성하는 온도, 웨이퍼(110)의 도핑 농도, 산화막(200)의 두께, 저항률(resistivity) 또는 비저항 중 적어도 하나에 따른 웨이퍼(110)의 평탄도의 변화를 제80 단계에서 분석할 수 있다. 이에 대해 상세히 살펴보면 다음과 같다.
이하, 산화막(200)을 형성하는 온도, 웨이퍼(110)의 도핑 농도 및 산화막(200)의 두께에 따른 웨이퍼(110)의 평탄도의 변화를 제80 단계에서 다음과 같이 분석할 수 있다.
도 5 및 도 6은 제20 단계에서 산화막(200)을 형성하는 온도와 산화막(200)의 두께에 따른 웨이퍼(110)의 휨(bow) 변화량(ΔB)을 나타내는 그래프로서, 각 그래프에서 횡축은 산화막(200)의 두께를 나타내고 종축은 휨 변화량(ΔB)을 나타낸다.
도 5 및 도 6에 도시된 각 그래프에서, 휨 변화량(ΔB)은 제70 단계에서 측정된 최종 평탄도(즉, 최종 휨 정도)와 제50 단계에서 측정된 중간 평탄도(즉, 중간 휨 정도) 간의 차이값을 나타낸다. 또한, 도 5는 p형 도펀트를 약하게 도핑한(p-) 웨이퍼(110)에 대해 실험한 결과를 나타내고, 도 6은 p형 도펀트를 도 5에 대한 웨이퍼(110)보다 상대적으로 많이 도핑한(p++) 웨이퍼(110)에 대해 실험한 결과를 나타낸다.
도 2b에서와 같이 웨이퍼(110) 위에 산화막(200)을 다양한 두께 즉, 3000Å 내지 8000Å로 형성하고, 산화막(200)을 형성하는 온도를 950℃, 1050Å 및 1150Å로 변화시켜가면서 p- 및 p++형 웨이퍼(110)의 휨 변화량(ΔB)을 평가한 결과, 도 5 및 도 6에 도시된 결과를 얻을 수 있다.
도 5 및 도 6을 참조하면, 산화막(200)의 두께에 따른 웨이퍼(110)의 평탄도 즉, 휘는 정도의 차이를 두드러짐을 알 수 있으나, 산화막(200)을 형성하는 온도의 변화에 따른 웨이퍼(110)의 휘는 정도의 차이는 미미함을 알 수 있다. 또한, 웨이퍼(110)의 도핑 농도에 따른 웨이퍼(110)의 휘는 정도의 차이 또한 미미하다.
도 5 및 도 6을 참조하면, 950℃의 온도에서 산화막(200)이 형성된 300 ㎜의 직경을 갖는 웨이퍼(110)를 사용하고, 4000Å 이하의 두께로 산화막(200)을 웨이퍼(110) 위에 형성할 때, 실시 예에 의한 웨이퍼 분석 방법(100)에 의해 웨이퍼(110)의 평탄도가 50 ㎛이하까지 내려갈 수 있음을 확인할 수 있었다.
전술한 바와 같이, 실시 예에 의한 웨이퍼 분석 방법(100)은, 웨이퍼의 도핑 농도, 산화막(200)의 두께 및 산화막(200)을 형성하는 온도와 같은 다양한 인자들과 웨이퍼(110)의 평탄도 간의 관계를 분석할 수 있다. 이로 인해, 실시 예에 의한 웨이퍼 분석 방법(100)은 이러한 다양한 인자를 고려하면서 원하는 평탄도를 갖는 웨이퍼를 제조할 수 있도록 한다.
만일, 950℃보다 큰 1050℃ 이상의 온도에서 산화막(200)을 형성할 경우, 산화막(200)의 두께가 두꺼워질수록 공정 영향성이 크게 반영되어 웨이퍼(110)의 평탄도 분석을 확인하기 어려울 수 있다. 따라서, 제20 단계에서 산화막(200)을 형성하는 온도는 950℃ 이하 예를 들어, 950℃일 수 있다.
이하, 필름(300)의 두께, 웨이퍼(110)에 포함된 초기 산소 농도, 인터스티셜 산소 농도, 웨이퍼(110)에 포함된 도펀트 예를 들어 보론(Boron)의 농도, 산화막(200)의 두께, 웨이퍼의 저항률에 따른 웨이퍼(110)의 평탄도의 변화를 제80 단계에서 다음과 같이 분석할 수 있다.
도 7은 필름(300)의 두께별 웨이퍼(110)의 평탄도를 나타내는 그래프로서, 횡축은 필름(300)의 두께를 나타내고, 종축은 웨이퍼(110)의 휨 변화량(ΔB) 및/또는 뒤틀림 변화량(ΔW)을 나타낸다.
도 7을 참조하면, 필름(300)의 두께가 두꺼워질수록 웨이퍼(110)의 평탄도 즉, 휨 변화량(ΔB) 및/또는 뒤틀림 변화량(ΔW)은 증가함을 알 수 있다.
도 8은 웨이퍼(110)의 저항률에 따른 웨이퍼(110)의 평탄도를 나타내는 그래프로서, 횡축은 웨이퍼(110)의 저항률을 나타내고, 종축은 웨이퍼(110)의 휨 변화량(ΔB) 및/또는 뒤틀림 변화량(ΔW)을 나타낸다.
도 8을 참조하면, 웨이퍼(110)의 저항률이 증가할수록 웨이퍼(110)의 평탄도 즉, 휨 변화량(ΔB) 및/또는 뒤틀림 변화량(ΔW)은 증가함을 알 수 있다.
도 9는 웨이퍼(110)의 인터스티셜 산소 농도에 따른 웨이퍼(110)의 평탄도를 나타내는 그래프로서, 횡축은 웨이퍼(110)의 인터스티셜 산소 농도를 나타내고, 종축은 웨이퍼(110)의 휨 변화량(ΔB) 및/또는 뒤틀림 변화량(ΔW)을 나타낸다.
도 9를 참조하면, 웨이퍼(110)의 인터스티셜 산소 농도가 증가할수록 웨이퍼(110)의 평탄도 즉, 휨 변화량(ΔB) 및/또는 뒤틀림 변화량(ΔW)은 감소함을 알 수 있다.
도 10 및 도 11은 웨이퍼(110)의 초기 산소 농도(Oi)와 산화막(200)의 두께에 따른 웨이퍼의 휨 변화량(ΔB) 및 뒤틀림 변화량(ΔW)을 각각 나타내는 그래프로서, 각 그래프에서 횡축은 초기 산소 농도(Oi)를 나타내고 종축은 휨 변화량(ΔB) 및 뒤틀림 변화량(ΔW)을 각각 나타낸다.
도 10을 참조하면, 웨이퍼(110)의 초기 산소 농도(Oi)가 증가할수록 웨이퍼(110)의 평탄도 즉, 휨 변화량(ΔB)은 감소함을 알 수 있다. 이때, 산화막(200)의 두께가 2000 Å, 4000 Å 및 5000 Å일 때를 비교하면, 산화막(200)의 두께가 증가할수록 휨 변화량(ΔB)이 상대적으로 작음을 알 수 있었다.
도 11을 참조하면, 웨이퍼(110)의 초기 산소 농도(Oi)가 증가할수록 웨이퍼(110)의 평탄도 즉, 뒤틀림 변화량(ΔW)은 감소함을 알 수 있다. 이때, 산화막(200)의 두께가 2000Å, 4000Å 및 5000Å일 때를 비교하면, 산화막(200)의 두께가 증가할수록 뒤틀림 변화량(ΔW)이 상대적으로 작음을 알 수 있었다.
특히, 도 10 및 도 11을 참조하면, 초기 산소 농도의 변화에 따른 웨이퍼(110)의 평탄도는 산화막(200)의 두께 별로 95% 이상의 예측 선형성을 가짐을 알 수 있다.
또한, 실시 예에 의하면, 제80 단계는 웨이퍼(110)의 전체의 평탄도를 평가하기 위해 수행될 수도 있고, 웨이퍼(110)의 전체가 아니라 웨이퍼(110)를 국부적으로 평가하기 위해 수행될 수도 있다.
예를 들어, 실시 예에 의한 웨이퍼 분석 방법(100)에 의해 웨이퍼(110) 전체의 평탄도를 평가한 결과, 웨이퍼(110)의 평탄도는 도 7에 도시된 바와 같이 필름(300)이 형성됨에 따른 스트레스에 영향을 많이 받음을 알 수 있다. 그러나, 제60 단계에서 웨이퍼(110)를 열처리함에 따라, 웨이퍼(110)의 평탄도는 도 8 내지 도 11에 도시된 바와 같이 웨이퍼(110)의 저항률, 인터스티셜 산소 농도, 초기 산소 농도에 의해 영향을 받음을 알 수 있다.
또한, 실시 예에 의한 웨이퍼 분석 방법(100)에 의해 웨이퍼(110)의 평탄도를 국부적으로 평가한 결과, 웨이퍼(110)의 초기 형태(shape) 또는 데미지(damage)를 받은 특정 영역이 공정 진행 후 웨이퍼(110)의 평탄도에 영향을 미침을 알 수 있었다. 따라서, ESFQR(Edge Site Flatness Quality Requirement)을 통한 웨이퍼 에지(edge)의 데미지를 평가할 수 있고, SFQR(Site Flatness Quality Requirement) 또는 SBIR(Site Backside Ideal Focal Plane Range)를 통한 제조 공정 상의 데미지 및 형태에 대한 영향성을 평가할 수 있다.
전술한 바와 같이, 제80 단계에서, 필름(300)에 의해 스트레스를 받은 웨이퍼(110)의 평탄도를 평가할 수도 있고, 열처리에 의해 스트레스를 받은 웨이퍼(110)의 평탄도를 평가할 수도 있다. 이처럼 실시 예에 의한 웨이퍼 분석 방법(100)은 웨이퍼(110)에 가해지는 스트레스별로 웨이퍼(110)의 평탄도를 구분하여 평가할 수 있다.
예를 들어, 필름(300)에 의해 영향받은 웨이퍼(110)의 평탄도를 평가하기 위해, 제10 단계에서 측정된 초기 평탄도와 제50 단계에서 측정된 중간 평탄도를 이용할 수 있다. 또한, 열처리에 의해 영향받은 웨이퍼(110)의 평탄도를 평가하기 위해, 제50 단계에서 측정된 중간 평탄도 및 제70 단계에서 측정된 최종 평탄도를 이용할 수도 있다. 예를 들어, 최종 평탄도와 중간 평탄도 간의 차를 이용하여, 도 10에 도시된 바와 같이 초기 산소 농도별 휨 변화량(ΔB)과 도 11에 도시된 바와 같이 초기 산소 농도별 뒤틀림 변화량(ΔW)을 분석할 수 있다.
이하, 비교 례와 실시 예에 의한 웨이퍼 분석 방법을 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 12a 내지 도 12d는 비교 례에 의한 웨이퍼 분석 방법을 설명하기 위한 공정 단면도를 나타낸다. 도 12a 내지 도 12d에서 도 2a 내지 도 2h와 동일한 부분에 대해서는 동일한 참조부호를 사용하며, 중복되는 설명을 생략한다.
도 12a 내지 도 12d에 도시된 비교 례에 의한 웨이퍼 분석 방법의 경우, 산화막(200) 위에 필름(300)이 형성되지 않는다. 따라서, 포토 레지스트와 같은 식각 마스크(400)를 이용한 식각 공정에 의해 자연 산화막(210)을 제거할 때, 포토 레지스트가 산화막(200)으로 떨어질 수 있다.
반면에, 도 2d 내지 도 2f를 참조하면, 산화막(200) 위에 필름(300)이 형성되기 때문에, 포토 레지스트로 구현될 수 있는 식각 마스크(400)를 이용하여 자연 산화막(210)을 제거할 때, 포토 레지스트가 산화막(200)으로 떨어짐이 방지되어, 웨이퍼(110)의 평탄도를 정확하게 분석할 수 있도록 한다.
전술한 바와 같이, 실시 예에 의한 웨이퍼 분석 방법(100)은 필름(300)이 형성되고 열처리를 경험한 웨이퍼(110)의 평탄도 즉, 웨이퍼의 휨 또는 뒤틀림 중 적어도 하나를 평가하여 분석할 수 있다. 따라서, 실시 예에 의한 방법에서 분석된 결과를 이용하여 웨이퍼(110)를 제작할 경우, 추후에 필름과 열처리에 의한 스트레스가 웨이퍼(110)에 부여되더라도 웨이퍼(110)는 소망하는 평탄도를 가질 수 있다.
결국, 전술한 실시 예에 의한 웨이퍼 분석 방법에 의할 경우, 웨이퍼(110)에 포함된 인터스티셜 산소 농도나 초기 산소 농도, 웨이퍼(110)에 포함된 도펀트 농도, 필름(300)의 두께, 산화막(200)을 형성하는 온도, 웨이퍼(110)의 도핑 농도, 산화막(200)의 두께, 저항률 또는 비저항 등의 다양한 인자가 웨이퍼(110)의 평탄도에 미치는 영향을 분석할 수 있기 때문에, 분석된 결과를 토대로 웨이퍼(110)의 평탄도를 고려하면서 이러한 인자들 각각의 량을 조절해 가면서 웨이퍼(110)를 제조할 수 있도록 한다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
발명의 실시를 위한 형태는 전술한 "발명의 실시를 위한 최선의 형태"에서 충분히 설명되었다.
실시 예에 의한 웨이퍼 분석 방법은 웨이퍼를 제조하는 분야에 이용될 수 있다.

Claims (20)

  1. 웨이퍼 위에 산화막을 형성하는 단계;
    상기 산화막 위에 필름을 형성하는 단계;
    상기 산화막과 상기 필름이 형성된 상기 웨이퍼에 스트레스를 부여하는 단계;
    상기 스트레스를 부여받은 상기 웨이퍼의 중간 평탄도를 측정하는 단계;
    상기 스트레스를 부여받은 상기 웨이퍼를 제1 소정온도에서 열처리하는 단계;
    상기 열처리된 웨이퍼의 최종 평탄도를 측정하는 단계; 및
    상기 중간 또는 최종 평탄도 중 적어도 하나를 이용하여 상기 웨이퍼의 평탄도를 평가하는 단계를 포함하는 웨이퍼 분석 방법.
  2. 제1 항에 있어서, 상기 웨이퍼 위에 상기 산화막을 형성하기 이전에 상기 웨이퍼의 초기 평탄도를 측정하는 단계를 더 포함하고,
    상기 웨이퍼의 평탄도를 평가할 때, 상기 초기, 중간 또는 최종 평탄도 중 적어도 하나를 이용하는 웨이퍼 분석 방법.
  3. 제2 항에 있어서, 상기 초기 평탄도가 측정되는 대상이 되는 웨이퍼는 도전형 도펀트에 의해 도핑된 폴리쉬드 웨이퍼인 웨이퍼 분석 방법.
  4. 제1 항에 있어서, 상기 웨이퍼의 평탄도는 상기 웨이퍼의 휨 또는 뒤틀림 중 적어도 하나를 포함하는 웨이퍼 분석 방법.
  5. 제1 항에 있어서, 상기 산화막을 950℃의 온도에서 상기 웨이퍼 위에 형성하는 웨이퍼 분석 방법.
  6. 제1 항에 있어서, 상기 필름은 폴리 실리콘을 포함하는 웨이퍼 분석 방법.
  7. 제1 항에 있어서, 상기 산화막 또는 상기 필름 중 적어도 하나는 상기 웨이퍼의 전면(all front)에 형성된 웨이퍼 분석 방법.
  8. 제1 항에 있어서, 상기 산화막 위에 상기 필름을 500 Å의 두께로 형성하는 웨이퍼 분석 방법.
  9. 제6 항에 있어서, 상기 웨이퍼에 상기 스트레스를 부여하는 단계는
    상기 웨이퍼의 배면에 형성된 상기 산화막과 상기 필름을 제거하는 단계를 포함하는 웨이퍼 분석 방법.
  10. 제9 항에 있어서, 상기 웨이퍼에 상기 스트레스를 부여하는 단계는
    상기 웨이퍼의 전면(front surface)에 형성된 상기 필름 위에 식각 마스크를 형성하는 단계;
    상기 웨이퍼에 형성된 자연 산화막을 상기 식각 마스크를 이용하여 제거하는 단계; 및
    상기 식각 마스크를 제거하는 단계를 포함하는 웨이퍼 분석 방법.
  11. 제10 항에 있어서, 200:1로 희석된 HF를 이용하여 3분동안 상기 자연 산화막을 제거하는 웨이퍼 분석 방법.
  12. 제9 항에 있어서, 상기 산화막과 상기 필름을 제거하는 단계는
    상기 웨이퍼의 배면에 형성된 상기 폴리 실리콘을 NaOH를 이용하여 10분 동안 제거하는 단계; 및
    상기 웨이퍼의 배면에 형성된 상기 산화막을 20:1로 희석된 HF를 이용하여 제1 소정 시간 동안 제거하는 단계를 포함하는 웨이퍼 분석 방법.
  13. 제12 항에 있어서, 상기 제1 소정 시간은 아래와 같은 웨이퍼 분석 방법.
    Figure PCTKR2016013132-appb-I000002
    (여기서 X는 상기 제1 소정 시간을 나타내고, t는 상기 산화막의 두께를 나타내고, T는 255 Å이다.)
  14. 제1 항에 있어서, 상기 제1 소정 온도는 상기 웨이퍼에 산소 석출물과 슬립을 발생시키지 않은 온도인 웨이퍼 분석 방법.
  15. 제14 항에 있어서, 상기 제1 소정 온도의 최대값은 950℃이고, 상기 제1 소정 온도의 최소값은 300℃인 웨이퍼 분석 방법.
  16. 제1 항에 있어서, 상기 열처리하는 단계는 반복적으로 수행되는 웨이퍼 분석 방법.
  17. 제1 항에 있어서, 상기 웨이퍼의 평탄도를 평가하는 단계는 탄성 변형 구간에서 수행되는 웨이퍼 분석 방법.
  18. 제1 항에 있어서, 상기 웨이퍼의 평탄도를 평가하는 단계는
    상기 웨이퍼의 직경이 300 ㎜이고, 상기 산화막의 두께가 4000Å 이하일 때, 상기 웨이퍼의 평탄도가 50㎛이하인가를 검사하는 웨이퍼 분석 방법.
  19. 제2 항에 있어서, 상기 웨이퍼의 평탄도를 평가하는 단계는
    상기 웨이퍼에 포함된 인터스티셜 산소 농도나 초기 산소 농도, 상기 웨이퍼에 포함된 도펀트 농도, 상기 필름의 두께, 상기 산화막을 형성하는 온도, 상기 웨이퍼의 도핑 농도, 상기 산화막의 두께, 저항률 또는 비저항 중 적어도 하나에 따른 상기 웨이퍼의 평탄도의 변화를 구하는 단계를 포함하는 웨이퍼 분석 방법.
  20. 제2 항에 있어서, 상기 웨이퍼의 평탄도를 평가하는 단계는
    상기 초기 평탄도 및 상기 중간 평탄도를 이용하여 상기 필름에 의해 영향받은 상기 웨이퍼의 평탄도를 평가하고,
    상기 중간 및 최종 평탄도를 이용하여 상기 열처리에 의해 영향받은 상기 웨이퍼의 평탄도를 평가하는 웨이퍼 분석 방법.
PCT/KR2016/013132 2016-01-13 2016-11-15 웨이퍼 분석 방법 WO2017122921A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0004042 2016-01-13
KR1020160004042A KR101800273B1 (ko) 2016-01-13 2016-01-13 웨이퍼 분석 방법

Publications (1)

Publication Number Publication Date
WO2017122921A1 true WO2017122921A1 (ko) 2017-07-20

Family

ID=59312019

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/013132 WO2017122921A1 (ko) 2016-01-13 2016-11-15 웨이퍼 분석 방법

Country Status (2)

Country Link
KR (1) KR101800273B1 (ko)
WO (1) WO2017122921A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174740B1 (en) * 1995-09-18 2001-01-16 Shin-Etsu Handotai, Co., Ltd. Method for analyzing impurities within silicon wafer
KR20020030458A (ko) * 2000-10-17 2002-04-25 윤종용 웨이퍼의 슬립 라인 검사 방법
KR100334706B1 (ko) * 1993-09-08 2002-09-05 텍사스 인스트루먼츠 인코포레이티드 반도체 공정에서 웨이퍼의 뒤틀림, 슬립변위, 및 그 분포를 측정하기 위한 시스템
KR100877102B1 (ko) * 2007-05-28 2009-01-09 주식회사 하이닉스반도체 열처리 장치 및 이를 이용한 열처리 방법
KR20110050405A (ko) * 2008-05-16 2011-05-13 맷슨 테크날러지 캐나다 인코퍼레이티드 워크피스 파손 방지 방법 및 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101651965B1 (ko) 2015-01-22 2016-08-30 주식회사 엘지실트론 웨이퍼의 강도를 측정하는 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100334706B1 (ko) * 1993-09-08 2002-09-05 텍사스 인스트루먼츠 인코포레이티드 반도체 공정에서 웨이퍼의 뒤틀림, 슬립변위, 및 그 분포를 측정하기 위한 시스템
US6174740B1 (en) * 1995-09-18 2001-01-16 Shin-Etsu Handotai, Co., Ltd. Method for analyzing impurities within silicon wafer
KR20020030458A (ko) * 2000-10-17 2002-04-25 윤종용 웨이퍼의 슬립 라인 검사 방법
KR100877102B1 (ko) * 2007-05-28 2009-01-09 주식회사 하이닉스반도체 열처리 장치 및 이를 이용한 열처리 방법
KR20110050405A (ko) * 2008-05-16 2011-05-13 맷슨 테크날러지 캐나다 인코퍼레이티드 워크피스 파손 방지 방법 및 장치

Also Published As

Publication number Publication date
KR101800273B1 (ko) 2017-11-22
KR20170084785A (ko) 2017-07-21

Similar Documents

Publication Publication Date Title
WO2017122921A1 (ko) 웨이퍼 분석 방법
CN110364449B (zh) 栅氧掺氮退火温度的监控方法
US6143579A (en) Efficient method for monitoring gate oxide damage related to plasma etch chamber processing history
JP2775021B2 (ja) 電界効果トランジスタを製造する方法
WO2015046752A1 (ko) 웨이퍼의 손상 깊이를 측정하는 방법
TWI550746B (zh) Evaluation method of semiconductor wafers
KR100333517B1 (ko) 웨이퍼 내의 중금속불순물의 량을 모니터링하는 방법
US10121678B2 (en) Method of manufacturing semiconductor device
US6150185A (en) Methods of manufacturing and testing integrated circuit field effect transistors using scanning electron microscope to detect undesired conductive material
WO2017065445A1 (ko) 웨이퍼 검사 및 분석 방법
CN114823404A (zh) 一种激光退火机台退火温度的监控方法
WO2018105935A1 (ko) 반도체 기판 제조 방법
JP2008147461A (ja) 半導体基板の評価方法および半導体基板評価用素子
US6479307B2 (en) Method of monitoring loss of silicon nitride
JP7176483B2 (ja) 半導体基板の評価方法および評価用半導体基板
WO2020180010A1 (ko) 웨이퍼의 평가 방법
WO2024054027A1 (ko) α-AL2O3 상 양극산화 알루미늄 및 그 제조 방법
JP2010135346A (ja) 半導体装置及びその製造方法
KR0165448B1 (ko) 실리콘 처리 모니터링 방법
CN117673106A (zh) 高成品率的厚栅介质tdiccd制作方法
JP5697971B2 (ja) 半導体装置製造工程におけるチャージアップ検出方法
JP2003100829A (ja) 半導体ウエーハの評価方法
JPS6016446A (ja) 半導体装置の製造方法
CN115565866A (zh) 一种用于晶圆刻蚀的反应气体处理方法和晶圆刻蚀系统
JP2003100831A (ja) シリコンウエーハの評価方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16885232

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16885232

Country of ref document: EP

Kind code of ref document: A1