KR101651965B1 - 웨이퍼의 강도를 측정하는 방법 - Google Patents

웨이퍼의 강도를 측정하는 방법 Download PDF

Info

Publication number
KR101651965B1
KR101651965B1 KR1020150010440A KR20150010440A KR101651965B1 KR 101651965 B1 KR101651965 B1 KR 101651965B1 KR 1020150010440 A KR1020150010440 A KR 1020150010440A KR 20150010440 A KR20150010440 A KR 20150010440A KR 101651965 B1 KR101651965 B1 KR 101651965B1
Authority
KR
South Korea
Prior art keywords
wafer
thin film
flatness
front surface
layer
Prior art date
Application number
KR1020150010440A
Other languages
English (en)
Other versions
KR20160090537A (ko
Inventor
정택상
이성욱
김승현
Original Assignee
주식회사 엘지실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지실트론 filed Critical 주식회사 엘지실트론
Priority to KR1020150010440A priority Critical patent/KR101651965B1/ko
Publication of KR20160090537A publication Critical patent/KR20160090537A/ko
Application granted granted Critical
Publication of KR101651965B1 publication Critical patent/KR101651965B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

실시 예는 웨이퍼의 제1 평탄도를 측정하는 단계, 상기 웨이퍼의 앞면에 제1층 및 제2층을 형성하는 단계, 상기 제1층 및 제2층이 앞면에 형성된 상기 웨이퍼의 제2 평탄도를 측정하는 단계, 상기 제1 및 제2 평탄도들 간의 평탄도 차이를 산출하는 단계, 및 상기 산출된 평탄도 차이에 기초하여, 상기 웨이퍼의 강도를 판단하는 단계를 포함한다.

Description

웨이퍼의 강도를 측정하는 방법{A METHOD OF MEASURING A STRENGTH OF A WAFER}
실시 예는 웨이퍼의 강도를 측정하는 방법에 관한 것이다.
반도체 웨이퍼를 제조하는 공정을 수행할 때, 웨이퍼는 디바이스 제작을 위해 다층, 다종의 필름이 증착되고, 제거되며, 이 과정에서 고온의 열을 가하는 공정을 수차례 반복하여 시행하게 된다. 이 과정에서 웨이퍼의 강도가 약한 부분이 있거나 강도의 불균일한 부분은 전체 또는 일부가 휘게 되는데, 이는 여러 공정을 진행하는 디바이스 공정에 있어 바람직하지 못한 현상이다. 이를 방지하기 위하여 웨이퍼의 강도 개선이 요구되며, 이를 위해서는 강도를 측정하고 평가하는 것이 필요하다.
일반적으로 웨이퍼로부터 가공한 시료 조작의 주면에 수직 방향으로 하중을 주고, 이러한 하중에 의한 굽힘 강도를 측정하여 웨이퍼의 강도를 측정할 수 있다.
또한 웨이퍼에 경질 핀을 반복적으로 충돌시키고, 충돌된 웨이퍼의 부위에 손상이 생길 때까지의 충돌 휫수에 의하여 웨이퍼의 강도를 평가하는 방법이 있다.
상술한 웨이퍼의 단면 강도 측정 방법들은 웨이퍼의 단면에 충격을 주는 것으로 측정된 웨이퍼가 물리적으로 파손될 수 있고, 강도 재측정이 불가하다는 문제점이 있다.
실시 예는 웨이퍼에 물리적인 충격을 가하지 않고 웨이퍼의 강도를 측정할 수 있는 방법을 제공한다.
실시 예에 따른 웨이퍼의 강도를 측정하는 방법은 웨이퍼의 제1 평탄도를 측정하는 단계; 상기 웨이퍼의 앞면에 제1층 및 제2층을 형성하는 단계; 상기 제1층 및 제2층이 앞면에 형성된 상기 웨이퍼의 제2 평탄도를 측정하는 단계; 상기 제1 및 제2 평탄도들 간의 평탄도 차이를 산출하는 단계; 및 상기 산출된 평탄도 차이에 기초하여, 상기 웨이퍼의 강도를 판단하는 단계를 포함한다.
상기 제1층 및 제2층을 형성하는 단계는 상기 웨이퍼의 앞면에 제1층 및 제2층을 교대로 형성할 수 있다.
상기 제1층 및 상기 제2층은 서로 다른 종류의 박막일 수 있다.
상기 제1층은 산화막 또는 질화막일 수 있다.
상기 제1층은 실리콘 산화막 또는 실리콘 질화막일 수 있다.
상기 제2층은 폴리실리콘층일 수 있다.
상기 웨이퍼의 앞면에 제1층 및 제2층을 형성하는 단계는 상기 웨이퍼의 표면에 제1층 및 제2층을 형성하는 단계; 상기 웨이퍼의 앞면에 형성되는 제1층 및 제2층을 덮고, 상기 웨이퍼의 뒷면에 형성되는 제1층 및 제2층은 노출하는 포토레지스트를 형성하는 단계; 상기 포토레지스트를 마스크로 이용하여 상기 웨이퍼의 뒷면의 제1층 및 제2층을 제거하는 단계; 및 상기 포토레지스트를 제거하는 단계를 포함할 수 있다.
상기 웨이퍼의 앞면에 형성되는 제1층의 개수와 제2층의 개수는 서로 동일할 있다.
상기 웨이퍼의 앞면에 형성되는 제1층의 개수는 제2층의 개수보다 1개 더 많을 수 있다.
상기 제1 및 제2 평탄도들 각각은 상기 웨이퍼의 휨(bow)에 대한 휨 값, 및 상기 웨이퍼의 뒤틀림(warpage)에 대한 뒤틀림 값을 포함할 수 있다.
다른 실시 예에 따른 웨이퍼의 강도를 측정하는 방법은 제1 웨이퍼의 앞면에 제1층 및 제2층을 형성하는 제1 단계; 상기 제1층 및 제2층이 앞면에 형성된 상기 제1 웨이퍼의 평탄도를 측정하는 제2 단계; 상기 측정된 제1 웨이퍼의 평탄도와 제2 웨이퍼의 평탄도를 비교하는 제3 단계; 상기 측정된 제1 웨이퍼의 평탄도가 상기 제2 웨이퍼의 평탄도와 동일할 때까지 상기 제1 단계 내지 제3 단계를 수행하는 제4 단계; 및 상기 제1 웨이퍼의 앞면에 형성된 제1 및 제2 층의 개수와 상기 제2 웨이퍼의 앞면에 형성된 제1 및 제2층의 개수를 비교하여 상기 제1 웨이퍼의 강도를 판단하는 제5 단계를 포함하며, 상기 제2 웨이퍼의 평탄도는 상기 제2 웨이퍼의 앞면에 기설정된 개수만큼의 제1 및 제2층을 형성한 후에 측정한 평탄도일 수 있다.
상기 제1층 및 제2층을 형성하는 단계는 상기 웨이퍼의 앞면에 제1층 및 제2층을 교대로 형성할 수 있다.
상기 제1 웨이퍼의 앞면에 형성되는 제1층의 개수와 제2층의 개수는 서로 동일하거나 또는 상기 제1 웨이퍼의 앞면에 형성되는 제1층의 개수가 제2층의 개수보다 1개 더 많을 수 있다.
다른 실시 예에 따른 웨이퍼의 강도를 측정하는 방법은 제1 웨이퍼의 앞면에 기설정된 개수만큼의 제1층 및 제2층을 형성하는 제1 단계; 상기 제1층 및 제2층이 앞면에 형성되는 상기 제1 웨이퍼의 평탄도를 측정하는 제2 단계; 상기 측정된 제1 웨이퍼의 평탄도와 제2 웨이퍼의 평탄도를 비교하여 제1 웨이퍼의 강도를 판단하는 제3 단계를 포함하며, 상기 제2 웨이퍼의 평탄도는 상기 제2 웨이퍼의 앞면에 상기 기설정된 개수만큼의 제1층 및 제2층을 형성한 후에 측정한 평탄도인 웨이퍼의 강도를 측정한다.
실시 예는 웨이퍼에 물리적인 충격을 가하지 않고 웨이퍼의 강도를 측정할 수 있다. 또한 실시 예는 웨이퍼의 전체적인 휨 강도뿐만 아니라 지역적인 웨이퍼의 강도도 파악할 수 있다.
도 1은 실시 예에 따른 웨이퍼의 강도 측정 방법을 나타내는 플로차트이다.
도 2는 도 1에 도시된 S110 단계의 일 실시 예를 나타낸다.
도 3은 도 1에 도시된 S110 단계의 다른 실시 예를 나타낸다.
도 4는 도 1에 도시된 S120의 일 실시 예를 나타낸다.
도 5는 S110 내지 S120 단계들을 통하여 형성되는 웨이퍼의 단면도를 나타낸다.
도 6은 다른 실시 예에 따른 웨이퍼의 강도 측정 방법을 나타내는 플로차트이다.
도 7은 또 다른 실시 예에 따른 웨이퍼의 강도 측정 방법을 나타내는 플로차트이다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.
도 1은 실시 예에 따른 웨이퍼의 강도 측정 방법을 나타내는 플로차트이다.
도 1을 참조하면, 먼저 강도를 측정하고자 하는 웨이퍼의 평탄도를 측정한다(S105). 예컨대, 평탄도 측정 장치를 이용하여 웨이퍼의 휨(bow), 및 웨이퍼의 뒤틀림(warpage)을 측정할 수 있다. 후술하는 제1층 및 제2층 형성 이전에 측정된 웨이퍼의 평탄도를 "제1 평탄도"라 하며, 웨이퍼 휨에 대한 "제1 휨 값", 및 웨이퍼 뒤틀림에 대한 "제1 뒤틀림 값"을 포함할 수 있다.
웨이퍼의 휨(bow)은 웨이퍼의 기준면으로부터 흡착 고정되지 않은 상태에서 활 모양으로 굽은 웨이퍼의 중심점까지의 거리를 말한다. 웨이퍼의 뒤틀림(warpage)은 흡착 고정되지 않은 상태에서 웨이퍼의 기준면(reference plane)으로부터 중심면(median surface)까지의 최대 편차와 최소 편차의 차이를 말한다.
다음으로 웨이퍼의 표면에 제1층 및 제2층을 교대로 형성한다(S110). 예컨대, 웨이퍼의 앞면 및 뒷면에 제1층 및 제2층을 1회 이상 교대로 형성할 수 있다.
예컨대, 웨이퍼는 실리콘 웨이퍼일 수 있으나, 이에 한정되는 것은 아니다.
제1및 제2층들 각각의 격자 상수는 웨이퍼의 격자 상수와 다를 수 있다.
제1층의 격자 상수는 제2층의 격자 상수와 다를 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 서로 동일할 수도 있다.
제1층은 산화막(예컨대, 실리콘 질화막) 또는 질화막(예컨대, 실리콘 질화막)일 수 있고, 제2층은 반도체층, 예컨대, 폴리실리콘층일 수 있으나, 이에 한정되는 것은 아니다.
또한 형성되는 제1층들 각각의 두께는 서로 동일할 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 서로 다를 수도 있다.
또한 형성되는 제2층들 각각의 두께는 서로 동일할 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 서로 다를 수도 있다.
또한 형성되는 제1층의 두께와 제2층의 두께는 서로 동일할 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 제1층의 두께와 제2층의 두께가 서로 다를 수 있다.
또한 형성되는 제1층 및 제2층은 서로 다른 종류의 박막일 수 있다.
도 2는 도 1에 도시된 S110 단계의 일 실시 예를 나타낸다.
도 2를 참조하면, 산화(oxidation) 열처리 공정을 이용하여 웨이퍼 표면에 제1층을 형성한다(S210).
다음으로 산화 열처리 공정을 이용하여 제1층이 형성된 웨이퍼 표면에 제2층을 형성한다(S220)
다음으로 형성된 제1층의 개수 또는 제2층의 개수가 기설정된 개수(m)와 동일한지를 판단한다(S230). 여기서 기설정된 개수(m)는 측정하고자 하는 웨이퍼의 강도에 비례하여 기설정될 수 있다.
형성된 제1층의 개수 또는 제2층의 개수가 기설정된 개수(m)와 동일하지 않으면, S210 내지 S230 단계들을 반복적으로 수행한다.
형성된 제1층 또는 제2층의 개수가 기설정된 개수(m)와 동일하면 웨이퍼의 뒷면에 형성된 제1층 및 제2층을 제거한다(S120).
도 3은 도 1에 도시된 S110 단계의 다른 실시 예를 나타낸다.
도 3을 참조하면, 산화(oxidation) 열처리 공정을 이용하여 웨이퍼 표면에 제1층을 형성한다(S310).
다음으로 형성된 제1층의 개수가 기설정된 제1 기준값(K1)과 동일한지를 파단한다(S320).
형성된 제1층의 개수가 기설정된 제1 기준값(K1)과 동일하면, S120 단계를 수행한다. 반면에, 형성된 제1층의 개수가 기설정된 제1 기준값(K1)과 동일하지 않으면, 산화 열처리 공정을 이용하여 제1층이 형성된 웨이퍼 표면에 제2층을 형성한다(S330).
다음으로 형성된 제2층의 개수가 기설정된 제2 기준값(K2)과 동일한지를 판단한다(S340).
형성된 제1층의 개수가 기설정된 제2 기준값(K2)과 동일하면, S120 단계를 수행한다. 반면에 형성된 제2층의 개수가 기설정된 제2 기준값(K2)과 동일하지 않으면 S310 내지 S340을 반복적으로 수행한다.
예컨대, 기설정된 제1 기준값(K1)은 2 이상일 수 있고, 기설정된 제2 기준값(K2)은 1 이상일 수 있다. 제1 기준값(K1)은 제2 기준값(K2)과 동일하거나 클 수 있다.
도 2에 도시된 실시 예에서는 제1층의 개수와 제2층의 개수는 동일하나, 도 3에 도시된 실시 예에서는 제1층의 개수와 제2층의 개수가 동일하거나 서로 다를 수 있다. 예컨대, 도 3에 도시된 실시 예에서는 제1층의 개수는 제2층의 개수보다 1개 더 많을 수 있다.
웨이퍼의 뒷면에 형성된 제1층 및 제2층을 제거하고, 웨이퍼의 앞면에 형성된 제1층 및 제2층은 잔류시킨다(S120).
도 4는 도 1에 도시된 S120의 일 실시 예를 나타낸다.
도 4를 참조하면, 스핀 코팅 등의 방법을 통하여 웨이퍼의 앞면에 포토레지스트(photoresist)를 형성한다(S410). 이때 형성되는 포토레지스트는 웨이퍼의 앞면에 형성되는 제1층 및 제2층은 덮고, 웨이퍼의 뒷면에 형성되는 제1층 및 제2층은 노출시킬 수 있다.
다음으로 포토레지스트를 마스크(mask)로 이용하여, 웨이퍼의 뒷면에 형성되는 제1층 및 제2층을 식각하여 제거한다(S420).
예컨대, 건식 식각 또는 습식 식각을 이용하여 제1층(예컨대, 산화막) 및 제2층(예컨대, 폴리실리콘층)을 제거할 수 있다.
다음으로 플라즈마에 의한 애싱(ashing) 공정, 및 황산 및 유기 용매를 이용한 습식 세정 공정을 통하여 포토레지스트를 제거한다(S430).
도 5는 S110 내지 S120 단계들을 통하여 형성되는 웨이퍼의 단면도를 나타낸다. 도 5를 참조하면, 웨이퍼(10)의 앞면(12)에 교대로 적층되는 제1층들(20-1 내지 20-4) 및 제2층들(30-1 내지 30-4)이 형성될 수 있다.
제1층들(20-1 내지 20-4)의 개수 및 제2층들(30-1 내지 30-4)의 개수는 도 5에 도시된 개수에 한정되는 것은 아니며, 다양한 형태일 수 있다.
제1 및 제2층들(예컨대, 20-1 내지 20-4, 30-1 내지 30-4)과 웨이퍼(예컨대, 실리콘 웨이퍼) 사이의 격자 상수의 차이에 의하여 웨이퍼(10)의 앞면(12)은 인장 응력(tensile stress)를 받으며, 이러한 인장 응력에 의하여 웨이퍼(10)가 아래쪽으로 휠 수 있다.
다음으로 제1층들(20-1 내지 20-4) 및 제2층들(30-1 내지 30-4)이 앞면(12)에 형성된 웨이퍼(10)의 평탄도를 측정한다(S130). 제1층들(20-1 내지 20-4) 및 제2층들(30-1 내지 30-4)이 앞면(12)에 형성된 웨이퍼(10)에 대한 평탄도를 제2 평탄도라 하며, 제1 및 제2층들(20-1 내지 20-4, 30-1 내지 30-4)이 형성된 웨이퍼 휨에 대한 "제2 휨 값", 및 웨이퍼 뒤틀림에 대한 "제2 뒤틀림 값"을 포함할 수 있다.
예컨대, 평탄도 측정기를 이용하여 제1층들(20-1 내지 20-4) 및 제2층들(30-1 내지 30-4)이 앞면(12)에 형성된 웨이퍼(10)의 휨(bow), 및 뒤틀림(Warpage)을 측정할 수 있다.
다음으로 제1 평탄도와 제2 평탄도 간의 평탄도 차이를 산출한다(S140).
예컨대, 제1 휨 값과 제2 휨 값의 차이, 및 제1 뒤틀림 값과 제2 뒤틀림 값의 차이를 산출할 수 있다.
다음으로 산출된 제1 평탄도와 제2 평탄도 간의 평탄도 차이에 기초하여 웨이퍼의 강도를 판단한다(S150).
예컨대, 제1 및 제2 휨 값들의 차이, 및 제1 및 제2 뒤틀림 값들의 차이에 기초하여, 웨이퍼의 전체적인 강도를 상대적으로 판단할 수 있다. 이때 제1 및 제2 휨 값들의 차이는 웨이퍼의 전체적인 강도를 판단할 수 있는 척도가 될 수 있고, 제1 및 제2 뒤틀림 값들의 차이는 웨이퍼의 지역적인 강도(local strength)를 판단할 수 있는 척도가 될 수 있다. 여기서 웨이퍼의 지역적인 강도는 웨이퍼의 특정 부위에 대한 강도일 수 있다.
제1 웨이퍼 및 제2 웨이퍼에 대하여 S105 내지 S150 단계들을 수행하여 제1 평탄도와 제2 평탄도의 차이 값들을 산출하고, 산출된 차이 값들을 서로 비교하여 제1 웨이퍼와 제2 웨이퍼의 강도를 서로 비교할 수 있다. 제1 및 제2 평탄도들의 차이 값이 작을수록 웨이퍼의 강도가 큰 것을 의미할 수 있다.
실시 예는 웨이퍼에 제1 및 제2층들의 증착을 통하여 압력 또는 스트레스를 가하는 방법을 이용하기 때문에, 웨이퍼에 물리적인 충격을 가하지 않고 웨이퍼의 강도를 측정할 수 있다.
또한 제1 및 제2 뒤틀림 값들의 차이를 통하여 웨이퍼의 지역적인 강도를 판단할 수 있다.
도 6은 다른 실시 예에 따른 웨이퍼의 강도 측정 방법을 나타내는 플로차트이다.
도 6을 참조하면, 도 1에서 설명한 S110 단계 내지 S130 단계들을 수행하여, 기설정된 개수만큼의 제1층들(20-1 내지 20-4) 및 제2층들(30-1 내지 30-4)이 앞면(12)에 형성한다.
그리고 제1 및 제2층들(20-1 내지 20-4, 30-1 내지 30-4)이 앞면에 형성된 제1 웨이퍼(10)의 평탄도를 측정한다. 즉 제1 및 제2층들(20-1 내지 20-4, 30-1 내지 30-4)이 형성된 제1 웨이퍼에 대한 휨 값 및 뒤틀림 값을 측정할 수 있다.
다음으로 측정된 제1 웨이퍼(10)의 평탄도와 제2 웨이퍼의 평탄도(R)를 비교하고, 측정된 제1 웨이퍼(10)의 평탄도가 제2 웨이퍼의 평탄도(R)와 동일한지를 판단한다(S620). 여기서 제2 웨이퍼는 강도를 이미 알고 있는 기준 웨이퍼일 수 있고, 제2 웨이퍼의 평탄도(R)는 제2 웨이퍼에 S110 단계 내지 S130 단계들을 수행하여 상기 기설정된 개수만큼 제1 및 제2층들을 형성한 후에 측정된 평탄도일 수 있다.
측정된 제1 웨이퍼(10)의 평탄도가 제2 웨이퍼의 평탄도(R)와 동일하게 될 때까지, S110 단계 내지 S130 단계들을 반복 수행한다(S610, S620).
예컨대, 110 단계 내지 S130 단계들을 반복 수행할 때, 매 회마다 제1 웨이퍼(10)에 형성하는 제1 및 제2층의 개수는 제2 웨이퍼에 형성하는 제1 및 제2층들의 개수보다 작거나 동일할 수 있다.
측정된 제1 웨이퍼(10)의 평탄도가 제2 웨이퍼의 평탄도(R)와 동일한 경우, 제1 웨이퍼(10)에 형성된 제1 및 제2 층들(20-1 내지 20-4, 30-1 내지 30-4)의 개수와 제2 웨이퍼에 형성된 제1 및 제2 층들의 개수를 비교한다(S630).
측정된 제1 웨이퍼(10)의 평탄도(휨 값, 및 뒤틀림 값)가 제2 웨이퍼의 평탄도(휨 값 및 뒤틀림 값)와 동일한 경우, 웨이퍼의 앞면에 형성되는 제1 및 제2 층들의 개수가 많을수록 강도가 큰 것을 의미할 수 있다.
실시 예는 웨이퍼에 제1 및 제2층들의 증착을 통하여 압력 또는 스트레스를 가하는 방법을 이용하기 때문에, 웨이퍼에 물리적인 충격을 가하지 않고 웨이퍼의 강도를 측정할 수 있다.
도 7은 또 다른 실시 예에 따른 웨이퍼의 강도 측정 방법을 나타내는 플로차트이다.
도 7을 참조하면, 웨이퍼의 평탄도와 웨이퍼의 강도 간의 상관 관계 테이블을 준비한다(S605).
상관 관계 테이블을 준비하는 방법은 다양하게 구현될 수 있다.
예컨대, 강도가 동일한 2개의 웨이퍼들을 준비한다. 제1 웨이퍼에 대해서는 일반적인 하중 또는 압력에 의한 방법을 통하여 강도를 측정하고, 제2 웨이퍼에 대해서는 상술한 실시 예에 따른 방법을 통하여 평탄도 차이를 산출한다. 그리고 제1 웨이퍼에 가해진 하중 또는 압력과 제2 웨이퍼에서 산출된 평탄도 차이를 이용하여, 제2 웨이퍼의 평탄도 차이에 대응하는 제2 웨이퍼의 강도를 산출할 수 있고, 이를 이용하여 상관 관계 테이블을 생성할 수 있다.
또는 예컨대, 복수의 서도 다른 강도들을 갖는 웨이퍼들을 준비한다. 그리고 복수의 서로 다른 강도들을 갖는 웨이퍼들에 대하여 상술한 실시 예에 따른 방법에 따른 평탄도의 차이를 측정한다. 이때 복수의 서로 다른 강도들을 갖는 웨이퍼들 각각에 생성되는 제1 및 제2층들의 개수는 기설정된 개수일 수 있으며, 웨이퍼들 각각에는 서로 동일한 개수의 제1 및 제2층들이 생성될 수 있다. 웨이퍼들의 강도가 서로 다르므로 측정되는 평탄도의 차이도 서로 다르게 산출될 수 있다.
그리고 평탄도 측정이 완료된 웨이퍼들로부터 제1 및 제2 층들을 모두 제거하고, 하중 또는 압력에 의한 방법을 통하여 강도를 측정한다. 상술한 결과에 기초하여 서로 다른 값을 갖는 복수의 평탄도 차이들에 각각에 대응하는 웨이퍼의 강도 값을 산출할 수 있고, 이에 기초하여 상관 관계 테이블을 생성할 수 있다.
일반적인 파괴 검사를 통한 웨이퍼에 대한 강도 측정 및 상술한 실시 예의 방법에 따라 산출된 평탄도 차이를 이용하여 웨이퍼의 평탄도에 대응하는 웨이퍼의 강도 간의 상관 관계 테이블을 생성할 수 있다.
다음으로 강도를 측정하고자 하는 웨이퍼에 대하여 S105 내지 S140 단계들을 수행하여 제1층들(20-1 내지 20-4) 및 제2층들(30-1 내지 30-4)이 앞면(12)에 형성된 웨이퍼(10)의 평탄도의 차이를 측정한다(S610).
제1 및 제2층들(20-1 내지 20-4, 30-1 내지 30-4)이 형성된 웨이퍼에 대한 휨 값의 차이 및 뒤틀림 값의 차이를 측정할 수 있다. 이때 강도를 측정하고자 하는 웨이퍼의 앞면(12)에 형성되는 제1 및 제2층들의 종류, 두께 및 개수는 상관 관계 테이블 작성시 기설정된 제1 및 제2층들의 종류, 두께 및 개수와 동일할 수 있다.
다음으로 S605 단계에서 생성된 상관 관계 테이블에 기초하여, 측정된 웨이퍼의 평탄도의 차이에 대응하는 웨이퍼의 강도를 산출할 수 있다(S640). 상관 관계 테이블에는 웨이퍼의 평탄도에 대응하는 웨이퍼의 강도가 기록되어 있기 때문에, 측정된 웨이퍼의 평탄도에 해당하는 웨이퍼의 강도를 얻을 수 있다.
상술한 바와 같이, 실시 예는 비파괴적인 방법으로 웨이퍼의 강도를 산출할 수 있으며, 웨이퍼의 지역적인 강도(local strength)를 판단할 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 웨이퍼 20-1 내지 20-4: 제1층
30-1 내지 30-4: 제2층.

Claims (14)

  1. 웨이퍼의 제1 평탄도를 측정하는 단계;
    상기 웨이퍼의 앞면에 제1 박막을 형성하고, 상기 제1 박막 상에 제2 박막을 형성하는 단계;
    상기 제1박막 및 제2박막이 앞면에 형성된 상기 웨이퍼의 제2 평탄도를 측정하는 단계;
    상기 제1 및 제2 평탄도들 간의 평탄도 차이를 산출하는 단계; 및
    상기 산출된 평탄도 차이에 기초하여, 상기 웨이퍼의 강도를 판단하는 단계를 포함하는 웨이퍼의 강도를 측정하는 방법.
  2. 제1항에 있어서, 상기 웨이퍼의 앞면에 제1 박막을 형성하고, 상기 제1 박막 상에 제2 박막을 형성하는 단계는,
    상기 웨이퍼의 앞면에 제1박막 및 제2박막을 교대로 형성하는 웨이퍼의 강도를 측정하는 방법.
  3. 제1항에 있어서,
    상기 제1 박막과 상기 제2 박막은 서로 다른 종류의 박막인 웨이퍼의 강도를 측정하는 방법.
  4. 제2항에 있어서,
    상기 제1박막은 산화막 또는 질화막인 웨이퍼의 강도를 측정하는 방법.
  5. 제4항에 있어서,
    상기 제1박막은 실리콘 산화막 또는 실리콘 질화막인 웨이퍼의 강도를 측정하는 방법.
  6. 제2항에 있어서,
    상기 제2박막은 폴리실리콘층인 웨이퍼의 강도를 측정하는 방법.
  7. 제1항에 있어서, 상기 웨이퍼의 앞면에 제1 박막을 형성하고, 상기 제1 박막 상에 제2 박막을 형성하는 단계는,
    상기 웨이퍼의 표면에 서로 다른 종류의 박막인 제1박막 및 제2박막을 형성하는 단계; 및
    상기 웨이퍼의 앞면에 형성되는 제1박막 및 제2박막을 덮고, 상기 웨이퍼의 뒷면에 형성되는 제1박막 및 제2박막은 노출하는 포토레지스트를 형성하는 단계;
    상기 포토레지스트를 마스크로 이용하여 상기 웨이퍼의 뒷면의 제1박막 및 제2박막을 제거하는 단계; 및
    상기 포토레지스트를 제거하는 단계를 포함하는 웨이퍼의 강도를 측정하는 방법.
  8. 제2항에 있어서,
    상기 웨이퍼의 앞면에 형성되는 제1박막의 개수와 제2박막의 개수는 서로 동일한 웨이퍼의 강도를 측정하는 방법.
  9. 제2항에 있어서,
    상기 웨이퍼의 앞면에 형성되는 제1박막의 개수는 제2박막의 개수보다 1개 더 많은 웨이퍼의 강도를 측정하는 방법.
  10. 제1항에 있어서,
    상기 제1 및 제2 평탄도들 각각은 상기 웨이퍼의 휨(bow)에 대한 휨 값, 및 상기 웨이퍼의 뒤틀림(warpage)에 대한 뒤틀림 값을 포함하는 웨이퍼의 강도를 측정하는 방법.
  11. 제1 웨이퍼의 앞면에 제1 박막을 형성하고, 상기 제1 박막 상에 제2 박막을 형성하는 제1 단계
    상기 제1 박막 및 제2 박막이 앞면에 형성된 상기 제1 웨이퍼의 평탄도를 측정하는 제2 단계;
    상기 측정된 제1 웨이퍼의 평탄도와 제2 웨이퍼의 평탄도를 비교하는 제3 단계;
    상기 측정된 제1 웨이퍼의 평탄도가 상기 제2 웨이퍼의 평탄도와 동일할 때까지 상기 제1 단계 내지 제3 단계를 수행하는 제4 단계; 및
    상기 제1 웨이퍼의 앞면에 형성된 제1 및 제2 박막들의 개수와 상기 제2 웨이퍼의 앞면에 형성된 제1 및 제2 박막들의 개수를 비교하여 상기 제1 웨이퍼의 강도를 판단하는 제5 단계를 포함하며,
    상기 제2 웨이퍼의 평탄도는 상기 제2 웨이퍼의 앞면에 기설정된 개수만큼의 제1 및 제2박막들을 형성한 후에 측정한 평탄도인 웨이퍼의 강도를 측정하는 방법.
  12. 제11항에 있어서, 상기 제1 웨이퍼의 앞면에 제1 박막을 형성하고, 상기 제1 박막 상에 제2 박막을 형성하는 단계는,
    상기 제1 웨이퍼의 앞면에 제1박막 및 제2박막을 교대로 형성하는 웨이퍼의 강도를 측정하는 방법.
  13. 제11항에 있어서,
    상기 제1 웨이퍼의 앞면에 형성되는 제1박막의 개수와 제2박막의 개수는 서로 동일하거나 또는 상기 제1 웨이퍼의 앞면에 형성되는 제1박막의 개수가 제2박막의 개수보다 1개 더 많은 웨이퍼의 강도를 측정하는 방법.
  14. 제1 웨이퍼의 앞면에 기설정된 개수만큼의 제1박막 및 제2박막을 형성하는 제1 단계;
    상기 제1박막 및 제2박막이 앞면에 형성되는 상기 제1 웨이퍼의 평탄도를 측정하는 제2 단계; 및
    상기 측정된 제1 웨이퍼의 평탄도와 제2 웨이퍼의 평탄도를 비교하여 상기 제1 웨이퍼의 강도를 판단하는 제3 단계를 포함하며,
    상기 제2 웨이퍼의 평탄도는 상기 제2 웨이퍼의 앞면에 상기 기설정된 개수만큼의 제1박막 및 제2박막을 형성한 후에 측정한 평탄도인 웨이퍼의 강도를 측정하는 방법.
KR1020150010440A 2015-01-22 2015-01-22 웨이퍼의 강도를 측정하는 방법 KR101651965B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150010440A KR101651965B1 (ko) 2015-01-22 2015-01-22 웨이퍼의 강도를 측정하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150010440A KR101651965B1 (ko) 2015-01-22 2015-01-22 웨이퍼의 강도를 측정하는 방법

Publications (2)

Publication Number Publication Date
KR20160090537A KR20160090537A (ko) 2016-08-01
KR101651965B1 true KR101651965B1 (ko) 2016-08-30

Family

ID=56706789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150010440A KR101651965B1 (ko) 2015-01-22 2015-01-22 웨이퍼의 강도를 측정하는 방법

Country Status (1)

Country Link
KR (1) KR101651965B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101800273B1 (ko) 2016-01-13 2017-11-22 에스케이실트론 주식회사 웨이퍼 분석 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200135519A1 (en) * 2018-10-29 2020-04-30 Kla Corporation Shape-Distortion Standards for Calibrating Measurement Tools for Nominally Flat Objects
CN118412345A (zh) * 2024-07-02 2024-07-30 西安奕斯伟材料科技股份有限公司 硅晶圆及其检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001122700A (ja) 1999-10-27 2001-05-08 Shin Etsu Handotai Co Ltd 半導体ウェーハ、発光ダイオードの製造方法、半導体ウェーハの破壊強度評価方法及び半導体ウェーハの破壊強度評価装置
JP2006138741A (ja) 2004-11-12 2006-06-01 Toshiba Corp ウェハ膜強度の測定方法
JP2014167462A (ja) 2013-02-04 2014-09-11 Kobe Steel Ltd 形状測定装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189674A (ja) * 1996-12-24 1998-07-21 Sony Corp 半導体製造装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001122700A (ja) 1999-10-27 2001-05-08 Shin Etsu Handotai Co Ltd 半導体ウェーハ、発光ダイオードの製造方法、半導体ウェーハの破壊強度評価方法及び半導体ウェーハの破壊強度評価装置
JP2006138741A (ja) 2004-11-12 2006-06-01 Toshiba Corp ウェハ膜強度の測定方法
JP2014167462A (ja) 2013-02-04 2014-09-11 Kobe Steel Ltd 形状測定装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101800273B1 (ko) 2016-01-13 2017-11-22 에스케이실트론 주식회사 웨이퍼 분석 방법

Also Published As

Publication number Publication date
KR20160090537A (ko) 2016-08-01

Similar Documents

Publication Publication Date Title
KR101651965B1 (ko) 웨이퍼의 강도를 측정하는 방법
US8894869B2 (en) Lithography process using directed self assembly
US8072601B2 (en) Pattern monitor mark and monitoring method suitable for micropattern
TW201824353A (zh) 製作半導體裝置的方法
Pang et al. Characterization and management of wafer stress for various pattern densities in 3D integration technology
US20110300713A1 (en) Overlay vernier key and method for fabricating the same
US8697455B2 (en) Monitoring test element groups (TEGs) for etching process and methods of manufacturing a semiconductor device using the same
US8852673B2 (en) Defect monitoring for resist layer
US8234602B2 (en) Semiconductor-device manufacturing method
US20090212794A1 (en) Test key for semiconductor structure
TW201732877A (zh) 形成圖案的方法
CN109560002A (zh) 晶圆翘曲程度的监控方法
US9257352B2 (en) Semiconductor test wafer and methods for use thereof
KR100850134B1 (ko) 에픽텍셜 공정에서의 표면 단차를 이용한 두께 측정방법
Godny et al. Hybrid approach to optical CD metrology of directed self-assembly lithography
US9543219B2 (en) Void monitoring device for measurement of wafer temperature variations
US7132354B2 (en) Inspection methods for a semiconductor device
JP2009004793A (ja) 半導体素子のアライメントキー形成方法
US8852968B2 (en) STI CMP under polish monitoring
US6952886B1 (en) Overlay vernier
KR101154004B1 (ko) 스페이서 패터닝 공정의 패턴 레이아웃 검증 방법
CN108227390B (zh) 一种光刻机的像质检测方法
US7101817B2 (en) System and method for determining line widths of free-standing structures resulting from a semiconductor manufacturing process
Iyengar et al. Collapse-free patterning of high aspect ratio silicon structures for 20nm NAND Flash technology
Tran et al. Process induced Wafer Geometry impact on center and edge lithography performance for sub 2X nm nodes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 4