WO2017093327A1 - Verfahren zur herstellung einer mehrzahl von bauelementen und bauelement - Google Patents

Verfahren zur herstellung einer mehrzahl von bauelementen und bauelement Download PDF

Info

Publication number
WO2017093327A1
WO2017093327A1 PCT/EP2016/079301 EP2016079301W WO2017093327A1 WO 2017093327 A1 WO2017093327 A1 WO 2017093327A1 EP 2016079301 W EP2016079301 W EP 2016079301W WO 2017093327 A1 WO2017093327 A1 WO 2017093327A1
Authority
WO
WIPO (PCT)
Prior art keywords
composite
carrier
layer
planar
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2016/079301
Other languages
English (en)
French (fr)
Inventor
Sophia HUPPMANN
Simeon Katz
Marcus Zenger
Dominik Scholz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to US15/779,251 priority Critical patent/US10475955B2/en
Priority to DE112016005507.2T priority patent/DE112016005507A5/de
Publication of WO2017093327A1 publication Critical patent/WO2017093327A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages

Definitions

  • a method for producing a plurality of components and a component are specified.
  • a semiconductor wafer In mass production of semiconductor devices, a semiconductor wafer often becomes wafer-level with a carrier
  • An object is to provide a reliable and inexpensive method for producing a plurality of components.
  • a device with a high mechanical stability is specified.
  • the carrier composite has a Basic body, which is in particular electrically insulating or semiconducting. It can be at least 80%, about
  • the main body comprises a semiconductor material such as silicon or consists of a semiconductor material such as silicon.
  • the carrier composite preferably has a planar
  • connection surface limits the carrier assembly in a vertical
  • planar connecting surface is preferably as a contiguous surface of the carrier composite
  • planar connection surface is free from abrupt changes in height, such as edges.
  • a planar surface is understood to mean a surface which is in particular designed to be microscopically flat. Such a planar surface preferably has local vertical roughness which is in particular less than 5 nm, less than 3 nm, preferably less than 1 nm or less than 0.5 nm.
  • a vertical direction is understood to mean a direction which is directed in particular perpendicular to the main extension surface of the carrier composite or of a carrier of a component produced from the carrier composite. Under one
  • the carrier composite has an insulating layer, wherein the planar connecting surface of the carrier composite is formed by a surface of the insulating layer.
  • Insulation layer may be applied directly or indirectly on the base body, for example by means of a coating method.
  • the insulation layer can then be about as by chemical mechanical planarization for
  • the insulating layer is formed as a hybrid layer.
  • the insulating layer may have one or a plurality of electrically conductive partial regions and one or a plurality of electrically insulating partial regions.
  • the carrier composite can thus have a connecting layer formed as a hybrid layer.
  • the planar connection surface formed by a surface of the hybrid layer or the connection layer can have partially electrically conductive partial regions and partially electrically insulating partial regions.
  • the electrically insulating portions of the hybrid layer may be formed of an electrically insulating material.
  • Hybrid layer can be made of an electrically conductive
  • Hybrid layer may be over its lateral
  • the respective electrically conductive or electrically insulating subarea may extend along the vertical direction through the entire hybrid layer.
  • a wafer composite is provided.
  • the wafer composite may include a semiconductor body assembly having about a plurality of semiconductor layers.
  • the wafer composite may also include a substrate, such as a growth substrate, on which the semiconductor body assembly is disposed.
  • the semiconductor body composite is layered on the
  • the wafer composite may have a contact structure arranged for electrical contacting of the semiconductor body composite.
  • the wafer composite may have a contact structure arranged for electrical contacting of the semiconductor body composite.
  • the wafer composite has a planar contact surface.
  • the planar contact surface is through a the substrate
  • the planarization layer may be an electrically insulating layer, such as an electrically insulating layer
  • the planarization layer may be arranged on the semiconductor body assembly such that the
  • Planarization layer covers the contact structure. After the planarization layer has been applied to the wafer composite, it may have a layer thickness of a few ⁇ m, for example between about 1.5 ⁇ m and 10 ⁇ m, in certain regions. A surface of the planarization layer is used to form the planar contact surface, for example by means of chemical-mechanical planarization to a roughness of less than a few nm, for example below 5 nm, for example below 3 nm, preferably below 1 nm or below 0.5 nm, polished.
  • the planarization layer is formed as a hybrid layer.
  • a hybrid layer may comprise one or a plurality of electrically conductive partial regions and one or a plurality of electrically insulating partial regions.
  • the planarization layer can thus have a surface
  • the electrically conductive portions of the planarization layer through connection layers are the
  • connection layers in particular for electrical contacting of the
  • surfaces of terminal layers may form partial regions of the planar contact surface.
  • Portions of the planarization layer may be formed of an electrically insulating material.
  • the wafer composite and the carrier composite are preliminarily joined together (pre-bond) to form a composite, by the planar contact surface and the planar connection surface be merged to form a common interface.
  • the common interface thus separates the wafer composite from the carrier composite and vice versa.
  • the common interface is at least partially or completely formed by the planar contact surface and / or the planar connection surface.
  • the joint interface is about free of a bonding agent such as a primer.
  • the joint interface may thus be an overlap area between the connection surface and the contact surface resulting from the combination.
  • hydrophilic and hydrophobic surfaces are brought into physical contact.
  • the basis of the mechanical connection are predominantly or exclusively hydrogen bonds and / or van der Waals interactions in the immediate vicinity of
  • Wafer composite particularly preferably mechanically interconnected by means of a Moisture-method.
  • Bonding technique can in particular be dispensed with a connecting material, for example an adhesive or a soldering material as well as external pressure.
  • a connecting material for example an adhesive or a soldering material as well as external pressure.
  • the carrier composite and the wafer composite by means of an alternative method as with a connection material can be connected to each other.
  • the insulation layer and the planarization layer are each embodied as a hybrid layer.
  • the insulation layer and the planarization layer are each embodied as a hybrid layer.
  • Insulation layer generally as a tie layer
  • connection surface and the contact surface arising during the combination can thus have electrically insulating partial regions and electrically conductive partial regions.
  • Hybrid layer pair i.e. the planarization layer and the connection layer, each directly adjacent to each other.
  • the electrically conductive subregions of the planarization layer and the connection layer are present
  • the electrically insulating portions of the respective hybrid layer may be made of an oxide, such as silicon oxide, silicon dioxide or
  • Alumina can be formed as A1203. The electric
  • conductive portions of the respective hybrid layer are made of, for example, a metal or by means of a metal
  • radiation-permeable and electrically conductive oxides in particular a metal oxide such as ITO, AlZnO, ZnO and GalnO formed.
  • the internal mechanical stresses in the composite can be reduced by adding composite material approximately
  • Carrier composite are thinned after provisional or permanently mechanically stable bonding.
  • the material of the carrier composite can be removed in such a way that the
  • Carrier composite has a reduced vertical layer thickness. In other words, the total thickness of the
  • Carrier composite can be reduced for example by targeted removal of the material. It is also possible that the wafer composite for reducing the internal mechanical stresses in the
  • Compound is thinned.
  • it is also possible to form recesses in the composite for example in the carrier composite and / or in the wafer composite.
  • a radius R of a defect surface at which the contact surface due to impurities, such as roughness or impurities by Foreign particles not directly adjacent to the interface can be specified as follows:
  • E T and E D are the Young's modulus of the carrier composite or of the wafer composite. In doubt, E T is the average Young's modulus of the carrier composite and E D the
  • the radius of the defect surface is thus proportional to the height of the defect, such as the roughness of the contact surface and / or the bonding surface and / or the foreign particle. Furthermore, the radius of the defect surface depends on the
  • a reduction in the layer thickness of the carrier composite can lead to a reduction in the defect area. Also, the removal of the material, such as through the formation of recesses in the
  • the composite becomes approximately to form a permanent mechanical
  • Thermally treated bond between the wafer composite and the carrier composite for example at a temperature between about 100 ° C and 1100 ° C, preferably between 100 ° C and 350 ° C, covalent bonds between the carrier composite and the wafer composite are generated, creating a particularly stable mechanical connection
  • a carrier composite which contains a base body and has a planar connection surface. Furthermore, a wafer composite is provided, which contains a semiconductor body composite and has a planar contact surface. To form a composite, the carrier composite is bonded to the wafer composite by combining the planar contact surface and the planar joint surface to form a common interface. At the common interface, the connection surface and the contact surface are in particular in direct mechanical contact. In a subsequent process step internal mechanical stresses in the composite reduced by the material of the carrier composite is removed in places. The composite is separated into a plurality of components in a subsequent method step.
  • a permanent and particularly mechanically stable connection between the wafer composite and the carrier composite can be formed by a thermal treatment of the composite.
  • Carrier composite and the wafer composite are possible.
  • Components can be avoided. By gradually reducing mechanical stresses in the composite losses of components can be minimized, since only directly affected by foreign particles components can not be bonded. By reducing the
  • the carrier composite can be made particularly mechanically stable when applied to the wafer composite, with this method, in particular due to the subsequent reduction of the total layer thickness of the composite simultaneously components with a particularly low overall height can be achieved.
  • the composite of the carrier composite and the wafer composite is formed by means of a direct bonding method.
  • a direct bonding process the planar bonding surface and the planar contact surface form the common interface at suitable pressure and temperature
  • the carrier composite and the wafer composite are first mechanically or mechanically interconnected predominantly or exclusively due to van der Waals interactions or water-bridge connections between the atoms on the planar surfaces.
  • the common interface has in particular directly adjacent to each other
  • the merging of the wafer composite and carrier composite can initially be carried out under normal conditions, for example at room temperature (pre-bond), wherein the composite is thermally treated in a subsequent process step, for example for producing covalent bonds.
  • the thermal treatment is preferably carried out after the reduction of the internal mechanical
  • the growth substrate may be used in a later method step, preferably according to the
  • the reduction of internal stresses takes place after the preliminary bonding and before the thermal treatment.
  • the defect area can thus be minimized before the
  • the common interface becomes at least local by reducing internal mechanical stresses in the composite increased.
  • Possible defect areas or defect areas which for example by indirectly adjacent and overlapping regions of the connecting surface and the
  • Defective surfaces lead to an at least local or global enlargement of the common interface.
  • the defect surfaces can be regions of the bonding surface and contact surface, which are not directly due to impurities, for example
  • Impurity such as the roughness or foreign particle
  • recesses are formed through the main body to reduce internal stresses in the composite. Due to the material removal, the common interface may possibly be reduced globally, if the
  • Recesses extend through the common interface and a sum of lateral cross-sections is greater than a surface around which the defect surface through the
  • the common interface can be increased locally at least at the defect region or at the defect regions.
  • the recesses may openings for the formation of electrical contacts through the Base body or separating trenches for dividing the composite into a plurality of components.
  • the insulation layer of the carrier composite is an oxide layer.
  • the insulating layer is a silicon oxide layer, such as a layer of SiO 2.
  • the base body is formed of silicon.
  • a silicon oxide layer can be formed particularly easily on a base body, for example by deposition of silicon oxide such as SiO 2 on the base body
  • the base body is made of silicon, it can be used as native for the formation of the insulation layer
  • Silicon oxide layer of the main body are oxidized. It is also possible for the main body to be formed from a material which is electrically insulating and / or in particular semiconductive and which differs from silicon. It is also possible that the insulation layer of one of
  • Silicon oxide is formed of various electrically insulating material.
  • the wafer composite is provided with a planarization layer and
  • connection layers are in particular designed for electrical contacting of the semiconductor body composite. At least in lateral directions, the connection layers can each be enclosed by the planarization layer.
  • the planar contact surface is about
  • the planar contact surface can thus exclusively be formed by an exposed surface of the planarization layer.
  • planarization layer after application to the connection layers, for example by means of a chemical and / or mechanical method
  • connection layers are exposed in areas.
  • the contact surface can in this case partially by surfaces of the
  • the contact surface is preferably polished to a roughness of less than 5 nm, in particular less than 3 nm, preferably less than 1 nm or 0.5 nm.
  • the planarization layer can be formed from silicon oxide, for example from silicon dioxide. If both the contact surface and the connection surface at least partially or completely formed from surfaces of silicon oxide layers, such as SiO 2 layers, the attachment of the
  • Wafer composite to be carried out on the carrier composite by a 70%-based method Wafer composite to be carried out on the carrier composite by a 70%-based method.
  • connection layers are completely covered after bonding by the carrier assembly.
  • Thermal treatment can be through the openings
  • Carrier composite are formed therethrough to expose the terminal layers.
  • the openings can be in one
  • connection layers approximately from a side facing away from the wafer composite back of the
  • Carrier composite forth are electrically contacted.
  • a plurality of separating trenches is produced through the base body. The composite of the carrier composite and the
  • Wafer composite is especially after an optional
  • Components each comprise a semiconductor body as part of the semiconductor body composite and a carrier as part of the
  • Divider trenches can be designed such that the
  • the produced components are each enclosed laterally by the separation trenches.
  • the dividing trenches can in the vertical direction at least partially through the
  • Carrier composite pass through into the semiconductor body composite or through the semiconductor body composite.
  • the wafer composite is provided with a growth substrate, wherein the semiconductor body composite is arranged on the growth substrate.
  • the growth substrate is preferably detached after the thermal treatment of the semiconductor body composite or of the wafer composite.
  • this has a carrier and a main body arranged on the carrier.
  • the component is in particular a
  • Opto-electronic device such as a light-emitting Diode.
  • the main body has in particular a
  • the main body includes a carrier facing electrically insulating planarization layer having a planar contact surface.
  • the carrier may have a base body and an insulating layer arranged on the base body and facing the main body with a planar one
  • the component has a particularly planar interface between the
  • planar interface is formed by immediately adjacent regions of the planar connection surface and the planar contact surface.
  • planar interface is free of a bonding material, such as a solderable
  • the insulating layer and the planarizing layer may be formed of the same material. It is also possible that they have at least partly different materials.
  • a plurality of components is particularly suitable for the manufacture of the device described herein. in the
  • the carrier has a rear side facing away from the connecting surface, which is formed by a surface of the main body and has approximately mechanical processing tracks.
  • Processing traces can be typical mechanical traces of a Method for reducing the layer thickness of the carrier or the base body of the carrier.
  • the main body has a contact structure arranged for electrical contacting of the semiconductor body, which contact structure is arranged between the semiconductor body and the carrier.
  • the component may have at least one electrically conductive through-contact extending from the back of the
  • Carrier extends through the body through to the contact structure.
  • the component may have a plurality of such vias.
  • the vias can be
  • the via or the plurality of vias may be integrally formed and extend in the vertical direction approximately over the interface between the carrier and the main body. The through contact or the plurality of vias can thus in a single
  • Figures 1A to 1H are schematic sectional views of various components
  • Figures 2A to 2B are schematic sectional views of some
  • FIGS. 3A and 3B show exemplary embodiments of a component in schematic sectional views.
  • FIG. 1A shows a wafer composite 200.
  • Wafer composite 200 has a semiconductor body assembly 20 which is arranged on a substrate 9.
  • the substrate 9 is in particular a growth substrate, such as a sapphire substrate.
  • the semiconductor body composite 20 may be approximately by means of a
  • Epitaxy process layer by layer on the substrate 9 to be deposited is epitaxy process layer by layer on the substrate 9 to be deposited.
  • the semiconductor body assembly 20 has a first main surface 201 facing the substrate 9 and a second main surface 202 facing away from the substrate 9.
  • the first main area 201 is defined by a surface of a first semiconductor layer 21 of a first approximately n-type
  • Charge carrier type and the second main surface 202 formed by a surface of a second semiconductor layer 22 of a second approximately p-type charge carrier type are also considered.
  • Semiconductor body composite 20 has an active layer 23, which is arranged between the first semiconductor layer 21 and the second semiconductor layer 22.
  • the active layer is a pn transition zone.
  • the wafer composite 200 has an electrical
  • the semiconductor body composite 20 configured contact structure 8.
  • the semiconductor body composite 20 is arranged between the substrate 9 and the contact structure 8.
  • the contact structure 8 has an electrically conductive
  • Layer 80 approximately in the form of a mirror layer
  • connection layers 81 and 82 are in particular different electrical
  • a first connection layer 81 for electrically contacting the first semiconductor layer 21 and a second connection layer 82 for electrically contacting the second semiconductor layer 22 are provided.
  • the electrically conductive layer 80 may be electrically conductively connected to the first connection layer 81 or to the second connection layer 82.
  • Terminal layer 81 of the second terminal layer 82, the contact structure 8 may have an insulation structure, which is not shown in Figure 1A for the sake of clarity. In the figure 1A is also not shown for reasons of clarity that the
  • Semiconductor bodies 2 can be structured.
  • a planarization layer 34 is applied to the semiconductor body assembly 20 or to the Contact structure 8 applied.
  • the connection layers 81 and 82 are thereby completely covered in particular.
  • Planarleiterstik 34 can be a vertical
  • Layer thickness between 1 ym and 10 ym inclusive, for example between 1 ym and 5 ym, approximately between 3 ym and 5 ym inclusive.
  • Planarleiterstik 34 about by a chemical and / or mechanical method to a roughness of less than 5 nm, in particular below 3 nm, preferably below 1 nm or below 0.5 nm, polished.
  • the planar one is preferred
  • Direct bonding of the wafer composite 200 can serve.
  • planarization layer 34 is formed solely by the surface of the planarization layer 34. Deviating from this, it is also possible for the planarization layer 34 to be polished in such a way that the planar contact surface 31 resulting therefrom is partially made of surfaces of the planarization layer 34 and partially of surfaces of the connection layers 81 and / or 82
  • the wafer composite 200 has with the substrate 9, the semiconductor body composite 20 and the
  • Contact structure 8 has a vertical layer thickness D.
  • a carrier composite 10 having a vertical layer thickness T is provided.
  • the carrier assembly 10 includes a base body 13 and one on the base body 13
  • Insulation layer 14 is an electrically insulating
  • the insulation layer 14 may be applied to the base 13 by a deposition process. If the main body 13 made of silicon and the insulating layer 14 is a SiO 2 layer, the insulating layer 14 can be produced by oxidation of the main body 13 or by an SiO 2 coating. Deviating from the figure IC, however, the insulating layer 14 may be optional.
  • the carrier assembly 10 has a connection surface 11 formed by a surface of the insulation layer 14.
  • the connection surface 11 is planarized.
  • the planar connection surface 11 may have the same or similar roughness as the planar contact surface 31 of the wafer composite 200.
  • the planar connection surface 11 may be formed analogously to the planar contact surface 31 by a chemical and / or mechanical planarization process. If the carrier assembly 10 is free of an insulating layer 14, the connecting surface 11 may be through a surface of the
  • the wafer composite 200 is connected to the wafer composite 200
  • Carrier assembly 10 for forming a composite mechanically bonded together by the planar contact surface 31 and the planar connecting surface 11 to form a
  • the common interface 1131 are merged. Due to the planar surfaces with particularly low roughness, the wafer composite 200 and carrier composite 10 can be mechanically bonded together without the use of a bonding material such as a primer and solely due to van der Waals interactions and / or hydrogen bonding between the atoms on the planar surfaces.
  • the mechanical connection between the wafer composite 200 and the carrier assembly 10 may be in a subsequent Process step, for example by a thermal treatment preferably at a temperature of about 200 ° C for generating covalent bonds are additionally reinforced.
  • the common interface 1131 is defined by immediately adjacent regions of
  • the common interface 1131 thus represents a physical one
  • Carrier assembly 10 In the figure 1D, a defect surface is shown with a lateral radius R, wherein the
  • Defect surface is enclosed in lateral directions by the common interface 1131.
  • the defect area is thus indirectly adjacent and overlapping
  • the defect surface is particularly on impurities, such as by foreign particles between the wafer composite 200 and the carrier assembly 10, or by local, for the Trimbond- method relatively large roughnesses on the planar contact surface 31 and / or on the planar
  • a vertical height of such an impurity 30, such as local roughness or foreign particle, is indicated by H.
  • Such an impurity 30 can lead to large-scale failures of components, since the mechanical connection between the wafer assembly 200 and the carrier assembly 10 in
  • Carrier composite 10, of the vertical layer thickness D of the wafer assembly 200 and the material composition of the carrier assembly 10 and the wafer composite 200 depends.
  • the carrier composite 10 is thinned after joining to the wafer carrier 200 and before the thermal treatment, for example according to FIG. Preference is given to the base body 13 to a target thickness in
  • the carrier composite 10 can be thinned such that the
  • the vertical layer thickness of the carrier composite 10 and / or of the base body 13 after reduction is between 50% and 5% inclusive, approximately between 50% and 10%, or between 50% and 30% inclusive of their original value.
  • Carrier composite 10 thus takes place before the thermal
  • Wafer composite 200 The reduction of the vertical layer thickness T leads to a reduction of the possible defect areas such as by local enlargement of the common interface 1131. This leads to an improvement of the mechanical connection between the wafer composite 200 and the carrier assembly 10th
  • recesses 51, 52 and 60 are produced through the main body 13. Due to the removal of material internal mechanical stresses in the composite gradually reduced and the defect locally separated, causing the
  • the recesses can be first
  • Openings 51 and second openings 52 to expose first terminal layers 81 and second terminal layers 82 be. Furthermore, the
  • Recesses be separating trenches 60 which, according to FIG. 1F, extend through the main body 13, the connecting layer 14 and the planarizing layer 34 as far as the electrically conductive layer 80 of the contact structure 8.
  • Recesses be separating trenches 60 which, according to FIG. 1F, extend through the main body 13, the connecting layer 14 and the planarizing layer 34 as far as the electrically conductive layer 80 of the contact structure 8.
  • Separation trenches 60, the composite of the carrier composite 10 and the wafer composite 200 can be separated into a plurality of components. Due to the formation of the separation trenches 60 through the
  • Wafer composite 200 further reduced, causing the
  • Defect area with the formation of the separation trenches 60 gradually decreases gradually. As a result, not yet bonded regions of the wafer composite 200 can
  • the recesses 51, 52 and 60 can by means of a
  • Etching process preferably by means of a Bosch process, for example by reactive ion deep etching (DRIE) generated.
  • DRIE reactive ion deep etching
  • a mask which defines the position of the openings 51 and 52 and / or the separating trenches 60 can be applied to a surface of the carrier assembly 10 facing away from the wafer composite 200.
  • the mask can be prefabricated prepared and applied to the carrier composite 10. It is also possible to use the mask approximately by means of photo technology using photoimageable material on the
  • Carrier composite 10 form.
  • the first openings 51 and the second openings 52 may in a subsequent method step with an electrically conductive material to form a plurality of
  • Carrier composite 10 are produced with the wafer composite 200.
  • the composite is thermally treated after reducing internal stresses.
  • a temperature treatment at about 200 ° C is used.
  • the temperature treatment of the composite takes place together with the substrate 9.
  • the method step illustrated in FIG. 1G essentially corresponds to that shown in FIG. 1F
  • Separating trenches 60 may be formed such that they extend through the contact structure 8 and the semiconductor body composite 20, whereby a plurality of
  • Divider trenches 60 is defined. The respective produced
  • Device 100 may include a main body 210 on substrate 9.
  • the main bodies 210 of various components 100 are in the lateral direction through the separation trenches 60 spatially spaced apart.
  • the optional temperature treatment takes place only after the
  • FIG. 1F a plurality of first through-contacts 41 and a plurality of second through-contacts 42 are shown in FIG.
  • the separating trenches 60 are configured such that the main bodies 210 each have at least one first through-contact 41 and at least one second through-contact 42.
  • Main bodies 210 away such as by a mechanical and / or chemical process and / or by means of a laser lift-off (laser lift-off).
  • the composite of the carrier composite 10 and the wafer composite 200 is thus singulated into a plurality of components 100 such that the components 100 each have a semiconductor body 2 as part of the semiconductor body composite 20 and a carrier 1 as part of the carrier composite 10.
  • the device 100 has a radiation passage area 101, which is approximately through the first main surface 201 of the
  • Semiconductor body 2 is formed. Deviating from FIG. 1H, the radiation passage area 101 of the component can be structured. The structuring of the
  • Radiation passage area 101 may take place before, during or after the separation of the substrate 9 from the semiconductor body assembly 20.
  • the device 100 has one of
  • the rear side 102 of the component 100 is through a back 12 of the carrier 1 is formed.
  • the component 100 is preferably over the rear side 12 of the carrier 1
  • an auxiliary carrier (not shown in FIG. 1H), for example in the form of a foil, can be applied to the composite, so that the composite of the wafer composite 200 and the carrier composite 10 can be interposed between the wafer
  • Substrate 9 and the subcarrier is arranged.
  • the exemplary embodiment illustrated in FIG. 2A for a method for producing a plurality of components essentially corresponds to the exemplary embodiment illustrated in FIG.
  • the substrate 9 has a semiconductor body composite 20 facing
  • the semiconductor body composite 20 is applied to the substrate 9 with the structured surface, so that the semiconductor body composite 20 likewise has a structured first surface facing the substrate 9
  • Main surface 201 has.
  • FIG. 2B for a method for producing a plurality of components essentially corresponds to the exemplary embodiment illustrated in FIG. 2A. In contrast to this, the
  • the contact structure 8 has an insulation structure 812, which is the first connection layer 81 of the second Terminal layer 82 electrically isolated.
  • the contact structure 8 also has a plated-through hole 811, which extends in the vertical direction approximately from the second main surface 202 of the semiconductor body assembly 20 through the second
  • the via 811 is electrically conductively connected to the first via 41 via the first connection layer 81.
  • the electrically conductive layer 80 is in this case both with the first connection layer 81 and with the
  • Insulation structure 812 from the second terminal layer 82 and from the second via 42 is electrically isolated.
  • the isolation structure 812 is partially in
  • the electrically conductive layer 80 can be electrically conductively connected to the second through-contact 42 and can be connected from the first
  • FIG. 3A schematically shows a component 100 that can be produced, in particular, by the method described here.
  • the component 100 has a carrier 1 and a main body 210 arranged on the carrier.
  • the carrier 1 and the main body 210 have a common interface 1131.
  • the main body 210 has a semiconductor body 2 with one for generating radiation or detecting radiation
  • the main body 210 further includes a contact structure 8 having a
  • the main body 210 also includes an electrically insulating one facing the carrier 1
  • the carrier 1 has a main body 13 and an insulating layer 14, which is arranged on the main body 13 and faces the main body 210, in particular with a planar one
  • the common interface 1131 is planar and disposed between the main body 210 and the carrier 1, the common interface 1131 being formed by immediately adjacent regions of the carrier
  • the interface 1131 is in particular free of one
  • the interface 1131 is planar.
  • the carrier 1 is connected to the main body 210 by a direct bonding method
  • the device 100 has a structured
  • the component 100 has a rear side 102 facing away from the radiation passage area 101, which is formed approximately by a rear side 12 of the carrier 1.
  • the component 100 can be electrically contacted via its rear side 102.
  • the component 100 has a first contact 41 and a second contact 42, wherein the vias 41 and 42 are formed in particular in one piece.
  • the vias 41 and 42 are approximately monolithic and, for example, have no subregions which are approximately one above the other arranged and mechanically connected to each other.
  • the first through-contact 41 and / or the second through-contact 42 extends from the rear side 12 of the carrier 1 through the main body 13 and the
  • Terminal layer 81 Terminal layer 81 and to the second
  • Terminal layer 82 In the vertical direction, vias 41 and 42 may cross interface 1131
  • the device 100 shown in FIG. 3A has a current spreading layer 820 between the semiconductor body 2 and the connection layers 81 and 82.
  • Terminal layer 82 extends through electrically conductive layer 80 for electrical contacting of current spreading layer 820.
  • the exemplary embodiment for a component 100 shown in FIG. 3B substantially corresponds to the component 100 shown in FIG. 3A.
  • the component 100 in FIG. 3B has singulation tracks on its side surfaces.
  • the singulation tracks are characteristic traces of an etch and / or a
  • Rear side 102 of the device shown mechanical processing traces.
  • the carrier 1 has one of
  • Such mechanical processing traces may be characteristic traces of a mechanical method for reducing the layer thickness of the carrier 1 or of the base body 13.
  • Partial areas and one or a plurality of electrically insulating portions are formed by the terminal layers 81 and 82 of the contact structure 8.
  • the planarization layer 34 may be polished such that the connection layers 81 and 82 are thereby exposed.
  • the planar contact surface 31 is thus at least partially or completely formed by a surface of the planarization layer 34 formed as a hybrid layer.
  • the carrier assembly 10 may include, instead of the insulating layer 14, a bonding layer 14 as a hybrid layer having one or a plurality of electrically conductive ones
  • Connecting surface 11 may be at least partially or completely formed by a surface of the connecting layer 14 formed as a hybrid layer.
  • the electrically conductive subareas of the planarization layer 34 and the connection layer 14 may be in direct electrical contact with each other immediately after the bonding of the wafer assembly 200 to the carrier assembly 10 at the common interface 1131.
  • the formation of the first openings 51 and / or the second openings 52, approximately as shown in Figure 1F, can be greatly simplified or avoided altogether. It is also conceivable that the main body 13 of the
  • Support 1 and the carrier assembly 10 is also formed as a hybrid layer.
  • the entire carrier composite 10 can be approximately with the main body 13 and the Connection layer 14 may be formed as a common hybrid layer.
  • the component 100 with the hybrid layer pair for example from the connection layer 14 and the planarization layer 34, can have electrically conductive subregions which belong to the hybrid layer pair and are in direct electrical contact with one another at the common interface 1131, in particular without an intermediate layer.
  • Through hole 42 each have an electrically conductive
  • connection layer 14 and an electrically conductive portion of the planarization layer 34 have.
  • the partial region of the planarization layer 34 may be the first connection layer 81 or the second
  • Terminal layer 82 be.
  • the through-contacts 41 and 42 are not produced by filling up the first openings 51 and the second openings 52, but rather by joining electrically conductive partial areas of the hybrid layer pair.
  • FIGS. 3A and 3B Such a kink or jump can be seen in FIGS. 3A and 3B only at a transition between the via 41 or 42 and the connection layer 81 or 82, for example, within the planarization layer 34, and is not exactly like a hybrid layer pair at the common interface 1131 between the interconnect layer 14 and the planarization layer
  • Wafer composite and the support composite is thermally treated so that possible large-scale failures of components are avoided during their production.

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)
  • Wire Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es wird ein Verfahren zur Herstellung einer Mehrzahl von Bauelementen (100) mit folgenden Schritten angegeben: Bereitstellen eines Trägerverbunds (10), der einen Grundkörper (13) enthält und eine planare Verbindungsfläche (11) aufweist; Bereitstellen eines Waferverbunds (200), der einen Halbleiterkörperverbund (20) enthält und eine planare Kontaktfläche (31) aufweist; Verbinden des Waferverbunds (200) mit dem Trägerverbund (10) zur Bildung eines Verbunds aus dem Trägerverbund (10) und dem Waferverbund (200), indem die planare Kontaktfläche (31) und die planare Verbindungsfläche (11) zur Bildung einer gemeinsamen Grenzfläche (1131) zusammengeführt werden; Reduzieren von inneren mechanischen Spannungen im Verbund aus dem Trägerverbund (10) und dem Waferverbund (200), indem Material des Trägerverbunds (10) stellenweise abgetragen wird; und Vereinzeln des Verbunds aus dem Trägerverbund (10) und dem Waferverbund (200) zu einer Mehrzahl von Bauelementen (100). Des Weiteren wird ein Bauelement (100) angegeben, das insbesondere durch ein solches Verfahren herstellbar ist.

Description

Beschreibung
Verfahren zur Herstellung einer Mehrzahl von Bauelementen und Bauelement
Es werden ein Verfahren zur Herstellung einer Mehrzahl von Bauelementen und ein Bauelement angegeben.
Bei einer Massenfertigung von Halbleiterbauelementen wird ein Halbleiterwafer oft auf Waferebene mit einem Träger
mechanisch verbunden und in einem nachfolgenden
Verfahrensschritt zu einer Mehrzahl von
Halbleiterbauelementen vereinzelt. Aufgrund großer
Temperaturschwankungen während der Herstellung können
insbesondere bei einem Direktbond-Verfahren selbst kleine Defekte auf einer Verbindungsfläche zwischen dem
Halbleiterwafer und dem Träger zu großflächigen Ausfällen von Halbleiterbauelementen führen.
Eine Aufgabe ist es, ein zuverlässiges und kostengünstiges Verfahren zur Herstellung einer Mehrzahl von Bauelementen anzugeben. Als eine weitere Aufgabe wird ein Bauelement mit einer hohen mechanischen Stabilität angegeben.
Diese Aufgaben werden unter anderem durch ein Verfahren zur Herstellung einer Mehrzahl von Bauelementen und ein
Bauelement gemäß den unabhängigen Ansprüchen gelöst. Weitere Ausgestaltungen und Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
Gemäß zumindest einer Ausführungsform eines Verfahrens zur Herstellung einer Mehrzahl von Bauelementen wird ein
Trägerverbund bereitgestellt. Der Trägerverbund weist einen Grundkörper auf, der insbesondere elektrisch isolierend oder halbleitend ist. Dabei können mindestens 80 %, etwa
mindestens 90 % oder mindestens 95 % des Volumens und/oder des Gewichts des Trägerverbunds auf den Grundkörper
entfallen. Der Grundkörper weist ein Halbleitermaterial wie etwa Silizium auf oder besteht aus einem Halbleitermaterial wie Silizium.
Der Trägerverbund weist bevorzugt eine planare
Verbindungsfläche auf. Insbesondere begrenzt die planare Verbindungsfläche den Trägerverbund in einer vertikalen
Richtung und ist somit etwa eine freiliegende Oberfläche des Trägerverbunds. Die planare Verbindungsfläche ist bevorzugt als zusammenhängende Oberfläche des Trägerverbunds
ausgebildet, die sich etwa in lateralen Richtungen über die gesamte Haupterstreckungsebene des Trägerverbunds erstreckt. Die planare Verbindungsfläche ist insbesondere frei von abrupten Höhenänderungen wie etwa von Kanten. Unter einer planaren Fläche wird eine Fläche verstanden, die insbesondere mikroskopisch flach ausgebildet ist. Bevorzugt weist eine solche planare Fläche lokale vertikale Rauigkeit auf, die insbesondere kleiner als 5 nm, kleiner als 3 nm, bevorzugt kleiner als 1 nm oder kleiner als 0,5 nm ist. Unter einer vertikalen Richtung wird eine Richtung verstanden, die insbesondere senkrecht zu der Haupterstreckungsfläche des Trägerverbunds oder eines aus dem Trägerverbund hergestellten Trägers eines Bauelements gerichtet ist. Unter einer
lateralen Richtung wird eine Richtung verstanden, die etwa parallel zu der Haupterstreckungsfläche des Trägerverbunds verläuft. Insbesondere sind die vertikale Richtung und die laterale Richtung quer, etwa senkrecht zueinander gerichtet. Gemäß zumindest einer Ausführungsvariante des Verfahrens weist der Trägerverbund eine Isolierungsschicht auf, wobei die planare Verbindungsfläche des Trägerverbunds durch eine Oberfläche der Isolierungsschicht gebildet ist. Die
Isolierungsschicht kann mittelbar oder unmittelbar auf dem Grundkörper, etwa mittels eines Beschichtungsverfahrens , aufgebracht sein. Die Isolierungsschicht kann anschließend etwa mittels chemisch-mechanischen Planarisierens zur
Ausbildung der planaren Verbindungsfläche poliert werden.
Alternativ ist es möglich, dass ist die Isolierungsschicht als Hybridschicht ausgebildet ist. Die Isolierungsschicht kann in diesem Fall einen oder eine Mehrzahl von elektrisch leitfähigen Teilbereichen und einen oder eine Mehrzahl von elektrisch isolierenden Teilbereichen aufweisen. Anstatt einer reinen Isolierungsschicht kann der Trägerverbund somit eine als Hybridschicht ausgebildete Verbindungsschicht auf. Die durch eine Oberfläche der Hybridsschicht beziehungsweise der Verbindungsschicht gebildete planare Verbindungsfläche kann bereichsweise elektrisch leitfähige Teilregionen und bereichsweise elektrisch isolierende Teilregionen aufweisen. Die elektrisch isolierenden Teilbereiche der Hybridsschicht können aus einem elektrisch isolierenden Material gebildet sein. Die elektrisch leitfähigen Teilbereiche der
Hybridsschicht können aus einem elektrisch leitfähigen
Material wie aus einem Metall gebildet sein. Die
Hybridschicht kann eine sich über deren laterale
Erstreckungsrichtung ändernde Zusammensetzung aufweisen. Der jeweilige elektrisch leitfähige oder elektrisch isolierende Teilbereich kann sich entlang der vertikalen Richtung durch die gesamte Hybridsschicht erstrecken. Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Waferverbund bereitgestellt. Der Waferverbund kann einen Halbleiterkörperverbund enthalten, der etwa eine Mehrzahl von Halbleiterschichten aufweist. Der Waferverbund kann außerdem ein Substrat, etwa ein Aufwachssubstrat , aufweisen, auf dem der Halbleiterkörperverbund angeordnet ist. Insbesondere ist der Halbleiterkörperverbund schichtenweise auf das
Aufwachssubstrat aufgebracht, insbesondere epitaktisch abgeschieden. Der Waferverbund kann eine zur elektrischen Kontaktierung des Halbleiterkörperverbunds eingerichtete Kontaktstruktur aufweisen. Zum Beispiel ist der
Halbleiterkörperverbund in der vertikalen Richtung zwischen der Kontaktstruktur und dem Substrat angeordnet. Gemäß zumindest einer Ausführungsform des Verfahrens weist der Waferverbund eine planare Kontaktfläche auf. Insbesondere ist die planare Kontaktfläche durch eine dem Substrat
abgewandte freiliegende Oberfläche des Waferverbunds
gebildet. Dabei kann der Waferverbund eine
Planarisierungsschicht aufweisen, die eine freiliegende
Oberfläche als planare Kontaktfläche des Waferverbunds aufweist. Die Planarisierungsschicht kann eine elektrisch isolierende Schicht, etwa eine elektrisch isolierende
Oxidschicht sein. Die Planarisierungsschicht kann auf dem Halbleiterkörperverbund derart angeordnet sein, dass die
Planarisierungsschicht die Kontaktstruktur bedeckt. Nach dem Aufbringen der Planarisierungsschicht auf dem Waferverbund kann diese bereichsweise eine Schichtdicke von einigen ym, etwa zwischen einschließlich 1,5 ym und 10 ym aufweisen. Eine Oberfläche der Planarisierungsschicht wird zur Ausbildung der planaren Kontaktfläche etwa mittels chemisch-mechanischen Planarisierens auf eine Rauigkeit von unter einigen nm, etwa unter 5 nm, zum Beispiel unter 3 nm, bevorzugt unter 1 nm oder unter 0,5 nm, poliert.
Gemäß zumindest einer Ausführungsform des Verfahrens ist die Planarisierungsschicht als Hybridschicht ausgebildet. Eine solche Hybridsschicht kann einen oder eine Mehrzahl von elektrisch leitfähigen Teilbereichen und einen oder eine Mehrzahl von elektrisch isolierenden Teilbereichen aufweisen. Die Planarisierungsschicht kann somit eine Oberfläche
aufweisen, die bereichsweise elektrisch leitfähig und
bereichsweise elektrisch isolierend ausgebildet ist. Zum Beispiel sind die elektrisch leitfähigen Teilbereiche der Planarisierungsschicht durch Anschlussschichten der
Kontaktstruktur gebildet, wobei die Anschlussschichten insbesondere zur elektrischen Kontaktierung des
Halbleiterkörperverbunds beziehungsweise dessen
Halbleiterkörper eingerichtet sind. In diesen Fall können Oberflächen von Anschlussschichten Teilregionen der planaren Kontaktfläche bilden. Die elektrisch isolierenden
Teilbereiche der Planarisierungsschicht können aus einem elektrisch isolierenden Material gebildet sein. Die
Oberflächen dieser elektrisch isolierenden Teilbereiche können weitere Teilregionen der planaren Kontaktfläche bilden. Die Hybridschicht kann eine sich über deren laterale Erstreckungsrichtung ändernde Zusammensetzung aufweisen. Der jeweilige elektrisch leitfähige oder elektrisch isolierende Teilbereich kann sich entlang der vertikalen Richtung durch die gesamte Hybridsschicht erstrecken. Gemäß zumindest einer Ausführungsform des Verfahrens werden der Waferverbund und der Trägerverbund zur Bildung eines Verbunds vorläufig miteinander verbunden (Pre-Bond) , indem die planare Kontaktfläche und die planare Verbindungsfläche zur Bildung einer gemeinsamen Grenzfläche zusammengeführt werden. Die gemeinsame Grenzfläche grenzt den Waferverbund somit von dem Trägerverbund ab und umgekehrt. Insbesondere ist die gemeinsame Grenzfläche zumindest bereichsweise oder vollständig durch die planare Kontaktfläche und/oder die planare Verbindungsfläche gebildet. Bevorzugt wird der
Verbund aus dem Trägerverbund und dem Waferverbund mittels eines Direktbond-Verfahrens gebildet. Die gemeinsame
Grenzfläche ist etwa frei von einem Verbindungsmittel wie einem Haftvermittler. Die gemeinsame Grenzfläche kann somit eine bei der Zusammenführung entstehende Überlappungsfläche zwischen der Verbindungsfläche und der Kontaktfläche sein.
Bei einem Direktbond-Verfahren werden insbesondere hydrophile und hydrophobe Oberflächen in physischen Kontakt gebracht. Die Grundlage der mechanischen Verbindung stellen vorwiegend oder ausschließlich Wasserstoffbrücken und/oder Van-der- Waals-Wechselwirkungen in unmittelbarer Umgebung der
gemeinsamen Grenzfläche. Zur Erzeugung kovalenter Bindungen zwischen Atomen oder Molekülen auf den im physischen Kontakt stehenden Oberflächen wird etwa nachträglich eine thermische Behandlung zum Erreichen einer hohen Bondfestigkeit
angewandt .
Aufgrund der planaren Ausgestaltung der Kontaktfläche und der Verbindungsfläche werden der Trägerverbund und der
Waferverbund besonders bevorzugt mittels eines Direktbond- Verfahrens miteinander mechanisch verbunden. Bei dieser
Bondtechnik kann insbesondere auf ein Verbindungsmaterial, beispielsweise einen Klebestoff oder ein Lötmaterial sowie auf äußere Druckeinwirkung, verzichtet werden. Abgesehen davon ist es auch denkbar, dass der Trägerverbund und der Waferverbund mittels eines alternativen Verfahrens etwa mit einem Verbindungsmaterial miteinander verbunden werden können .
Gemäß zumindest einer Ausführungsform des Verfahrens werden die Isolierungsschicht und die Planarisierungsschicht jeweils als Hybridschicht ausgeführt. In diesem Fall kann die
Isolierungsschicht allgemein als Verbindungsschicht
bezeichnet werden. Die bei der Zusammenführung entstehende Überlappungsfläche zwischen der Verbindungsfläche und der Kontaktfläche kann somit elektrisch isolierende Teilregionen und elektrisch leitfähige Teilregionen aufweisen.
Insbesondere grenzen die elektrisch leitfähigen und/oder elektrisch isolierenden Teilbereiche des
Hybridschichtenpaars , i.e. der Planarisierungsschicht und der Verbindungsschicht, dabei jeweils unmittelbar aneinander an. Insbesondere stehen die elektrisch leifähigen Teilbereiche der Planarisierungsschicht und der Verbindungsschicht
unmittelbar nach dem Verbinden des Waferverbunds mit dem Trägerverbund an der gemeinsamen Grenzfläche im direkten elektrischen Kontakt zueinander. Die elektrisch isolierenden Teilbereiche der jeweiligen Hybridschicht können aus einem Oxid, etwa aus Siliziumoxid, Siliziumdioxid oder aus
Aluminiumoxid wie A1203 gebildet sein. Die elektrisch
leitfähigen Teilbereiche der jeweiligen Hybridschicht sind beispielsweise aus einem Metall oder mittels eines
strahlungsdurchlässigen und elektrisch leitfähigen Oxides, insbesondere eines Metalloxides wie ITO, AlZnO, ZnO und GalnO gebildet .
Gemäß zumindest einer Ausführungsform des Verfahrens werden innere mechanische Spannungen, etwa Schubspannungen, im
Verbund aus dem Trägerverbund und dem Waferverbund reduziert, wodurch die gemeinsame Grenzfläche zumindest lokal vergrößert werden kann und/oder mögliche Defektfläche verkleinert wird. Die inneren mechanischen Spannungen im Verbund können reduziert werden, indem Material des Verbunds etwa
stellenweise abgetragen wird. Zum Beispiel kann der
Trägerverbund nach dem vorläufigen oder dauerhaft mechanisch stabilen Verbinden gedünnt werden. Dabei kann das Material des Trägerverbunds derart abgetragen werden, dass der
Trägerverbund eine verringerte vertikale Schichtdicke aufweist. Mit anderen Worten kann die Gesamtdicke des
Trägerverbunds etwa durch gezieltes Abtragen vom Material reduziert werden. Auch ist es möglich, dass der Waferverbund zur Reduzierung der inneren mechanischen Spannungen im
Verbund gedünnt wird. Zur Reduzierung innerer Verspannungen ist es auch möglich, Ausnehmungen im Verbund, etwa in dem Trägerverbund und/oder in dem Waferverbund, auszubilden.
Es wurde festgestellt (Q.-Y. Tong, U. Gösele, Mater. Chem. Phys . 37 (1994) 101), dass ein Radius R einer Defektfläche, an der die Kontaktfläche etwa aufgrund von Störstellen, etwa von Rauigkeiten oder Verunreinigungen durch Fremdpartikel, nicht unmittelbar an die Verbindungsfläche angrenzt, wie folgt angegeben werden kann:
[ 1.3 E^T3ED'D3 11/4 1/2
[Y( E^ +ED' D3 ) " '
mit E'= E/ (1-v) , Poissonzahl v, Youngscher Modul E,
Schichtdicke des Waferverbunds D, Schichtdicke des
Trägerverbunds T, Höhe der Störstelle H und
Oberflächenenergie der gebondeten Verbundpartner γ. ET und ED sind der Youngsche Modul des Trägerverbunds beziehungsweise des Waferverbunds . Im Zweifel ist ET der durchschnittliche Youngsche Modul des Trägerverbunds und ED der
durchschnittliche Youngsche Modul des Waferverbunds . Der Radius der Defektfläche ist somit proportional zu der Höhe der Störstelle, etwa der Rauigkeit der Kontaktfläche und/oder der Verbindungsfläche und/oder des Fremdpartikels. Des Weiteren hängt der Radius der Defektfläche von den
Schichtdicken des Waferverbunds und des Trägerverbunds ab.
Eine Reduzierung der Schichtdicke des Trägerverbunds kann zur Verkleinerung der Defektfläche führen. Auch das Abtragen vom Material, etwa durch Ausbildung von Ausnehmungen in dem
Verbund, führt zur räumlichen Separation des Defektes und somit ebenfalls zur Verkleinerung der Defektfläche.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Verbund etwa zur Bildung einer dauerhaften mechanischen
Verbindung zwischen dem Waferverbund und dem Trägerverbund thermisch behandelt. Bei der thermischen Behandlung, etwa bei einer Temperatur zwischen etwa 100 °C und 1100 °C, bevorzugt zwischen 100 °C und 350 °C, werden kovalente Bindungen zwischen dem Trägerverbund und dem Waferverbund erzeugt, wodurch eine besonders stabile mechanische Verbindung
zwischen dem Trägerverbund und dem Waferverbund gebildet wird.
In mindestens einem Verfahren zur Herstellung einer Mehrzahl von Bauelementen wird ein Trägerverbund bereitgestellt, der einen Grundkörper enthält und eine planare Verbindungsfläche aufweist. Des Weiteren wird ein Waferverbund bereitgestellt, der einen Halbleiterkörperverbund enthält und eine planare Kontaktfläche aufweist. Zur Bildung eines Verbunds wird der Trägerverbund mit dem Waferverbund verbunden, indem die planare Kontaktfläche und die planare Verbindungsfläche zur Bildung einer gemeinsamen Grenzfläche zusammengeführt werden. An der gemeinsamen Grenzfläche stehen die Verbindungsfläche und die Kontaktfläche insbesondere im direkten mechanischen Kontakt. In einem nachfolgenden Verfahrensschritt werden innere mechanische Spannungen im Verbund reduziert, indem Material des Trägerverbunds stellenweise abgetragen wird. Der Verbund wird in einem nachfolgenden Verfahrensschritt zu einer Mehrzahl von Bauelementen vereinzelt. Optional kann eine dauerhafte und besonders mechanisch stabile Verbindung zwischen dem Waferverbund und dem Trägerverbund durch eine thermische Behandlung des Verbunds gebildet werden.
Durch die Reduzierung von inneren mechanischen Spannungen nach dem Verbinden und vor der vollständigen Vereinzelung, zum Beispiel nach einem vorläufigen Verbinden (Pre-Bond) und vor der thermischen Behandlung des Verbunds aus dem
Trägerverbund und dem Waferverbund, werden mögliche
Defektflächen reduziert beziehungsweise verkleinert, wodurch mögliche großflächige Ausfälle von herzustellenden
Bauelementen vermieden werden können. Durch schrittweise Reduzierung von mechanischen Verspannungen im Verbund können Verluste an Bauelementen minimiert werden, da etwa nur direkt von Fremdpartikeln betroffene Bauelemente nicht gebondet werden können. Durch die Reduzierung der
Schichtdicke erst nach dem Verbinden des Trägerverbunds mit dem Waferverbund kann der Trägerverbund etwa beim Aufbringen auf den Waferverbund besonders mechanisch stabil ausgestaltet werden, wobei durch dieses Verfahren insbesondere aufgrund der nachträglichen Reduzierung der Gesamtschichtdicke des Verbunds gleichzeitig Bauelemente mit besonders geringer Bauhöhe erzielbar sind.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Verbund aus dem Trägerverbund und dem Waferverbund mittels eines Direktbond-Verfahrens gebildet. Bei einem Direktbond- Verfahren werden die planare Verbindungsfläche und die planare Kontaktfläche zur Bildung der gemeinsamen Grenzfläche bei geeignetem Druck und geeigneter Temperatur
zusammengeführt, wobei der Trägerverbund und der Waferverbund zunächst vorwiegend oder ausschließlich aufgrund von Van-der- Waals-Wechselwirkungen oder Wasserbrücken-Verbindungen zwischen den Atomen auf den planaren Oberflächen miteinander mechanisch verbunden werden. Die gemeinsame Grenzfläche weist dabei insbesondere unmittelbar aneinander angrenzende
Regionen der Verbindungsfläche und der Kontaktfläche auf. Das Zusammenführen vom Waferverbund und Trägerverbund kann zunächst unter Normalbedingung, etwa bei Raumtemperatur, erfolgen (Pre-Bond) , wobei der Verbund in einem nachfolgenden Verfahrensschritt, etwa zur Erzeugung kovalenter Bindungen, thermisch behandelt wird. Die thermische Behandlung erfolgt bevorzugt nach der Reduzierung der inneren mechanischen
Spannung und insbesondere zusammen mit dem Substrat, etwa mit dem Aufwachssubstrat , auf dem der Halbleiterkörperverbund des Waferverbunds angeordnet ist. Das Aufwachssubstrat kann in einem späteren Verfahrensschritt, bevorzugt nach der
optionalen thermischen Behandlung von dem Waferverbund beziehungsweise von dem Halbleiterkörperverbund entfernt werden .
Gemäß zumindest einer Ausführungsvariante des Verfahrens erfolgt das Reduzieren von inneren Spannungen nach dem vorläufigen Verbinden und vor dem thermischen Behandeln. Die Defektfläche kann somit minimiert werden, bevor die
mechanische Verbindung zwischen dem Waferverbund und dem Trägerverbund durch die thermische Behandlung zusätzlich verstärkt wird.
Gemäß zumindest einer Ausführungsvariante des Verfahrens wird die gemeinsame Grenzfläche durch Reduzieren von inneren mechanischen Spannungen im Verbund zumindest lokal vergrößert. Mögliche Defektflächen oder Defektbereiche, welche etwa durch mittelbar aneinander angrenzende und überlappende Regionen der Verbindungsfläche und der
Kontaktfläche gebildet sind, können durch das Reduzieren von inneren mechanischen Spannungen reduziert oder verkleinert werden. Die Reduzierung oder Verkleinerung möglicher
Defektflächen führt zu einer zumindest lokalen oder globalen Vergrößerung der gemeinsamen Grenzfläche. Die Defektflächen können dabei Regionen der Verbindungsfläche und Kontaktfläche sein, die etwa aufgrund von Störstellen nicht direkt
aneinander angrenzen können und dabei etwa eine gekrümmte oder gebogene Form aufweisen. Ist eine Defektfläche im
Verbund aus dem Waferverbund und dem Trägerverbund vorhanden, kann ein Defektbereich mit der vertikalen Höhe der
Störstelle, etwa der Rauigkeit oder des Fremdpartikels , und dem lateralen Radius der Defektfläche von dem Verbund
allseitig umschlossen sein. Durch eine reduzierte Dicke und/oder Ausnehmungen im Trägerverbund kann solcher
Defektbereich verkleinert werden.
Gemäß zumindest einer Ausführungsform des Verfahrens werden Ausnehmungen durch den Grundkörper hindurch zur Reduzierung von inneren mechanischen Spannungen im Verbund ausgebildet. Durch die Materialabtragung kann die gemeinsame Grenzfläche eventuell global verkleinert sein, falls sich die
Ausnehmungen durch die gemeinsame Grenzfläche hindurch erstrecken und eine Summe derer lateralen Querschnitte größer ist als eine Fläche, um die die Defektfläche durch das
Ausbilden der Ausnehmungen verkleinert wird. Außerhalb der Ausnehmungen kann die gemeinsame Grenzfläche zumindest an dem Defektbereich beziehungsweise an den Defektbereichen lokal vergrößert werden. Die Ausnehmungen können dabei Öffnungen zur Bildung von elektrischen Durchkontakten durch den Grundkörper hindurch oder Trenngräben zur Unterteilung des Verbunds in eine Mehrzahl von Bauelementen sein.
Gemäß zumindest einer Ausführungsform des Verfahrens ist die Isolierungsschicht des Trägerverbunds eine Oxidschicht. Zum Beispiel ist die Isolierungsschicht eine Siliziumoxidschicht, etwa eine Schicht aus Si02. Bevorzugt ist der Grundkörper aus Silizium gebildet. Eine Siliziumoxidschicht lässt sich besonders einfach auf einem Grundkörper bilden, etwa durch eine Abscheidung von Siliziumoxid wie Si02 auf den
Grundkörper. Ist der Grundkörper aus Silizium, kann dieser zur Ausbildung der Isolierungsschicht als native
Siliziumoxidschicht des Grundkörpers oxidiert werden. Es ist auch möglich, dass der Grundkörper aus einem von Silizium verschiedenen elektrisch isolierenden und/oder insbesondere halbleitenden Material gebildet ist. Ebenfalls ist es auch möglich, dass die Isolierungsschicht aus einem von
Siliziumoxid verschiedenen elektrisch isolierenden Material gebildet ist.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Waferverbund mit einer Planarisierungsschicht und
Anschlussschichten auf dem Halbleiterkörperverbund
bereitgestellt. Die Anschlussschichten sind insbesondere zur elektrischen Kontaktierung des Halbleiterkörperverbunds eingerichtet. Zumindest in lateralen Richtungen können die Anschlussschichten jeweils von der Planarisierungsschicht umschlossen sein. Die planare Kontaktfläche ist etwa
zumindest bereichsweise durch eine Oberfläche der
Planarisierungsschicht gebildet. Es ist möglich, dass die Planarisierungsschicht in Draufsicht auf den
Halbleiterkörperverbund die Anschlussschichten vollständig bedeckt. Die planare Kontaktfläche kann somit ausschließlich durch eine freiliegende Oberfläche der Planarisierungsschicht gebildet sein.
Es ist denkbar, dass die Planarisierungsschicht nach dem Aufbringen auf die Anschlussschichten zum Beispiel mittels eines chemischen und/oder mechanischen Verfahrens
nachträglich strukturiert wird, sodass die Anschlussschichten bereichsweise freigelegt werden. Die Kontaktfläche kann in diesem Fall bereichsweise durch Oberflächen der
Planarisierungsschicht und bereichsweise durch Oberflächen der Anschlussschichten gebildet sein. Bevorzugt wird die Kontaktfläche auf eine Rauigkeit von unter 5 nm, insbesondere unter 3 nm, bevorzugt unter 1 nm oder 0,5 nm, poliert. Die Planarisierungsschicht kann dabei aus Siliziumoxid, etwa aus Siliziumdioxid, gebildet sein. Sind sowohl die Kontaktfläche als auch die Verbindungsfläche zumindest bereichsweise oder vollständig aus Oberflächen von Siliziumoxidschichten, etwa von Si02-Schichten gebildet, kann das Befestigen des
Waferverbunds an dem Trägerverbund durch ein Direktbond- Verfahren durchgeführt werden.
Gemäß zumindest einer Ausführungsvariante des Verfahrens werden die Anschlussschichten nach dem Verbinden von dem Trägerverbund vollständig bedeckt. Vor der optionalen
thermischen Behandlung können Öffnungen durch den
Trägerverbund hindurch zur Freilegung der Anschlussschichten ausgebildet werden. Die Öffnungen können in einem
nachfolgenden Verfahrensschritt mit einem elektrisch
leitfähigen Material, etwa mit einem Metall wie Kupfer, aufgefüllt werden, sodass die Anschlussschichten etwa von einer dem Waferverbund abgewandten Rückseite des
Trägerverbunds her elektrisch kontaktierbar sind. Gemäß zumindest einer Ausführungsform des Verfahrens wird nach dem Verbinden des Trägerverbunds an dem Waferverbund eine Mehrzahl von Trenngräben durch den Grundkörper hindurch erzeugt. Der Verbund aus dem Trägerverbund und dem
Waferverbund wird insbesondere nach einer optionalen
thermischen Behandlung entlang der Trenngräben zu einer Mehrzahl von Bauelementen derart vereinzelt, dass die
Bauelemente jeweils einen Halbleiterkörper als Teil des Halbleiterkörperverbunds und einen Träger als Teil des
Trägerverbunds aufweisen. Durch das Ausbilden von
Trenngräben, das heißt durch die Materialabtragung, werden innere mechanische Spannungen im Verbund etwa Schritt für Schritt reduziert, wodurch die gemeinsame Grenzfläche
zumindest lokal außerhalb der Trenngräben vergrößert wird und mögliche Defektflächen dadurch verringert werden. Die
Trenngräben können derart ausgebildet sein, dass die
herzustellenden Bauelemente jeweils von den Trenngräben lateral umschlossen sind. Die Trenngräben können sich in der vertikalen Richtung zumindest bereichsweise durch den
Trägerverbund hindurch in den Halbleiterkörperverbund oder durch den Halbleiterkörperverbund hindurch erstrecken.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Waferverbund mit einem Aufwachssubstrat bereitgestellt, wobei der Halbleiterkörperverbund auf dem Aufwachssubstrat angeordnet ist. Das Aufwachssubstrat wird bevorzugt erst nach der thermischen Behandlung von dem Halbleiterkörperverbund beziehungsweise von dem Waferverbund abgelöst.
In mindestens einer Ausführungsform eines Bauelements weist dieses einen Träger und einen auf dem Träger angeordneten Hauptkörper auf. Das Bauelement ist insbesondere ein
optoelektronisches Bauelement, etwa eine lichtemittierende Diode. Der Hauptkörper weist insbesondere einen
Halbleiterkörper mit einer zur Strahlungserzeugung oder zur Strahlungsdetektion eingerichteten aktiven Schicht auf. Zum Beispiel enthält der Hauptkörper eine dem Träger zugewandte elektrisch isolierende Planarisierungsschicht mit einer planaren Kontaktfläche. Der Träger kann einen Grundkörper und eine auf dem Grundkörper angeordnete, dem Hauptkörper zugewandte Isolierungsschicht mit einer planaren
Verbindungsfläche enthalten. Das Bauelement weist eine insbesondere planar ausgebildete Grenzfläche zwischen dem
Hauptkörper und dem Träger auf, wobei die planare Grenzfläche durch unmittelbar aneinander angrenzende Regionen der planaren Verbindungsfläche und der planaren Kontaktfläche gebildet ist. Insbesondere ist die planare Grenzfläche frei von einem Verbindungsmaterial, etwa von einem lötfähigen
Material oder von einem Klebestoff. Die Isolierungsschicht und die Planarisierungsschicht können aus demselben Material ausgebildet sein. Es ist auch möglich, dass sie zumindest zum Teil verschiedene Materialien aufweisen.
Das hier beschriebene Verfahren zur Herstellung einer
Mehrzahl von Bauelementen ist besonders geeignet für die Herstellung des hier beschriebenen Bauelements. Im
Zusammenhang mit dem Verfahren beschriebene Merkmale können daher auch für das Bauelement herangezogen werden und
umgekehrt .
Gemäß zumindest einer Ausführungsform des Bauelements weist der Träger eine der Verbindungsfläche abgewandte Rückseite auf, die durch eine Oberfläche des Grundkörpers gebildet ist und etwa mechanische Verarbeitungsspuren aufweist. Die
Verarbeitungsspuren können typische mechanische Spuren eines Verfahrens zur Reduzierung der Schichtdicke des Trägers oder des Grundkörpers des Trägers sein.
Gemäß zumindest einer Ausführungsform des Bauelements weist der Hauptkörper eine zur elektrischen Kontaktierung des Halbleiterkörpers eingerichtete Kontaktstruktur auf, die zwischen dem Halbleiterkörper und dem Träger angeordnet ist. Das Bauelement kann zumindest einen elektrisch leitfähigen Durchkontakt aufweisen, der sich von der Rückseite des
Trägers durch den Grundkörper hindurch zu der Kontaktstruktur erstreckt. Das Bauelement kann eine Mehrzahl von solchen Durchkontakten aufweisen. Die Durchkontakte können
verschiedenen elektrischen Polaritäten des Bauelements zugeordnet sein, sodass das Bauelement etwa ausschließlich über die Rückseite des Trägers elektrisch kontaktierbar ist. Der Durchkontakt oder die Mehrzahl von Durchkontakten kann einstückig gebildet sein und in der vertikalen Richtung etwa über die Grenzfläche zwischen dem Träger und dem Hauptkörper hinausragen. Der Durchkontakt beziehungsweise die Mehrzahl von Durchkontakten kann somit in einem einzigen
Verfahrensschritt hergestellt sein.
Weitere Vorteile, bevorzugte Ausführungsformen und
Weiterbildungen des Bauelements sowie des Verfahrens ergeben sich aus den im Folgenden in Verbindung mit den Figuren 1A bis 3B erläuterten Ausführungsbeispielen. Es zeigen:
Figuren 1A bis 1H schematische Schnittansichten verschiedener
Verfahrensstadien eines Ausführungsbeispiels zur Herstellung einer Mehrzahl von Bauelementen,
Figuren 2A bis 2B schematische Schnittansichten einiger
Verfahrensstadien eines weiteren Ausführungsbeispiels zur Herstellung einer Mehrzahl von Bauelementen, und
Figuren 3A und 3B Ausführungsbeispiele für ein Bauelement in schematischen Schnittansichten.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit gleichen Bezugszeichen versehen. Die Figuren sind jeweils schematische Darstellungen und daher nicht unbedingt maßstabsgetreu. Vielmehr können vergleichsweise kleine Elemente und insbesondere Schichtdicken beispielsweise an Stufenübergängen der Schichten zur Verdeutlichung
übertrieben groß dargestellt sein. In Figur 1A ist ein Waferverbund 200 dargestellt. Der
Waferverbund 200 weist einen Halbleiterkörperverbund 20 auf, der auf einem Substrat 9 angeordnet ist. Das Substrat 9 ist insbesondere ein Aufwachssubstrat , etwa ein Saphirsubstrat. Der Halbleiterkörperverbund 20 kann etwa mittels eines
Epitaxie-Verfahrens schichtenweise auf das Substrat 9 abgeschieden sein.
Der Halbleiterkörperverbund 20 weist eine dem Substrat 9 zugewandte erste Hauptfläche 201 und eine dem Substrat 9 abgewandte zweite Hauptfläche 202 auf. Insbesondere ist die erste Hauptfläche 201 durch eine Oberfläche einer ersten Halbleiterschicht 21 eines ersten etwa n-leitenden
Ladungsträgertyps und die zweite Hauptfläche 202 durch eine Oberfläche einer zweiten Halbleiterschicht 22 eines zweiten etwa p-leitenden Ladungsträgertyps gebildet. Der
Halbleiterkörperverbund 20 weist eine aktive Schicht 23 auf, die zwischen der ersten Halbleiterschicht 21 und der zweiten Halbleiterschicht 22 angeordnet ist. Insbesondere ist die aktive Schicht eine p-n-Übergangszone . Im Betrieb des
herzustellenden Bauelements ist die aktive Schicht 23
bevorzugt zur Detektion oder zur Emission von
elektromagnetischen Strahlungen etwa im sichtbaren,
ultravioletten oder im infraroten Spektralbereich
eingerichtet .
Der Waferverbund 200 weist eine zur elektrischen
Kontaktierung des Halbleiterkörperverbunds 20 eingerichtete Kontaktstruktur 8 auf. Der Halbleiterkörperverbund 20 ist zwischen dem Substrat 9 und der Kontaktstruktur 8 angeordnet. Die Kontaktstruktur 8 weist eine elektrisch leitfähige
Schicht 80, etwa in Form einer Spiegelschicht, und
Anschlussschichten 81 und 82 auf. Die Anschlussschichten 81 und 82 sind insbesondere verschiedenen elektrischen
Polaritäten des herzustellenden Bauelements zugeordnet. Zum Beispiel ist eine erste Anschlussschicht 81 zur elektrischen Kontaktierung der ersten Halbleiterschicht 21 und eine zweite Anschlussschicht 82 zur elektrischen Kontaktierung der zweiten Halbleiterschicht 22 vorgesehen. Die elektrisch leitfähige Schicht 80 kann mit der ersten Anschlussschicht 81 oder mit der zweiten Anschlussschicht 82 elektrisch leitend verbunden sein. Zur elektrischen Isolierung der ersten
Anschlussschicht 81 von der zweiten Anschlussschicht 82 kann die Kontaktstruktur 8 eine Isolierungsstruktur aufweisen, die in der Figur 1A aus Gründen der Übersichtlichkeit nicht dargestellt ist. In der Figur 1A ist ebenfalls aus Gründen der Übersichtlichkeit nicht dargestellt, dass der
Halbleiterverbund 20 etwa zu einer Mehrzahl von
Halbleiterkörpern 2 strukturiert sein kann.
Es wird gemäß Figur 1B eine Planarisierungsschicht 34 auf den Halbleiterkörperverbund 20 beziehungsweise auf die Kontaktstruktur 8 aufgebracht. Die Anschlussschichten 81 und 82 werden dabei insbesondere vollständig bedeckt. Die
Planarisierungsschicht 34 kann dabei eine vertikale
Schichtdicke zwischen einschließlich 1 ym und 10 ym, zum Beispiel zwischen 1 ym und 5 ym, etwa zwischen einschließlich 3 ym und 5 ym, aufweisen. Zum Beispiel ist die
Planarisierungsschicht 34 eine Si02-Schicht . Zur Erzeugung einer planaren Kontaktfläche 31 wird die
Planarisierungsschicht 34 etwa mittels eines chemischen und/oder mechanischen Verfahrens auf eine Rauigkeit von unter 5 nm, insbesondere unter 3 nm, bevorzugt unter 1 nm oder unter 0,5 nm, poliert. Bevorzugt ist die planare
Kontaktfläche 31 derart mikroskopisch flach ausgebildet, dass die Kontaktfläche 31 etwa als Grenzfläche für ein
Direktbonden des Waferverbunds 200 dienen kann.
Gemäß Figur 1B ist die planare Kontaktfläche 31
ausschließlich durch Oberfläche der Planarisierungsschicht 34 gebildet. Abweichend davon ist es auch möglich, dass die Planarisierungsschicht 34 derart poliert wird, dass die daraus entstehende planare Kontaktfläche 31 bereichsweise aus Oberflächen der Planarisierungsschicht 34 und bereichsweise aus Oberflächen der Anschlussschichten 81 und/oder 82
gebildet wird. Gemäß Figur 1B weist der Waferverbund 200 mit dem Substrat 9, dem Halbleiterkörperverbund 20 und der
Kontaktstruktur 8 weist eine vertikale Schichtdicke D auf.
Gemäß Figur IC wird ein Trägerverbund 10 mit einer vertikalen Schichtdicke T bereitgestellt. Der Trägerverbund 10 enthält einen Grundkörper 13 und eine auf dem Grundkörper 13
angeordnete Isolierungsschicht 14. Insbesondere ist die
Isolierungsschicht 14 eine elektrisch isolierende
Oxidschicht, etwa eine Si02-Schicht . Die Isolierungsschicht 14 kann durch ein Abscheidungsverfahren auf den Grundkörper 13 aufgebracht werden. Ist der Grundkörper 13 aus Silizium und die Isolierungsschicht 14 eine Si02-Schicht , kann die Isolierungsschicht 14 durch Oxidation des Grundkörpers 13 oder durch eine Si02-Beschichtung erzeugt werden. Abweichend von der Figur IC kann die Isolierungsschicht 14 jedoch optional sein.
Der Trägerverbund 10 weist eine Verbindungsfläche 11 auf, die durch eine Oberfläche der Isolierungsschicht 14 gebildet ist. Insbesondere ist die Verbindungsfläche 11 planarisiert . Die planare Verbindungsfläche 11 kann die gleiche oder ähnliche Rauigkeit wie die planare Kontaktfläche 31 des Waferverbunds 200 aufweisen. Die planare Verbindungsfläche 11 kann analog zur planaren Kontaktfläche 31 durch ein chemisches und/oder mechanisches Planarisierungsverfahren ausgebildet sein. Ist der Trägerverbund 10 frei von einer Isolierungsschicht 14, kann die Verbindungsfläche 11 durch eine Oberfläche des
Grundkörpers 13 gebildet sein.
Gemäß Figur 1D wird der Waferverbund 200 mit dem
Trägerverbund 10 zur Bildung eines Verbunds miteinander mechanisch verbunden, indem die planare Kontaktfläche 31 und die planare Verbindungsfläche 11 zur Bildung einer
gemeinsamen Grenzfläche 1131 zusammengeführt werden. Aufgrund der planaren Flächen mit besonders geringer Rauigkeit können der Waferverbund 200 und der Trägerverbund 10 ohne Verwendung eines Verbindungsmaterials wie etwa eines Haftvermittlers und ausschließlich aufgrund von Van-der-Waals Wechselwirkungen und/oder Wasserstoffbrückenverbindungen zwischen den Atomen auf den planaren Oberflächen miteinander mechanisch verbunden werden. Die mechanische Verbindung zwischen dem Waferverbund 200 und dem Trägerverbund 10 kann in einem nachfolgenden Verfahrensschritt, etwa durch eine thermische Behandlung bevorzugt bei einer Temperatur von circa 200 °C zur Erzeugung kovalenter Bindungen zusätzlich verstärkt werden. In der Figur 1D ist die gemeinsame Grenzfläche 1131 durch unmittelbar aneinander angrenzende Regionen der
Verbindungsfläche 11 und der Kontaktfläche 31 gebildet. Die gemeinsame Grenzfläche 1131 stellt somit eine physische
Kontaktzone zwischen dem Waferverbund 200 und dem
Trägerverbund 10 dar. In der Figur 1D ist eine Defektfläche mit einem lateralen Radius R dargestellt, wobei die
Defektfläche in lateralen Richtungen von der gemeinsamen Grenzfläche 1131 umschlossen ist. Die Defektfläche ist somit durch mittelbar aneinander angrenzende und überlappende
Regionen der Verbindungsfläche 11 und der Kontaktfläche 31 gebildet. An der Defektfläche grenzen die planare
Verbindungsfläche 11 und die planare Kontaktfläche 31 somit nicht direkt aneinander an. Die Defektfläche ist insbesondere auf Verunreinigungen, etwa durch Fremdpartikel zwischen dem Waferverbund 200 und dem Trägerverbund 10, oder durch lokale, für das Direktbond- Verfahren verhältnismäßig übergroße Rauigkeiten auf der planaren Kontaktfläche 31 und/oder auf der planaren
Verbindungsfläche 11 zurückzuführen. In der Figur 1D ist eine vertikale Höhe einer solchen Störstelle 30, etwa der lokalen Rauigkeit oder des Fremdpartikels , durch H gekennzeichnet. Derartige Störstelle 30 kann zu großflächigen Ausfällen von Bauelementen führen, da die mechanische Verbindung zwischen dem Waferverbund 200 und dem Trägerverbund 10 in
unmittelbarer Umgebung solcher Störstelle 30, nämlich an der Defektfläche, nicht ausreichend gewährleistet wird. Es wurde festgestellt, dass der laterale Radius R der
Defektfläche unter anderem von der vertikalen Höhe H der Störstelle 30, der vertikalen Schichtdicke T des
Trägerverbunds 10, von der vertikalen Schichtdicke D des Waferverbunds 200 sowie von der Materialbeschaffenheit des Trägerverbunds 10 sowie des Waferverbunds 200 abhängt. Zur Reduzierung der Defektfläche wird etwa gemäß Figur IE der Trägerverbund 10 nach dem Verbinden mit dem Waferträger 200 und vor der thermischen Behandlung gedünnt. Bevorzugt wird dabei der Grundkörper 13 auf eine Zieldicke im
herzustellenden Bauelement gedünnt, etwa auf eine
Schichtdicke von circa 100 ym oder 120 ym. Insbesondere kann der Trägerverbund 10 derart gedünnt werden, dass die
vertikale Schichtdicke des Trägerverbunds 10 und/oder des Grundkörpers 13 um mindestens 50 % ihres ursprünglichen
Wertes reduziert wird. Insbesondere beträgt die vertikale Schichtdicke des Trägerverbunds 10 und/oder des Grundkörpers 13 nach der Reduzierung zwischen einschließlich 50 % und 5 %, etwa zwischen 50 % und 10 % oder zwischen einschließlich 50 % und 30 % ihres ursprünglichen Wertes.
Die Reduzierung der vertikalen Schichtdicke T des
Trägerverbunds 10 erfolgt somit vor der thermischen
Behandlung und vor der Trennung des Substrats 9 vom
Waferverbund 200. Die Reduzierung der vertikalen Schichtdicke T führt zu einer Reduzierung der möglichen Defektflächen etwa durch lokale Vergrößerung der gemeinsamen Grenzfläche 1131. Dies führt zu einer Verbesserung der mechanischen Verbindung zwischen dem Waferverbund 200 und dem Trägerverbund 10.
Gemäß Figur 1F werden Ausnehmungen 51, 52 und 60 durch den Grundkörper 13 hindurch erzeugt. Durch die Materialabtragung werden innere mechanische Spannungen im Verbund nach und nach reduziert und der Defekt lokal separiert, wodurch die
Defektfläche in der Umgebung der Störstelle 30 weiter
verkleinert wird. Die Ausnehmungen können dabei erste
Öffnungen 51 und zweite Öffnungen 52 zur Freilegung von ersten Anschlussschichten 81 beziehungsweise von zweiten Anschlussschichten 82 sein. Des Weiteren können die
Ausnehmungen Trenngräben 60 sein, die sich gemäß Figur 1F durch den Grundkörper 13, die Verbindungsschicht 14 und die Planarisierungsschicht 34 bis zu der elektrisch leitfähigen Schicht 80 der Kontaktstruktur 8 erstrecken. Entlang der
Trenngräben 60 kann der Verbund aus dem Trägerverbund 10 und dem Waferverbund 200 in eine Mehrzahl von Bauelementen vereinzelt werden. Durch die Ausbildung der Trenngräben 60 durch den
Halbleiterkörperverbund 20 hindurch kann die mechanische Verspannung im Verbund aus dem Trägerverbund 10 und dem
Waferverbund 200 weiter reduziert werden, wodurch die
Defektfläche mit der Ausbildung der Trenngräben 60 nach und nach weiter abnimmt. Dadurch können bis zu diesem Zeitpunkt noch nicht gebondete Regionen des Waferverbunds 200
nachträglich in Kontakt mit dem Trägerverbund 10 gebracht werden, sodass höchstens einzelne, etwa von Fremdpartikeln direkt betroffene Regionen des Waferverbunds 200 ungebondet bleiben.
Die Ausnehmungen 51, 52 und 60 können mittels eines
Ätzprozesses, bevorzugt mittels eines Boschprozesses, zum Beispiel mittels reaktiven Ionentiefenätzens (DRIE) , erzeugt werden. Es kann auf eine dem Waferverbund 200 abgewandte Oberfläche des Trägerverbunds 10 eine Maske aufgebracht werden, die die Position der Öffnungen 51 und 52 und/oder der Trenngräben 60 definiert. Die Maske kann vorgefertigt hergestellt und auf den Trägerverbund 10 aufgebracht werden. Es ist auch möglich, die Maske etwa mittels Fototechnik unter Verwendung von fotostrukturierbarem Material auf dem
Trägerverbund 10 auszubilden.
Die ersten Öffnungen 51 und die zweiten Öffnungen 52 können in einem nachfolgenden Verfahrensschritt mit einem elektrisch leitfähigen Material zur Bildung einer Mehrzahl von
Durchkontakten 41 und 42 aufgefüllt werden (siehe Figur IG) . Beim Direktbonden ist somit keine Ausrichtung insbesondere bezüglich der elektrischen Kontaktierung nötig, da die
Durchkontakte 41 und 42 erst nach dem Verbinden des
Trägerverbunds 10 mit dem Waferverbund 200 erzeugt werden. Zur Bildung einer dauerhaften mechanisch stabilen Verbindung zwischen dem Waferverbund 200 und dem Trägerverbund 10 wird der Verbund nach dem Reduzieren von inneren mechanischen Spannungen thermisch behandelt. Zur Erzeugung kovalenter Bindungen wird eine Temperaturbehandlung bei etwa 200 °C angewandt. Insbesondere erfolgt die Temperaturbehandlung des Verbunds zusammen mit dem Substrat 9.
Der in der Figur IG dargestellte Verfahrensschritt entspricht im Wesentlichen dem in der Figur 1F dargestellten
Verfahrensschritt. Im Unterschied hierzu können die
Trenngräben 60 derart ausgebildet sein, dass diese sich durch die Kontaktstruktur 8 und den Halbleiterkörperverbund 20 hindurch erstrecken, wodurch eine Mehrzahl von
herzustellenden Bauelementen durch die Ausbildung der
Trenngräben 60 definiert ist. Das jeweilige herzustellende
Bauelement 100 kann einen Hauptkörper 210 auf dem Substrat 9 aufweisen. Die Hauptkörper 210 verschiedener Bauelemente 100 sind in der lateralen Richtung durch die Trenngräben 60 voneinander räumlich beabstandet. Bevorzugt erfolgt die optionale Temperaturbehandlung erst dann, nachdem die
Reduzierung von inneren mechanischen Spannungen im Verbund abgeschlossen ist.
Im weiteren Unterschied zur Figur 1F werden in der Figur IG eine Mehrzahl von ersten Durchkontakten 41 und eine Mehrzahl von zweiten Durchkontakten 42 dargestellt. Die Trenngräben 60 sind derart ausgebildet, dass die Hauptkörper 210 jeweils mindestens einen ersten Durchkontakt 41 und mindestens einen zweiten Durchkontakt 42 aufweisen.
Gemäß Figur 1H wird das Substrat 9 von dem
Halbleiterkörperverbund 20 beziehungsweise von den
Hauptkörpern 210 entfernt, etwa mittels eines mechanischen und/oder eines chemischen Verfahrens und/oder mittels eines Laserabhebeverfahrens (englisch: laser lift-off) . Der Verbund aus dem Trägerverbund 10 und dem Waferverbund 200 wird somit zu einer Mehrzahl von Bauelementen 100 derart vereinzelt, dass die Bauelemente 100 jeweils einen Halbleiterkörper 2 als Teil des Halbleiterkörperverbunds 20 und einen Träger 1 als Teil des Trägerverbunds 10 aufweisen.
Das Bauelement 100 weist eine Strahlungsdurchtrittsfläche 101 auf, die etwa durch die erste Hauptfläche 201 des
Halbleiterkörpers 2 gebildet ist. Abweichend von der Figur 1H kann die Strahlungsdurchtrittsfläche 101 des Bauelements strukturiert sein. Die Strukturierung der
Strahlungsdurchtrittsfläche 101 kann vor, während oder nach der Trennung des Substrats 9 vom Halbleiterkörperverbund 20 erfolgen. Das Bauelement 100 weist eine der
Strahlungsdurchtrittsfläche 101 abgewandte Rückseite 102 auf. Insbesondere ist die Rückseite 102 des Bauelements 100 durch eine Rückseite 12 des Trägers 1 gebildet. Bevorzugt ist das Bauelement 100 über die Rückseite 12 des Trägers 1
beziehungsweise über die Rückseite 102 des Bauelements 100 mittels der Durchkontakte 41 und 42 elektrisch kontaktierbar .
Vor der Trennung des Substrats 9 kann ein Hilfsträger (in der Figur 1H nicht dargestellt) , etwa in Form einer Folie, auf den Verbund aufgebracht werden, sodass der Verbund aus dem Waferverbund 200 und dem Trägerverbund 10 zwischen dem
Substrat 9 und dem Hilfsträger angeordnet ist. Nach der
Trennung des Substrats 9 vom Verbund liegen die vereinzelten Bauelemente 100 somit geordnet auf dem Hilfsträger und können vereinfacht weiter verarbeitet werden. Das in Figur 2A dargestellte Ausführungsbeispiel für ein Verfahren zur Herstellung einer Mehrzahl von Bauelementen entspricht im Wesentlichen dem in der Figur IG dargestellten Ausführungsbeispiel. Im Unterschied hierzu weist das Substrat 9 eine dem Halbleiterkörperverbund 20 zugewandte
strukturierte Oberfläche auf. Der Halbleiterkörperverbund 20 wird auf das Substrat 9 mit der strukturierten Oberfläche aufgebracht, sodass der Halbleiterkörperverbund 20 ebenfalls eine dem Substrat 9 zugewandte strukturierte erste
Hauptfläche 201 aufweist.
Das in Figur 2B dargestellte Ausführungsbeispiel für ein Verfahren zur Herstellung einer Mehrzahl von Bauelementen entspricht im Wesentlichen dem in der Figur 2A dargestellten Ausführungsbeispiel. Im Unterschied hierzu wird die
Kontaktstruktur 8 etwas detaillierter dargestellt.
Die Kontaktstruktur 8 weist eine Isolierungsstruktur 812 auf, die die erste Anschlussschicht 81 von der zweiten Anschlussschicht 82 elektrisch isoliert. Die Kontaktstruktur 8 weist außerdem eine Durchkontaktierung 811 auf, die sich in der vertikalen Richtung etwa von der zweiten Hauptfläche 202 des Halbleiterkörperverbunds 20 durch die zweite
Halbleiterschicht 22 und die aktive Schicht 23 hindurch in die erste Halbleiterschicht 21 erstreckt. In der Figur 2B ist die Durchkontaktierung 811 über die erste Anschlussschicht 81 mit dem ersten Durchkontakt 41 elektrisch leitend verbunden. Die elektrisch leitfähige Schicht 80 ist dabei sowohl mit der ersten Anschlussschicht 81 als auch mit der
Durchkontaktierung 811 elektrisch leitend verbunden, wobei die elektrisch leitfähige Schicht 80 durch die
Isolierungsstruktur 812 von der zweiten Anschlussschicht 82 und von dem zweiten Durchkontakt 42 elektrisch isoliert ist. Die Isolierungsstruktur 812 ist bereichsweise im
Halbleiterkörperverbund 200 angeordnet, wobei die
Durchkontaktierung 811 allseitig von der zweiten
Halbleiterschicht 22 und von der aktiven Schicht 23
elektrisch isoliert ist. Abweichend von der Figur 2B kann die elektrisch leitfähige Schicht 80 mit dem zweiten Durchkontakt 42 elektrisch leitend verbunden und von dem ersten
Durchkontakt 41 elektrisch isoliert sein.
In Figur 3A ist ein Bauelement 100 schematisch dargestellt, das insbesondere durch das hier beschriebene Verfahren herstellbar ist.
Das Bauelement 100 weist einen Träger 1 und einen auf dem Träger angeordnete Hauptkörper 210 auf. Der Träger 1 und der Hauptkörper 210 weist eine gemeinsame Grenzfläche 1131 auf. Der Hauptkörper 210 weist einen Halbleiterkörper 2 mit einer zur Strahlungserzeugung oder zur Strahlungsdetektion
eingerichteten aktiven Schicht 23 auf. Der Hauptkörper 210 enthält des Weiteren eine Kontaktstruktur 8, die eine
Durchkontaktierung 811, eine Isolierungsstruktur 812, eine elektrisch leitfähige Schicht 80 und Anschlussschichten 81 und 82 aufweist. Der Hauptkörper 210 enthält außerdem eine dem Träger 1 zugewandte elektrisch isolierende
Planarisierungsschicht 34 insbesondere mit einer planaren Kontaktfläche 31.
Der Träger 1 weist einen Grundkörper 13 und eine auf dem Grundkörper 13 angeordnete dem Hauptkörper 210 zugewandte Isolierungsschicht 14 insbesondere mit einer planaren
Verbindungsfläche 11 auf. Die gemeinsame Grenzfläche 1131 ist planar ausgebildet und zwischen dem Hauptkörper 210 und dem Träger 1 angeordnet, wobei die gemeinsame Grenzfläche 1131 durch unmittelbar aneinander angrenzende Regionen der
Verbindungsfläche 11 und der Kontaktfläche 31 gebildet ist. Die Grenzfläche 1131 ist insbesondere frei von einem
Verbindungsmaterial. Insbesondere ist die Grenzfläche 1131 planar ausgebildet. Zum Beispiel ist der Träger 1 mit dem Hauptkörper 210 mittels eines Direktbond-Verfahrens
miteinander mechanisch verbunden.
Das Bauelement 100 weist eine strukturierte
Strahlungsdurchtrittsfläche 101 auf. Des Weiteren weist das Bauelement 100 eine der Strahlungsdurchtrittsfläche 101 abgewandte Rückseite 102 auf, die etwa durch eine Rückseite 12 des Trägers 1 gebildet ist. Das Bauelement 100 ist über dessen Rückseite 102 elektrisch kontaktierbar . Das Bauelement 100 weist einen ersten Durchkontakt 41 und einen zweiten Durchkontakt 42 auf, wobei die Durchkontakte 41 und 42 insbesondere einstückig ausgebildet sind. Die Durchkontakte 41 und 42 sind etwa monolithisch ausgebildet und weisen zum Beispiels keine Teilbereiche auf, die etwa übereinander angeordnet und miteinander mechanisch verbunden sind. In der vertikalen Richtung erstreckt sich der erste Durchkontakt 41 und/oder der zweite Durchkontakt 42 von der Rückseite 12 des Trägers 1 durch den Grundkörper 13 sowie die
Planarisierungsschicht 34 hindurch zu der ersten
Anschlussschicht 81 beziehungsweise zu der zweiten
Anschlussschicht 82. In der vertikalen Richtung können die Durchkontakte 41 und 42 über die Grenzfläche 1131
hinausragen .
Das in der Figur 3A dargestellte Bauelement 100 weist eine Stromaufweitungsschicht 820 zwischen dem Halbleiterkörper 2 und den Anschlussschichten 81 und 82 auf. Die zweite
Anschlussschicht 82 erstreckt sich durch die elektrisch leitfähige Schicht 80 hindurch zur elektrischen Kontaktierung der Stromaufweitungsschicht 820.
Das in der Figur 3B dargestellte Ausführungsbeispiel für ein Bauelement 100 entspricht im Wesentlichen dem in der Figur 3A dargestellten Bauelement 100. Im Unterschied hierzu weist das Bauelement 100 in der Figur 3B Vereinzelungsspuren an dessen Seitenflächen auf. Insbesondere sind die Vereinzelungsspuren charakteristische Spuren eines Ätz- und/oder eines
mechanischen Verfahrens. Gemäß Figur 3B sind auf der
Rückseite 102 des Bauelements mechanische Verarbeitungsspuren dargestellt. Insbesondere weist der Träger 1 eine der
Verbindungsfläche 11 abgewandte Rückseite 12 auf, die durch eine Oberfläche des Grundkörpers 13 gebildet ist und
mechanische Verarbeitungsspuren aufweist. Solche mechanischen Verarbeitungsspuren können charakteristische Spuren eines mechanischen Verfahrens zur Reduzierung der Schichtdicke des Trägers 1 beziehungsweise des Grundkörpers 13 sein. Abweichend von den Figuren 1A bis 3B ist es möglich, dass die Planarisierungsschicht 34 als Hybridsschicht ausgebildet ist, die einen oder eine Mehrzahl von elektrisch leitfähigen
Teilbereichen und einen oder eine Mehrzahl von elektrisch isolierenden Teilbereichen aufweist. Zum Beispiel sind die leitfähigen Teilbereiche der Planarisierungsschicht 34 durch die Anschlussschichten 81 und 82 der Kontaktstruktur 8 gebildet. Zur Ausbildung einer planaren Kontaktfläche 31 kann die Planarisierungsschicht 34 derart poliert sein, dass die Anschlussschichten 81 und 82 dadurch freigelegt werden. Die planare Kontaktfläche 31 ist somit zumindest bereichsweise oder vollständig durch eine Oberfläche der als Hybridschicht ausgebildeten Planarisierungsschicht 34 gebildet. Der Trägerverbund 10 kann anstatt der Isolierungsschicht 14 eine Verbindungsschicht 14 als Hybridschicht aufweisen, die einen oder eine Mehrzahl von elektrisch leitfähigen
Teilbereichen und einen oder eine Mehrzahl von elektrisch isolierenden Teilbereichen aufweist. Die planare
Verbindungsfläche 11 kann so zumindest bereichsweise oder vollständig durch eine Oberfläche der als Hybridschicht ausgebildeten Verbindungsschicht 14 gebildet sein. Die elektrisch leifähigen Teilbereiche der Planarisierungsschicht 34 und der Verbindungsschicht 14 können unmittelbar nach dem Verbinden des Waferverbunds 200 mit dem Trägerverbund 10 an der gemeinsamen Grenzfläche 1131 im direkten elektrischen Kontakt zueinanderstehen . Das Ausbilden der ersten Öffnungen 51 und/oder der zweiten Öffnungen 52, etwa wie in Figur 1F dargestellt, kann stark vereinfacht oder ganz vermieden werden. Es ist auch denkbar, dass der Grundkörper 13 des
Trägers 1 beziehungsweise des Trägerverbunds 10 ebenfalls als Hybridsschicht ausgebildet ist. Insbesondere kann der gesamte Trägerverbund 10 etwa mit dem Grundkörper 13 und der Verbindungsschicht 14 als gemeinsame Hybridschicht ausgebildet sein.
Das Bauelement 100 mit dem Hybridsschichtenpaar, etwa aus der Verbindungsschicht 14 und der Planarisierungsschicht 34, können elektrisch leitfähige Teilbereiche aufweisen, die dem Hybridsschichtenpaar zugehörig sind und an der gemeinsamen Grenzfläche 1131 insbesondere ohne eine Zwischenschicht zueinander im direkten elektrischen Kontakt stehen. In diesem Fall können der erste Durchkontakt 41 und der zweite
Durchkontakt 42 jeweils einen elektrisch leitfähigen
Teilbereich der Verbindungsschicht 14 und einen elektrisch leitfähigen Teilbereich der Planarisierungsschicht 34 aufweisen. Der Teilbereich der Planarisierungsschicht 34 kann dabei die erste Anschlussschicht 81 oder die zweite
Anschlussschicht 82 sein.
Anders als in der Figur IG oder 1H dargestellt, sind die Durchkontakte 41 und 42 nicht etwa durch Auffüllen der ersten Öffnungen 51 und der zweiten Öffnungen 52 erzeugt, sondern durch Zusammenfügen von elektrisch leitfähigen Teilbereichen des Hybridsschichtenpaars . Entlang der vertikalen Richtung kann der erste Durchkontakt 41 und/oder der zweite
Durchkontakt 42 genau an der gemeinsamen Grenzfläche 1131 einen Knick oder einen Sprung aufweisen, der etwa auf die Justierung oder auf unterschiedliche Querschnitte der
elektrisch leitfähigen Teilbereiche des Durchkontakts 41 oder 42 zurückzuführen ist. Ein solcher Knick oder Sprung ist in den Figuren 3A und 3B nur an einem Übergang zwischen dem Durchkontakt 41 oder 42 und der Anschlussschicht 81 oder 82 etwa innerhalb Planarisierungsschicht 34 erkennbar und befindet sich nicht wie bei einem Hybridsschichtenpaar genau an der gemeinsamen Grenzfläche 1131 zwischen der Verbindungsschicht 14 und der Planarisierungsschicht
Durch Reduzieren, insbesondere durch schrittweises Reduzieren von inneren mechanischen Spannungen in einem System aus einem Waferverbund und einem Trägerverbund, wobei der Waferverbund und der Trägerverbund insbesondere durch ein Direktbond- Verfahren miteinander mechanisch verbunden werden, können mögliche Defektflächen im System Schritt für Schritt
reduziert werden, bevor das System etwa zur Erzeugung einer dauerhaft mechanisch stabilen Verbindung zwischen dem
Waferverbund und dem Trägerverbund thermisch behandelt wird, sodass mögliche großflächige Ausfälle von Bauelementen bei deren Herstellung vermieden werden.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung DE 10 2015 121 056.8, deren
Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch die Beschreibung der Erfindung anhand der Ausführungsbeispiele auf diese beschränkt. Die Erfindung umfasst vielmehr jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Ansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Ansprüchen oder Ausführungsbeispielen angegeben ist. Bezugs zeichenliste
100 Bauelement
101 Vorderseite des Bauelements/
Strahlungsdurchtrittsflache
102 Rückseite des Bauelements
1 Träger
10 Trägerverbund
11 Verbindungsfläche/ Vorderseite des Trägers/
erste Hauptfläche des Trägerverbunds
12 Rückseite des Trägers/
zweite Hauptfläche des Trägerverbunds
13 Grundkörper des Trägers
14 Isolierungsschicht/ Verbindungsschicht
1131 gemeinsame Grenzfläche
2 Halbleiterkörper
20 Halbleiterkörperverbund
21 erste Halbleiterschicht
22 zweite Halbleiterschicht
23 aktive Schicht
200 Waferverbund
201 erste Hauptfläche des Halbleiterkörpers/-verbunds 202 zweite Hauptfläche des Halbleiterkörpers/-verbunds
210 Hauptkörper des Bauelements
30 Störstelle
31 Kontaktfläche
34 Planarisierungsschicht
41 erster Durchkontakt
42 zweiter Durchkontakt 51 erste Öffnung des Trägers
52 zweite Öffnung des Trägers
60 Trenngraben
8 Kontaktstruktur
80 elektrisch leitende Schicht/ Spiegelschicht
81 erste Anschlussschicht
82 zweite Anschlussschicht
811 Durchkontaktierung
812 Isolierungsstruktur
820 Stromaufweitungsschicht
9 Substrat/ Aufwachssubstrat
D Schichtdicke des Trägerverbunds
T Schichtdicke des Waferverbunds
H Höhe der Störstelle
R Radius der Defektfläche

Claims

Patentansprüche
1. Verfahren zur Herstellung einer Mehrzahl von
Bauelementen (100) mit folgenden Schritten:
a) Bereitstellen eines Trägerverbunds (10), der einen
Grundkörper (13) enthält und eine planare
Verbindungsfläche (11) aufweist;
b) Bereitstellen eines Waferverbunds (200), der einen
Halbleiterkörperverbund (20) enthält und eine planare Kontaktfläche (31) aufweist;
c) Verbinden des Waferverbunds mit dem Trägerverbund zur Bildung eines Verbunds aus dem Trägerverbund und dem Waferverbund, indem die planare Kontaktfläche und die planare Verbindungsfläche zur Bildung einer gemeinsamen Grenzfläche (1131) zusammengeführt werden;
d) Reduzieren von inneren mechanischen Spannungen im
Verbund, indem Material des Trägerverbunds stellenweise abgetragen wird; und
e) Vereinzeln des Verbunds zu einer Mehrzahl von
Bauelementen.
2. Verfahren nach dem vorhergehenden Anspruch,
bei dem
- der Verbund aus dem Trägerverbund (10) und dem
Waferverbund (200) mittels eines Direktbond-Verfahrens gebildet wird,
- die gemeinsame Grenzfläche (1131) unmittelbar aneinander angrenzende Regionen der Verbindungsfläche (11) und der Kontaktfläche (31) aufweist, und
- die gemeinsame Grenzfläche durch Reduzieren von inneren mechanischen Spannungen zumindest lokal vergrößert wird.
3. Verfahren nach einem der vorhergehenden Ansprüche, bei dem zur Bildung einer dauerhaft mechanisch stabilen
Verbindung zwischen dem Waferverbund (200) und dem
Trägerverbund (10) der Verbund thermisch behandelt wird, wobei das Reduzieren von inneren Spannungen vor dem
thermischen Behandeln und nach der Zusammenführung der planaren Kontaktfläche (31) und der planaren
Verbindungsfläche (11) erfolgt.
4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Material des Trägerverbunds (10) derart
abgetragen wird, dass der Trägerverbund dadurch eine
verringerte vertikale Schichtdicke aufweist.
5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Material des Trägerverbunds (10) derart
abgetragen wird, dass eine vertikale Schichtdicke des
Grundkörpers (13) um mindestens 50 % ihres ursprünglichen Wertes reduziert wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem Ausnehmungen (51, 52, 60) durch den Grundkörper (13) hindurch zur Reduzierung der inneren mechanischen Spannungen im Verbund ausgebildet werden.
7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Grundkörper (13) aus einem Halbleitermaterial gebildet ist.
8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Trägerverbund (10) eine Isolierungsschicht (14) aufweist, wobei die planare Verbindungsfläche (11) durch eine Oberfläche der Isolierungsschicht (14) gebildet ist.
9. Verfahren nach dem vorhergehenden Anspruch, bei dem der Grundkörper (13) aus Silizium gebildet ist und die Isolierungsschicht (14) eine Siliziumoxidschicht ist.
10. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Waferverbund (200) mit einer
Planarisierungsschicht (34) und Anschlussschichten (81, 82) auf dem Halbleiterkörperverbund (20) bereitgestellt wird, wobei
- die Anschlussschichten zur elektrischen Kontaktierung des Halbleiterkörperverbunds eingerichtet sind,
- die Anschlussschichten zumindest in lateralen Richtungen von der Planarisierungsschicht (34) umschlossen sind, und
- die planare Kontaktfläche (31) zumindest bereichsweise durch eine Oberfläche der Planarisierungsschicht (34) gebildet ist.
11. Verfahren nach dem vorhergehenden Anspruch,
bei dem die Planarisierungsschicht (34) in Draufsicht auf den Halbleiterkörperverbund (20) die Anschlussschichten (81, 82) vollständig bedeckt und die planare Kontaktfläche (31) ausschließlich durch die Oberfläche der
Planarisierungsschicht (34) gebildet ist.
12. Verfahren nach einem der Ansprüche 10 bis 11,
bei dem die Planarisierungsschicht (34) aus Siliziumoxid gebildet ist.
13. Verfahren nach einem der Ansprüche 10 bis 12,
bei dem die Anschlussschichten (81, 82) nach dem Verbinden von dem Trägerverbund (10) vollständig bedeckt sind und Öffnungen (51, 52) durch den Trägerverbund hindurch zur
Freilegung der Anschlussschichten ausgebildet werden.
14. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Waferverbund (200) mit einem Aufwachssubstrat (9) bereitgestellt wird, wobei der Halbleiterkörperverbund (20) auf dem Aufwachssubstrat angeordnet ist und das
Aufwachssubstrat von dem Halbleiterkörperverbund abgelöst wird .
15. Verfahren nach einem der vorhergehenden Ansprüche, bei dem
- nach einem vorläufigen Verbinden und vor einer
thermischen Behandlung eine Mehrzahl von Trenngräben (60) durch den Grundkörper (13) hindurch erzeugt wird, und
- der Verbund aus dem Trägerverbund (10) und dem
Waferverbund (200) nach der thermischen Behandlung entlang der Trenngräben zu einer Mehrzahl von
Bauelementen (100) derart vereinzelt wird, dass die
Bauelemente jeweils einen Halbleiterkörper (2) als Teil des Halbleiterkörperverbunds (20) und einen Träger (1) als Teil des Trägerverbunds (10) aufweisen.
16. Verfahren nach einem der Ansprüche 1 bis 7,
bei dem der Waferverbund (200) eine Planarisierungsschicht (34) aufweist, die als Hybridschicht mit einem oder einer Mehrzahl von elektrisch leitfähigen Teilbereichen und einem oder einer Mehrzahl von elektrisch isolierenden Teilbereichen ausgebildet ist, wobei die planare Kontaktfläche (31)
zumindest bereichsweise durch eine Oberfläche der als
Hybridschicht ausgebildeten Planarisierungsschicht (34) gebildet ist.
17. Verfahren nach einem vorhergehenden Anspruch, bei dem Trägerverbund (10) eine Verbindungsschicht (14) als Hybridschicht aufweist, die einen oder eine Mehrzahl von elektrisch leitfähigen Teilbereichen und einen oder eine Mehrzahl von elektrisch isolierenden Teilbereichen aufweist, wobei die planare Verbindungsfläche (11) zumindest
bereichsweise durch eine Oberfläche der als Hybridschicht ausgebildeten Verbindungsschicht gebildet ist, wobei die elektrisch leifähigen Teilbereiche der Planarisierungsschicht (34) und der Verbindungsschicht unmittelbar nach Verbinden des Waferverbunds (200) mit dem Trägerverbund an der
gemeinsamen Grenzfläche (1131) im direkten elektrischen
Kontakt stehen.
18. Bauelement mit einem Träger (1) und einem auf dem Träger angeordneten Hauptkörper (210), bei dem
- der Hauptkörper (210) einen Halbleiterkörper (2) mit
einer zur Strahlungserzeugung oder zur
Strahlungsdetektion eingerichteten aktiven Schicht (23) enthält und eine dem Träger zugewandte elektrisch isolierende Planarisierungsschicht (34) mit einer planaren Kontaktfläche (31) aufweist,
der Träger einen Grundkörper (13) und eine auf dem
Grundkörper angeordnete, dem Hauptkörper zugewandte
Isolierungsschicht (14) mit einer planaren
Verbindungsfläche (11) enthält,
das Bauelement eine planar ausgebildete Grenzfläche
(1131) zwischen dem Hauptkörper und dem Träger aufweist, wobei die planare Grenzfläche durch unmittelbar
aneinander angrenzende Regionen der planaren
Verbindungsfläche und der planaren Kontaktfläche
gebildet ist, - die planare Grenzfläche frei von einem
Verbindungsmaterial ist, und
- der Träger eine der Verbindungsfläche abgewandte
Rückseite (12) aufweist, die durch eine Oberfläche des Grundkörpers gebildet ist und mechanische
Verarbeitungsspuren aufweist.
19. Bauelement nach dem vorhergehenden Anspruch,
bei dem
- der Hauptkörper (210) eine zur elektrischen
Kontaktierung des Halbleiterkörpers (2) eingerichtete Kontaktstruktur (8) aufweist, die zwischen dem
Halbleiterkörper und dem Träger (1) angeordnet ist,
- das Bauelement zumindest einen elektrisch leitfähigen Durchkontakt (41, 42) aufweist, der sich von der
Rückseite (12) des Trägers (1) durch den Grundkörper (13) hindurch zu der Kontaktstruktur (8) erstreckt, und
- der zumindest eine Durchkontakt (41, 42) einstückig
gebildet ist und in vertikaler Richtung über die
Grenzfläche (1131) hinausragt.
20. Bauelement nach Anspruch 18,
bei dem die Planarisierungsschicht (34) und die
Isolierungsschicht (14) jeweils als Hybridschicht ausgebildet sind, welche einen oder eine Mehrzahl von elektrisch
leitfähigen Teilbereichen und einen oder eine Mehrzahl von elektrisch isolierenden Teilbereichen aufweist, wobei die elektrisch leitfähigen Teilbereiche der
Planarisierungsschicht und der Isolierungsschicht an der gemeinsamen Grenzfläche (1131) ohne eine Zwischenschicht im direkten elektrischen Kontakt zueinander stehen.
PCT/EP2016/079301 2015-12-03 2016-11-30 Verfahren zur herstellung einer mehrzahl von bauelementen und bauelement Ceased WO2017093327A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/779,251 US10475955B2 (en) 2015-12-03 2016-11-30 Method for producing a plurality of components, and component
DE112016005507.2T DE112016005507A5 (de) 2015-12-03 2016-11-30 Verfahren zur Herstellung einer Mehrzahl von Bauelementen und Bauelement

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015121056.8A DE102015121056A1 (de) 2015-12-03 2015-12-03 Verfahren zur Herstellung einer Mehrzahl von Bauelementen und Bauelement
DE102015121056.8 2015-12-03

Publications (1)

Publication Number Publication Date
WO2017093327A1 true WO2017093327A1 (de) 2017-06-08

Family

ID=57442708

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/079301 Ceased WO2017093327A1 (de) 2015-12-03 2016-11-30 Verfahren zur herstellung einer mehrzahl von bauelementen und bauelement

Country Status (4)

Country Link
US (1) US10475955B2 (de)
DE (2) DE102015121056A1 (de)
TW (1) TW201732870A (de)
WO (1) WO2017093327A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019068522A1 (de) * 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines oder einer mehrzahl von halbleiterchips und halbleiterchip
US10923400B2 (en) 2016-01-26 2021-02-16 Osram Oled Gmbh Method for producing a plurality of components

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7048875B2 (ja) 2017-08-30 2022-04-06 日亜化学工業株式会社 発光装置の製造方法
JP2024000113A (ja) * 2022-06-20 2024-01-05 キオクシア株式会社 半導体装置の製造方法
EP4443487A1 (de) * 2023-04-04 2024-10-09 Heraeus Electronics GmbH & Co. KG Substratanordnung mit oberflächenstruktur

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057441A (ja) * 1999-06-09 2001-02-27 Toshiba Corp 接着型半導体基板および半導体発光素子並びにこれらの製造方法
WO2013011415A1 (en) * 2011-07-15 2013-01-24 Koninklijke Philips Electronics N.V. Method of bonding a semiconductor device to a support substrate
WO2013189949A1 (en) * 2012-06-22 2013-12-27 Soitec Method of collective manufacture of leds and structure for collective manufacture of leds.
DE102013110853A1 (de) * 2013-10-01 2015-04-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterchips
FR3011383A1 (fr) * 2013-09-30 2015-04-03 Commissariat Energie Atomique Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes
DE102014100773A1 (de) * 2014-01-23 2015-07-23 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI240434B (en) 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
TW201314739A (zh) 2010-09-27 2013-04-01 Astrowatt Inc 包含半導體層及含金屬層之電子裝置及其形成方法
EP2715814B8 (de) * 2011-06-01 2018-09-05 Lumileds Holding B.V. Verfahren zur befestigung einer lichtemittierenden vorrichtung an einem trägersubstrat
CN104798176B (zh) 2012-11-22 2018-01-02 信越化学工业株式会社 复合基板的制造方法和复合基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057441A (ja) * 1999-06-09 2001-02-27 Toshiba Corp 接着型半導体基板および半導体発光素子並びにこれらの製造方法
WO2013011415A1 (en) * 2011-07-15 2013-01-24 Koninklijke Philips Electronics N.V. Method of bonding a semiconductor device to a support substrate
WO2013189949A1 (en) * 2012-06-22 2013-12-27 Soitec Method of collective manufacture of leds and structure for collective manufacture of leds.
FR3011383A1 (fr) * 2013-09-30 2015-04-03 Commissariat Energie Atomique Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes
DE102013110853A1 (de) * 2013-10-01 2015-04-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterchips
DE102014100773A1 (de) * 2014-01-23 2015-07-23 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TONG Q-Y ET AL: "Semiconductor wafer bonding: recent developments", MATERIALS CHEMISTRY AND PHYSICS, ELSEVIER SA, SWITZERLAND, TAIWAN, REPUBLIC OF CHINA, vol. 37, no. 2, 1 March 1994 (1994-03-01), pages 101 - 127, XP024148341, ISSN: 0254-0584, [retrieved on 19940301], DOI: 10.1016/0254-0584(94)90080-9 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923400B2 (en) 2016-01-26 2021-02-16 Osram Oled Gmbh Method for producing a plurality of components
WO2019068522A1 (de) * 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines oder einer mehrzahl von halbleiterchips und halbleiterchip
US11195974B2 (en) 2017-10-06 2021-12-07 Osram Oled Gmbh Semiconductor chips and method for producing semiconductor chips

Also Published As

Publication number Publication date
US10475955B2 (en) 2019-11-12
US20180358509A1 (en) 2018-12-13
DE112016005507A5 (de) 2018-09-20
DE102015121056A1 (de) 2017-06-08
TW201732870A (zh) 2017-09-16

Similar Documents

Publication Publication Date Title
DE102016116499B4 (de) Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
WO2017093327A1 (de) Verfahren zur herstellung einer mehrzahl von bauelementen und bauelement
WO2017153123A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronische bauelements
WO2014095556A1 (de) Verfahren zum herstellen von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102014100773A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102010029504A1 (de) Bauelement mit einer Durchkontaktierung und Verfahren zu dessen Herstellung
WO2019224005A1 (de) Verfahren zur herstellung einer verbindung zwischen bauteilen und bauelement
DE112014002623B4 (de) Optoelektronisches Bauteil und Herstellungsverfahren hierfür
DE102014100772A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102014101283A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102013110541A1 (de) Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung
WO2017016957A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
DE102009005458B4 (de) Halbleiterbauelement mit Durchkontaktierung und Verfahren zu dessen Herstellung
WO2019158401A1 (de) Verfahren zur herstellung einer verbindung zwischen bauteilen und bauelement aus bauteilen
DE102010023343A1 (de) Strahlungsemittierender Halbleiterkörper, Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterkörpers und strahlungsemittierendes Halbleiterbauelement
EP1522095B1 (de) Verfahren zur herstellung eines bauelementes mit tiefliegenden anschlussflächen
WO2016116316A1 (de) Verfahren zur herstellung einer mehrzahl von halbleiterchips und halbleiterchip
WO2018184842A1 (de) Verfahren zum herstellen eines optoelektronischen halbleiterchip und optoelektronischer halbleiterchip
WO2016146297A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement
DE102017123242A1 (de) Verfahren zur Herstellung eines oder einer Mehrzahl von Halbleiterchips und Halbleiterchip
WO2019158416A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
WO2015011028A1 (de) Optoelektronischer halbleiterchip, halbleiterbauelement und verfahren zur herstellung von optoelektronischen halbleiterchips
WO2020225304A1 (de) Verfahren zur herstellung eines bauelements und bauelement
DE102013206597B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit seitlichen Anschlusspads
DE102016101347B4 (de) Verfahren zur Herstellung einer Mehrzahl von Bauelementen

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16804790

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 112016005507

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112016005507

Country of ref document: DE