TW201732870A - 用於生產複數個組件之方法及該組件 - Google Patents

用於生產複數個組件之方法及該組件 Download PDF

Info

Publication number
TW201732870A
TW201732870A TW105139439A TW105139439A TW201732870A TW 201732870 A TW201732870 A TW 201732870A TW 105139439 A TW105139439 A TW 105139439A TW 105139439 A TW105139439 A TW 105139439A TW 201732870 A TW201732870 A TW 201732870A
Authority
TW
Taiwan
Prior art keywords
composite
layer
carrier
contact
flat
Prior art date
Application number
TW105139439A
Other languages
English (en)
Inventor
荷普曼索菲亞
凱茲西蒙
詹格馬克斯
史戈茲多米尼克
Original Assignee
歐司朗光電半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 歐司朗光電半導體公司 filed Critical 歐司朗光電半導體公司
Publication of TW201732870A publication Critical patent/TW201732870A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Wire Bonding (AREA)

Abstract

本發明提供一種用於生產複數個組件之方法，包括下列步驟：- 提供複合載板(10)，該複合載板(10)含有基板本體(13)及包括平坦的連接表面(11)；- 提供複合晶圓(200)，該複合晶圓(200)含有複合半導體本體(20)及包括平坦的接觸表面(31)；- 連接該複合晶圓至該複合載板，用於形成該複合載板及該複合晶圓之複合物，其中該平坦的接觸表面及該平坦的連接表面是接合用以形成該接合邊界表面(1131)；- 減少該複合物中的內部機械應力，其中該複合載板之材料在某位置處移除；以及- 將該複合物切單成為複數個組件。再者，本發明提供組件，該組件尤其可以藉由此類的方法而生產。

Description

用於生產複數個組件之方法及該組件
本發明提供一種用於生產複數個組件之方法及該組件。
在半導體組件之批量生產中，晶圓時常機械式連接至在晶圓級上之載板，並且在後續的方法步驟中，切單成為複數個半導體組件。尤其在直接接合方法中，因為在生產期間之較大溫度的擾動，因此，即使於該半導體晶圓及該載板之間在連接表面上之小缺陷，也可能造成半導體組件之大量面積失效。
本發明之目的在於提供可靠的及成本效益高方法用於生產複數個組件。本發明如同更進一步的目的在於提供具有高機械穩定性之組件。
尤其，這些目的依據獨立請求項是藉由用於生產複數個組件之方法及該組件所達成。更進一步的配置及開發為獨立請求項之主要目的。
本發明依據用於生產複數個組件之方法之至 少其中一個實施例，提供複合載板。該複合載板包括基板本體，該基板本體尤其是電性絕緣或半導體的。在此，該基板本體可以佔有至少80%，例如，該複合載板之體積及/或重量之至少90%或至少95%。該基板本體包括半導體材料，例如，諸如矽，或者由諸如矽之半導體材料所組成。
該複合載板最好具有平坦的連接表面。尤其，該平坦的連接表面界定該複合載板於垂直方向上並且因此，例如，為該複合載板之曝露的表面。該平坦的連接表面最好是經由配置成為該複合載板之連續的表面，該複合載板之連續的表面尤其在橫向方向上延伸於該複合載板之該整個主要的延伸平面。尤其，該平坦的連接表面是未具有突然的高度變化，例如，諸如邊緣。
平坦的表面意指尤其經由配置是微觀上平坦之表面。此類平坦的表面具有局部垂直粗糙度，該粗糙度尤其是小於5奈米、小於3奈米、最好小於1奈米或小於0.5奈米。垂直方向意指一個方向，該方向尤其是直接垂直於該複合載板或由該複合載板所生產之組件的載板之主要延伸表面。橫向方向意指行進接近平行於該複合載板之該主要延伸表面之方向。尤其，該垂直方向及該橫向方向是配向橫切的，例如接近於彼此垂直。
依據該方法之至少一個實施例變化，該複合載板包括絕緣層，其中該複合載板之平坦的連接表面是藉由該絕緣層之表面所形成。該絕緣層可以直接地或非直接地施加至該基板本體，例如藉由塗佈方法。接著，該絕緣 層可以經由研磨，例如藉由化學機械平坦化方法，用於形成該平坦的連接表面。
作為替代性，對於該絕緣層本發明可以經由配置成為混合層。在這種例子中，該絕緣層可以包括一個或複數個電性絕緣子區域或者一個或複數個電性傳導的子區域。取代專有的絕緣層，該化合物載板因此可以包括經由配置成為混合層之連接層。分別地由該混合層或該連接層之表面所形成之該平坦的連接表面可以在某些區域包括電性傳導子區域及在某些區域包括電性絕緣子區域。該混合層之該電性絕緣子區域可以由電性絕緣材料所形成。該混合層之該電性傳導子區域可以由電性傳導材料所形成，諸如金屬。該混合層可以具有在該混合層之該橫向延伸方向上而改變之成分。該個別的電性傳導或電性絕緣子區域可以沿著該垂直方向經由該整個混合層而延伸。
依據該方法之至少一個實施例，本發明提供複合晶圓。該複合晶圓可以含有複合半導體本體，該複合半導體本體包括，例如，複數個半導體材料層。此外，該複合晶圓可以包括基板，諸如成長基板，該複合半導體本體經配於該成長基板上。尤其，該複合半導體本體以材料層方式施加至該成長基板，尤其是磊晶沉積。該複合晶圓可以包括經配置以該複合半導體本體之電性接觸之接觸結構。例如，該複合半導體本體為配置在該垂直方向上於該接觸結構及該基板之間。
依據該方法之至少一個實施例，該複合晶圓 包括平坦的接觸表面。該平坦的接觸表面尤其是藉由背向該基板之方向之該複合晶圓之曝露的表面所形成。在此，該複合晶圓可以包括包括曝露的表面之平坦化層作為該複合晶圓之平坦的接觸表面。該平坦化層可以是電性絕緣層，諸如電性絕緣氧化層。該平坦化層可以以該平坦化層覆蓋該接觸結構之此類方式而配置在該複合半導體本體上。在該平坦化層之施加至複合晶圓上之後，這個材料層可以具有數微米之材料層厚度，例如在某些區域中在包含1.5微米及10微米之間。為了形成該平坦的接觸表面，該平坦化層之表面是藉由化學機械平坦化而研磨至低於數奈米之粗糙度，例如低於5奈米、例如低於3奈米、最好為低於1奈米或低於0.5奈米。
依據該方法之至少一個實施例，該平坦化層是形成為混合層。此類混合層可以包括一個或複數個電性傳導子區域及一個或複數個電性絕緣子區域。該平坦化層因此可以包括表面，該表面是經由配置成為電性傳導的於某些區域中及經由配置成為電性絕緣的於某些區域中。例如，該平坦化層之該電性傳導子區域是藉由該接觸結構觸之接觸層所形成，其中該接觸層尤其是經由配置分別地用於該複合半導體本體及該接觸層之該半導體本體之電性接觸。在這個例子中，接觸層之表面可以形成該平坦的接觸表面之子區域。該平坦層之該電性絕緣子區域可以由電性絕緣材料所形成。這些電性絕緣子區域之該表面更可以形成該平坦的接觸表面之子區域。該混合層可以具有在該混 合層之該橫向延伸方向上而改變之成分。該個別的電性傳導或電性絕緣子區域可以沿著該垂直方向經由該整個混合層而延伸。
依據該方法之至少其中一個實施例，該複合晶圓及該複合載板為初始彼此連接(預接合)以形成複合物，其中該平坦的接觸表面及該平坦的連接表面經由結合以形成結合邊界表面。該結合邊界表面因此由該複合載板分隔該複合晶圓並且反之亦然。尤其，該結合邊界表面是藉由該平坦的接觸表面及/或該平坦的連接表面而至少在某些地方或完全地形成。最好，該複合載板及該複合晶圓之該複合物是藉由直接接合方法所形成。該結合邊界表面是未具有諸如接合劑之連接元件。當結合發展時，該結合邊界表面因此可以是在該連接表面及該接觸表面之間之重疊表面。
在直接接合方法中，尤其是親水及疏水表面是進行實體接觸。該機械式連接之基礎主要是或僅僅由氫橋及/或凡得瓦交互作用直接鄰近該結合邊界表面而提供。為了在進行實體接觸之該表面上之原子及分子之間產生共價鍵，本發明接續使用熱處理用於達到高度鍵結穩定性。
由於該接觸表面及該連接表面之該平坦的配置，因此該複合載板及該複合晶圓尤其最好是藉由直接接合方法而機械式連接。在這種接合技術中，尤是是連接材料，諸如黏著劑或焊料材料，以及外部壓力作用，可以免 除使用。除此之外，亦可以瞭解該複合載板及該複合晶圓可以藉由另外的方法而彼此連接，例如具有連接材料。
依據該方法之至少一個實施例，該絕緣層及該平坦化層每一個設計為混合層。在這種例子中，該絕緣層一般可以稱之為連接層。當結合時所產生之在該連接表面及該接觸表面之間之該重疊的表面可以因此包括電性絕緣子區域及電性傳導子區域。尤其，該混合層對(意即平坦化層及該連接層分別)之該電性傳導子區域及/或電性絕緣子區域彼此直接連結。尤其，在連接該複合晶圓與該複合載板之後，該平坦化層及該連接層之該電性傳導子區域是直接地以彼此直接電性接觸於該結合邊界表面上。該個別的混合層之該電性絕緣子區域可以由氧化物所形成，諸如氧化矽、二氧化矽或氧化鋁，諸如三氧化二鋁。該個別的混合層之電性傳導子區域是例如由金屬或藉由傳遞及電性傳導氧化物所形成，尤其是諸如氧化銦錫、摻雜鋁的氧化鋅、氧化鋅及氧化鎵銦之金屬氧化物。
依據該方法之至少一個實施例，內部機械應力(例如剪應力)是減少於該複合載板及該複合晶圓之該複合物之內部，藉以該結合邊界表面可以至少局部地增大及/或可能的缺陷表面是減少的。該內部機械應力於該複合物中可以例如藉由在某些區域中移除該複合物之材料而減少。該複合載板例如在執行該初始的或永久的機械上穩定的連接之後而薄化。在此，該複合載板之材料可以以該複合載板具有縮減的垂直層厚度之此類方式而移除。易言 之，該複合載板之全部的厚度可以減少，例如藉由以針對性方式移除材料。該複合晶圓亦可能薄化以減少該內部機械應力於該複合物中。為了減少內部應力，亦可能形成凹部於該複合物中，例如於該複合載板及/或該複合晶圓中。
文獻(Q.-Y-Tong,U.Gösele,Mater.Chem.Phys.37(1994)101)中已經發現缺陷表面之半徑R(在該缺陷表面上，該接觸表面會因為例如來自粗糙度或由於外來微粒之不純物，而沒有直接地連結該連接表面)可以顯示如下：
其中，E′=E/(1-ν)、泊松數ν、楊氏係數E、該複合晶圓之材料層厚度D、該複合載板之厚度T、該瑕疵之高度H及該接合的複合對象之表面能γ。ET及ED分別為該複合載板及該複合晶圓之楊氏係數。若有疑慮，ET為該複合載板之平均楊氏係數，而ED為該複合晶圓之平均楊氏係數。
因此，該缺陷表面之半徑是正比於該瑕疵之高度，例如該接觸表面及/或該連接表面及/或該外來微粒之高度。再者，該缺陷表面之半徑視該複合晶圓及複合載板之該材料層厚度而定。減少該材料層厚度可能導致該缺陷表面之減少的尺寸。材料之移除(例如藉由形成凹部於該複合物中)導致該缺陷之空間分離，並且因此導致該缺陷表面之減少的尺寸。依據該方法之至少一個實施例， 該複合物是經過熱處理的，例如用於形成永久的機械式連接在該複合晶圓及該複合載板之間。在該熱處理中，例如在接近100℃及1100℃之間之溫度，最好在100℃及350℃之間，共價鍵是形成在該複合載板及該複合晶圓之間，藉以特別穩定的機械式連接是形成在該複合載板及該複合晶圓之間。
在用於生產複數個組件之至少其中一個方法中，本發明提供複合載板，複合載板含有基板本體並且包括平坦的連接表面。再者，本發明提供複合晶圓，該複合晶圓含有複合半導體本體並且包括平坦的接觸表面。為了形成複合物，該複合載板是連接至該複合晶圓，其中平坦的接觸表面及該平坦的連接表面經由結合以形成結合邊界表面。在該結合邊界表面上，該連接表面及該接觸表面尤其是以直接機械式接觸。在後續的方法步驟中，在該複合物之內之內部機械應力是減少的，其中該複合載板之該材料在某些地方移除。在後續的方法步驟中，該複合物是切單成為複數個組件。在選擇上，永久的及特別機械上穩定的連接藉由複合物之熱處理可以形成在該複合晶圓及該複合載板之間。
在連接之後及完成切單之前(例如在初始的連接(預先接合)之後及在由該複合載板及該複合晶圓所製成之該複合物之該熱處理之前)，藉由減少內部機械應力，可能的缺陷表面分別地在尺寸上減少並且形成較小，藉以避免待生產之組件之潛在的大面積失效。由於尤其只有受 到外來微粒直接影響之組件無法接合，因此，藉由機械應力在該複合物中之逐漸的減少，在組件中之損失可以最小化。藉由該材料層厚度之減少只在連接該複合載板與該複合晶圓之後，例如當連結該複合載板於該複合晶圓上時，該複合載板可以具有特別機械上穩定的設計，其中具有特別地低的結構高度之組件可以在同時間藉由該方法而達成，尤其因為該複合物之該全部的材料層之該後續的該後續的減少。
依據該方法之至少一個實施例，該複合載板及該複合晶圓之該複合物是藉由直接接合方法所形成。在直接接合方法中，該平坦的連接表面及該平坦的接觸表面是結合在適當的壓力及適當的溫度下用於形成該結合邊界表面，其中因為凡得瓦交互作用或氫橋在該原子之間，該複合載板及該複合晶圓是初始地、主要地或專門地、機械式連接至彼此於該平坦的表面上。尤其，該結合邊界表面包括該連接表面及該接觸表面之直接地連結區域。結合該複合晶圓及該複合載板在正常條件下初始是有效的，例如，在室溫下(預先接合)，其中該複合物是在後續方法步驟中做熱處理，例如用於產生共價鍵。該熱處理在該內部機械應力之減少並且尤其與該基板一起之後最好是有效的，例如與成長基板，該複合晶圓之該複合半導體本體是配置於該成長基板上。在之後的方法步驟中，該成長基板可以分別地由該複合晶圓及該複合半導體本體而移除，最好在該選擇的熱處理之後。
依據該方法之至少其中一個實施例，內部應力之減少在該初始的連接之後及該熱處理之前是有效的。在該複合晶圓及該複合載板之間之該機械連接是藉由該熱處理額外地補強之前，該缺陷表面可以因此減到最小。
依據該方法之至少一個變化，該結合邊界表面是藉由內部機械應力於該複合物中之減少而至少局部地增大。藉由該連接表面及該接觸表面之直接連結及重疊區域而形成的可能缺陷表面或缺陷區域，可以藉由減少內部機械應力而縮減或變得較小。可能的缺陷表面之減少或最小化該尺寸導致該結合邊界表面之至少區部或全域的增大。在此，該缺陷表面可以是該連接表面及/或接觸表面之區域，該連接表面及/或接觸表面因為瑕疵致無法直接地連結彼此並且具有彎曲或彎曲的形狀。若缺陷表面存在於複合晶圓及複合載板之該複合物中時，則具有例如該粗糙度或外來的顆粒的該瑕疵之該垂直高度之缺陷區域以及該缺陷表面之橫向半徑，可以藉由該複合物在所有側端上而封閉。此類缺陷區域藉由減少的厚度及/或在該複合載板中之凹部可以在尺寸上減少。
依據該方法之至少一個實施例，凹部是穿過該基板本體而形成以減少在該複合物內之內部機械應力。若該凹部延伸穿過該接合邊界表面並且該凹部之該橫截面之和大於某面積(該缺陷表面是因為該凹部之形成而減少該面積)，則該接合邊界表面藉由材料之移除可能可以在尺寸上全域地減少。在該凹部之外部，該接合邊界表面可以 分別在至少一個該缺陷區域或複數個該缺陷區域上局部地增大。在此，該凹部可以是用於形成電性穿越連接穿過該基板本體的開孔、或用於該複合物之分隔成為複數個組件之分離溝槽。
依據該方法之至少一個實施例，該複合載板之該絕緣層為氧化層。例如，該絕緣層是氧化矽層，例如一層二氧化矽(SiO2)。該基板本體最好由矽所形成。氧化矽層可以特別輕易地形成於該基板本體上，例如藉由諸如在該基板本體上之二氧化矽之氧化矽之沉積。若該基板本體是由矽所組成，則該本體可以經由氧化以形成該絕緣層作為一層自然的氧化矽。對於該基板本體亦可能形成具有電性絕緣及/或特殊地半導體材料而非矽。亦可能的是該絕緣層是由電性絕緣材料而非氧化矽所形成。
依據該方法之至少一個實施例，複合晶圓提供具有平坦化層及接觸層於該複合半導體本體上。該接觸層尤其是經由配置用於該複合半導體本體之該電性接觸。該接觸層可以藉由該平坦化層至少在橫向方向上所封閉。該平坦化接觸表面是藉由該平坦化層至少在某些位置之表面所形成。可能的是該平坦化層由在複合半導體本體上之頂視圖中完全地覆蓋該接觸層。該平坦化接觸表面因此專門地由該平坦化層之曝露的表面所形成。
可以瞭解的是該平坦化層在該連結至該接觸層上之後接著進行結構化，例如藉由化學及/或機械製程以便該接觸層是曝露於某處中。在這個例子中，該接觸表 面藉由該接觸層之表面可以形成於某些區域中並且藉由該平坦化層之表面可以形成於某些區域中。該接觸表面最好經由研磨至小於5奈米之粗糙度，尤其小於3奈米、最好小於1奈米或小於0.5奈米。在此，該平坦化層可以由氧化矽所形成，例如，諸如二氧化矽。若該接觸表面及該連接表面兩者至少在某些位置或者完全地形成具有二氧化矽層之表面，諸如二氧化矽層，則固定該複合晶圓至該複合載板可以是藉由直接接合方法所執行。
依據該方法之至少其中一個實施例，在連接之後該接觸層是完全地由該複合載板所覆蓋。在該選擇性熱處理之前，開孔可以形成穿過該複合載板而用於曝露該接觸層。在後續的方法步驟中，該開孔可以填入以電性傳導材料，例如諸如銅之金屬，以便該接觸層可以由背向該複合晶圓該之複合載板之後側而電性接觸。
依據該方法之至少一個實施例，複數個分離溝槽在連接該複合晶圓至該複合載板之後是穿過該基板本體所產生。複合載板及複合晶圓之該複合物尤其是切單成為複數個組件，尤其是在選擇性熱處理之後，以如此的方式在每一個例子中該組件包括半導體本體作為部分該複合半導體本體及載板作為部分該複合載板。藉由形成分離的溝槽，意即，藉由材料之移除，在該複合物內之內部機械應力是逐漸地減少，藉以該接合邊界表面是增大的並且可能的缺陷表面是減少的。該分離的溝槽可以經由設計使得待生產之該組件每一個是藉由該分離的溝槽而橫向地封 閉。該分離的溝槽可以沿著該垂直方向穿過該複合載板至少在某處延伸進入該複合半導體本體或穿過該複合半導體本體。
依據該方法之至少其中一個實施例，該複合晶圓是提供具有成長基板，其中該複合半導體本體經由配置在該成長基板上。最好甚至在該熱處理之後，該成長基板是分別地由該複合半導體本體及該複合晶圓所移除。
在組件之至少一個實施例中，該組件包括載板及配置在該載板上之主要本體。尤其，該組件是光電組件，例如，發光二極體。尤其，該主要本體包括具有主動層之半導體本體，該主動層經由配置以產生輻射或以偵測輻射。該主要本體含有具有面向該載板之平坦的接觸表面電性絕緣平坦化層。該載板可以含有基板本體及經由配置在該基板本體上及面向該主要本體及具有平坦的連接表面之絕緣層。該組件包括特別平坦設計的邊界表面在該主要本體及該載板之間，該平坦的邊界表面是藉由該平坦的連接表面之直接連結的區域及該平坦的接觸表面所形成。該平坦的邊界表面特別是未具有連接材料，諸如可焊的材料或黏著劑。該絕緣層及該平坦化層可以由相同的材料所形成。對於該絕緣層及該平坦化層也可以至少部分包括不同的材料。
在此所描述之用於製造複數個組件之方法尤其特別合用於生產在此所描述之該組件。結合該方法所描述之特徵因此可以使用於該組件並且反之亦然。
依據該組件之至少一個實施例，該載板包括背向該連接表面之後側，該連接表面是由該基板本體之表面所形成並且呈現例如機械加工之痕跡。該加工痕跡可以是用於減少該載板或該載板之基板本體之該材料層厚度的方法之典型的機械痕跡。
依據該組件之至少一個實施例，該主要本體包括經由配置用於該複合半導體本體之該電性接觸之接觸結構，該複合半導體本體是配置在該半導體本體及該載體之間。該組件可以至少包括從該載板之背側延伸穿越該基板本體至該接觸結構之電性絕緣導通連接。該組件可以包括複數個此類的導通連接。該導通連接可以指定至該組件之不同的電氣極性，以便例如該組件經由該載板之該背側專門地電性接觸。該導通連接或者該複數個導通連接，可以形成單一整體並且由在垂直方向上之該載板及該主要本體之間之該邊界表面而突出。因此，該導通連接及/或該複數個導通連接可以以單一方法步驟而生產。
1‧‧‧載板
2‧‧‧半導體本體
8‧‧‧接觸結構
9‧‧‧基板
10‧‧‧複合載板
11‧‧‧連接表面
12‧‧‧後側
13‧‧‧基板本體、基板本體
14‧‧‧絕緣層、連接層
20‧‧‧複合半導體本體
21‧‧‧第一半導體層
22‧‧‧第二半導體層
23‧‧‧主動層
30‧‧‧瑕疵
31‧‧‧接觸表面
34‧‧‧平坦化層
41‧‧‧第一導通連接
42‧‧‧第二導通連接
51‧‧‧該載板之第一開孔
52‧‧‧該載板之第二開孔
60‧‧‧分離溝槽
80‧‧‧電性傳導層
81‧‧‧第一接觸層
82‧‧‧第二接觸層
100‧‧‧組件
101‧‧‧組件之前側
102‧‧‧組件之後側
200‧‧‧複合晶圓
201‧‧‧第一主要表面
202‧‧‧第二主要表面
210‧‧‧主要本體
811‧‧‧導通連接
812‧‧‧絕緣結構
820‧‧‧電流擴散層
1131‧‧‧邊界表面
D‧‧‧複合載板之材料層厚度
H‧‧‧瑕疵之高度
R‧‧‧缺陷表面之半徑
T‧‧‧複合晶圓之材料層厚度
該組件以及該方法之更多的優點、較佳的實施例及更進一步的發展產生於結合第1A至3B圖所說明之該例示性的實施例。該圖示顯示於：用於生產複數個組件之例示性的實施例之不同的方法階段之第1A至1H圖的示意剖視圖中，用於生產複數個組件之更進一步的例示性實施例之該方法之數個階段之第2A至2B圖的示意剖視圖 中，以及在示意剖視圖中之組件之第3A及3B圖的例示性實施例中。
等同、類似或相同的元件是意指相同的圖示標號於該圖示中。該圖示是示意說明並且因此並非分別地必要為真正的比例。相對小的元件及尤其是材料層厚度，例如在該材料層之步驟轉移處，為了更好的闡述目的，甚至可以做誇大說明。
第1A圖說明複合晶圓200。該複合晶圓200包括配置在基板9上之複合半導體本體20。尤其，該基板9為成長基板諸如藍寶石基板。該複合半導體本體20藉由磊晶成長方法可以分層地沉積在該基板9之上。
該複合半導體本體20包括面向該基板9之第一主要表面201及背向該基板9之第二主要表面202。尤其，該第一主要表面201是藉由例如第一n型傳導電荷載體類型之第一半導體層21之表面所形成，並且該第二主要表面202是藉由第二半導體層22(例如p型傳導電荷載體類型)之第二表面所形成。該複合半導體本體20包括配置在該第一半導體層21及該第二半導體層22之間之主動層23。尤其，該主動層為p-n接合區。在待生產之該組件之運作期間，該主動層23最好經由配置用於例如在該可見光、紫外光或紅外光光譜範圍中偵測或發射電磁輻射。
該晶圓200包括經由配置用於該複合半導體 本體20之該電性接觸之接觸結構8。該半導體本體20是配罝在該基板9及該接觸結構8之間。該接觸結構8包括電性傳導層80(例如以鏡面層的形式)以及接觸層81及82。尤其，該接觸層81及82是指定待生產之該組件之不同的電氣極性。例如，第一接觸層81是提供用於電性接觸該第一半導體層21，並且第二接觸層82是提供用於電性接觸該第二半導體層22。該電性傳導層80可以電性連接至該第一接觸層81或至該第二接觸層82。該接觸結構8可以包括用於該第一接觸層81至該第二接觸層82之電性絕緣之絕緣結構，該絕緣結構為了說明清楚起見並未顯示於第1A圖中。例如，該複合半導體本體20可以結構化成為複數個半導體本體2之事實為了說明清楚起見也沒有顯示於第1A圖中。
依據第1B圖，平坦化層34是分別地施加於該複合半導體本體20或該接觸結構8上。在此，接觸層81及82尤其是完全地受到覆蓋。在此，該平坦化層34可以具有垂直層厚度在包含1微米及10微米之間，例如在1微米及5微米之間，例如在包含3微米及5微米之間。例如，該平坦化層34為二氧化矽層。為了要產生平坦的接觸表面31，該平坦化層34例如是藉由化學及/或機械方法所研磨至小於3奈米之粗糙度，最好小於1奈米或小於0.5奈米。該平坦的接觸表面31最好是經由配置在微觀上是平坦的，使得例如該接觸表面31可以用於作為複合晶圓200之直接接合之邊界表面。
依據第1B圖，該平坦的接觸表面31是專門藉由該平坦化層34之表面所形成。對比之下，亦有可能研磨該平坦化層34使得該最終的平坦接觸表面31是藉由該平坦化層34在某些位置之表面形成並且是藉由該接觸層81及/或82在某些位置之表面形成。依據第1B圖，具有該基板9之該複合晶圓200、該複合半導體晶圓本體20及該接觸結構8具有垂直的材料層厚度D。
依據第1C圖，本發明提供具有垂直材料層厚度T之複合載板10。該複合載板10含有基板本體13及配置在該基板本體13上之絕緣層14。尤其，該絕緣層14為電性絕緣氧化層，諸如二氧化矽層。該絕緣層14可以藉由沉積方法而沉積在該基板本體13上。在該基板本體13是由矽所製成並且該絕緣層14為二氧化矽層之例子中，該絕緣層14可以藉由該基板本體13之氧化或藉由二氧化矽塗佈所產生。相反於第1C圖，然而，該絕緣層14可以是具選擇性的。
該複合載板10包括藉由該絕緣層14之表面所形成之連接表面11。尤其，該連接表面11是平坦化的。該平坦化的連接表面11可具有相同或類似於該複合晶圓200之該平坦的接觸表面31之粗糙度。該平坦的連接表面11可以類比於該平坦的接觸表面31，而藉由化學及/或機械研磨方法加以配置。若該複合載板10未具有絕緣層114，則該連接層11可以藉由該基板本體13之表面形成。
依據第1D圖，該複合晶圓200為機械式連接 至該複合載板10以形成複合物，其中該平坦的接觸表面31及該平坦的連接表面11經由結合以形成結合邊界表面1131。由於特別低的粗糙度之該平坦化表面，因此該複合晶圓200及該複合載板10可以機械式彼此連接於該平坦的表面上而不使用連接材料(諸如接合劑)，並且僅由於該凡得瓦交互作用及/或氫橋連接於該原子之間。在該複合晶圓200及該複合載板10之間之該機械式連接在後續的方法步驟中可以額外地增強，例如藉由最好接近200℃之熱處理用於產生共價鍵。
在第1D圖中，該接合邊界表面1131是藉由該連接表面11及該接觸表面31之直接連結區域所形成。該接合邊界表面1131因此構成實體接觸區域在該複合晶圓200及該複合載板10之間。第1D圖顯示具有橫向半徑R之缺陷表面，其中該缺陷表面藉由該接合邊界表面1131於橫向方向上而受到封閉。因此，該缺陷表面是藉由該連接表面11及該接觸表面31之直接及非直接連結及重疊區域所形成。因此，該平坦的連接表面11及該平坦的接觸表面31並未直接彼此連結。
該缺陷表面尤其可以追溯至瑕疵，例如在該複合晶圓200及該複合載板10之間之外來顆粒，或者在該平坦的接觸表面31及/或該平坦的連接表面11上之相對過大尺寸的區部粗糙度。在第1D圖中，此類瑕疵30之垂直高度(例如該局部粗糙度或該外來顆粒)以H標示。此類瑕疵30可能導致組件之大面積的失效，由於在該複合晶 圓200及該複合載板10之間之該機械式連接在該直接鄰近(意即在該缺陷表面上的)此類瑕疵30時，是未充分保證的。
已經發現該缺陷表面之該橫向半徑R視瑕疵30之該垂直高度H、該複合載板10之該垂直層厚度T、該複合晶圓200之垂直材料層厚度D而定，並且尤其視該複合載板10以及該複合晶圓200之該材料品質而定。為了減少該缺陷表面之尺寸，該載板組件10在與該晶圓載板200連接之後及在該熱處理之前進行薄化，例如如同在第1E圖中所顯示。較佳地，該基板本體13經薄化至目標厚度於待生產之該組件中，例如接近100微米或120微米之材料層厚度。尤其，該複合載板10可以經由薄化使得該複合載板10及該基板本體13之該垂直材料層厚度是減少至至少本身原始數值之50%。尤其，該複合載板10及/或該基板本體13之該垂直層厚度是在包含50%及5%之間，例如在本身的初始數值之50%及10%之間或在包含50%及30%之間。
減少該複合載板10之該垂直材料層厚度T在該熱處理之前及在該基板9由該複合晶圓200之分離之前因此是有效的。該垂直材料層厚度T之減少導致該潛在缺陷表面之減少的尺寸，例如藉由該接合邊界表面1131之局部擴大。這導致在該複合晶圓200及該複合載板10之間之改善的機械連接。
依據第1F圖，凹部51、52及60是穿越該基 板本體13而產生。由於在該複合內之材料內部機械應力之移除是逐漸減少的並且該缺陷是局部分離的，因此該缺陷表面在鄰近該瑕疵30在尺寸上是更進一步地減少。在此，該凹部可以是分別地用於曝露第一接觸層81及第二接觸層82之第一開孔51及第二開孔52。再者，該凹部可以是延伸穿越該基板本體13、該連接層14及該平坦化層34至該連接結構8之該電性傳導層80之分離的溝槽60。該複合載板10及該複合晶圓200之該複合物可以切單成為沿著該分離溝槽60之複數個組件。
該分離溝槽60穿越該複合半導體20之形成允許減少在複合載板10及更進一步的複合晶圓200之複合物內之該機械應力，其中因為該分離構漕60之形成，因此該缺陷表面更進一步地逐漸減少。因此，該複合晶圓200之尚未接合的區域可以接續與該複合載板10形成接觸以便若有任何該複合晶圓200之個別的區域(例如由外來的顆粒所直接影響之區域)，仍然未有接合。
該凹部51、52及60可以藉由蝕刻方法所產生，最好藉由Bosch製程，例如藉由深反應性離子蝕刻(DRIE，Deep Reactive Ion Etching)。遮罩可以施加至背向該複合晶圓200之該複合載板10之該表面，該遮罩定義該開孔51及52及該分離的溝槽60之位置。該遮罩可以預先製作及施加至該複合載板10。亦可能對於該遮罩藉由使用光可結構化材料之光技術而形成於該複合載板10上。
該第一開孔51及該第二開孔52可以填入具 有用於形成複數個導通連接41及42(參見第1G圖)之電性傳導材料。因此，由於該導通孔連接41及42甚至是在連接該複合載板10與該複合晶圓200之後所產生，對於該電性接觸對準是不需要的。
為了要形成在該複合晶圓200及該複合載板10之間之永久機械性穩定的連接，該複合物在內部機械應力之減少之後受到熱處理。大約200℃之熱處理是使用以產生共價鍵。該複合物之熱處理尤其是與該基板9一起進行。
在第1G圖中所說明之該方法步驟必須對應於在第1F圖中所說明之該方法步驟。相反地，該分離的溝槽60可以經由配置使得該溝槽延伸穿越該接觸結構8及該複合半導體本體20，藉以待生產之複數個組件是藉由該分離的溝槽60之形成所定義。待生產之該個別的組件100可以包括主要本體210於該基板9上。各種組件100之該主要本體210藉由該分離的溝槽60於橫向方向上為實體上彼此分離開來。該選擇性熱處理最好在該複合物內之內部機械應力之減少之後而進行。
更進一步對比於第1F圖，第1G圖說明複數個第一導通連接41及複數個第二導通連接42。該分離的溝槽60經由配置使得該主要本體210每一個包括至少一個第一導通連接41及至少一個第二導通連接42。
依據第1H圖，基板9是分別地由該複合半導體本體20或由該主要本體210所移除，例如藉由機械及/ 或化學方法及/或藉由雷射剝離方法。因此，複合載板10及複合晶圓200之該複合物是切單成為複數個組件100，使得該組件100每一個包括其中一個半導體本體2作為部分該複合半導體本體20及其中一個載板1作為部分該複合載板10。
該組件100包括輻射通道表面101，該輻射通道表面101例如是藉由半導體本體2之該第一主要表面201所形成。對比於第1H圖，該組件之該輻射通道表面101可以是結構化的。結構化該輻射通道表面101可以在由該複合半導體本體20分離該基板9之前、期間或之後而發生。該組件100包括背向該輻射通道表面101之後側102。尤其，組件100之該後側102是藉由該載板1之後側12所形成。該組件100最好可以是藉由該載板1之該後側12或組件100之該後側102經由導通連接41及42而電性接觸。
在基板9之該分離之前，輔助的載板(未顯示於第1H圖中)可以例如膠膜之形式施加至該複合物上，以便複合晶圓200及複合載板10之該複合物是配置在基板9及該輔助的載板之間。在該基板9由該複合物分離之後，該切單的組件100因此是以有順序方式位在該輔助的載板上並且可以因此可以以簡化的方式作加工。
說明於第2A圖中之該例示性的實施例對於用於生產複數個組件之方法實質上對應說明於第1G圖中之該例示性的實施例。在對比上，該基板9具有面向該複合半導體本體20之結構化表面。該複合半導體本體20是 連結至具有該結構化表面之該基板9，以便該複合半導體本體20亦具有面向該基板9之結構化的第一主要表面201。
說明於第2B圖中之該例示性的實施例對於用於生產複數個組件之方法實質上對應說明於第2A圖中之該例示性的實施例。在對比上，該接觸結構8是以稍微更詳細方式作說明。
該接觸結構8包括絕緣結構812，該絕緣結構812電性上絕緣該第一接觸層81與該第二接觸層82。該接觸結構8更包括導通連接811，例如從該複合半導體本體20之該第二主要表面202於垂直方向上延伸穿越該第二半導體層22及該主動層23進入該第一半導體層21。在第2B圖中，導通連接811為經由該第一接觸層81而電性傳導連接至該第一導通連接41。在此，該電性傳導層80為因此電性連接至該第一接觸層81以及至該導通連接811，其中該電性傳導層80藉由該絕緣結構812為與該第二接觸層82及該第二導通連接42電性絕緣。該絕緣結構812為配置在該複合半導體本體200內之某些位置中，其中該導通連接811為電性絕緣於該第二半導體層22及該主動層23之所有端面上。對比於第2B圖，該電性傳導層80可以與該第二導通連接42電性傳導連接及與該第一導通連接41電性絕緣。
第3a圖示意性說明尤其可以由在此所描述之方法所生產之組件100。
該組件100包括載板1及配置在該載板1上 之主要本體210。該載板1及該主要本體210包括接合邊界表面1131。該半導體本體210包括具有主動層23經由配置用於輻射之產生或偵測之半導體本體2。該主要本體210更含有包括導通連接811、絕緣結構812、電性傳導層80及接觸層81及82之接觸結構8。該主要本體210更包括面向該載板1之電性絕緣平坦化層34，尤其具有平坦的接觸表面31。
該載板1包括基板本體13及配置在基板本體13上及面向尤其具有平坦的連接表面11之該主要本體210的絕緣層14。該接合邊界表面1131具有平坦的設計並且為配置在該主要本體210及該載板1之間，其中該接合邊界表面1131是由直接連結該連接表面11之區域及該接觸表面31所形成。尤其，該邊界表面1131是未具有連接材料。該邊界表面1131尤其具有平坦的設計。該載板1是例如藉由直接接合方法而機械上連接至該主要本體210。
該組件100包括結構化的輻射通道表面101。該組件100更包括背向該輻射通道表面101之後側102，該後側102例如是藉由該載板1之後側12所形成。該組件100可以是經由該組件100之該後側10而電性接觸。該組件100包括第一導通連接41及第二導通連接42，其中，尤其，導通連接41及42在每一個例子中為形成一整片。導通連接41及42為經由配置以成為單一整體並且並未包括，例如，配置在彼此上方及機械性連接彼此之任何子區域。在該垂直方向上，該第一導通連接41及/或該 第二導通連接42由該載板1之該後側12延伸穿越該基板本體13以及該平坦化層34分別地至該第一接觸層81或該第二接觸層82。該導通連接41及42可以由該邊界表面1131突出。
說明於第3A圖中之該組件100更包括在該半導體本體2及該接觸層81及82之間之電流擴散層820。該第二接觸層延伸穿越該電性傳導層80用於電性接觸該電流擴散層820。
對於顯示於第3B圖中之組件100之該例示性的實施例實質上對應於在第3A圖中所說明之該組件100。相反地，組件100在本身的該橫向表面具有切單痕跡。尤其，該切單痕跡為蝕刻方法及/或機械方法之特性痕跡。依據第3B圖，在該複合物之該後側102上之機械加工之痕跡將作說明。尤其，該載板1包括背向該連接表面11之後側12，該後側12是由該基板本體13之表面所形成並且呈現機械加工之痕跡。此類機械加工之痕跡可以是分別地用於減少該載板1或該基板本體13之該材料層厚度之機械方法之特性痕跡。
對比於第1A至3B圖，對於該平坦化層34可以設計具有混合材料層，包括一個或複數個電性傳導子區域及一個或複數個電性絕緣子區域。該平坦化層34之傳導子區域，例如，是藉由該接觸結構8之該接觸層81及82所形成。為了要形成平坦化的接觸表面31，該平坦化層34可以經由研磨使得接觸層81及82藉以曝露出來。因此， 該平坦的接觸表面31是完全地或至少在某些位置由經由配置作為混合材料層之該平坦化層34之表面所形成。
除了該絕緣層14，該複合載板10可以包括作為混合材料層之連接層14，該連接層14包括一個或複數個電性傳導子區域及一個或複數個電性絕緣子區域。該平坦的連接表面11可以因此至少在某些位置或完全地由經由配置作為混合材料層之該連接層14之表面所形成。在連接該複合晶圓200至該複合載板10之後，該平坦化層34及該連接層14之該電性傳導子區域可以彼此直接電性接觸於該接合邊界表面1131上。例如顯示於第1F圖中的該第一開孔51及/或該第二開孔52之該形成，可以大量地簡化或完全地避免。對於該載板1或該複合載板10之該基板本體13也可以分別地設計為混合材料層。尤其該整體的複合載板10可以經由配置，例如，成為具有該基板本體13及該連接層14之接合混合層。
例如，該連接層14及該平坦化層34之具有該對混合層之該組件100可以包括指定至該對混合層之電性傳導子區域並且該電性傳導子區域是彼此直接電性接觸於該接合邊界表面1131上，尤其在沒有中間層的情況下。在這個例子中，該第一導通連接41及該第二導通連接42的每一個可以包括該連接層14之其中一個電性傳導子區域及該平坦化層34之其中一個電性傳導子區域。該平坦化層34之該子區域可以是該第一接觸層81或該第二接觸層82。
對比於第1G及1H圖之該說明，導通連接41及42並未由填入該第一開孔51及該第二開孔52所產生，而是藉由接合該混合層對之電性傳導子區域。沿著該垂直方向，該第一導通連接41及/或該第二導通連接42可以具有精確地位在該接合邊界表面1131上之折裂或裂紋，該折裂或裂紋可以追溯回到導通連接41或42之該電性傳導子區域之該調整或該不同的橫截面。此類的扭結或裂縫在第3A及3B圖中可以只在該導通連接41或42及該接觸層81或82之間之轉移中而作辨別，例如在該平坦化層34中，並且並未精確地位於在該連接層14及該平坦化層34之間之該接合邊界表面1131處，如同具有混合層對之該例子。
藉由減少，尤其藉由逐漸減少在複合晶圓及複合載板之系統中之該內部機械應力，其中該複合晶圓及該複合載板是藉由直接接合方法而機械性連接彼此，在該系統熱處理之前，在該系統中之潛在的缺陷表面可以逐漸地減少，例如用於生產永久機械性穩定的連接於該複合晶圓及該複合載板之間，以便組件之潛在的大面積失效在該系統之生產期間可以避免。
本申請專利主張德國專利申請案DE 10 2015 121 056.8之優先權，該申請案之揭露在此參照併入。
本發明並未藉由該例示性的實施例之該描述所限定。本發明甚至包括每一個新特徵以及任何特徵之組合，尤其包含在申請專利範圍中之特徵之任何組合，即使該組合或本身的該特徵並未明顯地標示於申請專利範圍或 例示性的實施例中。
8‧‧‧接觸結構
9‧‧‧基板
10‧‧‧複合載板
11‧‧‧連接表面
14‧‧‧絕緣層、連接層
20‧‧‧複合半導體本體
21‧‧‧第一半導體層
22‧‧‧第二半導體層
23‧‧‧主動層
30‧‧‧瑕疵
31‧‧‧接觸表面
34‧‧‧平坦化層
80‧‧‧電性傳導層
200‧‧‧複合晶圓
1131‧‧‧接合邊界表面
D‧‧‧複合載板之材料層厚度
R‧‧‧缺陷表面之半徑
T‧‧‧複合晶圓之材料層厚度

Claims (20)

  1. 一種用於生產複數個組件(100)之方法，包括下列步驟：a)提供複合載板(10)，該複合載板(10)含有基板本體(13)及包括平坦的連接表面(11)；b)提供複合晶圓(200)，該複合晶圓(200)含有複合半導體本體(20)及包括平坦的接觸表面(31)；c)連接該複合晶圓至該複合載板，用於形成該複合載板及該複合晶圓之複合物，其中該平坦的接觸表面及該平坦的連接表面是接合用於接合邊界表面(1131)之形成；d)減少該複合物中的內部機械應力，其中該複合載板之材料在某位置處移除；以及e)將該複合物切單成為複數個組件。
  2. 如申請專利範圍第1項所述之方法，其中- 該複合載板(10)及該複合晶圓(200)之該複合物是藉由直接接合方法所形成，- 該接合邊界表面(1131)包括該連接表面(11)及該接觸表面(31)彼此直接連結之區域，以及- 該接合邊界表面藉由減少內部機械性應力而至少局部地增大。
  3. 如申請專利範圍第1至2項中任一項所述之方法，其中該複合物是經由熱處理以在該複合晶圓(200)及該複合載板(10)之間形成永久機械性穩定的連接，其 中減少內部應力是在該熱處理之前及在接合該平坦的接觸表面(31)及該平坦的連接表面(11)之後進行。
  4. 如申請專利範圍第1至3項中任一項所述之方法，其中移除該複合載板(10)之該材料使得該複合載板因此具有減少的垂直厚度。
  5. 如申請專利範圍第1至4項中任一項所述之方法，其中移除該複合載板(10)之該材料使得該基板本體(13)之垂直材料層厚度是減少其初始值之至少50%。
  6. 如申請專利範圍第1至5項中任一項所述之方法，其中凹部(51、52、60)是形成穿越該基板本體(13)而用於減少該複合物中的該內部機械應力。
  7. 如申請專利範圍第1至6項中任一項所述之方法，其中該基板本體(13)是由半導體材料形成。
  8. 如申請專利範圍第1至7項中任一項所述之方法，其中該複合載板(10)包括絕緣層(14)，其中該平坦的連接表面(11)是藉由該絕緣層(14)之表面所形成。
  9. 如申請專利範圍第1至8項中任一項所述之方法，其中該基板本體(13)是由矽形成，並且該絕緣層(14)是氧化矽層。
  10. 如申請專利範圍第1至9項中任一項所述之方法，其中該複合晶圓(200)是提供具有平坦化層(34)及接觸層(81、82)於該複合半導體本體(20)上，其中- 該接觸層是經由配置用於該複合半導體本體之電性接觸， - 該接觸層至少在橫向方向上是藉由該平坦化層(34)所封閉，以及- 該平坦的接觸表面(31)至少在某些位置處是藉由該平坦化層(34)之表面所形成。
  11. 如申請專利範圍第1至10項中任一項所述之方法，其中該平坦化層(34)於該複合半導體(20)之頂視圖中完全地覆蓋該接觸層(81、82)，並且該平坦的接觸表面(31)是專門僅由該平坦化層(34)所形成。
  12. 如申請專利範圍第10至11項中任一項所述之方法，其中該平坦化層(34)是由氧化矽形成。
  13. 如申請專利範圍第10至12項中任一項所述之方法，其中在連接及開孔(51、52)是形成穿越該複合載板用於曝露出該接觸層之後，該接觸層(81、82)是完全地由該複合載板(10)所覆蓋。
  14. 如申請專利範圍第1至13項中任一項所述之方法，其中該複合晶圓(200)是提供具有成長基板(9)，其中該複合半導體本體(20)是配置在該成長基板上，並且該成長基板是由該複合半導體本體所移除。
  15. 如申請專利範圍第1至14項中任一項所述之方法，其中- 在初始的連接之後及熱處理之前，複數個分離溝槽(60)是形成穿越該基板本體(13)，以及- 在該熱處理之後，該複合載板(10)及該複合晶圓(200)之該複合物是沿著該分離溝槽切單成複數個組件 (100)使得該組件在每一個例子中包括一個半導體本體(2)作為部分該複合半導體本體(20)及一個載板(1)作為部分該複合載板(10)。
  16. 如申請專利範圍第1至7項中任一項所述之方法，其中該複合晶圓(200)包括平坦化層(34)，該平坦化層(34)經由配置作為具有一個或複數個電性傳導子區域及一個或複數個電性絕緣子區域之混合層，其中該平坦的接觸表面(31)至少在某些位置處是藉由經配置作為混合層之該平坦化層(34)之表面所形成。
  17. 如申請專利範圍第1至16項中任一項所述之方法，其中該複合載板(10)包括作為混合層之連接層(14)，該連接層(14)包括一個或複數個電性傳導子區域及一個或複數個電性絕緣子區域，其中該平坦的連接表面(11)至少在某些位置是藉由經配置作為混合層之該連接層之表面所形成，其中在連接該複合晶圓(200)之後，該平坦化層(34)及該連接層之該電性傳導子區域與該複合載板在該接合邊界表面(1131)立即地直接電性接觸。
  18. 一種組件，具有載板(1)及配置在該載板上的基板本體(210)，其中- 該主要本體(210)含有半導體本體(2)並且包括電性絕緣平坦化層(34)，該半導體本體(2)具有經配置用於產生輻射或偵測輻射之主動層(23)，該電性絕緣平坦化層(34)面向該載板及具有平坦的接觸表面(31)， - 該載板含有基板本體(13)及絕緣層(14)，該絕緣層(14)面向該主要本體並且配置在該基板本體上及具有平坦的連接表面(11)，- 該組件包括平坦的邊界表面(1131)在該主要本體及該載板之間，其中該平坦的邊界表面是由該平坦的連接表面及該平坦的接觸表面立即地連結彼此之區域所形成，- 該平坦的邊界表面未具有連接材料，以及- 該載板具有背向該連接表面之後側(12)，該後側(12)是由該基板本體之表面所形成並且具有機械加工之痕跡。
  19. 如申請專利範圍第18項所述之組件，其中- 該主要本體(210)包括經配置用於該半導體本體(2)之電性接觸之接觸結構(8)，該接觸結構(8)是配置在該半導體本體及該載板(1)之間，- 該組件包括從該載板(1)之該後側(12)延伸穿越該基板本體(13)至該接觸結構(8)之至少一個電性傳導導通連接(42、42)，以及- 該至少一個導通連接(41、42)是形成單一整體並且在垂直方向上從該邊界表面(1131)突出。
  20. 如申請專利範圍第18項所述之組件，其中該平坦化層(34)及該絕緣層(14)的每一個為經由配置作為混合層，該混合層包括一個或複數個電性傳 導子區域及一個或複數個電性絕緣子區域，其中該平坦化層及該絕緣層之該電性傳導子區域是於該接合邊界表面(1131)上彼此直接電性接觸而未具有中間層。
TW105139439A 2015-12-03 2016-11-30 用於生產複數個組件之方法及該組件 TW201732870A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015121056.8A DE102015121056A1 (de) 2015-12-03 2015-12-03 Verfahren zur Herstellung einer Mehrzahl von Bauelementen und Bauelement

Publications (1)

Publication Number Publication Date
TW201732870A true TW201732870A (zh) 2017-09-16

Family

ID=57442708

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105139439A TW201732870A (zh) 2015-12-03 2016-11-30 用於生產複數個組件之方法及該組件

Country Status (4)

Country Link
US (1) US10475955B2 (zh)
DE (2) DE102015121056A1 (zh)
TW (1) TW201732870A (zh)
WO (1) WO2017093327A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016101347A1 (de) 2016-01-26 2017-07-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Bauelementen
JP7048875B2 (ja) * 2017-08-30 2022-04-06 日亜化学工業株式会社 発光装置の製造方法
DE102017123242A1 (de) 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines oder einer Mehrzahl von Halbleiterchips und Halbleiterchip

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3977572B2 (ja) * 1999-06-09 2007-09-19 株式会社東芝 接着型半導体基板および半導体発光素子並びにこれらの製造方法
TWI240434B (en) 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
WO2012047591A1 (en) 2010-09-27 2012-04-12 Astrowatt, Inc. Electronic device including a semiconductor layer and a metal-containing layer, and a process of forming the same
WO2012164431A1 (en) * 2011-06-01 2012-12-06 Koninklijke Philips Electronics N.V. Method of attaching a light emitting device to a support substrate
CN103650171B (zh) * 2011-07-15 2018-09-18 亮锐控股有限公司 将半导体装置结合到支持衬底的方法
FR2992465B1 (fr) * 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
US9613849B2 (en) 2012-11-22 2017-04-04 Shin-Etsu Chemical Co., Ltd. Composite substrate manufacturing method, and composite substrate
FR3011383B1 (fr) 2013-09-30 2017-05-26 Commissariat Energie Atomique Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes
DE102013110853B4 (de) 2013-10-01 2020-12-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterchips
DE102014100773A1 (de) * 2014-01-23 2015-07-23 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Also Published As

Publication number Publication date
DE112016005507A5 (de) 2018-09-20
US10475955B2 (en) 2019-11-12
US20180358509A1 (en) 2018-12-13
DE102015121056A1 (de) 2017-06-08
WO2017093327A1 (de) 2017-06-08

Similar Documents

Publication Publication Date Title
US9685513B2 (en) Semiconductor structure or device integrated with diamond
KR101160316B1 (ko) 점진적인 트리밍 방법
DE102016116499B4 (de) Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
KR20180118656A (ko) 복합 웨이퍼, 반도체 디바이스, 전자 컴포넌트 및 반도체 디바이스의 제조 방법
US8119498B2 (en) Wafer bonding method and wafer stack formed thereby
US9059380B2 (en) Discontinuous patterned bonds for semiconductor devices and associated systems and methods
TW201732870A (zh) 用於生產複數個組件之方法及該組件
US20140252373A1 (en) Semiconductor Device and Method for Producing the Same
JP2014192351A (ja) 半導体装置の製造方法
KR20110120328A (ko) 회로층 전사를 갖는 다층 구조를 제조하는 방법
WO2018151950A1 (en) Bonded laser with solder-free laser active stripe in facing relationship with submount
JP2009224769A5 (zh)
WO2022202929A1 (ja) 半導体装置の製造方法、半導体装置、集積回路要素、及び、集積回路要素の製造方法
CN108074897A (zh) 在半导体部分的相反侧上具有金属化结构的半导体装置
FR2973938A1 (fr) Procédés de formation de structures semi-conductrices collées, et structures semi-conductrices formées par ces procédés
TWI528429B (zh) 半導體元件的形成方法
US20210391377A1 (en) Method of thinning a semiconductor substrate to high evenness and semiconductor substrate having a device layer of high evenness
CN103943518A (zh) 用于制造牢固接合的连接和电气连接的方法
US9184094B1 (en) Method and system for forming a membrane over a cavity
US20110227150A1 (en) Semiconductor device and method for manufacturing the same
US20180033609A1 (en) Removal of non-cleaved/non-transferred material from donor substrate
KR102328383B1 (ko) 광전자 반도체 칩을 제조하기 위한 방법, 및 광전자 반도체 칩
JP6259781B2 (ja) 三層基板の接合方法
US20210066539A1 (en) Method of Manufacturing a Semiconductor Device and Semiconductor Device
US20140308801A1 (en) Anything on Glass