WO2017073265A1 - 半導体ウェーハの両面研磨方法及びその両面研磨装置 - Google Patents

半導体ウェーハの両面研磨方法及びその両面研磨装置 Download PDF

Info

Publication number
WO2017073265A1
WO2017073265A1 PCT/JP2016/079473 JP2016079473W WO2017073265A1 WO 2017073265 A1 WO2017073265 A1 WO 2017073265A1 JP 2016079473 W JP2016079473 W JP 2016079473W WO 2017073265 A1 WO2017073265 A1 WO 2017073265A1
Authority
WO
WIPO (PCT)
Prior art keywords
surface plate
sun gear
current value
polishing
semiconductor wafer
Prior art date
Application number
PCT/JP2016/079473
Other languages
English (en)
French (fr)
Inventor
真美 佐藤
Original Assignee
株式会社Sumco
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Sumco filed Critical 株式会社Sumco
Publication of WO2017073265A1 publication Critical patent/WO2017073265A1/ja

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/013—Devices or means for detecting lapping completion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/10—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation involving electrical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/16—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation taking regard of the load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Definitions

  • the present invention relates to a double-side polishing apparatus for a semiconductor wafer and a double-side polishing method for determining a polishing end point. More specifically, the present invention relates to a semiconductor wafer double-side polishing method and a double-side polishing apparatus for obtaining a semiconductor wafer in which the difference between the maximum thickness and the minimum thickness of the entire wafer after double-side polishing is small, the flatness of the outer periphery of the wafer is good, and the variation is small. .
  • This international application claims priority based on Japanese Patent Application No. 214542 (Japanese Patent Application No. 2015-214542) filed on October 30, 2015. The entire contents of Japanese Patent Application No. 2015-214542 are incorporated herein by reference. Incorporated into this international application.
  • Both the polishing methods of Patent Documents 1 and 2 utilize a phenomenon that occurs when the main subject of polishing of the upper surface plate changes as the polishing progresses. Specifically, it is utilized that the contact of the upper surface plate shifts from “wafer” to “carrier plate” via “carrier plate and wafer”. Both polishing methods use this phenomenon to detect the friction resistance of the surface plate that becomes smaller with the lapse of the polishing time from the surface plate load current value, and the time when the surface plate load current value, that is, the friction resistance starts to rise. It is determined or estimated as the polishing end point.
  • JP 2002-144224 A (Claim 5, paragraphs [0042] to [0044], FIGS. 8 and 10) JP 2012-069897 A (Claim 1, Claim 2, paragraphs [0035] to [0037], FIG. 5)
  • a first object of the present invention is to provide a semiconductor wafer double-side polishing method for obtaining a semiconductor wafer in which the difference between the maximum thickness and the minimum thickness of the entire wafer after double-side polishing is small, the flatness of the outer periphery of the wafer is good, and the variation is small.
  • An object of the present invention is to provide a double-side polishing apparatus.
  • a second object of the present invention is to provide a double-side polishing method and a double-side polishing apparatus for a semiconductor wafer that can finish polishing at an appropriate timing.
  • the inventor substitutes another index because the timings at which the minimum value of the upper and lower surface plate load current value and the minimum value of the load current value of the sun gear or the minimum value of the load current value of the internal gear are different are generated. I guessed that.
  • the present inventor since the present inventor has a high correlation between the load current value of the sun gear or the load current value of the internal gear and the state of the polishing pad such as the contact ratio of the polishing pad to the wafer and the compression elastic modulus, It was assumed that the change in the load current value of the sun gear or the load current value of the internal gear replaced the sinking of the polishing pad to the outer periphery of the wafer.
  • the present invention has been achieved, in which a semiconductor wafer having a small thickness can be obtained.
  • a rotating surface plate having an upper surface plate and a lower surface plate, a sun gear provided at a central portion of the rotating surface plate, an internal gear provided at an outer peripheral portion of the rotating surface plate, A semiconductor held by the carrier plate using a polishing apparatus provided between the upper platen and the lower platen and provided with a carrier plate having one or more holes for holding a semiconductor wafer
  • the wafer is sandwiched between the upper surface plate and the lower surface plate, and both surfaces of the semiconductor wafer are simultaneously polished by rotating the upper surface plate and the lower surface plate.
  • a step of detecting the load current value of the sun gear or the load current value of the internal gear when both surfaces are simultaneously polished, and the detected load current value of the sun gear or the internal gear A step of calculating the load factor of the sun gear or the load factor of the internal gear from the load current value, and the step of determining the point when the calculated load factor of the sun gear or the load factor of the internal gear reaches a minimum value as the polishing end point. It is characterized by including.
  • a second aspect of the present invention is an invention based on the first aspect, wherein the load factor of the sun gear or the load factor of the internal gear is determined by specifying a maximum current value of a drive motor of the sun gear or driving of the internal gear. It is calculated from the ratio of the average value of the load current values of the plurality of sun gears detected at a fixed time of at least 3 seconds at intervals of less than 1 second with respect to the maximum current value of the motor, or at least at intervals of less than 1 second.
  • This is a double-side polishing method of a semiconductor wafer calculated from a ratio of average values of load current values of a plurality of internal gears detected in a fixed time of 3 seconds or more.
  • a third aspect of the present invention is the invention according to the first or second aspect, wherein when the load factor of the sun gear or the load factor of the internal gear, which continues to descend, rises continuously for at least three points, the minimum This is a double-side polishing method for a semiconductor wafer when the value is reached.
  • a rotating surface plate having an upper surface plate and a lower surface plate, a sun gear provided at a central portion of the rotating surface plate, an internal gear provided at an outer peripheral portion of the rotating surface plate, A carrier plate provided between the upper platen and the lower platen and provided with one or more holes for holding a semiconductor wafer, and the semiconductor wafer held by the carrier plate is placed on the upper platen
  • a detection unit for detecting the load current value of the sun gear or the load current value of the internal gear, and the detected load current value of the sun gear or the load current value of the internal gear.
  • a control unit that determines when the calculated sun gear load factor or internal gear load factor reaches a minimum value as a polishing end point.
  • the thickness difference of the wafer W is larger than the thickness of the carrier plate 20 at the start of polishing as shown in FIG.
  • the portions where the polishing pads 17 and 18 are depressed due to the above are pressed against the outer periphery of the wafer W in the direction of arrow A, and the resistance of the polishing pad to the rotational movement of the carrier plate 20 and the wafer W is increased.
  • the polishing pads 17 and 18 are not submerged, and the carrier plate 20 and the wafer W are not rotated. The resistance of the polishing pad is reduced.
  • the thickness of the carrier plate 20 becomes larger than the thickness of the wafer W as shown in FIG. 5C. Therefore, the portions where the polishing pads 17 and 18 sink due to this thickness difference are the carrier plate. 20 is pressed against the inner edge of the hole 19 in the direction of arrow B, and the resistance of the polishing pad to the rotational movement of the carrier plate 20 and the wafer W increases.
  • the change in the surface state of the polishing pad due to the accumulation of the usage time for polishing and the change in the amount of polishing slurry accompanying the change in the surface state are deeply related to the change in the load current value of the sun gear or the load current value of the internal gear.
  • the sinking of the polishing pad to the outer periphery of the wafer is detected by a change in the load ratio of the sun gear or the internal gear calculated from the load current value of the sun gear being polished or the load current value of the internal gear, The point in time when the load factor of the sun gear or the load factor of the internal gear reaches the minimum value is determined as the polishing end point.
  • the polishing method and the polishing apparatus of the present invention it is possible to obtain a semiconductor wafer in which the difference between the maximum thickness and the minimum thickness of the entire wafer is small, the flatness of the outer peripheral portion of the wafer is good, and the variation is small.
  • the polishing end point is determined when the load ratio of the sun gear or the load ratio of the internal gear calculated from the load current value of the sun gear or the load current value of the internal gear reaches a minimum value. Therefore, the sun gear load information or the internal gear load information can be obtained with higher accuracy.
  • the load factor of the sun gear or the load factor of the internal gear is set to an interval of less than 1 second with respect to the respective maximum current values of the sun gear drive motor or the internal gear drive motor.
  • the load factor is 100% when the average value of the load current values is equal to the motor specification maximum capacity.
  • the control unit polishes the time when the load ratio of the sun gear or the load ratio of the internal gear calculated from the load current value of the sun gear or the load current of the internal gear reaches a minimum value. Since the end point is determined, the polishing can be finished at an appropriate timing, and the sun gear load information or the internal gear load information can be obtained with higher accuracy.
  • FIG. 1 It is a figure which shows typically the structure of the double-side polish apparatus of the semiconductor wafer which concerns on this embodiment. It is a flowchart which shows the grinding
  • FIG. 5 (a) shows the relationship between the wafer and the carrier plate at the start of polishing
  • FIG. 5 (b) shows the relationship between the wafer and the carrier plate at the end of polishing
  • FIG. 5 (b) shows the polishing continued after the end of polishing. The relationship between the wafer and the carrier plate is shown.
  • the double-side polishing apparatus 10 of the present invention includes an upper surface plate 11 and a rotating surface plate 13 having a lower surface plate 12 facing the upper surface plate 11, and a sun gear 14 provided at the center of the rotating surface plate 13. And an internal gear 16 provided in an annular shape on the outer peripheral portion of the rotating surface plate 13. Polishing pads 17 and 18 are respectively affixed to the lower surface side that is the polishing surface of the upper surface plate 11 and the upper surface side that is the polishing surface of the lower surface plate 12.
  • the upper surface plate 11 is rotationally driven by a motor 21, the lower surface plate 12 is rotated by a motor 22, the sun gear 14 is rotated by a motor 24, and the internal gear 16 is driven by a motor 26.
  • the double-side polishing apparatus 10 is provided between the upper surface plate 11 and the lower surface plate 12 and has one or more (one in the illustrated example) holes 19 for holding the semiconductor wafer W, and in the illustrated example, five carriers.
  • a plate 20 is provided.
  • the number of carrier plates is not limited to five.
  • a semiconductor wafer (silicon wafer in this embodiment) W is held in the hole 19. With this configuration, a plurality of semiconductor wafers are simultaneously polished (batch processing).
  • this apparatus 10 rotates the sun gear 14 and the internal gear 16 by the motors 24 and 26 to cause the carrier plate 20 to perform planetary motions of revolution and rotation, and both sides of the planetary gear system.
  • It is a polishing apparatus. That is, while supplying the polishing slurry from a polishing slurry supply device (not shown), the carrier plate 20 is caused to make a planetary movement, and at the same time, the upper surface plate 11 and the lower surface plate 12 are rotated relative to the carrier plate 20, The polishing pads 17 and 18 affixed to the platen 11 and the lower surface plate 12, respectively, and both surfaces of the wafer W held in the holes 19 of the carrier plate 20 are slid to simultaneously polish both surfaces of the wafer W, and the wafer W is mirror-finished. Configured as follows.
  • the motor 21 that rotationally drives the upper surface plate 11 is provided with an upper surface plate load current value detection unit 31, and the motor 22 that rotationally drives the lower surface plate 12 is provided with a lower surface plate load current value detection unit 32.
  • a sun gear load current value detector 34 is provided in the motor 24 that rotationally drives the sun gear 14
  • an internal gear load current value detector 36 is provided in the motor 26 that rotationally drives the internal gear 16.
  • the sun gear load current value detector 34 detects the sun gear load current value at intervals of less than 1 second, and the internal gear load current value detector 36 at intervals of less than 1 second. Detects the load current value of the internal gear.
  • the control unit 40 statistically processes a plurality of sun gear load current values or internal gear load current values detected for a certain period of time in which sufficient detection sensitivity is obtained, for example, at least 3 seconds, to obtain a sun gear load current value or an internal gear. Each average value of the load current value is calculated.
  • the detection frequency of the detection units 34 and 36 is preferably 0.1 to 0.5 seconds.
  • the operation of the double-side polishing apparatus 10 of this embodiment will be described.
  • the upper surface plate 11 is lowered under the control of the control unit 40.
  • the wafer W held on the carrier plate 20 is sandwiched between the upper surface plate 11 and the lower surface plate 12 and is pressed with a predetermined load.
  • the upper surface plate 11 and the lower surface plate 12 are rotationally driven by motors 21 and 22, and the carrier plate 20 revolves around the sun gear 14 while rotating while supplying the polishing slurry from a polishing slurry supply device (not shown).
  • both surfaces of the wafer W are simultaneously polished by the polishing pads 17 and 18.
  • the sun gear load current value detection unit 31 detects the sun gear load current value and transmits it to the control unit 40.
  • the control unit 40 statistically processes a plurality of sun gear load current values detected by the sun gear load current value detection unit 31 at intervals of less than 1 second for a certain period of time of at least 3 seconds at which sufficient detection sensitivity is obtained. Calculate the average value of the sun gear load current value. As described above, the ratio of the average value of the sun gear load current value to the maximum specification current value of the sun gear drive motor is obtained, and this is used as the sun gear load factor.
  • FIG. 3 shows the change state of the sun gear load factor at the start of polishing
  • FIG. 5 (b) shows the relationship between the wafer and the carrier plate at the end of polishing
  • FIG. 5 (b) shows the polishing continued after the end of polishing.
  • the relationship between the wafer and the carrier plate is shown.
  • symbol (a) indicates the relationship between the wafer and the carrier plate at the start of polishing shown in FIG.
  • symbol (b) indicates the relationship between the wafer and the carrier plate at the end of polishing shown in FIG. 5 (b).
  • symbol (c) shows the relationship between the wafer and the carrier plate when polishing is continued even after the polishing shown in FIG.
  • the reason why the present invention determines the polishing end point from the change state of the sun gear load factor is that the change in the resistance of the polishing pad with respect to the rotational movement of the carrier plate 20 and the wafer W correlates with the sun gear load factor.
  • the portions where the polishing pads 17 and 18 sink due to this thickness difference are the outer peripheral portions of the wafer W.
  • the resistance of the polishing pad against the rotational movement of the carrier plate 20 and the wafer W is increased.
  • the polishing pads 17 and 18 are not submerged, and the carrier plate 20 and the wafer W are not rotated.
  • the resistance of the polishing pad is reduced.
  • the thickness of the carrier plate 20 becomes larger than the thickness of the wafer W as shown in FIG. 5C. Therefore, the portions where the polishing pads 17 and 18 sink due to this thickness difference are the carrier plate. 20 is pressed against the inner edge of the hole 19 in the direction of the arrow, and the resistance of the polishing pad to the rotational movement of the carrier plate 20 and the wafer W increases. That is, when the sinking behavior of the polishing pads 17 and 18 between the wafer W and the carrier plate 20 changes during polishing, the ease of rotation of the carrier plate changes and the sun gear load factor changes.
  • the wrinkle controller 40 determines the polishing end point from the change in the sun gear load factor that correlates with the behavior of the polishing pad. Specifically, when the sun gear load factor that continues to decrease as shown in FIG. 3 has increased continuously for at least three points, it is determined that the sun gear load factor has reached the minimum value, and the polishing end point is determined (see FIG. 2). Thereby, it is possible to reliably prevent a determination error of the polishing end point.
  • the polishing end point is determined from the change in the sun gear load factor, but instead of the sun gear, the polishing end point is determined from the change in the load factor of the internal gear that exhibits the same behavior as the sun gear. Also good.
  • Example 1 A silicon wafer having a diameter of 300 mm and a thickness of 785 to 790 ⁇ m was polished using a planetary motion type double-side polishing apparatus as shown in FIG.
  • the polishing pad was a urethane polishing pad
  • the polishing slurry was a slurry containing abrasive grains.
  • the number of carrier plates was five, and the one made of stainless steel with a thickness of 774 ⁇ m and one hole was used.
  • the final target wafer thickness was 774 ⁇ m.
  • the wafer held on the carrier plate was sandwiched between the upper surface plate and the lower surface plate, and the processing surface pressure was set to 150 g / cm 2 .
  • the upper surface plate and the lower surface plate were rotated and rotated while the carrier plate was rotated while supplying the polishing slurry, and both surfaces of the wafer were simultaneously polished by the polishing pad.
  • This polishing process was performed for 10 batches to polish 50 silicon wafers.
  • the situation up to symbol (b) in FIG. 3 shows a situation in which the sun gear load factor changes with the lapse of the double-side polishing time of the wafer at this time. As will be described later, in Example 1, since the polishing is completed at the portion up to the reference symbol (b) in FIG. 3, the reference symbol (c) is not performed.
  • the sun gear load current value detection unit 34 shown in FIG. 1 detects the sun gear load current value every 0.1 second and transmits it to the control unit 40.
  • the control unit 40 obtains a ratio of the average value of the plurality of sun gear load current values transmitted from the sun gear load current value detection unit 34 for 3 seconds to the maximum specification current value of the sun gear drive motor, and obtains this ratio as the sun gear load factor.
  • Calculated as The control unit 40 determines that the sun gear load factor has reached the minimum value when the sun gear load factor that continues to decrease has increased continuously for three points, and determines that the point of time reached the portion indicated by the symbol (c) in FIG. It was determined.
  • Example 2 Using the same silicon wafer as in Example 1, the wafer was polished under the same polishing conditions as in Example 1.
  • the internal gear load current value detection unit 36 shown in FIG. 1 detects the internal gear load current value every 0.1 second and transmits it to the control unit 40.
  • the control unit 40 obtains the ratio of the average value of the plurality of internal gear load current values transmitted from the internal gear load current value detection unit 36 for 3 seconds to the maximum specified current value of the drive motor of the internal gear, and obtains this ratio. Calculated as the internal gear load factor.
  • the control unit 40 determines that the internal gear load factor has reached a minimum value when the internal gear load factor, which continues to decrease, has risen continuously for three points, and has determined that the polishing has ended.
  • Example 1 Using the same silicon wafer as in Example 1, the wafer was polished under the same polishing conditions as in Example 1.
  • the upper platen load current value detection unit 31 shown in FIG. 1 detects the upper platen load current value every 0.1 second and transmits it to the control unit 40.
  • the control unit 40 obtains a ratio of an average value of a plurality of upper surface plate load current values transmitted from the upper surface plate load current value detection unit 31 to the specification maximum current value of the drive motor of the upper surface plate for 3 seconds,
  • the upper platen load current value was defined as the upper platen load factor.
  • FIG. 4 shows a situation where the upper platen load factor changes with the lapse of the double-side polishing time of the wafer at this time.
  • the load factor detection interval shown in FIG. 4 is significantly larger than the actual detection interval in order to facilitate understanding, as in FIG.
  • the control unit 40 determined that the upper platen load factor, which continued to descend, increased continuously for 3 points as the polishing end point (indicated by symbol (d) in FIG. 4).
  • the average thickness of the wafer is measured using a flatness measuring device (manufactured by KLA-Tencor: WaferSight 2), the carrier thickness is measured using a micrometer (manufactured by Mitutoyo), and the gap is determined from these measured values. It was.
  • GBIR is an index of the overall shape of the wafer
  • ESFQR is an index of the shape of the outer periphery of the wafer.
  • GBIR and ESFQR were each measured using a flatness measuring device (KLA-Tencor: WaferSight 2).
  • GBIR was obtained by calculating the difference between the maximum thickness and the minimum thickness of the entire wafer on the basis of the back surface of the wafer when it was assumed that the back surface of the wafer was completely adsorbed.
  • ESFQR also uses the least-squares method for the surface of each sample in a sector-shaped area (sector) formed in the outer peripheral area of the entire circumference of the wafer, based on the assumption that the back face of the wafer is completely absorbed. It was obtained by calculating the maximum displacement amount from the reference surface obtained by the above. ESFQR means that the smaller the value, the higher the flatness. The range of 2 mm from the outer periphery of the wafer was excluded from measurement.
  • Example 1 the average value and standard deviation of the gaps were ⁇ 0.60 ⁇ m and 0.35 ⁇ m in Comparative Example 1, while those in Example 1 were ⁇ 0.39 ⁇ m and 0.32 ⁇ m. In Example 2, they were +0.12 and 0.20. Regarding the standard deviation of the gap of Example 1 and the average value of the gap, Examples 1 and 2 were better than Comparative Example 1.
  • the average value and standard deviation of GBIR were 180.47 nm and 22.01 nm in Comparative Example 1, whereas those in Example 1 were 110.74 nm and 15.32 nm, and in Example 2, 115.53 nm and It was 14.51 nm. Examples 1 and 2 were smaller than Comparative Example 1 in terms of the average value and standard deviation of GBIR.
  • polishing method of a semiconductor wafer which can complete
  • a double-side polishing method can be provided.

Abstract

本発明の半導体ウェーハの両面研磨方法は、半導体ウェーハの両面を同時研磨する際のサンギアの負荷電流値又はインターナルギアの負荷電流値を検出し、検出したサンギアの負荷電流値又はインターナルギアの負荷電流値からサンギアの負荷率又はインターナルギアの負荷率を算出し、算出したサンギアの負荷率又はインターナルギアの負荷率が極小値に到達した時点を研磨終点と判定する方法である。

Description

半導体ウェーハの両面研磨方法及びその両面研磨装置
　本発明は、研磨終了時点を判定する半導体ウェーハの両面研磨装置及びその両面研磨方法に関する。更に詳しくは、両面研磨後にウェーハ全体の最大厚みと最小厚みの差が小さく、ウェーハ外周部の平坦度が良好でかつそのばらつきが小さい半導体ウェーハを得る半導体ウェーハの両面研磨方法及びその両面研磨装置に関する。なお、本国際出願は、２０１５年１０月３０日に出願した日本国特許出願第２１４５４２号（特願２０１５－２１４５４２）に基づく優先権を主張するものであり、特願２０１５－２１４５４２の全内容を本国際出願に援用する。
　従来、この種の半導体ウェーハの両面研磨方法として、上下定盤の負荷電流値が減少から増加に転じたとき、研磨を終了する方法が提案されている（例えば、特許文献１参照。）。また一定時間内における定盤負荷電流値の標準偏差を基準時間毎に所定期間算出し、この標準偏差が所定の値に達すると、研磨の終了時点であると推定する半導体ウェーハの研磨方法が提案されている（例えば、特許文献２参照。）。
　特許文献１及び２の研磨方法とも、上定盤の研磨対象となる主体が研磨進行とともに変化することにより生じる現象を利用している。具体的には、上定盤の接触が「ウェーハ」から「キャリアプレートとウェーハ」を経て「キャリアプレート」に移行することを利用している。両研磨方法ともこの現象を利用して、研磨時間の経過とともに小さくなる定盤の摩擦抵抗を定盤負荷電流値で検知し、この定盤負荷電流値、即ち摩擦抵抗が上昇に転じた時点を研磨終点として決定又は推定している。
特開２００２－１４４２２４号公報（請求項５、段落[００４２]～[００４４]、図８、図１０） 特開２０１２－０６９８９７号公報（請求項１、請求項２、段落[００３５]～[００３７]、図５）
  しかしながら、特許文献１及び２の研磨方法のように、ウェーハの厚みをキャリアプレートの厚みと同等程度に仕上げることを目的とした場合、このように仕上げても、キャリアプレートの形状、キャリアプレート本体の保持孔の内周に沿って設けられるリング状の樹脂インサートの形状、上下定盤の研磨面に貼付される研磨パッドの状態、研磨スラリーの温度等のばらつきにより、研磨済みのウェーハを研磨バッチ毎に比較した場合、バッチ間で研磨済みのウェーハの外周部において、平坦度のばらつきが生じる問題点があった。
  本発明の第１の目的は、両面研磨後にウェーハ全体の最大厚みと最小厚みの差が小さく、ウェーハ外周部の平坦度が良好でかつそのばらつきが小さい半導体ウェーハを得る半導体ウェーハの両面研磨方法及びその両面研磨装置を提供することにある。本発明の第２の目的は、適切なタイミングで研磨を終了させることができる半導体ウェーハの両面研磨方法及びその両面研磨装置を提供することにある。
  先ず、本発明者は、上下定盤負荷電流値の極小値とサンギアの負荷電流値又はインターナルギアの負荷電流値の極小値のそれぞれ発生するタイミングが異なることから両者が別の指標を代替していると推測した。次に、本発明者は、サンギアの負荷電流値又はインターナルギアの負荷電流値が研磨パッドのウェーハへの接触率や圧縮弾性率などの研磨パッドの状態との相関が高いことから、研磨中のサンギアの負荷電流値又はインターナルギアの負荷電流値の変化はウェーハ外周部への研磨パッドの沈み込みを代替していると推測した。こうしてサンギアの負荷電流値又はインターナルギアの負荷電流値が最も小さいところを研磨終点とすることで、ウェーハ全体の最大厚みと最小厚みの差が小さく、ウェーハ外周部の平坦度が良好でかつそのばらつきが小さい半導体ウェーハが得られる本発明に到達した。
  本発明の第１の観点は、上定盤及び下定盤を有する回転定盤と、前記回転定盤の中心部に設けられたサンギアと、前記回転定盤の外周部に設けられたインターナルギアと、前記上定盤と前記下定盤との間に設けられ、半導体ウェーハを保持する１つ以上の孔が設けられたキャリアプレートとを備えた研磨装置を用いて、前記キャリアプレートで保持された半導体ウェーハを前記上定盤と前記下定盤により挟持し、前記上定盤と前記下定盤を回転動作させることにより、前記半導体ウェーハの両面を同時研磨する半導体ウェーハの両面研磨方法において、前記半導体ウェーハの両面を同時研磨する際の前記サンギアの負荷電流値又はインターナルギアの負荷電流値を検出する工程と、前記検出したサンギアの負荷電流値又はインターナルギアの負荷電流値からサンギアの負荷率又はインターナルギアの負荷率を算出する工程と、前記算出したサンギアの負荷率又はインターナルギアの負荷率が極小値に到達した時点を研磨終点と判定する工程とを含むことを特徴とする。
  本発明の第２の観点は、第１の観点に基づく発明であって、前記サンギアの負荷率又は前記インターナルギアの負荷率を、前記サンギアの駆動モータの仕様最大電流値又は前記インターナルギアの駆動モータの仕様最大電流値に対する、１秒未満の間隔で少なくとも３秒以上の一定時間で検出した複数の前記サンギアの負荷電流値の平均値の比から算出するか、又は１秒未満の間隔で少なくとも３秒以上の一定時間で検出した複数の前記インターナルギアの負荷電流値の平均値の比から算出する半導体ウェーハの両面研磨方法である。
　本発明の第３の観点は、第１又は第２の観点の発明であって、下降を続ける前記サンギアの負荷率又は前記インターナルギアの負荷率が少なくとも３ポイント連続して上昇したときを前記極小値に到達した時点とする半導体ウェーハの両面研磨方法である。
　本発明の第４の観点は、上定盤及び下定盤を有する回転定盤と、前記回転定盤の中心部に設けられたサンギアと、前記回転定盤の外周部に設けられたインターナルギアと、前記上定盤と前記下定盤との間に設けられ、半導体ウェーハを保持する１つ以上の孔が設けられたキャリアプレートとを備え、前記キャリアプレートで保持された半導体ウェーハを前記上定盤と前記下定盤により挟持し、前記上定盤と前記下定盤を回転動作させることにより、前記半導体ウェーハの両面を同時研磨する半導体ウェーハの両面研磨装置において、前記半導体ウェーハの両面を同時研磨する際の前記サンギアの負荷電流値又はインターナルギアの負荷電流値を検出する検出部と、前記検出したサンギアの負荷電流値又はインターナルギアの負荷電流値からサンギアの負荷率又はインターナルギアの負荷率を算出し、前記算出したサンギアの負荷率又はインターナルギアの負荷率が極小値に到達した時点を研磨終点と判定する制御部とを含むことを特徴とする。
　本発明の第１の観点の研磨方法及び第４の観点の研磨装置では、図５（ａ）に示すように研磨開始時ではウェーハＷの厚みがキャリアプレート２０の厚みより大きいため、この厚み差に起因して研磨パッド１７、１８の沈み込んだ部分はウェーハＷの外周部に矢印Ａの方向に押し付けられ、キャリアプレート２０とウェーハＷの回転移動に対する研磨パッドの抵抗力が高まる。研磨が進んで、図５（ｂ）に示すようにウェーハＷの厚みがキャリアプレート２０の厚みが同じになると、研磨パッド１７、１８の沈み込みはなくなり、キャリアプレート２０とウェーハＷの回転移動に対する研磨パッドの抵抗力が低下する。更に研磨が進むと、図５（ｃ）に示すようにキャリアプレート２０の厚みがウェーハＷの厚みより大きくなるため、この厚み差に起因して研磨パッド１７、１８の沈み込んだ部分はキャリアプレート２０の孔１９の内縁部に矢印Ｂの方向に押し付けられ、キャリアプレート２０とウェーハＷの回転移動に対する研磨パッドの抵抗力が高まる。
　研磨への使用時間の累積による研磨パッドの表面状態の変化やこの表面状態の変化に伴う研磨スラリー量の変化は、サンギアの負荷電流値又はインターナルギアの負荷電流値の変化に深く関係する。本発明では、ウェーハ外周部への研磨パッドの沈み込みを研磨中のサンギアの負荷電流値又はインターナルギアの負荷電流値から算出されたサンギアの負荷率又はインターナルギアの負荷率の変化で検出し、サンギアの負荷率又はインターナルギアの負荷率が極小値に到達した時点を研磨終点と判定する。これにより、本発明の研磨方法及び研磨装置によれば、ウェーハ全体の最大厚みと最小厚みの差が小さく、ウェーハ外周部の平坦度が良好でかつそのばらつきが小さい半導体ウェーハを得ることができる。
　また本発明の第１の観点の研磨方法では、サンギアの負荷電流値又は前記インターナルギアの負荷電流値から算出されたサンギアの負荷率又はインターナルギアの負荷率が極小値に到達した時点を研磨終点と判定するため、より高い精度でサンギアの負荷情報又はインターナルギアの負荷情報が得られる。
　本発明の第２の観点の研磨方法では、サンギアの負荷率又は前記インターナルギアの負荷率を、前記サンギアの駆動モータ又は前記インターナルギアの駆動モータの各仕様最大電流値に対する、１秒未満の間隔で少なくとも３秒以上の一定時間で検出した複数の前記サンギアの負荷電流値の平均値の比又は複数の前記インターナルギアの負荷電流値の平均値の比から算出するため、前記負荷電流値の変化をより把握し易くなり、サンギア又はインターナルギアに関するより高い精度の負荷情報を得ることができる。ここで、負荷電流値の平均値がモータ仕様最大容量に等しいときを負荷率１００％とする。
  本発明の第３の観点の研磨方法では、下降を続ける前記サンギアの負荷率又は前記インターナルギアの負荷率が少なくとも３ポイント連続して上昇したときを前記極小値に到達した時点とすることにより、研磨終点の誤判定を確実に防止することができる。
  本発明の第４の観点の研磨装置では、制御部がサンギアの負荷電流値又はインターナルギアの負荷電流値から算出されたサンギアの負荷率又はインターナルギアの負荷率が極小値に到達した時点を研磨終点と判定するため、適切なタイミングで研磨を終了させることができるとともに、より高い精度でサンギアの負荷情報又はインターナルギアの負荷情報が得られる。
本実施形態に係る半導体ウェーハの両面研磨装置の構成を模式的に示す図である。 本実施形態に係る半導体ウェーハの両面研磨装置による研磨処理手順を示すフローチャートである。 実施例１に係る半導体ウェーハの両面研磨時間の経過に従ってサンギア負荷率が変化する状況を模式的に示す図である。 比較例１に係る半導体ウェーハの両面研磨時間の経過に従って上定盤負荷率が変化する状況を模式的に示す図である。 本実施形態に係るサンギア負荷率が極小値に至る前後の研磨パッドのウェーハへの挙動を模式的に示す図である。図５（ａ）は研磨開始時のウェーハとキャリアプレートの関係を、図５（ｂ）は研磨終了時のウェーハとキャリアプレートの関係を、図５（ｂ）は研磨終了後も研磨を続けたときのウェーハとキャリアプレートの関係をそれぞれ示す。
  以下、本発明の半導体ウェーハの両面研磨装置の一実施形態について、図面に基づいて詳しく説明する。図１に示すように、本発明の両面研磨装置１０は、上定盤１１とこれに対向する下定盤１２を有する回転定盤１３と、回転定盤１３の中心部に設けられたサンギア１４と、回転定盤１３の外周部に円環状に設けられたインターナルギア１６とを備える。上定盤１１の研磨面である下面側及び下定盤１２の研磨面である上面側には、それぞれ研磨パッド１７及び１８がそれぞれ貼付される。上定盤１１はモータ２１により、下定盤１２はモータ２２により、サンギア１４はモータ２４により、インターナルギア１６はモータ２６により、各別に回転駆動されるようになっている。
  また両面研磨装置１０は、上定盤１１と下定盤１２との間に設けられ、半導体ウェーハＷを保持する１つ以上（図示例では１つの）の孔１９を有する、図示例で５つのキャリアプレート２０を備える。なお、キャリアプレートの数は５つに限らない。図示例では、孔１９に半導体ウェーハ（本実施形態ではシリコンウェーハ）Ｗが保持されている。この構成により、複数の半導体ウェーハを同時に研磨処理（バッチ処理）するようになっている。
  ここで、この装置１０は、サンギア１４とインターナルギア１６とをモータ２４及び２６により回転させることにより、キャリアプレート２０に、公転運動及び自転運動の遊星運動をさせることができる、遊星歯車方式の両面研磨装置である。即ち、図示しない研磨スラリー供給装置から研磨スラリーを供給しながら、キャリアプレート２０を遊星運動させ、同時に上定盤１１及び下定盤１２をキャリアプレート２０に対して相対的に回転させることにより、上定盤１１及び下定盤１２にそれぞれ貼付した研磨パッド１７、１８とキャリアプレート２０の孔１９に保持したウェーハＷの両面とを摺動させてウェーハＷの両面を同時に研磨し、ウェーハＷを鏡面加工するように構成される。
  また、上定盤１１を回転駆動するモータ２１には上定盤負荷電流値検出部３１が設けられ、下定盤１２を回転駆動するモータ２２には下定盤負荷電流値検出部３２が設けられる。更に、サンギア１４を回転駆動するモータ２４にはサンギア負荷電流値検出部３４が設けられ、インターナルギア１６を回転駆動するモータ２６にはインターナルギア負荷電流値検出部３６が設けられる。これらの負荷電流値検出部３１、３２、３４及び３６は制御部４０に接続される。
　本実施形態では、ウェーハＷの研磨時において、サンギア負荷電流値検出部３４は１秒未満の間隔でサンギアの負荷電流値を検出し、インターナルギア負荷電流値検出部３６は１秒未満の間隔でインターナルギアの負荷電流値を検出する。制御部４０は、十分な検出感度が得られる一定時間、例えば少なくとも３秒以上の時間に検出した複数のサンギア負荷電流値又はインターナルギア負荷電流値を統計処理して、サンギア負荷電流値又はインターナルギア負荷電流値の各平均値を算出する。サンギアの駆動モータの仕様最大電流値又はインターナルギアの駆動モータの仕様最大電流値に対する上記サンギア負荷電流値の平均値の比又は上記インターナルギア負荷電流値の平均値の比をそれぞれサンギア負荷率又はインターナルギア負荷率とする。上記検出部３４及び３６の検出頻度は、０．１～０．５秒間隔が好ましい。
  次に、本実施形態の両面研磨装置１０の動作を説明する。上記のように構成された両面研磨装置１０では、キャリアプレート２０の孔１９に研磨前のウェーハＷが設置されると、制御部４０の制御により、上定盤１１が下降する。そして、キャリアプレート２０に保持されたウェーハＷが上定盤１１及び下定盤１２により挟まれ、所定の荷重で押圧された状態となる。続いて、上定盤１１及び下定盤１２がモータ２１及び２２により回転駆動され、図示しない研磨スラリー供給装置から研磨スラリーを供給しつつキャリアプレート２０が自転しながらサンギア１４の周りを公転する。これにより、ウェーハＷの両面が研磨パッド１７及び１８によって同時に研磨される。
  図２に示すように、ウェーハＷの研磨が開始されると、サンギア負荷電流値検出部３１はサンギア負荷電流値を検出してこれを制御部４０に送信する。制御部４０は、十分な検出感度が得られる少なくとも３秒以上の一定時間にサンギア負荷電流値検出部３１が１秒未満の間隔で検出した複数のサンギア負荷電流値を統計処理して、これらのサンギア負荷電流値の平均値を算出する。前述したように、サンギアの駆動モータの仕様最大電流値に対するサンギア負荷電流値の平均値の比を求め、これをサンギア負荷率とする。
  研磨開始からのサンギア負荷率の変化は、図３に示すように、研磨時間の経過とともに減少する。なお、図３に示す負荷率の検出間隔は、理解を容易にするために、実際の検出間隔よりも大幅に拡大している。このサンギア負荷率の変化状況は、図５に示される。図５（ａ）は研磨開始時のウェーハとキャリアプレートの関係を、図５（ｂ）は研磨終了時のウェーハとキャリアプレートの関係を、図５（ｂ）は研磨終了後も研磨を続けたときのウェーハとキャリアプレートの関係をそれぞれ示す。図３中、符号（ａ）は、図５（ａ）に示される研磨開始時のウェーハとキャリアプレートの関係を示す。図３中、符号（ｂ）は、図５（ｂ）に示される研磨終了時のウェーハとキャリアプレートの関係を示す。図３中、符号（ｃ）は、図５（ｂ）に示される研磨終了後も研磨を続けたときのウェーハとキャリアプレートの関係を示す。
  本発明がサンギア負荷率の変化状況から研磨終了時点を判定するのは、キャリアプレート２０とウェーハＷの回転移動に対する研磨パッドの抵抗力の変化がサンギア負荷率と相関することによる。図５（ａ）に示すように研磨開始時ではウェーハＷの厚みがキャリアプレート２０の厚みより大きいため、この厚み差に起因して研磨パッド１７、１８の沈み込んだ部分はウェーハＷの外周部に矢印方向に押し付けられ、キャリアプレート２０とウェーハＷの回転移動に対する研磨パッドの抵抗力が高まる。研磨が進んで、図５（ｂ）に示すようにウェーハＷの厚みがキャリアプレート２０の厚みが同じになると、研磨パッド１７、１８の沈み込みはなくなり、キャリアプレート２０とウェーハＷの回転移動に対する研磨パッドの抵抗力が低下する。更に研磨が進むと、図５（ｃ）に示すようにキャリアプレート２０の厚みがウェーハＷの厚みより大きくなるため、この厚み差に起因して研磨パッド１７、１８の沈み込んだ部分はキャリアプレート２０の孔１９の内縁部に矢印方向に押し付けられ、キャリアプレート２０とウェーハＷの回転移動に対する研磨パッドの抵抗力が高まる。即ち、ウェーハＷとキャリアプレート２０との間への研磨パッド１７、１８の沈み込み挙動が研磨中に変化することでキャリアプレートの回転のしやすさが変わり、サンギア負荷率が変化していることが推測される。特にサンギア負荷率が極小値となる図５（ｂ）に示す状態では、ウェーハ外周部への研磨パッド１７、１８の沈み込みが最も小さく、この時点を研磨終了時点とすることで、研磨後のウェーハ外周部の平坦度が向上する。
  制御部４０は、上記研磨パッドの挙動と相関するサンギア負荷率の変化から、研磨終了時点を判定する。具体的には、図３に示す、下降を続けるサンギア負荷率が少なくとも３ポイント連続して上昇したときをサンギア負荷率が極小値に達したとして、研磨終了時点と判定する（図２参照）。これにより、研磨終点の判定ミスを確実に防止することができる。
  なお、上記実施の形態では、サンギア負荷率の変化から研磨終了時点を判定したが、サンギアの代わりに、サンギアと同様の挙動を示すインターナルギアの負荷率の変化から、研磨終了時点を判定してもよい。
　次に本発明の実施例を比較例とともに詳しく説明する。
　＜実施例１＞
　直径３００ｍｍ、厚み７８５～７９０μｍのシリコンウェーハを図１に示すような遊星運動式両面研磨装置を用いて研磨した。また、研磨パッドは、ウレタン製研磨パッドを用い、研磨スラリーには、砥粒を含むスラリーを用いた。キャリアプレートは５つであって、ステンレス製の厚み７７４μｍの、孔数が１つのものを用いた。最終目標とするウェーハの厚みは７７４μｍとした。
  キャリアプレートに保持されたウェーハを上定盤及び下定盤により挟み、加工面圧を１５０ｇ／ｃｍ2に設定した。上記研磨条件で、上定盤及び下定盤を回転駆動し、研磨スラリーを供給しつつキャリアプレートを自転させながら公転させ、ウェーハの両面を研磨パッドによって同時に研磨した。この研磨処理を１０バッチ処理行い、５０枚のシリコンウェーハを研磨した。このときのウェーハの両面研磨時間の経過に従ってサンギア負荷率が変化する状況を図３の符号（ｂ）までの図に示す。後述するように本実施例１では、図３の符号（ｂ）までの部分で研磨は終了するため、符号（ｃ）の部分は行われていない。
  図１に示されるサンギア負荷電流値検出部３４により０．１秒毎にサンギア負荷電流値を検出し、これを制御部４０に送信した。制御部４０は、サンギアの駆動モータの仕様最大電流値に対する、３秒間にサンギア負荷電流値検出部３４から送信されてきた複数のサンギア負荷電流値の平均値の比を求め、これをサンギア負荷率として算出した。制御部４０は、下降を続けるサンギア負荷率が３ポイント連続して上昇したときをサンギア負荷率が極小値に達したとして、図３の符号（ｃ）で示す部分に到達した時点を研磨終了時点と判定した。
　＜実施例２＞
　実施例１と同じシリコンウェーハを用いて、実施例１と同じ研磨条件にてウェーハを研磨した。実施例２では、図１に示されるインターナルギア負荷電流値検出部３６により０．１秒毎にインターナルギア負荷電流値を検出し、これを制御部４０に送信した。制御部４０は、インターナルギアの駆動モータの仕様最大電流値に対する、３秒間にインターナルギア負荷電流値検出部３６から送信されてきた複数のインターナルギア負荷電流値の平均値の比を求め、これをインターナルギア負荷率として算出した。制御部４０は、下降を続けるインターナルギア負荷率が３ポイント連続して上昇したときをインターナルギア負荷率が極小値に達したとして、研磨終了時点と判定した。
　＜比較例１＞
　実施例１と同じシリコンウェーハを用いて、実施例１と同じ研磨条件にてウェーハを研磨した。 図１に示される上定盤負荷電流値検出部３１により０．１秒毎に上定盤負荷電流値を検出し、これを制御部４０に送信した。制御部４０は、上定盤の駆動モータの仕様最大電流値に対する、上定盤負荷電流値検出部３１から３秒間送信されてきた複数の上定盤負荷電流値の平均値の比を求め、これを上定盤負荷電流値を上定盤負荷率とした。このときのウェーハの両面研磨時間の経過に従って上定盤負荷率が変化する状況を図４に示す。なお、図４に示す負荷率の検出間隔は、図３と同様に、理解を容易にするために、実際の検出間隔よりも大幅に拡大している。制御部４０は、下降を続ける上定盤負荷率が３ポイント連続して上昇したときを研磨終了時点（図４の符号（ｄ）で示す）と判定した。
  ＜比較評価＞
　実施例１、２と比較例１で研磨終了時点で得られたそれぞれ５０枚のサンプルとなるシリコンウェーハについて、(1) ウェーハ中心部の厚さからキャリアプレートの厚さを差し引いた差（以下、ギャップという。）、(2) ＧＢＩＲ（Grobal Backside Ideal focalplane Range）、(3)ＥＳＦＱＲ（Edge flatness metric, Sector based, Front surface referenced, Site Front least sQuares Range）を、平均値と標準偏差でそれぞれ評価した。その結果を表１に示す。表１中、Ｎはサンプル数を意味する。
　ウェーハの平均厚さを平坦度測定装置（ＫＬＡ－Ｔｅｎｃｏｒ社製：ＷａｆｅｒＳｉｇｈｔ２）用いて測定し、またキャリア厚さをマイクロメータ（ミツトヨ社製）を用いて測定し、これらの測定値からギャップを求めた。ＧＢＩＲはウェーハの全体形状の指標となり、ＥＳＦＱＲはウェーハ外周部の形状の指標となる。ＧＢＩＲ及びＥＳＦＱＲは、それぞれ平坦度測定装置（ＫＬＡ－Ｔｅｎｃｏｒ社製：ＷａｆｅｒＳｉｇｈｔ２）を用いて測定した。ＧＢＩＲは、具体的にはウェーハの裏面を完全に吸着したと仮定した場合におけるウェーハの裏面を基準として、ウェーハ全体の最大厚みと最小厚みとの差を算出することにより求めた。またＥＳＦＱＲもウェーハの裏面を完全に吸着したと仮定した場合におけるウェーハの裏面を基準として、ウェーハ全周の外周領域に複数形成した扇形の領域（セクター）内の各サンプルの表面について、最小二乗法により求められた基準面からの最大変位量を算出することにより求めた。ＥＳＦＱＲは、値が小さいほど平坦度が高いことを意味している。なお、ウェーハの外周縁から２ｍｍの範囲は測定の除外領域とした。
Figure JPOXMLDOC01-appb-T000001
  表１から明らかなように、ギャップの平均値及び標準偏差が、比較例１では－０．６０μｍ及び０．３５μｍであったのに対して、実施例１では－０．３９μｍ及び０．３２μｍであり、実施例２では＋０．１２及び０．２０であった。実施例１のギャップの標準偏差に関しても、ギャップの平均値に関しても、実施例１及び２の方が比較例１より良好だった。
  ＧＢＩＲの平均値及び標準偏差が、比較例１では１８０．４７ｎｍ及び２２．０１ｎｍであったのに対して、実施例１では１１０．７４ｎｍ及び１５．３２ｎｍであり、実施例２では１１５．５３ｎｍ及び１４．５１ｎｍであった。ＧＢＩＲの平均値及び標準偏差に関して、実施例１及び２の方が比較例１より小さかった。
  ＥＳＦＱＲの最大値及び標準偏差が、比較例１では２６．０７ｎｍ及び９．０８ｎｍであったのに対して、実施例１では１６．０９ｎｍ及び２．２７ｎｍであり、実施例２では１８．２７ｎｍ及び３．３４ｎｍであった。ＥＳＦＱＲの最大値及び標準偏差に関して、実施例１及び２の方が比較例１より格段に小さく、ウェーハの外周部の形状を安定して制御していることが分かった。
　また比較例１では、ウェーハ外周部の形状に対しては研磨過多の傾向があり、上定盤の負荷電流値検出方式があまり有効でないことが示された。これに対して、実施例１及び２では、３秒当たりのサンギア負荷電流値及びインターナルギア負荷電流値の各平均値からサンギア負荷率又はインターナルギア負荷率とするため、ウェーハの厚み減少に対する応答性が高く、更にこれらの負荷率がウェーハの外周部の形状に対して有効な終点検出パラメータとなっていることが分かった。
  本発明によれば、サンギア負荷電流値又はインターナルギア負荷電流値が極小値に到達した時点を研磨終点と判定することにより、適切なタイミングで研磨を終了させることのできる、半導体ウェーハの両面研磨方法及び両面研磨方法を提供することができる。

Claims (4)

  1.   上定盤及び下定盤を有する回転定盤と、前記回転定盤の中心部に設けられたサンギアと、前記回転定盤の外周部に設けられたインターナルギアと、前記上定盤と前記下定盤との間に設けられ、半導体ウェーハを保持する１つ以上の孔が設けられたキャリアプレートとを備えた研磨装置を用いて、前記キャリアプレートで保持された半導体ウェーハを前記上定盤と前記下定盤により挟持し、前記上定盤と前記下定盤を回転動作させることにより、前記半導体ウェーハの両面を同時研磨する半導体ウェーハの両面研磨方法において、
      前記半導体ウェーハの両面を同時研磨する際の前記サンギアの負荷電流値又はインターナルギアの負荷電流値を検出する工程と、
      前記検出したサンギアの負荷電流値又はインターナルギアの負荷電流値からサンギアの負荷率又はインターナルギアの負荷率を算出する工程と、
    　前記算出したサンギアの負荷率又はインターナルギアの負荷率が極小値に到達した時点を研磨終点と判定する工程と
    　を含むことを特徴とする半導体ウェーハの両面研磨方法。
  2.   前記サンギアの負荷率又は前記インターナルギアの負荷率を、前記サンギアの駆動モータの仕様最大電流値又は前記インターナルギアの駆動モータの仕様最大電流値に対する、１秒未満の間隔で少なくとも３秒以上の一定時間で検出した複数の前記サンギアの負荷電流値の平均値の比から算出するか、又は１秒未満の間隔で少なくとも３秒以上の一定時間で検出した複数の前記インターナルギアの負荷電流値の平均値の比から算出する請求項１記載の半導体ウェーハの両面研磨方法。
  3. 　下降を続ける前記サンギアの負荷率又は前記インターナルギアの負荷率が少なくとも３ポイント連続して上昇したときを前記極小値に到達した時点とする請求項１又は２記載の半導体ウェーハの両面研磨方法。
  4.   上定盤及び下定盤を有する回転定盤と、前記回転定盤の中心部に設けられたサンギアと、前記回転定盤の外周部に設けられたインターナルギアと、前記上定盤と前記下定盤との間に設けられ、半導体ウェーハを保持する１つ以上の孔が設けられたキャリアプレートとを備え、前記キャリアプレートで保持された半導体ウェーハを前記上定盤と前記下定盤により挟持し、前記上定盤と前記下定盤を回転動作させることにより、前記半導体ウェーハの両面を同時研磨する半導体ウェーハの両面研磨装置において、
      前記半導体ウェーハの両面を同時研磨する際の前記サンギアの負荷電流値又はインターナルギアの負荷電流値を検出する検出部と、
    　前記検出したサンギアの負荷電流値又はインターナルギアの負荷電流値からサンギアの負荷率又はインターナルギアの負荷率を算出し、前記算出したサンギアの負荷率又はインターナルギアの負荷率が極小値に到達した時点を研磨終点と判定する制御部と
    　を含むことを特徴とする半導体ウェーハの両面研磨装置。
PCT/JP2016/079473 2015-10-30 2016-10-04 半導体ウェーハの両面研磨方法及びその両面研磨装置 WO2017073265A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-214542 2015-10-30
JP2015214542 2015-10-30

Publications (1)

Publication Number Publication Date
WO2017073265A1 true WO2017073265A1 (ja) 2017-05-04

Family

ID=58630309

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/079473 WO2017073265A1 (ja) 2015-10-30 2016-10-04 半導体ウェーハの両面研磨方法及びその両面研磨装置

Country Status (2)

Country Link
TW (1) TWI611867B (ja)
WO (1) WO2017073265A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI673135B (zh) * 2017-12-25 2019-10-01 日商Ｓｕｍｃｏ股份有限公司 晶圓的兩面研磨方法
CN114401823A (zh) * 2019-09-27 2022-04-26 胜高股份有限公司 工件的双面研磨方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112757152A (zh) * 2020-12-31 2021-05-07 福建省将乐县长兴电子有限公司 一种晶片研磨装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11248535A (ja) * 1998-02-27 1999-09-17 Shimadzu Corp 極点抽出装置
JP2004363181A (ja) * 2003-06-02 2004-12-24 Speedfam Co Ltd ワークの研磨方法及び装置
JP2006272227A (ja) * 2005-03-30 2006-10-12 Kurita Water Ind Ltd 活性汚泥監視方法および活性汚泥監視装置
JP2009251380A (ja) * 2008-04-08 2009-10-29 Sumitomo Electric Ind Ltd スロットロッドのスロット形状検出方法
JP2012058932A (ja) * 2010-09-08 2012-03-22 Hitachi Ltd 電子機器部品再利用支援方法、電子機器部品再利用支援システム、電子機器部品再利用支援装置および電子機器製品
JP2012177914A (ja) * 2011-02-03 2012-09-13 Canon Inc トナー
JP2013188839A (ja) * 2012-03-14 2013-09-26 Nisshin Steel Co Ltd 鋼帯研磨機の異常検出装置及び異常検出方法
WO2014002467A1 (ja) * 2012-06-25 2014-01-03 株式会社Sumco ワークの研磨方法およびワークの研磨装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014000660A (ja) * 2012-06-20 2014-01-09 Avanstrate Inc 基板加工装置および基板製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11248535A (ja) * 1998-02-27 1999-09-17 Shimadzu Corp 極点抽出装置
JP2004363181A (ja) * 2003-06-02 2004-12-24 Speedfam Co Ltd ワークの研磨方法及び装置
JP2006272227A (ja) * 2005-03-30 2006-10-12 Kurita Water Ind Ltd 活性汚泥監視方法および活性汚泥監視装置
JP2009251380A (ja) * 2008-04-08 2009-10-29 Sumitomo Electric Ind Ltd スロットロッドのスロット形状検出方法
JP2012058932A (ja) * 2010-09-08 2012-03-22 Hitachi Ltd 電子機器部品再利用支援方法、電子機器部品再利用支援システム、電子機器部品再利用支援装置および電子機器製品
JP2012177914A (ja) * 2011-02-03 2012-09-13 Canon Inc トナー
JP2013188839A (ja) * 2012-03-14 2013-09-26 Nisshin Steel Co Ltd 鋼帯研磨機の異常検出装置及び異常検出方法
WO2014002467A1 (ja) * 2012-06-25 2014-01-03 株式会社Sumco ワークの研磨方法およびワークの研磨装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
TETSUYA GOSEKI: "PIC de Hajimeru Analog Kairo", 1 August 2014 (2014-08-01), Tokyo, pages 166 - 167 , 283 to 285, ISBN: 978-4-7741-6596-7 *
TETSUYA OZAWA: "Zukai LabVIEW Data Shuroku Programming", 10 November 2008 (2008-11-10), Tokyo, pages 146 - 147, ISBN: 978-4-627-84821-4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI673135B (zh) * 2017-12-25 2019-10-01 日商Ｓｕｍｃｏ股份有限公司 晶圓的兩面研磨方法
CN114401823A (zh) * 2019-09-27 2022-04-26 胜高股份有限公司 工件的双面研磨方法

Also Published As

Publication number Publication date
TWI611867B (zh) 2018-01-21
TW201726321A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
JP5924409B2 (ja) ワークの研磨方法およびワークの研磨装置
TWI572445B (zh) 監控扣環厚度及壓力控制
JP6490818B2 (ja) ウエハー研磨装置及びこれを用いたウエハー研磨方法
TWI522204B (zh) 化學機械研磨系統及方法
TWI614802B (zh) 晶圓研磨方法及研磨裝置
WO2017073265A1 (ja) 半導体ウェーハの両面研磨方法及びその両面研磨装置
JP2006255851A (ja) 研磨装置
JP5708864B2 (ja) ワークの研磨装置
JP5291746B2 (ja) 研磨装置
US7137867B2 (en) Thickness control method and double side polisher
US9502318B2 (en) Polish apparatus, polish method, and method of manufacturing semiconductor device
JP7110877B2 (ja) ワークの両面研磨装置および両面研磨方法
CN104493683B (zh) 一种测定薄膜研磨速率的方法
JP2009004616A (ja) 半導体ウェーハ研磨装置および研磨方法
US20140030956A1 (en) Control of polishing of multiple substrates on the same platen in chemical mechanical polishing
JP6589762B2 (ja) 両面研磨装置
JP5699783B2 (ja) ワークの研磨方法及び研磨装置
TWI730818B (zh) 研磨方法、晶圓的製造方法、以及兩面同時研磨裝置
JP2012069897A (ja) 半導体ウエハの研磨方法及び半導体ウエハ研磨装置
Lee et al. A study on the characteristics of a wafer-polishing process according to machining conditions
KR102457698B1 (ko) 웨이퍼 연마 장치와 방법
JP6500764B2 (ja) 研磨ヘッドの評価方法及びウェーハの研磨方法
JP5570065B2 (ja) 半導体ウエハの研磨方法及び半導体ウエハ研磨装置
KR101259315B1 (ko) 반도체 웨이퍼의 연마 방법 및 반도체 웨이퍼의 연마 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16859502

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16859502

Country of ref document: EP

Kind code of ref document: A1