WO2016192142A1 - 栅极驱动电路 - Google Patents

栅极驱动电路 Download PDF

Info

Publication number
WO2016192142A1
WO2016192142A1 PCT/CN2015/082030 CN2015082030W WO2016192142A1 WO 2016192142 A1 WO2016192142 A1 WO 2016192142A1 CN 2015082030 W CN2015082030 W CN 2015082030W WO 2016192142 A1 WO2016192142 A1 WO 2016192142A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
electrically connected
numbered
gate
odd
Prior art date
Application number
PCT/CN2015/082030
Other languages
English (en)
French (fr)
Inventor
曹尚操
Original Assignee
深圳市华星光电技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市华星光电技术有限公司 filed Critical 深圳市华星光电技术有限公司
Priority to US14/779,330 priority Critical patent/US9966025B1/en
Publication of WO2016192142A1 publication Critical patent/WO2016192142A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

一种栅极驱动电路，将各个奇数级GOA单元电路进行级联，各个偶数级GOA单元电路进行级联；对应于奇数级GOA单元电路设置奇数级第一、第二扫描控制信号(Vf O、Vr O)、奇数级扫描启动信号(STV O)、奇数级第一、第二高频时钟信号(CK1 O、CK2 O)；对应于偶数级GOA单元电路设置偶数级第一、第二扫描控制信号(Vf E、Vr E)、偶数级扫描启动信号(STV E)、偶数级第一、第二高频时钟信号(CK1 E、CK2 E)；通过控制奇数级第一、第二扫描控制信号(Vf O、Vr O)与偶数级第一、第二扫描控制信号(Vf E、Vr E)的电位，配合不同时序的奇数级扫描启动信号(STV O)与偶数级扫描启动信号(STV E)，能够控制奇数级GOA单元电路与偶数级GOA单元电路同时或分时进行正向扫描或反向扫描

Description

栅极驱动电路 技术领域
本发明涉及液晶显示领域，尤其涉及一种栅极驱动电路。
背景技术
液晶显示器(Liquid Crystal Display，LCD)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。
现有市场上的液晶显示器大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在薄膜晶体管阵列基板(Thin Film Transistor Array Substrate，TFT Array Substrate)与彩色滤光片基板(Color Filter，CF)之间灌入液晶分子，并在两片基板上施加驱动电压来控制液晶分子的旋转方向，以将背光模组的光线折射出来产生画面。
主动矩阵式液晶显示器(Active Matrix Liquid Crystal Display，AMLCD)是目前最常用的液晶显示装置，所述主动矩阵式液晶显示器包含多个像素，每个像素具有一个薄膜晶体管(Thin Film Transistor，TFT)，该TFT的栅极连接至沿水平方向延伸的扫描线，漏极连接至沿垂直方向延伸的数据线，而该TFT的源极连接至对应的像素电极。如果在水平方向的某一扫描线上施加足够的正电压，则会使得连接在该条扫描线上的所有TFT打开，将数据线上所加载的数据信号电压写入像素电极中，控制不同液晶的透光度进而达到控制色彩的效果。
目前主动式液晶显示面板水平扫描线的驱动(即栅极驱动)主要由外接的集成电路(Integrated Circuit，IC)来完成，外接的IC可以控制各级水平扫描线的逐级充电和放电。而GOA技术(Gate Driver on Array)即阵列基板行驱动技术，可以运用液晶显示面板的原有制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接IC来完成水平扫描线的驱动。GOA技术能减少外接IC的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。
现有的栅极驱动电路的扫描方式通常比较单一，往往只能在同一时间 内进行正向扫描或反向扫描，只能在同一时间内进行逐行扫描或隔行扫描，，因此需要对现有的栅极驱动电路进行改进，以实现栅极扫描方式的多样化，满足不同显示产品的需求。
发明内容
本发明的目的在于提供一种栅极驱动电路，能够实现扫描方式的多样化，提高显示画质，满足不同显示产品的需求。
为实现上述目的，本发明提供一种栅极驱动电路，包括：
多个GOA单元电路，其中的各个奇数级GOA单元电路进行级联，各个偶数级GOA单元电路进行级联；
对应于奇数级GOA单元电路设置的分别用于提供奇数级第一扫描控制信号、奇数级第二扫描控制信号、奇数级扫描启动信号、奇数级第一高频时钟信号、奇数级第二高频时钟信号的信号线；
对应于偶数级GOA单元电路设置的分别用于提供偶数级第一扫描控制信号、偶数级第二扫描控制信号、偶数级扫描启动信号、偶数级第一高频时钟信号、偶数级第二高频时钟信号的信号线；
以及对应于所有GOA单元电路设置的用于提供第一低频时钟信号与第二低频时钟信号的共用信号线；
每一级GOA单元电路均包括：正反向扫描控制模块、级传稳压模块、输出模块、第一下拉模块、及下拉维持模块；所述正反向扫描控制模块又包括第一控制模块、与第二控制模块，所述第一控制模块在正向扫描时起上拉控制作用，在反向扫描时起下拉作用；所述第二控制模块在反向扫描时起上拉控制作用，在正向扫描时起下拉作用；
设N为正整数，除第一级、第二级、倒数第二级、及最后一级GOA单元电路外，在第N级GOA单元电路中：
所述第一控制模块包括：第十一晶体管，所述第十一晶体管的栅极电性连接于第N-2级GOA单元电路的级传信号，漏极电性连接于第一节点，当N为奇数时，源极电性连接于奇数级第一扫描控制信号，当N为偶数时，源极电性连接于偶数级第一扫描控制信号；
所述第二控制模块包括：第四十一晶体管，所述第四十一晶体管的栅极电性连接于第N+2级GOA单元电路的级传信号，漏极电性连接于第一节点，当N为奇数时，源极电性连接于奇数级第二扫描控制信号，当N为偶数时，源极电性连接于偶数级第二扫描控制信号；
所述输出模块包括：第二十一晶体管，所述第二十一晶体管的栅极电 性连接于第一节点，漏极输出扫描信号，当N为奇数时，源极电性连接于奇数级第一高频时钟信号，当N为偶数时，源极电性连接于偶数级第一高频时钟信号；第二十二晶体管，所述第二十二晶体管的栅极电性连接于第一节点，漏极输出级传信号，当N为奇数时，源极电性连接于奇数级第一高频时钟信号，当N为偶数时，源极电性连接于偶数级第一高频时钟信号；电容，所述电容的一端电性连接于第一节点，另一端电性连接于级传信号；
所述下拉维持模块包括：第五十五晶体管、第一下拉维持模块、与第二下拉维持模块；
所述第五十五晶体管的栅极电性连接于第一节点，源极电性连接于第二节点，漏极电性连接于第三节点；
所述第一下拉维持模块包括：第三十三晶体管，所述第三十三晶体管的栅极电性连接于第二节点，源极电性连接于扫描信号，漏极电性连接于恒压低电位；第三十六晶体管，所述第三十六晶体管的栅极电性连接于第二节点，源极电性连接于级传信号，漏极电性连接于恒压低电位；第四十三晶体管，所述第四十三晶体管的栅极电性连接于第二节点，源极电性连接于第一节点，漏极电性连接于恒压低电位；第五十一晶体管，所述第五十一晶体管的栅极与源极均电性连接于第一低频时钟信号，漏极电性连接于第五十三晶体管的栅极；第五十三晶体管，所述第五十三晶体管的栅极电性连接于第五十一晶体管的漏极，源极电性连接于第一低频时钟信号，漏极电性连接于第二节点；第五十四晶体管，所述第五十四晶体管的栅极电性连接于第二低频时钟信号，源极电性连接于第一低频时钟信号，漏极电性连接于第二节点；
所述第二下拉维持模块包括第三十二晶体管，所述第三十二晶体管的栅极电性连接于第三节点，源极电性连接于扫描信号，漏极电性连接于恒压低电位；第三十五晶体管，所述第三十五晶体管的栅极电性连接于第三节点，源极电性连接于级传信号，漏极电性连接于恒压低电位；第四十二晶体管，所述第四十二晶体管的栅极电性连接于第三节点，源极电性连接于第一节点，漏极电性连接于恒压低电位；第六十一晶体管，所述第六十一晶体管的栅极与源极均电性连接于第二低频时钟信号，漏极电性连接于第六十三晶体管的栅极；第六十三晶体管，所述第六十三晶体管的栅极电性连接于第六十一晶体管的漏极，源极电性连接于第二低频时钟信号，漏极电性连接于第三节点；第六十四晶体管，所述第六十四晶体管的栅极电性连接于第一低频时钟信号，源极电性连接于第二低频时钟信号，漏极电性连接于第三节点；
所述级传稳压模块包括第五十二晶体管，所述第五十二晶体管的栅极电性连接于第一节点，源极电性连接于第二节点，漏极电性连接于恒压低电位；第六十二晶体管，所述第六十二晶体管的栅极电性连接于第一节点，源极电性连接于第三节点，漏极电性连接于恒压低电位；第十晶体管，所述第十晶体管的栅极电性连接于第N+2级GOA单元电路的级传信号，漏极电性连接于第二节点，当N为奇数时，源极电性连接于奇数级第一扫描控制信号，当N为偶数时，源极电性连接于偶数级第一扫描控制信号；第十二晶体管，所述第十二晶体管的栅极电性连接于第N+2级GOA单元电路的级传信号，漏极电性连接于第三节点，当N为奇数时，源极电性连接于奇数级第一扫描控制信号，当N为偶数时，源极电性连接于偶数级第一扫描控制信号；第五十六晶体管，所述第五十六晶体管的栅极电性连接于第N-2级GOA单元电路的级传信号，源极电性连接于第五十一晶体管的漏极及第二节点，当N为奇数时，漏极电性连接于奇数级第二扫描控制信号，当N为偶数时，漏极电性连接于偶数级第二扫描控制信号；第六十六晶体管，所述第六十六晶体管的栅极电性连接于第N-2级GOA单元电路的级传信号，源极电性连接于第六十一晶体管的漏极及第三节点，当N为奇数时，漏极电性连接于奇数级第二扫描控制信号，当N为偶数时，漏极电性连接于偶数级第二扫描控制信号；
所述第一下拉模块包括第三十一晶体管，源极电性连接于扫描信号，漏极电性连接于恒压低电位，当N为奇数时，所述第三十一晶体管的栅极电性连接于奇数级第二高频时钟信号，当N为偶数时，所述第三十一晶体管的栅极电性连接于偶数级第二高频时钟信号；
所述第一低频时钟信号与第二低频时钟信号的相位相反；
当N为奇数时，在第N+2级GOA单元电路中，第二十一晶体管的源极与第二十二晶体管的源极均电性连接于奇数级第二高频时钟信号，第三十一晶体管的栅极电性连接于奇数级第一高频时钟信号；
当N为偶数时，在第N+2级GOA单元电路中，第二十一晶体管的源极与第二十二晶体管的源极均电性连接于偶数级第二高频时钟信号，第三十一晶体管的栅极电性连接于偶数级第一高频时钟信号；
所述奇数级第一扫描控制信号为高电位、奇数级第二扫描控制信号为低电位时，控制奇数级GOA单元电路进行正向扫描；所述奇数级第一扫描控制信号为低电位、奇数级第二扫描控制信号为高电位时，控制奇数级GOA单元电路进行反向扫描；
所述偶数级第一扫描控制信号为高电位、偶数级第二扫描控制信号为 低电位时，控制偶数级GOA单元电路进行正向扫描；所述偶数级第一扫描控制信号为低电位、偶数级第二扫描控制信号为高电位时，控制偶数级GOA单元电路进行反向扫描。
所述栅极驱动电路的第一级连接关系中，所述第十一晶体管的栅极、第五十六晶体管的栅极、及第六十六晶体管的栅极均电性连接于奇数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接于奇数级第一高频时钟信号，第三十一晶体管的栅极电性连接于奇数级第二高频时钟信号；
所述栅极驱动电路的第二级连接关系中，所述第十一晶体管的栅极、第五十六晶体管的栅极、及第六十六晶体管的栅极均电性连接于偶数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接于偶数级第一高频时钟信号，第三十一晶体管的栅极电性连接于偶数级第二高频时钟信号；
所述栅极驱动电路的倒数第二级连接关系中，所述第四十一晶体管的栅极、第十晶体管的栅极、及第十二晶体管的栅极均电性连接于奇数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接于奇数级第二高频时钟信号，第三十一晶体管的栅极电性连接于奇数级第一高频时钟信号；
所述栅极驱动电路的最后一级连接关系中，所述第四十一晶体管的栅极、第十晶体管的栅极、及第十二晶体管的栅极均电性连接于偶数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接于偶数级第二高频时钟信号，第三十一晶体管的栅极电性连接于偶数级第一高频时钟信号。
所述奇数级第一扫描控制信号和偶数级第一扫描控制信号均为高电位，奇数级第二扫描控制信号和偶数级第二扫描控制信号均为低电位；
在一帧扫描开始时，向所述第一级GOA单元电路的第十一晶体管的栅极提供奇数级扫描启动信号，同时向所述第二级GOA单元电路的第十一晶体管的栅极提供偶数级扫描启动信号；奇数级GOA单元电路正向扫描与偶数级GOA单元电路正向扫描同时进行。
所述奇数级第一扫描控制信号和偶数级第一扫描控制信号均为高电位，奇数级第二扫描控制信号和偶数级第二扫描控制信号均为低电位；
在一帧扫描的时间内，先向所述第一级GOA单元电路的第十一晶体管的栅极提供奇数级扫描启动信号，所有奇数级GOA单元电路扫描完成后再向所述第二级GOA单元电路的第十一晶体管的栅极提供偶数级扫描启动 信号；奇数级GOA单元电路正向扫描与偶数级GOA单元电路正向扫描分时进行。
所述奇数级第一扫描控制信号和偶数级第一扫描控制信号均为低电位，奇数级第二扫描控制信号和偶数级第二扫描控制信号均为高电位；
在一帧扫描开始时，向所述倒数第二级GOA单元电路的第四十一晶体管的栅极提供奇数级扫描启动信号，同时向最后一级GOA单元电路的第四十一晶体管的栅极提供偶数级扫描启动信号；奇数级GOA单元电路反向扫描与偶数级GOA单元电路反向扫描同时进行。
所述奇数级第一扫描控制信号和偶数级第一扫描控制信号均为低电位，奇数级第二扫描控制信号和偶数级第二扫描控制信号均为高电位；
在一帧扫描的时间内，先向倒数第二级的GOA单元电路的第四十一晶体管的栅极提供奇数级扫描启动信号，所有奇数级GOA单元电路扫描完成后再向最后一级GOA单元电路的第四十一晶体管的栅极提供偶数级扫描启动信号；奇数级GOA单元电路反向扫描与偶数级GOA单元电路反向扫描分时进行。
所述奇数级第一扫描控制信号和偶数级第二扫描控制信号均为高电位，奇数级第二扫描控制信号和偶数级第一扫描控制信号均为低电位；
在一帧扫描开始时，向所述第一级GOA单元电路的第十一薄膜晶体管的栅极提供奇数级扫描启动信号，同时向最后一级GOA单元电路的第四十一晶体管的栅极提供偶数级扫描启动信号；
奇数级GOA单元电路正向扫描与偶数级GOA单元电路反向扫描同时进行。
所述奇数级第一扫描控制信号和偶数级第二扫描控制信号均为高电位，奇数级第二扫描控制信号和偶数级第一扫描控制信号均为低电位；
在一帧扫描的时间内，先向所述第一级的GOA单元电路的第十一晶体管的栅极提供奇数级扫描启动信号，所有奇数级GOA单元电路扫描完成后再向所述最后一级GOA单元电路的第四十一晶体管的栅极提供偶数级扫描启动信号；奇数级GOA单元电路正向扫描与偶数级GOA单元电路反向扫描分时进行。
所述奇数级第一扫描控制信号和偶数级第二扫描控制信号均为低电位，奇数级第二扫描控制信号和偶数级第一扫描控制信号均为高电位；
在一帧扫描开始时，向所述倒数第二级GOA单元电路的第四十一晶体管的栅极提供奇数级扫描启动信号，同时向第二级GOA单元电路的第十一晶体管的栅极提供偶数级扫描启动信号；奇数级GOA单元电路反向扫描与 偶数级GOA单元电路正向扫描同时进行。
所述奇数级第一扫描控制信号和偶数级第二扫描控制信号均为低电位，奇数级第二扫描控制信号和偶数级第一扫描控制信号均为高电位；
在一帧扫描的时间内，先向所述倒数第二级GOA单元电路的第四十一薄膜晶体管的栅极提供奇数级扫描启动信号，所有奇数级GOA单元电路扫描完成后再向所述第二级GOA单元电路的第十一薄膜晶体管的栅极提供偶数级扫描启动信号；奇数级GOA单元电路反向扫描与偶数级GOA单元电路正向扫描分时进行。
本发明还提供一种栅极驱动电路，包括：
多个GOA单元电路，其中的各个奇数级GOA单元电路进行级联，各个偶数级GOA单元电路进行级联；
对应于奇数级GOA单元电路设置的分别用于提供奇数级第一扫描控制信号、奇数级第二扫描控制信号、奇数级扫描启动信号、奇数级第一高频时钟信号、奇数级第二高频时钟信号的信号线；
对应于偶数级GOA单元电路设置的分别用于提供偶数级第一扫描控制信号、偶数级第二扫描控制信号、偶数级扫描启动信号、偶数级第一高频时钟信号、偶数级第二高频时钟信号的信号线；
以及对应于所有GOA单元电路设置的用于提供第一低频时钟信号与第二低频时钟信号的共用信号线；
每一级GOA单元电路均包括：正反向扫描控制模块、级传稳压模块、输出模块、第一下拉模块、及下拉维持模块；所述正反向扫描控制模块又包括第一控制模块、与第二控制模块，所述第一控制模块在正向扫描时起上拉控制作用，在反向扫描时起下拉作用；所述第二控制模块在反向扫描时起上拉控制作用，在正向扫描时起下拉作用；
设N为正整数，除第一级、第二级、倒数第二级、及最后一级GOA单元电路外，在第N级GOA单元电路中：
所述第一控制模块包括：第十一晶体管，所述第十一晶体管的栅极电性连接于第N-2级GOA单元电路的级传信号，漏极电性连接于第一节点，当N为奇数时，源极电性连接于奇数级第一扫描控制信号，当N为偶数时，源极电性连接于偶数级第一扫描控制信号；
所述第二控制模块包括：第四十一晶体管，所述第四十一晶体管的栅极电性连接于第N+2级GOA单元电路的级传信号，漏极电性连接于第一节点，当N为奇数时，源极电性连接于奇数级第二扫描控制信号，当N为偶数时，源极电性连接于偶数级第二扫描控制信号；
所述输出模块包括：第二十一晶体管，所述第二十一晶体管的栅极电性连接于第一节点，漏极输出扫描信号，当N为奇数时，源极电性连接于奇数级第一高频时钟信号，当N为偶数时，源极电性连接于偶数级第一高频时钟信号；第二十二晶体管，所述第二十二晶体管的栅极电性连接于第一节点，漏极输出级传信号，当N为奇数时，源极电性连接于奇数级第一高频时钟信号，当N为偶数时，源极电性连接于偶数级第一高频时钟信号；电容，所述电容的一端电性连接于第一节点，另一端电性连接于级传信号；
所述下拉维持模块包括：第五十五晶体管、第一下拉维持模块、与第二下拉维持模块；
所述第五十五晶体管的栅极电性连接于第一节点，源极电性连接于第二节点，漏极电性连接于第三节点；
所述第一下拉维持模块包括：第三十三晶体管，所述第三十三晶体管的栅极电性连接于第二节点，源极电性连接于扫描信号，漏极电性连接于恒压低电位；第三十六晶体管，所述第三十六晶体管的栅极电性连接于第二节点，源极电性连接于级传信号，漏极电性连接于恒压低电位；第四十三晶体管，所述第四十三晶体管的栅极电性连接于第二节点，源极电性连接于第一节点，漏极电性连接于恒压低电位；第五十一晶体管，所述第五十一晶体管的栅极与源极均电性连接于第一低频时钟信号，漏极电性连接于第五十三晶体管的栅极；第五十三晶体管，所述第五十三晶体管的栅极电性连接于第五十一晶体管的漏极，源极电性连接于第一低频时钟信号，漏极电性连接于第二节点；第五十四晶体管，所述第五十四晶体管的栅极电性连接于第二低频时钟信号，源极电性连接于第一低频时钟信号，漏极电性连接于第二节点；
所述第二下拉维持模块包括第三十二晶体管，所述第三十二晶体管的栅极电性连接于第三节点，源极电性连接于扫描信号，漏极电性连接于恒压低电位；第三十五晶体管，所述第三十五晶体管的栅极电性连接于第三节点，源极电性连接于级传信号，漏极电性连接于恒压低电位；第四十二晶体管，所述第四十二晶体管的栅极电性连接于第三节点，源极电性连接于第一节点，漏极电性连接于恒压低电位；第六十一晶体管，所述第六十一晶体管的栅极与源极均电性连接于第二低频时钟信号，漏极电性连接于第六十三晶体管的栅极；第六十三晶体管，所述第六十三晶体管的栅极电性连接于第六十一晶体管的漏极，源极电性连接于第二低频时钟信号，漏极电性连接于第三节点；第六十四晶体管，所述第六十四晶体管的栅极电性连接于第一低频时钟信号，源极电性连接于第二低频时钟信号，漏极电 性连接于第三节点；
所述级传稳压模块包括第五十二晶体管，所述第五十二晶体管的栅极电性连接于第一节点，源极电性连接于第二节点，漏极电性连接于恒压低电位；第六十二晶体管，所述第六十二晶体管的栅极电性连接于第一节点，源极电性连接于第三节点，漏极电性连接于恒压低电位；第十晶体管，所述第十晶体管的栅极电性连接于第N+2级GOA单元电路的级传信号，漏极电性连接于第二节点，当N为奇数时，源极电性连接于奇数级第一扫描控制信号，当N为偶数时，源极电性连接于偶数级第一扫描控制信号；第十二晶体管，所述第十二晶体管的栅极电性连接于第N+2级GOA单元电路的级传信号，漏极电性连接于第三节点，当N为奇数时，源极电性连接于奇数级第一扫描控制信号，当N为偶数时，源极电性连接于偶数级第一扫描控制信号；第五十六晶体管，所述第五十六晶体管的栅极电性连接于第N-2级GOA单元电路的级传信号，源极电性连接于第五十一晶体管的漏极及第二节点，当N为奇数时，漏极电性连接于奇数级第二扫描控制信号，当N为偶数时，漏极电性连接于偶数级第二扫描控制信号；第六十六晶体管，所述第六十六晶体管的栅极电性连接于第N-2级GOA单元电路的级传信号，源极电性连接于第六十一晶体管的漏极及第三节点，当N为奇数时，漏极电性连接于奇数级第二扫描控制信号，当N为偶数时，漏极电性连接于偶数级第二扫描控制信号；
所述第一下拉模块包括第三十一晶体管，源极电性连接于扫描信号，漏极电性连接于恒压低电位，当N为奇数时，所述第三十一晶体管的栅极电性连接于奇数级第二高频时钟信号，当N为偶数时，所述第三十一晶体管的栅极电性连接于偶数级第二高频时钟信号；
所述第一低频时钟信号与第二低频时钟信号的相位相反；
当N为奇数时，在第N+2级GOA单元电路中，第二十一晶体管的源极与第二十二晶体管的源极均电性连接于奇数级第二高频时钟信号，第三十一晶体管的栅极电性连接于奇数级第一高频时钟信号；
当N为偶数时，在第N+2级GOA单元电路中，第二十一晶体管的源极与第二十二晶体管的源极均电性连接于偶数级第二高频时钟信号，第三十一晶体管的栅极电性连接于偶数级第一高频时钟信号；
所述奇数级第一扫描控制信号为高电位、奇数级第二扫描控制信号为低电位时，控制奇数级GOA单元电路进行正向扫描；所述奇数级第一扫描控制信号为低电位、奇数级第二扫描控制信号为高电位时，控制奇数级GOA单元电路进行反向扫描；
所述偶数级第一扫描控制信号为高电位、偶数级第二扫描控制信号为低电位时，控制偶数级GOA单元电路进行正向扫描；所述偶数级第一扫描控制信号为低电位、偶数级第二扫描控制信号为高电位时，控制偶数级GOA单元电路进行反向扫描；
其中，所述栅极驱动电路的第一级连接关系中，所述第十一晶体管的栅极、第五十六晶体管的栅极、及第六十六晶体管的栅极均电性连接于奇数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接于奇数级第一高频时钟信号，第三十一晶体管的栅极电性连接于奇数级第二高频时钟信号；
所述栅极驱动电路的第二级连接关系中，所述第十一晶体管的栅极、第五十六晶体管的栅极、及第六十六晶体管的栅极均电性连接于偶数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接于偶数级第一高频时钟信号，第三十一晶体管的栅极电性连接于偶数级第二高频时钟信号；
所述栅极驱动电路的倒数第二级连接关系中，所述第四十一晶体管的栅极、第十晶体管的栅极、及第十二晶体管的栅极均电性连接于奇数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接于奇数级第二高频时钟信号，第三十一晶体管的栅极电性连接于奇数级第一高频时钟信号；
所述栅极驱动电路的最后一级连接关系中，所述第四十一晶体管的栅极、第十晶体管的栅极、及第十二晶体管的栅极均电性连接于偶数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接于偶数级第二高频时钟信号，第三十一晶体管的栅极电性连接于偶数级第一高频时钟信号；
其中，所述奇数级第一扫描控制信号和偶数级第一扫描控制信号均为高电位，奇数级第二扫描控制信号和偶数级第二扫描控制信号均为低电位；
在一帧扫描开始时，向所述第一级GOA单元电路的第十一晶体管的栅极提供奇数级扫描启动信号，同时向所述第二级GOA单元电路的第十一晶体管的栅极提供偶数级扫描启动信号；奇数级GOA单元电路正向扫描与偶数级GOA单元电路正向扫描同时进行。
本发明还提供一种栅极驱动电路，包括：
多个GOA单元电路，其中的各个奇数级GOA单元电路进行级联，各个偶数级GOA单元电路进行级联；
对应于奇数级GOA单元电路设置的分别用于提供奇数级第一扫描控 制信号、奇数级第二扫描控制信号、奇数级扫描启动信号、奇数级第一高频时钟信号、奇数级第二高频时钟信号的信号线；
对应于偶数级GOA单元电路设置的分别用于提供偶数级第一扫描控制信号、偶数级第二扫描控制信号、偶数级扫描启动信号、偶数级第一高频时钟信号、偶数级第二高频时钟信号的信号线；
以及对应于所有GOA单元电路设置的用于提供第一低频时钟信号与第二低频时钟信号的共用信号线；
每一级GOA单元电路均包括：正反向扫描控制模块、级传稳压模块、输出模块、第一下拉模块、及下拉维持模块；所述正反向扫描控制模块又包括第一控制模块、与第二控制模块，所述第一控制模块在正向扫描时起上拉控制作用，在反向扫描时起下拉作用；所述第二控制模块在反向扫描时起上拉控制作用，在正向扫描时起下拉作用；
设N为正整数，除第一级、第二级、倒数第二级、及最后一级GOA单元电路外，在第N级GOA单元电路中：
所述第一控制模块包括：第十一晶体管，所述第十一晶体管的栅极电性连接于第N-2级GOA单元电路的级传信号，漏极电性连接于第一节点，当N为奇数时，源极电性连接于奇数级第一扫描控制信号，当N为偶数时，源极电性连接于偶数级第一扫描控制信号；
所述第二控制模块包括：第四十一晶体管，所述第四十一晶体管的栅极电性连接于第N+2级GOA单元电路的级传信号，漏极电性连接于第一节点，当N为奇数时，源极电性连接于奇数级第二扫描控制信号，当N为偶数时，源极电性连接于偶数级第二扫描控制信号；
所述输出模块包括：第二十一晶体管，所述第二十一晶体管的栅极电性连接于第一节点，漏极输出扫描信号，当N为奇数时，源极电性连接于奇数级第一高频时钟信号，当N为偶数时，源极电性连接于偶数级第一高频时钟信号；第二十二晶体管，所述第二十二晶体管的栅极电性连接于第一节点，漏极输出级传信号，当N为奇数时，源极电性连接于奇数级第一高频时钟信号，当N为偶数时，源极电性连接于偶数级第一高频时钟信号；电容，所述电容的一端电性连接于第一节点，另一端电性连接于级传信号；
所述下拉维持模块包括：第五十五晶体管、第一下拉维持模块、与第二下拉维持模块；
所述第五十五晶体管的栅极电性连接于第一节点，源极电性连接于第二节点，漏极电性连接于第三节点；
所述第一下拉维持模块包括：第三十三晶体管，所述第三十三晶体管 的栅极电性连接于第二节点，源极电性连接于扫描信号，漏极电性连接于恒压低电位；第三十六晶体管，所述第三十六晶体管的栅极电性连接于第二节点，源极电性连接于级传信号，漏极电性连接于恒压低电位；第四十三晶体管，所述第四十三晶体管的栅极电性连接于第二节点，源极电性连接于第一节点，漏极电性连接于恒压低电位；第五十一晶体管，所述第五十一晶体管的栅极与源极均电性连接于第一低频时钟信号，漏极电性连接于第五十三晶体管的栅极；第五十三晶体管，所述第五十三晶体管的栅极电性连接于第五十一晶体管的漏极，源极电性连接于第一低频时钟信号，漏极电性连接于第二节点；第五十四晶体管，所述第五十四晶体管的栅极电性连接于第二低频时钟信号，源极电性连接于第一低频时钟信号，漏极电性连接于第二节点；
所述第二下拉维持模块包括第三十二晶体管，所述第三十二晶体管的栅极电性连接于第三节点，源极电性连接于扫描信号，漏极电性连接于恒压低电位；第三十五晶体管，所述第三十五晶体管的栅极电性连接于第三节点，源极电性连接于级传信号，漏极电性连接于恒压低电位；第四十二晶体管，所述第四十二晶体管的栅极电性连接于第三节点，源极电性连接于第一节点，漏极电性连接于恒压低电位；第六十一晶体管，所述第六十一晶体管的栅极与源极均电性连接于第二低频时钟信号，漏极电性连接于第六十三晶体管的栅极；第六十三晶体管，所述第六十三晶体管的栅极电性连接于第六十一晶体管的漏极，源极电性连接于第二低频时钟信号，漏极电性连接于第三节点；第六十四晶体管，所述第六十四晶体管的栅极电性连接于第一低频时钟信号，源极电性连接于第二低频时钟信号，漏极电性连接于第三节点；
所述级传稳压模块包括第五十二晶体管，所述第五十二晶体管的栅极电性连接于第一节点，源极电性连接于第二节点，漏极电性连接于恒压低电位；第六十二晶体管，所述第六十二晶体管的栅极电性连接于第一节点，源极电性连接于第三节点，漏极电性连接于恒压低电位；第十晶体管，所述第十晶体管的栅极电性连接于第N+2级GOA单元电路的级传信号，漏极电性连接于第二节点，当N为奇数时，源极电性连接于奇数级第一扫描控制信号，当N为偶数时，源极电性连接于偶数级第一扫描控制信号；第十二晶体管，所述第十二晶体管的栅极电性连接于第N+2级GOA单元电路的级传信号，漏极电性连接于第三节点，当N为奇数时，源极电性连接于奇数级第一扫描控制信号，当N为偶数时，源极电性连接于偶数级第一扫描控制信号；第五十六晶体管，所述第五十六晶体管的栅极电性连接于 第N-2级GOA单元电路的级传信号，源极电性连接于第五十一晶体管的漏极及第二节点，当N为奇数时，漏极电性连接于奇数级第二扫描控制信号，当N为偶数时，漏极电性连接于偶数级第二扫描控制信号；第六十六晶体管，所述第六十六晶体管的栅极电性连接于第N-2级GOA单元电路的级传信号，源极电性连接于第六十一晶体管的漏极及第三节点，当N为奇数时，漏极电性连接于奇数级第二扫描控制信号，当N为偶数时，漏极电性连接于偶数级第二扫描控制信号；
所述第一下拉模块包括第三十一晶体管，源极电性连接于扫描信号，漏极电性连接于恒压低电位，当N为奇数时，所述第三十一晶体管的栅极电性连接于奇数级第二高频时钟信号，当N为偶数时，所述第三十一晶体管的栅极电性连接于偶数级第二高频时钟信号；
所述第一低频时钟信号与第二低频时钟信号的相位相反；
当N为奇数时，在第N+2级GOA单元电路中，第二十一晶体管的源极与第二十二晶体管的源极均电性连接于奇数级第二高频时钟信号，第三十一晶体管的栅极电性连接于奇数级第一高频时钟信号；
当N为偶数时，在第N+2级GOA单元电路中，第二十一晶体管的源极与第二十二晶体管的源极均电性连接于偶数级第二高频时钟信号，第三十一晶体管的栅极电性连接于偶数级第一高频时钟信号；
所述奇数级第一扫描控制信号为高电位、奇数级第二扫描控制信号为低电位时，控制奇数级GOA单元电路进行正向扫描；所述奇数级第一扫描控制信号为低电位、奇数级第二扫描控制信号为高电位时，控制奇数级GOA单元电路进行反向扫描；
所述偶数级第一扫描控制信号为高电位、偶数级第二扫描控制信号为低电位时，控制偶数级GOA单元电路进行正向扫描；所述偶数级第一扫描控制信号为低电位、偶数级第二扫描控制信号为高电位时，控制偶数级GOA单元电路进行反向扫描；
其中，所述栅极驱动电路的第一级连接关系中，所述第十一晶体管的栅极、第五十六晶体管的栅极、及第六十六晶体管的栅极均电性连接于奇数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接于奇数级第一高频时钟信号，第三十一晶体管的栅极电性连接于奇数级第二高频时钟信号；
所述栅极驱动电路的第二级连接关系中，所述第十一晶体管的栅极、第五十六晶体管的栅极、及第六十六晶体管的栅极均电性连接于偶数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接 于偶数级第一高频时钟信号，第三十一晶体管的栅极电性连接于偶数级第二高频时钟信号；
所述栅极驱动电路的倒数第二级连接关系中，所述第四十一晶体管的栅极、第十晶体管的栅极、及第十二晶体管的栅极均电性连接于奇数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接于奇数级第二高频时钟信号，第三十一晶体管的栅极电性连接于奇数级第一高频时钟信号；
所述栅极驱动电路的最后一级连接关系中，所述第四十一晶体管的栅极、第十晶体管的栅极、及第十二晶体管的栅极均电性连接于偶数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接于偶数级第二高频时钟信号，第三十一晶体管的栅极电性连接于偶数级第一高频时钟信号；
其中，所述奇数级第一扫描控制信号和偶数级第一扫描控制信号均为高电位，奇数级第二扫描控制信号和偶数级第二扫描控制信号均为低电位；
在一帧扫描的时间内，先向所述第一级GOA单元电路的第十一晶体管的栅极提供奇数级扫描启动信号，所有奇数级GOA单元电路扫描完成后再向所述第二级GOA单元电路的第十一晶体管的栅极提供偶数级扫描启动信号；奇数级GOA单元电路正向扫描与偶数级GOA单元电路正向扫描分时进行。
本发明的有益效果：本发明提供的一种栅极驱动电路，将各个奇数级GOA单元电路进行级联，各个偶数级GOA单元电路进行级联；对应于奇数级GOA单元电路设置奇数级第一、第二扫描控制信号、奇数级扫描启动信号、奇数级第一、第二高频时钟信号；对应于偶数级GOA单元电路设置偶数级第一、第二扫描控制信号、偶数级扫描启动信号、偶数级第一、第二高频时钟信号；通过控制奇数级第一、第二扫描控制信号与偶数级第一、第二扫描控制信号的电位，配合不同时序的奇数级扫描启动信号与偶数级扫描启动信号，能够控制奇数级GOA单元电路与偶数级GOA单元电路同时或分时进行正向扫描或反向扫描，实现了栅极驱动电路扫描方式的多样化，提高显示画质，满足不同显示产品的需求。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为本发明的栅极驱动电路的多级架构图；
图2为本发明的栅极驱动电路的奇数级GOA单元电路的电路图；
图3为本发明的栅极驱动电路的偶数级GOA单元电路的电路图；
图4为本发明的栅极驱动电路的第一级GOA单元电路的电路图；
图5为本发明的栅极驱动电路的第二级GOA单元电路的电路图；
图6为本发明的栅极驱动电路的倒数第二级GOA单元电路的电路图；
图7为本发明的栅极驱动电路的最后一级GOA单元的电路图；
图8为本发明的栅极驱动电路正向扫描的时序图；
图9为本发明的栅极驱动电路奇数级GOA单元电路与偶数级GOA单元电路同时扫描时的时序逻辑表；
图10为本发明的栅极驱动电路奇数级GOA单元电路与偶数级GOA单元电路分时扫描时的时序逻辑表。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请同时参阅图1至图3，本发明提供一种栅极驱动电路。如图1所示，本发明的栅极驱动电路包括：
多个GOA单元电路，其中的各个奇数级GOA单元电路进行级联，各个偶数级GOA单元电路进行级联；
对应于奇数级GOA单元电路设置的分别用于提供奇数级第一扫描控制信号VfO、奇数级第二扫描控制信号VrO、奇数级扫描启动信号STVO、奇数级第一高频时钟信号CK1O、奇数级第二高频时钟信号CK2O的信号线；
对应于偶数级GOA单元电路设置的分别用于提供偶数级第一扫描控制信号VfE、偶数级第二扫描控制信号VrE、偶数级扫描启动信号STVE、偶数级第一高频时钟信号CK1E、偶数级第二高频时钟信号CK2E的信号线；
以及对应于所有GOA单元电路设置的用于提供第一低频时钟信号LC1与第二低频时钟信号LC2的共用信号线Busline。
如图2、图3所示，每一级GOA单元电路均包括：正反向扫描控制模块、级传稳压模块200、输出模块300、第一下拉模块400、及下拉维持模块500；所述正反向扫描控制模块又包括第一控制模块101、与第二控制模块102。
设N为正整数，除第一级、第二级、倒数第二级、及最后一级GOA单元电路外，在第N级GOA单元电路中：
所述第一控制模块101包括：第十一晶体管T11，所述第十一晶体管T11的栅极电性连接于第N-2级GOA单元电路的级传信号ST(N-2)，漏极电性连接于第一节点Q(N)，当N为奇数时，源极电性连接于奇数级第一扫描控制信号VfO，当N为偶数时，源极电性连接于偶数级第一扫描控制信号VfE。
所述第二控制模块102包括：第四十一晶体管T41，所述第四十一晶体管T41的栅极电性连接于第N+2级GOA单元电路的级传信号ST(N+2)，漏极电性连接于第一节点Q(N)，当N为奇数时，源极电性连接于奇数级第二扫描控制信号VrO，当N为偶数时，源极电性连接于偶数级第二扫描控制信号VrE。
所述输出模块300包括：第二十一晶体管T21，所述第二十一晶体管T21的栅极电性连接于第一节点Q(N)，漏极输出扫描信号G(N)，当N为奇数时，源极电性连接于奇数级第一高频时钟信号CK1O，当N为偶数时，源极电性连接于偶数级第一高频时钟信号CK1E；第二十二晶体管T22，所述第二十二晶体管T22的栅极电性连接于第一节点Q(N)，漏极输出级传信号ST(N)，当N为奇数时，源极电性连接于奇数级第一高频时钟信号CK1O，当N为偶数时，源极电性连接于偶数级第一高频时钟信号CK1E；电容Cb，所述电容Cb的一端电性连接于第一节点Q(N)，另一端电性连接于级传信号ST(N)。
所述下拉维持模块500包括：第五十五晶体管T55、第一下拉维持模块501、与第二下拉维持模块502。
所述第五十五晶体管T55的栅极电性连接于第一节点Q(N)，源极电性连接于第二节点K(N)，漏极电性连接于第三节点P(N)。
所述第一下拉维持模块501包括：第三十三晶体管T33，所述第三十三晶体管T33的栅极电性连接于第二节点K(N)，源极电性连接于扫描信号G(N)，漏极电性连接于恒压低电位VSS；第三十六晶体管T36，所述第三十六晶体管T36的栅极电性连接于第二节点K(N)，源极电性连接于级传信号ST(N)，漏极电性连接于恒压低电位VSS；第四十三晶体管T43，所述第四十三晶体管T43的栅极电性连接于第二节点K(N)，源极电性连接于第一节点Q(N)，漏极电性连接于恒压低电位VSS；第五十一晶体管T51，所述第五十一晶体管T51的栅极与源极均电性连接于第一低频时钟信号LC1，漏极电性连接于第五十三晶体管T53的栅极；第五十三晶体管T53，所述第五十三晶体管T53的栅极电性连接于第五十一晶体管T51的漏极，源极电性连接于第一低频时钟信号LC1，漏极电性连接于第二节点K(N)； 第五十四晶体管T54，所述第五十四晶体管T54的栅极电性连接于第二低频时钟信号LC2，源极电性连接于第一低频时钟信号LC1，漏极电性连接于第二节点K(N)。
所述第二下拉维持模块502包括第三十二晶体管T32，所述第三十二晶体管T32的栅极电性连接于第三节点P(N)，源极电性连接于扫描信号G(N)，漏极电性连接于恒压低电位VSS；第三十五晶体管T35，所述第三十五晶体管T35的栅极电性连接于第三节点P(N)，源极电性连接于级传信号ST(N)，漏极电性连接于恒压低电位VSS；第四十二晶体管T42，所述第四十二晶体管T42的栅极电性连接于第三节点P(N)，源极电性连接于第一节点Q(N)，漏极电性连接于恒压低电位VSS；第六十一晶体管T61，所述第六十一晶体管T61的栅极与源极均电性连接于第二低频时钟信号LC2，漏极电性连接于第六十三晶体管T63的栅极；第六十三晶体管T63，所述第六十三晶体管T63的栅极电性连接于第六十一晶体管T61的漏极，源极电性连接于第二低频时钟信号LC2，漏极电性连接于第三节点P(N)；第六十四晶体管T64，所述第六十四晶体管T64的栅极电性连接于第一低频时钟信号LC1，源极电性连接于第二低频时钟信号LC2，漏极电性连接于第三节点P(N)。
所述级传稳压模块200包括第五十二晶体管T52，所述第五十二晶体管T52的栅极电性连接于第一节点Q(N)，源极电性连接于第二节点K(N)，漏极电性连接于恒压低电位VSS；第六十二晶体管T62，所述第六十二晶体管T62的栅极电性连接于第一节点Q(N)，源极电性连接于第三节点P(N)，漏极电性连接于恒压低电位VSS；第十晶体管T10，所述第十晶体管T10的栅极电性连接于第N+2级GOA单元电路的级传信号ST(N+2)，漏极电性连接于第二节点K(N)，当N为奇数时，源极电性连接于奇数级第一扫描控制信号VfO，当N为偶数时，源极电性连接于偶数级第一扫描控制信号VfE；第十二晶体管T12，所述第十二晶体管T12的栅极电性连接于第N+2级GOA单元电路的级传信号ST(N+2)，漏极电性连接于第三节点P(N)，当N为奇数时，源极电性连接于奇数级第一扫描控制信号VfO，当N为偶数时，源极电性连接于偶数级第一扫描控制信号VfE；第五十六晶体管T56，所述第五十六晶体管T56的栅极电性连接于第N-2级GOA单元电路的级传信号ST(N-2)，源极电性连接于第五十一晶体管T51的漏极及第二节点K(N)，当N为奇数时，漏极电性连接于奇数级第二扫描控制信号VrO，当N为偶数时，漏极电性连接于偶数级第二扫描控制信号VrE；第六十六晶体管T66，所述第六十六晶体管T66的栅极电性连接于第N-2 级GOA单元电路的级传信号ST(N-2)，源极电性连接于第六十一晶体管T61的漏极及第三节点P(N)，当N为奇数时，漏极电性连接于奇数级第二扫描控制信号VrO，当N为偶数时，漏极电性连接于偶数级第二扫描控制信号VrE。
所述第一下拉模块400包括第三十一晶体管T31，源极电性连接于扫描信号G(N)，漏极电性连接于恒压低电位VSS，当N为奇数时，所述第三十一晶体管T31的栅极电性连接于奇数级第二高频时钟信号CK2O，当N为偶数时，所述第三十一晶体管T31的栅极电性连接于偶数级第二高频时钟信号CK2E。
当N为奇数时，在第N+2级GOA单元电路中，第二十一晶体管T21的源极与第二十二晶体管T22的源极均电性连接于奇数级第二高频时钟信号CK2O，第三十一晶体管T31的栅极电性连接于奇数级第一高频时钟信号CK1O。
当N为偶数时，在第N+2级GOA单元电路中，第二十一晶体管T21的源极与第二十二晶体管T22的源极均电性连接于偶数级第二高频时钟信号CK2E，第三十一晶体管T31的栅极电性连接于偶数级第一高频时钟信号CK1E。
进一步的，本发明的栅极驱动电路的奇数级GOA单元电路与偶数级GOA单元电路能够分别进行正向或反向扫描。所述第一控制模块101在正向扫描时起上拉控制作用，在反向扫描时起下拉作用；所述第二控制模块102在反向扫描时起上拉控制作用，在正向扫描时起下拉作用。当所述奇数级第一扫描控制信号VfO为高电位、奇数级第二扫描控制信号VrO为低电位时，控制奇数级GOA单元电路进行正向扫描；当所述奇数级第一扫描控制信号VfO为低电位、奇数级第二扫描控制信号VrO为高电位时，控制奇数级GOA单元电路进行反向扫描。当所述偶数级第一扫描控制信号VfE为高电位、偶数级第二扫描控制信号VrE为低电位时，控制偶数级GOA单元电路进行正向扫描；当所述偶数级第一扫描控制信号VfE为低电位、偶数级第二扫描控制信号VrE为高电位时，控制偶数级GOA单元电路进行反向扫描。
所述第一低频时钟信号LC1与第二低频时钟信号LC2的相位相反，控制所述第一下拉维持模块501、与第二下拉维持模块502交替起作用。
特别的，请分别参阅图4、图5、图6、及图7，所述栅极驱动电路的第一级连接关系中，所述第十一晶体管T11的栅极、第五十六晶体管T56的栅极、及第六十六晶体管T66的栅极均电性连接于奇数级扫描启动信号STVO；第二十一晶体管T21的源极与第二十二晶体管T22的源极均电性连 接于奇数级第一高频时钟信号CK1O，第三十一晶体管T31的栅极电性连接于奇数级第二高频时钟信号CK2O。
所述栅极驱动电路的第二级连接关系中，所述第十一晶体管T11的栅极、第五十六晶体管T56的栅极、及第六十六晶体管T66的栅极均电性连接于偶数级扫描启动信号STVE；第二十一晶体管T21的源极与第二十二晶体管T22的源极均电性连接于偶数级第一高频时钟信号CK1E，第三十一晶体管T31的栅极电性连接于偶数级第二高频时钟信号CK2E。
所述栅极驱动电路的倒数第二级连接关系中，所述第四十一晶体管T41的栅极、第十晶体管T10的栅极、及第十二晶体管T12的栅极均电性连接于奇数级扫描启动信号STVO；第二十一晶体管T21的源极与第二十二晶体管T22的源极均电性连接于奇数级第二高频时钟信号CK2O，第三十一晶体管T31的栅极电性连接于奇数级第一高频时钟信号CK1O。
所述栅极驱动电路的最后一级连接关系中，所述第四十一晶体管T41的栅极、第十晶体管T10的栅极、及第十二晶体管T12的栅极均电性连接于偶数级扫描启动信号STVE；第二十一晶体管T21的源极与第二十二晶体管T22的源极均电性连接于偶数级第二高频时钟信号CK2E，第三十一晶体管T31的栅极电性连接于偶数级第一高频时钟信号CK1E。
请参阅图2，并结合图8，本发明的栅极驱动电路的奇数数级GOA单元电路进行正向扫描时的具体工作过程为：奇数级第一扫描控制信号VfO为高电位，奇数级第二扫描控制信号VrO为低电位，向第一级GOA单元电路提供奇数级扫描启动信号STVO。设N为奇数，第N级GOA单元电路接受来自第N-2级GOA单元电路的级传信号ST(N-2)，当第N-2级GOA单元电路的级传信号ST(N-2)为高电位时，第十一晶体管T11打开，奇数级第一扫描控制信号VfO向第一节点Q(N)充电，此时第十一晶体管T11传递奇数级第一扫描控制信号VfO至第一节点Q(N)；同时第五十六晶体管T56和第六十六晶体管T66打开，拉低第二节点K(N)与第三节点P(N)的电位至奇数级第二扫描控制信号VrO；随着第一节点Q(N)充电为高电位，受第一节点Q(N)电位控制的第五十二晶体管T52、第五十五晶体管T55、和第六十二晶体管T62打开，进一步拉低第二节点K(N)与第三节点P(N)的电位至恒压低电位VSS，通过两次下拉使得第二节点K(N)与第三节点P(N)更好的保持低电位，避免影响扫描信号G(N)的输出；第三十二晶体管T32、第三十三晶体管T33、第三十五晶体管T35、第三十六晶体管T36、第四十一晶体管T41、第四十二晶体管T42和第四十三晶体管T43均关闭，同时，也受第一节点Q(N)电位控制的第二十一晶 体管T21和第二十二晶体管T22打开，奇数级第一高频时钟信号CK1O此时为低电位，奇数级第二高频时钟信号CK2O为高电位，第三十一晶体管T31打开下拉扫描信号G(N)至恒压低电位VSS，扫描信号G(N)输出低电位。
接下来，第N-2级GOA单元电路的级传信号ST(N-2)变为低电位，第十一晶体管T11关闭，第一节点Q(N)仍保持为高电位，奇数级第一高频时钟信号CK1O变为高电位，奇数级第二高频时钟信号CK2O变为低电位，扫描信号G(N)与级传信号ST(N)输出高电位；在电容Cb耦合下，第一节点Q(N)抬升到更高电位，第二十一晶体管T21和第二十二晶体管T22的栅源极电压Vgs基本保持不变，保证扫描信号G(N)的顺利输出；此时，第五十五晶体管T55、第五十二晶体管T52和第六十二晶体管T62仍打开，拉低第二节点K(N)与第三节点P(N)的电位，第三十一晶体管T31关闭，第三十二晶体管T32、第三十三晶体管T33、第三十五晶体管T35、第三十六晶体管T36、第四十二晶体管T42和第四十三晶体管T43均关闭。
然后，奇数级第一高频时钟信号CK1O变为低电位，奇数级第二高频时钟信号CK2O变为高电位，第三十一晶体管T31打开，拉低扫描信号G(N)；第N+2级GOA单元电路的级传信号ST(N+2)为高电位，第四十一晶体管T41打开，拉低第一节点Q(N)的电位至奇数级第二扫描控制信号VrO；第十晶体管T10和第十二晶体管T12打开，拉高第二节点K(N)与第三节点P(N)的电位至奇数级第一扫描控制信号VfO；随后，第五十五晶体管T55、第五十二晶体管T52和第六十二晶体管T62关闭；第三十二晶体管T32、第三十三晶体管T33、第三十五晶体管T35、第三十六晶体管T36、第四十二晶体管T42和第四十三晶体管T43打开，第一节点Q(N)、扫描信号G(N)、及级传信号ST(N)的电位被拉低至恒压低电位VSS。
随后，在一帧画面显示剩余的时间内，所述第一低频时钟信号LC1与第二低频时钟信号LC2交替提供高电位，控制第一下拉维持模块501与第二下拉维持模块502交替工作，以分别对第二节点K(N)或第三节点P(N)充电，维持第一节点Q(N)和扫描信号G(N)为低电位。
本发明的栅极驱动电路的奇数级GOA单元电路进行反向扫描时的具体工作过程为：奇数级第一扫描控制信号VfO为低电位，奇数级第二扫描控制信号VrO为高电位，向倒数第二级GOA单元电路提供奇数级扫描启动信号STVO。设N为奇数，当第N+2级GOA单元电路向第四十一晶体管T41的栅极提供高电位的级传信号ST(N+2)时，第四十一晶体管T41打 开，奇数级第二扫描控制信号VrO向第一节点Q(N)充电，与正向扫描不同，此处第四十一晶体管T41传递奇数级第二扫描控制信号VrO至第一节点Q(N)；同时第十晶体管T10和第十二晶体管T12打开，拉低第二节点K(N)与第三节点P(N)的电位至低电位的奇数级第一扫描控制信号VfO；随着第一节Q(N)充电至高电位，第五十二晶体管T52、第五十五晶体管T55、和第六十二晶体管T62打开，进一步拉低第二节点K(N)与第三节点P(N)的电位至恒压低电位VSS；第三十二晶体管T32、第三十三晶体管T33、第三十五晶体管T35、第三十六晶体管T36、第四十一晶体管T41、第四十二晶体管T42和第四十三晶体管T43均关闭；同时，也受第一节点Q(N)电位控制的第二十一晶体管T21和第二十二晶体管T22打开，奇数级第一高频时钟信号CK1O为低电位，奇数级第二高频时钟信号CK2O为高电位，第三十一晶体管T31打开下拉扫描信号G(N)至恒压低电位VSS，扫描信号G(N)输出低电位。
接下来，第N+2级GOA单元电路的级传信号ST(N+2)变为低电位，第四十一晶体管T41关闭，第一节点Q(N)仍保持为高电位，奇数级第一高频时钟信号CK1O变为高电位，奇数级第二高频时钟信号CK2O变为低电位，扫描信号G(N)、级传信号ST(N)输出高电位；在电容Cb耦合下，第一节点Q(N)抬升到更高电位，第二十一晶体管T21和第二十二晶体管T22的栅源极电压Vgs均保持不变，保证扫描信号G(N)的顺利输出；此时，第五十五晶体管T55、第五十二晶体管T52和第六十二晶体管T62仍打开，拉低第二节点K(N)与第三节点P(N)的电位，第三十一晶体管T31关闭，第三十二晶体管T32、第三十三晶体管T33、第三十五晶体管T35、第三十六晶体管T36、第四十二晶体管T42和第四十三晶体管T43均关闭。
然后，奇数级第一高频时钟信号CK1O变为低电位，奇数级第二高频时钟信号CK2O变为高电位，第三十一晶体管T31打开，拉低扫描信号G(N)；第N-2级GOA单元电路的级传信号ST(N-2)为高电位，第十一晶体管T11打开，拉低第一节点Q(N)的电位；第五十六晶体管T56和第六十六晶体管T66打开，拉高第二节点K(N)与第三节点P(N)的电位至奇数级第二扫描控制信号VrO；随后，第五十五晶体管T55、第五十二晶体管T52和第六十二晶体管T62关闭；第三十二晶体管T32、第三十三晶体管T33、第三十五晶体管T35、第三十六晶体管T36、第四十二晶体管T42和第四十三晶体管T43均打开，第一节点Q(N)、扫描信号G(N)、及级传信号ST(N)的电位被拉低至恒压低电位VSS。
随后，在一帧画面显示剩余的时间内，所述第一低频时钟信号LC1与第二低频时钟信号LC2交替提供高电位，控制第一下拉维持模块501与第二下拉维持模块502交替工作，以分别对第二节点K(N)或第三节点P(N)充电，维持第一节点Q(N)和扫描信号G(N)为低电位。
请参阅图3、并结合图8，本发明的栅极驱动电路的偶数级GOA单元电路进行正向扫描或反向扫描时，需将相应的控制信号替换为偶数级第一扫描控制信号VfE、偶数级第二扫描控制信号VrE、偶数级扫描启动信号STVE、偶数级第一高频时钟信号CK1E、以及偶数级第二高频时钟信号CK2E，且正向扫描从第二级GOA单元电路开始，反向扫描从最后一级GOA单元电路开始，具体工作过程与上述奇数级GOA单元电路进行正向扫描或反向扫描的工作过程相同，此处不再赘述。
请参阅图9，本发明的栅极驱动电路可以同时进行奇数级GOA单元电路与偶数级GOA单元电路的正向扫描或反向扫描，具体如下：
对应于图9中的逻辑信号11，奇数级GOA单元电路正向扫描与偶数级GOA单元电路正向扫描同时进行。具体地，所述奇数级第一扫描控制信号VfO和偶数级第一扫描控制信号VfE均为高电位，奇数级第二扫描控制信号VrO和偶数级第二扫描控制信号VrE均为低电位；在一帧扫描开始时，向所述第一级GOA单元电路的第十一晶体管T11的栅极提供奇数级扫描启动信号STVO，同时向所述第二级GOA单元电路的第十一晶体管T11的栅极提供偶数级扫描启动信号STVE。
对应于图9中的逻辑信号00，奇数级GOA单元电路反向扫描与偶数级GOA单元电路反向扫描同时进行。具体地，所述奇数级第一扫描控制信号VfO和偶数级第一扫描控制信号VfE均为低电位，奇数级第二扫描控制信号VrO和偶数级第二扫描控制信号VrE均为高电位；在一帧扫描开始时，向所述倒数第二级GOA单元电路的第四十一晶体管T41的栅极提供奇数级扫描启动信号STVO，同时向最后一级GOA单元电路的第四十一晶体管T41的栅极提供偶数级扫描启动信号STVE。
对应于图9中的逻辑信号10，奇数级GOA单元电路正向扫描与偶数级GOA单元电路反向扫描同时进行。具体地，所述奇数级第一扫描控制信号VfO和偶数级第二扫描控制信号VrE均为高电位，奇数级第二扫描控制信号VrO和偶数级第一扫描控制信号VfE均为低电位；在一帧扫描开始时，向所述第一级GOA单元电路的第十一薄膜晶体管T11的栅极提供奇数级扫描启动信号STVO，同时向最后一级GOA单元电路的第四十一晶体管T41的栅极提供偶数级扫描启动信号STVE。
对应于图9中的逻辑信号01，奇数级GOA单元电路反向扫描与偶数级GOA单元电路正向扫描同时进行。具体地，所述奇数级第一扫描控制信号VfO和偶数级第二扫描控制信号VrE均为低电位，奇数级第二扫描控制信号VrO和偶数级第一扫描控制信号VfE均为高电位；在一帧扫描开始时，向所述倒数第二级GOA单元电路的第四十一晶体管T41的栅极提供奇数级扫描启动信号STVO，同时向第二级GOA单元电路的第十一晶体管T11的栅极提供偶数级扫描启动信号STVE。
请参阅图10，本发明的栅极驱动电路可以分时进行奇数级GOA单元电路与偶数级GOA单元电路的正向扫描或反向扫描，具体如下：
对应图10中的逻辑信号1_1，奇数级GOA单元电路正向扫描与偶数级GOA单元电路正向扫描分时进行。具体地，所述奇数级第一扫描控制信号VfO和偶数级第一扫描控制信号VfE均为高电位，奇数级第二扫描控制信号VrO和偶数级第二扫描控制信号VrE均为低电位；在一帧扫描的时间内，先向所述第一级GOA单元电路的第十一晶体管T11的栅极提供奇数级扫描启动信号STVO，所有奇数级GOA单元电路扫描完成后再向所述第二级GOA单元电路的第十一晶体管T11的栅极提供偶数级扫描启动信号STVE。
对应图10中的逻辑信号0_0，奇数级GOA单元电路反向扫描与偶数级GOA单元电路反向扫描分时进行。具体地，所述奇数级第一扫描控制信号VfO和偶数级第一扫描控制信号VfE均为低电位，奇数级第二扫描控制信号VrO和偶数级第二扫描控制信号VrE均为高电位；在一帧扫描的时间内，先向倒数第二级的GOA单元电路的第四十一晶体管T41的栅极提供奇数级扫描启动信号STVO，所有奇数级GOA单元电路扫描完成后再向最后一级GOA单元电路的第四十一晶体管T41的栅极提供偶数级扫描启动信号STVE。
对应图10中的逻辑信号1_0，奇数级GOA单元电路正向扫描与偶数级GOA单元电路反向扫描分时进行。具体地，所述奇数级第一扫描控制信号VfO和偶数级第二扫描控制信号VrE均为高电位，奇数级第二扫描控制信号VrO和偶数级第一扫描控制信号VfE均为低电位；在一帧扫描的时间内，先向所述第一级的GOA单元电路的第十一晶体管T11的栅极提供奇数级扫描启动信号STVO，所有奇数级GOA单元电路扫描完成后再向所述最后一级GOA单元电路的第四十一晶体管T41的栅极提供偶数级扫描启动信号STVE。
对应图10中的逻辑信号0_1，奇数级GOA单元电路反向扫描与偶数级GOA单元电路正向扫描分时进行。具体地，所述奇数级第一扫描控制信 号VfO和偶数级第二扫描控制信号VrE均为低电位，奇数级第二扫描控制信号VrO和偶数级第一扫描控制信号VfE均为高电位；在一帧扫描的时间内，先向所述倒数第二级GOA单元电路的第四十一薄膜晶体管T41的栅极提供奇数级扫描启动信号STVO，所有奇数级GOA单元电路扫描完成后再向所述第二级GOA单元电路的第十一薄膜晶体管T11的栅极提供偶数级扫描启动信号STVE。
综上所述，本发明的栅极驱动电路，将各个奇数级GOA单元电路进行级联，各个偶数级GOA单元电路进行级联；对应于奇数级GOA单元电路设置奇数级第一、第二扫描控制信号、奇数级扫描启动信号、奇数级第一、第二高频时钟信号；对应于偶数级GOA单元电路设置偶数级第一、第二扫描控制信号、偶数级扫描启动信号、偶数级第一、第二高频时钟信号；通过控制奇数级第一、第二扫描控制信号与偶数级第一、第二扫描控制信号的电位，配合不同时序的奇数级扫描启动信号与偶数级扫描启动信号，能够控制奇数级GOA单元电路与偶数级GOA单元电路同时或分时进行正向扫描或反向扫描，实现了栅极驱动电路扫描方式的多样化，提高显示画质，满足不同显示产品的需求。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (12)

  1. 一种栅极驱动电路，包括：
    多个GOA单元电路，其中的各个奇数级GOA单元电路进行级联，各个偶数级GOA单元电路进行级联；
    对应于奇数级GOA单元电路设置的分别用于提供奇数级第一扫描控制信号、奇数级第二扫描控制信号、奇数级扫描启动信号、奇数级第一高频时钟信号、奇数级第二高频时钟信号的信号线；
    对应于偶数级GOA单元电路设置的分别用于提供偶数级第一扫描控制信号、偶数级第二扫描控制信号、偶数级扫描启动信号、偶数级第一高频时钟信号、偶数级第二高频时钟信号的信号线；
    以及对应于所有GOA单元电路设置的用于提供第一低频时钟信号与第二低频时钟信号的共用信号线；
    每一级GOA单元电路均包括：正反向扫描控制模块、级传稳压模块、输出模块、第一下拉模块、及下拉维持模块；所述正反向扫描控制模块又包括第一控制模块、与第二控制模块，所述第一控制模块在正向扫描时起上拉控制作用，在反向扫描时起下拉作用；所述第二控制模块在反向扫描时起上拉控制作用，在正向扫描时起下拉作用；
    设N为正整数，除第一级、第二级、倒数第二级、及最后一级GOA单元电路外，在第N级GOA单元电路中：
    所述第一控制模块包括：第十一晶体管，所述第十一晶体管的栅极电性连接于第N-2级GOA单元电路的级传信号，漏极电性连接于第一节点，当N为奇数时，源极电性连接于奇数级第一扫描控制信号，当N为偶数时，源极电性连接于偶数级第一扫描控制信号；
    所述第二控制模块包括：第四十一晶体管，所述第四十一晶体管的栅极电性连接于第N+2级GOA单元电路的级传信号，漏极电性连接于第一节点，当N为奇数时，源极电性连接于奇数级第二扫描控制信号，当N为偶数时，源极电性连接于偶数级第二扫描控制信号；
    所述输出模块包括：第二十一晶体管，所述第二十一晶体管的栅极电性连接于第一节点，漏极输出扫描信号，当N为奇数时，源极电性连接于奇数级第一高频时钟信号，当N为偶数时，源极电性连接于偶数级第一高频时钟信号；第二十二晶体管，所述第二十二晶体管的栅极电性连接于第一节点，漏极输出级传信号，当N为奇数时，源极电性连接于奇数级第一 高频时钟信号，当N为偶数时，源极电性连接于偶数级第一高频时钟信号；电容，所述电容的一端电性连接于第一节点，另一端电性连接于级传信号；
    所述下拉维持模块包括：第五十五晶体管、第一下拉维持模块、与第二下拉维持模块；
    所述第五十五晶体管的栅极电性连接于第一节点，源极电性连接于第二节点，漏极电性连接于第三节点；
    所述第一下拉维持模块包括：第三十三晶体管，所述第三十三晶体管的栅极电性连接于第二节点，源极电性连接于扫描信号，漏极电性连接于恒压低电位；第三十六晶体管，所述第三十六晶体管的栅极电性连接于第二节点，源极电性连接于级传信号，漏极电性连接于恒压低电位；第四十三晶体管，所述第四十三晶体管的栅极电性连接于第二节点，源极电性连接于第一节点，漏极电性连接于恒压低电位；第五十一晶体管，所述第五十一晶体管的栅极与源极均电性连接于第一低频时钟信号，漏极电性连接于第五十三晶体管的栅极；第五十三晶体管，所述第五十三晶体管的栅极电性连接于第五十一晶体管的漏极，源极电性连接于第一低频时钟信号，漏极电性连接于第二节点；第五十四晶体管，所述第五十四晶体管的栅极电性连接于第二低频时钟信号，源极电性连接于第一低频时钟信号，漏极电性连接于第二节点；
    所述第二下拉维持模块包括第三十二晶体管，所述第三十二晶体管的栅极电性连接于第三节点，源极电性连接于扫描信号，漏极电性连接于恒压低电位；第三十五晶体管，所述第三十五晶体管的栅极电性连接于第三节点，源极电性连接于级传信号，漏极电性连接于恒压低电位；第四十二晶体管，所述第四十二晶体管的栅极电性连接于第三节点，源极电性连接于第一节点，漏极电性连接于恒压低电位；第六十一晶体管，所述第六十一晶体管的栅极与源极均电性连接于第二低频时钟信号，漏极电性连接于第六十三晶体管的栅极；第六十三晶体管，所述第六十三晶体管的栅极电性连接于第六十一晶体管的漏极，源极电性连接于第二低频时钟信号，漏极电性连接于第三节点；第六十四晶体管，所述第六十四晶体管的栅极电性连接于第一低频时钟信号，源极电性连接于第二低频时钟信号，漏极电性连接于第三节点；
    所述级传稳压模块包括第五十二晶体管，所述第五十二晶体管的栅极电性连接于第一节点，源极电性连接于第二节点，漏极电性连接于恒压低电位；第六十二晶体管，所述第六十二晶体管的栅极电性连接于第一节点，源极电性连接于第三节点，漏极电性连接于恒压低电位；第十晶体管，所 述第十晶体管的栅极电性连接于第N+2级GOA单元电路的级传信号，漏极电性连接于第二节点，当N为奇数时，源极电性连接于奇数级第一扫描控制信号，当N为偶数时，源极电性连接于偶数级第一扫描控制信号；第十二晶体管，所述第十二晶体管的栅极电性连接于第N+2级GOA单元电路的级传信号，漏极电性连接于第三节点，当N为奇数时，源极电性连接于奇数级第一扫描控制信号，当N为偶数时，源极电性连接于偶数级第一扫描控制信号；第五十六晶体管，所述第五十六晶体管的栅极电性连接于第N-2级GOA单元电路的级传信号，源极电性连接于第五十一晶体管的漏极及第二节点，当N为奇数时，漏极电性连接于奇数级第二扫描控制信号，当N为偶数时，漏极电性连接于偶数级第二扫描控制信号；第六十六晶体管，所述第六十六晶体管的栅极电性连接于第N-2级GOA单元电路的级传信号，源极电性连接于第六十一晶体管的漏极及第三节点，当N为奇数时，漏极电性连接于奇数级第二扫描控制信号，当N为偶数时，漏极电性连接于偶数级第二扫描控制信号；
    所述第一下拉模块包括第三十一晶体管，源极电性连接于扫描信号，漏极电性连接于恒压低电位，当N为奇数时，所述第三十一晶体管的栅极电性连接于奇数级第二高频时钟信号，当N为偶数时，所述第三十一晶体管的栅极电性连接于偶数级第二高频时钟信号；
    所述第一低频时钟信号与第二低频时钟信号的相位相反；
    当N为奇数时，在第N+2级GOA单元电路中，第二十一晶体管的源极与第二十二晶体管的源极均电性连接于奇数级第二高频时钟信号，第三十一晶体管的栅极电性连接于奇数级第一高频时钟信号；
    当N为偶数时，在第N+2级GOA单元电路中，第二十一晶体管的源极与第二十二晶体管的源极均电性连接于偶数级第二高频时钟信号，第三十一晶体管的栅极电性连接于偶数级第一高频时钟信号；
    所述奇数级第一扫描控制信号为高电位、奇数级第二扫描控制信号为低电位时，控制奇数级GOA单元电路进行正向扫描；所述奇数级第一扫描控制信号为低电位、奇数级第二扫描控制信号为高电位时，控制奇数级GOA单元电路进行反向扫描；
    所述偶数级第一扫描控制信号为高电位、偶数级第二扫描控制信号为低电位时，控制偶数级GOA单元电路进行正向扫描；所述偶数级第一扫描控制信号为低电位、偶数级第二扫描控制信号为高电位时，控制偶数级GOA单元电路进行反向扫描。
  2. 如权利要求1所述的栅极驱动电路，其中，所述栅极驱动电路的第 一级连接关系中，所述第十一晶体管的栅极、第五十六晶体管的栅极、及第六十六晶体管的栅极均电性连接于奇数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接于奇数级第一高频时钟信号，第三十一晶体管的栅极电性连接于奇数级第二高频时钟信号；
    所述栅极驱动电路的第二级连接关系中，所述第十一晶体管的栅极、第五十六晶体管的栅极、及第六十六晶体管的栅极均电性连接于偶数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接于偶数级第一高频时钟信号，第三十一晶体管的栅极电性连接于偶数级第二高频时钟信号；
    所述栅极驱动电路的倒数第二级连接关系中，所述第四十一晶体管的栅极、第十晶体管的栅极、及第十二晶体管的栅极均电性连接于奇数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接于奇数级第二高频时钟信号，第三十一晶体管的栅极电性连接于奇数级第一高频时钟信号；
    所述栅极驱动电路的最后一级连接关系中，所述第四十一晶体管的栅极、第十晶体管的栅极、及第十二晶体管的栅极均电性连接于偶数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接于偶数级第二高频时钟信号，第三十一晶体管的栅极电性连接于偶数级第一高频时钟信号。
  3. 如权利要求2所述的栅极驱动电路，其中，所述奇数级第一扫描控制信号和偶数级第一扫描控制信号均为高电位，奇数级第二扫描控制信号和偶数级第二扫描控制信号均为低电位；
    在一帧扫描开始时，向所述第一级GOA单元电路的第十一晶体管的栅极提供奇数级扫描启动信号，同时向所述第二级GOA单元电路的第十一晶体管的栅极提供偶数级扫描启动信号；奇数级GOA单元电路正向扫描与偶数级GOA单元电路正向扫描同时进行。
  4. 如权利要求2所述的栅极驱动电路，其中，所述奇数级第一扫描控制信号和偶数级第一扫描控制信号均为高电位，奇数级第二扫描控制信号和偶数级第二扫描控制信号均为低电位；
    在一帧扫描的时间内，先向所述第一级GOA单元电路的第十一晶体管的栅极提供奇数级扫描启动信号，所有奇数级GOA单元电路扫描完成后再向所述第二级GOA单元电路的第十一晶体管的栅极提供偶数级扫描启动信号；奇数级GOA单元电路正向扫描与偶数级GOA单元电路正向扫描分时进行。
  5. 如权利要求2所述的的栅极驱动电路，其中，所述奇数级第一扫描控制信号和偶数级第一扫描控制信号均为低电位，奇数级第二扫描控制信号和偶数级第二扫描控制信号均为高电位；
    在一帧扫描开始时，向所述倒数第二级GOA单元电路的第四十一晶体管的栅极提供奇数级扫描启动信号，同时向最后一级GOA单元电路的第四十一晶体管的栅极提供偶数级扫描启动信号；奇数级GOA单元电路反向扫描与偶数级GOA单元电路反向扫描同时进行。
  6. 如权利要求2所述的栅极驱动电路，其中，所述奇数级第一扫描控制信号和偶数级第一扫描控制信号均为低电位，奇数级第二扫描控制信号和偶数级第二扫描控制信号均为高电位；
    在一帧扫描的时间内，先向倒数第二级的GOA单元电路的第四十一晶体管的栅极提供奇数级扫描启动信号，所有奇数级GOA单元电路扫描完成后再向最后一级GOA单元电路的第四十一晶体管的栅极提供偶数级扫描启动信号；奇数级GOA单元电路反向扫描与偶数级GOA单元电路反向扫描分时进行。
  7. 如权利要求2所述的的栅极驱动电路，其中，所述奇数级第一扫描控制信号和偶数级第二扫描控制信号均为高电位，奇数级第二扫描控制信号和偶数级第一扫描控制信号均为低电位；
    在一帧扫描开始时，向所述第一级GOA单元电路的第十一薄膜晶体管的栅极提供奇数级扫描启动信号，同时向最后一级GOA单元电路的第四十一晶体管的栅极提供偶数级扫描启动信号；
    奇数级GOA单元电路正向扫描与偶数级GOA单元电路反向扫描同时进行。
  8. 如权利要求2所述的栅极驱动电路，其中，所述奇数级第一扫描控制信号和偶数级第二扫描控制信号均为高电位，奇数级第二扫描控制信号和偶数级第一扫描控制信号均为低电位；
    在一帧扫描的时间内，先向所述第一级的GOA单元电路的第十一晶体管的栅极提供奇数级扫描启动信号，所有奇数级GOA单元电路扫描完成后再向所述最后一级GOA单元电路的第四十一晶体管的栅极提供偶数级扫描启动信号；奇数级GOA单元电路正向扫描与偶数级GOA单元电路反向扫描分时进行。
  9. 如权利要求2所述的栅极驱动电路，其中，所述奇数级第一扫描控制信号和偶数级第二扫描控制信号均为低电位，奇数级第二扫描控制信号和偶数级第一扫描控制信号均为高电位；
    在一帧扫描开始时，向所述倒数第二级GOA单元电路的第四十一晶体管的栅极提供奇数级扫描启动信号，同时向第二级GOA单元电路的第十一晶体管的栅极提供偶数级扫描启动信号；奇数级GOA单元电路反向扫描与偶数级GOA单元电路正向扫描同时进行。
  10. 如权利要求2所述的栅极驱动电路，其中，所述奇数级第一扫描控制信号和偶数级第二扫描控制信号均为低电位，奇数级第二扫描控制信号和偶数级第一扫描控制信号均为高电位；
    在一帧扫描的时间内，先向所述倒数第二级GOA单元电路的第四十一薄膜晶体管的栅极提供奇数级扫描启动信号，所有奇数级GOA单元电路扫描完成后再向所述第二级GOA单元电路的第十一薄膜晶体管的栅极提供偶数级扫描启动信号；奇数级GOA单元电路反向扫描与偶数级GOA单元电路正向扫描分时进行。
  11. 一种栅极驱动电路，包括：
    多个GOA单元电路，其中的各个奇数级GOA单元电路进行级联，各个偶数级GOA单元电路进行级联；
    对应于奇数级GOA单元电路设置的分别用于提供奇数级第一扫描控制信号、奇数级第二扫描控制信号、奇数级扫描启动信号、奇数级第一高频时钟信号、奇数级第二高频时钟信号的信号线；
    对应于偶数级GOA单元电路设置的分别用于提供偶数级第一扫描控制信号、偶数级第二扫描控制信号、偶数级扫描启动信号、偶数级第一高频时钟信号、偶数级第二高频时钟信号的信号线；
    以及对应于所有GOA单元电路设置的用于提供第一低频时钟信号与第二低频时钟信号的共用信号线；
    每一级GOA单元电路均包括：正反向扫描控制模块、级传稳压模块、输出模块、第一下拉模块、及下拉维持模块；所述正反向扫描控制模块又包括第一控制模块、与第二控制模块，所述第一控制模块在正向扫描时起上拉控制作用，在反向扫描时起下拉作用；所述第二控制模块在反向扫描时起上拉控制作用，在正向扫描时起下拉作用；
    设N为正整数，除第一级、第二级、倒数第二级、及最后一级GOA单元电路外，在第N级GOA单元电路中：
    所述第一控制模块包括：第十一晶体管，所述第十一晶体管的栅极电性连接于第N-2级GOA单元电路的级传信号，漏极电性连接于第一节点，当N为奇数时，源极电性连接于奇数级第一扫描控制信号，当N为偶数时，源极电性连接于偶数级第一扫描控制信号；
    所述第二控制模块包括：第四十一晶体管，所述第四十一晶体管的栅极电性连接于第N+2级GOA单元电路的级传信号，漏极电性连接于第一节点，当N为奇数时，源极电性连接于奇数级第二扫描控制信号，当N为偶数时，源极电性连接于偶数级第二扫描控制信号；
    所述输出模块包括：第二十一晶体管，所述第二十一晶体管的栅极电性连接于第一节点，漏极输出扫描信号，当N为奇数时，源极电性连接于奇数级第一高频时钟信号，当N为偶数时，源极电性连接于偶数级第一高频时钟信号；第二十二晶体管，所述第二十二晶体管的栅极电性连接于第一节点，漏极输出级传信号，当N为奇数时，源极电性连接于奇数级第一高频时钟信号，当N为偶数时，源极电性连接于偶数级第一高频时钟信号；电容，所述电容的一端电性连接于第一节点，另一端电性连接于级传信号；
    所述下拉维持模块包括：第五十五晶体管、第一下拉维持模块、与第二下拉维持模块；
    所述第五十五晶体管的栅极电性连接于第一节点，源极电性连接于第二节点，漏极电性连接于第三节点；
    所述第一下拉维持模块包括：第三十三晶体管，所述第三十三晶体管的栅极电性连接于第二节点，源极电性连接于扫描信号，漏极电性连接于恒压低电位；第三十六晶体管，所述第三十六晶体管的栅极电性连接于第二节点，源极电性连接于级传信号，漏极电性连接于恒压低电位；第四十三晶体管，所述第四十三晶体管的栅极电性连接于第二节点，源极电性连接于第一节点，漏极电性连接于恒压低电位；第五十一晶体管，所述第五十一晶体管的栅极与源极均电性连接于第一低频时钟信号，漏极电性连接于第五十三晶体管的栅极；第五十三晶体管，所述第五十三晶体管的栅极电性连接于第五十一晶体管的漏极，源极电性连接于第一低频时钟信号，漏极电性连接于第二节点；第五十四晶体管，所述第五十四晶体管的栅极电性连接于第二低频时钟信号，源极电性连接于第一低频时钟信号，漏极电性连接于第二节点；
    所述第二下拉维持模块包括第三十二晶体管，所述第三十二晶体管的栅极电性连接于第三节点，源极电性连接于扫描信号，漏极电性连接于恒压低电位；第三十五晶体管，所述第三十五晶体管的栅极电性连接于第三节点，源极电性连接于级传信号，漏极电性连接于恒压低电位；第四十二晶体管，所述第四十二晶体管的栅极电性连接于第三节点，源极电性连接于第一节点，漏极电性连接于恒压低电位；第六十一晶体管，所述第六十一晶体管的栅极与源极均电性连接于第二低频时钟信号，漏极电性连接于 第六十三晶体管的栅极；第六十三晶体管，所述第六十三晶体管的栅极电性连接于第六十一晶体管的漏极，源极电性连接于第二低频时钟信号，漏极电性连接于第三节点；第六十四晶体管，所述第六十四晶体管的栅极电性连接于第一低频时钟信号，源极电性连接于第二低频时钟信号，漏极电性连接于第三节点；
    所述级传稳压模块包括第五十二晶体管，所述第五十二晶体管的栅极电性连接于第一节点，源极电性连接于第二节点，漏极电性连接于恒压低电位；第六十二晶体管，所述第六十二晶体管的栅极电性连接于第一节点，源极电性连接于第三节点，漏极电性连接于恒压低电位；第十晶体管，所述第十晶体管的栅极电性连接于第N+2级GOA单元电路的级传信号，漏极电性连接于第二节点，当N为奇数时，源极电性连接于奇数级第一扫描控制信号，当N为偶数时，源极电性连接于偶数级第一扫描控制信号；第十二晶体管，所述第十二晶体管的栅极电性连接于第N+2级GOA单元电路的级传信号，漏极电性连接于第三节点，当N为奇数时，源极电性连接于奇数级第一扫描控制信号，当N为偶数时，源极电性连接于偶数级第一扫描控制信号；第五十六晶体管，所述第五十六晶体管的栅极电性连接于第N-2级GOA单元电路的级传信号，源极电性连接于第五十一晶体管的漏极及第二节点，当N为奇数时，漏极电性连接于奇数级第二扫描控制信号，当N为偶数时，漏极电性连接于偶数级第二扫描控制信号；第六十六晶体管，所述第六十六晶体管的栅极电性连接于第N-2级GOA单元电路的级传信号，源极电性连接于第六十一晶体管的漏极及第三节点，当N为奇数时，漏极电性连接于奇数级第二扫描控制信号，当N为偶数时，漏极电性连接于偶数级第二扫描控制信号；
    所述第一下拉模块包括第三十一晶体管，源极电性连接于扫描信号，漏极电性连接于恒压低电位，当N为奇数时，所述第三十一晶体管的栅极电性连接于奇数级第二高频时钟信号，当N为偶数时，所述第三十一晶体管的栅极电性连接于偶数级第二高频时钟信号；
    所述第一低频时钟信号与第二低频时钟信号的相位相反；
    当N为奇数时，在第N+2级GOA单元电路中，第二十一晶体管的源极与第二十二晶体管的源极均电性连接于奇数级第二高频时钟信号，第三十一晶体管的栅极电性连接于奇数级第一高频时钟信号；
    当N为偶数时，在第N+2级GOA单元电路中，第二十一晶体管的源极与第二十二晶体管的源极均电性连接于偶数级第二高频时钟信号，第三十一晶体管的栅极电性连接于偶数级第一高频时钟信号；
    所述奇数级第一扫描控制信号为高电位、奇数级第二扫描控制信号为低电位时，控制奇数级GOA单元电路进行正向扫描；所述奇数级第一扫描控制信号为低电位、奇数级第二扫描控制信号为高电位时，控制奇数级GOA单元电路进行反向扫描；
    所述偶数级第一扫描控制信号为高电位、偶数级第二扫描控制信号为低电位时，控制偶数级GOA单元电路进行正向扫描；所述偶数级第一扫描控制信号为低电位、偶数级第二扫描控制信号为高电位时，控制偶数级GOA单元电路进行反向扫描；
    其中，所述栅极驱动电路的第一级连接关系中，所述第十一晶体管的栅极、第五十六晶体管的栅极、及第六十六晶体管的栅极均电性连接于奇数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接于奇数级第一高频时钟信号，第三十一晶体管的栅极电性连接于奇数级第二高频时钟信号；
    所述栅极驱动电路的第二级连接关系中，所述第十一晶体管的栅极、第五十六晶体管的栅极、及第六十六晶体管的栅极均电性连接于偶数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接于偶数级第一高频时钟信号，第三十一晶体管的栅极电性连接于偶数级第二高频时钟信号；
    所述栅极驱动电路的倒数第二级连接关系中，所述第四十一晶体管的栅极、第十晶体管的栅极、及第十二晶体管的栅极均电性连接于奇数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接于奇数级第二高频时钟信号，第三十一晶体管的栅极电性连接于奇数级第一高频时钟信号；
    所述栅极驱动电路的最后一级连接关系中，所述第四十一晶体管的栅极、第十晶体管的栅极、及第十二晶体管的栅极均电性连接于偶数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接于偶数级第二高频时钟信号，第三十一晶体管的栅极电性连接于偶数级第一高频时钟信号；
    其中，所述奇数级第一扫描控制信号和偶数级第一扫描控制信号均为高电位，奇数级第二扫描控制信号和偶数级第二扫描控制信号均为低电位；
    在一帧扫描开始时，向所述第一级GOA单元电路的第十一晶体管的栅极提供奇数级扫描启动信号，同时向所述第二级GOA单元电路的第十一晶体管的栅极提供偶数级扫描启动信号；奇数级GOA单元电路正向扫描与偶数级GOA单元电路正向扫描同时进行。
  12. 一种栅极驱动电路，包括：
    多个GOA单元电路，其中的各个奇数级GOA单元电路进行级联，各个偶数级GOA单元电路进行级联；
    对应于奇数级GOA单元电路设置的分别用于提供奇数级第一扫描控制信号、奇数级第二扫描控制信号、奇数级扫描启动信号、奇数级第一高频时钟信号、奇数级第二高频时钟信号的信号线；
    对应于偶数级GOA单元电路设置的分别用于提供偶数级第一扫描控制信号、偶数级第二扫描控制信号、偶数级扫描启动信号、偶数级第一高频时钟信号、偶数级第二高频时钟信号的信号线；
    以及对应于所有GOA单元电路设置的用于提供第一低频时钟信号与第二低频时钟信号的共用信号线；
    每一级GOA单元电路均包括：正反向扫描控制模块、级传稳压模块、输出模块、第一下拉模块、及下拉维持模块；所述正反向扫描控制模块又包括第一控制模块、与第二控制模块，所述第一控制模块在正向扫描时起上拉控制作用，在反向扫描时起下拉作用；所述第二控制模块在反向扫描时起上拉控制作用，在正向扫描时起下拉作用；
    设N为正整数，除第一级、第二级、倒数第二级、及最后一级GOA单元电路外，在第N级GOA单元电路中：
    所述第一控制模块包括：第十一晶体管，所述第十一晶体管的栅极电性连接于第N-2级GOA单元电路的级传信号，漏极电性连接于第一节点，当N为奇数时，源极电性连接于奇数级第一扫描控制信号，当N为偶数时，源极电性连接于偶数级第一扫描控制信号；
    所述第二控制模块包括：第四十一晶体管，所述第四十一晶体管的栅极电性连接于第N+2级GOA单元电路的级传信号，漏极电性连接于第一节点，当N为奇数时，源极电性连接于奇数级第二扫描控制信号，当N为偶数时，源极电性连接于偶数级第二扫描控制信号；
    所述输出模块包括：第二十一晶体管，所述第二十一晶体管的栅极电性连接于第一节点，漏极输出扫描信号，当N为奇数时，源极电性连接于奇数级第一高频时钟信号，当N为偶数时，源极电性连接于偶数级第一高频时钟信号；第二十二晶体管，所述第二十二晶体管的栅极电性连接于第一节点，漏极输出级传信号，当N为奇数时，源极电性连接于奇数级第一高频时钟信号，当N为偶数时，源极电性连接于偶数级第一高频时钟信号；电容，所述电容的一端电性连接于第一节点，另一端电性连接于级传信号；
    所述下拉维持模块包括：第五十五晶体管、第一下拉维持模块、与第 二下拉维持模块；
    所述第五十五晶体管的栅极电性连接于第一节点，源极电性连接于第二节点，漏极电性连接于第三节点；
    所述第一下拉维持模块包括：第三十三晶体管，所述第三十三晶体管的栅极电性连接于第二节点，源极电性连接于扫描信号，漏极电性连接于恒压低电位；第三十六晶体管，所述第三十六晶体管的栅极电性连接于第二节点，源极电性连接于级传信号，漏极电性连接于恒压低电位；第四十三晶体管，所述第四十三晶体管的栅极电性连接于第二节点，源极电性连接于第一节点，漏极电性连接于恒压低电位；第五十一晶体管，所述第五十一晶体管的栅极与源极均电性连接于第一低频时钟信号，漏极电性连接于第五十三晶体管的栅极；第五十三晶体管，所述第五十三晶体管的栅极电性连接于第五十一晶体管的漏极，源极电性连接于第一低频时钟信号，漏极电性连接于第二节点；第五十四晶体管，所述第五十四晶体管的栅极电性连接于第二低频时钟信号，源极电性连接于第一低频时钟信号，漏极电性连接于第二节点；
    所述第二下拉维持模块包括第三十二晶体管，所述第三十二晶体管的栅极电性连接于第三节点，源极电性连接于扫描信号，漏极电性连接于恒压低电位；第三十五晶体管，所述第三十五晶体管的栅极电性连接于第三节点，源极电性连接于级传信号，漏极电性连接于恒压低电位；第四十二晶体管，所述第四十二晶体管的栅极电性连接于第三节点，源极电性连接于第一节点，漏极电性连接于恒压低电位；第六十一晶体管，所述第六十一晶体管的栅极与源极均电性连接于第二低频时钟信号，漏极电性连接于第六十三晶体管的栅极；第六十三晶体管，所述第六十三晶体管的栅极电性连接于第六十一晶体管的漏极，源极电性连接于第二低频时钟信号，漏极电性连接于第三节点；第六十四晶体管，所述第六十四晶体管的栅极电性连接于第一低频时钟信号，源极电性连接于第二低频时钟信号，漏极电性连接于第三节点；
    所述级传稳压模块包括第五十二晶体管，所述第五十二晶体管的栅极电性连接于第一节点，源极电性连接于第二节点，漏极电性连接于恒压低电位；第六十二晶体管，所述第六十二晶体管的栅极电性连接于第一节点，源极电性连接于第三节点，漏极电性连接于恒压低电位；第十晶体管，所述第十晶体管的栅极电性连接于第N+2级GOA单元电路的级传信号，漏极电性连接于第二节点，当N为奇数时，源极电性连接于奇数级第一扫描控制信号，当N为偶数时，源极电性连接于偶数级第一扫描控制信号；第 十二晶体管，所述第十二晶体管的栅极电性连接于第N+2级GOA单元电路的级传信号，漏极电性连接于第三节点，当N为奇数时，源极电性连接于奇数级第一扫描控制信号，当N为偶数时，源极电性连接于偶数级第一扫描控制信号；第五十六晶体管，所述第五十六晶体管的栅极电性连接于第N-2级GOA单元电路的级传信号，源极电性连接于第五十一晶体管的漏极及第二节点，当N为奇数时，漏极电性连接于奇数级第二扫描控制信号，当N为偶数时，漏极电性连接于偶数级第二扫描控制信号；第六十六晶体管，所述第六十六晶体管的栅极电性连接于第N-2级GOA单元电路的级传信号，源极电性连接于第六十一晶体管的漏极及第三节点，当N为奇数时，漏极电性连接于奇数级第二扫描控制信号，当N为偶数时，漏极电性连接于偶数级第二扫描控制信号；
    所述第一下拉模块包括第三十一晶体管，源极电性连接于扫描信号，漏极电性连接于恒压低电位，当N为奇数时，所述第三十一晶体管的栅极电性连接于奇数级第二高频时钟信号，当N为偶数时，所述第三十一晶体管的栅极电性连接于偶数级第二高频时钟信号；
    所述第一低频时钟信号与第二低频时钟信号的相位相反；
    当N为奇数时，在第N+2级GOA单元电路中，第二十一晶体管的源极与第二十二晶体管的源极均电性连接于奇数级第二高频时钟信号，第三十一晶体管的栅极电性连接于奇数级第一高频时钟信号；
    当N为偶数时，在第N+2级GOA单元电路中，第二十一晶体管的源极与第二十二晶体管的源极均电性连接于偶数级第二高频时钟信号，第三十一晶体管的栅极电性连接于偶数级第一高频时钟信号；
    所述奇数级第一扫描控制信号为高电位、奇数级第二扫描控制信号为低电位时，控制奇数级GOA单元电路进行正向扫描；所述奇数级第一扫描控制信号为低电位、奇数级第二扫描控制信号为高电位时，控制奇数级GOA单元电路进行反向扫描；
    所述偶数级第一扫描控制信号为高电位、偶数级第二扫描控制信号为低电位时，控制偶数级GOA单元电路进行正向扫描；所述偶数级第一扫描控制信号为低电位、偶数级第二扫描控制信号为高电位时，控制偶数级GOA单元电路进行反向扫描；
    其中，所述栅极驱动电路的第一级连接关系中，所述第十一晶体管的栅极、第五十六晶体管的栅极、及第六十六晶体管的栅极均电性连接于奇数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接于奇数级第一高频时钟信号，第三十一晶体管的栅极电性连接于奇 数级第二高频时钟信号；
    所述栅极驱动电路的第二级连接关系中，所述第十一晶体管的栅极、第五十六晶体管的栅极、及第六十六晶体管的栅极均电性连接于偶数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接于偶数级第一高频时钟信号，第三十一晶体管的栅极电性连接于偶数级第二高频时钟信号；
    所述栅极驱动电路的倒数第二级连接关系中，所述第四十一晶体管的栅极、第十晶体管的栅极、及第十二晶体管的栅极均电性连接于奇数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接于奇数级第二高频时钟信号，第三十一晶体管的栅极电性连接于奇数级第一高频时钟信号；
    所述栅极驱动电路的最后一级连接关系中，所述第四十一晶体管的栅极、第十晶体管的栅极、及第十二晶体管的栅极均电性连接于偶数级扫描启动信号；第二十一晶体管的源极与第二十二晶体管的源极均电性连接于偶数级第二高频时钟信号，第三十一晶体管的栅极电性连接于偶数级第一高频时钟信号；
    其中，所述奇数级第一扫描控制信号和偶数级第一扫描控制信号均为高电位，奇数级第二扫描控制信号和偶数级第二扫描控制信号均为低电位；
    在一帧扫描的时间内，先向所述第一级GOA单元电路的第十一晶体管的栅极提供奇数级扫描启动信号，所有奇数级GOA单元电路扫描完成后再向所述第二级GOA单元电路的第十一晶体管的栅极提供偶数级扫描启动信号；奇数级GOA单元电路正向扫描与偶数级GOA单元电路正向扫描分时进行。
PCT/CN2015/082030 2015-06-03 2015-06-23 栅极驱动电路 WO2016192142A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/779,330 US9966025B1 (en) 2015-06-03 2015-06-23 Gate driving circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510299385.0A CN104882107B (zh) 2015-06-03 2015-06-03 栅极驱动电路
CN201510299385.0 2015-06-03

Publications (1)

Publication Number Publication Date
WO2016192142A1 true WO2016192142A1 (zh) 2016-12-08

Family

ID=53949579

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2015/082030 WO2016192142A1 (zh) 2015-06-03 2015-06-23 栅极驱动电路

Country Status (3)

Country Link
US (1) US9966025B1 (zh)
CN (1) CN104882107B (zh)
WO (1) WO2016192142A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355175B (zh) * 2015-11-24 2018-06-22 深圳市华星光电技术有限公司 液晶驱动电路与栅极驱动面板
CN105405385B (zh) * 2015-12-31 2019-06-07 京东方科技集团股份有限公司 Goa电路、goa电路扫描方法、显示面板和显示装置
CN105957487B (zh) * 2016-07-08 2018-05-29 深圳市华星光电技术有限公司 一种goa电路
CN106128354B (zh) * 2016-09-12 2018-01-30 武汉华星光电技术有限公司 平面显示装置及其扫描驱动电路
CN106297719B (zh) * 2016-10-18 2018-04-20 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置
CN106448592B (zh) * 2016-10-18 2018-11-02 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置
CN106782334B (zh) * 2016-12-19 2019-01-18 上海天马微电子有限公司 扫描单元、栅极驱动电路
CN106847227B (zh) * 2017-04-17 2018-11-02 深圳市华星光电半导体显示技术有限公司 Goa电路驱动架构
CN107808650B (zh) * 2017-11-07 2023-08-01 深圳市华星光电半导体显示技术有限公司 Goa电路
US10810923B2 (en) * 2018-07-18 2020-10-20 Shenzhen China Star Optoelectronics Technology Co., Ltd. GOA circuit and display panel and display device including the same
CN109003587A (zh) * 2018-08-03 2018-12-14 深圳市华星光电半导体显示技术有限公司 Goa电路及具有该goa电路的hg2d像素结构
CN208834749U (zh) * 2018-09-17 2019-05-07 北京京东方技术开发有限公司 一种移位寄存器、栅极驱动电路及显示装置
EP3951756A4 (en) 2019-03-28 2023-03-29 BOE Technology Group Co., Ltd. GRID DRIVER UNIT AND METHOD, GRID DRIVER CIRCUIT, DISPLAY BOARD AND DEVICE
CN110136626B (zh) * 2019-05-20 2021-03-12 京东方科技集团股份有限公司 显示面板、显示装置和栅驱动电路及其驱动方法
CN110264937B (zh) * 2019-06-27 2023-04-11 京东方科技集团股份有限公司 栅极驱动电路及其测试方法、和显示装置
CN110706671A (zh) * 2019-09-24 2020-01-17 深圳市华星光电半导体显示技术有限公司 驱动电路及其驱动方法与应用的显示面板
KR20220034470A (ko) * 2020-09-11 2022-03-18 엘지디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 유기 발광 표시 장치
US11763718B1 (en) * 2022-05-20 2023-09-19 Tcl China Star Optoelectronics Technology Co., Ltd GOA circuit and array substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300928B1 (en) * 1997-08-09 2001-10-09 Lg Electronics Inc. Scanning circuit for driving liquid crystal display
CN104505048A (zh) * 2014-12-31 2015-04-08 深圳市华星光电技术有限公司 一种goa电路及液晶显示装置
CN104537987A (zh) * 2014-11-25 2015-04-22 深圳市华星光电技术有限公司 充电扫描与电荷共享扫描双输出goa电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200509037A (en) * 2003-08-22 2005-03-01 Ind Tech Res Inst A gate driver for a display
CN101369460B (zh) * 2008-10-15 2012-08-22 友达光电股份有限公司 移位缓存器
CN103927960B (zh) * 2013-12-30 2016-04-20 上海中航光电子有限公司 一种栅极驱动装置和显示装置
CN104036738B (zh) * 2014-03-27 2016-06-01 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN104376824A (zh) * 2014-11-13 2015-02-25 深圳市华星光电技术有限公司 用于液晶显示的goa电路及液晶显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300928B1 (en) * 1997-08-09 2001-10-09 Lg Electronics Inc. Scanning circuit for driving liquid crystal display
CN104537987A (zh) * 2014-11-25 2015-04-22 深圳市华星光电技术有限公司 充电扫描与电荷共享扫描双输出goa电路
CN104505048A (zh) * 2014-12-31 2015-04-08 深圳市华星光电技术有限公司 一种goa电路及液晶显示装置

Also Published As

Publication number Publication date
US9966025B1 (en) 2018-05-08
CN104882107B (zh) 2017-05-31
CN104882107A (zh) 2015-09-02
US20180122318A1 (en) 2018-05-03

Similar Documents

Publication Publication Date Title
WO2016192142A1 (zh) 栅极驱动电路
US9818362B2 (en) Charging scan and charge sharing scan double output GOA circuit
WO2019134221A1 (zh) Goa电路
WO2016173017A1 (zh) 具有正反向扫描功能的goa电路
KR101817027B1 (ko) 액정 디스플레이용 goa회로 및 디스플레이 장치
WO2017012160A1 (zh) 降低功耗的goa电路
WO2017092116A1 (zh) 降低馈通电压的goa电路
KR102277072B1 (ko) Goa 회로 구동 아키텍처
WO2017117846A1 (zh) Goa电路
CN107358931B (zh) Goa电路
CN107909971B (zh) Goa电路
WO2019227807A1 (zh) Goa电路
WO2016161694A1 (zh) 基于p型薄膜晶体管的goa电路
WO2021007932A1 (zh) Goa电路
WO2019024324A1 (zh) Goa驱动电路及液晶面板
JP2017534924A (ja) 液晶表示用ｇｏａ回路及び液晶表示装置
CN1369871A (zh) 移位寄存器及应用移位寄存器的液晶显示器
WO2019200820A1 (zh) 液晶显示装置及其驱动方法
TW201411597A (zh) 顯示裝置及其閘極信號產生方法
US11482184B2 (en) Row drive circuit of array substrate and display device
CN107919100B (zh) 一种栅极驱动电路及液晶显示器
WO2016149994A1 (zh) Pmos栅极驱动电路
KR20140096613A (ko) 쉬프트 레지스터와 이의 구동방법
KR101549248B1 (ko) 쉬프트 레지스터와 이를 이용한 평판 표시장치
US20210366425A1 (en) Tft array substrate and display panel

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14779330

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15893798

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15893798

Country of ref document: EP

Kind code of ref document: A1