WO2016092956A1 - 発光装置用基板及び発光装置用基板の製造方法 - Google Patents

発光装置用基板及び発光装置用基板の製造方法 Download PDF

Info

Publication number
WO2016092956A1
WO2016092956A1 PCT/JP2015/079570 JP2015079570W WO2016092956A1 WO 2016092956 A1 WO2016092956 A1 WO 2016092956A1 JP 2015079570 W JP2015079570 W JP 2015079570W WO 2016092956 A1 WO2016092956 A1 WO 2016092956A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
metal
metal layer
substrate
light emitting
Prior art date
Application number
PCT/JP2015/079570
Other languages
English (en)
French (fr)
Inventor
正宏 小西
伊藤　晋
弘司 山下
一平 山口
宏幸 野久保
祥哲 板倉
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP2016563561A priority Critical patent/JPWO2016092956A1/ja
Priority to CN201580064159.2A priority patent/CN107004752B/zh
Priority to US15/533,080 priority patent/US10359181B2/en
Publication of WO2016092956A1 publication Critical patent/WO2016092956A1/ja

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V21/00—Supporting, suspending, or attaching arrangements for lighting devices; Hand grips
    • F21V21/002—Supporting, suspending, or attaching arrangements for lighting devices; Hand grips making direct electrical contact, e.g. by piercing
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V23/00—Arrangement of electric circuit elements in or on lighting devices
    • F21V23/06—Arrangement of electric circuit elements in or on lighting devices the elements being coupling devices, e.g. connectors
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V7/00—Reflectors for light sources
    • F21V7/10—Construction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/644—Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V29/00—Protecting lighting devices from thermal damage; Cooling or heating arrangements specially adapted for lighting devices or systems
    • F21V29/50—Cooling arrangements
    • F21V29/70—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks
    • F21V29/74—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks with fins or blades
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2105/00—Planar light sources
    • F21Y2105/10—Planar light sources comprising a two-dimensional array of point-like light-generating elements
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a substrate for a light emitting device in which a ceramic layer and an electrode pattern are formed on a metal substrate, in particular, a substrate structure of a substrate for a light emitting device that is used in a lighting device and directly mounts a light emitting element on the electrode pattern,
  • the present invention relates to a light emitting device using a light emitting device substrate, a lighting device, and a method for manufacturing the light emitting device substrate.
  • an electrode pattern on an insulating substrate for example, in a printed circuit board, it is common to form an electrode pattern by etching after a copper foil is attached to a base via an adhesive layer. Further, in a ceramic substrate, it is common to form an electrode pattern by electrolytic plating after printing a conductive pattern that becomes the base of an electrode with a conductive paste.
  • Patent Documents 1 and 2 disclose a method of forming an electrode pattern by forming a thick Cu film by electrolytic plating on a seed metal using the metal thin film as a seed metal.
  • Japanese Patent Publication Japanese Patent Laid-Open No. 2011-96743 (published on May 12, 2011)” Japanese Patent Publication “JP 2013-102046 A (published May 23, 2013)”
  • the light emitting element passes through the electrode pattern, the ceramic layer, the metal substrate, and the heat sink. Every route is the main heat dissipation route.
  • a layer having a low thermal conductivity of an adhesive or a conductive paste is interposed between the ceramic layer and the electrode pattern.
  • the portion where the electrode pattern is formed is in the vicinity of the light emitting element in the main heat dissipation path, there is a problem that the contribution rate to the substrate thermal resistance is high and the thermal resistance of the entire substrate is increased. It was. As a result, there arises a problem that the temperature of the solder joint used for connecting the light emitting element and the light emitting element to the electrode terminal becomes high.
  • the alumite layer is cracked after a high temperature manufacturing process, for example, exceeding 200 ° C. It falls and does not function as an insulating layer.
  • a high temperature manufacturing process for example, exceeding 200 ° C. It falls and does not function as an insulating layer.
  • Widely used in flip-chip type light emitting devices even if the solder joints become hot, even if the light emitting device is mounted on the electrode pattern using stable AuSn eutectic solder, it is passed through a high temperature furnace in the reflow process The substrate temperature exceeds 300 ° C. For this reason, the board
  • alumite obtained by anodic oxidation is generally as thin as 10 ⁇ m or less and at most several tens of ⁇ m, and ensures high electrical withstand voltage performance required for high-luminance lighting substrates, for example, exceeding 4 kV. It is difficult.
  • the adhesion between copper and alumite is low, and in particular, the adhesion between anodized alumite and copper is low. Since alumite does not function as an insulating layer as it is, a sealing treatment is indispensable for use as an insulating layer, but a copper electrode pattern formed on such an insulating layer is necessarily easily peeled off.
  • anodized is a porous film
  • the base aluminum and the electrode pattern are in electrical contact with each other and become conductive.
  • the alumite subjected to the sealing treatment has increased flatness, and the electrode pattern formed thereon cannot be expected to have an anchor effect due to the uneven surface, and is easily peeled off.
  • Patent Document 2 a thin film of a refractory metal such as Ni, Ti, Co, or Cr is inserted by a sputtering method in order to ensure adhesion between copper and anodized.
  • a refractory metal such as Ni, Ti, Co, or Cr
  • the Ni, Ti, Co, Cr, etc. layers formed by sputtering form an alumite and a metallized layer and are interposed between copper and anodized to improve the adhesion strength between copper and anodized. It is done.
  • sputtering is a process that requires a vacuum device, has a low tact, and becomes a major cost increase factor in the manufacture of large substrates for high-intensity lighting.
  • a high-luminance lighting substrate that needs to have a plurality of light emitting elements such as five or ten, particularly 100 or more, integratedly mounted, the area of the electrode pattern is large, so that the substrate size per one is large.
  • the number of substrates that can be processed in one tact is reduced and production is inefficient.
  • electrode formation using sputtering is a high-intensity illumination.
  • the production of a light emitting element integrated substrate or a large substrate for use is expensive, and is not suitable for commercial production in this application.
  • the present invention has been made in view of the above problems, and an object of the present invention is to form a light-emitting device by forming a thick electrode pattern on a thick ceramic layer having a good electrical withstand voltage on a metal substrate.
  • An object of the present invention is to provide a substrate for a light emitting device that can keep the thermal resistance of the entire substrate for use low.
  • a substrate for a light-emitting device includes a metal base, a first electrically insulating layer having high thermal conductivity formed on the metal base, and the first A substrate for a light emitting device, comprising: an electrode pattern formed on the first electrically insulating layer, wherein the electrode pattern is a base layer made of a first metal layer formed on the first electrically insulating layer A wiring portion made of the second metal layer formed on the underlayer, and an electrode terminal portion formed on the wiring portion, and the electrode terminal portion in the electrode pattern is formed
  • the thickness of the non-existing portion is at least 35 ⁇ m or more (set in accordance with the thermal resistance of the first electrical insulating layer).
  • thermo resistance of the entire light emitting device substrate can be kept low.
  • 1 to 5 are diagrams showing manufacturing steps of the light emitting device 301 according to this embodiment.
  • the light-emitting device is a circuit board in which a metal substrate 1 made of aluminum and a ceramic layer (first electrical insulating layer) 2 made of alumina are laminated.
  • the light emitting device substrate 320 includes a light emitting element 12 connected to the electrode terminal portion 10 of the electrode pattern formed on the ceramic layer 2.
  • the electrode pattern includes a relatively thin first metal layer 5 (underlayer) formed on the ceramic layer 2 and a second metal layer thicker than the first metal layer 5 formed on the first metal layer 5. 7 and the silver layer 8 formed on the second metal layer 7, and the electrode terminal portion 10 is formed on the silver layer 8.
  • the wiring portion has a multilayer structure in which the second metal layer 7 is made of a copper layer, and the silver layer 8 is laminated on the copper layer.
  • the thickness of the portion of the electrode pattern where the electrode terminal portion 10 is not formed is set in accordance with the thermal resistance of the ceramic layer 2. ing. Details of this point will be described later.
  • ⁇ Electrode forming method 1> (Preparation of substrate for insulating substrate using metal substrate) First, as shown in FIG. 1A, a metal substrate 1 is prepared. Next, the ceramic layer 2 is formed on the metal substrate 1 as shown in FIG.
  • the metal substrate 1 is particularly preferably a metal having a high thermal conductivity and excellent heat dissipation, such as aluminum and copper.
  • the metal substrate 1 may be a stainless steel substrate or a substrate made of a metal containing iron as a material. In this case, since the mechanical strength is strong, the substrate can be made thin, and as a result, high heat dissipation can be secured. Therefore, it is also preferable as a high heat dissipation base.
  • aluminum that is lightweight and excellent in workability is used.
  • the ceramic layer 2 may be any inorganic solid material having excellent heat dissipation, electrical insulation, and heat resistance, but widely used alumina is highly reliable in material and mass-productive. Most preferable because of its superiority. With a thickness of 200 ⁇ m-300 ⁇ m, a breakdown voltage of about 4.5 kV or more can be realized.
  • the thickness of the anodized aluminum substrate formed by anodizing the aluminum substrate is 10 ⁇ m, and even if it is 50 ⁇ m at the maximum, it is difficult to achieve a dielectric breakdown voltage exceeding 1 kV even after the sealing treatment. is there.
  • a high temperature heat treatment with a substrate temperature exceeding 300 ° C. is required. In such a high temperature treatment, the alumite layer is used. Cracks will occur and the dielectric strength will be significantly reduced.
  • a thick ceramic layer having excellent withstand voltage is used instead of the alumite layer formed by using the anodic oxidation method having the above-mentioned drawbacks.
  • a method for forming this thick film ceramic layer for example, a method in which ceramic particles are sprayed and deposited on a substrate at a high speed, such as spraying, AD method (aerosol deposition method), etc., can efficiently form a ceramic layer. Therefore, it is preferable.
  • the AD method uses a pressure difference to accelerate the ceramic particles and requires a vacuum device. However, since the purpose is to accelerate the ceramic fine particles, it does not require the quality of the vacuum as in the case of sputtering. It is sufficient that the minimum pressure reduction necessary for the operation is performed. For this reason, unlike the vacuum apparatus using the sputtering method used for electrode formation or the like, the vacuum apparatus used for the AD method does not regulate productivity.
  • the surface of the substrate is preferably blasted in advance, and the difference in linear expansion coefficient between the metal substrate and the ceramic layer is further reduced.
  • an alloy of nickel and aluminum is preferably used as the buffer layer.
  • Another method for forming the ceramic layer is to apply a paint containing ceramic particles using a resin as a binder to a metal substrate and then firing it to form a mixed layer of ceramic particles and resin, or alternatively, a glass raw material and ceramic particles
  • the mixed paint may be applied and then sintered to form a mixed layer of ceramic particles and glass.
  • a protective layer 3d is formed on the side of the metal substrate 1 opposite to the ceramic layer 2.
  • a protective sheet may be attached.
  • aluminum is used as the metal substrate 1, it is easy to form an alumite layer by anodizing, and it is stable as it is after the manufacturing process is completed. It can be used as a protective film.
  • the alumite layer is sealed with hot water or the like, the through hole reaching the metal substrate 1 from the surface generated in the layer is closed, and a more stable protective layer is formed.
  • the base preparation of the insulating substrate using aluminum as the metal substrate 1 is completed by the above procedure.
  • Electrode formation First method
  • a method of forming an electrode layer on the ground of the insulating substrate prepared by the above procedure will be described.
  • a thin first metal layer 5 is formed on the ceramic layer 2. Since the ceramic layer 2 is formed of an electrically insulating material, the electrically conductive layer cannot be directly formed on the ceramic layer 2 by electrolytic plating. For this reason, as shown in FIG. 2A, the surface of the ceramic layer 2 is covered with the catalyst layer 4 in advance. For example, the ceramic layer 2 coated with a palladium catalyst as the catalyst layer 4 can be replaced with a thin electroless plating layer of copper by an electroless plating method. In this way, the first metal layer is formed on the ceramic layer 2. 5 is formed as an electrically conductive layer. The thickness of the first metal layer 5 is usually 1 ⁇ m or less, and may be a very thin layer of 0.1 ⁇ m or less. The thin first metal layer 5 thus prepared is made of an alloy of copper and palladium in which a part of palladium used for the catalyst is taken into copper. A thick metal can be deposited on the first metal layer 5 using an electrolytic plating method.
  • the surface of the ceramic layer 2 formed by thermal spraying has an uneven shape having a depth of, for example, about 5 ⁇ m to 20 ⁇ m, fine pores, and the like, and therefore has an anchor effect on the first metal layer 5.
  • the two layers (ceramic layer 2 and first metal layer 5) achieve good adhesion.
  • the ceramic layer 2 formed by the AD method is denser and has better flatness than that formed by thermal spraying. For this reason, for the purpose of improving the adhesion between the ceramic layer 2 and the first metal layer 5, the surface of the ceramic layer 2 is lightly blasted to intentionally form an uneven shape on the surface, and then the first metal layer 5 May be formed.
  • the thickness of the ceramic layer 2 in the present embodiment is 200-300 ⁇ m, which is a thick film. For this reason, even if the surface of the ceramic layer 2 is lightly blasted, there is no inconvenience that the ceramic layer 2 is peeled off by impact or shows a decrease in dielectric strength performance that causes a problem in actual use.
  • the first metal layer 5 of copper is directly formed on the ceramic layer 2 of the present invention by electroless plating using a palladium catalyst as the catalyst layer 4, and the first metal layer 5 having a small thickness is used as a seed metal. Even if the thick second metal layer 7 (FIG. 3) is formed, it is possible to ensure sufficient adhesion between the ceramic layer 2 and the first metal layer 5.
  • the first metal layer 5 may be formed by forming a thin layer of nickel using a catalyst and then forming a thin layer of copper using the catalyst.
  • the first metal layer 5 of copper is directly formed on the ceramic layer 2 by electroless plating using a palladium catalyst as the catalyst layer 4, and the first metal layer 5 having a small thickness is used as a seed metal to increase the thickness.
  • the seed metal composed of the first metal layer 5 can be easily electrically separated by using ferric chloride and can be finished as an electrode pattern. It is.
  • the adhesiveness between the electrode pattern and the ceramic layer 2 is sufficiently secured. For this reason, it is preferable to use only copper for the first metal layer 5.
  • cyanide compounds such as an aqueous potassium cyanide solution.
  • cyanide compounds are powerful drugs, they can be used as regular substances in the plating process.
  • the maximum thickness of the electrode pattern including the terminal portion exceeds 50 ⁇ m to 100 ⁇ m. It can be seen that the thickness of the normal electrode pattern is very large as compared with less than 10 ⁇ m.
  • the electrode pattern is thickened in this manner when the flip-chip type light emitting device is mounted on the electrode pattern on the substrate in which the ceramic layer is formed on the metal substrate and the withstand voltage is provided. This is because the thermal resistance of the substrate can be lowered by increasing the thickness and the electrode area. This is because the heat generated in the light emitting element is also diffused in the horizontal direction while passing through the electrode pattern in the vertical direction, and spreads sufficiently in the horizontal direction until it reaches the ceramic layer having a lower thermal conductivity than the electrode pattern. It is an effect obtained from this.
  • a thick film electrode in this way, if an electrode pattern is formed by the following method disclosed in the present embodiment, a minimum amount of metal necessary for electrode formation may be deposited.
  • the electrode material can be used efficiently and the loss can be reduced.
  • a photomask may be formed using a photoresist, or a mask may be formed using an insulating adhesive sheet (dry film).
  • the electroplating process can be performed using the first metal layer 5 as an electrode.
  • the metal can be deposited from the plating solution on the first metal layer 5.
  • a thick second metal layer 7 is formed.
  • the silver layer 8 may be formed by electrolytic plating or the like so as to cover a thick electrode layer ((b) of FIG. 3).
  • the electrode terminal portion 10 may be formed.
  • the electrode terminal portion 10 may be made of a metal having excellent electrical conductivity and thermal conductivity, such as copper.
  • the surface of the electrode terminal portion 10 may be used as it is, but may be protected with another metal such as Au.
  • the electrode terminal portion 10 may be plated after the formation of the electrode terminal portion 10, and after the light reflecting layer 11 shown in FIG. The plating process may be performed.
  • the metal substrate 1 is covered with the protective layer 3, a mask, or the like, there is no concern that the metal substrate 1 is eroded by the plating solution when plating is performed. In particular, it is stably protected by being covered with the protective layer 3 made of alumite.
  • the first mask 6 and the second mask 9 were removed to expose the conductive layer (first metal layer 5) as shown in FIG. 4B.
  • the first metal layer 5 is removed by etching to separate the metal layers from each other, and an electrode pattern is formed as shown in FIG. Since the thickness of the first metal layer 5 is as thin as 1 ⁇ m or less, it can be easily removed with an etching solution. In this embodiment, since copper is used as the material of the first metal layer 5, it can be easily removed with an aqueous solution of iron (III) chloride (also called ferric chloride).
  • cyanide compound for example, potassium cyanide aqueous solution
  • cyanide compounds are powerful drugs, they are always used in the plating process.
  • a palladium catalyst residue remover made of a non-cyan compound without using a cyan compound is also commercially available and may be used.
  • the surface of the ceramic layer formed by spraying and depositing ceramic particles toward the metal substrate 1 at high speed, such as thermal spraying or AD method, is appropriately roughened. Even if a copper layer is formed directly as the first metal layer 5 without interposing a metal layer such as Ni, Ti, Co, Cr, etc., sufficient adhesion between the ceramic layer 2 and the first metal layer 5 is ensured. This is because it is possible. As a result, it is necessary to use a metal such as Ni, Ti, Co, Cr as a base metal to form an electrode pattern, and it is also necessary to use hydrofluoric acid, which is an essential powerful agent for removing these metals. Will also disappear.
  • fine pores exist in the ceramic layer formed by thermal spraying or AD method as it is.
  • hydrofluoric acid used in the manufacturing process, hydrofluoric acid soaked from fine pores reaches the metal substrate 1 and invades the joint surface between the metal substrate 1 and the ceramic layer 2 to peel off the ceramic layer. End up. For this reason, it is necessary to avoid using hydrofluoric acid in the etching process of the first metal layer 5 and using a metal such as Ni, Ti, Co, Cr for the first metal layer 5 in the first place. .
  • any material Since the structure represented by (-O-Si-O-) is the main structure, it is also eroded by hydrofluoric acid.
  • the ceramic layer 2 formed by spraying and depositing ceramic particles toward the substrate at high speed such as thermal spraying or AD method, as in this embodiment, Ni, Ti, Co, It is important to be able to form an electrode pattern on the ceramic layer 2 via the thin first metal layer 5 made of copper without interposing a metal such as Cr. is there.
  • the electrode pattern is covered with the light reflecting layer 11 so that the electrode terminal portion 10 is exposed.
  • a resin or glass containing a light reflecting material is used.
  • a white material such as a high reflectance ceramic is often used.
  • a paint in which ceramics such as titanium oxide, alumina, and silica are mixed with a resin, or a paint in which zirconia oxide is mixed with a glass material is printed on the electrode pattern. If screen printing is used, the electrode terminal portion 10 can be printed so as to be exposed. Then, the light reflecting layer 11 can be formed by curing by drying, baking or the like.
  • the electrode terminal portion 10 is also covered with the paint. Therefore, after the paint is cured, it is necessary to expose the electrode terminal portion 10 by polishing or the like.
  • a light reflecting material such as ceramic particles
  • a method of depositing ceramic particles by spraying at high speed toward an electrode pattern there is, for example, a method of depositing ceramic particles by spraying at high speed toward an electrode pattern.
  • Typical examples of such methods include thermal spraying, AD method (aerosol deposition method) and the like, which are further classified by a method for generating a high-speed particle flow.
  • AD method aerosol deposition method
  • the electrode terminal portion 10 is covered with the light reflecting layer, so that it is necessary to expose the electrode terminal portion 10 by polishing or the like.
  • the circuit board (high-intensity light-emitting device substrate) 320 shown in FIG. 5A can be prepared.
  • the light emitting element 12 is mounted on the circuit board 320 shown in FIG. 5A to finish the light emitting device as shown in FIG.
  • the light emitting element 12 may be connected to the electrode terminal portion 10 using solder.
  • solder As the solder to be used, AuSn eutectic solder, Sn—Ag—Cu solder, or the like may be appropriately selected according to the use environment and use conditions of the light emitting device.
  • the ceramics repeatedly referred to in the present invention are not limited to metal oxides, but include broadly defined ceramics including aluminum nitride, silicon nitride, silicon carbide and the like, that is, all inorganic solid materials. . Of these inorganic solid materials, any material suitable for the purpose of use may be used in consideration of characteristics such as heat resistance, thermal conductivity, withstand voltage, or light reflectivity.
  • Modification 1 As a first modification of the present embodiment, another method (thermal spraying, AD method) for forming the thin first metal layer 5 will be described.
  • the first metal layer 5 on the ceramic layer 2 As a method of forming the first metal layer 5 on the ceramic layer 2, a method of forming a thin copper plating layer on the surface of the ceramic layer coated with the catalyst by an electroless plating method has been described.
  • the method of forming the first metal layer 5 on the ceramic layer 2 to form an electrically conductive layer is not limited to this.
  • metal particles may be sprayed and deposited at a high speed.
  • Typical examples of such methods include thermal spraying and AD method (aerosol deposition method).
  • AD method the thickness of the first metal layer 5 can be 1 ⁇ m or less.
  • thermal spraying the thickness is about 20-30 ⁇ m thicker than this.
  • a thick metal can be stacked on the seed metal made of the first metal layer 5 thus prepared by using an electrolytic plating method. Thereafter, the electrode pattern may be formed according to the procedure already described in the first embodiment.
  • 6 to 10 are diagrams showing manufacturing steps of the light emitting device according to this embodiment.
  • the light emitting device according to the present embodiment has almost the same configuration as that of the light emitting device shown in FIG. 5B of the first embodiment. However, as shown in FIG. It differs in that it is integrally formed. That is, in the light emitting device shown in FIG. 10, the electrode terminal portion 10 and the second metal layer 7 are integrally formed, whereas in the light emitting device of the first embodiment, as shown in FIG. As shown, a silver layer 8 is formed between the electrode terminal portion 10 and the second metal layer 7.
  • FIGS. 6A to 6C corresponding to the present embodiment are the same as FIGS. 1A to 1C corresponding to the first embodiment.
  • Electrode formation second method
  • a method for forming an electrode layer on a base of an insulating substrate prepared by the above procedure will be described.
  • a thin first metal layer 5 is formed on the ceramic layer 2.
  • the processing so far follows the processing up to (b) in FIG. 2 of the first embodiment.
  • the method for forming the first metal layer 5 may be an electroless plating method using a catalyst, or other methods such as spraying, AD method, etc. shown in the first modification. It may be a method.
  • a thick metal can be deposited on the first metal layer 5 thus prepared by using an electrolytic plating method. That is, using the first metal layer 5 as an electrode, a metal is deposited from the plating solution on the first metal layer 5, and as shown in FIG. One surface of the metal layer 7 is formed.
  • An electrode pattern is formed by etching from the metal layer composed of the first metal layer 5 and the second metal layer 7 thus prepared. At this time, it is desirable to form an electrode pattern by repeatedly forming and etching a mask having an opening corresponding to the required electrode pattern (FIGS. 8A to 9B).
  • a photomask may be formed using a photoresist, or a mask may be formed using an insulating adhesive sheet.
  • a first mask 6A is formed so as to be in contact with the second metal layer 7, and an etching process is performed. Finally, the thick metal layer 7 is carved halfway by etching while leaving the electrode terminal portion and the portion used as the electrode pattern (FIG. 8B).
  • a second mask 9A is formed on the remaining thick second metal layer 7, and then the second metal layer 7 and the first metal layer are further formed. 5 is etched in order, and etching is performed until the ceramic layer 2 is reached (FIG. 9A), and the electrode pattern 13 is carved out of the metal layers (first metal layer 5 and second metal layer 7) (FIG. 9). (B)).
  • both the first metal layer 5 and the second metal layer 7 are made of copper, an electrode pattern is formed from the metal layer using an aqueous solution of iron (III) chloride (also called ferric chloride) as in the first embodiment. 13 can be formed.
  • iron (III) chloride also called ferric chloride
  • Ni, Ti, Co, Cr or the like for the first metal layer 5 having a small thickness.
  • hydrogen acid for this reason, the problem that the ceramic layer 2 peels from the metal substrate 1 by being eroded by hydrofluoric acid does not occur.
  • a palladium catalyst residue remover when using a palladium catalyst for formation of the 1st metal layer 5, in order to remove the residue of a palladium catalyst, what is necessary is just to use a commercially available palladium catalyst residue remover.
  • a typical example of the removing agent is a cyanide compound such as an aqueous potassium cyanide solution.
  • a palladium catalyst residue remover made of a non-cyanide compound is also commercially available and may be removed by using it.
  • a cyanide compound is a powerful drug, but is a substance that is commonly used in plating. Therefore, it can be handled relatively easily in a normal plating facility.
  • the electrode pattern 13 is covered with the light reflecting layer 11 so that the electrode terminal portion 10 is exposed.
  • the light-reflecting material and the forming method used for the light-reflecting layer 11 may follow the method described in the electrode forming method 1 of the first embodiment, and the description is omitted here to avoid repetition. Regardless of which method is selected, it is necessary to expose the electrode terminal portion 10 from the light reflecting layer 11.
  • the electrode terminal portion 10 may be made of a metal having excellent electrical conductivity and thermal conductivity, such as copper.
  • the surface of the electrode terminal portion 10 may be used as copper, but may be protected with another metal such as Au.
  • the surface of the electrode terminal portion 10 is plated subsequent to the formation of the light reflecting layer 11.
  • the electrode terminal portion 10 may be covered with Ni / Pd / Au.
  • the metal substrate 1 is covered with the protective layer 3 and the light reflection layer 11, there is no fear that the metal substrate 1 is eroded by the plating solution when plating is performed. In particular, it is stably protected from the plating solution by being covered with the protective layer 3 made of alumite.
  • a circuit board (high brightness light emitting device substrate) 320A shown in FIG. 9C can be prepared. Further, the light emitting element 12 is mounted on the circuit board 320A shown in FIG. 9C to finish the light emitting device as shown in FIG. In this case, the light emitting element 12 may be connected to the electrode terminal portion 10 using solder. Similar to the electrode forming method 1 of the first embodiment, AuSn eutectic solder, Sn—Ag—Cu solder, etc. are used appropriately according to the use environment and use conditions of the light emitting device. Just choose.
  • FIG. 11 is a diagram showing a schematic configuration of the light emitting device according to the present embodiment.
  • the light emitting device according to this embodiment includes a circuit board 320B having a structure different from that of the circuit boards of the first and second embodiments.
  • the light emitting device in order to stably mount the light emitting element 12 on the electrode terminal portion 10 and realize a long life as the light emitting device, it is necessary to obtain good flatness on the surface of the electrode terminal portion 10. It is. In order to realize this, as shown in FIG. 11, it is preferable to interpose the planarizing layer 15 between the ceramic layer 2 and the thin first metal layer 5 in the circuit board 320B.
  • the thickness of the metal substrate 1 constituting the circuit board 320B is 3 mm
  • the ceramic layer 2 is 300 ⁇ m.
  • the surface when the thick second metal layer 7 is formed by electrolytic plating can also be kept flat. For this reason, it is not necessary to perform another operation such as polishing in order to make the electrode terminal portion 10 flat, and the loss of the electrode material can be reduced.
  • the planarizing layer 15 may be a material that forms glass using a resin or sol-gel reaction, but the thermal conductivity of these materials is small, and the substrate is formed by forming the planarizing layer with these materials. There is a case where the thermal resistance of the becomes high. As a measure for avoiding this, it is desirable to use ceramic particles having an appropriate size mixed with a material for forming a flattened layer and having a high thermal conductivity.
  • Such a planarization layer 15 is particularly effective when the ceramic layer 2 is formed by thermal spraying.
  • the particle size of the ceramic particles used for thermal spraying is usually as large as 10 ⁇ m to 40 ⁇ m, and the irregularities formed on the surface of the ceramic layer 2 are considerably large.
  • the first metal layer 5 having a small thickness is deposited by electroless plating and the second metal layer 7 having a large thickness is deposited by electrolytic plating, and the total thickness of the metal layers is 100 ⁇ m or more, the surface of the metal layer is flattened. However, the influence of the unevenness formed on the surface of the ceramic layer 2 remains.
  • inorganic materials selected with a particle size of 10 ⁇ m or less, such as silica, alumina, aluminum nitride, titanium oxide, etc.
  • the ceramic to be used may be mixed with the above-described resin or a substance that forms glass using the sol-gel reaction, and then applied to the ceramic layer 2, followed by drying, curing, firing, and the like.
  • the typical particle size of ceramic particles used in the AD method is 2 ⁇ m or less, and further, these particles are sprayed onto the substrate, pulverized and laminated,
  • the representative particle size of the ceramic particles constituting the ceramic layer 2 formed by the AD method is also smaller and is about 100 nm. For this reason, for example, after the ceramic layer 2 made of alumina is formed, a ceramic deposition layer typified by alumina can be formed by the AD method and used as the planarizing layer 15.
  • the ceramic layer 2 is completely flattened by the flattening layer 15, there may be a disadvantage that the adhesion of the first metal layer 5 is lowered.
  • the surface of the planarizing layer 15 may be lightly blasted again to be lightly roughened.
  • a small uneven shape of, for example, 5 ⁇ m or less, desirably 2 ⁇ m or less is formed on the surface of the planarizing layer 15.
  • the surface of the ceramic layer 2 formed by thermal spraying has a large uneven shape having a depth of, for example, about 5 to 20 ⁇ m.
  • the planarizing layer 15 functions as a substantially flat surface with respect to the initial surface of the ceramic layer 2.
  • the planarization layer 15 obtained in this way has small irregularities on the surface, so that it gives an anchor effect to the first metal layer 5 and can have sufficient adhesion.
  • the first metal layer 5 substantially functions as a planarizing layer. This is because, by interposing the planarizing layer 15, large irregularities exceeding 5 ⁇ m, for example, seen on the surface of the ceramic layer 2 can be erased, and the irregularities can be controlled to be 5 ⁇ m or less, desirably 2 ⁇ m or less. This is because the surface when the second metal layer 7 is formed can be made flat.
  • a light emitting device is formed by mounting a light emitting element on the circuit board described in the first to third embodiments, and a lighting device including the light emitting device will be described.
  • FIG. 12A is a perspective view showing an appearance of the illumination device 101 according to the fourth embodiment
  • FIG. 12B is a cross-sectional view of the illumination device 101.
  • the illumination device 101 includes a light emitting device 301, a heat sink 102 for radiating heat generated from the light emitting device 301, and a reflector 103 that reflects light emitted from the light emitting device 301.
  • the configuration of the light-emitting device 301 is the same as that of the light-emitting device described in the first to third embodiments, and thus the details are omitted.
  • FIG. 13 is a perspective view showing the appearance of the light emitting device 301 and the heat sink 102.
  • the light emitting device 301 may be used by being attached to the heat sink 102.
  • the light emitting device 301 includes a circuit board 320C and a light emitting element 304.
  • the circuit board 320C includes a metal substrate 302, an intermediate layer (first electrical insulating layer) 311 (shown in FIG. 15), an electrode pattern (wiring pattern) 303, and a reflective layer (second electrical insulating layer) 312 ( 15).
  • the circuit board 320C is a representative example of the circuit board prepared by the method described in the first to third embodiments
  • the light emitting device 301 is the circuit disclosed in the first to third embodiments.
  • a case where the light emitting element 304 is mounted on a substrate is illustrated as a representative. Therefore, the intermediate layer 311 constituting the circuit board 320C corresponds to the ceramic layer 2 of the first to third embodiments, and the electrode pattern 303 corresponds to the electrode pattern of the first to third embodiments. That is, the electrode pattern 303 is formed by etching the thin first metal layer 5 and the thick second metal layer 7 stacked on the intermediate layer 311 into a predetermined pattern.
  • the light emitting element 304 is electrically connected to the electrode pattern 303, and FIG. 14 shows nine light emitting elements (LED chips) 304 arranged in three rows and three columns.
  • the nine light emitting elements 304 are connected in parallel in three rows by the electrode pattern 303, and each of the three rows has a connection configuration having a series circuit of three light emitting elements 304 (that is, 3 series / 3 parallel). ing.
  • the number of the light emitting elements 304 is not limited to nine, and it is not necessary to have a 3 series / 3 parallel connection configuration.
  • the light emitting device 301 includes a light reflecting resin frame 305, a phosphor-containing sealing resin 306, an anode electrode (anode land or anode connector) 307, a cathode electrode (cathode land or cathode connector) 308, The anode mark 309 and the cathode mark 310 are provided.
  • the light reflection resin frame 305 is an annular (arc-shaped) frame made of an alumina filler-containing silicone resin provided on the electrode pattern 303 and the reflection layer 312.
  • the material of the light reflecting resin frame 305 is not limited to this, and may be any insulating resin having light reflectivity.
  • the shape is not limited to an annular shape (arc shape), and can be any shape.
  • the phosphor-containing sealing resin 306 is a sealing resin layer made of a translucent resin.
  • the phosphor-containing sealing resin 306 is filled in a region surrounded by the light reflecting resin frame 305 and seals the light emitting element 304 and the reflective layer 312.
  • the phosphor-containing sealing resin 306 contains a phosphor.
  • As the phosphor a phosphor that is excited by the primary light emitted from the light emitting element 304 and emits light having a longer wavelength than the primary light is used.
  • the configuration of the phosphor is not particularly limited, and can be appropriately selected according to desired white chromaticity and the like.
  • a combination of YAG yellow phosphor and (Sr, Ca) AlSiN 3 : Eu red phosphor, a combination of YAG yellow phosphor and CaAlSiN 3 : Eu red phosphor, or the like is used as a combination of daylight white color or light bulb color. be able to.
  • As a combination of high color rendering (Sr, Ca) AlSiN 3 : Eu red phosphor and Ca 3 (Sc, Mg) 2 Si 3 O 12 : Ce green phosphor or Lu 3 Al 5 O 12 : Ce green phosphor
  • the combination of another fluorescent substance may be used and the structure containing only a YAG yellow fluorescent substance as pseudo white may be used.
  • the anode electrode 307 and the cathode electrode 308 are electrodes for supplying a current for driving the light emitting element 304 to the light emitting element 304, and are provided in the form of lands.
  • a connector may be installed in the land portion to provide the anode electrode 307 and the cathode electrode 308 in the form of a connector.
  • An anode electrode (anode land or anode connector) 307 and a cathode electrode (cathode land or cathode connector) 308 are electrodes that can be connected to an external power source (not shown) in the light emitting device 301.
  • the anode electrode (anode land or anode connector) 307 and the cathode electrode (cathode land or cathode connector) 308 are connected to the light emitting element 304 via the electrode pattern 303.
  • the anode mark 309 and the cathode mark 310 are alignment marks serving as references for positioning with respect to the anode electrode (anode land or anode connector) 307 and the cathode electrode (cathode land or cathode connector) 308, respectively. is there.
  • the anode mark 309 and the cathode mark 310 have a function of indicating the polarities of the anode electrode (anode land or anode connector) 307 and the cathode electrode (cathode land or cathode connector) 308, respectively.
  • the thickness of the portion of the electrode pattern 303 immediately below the anode electrode (anode land or anode connector) 307 and the cathode electrode (cathode land or cathode connector) 308 is the electrode pattern 303 at a position other than immediately below the electrode pattern 303. Is larger than the thickness (corresponding to the portion of the electrode pattern 303 in FIG. 15 covered with the reflective layer 312).
  • FIG. 16 shows an example of a schematic diagram of a light emitting device for calculating thermal resistance, where (a) is a cross-sectional view of the light emitting device, and (b) is a plan view of the light emitting device. Note that FIG. 16B illustrates a plan view of the light-emitting device in a state where the reflective layer is peeled off for convenience of explanation.
  • the heat generated in the light emitting element diffuses while spreading in the direction of 45 ° from the light emitting element toward the metal substrate through the wiring pattern, as shown in FIG.
  • FIGS. 16A and 16B since a heat conductive insulating layer is present immediately below the light emitting element, heat sources from the light emitting element are provided at two locations (the anode side and the negative electrode side of the electrode terminal). Therefore, the calculation of thermal resistance is a little complicated. For this reason, in order to further simplify the thermal resistance calculation, the schematic diagram of the light emitting device shown in FIGS.
  • FIG. 17 shows an example of a schematic diagram of a light-emitting device for thermal resistance calculation simplified compared to FIG. 16, where (a) is a cross-sectional view of the light-emitting device, and (b) is a plan view of the light-emitting device. Note that FIG. 18B also shows a plan view of the light emitting device in a state where the reflective layer is peeled off for convenience of explanation.
  • the heat source from the light emitting element can be provided at one place (the anode and the negative electrode of the electrode terminal are combined into one), so that the thermal resistance calculation can be simplified. .
  • the light-emitting element has a positive direction shape with one side of 500 ⁇ m, and 70% of the area of the lower surface of the light-emitting element is the same as the area of the upper surface of the electrode. Further, the thermal resistance is estimated by assuming that the area of the electrode terminal portion on which the light emitting element is mounted in the conductive layer is the same as the electrode area of the light emitting element.
  • the layer thickness of the wiring pattern is 0.5 mm (500 ⁇ m) in Table 1, 0.05 mm (50 ⁇ m) in Table 2, and 0.005 mm (5 ⁇ m) in Table 3.
  • thermal resistance of the thermally conductive insulating layer occupies most of the thermal resistance of the entire substrate. That is, it can be seen that the main factor of the thermal resistance in the entire substrate is due to the heat conductive insulating film. It can also be seen that the thickness of the wiring pattern affects the value of the thermal resistance of the thermally conductive insulating layer.
  • the 0.05 mm (50 ⁇ m) wiring pattern shown in Table 2 which is one digit thicker than the 0.005 mm (5 ⁇ m) thick wiring pattern shown in Table 3, has a thermal resistance of 23 as a whole due to the spread of heat. It can be seen that the temperature decreased by 6 ° C. or more. Furthermore, in the 0.5 mm (500 ⁇ m) wiring pattern shown in Table 1 which is two orders of magnitude thicker, it can be seen that the thermal resistance of the entire substrate is reduced by 80% or more and the temperature is lowered by 21 ° C.
  • the thickness of the wiring pattern determines the thermal resistance of the thermally conductive insulating layer (ceramic layer 2).
  • FIG. 18 is a graph showing the relationship between the thickness of the wiring pattern and the thermal resistance obtained at this time.
  • FIG. 19 is a graph showing the relationship between the thickness of the wiring pattern obtained at this time and the temperature rise.
  • the thickness of the wiring pattern is 0.5 mm (500 ⁇ m), but at least the thickness of the wiring pattern is 0.035. If it is (35 ⁇ m) or 0.05 mm (50 ⁇ m) or more, more desirably 100 ⁇ m or more, a temperature improvement effect of several degrees C. or more, and in some cases, several ten degrees C. is obtained.
  • the thickness of the wiring pattern is 35 ⁇ m, a temperature drop of about 5 ° C. can be expected in the thermally conductive insulating layer as compared with the case of 0 ⁇ m.
  • the wiring pattern has a thin portion without electrode terminals (the portion where the first metal layer 5 and the second metal layer 7 are overlapped) and is at least 35 ⁇ m to 100 ⁇ m or more, the above effect can be obtained. I understand.
  • the first metal layer 5 and the second metal constituting the wiring pattern are important.
  • the layers 7 do not necessarily have to be distinguished by a clear boundary.
  • a substrate for a light emitting device (hereinafter referred to as a circuit board) according to an aspect 1 of the present invention includes a metal base 1 and a first electrically insulating layer (ceramic layer 2) formed on the metal base 1 and having thermal conductivity. ) And an electrode pattern 13 formed on the first electrical insulation layer (ceramic layer 2), the electrode pattern 13 comprising the first electrical insulation layer (ceramics).
  • the thickness of the portion of the electrode pattern 13 where the electrode terminal portion 10 is not formed is at least 35 ⁇ m or more.
  • the thermal conductivity of the first electrical insulating layer formed on the metal substrate is a constant determined by the material, but the thermal resistance constitutes an electrode pattern formed on the first electrical insulating layer. It is possible to arbitrarily change the thickness of the base layer and the wiring portion.
  • the electrode pattern is formed of a metal having high thermal conductivity, for example, copper. For this reason, even if the thickness of the base layer and the wiring portion is increased, the thermal resistance that is applied while the heat is diffused through the electrode pattern in the substrate vertical direction is very low, and the first electrical insulating layer is formed in the substrate vertical direction. This level is negligible compared to the case of passing through. While heat is diffused in the vertical direction of the substrate, the heat is also diffused in the horizontal direction of the substrate. For the same reason, the thermal resistance received by the heat diffused in the horizontal direction of the substrate is at a level that can be ignored.
  • the heat flow rate is defined as the amount of heat per unit time passing through a cross section of a unit area, and the unit is an amount expressed in W / m 2 (watts per square meter).
  • the thermal conductivity of the first electrical insulating layer is the same value as the previous example, the thermal resistance of the first electrical insulating layer is increased.
  • the thermal resistance of the first electrical insulation layer affects the magnitude of the thermal resistance of the entire circuit board. If the thermal resistance of the circuit board is large, the thermal resistance of the entire circuit board also increases. If the thermal resistance of the first electrical insulating layer is small, the thermal resistance of the entire circuit board also decreases.
  • the thickness of the portion where the electrode terminal portion is not formed in the electrode pattern is such that the thermal resistance of the first electrical insulating layer becomes a desired thermal resistance.
  • the thermal resistance of the entire circuit board can be determined. That is, it is possible to change the thermal resistance of the entire circuit board depending on the thickness of the portion of the electrode pattern where the electrode terminal portion is not formed. For example, if the thickness is reduced, the thermal resistance of the entire circuit board can be increased, and if the thickness is increased, the thermal resistance of the entire circuit board can be reduced.
  • the thickness of the part where the electrode terminal part is not formed in the electrode pattern is set to a predetermined thickness or more, that is, if it is at least 35 ⁇ m or more, the thermal resistance of the entire circuit board can be kept low.
  • the circuit board according to Aspect 2 of the present invention is the circuit board according to Aspect 1, wherein the first metal layer 5 is a metal layer formed by an electroless plating method using a catalyst, and the second metal layer 7 is an electrolytic layer. It is preferable that the metal layer is formed by plating and is thicker than the first metal layer 5.
  • the first metal layer 5 is a metal layer formed by a method of injecting metal particles at a high speed
  • the second metal layer 7 is an electrolytic layer. It is preferable that the metal layer is formed by plating and is thicker than the one metal layer 5.
  • the circuit board according to Aspect 4 of the present invention is the circuit board according to any one of Aspects 1 to 3, wherein the electrode pattern 13 and the first electrical insulating layer are exposed so that the electrode terminal portion 10 of the electrode pattern 13 is exposed.
  • the second electrically insulating layer (light reflecting layer 11) has a thermal conductivity at least equal to or higher than that of the first electrically insulating layer (ceramic layer 2). It is preferable that the light reflectivity is at least equivalent to or higher than that of (1).
  • the thickness of the second electrically insulating layer (light reflecting layer 11) in the portion covering the electrode pattern is 30 ⁇ m or more.
  • the thickness of the second electrically insulating layer (light reflecting layer 11) formed on the electrode pattern is preferably 30 ⁇ m or more.
  • the thickness of the second electrically insulating layer (light reflecting layer 11) in the portion covering the electrode pattern 13 is 30 ⁇ m or more. For this reason, even in the case of the electrode pattern 13 made of a metal having a relatively high light absorption rate such as copper, the light that reaches the electrode pattern 13 through the second electrically insulating layer having light reflectivity. Therefore, it is possible to provide a circuit board suitable for high-luminance illumination having a higher reflectance, that is, a light-emitting device substrate.
  • the circuit board according to Aspect 6 of the present invention is the circuit board according to any one of Aspects 1 to 5, wherein the electrode pattern 13 in which the electrode terminal portion 10 is not formed has a thickness in the range of 35 ⁇ m to 100 ⁇ m. It is preferable that
  • the wiring portion (second metal layer 7) is formed of copper or silver.
  • the circuit board according to Aspect 8 of the present invention is the circuit board according to any one of Aspects 1 to 7, wherein the wiring portion is formed of a multilayer, and the silver layer 8 is formed on the copper layer (second metal layer 7). Preferably it is formed.
  • the circuit board according to Aspect 9 of the present invention is the circuit board according to any one of Aspects 1 to 8, wherein the first electrically insulating layer (ceramic layer 2) is formed by spraying ceramic particles toward the substrate at a high speed. It is preferable to consist of the formed ceramic deposition layer.
  • the circuit board according to aspect 10 of the present invention is the circuit board according to aspect 9, wherein the first electrically insulating layer (ceramic layer 2) is a ceramic deposit formed by thermal spraying or aerosol deposition (AD). It preferably consists of layers.
  • the first electrically insulating layer is a ceramic deposit formed by thermal spraying or aerosol deposition (AD). It preferably consists of layers.
  • the first electrical insulating layer (ceramic layer 2) is preferably made of alumina.
  • the first electrical insulating layer (ceramic layer 2) is preferably made of a mixed layer of ceramics and glass.
  • the circuit board according to aspect 13 of the present invention is the circuit board according to any one of the above aspects 4 to 12, wherein the second electrical insulating layer (light reflecting layer 11) is a ceramic layer, a mixed layer of ceramics and glass, or It is preferable to consist of a mixed layer of ceramics and resin.
  • the metal base 1 is preferably aluminum, an alloy containing aluminum, copper, or an alloy containing copper.
  • a light-emitting device is characterized by including a light-emitting element 12 that is electrically connected to the electrode terminal portion 10 in the circuit board according to any one of aspects 1 to 14.
  • the illuminating device according to aspect 16 of the present invention includes the light emitting device 301 according to aspect 15 as a light source.
  • a method for manufacturing a circuit board according to a seventeenth aspect of the present invention is a method for manufacturing a circuit board provided with a metal substrate 1, the step of forming a ceramic layer 2 on one surface of the metal substrate 1, and the ceramics A step of depositing a metal on the ceramic layer by an electroless plating method using a catalyst on the layer 2 to form a first metal layer 5 as an underlayer, and a mask layer (on the first metal layer 5) Forming a first mask 6) and forming a second metal layer 7 to be a wiring portion thicker than the first metal layer 5 in the mask opening by electrolytic plating, and the mask layer (first mask). And 6), the first metal layer 5 covered with the mask layer is removed by etching, and a desired electrode pattern 13 is formed.
  • the second metal layer can be formed on the first metal layer by the electrolytic plating method. .
  • a metal can be stacked thickly on the ceramic layer. That is, a thick metal layer (first metal layer + second metal layer) can be formed on the ceramic layer.
  • the second metal layer is formed by an electrolytic plating method, the thickness can be easily adjusted, so that the thickness of the metal layer formed on the ceramic layer can be easily controlled.
  • a method for manufacturing a circuit board according to an aspect 18 of the present invention is a method for manufacturing a circuit board including a metal substrate 1, the step of forming a ceramic layer 2 on one surface of the metal substrate 1, and the ceramics A step of depositing a metal on the ceramic layer 2 by an electroless plating method using a catalyst on the layer 2 to form a first metal layer 5 as an underlayer; and an electrolytic plating on the first metal layer 5 Forming a second metal layer 7 to be a wiring portion thicker than the first metal layer 5 by a method, and forming a mask layer on the second metal layer and etching the mask opening, A step of forming an electrode pattern 13 from the first metal layer 5 and the second metal layer 7.
  • the second metal layer can be formed on the first metal layer by the electrolytic plating method. .
  • a metal can be stacked thickly on the ceramic layer. That is, a thick metal layer (first metal layer + second metal layer) can be formed on the ceramic layer.
  • the second metal layer is formed by an electrolytic plating method, the thickness can be easily adjusted, so that the thickness of the metal layer formed on the ceramic layer can be easily controlled.
  • the electrode pattern is formed by etching after the formation of the second metal layer, the electrode pattern in which the first metal layer and the second metal layer are integrated (the boundary between the first metal layer and the second metal layer). Is an unclear electrode pattern).
  • the step of forming the first metal layer 5 is performed on the ceramic layer 2 by an electroless plating method using a palladium catalyst as a catalyst.
  • a step of forming a first metal layer 5 made of copper having a thickness of 5 ⁇ m or less by depositing a metal on the first metal layer 7 is formed by electrolytic plating on the first metal layer 5 made of copper. It is preferable to form the second metal layer 7 made of copper.
  • a method for manufacturing a circuit board according to an aspect 20 of the present invention is a method for manufacturing a circuit board provided with a metal substrate 1, the step of forming a ceramic layer 2 on one surface of the metal substrate 1, and the ceramics
  • the metal can be thickly stacked on the ceramic layer. That is, a thick metal layer (first metal layer + second metal layer) can be formed on the ceramic layer.
  • the second metal layer is formed by an electrolytic plating method, the thickness can be easily adjusted, so that the thickness of the metal layer formed on the ceramic layer can be easily controlled.
  • a method for manufacturing a circuit board according to a twenty-first aspect of the present invention is a method for manufacturing a circuit board including a metal substrate 1, the step of forming a ceramic layer 2 on one surface of the metal substrate 1, and the ceramics A process of forming metal particles on the layer 2 by spraying metal particles at a high speed to form a first metal layer 5 serving as a base layer, and the first metal layer 5 on the first metal layer 5 by electrolytic plating.
  • the metal can be thickly stacked on the ceramic layer. That is, a thick metal layer (first metal layer + second metal layer) can be formed on the ceramic layer.
  • the second metal layer is formed by an electrolytic plating method, the thickness can be easily adjusted, so that the thickness of the metal layer formed on the ceramic layer can be easily controlled.
  • the electrode pattern is formed by etching after the formation of the second metal layer, the electrode pattern in which the first metal layer and the second metal layer are integrated (the boundary between the first metal layer and the second metal layer). Is an unclear electrode pattern).
  • a method for manufacturing a circuit board according to an aspect 22 of the present invention is the method according to the aspect 20 or 21, wherein in the step of forming the first metal layer 5, as a method of depositing metal by jetting metal particles at a high speed, Alternatively, it is preferable to use the aerosol deposition method (AD method).
  • AD method aerosol deposition method
  • the step of forming the first metal layer 5 includes jetting the copper particles at a high speed to form the ceramic layer 2.
  • the step of depositing copper thereon to form the first metal layer 5 made of copper having a thickness of 2 ⁇ m or more and 40 ⁇ m or less, and forming the second metal layer 7 includes electrolysis on the first metal layer 5 made of copper. It is preferable to form the second metal layer 7 made of copper by a plating method.
  • the step of forming the electrode pattern 13 includes the step of forming the mask on the surface of the second metal layer 7 before removing the mask layer. After forming a silver layer (silver layer 8) through the opening, another mask layer is formed on the silver layer (silver layer 8), and an electrode made of copper is formed in the separately formed mask opening. It is preferable to form the terminal portion 10.
  • a method for manufacturing a circuit board according to an aspect 25 of the present invention is a method for manufacturing a circuit board 320 including a base body (metal base body 1) made of aluminum, wherein the metal base body 1 is a metal base body made of aluminum, A protective layer 3 is formed on the other surface of the metal substrate 1 between the step of forming the ceramic layer 2 on one surface of the metal substrate 1 and the step of forming the first metal layer on the ceramic layer.
  • the step of forming the protective layer 3 includes the step of covering the metal substrate 1 other than the portion covered with the ceramic layer 2 with an anodized film made of alumite by anodizing treatment. By performing the hole treatment, the protective layer 3 in which the holes formed in the porous shape are closed in the alumite layer is formed.
  • the through hole formed in the ceramic layer 2 is filled with an insulating material and sealed. It is preferable.
  • the present invention can be suitably used for circuit boards used in high-luminance light emitting devices.
  • Electrode terminal portion 11 Light reflecting layer (second electrically insulating layer) 12 Light-Emitting Element 13 Electrode Pattern 15 Flattening Layer 101 Illumination Device 102 Heat Sink 103 Reflector 301 Light-Emitting Device 302 Metal Base 303 Electrode Pattern 304 Light-Emitting Element 305 Light Reflecting Resin Frame 306 Phosphor-Containing Sealing Resin 307 Anode Electrode 308 Cathode Electrode 309 Anode Mark 310 Cathode mark 311 Intermediate layer 312 Reflective layer 320 Circuit board 320A Circuit board 320B Circuit board 320C Circuit board

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Led Device Packages (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

　本発明の発光装置用基板（回路基板（３２０））におけるセラミックス層（２）上に形成された電極パターン（１３）は、第１金属層（５）と、第２金属層（７）と、電極端子部（１０）とを有し、前記電極パターン（１３）における前記電極端子部（１０）が形成されていない部分の厚みは、少なくとも３５μｍ以上である。これにより、熱抵抗を低く抑えることを可能とする。

Description

発光装置用基板及び発光装置用基板の製造方法
　本発明は、金属基体上にセラミックス層および電極パターンが形成された発光装置用基板、特に、照明装置に使用される、前記電極パターンに発光素子を直接搭載する発光装置用基板の基板構造、前記発光装置用基板を用いた発光装置、照明装置及び前記発光装置用基板の製造方法に関する。
　絶縁性の基板に電極パターンを形成する場合、例えば、プリント基板では、銅箔を基体に接着層を介して貼りつけたうえで、エッチングにより電極パターンを形成するのが一般的である。また、セラミックス基板では、導電性ペーストで電極の下地になる導電性パターンを印刷したのち、電解メッキで電極パターンを形成するのが一般的である。
　さらに、アルミニウム基体にアルマイト層を絶縁層として形成した基板では、当該基板に、Ｎｉ、Ｔｉ、Ｃｏ、Ｃｒ等の高融点金属の薄膜をスパッタリング法で形成したのち、更に、銅の薄膜をスパッタリング法で形成し、この金属薄膜をシードメタルとして、シードメタル上に電解メッキでＣｕの厚膜を形成することで、電極パターンを形成する方法が、例えば特許文献１、２に開示されている。
日本国公開特許公報「特開２０１１－９６７４３号公報（２０１１年５月１２日公開）」 日本国公開特許公報「特開２０１３－１０２０４６号公報（２０１３年５月２３日公開）」
　ところで、金属基体上にセラミックス層および電極パターンを形成し、電極パターンに発光素子を直接搭載するような照明装置に使用される基板では、発光素子から電極パターン、セラミックス層、金属基体を経てヒートシンクにいたる経路が主要な放熱経路になっている。このような基板において、従来の技術で電極パターンを形成すると、接着材あるいは導電性ペーストの熱伝導率の低い層が、セラミックス層と電極パターンの間に介在することになる。つまり、電極パターンが形成される部分は、主要な放熱経路にあたり発光素子の近傍に存在することから、基板熱抵抗への寄与率が高く、基板全体の熱抵抗が高くなってしまうという課題があった。この結果、発光素子や発光素子を電極端子に接続するために使用しているハンダ接合部の温度が高くなってしまう問題が生じる。
　このような問題が生じる基板を高輝度発光装置に利用する場合、灯具の実使用環境での温度が高いため、発光素子近傍での熱伝導率の高低や、放熱性の良し悪しが発光装置の寿命へ直接影響する。
　また、アルミニウム基体上にアルマイト層を形成し、これを絶縁層として使用した場合、例えば２００℃を超えるような高温の製造工程を経ると、アルマイト層に亀裂が入ってしまう為、絶縁耐圧性が低下し、絶縁層として機能しなくなる。フリップチップ型発光素子に広く使用され、はんだ接合部が仮に高温になったとしても安定なＡｕＳｎ共晶はんだを用いて電極パターン上に発光素子を実装する場合、リフロー工程で高温の炉を通過させる必要があり基板温度は３００℃を超えてしまう。このため、陽極酸化法によって得られるアルマイトを絶縁層とした基板では、フリップチップ型発光素子の実装には不向きである。
　そもそも陽極酸化法によって得られるアルマイトは一般には１０μｍ以下、厚くても数十μｍ以下と薄く、例えば４ｋＶを超えるような、高輝度照明用基板に必要とされる高い電気的絶縁耐圧性能を確保することは困難である。
　また、アルマイト上に直接銅で電極パターンを形成する場合、銅とアルマイトの密着性は低く、とりわけ封孔処理をしたアルマイトと銅の密着性が低くなる。アルマイトはそのままでは絶縁層として機能しないため、絶縁層として使用するには封孔処理が不可欠であるが、そのような絶縁層上に形成された銅の電極パターンは必然的に剥離しやすくなる。
　元来、アルマイトは多孔質膜であるため、アルマイト層に直接電極パターンを形成すると基体のアルミニウムと電極パターンが電気的に接触して導通してしまう。このような金属基体との短絡を回避するため、前記アルマイト層の孔を封孔処理により塞いだのち、電極パターンを形成する必要がある。封孔処理されたアルマイトは、孔を塞いだ結果、平坦性が増し、この上に形成される電極パターンに対しては、凹凸面によるアンカー効果が期待できず、容易に剥離してしまう。
　例えば、特許文献２等では銅とアルマイトの密着性を確保するために、Ｎｉ、Ｔｉ、Ｃｏ、Ｃｒ等の高融点金属の薄膜をスパッタリング法で挿入している。これは、スパッタリングにより形成されたＮｉ、Ｔｉ、Ｃｏ、Ｃｒ等の層はアルマイトとメタライズ層を形成し、銅とアルマイト間に介在することで銅とアルマイトの密着強度を向上させているものと考えられる。
　ところが、スパッタリングは真空装置を必要とする工程であり、タクトが低く、高輝度照明用の大型基板の製造では、主たるコスト上昇要因となってしまう。例えば、５個や１０個、とりわけ１００個以上といった複数個の発光素子を集積搭載する必要がある高輝度照明用基板では、電極パターンの面積が大きくなることから、１枚あたりの基板寸法が大きく、必然的に１回のタクトで処理できる基板の枚数が少なくなり生産が非効率である。
　さらに、スパッタリング用の原材料である金属ターゲットの利用効率、更には成膜時に実際に膜として取り込まれる割合も考慮した実効的なターゲット利用効率も考慮すると、スパッタリングを用いた電極形成は、高輝度照明用の発光素子集積型基板や大型基板の製造ではコスト高となってしまい、当該用途での商用生産には向かない。
　本発明は、上記課題に鑑みなされたものであり、その目的は、金属基体上の電気的絶縁耐圧性の良好な厚膜のセラミックス層上に厚膜の電極パターンを形成することで、発光装置用基板全体としての熱抵抗を低く抑えることが可能な発光装置用基板を提供することにある。
　上記の課題を解決するために、本発明の一態様に係る発光装置用基板は、金属基体と、前記金属基体上に形成された高い熱伝導性を有する第１電気的絶縁層と、前記第１電気的絶縁層上に形成された電極パターンと、を備えた発光装置用基板であって、前記電極パターンは、前記第１電気的絶縁層上に形成された第１金属層からなる下地層と、前記下地層上に形成された第２金属層からなる配線部と、前記配線部の上に形成された電極端子部と、を有し、前記電極パターンにおける前記電極端子部が形成されていない部分の厚みは、少なくとも３５μｍ以上である（前記第１電気的絶縁層の熱抵抗に合わせて設定されている）ことを特徴としている。
　本発明の一態様によれば、発光装置用基板全体での熱抵抗を低く抑えることができるという効果を奏する。
本発明の実施形態１に係る発光装置の製造工程を示す図である。 本発明の実施形態１に係る回路基板の製造工程を示す図である。 本発明の実施形態１に係る回路基板の製造工程を示す図である。 本発明の実施形態１に係る回路基板の製造工程を示す図である。 本発明の実施形態１に係る回路基板の製造工程を示す図である。 本発明の実施形態２に係る回路基板の製造工程を示す図である。 本発明の実施形態２に係る回路基板の製造工程を示す図である。 本発明の実施形態２に係る回路基板の製造工程を示す図である。 本発明の実施形態２に係る回路基板の製造工程を示す図である。 本発明の実施形態２に係る回路基板の概略構成断面図である。 本発明の実施形態３に係る発光装置の概略構成断面図である。 本発明の実施形態４に係る照明装置の概略構成図である。 図１２に示す照明装置を構成する発光装置とヒートシンクとの外観を示す斜視図である。 図１２に示す照明装置を構成する発光装置の構成を示す平面図である。 図１４に示す発光装置の概略断面図である。 熱抵抗計算のための第１の模式図である。 熱抵抗計算のための第２の模式図である。 配線パターンの厚みと熱抵抗の関係を示すグラフである。 配線パターンの厚みと温度の関係を示すグラフである。
　〔実施形態１〕
　以下、本発明の実施形態について、詳細に説明する。
　図１～図５は、本実施形態に係る発光装置３０１の製造工程を示す図である。
　本実施形態に係る発光装置は、図５の（ｂ）に示すように、アルミニウムからなる金属基体１と、アルミナからなるセラミックス層（第１電気的絶縁層）２とが積層された回路基板（発光装置用基板）３２０において、セラミックス層２上に形成された電極パターンの電極端子部１０に接続された発光素子１２を含んだ構成となっている。上記電極パターンは、セラミックス層２上に形成された比較的薄い第１金属層５（下地層）と、第１金属層５上に形成された当該第１金属層５よりも厚い第２金属層７と、第２金属層７上に形成された銀層８とを含み、銀層８上に電極端子部１０が形成された構成となっている。ここで、配線部は、第２金属層７は、銅層からなり、その銅層上に銀層８が積層された多層構造となっている。
　特に、電極パターンにおける電極端子部１０が形成されていない部分の厚みは、すなわち、第１金属層５と第２金属層７とを合わせた厚みは、セラミックス層２の熱抵抗に合わせて設定されている。この点についての詳細は後述する。
　以下、本実施形態に係る発光装置の製造について説明する。
　＜電極形成方法１＞
　（金属基体を用いた絶縁基板の下地準備）
　まず、図１の（ａ）に示すように、金属基体１を用意する。次に、金属基体１上に、図１の（ｂ）に示すように、セラミックス層２を形成する。
　金属基体１としては、アルミニウム、銅等の熱伝導率が高く放熱性に優れた金属が特に好ましい。また、金属基体１としては、ステンレス基体あるいは鉄を材料として含む金属からなる基体であってもよい。この場合、機械的強度が強いため基体を薄くすることが可能であり、結果として高い放熱性を確保できる。このためやはり高放熱基体として好ましい。ここでは、軽量で加工性に優れるアルミニウムを使用している。
　セラミックス層２としては、放熱性と電気的絶縁性、耐熱性に優れた任意の無機固形物であれば構わないが、広く使用されているアルミナは、材質に対する信頼性が高いこと、量産性に優れることから最も好ましい。２００μｍ－３００μｍの厚みでおおむね４．５ｋＶ以上の絶縁耐圧性を実現できる。
　通常、アルミニウム基板を陽極酸化処理して形成されるアルマイトの厚みは１０μｍ、厚くても５０μｍであることから、封孔処理を施したうえでも、１ｋＶを超える絶縁耐圧性を実現することは困難である。また、高温でも信頼性の高いＡｕＳｎ共晶はんだにより、発光素子を基板端子に接合する場合には、基板温度が３００℃を超える高温熱処理が必要となるが、このような高温処理では前記アルマイト層にワレが生じ絶縁耐圧性が著しく低下してしまう。
　従って、本発明では、上記欠点をもつ陽極酸化法を用いて形成されるアルマイト層ではなく、絶縁耐圧性に優れた厚膜のセラミックス層を用いる。この厚膜セラミックス層の形成方法としては、たとえば溶射、ＡＤ法（エアロゾルデポジション法）などのように、セラミックス粒子を高速で基体に向けて噴射し堆積させる方法が、セラミックス層を効率よく形成できるために好ましい。ＡＤ法では圧力差を用いてセラミックス粒子を加速させるため、真空装置を必要とするが、セラミックス微粒子の加速が目的であることから、スパッタリングのように、真空の質を要求するものではなく、加速に必要な最低限の減圧がなされていれば充分である。このことから、電極形成などで用いられるスパッタリング法での真空装置とは異なり、ＡＤ法で用いる真空装置は生産性を律則するものとはならない。
　このようにセラミックス層を形成するにあたっては、金属基体とセラミックス層の密着性を向上させるために、基体表面をあらかじめブラスト処理することが好ましく、更には、金属基体とセラミックス層の線膨張率差を小さくするために緩衝層を挿入することが好ましい。金属基体としてアルミニウム、セラミックス層としてアルミナを用いる場合には、ニッケルとアルミニウムの合金を緩衝層として用いると良い。
　セラミックス層を形成する別の方法としては、樹脂をバインダーとしてセラミックス粒子を含む塗料を金属基体に塗布後、焼成してセラミックス粒子と樹脂の混合層を形成するか、あるいは、ガラス原料とセラミックス粒子を混ぜた塗料を塗布後焼結しセラミックス粒子とガラスの混合層を形成しても良い。
　次に、図１の（ｃ）に示すように、金属基体１のセラミックス層２とは反対側に保護層３ｄを形成する。保護層３としては、保護シートを貼り付けても良いが、金属基体１としてアルミニウムを使用する場合には、陽極酸化処理によりアルマイト層を形成するのが簡便であり、製造工程終了後もそのまま安定な保護膜として使用することができる。アルマイト層は熱水等により封孔処理すると層に生じた表面から金属基体１に達する貫通孔が閉じ、より安定な保護層となる。
　以上の手順により、アルミニウムを金属基体１として用いた絶縁基板の下地準備が完了する。
　（電極形成：第１の手法）
　ここでは、上記手順で準備した絶縁基板の下地上に電極層を形成する方法について説明する。
　まず、図２の（ｂ）に示すように、セラミックス層２上に厚みの薄い第１金属層５を形成する。セラミックス層２は、電気的絶縁性物質から形成されるため、電解メッキ法で電気的導電層を直接セラミックス層２に形成することは出来ない。このため、図２の（ａ）に示すように、セラミックス層２表面をあらかじめ触媒層４で被覆する。例えば触媒層４としてパラジウム触媒で被覆されたセラミックス層２を、無電解メッキ法により銅の薄い無電解メッキ層に置き換えることが可能であり、このようにして、セラミックス層２上に第１金属層５を形成して電気的導電層とする。この第１金属層５の厚みは通常１μｍ以下であればよく、０．１μｍ以下のごく薄い層であってもよい。このようにして準備した厚みの薄い第１金属層５は、触媒に用いたパラジウムの一部が銅に取り込まれた銅とパラジウムの合金からなる。この第１金属層５上に電解メッキ法をもちいて金属を厚く積むことができる。
　ここで、溶射で形成されたセラミックス層２の表面には、例えば５μｍ～２０μｍ程度の深さを持った凹凸形状や、更に微細な気孔等があるため、第１金属層５に対してアンカー効果が得られ、前記２つの層（セラミックス層２と第１金属層５）は良好な密着性を実現する。
　また、ＡＤ法で形成されるセラミックス層２の場合、溶射で形成されるものより緻密で平坦性の良好なセラミックス層となる。このため、セラミックス層２と第１金属層５の密着性を改善する目的で、セラミックス層２の表面を軽くブラスト処理することで意図的に表面に凹凸形状を形成した後、第１金属層５を形成しても良い。絶縁耐圧性を高める目的で本実施の形態におけるセラミックス層２の膜厚は２００－３００μｍで、厚膜としている。このため、セラミックス層２の表面を軽くブラスト処理したとしても、セラミックス層２が衝撃で剥離したり、実使用上問題となるような絶縁耐圧性能の低下を示したりするような不都合は生じない。
　このように、本発明におけるセラミックス層２上にパラジウム触媒を触媒層４として用いて無電解メッキにより直接銅の第１金属層５を形成し、この厚みの薄い第１金属層５をシードメタルとして厚みの厚い第２金属層７（図３）を形成しても、セラミックス層２と第１金属層５の間に充分な密着性を確保することが可能である。
　しかしながら、このことはセラミックス層２と第１金属層５の密着性を向上させる為にＮｉ、Ｔｉ、Ｃｏ、Ｃｒ等の高融点金属を第１金属層５からなるシードメタルの一部として使用することを妨げるものではない。たとえば、触媒を用いてニッケルの薄層を形成した後、やはり、触媒を用いて銅の薄層を形成し第１金属層５としても良い。
　ただし、塩化第二鉄で容易に除去できる銅とは異なり、Ｎｉ、Ｔｉ、Ｃｏ、Ｃｒ等を除去するには、フッ化水素酸や酸化作用のある希硝酸といった強い酸を使用する必要がある。このため、第１金属層５としては、銅以外にもＮｉ、Ｔｉ、Ｃｏ、Ｃｒといった金属を使用すると、エッチング処理で余分な製造工程が増えてしまううえ、フッ化水素酸等を使用するための防爆設備も別途必要となる。
　これに対し、セラミックス層２上にパラジウム触媒を触媒層４として用いて無電解メッキにより直接銅の第１金属層５を形成し、この厚みの薄い第１金属層５をシードメタルとして厚みの厚い第２金属層７（図３）を形成する場合には、第１金属層５からなるシードメタルは、塩化第二鉄を用いることで容易に電気的に分断でき、電極パターンとして仕上げることが可能である。それに加え、電極パターンとセラミックス層２の密着性も充分に取れている。このため第１金属層５には銅のみを使用することが好ましい。
　最終的にパラジウム触媒の残渣を除去するには、シアン系化合物、例えばシアン化カリウム水溶液に浸漬すればよい。シアン系化合物も劇薬ではあるがメッキ処理工程内では常用物質として使用できる。
　このようにして準備した第１金属層５上に電極パターンを形成するには、必要とする電極パターンに応じた開口部をもつマスク形成と電解メッキ処理を繰り返し行うことが望ましい（図２の（ｃ）－図４の（ｃ））。
　本実施形態での、端子部分も含めた電極パターンの最大厚みは、５０μｍ～１００μｍを超える。通常の電極パターンが１０μｍにも満たないことと対比すると非常に厚いことが分かる。このように電極パターンを厚くするのは、金属基体上にセラミックス層を形成し絶縁耐圧性を付与した基板において、電極パターン上にフリップチップ型発光素子を搭載する場合には、電極パターンの厚みを厚く、電極面積を広く取ることで基板の熱抵抗を下げることが可能となるからである。これは、発光素子での発熱が電極パターンを基板垂直方向に通過する間に水平方向へも拡散を受け、電極パターンよりも熱伝導率の低いセラミックス層に到達するまでに水平方向に充分に広がることから得られる効果である。
　このように厚膜の電極を形成する場合には、本実施形態に開示される下記の手法により電極パターンを形成すると、電極形成に必要な最小限の量の金属を堆積させれば済むので、電極材料を効率的に利用でき、ロスが少なくて済む。
　マスク形成において使用するマスクには電気的絶縁性のマスクを使用する。フォトレジストを用いてフォトマスクを形成してもよいし、絶縁性の粘着シート（ドライフィルム）を用いてマスクを形成してもよい。
　図２の（ｃ）に示すように、セラミックス層２上に形成した第１金属層５に接するように第１マスク６を形成すると、第１金属層５を電極として電解メッキ処理が可能なため、第１金属層５上にメッキ液から金属を析出させることが可能となる。この結果、図３の（ａ）に示すように、厚みの厚い第２金属層７が形成される。このとき、電気伝導性、熱伝導性に優れた金属、例えば、銅などを析出させることが好ましい。銅からなる電極パターンでの光の吸収を抑制し反射率を上げるために厚い電極層に被せて銀層８を電解メッキ等で形成してもよい（図３の（ｂ））。
　更に、発光素子を搭載したり、外部電源等に接続したりする目的で電極端子を形成する場合には、図３（ｃ）に示すように、第２マスク９を用いて、図４の（ａ）に示すように、電極端子部１０を形成してもよい。電極端子部１０には、銅のように電気伝導性、熱伝導性に優れた金属を用いればよい。電極端子部１０表面は、銅のまま使用してもよいが、Ａｕなどの他の金属で保護してもよい。電極端子部をＮｉ／Ｐｄ／Ａｕで被覆するためには、電極端子部１０の形成に引き続きメッキ処理を行ってもよく、また、後述する図５の（ａ）に示す光反射層１１形成後に前記メッキ処理をしてもよい。
　ここで、金属基体１は、保護層３やマスク等に覆われているため、メッキ処理を行う場合に、当該金属基体１がメッキ液に浸食される心配はない。特に、アルマイトによる保護層３により覆われていることで安定して保護される。
　電極端子部１０を形成後に、第１マスク６と第２マスク９を除去し、図４の（ｂ）に示すように、導電層（第１金属層５）を露出させたうえで、露出した第１金属層５をエッチングで除去して金属層を互いに分離し、図４の（ｃ）に示すように、電極パターンを形成する。第１金属層５の厚みは１μｍ以下と非常に薄いため、エッチング液で容易に除去することが可能である。本実施形態では第１金属層５の材料として銅を用いているため、塩化鉄(III)（別名：塩化第二鉄）水溶液で容易に除去することが出来る。なお、パラジウム触媒の残渣を除去するには、シアン系化合物、例えばシアン化カリウム水溶液に浸漬すればよい。シアン系化合物も劇薬ではあるがメッキ処理工程内では常時使用される物質である。なおシアン系化合物を用いない非シアン系化合物からなるパラジウム触媒の残渣除去剤も市販されており、これを使用してもよい。
　本実施形態では、セラミックス層２と銅の接着性を確保するために、Ｎｉ、Ｔｉ、Ｃｏ、Ｃｒ等の高融点金属の薄膜を挿入する必要はなく、このため特許文献１（特開２０１３－１０２０４６号公報）のようにＮｉ、Ｔｉ、Ｃｏ、Ｃｒからなるシードメタルを除去して電極パターンを形成するために、劇薬である弗化水素酸を使用する必要も無くなる。
　このようなことが可能なのは、溶射やＡＤ法といった、セラミックス粒子を高速で金属基体１に向けて噴射し、堆積させる方法で形成させたセラミックス層の表面は、適度に粗面化しているため、Ｎｉ、Ｔｉ、Ｃｏ、Ｃｒ等の金属層を介在させることが無く、直接銅を第１金属層５として形成したとしても、セラミックス層２と第１金属層５の密着性を充分に確保することが可能であるためである。結果として、電極パターンを形成するために下地金属としてＮｉ、Ｔｉ、Ｃｏ、Ｃｒのような金属を使用する必要も、これら金属を除去するために不可欠な劇薬である弗化水素酸を使用する必要も無くなる。
　なお、溶射やＡＤ法で形成したセラミックス層には、そのままでは、微細な気孔が存在する。製造工程で弗化水素酸を使用する場合、微細な気孔から浸み込んだ弗化水素酸が金属基体１まで到達し、金属基体１とセラミックス層２の接合面を侵し、セラミックス層を剥離させてしまう。このため、第１金属層５のエッチング工程で弗化水素酸を使用することも、そもそも、Ｎｉ、Ｔｉ、Ｃｏ、Ｃｒのような金属を第１金属層５に使用することも避けなければならない。
　たとえ、シリコーン系の樹脂、水ガラス、あるいは、ゾルゲルガラス等をセラミックス層２に浸透させたうえで硬化させ、セラミックス層２中に存在する微細な気孔を塞いだとしても、いずれの材料においても（―O―Si―O―）であらわされる構造が主要な構造となっているので、やはり弗化水素酸によって侵食されてしまう。
　このように、本実施形態のように、溶射やＡＤ法といった、セラミックス粒子を高速で基体に向けて噴射し、堆積させる方法で形成させたセラミックス層２を用いることで、Ｎｉ、Ｔｉ、Ｃｏ、Ｃｒのような金属を介在させることが無くても、銅からなる厚みの薄い第１金属層５を介してセラミックス層２上に電極パターンを形成させることが可能になるようにすることが重要である。
　電極パターンの完成後、電極端子部１０を露出させるようにして電極パターンを光反射層１１で被覆する。光反射層１１には、光反射性材料を含む樹脂やガラスをもちいる。光反射性材料としては、高反射率セラミックス等の白色材料を用いることが多い。典型的な製造例としては、酸化チタンやアルミナ、シリカなどのセラミックスを樹脂に混ぜた塗料、酸化ジルコニアをガラス原料と混ぜた塗料などを電極パターン上に印刷する。スクリーン印刷を用いれば、電極端子部１０を露出させるようにして印刷することができる。そのうえで乾燥、焼成等により硬化することで、光反射層１１を形成することができる。
　スプレー塗装を用いて電極パターン全体を前記塗料で塗布した場合には、電極端子部１０も塗料で覆われるので、前記塗料を硬化後、研磨等により、電極端子部１０を露出させる必要がある。
　光反射層１１に用いる材料としては、光反射性材料を含む樹脂やガラスを用いる前記の方法以外に、例えば、セラミックス粒子等の光反射性材料を直接用いる場合がある。このような材料を用いて光反射層１１を形成するには、例えば、電極パターンに向け、セラミックス粒子を高速で噴射させ堆積させる方法などがある。このような手法の代表的なものとしては、溶射やＡＤ法（エアロゾルデポジション法）などがあげられ、高速粒子流を生成する方法などにより更に分類されている。このような手法では、セラミックスからなる光反射層を堆積させた直後には電極端子部１０まで光反射層で覆われてしまう為、やはり研磨等により電極端子部１０を露出させる必要がある。
　このようにして、図５の（ａ）に示す回路基板（高輝度発光装置用基板）３２０が準備できる。更に、図５の（ａ）に示す回路基板３２０に発光素子１２を搭載して図５の（ｂ）に示すような発光装置に仕上げる。この場合、ハンダを用いての電極端子部１０に発光素子１２を接続すればよい。使用するハンダとしては、ＡｕＳｎの共晶はんだや、Ｓｎ－Ａｇ－Ｃｕ系のハンダなどを、発光装置の使用環境、使用条件に応じて適切に選択すればよい。
　なお、本発明にて繰り返し言及されているセラミックスとは、金属酸化物に限定されるものではなく、窒化アルミニウム、窒化ケイ素、炭化ケイ素なども含む広義のセラミックス、すなわち、無機固形体材料全般を含む。これら無機固形体材料のうち、耐熱性、熱伝導性、絶縁耐圧性あるいは光反射性等の特性を考慮したうえで、その使用目的に適した任意の物質であって構わない。
　（変形例１）
　本実施形態の変形例１として、厚みの薄い第１金属層５を形成する別の方法（溶射、ＡＤ法）について説明する。
　前記実施形態１では、セラミックス層２上に、第１金属層５を形成する方法として、触媒で被覆したセラミックス層表面に無電解メッキ法により、銅の薄いメッキ層を形成する方法について説明したが、セラミックス層２上に、第１金属層５を形成して電気的導電層とする方法はこれに限定されるものではない。
　他の方法として、金属粒子を高速で噴射させ堆積させる方法であってもよい。このような手法の代表的なものとしては、溶射やＡＤ法（エアロゾルデポジション法）などがあげられる。ＡＤ法では、第１金属層５の厚みを１μｍ以下の厚みにすることが可能である。これに対し、溶射ではこれよりも厚く２０－３０μｍ程度になる。このようにして準備した第１金属層５からなるシードメタル上に電解メッキ法をもちいて金属を厚く積むことができる。これ以降は、既に前記実施形態１で述べた手順に従って、電極パターンを形成していけばよい。
　〔実施形態２〕
　本発明の他の実施形態について説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
　図６～図１０は、本実施形態に係る発光装置の製造工程を示す図である。
　本実施形態に係る発光装置は、前記実施形態１の図５の（ｂ）に示す発光装置とほとんど同じ構成であるが、図１０に示すように、電極端子部１０が第２金属層７と一体的に形成されている点で異なる。つまり、図１０に示す発光装置では、電極端子部１０と第２金属層７とは一体的に形成されているのに対して、前記実施形態１の発光装置では、図５の（ｂ）に示すように、電極端子部１０と第２金属層７との間に銀層８が形成されている。
　以下、本実施形態に係る発光装置の製造について説明する。
　＜電極形成方法２＞
　（金属基体を用いた絶縁基板の下地準備）
　本実施形態において、アルミニウムを金属基体１として用いた絶縁基板の下地を準備する方法は、前記実施形態１において、図１の（ａ）から図１の（ｃ）に示した方法を踏襲し、ここでは説明を省略する。本実施形態に対応する図６の（ａ）～図６の（ｃ）は、前記実施形態１に対応する図１の（ａ）～図１の（ｃ）と同様の図を示している。
　（電極形成：第２の手法）
　ここでは、上記手順で準備した絶縁基板の下地のうえに電極層を形成する方法について説明する。
　まず、図７の（ｂ）に示すように、セラミックス層２上に厚みの薄い第１金属層５を形成する。ここまでの処理は、前記実施形態１の図２の（ｂ）までの処理を踏襲する。前記実施形態１と同様に、第１金属層５の形成方法は、触媒を用いた無電解メッキ法であってもよいし、変形例１に示した方法、すなわち、溶射、ＡＤ法など別の方法であってもよい。このようにして準備した第１金属層５上に電解メッキ法をもちいて金属を厚く積むことができる。つまり、第１金属層５を電極として、当該第１金属層５上にメッキ液から金属を析出させ、図７の（ｃ）に示した通り、第１金属層５上に厚みの厚い第２金属層７が一面形成される。
　このようにして準備した第１金属層５と第２金属層７からなる金属層より、エッチングを用いて電極パターンを形成する。このとき、必要とする電極パターンに応じた開口部をもつマスク形成とエッチングを繰り返し行うことで、電極パターンを形成することが望ましい（図８の（ａ）－図９の（ｂ））。
　フォトレジストを用いてフォトマスクを形成してもよいし、絶縁性の粘着シートを用いてマスクを形成してもよい。
　図８の（ａ）に示した通り、第２金属層７に接するように第１マスク６Ａを形成し、エッチング処理する。最終的に電極端子部および電極パターンとして利用される部分を残し厚い金属層７を途中までエッチングにより彫り下げる（図８の（ｂ））。
　第１マスク６Ａ除去後、図８の（ｃ）に示すように、残った厚い第２金属層７上に第２マスク９Ａを形成した上で、更に、第２金属層７、第１金属層５と順に彫り下げ、セラミックス層２に到達するまでエッチングを行い（図９の（ａ））、電極パターン１３を金属層（第１金属層５、第２金属層７）から彫り出す（図９の（ｂ））。
　第１金属層５および第２金属層７がともに銅で形成されていれば、実施形態１と同様に塩化鉄(III)（別名：塩化第二鉄）水溶液を用いて、金属層から電極パターン１３を形成することができる。本実施形態２においても前記実施形態１と同様の理由により、厚みの薄い第１金属層５にＮｉ、Ｔｉ、Ｃｏ、Ｃｒ等を使用しないで済むため、同様の理由で、エッチング液として弗化水素酸を使用する必要がなくなる。このため、弗化水素酸に浸食されることでセラミックス層２が金属基体１から剥離するという問題も生じない。
　なお、第１金属層５の形成にパラジウム触媒を使用する場合には、パラジウム触媒の残渣を除去するために、市販のパラジウム触媒残渣除去剤を用いればよい。代表的な前記除去剤としては、シアン系化合物、例えばシアン化カリウム水溶液が挙げられる。非シアン系化合物からなるパラジウム触媒の残渣除去剤も市販されており、これを使用し除去してもよい。シアン系化合物は、劇薬ではあるがメッキ処理では常用される物質であるため、通常のメッキ処理施設内であれば比較的容易に取り扱いが可能である。
　電極パターン１３が完成後、図９の（ｃ）に示すように、電極端子部１０を露出させるようにして電極パターン１３を光反射層１１で被覆する。
　光反射層１１に用いる、光反射性材料や形成方法については、前記実施形態１の電極形成方法１で記載した方法を踏襲すればよく、ここでは繰り返しを避けるために説明を省略する。いずれの形成方法を選択した場合であっても、光反射層１１から電極端子部１０を露出させる必要がある。電極端子部１０には、銅のように電気伝導性、熱伝導性に優れた金属を用いればよい。電極端子部１０表面は、銅のまま使用してもよいが、Ａｕなどの他の金属で保護してもよく、例えば、光反射層１１の形成に引き続き電極端子部１０の表面にメッキ処理を施し、電極端子部１０をＮｉ／Ｐｄ／Ａｕで被覆してもよい。
　ここで、金属基体１は保護層３や光反射層１１に覆われているため、メッキ処理を行う場合に、当該金属基体１がメッキ液に浸食される心配はない。特に、アルマイトによる保護層３により覆われていることで安定してメッキ液から保護される。
　このようにして、図９の（ｃ）に示す回路基板（高輝度発光装置用基板）３２０Ａが準備できる。更に、図９の（ｃ）に示す回路基板３２０Ａに発光素子１２を搭載して図１０に示すような発光装置に仕上げる。この場合には、ハンダを用いての電極端子部１０に発光素子１２を接続すればよい。前記実施形態１の電極形成方法１と同様に、使用するハンダとしては、ＡｕＳｎの共晶はんだや、Ｓｎ－Ａｇ－Ｃｕ系のハンダなどを、発光装置の使用環境、使用条件に応じて適切に選択すればよい。
　〔実施形態３〕
　本発明の他の実施形態について、説明すれば、以下のとおりである。なお、説明の便宜上、前記各実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
　図１１は、本実施形態に係る発光装置の概略構成を示す図である。本実施形態に係る発光装置は、前記の実施形態１，２の回路基板と異なる構造の回路基板３２０Ｂを備えている。
　本実施形態に係る発光装置において、発光素子１２を電極端子部１０に安定して搭載させ、発光装置として長寿命を実現するには、電極端子部１０表面で良好な平坦性を得ることが必要である。これを実現するためには、図１１に示すように、回路基板３２０Ｂにおいて、セラミックス層２と厚みの薄い第１金属層５の間に平坦化層１５を介在させることが好ましい。ここで、回路基板３２０Ｂを構成する金属基体１の厚みは３ｍｍ、セラミックス層２は３００μｍとする。
　このようにすることで、厚みの厚い第２金属層７を電解メッキで形成した場合の表面も平坦に保つことができる。このために、電極端子部１０を平坦にするために別途研磨等の作業を行う必要が無く、電極材料のロスも軽減することができる。
　平坦化層１５としては、樹脂やゾルゲル反応を用いてガラス質を形成する物質であってもよいが、これらの物質の熱伝導率は小さく、これらの物質で平坦化層を形成することにより基板の熱抵抗が高くなる場合がある。これを回避する方策としては、適度な寸法のセラミックス粒子を、平坦化層を形成する物質に混ぜ、熱伝導率を高くして使用することが望ましい。
　このような平坦化層１５が、特に有効なのはセラミックス層２を溶射で形成した場合である。溶射に使用するセラミックス粒子の粒径は、アルミナを使用する場合、通常１０μｍ～４０μｍと大きく、セラミックス層２の表面に形成される凹凸もこの程度のかなり大きなものとなる。このまま厚みの薄い第１金属層５を無電解メッキで、厚みの厚い第２金属層７を電解メッキで積み、金属層の合計の厚みを１００μｍ以上としたとしても、金属層の表面は平坦化されることなく、セラミックス層２の表面に形成された凹凸の影響が残ってしまう。
　このような悪影響を与えるセラミックス層２の凹凸表面を埋めて平坦化層とするためには、例えば１０μｍ以下の粒径で選別した無機材料、例えば、シリカ、アルミナ、窒化アルミニウム、酸化チタンなどに代表されるセラミックスを、先に述べた樹脂やゾルゲル反応を用いてガラス質を形成する物質に混ぜたうえで、セラミックス層２に塗布し、乾燥、硬化、焼成等を行えばよい。
　あるいは、溶射に比べ、ＡＤ法（エアロゾルデポジション法）で用いるセラミックス粒子の代表的な粒子径の寸法は２μｍ以下で小さく、更に、この粒子が基板に噴射され、粉砕されて積層されるため、ＡＤ法で形成されるセラミックス層２を構成するセラミックス粒子の粒子径の代表的な寸法も更に小さく１００ｎｍ程度となる。このため、例えば、アルミナからなるセラミックス層２を形成した上で、アルミナに代表されるセラミックスの堆積層をＡＤ法で形成して、平坦化層１５として使用することも可能である。
　セラミックス層２を平坦化層１５で完全に平坦化すると、第１金属層５の密着性が低下する不都合が生じる場合がある。このような不都合が生じる場合には、再度、平坦化層１５の表面を軽くブラスト処理し、軽度に粗面化してもよい。
　目の細かい砥粒を用いてブラスト処理することで、例えば５μｍ以下、望ましくは２μｍ以下の小さな凹凸形状を平坦化層１５の表面に形成することになる。前記実施形態１では、溶射で形成されたセラミックス層２の表面には、例えば５―２０μｍ程度の深さを持つ大きな凹凸形状が存在するが、平坦化層１５で前記凹凸を一旦埋めたうえで、このように目の細かい砥粒でブラスト処理した場合、セラミックス層２の当初表面に対して、前記平坦化層１５は実質上平坦面として機能する。これは、当初、セラミックス層２の表面に存在した、例えば５μｍを超えるような大きな凹凸構造を実質的に消去し、ほぼ全面に渡り５μｍ以下、望ましくは２μｍ以下の小さな凹凸形状の表面に置き換えているためである。
　このようにして得られた平坦化層１５は、表面に小さな凹凸が存在することで、第１金属層５に対してはアンカー効果を与え、密着性を充分とることが可能である。加えて、前記第１金属層５上に電解メッキで第２金属層７を形成する場合には、第１金属層５が実質的に平坦化層として機能する。これは前記平坦化層１５を介在させることにより、セラミックス層２の表面に見られた、例えば５μｍを超えるような大きな凹凸を消去し、凹凸を５μｍ以下、望ましくは２μｍ以下に小さく制御できるため、第２金属層７を形成した場合の表面を平坦面とすることが可能となったことによる。
　これによれば、電極端子部１０を平坦にするために別途研磨等の作業を行う必要が無く、電極材料のロスも軽減することができる。
　〔実施形態４〕
　本発明の他の実施形態について、説明すれば、以下のとおりである。なお、説明の便宜上、前記各実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
　本実施形態では、前記実施形態１～３において説明した回路基板上に、発光素子を搭載し発光装置を形成し、さらに、この発光装置を備えた照明装置について説明する。
　（照明装置１０１の構成）
　図１２の（ａ）は実施形態４に係る照明装置１０１の外観を示す斜視図であり、図１２の（ｂ）は照明装置１０１の断面図である。照明装置１０１は、発光装置３０１と、発光装置３０１から発生する熱を放熱するためのヒートシンク１０２と、発光装置３０１から出射する光を反射するリフレクタ１０３とを備えている。発光装置３０１の構成については、前記実施形態１～３において説明した発光装置と同じ構成であるため、詳細は省略する。
　図１３は、発光装置３０１とヒートシンク１０２との外観を示す斜視図である。発光装置３０１は、ヒートシンク１０２に装着して使用してもよい。
　図１４、および図１５に図示されているように、発光装置３０１は、回路基板３２０Ｃと発光素子３０４とを備えている。回路基板３２０Ｃは、金属基体３０２と、中間層（第１電気的絶縁層）３１１（図１５に図示）と、電極パターン（配線パターン）３０３と、反射層（第２電気的絶縁層）３１２（図１５に図示）とを備えている。
　ここで、回路基板３２０Ｃは、前記実施形態１～３に記載の方法で準備された回路基板を代表して例示するものであり、発光装置３０１は、前記実施形態１～３に開示された回路基板上に発光素子３０４を搭載した場合を代表して例示している。従って、回路基板３２０Ｃを構成する中間層３１１は、前記実施形態１～３のセラミックス層２に相当し、電極パターン３０３は、前記実施形態１～３の電極パターンに相当している。つまり、電極パターン３０３は、中間層３１１上に積層された厚みの薄い第１金属層５と厚みの厚い第２金属層７をエッチングなどにより所定のパターンに形成されたものとなる。
　発光素子３０４は、電極パターン３０３と電気的に接続されており、図１４には、３行３列に配置された９個の発光素子（ＬＥＤチップ）３０４を図示している。９個の発光素子３０４は、電極パターン３０３によって３列に並列接続されており該３列の各々に３個の発光素子３０４の直列回路を有する接続構成（すなわち、３直列・３並列）となっている。もちろん、発光素子３０４の個数は９個に限定されないし、３直列・３並列の接続構成を有していなくてもよい。
　さらに、発光装置３０１は、光反射樹脂枠３０５と、蛍光体含有封止樹脂３０６と、アノード電極（アノードランド、若しくは、アノードコネクタ）３０７と、カソード電極（カソードランド、若しくは、カソードコネクタ）３０８と、アノードマーク３０９と、カソードマーク３１０とを備えている。
　光反射樹脂枠３０５は、電極パターン３０３および反射層３１２の上に設けられた、アルミナフィラー含有シリコーン樹脂からなる円環状（円弧状）の枠である。光反射樹脂枠３０５の材質はこれに限定されず、光反射性を有する絶縁性樹脂であればよい。その形状も、円環状（円弧状）に限定されるものではなく、任意の形状とすることができる。
　蛍光体含有封止樹脂３０６は、透光性樹脂からなる封止樹脂層である。蛍光体含有封止樹脂３０６は、光反射樹脂枠３０５によって囲まれた領域に充填されており、発光素子３０４と、反射層３１２とを封止している。また、蛍光体含有封止樹脂３０６は、蛍光体を含有している。蛍光体としては、発光素子３０４から放出された１次光によって励起され、１次光よりも長い波長の光を放出する蛍光体が用いられる。
　なお、蛍光体の構成は特に限定されるものではなく、所望の白色の色度等に応じて適宜選択することが可能である。例えば、昼白色や電球色の組み合わせとして、ＹＡＧ黄色蛍光体と（Ｓｒ、Ｃａ）ＡｌＳｉＮ３：Ｅｕ赤色蛍光体との組み合わせ、ＹＡＧ黄色蛍光体とＣａＡｌＳｉＮ３：Ｅｕ赤色蛍光体との組み合わせ等を用いることができる。また、高演色の組み合わせとして、（Ｓｒ、Ｃａ）ＡｌＳｉＮ３：Ｅｕ赤色蛍光体とＣａ３（Ｓｃ、Ｍｇ）２Ｓｉ３Ｏ１２：Ｃｅ緑色蛍光体あるいはＬｕ３Ａｌ５Ｏ１２：Ｃｅ緑色蛍光体との組み合わせ等を用いることができる。また、他の蛍光体の組み合わせを用いてもよいし、擬似白色としてＹＡＧ黄色蛍光体のみを含む構成を用いてもよい。
　アノード電極３０７およびカソード電極３０８は、発光素子３０４を駆動するための電流を発光素子３０４に供給する電極であり、ランドの形態で設けられている。当該ランド部にコネクタを設置してアノード電極３０７およびカソード電極３０８をコネクタの形態で提供してもよい。アノード電極（アノードランド、若しくは、アノードコネクタ）３０７およびカソード電極（カソードランド、若しくは、カソードコネクタ）３０８は、発光装置３０１において図示しない外部電源と接続可能な電極である。そして、アノード電極（アノードランド、若しくは、アノードコネクタ）３０７およびカソード電極（カソードランド、若しくは、カソードコネクタ）３０８は、電極パターン３０３を介して、発光素子３０４と接続されている。
　そして、アノードマーク３０９およびカソードマーク３１０は、それぞれ、アノード電極（アノードランド、若しくは、アノードコネクタ）３０７およびカソード電極（カソードランド、若しくは、カソードコネクタ）３０８に対する位置決めを行うための基準となるアラインメントマークである。また、アノードマーク３０９およびカソードマーク３１０は、それぞれ、アノード電極（アノードランド、若しくは、アノードコネクタ）３０７およびカソード電極（カソードランド、若しくは、カソードコネクタ）３０８の極性を示す機能を有している。
　なお、アノード電極（アノードランド、若しくは、アノードコネクタ）３０７およびカソード電極（カソードランド、若しくは、カソードコネクタ）３０８の直下にある電極パターン３０３の部分の厚みは、該直下以外の位置にある電極パターン３０３の部分の厚み（図１５の電極パターン３０３のうち、反射層３１２に覆われた部分に対応）より大きくなっている。
　（熱抵抗低減効果）
　ここで、前記実施形態１～４で説明した回路基板における熱抵抗低減効果について以下に説明する。
　図１６は、熱抵抗計算のための発光装置の模式図の一例を示し、（ａ）は発光装置の断面図、（ｂ）は発光装置の平面図である。なお、図１６の（ｂ）では、説明の便宜上、反射層を剥がした状態の発光装置の平面を示している。
　ここで、発光装置において、発光素子で発生した熱は、図１６の（ａ）に示すように、発光素子から配線パターンを通じて金属基体に向かって４５°方向に拡がりながら拡散する。
　しかしながら、図１６の（ａ）（ｂ）では、発光素子の直下には熱伝導性絶縁層が存在しているため、発光素子からの熱源が２箇所（電極端子の陽極側と負極側）になり、熱抵抗計算が少し複雑化する。このため、熱抵抗計算をさらに単純化するために、図１７の（ａ）（ｂ）に示す発光装置の模式図を用いる。
　図１７は、図１６に比べて簡単化した熱抵抗計算のための発光装置の模式図の一例を示し、（ａ）は発光装置の断面図、（ｂ）は発光装置の平面図である。なお、図１８の（ｂ）においても、説明の便宜上、反射層を剥がした状態の発光装置の平面を示している。
　図１７の（ａ）（ｂ）に示す発光装置では、発光素子からの熱源を１箇所（電極端子の陽極と負極を一つにまとめる）にすることができるため、熱抵抗計算を単純化できる。
　従って、ここでは、図１７の（ａ）（ｂ）に示す発光装置における回路基板全体の熱抵抗を計算する。
　ここで、発光素子は、１辺が５００μｍの正方向形状とし、発光素子下面の面積のうち、７０％が電極の上面の面積と同じとする。また、導電層のうち発光素子を搭載する電極端子部の面積を発光素子の電極面積と同じとして、熱抵抗を試算する。
　各層の厚みと熱伝導率を以下の表１～表３に示すように与えると、対応する各層での熱抵抗は右から２番目の欄のように試算される。発光素子１個あたり、０．４０Ｗの電力を投入し、そのうち、５０％が熱として損失する場合における、各層での温度上昇ΔＴは、右端欄のように試算される。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000003
　配線パターンの層厚は、表１で０．５ｍｍ（５００μｍ）、表２で０．０５ｍｍ（５０μｍ）、表３で０．００５ｍｍ（５μｍ）とする。
　表１～表３から、何れも熱伝導性絶縁層の熱抵抗が、基板全体の熱抵抗の大部分を占めていることが分かる。つまり、基板全体における熱抵抗の主要因は熱伝導性絶縁膜に起因していることが分かる。さらに、配線パターンの厚みが、熱伝導性絶縁層の熱抵抗の値に影響していることも分かる。
　表３に示す０．００５ｍｍ（５μｍ）の厚みの配線パターンに比べ、一桁厚い、表２に示す０．０５ｍｍ（５０μｍ）の配線パターンでは、熱の拡がりにより、基板全体でみた熱抵抗は２３％減少し、温度にして６℃以上下がったことが分かる。さらに、二桁厚い、表１に示す０．５ｍｍ（５００μｍ）の配線パターンでは、基板全体でみた熱抵抗は８０％以上減少し、温度にして２１℃下がったことが分かる。
　このような簡単な試算においてでも、配線パターンの厚み（導電層下部：第１金属層５＋第２金属層７）の厚みが、熱伝導性絶縁層（セラミックス層２）の熱抵抗を決定する支配的要因であることを明確に示すことができる。
　さらに、上記の試算の条件のもとで、さらに、配線パターンの厚みと直ぐ下にある熱伝導性絶縁層の熱抵抗の関係を詳細に求めた。図１８は、このとき求めた配線パターンの厚みと熱抵抗との関係を示すグラフである。
　また、発光素子の発熱により、どれだけ熱伝導性絶縁層において温度上昇するか関係を詳細に求めた。図１９は、このとき求めた配線パターンの厚みと温度上昇との関係を示すグラフである。
　以上のことから、発光装置を製造する際の製造コストを考慮した場合、配線パターンの厚みを０．５ｍｍ（５００μｍ）とすることは現実的ではないが、少なくとも、配線パターンの厚みが０．０３５（３５μｍ）あるいは０．０５ｍｍ（５０μｍ）以上、より望ましくは１００μｍ以上あれば、数℃以上、場合によっては、十数℃の温度改善効果が得られる。ここでの試算では、図１９に示すグラフから、配線パターンの厚みが３５μｍであれば、仮に０μｍとした場合に比べて、熱伝導性絶縁層において、５℃程度の温度低下が見込める。
　従って、配線パターンのうち、電極端子の無い薄い部分（第１金属層５と第２金属層７とを重ねた部分）で、少なくとも３５μｍから１００μｍあるいはこれ以上あれば、上記の効果を奏することが分かる。
　また、本願発明では、上述した効果（基板全体としての温度改善効果）を奏するためには、配線パターンの厚みが重要であるため、配線パターンを構成している第１金属層５と第２金属層７は必ずしも明瞭な境界でもって区別されるものでなくてもよい。
　〔まとめ〕
　本発明の態様１に係る発光装置用基板（以下、回路基板と称する）は、金属基体１と、前記金属基体１上に形成された熱伝導性を有する第１電気的絶縁層（セラミックス層２）と、前記第１電気的絶縁層（セラミックス層２）上に形成された電極パターン１３と、を備えた回路基板３２０であって、前記電極パターン１３は、前記第１電気的絶縁層（セラミックス層２）上に形成された第１金属層５からなる下地層と、前記下地層上に形成された第２金属層７からなる配線部と、前記配線部の上に形成された電極端子部１０と、を有し、前記電極パターン１３における前記電極端子部１０が形成されていない部分の厚みは、少なくとも３５μｍ以上であることを特徴としている。
　ここで、金属基体上に形成された第１電気的絶縁層の熱伝導率は材質によって決まる定数であるが、熱抵抗は、当該第１電気的絶縁層上に形成された電極パターンを構成する下地層、配線部の厚みに任意に変えることが可能である。
　これは下記事情による。電極パターンは熱伝導率の高い金属、例えば、銅により形成される。このため、下地層、配線部の厚みが、たとえ厚くなったとしても、電極パターンを基板垂直方向に熱が拡散する間にうける熱抵抗は非常に低く、第１電気的絶縁層を基板垂直方向に通過する場合と比較すると無視できる水準である。基板垂直方向に熱が拡散する間に、基板水平方向にも熱は拡散する。同様の理由により、基板水平方向に拡散する熱が受ける熱抵抗も無視できる水準である。
　このように、当該第１電気的絶縁層上に形成された電極パターンを構成する下地層、配線部の厚みを厚くすると、電極パターンを基板垂直方向に熱が通過する間に、基板水平方向に熱を拡げることが出来、この間、電極パターン層で熱抵抗の影響を実質上受けることは無い。この結果、電極パターン層で熱抵抗の影響を実質上受けること無く、第１電気的絶縁層を基板垂直方向に通過する時点での熱流束を下げられる。熱流速が下がると、たとえ熱伝導率は同じであったとしても熱抵抗は下がるので、当該第１電気的絶縁層の熱抵抗を小さくすることが可能となった。ここで熱流速とは、単位面積の断面を通過する単位時間当たりの熱量で定義され、その単位はＷ／ｍ２（ワット毎平方メートル）であらわされる量である。
　逆に、下地層、配線部の厚みが薄くなれば、電極パターンを基板垂直方向に熱が通過する間に、基板水平方向への熱拡散が不充分となり、第１電気的絶縁層を通過する時点での熱流束が高いままになる。この結果、当該第１電気的絶縁層の熱伝導率が先の例と同じ値であっても、当該第１電気的絶縁層の熱抵抗は高くなってしまう。
　また、金属基体、第１電気的絶縁層、電極パターンを含む回路基板では、第１電気的絶縁層の熱抵抗が回路基板全体の熱抵抗の大きさを左右するため、第１電気的絶縁層の熱抵抗が大きければ、回路基板全体の熱抵抗も大きくなり、第１電気的絶縁層の熱抵抗が小さければ、回路基板全体の熱抵抗も小さくなる。
　従って、上記の構成では、電極パターンにおける前記電極端子部が形成されていない部分の厚み、すなわち下地層と配線部とを合わせた厚みは第１電気的絶縁層の熱抵抗が所望の熱抵抗になるように設定することで、回路基板全体の熱抵抗を決定できる。つまり、電極パターンにおける前記電極端子部が形成されていない部分の厚みによって、回路基板全体の熱抵抗を変えることが可能となる。例えば、上記厚みを薄くすれば、回路基板全体の熱抵抗を大きでき、上記厚みを厚くすれば、回路基板全体の熱抵抗を小さくできる。
　これにより、電極パターンにおける前記電極端子部が形成されていない部分の厚みを所定の厚み以上にすれば、すなわち、少なくとも３５μｍ以上であれば、回路基板全体の熱抵抗を低く抑えることが可能となる。
　本発明の態様２に係る回路基板は、上記態様１において、前記第１金属層５は、触媒を用いた無電解メッキ法によって形成された金属層であり、前記第２金属層７は、電解メッキ法によって形成され、前記第１金属層５よりも厚い金属層であることが好ましい。
　本発明の態様３に係る回路基板は、上記態様１において、記第１金属層５は、金属粒子を高速で噴射させる方法によって形成された金属層であり、前記第２金属層７は、電解メッキ法によって形成され、前記１金属層５よりも厚い金属層であることが好ましい。
　本発明の態様４に係る回路基板は、上記態様１～３の何れか１態様において、前記電極パターン１３の電極端子部１０を露出させるように、当該電極パターン１３と前記第１電気的絶縁層（セラミックス層２）を被覆する光反射性を有する第２電気的絶縁層（光反射層１１）とを備え、前記第１電気的絶縁層（セラミックス層２）は、前記第２電気的絶縁層（光反射層１１）と比較し、少なくとも同等かそれよりも高い熱伝導性を有し、前記第２電気的絶縁層（光反射層１１）は、前記第１電気的絶縁層（セラミックス層２）と比較し、少なくとも同等かそれよりも高い光反射性を有することが好ましい。
　本発明の態様５に係る回路基板は、上記態様４において、前記電極パターンを被覆する部分における前記第２電気的絶縁層（光反射層１１）の厚みは３０μｍ以上であることが好ましい。換言すると、前記電極パターンの上部に形成された前記第２電気的絶縁層（光反射層１１）の厚みは、３０μｍ以上であることが好ましいとも言える。
　このような回路基板とすることで、発光素子から発生した光が、光反射性を有する第２電気的絶縁層を透過する割合を減少させることができる。本態様では、電極パターン１３を被覆する部分における前記第２電気的絶縁層（光反射層１１）の厚みが３０μｍ以上となる。このため、銅のように光吸収率の比較的高い金属からなる電極パターン１３の場合であっても、光反射性を有する第２電気的絶縁層を透過して、電極パターン１３に到達する光の割合を減少させることができるので、より高い反射率を有する高輝度照明に適した回路基板、すなわち発光装置用基板を提供することが出来る。
　本発明の態様６に係る回路基板は、上記態様１～５の何れか１項において、前記電極パターン１３における前記電極端子部１０が形成されていない部分の厚みは、３５μｍから１００μｍの範囲の厚みであることが好ましい。
　本発明の態様７に係る回路基板は、上記態様１～６の何れか１項において、前記配線部（第２金属層７）は、銅または銀で形成されていることが好ましい。
　本発明の態様８に係る回路基板は、上記態様１～７の何れか１項において、前記配線部は多層で構成されており、銅層（第２金属層７）の上に銀層８が形成されていることが好ましい。
　上記の構成によれば、前記銀層の一部が前記電極端子部と前記銅層に挟まれるように存在することになる。
　本発明の態様９に係る回路基板は、上記態様１～８の何れか１項において、前記第１電気的絶縁層（セラミックス層２）は、セラミックス粒子を基体に向けて高速で噴射させる方法によって形成されたセラミックスの堆積層からなることが好ましい。
　本発明の態様１０に係る回路基板は、上記態様９において、前記第１電気的絶縁層（セラミックス層２）は、溶射あるいはエアロゾル・デポジション法（ＡＤ法）を用いて形成されたセラミックスの堆積層からなることが好ましい。
　本発明の態様１１に係る回路基板は、上記態様１～１０の何れか１項において、前記第１電気的絶縁層（セラミックス層２）は、アルミナからなることが好ましい。
　本発明の態様１２に係る回路基板は、上記態様１～８の何れか１項において、前記第１電気的絶縁層（セラミックス層２）は、セラミックスとガラスの混合層からなることが好ましい。
　本発明の態様１３に係る回路基板は、上記態様４～１２の何れか１項において、前記第２電気的絶縁層（光反射層１１）は、セラミックス層、セラミックスとガラスの混合層、あるいは、セラミックスと樹脂の混合層からなることが好ましい。
　本発明の態様１４に係る回路基板は、上記態様１～１３の何れか１項において、前記金属基体１は、アルミニウム、アルミニウムを含む合金、銅、銅を含む合金であることが好ましい。
　本発明の態様１５に係る発光装置は、態様１～１４の何れか１態様に記載の回路基板における前記電極端子部１０と電気的に接続する発光素子１２を備えていることを特徴としている。
　本発明の態様１６に係る照明装置は、態様１５に記載の発光装置３０１を光源として備えていることを特徴としている。
　本発明の態様１７に係る回路基板の製造方法は、金属基体１を備えた回路基板の製造方法であって、前記金属基体１の一方側の面にセラミックス層２を形成する工程と、前記セラミックス層２上に、触媒を用いて無電解メッキ法により前記セラミックス層上に金属を析出させて下地層となる第１金属層５を形成する工程と、前記第１金属層５上にマスク層（第１マスク６）を形成してマスク開口部に電解メッキ法により当該第１金属層５よりも厚みの厚い配線部となる第２金属層７を形成する工程と、前記マスク層（第１マスク６）を除去後、当該マスク層に覆われていた第１金属層５をエッチングで除去し、所望の電極パターン１３を形成する工程と、を含んでいることを特徴としている。
　上記構成によれば、セラミックス層上に触媒を用いて無電解メッキ法により第１金属層が形成されているため、第１金属層上に電解メッキ法により第２金属層を形成することができる。これにより、セラミックス層上に金属を厚く積むことができる。すなわち、セラミックス層上に、厚みの厚い金属層（第１金属層＋第２金属層）を形成することが可能となる。
　また、第２金属層は、電解メッキ法により形成されるため、厚みを調整しやすいため、セラミックス層上に形成する金属層の厚みを容易に制御することができる。
　さらに、上記構成により、前記態様１に記載の回路基板と同様の効果を奏する。
　本発明の態様１８に係る回路基板の製造方法は、金属基体１を備えた回路基板の製造方法であって、前記金属基体１の一方側の面にセラミックス層２を形成する工程と、前記セラミックス層２上に、触媒を用いて無電解メッキ法により前記セラミックス層２上に金属を析出させて下地層となる第１金属層５を形成する工程と、前記第１金属層５上に電解メッキ法により当該第１金属層５よりも厚みの厚い配線部となる第２金属層７を形成する工程と、前記第２金属層上にマスク層を形成してマスク開口部をエッチングすることにより、前記第１金属層５と前記第２金属層７から電極パターン１３を形成する工程と、を含んでいることを特徴としている。
　上記構成によれば、セラミックス層上に触媒を用いて無電解メッキ法により第１金属層が形成されているため、第１金属層上に電解メッキ法により第２金属層を形成することができる。これにより、セラミックス層上に金属を厚く積むことができる。すなわち、セラミックス層上に、厚みの厚い金属層（第１金属層＋第２金属層）を形成することが可能となる。
　また、第２金属層は、電解メッキ法により形成されるため、厚みを調整しやすいため、セラミックス層上に形成する金属層の厚みを容易に制御することができる。
　しかも、第２金属層の形成後にエッチングして電極パターンを形成しているので、第１金属層と第２金属層とが一体化した電極パターン（第１金属層と第２金属層との境界が明瞭でない電極パターン）にすることができる。
　本発明の態様１９に係る回路基板の製造方法は、前記態様１７または１８において、前記第１金属層５を形成する工程は、触媒としてパラジウム触媒を用いて無電解メッキ法により前記セラミックス層２上に金属を析出させて５μｍ以下の厚みの銅からなる第１金属層５を形成し、前記第２金属層７を形成する工程は、前記銅からなる第１金属層５上に電解メッキ法により銅からなる第２金属層７を形成することが好ましい。
　本発明の態様２０に係る回路基板の製造方法は、金属基体１を備えた回路基板の製造方法であって、前記金属基体１の一方側の面にセラミックス層２を形成する工程と、前記セラミックス層２上に、金属粒子を高速で噴射し金属を堆積させて下地層となる第１金属層５を形成する工程と、前記第１金属層５上にマスク層（第１マスク６）を形成してマスク開口部に電解メッキ法により当該第１金属層５よりも厚みの厚い配線部となる第２金属層７を形成する工程と、前記マスク層（第１マスク６）を除去後、当該マスク層に覆われていた第１金属層５をエッチングで除去し、所望の電極パターン１３を形成する工程と、を含んでいることを特徴としている。
　上記構成によれば、セラミックス層上に金属を厚く積むことができる。すなわち、セラミックス層上に、厚みの厚い金属層（第１金属層＋第２金属層）を形成することが可能となる。
　また、第２金属層は、電解メッキ法により形成されるため、厚みを調整しやすいため、セラミックス層上に形成する金属層の厚みを容易に制御することができる。
　本発明の態様２１に係る回路基板の製造方法は、金属基体１を備えた回路基板の製造方法であって、前記金属基体１の一方側の面にセラミックス層２を形成する工程と、前記セラミックス層２上に、金属粒子を高速で噴射し金属を堆積させて下地層となる第１金属層５を形成する工程と、前記第１金属層５上に電解メッキ法により当該第１金属層５よりも厚みの厚い配線部となる第２金属層７を形成する工程と、前記第２金属層上にマスク層を形成してマスク開口部をエッチングすることにより、前記第１金属層５と前記第２金属層７から電極パターン１３を形成する工程と、を含んでいることを特徴としている。
　上記構成によれば、セラミックス層上に金属を厚く積むことができる。すなわち、セラミックス層上に、厚みの厚い金属層（第１金属層＋第２金属層）を形成することが可能となる。
　また、第２金属層は、電解メッキ法により形成されるため、厚みを調整しやすいため、セラミックス層上に形成する金属層の厚みを容易に制御することができる。
　しかも、第２金属層の形成後にエッチングして電極パターンを形成しているので、第１金属層と第２金属層とが一体化した電極パターン（第１金属層と第２金属層との境界が明瞭でない電極パターン）にすることができる。
　本発明の態様２２に係る回路基板の製造方法は、前記態様２０または２１において、前記第１金属層５を形成する工程において、金属粒子を高速で噴射させて金属を堆積させる方法として、溶射、あるいはエアロゾル・デポジション法（ＡＤ法）を用いることが好ましい。
　本発明の態様２３に係る回路基板の製造方法は、態様２０～２２の何れか１態様において、前記第１金属層５を形成する工程は、前記銅粒子を高速で噴射させて前記セラミックス層２上に銅を堆積させて２μｍ以上４０μｍ以下の厚みの銅からなる第１金属層５を形成し、前記第２金属層７を形成する工程は、前記銅からなる第１金属層５上に電解メッキ法により銅からなる第２金属層７を形成することが好ましい。
　本発明の態様２４に係る回路基板の製造方法は、前記態様１７または２０において、前記電極パターン１３を形成する工程は、前記マスク層を除去する前に、前記第２金属層７表面に前記マスク開口部を通じて、銀の層（銀層８）を形成したのち、前記銀の層（銀層８）上に更に別のマスク層を形成し、前記別途形成されたマスク開口部に銅からなる電極端子部１０を形成することが好ましい。
　本発明の態様２５に係る回路基板の製造方法は、アルミニウムからなる基体（金属基体１）を備えた回路基板３２０の製造方法であって、前記金属基体１はアルミニウムからなる金属基体であり、前記金属基体１の一方側の面にセラミックス層２を形成する工程と前記セラミックス層上に第１金属層を形成する工程との間に、前記金属基体１の他方側の面に保護層３を形成する工程をさらに備え、前記保護層３を形成する工程は、前記セラミックス層２で覆われている部分以外の金属基体１を、陽極酸化処理によりアルマイトよりなる陽極酸化皮膜で覆ったうえで、封孔処理を施すことで、アルマイト層に多孔質状に形成されている孔が塞がれた保護層３を形成することを特徴としている。
　本発明の態様２６に係る回路基板の製造方法は、態様２５において、前記保護層３を形成する工程の前に、前記セラミックス層２にできた貫通孔を絶縁性物質で埋めて封孔処理することが好ましい。
　本発明の態様２７に係る回路基板の製造方法は、態様２６において、前記貫通孔を埋める絶縁性物質として、樹脂、ガラスあるいは、樹脂やガラスをバインダーとして用いる微小なセラミックス粒子を用いることが好ましい。
　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
　本発明は、高輝度発光装置に用いられる回路基板に好適に利用することができる。
１　金属基体
２　セラミックス層（第１電気的絶縁層）
３　保護層
４　触媒層
５　第１金属層
６　第１マスク
６Ａ第１マスク
７　第２金属層（配線部）
８　銀層（配線部）
９　第２マスク
９Ａ第２マスク
１０　電極端子部
１１　光反射層（第２電気的絶縁層）
１２　発光素子
１３　電極パターン
１５　平坦化層
１０１　照明装置
１０２　ヒートシンク
１０３　リフレクタ
３０１　発光装置
３０２　金属基体
３０３　電極パターン
３０４　発光素子
３０５　光反射樹脂枠
３０６　蛍光体含有封止樹脂
３０７　アノード電極
３０８　カソード電極
３０９　アノードマーク
３１０　カソードマーク
３１１　中間層
３１２　反射層
３２０　回路基板
３２０Ａ　回路基板
３２０Ｂ　回路基板
３２０Ｃ　回路基板

Claims (7)

  1. 　金属基体と、
    　前記金属基体上に形成された熱伝導性を有する第１電気的絶縁層と、
    　前記第１電気的絶縁層上に形成された電極パターンと、を備えた発光装置用基板であって、
    　前記電極パターンは、
    　前記第１電気的絶縁層上に形成された第１金属層からなる下地層と、
    　前記下地層上に形成された第２金属層からなる配線部と、
    　前記配線部の上に形成された電極端子部と、を有し、
    　前記電極パターンにおける前記電極端子部が形成されていない部分の厚みは、少なくとも３５μｍ以上であることを特徴とする発光装置用基板。
  2. 　前記第１金属層は、触媒を用いた無電解メッキ法によって形成された金属層であり、
    　前記第２金属層は、電解メッキ法によって形成され、前記第１金属層よりも厚い金属層であることを特徴とする請求項１に記載の発光装置用基板。
  3. 　前記第１金属層は、金属粒子を高速で噴射させる方法によって形成された金属層であり、
    　前記第２金属層は、電解メッキ法によって形成され、前記第１金属層よりも厚い金属層であることを特徴とする請求項１に記載の発光装置用基板。
  4. 　前記電極パターンの電極端子部を露出させるように、当該電極パターンと前記第１電気的絶縁層を被覆する光反射性を有する第２電気的絶縁層とを備え、
    　前記第１電気的絶縁層は、前記第２電気的絶縁層と同等か、それよりも高い熱伝導性を有し、
    　前記第２電気的絶縁層は、前記第１電気的絶縁層と同等か、それよりも高い光反射性を有することを特徴とする請求項１～３の何れか１項に記載の発光装置用基板。
  5. 　前記電極パターンを被覆する部分における前記第２電気的絶縁層の厚みは、３０μｍ以上であることを特徴とする請求項４に記載の発光装置用基板。
  6. 　金属基体を備えた発光装置用基板の製造方法であって、
    　前記金属基体の一方側の面にセラミックス層を形成する工程と、
    　前記セラミックス層上に、触媒を用いて無電解メッキ法により前記セラミックス層上に金属を析出させて下地層となる第１金属層を形成する工程と、
    　前記第１金属層上にマスク層を形成してマスク開口部に電解メッキ法により当該第１金属層よりも厚みの厚い配線部となる第２金属層を形成する工程と、
    　前記マスク層を除去後、当該マスク層に覆われていた第１金属層をエッチングで除去し、所望の電極パターンを形成する工程と、を含んでいることを特徴とする発光装置用基板の製造方法。
  7. 　金属基体を備えた発光装置用基板の製造方法であって、
    　前記金属基体の一方側の面にセラミックス層を形成する工程と、
    　前記セラミックス層上に、触媒を用いて無電解メッキ法により前記セラミックス層上に金属を析出させて下地層となる第１金属層を形成する工程と、
    　前記第１金属層上に電解メッキ法により当該第１金属層よりも厚みの厚い配線部となる第２金属層を形成する工程と、
    　前記第２金属層上にマスク層を形成してマスク開口部をエッチングすることにより、前記第１金属層と前記第２金属層から電極パターンを形成する工程と、を含んでいることを特徴とする発光装置用基板の製造方法。
PCT/JP2015/079570 2014-12-08 2015-10-20 発光装置用基板及び発光装置用基板の製造方法 WO2016092956A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016563561A JPWO2016092956A1 (ja) 2014-12-08 2015-10-20 発光装置用基板及び発光装置用基板の製造方法
CN201580064159.2A CN107004752B (zh) 2014-12-08 2015-10-20 发光装置用基板、发光装置以及照明装置
US15/533,080 US10359181B2 (en) 2014-12-08 2015-10-20 Substrate for light emitting device and manufacturing method of substrate for light emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-248318 2014-12-08
JP2014248318 2014-12-08

Publications (1)

Publication Number Publication Date
WO2016092956A1 true WO2016092956A1 (ja) 2016-06-16

Family

ID=56107151

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/079570 WO2016092956A1 (ja) 2014-12-08 2015-10-20 発光装置用基板及び発光装置用基板の製造方法

Country Status (4)

Country Link
US (1) US10359181B2 (ja)
JP (1) JPWO2016092956A1 (ja)
CN (1) CN107004752B (ja)
WO (1) WO2016092956A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098431A (ja) * 2016-12-16 2018-06-21 株式会社豊田中央研究所 半導体モジュールとその製造方法
WO2018149511A1 (en) * 2017-02-20 2018-08-23 Osram Opto Semiconductors Gmbh Method for producing a carrier for an optoelectronic component, and carrier for an optoelectronic component
WO2019003775A1 (ja) * 2017-06-29 2019-01-03 京セラ株式会社 回路基板およびこれを備える発光装置
JP2019519118A (ja) * 2016-06-21 2019-07-04 ソラア インコーポレーテッドＳｏｒａａ Ｉｎｃ． 発光ダイオードパッケージ

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3355369B1 (en) * 2015-10-29 2019-10-02 Kyocera Corporation Light emitting element-mounting substrate and light emitting apparatus
EP3182471B1 (en) * 2015-12-14 2019-06-05 LG Electronics Inc. Light source module
WO2018060231A1 (en) * 2016-09-27 2018-04-05 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Highly thermally conductive dielectric structure for heat spreading in component carrier
EP3639634A4 (en) * 2017-06-15 2021-07-14 Jabil Inc. SYSTEM, DEVICE AND METHOD FOR USING SURFACE MOUNTING TECHNOLOGY ON METAL SUBSTRATES
CN107708296A (zh) * 2017-10-19 2018-02-16 深圳职业技术学院 一种高导热的金属基电路板及其制作方法
US10763414B2 (en) * 2017-12-18 2020-09-01 Rohm Co., Ltd. Semiconductor light-emitting device
CN110875266A (zh) * 2018-08-30 2020-03-10 广东威灵汽车部件有限公司 半导体晶圆的连接结构
US20200105990A1 (en) * 2018-09-27 2020-04-02 Wuhan China Star Optoelectronics Technology Co., Ltd. Surface light source, method for manufacturing the same, and display device using the surface light source
JP6947984B2 (ja) * 2018-09-27 2021-10-13 日亜化学工業株式会社 発光装置の製造方法
DE102018124528A1 (de) * 2018-10-04 2020-04-09 Osram Opto Semiconductors Gmbh Optoelektronische Leuchtvorrichtung, Trägerplatte und Verfahren zur Herstellung einer optoelektronischen Leuchtvorrichtungen
JP6947986B2 (ja) * 2018-12-18 2021-10-13 日亜化学工業株式会社 発光装置の製造方法
CN112201739B (zh) * 2020-10-30 2022-02-15 上海中航光电子有限公司 发光结构、背光模组、显示模组以及显示装置
TWI790671B (zh) * 2021-07-04 2023-01-21 郭明騰 光源模組
CN113991004A (zh) * 2021-10-26 2022-01-28 东莞市中麒光电技术有限公司 Led基板制作方法、led基板、led器件制作方法及led器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186327A (ja) * 2011-03-07 2012-09-27 Panasonic Corp セラミック基板、及び、そのセラミック基板の製造方法
JP2013093459A (ja) * 2011-10-26 2013-05-16 Mitsubishi Chemicals Corp 発光装置および半導体発光システム
JP2014036162A (ja) * 2012-08-09 2014-02-24 Denki Kagaku Kogyo Kk Ｌｅｄ用回路基板、ｌｅｄモジュール、ｌｅｄ発光装置、発光器具及び照明器具
WO2014122971A1 (ja) * 2013-02-06 2014-08-14 シャープ株式会社 発光装置、および、発光装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8373195B2 (en) * 2006-04-12 2013-02-12 SemiLEDs Optoelectronics Co., Ltd. Light-emitting diode lamp with low thermal resistance
JP2011096743A (ja) 2009-10-28 2011-05-12 Citizen Finetech Miyota Co Ltd 回路基板の製造方法及び回路基板
JP2011151295A (ja) 2010-01-25 2011-08-04 Sanyo Electric Co Ltd 回路基板およびその製造方法、回路装置およびその製造方法
JP5451451B2 (ja) 2010-02-25 2014-03-26 京セラ株式会社 表面実装型発光素子用配線基板およびこれを備えた発光装置
JP5463205B2 (ja) * 2010-05-27 2014-04-09 日本メクトロン株式会社 フレキシブル回路基板
JP2012074483A (ja) 2010-09-28 2012-04-12 Toyoda Gosei Co Ltd 発光素子収納用パッケージ
JP2012212788A (ja) 2011-03-31 2012-11-01 Dowa Holdings Co Ltd 金属ベース基板およびその製造方法
JP2013102046A (ja) 2011-11-08 2013-05-23 Nikkeikin Aluminium Core Technology Co Ltd アルミニウム回路基板の製造方法及びアルミニウム回路基板
JP5848976B2 (ja) * 2012-01-25 2016-01-27 新光電気工業株式会社 配線基板、発光装置及び配線基板の製造方法
EP2626901A1 (en) * 2012-02-10 2013-08-14 Oki Data Corporation Semiconductor light emitting apparatus, image displaying apparatus, mobile terminal, head-up display apparatus, image projector, head-mounted display apparatus, and image forming apparatus
JP6116949B2 (ja) * 2013-03-14 2017-04-19 新光電気工業株式会社 発光素子搭載用の配線基板、発光装置、発光素子搭載用の配線基板の製造方法及び発光装置の製造方法
JP6335619B2 (ja) * 2014-01-14 2018-05-30 新光電気工業株式会社 配線基板及び半導体パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186327A (ja) * 2011-03-07 2012-09-27 Panasonic Corp セラミック基板、及び、そのセラミック基板の製造方法
JP2013093459A (ja) * 2011-10-26 2013-05-16 Mitsubishi Chemicals Corp 発光装置および半導体発光システム
JP2014036162A (ja) * 2012-08-09 2014-02-24 Denki Kagaku Kogyo Kk Ｌｅｄ用回路基板、ｌｅｄモジュール、ｌｅｄ発光装置、発光器具及び照明器具
WO2014122971A1 (ja) * 2013-02-06 2014-08-14 シャープ株式会社 発光装置、および、発光装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019519118A (ja) * 2016-06-21 2019-07-04 ソラア インコーポレーテッドＳｏｒａａ Ｉｎｃ． 発光ダイオードパッケージ
JP2018098431A (ja) * 2016-12-16 2018-06-21 株式会社豊田中央研究所 半導体モジュールとその製造方法
WO2018149511A1 (en) * 2017-02-20 2018-08-23 Osram Opto Semiconductors Gmbh Method for producing a carrier for an optoelectronic component, and carrier for an optoelectronic component
WO2019003775A1 (ja) * 2017-06-29 2019-01-03 京セラ株式会社 回路基板およびこれを備える発光装置
CN110800118A (zh) * 2017-06-29 2020-02-14 京瓷株式会社 电路基板以及具备该电路基板的发光装置
JPWO2019003775A1 (ja) * 2017-06-29 2020-04-02 京セラ株式会社 回路基板およびこれを備える発光装置
CN110800118B (zh) * 2017-06-29 2022-10-28 京瓷株式会社 电路基板以及具备该电路基板的发光装置

Also Published As

Publication number Publication date
US10359181B2 (en) 2019-07-23
CN107004752B (zh) 2019-04-26
CN107004752A (zh) 2017-08-01
US20170328545A1 (en) 2017-11-16
JPWO2016092956A1 (ja) 2017-08-17

Similar Documents

Publication Publication Date Title
WO2016092956A1 (ja) 発光装置用基板及び発光装置用基板の製造方法
JP6215360B2 (ja) 発光装置用基板、発光装置および発光装置用基板の製造方法
JP6461991B2 (ja) 基板、発光装置および照明装置
JP6290380B2 (ja) 発光装置用基板、発光装置、及び、発光装置用基板の製造方法
KR100881384B1 (ko) 발광 소자 탑재용 서브 마운트, 발광 소자 탑재용 서브 마운트의 제조 방법 및 복합 발광 소자
JP6203942B2 (ja) 発光装置用基板の製造方法、発光装置の製造方法、及び照明装置の製造方法
JP4953846B2 (ja) 発光装置およびその製造方法
JP2008283133A (ja) 発光素子実装用多層配線基板とその製造方法
JP4926789B2 (ja) 発光素子実装用多層配線基板とその製造方法
JP2011146480A (ja) 発光装置および発光装置の製造方法
JP2006041230A (ja) 発光素子用配線基板ならびに発光装置
JP6030244B2 (ja) 発光装置用基板、発光装置、および発光装置用基板の製造方法
JP6215357B2 (ja) 発光装置用基板、発光装置、および、発光装置用基板の製造方法
JP2010245258A (ja) 配線基板および発光装置
JP2011071554A (ja) 発光素子用配線基板ならびに発光装置
KR20090111071A (ko) 반도체 패키지용 기판 및 이를 이용한 반도체 패키지
JP6092266B2 (ja) 発光装置の製造方法
WO2015093170A1 (ja) 発光装置用基板、発光装置、及び、発光装置用基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15867435

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016563561

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15533080

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15867435

Country of ref document: EP

Kind code of ref document: A1