WO2016033840A1 - Tft背板结构及其制作方法 - Google Patents

Tft背板结构及其制作方法 Download PDF

Info

Publication number
WO2016033840A1
WO2016033840A1 PCT/CN2014/086891 CN2014086891W WO2016033840A1 WO 2016033840 A1 WO2016033840 A1 WO 2016033840A1 CN 2014086891 W CN2014086891 W CN 2014086891W WO 2016033840 A1 WO2016033840 A1 WO 2016033840A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate insulating
insulating layer
layer
oxide semiconductor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2014/086891
Other languages
English (en)
French (fr)
Inventor
吕晓文
曾志远
苏智昱
张合静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to US14/426,153 priority Critical patent/US9768200B2/en
Publication of WO2016033840A1 publication Critical patent/WO2016033840A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/431—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different compositions, shapes, layouts or thicknesses of gate insulators in different TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6736—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes characterised by the shape of gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Definitions

  • the present invention relates to the field of display technologies, and in particular, to a TFT backplane structure and a method of fabricating the same.
  • OLED is considered to be the next generation plane because it has self-luminescence, no backlight, high contrast, thin thickness, wide viewing angle, fast response, flexible display, wide temperature range, simple structure and simple process.
  • the mainstream of display technology is considered to be the next generation plane because it has self-luminescence, no backlight, high contrast, thin thickness, wide viewing angle, fast response, flexible display, wide temperature range, simple structure and simple process.
  • the conventional oxide semiconductor TFT backplane generally includes a switching TFT and a driving TFT.
  • the switching TFT and the driving TFT are usually formed at the same time by the same process, and the differential processing is not performed due to the difference in functions. Therefore, the switching TFT has the same structure and the same electrical characteristics as the driving TFT, such as the same. On-current (Ion), threshold voltage (V th ), subthreshold swing (SS), etc., but the electrical characteristics of the switching TFT and the driving TFT are different during actual use.
  • Ion On-current
  • V th threshold voltage
  • SS subthreshold swing
  • it is desirable to switch The TFT can have a small SS to achieve fast charge and discharge, and it is desirable to drive the TFT of the TFT slightly larger, which can control the current and the gray scale more accurately.
  • Step 2 forming a first gate insulating layer on the substrate and the first gate, and forming a second gate insulating layer on the substrate and the second gate;
  • Step 3 depositing an oxide semiconductor film on the first and second gate insulating layers, patterning the oxide semiconductor film to form a first oxide semiconductor layer and a second oxide semiconductor layer;
  • Step 6 Form a protective layer on the first and second source/drain electrodes
  • the material of the first gate insulating layer is SiOx
  • the material of the second gate insulating layer is Al 2 O 3 ;
  • the material of the first gate insulating layer is SiOx
  • the material of the second gate insulating layer is SiNx
  • the material of the first gate insulating layer is Al 2 O 3
  • the material of the second gate insulating layer is a mixture of SiNx and SiOx.
  • the first gate insulating layer has a thickness of 2000 A, and the second gate insulating layer has a thickness of 4000 A.
  • FIG. 2 is a cross-sectional view showing a second embodiment of a TFT backplane structure according to the present invention
  • FIG. 4 is a view showing electrical characteristics of a driving TFT in a second embodiment of a TFT backplane structure according to the present invention.
  • step 7 is a schematic diagram of an embodiment of step 2 of a method for fabricating a TFT backplane structure according to the present invention.
  • step 3 is a schematic diagram of step 3 of a method for fabricating a TFT backplane structure according to the present invention.
  • step 4 is a schematic diagram of step 4 of a method for fabricating a TFT backplane structure according to the present invention.
  • step 5 is a schematic diagram of step 5 of a method for fabricating a TFT backplane structure according to the present invention.
  • step 6 is a schematic diagram of step 6 of a method for fabricating a TFT backplane structure according to the present invention.
  • FIG. 13 is a schematic diagram of step 7 of the method for fabricating the TFT backplane structure of the present invention.
  • the first source/drain 61, the first gate 21, and the first etch barrier layer 51, the first oxide semiconductor layer 41 and the first gate insulating layer 31 are formed as a switching TFT T1;
  • the second source/drain 62, the second gate 22, and the second etch barrier layer 52, the second oxide semiconductor layer 42, and the second gate insulating layer 32 sandwiched therebetween constitute the driving TFT T2.
  • first and second oxide semiconductor layers 41 and 42 are all indium gallium zinc oxide (IGZO) semiconductor layers; and the pixel electrode 8 is an indium tin oxide (ITO) pixel electrode.
  • IGZO indium gallium zinc oxide
  • ITO indium tin oxide
  • the thickness of the first gate insulating layer 31 constituting the switching TFT T1 is 2000A, and the subthreshold swing SS of the switching TFT T1 is 0.1;
  • the thickness of the second gate insulating layer 32 of the driving TFT T2 is 4000 A, and the subthreshold swing SS of the driving TFT T2 is greater than 0.4.
  • the present invention further provides a method for fabricating a TFT backplane structure, including the following steps:
  • the embodiment of the step 2 can also form the first gate insulating layer 31 and the second gate insulating layer 32 by using a halftone mask, the first gate insulating layer 31 and the second gate.
  • the thickness of the pole insulating layer 32 is different.
  • the first gate insulating layer 31 has a thickness of 2000 A
  • the second gate insulating layer 32 has a thickness of 4000 A.
  • Step 3 depositing an oxide semiconductor film on the first and second gate insulating layers 31, 32, patterning the oxide semiconductor film, forming a first oxide semiconductor layer 41, and a second The oxide semiconductor layer 42.
  • Step 4 depositing an etch barrier film on the first and second oxide semiconductor layers 41, 42 and the first and second gate insulating layers 31, 32, and patterning the etch barrier film.
  • a first etch stop layer 51 and a second etch stop layer 52 are formed.
  • Step 5 depositing a second metal film on the first and second etch barrier layers 51, 52 and the first and second gate insulating layers 31, 32, and patterning the second metal film A first source/drain 61, a second source/drain 62 are formed.
  • the first source/drain 61 overlaps the first oxide semiconductor layer 41 and the second gate 22, and the second source/drain 62 overlaps the second oxide semiconductor layer 42.
  • Step 6 As shown in FIG. 12, a protective layer 7 is formed on the first and second source/drain electrodes 61 and 62.
  • the pixel electrode 8 overlaps the second source/drain 62.
  • a TFT backplane structure of the present invention differentiates a switching TFT from a driving TFT by providing first and second gate insulating layers of different materials or different thicknesses, so that the switching TFT has a small subthreshold value.
  • the swing is quickly charged and discharged, and the driving TFT has a relatively large subthreshold swing to more accurately control the current and the gray scale, thereby making the switching TFT and the driving TFT have different electrical characteristics and improving the performance of the TFT backplane.

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一种TFT背板结构及其制作方法。该TFT背板结构具有开关TFT（T1）与驱动TFT（T2），所述开关TFT（T1）由第一源/漏极（61）、第一栅极（21）及夹在二者之间的第一蚀刻阻挡层（51）、第一氧化物半导体层（41）与第一栅极绝缘层（31）构成，所述驱动TFT（T2）由第二源/漏极（62）、第二栅极（22）及夹在二者之间的第二蚀刻阻挡层（52）、第二氧化物半导体层（42）与第二栅极绝缘层（32）构成，所述第一栅极绝缘层（31）与第二栅极绝缘层（32）的材料不同或厚度不同，从而所述开关TFT（T1）与所述驱动TFT（T2）的电特性不同。

Description

TFT背板结构及其制作方法 技术领域
本发明涉及显示技术领域，尤其涉及一种TFT背板结构及其制作方法。
背景技术
平面显示器件具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平面显示器件主要包括液晶显示器件(Liquid Crystal Display，LCD)及有机电致发光显示器件(Organic Light Emitting Display，OLED)。
OLED由于同时具备自发光，不需背光源、对比度高、厚度薄、视角广、反应速度快、可用于柔性显示、使用温度范围广、构造及制程较简单等优异特性，被认为是下一代平面显示技术的主流。
薄膜晶体管(Thin Film Transistor，TFT)是平面显示装置的重要组成部分。由于TFT可形成在玻璃基板或塑料基板上，所以它们通常作为开关装置和驱动装置用在诸如LCD、OLED、电泳显示装置(EPD)上。
氧化物半导体TFT技术是当前的热门技术。由于氧化物半导体具有较高的电子迁移率，而且相比低温多晶硅(LTPS)，氧化物半导体制程简单，与非晶硅制程相容性较高，在OLED大尺寸面板的生产中得到了广泛的应 用，具有良好的应用发展前景。
现有的氧化物半导体TFT背板结构中，应用较多且发展较为成熟的有包括蚀刻阻挡层的结构、背沟道蚀刻结构、共平面型结构等，这些结构各有优缺点，如包括蚀刻阻挡层的结构由于具有蚀刻阻挡层来保护氧化物半导体层，稳定性较好，但是制作蚀刻阻挡层需要多一道光罩，且耦合电容较大，不利于良率的提升与成本的下降；背沟道蚀刻结构与共平面型结构在制作过程中可以少一道光罩，节约成本，且相应的耦合电容也较小，更具有竞争力和发展前景，但是目前该两种结构的稳定性还有待提升。
进一步的，现有的氧化物半导体TFT背板一般都包括一开关TFT、及一驱动TFT。在传统制程中，通常开关TFT与驱动TFT采用同样的制程同时形成，没有因为功能的不同而做出差异化的处理，因此开关TFT与驱动TFT具有同样的结构和同样的电特性，如同样的导通电流(Ion)、阈值电压(Vth)、亚阈值摆幅(S.S)等，但在实际使用过程中对开关TFT和驱动TFT的电特性要求是不一样的，一般来说，希望开关TFT能有较小的S.S来达到快速充放电的目的，而希望驱动TFT的S.S稍大，可以更精确的控制电流及灰阶。
发明内容
本发明的目的在于提供一种TFT背板结构，能够差异化开关TFT与驱动TFT，使开关TFT与驱动TFT具有不同的电特性，以提高TFT背板的性能。
本发明的目的还在于提供一种TFT背板结构的制作方法，通过该方法能够制作出具有不同电特性的开关TFT与驱动TFT，提高TFT背板的性能。
为实现上述目的，本发明首先提供一种TFT背板结构，包括一基板、位于该基板上的相互间隔的第一栅极与第二栅极、位于所述基板与第一栅极上的第一栅极绝缘层、位于所述基板与第二栅极上的第二栅极绝缘层、于所述第一栅极正上方位于所述第一栅极绝缘层上的第一氧化物半导体层、于所述第二栅极正上方位于所述第二栅极绝缘层上的第二氧化物半导体层、位于所述第一氧化物半导体层上的第一蚀刻阻挡层、位于所述第二氧化物半导体层上的第二蚀刻阻挡层、位于所述第一栅极绝缘层与第一蚀刻阻挡层上的第一源\漏极、位于所述第二栅极绝缘层与第二蚀刻阻挡层上的第二源\漏极、位于所述第一、第二源\漏极上的保护层、及位于所述保护层上的像素电极；所述第一源\漏极搭接第一氧化物半导体层与第二栅极，所述第二源\漏极搭接第二氧化物半导体层，所述像素电极搭接所述第二源\漏极；所述第一源\漏极、第一栅极及夹在二者之间的第一蚀刻阻挡层、第 一氧化物半导体层与第一栅极绝缘层构成开关TFT，所述第二源\漏极、第二栅极及夹在二者之间的第二蚀刻阻挡层、第二氧化物半导体层与第二栅极绝缘层构成驱动TFT，所述第一栅极绝缘层与第二栅极绝缘层构造不同，从而所述开关TFT与所述驱动TFT的电特性不同。
所述第一栅极绝缘层与第二栅极绝缘层的材料不同。
当所述第一栅极绝缘层的材料为SiOx，所述第二栅极绝缘层的材料为Al2O3；
当所述第一栅极绝缘层的材料为SiOx，所述第二栅极绝缘层的材料为SiNx；
当所述第一栅极绝缘层的材料为Al2O3，所述第二栅极绝缘层的材料为SiNx与SiOx的混合物。
所述第一栅极绝缘层与第二栅极绝缘层的厚度不同。
所述第一栅极绝缘层的厚度为2000A，而所述第二栅极绝缘层的厚度为4000A。
本发明还提供一种TFT背板结构的制作方法，包括如下步骤：
步骤1、提供一基板，并在该基板上沉积第一金属膜，图案化该第一金属膜，形成相互间隔的第一栅极与第二栅极；
步骤2、在所述基板与第一栅极上形成第一栅极绝缘层，在所述基板与第二栅极上形成第二栅极绝缘层；
所述第一栅极绝缘层与第二栅极绝缘层构造不同；
步骤3、在所述第一、第二栅极绝缘层上沉积氧化物半导体膜，图案化该氧化物半导体膜，形成第一氧化物半导体层、第二氧化物半导体层；
步骤4、在所述第一、第二氧化物半导体层与第一、第二栅极绝缘层上沉积蚀刻阻挡膜，图案化该蚀刻阻挡膜，形成第一蚀刻阻挡层、第二蚀刻阻挡层；
步骤5、在所述第一、第二蚀刻阻挡层与第一、第二栅极绝缘层上沉积第二金属膜，图案化该第二金属膜，形成第一源\漏极第二源\漏极；
所述第一源\漏极搭接第一氧化物半导体层与第二栅极，所述第二源\漏极搭接第二氧化物半导体层；
步骤6、在所述第一、第二源\漏极上形成保护层；
步骤7、在所述保护层上形成像素电极；
所述像素电极搭接所述第二源\漏极。
所述步骤2采用两道光罩分别形成第一栅极绝缘层与第二栅极绝缘层，所述第一栅极绝缘层与第二栅极绝缘层的材料不同。
当所述第一栅极绝缘层的材料为SiOx，所述第二栅极绝缘层的材料为Al2O3；
当所述第一栅极绝缘层的材料为SiOx，所述第二栅极绝缘层的材料为SiNx；
当所述第一栅极绝缘层的材料为Al2O3，所述第二栅极绝缘层的材料为SiNx与SiOx的混合物。
所述步骤2采用一道半色调光罩形成第一栅极绝缘层与第二栅极绝缘层，所述第一栅极绝缘层与第二栅极绝缘层的厚度不同。
所述第一栅极绝缘层的厚度为2000A，而所述第二栅极绝缘层的厚度为4000A。
本发明的有益效果：本发明的一种TFT背板结构，通过设置不同材料或不同厚度的第一、第二栅极绝缘层来差异化开关TFT与驱动TFT，使开关TFT具有较小的亚阈值摆幅以快速充放电，驱动TFT具有相对较大的亚阈值摆幅以更精确的控制电流和灰阶，从而使开关TFT与驱动TFT具有不同的电特性，提高TFT背板的性能。本发明的一种TFT背板结构的制作方法，将第一、第二栅极绝缘层制作为具有不同的材料或不同的厚度，能够使开关TFT与驱动TFT的电特性不同，提高TFT背板的性能。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为本发明TFT背板结构第一实施例的剖面示意图；
图2为本发明TFT背板结构第二实施例的剖面示意图；
图3为本发明TFT背板结构第二实施例中开关TFT的电特性图；
图4为本发明TFT背板结构第二实施例中驱动TFT的电特性图；
图5为本发明TFT背板结构的制作方法的流程图；
图6为本发明TFT背板结构的制作方法的步骤1的示意图；
图7为本发明TFT背板结构的制作方法的步骤2一种实施方式的示意图；
图8为本发明TFT背板结构的制作方法的步骤2另一种实施方式的示意图；
图9为本发明TFT背板结构的制作方法的步骤3的示意图；
图10为本发明TFT背板结构的制作方法的步骤4的示意图；
图11为本发明TFT背板结构的制作方法的步骤5的示意图；
图12为本发明TFT背板结构的制作方法的步骤6的示意图；
图13为本发明TFT背板结构的制作方法的步骤7的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1，为本发明TFT背板结构的第一实施例，该TFT背板结构包括一基板1、位于该基板1上的相互间隔的第一栅极21与第二栅极22、位于所述基板1与第一栅极21上的第一栅极绝缘层31、位于所述基板1与第二栅极22上的第二栅极绝缘层32、于所述第一栅极21正上方位于所述第一栅极绝缘层31上的第一氧化物半导体层41、于所述第二栅极22正上方位于所述第二栅极绝缘层32上的第二氧化物半导体层42、位于所述第一氧化物半导体层41上的第一蚀刻阻挡层51、位于所述第二氧化物半导体层42上的第二蚀刻阻挡层52、位于所述第一栅极绝缘层31与第一蚀刻阻挡层51上的第一源\漏极61、位于所述第二栅极绝缘层332与第二蚀刻阻挡 层52上的第二源\漏极62、位于所述第一、第二源\漏极61、62上的保护层7、及位于所述保护层7上的像素电极8。
所述第一栅极21与第二栅极22均由同一第一金属膜经图案化形成。所述第一氧化物半导体层41与第二氧化物半导体层42均由同一氧化物半导体膜经图案化形成。所述第一蚀刻阻挡层51与第二蚀刻阻挡层52均由同一蚀刻阻挡膜经图案化形成。所述第一源\漏极61与第二源\漏极62均由同一第二金属膜经图案化形成。所述第一栅极绝缘层21与第二栅极绝缘层22构造不同。
所述第一源\漏极61搭接第一氧化物半导体层41与第二栅极22；所述第二源\漏极62搭接第二氧化物半导体层42；所述像素电极8搭接所述第二源\漏极62。
所述第一源\漏极61、第一栅极21及夹在二者之间的第一蚀刻阻挡层51、第一氧化物半导体层41与第一栅极绝缘层31构成开关TFT T1；所述第二源\漏极62、第二栅极22及夹在二者之间的第二蚀刻阻挡层52、第二氧化物半导体层42与第二栅极绝缘层32构成驱动TFT T2。
在该第一实施例中，所述第一栅极绝缘层31与第二栅极绝缘层32的厚度相同而材料不同，形成所述第一栅极绝缘层31与第二栅极绝缘层32 各需一道光罩。具体的，所述第一栅极绝缘层31的材料为SiOx，而所述第二栅极绝缘层32的材料为Al2O3；或者所述第一栅极绝缘层31的材料为SiOx，而所述第二栅极绝缘层32的材料为SiNx；再或者所述第一栅极绝缘层31的材料为Al2O3，而所述第二栅极绝缘层32的材料为SiNx与SiOx的混合物。
进一步的，所述第一、第二氧化物半导体层41、42均为铟镓锌氧化物(IGZO)半导体层；所述像素电极8为氧化铟锡(ITO)像素电极。
由于构成所述第一栅极绝缘层31与第二栅极绝缘层32的材料不同，导致开关TFT T1与驱动TFT T2存在差异化，使得开关TFT T1与驱动TFT T2的电特性不同：开关TFT T1具有较小的亚阈值摆幅S.S，能够快速充放电；驱动TFT T2则具有相对较大的亚阈值摆幅S.S，能够更精确的控制电流和灰阶，因此该TFT背板结构更贴合实际使用的需要，提高了TFT背板的性能。
请参阅图2，为本发明TFT背板结构的第二实施例，其与第一实施例的区别在于，所述第一栅极绝缘层31与第二栅极绝缘层32的材料相同而厚度不同，形成所述第一栅极绝缘层31与第二栅极绝缘层32仅需一道半色调光罩。具体的，所述第一栅极绝缘层31的厚度为2000A，而所述第二 栅极绝缘层32的厚度为4000A。其它与第一实施例相同，此处不再赘述。
如图3、图4所示，针对上述第二实施例，构成所述开关TFT T1的第一栅极绝缘层31的厚度为2000A，该开关TFT T1的亚阈值摆幅S.S为0.1；而构成所述驱动TFT T2的第二栅极绝缘层32的厚度为4000A，该驱动TFTT2的亚阈值摆幅S.S大于0.4。由此可见，所述开关TFT T1与驱动TFT T2存在明显的差异化，开关TFT T1与驱动TFT T2的电特性明显不同：开关TFT T1具有较小的亚阈值摆幅S.S，能够快速充放电；驱动TFT T2则具有相对较大的亚阈值摆幅S.S，能够更精确的控制电流和灰阶，因此该TFT背板结构更贴合实际使用的需要，提高了TFT背板的性能。
请参阅图5，本发明还提供一种TFT背板结构的制作方法，包括如下步骤：
步骤1、如图6所示，提供一基板1，并在该基板1上沉积第一金属膜，图案化该第一金属膜，形成相互间隔的第一栅极21与第二栅极22。
步骤2、在所述基板1与第一栅极21上形成第一栅极绝缘层31，在所述基板1与第二栅极22上形成第二栅极绝缘层32；所述第一栅极绝缘层31与第二栅极绝缘层32构造不同。
具体的，该步骤2的实施方式可如图7所示，采用两道光罩分别形成 第一栅极绝缘层31与第二栅极绝缘层32，所述第一栅极绝缘层31与第二栅极绝缘层32的材料不同。进一步的，所述第一栅极绝缘层31的材料为SiOx，而所述第二栅极绝缘层32的材料为Al2O3；或者所述第一栅极绝缘层31的材料为SiOx，而所述第二栅极绝缘层32的材料为SiNx；再或者所述第一栅极绝缘层31的材料为Al2O3，而所述第二栅极绝缘层32的材料为SiNx与SiOx的混合物。
该步骤2的实施方式也可如图8所示，采用一道半色调光罩形成第一栅极绝缘层31与第二栅极绝缘层32，所述第一栅极绝缘层31与第二栅极绝缘层32的厚度不同。进一步的，所述第一栅极绝缘层31的厚度为2000A，而所述第二栅极绝缘层32的厚度为4000A。
步骤3、如图9所示，在所述第一、第二栅极绝缘层31、32上沉积氧化物半导体膜，图案化该氧化物半导体膜，形成第一氧化物半导体层41、第二氧化物半导体层42。
具体的，所述第一、第二氧化物半导体层41、42均为IGZO半导体层。
步骤4、如图10所示，在所述第一、第二氧化物半导体层41、42与第一、第二栅极绝缘层31、32上沉积蚀刻阻挡膜，图案化该蚀刻阻挡膜，形成第一蚀刻阻挡层51、第二蚀刻阻挡层52。
步骤5、如图11所示，在所述第一、第二蚀刻阻挡层51、52与第一、第二栅极绝缘层31、32上沉积第二金属膜，图案化该第二金属膜，形成第一源\漏极61、第二源\漏极62。
所述第一源\漏极61搭接第一氧化物半导体层41与第二栅极22，所述第二源\漏极62搭接第二氧化物半导体层42。
该步骤5完成后，所述第一源\漏极61、第一栅极21及夹在二者之间的第一蚀刻阻挡层51、第一氧化物半导体层41与第一栅极绝缘层31构成开关TFT T1，所述第二源\漏极62、第二栅极22及夹在二者之间的第二蚀刻阻挡层52、第二氧化物半导体层42与第二栅极绝缘层32构成驱动TFT T2。
步骤6、如图12所示，在所述第一、第二源\漏极61、62上形成保护层7。
步骤7、如图13所示，在所述保护层7上形成像素电极8。
所述像素电极8搭接所述第二源\漏极62。
具体的，所述像素电极8为ITO像素电极。
由于该方法将所述第一、第二栅极绝缘层31、32制作为具有不同的材料或不同的厚度，使得所述开关TFT T1与驱动TFT T2存在差异化，开关 TFT T1与驱动TFT T2的电特性不同：开关TFT T1具有较小的亚阈值摆幅S.S，能够快速充放电；驱动TFT T2则具有相对较大的亚阈值摆幅S.S，能够更精确的控制电流和灰阶，从而提高TFT背板的性能。
综上所述，本发明的一种TFT背板结构，通过设置不同材料或不同厚度的第一、第二栅极绝缘层来差异化开关TFT与驱动TFT，使开关TFT具有较小的亚阈值摆幅以快速充放电，驱动TFT具有相对较大的亚阈值摆幅以更精确的控制电流和灰阶，从而使开关TFT与驱动TFT具有不同的电特性，提高TFT背板的性能。本发明的一种TFT背板结构的制作方法，将第一、第二栅极绝缘层制作为具有不同的材料或不同的厚度，能够使开关TFT与驱动TFT的电特性不同，提高TFT背板的性能。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (11)

  1. 一种TFT背板结构，包括一基板、位于该基板上的相互间隔的第一栅极与第二栅极、位于所述基板与第一栅极上的第一栅极绝缘层、位于所述基板与第二栅极上的第二栅极绝缘层、于所述第一栅极正上方位于所述第一栅极绝缘层上的第一氧化物半导体层、于所述第二栅极正上方位于所述第二栅极绝缘层上的第二氧化物半导体层、位于所述第一氧化物半导体层上的第一蚀刻阻挡层、位于所述第二氧化物半导体层上的第二蚀刻阻挡层、位于所述第一栅极绝缘层与第一蚀刻阻挡层上的第一源\漏极、位于所述第二栅极绝缘层与第二蚀刻阻挡层上的第二源\漏极、位于所述第一、第二源\漏极上的保护层、及位于所述保护层上的像素电极；所述第一源\漏极搭接第一氧化物半导体层与第二栅极，所述第二源\漏极搭接第二氧化物半导体层，所述像素电极搭接所述第二源\漏极；所述第一源\漏极、第一栅极及夹在二者之间的第一蚀刻阻挡层、第一氧化物半导体层与第一栅极绝缘层构成开关TFT，所述第二源\漏极、第二栅极及夹在二者之间的第二蚀刻阻挡层、第二氧化物半导体层与第二栅极绝缘层构成驱动TFT，所述第一栅极绝缘层与第二栅极绝缘层构造不同，从而所述开关TFT与所述驱动TFT的电特性不同。
  2. 如权利要求1所述的TFT背板结构，其中，所述第一栅极绝缘层与第二栅极绝缘层的材料不同。
  3. 如权利要求2所述的TFT背板结构，其中，当所述第一栅极绝缘层的材料为SiOx，所述第二栅极绝缘层的材料为Al2O3；
    当所述第一栅极绝缘层的材料为SiOx，所述第二栅极绝缘层的材料为SiNx；
    当所述第一栅极绝缘层的材料为Al2O3，所述第二栅极绝缘层的材料为SiNx与SiOx的混合物。
  4. 如权利要求1所述的TFT背板结构，其中，所述第一栅极绝缘层与第二栅极绝缘层的厚度不同。
  5. 如权利要求4所述的TFT背板结构，其中，所述第一栅极绝缘层的厚度为2000A，而所述第二栅极绝缘层的厚度为4000A。
  6. 一种TFT背板结构的制作方法，包括如下步骤：
    步骤1、提供一基板，并在该基板上沉积第一金属膜，图案化该第一金属膜，形成相互间隔的第一栅极与第二栅极；
    步骤2、在所述基板与第一栅极上形成第一栅极绝缘层，在所述基板与第二栅极上形成第二栅极绝缘层；
    所述第一栅极绝缘层与第二栅极绝缘层构造不同；
    步骤3、在所述第一、第二栅极绝缘层上沉积氧化物半导体膜，图案化该氧化物半导体膜，形成第一氧化物半导体层、第二氧化物半导体层；
    步骤4、在所述第一、第二氧化物半导体层与第一、第二栅极绝缘层上沉积蚀刻阻挡膜，图案化该蚀刻阻挡膜，形成第一蚀刻阻挡层、第二蚀刻阻挡层；
    步骤5、在所述第一、第二蚀刻阻挡层与第一、第二栅极绝缘层上沉积第二金属膜，图案化该第二金属膜，形成第一源\漏极第二源\漏极；
    所述第一源\漏极搭接第一氧化物半导体层与第二栅极，所述第二源\漏极搭接第二氧化物半导体层；
    步骤6、在所述第一、第二源\漏极上形成保护层；
    步骤7、在所述保护层上形成像素电极；
    所述像素电极搭接所述第二源\漏极。
  7. 如权利要求6所述的TFT背板结构的制作方法，其中，所述步骤2采用两道光罩分别形成第一栅极绝缘层与第二栅极绝缘层，所述第一栅极绝缘层与第二栅极绝缘层的材料不同。
  8. 如权利要求7所述的TFT背板结构的制作方法，其中，当所述第一 栅极绝缘层的材料为SiOx，所述第二栅极绝缘层的材料为Al2O3；
    当所述第一栅极绝缘层的材料为SiOx，所述第二栅极绝缘层的材料为SiNx；
    当所述第一栅极绝缘层的材料为Al2O3，所述第二栅极绝缘层的材料为SiNx与SiOx的混合物。
  9. 如权利要求6所述的TFT背板结构的制作方法，其中，所述步骤2采用一道半色调光罩形成第一栅极绝缘层与第二栅极绝缘层，所述第一栅极绝缘层与第二栅极绝缘层的厚度不同。
  10. 如权利要求9所述的TFT背板结构的制作方法，其中，所述第一栅极绝缘层的厚度为2000A，而所述第二栅极绝缘层的厚度为4000A。
  11. 一种TFT背板结构的制作方法，其特征在于，包括如下步骤：
    步骤1、提供一基板，并在该基板上沉积第一金属膜，图案化该第一金属膜，形成相互间隔的第一栅极与第二栅极；
    步骤2、在所述基板与第一栅极上形成第一栅极绝缘层，在所述基板与第二栅极上形成第二栅极绝缘层；
    所述第一栅极绝缘层与第二栅极绝缘层构造不同；
    步骤3、在所述第一、第二栅极绝缘层上沉积氧化物半导体膜，图案化 该氧化物半导体膜，形成第一氧化物半导体层、第二氧化物半导体层；
    步骤4、在所述第一、第二氧化物半导体层与第一、第二栅极绝缘层上沉积蚀刻阻挡膜，图案化该蚀刻阻挡膜，形成第一蚀刻阻挡层、第二蚀刻阻挡层；
    步骤5、在所述第一、第二蚀刻阻挡层与第一、第二栅极绝缘层上沉积第二金属膜，图案化该第二金属膜，形成第一源\漏极第二源\漏极；
    所述第一源\漏极搭接第一氧化物半导体层与第二栅极，所述第二源\漏极搭接第二氧化物半导体层；
    步骤6、在所述第一、第二源\漏极上形成保护层；
    步骤7、在所述保护层上形成像素电极；
    所述像素电极搭接所述第二源\漏极；
    其中，所述步骤2采用一道半色调光罩形成第一栅极绝缘层与第二栅极绝缘层，所述第一栅极绝缘层与第二栅极绝缘层的厚度不同；
    其中，所述第一栅极绝缘层的厚度为2000A，而所述第二栅极绝缘层的厚度为4000A。
PCT/CN2014/086891 2014-09-02 2014-09-19 Tft背板结构及其制作方法 Ceased WO2016033840A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/426,153 US9768200B2 (en) 2014-09-02 2014-09-19 TFT backplate structure and manufacture method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410444171.3A CN104241298B (zh) 2014-09-02 2014-09-02 Tft背板结构及其制作方法
CN201410444171.3 2014-09-02

Publications (1)

Publication Number Publication Date
WO2016033840A1 true WO2016033840A1 (zh) 2016-03-10

Family

ID=52229086

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/086891 Ceased WO2016033840A1 (zh) 2014-09-02 2014-09-19 Tft背板结构及其制作方法

Country Status (3)

Country Link
US (1) US9768200B2 (zh)
CN (1) CN104241298B (zh)
WO (1) WO2016033840A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659285A (zh) * 2015-01-20 2015-05-27 深圳市华星光电技术有限公司 适用于amoled的tft背板制作方法及结构
CN104882449A (zh) * 2015-04-01 2015-09-02 深圳市华星光电技术有限公司 一种阵列基板的制作方法、阵列基板及显示面板
CN105702743B (zh) * 2016-03-07 2018-11-06 信利（惠州）智能显示有限公司 薄膜晶体管的制备方法
CN106229297B (zh) * 2016-09-18 2019-04-02 深圳市华星光电技术有限公司 Amoled像素驱动电路的制作方法
KR102541552B1 (ko) 2016-11-30 2023-06-07 엘지디스플레이 주식회사 트랜지스터 기판 및 이를 이용한 유기발광표시패널과 유기발광표시장치
KR102516721B1 (ko) * 2016-11-30 2023-03-30 엘지디스플레이 주식회사 트랜지스터 기판, 이를 이용한 유기발광표시패널 및 그 제조 방법과, 이를 이용한 유기발광표시장치
CN106783733B (zh) 2016-12-13 2019-10-22 上海天马微电子有限公司 显示面板、显示装置、阵列基板及其制作方法
CN108288606A (zh) * 2017-01-06 2018-07-17 昆山国显光电有限公司 一种薄膜晶体管阵列基板及制造方法和显示面板
CN107170784A (zh) * 2017-05-25 2017-09-15 京东方科技集团股份有限公司 一种oled阵列基板及其制备方法和oled显示装置
CN107768306A (zh) * 2017-10-12 2018-03-06 惠科股份有限公司 显示面板及其制造方法
CN108364963A (zh) 2018-04-03 2018-08-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
KR102530811B1 (ko) * 2018-10-31 2023-05-09 엘지디스플레이 주식회사 표시 장치
CN110289269A (zh) * 2019-06-26 2019-09-27 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN111710726B (zh) * 2020-06-12 2021-10-08 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及薄膜晶体管基板的制备方法
CN112420764B (zh) * 2020-11-09 2023-04-07 深圳市华星光电半导体显示技术有限公司 显示驱动基板、显示驱动基板的制作方法以及显示面板
CN113497064A (zh) * 2021-07-23 2021-10-12 合肥维信诺科技有限公司 阵列基板的制备方法、阵列基板
CN115117097A (zh) * 2022-07-21 2022-09-27 福建华佳彩有限公司 一种高稳定性金属氧化物薄膜晶体管阵列基板及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040075783A1 (en) * 2002-09-17 2004-04-22 Lee Seok Woo Liquid crystal display and fabricating method thereof
US20050242745A1 (en) * 2004-04-30 2005-11-03 Samsung Electronics Co., Ltd. Organic light emitting diode display device and fabricating method thereof
CN101546732A (zh) * 2007-12-06 2009-09-30 统宝光电股份有限公司 薄膜晶体管制造方法及具有该薄膜晶体管的显示器
US20100181574A1 (en) * 2009-01-16 2010-07-22 Tpo Displays Corp. Thin film transistor devices with different electrical characteristics and method for fabricating the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646939B1 (ko) * 2005-08-29 2006-11-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
JP2009224595A (ja) * 2008-03-17 2009-10-01 Fujifilm Corp 有機電界発光表示装置及びその製造方法
CN101714546B (zh) * 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
CN103560112B (zh) * 2013-11-12 2015-11-18 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板
US9419130B2 (en) * 2013-11-27 2016-08-16 Infineon Technologies Austria Ag Semiconductor device and integrated circuit
CN103730414B (zh) * 2013-12-31 2016-02-24 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040075783A1 (en) * 2002-09-17 2004-04-22 Lee Seok Woo Liquid crystal display and fabricating method thereof
US20050242745A1 (en) * 2004-04-30 2005-11-03 Samsung Electronics Co., Ltd. Organic light emitting diode display device and fabricating method thereof
CN101546732A (zh) * 2007-12-06 2009-09-30 统宝光电股份有限公司 薄膜晶体管制造方法及具有该薄膜晶体管的显示器
US20100181574A1 (en) * 2009-01-16 2010-07-22 Tpo Displays Corp. Thin film transistor devices with different electrical characteristics and method for fabricating the same

Also Published As

Publication number Publication date
CN104241298B (zh) 2017-11-10
US9768200B2 (en) 2017-09-19
CN104241298A (zh) 2014-12-24
US20160254282A1 (en) 2016-09-01

Similar Documents

Publication Publication Date Title
CN104241298B (zh) Tft背板结构及其制作方法
CN104183608B (zh) Tft背板结构及其制作方法
CN104538401B (zh) Tft基板结构
US20190204668A1 (en) Array substrate, manufacturing method, display panel and display device
CN103022149B (zh) 薄膜晶体管、阵列基板及制造方法和显示器件
CN104900654B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN104091785A (zh) Tft背板的制作方法及tft背板结构
CN105552027A (zh) 阵列基板的制作方法及阵列基板
CN104952880A (zh) 双栅极tft基板的制作方法及其结构
WO2015192417A1 (zh) Tft背板的制造方法及tft背板结构
CN105336746A (zh) 一种双栅极薄膜晶体管及其制作方法、以及阵列基板
WO2016173012A1 (zh) 薄膜晶体管阵列基板及其制作方法
WO2020172918A1 (zh) 一种显示面板及其制作方法
US9705008B2 (en) Manufacturing method and structure of oxide semiconductor TFT substrate
CN104022079A (zh) 薄膜晶体管基板的制造方法
CN104167447B (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN103094353B (zh) 一种薄膜晶体管结构、液晶显示装置及一种制造方法
WO2016026177A1 (zh) Tft基板的制作方法及其结构
CN104934444B (zh) 共平面型氧化物半导体tft基板结构及其制作方法
WO2016026178A1 (zh) 氧化物半导体tft基板的制作方法及其结构
US10043829B2 (en) TFT backplate structure and manufacture method thereof
US10109659B2 (en) TFT backplate structure comprising transistors having gate isolation layers of different thicknesses and manufacture method thereof
CN104157701B (zh) 氧化物半导体tft基板的制作方法及结构
CN104157611B (zh) 氧化物半导体tft基板的制作方法及其结构
US20170040353A1 (en) Manufacturing method for array substrate, array substrate and display panel

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14426153

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14901373

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14901373

Country of ref document: EP

Kind code of ref document: A1