WO2016024445A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2016024445A1
WO2016024445A1 PCT/JP2015/068065 JP2015068065W WO2016024445A1 WO 2016024445 A1 WO2016024445 A1 WO 2016024445A1 JP 2015068065 W JP2015068065 W JP 2015068065W WO 2016024445 A1 WO2016024445 A1 WO 2016024445A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
semiconductor device
tip
terminal
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/068065
Other languages
English (en)
French (fr)
Inventor
康佑 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to CN201580007474.1A priority Critical patent/CN105981167B/zh
Priority to JP2016542518A priority patent/JP6308300B2/ja
Publication of WO2016024445A1 publication Critical patent/WO2016024445A1/ja
Priority to US15/230,907 priority patent/US10170394B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07354—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/074—Connecting or disconnecting of anisotropic conductive adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/341—Dispositions of die-attach connectors, e.g. layouts
    • H10W72/344—Dispositions of die-attach connectors, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/341—Dispositions of die-attach connectors, e.g. layouts
    • H10W72/347—Dispositions of multiple die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the present invention relates to a semiconductor device.
  • a power semiconductor module which is one of semiconductor devices, includes a laminated substrate, a semiconductor chip, a housing, and terminals.
  • the laminated substrate is configured, for example, by sequentially laminating a circuit board, an insulating plate and a metal plate.
  • the semiconductor chip is electrically and mechanically connected to one area of the circuit board by a bonding material.
  • the housing accommodates the metal substrate and the semiconductor chip, and the inside of the housing is filled with the sealing material.
  • One end of the terminal is electrically and mechanically connected to an electrode or a circuit board provided on the front surface of the semiconductor chip by a bonding material, and the other end is drawn out from the housing.
  • the bonding material is, for example, a solder.
  • the terminals of the power semiconductor module are roughly classified into two types, one of which is a main terminal.
  • the main terminal has a main function of causing a main current to flow through a semiconductor chip or the like.
  • the other is a control terminal, which is also called a sense terminal.
  • the control terminal has a main function of inputting a control signal to the semiconductor chip and guiding a signal for temperature detection.
  • the main terminal has a predetermined area where the cross-sectional area of the portion joined to the circuit board is required according to the current rating. Also, from the viewpoint of securing reliability, the main terminal and the circuit board are soldered in a shape that allows sufficient bonding. On the other hand, the control terminal flows only a minute current or only a voltage is applied. Therefore, in the control terminal, the area of the portion joined to the front surface electrode or the circuit board of the semiconductor chip has a predetermined area according to the package shape of the product regardless of the current rating of the main current. The area of the front surface electrode or circuit board of the semiconductor chip joined to the terminal has a larger area than the tip of the terminal.
  • Patent Document 1 illustrates a terminal made of a conductive plate and having a tip that is bent in an L shape. Further, Patent Document 2 describes a terminal constituted by a wire pin and a cylindrical portion into which the wire pin is inserted.
  • the tip of the terminal When joining a terminal having a tip that is bent in an L-shape and a circuit board, the tip of the terminal is superimposed on the solder paste applied to the circuit board and heated.
  • the solder melted by heating condenses near the tip of the terminal due to surface tension.
  • a part of the melted solder may be scattered and attached to the side surface of the circuit board. This may cause insulation failure.
  • the melted solder sometimes spreads to the end of the circuit board.
  • the thermal stress is generated due to the difference in the coefficient of linear expansion between the solder and the circuit board, and the circuit board may be peeled off from the insulating board.
  • the bonding position of the terminal is separated from the end of the circuit board, and the area of the circuit board is made sufficiently larger than the cross-sectional area of the tip of the terminal.
  • these measures limit the freedom of placement of the circuit board.
  • the present invention advantageously solves the above problems, can suppress peeling between the circuit board and the insulating plate and insulation failure, and can improve the degree of freedom of the arrangement of the circuit board. Intended to provide.
  • a semiconductor device includes a laminated substrate having a circuit board, a semiconductor chip fixed to the circuit board, a tip portion having a cylindrical shape, and a wiring portion having a shape other than a cylinder.
  • a semiconductor device is a laminated substrate having a circuit board, a semiconductor chip including an electrode on the front surface thereof and the back surface fixed to the circuit board, a cylindrical tip portion, A terminal having a wiring part having a shape other than a cylinder, and the tip and the wiring part each being a conductive member, and a bonding material for electrically and mechanically connecting the electrode and the tip. Is provided.
  • the semiconductor device of the present invention it is possible to suppress peeling between the circuit board and the insulating plate and insulation failure, and to improve the degree of freedom of the arrangement of the circuit board.
  • FIG. 1 is a schematic cross-sectional view of the semiconductor device of Embodiment 1 of the present invention.
  • FIG. 2 is an explanatory view of a terminal of the first embodiment.
  • FIG. 3 is a cross-sectional view of the function and the effect of the terminal of the first embodiment.
  • FIG. 4 is an explanatory view of a terminal of the second embodiment.
  • FIG. 5 is an explanatory view of a terminal of the third embodiment.
  • FIG. 6 is an explanatory view of a terminal of the fourth embodiment.
  • FIG. 7 is a cross-sectional view of the functions and effects of the terminals of the third embodiment and the fourth embodiment.
  • FIG. 8 is a plan view when the terminal of the reference example is used for connection with a semiconductor chip.
  • FIG. 9 is a plan view in the case where the terminal of the fifth embodiment is used for connection with a semiconductor chip.
  • the semiconductor device 1 of the present embodiment shown in a schematic cross-sectional view in FIG. 1 is an example of a power semiconductor module.
  • the semiconductor device 1 includes a laminated substrate 3, a semiconductor chip 5, terminals 7 to 9, and a bonding material 6.
  • the semiconductor device 1 further includes a base plate 2, a frame 11, a sealing material 12, and a lid 13.
  • the laminated substrate 3 is composed of an insulating plate 3a, a metal plate 3b provided on one side of the insulating plate 3a, and a circuit board 3c provided on the other side of the insulating plate 3a.
  • the insulating plate 3a and the metal plate 3b have a substantially square planar shape.
  • the insulating plate 3a is made of, for example, an insulating ceramic such as aluminum nitride, silicon nitride, or aluminum oxide, and the metal plate 3b and the circuit plate 3c are made of, for example, copper.
  • the laminated substrate 3 can use a DCB (Direct Copper Bond) substrate or the like in which the insulating plate 3a, the metal plate 3b, and the circuit board 3c are directly bonded.
  • DCB Direct Copper Bond
  • the metal plate 3 b is bonded to the main surface of the base plate 2 by a bonding material 4 such as solder.
  • the circuit board 3c has 3c1 and 3c2 in which a predetermined circuit is configured in the illustrated example.
  • the semiconductor chip 5 is bonded to the circuit board 3c1 by a conductive bonding material 6, for example, a solder.
  • the conductive bonding material may be one selected from solder, metal paste and conductive adhesive.
  • the semiconductor chip 5 is provided with electrodes on the front surface and the back surface.
  • the electrode on the back surface is electrically and mechanically connected to the circuit board 3c1 via a conductive bonding material 4 such as solder.
  • the "electrically and mechanically connected” is not limited to the case where the objects are directly connected to each other, and the objects may be connected to each other through a conductive bonding material such as a solder or a metal sintered material.
  • the semiconductor chip 5 is, for example, a Schottky barrier diode, a power MOSFET, or an IGBT (insulated gate bipolar transistor).
  • the semiconductor chip 5 may be a silicon semiconductor or a SiC semiconductor.
  • the semiconductor chip 5 is a silicon carbide (SiC) power MOSFET
  • the semiconductor chip 5 is suitable as the semiconductor chip 5 of the semiconductor device of the present embodiment because it has high withstand voltage and can be switched at high frequency as compared to the silicon semiconductor chip. It is.
  • the semiconductor chip 5 is not limited to the IGBT or the power MOSFET, and may be a combination of one or more semiconductor elements capable of switching operation.
  • the case where the semiconductor chip 5 is an IGBT will be described as an example.
  • the electrode on the back surface of the semiconductor chip 5 is a collector electrode
  • the electrodes on the front surface are an emitter electrode and a gate electrode.
  • a terminal 7 which is a main terminal is electrically and mechanically bonded to the circuit board 3c1 by a conductive bonding material 6 such as a solder.
  • the terminal 7 is electrically connected to the collector electrode on the back surface of the semiconductor chip 5.
  • a terminal 8 which is a main terminal is electrically and mechanically connected to the emitter electrode on the front surface of the semiconductor chip 5 by a conductive bonding material 6 such as solder.
  • a terminal 9 which is a control terminal electrically connected to the gate electrode of the semiconductor chip 5 is electrically and mechanically connected to the circuit board 3c2 by a conductive bonding material 6 such as solder.
  • the circuit board 3c2 and the gate electrode of the semiconductor chip are electrically connected by the bonding wire 10. That is, in the present embodiment, the terminal 7 is a collector terminal, the terminal 8 is an emitter terminal, and the terminal 9 is a gate terminal.
  • the metal base plate 2 for heat dissipation is made of a metal having good thermal conductivity, such as copper, and has a substantially square planar shape.
  • a frame 11 made of resin is adhered to an adhesive (not shown).
  • a lid 13 is fixed to the upper portion of the frame 11.
  • the base plate 2, the frame 11, and the lid 13 constitute a housing of the semiconductor device 1. Then, the laminated substrate 3 and the semiconductor chip 5 are accommodated in the housing, and the sealing material 12 for enhancing the insulation property is filled.
  • FIG. 2 shows a front view (FIG. 2 (A)), a side view (FIG. 2 (B)) and a plan view (FIG. 2 (C)) of the terminals 7-9.
  • FIG. 2D is a developed view of the terminals 7 to 9 before the formation of the tip.
  • the terminals 7 to 9 are composed of the tip end portion 20 and the wiring portion 21.
  • the front end portion 20 is electrically and mechanically connected to the front surface electrode of the circuit board 3 c or the semiconductor chip 5 using the bonding material 6.
  • the wiring portion 21 also has a function of performing electrical wiring from a portion connected to the tip portion 20 to a predetermined portion of the semiconductor device 1.
  • the distal end portion 20 has a cylindrical shape, and the wiring portion 21 has a shape (a plate shape in the present embodiment) other than the cylindrical shape.
  • the distal end portion 20 has a side surface 20a continuous with the wiring portion 21 and side surfaces 20b and 20c orthogonal to the side surface 20a.
  • tube is arrange
  • one conductive plate is bent along the bending lines L1 and L2 to arrange the side surfaces 20a, 20b and 20c and the gap 20g.
  • the tip 20 has a substantially U-shaped cross-sectional shape composed of three side surfaces.
  • the cross section orthogonal to the axis of the cylinder of the tip portion 20 has a square shape with one side open, more specifically, a rectangular shape.
  • the gap 20 g extends in the axial direction of the barrel of the tip 20. And it is provided in the location which opposes the side 20a which is a connection location of the wiring part 21 and the front-end
  • the material of the terminals 7 to 9 is a copper plate, which is plated with nickel as required. If the same material as that of a conductive plate used in a general power semiconductor module, specifically, a lead, is used as the terminals 7 to 9, the materials can be easily obtained. Thus, the terminals 7 to 9 can be manufactured inexpensively.
  • the terminals 7 to 9 (here, the terminal 9 which is a control terminal) having the distal end portion 20 will be described with reference to FIG.
  • the circuit board 3c2 and the tip end of the terminals 9 are heated with an interval c of about 0.5 to 1.0 mm.
  • the melted bonding material 6 is coagulated by surface tension and contacts the tip of the terminal 9. Since the tip 20 is cylindrical, the molten bonding material 6 is sucked up into the interior of the tubular tip 20 by capillary action.
  • a fillet 6 a is formed between the circuit board 3 c 2 and the tip of the terminal 9.
  • the area occupied by the bonding material 6 on the circuit board 3c2 is the sum of the portion surrounded by the tip 20 and the fillet 6a. This area is smaller than in the case of using the terminal described in Patent Document 1 having a tip bent in an L shape. Therefore, since the melted bonding material 6 does not spread to the end of the circuit board 3c2, peeling of the circuit board 3c from the insulating board 3a can be suppressed. Moreover, since it can suppress that a part of fuse
  • the tip portion 20 has a simple structure, so that the cost of the member can be reduced. Furthermore, the bending process of the tip portion 20 is easy, and the number of processes can be reduced compared to the process of soldering the cylindrical portion described in Patent Document 2 in advance and further inserting the wire pin, and the manufacturing cost is increased. It can be reduced. Furthermore, in the technique described in Patent Document 2, if the molten bonding material enters the inside of the cylindrical portion too much, the insertion of the wire pin is hindered, so that the amount of the bonding material needs to be strictly controlled. .
  • the manufacturing cost can be reduced.
  • the height of the tip 20 is preferably higher than the height of the bonding material 6 sucked into the tip 20 so that the bonding material 6 does not overflow from the tip 20 even if it is excessive.
  • the bonding material 6 in the vicinity of the tip of the terminal 9 can form the fillet 6a with a good shape.
  • the tip 20 having the gap 20 g the bonding material 6 melted at the time of heating can move in and out of the tubular tip 20 through the gap 20 g. Therefore, the fillet 6a having a larger width and height can be formed as compared with the case where the tip 20 does not have the gap 20g. Therefore, the bonding strength of the bonding material 6 can be increased, and the reliability of bonding can be improved.
  • the end of the terminals 7 to 9 opposite to the end 20 of the wiring portion 21 can be directly led to the outside of the housing of the semiconductor device 1. This is because the terminals 7 to 9 are firmly joined by the cylindrical tip portion 20, and therefore, even when external stress is applied to the terminals 7 to 9, the junctions do not peel off.
  • a dedicated terminal for the outside lead is not required, and therefore the manufacturing cost can be reduced.
  • the wiring portion 21 has a plate shape, but may have any shape other than the cylindrical shape as long as it can be easily wired to a predetermined place.
  • the reason that the wiring portion 21 has a shape other than the cylindrical shape in the present embodiment is that it is difficult to bend the wiring portion to a predetermined location in the cylindrical shape because it is difficult to easily bend the cylindrical shape.
  • the shape of the wiring portion 21 is suitably a plate shape, a bar shape, a wire shape or the like which is easy to be bent.
  • the semiconductor device 1 is configured using the frame 11, the sealing material 12, and the lid 13. On the other hand, it is also possible to construct a semiconductor device by sealing a semiconductor chip or the like by insert molding using a thermosetting resin.
  • solder is used as the bonding material 6, but any bonding material may be used as long as it is a conductive bonding material that can form the fillet 6 a at the tip 20 in the liquid phase state. good.
  • the bonding material 6 for example, a metal paste or a conductive adhesive can be used.
  • FIG. 4 shows a plan view of the terminals 7 to 9 of the second embodiment. This corresponds to FIG. 2 (C) of the first embodiment.
  • the degree of bending of the side surfaces 20b and 20c is increased to reduce the gap 20g between both ends.
  • tube has a substantially trapezoidal shape for the front-end
  • the other configuration is the same as that of the first embodiment described with reference to FIGS.
  • the terminals 7 to 9 of this embodiment have the same effects as the terminals 7 to 9 of the first embodiment. Furthermore, since the bonding area can be reduced compared to Embodiment 1, it is effective when bonding terminals in a narrow area.
  • Terminals 7 to 9 of the third embodiment are shown in FIGS. 5 (A) to 5 (C). This corresponds to FIG. 2 (A), FIG. 2 (C) and FIG. 2 (D) of the first embodiment.
  • the terminals 7 to 9 of the semiconductor device of the third embodiment have a tip portion 20 having a cylindrical shape and a substantially rectangular cross section, and a plate-shaped wiring portion 21.
  • the distal end portion 20 has side surfaces 20a continuous with the wiring portion 21, side surfaces 20b and 20c orthogonal to the side surface 20a, and side surfaces 20d and 20e orthogonal to the side surfaces 20b and 20c and shorter in width than these.
  • a gap 20g extending in the axial direction of the cylinder is disposed between the side surface 20d and the side surface 20e.
  • one conductive plate is bent along the bending lines L1 to L4 to arrange the side surfaces 20a to 20e and the gap 20g, and the cylindrical tip portion 20 is formed.
  • the terminals 7 to 9 of the third embodiment have the same configuration as the terminals 7 to 9 of the first embodiment and the second embodiment except that the cross-sectional shape of the distal end portion 20 is different.
  • the terminals 7 to 9 of this embodiment have the same effects as the terminals 7 to 9 of the first and second embodiments. Furthermore, in the present embodiment, since the area of the side surface of the distal end portion 20 is larger than in the first and second embodiments, the capillary phenomenon of the melted bonding material 6 easily occurs.
  • the terminals 7 to 9 are not limited to the tip 20 having the rectangular or trapezoidal cross-sectional shape described in the first to third embodiments, and many modifications are possible. For example, it can have a polygonal or circular cross-sectional shape.
  • the inner diameter of the tip portion 20 is a diameter capable of sucking up the bonding material 6 melted by capillary phenomenon.
  • FIG. 4 shows terminals 7 to 9 of the fourth embodiment. This corresponds to FIG. 2 (A), FIG. 2 (B) and FIG. 2 (D) of the first embodiment.
  • the terminals 7 to 9 of the semiconductor device of the fourth embodiment have, like the terminals 7 to 9 of the third embodiment, a cylindrical and substantially rectangular cross-sectional tip portion 20 and a plate-shaped wiring portion 21.
  • the side 20a, the side 20b and the side 20c are connected to the side connected by the bonding material 6.
  • a plurality of, in the illustrated example, three slits 20s extending in the axial direction of the cylinder are disposed.
  • the terminals 7 to 9 of the fourth embodiment have the same configuration as the terminals 7 to 9 of the third embodiment except that the slits 20s are arranged. Therefore, the terminals 7 to 9 of the fourth embodiment have the same effects as the terminals 7 to 9 of the third embodiment. Furthermore, in the terminals 7 to 9 of the fourth embodiment, since the slits 20s are disposed at the tip end portion 20, the bonding material 6 melted at the time of heating can be moved to the inside and outside of the cylindrical tip end portion 20 through the slits 20s. . Therefore, the fillet 6a having a larger width and height is formed as compared with the case where the tip end portion does not have the slit 20s.
  • FIG. 7A shows a cross-sectional view of the third embodiment which does not have the slit 20s
  • FIG. 7B shows a cross-sectional view of the fourth embodiment which has the slit 20s.
  • the slits 20s are disposed on the opposite side surfaces 20b and 20c, respectively.
  • the fillets 6a of the bonding material 6 can be formed in line symmetry as shown in FIG. 7 (B).
  • the gap 20g also has the same function as the slit 20s.
  • the cross-sectional shape of the tip portion of the terminals 7 to 9 having the slits 20s is not limited to the rectangular shape shown in FIG. 6, but can be applied to the trapezoidal, other polygonal or circular cross-sectional shapes shown in FIG.
  • FIG. 8 is a plan view of the case where the L-shaped terminal 108 described in Patent Document 1 is used for connection with the semiconductor chip 105.
  • the L-shaped terminal 108 is electrically and mechanically connected to the electrode 105 e on the front surface of the semiconductor chip 105 by a conductive bonding material (not shown).
  • the front surface electrode disposed on the semiconductor chip 5 has a rectangular shape.
  • the semiconductor chip 105 may perform the bonding of the chip back surface and the circuit board by the bonding material and the bonding of the front surface and the terminal 108 by the bonding material in the same heating process. In this case, since the bonding material on the back surface side of the semiconductor chip is also melted, if the tip shape of the terminal 108 is relatively smaller than the electrode 105 e, the semiconductor chip 105 may rotate in situ.
  • FIG. 9 is a plan view in the case where the terminal 8 of the fifth embodiment is used for connection with the semiconductor chip 5.
  • any one side of the side surfaces 20a, 20b and 20c of the terminal 8 is greater than one side 5e1 (short side) or 5e2 (long side) of the rectangular electrode 5e on the front surface of the semiconductor chip 5. It is long.
  • the side surface 20b (20c) which becomes the long side of the terminal 8 is made longer than the short side 5e1 of the electrode 5e. This can prevent the semiconductor chip 5 from rotating in place. That is, according to the present embodiment, the self alignment of the semiconductor chip 5 is possible.
  • the semiconductor device of the present invention was concretely explained using a drawing and an embodiment, the semiconductor device of the present invention is not limited to a statement of an embodiment and a drawing, and does not deviate from the meaning of the present invention Many variations are possible in the range.
  • the tip portion 20 is not limited to the case where the tip portion 20 is provided perpendicular to the surface of the circuit board 3c or the semiconductor chip 5, and may have a predetermined angle. Also, solder paste may be attached to the tip 20 in advance.

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

　半導体装置は、回路板を有する積層基板と、回路板に固定された半導体チップと、筒形状である先端部と、筒以外の形状である配線部を有し、先端部と配線部が一つの導電部材で構成されている端子と、回路板と先端部を電気的かつ機械的に接続する接合材とを備えている。

Description

半導体装置
　本発明は、半導体装置に関する。
　半導体装置の一つであるパワー半導体モジュールは、積層基板と、半導体チップと、筐体と、端子とを備えている。積層基板は、例えば回路板、絶縁板及び金属板を順次に積層して構成されている。また、半導体チップは回路板の一つの領域に接合材により電気的及び機械的に接続されている。また、筐体は金属基板と半導体チップとを収容し、筐体内は封止材で充填されている。端子の一端は、半導体チップのおもて面に設けられた電極や回路板に、接合材により電気的及び機械的に接続され、他端は筐体から外部に導出されている。接合材は、例えばはんだである。
　パワー半導体モジュールの端子は、大きく分けて２種類あり、その一つは主端子である。主端子は、半導体チップ等を経由して主電流を流すことが主な機能である。もう一つは制御端子であり、これはセンス端子とも呼ばれる。制御端子は、半導体チップに制御信号を入力し、また、温度検出用の信号を導くことが主な機能である。
　主端子は、回路板と接合する部分の断面積が、電流定格に応じて必要となる所定の面積を有している。また、信頼性確保の観点から、主端子と回路板は、十分に接合できるような形状にはんだ付けされている。一方、制御端子は、微小な電流しか流れず、又は電圧のみが印加される。そのため、制御端子は、半導体チップのおもて面電極や回路板と接合する部分の面積が、主電流の電流定格によらず、製品のパッケージ形状に応じた所定の面積を有している。端子と接合される半導体チップのおもて面電極や回路板の領域は、端子の先端よりも大きな面積を有している。
　特許文献１には、導電板よりなり、Ｌ字形に折り曲げられている先端を有する端子が図示されている。また、特許文献２には、線材ピンと、線材ピンを挿入する筒状部から構成される端子が記載されている。
特開２００４－６６０３号公報 特開２０１０－２８３１０７号公報
　Ｌ字形に折り曲げられている先端を有する端子と回路板との接合の際は、回路板に塗布されたはんだペースト上に端子の先端が重ねられて加熱される。加熱により溶融したはんだは、表面張力により端子の先端付近で凝集する。
　しかし、溶融したはんだの一部が飛散して回路板の側面に付着することがあった。これは絶縁不良を発生させるおそれがあった。また、溶融したはんだが、回路板の端部まで広がった状態になることがあった。これはパワー半導体モジュールのヒートサイクル試験やヒートショック試験の際に、はんだと回路板との線膨張係数の差により熱応力が生じ、絶縁板から回路板が剥離するおそれがあった。
　上記の絶縁不良や剥離の対策として、端子の接合位置を回路板の端部から離すことや、回路板の面積を端子の先端の断面積に対して十分に大きくすることが行われている。しかし、これらの対策は回路板の配置の自由度を制限する。
　本発明は上記の問題を有利に解決するものであり、回路板と絶縁板との剥離や絶縁不良を抑制することができ、また、回路板の配置の自由度を向上させることができる半導体装置を提供することを目的とする。
　本発明の一様態の半導体装置は、回路板を有する積層基板と、上記回路板に固定された半導体チップと、筒形状である先端部と、筒以外の形状である配線部を有し、上記先端部と上記配線部が一つの導電部材で構成されている端子と、上記回路板と上記先端部を電気的かつ機械的に接続する接合材とを備えたものである。
　また本発明の別の様態の半導体装置は、回路板を有する積層基板と、おもて面に電極を備え、裏面が上記回路板に固定された半導体チップと、筒形状である先端部と、筒以外の形状である配線部を有し、上記先端部と上記配線部が一つの導電部材で構成されている端子と、上記電極と上記先端部を電気的かつ機械的に接続する接合材とを備えたものである。
　本発明の半導体装置によれば、回路板と絶縁板との剥離や絶縁不良を抑制することができ、また、回路板の配置の自由度を向上させることができる
図１は、本発明の実施形態１の半導体装置の模式的な断面図である。 図２は、実施形態１の端子の説明図である。 図３は、実施形態１の端子の作用効果の断面図である。 図４は、実施形態２の端子の説明図である。 図５は、実施形態３の端子の説明図である。 図６は、実施形態４の端子の説明図である。 図７は、実施形態３及び実施形態４の端子の作用効果の断面図である。 図８は、参考例の端子を半導体チップとの接続に用いた場合の平面図である。 図９は、実施形態５の端子を半導体チップとの接続に用いた場合の平面図である。
（実施形態１）
　以下、本発明の半導体装置の実施形態について、図面を参照しつつ具体的に説明する。
　図１に模式的な断面図で示す本実施形態の半導体装置１は、パワー半導体モジュールの例である。半導体装置１は、積層基板３と、半導体チップ５と、端子７～９と、接合材６とを備えている。さらに半導体装置１は、ベース板２と、枠体１１と、封止材１２と、蓋１３とを備えている。
　積層基板３は、絶縁板３ａと、絶縁板３ａの一方の面に設けられた金属板３ｂと、絶縁板３ａのもう一方の面に設けられた回路板３ｃとで構成されている。絶縁板３ａ及び金属板３ｂは、略四角形の平面形状を有している。絶縁板３ａは例えば窒化アルミニウムや窒化珪素、酸化アルミニウム等の絶縁性セラミックスよりなり、金属板３ｂ、回路板３ｃは、例えば銅よりなる。積層基板３は、これらの絶縁板３ａと金属板３ｂ、回路板３ｃとを直接接合したＤＣＢ（Ｄｉｒｅｃｔ　Ｃｏｐｐｅｒ　Ｂｏｎｄ）基板等を用いることができる。金属板３ｂは、ベース板２の主面と、はんだなどの接合材４により接合されている。
　回路板３ｃは、図示した例では所定の回路が構成された３ｃ１、３ｃ２を有している。回路板３ｃ１に半導体チップ５が、導電性の接合材６、例えばはんだにより接合されている。導電性の接合材ははんだ、金属ペースト及び導電性接着剤から選択される１種とすることができる。
　半導体チップ５は、おもて面および裏面にそれぞれ電極が設けられている。そして、裏面の電極がはんだなどの導電性の接合材４を介して、回路板３ｃ１に電気的かつ機械的に接続されている。「電気的かつ機械的に接続されている」とは、対象物同士が直接接合により接続されている場合に限られず、はんだや金属焼結材などの導電性の接合材を介して対象物同士が接続されている場合も含むものとし、以下の説明でも同様である。
　半導体チップ５は、具体的には、例えばショットキーバリアダイオードやパワーＭＯＳＦＥＴやＩＧＢＴ(絶縁ゲートバイポーラトランジスタ)などである。半導体チップ５はシリコン半導体でもよいし、ＳｉＣ半導体でもよい。半導体チップ５が炭化ケイ素（ＳｉＣ）パワーＭＯＳＦＥＴである場合は、シリコン半導体チップに比べて高耐圧で、かつ高周波でのスイッチングが可能であるために、本実施形態の半導体装置の半導体チップ５として最適である。もっとも、半導体チップ５は、ＩＧＢＴやパワーＭＯＳＦＥＴに限定されず、スイッチングの動作が可能な半導体素子の一個又は複数個の組み合わせであればよい。
　本実施形態では一例として半導体チップ５がＩＧＢＴである場合について説明する。この場合、半導体チップ５の裏面の電極はコレクタ電極であり、おもて面の電極はエミッタ電極及びゲート電極である。
　回路板３ｃ１に、主端子である端子７がはんだなどの導電性の接合材６により電気的かつ機械的に接合されている。端子７は半導体チップ５の裏面のコレクタ電極と電気的に接続している。また、半導体チップ５のおもて面のエミッタ電極に、主端子である端子８がはんだなどの導電性の接合材６により電気的かつ機械的に接続されている。更に、回路板３ｃ２に、半導体チップ５のゲート電極と電気的に接続する制御端子である端子９が、はんだなどの導電性の接合材６により電気的かつ機械的に接続されている。回路板３ｃ２と半導体チップのゲート電極とは、ボンディングワイヤ１０により電気的に接続されている。すなわち、本実施形態において端子７はコレクタ端子、端子８はエミッタ端子、端子９はゲート端子である。
　放熱用の金属製のベース板２は、熱伝導性が良好な金属、例えば銅等よりなり、略四角形の平面形状を有している。
　ベース板２の周縁には、樹脂よりなる枠体１１が図示しない接着剤に接着されている。また枠体１１の上部には、蓋１３が固定されている。ベース板２、枠体１１、蓋１３により、半導体装置１の筐体が構成されている。そして筐体内に積層基板３や半導体チップ５が収容されて、絶縁性を高める封止材１２が充填されている。
　図２に、端子７～９の正面図（図２（Ａ））、側面図（図２（Ｂ））及び平面図（図２（Ｃ））を示す。また、図２（Ｄ）は、先端部形成前の端子７～９の展開図である。
　端子７～９は、先端部２０と配線部２１から構成されている。先端部２０は、接合材６を用いて、回路板３ｃや半導体チップ５のおもて面電極と電気的かつ機械的に接続されている。また配線部２１は、先端部２０に接続された箇所から、半導体装置１の所定の箇所へ電気配線を行う機能を有している。そして先端部２０は筒形状であり、配線部２１は筒形状以外の形状（本実施例では板形状）である。先端部２０は、配線部２１と一続きである側面２０ａと、側面２０ａと直交する側面２０ｂ及び２０ｃを有する。そして、側面２０ｂと側面２０ｃの間に、筒の軸方向に延びるギャップ２０ｇが配置されている。すなわち、端子７～９は、先端部２０と配線部２１が一つの導電部材で構成されている。本実施例においては、図２（Ｄ）の展開図からわかるように、１枚の導電板を折り曲げ線Ｌ１、Ｌ２に沿って折り曲げ加工して、側面２０ａ、２０ｂ、２０ｃおよびギャップ２０ｇを配置し、筒形状である先端部２０を形成している。図２（Ｃ）で示すように、先端部２０は、３つの側面から構成される概略Ｕ字形の横断面形状を有している。言い換えると、先端部２０の筒の軸に直交する断面が、一辺の開口した四角形状、より具体的には長方形状を有している。
　ギャップ２０ｇは、先端部２０の筒の軸方向に延びている。そして、配線部２１と先端部２０の連結箇所である側面２０ａと対向する箇所に設けられている。
　端子７～９の材料は銅板であり、必要に応じてニッケルめっきが施されている。端子７～９として、一般的なパワー半導体モジュールにおいて用いられる導電板、具体的にはリードと同じ材料を用いれば、材料の入手が容易となる。このため、安価に端子７～９を製造可能である。
　図３を用いて先端部２０を有する端子７～９（ここでは制御端子である端子９）の作用効果を説明する。端子９の接合の際は、回路板３ｃ２と端子９の先端との間を０．５～１．０ｍｍ程度の間隔ｃで空けた状態で加熱する。溶融した接合材６は、表面張力により凝集し、端子９の先端に接触する。先端部２０が筒状であるため、溶融した接合材６は毛細管現象により筒状の先端部２０の内部に吸い上げられる。そして溶融した接合材６を冷却して固化すると、回路板３ｃ２と端子９の先端との間にフィレット６ａが形成される。これによって、接合材６が回路板３ｃ２上で占める面積は、先端部２０で囲われた部分とフィレット６ａとの合計である。この面積は、Ｌ字形に折り曲げられた先端を有する特許文献１に記載の端子を用いた場合と比べて小さい。したがって、溶融した接合材６は、回路板３ｃ２の端部まで広がらないので、回路板３ｃが絶縁板３ａから剥離することを抑制することができる。また、溶融した接合材６の一部が飛散して回路板３ｃの端部の側面に付着することを抑制できるので、絶縁不良を抑制することができる。
　また、特許文献２に記載の筒状部に比べ、先端部２０は簡素な構造をしていることから、部材のコストを低減することができる。さらに、先端部２０の折り曲げ加工は容易であり、特許文献２に記載の筒状部をあらかじめはんだ付けして、さらに線材ピンを挿入する工程に比べ、工程の削減が可能であり、製造コストを低減することができる。
　またさらに、特許文献２に記載の技術においては、筒状部の内部に溶融した接合材が入りすぎると、線材ピンの挿入に支障がでるため、接合材の量の厳密な制御が必要になる。一方本実施形態においては、筒形状の先端部２０の内部に溶融した接合材６が入りすぎても特に支障はないため、接合材の量の厳密な制御は不要である。このため、製造コストを低減できる。なお、先端部２０の高さは、接合材６が過剰であっても先端部２０から溢れないように、先端部２０内に吸い上げられた接合材６の高さよりも高くすることが好ましい。
　回路板３ｃと端子９の先端との間隔ｃが０．５～１．０ｍｍ程度に設定すれば、端子９の先端近傍における接合材６が、良好な形状のフィレット６ａを形成できるので、好ましい。
　先端部２０が、ギャップ２０ｇを有していることにより、加熱時に溶融した接合材６は、ギャップ２０ｇを通して筒形状の先端部２０の内外に移動可能である。そのため、先端部２０がギャップ２０ｇを有しない場合に比べて、幅及び高さが大きなフィレット６ａを形成できる。したがって、接合材６の接合強度を高めることができ、接合の信頼性を向上させることができる。
　また、図１に示す通り、端子７～９の配線部２１の先端部２０とは反対側の端部を、半導体装置１の筐体の外部に直接導出することもできる。これは端子７～９が、筒形状の先端部２０により強固に接合されているため、端子７～９に外部からの応力がかかっても、接合部が剥離することが無いからである。配線部２１を直接筐体の外部に導出することにより、外部導出用の専用の端子が不要になるため、製造コストを低減できる。
　また、本実施形態においては、配線部２１が板形状であるが、筒形状以外の形状で、所定の箇所に容易に配線できるのであれば、どのような形状であっても良い。本実施形態において配線部２１が筒形状以外の形状である理由は、筒形状は容易に曲げることが困難なため、配線部が筒形状では所定の箇所まで配線するのが難しいからである。このため、配線部２１の形状は、曲げ加工が容易である板形状や棒形状、線形状などが適している。
　なお、本実施形態においては、枠体１１、封止材１２および蓋１３を用いて半導体装置１を構成している。一方で、熱硬化性樹脂を用いたインサート成型により半導体チップ等を封止し、半導体装置を構成することも可能である。これにより、半導体装置の小型化が可能となる。
　また、本実施形態においては、接合材６としてはんだを用いているが、液相状態で先端部２０にフィレット６ａを形成できる導電性の接合材であれば、どのような接合材を用いても良い。接合材６としては、例えば金属ペーストや導電性接着剤を用いることもできる。
（実施形態２）
　図４に実施形態２の端子７～９の平面図を示す。これは、実施形態１の図２（Ｃ）に対応する図である。
　実施形態２の半導体装置の端子７～９は、その側面２０ｂ、２０ｃの曲げ加工の加工度を大きくして両側端の間のギャップ２０ｇを小さくしている。これにより先端部２０が、筒の軸に直交する断面形状が概略台形の形状を有している。それ以外は図２、３を用いて説明した実施形態１と同じ構成を有している。本実施形態の端子７～９は、実施形態１の端子７～９と同様の作用効果を有している。またさらに、実施形態１よりも接合面積を縮小できるため、狭い領域に端子を接合する場合に有効である
（実施形態３）
　図５（Ａ）～（Ｃ）に実施形態３の端子７～９について示す。これは、実施形態１の図２（Ａ）、図２（Ｃ）および図２（Ｄ）に対応する図である。
　実施形態３の半導体装置の端子７～９は、筒形状で概略長方形の横断面形状である先端部２０と、板形状の配線部２１を有する。先端部２０は、配線部２１と一続きである側面２０ａと、側面２０ａと直交する側面２０ｂ及び２０ｃと、側面２０ｂ、２０ｃと直交し、これらよりも幅が短い側面２０ｄ及び２０ｅとを有する。そして、側面２０ｄと側面２０ｅの間には、筒の軸方向に延びるギャップ２０ｇが配置されている。図５（Ｃ）の展開図からわかるように、１枚の導電板を折り曲げ線Ｌ１～Ｌ４に沿って折り曲げ加工して、側面２０ａ～２０ｅおよびギャップ２０ｇを配置し、筒形状である先端部２０を形成している。
　実施形態３の端子７～９は、先端部２０の横断面形状が相違すること以外は、実施形態１、実施形態２の端子７～９と同じ構成を有している。そして本実施形態の端子７～９は、実施形態１、２の端子７～９と同様の作用効果を有している。さらに本実施形態においては、実施形態１、２に比べ先端部２０の側面の面積が広いため、溶融した接合材６の毛細管現象が起こりやすくなる。
　端子７～９は、実施形態１～３で説明した長方形や台形の横断面形状を有する先端部２０に限定されず、幾多の変形が可能である。例えば、多角形や円形の横断面形状にできる。先端部２０の内径は、毛細管現象により溶融した接合材６を吸い上げることが可能な径である。
（実施形態４）
　図６（Ａ）～（Ｃ）に実施形態４の端子７～９について示す。これは、実施形態１の図２（Ａ）、図２（Ｂ）および図２（Ｄ）に対応する図である。
　実施形態４の半導体装置の端子７～９は、実施形態３の端子７～９と同様に、筒形状で概略長方形の横断面形状の先端部２０と、板形状の配線部２１を有する。さらに本実施形態においては、図６（Ｂ）の側面図や図６（Ｃ）の展開図で示すように、側面２０ａ、側面２０ｂ及び側面２０ｃには、接合材６で接続される側に、それぞれ筒の軸方向に延びる複数の、図示例では３つのスリット２０ｓが配置されている。
　すなわち実施形態４の端子７～９は、スリット２０ｓが配置されていること以外は、実施形態３の端子７～９と同様の構成を有している。したがって、実施形態４の端子７～９は、実施形態３の端子７～９と同様の効果を有する。さらに、実施形態４の端子７～９は、先端部２０にスリット２０ｓが配置されているから、加熱時に溶融した接合材６は、スリット２０ｓを通して筒状の先端部２０の内外に移動可能である。そのため、先端部がスリット２０ｓを有しない場合に比べて、幅及び高さが大きなフィレット６ａが形成される。
　スリット２０ｓを有しない実施形態３の断面図を図７（Ａ）に示し、スリット２０ｓを有する実施形態４の断面図を図７（Ｂ）に示す。図７（Ａ）と図７（Ｂ）との対比から実施形態４は、実施形態３よりも接合材６のフィレット６ａが大きい。したがって、実施形態４では、端子７～９の接合強度をより高めることができるため、接合強度が必要な場合に有効である。また実施形態３では、接合材６の幅を狭くすることができるため、電極や回路板の面積が広く取れない場合など、接合材６の設置面積を狭くしたい場合に有効である。
　また、本実施形態においては、対向する側面２０ｂおよび２０ｃにそれぞれスリット２０ｓを配置している。このように互いに対向する位置に２つのスリット２０ｓを配置することにより、接合材６のフィレット６ａを図７（Ｂ）に示すように線対称形状にすることができる。このため、先端部２０において、対向する側面同士の接合力を均等にすることができ、信頼性が向上するため有効である。なお、先に述べたとおり、ギャップ２０ｇもスリット２０ｓと同等の機能を有する。このため、本実施形態に示すように互いに対向する位置にギャップ２０ｇとスリット２０ｓを配置することも有効である。
　スリット２０ｓを有する端子７～９の先端部分の横断面形状は、図６に示した長方形に限定されず、図３に示した台形、その他の多角形や円形の横断面形状にも適用できる。
（参考例）
　図８は、特許文献１記載のＬ字形の端子１０８を半導体チップ１０５との接続に用いた場合の平面図である。
　Ｌ字形の端子１０８は、半導体チップ１０５のおもて面の電極１０５ｅに、導電性の接合材（図示せず）により電気的かつ機械的に接続されている。また、半導体チップ５に配置されているおもて面電極を長方形状としている。
　半導体チップ１０５は、接合材によるチップ裏面と回路板との接合と、接合材によるおもて面と端子１０８との接合とを、同一の加熱工程により実施する場合がある。この場合、半導体チップの裏面側の接合材も溶融しているため、端子１０８の先端形状が電極１０５ｅに比べ相対的に小さい場合は、半導体チップ１０５がその場で回転するおそれがある。
（実施形態５）
　図９は、実施形態５の端子８を半導体チップ５との接続に用いた場合の平面図である。
　実施形態５では、端子８の側面２０ａ、２０ｂ、２０ｃのいずれか一辺を、半導体チップ５のおもて面にある長方形状の電極５ｅの一辺５ｅ１（短辺）もしくは５ｅ２（長辺）よりも長くしている。言い換えると、端子８の長辺になる側面２０ｂ（２０ｃ）を、電極５ｅの短辺５ｅ１よりも長くしている。これにより、半導体チップ５がその場で回転するのを防止することができる。すなわち本実施形態により、半導体チップ５のセルフアライメントが可能となる。
　以上、本発明の半導体装置を図面及び実施形態を用いて具体的に説明したが、本発明の半導体装置は、実施形態及び図面の記載に限定されるものではなく、本発明の趣旨を逸脱しない範囲で幾多の変形が可能である。例えば、先端部２０は回路板３ｃ又は半導体チップ５の表面に対して垂直に設けられる場合に限られず、所定の角度を有していてもよい。また、先端部２０に、はんだペーストをあらかじめ付着させていてもよい。
　１　半導体装置
　２　ベース板
　３　積層基板
　　３ａ　絶縁板
　　３ｂ　金属板
　　３ｃ、３ｃ１、３ｃ２　回路板
　４　接合材
　５　半導体チップ
　　５ｅ　電極
　６　接合材
　　６ａ　フィレット
　７、８、９　端子
　１０　ボンディングワイヤ
　１１　枠体
　１２　封止材
　１３　蓋
　２０　先端部
　　２０ａ～２０ｅ　側面
　　２０ｇ　ギャップ
　　２０ｓ　スリット
　２１　配線部

Claims (10)

  1. 　回路板を有する積層基板と、
    　前記回路板に固定された半導体チップと、
    　筒形状である先端部と、筒以外の形状である配線部を有し、前記先端部と前記配線部が一つの導電部材で構成されている端子と、
    　前記回路板と前記先端部を電気的かつ機械的に接続する接合材と、
    　を備えた半導体装置。
  2. 　回路板を有する積層基板と、
    　おもて面に電極を備え、裏面が前記回路板に固定された半導体チップと、
    　筒形状である先端部と、筒以外の形状である配線部を有し、前記先端部と前記配線部が一つの導電部材で構成されている端子と、
    　前記電極と前記先端部を電気的かつ機械的に接続する接合材と、
    　を備えた半導体装置。
  3. 　前記先端部は、筒の軸方向に延びるギャップを有する請求項１又は２記載の半導体装置。
  4. 　前記ギャップは、前記先端部と前記配線部との連結箇所に対向する箇所に設けられる請求項３記載の半導体装置。
  5. 　前記先端部は、筒の軸に直交する断面が一辺の開口した四角形状である請求項３記載の半導体装置。
  6. 　前記先端部は、前記接合材で接続される側に１以上のスリットを有する請求項１記載の半導体装置。
  7. 　前記スリットは複数備えられ、
    　何れか２つの前記スリットが互いに対向する位置に配置されている請求項６記載の半導体装置。
  8. 　前記先端部の前記筒の軸に直交する断面および前記電極は四角形状であり、
    　前記先端部の断面のいずれか一辺は、前記電極のいずれか一辺より長い請求項２に記載の半導体装置。
  9. 　前記配線部が板形状である請求項１又は２記載の半導体装置。
  10. 　前記配線部が、前記積層基板と前記半導体チップを収容する筐体の外部に導出されている請求項１又は２記載の半導体装置。
PCT/JP2015/068065 2014-08-12 2015-06-23 半導体装置 Ceased WO2016024445A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201580007474.1A CN105981167B (zh) 2014-08-12 2015-06-23 半导体装置
JP2016542518A JP6308300B2 (ja) 2014-08-12 2015-06-23 半導体装置
US15/230,907 US10170394B2 (en) 2014-08-12 2016-08-08 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014164427 2014-08-12
JP2014-164427 2014-08-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/230,907 Continuation US10170394B2 (en) 2014-08-12 2016-08-08 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2016024445A1 true WO2016024445A1 (ja) 2016-02-18

Family

ID=55304075

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/068065 Ceased WO2016024445A1 (ja) 2014-08-12 2015-06-23 半導体装置

Country Status (4)

Country Link
US (1) US10170394B2 (ja)
JP (1) JP6308300B2 (ja)
CN (1) CN105981167B (ja)
WO (1) WO2016024445A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018025463A1 (ja) * 2016-08-03 2018-02-08 株式会社豊田自動織機 半導体モジュール
JP2020043317A (ja) * 2018-09-14 2020-03-19 富士電機株式会社 配線基板、半導体装置、配線基板の製造方法
JP2020053503A (ja) * 2018-09-26 2020-04-02 株式会社ケーヒン パワーモジュール
CN115136418A (zh) * 2020-02-19 2022-09-30 菲尼克斯电气公司 电接触元件

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019167254A1 (ja) * 2018-03-02 2019-09-06 新電元工業株式会社 半導体装置及び半導体装置の製造方法
CN110137092B (zh) * 2019-04-29 2020-11-24 中国电子科技集团公司第十三研究所 功率半导体器件制作方法及功率半导体器件
JP7286582B2 (ja) * 2020-03-24 2023-06-05 株式会社東芝 半導体装置
JP7435415B2 (ja) * 2020-11-16 2024-02-21 三菱電機株式会社 半導体装置及びその製造方法
JP7721910B2 (ja) * 2021-02-17 2025-08-13 富士電機株式会社 物理量センサ装置および物理量センサ装置の製造方法
JP7438454B2 (ja) * 2021-03-29 2024-02-26 三菱電機株式会社 半導体装置
US12431395B2 (en) * 2022-11-21 2025-09-30 Infineon Technologies Ag Semiconductor power module with crack sensing

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291230A (ja) * 1993-04-02 1994-10-18 Nippon Inter Electronics Corp 複合半導体装置の製造方法
JPH09129797A (ja) * 1995-10-27 1997-05-16 Hitachi Ltd パワー半導体装置
US6623283B1 (en) * 2000-03-08 2003-09-23 Autosplice, Inc. Connector with base having channels to facilitate surface mount solder attachment
JP2006295158A (ja) * 2005-04-12 2006-10-26 Semikron Elektronik Gmbh & Co Kg 材料結合式で配設された端子要素を有するパワー半導体モジュール
JP2010283107A (ja) * 2009-06-04 2010-12-16 Mitsubishi Electric Corp 半導体モジュール
JP2011138998A (ja) * 2010-01-04 2011-07-14 Mitsubishi Electric Corp 半導体装置
US20130017740A1 (en) * 2011-07-14 2013-01-17 Nan Ya Pcb Corp. Electronic device and pin thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4056302A (en) * 1976-06-04 1977-11-01 International Business Machines Corporation Electrical connection structure and method
JPS63254689A (ja) * 1987-04-10 1988-10-21 株式会社　ニチフ端子工業 電線端子の製造方法
JPH1041460A (ja) * 1996-05-20 1998-02-13 Fuji Electric Co Ltd 半導体装置
EP0887884B1 (en) * 1997-05-28 2003-04-02 Autonetworks Technologies, Ltd. Bus bar structure
KR100343150B1 (ko) * 1998-11-26 2002-10-25 페어차일드코리아반도체 주식회사 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
JP2004006603A (ja) 2002-03-26 2004-01-08 Fuji Electric Holdings Co Ltd 半導体パワーデバイス
JP4274528B2 (ja) * 2003-04-28 2009-06-10 協伸工業株式会社 タブ端子
TWI278270B (en) * 2005-06-08 2007-04-01 Delta Electronics Inc Securing device for auxiliary securing metal assembly to circuit board
DE102008005547B4 (de) * 2008-01-23 2013-08-29 Infineon Technologies Ag Leistungshalbleitermodul und Schaltungsanordnung mit einem Leistungshalbleitermodul
US8378231B2 (en) * 2008-07-31 2013-02-19 Ibiden Co., Ltd. Semiconductor device and method for manufacturing the same
JP4634497B2 (ja) * 2008-11-25 2011-02-16 三菱電機株式会社 電力用半導体モジュール
EP2650972B1 (en) 2010-12-08 2016-03-16 Furukawa Electric Co., Ltd. Crimp terminal, connection structure, and production method for same
JP5440808B2 (ja) * 2011-08-01 2014-03-12 三星ダイヤモンド工業株式会社 ピン
US20140174823A1 (en) * 2012-12-21 2014-06-26 Chief Land Electronic Co., Ltd. Method for sleeve retaining a solder material onto a terminal unit
JP6415111B2 (ja) * 2013-06-20 2018-10-31 キヤノン株式会社 プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法
DE102014101238A1 (de) * 2014-01-31 2015-08-06 Hs Elektronik Systeme Gmbh In Leiterplatten eingebettetes Leistungsmodul

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291230A (ja) * 1993-04-02 1994-10-18 Nippon Inter Electronics Corp 複合半導体装置の製造方法
JPH09129797A (ja) * 1995-10-27 1997-05-16 Hitachi Ltd パワー半導体装置
US6623283B1 (en) * 2000-03-08 2003-09-23 Autosplice, Inc. Connector with base having channels to facilitate surface mount solder attachment
JP2006295158A (ja) * 2005-04-12 2006-10-26 Semikron Elektronik Gmbh & Co Kg 材料結合式で配設された端子要素を有するパワー半導体モジュール
JP2010283107A (ja) * 2009-06-04 2010-12-16 Mitsubishi Electric Corp 半導体モジュール
JP2011138998A (ja) * 2010-01-04 2011-07-14 Mitsubishi Electric Corp 半導体装置
US20130017740A1 (en) * 2011-07-14 2013-01-17 Nan Ya Pcb Corp. Electronic device and pin thereof

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018025463A1 (ja) * 2016-08-03 2018-02-08 株式会社豊田自動織機 半導体モジュール
JP2018022777A (ja) * 2016-08-03 2018-02-08 株式会社豊田自動織機 半導体モジュール
JP2020043317A (ja) * 2018-09-14 2020-03-19 富士電機株式会社 配線基板、半導体装置、配線基板の製造方法
JP7172325B2 (ja) 2018-09-14 2022-11-16 富士電機株式会社 配線基板、半導体装置、配線基板の製造方法
JP2020053503A (ja) * 2018-09-26 2020-04-02 株式会社ケーヒン パワーモジュール
JP6997690B2 (ja) 2018-09-26 2022-01-18 日立Astemo株式会社 パワーモジュール
KR20220134021A (ko) * 2020-02-19 2022-10-05 피닉스 컨택트 게엠베하 ＆ 컴퍼니 카게 전기 접점 요소
CN115136418A (zh) * 2020-02-19 2022-09-30 菲尼克斯电气公司 电接触元件
JP2023515452A (ja) * 2020-02-19 2023-04-13 フェニックス コンタクト ゲーエムベーハー ウント コムパニー カーゲー 電気接点素子
JP7485773B2 (ja) 2020-02-19 2024-05-16 フェニックス コンタクト ゲーエムベーハー ウント コムパニー カーゲー 電気接点素子
US12334663B2 (en) 2020-02-19 2025-06-17 Phoenix Contact Gmbh & Co. Kg Electrical contact element
TWI891697B (zh) * 2020-02-19 2025-08-01 德商菲尼克斯電子有限公司 電接觸元件
KR102876663B1 (ko) * 2020-02-19 2025-10-24 피닉스 컨택트 게엠베하 ＆ 컴퍼니 카게 전기 접점 요소

Also Published As

Publication number Publication date
US20160343642A1 (en) 2016-11-24
CN105981167A (zh) 2016-09-28
JPWO2016024445A1 (ja) 2017-04-27
US10170394B2 (en) 2019-01-01
CN105981167B (zh) 2019-05-28
JP6308300B2 (ja) 2018-04-11

Similar Documents

Publication Publication Date Title
JP6308300B2 (ja) 半導体装置
JP6139710B2 (ja) 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
JP6451747B2 (ja) 半導体装置
CN106952897B (zh) 半导体装置及其制造方法
JP6439389B2 (ja) 半導体装置
CN104603934B (zh) 电力用半导体装置
JP6448418B2 (ja) 電力用半導体装置
JP6444537B2 (ja) 半導体装置及びその製造方法
US9666557B2 (en) Small footprint semiconductor package
JP7099524B2 (ja) 半導体装置の製造方法及び半導体装置
EP2571053A1 (en) Power semiconductor arrangement and method of forming thereof
JP2025094258A (ja) 半導体装置、および半導体装置の製造方法
KR20140092774A (ko) 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법
JP2021027150A (ja) 半導体装置
JP5233853B2 (ja) 半導体装置
JP6668617B2 (ja) サーミスタ搭載装置およびサーミスタ部品
CN104934398A (zh) 电子部件和引线框架
WO2018151010A1 (ja) 半導体装置
CN108292642B (zh) 电力用半导体装置
JP5217014B2 (ja) 電力変換装置およびその製造方法
JP6416055B2 (ja) 半導体装置
JP2014220329A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15832282

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016542518

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15832282

Country of ref document: EP

Kind code of ref document: A1