WO2016000288A1 - 阵列基板及其制作方法 - Google Patents

阵列基板及其制作方法 Download PDF

Info

Publication number
WO2016000288A1
WO2016000288A1 PCT/CN2014/083204 CN2014083204W WO2016000288A1 WO 2016000288 A1 WO2016000288 A1 WO 2016000288A1 CN 2014083204 W CN2014083204 W CN 2014083204W WO 2016000288 A1 WO2016000288 A1 WO 2016000288A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
cover layer
region
segment
pixel array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2014/083204
Other languages
English (en)
French (fr)
Inventor
柴立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of WO2016000288A1 publication Critical patent/WO2016000288A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells

Definitions

  • the present invention relates to the field of display technologies, and in particular, to an array substrate and a method of fabricating the same.
  • Traditional display panels usually include scan lines (Scan Line/Gate Line) and data lines (Data Line), in order to reduce the impedance of the scan line and the data line, and improve the display quality of the display panel, the conventional technology generally increases the thickness of the metal layer corresponding to the scan line and the data line. At this time, the scan line The step (thickness) of the data line is increased, and therefore, the space surrounded by the scan line and the data line is similar to a pool.
  • the PI liquid is a drop. Dropping on the array substrate one by one, due to the presence of the above-mentioned “pool", it is difficult for the PI liquid to diffuse (not adhere) on the array substrate, and the PI liquid does not flow well on the array substrate / diffusion.
  • An array substrate comprising: a substrate having a first surface and a second surface; and a pixel array layer disposed on the first surface, wherein the pixel array layer comprises: at least two scans a line disposed on the first surface, at least two of the scan lines are arranged in an array in a first direction, wherein a straight line of the scan line is parallel to a second direction, the second direction is The first direction is vertical; a first cover layer covers the scan line and the first surface; at least two data lines are disposed on the first cover layer, and at least two of the data lines are along The second direction is arranged in an array, wherein a straight line of the data line is parallel to the first direction; and a second cover layer overlies the data line and the first cover layer; Wherein the scan line has a first segment, the first segment is located between two adjacent data lines, the data line has a second segment, and the second segment is located adjacent to Between the two scan lines, the pixel a portion of the column layer corresponding to the first segment is provided with a first
  • the direction in which the first recess is recessed is a third direction, wherein the third direction is perpendicular to the first surface, and the third direction is from the pixel array layer
  • the direction of the substrate; the direction in which the second recess is recessed is the third direction.
  • two adjacent scan lines and two adjacent data lines enclose a pixel area; any two of the pixel areas adjacent in the first direction pass the first A recessed portion is connected; any two of the pixel regions adjacent in the second direction are communicated by the second recessed portion.
  • the first recessed portion is obtained by removing a first predetermined thickness of the combined layer corresponding to the first region after forming the first cover layer and the second cover layer;
  • the first area is a partial area of the area corresponding to the first segment in the pixel array layer, and the combined layer includes the second cover layer and the first cover layer.
  • the thickness of the pixel array layer in the first region is smaller than the thickness of the pixel array layer in the second region, wherein the second region is the first segment In the corresponding area, an area other than the first area.
  • the second recessed portion is formed by removing a second predetermined thickness of the first cover layer corresponding to the third region after forming the first cover layer, and forming the data line and The second cover layer is then removed by removing a third predetermined thickness of the second cover layer corresponding to the third region; wherein the third region is the second segment at the pixel A partial area of the corresponding area in the array layer.
  • the thickness of the pixel array layer in the third region is smaller than the thickness of the pixel array layer in the fourth region, wherein the fourth region is the second segment Among the corresponding regions, regions other than the third region.
  • the first recess portion and the second recess are used to cause liquid on the array panel to flow from one pixel unit to another.
  • An array substrate comprising: a substrate having a first surface and a second surface; and a pixel array layer disposed on the first surface, wherein the pixel array layer comprises: at least two scans a line disposed on the first surface, at least two of the scan lines are arranged in an array in a first direction, wherein a straight line of the scan line is parallel to a second direction, the second direction is The first direction is vertical; a first cover layer covers the scan line and the first surface; at least two data lines are disposed on the first cover layer, and at least two of the data lines are along The second direction is arranged in an array, wherein a straight line of the data line is parallel to the first direction; and a second cover layer overlies the data line and the first cover layer; Wherein the scan line has a first segment, the first segment is located between two adjacent data lines, the data line has a second segment, and the second segment is located adjacent to Between the two scan lines, the pixel Column layer and the portion corresponding to a first segment is provided with a first rece
  • the direction in which the first recess is recessed is a third direction, wherein the third direction is perpendicular to the first surface, and the third direction is from the pixel array layer
  • the direction of the substrate; the direction in which the second recess is recessed is the third direction.
  • two adjacent scan lines and two adjacent data lines enclose a pixel area; any two of the pixel areas adjacent in the first direction pass the first A recessed portion is connected; any two of the pixel regions adjacent in the second direction are communicated by the second recessed portion.
  • the first recessed portion is obtained by removing a first predetermined thickness of the combined layer corresponding to the first region after forming the first cover layer and the second cover layer;
  • the first area is a partial area of the area corresponding to the first segment in the pixel array layer, and the combined layer includes the second cover layer and the first cover layer.
  • the thickness of the pixel array layer in the first region is smaller than the thickness of the pixel array layer in the second region, wherein the second region is the first segment In the corresponding area, an area other than the first area.
  • the second recessed portion is formed by removing a second predetermined thickness of the first cover layer corresponding to the third region after forming the first cover layer, and forming the data line and The second cover layer is then removed by removing a third predetermined thickness of the second cover layer corresponding to the third region; wherein the third region is the second segment at the pixel A partial area of the corresponding area in the array layer.
  • the thickness of the pixel array layer in the third region is smaller than the thickness of the pixel array layer in the fourth region, wherein the fourth region is the second segment Among the corresponding regions, regions other than the third region.
  • the first recess portion and the second recess are used to cause liquid on the array panel to flow from one pixel unit to another.
  • a method of fabricating an array substrate as described above comprising the steps of: forming the pixel array layer on the first surface of the substrate; and corresponding to the second segment on the pixel array layer Forming the second recessed portion; and forming the first recessed portion on the pixel array layer and the first segment corresponding region.
  • the step of forming the pixel array layer on the first surface of the substrate comprises: forming at least two of the scan lines on the first surface of the substrate Forming the first cover layer over the scan line and the first surface; forming at least two of the data lines on the first cover layer; at the data line and the first cover layer The second cover layer is formed thereon.
  • the step of forming the second recess on the pixel array layer and the second segment corresponding region includes: after forming the first cover layer, removing a second predetermined thickness of the first cover layer corresponding to the third region; forming the data line and the second cover layer on the first cover layer; removing the first portion corresponding to the third region And a third predetermined thickness of the second cover layer to form the second recessed portion; wherein the third region is a partial region of the region corresponding to the second segment in the pixel array layer.
  • the step of forming the first recess on the pixel array layer and the first segment corresponding region includes: forming the first cover layer and the first After the second cover layer, the first predetermined thickness of the combined layer corresponding to the first region is removed to form the first recessed portion; wherein the first region is the first segment in the pixel array layer A partial region of the corresponding region, the combined layer comprising the second cover layer and the first cover layer.
  • the present invention enables the liquid on the array panel in the process stage to be freely diffused/flowed between the pixel units, so that the liquid can be evenly distributed over the array panel without being
  • the scan lines and data lines on the array panel are stored/enclosed.
  • FIG. 1 is a schematic view of a first embodiment of an array substrate of the present invention
  • Figure 2 is a schematic view of the A-A' section of Figure 1;
  • Figure 3 is a schematic view of the section B-B' in Figure 1;
  • FIG. 4 is a flow chart of a first embodiment of a method of fabricating an array substrate of the present invention
  • FIG. 5 is a flow chart showing the steps of forming a pixel array layer on a substrate in a second embodiment of the method for fabricating the array substrate of the present invention
  • FIG. 6 is a flow chart showing the steps of forming a second recess on the pixel array layer in the third embodiment of the method for fabricating the array substrate of the present invention.
  • FIG. 1 is a schematic view of a first embodiment of an array substrate according to the present invention
  • FIG. 2 is a schematic view of a cross section taken along line AA' of FIG. 1
  • FIG. 3 is a B-B' of FIG. Schematic diagram of the section.
  • the array substrate of this embodiment includes a substrate 20 and a pixel array layer 10.
  • the substrate 20 has a first surface and a second surface.
  • the pixel array layer 10 is disposed on the first surface.
  • the pixel array layer 10 includes a scan line layer, a first cover layer 106, a data line layer, a second cover layer 105, a switching device layer, and a pixel electrode layer.
  • the scan line layer includes at least two scan lines 101
  • the data line layer includes at least two data lines 102
  • the switch device layer includes at least one switching device 103 (eg, a thin film transistor)
  • the pixel electrode layer includes At least one pixel electrode.
  • the scan line 101 is disposed on the first surface of the substrate 20, and at least two of the scan lines 101 are arranged in an array along the first direction 30, wherein the line where the scan line 101 is located and the second The direction 40 is parallel, and the second direction 40 is perpendicular to the first direction 30.
  • the scan line 101 is formed by disposing a first metal layer on the first surface of the substrate 20 (Metal 1), patterning the first metal layer by using a photomask/mask, and then removing (cleaning) unnecessary portions in the first metal layer (in the first metal layer It is formed by a portion other than the scanning line 101).
  • the first cover layer 106 covers the scan line 101 and the first surface, and the first cover layer 106 may be an insulating layer or a protective layer. Specifically, the first capping layer 106 is formed by coating a layer of silicon nitride (SiNx) material on the scan line 101 and the first surface.
  • SiNx silicon nitride
  • the data line 102 is disposed on the first cover layer 106, and at least two of the data lines 102 are arranged in an array along the second direction 40, wherein the line where the data line 102 is located is The first direction 30 is parallel.
  • the data line 102 is formed by providing a second metal layer on the surface of the first cover layer 106 (Metal 2) patterning the second metal layer with a photomask/reticle, and then removing (cleaning) unnecessary portions of the second metal layer (in addition to the second metal layer The portion other than the data line 102 is formed.
  • the second cover layer 105 covers the data line 102 and the first cover layer 106, and the first cover layer 106 may be an insulating layer or a protective layer. Specifically, the second cover layer 105 is formed by coating a layer of silicon nitride material on the surface of the data line 102 and the first cover layer 106.
  • the scan line 101 has a first segment 1011, the first segment 1011 is located between two adjacent data lines 102, and the data line 102 has a second segment 1021, the second a segment 1021 is located between two adjacent scan lines 101, and a portion of the pixel array layer 10 corresponding to the first segment 1011 is provided with a first recess portion 10111, and the pixel array layer 10 is The portion corresponding to the second segment 1021 is provided with a second recess portion 10211, that is, the scan line 101 is provided with the first recess portion 10111, and the data line 102 is provided with the second recess portion 10211.
  • the direction in which the first recessed portion 10111 is recessed is a third direction 50, wherein the third direction 50 is perpendicular to the first surface, and the third direction 50 is from the pixel
  • the array layer 10 is directed in the direction of the substrate 20.
  • the direction in which the second recessed portion 10211 is recessed is the third direction 50. That is, the first recessed portion 10111 and the second recessed portion 10211 are both recessed toward the substrate 20.
  • two adjacent scan lines 101 and two adjacent data lines 102 enclose a pixel area 104 in which a pixel electrode (transparent electrode) is disposed.
  • a pixel electrode transparent electrode
  • any two adjacent pixel regions 104 are communicated by the first recess portion 10111.
  • any two adjacent pixel regions 104 are communicated by the second recess portion 10211.
  • the first recessed portion 10111 and the second recessed portion are used to enable liquid (eg, PI liquid (Polyimide)) on the array panel of the present invention to flow/diffusion from one pixel unit to another pixel In the unit, that is, the PI liquid on the array panel can be freely flowed/diffused between the respective pixel units without being accumulated by the space surrounded by the scanning lines and the data lines.
  • the liquid for example, PI liquid
  • the liquid is disposed on the surface of the pixel array layer 10 of the array panel by dropping, coating, spraying, or the like in a process stage of the array panel.
  • the first recessed portion 10111 is obtained by removing the first predetermined thickness of the combined layer corresponding to the first region 107 after forming the first cover layer 106 and the second cover layer 105. of.
  • the first area 107 is a partial area of the area corresponding to the first segment 1011 in the pixel array layer 10, and the combined layer includes the second cover layer 105 and the first cover.
  • Layer 106 That is, the first predetermined thickness is smaller than the thickness of the second cover layer 105, or the first predetermined thickness is equal to the thickness of the second cover layer 105, or the first predetermined thickness is greater than the first The thickness of the second cover layer 105 (the first recessed portion 10111 penetrates the second cover layer 105 and sinks into the first cover layer 106).
  • the thickness of the pixel array layer 10 in the first region 107 is smaller than the thickness of the pixel array layer 10 in the second region, wherein the second region is the first segment An area other than the first area 107 in the area corresponding to 1011.
  • the second recess portion 10211 is formed in the process of forming the first cover layer 106, the data line 102, and the second cover layer 105, that is, the second recess
  • the portion 10211 is formed by removing the second predetermined thickness of the first cover layer 106 corresponding to the third region 108 after forming the first cover layer 106, and forming the data line 102 and the second cover layer 105, and then removing the third predetermined thickness of the second cover layer 105 corresponding to the third region 108.
  • the second recessed portion 10211 is formed by removing a second predetermined thickness of the first cover layer 106 corresponding to the third region 108 after forming the first cover layer 106, and then in the third region.
  • the second cover layer 105 is formed on the line 102, and the second recess portion 10211 may be further formed by removing the third predetermined thickness of the second cover layer 105.
  • the third area 108 is a partial area of the area corresponding to the second segment 1021 in the pixel array layer 10.
  • the thickness of the pixel array layer 10 in the third region 108 is smaller than the thickness of the pixel array layer 10 in the fourth region, wherein the fourth region is the second segment.
  • regions corresponding to 1021 regions other than the third region 108.
  • liquid for example, PI liquid
  • the liquid can be freely diffused between the pixel units through the first recessed portion 10111 and the second recessed portion 10211. / Flowing so that the liquid can be evenly distributed over the array panel without being stored/surrounded by the scan lines and data lines.
  • FIG. 4 is a flow chart of a first embodiment of a method for fabricating an array substrate of the present invention.
  • Step 401 forming the pixel array layer 10 on the first surface of the substrate 20.
  • Step 402 forming the second recessed portion 10211 on a region corresponding to the second segment 1021 on the pixel array layer 10.
  • Step 403 forming the first recessed portion 10111 on a region corresponding to the first segment 1011 on the pixel array layer 10.
  • the first recessed portion 10111 and the second recess are used to enable liquid (eg, PI liquid (polyimide)) on the array panel of the present invention to flow/diffusion from one pixel unit to another pixel unit That is, the PI liquid on the array panel can be freely flowed/diffused between the respective pixel units without being accumulated by the space surrounded by the scanning lines and the data lines.
  • the liquid for example, PI liquid
  • the liquid is disposed on the surface of the pixel array layer 10 of the array panel by dropping, coating, spraying, or the like in a process stage of the array panel.
  • FIG. 5 is a flow chart showing the steps of forming the pixel array layer 10 on the substrate 20 in the second embodiment of the method for fabricating the array substrate of the present invention. This embodiment is similar to the first embodiment described above, except that:
  • step 401 The step of forming the pixel array layer 10 on the first surface of the substrate 20 (ie, step 401) includes:
  • Step 501 forming at least two scan lines 101 on the first surface of the substrate 20.
  • a first metal layer is disposed on the first surface of the substrate 20 (Metal 1), patterning the first metal layer by using a photomask/mask, and then removing (cleaning) unnecessary portions in the first metal layer (in the first metal layer A portion other than the scanning line 101) to form the scanning line 101.
  • Step 502 forming the first cover layer 106 over the scan line 101 and the first surface. Specifically, a layer of silicon nitride (SiNx) material is coated on the scan line 101 and the first surface to form the first cap layer 106.
  • SiNx silicon nitride
  • Step 503 forming at least two of the data lines 102 on the first cover layer 106.
  • a second metal layer is disposed on the surface of the first cover layer 106 (Metal 2) patterning the second metal layer with a photomask/reticle, and then removing (cleaning) unnecessary portions of the second metal layer (in addition to the second metal layer A portion other than the data line 102) to form the data line 102.
  • Step 504 forming the second cover layer 105 over the data line 102 and the first cover layer 106. Specifically, a layer of silicon nitride material is coated on the surface of the data line 102 and the first cover layer 106 to form the second cover layer 105.
  • FIG. 6 is a flowchart of a step of forming a second recess portion 10211 on the pixel array layer 10 in the third embodiment of the method for fabricating the array substrate of the present invention. This embodiment is similar to the second embodiment described above, except that:
  • step 402 The step of forming the second recess portion 10211 on the pixel array layer 10 corresponding to the second segment 1021 (ie, step 402) includes:
  • Step 601 after forming the first cover layer 106, removing a second predetermined thickness of the first cover layer 106 corresponding to the third region 108.
  • Step 602 forming the data line 102 and the second cover layer 105 on the first cover layer 106.
  • Step 603 removing a third predetermined thickness of the second cover layer 105 corresponding to the third region 108 to form the second recess portion 10211.
  • step 601, the step 602 and the step 603 are:
  • the second recessed portion 10211 is formed in the process of forming the first capping layer 106, the data line 102, and the second capping layer 105.
  • a second predetermined thickness of the first cover layer 106 corresponding to the third region 108 is removed, and then the third region 108 and the first cover layer are removed.
  • the layer 105 is covered to form the second recess 10211.
  • step 402 may further include:
  • the third predetermined thickness of the second cover layer 105 is removed to form the second recess portion 10211.
  • the third area 108 is a partial area of the area corresponding to the second segment 1021 in the pixel array layer 10.
  • the thickness of the pixel array layer 10 in the third region 108 is smaller than the thickness of the pixel array layer 10 in the fourth region, wherein the fourth region is the second segment.
  • regions corresponding to 1021 regions other than the third region 108.
  • step 403 The step of forming the first recessed portion 10111 on the pixel array layer 10 corresponding to the first segment 1011 (ie, step 403) includes:
  • the first region 107 is a partial region of the region corresponding to the first segment 1011 in the pixel array layer 10, and the combined layer includes the second capping layer 105 and the first capping layer 106. That is, the first predetermined thickness is smaller than the thickness of the second cover layer 105, or the first predetermined thickness is equal to the thickness of the second cover layer 105, or the first predetermined thickness is greater than the first The thickness of the second cover layer 105 (the first recessed portion 10111 penetrates the second cover layer 105 and sinks into the first cover layer 106).
  • the thickness of the pixel array layer 10 in the first region 107 is smaller than the thickness of the pixel array layer 10 in the second region, wherein the second region is the first segment An area other than the first area 107 in the area corresponding to 1011.
  • liquid for example, PI liquid
  • the liquid can be freely diffused between the pixel units through the first recessed portion 10111 and the second recessed portion 10211. / Flowing so that the liquid can be evenly distributed over the array panel without being stored/surrounded by the scan lines and data lines.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种阵列基板及其制作方法，该阵列基板包括基板（20）和像素阵列层（10）；该像素阵列层（10）设置于该基板（20）上，像素阵列层（10）中的扫描线（101）具有第一分段（1011），数据线（102）具有第二分段（1021），像素阵列层（10）与第一分段（1011）对应的部分设置有第一凹陷部（10111）,像素阵列层（10）与第二分段（1021）对应的部分设置有第二凹陷部（10211）,使得阵列面板上的液体在像素单元之间自由扩散/流动，从而能使液体均匀遍布于所述阵列面板上。

Description

阵列基板及其制作方法 技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制作方法。
 背景技术
传统的显示面板中一般都会包括扫描线（Scan Line/Gate Line）和数据线（Data Line），为了降低扫描线和数据线的阻抗，改善显示面板的显示品质，传统的技术一般都会增加所述扫描线和所述数据线所对应的金属层的厚度，此时，所述扫描线和所述数据线的段差（厚度）增加，因此，所述扫描线和所述数据线所围成的空间类似于一水池。
在显示面板的制程中，特别是在阵列基板上涂布PI（聚酰亚胺）液的过程（即，Cell（液晶盒）PI（Polyimide，聚酰亚胺）制程）中，PI液是一滴一滴地滴在阵列基板上的，由于上述“水池”的存在，所述PI液在所述阵列基板上扩散（不沾）较难，所述PI液在所述阵列基板上无法良好地流动/扩散。
故，有必要提出一种新的技术方案，以解决上述技术问题。
 技术问题
本发明的目的在于提供一种阵列基板及其制作方法，其能使得处于制程阶段的阵列面板上的液体不会被所述阵列面板上的扫描线和数据线蓄起/包围。
 技术解决方案
一种阵列基板，所述阵列基板包括：一基板，具有第一表面和第二表面；以及一像素阵列层，设置于所述第一表面上，其中，所述像素阵列层包括：至少两扫描线，设置于所述第一表面上，至少两所述扫描线沿第一方向以阵列的形式排列，其中，所述扫描线所在的直线与第二方向平行，所述第二方向与所述第一方向垂直；一第一覆盖层，覆盖于所述扫描线和所述第一表面之上；至少两数据线，设置于所述第一覆盖层之上，至少两所述数据线沿所述第二方向以阵列的形式排列，其中，所述数据线所在的直线与所述第一方向平行；以及一第二覆盖层，覆盖于所述数据线和所述第一覆盖层之上；其中，所述扫描线具有第一分段，所述第一分段位于相邻的两所述数据线之间，所述数据线具有第二分段，所述第二分段位于相邻的两所述扫描线之间，所述像素阵列层与所述第一分段对应的部分设置有第一凹陷部，所述像素阵列层与所述第二分段对应的部分设置有第二凹陷部；所述扫描线是通过在所述基板的所述第一表面上设置第一金属层，再利用光掩模对所述第一金属层进行图案化处理，然后去除所述第一金属层中除所述扫描线以外的部分来形成的。
在上述阵列基板中，所述第一凹陷部凹陷的方向为第三方向，其中，所述第三方向垂直于所述第一表面，并且所述第三方向为从所述像素阵列层指向所述基板的方向；所述第二凹陷部凹陷的方向为所述第三方向。
在上述阵列基板中，相邻的两所述扫描线和相邻的两所述数据线围成一像素区域；在所述第一方向上相邻的任意两个所述像素区域通过所述第一凹陷部连通；在所述第二方向上相邻的任意两个所述像素区域通过所述第二凹陷部连通。
在上述阵列基板中，所述第一凹陷部是通过在形成所述第一覆盖层和所述第二覆盖层后，去除与第一区域对应的组合层的第一预定厚度得到的；其中，所述第一区域为所述第一分段在所述像素阵列层中所对应的区域的部分区域，所述组合层包括所述第二覆盖层和所述第一覆盖层。
在上述阵列基板中，所述像素阵列层在所述第一区域中的厚度小于所述像素阵列层在所述第二区域中的厚度，其中，所述第二区域为所述第一分段所对应的区域中，除所述第一区域以外的区域。
在上述阵列基板中，所述第二凹陷部是通过在形成所述第一覆盖层后，去除与第三区域对应的所述第一覆盖层的第二预定厚度，再形成所述数据线和所述第二覆盖层，然后再去除与所述第三区域对应的所述第二覆盖层的第三预定厚度得到的；其中，所述第三区域为所述第二分段在所述像素阵列层中所对应的区域的部分区域。
在上述阵列基板中，所述像素阵列层在所述第三区域中的厚度小于所述像素阵列层在所述第四区域中的厚度，其中，所述第四区域为所述第二分段所对应的区域中，除所述第三区域以外的区域。
在上述阵列基板中，所述第一凹陷部和所述第二凹陷用于使得所述阵列面板上的液体从一个像素单元流动到另一像素单元中。
一种阵列基板，所述阵列基板包括：一基板，具有第一表面和第二表面；以及一像素阵列层，设置于所述第一表面上，其中，所述像素阵列层包括：至少两扫描线，设置于所述第一表面上，至少两所述扫描线沿第一方向以阵列的形式排列，其中，所述扫描线所在的直线与第二方向平行，所述第二方向与所述第一方向垂直；一第一覆盖层，覆盖于所述扫描线和所述第一表面之上；至少两数据线，设置于所述第一覆盖层之上，至少两所述数据线沿所述第二方向以阵列的形式排列，其中，所述数据线所在的直线与所述第一方向平行；以及一第二覆盖层，覆盖于所述数据线和所述第一覆盖层之上；其中，所述扫描线具有第一分段，所述第一分段位于相邻的两所述数据线之间，所述数据线具有第二分段，所述第二分段位于相邻的两所述扫描线之间，所述像素阵列层与所述第一分段对应的部分设置有第一凹陷部，所述像素阵列层与所述第二分段对应的部分设置有第二凹陷部。
在上述阵列基板中，所述第一凹陷部凹陷的方向为第三方向，其中，所述第三方向垂直于所述第一表面，并且所述第三方向为从所述像素阵列层指向所述基板的方向；所述第二凹陷部凹陷的方向为所述第三方向。
在上述阵列基板中，相邻的两所述扫描线和相邻的两所述数据线围成一像素区域；在所述第一方向上相邻的任意两个所述像素区域通过所述第一凹陷部连通；在所述第二方向上相邻的任意两个所述像素区域通过所述第二凹陷部连通。
在上述阵列基板中，所述第一凹陷部是通过在形成所述第一覆盖层和所述第二覆盖层后，去除与第一区域对应的组合层的第一预定厚度得到的；其中，所述第一区域为所述第一分段在所述像素阵列层中所对应的区域的部分区域，所述组合层包括所述第二覆盖层和所述第一覆盖层。
在上述阵列基板中，所述像素阵列层在所述第一区域中的厚度小于所述像素阵列层在所述第二区域中的厚度，其中，所述第二区域为所述第一分段所对应的区域中，除所述第一区域以外的区域。
在上述阵列基板中，所述第二凹陷部是通过在形成所述第一覆盖层后，去除与第三区域对应的所述第一覆盖层的第二预定厚度，再形成所述数据线和所述第二覆盖层，然后再去除与所述第三区域对应的所述第二覆盖层的第三预定厚度得到的；其中，所述第三区域为所述第二分段在所述像素阵列层中所对应的区域的部分区域。
在上述阵列基板中，所述像素阵列层在所述第三区域中的厚度小于所述像素阵列层在所述第四区域中的厚度，其中，所述第四区域为所述第二分段所对应的区域中，除所述第三区域以外的区域。
在上述阵列基板中，所述第一凹陷部和所述第二凹陷用于使得所述阵列面板上的液体从一个像素单元流动到另一像素单元中。
一种如上述阵列基板的制作方法，所述方法包括以下步骤：在所述基板的所述第一表面上形成所述像素阵列层；在所述像素阵列层上与所述第二分段对应区域形成所述第二凹陷部；以及在所述像素阵列层上与所述第一分段对应区域形成所述第一凹陷部。
在上述阵列基板的制作方法中，所述在所述基板的所述第一表面上形成所述像素阵列层的步骤包括：在所述基板的所述第一表面上形成至少两所述扫描线；在所述扫描线和所述第一表面之上形成所述第一覆盖层；在所述第一覆盖层上形成至少两所述数据线；在所述数据线和所述第一覆盖层之上形成所述第二覆盖层。
在上述阵列基板的制作方法中，所述在所述像素阵列层上与所述第二分段对应区域形成所述第二凹陷部的步骤包括：在形成所述第一覆盖层后，去除与第三区域对应的所述第一覆盖层的第二预定厚度；在所述第一覆盖层上形成所述数据线和所述第二覆盖层；去除与所述第三区域对应的所述第二覆盖层的第三预定厚度，以形成所述第二凹陷部；其中，所述第三区域为所述第二分段在所述像素阵列层中所对应的区域的部分区域。
在上述阵列基板的制作方法中，所述在所述像素阵列层上与所述第一分段对应区域形成所述第一凹陷部的步骤包括：在形成所述第一覆盖层和所述第二覆盖层后，去除与第一区域对应的组合层的第一预定厚度，以形成所述第一凹陷部；其中，所述第一区域为所述第一分段在所述像素阵列层中所对应的区域的部分区域，所述组合层包括所述第二覆盖层和所述第一覆盖层。
 有益效果
相对现有技术，本发明能够使得处于制程阶段的阵列面板上的液体在像素单元之间自由扩散/流动，从而使得所述液体能够均匀地遍布于所述阵列面板之上，而不会被所述阵列面板上的扫描线和数据线蓄起/包围。
 附图说明
图1为本发明的阵列基板的第一实施例的示意图；
图2为图1中A-A’截面的示意图；
图3为图1中B-B’截面的示意图；
图4为本发明的阵列基板的制作方法的第一实施例的流程图；
图5为本发明的阵列基板的制作方法的第二实施例中在基板上形成像素阵列层的步骤的流程图；
图6为本发明的阵列基板的制作方法的第三实施例中在像素阵列层上形成第二凹陷部的步骤的流程图。
 本发明的最佳实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。
参考图1，图2和图3，图1为本发明的阵列基板的第一实施例的示意图，图2为图1中A-A’截面的示意图，图3为图1中B-B’截面的示意图。
本实施例的阵列基板包括基板20和像素阵列层10。所述基板20具有第一表面和第二表面。所述像素阵列层10设置于所述第一表面上。所述像素阵列层10包括扫描线层、第一覆盖层106、数据线层、第二覆盖层105、开关器件层、像素电极层。其中，所述扫描线层包括至少两扫描线101，所述数据线层包括至少两数据线102，所述开关器件层包括至少一个开关器件103（例如，薄膜晶体管），所述像素电极层包括至少一像素电极。
所述扫描线101设置于所述基板20的所述第一表面上，至少两所述扫描线101沿第一方向30以阵列的形式排列，其中，所述扫描线101所在的直线与第二方向40平行，所述第二方向40与所述第一方向30垂直。所述扫描线101是通过在所述基板20的所述第一表面上设置第一金属层（Metal 1），再利用光掩模/光罩（Mask）对所述第一金属层进行图案化处理，然后去除（清洗）所述第一金属层中不需要的部分（所述第一金属层中除所述扫描线101以外的部分）来形成的。
所述第一覆盖层106覆盖于所述扫描线101和所述第一表面之上，所述第一覆盖层106可以是绝缘层或保护层。具体地，所述第一覆盖层106是通过在所述扫描线101和所述第一表面上涂布一层氮化硅（SiNx）材料来形成的。
所述数据线102设置于所述第一覆盖层106之上，至少两所述数据线102沿所述第二方向40以阵列的形式排列，其中，所述数据线102所在的直线与所述第一方向30平行。所述数据线102是通过在所述第一覆盖层106的表面上设置第二金属层（Metal 2），再利用光掩模/光罩对所述第二金属层进行图案化处理，然后去除（清洗）所述第二金属层中不需要的部分（所述第二金属层中除所述数据线102以外的部分）来形成的。
所述第二覆盖层105覆盖于所述数据线102和所述第一覆盖层106之上，所述第一覆盖层106可以是绝缘层或保护层。具体地，所述第二覆盖层105是通过在所述数据线102和所述第一覆盖层106的表面上涂布一层氮化硅材料来形成的。
其中，所述扫描线101具有第一分段1011，所述第一分段1011位于相邻的两所述数据线102之间，所述数据线102具有第二分段1021，所述第二分段1021位于相邻的两所述扫描线101之间，所述像素阵列层10与所述第一分段1011对应的部分设置有第一凹陷部10111，所述像素阵列层10与所述第二分段1021对应的部分设置有第二凹陷部10211，即，所述扫描线101上设置有所述第一凹陷部10111，所述数据线102上设置有所述第二凹陷部10211。
在本实施例中，所述第一凹陷部10111凹陷的方向为第三方向50，其中，所述第三方向50垂直于所述第一表面，并且所述第三方向50为从所述像素阵列层10指向所述基板20的方向。所述第二凹陷部10211凹陷的方向为所述第三方向50。即，所述第一凹陷部10111和所述第二凹陷部10211均朝向所述基板20凹陷。
在本实施例中，相邻的两所述扫描线101和相邻的两所述数据线102围成一像素区域104，所述像素区域104中设置有像素电极（透明电极）。在所述第一方向30上，相邻的任意两个所述像素区域104通过所述第一凹陷部10111连通。在所述第二方向40上，相邻的任意两个所述像素区域104通过所述第二凹陷部10211连通。
所述第一凹陷部10111和所述第二凹陷用于使得本发明的阵列面板上的液体（例如，PI液（Polyimide，聚酰亚胺））能够从一个像素单元流动/扩散到另一像素单元中，即，能够使得阵列面板上的PI液在各个像素单元之间自由流动/扩散，而不被扫描线和数据线所围成的空间蓄起。其中，所述液体（例如，PI液）是在所述阵列面板的制程阶段通过滴入、涂布、喷射等方式设置于所述阵列面板的所述像素阵列层10的表面上的。
在本实施例中，所述第一凹陷部10111是通过在形成所述第一覆盖层106和所述第二覆盖层105后，去除与第一区域107对应的组合层的第一预定厚度得到的。其中，所述第一区域107为所述第一分段1011在所述像素阵列层10中所对应的区域的部分区域，所述组合层包括所述第二覆盖层105和所述第一覆盖层106。即，所述第一预定厚度小于所述第二覆盖层105的厚度，或者，所述第一预定厚度等于所述第二覆盖层105的厚度，或者，所述第一预定厚度大于所述第二覆盖层105的厚度（所述第一凹陷部10111贯穿所述第二覆盖层105，并陷入到所述第一覆盖层106中）。
具体地，所述像素阵列层10在所述第一区域107中的厚度小于所述像素阵列层10在所述第二区域中的厚度，其中，所述第二区域为所述第一分段1011所对应的区域中，除所述第一区域107以外的区域。
在本实施例中，所述第二凹陷部10211是在形成所述第一覆盖层106、所述数据线102以及所述第二覆盖层105的过程中形成的，即，所述第二凹陷部10211是通过在形成所述第一覆盖层106后，去除与第三区域108对应的所述第一覆盖层106的第二预定厚度，再形成所述数据线102和所述第二覆盖层105，然后再去除与所述第三区域108对应的所述第二覆盖层105的第三预定厚度得到的。具体地，所述第二凹陷部10211是在形成所述第一覆盖层106后，去除与第三区域108对应的所述第一覆盖层106的第二预定厚度，再在所述第三区域108和所述第一覆盖层106的表面上形成所述第二金属层，然后将所述第二金属层图案化为所述数据线102，最后在所述第二覆盖层105以及所述数据线102上设置所述第二覆盖层105来形成的，所述第二凹陷部10211还可以进一步地通过去除所述第二覆盖层105的所述第三预定厚度来形成。
其中，所述第三区域108为所述第二分段1021在所述像素阵列层10中所对应的区域的部分区域。
具体地，所述像素阵列层10在所述第三区域108中的厚度小于所述像素阵列层10在所述第四区域中的厚度，其中，所述第四区域为所述第二分段1021所对应的区域中，除所述第三区域108以外的区域。
通过上述技术方案，当阵列面板上在制程阶段设置有液体（例如，PI液）时，所述液体可以通过所述第一凹陷部10111和所述第二凹陷部10211在像素单元之间自由扩散/流动，从而使得所述液体能够均匀地遍布于所述阵列面板之上，而不会被扫描线和数据线蓄起/包围。
参考图4，图4为本发明的阵列基板的制作方法的第一实施例的流程图。
本实施例的阵列基板的制作方法包括以下步骤：
步骤401，在所述基板20的所述第一表面上形成所述像素阵列层10。
步骤402，在所述像素阵列层10上与所述第二分段1021对应区域形成所述第二凹陷部10211。
步骤403，在所述像素阵列层10上与所述第一分段1011对应区域形成所述第一凹陷部10111。
所述第一凹陷部10111和所述第二凹陷用于使得本发明的阵列面板上的液体（例如，PI液（聚酰亚胺））能够从一个像素单元流动/扩散到另一像素单元中，即，能够使得阵列面板上的PI液在各个像素单元之间自由流动/扩散，而不被扫描线和数据线所围成的空间蓄起。其中，所述液体（例如，PI液）是在所述阵列面板的制程阶段通过滴入、涂布、喷射等方式设置于所述阵列面板的所述像素阵列层10的表面上的。
参考图5，图5为本发明的阵列基板的制作方法的第二实施例中在基板20上形成像素阵列层10的步骤的流程图。本实施例与上述第一实施例相似，不同之处在于：
所述在所述基板20的所述第一表面上形成所述像素阵列层10的步骤（即，步骤401）包括：
步骤501，在所述基板20的所述第一表面上形成至少两所述扫描线101。具体地，在所述基板20的所述第一表面上设置第一金属层（Metal 1），再利用光掩模/光罩（Mask）对所述第一金属层进行图案化处理，然后去除（清洗）所述第一金属层中不需要的部分（所述第一金属层中除所述扫描线101以外的部分），以形成所述扫描线101。
步骤502，在所述扫描线101和所述第一表面之上形成所述第一覆盖层106。具体地，在所述扫描线101和所述第一表面上涂布一层氮化硅（SiNx）材料，以形成所述第一覆盖层106。
步骤503，在所述第一覆盖层106上形成至少两所述数据线102。具体地，在所述第一覆盖层106的表面上设置第二金属层（Metal 2），再利用光掩模/光罩对所述第二金属层进行图案化处理，然后去除（清洗）所述第二金属层中不需要的部分（所述第二金属层中除所述数据线102以外的部分），以形成所述数据线102。
步骤504，在所述数据线102和所述第一覆盖层106之上形成所述第二覆盖层105。具体地，在所述数据线102和所述第一覆盖层106的表面上涂布一层氮化硅材料，以形成所述第二覆盖层105。
参考图6，图6为本发明的阵列基板的制作方法的第三实施例中在像素阵列层10上形成第二凹陷部10211的步骤的流程图。本实施例与上述第二实施例相似，不同之处在于：
所述在所述像素阵列层10上与所述第二分段1021对应区域形成所述第二凹陷部10211的步骤（即，步骤402）包括：
步骤601，在形成所述第一覆盖层106后，去除与第三区域108对应的所述第一覆盖层106的第二预定厚度。
步骤602，在所述第一覆盖层106上形成所述数据线102和所述第二覆盖层105。
步骤603，去除与所述第三区域108对应的所述第二覆盖层105的第三预定厚度，以形成所述第二凹陷部10211。
即，所述步骤601、所述步骤602和所述步骤603为：
所述第二凹陷部10211是在形成所述第一覆盖层106、所述数据线102以及所述第二覆盖层105的过程中形成的。
具体地，在形成所述第一覆盖层106后，去除与第三区域108对应的所述第一覆盖层106的第二预定厚度，再在所述第三区域108和所述第一覆盖层106的表面上形成所述第二金属层，然后将所述第二金属层图案化为所述数据线102，最后在所述第二覆盖层105以及所述数据线102上设置所述第二覆盖层105来形成所述第二凹陷部10211。
进一步地，所述步骤402还可以包括：
去除所述第二覆盖层105的所述第三预定厚度来形成所述第二凹陷部10211。
其中，所述第三区域108为所述第二分段1021在所述像素阵列层10中所对应的区域的部分区域。
具体地，所述像素阵列层10在所述第三区域108中的厚度小于所述像素阵列层10在所述第四区域中的厚度，其中，所述第四区域为所述第二分段1021所对应的区域中，除所述第三区域108以外的区域。
所述在所述像素阵列层10上与所述第一分段1011对应区域形成所述第一凹陷部10111的步骤（即，步骤403）包括：
在形成所述第一覆盖层106和所述第二覆盖层105后，去除与第一区域107对应的组合层的第一预定厚度，以形成所述第一凹陷部10111，所述第一区域107为所述第一分段1011在所述像素阵列层10中所对应的区域的部分区域，所述组合层包括所述第二覆盖层105和所述第一覆盖层106。即，所述第一预定厚度小于所述第二覆盖层105的厚度，或者，所述第一预定厚度等于所述第二覆盖层105的厚度，或者，所述第一预定厚度大于所述第二覆盖层105的厚度（所述第一凹陷部10111贯穿所述第二覆盖层105，并陷入到所述第一覆盖层106中）。
具体地，所述像素阵列层10在所述第一区域107中的厚度小于所述像素阵列层10在所述第二区域中的厚度，其中，所述第二区域为所述第一分段1011所对应的区域中，除所述第一区域107以外的区域。
通过上述技术方案，当阵列面板上在制程阶段设置有液体（例如，PI液）时，所述液体可以通过所述第一凹陷部10111和所述第二凹陷部10211在像素单元之间自由扩散/流动，从而使得所述液体能够均匀地遍布于所述阵列面板之上，而不会被扫描线和数据线蓄起/包围。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (20)

  1. 一种阵列基板，其中
    所述阵列基板包括：
    一基板，具有第一表面和第二表面；以及
    一像素阵列层，设置于所述第一表面上，其中，所述像素阵列层包括：
    至少两扫描线，设置于所述第一表面上，至少两所述扫描线沿第一方向以阵列的形式排列，其中，所述扫描线所在的直线与第二方向平行，所述第二方向与所述第一方向垂直；
    一第一覆盖层，覆盖于所述扫描线和所述第一表面之上；
    至少两数据线，设置于所述第一覆盖层之上，至少两所述数据线沿所述第二方向以阵列的形式排列，其中，所述数据线所在的直线与所述第一方向平行；以及
    一第二覆盖层，覆盖于所述数据线和所述第一覆盖层之上；
    其中，所述扫描线具有第一分段，所述第一分段位于相邻的两所述数据线之间，所述数据线具有第二分段，所述第二分段位于相邻的两所述扫描线之间，所述像素阵列层与所述第一分段对应的部分设置有第一凹陷部，所述像素阵列层与所述第二分段对应的部分设置有第二凹陷部；
    所述扫描线是通过在所述基板的所述第一表面上设置第一金属层，再利用光掩模对所述第一金属层进行图案化处理，然后去除所述第一金属层中除所述扫描线以外的部分来形成的。
  2. 根据权利要求1所述的阵列基板，其中
    所述第一凹陷部凹陷的方向为第三方向，其中，所述第三方向垂直于所述第一表面，并且所述第三方向为从所述像素阵列层指向所述基板的方向；
    所述第二凹陷部凹陷的方向为所述第三方向。
  3. 根据权利要求2所述的阵列基板，其中
    相邻的两所述扫描线和相邻的两所述数据线围成一像素区域；
    在所述第一方向上相邻的任意两个所述像素区域通过所述第一凹陷部连通；
    在所述第二方向上相邻的任意两个所述像素区域通过所述第二凹陷部连通。
  4. 根据权利要求3所述的阵列基板，其中
    所述第一凹陷部是通过在形成所述第一覆盖层和所述第二覆盖层后，去除与第一区域对应的组合层的第一预定厚度得到的；
    其中，所述第一区域为所述第一分段在所述像素阵列层中所对应的区域的部分区域，所述组合层包括所述第二覆盖层和所述第一覆盖层。
  5. 根据权利要求4所述的阵列基板，其中
    所述像素阵列层在所述第一区域中的厚度小于所述像素阵列层在所述第二区域中的厚度，其中，所述第二区域为所述第一分段所对应的区域中，除所述第一区域以外的区域。
  6. 根据权利要求3所述的阵列基板，其中
    所述第二凹陷部是通过在形成所述第一覆盖层后，去除与第三区域对应的所述第一覆盖层的第二预定厚度，再形成所述数据线和所述第二覆盖层，然后再去除与所述第三区域对应的所述第二覆盖层的第三预定厚度得到的；
    其中，所述第三区域为所述第二分段在所述像素阵列层中所对应的区域的部分区域。
  7. 根据权利要求6所述的阵列基板，其中
    所述像素阵列层在所述第三区域中的厚度小于所述像素阵列层在所述第四区域中的厚度，其中，所述第四区域为所述第二分段所对应的区域中，除所述第三区域以外的区域。
  8. 根据权利要求1所述的阵列基板，其中
    所述第一凹陷部和所述第二凹陷用于使得所述阵列面板上的液体从一个像素单元流动到另一像素单元中。
  9. 一种阵列基板，其中
    所述阵列基板包括：
    一基板，具有第一表面和第二表面；以及
    一像素阵列层，设置于所述第一表面上，其中，所述像素阵列层包括：
    至少两扫描线，设置于所述第一表面上，至少两所述扫描线沿第一方向以阵列的形式排列，其中，所述扫描线所在的直线与第二方向平行，所述第二方向与所述第一方向垂直；
    一第一覆盖层，覆盖于所述扫描线和所述第一表面之上；
    至少两数据线，设置于所述第一覆盖层之上，至少两所述数据线沿所述第二方向以阵列的形式排列，其中，所述数据线所在的直线与所述第一方向平行；以及
    一第二覆盖层，覆盖于所述数据线和所述第一覆盖层之上；
    其中，所述扫描线具有第一分段，所述第一分段位于相邻的两所述数据线之间，所述数据线具有第二分段，所述第二分段位于相邻的两所述扫描线之间，所述像素阵列层与所述第一分段对应的部分设置有第一凹陷部，所述像素阵列层与所述第二分段对应的部分设置有第二凹陷部。
  10. 根据权利要求9所述的阵列基板，其中
    所述第一凹陷部凹陷的方向为第三方向，其中，所述第三方向垂直于所述第一表面，并且所述第三方向为从所述像素阵列层指向所述基板的方向；
    所述第二凹陷部凹陷的方向为所述第三方向。
  11. 根据权利要求10所述的阵列基板，其中
    相邻的两所述扫描线和相邻的两所述数据线围成一像素区域；
    在所述第一方向上相邻的任意两个所述像素区域通过所述第一凹陷部连通；
    在所述第二方向上相邻的任意两个所述像素区域通过所述第二凹陷部连通。
  12. 根据权利要求11所述的阵列基板，其中
    所述第一凹陷部是通过在形成所述第一覆盖层和所述第二覆盖层后，去除与第一区域对应的组合层的第一预定厚度得到的；
    其中，所述第一区域为所述第一分段在所述像素阵列层中所对应的区域的部分区域，所述组合层包括所述第二覆盖层和所述第一覆盖层。
  13. 根据权利要求12所述的阵列基板，其中
    所述像素阵列层在所述第一区域中的厚度小于所述像素阵列层在所述第二区域中的厚度，其中，所述第二区域为所述第一分段所对应的区域中，除所述第一区域以外的区域。
  14. 根据权利要求11所述的阵列基板，其中
    所述第二凹陷部是通过在形成所述第一覆盖层后，去除与第三区域对应的所述第一覆盖层的第二预定厚度，再形成所述数据线和所述第二覆盖层，然后再去除与所述第三区域对应的所述第二覆盖层的第三预定厚度得到的；
    其中，所述第三区域为所述第二分段在所述像素阵列层中所对应的区域的部分区域。
  15. 根据权利要求14所述的阵列基板，其中
    所述像素阵列层在所述第三区域中的厚度小于所述像素阵列层在所述第四区域中的厚度，其中，所述第四区域为所述第二分段所对应的区域中，除所述第三区域以外的区域。
  16. 根据权利要求9所述的阵列基板，其中
    所述第一凹陷部和所述第二凹陷用于使得所述阵列面板上的液体从一个像素单元流动到另一像素单元中。
  17. 一种如权利要求9所述的阵列基板的制作方法，其中
    所述方法包括以下步骤：
    在所述基板的所述第一表面上形成所述像素阵列层；
    在所述像素阵列层上与所述第二分段对应区域形成所述第二凹陷部；以及
    在所述像素阵列层上与所述第一分段对应区域形成所述第一凹陷部。
  18. 根据权利要求17所述的阵列基板的制作方法，其中
    所述在所述基板的所述第一表面上形成所述像素阵列层的步骤包括：
    在所述基板的所述第一表面上形成至少两所述扫描线；
    在所述扫描线和所述第一表面之上形成所述第一覆盖层；
    在所述第一覆盖层上形成至少两所述数据线；
    在所述数据线和所述第一覆盖层之上形成所述第二覆盖层。
  19. 根据权利要求18所述的阵列基板的制作方法，其中
    所述在所述像素阵列层上与所述第二分段对应区域形成所述第二凹陷部的步骤包括：
    在形成所述第一覆盖层后，去除与第三区域对应的所述第一覆盖层的第二预定厚度；
    在所述第一覆盖层上形成所述数据线和所述第二覆盖层；
    去除与所述第三区域对应的所述第二覆盖层的第三预定厚度，以形成所述第二凹陷部；
    其中，所述第三区域为所述第二分段在所述像素阵列层中所对应的区域的部分区域。
  20. 根据权利要求18所述的阵列基板的制作方法，其中
    所述在所述像素阵列层上与所述第一分段对应区域形成所述第一凹陷部的步骤包括：
    在形成所述第一覆盖层和所述第二覆盖层后，去除与第一区域对应的组合层的第一预定厚度，以形成所述第一凹陷部；
    其中，所述第一区域为所述第一分段在所述像素阵列层中所对应的区域的部分区域，所述组合层包括所述第二覆盖层和所述第一覆盖层。
PCT/CN2014/083204 2014-07-01 2014-07-29 阵列基板及其制作方法 Ceased WO2016000288A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410310755.1A CN104122723B (zh) 2014-07-01 2014-07-01 阵列基板及其制作方法
CN201410310755.1 2014-07-01

Publications (1)

Publication Number Publication Date
WO2016000288A1 true WO2016000288A1 (zh) 2016-01-07

Family

ID=51768197

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/083204 Ceased WO2016000288A1 (zh) 2014-07-01 2014-07-29 阵列基板及其制作方法

Country Status (2)

Country Link
CN (1) CN104122723B (zh)
WO (1) WO2016000288A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101527281A (zh) * 2008-03-07 2009-09-09 中华映管股份有限公司 有源元件阵列基板及其制造方法
CN101673017A (zh) * 2009-10-28 2010-03-17 友达光电股份有限公司 主动元件阵列基板及其制造方法
JP2012155198A (ja) * 2011-01-27 2012-08-16 Seiko Epson Corp 電気光学装置及び電子機器
CN102723310A (zh) * 2012-07-02 2012-10-10 深圳市华星光电技术有限公司 一种阵列基板的制作方法、阵列基板和液晶显示装置
CN103605241A (zh) * 2013-11-21 2014-02-26 深圳市华星光电技术有限公司 一种液晶显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04320212A (ja) * 1991-04-19 1992-11-11 Sony Corp 液晶表示装置
JP3636641B2 (ja) * 1999-08-20 2005-04-06 セイコーエプソン株式会社 電気光学装置
JP2006202523A (ja) * 2005-01-18 2006-08-03 Hitachi Displays Ltd 画像表示装置
CN101533805B (zh) * 2008-03-13 2010-12-15 中华映管股份有限公司 像素结构及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101527281A (zh) * 2008-03-07 2009-09-09 中华映管股份有限公司 有源元件阵列基板及其制造方法
CN101673017A (zh) * 2009-10-28 2010-03-17 友达光电股份有限公司 主动元件阵列基板及其制造方法
JP2012155198A (ja) * 2011-01-27 2012-08-16 Seiko Epson Corp 電気光学装置及び電子機器
CN102723310A (zh) * 2012-07-02 2012-10-10 深圳市华星光电技术有限公司 一种阵列基板的制作方法、阵列基板和液晶显示装置
CN103605241A (zh) * 2013-11-21 2014-02-26 深圳市华星光电技术有限公司 一种液晶显示面板

Also Published As

Publication number Publication date
CN104122723A (zh) 2014-10-29
CN104122723B (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
WO2016176889A1 (zh) 阵列基板及液晶显示面板
WO2014146291A1 (zh) 薄膜晶体管及其像素单元的制造方法
WO2019085067A1 (zh) 液晶显示面板及其制备方法
WO2016119280A1 (zh) 氧化物薄膜晶体管及其制作方法
WO2018006479A1 (zh) 阵列基板及其制作方法、以及液晶显示面板
WO2016074262A1 (zh) 一种coa阵列基板及液晶显示面板
WO2016008184A1 (zh) 一种显示面板及显示装置
WO2019024302A1 (zh) Oled显示面板的柔性基底及其制备方法
WO2018176566A1 (zh) 一种阵列基板的制作方法及阵列基板
WO2015172396A1 (zh) 一种柔性显示器的制作方法
WO2018176569A1 (zh) Coa阵列基板及液晶显示面板
WO2017067062A1 (zh) 一种双栅极薄膜晶体管及其制作方法、以及阵列基板
WO2018148997A1 (zh) 一种阵列基板及其制作方法
WO2016061776A1 (zh) 一种柔性衬底基板的制作方法
WO2016070401A1 (zh) 曲面显示面板及曲面显示装置
WO2019071675A1 (zh) 一种薄膜晶体管及其制作方法
WO2018233180A1 (zh) 一种金属线的制作方法及阵列基板
WO2019041480A1 (zh) Coa显示面板及其制作方法、coa显示装置
WO2016019606A1 (zh) 一种阵列基板及其制作方法
WO2016090690A1 (zh) 一种ltps像素单元及其制造方法
WO2017128597A1 (zh) 液晶显示面板、tft基板及其制造方法
WO2017049663A1 (zh) 一种彩膜阵列基板及其制造方法、显示装置
WO2016123819A1 (zh) 触控显示面板的制作方法
WO2016149958A1 (zh) 液晶显示面板、阵列基板及其薄膜晶体管的制造方法
WO2017015940A1 (zh) 一种阵列基板及其制作方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14896384

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14896384

Country of ref document: EP

Kind code of ref document: A1