JPH04320212A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH04320212A
JPH04320212A JP3088743A JP8874391A JPH04320212A JP H04320212 A JPH04320212 A JP H04320212A JP 3088743 A JP3088743 A JP 3088743A JP 8874391 A JP8874391 A JP 8874391A JP H04320212 A JPH04320212 A JP H04320212A
Authority
JP
Japan
Prior art keywords
liquid crystal
bus line
groove
picture element
crystal molecules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3088743A
Other languages
English (en)
Inventor
Takuo Sato
佐藤 拓生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3088743A priority Critical patent/JPH04320212A/ja
Publication of JPH04320212A publication Critical patent/JPH04320212A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、それぞれスイッチング
トランジスタを有する複数の画素がマトリックス配列さ
れたアクティブマトリックス型の液晶表示装置に関する
【0002】
【従来の技術】従来、この種の液晶表示装置としては、
例えば、図5に示すようなものが知られている。かかる
従来例にあっては、ガラス基板20上に、液晶セルを駆
動するための薄膜トランジスタ(TFT)21と、この
薄膜トランジスタ21に選択信号及び画像信号を供給す
るための直交するゲートバスライン22及び信号バスラ
イン23と、画素電極24等が形成された基板、いわゆ
るTFT基板25と、このTFT基板25に対向配置さ
れ、TFT基板25との間に液晶層(例えばツイストネ
マテック液晶層)26を保持する対向基板27とにより
構成されている。尚、対向基板27には対向電極28が
形成されている。これらのゲートバスライン22、信号
バスライン23及び薄膜トランジスタ21の各部は、そ
の頂面が表示電極24の上面より1〜1.5μm程度高
い位置にあり、画素電極24との間に斜面Sが形成され
ている。この構成は正スタガ型、逆スタガ型ともに同様
である。そして、これらの画素電極24、ゲートバスラ
イン22、信号バスライン23及び薄膜トランジスタ2
1の上には、図示はしないが液晶分子の配向方向を規定
するために配向膜が塗布され、さらに対向基板側にも配
向膜が塗布されている。上述のTFT基板25及び対向
基板26の配向膜には、図6に示すように、それぞれの
配向方向が垂直に交わるようにラビングがなされる。こ
れにより、液晶分子はラビング方向前方に向ってわずか
にティルトし、即ちラビング方向前方が上を向くような
状態になり(プレティルト)、それぞれの基板のラビン
グ方向に沿って配向される。そして、液晶層26に電界
を印加すると、プレティルト状態の液晶分子は、上を向
いた部分がさらに立ち上がり、光が通過するようになる
。液晶表示装置は、このような原理を利用し、液晶に印
加する電界を制御することにより画像の表示を行うもの
である。
【0003】
【発明が解決しようとする課題】しかしながら、かかる
従来例の場合、画素電極24と信号バスライン23等間
の斜面Sの存在によりその部分近傍のコントラストが悪
くなるという問題があった。すなわち、従来例において
液晶層26に電界を印加した場合には、図7に示すよう
に液晶分子1がティルト状態になるが、画素電極1側の
ラビング方向後方の斜面S近傍においては、液晶分子1
が正常な方向と逆方向にティルトし(リバースティルト
)、この部分にディスクリネーションが発生する。かか
るディスクリネーション領域は、電界ON時も光を透過
させてしまうため、特にノーマリーホワイト形の装置に
あってはコントラストが低下し、表示品質が悪化すると
いう問題があった。
【0004】この問題を解決するため、例えば特願昭6
3−70230号公報に示されるように、画素電極下部
にゲート絶縁膜と層間絶縁膜を堆積する方法も案出され
ているが、これではゲートバスライン及び信号バスライ
ンの厚み分の高低差は軽減されず、リバースティルトド
メインの発生を防止するには不十分であった。また、例
えば特願平2−134620号公報に示されるように、
ゲートバスライン及び信号バスライン側面を階段状若し
くはテーパ状に形成する方法も案出されているが、この
方法でもゲートバスライン及び信号バスラインの厚み分
の高低差は大きく改善されず、リバースティルトドメイ
ンの発生を充分に防止することは困難であった。
【0005】ところで、このようなリバーススティルト
ドメインの発生条件を調べたところ、表1に示す結果が
得られた。
【0006】
【表1】
【0007】表1から理解されるように、ラビング方向
後方において、バスラインによる斜面と、信号バスライ
ン及び画素電極間の電界が共にリバースティルトを誘起
するように働き且つその電界が強いときにリバースティ
ルトドメインが発生することが判明した。尚、これまで
便宜上TFT基板25上のラビング方向を基準に説明し
たが、90°ツイストネマティック形の装置の場合液晶
分子は90゜ツイストしているので、例えば対向基板2
6のラビング方向前方側でも図7に示すような状態にな
り、リバースティルトドメインが発生する。
【0008】本発明は従来例のかかる点に鑑みてなされ
たもので、その目的とするところは、リバースティルト
ドメインの発生を防止し、表示画像のコントラストを大
幅に向上しうる液晶表示装置を提供することにある。
【0009】
【課題を解決するための手段】本発明は、例えば図1乃
至図3に示すように、第1の基板5と、この第1の基板
5に対向して配された第2の基板10と、これら第1及
び第2の基板5,10間に保持された液晶11とを有し
、この第1の基板5に、薄膜トランジスタ2と、この薄
膜トランジスタ2のドレイン20に接続された画素電極
1と、上記薄膜トランジスタ2のゲート2Gに接続され
たゲートバスライン3と、上記薄膜トランジスタ2のソ
ース25に接続された信号バスライン4とを形成した液
晶表示装置において、画素電極1とバスライン3,4と
の間に溝を形成してなるものである。
【0010】
【作用】かかる構成を有する本発明にあっては、画素電
極1とバスライン3,4との間に溝9を形成したことか
ら、リバースティルトドメインが発生する領域において
、画素電極1側の溝9の斜面9aにより液晶分子Lに対
し正常ティルトを強く誘起する力が働く。このためバス
ライン側の斜面9bにより誘起されたリバースティルト
状態の液晶分子Lbは正常ティルト状態の液晶分子La
に阻止され、画素電極1上へ拡がらないので、画素上に
ディスククリネーションが存在することなく、これに起
因する光の漏れを防止することができる。
【0011】
【実施例】以下、本発明に係る液晶表示装置の実施例に
ついて図面を参照して説明する。
【0012】図1は本実施例の要部を示す断面図、図2
は同実施例の要部を示す平面図である。図2において、
1は画素(液晶セル)を構成する透明な画素電極、2は
画素を駆動するためのスイッチング用の薄膜トランジス
タを示す。画素電極1の各行間には、各画素の行を選択
するゲートバスライン3が配置され、画素電極の各列間
には、画像信号を供給するための信号バスライン4が配
置される。そして、薄膜トランジスタ2のドレイン2D
が画素電極1に接続される一方、ソース2Sが信号バス
ライン4に接続され、さらに、ゲート2Gがゲートバス
ライン3に接続されている。尚、ゲート2G及びゲート
バスライン3は共通に形成され、例えば不純物をドープ
した多結晶シリコン膜からなり、その厚みは3500Å
である。また、この多結晶シリコン膜が一部信号バスラ
イン4に沿うように延長され、この延長部と、後述のゲ
ート絶縁膜7を介して対向するゲートバスライン3の一
部信号バスライン4に沿う延長部との間でストレージ容
量Csが形成される。
【0013】すなわち、図1に示すように、ガラス又は
石英ガラスからなる絶縁基板5上に、薄膜トランジスタ
2を構成する多結晶シリコン膜6が形成され、この多結
晶シリコン膜6上に、ゲート絶縁膜7を介して上述のゲ
ートバスライン3の延長部が形成される。
【0014】さらに、ゲートバスライン3を覆うように
全面に例えばPSG(シリコンゲートガラス)膜からな
る層間絶縁膜8が形成され、この層間絶縁膜8上に例え
ばアルミニウムからなる信号バスライン4が形成されて
いる。ここで、層間絶縁膜8と信号バスライン4は、そ
れぞれ6000Åの厚みを有している。そして、各信号
バスライン4及びゲートバスライン3間には、層間絶縁
膜8上に例えばITO(酸化インジウム錫)膜による透
明導電膜即ち画素電極1が形成されている。尚、画素電
極1と、信号バスライン4及びゲートバスライン3との
間には、後述の溝9が形成されている。
【0015】また、ガラス等からなるもう一方の絶縁基
板10が上述の絶縁基板5に対向して配置され、これら
両基板5,10間に液晶層(例えばツイストネマティッ
ク液晶層)11が封入されて液晶表示装置が構成される
。そして、絶縁基板10の全面には対向電極12が形成
され、その内面の配線部分(ゲートバスライン3、信号
バスライン4等が存在する部分)及び薄膜トランジスタ
2に対応する部分に光遮蔽層13が形成されている。 尚、図示はしないが両基板5,10上に形成されたこれ
らの各部分には配向膜が形成され、直交する方向にラビ
ングがなされている。
【0016】次に、上述の溝9について説明する。図2
に示すように、この溝9は、画素電極1の回りに沿って
、即ち、信号バスライン4、ゲートバスライン3及び薄
膜トランジスタ2との間の層間絶縁膜8上に形成されて
おり、また、図1の光遮蔽層13によって隠れる部分、
即ち表示画素領域以外の領域に形成されている。そして
、この溝9は、2μmの幅で形成され、0.3μmの深
さを有している。
【0017】この溝9を設けたことによって、液晶層1
1中の液晶分子は、次のような挙動を示すことになる。 尚、以下、画素電極1側のラビング方向を基準に説明す
る。すなわち、液晶層11に電界を印加すると、図3に
示すように液晶分子Lがティルト状態になり、画素電極
1側のラビング方向後方であるB領域にリバースティル
トドメインが発生するが、本実施例においては溝9の画
素電極1側の斜面9aにより液晶分子Lに対し正常ティ
ルトを強く誘起する力が働くため、同図に示すように、
反対側の斜面9bにより誘起されたリバースティルト状
態の液晶分子Lbが正常ティルト状態の液晶分子Laに
阻止されるようになる。この結果、リバースティルトド
メインは画素電極1上へ拡がらないので、画素上にはデ
ィスクリネーションが存在しなくなる。
【0018】一方、画素電極1側のラビング方向前方で
あるA領域においては、液晶分子Lcに対し溝9の画素
電極1側の斜面9cによりリバースティルトを強く誘起
する力が働くが、この領域には正常ティルトを誘起する
電界が存在するため、リバースティルトドメインはほと
んど発生しない。
【0019】このように本実施例によれば、電界印加時
における液晶層11の光の漏れを防止することができる
ので、特にノーマリーホワイト形の装置において表示品
質を大幅に(コントラスト100以上)向上させること
ができる。
【0020】一方、このような溝9を形成しない装置を
作成したところ、ディスクリネーションが発生し、光が
漏れるためコントラストは20程度にとどまることが確
認された。
【0021】尚、上述の実施例においては、バスライン
の両側に溝を形成するようにしたが、本発明はこれに限
られるものではなく、リバースティルトドメインが発生
する領域に限って溝を形成するようにしてもよい。これ
は、図3のB領域にのみ溝を形成することを意味し、例
えば少なくとも信号バスライン4と画素電極1との間に
溝9を形成し、また、例えば90°ツイストネマティッ
ク液晶層を用いる場合、平面的に見れば、図4(a),
(b)に示すように、画素電極1側のラビング方向後方
側及び対向電極12側のラビング方向前方側に溝9を形
成することになる。
【0022】また、上述の実施例においては、溝を表示
画素領域以外の領域に形成するようにしたが、本発明は
これに限られるものではなく、表示画素領域にかかるよ
うに形成してもよい。ただし、画素電極を大きくするた
めには、表示画素領域以外の領域に溝を形成することが
好ましい。
【0023】さらに、上述の実施例においては、層間絶
縁膜に溝を形成するようにしたが、本発明はこれに限ら
れるものではなく、絶縁基板上に溝を形成するようにし
てもよい。
【0024】さらにまた、溝の深さ及び幅についても上
述の実施例の値に限られることはなく、液晶分子の正常
ティルトを誘起するに充分な斜面が形成されれば他の値
でもよい。上述の実施例の場合にあっては、0.3μm
以上の深さ及び1〜5μmの幅を有する溝を形成するこ
とが好ましい。尚、溝の幅が広過ぎると画素の開口率が
小さくなるので、このことを考慮する必要がある。
【0025】加えて、本発明は薄膜トランジスタとして
プレーナ形、正スタガ形又は逆スタガ形のいずれを用い
た液晶表示装置に適用可能であることはもちろんである
。また、本発明はノーマリーホワイト形、ノーマリーブ
ラック形のいずれにも適用しうるが、特にノーマリーホ
ワイト形の装置に対して高い効果を奏するものである。
【0026】
【発明の効果】以上述べたように本発明にあっては、画
素電極とバスラインとの間に溝を形成したことによって
、画素上におけるディスクリネーションの発生を防止し
て光の漏れをなくすことができ、これにより表示画像の
コントラストを上昇して表示品質を大幅に向上させるこ
とが可能になる。
【図面の簡単な説明】
【図1】本発明の実施例の要部断面図である。
【図2】同実施例の要部平面図である。
【図3】同実施例におけるティルト状態を示す説明図で
ある。
【図4】本発明の他の実施例を示す要部平面図である。
【図5】従来例の要部断面図である。
【図6】ラビング方向を示すための斜視図である。
【図7】従来例におけるリバースティルトドメインの発
生状態を示す説明図である。
【符号の説明】
1  画素電極 2  薄膜トランジスタ 3  ゲートバスライン 4  信号バスライン 5  絶縁基板 8  層間絶縁膜 9  溝 9a,9b,9c  斜面 10  絶縁基板 11  液晶層 L,La,Lb,Lc  液晶分子

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  第1の基板と、この第1の基板に対向
    して配された第2の基板と、これら第1及び第2の基板
    間に保持された液晶とを有し、この第1の基板に、薄膜
    トランジスタと、この薄膜トランジスタのドレインに接
    続された画素電極と、上記薄膜トランジスタのゲートに
    接続されたゲートバスラインと、上記薄膜トランジスタ
    のソースに接続された信号バスラインとを形成した液晶
    表示装置において、上記画素電極と上記バスラインとの
    間に溝を形成してなることを特徴とする液晶表示装置。
JP3088743A 1991-04-19 1991-04-19 液晶表示装置 Pending JPH04320212A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3088743A JPH04320212A (ja) 1991-04-19 1991-04-19 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3088743A JPH04320212A (ja) 1991-04-19 1991-04-19 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH04320212A true JPH04320212A (ja) 1992-11-11

Family

ID=13951399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3088743A Pending JPH04320212A (ja) 1991-04-19 1991-04-19 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH04320212A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0603866A1 (en) * 1992-12-25 1994-06-29 Sony Corporation Active matrix substrate
KR100435819B1 (ko) * 1999-12-20 2004-06-12 엔이씨 엘씨디 테크놀로지스, 엘티디. 배향 분할형 액정 표시 장치, 그 제조 방법, 및 화상 표시방법
CN104122723A (zh) * 2014-07-01 2014-10-29 深圳市华星光电技术有限公司 阵列基板及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0603866A1 (en) * 1992-12-25 1994-06-29 Sony Corporation Active matrix substrate
KR100435819B1 (ko) * 1999-12-20 2004-06-12 엔이씨 엘씨디 테크놀로지스, 엘티디. 배향 분할형 액정 표시 장치, 그 제조 방법, 및 화상 표시방법
US6768530B2 (en) 1999-12-20 2004-07-27 Nec Corporation Orientation division type liquid crystal display, fabrication method thereof and image display method
US6927822B2 (en) 1999-12-20 2005-08-09 Nec Lcd Technologies Orientation division type liquid crystal display, fabrication method thereof and image display method
CN104122723A (zh) * 2014-07-01 2014-10-29 深圳市华星光电技术有限公司 阵列基板及其制作方法

Similar Documents

Publication Publication Date Title
JP5372858B2 (ja) 液晶表示装置用薄膜トランジスタ基板
US6972811B2 (en) Pixel electrode structure for liquid crystal display
US6400436B1 (en) In-plane switching mode liquid crystal display device with specific arrangement of common bus line, data electrode and common electrode
US6950167B2 (en) Liquid crystal display device
JP4287628B2 (ja) 液晶表示装置および液晶表示装置の製造方法
US20070200990A1 (en) Liquid crystal display device
JP4554798B2 (ja) 液晶表示装置及びその製造方法
JP2828990B2 (ja) 液晶表示素子
JP4287514B2 (ja) 複合電界方式の液晶表示素子
JP2003043514A (ja) 多重ドメイン液晶表示装置
JP2000292801A (ja) 液晶表示装置
JP2934875B2 (ja) マトリックス型液晶表示装置
JPH09230387A (ja) マトリックス型液晶表示装置
JP4407677B2 (ja) 横電界方式の液晶表示パネル
JPH06273798A (ja) 液晶表示パネル
JP3043211B2 (ja) 液晶表示装置
JP2005091819A (ja) 液晶表示装置
JP4099324B2 (ja) 液晶表示装置
JPH04305625A (ja) 液晶表示装置
JP2979458B2 (ja) マトリックス型液晶表示装置
JPH04323625A (ja) 液晶表示装置
JPH04320212A (ja) 液晶表示装置
JP3847403B2 (ja) 液晶表示装置
JPH0980473A (ja) 液晶表示素子
JP2004163746A (ja) 液晶表示装置