CN104122723B - 阵列基板及其制作方法 - Google Patents
阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN104122723B CN104122723B CN201410310755.1A CN201410310755A CN104122723B CN 104122723 B CN104122723 B CN 104122723B CN 201410310755 A CN201410310755 A CN 201410310755A CN 104122723 B CN104122723 B CN 104122723B
- Authority
- CN
- China
- Prior art keywords
- layer
- cover layer
- region
- segmentation
- depressed part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 230000000994 depressogenic effect Effects 0.000 claims abstract description 60
- 230000011218 segmentation Effects 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 239000007788 liquid Substances 0.000 abstract description 26
- 235000008429 bread Nutrition 0.000 abstract description 17
- 239000010410 layer Substances 0.000 description 162
- 239000002184 metal Substances 0.000 description 25
- 210000004027 cell Anatomy 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000011435 rock Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000004064 recycling Methods 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种阵列基板及其制作方法，该阵列基板包括：一基板，具有第一表面和第二表面；以及一像素阵列层，设置于第一表面上，其中，像素阵列层包括：至少两扫描线，设置于第一表面上；一第一覆盖层，覆盖于扫描线和第一表面之上；至少两数据线，设置于第一覆盖层之上；以及一第二覆盖层，覆盖于数据线和第一覆盖层之上；其中，扫描线具有第一分段，第一分段位于相邻的两数据线之间，数据线具有第二分段，第二分段位于相邻的两扫描线之间，像素阵列层与第一分段对应的部分设置有第一凹陷部，像素阵列层与第二分段对应的部分设置有第二凹陷部。本发明能使得处于制程阶段的阵列面板上的液体不会被所述阵列面板上的扫描线和数据线蓄起/包围。
Description
【技术领域】
本发明涉及显示技术领域，特别涉及一种阵列基板及其制作方法。
【背景技术】
传统的显示面板中一般都会包括扫描线(Scan Line/GateLine)和数据线(Data Line)，为了降低扫描线和数据线的阻抗，改善显示面板的显示品质，传统的技术一般都会增加所述扫描线和所述数据线所对应的金属层的厚度，此时，所述扫描线和所述数据线的段差(厚度)增加，因此，所述扫描线和所述数据线所围成的空间类似于一水池。
在显示面板的制程中，特别是在阵列基板上涂布PI(聚酰亚胺)液的过程(即，Cell(液晶盒)PI(Polyimide，聚酰亚胺)制程)中，PI液是一滴一滴地滴在阵列基板上的，由于上述“水池”的存在，所述PI液在所述阵列基板上扩散(不沾)较难，所述PI液在所述阵列基板上无法良好地流动/扩散。
故，有必要提出一种新的技术方案，以解决上述技术问题。
【发明内容】
本发明的目的在于提供一种阵列基板及其制作方法，其能使得处于制程阶段的阵列面板上的液体不会被所述阵列面板上的扫描线和数据线蓄起/包围。
为解决上述问题，本发明的技术方案如下：
一种阵列基板，所述阵列基板包括：一基板，具有第一表面和第二表面；以及一像素阵列层，设置于所述第一表面上，其中，所述像素阵列层包括：至少两扫描线，设置于所述第一表面上，至少两所述扫描线沿第一方向以阵列的形式排列，其中，所述扫描线所在的直线与第二方向平行，所述第二方向与所述第一方向垂直；一第一覆盖层，覆盖于所述扫描线和所述第一表面之上；至少两数据线，设置于所述第一覆盖层之上，至少两所述数据线沿所述第二方向以阵列的形式排列，其中，所述数据线所在的直线与所述第一方向平行；以及一第二覆盖层，覆盖于所述数据线和所述第一覆盖层之上；其中，所述扫描线具有第一分段，所述第一分段位于相邻的两所述数据线之间，所述数据线具有第二分段，所述第二分段位于相邻的两所述扫描线之间，所述像素阵列层与所述第一分段对应的部分设置有第一凹陷部，所述像素阵列层与所述第二分段对应的部分设置有第二凹陷部；所述第一凹陷部凹陷的方向为第三方向，其中，所述第三方向垂直于所述第一表面，并且所述第三方向为从所述像素阵列层指向所述基板的方向；所述第二凹陷部凹陷的方向为所述第三方向；相邻的两所述扫描线和相邻的两所述数据线围成一像素区域；在所述第一方向上相邻的任意两个所述像素区域通过所述第一凹陷部连通；在所述第二方向上相邻的任意两个所述像素区域通过所述第二凹陷部连通。
在上述阵列基板中，所述第一凹陷部是通过在形成所述第一覆盖层和所述第二覆盖层后，去除与第一区域对应的组合层的第一预定厚度得到的；其中，所述第一区域为所述第一分段在所述像素阵列层中所对应的区域的部分区域，所述组合层包括所述第二覆盖层和所述第一覆盖层。
在上述阵列基板中，所述像素阵列层在所述第一区域中的厚度小于所述像素阵列层在第二区域中的厚度，其中，所述第二区域为所述第一分段所对应的区域中，除所述第一区域以外的区域。
在上述阵列基板中，所述第二凹陷部是通过在形成所述第一覆盖层后，去除与第三区域对应的所述第一覆盖层的第二预定厚度，再形成所述数据线和所述第二覆盖层，然后再去除与所述第三区域对应的所述第二覆盖层的第三预定厚度得到的；其中，所述第三区域为所述第二分段在所述像素阵列层中所对应的区域的部分区域。
在上述阵列基板中，所述像素阵列层在所述第三区域中的厚度小于所述像素阵列层在第四区域中的厚度，其中，所述第四区域为所述第二分段所对应的区域中，除所述第三区域以外的区域。
一种如上述阵列基板的制作方法，所述方法包括以下步骤：在所述基板的所述第一表面上形成所述像素阵列层；在所述像素阵列层上与所述第二分段对应区域形成所述第二凹陷部；以及在所述像素阵列层上与所述第一分段对应区域形成所述第一凹陷部。
在上述阵列基板的制作方法中，所述在所述基板的所述第一表面上形成所述像素阵列层的步骤包括：在所述基板的所述第一表面上形成至少两所述扫描线；在所述扫描线和所述第一表面之上形成所述第一覆盖层；在所述第一覆盖层上形成至少两所述数据线；在所述数据线和所述第一覆盖层之上形成所述第二覆盖层。
在上述阵列基板的制作方法中，所述在所述像素阵列层上与所述第二分段对应区域形成所述第二凹陷部的步骤包括：在形成所述第一覆盖层后，去除与第三区域对应的所述第一覆盖层的第二预定厚度；在所述第一覆盖层上形成所述数据线和所述第二覆盖层；去除与所述第三区域对应的所述第二覆盖层的第三预定厚度，以形成所述第二凹陷部；其中，所述第三区域为所述第二分段在所述像素阵列层中所对应的区域的部分区域；所述在所述像素阵列层上与所述第一分段对应区域形成所述第一凹陷部的步骤包括：在形成所述第一覆盖层和所述第二覆盖层后，去除与第一区域对应的组合层的第一预定厚度，以形成所述第一凹陷部；其中，所述第一区域为所述第一分段在所述像素阵列层中所对应的区域的部分区域，所述组合层包括所述第二覆盖层和所述第一覆盖层。
相对现有技术，本发明能够使得处于制程阶段的阵列面板上的液体在像素单元之间自由扩散/流动，从而使得所述液体能够均匀地遍布于所述阵列面板之上，而不会被所述阵列面板上的扫描线和数据线蓄起/包围。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下。
【附图说明】
图1为本发明的阵列基板的第一实施例的示意图；
图2为图1中A-A’截面的示意图；
图3为图1中B-B’截面的示意图；
图4为本发明的阵列基板的制作方法的第一实施例的流程图；
图5为本发明的阵列基板的制作方法的第二实施例中在基板上形成像素阵列层的步骤的流程图；
图6为本发明的阵列基板的制作方法的第三实施例中在像素阵列层上形成第二凹陷部的步骤的流程图。
【具体实施方式】
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。
参考图1，图2和图3，图1为本发明的阵列基板的第一实施例的示意图，图2为图1中A-A’截面的示意图，图3为图1中B-B’截面的示意图。
本实施例的阵列基板包括基板20和像素阵列层10。所述基板20具有第一表面和第二表面。所述像素阵列层10设置于所述第一表面上。所述像素阵列层10包括扫描线层、第一覆盖层106、数据线层、第二覆盖层105、开关器件层、像素电极层。其中，所述扫描线层包括至少两扫描线101，所述数据线层包括至少两数据线102，所述开关器件层包括至少一个开关器件103(例如，薄膜晶体管)，所述像素电极层包括至少一像素电极。
所述扫描线101设置于所述基板20的所述第一表面上，至少两所述扫描线101沿第一方向30以阵列的形式排列，其中，所述扫描线101所在的直线与第二方向40平行，所述第二方向40与所述第一方向30垂直。所述扫描线101是通过在所述基板20的所述第一表面上设置第一金属层(Metal 1)，再利用光掩模/光罩(Mask)对所述第一金属层进行图案化处理，然后去除(清洗)所述第一金属层中不需要的部分(所述第一金属层中除所述扫描线101以外的部分)来形成的。
所述第一覆盖层106覆盖于所述扫描线101和所述第一表面之上，所述第一覆盖层106可以是绝缘层或保护层。具体地，所述第一覆盖层106是通过在所述扫描线101和所述第一表面上涂布一层氮化硅(SiNx)材料来形成的。
所述数据线102设置于所述第一覆盖层106之上，至少两所述数据线102沿所述第二方向40以阵列的形式排列，其中，所述数据线102所在的直线与所述第一方向30平行。所述数据线102是通过在所述第一覆盖层106的表面上设置第二金属层(Metal 2)，再利用光掩模/光罩对所述第二金属层进行图案化处理，然后去除(清洗)所述第二金属层中不需要的部分(所述第二金属层中除所述数据线102以外的部分)来形成的。
所述第二覆盖层105覆盖于所述数据线102和所述第一覆盖层106之上，所述第一覆盖层106可以是绝缘层或保护层。具体地，所述第二覆盖层105是通过在所述数据线102和所述第一覆盖层106的表面上涂布一层氮化硅材料来形成的。
其中，所述扫描线101具有第一分段1011，所述第一分段1011位于相邻的两所述数据线102之间，所述数据线102具有第二分段1021，所述第二分段1021位于相邻的两所述扫描线101之间，所述像素阵列层10与所述第一分段1011对应的部分设置有第一凹陷部10111，所述像素阵列层10与所述第二分段1021对应的部分设置有第二凹陷部10211，即，所述扫描线101上设置有所述第一凹陷部10111，所述数据线102上设置有所述第二凹陷部10211。
在本实施例中，所述第一凹陷部10111凹陷的方向为第三方向50，其中，所述第三方向50垂直于所述第一表面，并且所述第三方向50为从所述像素阵列层10指向所述基板20的方向。所述第二凹陷部10211凹陷的方向为所述第三方向50。即，所述第一凹陷部10111和所述第二凹陷部10211均朝向所述基板20凹陷。
在本实施例中，相邻的两所述扫描线101和相邻的两所述数据线102围成一像素区域104，所述像素区域104中设置有像素电极(透明电极)。在所述第一方向30上，相邻的任意两个所述像素区域104通过所述第一凹陷部10111连通。在所述第二方向40上，相邻的任意两个所述像素区域104通过所述第二凹陷部10211连通。
所述第一凹陷部10111和所述第二凹陷用于使得本发明的阵列面板上的液体(例如，PI液(Polyimide，聚酰亚胺))能够从一个像素单元流动/扩散到另一像素单元中，即，能够使得阵列面板上的PI液在各个像素单元之间自由流动/扩散，而不被扫描线和数据线所围成的空间蓄起。其中，所述液体(例如，PI液)是在所述阵列面板的制程阶段通过滴入、涂布、喷射等方式设置于所述阵列面板的所述像素阵列层10的表面上的。
在本实施例中，所述第一凹陷部10111是通过在形成所述第一覆盖层106和所述第二覆盖层105后，去除与第一区域107对应的组合层的第一预定厚度得到的。其中，所述第一区域107为所述第一分段1011在所述像素阵列层10中所对应的区域的部分区域，所述组合层包括所述第二覆盖层105和所述第一覆盖层106。即，所述第一预定厚度小于所述第二覆盖层105的厚度，或者，所述第一预定厚度等于所述第二覆盖层105的厚度，或者，所述第一预定厚度大于所述第二覆盖层105的厚度(所述第一凹陷部10111贯穿所述第二覆盖层105，并陷入到所述第一覆盖层106中)。
具体地，所述像素阵列层10在所述第一区域107中的厚度小于所述像素阵列层10在所述第二区域中的厚度，其中，所述第二区域为所述第一分段1011所对应的区域中，除所述第一区域107以外的区域。
在本实施例中，所述第二凹陷部10211是在形成所述第一覆盖层106、所述数据线102以及所述第二覆盖层105的过程中形成的，即，所述第二凹陷部10211是通过在形成所述第一覆盖层106后，去除与第三区域108对应的所述第一覆盖层106的第二预定厚度，再形成所述数据线102和所述第二覆盖层105，然后再去除与所述第三区域108对应的所述第二覆盖层105的第三预定厚度得到的。具体地，所述第二凹陷部10211是在形成所述第一覆盖层106后，去除与第三区域108对应的所述第一覆盖层106的第二预定厚度，再在所述第三区域108和所述第一覆盖层106的表面上形成所述第二金属层，然后将所述第二金属层图案化为所述数据线102，最后在所述第二覆盖层105以及所述数据线102上设置所述第二覆盖层105来形成的，所述第二凹陷部10211还可以进一步地通过去除所述第二覆盖层105的所述第三预定厚度来形成。
其中，所述第三区域108为所述第二分段1021在所述像素阵列层10中所对应的区域的部分区域。
具体地，所述像素阵列层10在所述第三区域108中的厚度小于所述像素阵列层10在所述第四区域中的厚度，其中，所述第四区域为所述第二分段1021所对应的区域中，除所述第三区域108以外的区域。
通过上述技术方案，当阵列面板上在制程阶段设置有液体(例如，PI液)时，所述液体可以通过所述第一凹陷部10111和所述第二凹陷部10211在像素单元之间自由扩散/流动，从而使得所述液体能够均匀地遍布于所述阵列面板之上，而不会被扫描线和数据线蓄起/包围。
参考图4，图4为本发明的阵列基板的制作方法的第一实施例的流程图。
本实施例的阵列基板的制作方法包括以下步骤：
步骤401，在所述基板20的所述第一表面上形成所述像素阵列层10。
步骤402，在所述像素阵列层10上与所述第二分段1021对应区域形成所述第二凹陷部10211。
步骤403，在所述像素阵列层10上与所述第一分段1011对应区域形成所述第一凹陷部10111。
所述第一凹陷部10111和所述第二凹陷用于使得本发明的阵列面板上的液体(例如，PI液(聚酰亚胺))能够从一个像素单元流动/扩散到另一像素单元中，即，能够使得阵列面板上的PI液在各个像素单元之间自由流动/扩散，而不被扫描线和数据线所围成的空间蓄起。其中，所述液体(例如，PI液)是在所述阵列面板的制程阶段通过滴入、涂布、喷射等方式设置于所述阵列面板的所述像素阵列层10的表面上的。
参考图5，图5为本发明的阵列基板的制作方法的第二实施例中在基板20上形成像素阵列层10的步骤的流程图。本实施例与上述第一实施例相似，不同之处在于：
所述在所述基板20的所述第一表面上形成所述像素阵列层10的步骤(即，步骤401)包括：
步骤501，在所述基板20的所述第一表面上形成至少两所述扫描线101。具体地，在所述基板20的所述第一表面上设置第一金属层(Metal 1)，再利用光掩模/光罩(Mask)对所述第一金属层进行图案化处理，然后去除(清洗)所述第一金属层中不需要的部分(所述第一金属层中除所述扫描线101以外的部分)，以形成所述扫描线101。
步骤502，在所述扫描线101和所述第一表面之上形成所述第一覆盖层106。具体地，在所述扫描线101和所述第一表面上涂布一层氮化硅(SiNx)材料，以形成所述第一覆盖层106。
步骤503，在所述第一覆盖层106上形成至少两所述数据线102。具体地，在所述第一覆盖层106的表面上设置第二金属层(Metal 2)，再利用光掩模/光罩对所述第二金属层进行图案化处理，然后去除(清洗)所述第二金属层中不需要的部分(所述第二金属层中除所述数据线102以外的部分)，以形成所述数据线102。
步骤504，在所述数据线102和所述第一覆盖层106之上形成所述第二覆盖层105。具体地，在所述数据线102和所述第一覆盖层106的表面上涂布一层氮化硅材料，以形成所述第二覆盖层105。
参考图6，图6为本发明的阵列基板的制作方法的第三实施例中在像素阵列层10上形成第二凹陷部10211的步骤的流程图。本实施例与上述第二实施例相似，不同之处在于：
所述在所述像素阵列层10上与所述第二分段1021对应区域形成所述第二凹陷部10211的步骤(即，步骤402)包括：
步骤601，在形成所述第一覆盖层106后，去除与第三区域108对应的所述第一覆盖层106的第二预定厚度。
步骤602，在所述第一覆盖层106上形成所述数据线102和所述第二覆盖层105。
步骤603，去除与所述第三区域108对应的所述第二覆盖层105的第三预定厚度，以形成所述第二凹陷部10211。
即，所述步骤601、所述步骤602和所述步骤603为：
所述第二凹陷部10211是在形成所述第一覆盖层106、所述数据线102以及所述第二覆盖层105的过程中形成的。
具体地，在形成所述第一覆盖层106后，去除与第三区域108对应的所述第一覆盖层106的第二预定厚度，再在所述第三区域108和所述第一覆盖层106的表面上形成所述第二金属层，然后将所述第二金属层图案化为所述数据线102，最后在所述第二覆盖层105以及所述数据线102上设置所述第二覆盖层105来形成所述第二凹陷部10211。
进一步地，所述步骤402还可以包括：
去除所述第二覆盖层105的所述第三预定厚度来形成所述第二凹陷部10211。
其中，所述第三区域108为所述第二分段1021在所述像素阵列层10中所对应的区域的部分区域。
具体地，所述像素阵列层10在所述第三区域108中的厚度小于所述像素阵列层10在所述第四区域中的厚度，其中，所述第四区域为所述第二分段1021所对应的区域中，除所述第三区域108以外的区域。
所述在所述像素阵列层10上与所述第一分段1011对应区域形成所述第一凹陷部10111的步骤(即，步骤403)包括：
在形成所述第一覆盖层106和所述第二覆盖层105后，去除与第一区域107对应的组合层的第一预定厚度，以形成所述第一凹陷部10111，所述第一区域107为所述第一分段1011在所述像素阵列层10中所对应的区域的部分区域，所述组合层包括所述第二覆盖层105和所述第一覆盖层106。即，所述第一预定厚度小于所述第二覆盖层105的厚度，或者，所述第一预定厚度等于所述第二覆盖层105的厚度，或者，所述第一预定厚度大于所述第二覆盖层105的厚度(所述第一凹陷部10111贯穿所述第二覆盖层105，并陷入到所述第一覆盖层106中)。
具体地，所述像素阵列层10在所述第一区域107中的厚度小于所述像素阵列层10在所述第二区域中的厚度，其中，所述第二区域为所述第一分段1011所对应的区域中，除所述第一区域107以外的区域。
通过上述技术方案，当阵列面板上在制程阶段设置有液体(例如，PI液)时，所述液体可以通过所述第一凹陷部10111和所述第二凹陷部10211在像素单元之间自由扩散/流动，从而使得所述液体能够均匀地遍布于所述阵列面板之上，而不会被扫描线和数据线蓄起/包围。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (8)
1.一种阵列基板，其特征在于，所述阵列基板包括：
一基板，具有第一表面和第二表面；以及
一像素阵列层，设置于所述第一表面上，其中，所述像素阵列层包括：
至少两扫描线，设置于所述第一表面上，至少两所述扫描线沿第一方向以阵列的形式排列，其中，所述扫描线所在的直线与第二方向平行，所述第二方向与所述第一方向垂直；
一第一覆盖层，覆盖于所述扫描线和所述第一表面之上；
至少两数据线，设置于所述第一覆盖层之上，至少两所述数据线沿所述第二方向以阵列的形式排列，其中，所述数据线所在的直线与所述第一方向平行；以及
一第二覆盖层，覆盖于所述数据线和所述第一覆盖层之上；
其中，所述扫描线具有第一分段，所述第一分段位于相邻的两所述数据线之间，所述数据线具有第二分段，所述第二分段位于相邻的两所述扫描线之间，所述像素阵列层与所述第一分段对应的部分设置有第一凹陷部，所述像素阵列层与所述第二分段对应的部分设置有第二凹陷部；
所述第一凹陷部凹陷的方向为第三方向，其中，所述第三方向垂直于所述第一表面，并且所述第三方向为从所述像素阵列层指向所述基板的方向；
所述第二凹陷部凹陷的方向为所述第三方向；
相邻的两所述扫描线和相邻的两所述数据线围成一像素区域；
在所述第一方向上相邻的任意两个所述像素区域通过所述第一凹陷部连通；
在所述第二方向上相邻的任意两个所述像素区域通过所述第二凹陷部连通。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一凹陷部是通过在形成所述第一覆盖层和所述第二覆盖层后，去除与第一区域对应的组合层的第一预定厚度得到的；
其中，所述第一区域为所述第一分段在所述像素阵列层中所对应的区域的部分区域，所述组合层包括所述第二覆盖层和所述第一覆盖层。
3.根据权利要求2所述的阵列基板，其特征在于，所述像素阵列层在所述第一区域中的厚度小于所述像素阵列层在第二区域中的厚度，其中，所述第二区域为所述第一分段所对应的区域中，除所述第一区域以外的区域。
4.根据权利要求1所述的阵列基板，其特征在于，所述第二凹陷部是通过在形成所述第一覆盖层后，去除与第三区域对应的所述第一覆盖层的第二预定厚度，再形成所述数据线和所述第二覆盖层，然后再去除与所述第三区域对应的所述第二覆盖层的第三预定厚度得到的；
其中，所述第三区域为所述第二分段在所述像素阵列层中所对应的区域的部分区域。
5.根据权利要求4所述的阵列基板，其特征在于，所述像素阵列层在所述第三区域中的厚度小于所述像素阵列层在第四区域中的厚度，其中，所述第四区域为所述第二分段所对应的区域中，除所述第三区域以外的区域。
6.一种如权利要求1所述的阵列基板的制作方法，其特征在于，所述方法包括以下步骤：
在所述基板的所述第一表面上形成所述像素阵列层；
在所述像素阵列层上与所述第二分段对应区域形成所述第二凹陷部；以及
在所述像素阵列层上与所述第一分段对应区域形成所述第一凹陷部。
7.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述在所述基板的所述第一表面上形成所述像素阵列层的步骤包括：
在所述基板的所述第一表面上形成至少两所述扫描线；
在所述扫描线和所述第一表面之上形成所述第一覆盖层；
在所述第一覆盖层上形成至少两所述数据线；
在所述数据线和所述第一覆盖层之上形成所述第二覆盖层。
8.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述在所述像素阵列层上与所述第二分段对应区域形成所述第二凹陷部的步骤包括：
在形成所述第一覆盖层后，去除与第三区域对应的所述第一覆盖层的第二预定厚度；
在所述第一覆盖层上形成所述数据线和所述第二覆盖层；
去除与所述第三区域对应的所述第二覆盖层的第三预定厚度，以形成所述第二凹陷部；
其中，所述第三区域为所述第二分段在所述像素阵列层中所对应的区域的部分区域；
所述在所述像素阵列层上与所述第一分段对应区域形成所述第一凹陷部的步骤包括：
在形成所述第一覆盖层和所述第二覆盖层后，去除与第一区域对应的组合层的第一预定厚度，以形成所述第一凹陷部；
其中，所述第一区域为所述第一分段在所述像素阵列层中所对应的区域的部分区域，所述组合层包括所述第二覆盖层和所述第一覆盖层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410310755.1A CN104122723B (zh) | 2014-07-01 | 2014-07-01 | 阵列基板及其制作方法 |
| PCT/CN2014/083204 WO2016000288A1 (zh) | 2014-07-01 | 2014-07-29 | 阵列基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410310755.1A CN104122723B (zh) | 2014-07-01 | 2014-07-01 | 阵列基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104122723A CN104122723A (zh) | 2014-10-29 |
| CN104122723B true CN104122723B (zh) | 2016-08-17 |
Family
ID=51768197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410310755.1A Expired - Fee Related CN104122723B (zh) | 2014-07-01 | 2014-07-01 | 阵列基板及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104122723B (zh) |
| WO (1) | WO2016000288A1 (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1285526A (zh) * | 1999-08-20 | 2001-02-28 | 精工爱普生株式会社 | 电光装置 |
| CN1808681A (zh) * | 2005-01-18 | 2006-07-26 | 株式会社日立显示器 | 电子发射平板显示器 |
| CN101533805A (zh) * | 2008-03-13 | 2009-09-16 | 中华映管股份有限公司 | 像素结构及其制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04320212A (ja) * | 1991-04-19 | 1992-11-11 | Sony Corp | 液晶表示装置 |
| CN101527281B (zh) * | 2008-03-07 | 2011-01-19 | 中华映管股份有限公司 | 有源元件阵列基板及其制造方法 |
| CN101673017B (zh) * | 2009-10-28 | 2012-02-29 | 友达光电股份有限公司 | 主动元件阵列基板及其制造方法 |
| JP2012155198A (ja) * | 2011-01-27 | 2012-08-16 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| CN102723310B (zh) * | 2012-07-02 | 2014-05-14 | 深圳市华星光电技术有限公司 | 一种阵列基板的制作方法、阵列基板和液晶显示装置 |
| CN103605241A (zh) * | 2013-11-21 | 2014-02-26 | 深圳市华星光电技术有限公司 | 一种液晶显示面板 |
-
2014
- 2014-07-01 CN CN201410310755.1A patent/CN104122723B/zh not_active Expired - Fee Related
- 2014-07-29 WO PCT/CN2014/083204 patent/WO2016000288A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1285526A (zh) * | 1999-08-20 | 2001-02-28 | 精工爱普生株式会社 | 电光装置 |
| CN1808681A (zh) * | 2005-01-18 | 2006-07-26 | 株式会社日立显示器 | 电子发射平板显示器 |
| CN101533805A (zh) * | 2008-03-13 | 2009-09-16 | 中华映管股份有限公司 | 像素结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016000288A1 (zh) | 2016-01-07 |
| CN104122723A (zh) | 2014-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100582901C (zh) | 液晶显示面板及其制造方法 | |
| CN105159001B (zh) | 阵列基板及其制造方法、显示面板以及显示装置 | |
| CN104483790B (zh) | 主动元件阵列基板与显示面板 | |
| CN104218042B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN102466933B (zh) | 液晶显示器的像素结构及其制作方法 | |
| CN102655156B (zh) | 一种阵列基板及其制造方法 | |
| CN106684101A (zh) | 阵列基板、显示面板及显示装置 | |
| CN108121124A (zh) | Coa型阵列基板及显示面板 | |
| CN106842746A (zh) | 主动元件阵列基板和液晶面板 | |
| CN104460147A (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| CN104614910A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN106201043A (zh) | 触控结构及其应用 | |
| CN104932152B (zh) | 液晶显示面板及液晶显示面板的制造方法 | |
| CN106773394A (zh) | 一种阵列基板、显示面板及显示装置 | |
| CN102645799A (zh) | 一种液晶显示器件、阵列基板和彩膜基板及其制造方法 | |
| CN105655292B (zh) | 液晶显示面板、阵列基板及其制造方法 | |
| CN104701302A (zh) | 阵列基板及其制作方法以及显示装置 | |
| CN105932025A (zh) | 一种阵列基板及其制作方法、显示面板和显示装置 | |
| CN105093750A (zh) | Tft阵列基板结构及其制作方法 | |
| CN104570525B (zh) | 液晶显示装置及其制造方法 | |
| CN106876330A (zh) | 一种阵列基板及其制备方法、显示面板及显示装置 | |
| CN206248978U (zh) | 一种阵列基板、显示面板及显示装置 | |
| CN103488015A (zh) | 像素结构及具有此像素结构的显示面板 | |
| CN107966862A (zh) | 显示器及其显示面板、显示器的制作方法 | |
| CN106932956A (zh) | 阵列基板、显示面板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160817 |